JP3908411B2

JP3908411B2 - 固体撮像装置

Info

Publication number: JP3908411B2
Application number: JP16441599A
Authority: JP
Inventors: 純船越; 主税土屋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-06-10
Filing date: 1999-06-10
Publication date: 2007-04-25
Anticipated expiration: 2019-06-10
Also published as: KR100649990B1; KR20010006886A; JP2000354204A; US6747700B1

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に関し、特にＭＯＳ型撮像素子をもちいた固体撮像装置に関する。
【０００２】
光学的な像を電気信号に変換する装置として、撮像管や固体撮像素子がもちいられている。固体撮像素子には、電荷結合素子（ＣＣＤ）をもちいたＣＣＤ型撮像素子や、ＭＯＳトランジスタをもちいたＭＯＳ型撮像素子がある。ＭＯＳ型撮像素子は、一般的なＣＭＯＳプロセスで製造可能であるため、ＣＣＤ型撮像素子よりも製造コストが低いという利点を有する。
【０００３】
また、ＭＯＳ型撮像素子には、消費電流がＣＣＤ型撮像素子の１０分の１程度であるという利点がある。さらに、ＭＯＳ型撮像素子をもちいた固体撮像装置において、画素以外の回路、たとえば画素信号の読み出し回路等をＭＯＳトランジスタをもちいて構成すれば、それら画素部分と画素以外の回路とを同一の半導体基板上に作製できるため、固体撮像装置を１チップで構成することができるという利点もある。
【０００４】
【従来の技術】
図３は、ＭＯＳ型撮像素子をもちいた従来の固体撮像装置の一部の回路構成を示す模式図である。
【０００５】
固体撮像装置は、マトリクス状に配置されたセンサＳ00〜ＳmnおよびスイッチングトランジスタＭｒ00〜Ｍｒmnからなる画素と、同一の行に配列された画素に共通接続された垂直選択線Ｖ0〜Ｖmと、同一の列に配列された画素に共通接続された水平選択線Ｈ0〜Ｈnと、各水平選択線Ｈ0〜Ｈnにそれぞれ接続されたサンプルホールド回路ＳＨ0〜ＳＨnを備えている。
【０００６】
また、固体撮像装置は、垂直選択線Ｖ0〜Ｖmを順次選択する垂直走査回路１１と、サンプルホールド回路ＳＨ0〜ＳＨnを選択するためのスイッチング素子Ｍｃ0〜Ｍｃnと、スイッチング素子Ｍｃ0〜Ｍｃnを順次オンさせる水平走査回路１２と、サンプルホールド回路ＳＨ0〜ＳＨnに対して共通の信号ラインである読み出しバス１３と、読み出しバス１３に接続された出力アンプ１４を備えている。図３において、符号１５は出力端子である。
【０００７】
図４は、読み出しバス付近の回路をより詳しく示す回路図である。サンプルホールド回路ＳＨ0〜ＳＨnは、各画素から読み出された画素信号を出力するための駆動用トランジスタＭ0〜Ｍnを備えている。
【０００８】
各駆動用トランジスタＭ0〜Ｍnは、ゲートに画素信号が入力され、ドレインが接地されたソースフォロワとしてもちいられている。スイッチング素子Ｍｃ0〜Ｍｃnは、スイッチングトランジスタで構成されており、各ゲートに水平走査回路１２から選択信号が入力される。
【０００９】
つぎに、図３および図４に示す固体撮像装置の動作について説明する。センサＳ00〜Ｓmnは、入射した光信号を電気信号に変換する。垂直走査回路１１は、垂直選択線Ｖ0〜Ｖmに順次選択信号を出力する。
【００１０】
それによって、スイッチングトランジスタＭｒ00〜Ｍｒmnが行ごとに順次オンし、センサＳ00〜Ｓmnにより検出された信号はサンプルホールド回路ＳＨ0〜ＳＨnに蓄積される。そして、水平走査回路１２から出力された選択信号によりスイッチング素子Ｍｃ0〜Ｍｃnが順次オンし、サンプルホールド回路ＳＨ0〜ＳＨnに蓄積された信号、すなわち画素信号が順次読み出しバス１３に出力される。読み出しバス１３に出力された画素信号は、出力アンプ１４により増幅されて出力端子１５から出力される。
【００１１】
【発明が解決しようとする課題】
しかしながら、上述した従来の固体撮像装置では、読み出しバス１３に、サンプルホールド回路ＳＨ0〜ＳＨnと同数のスイッチング素子Ｍｃ0〜Ｍｃnが接続されており、そのスイッチング素子Ｍｃ0〜Ｍｃnを構成するトランジスタの接合容量等の寄生容量により、読み出しバス１３の容量が大きくなってしまうため、画素数を多くするために画素信号の量を増やしたり、フレームレートを上げるために画素信号の出力を速くするのは困難であるという問題点がある。
【００１２】
画素信号の読み出しを高速化するためには、サンプルホールド回路ＳＨ0〜ＳＨnの駆動用トランジスタＭ0〜Ｍnのサイズを大きくして電流駆動能力を上げ、読み出しバス１３のバイアス電流値を大きくすればよい。
【００１３】
しかし、電流量を増大させるためには、スイッチング素子Ｍｃ0〜Ｍｃnを構成するトランジスタのサイズも大きくしなければならず、そのサイズ拡大によって寄生容量も大きくなり、結果として読み出しバス１３の容量がさらに大きくなってしまう。そのため、読み出しバス１３のバイアス電流を増やしても、十分な高速化を図ることは困難である。
【００１４】
本発明は、上記の問題点に鑑みてなされたものであって、画素信号の読み出しを高速におこなうことができるＭＯＳ型の固体撮像装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明にかかる固体撮像装置は、複数の画素から読み出された画素信号の共通の信号ラインである読み出しバスとして、特にその数を限定しないが、たとえば４本の分割バス（２３ａ，２３ｂ，２３ｃ，２３ｄ）と、それら４本の分割バスに接続され得る１本の統合バス（２３ｅ）とを備え、さらに、その統合バスにいずれか１つの分割バスを接続するためのスイッチング素子（２６ａ，２６ｂ，２６ｃ，２６ｄ）を備えた構成となっている。
【００１６】
すなわち、読み出しバスが複数の分割バスに分割されているため、１本当たりの分割バスに接続されるスイッチング素子の数が減り、各分割バスの容量が小さくなるので、画素信号を高速で読み出すことができる。
【００１７】
この発明において、統合バス用の定電流源（２７ｅ）により統合バスに流れるバイアス電流が、分割バス用の定電流源（２７ａ，２７ｂ，２７ｃ，２７ｄ）により各分割バスに流れるバイアス電流よりも大きくなっていることにより、読み出しバスに流れるバイアス電流のばらつきを小さくすることができるので、バス経路の違いによる読み出し信号のばらつきをできるだけ小さく抑えることができる。
【００１８】
また、この発明において、分割バス用のバイアス電位印加回路（２８ａ，２８ｂ，２８ｃ，２８ｄ）により各分割バスは、選択されている時でも選択されていない時でも略同じ電位に保たれ、また、統合バス用のバイアス電位印加回路（２８ｅ）により統合バスの電位が各分割バスと略同じ電位に保たれるため、スイッチング素子により分割バスが選択された時のノイズを小さくすることができる。
【００１９】
【発明の実施の形態】
以下に、本発明にかかる固体撮像装置の実施の形態について、図１および図２を参照しつつ詳細に説明する。
【００２０】
図１は、本発明にかかる固体撮像装置の一例の要部を示す回路図である。この固体撮像装置は、サンプルホールド回路の駆動用トランジスタＭ0〜Ｍnにより出力された画素信号を出力アンプ２４へ送るための読み出しバスとして、特にその数を限定しないが、たとえば４本の分割バス２３ａ，２３ｂ，２３ｃ，２３ｄと、それら４本の分割バス２３ａ，２３ｂ，２３ｃ，２３ｄに接続され得る１本の統合バス２３ｅを備えたものである。
【００２１】
そして、図示省略した複数の画素列は、第１の分割バス２３ａに接続されるものと、第２の分割バス２３ｂに接続されるものと、第３の分割バス２３ｃに接続されるものと、第４の分割バス２３ｄに接続されるものに分けられる。
【００２２】
図１において、符号Ｍｃ0〜Ｍｃnはスイッチング素子を構成するトランジスタ、符号２２は水平走査回路、符号２５は出力端子である。なお、水平走査回路２２、出力アンプ２４、並びに図示省略した画素の構成および垂直走査回路については、従来同様であるため、説明を省略する。
【００２３】
具体的に図示例では、たとえば、第１の駆動用トランジスタＭ0のソース出力は、第１のスイッチング素子Ｍｃ0を構成するトランジスタがオンすると、第１の分割バス２３ａに出力される。また、第２、第３および第４の駆動用トランジスタＭ1，Ｍ2，Ｍ3のソース出力は、それぞれ、第２、第３および第４のスイッチング素子Ｍｃ1，Ｍｃ2，Ｍｃ3を構成するトランジスタがオンすると、第２、第３および第４の分割バス２３ｂ，２３ｃ，２３ｄに出力される。
【００２４】
各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄは、それぞれスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄを有しており、それらのスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄがオンすることにより、統合バス２３ｅに接続される。
【００２５】
スイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄは、図示しない制御回路から出力される制御信号によりオン／オフ制御される。画素信号の読み出し時には、いずれか１つのスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄがオンする。また、非読み出し時には、全てのスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄがオフ状態となる。
【００２６】
また、各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄは、それぞれ定電流源２７ａ，２７ｂ，２７ｃ，２７ｄに接続されている。統合バス２３ｅは定電流源２７ｅに接続されている。各定電流源２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅにより流される電流の大きさは、各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄよりも統合バス２３ｅにより大きなバイアス電流が流れるように設定される。
【００２７】
特に限定しないが、たとえば、各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄに流れるバイアス電流の大きさをＩとすると、統合バス２３ｅに流れるバイアス電流の大きさは９×Ｉ、すなわち９倍に相当する。
【００２８】
したがって、定電流源２７ａ，２７ｂ，２７ｃ，２７ｄのばらつきにより、各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄを流れるバイアス電流がたとえばプラス／マイナス１０％ばらついた場合、各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄを流れるバイアス電流は０．９×Ｉ〜１．１×Ｉとなるが、統合バス２３ｅに流れるバイアス電流が９×Ｉであるため、どの分割バス２３ａ，２３ｂ，２３ｃ，２３ｄが選択されてもその時の読み出しバスに流れるバイアス電流は、９．９×Ｉ〜１０．１×Ｉとなる。
【００２９】
すなわち、いずれの分割バス２３ａ，２３ｂ，２３ｃ，２３ｄが選択されても、その選択された分割バス２３ａ，２３ｂ，２３ｃ，２３ｄと統合バス２３ｅとが接続されてなる読み出しバスに流れるバイアス電流のばらつきは、プラス／マイナス１％となる。
【００３０】
また、各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄは、それぞれバイアス電位印加回路２８ａ，２８ｂ，２８ｃ，２８ｄに接続されている。統合バス２３ｅはバイアス電位印加回路２８ｅに接続されている。それらバイアス電位印加回路２８ａ，２８ｂ，２８ｃ，２８ｄ，２８ｅは、サンプルホールド回路の駆動用トランジスタＭ0〜Ｍnと同様のトランジスタにより構成される。
【００３１】
したがって、各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄは、非選択時においてもバイアス電位印加回路２８ａ，２８ｂ，２８ｃ，２８ｄにより、駆動用トランジスタＭ0〜Ｍnのソースフォロワによる電位と略同じ電位に保たれる。また、各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄは、統合バス２３ｅの電位と略同じ電位に保たれる。
【００３２】
つぎに、図１に示す固体撮像装置の動作について説明する。図示省略した各画素のセンサは、入射した光信号を電気信号に変換する。図示省略した垂直走査回路により、各画素のスイッチングトランジスタが行ごとに順次オンし、センサにより検出された信号はサンプルホールド回路に蓄積される。
【００３３】
そして、水平走査回路２２から出力された選択信号によりスイッチング素子Ｍｃ0〜Ｍｃnが順次オンし、サンプルホールド回路に蓄積された画素信号は順次分割バス２３ａ，２３ｂ，２３ｃ，２３ｄに出力される。同時に、図示しない制御回路から出力された制御信号によりスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄが順次オンし、それによって、分割バス２３ａ，２３ｂ，２３ｃ，２３ｄに出力された画素信号は順次統合バス２３ｅを介して出力アンプ２４に至り、そこで増幅されて出力端子１２から出力される。
【００３４】
この実施の形態によれば、読み出しバスが複数の分割バス２３ａ，２３ｂ，２３ｃ，２３ｄに分割されているため、１本当たりの分割バス２３ａ，２３ｂ，２３ｃ，２３ｄに接続されるスイッチング素子Ｍｃ0〜Ｍｃnの数がたとえば４分の１ずつに減るので、各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄの容量が小さくなり、画素信号を高速で読み出すことができる。
【００３５】
また、この実施の形態によれば、定電流源２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅが設けられていることにより、読み出しバスに流れるバイアス電流のばらつきを小さくすることができるため、バス経路の違いによる読み出し信号のばらつきをできるだけ小さく抑えることができる。
【００３６】
さらに、バイアス電位印加回路２８ａ，２８ｂ，２８ｃ，２８ｄ，２８ｅが設けられていることにより、スイッチング素子Ｍｃ0〜Ｍｃnおよびスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄのオン／オフによるノイズを小さくすることができるとともに、各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄが選択された時にその都度チャージアップする必要が無いので、画素信号をより高速で読み出すことができる。
【００３７】
図２は、本発明にかかる固体撮像装置をカラーに対応させた例の回路構成を示す模式図である。特に限定しないが、ここでは、ＲＧＢ原色のモザイク状のカラーフィルタをもちいた例について説明する。図２において、“Ｒ”は赤色用の画素、“Ｇ”は緑色用の画素、“Ｂ”は青色用の画素をそれぞれ表している。
【００３８】
図示例では、第１および第３の水平選択線Ｈ0，Ｈ2に接続された“Ｒ”および“Ｇ”の画素、すなわちセンサＳ00，Ｓ10，Ｓ20，Ｓ02，Ｓ12，Ｓ22の画素の信号は、サンプルホールド回路ＳＨ0，ＳＨ2を介して第２および第４の分割バス２３ｂ，２３ｄのいずれかに出力される。
【００３９】
また、第２および第４の水平選択線Ｈ1，Ｈ3に接続された“Ｇ”および“Ｂ”の画素、すなわちセンサＳ01，Ｓ11，Ｓ21，Ｓ03，Ｓ13，Ｓ23の画素の信号は、サンプルホールド回路ＳＨ1，ＳＨ3を介して第１および第３の分割バス２３ａ，２３ｃのいずれかに出力される。第２の分割バス２３ｂと第４の分割バス２３ｄとの切り替え、および第１の分割バス２３ａと第３の分割バス２３ｃとの切り替えは、水平走査回路２２から出力される選択信号によりおこなわれる。
【００４０】
このように、異なる色ごとに分割バス２３ａ，２３ｂ，２３ｃ，２３ｄを割り当てることによって、おのおのの分割バスを通ることによるゲインばらつきを気にせずに済むものである。
【００４１】
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。たとえば、画素の配置は一次元でもよいし２次元でもよい。また、分割バス２３ａ，２３ｂ，２３ｃ，２３ｄの数は４本に限らず、２本または３本でもよいし、５本以上でもよい。
【００４２】
【発明の効果】
本発明によれば、読み出しバスが複数の分割バスに分割されているため、分割バス１本当たりに接続されるスイッチング素子の数が減り、各分割バスの容量が小さくなるので、画素信号の読み出しを高速におこなうことができるＭＯＳ型の固体撮像装置が得られるという効果を奏する。
【図面の簡単な説明】
【図１】本発明にかかる固体撮像装置の一例の要部を示す回路図である。
【図２】本発明にかかる固体撮像装置をカラーに対応させた例の回路構成を示す模式図である。
【図３】ＭＯＳ型撮像素子をもちいた従来の固体撮像装置の回路構成を示す模式図である。
【図４】従来の固体撮像装置における読み出しバス付近の回路をより詳しく示す回路図である。
【符号の説明】
２１垂直走査回路
２２水平走査回路
２３ａ，２３ｂ，２３ｃ，２３ｄ分割バス
２３ｅ統合バス
２４出力アンプ
２６ａ，２６ｂ，２６ｃ，２６ｄスイッチング素子
２７ａ，２７ｂ，２７ｃ，２７ｄ分割バス用の定電流源
２７ｅ統合バス用の定電流源
２８ａ，２８ｂ，２８ｃ，２８ｄ分割バス用のバイアス電位印加回路
２８ｅ統合バス用のバイアス電位印加回路
Ｓ00，Ｓ01，Ｓ02，Ｓ03，Ｓ10，Ｓ11，Ｓ12，Ｓ13，Ｓ20，Ｓ21，Ｓ22，Ｓ23センサ
ＳＨ0，ＳＨ1，ＳＨ2，ＳＨ3 サンプルホールド回路
Ｍ0，Ｍ1，Ｍ2，Ｍ3 駆動用トランジスタ
Ｍc0，Ｍc1，Ｍc2，Ｍc3 スイッチング素子

Claims

１または２以上の行に並べられ、かつ複数のグループに分けられた画素群と、
前記画素群から画素信号を読み出すための水平走査回路と、
前記水平走査回路により前記画素群から読み出された画素信号を伝達するために、各グループごとに分割して設けられた分割バスと、
前記分割バスのそれぞれに電気的に接続され得る統合バスと、
前記分割バスのそれぞれと前記統合バスとの電気的な接続を、いずれか１つの分割バスに対してのみ有効とするか、またはいずれの分割バスに対しても無効とするためのスイッチング素子と、
前記統合バスにバイアス電流を流すための統合バス用の電流源と、
前記統合バスを流れるバイアス電流よりも小さなバイアス電流を、前記分割バスのそれぞれに流すための分割バス用の電流源と、
を具備することを特徴とするに記載の固体撮像装置。
１または２以上の行に並べられ、かつ複数のグループに分けられた画素群と、
前記画素群から画素信号を読み出すための水平走査回路と、
前記水平走査回路により前記画素群から読み出された画素信号を伝達するために、各グループごとに分割して設けられた分割バスと、
前記分割バスのそれぞれに電気的に接続され得る統合バスと、
前記分割バスのそれぞれと前記統合バスとの電気的な接続を、いずれか１つの分割バスに対してのみ有効とするか、またはいずれの分割バスに対しても無効とするためのスイッチング素子と、
前記分割バスが無効にされた時の電位が有効にされた時の電位と略同じになるように、前記分割バスのそれぞれにバイアス電位を印加するための分割バス用の回路と、
前記統合バスに、前記分割バスに印加されたバイアス電位と略等しいバイアス電位を印加するための統合バス用の回路と、
を具備することを特徴とする固体撮像装置。