JP2000354204A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2000354204A JP2000354204A JP11164415A JP16441599A JP2000354204A JP 2000354204 A JP2000354204 A JP 2000354204A JP 11164415 A JP11164415 A JP 11164415A JP 16441599 A JP16441599 A JP 16441599A JP 2000354204 A JP2000354204 A JP 2000354204A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- divided
- buses
- solid
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 ＭＯＳ型撮像素子をもちいた固体撮像装置に
おいて、画素信号の読み出しを高速におこなうこと。 【解決手段】 読み出しバスを、たとえば４本の分割バ
ス２３ａ〜２３ｄと、それら４本の分割バス２３ａ〜２
３ｄに接続され得る１本の統合バス２３ｅとで構成し、
その統合バス２３ｅと分割バス２３ａ〜２３ｄとの電気
的な接続をスイッチング素子２６ａ〜２６ｄにより切り
替える。それによって、１本当たりの分割バス２３ａ〜
２３ｄに接続されるスイッチング素子Ｍｃ0〜Ｍｃnの数
を減らして、各分割バス２３ａ〜２３ｄの容量を小さく
し、画素信号を高速で読み出す。
おいて、画素信号の読み出しを高速におこなうこと。 【解決手段】 読み出しバスを、たとえば４本の分割バ
ス２３ａ〜２３ｄと、それら４本の分割バス２３ａ〜２
３ｄに接続され得る１本の統合バス２３ｅとで構成し、
その統合バス２３ｅと分割バス２３ａ〜２３ｄとの電気
的な接続をスイッチング素子２６ａ〜２６ｄにより切り
替える。それによって、１本当たりの分割バス２３ａ〜
２３ｄに接続されるスイッチング素子Ｍｃ0〜Ｍｃnの数
を減らして、各分割バス２３ａ〜２３ｄの容量を小さく
し、画素信号を高速で読み出す。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置に関
し、特にＭＯＳ型撮像素子をもちいた固体撮像装置に関
する。
し、特にＭＯＳ型撮像素子をもちいた固体撮像装置に関
する。
【０００２】光学的な像を電気信号に変換する装置とし
て、撮像管や固体撮像素子がもちいられている。固体撮
像素子には、電荷結合素子（ＣＣＤ）をもちいたＣＣＤ
型撮像素子や、ＭＯＳトランジスタをもちいたＭＯＳ型
撮像素子がある。ＭＯＳ型撮像素子は、一般的なＣＭＯ
Ｓプロセスで製造可能であるため、ＣＣＤ型撮像素子よ
りも製造コストが低いという利点を有する。
て、撮像管や固体撮像素子がもちいられている。固体撮
像素子には、電荷結合素子（ＣＣＤ）をもちいたＣＣＤ
型撮像素子や、ＭＯＳトランジスタをもちいたＭＯＳ型
撮像素子がある。ＭＯＳ型撮像素子は、一般的なＣＭＯ
Ｓプロセスで製造可能であるため、ＣＣＤ型撮像素子よ
りも製造コストが低いという利点を有する。
【０００３】また、ＭＯＳ型撮像素子には、消費電流が
ＣＣＤ型撮像素子の１０分の１程度であるという利点が
ある。さらに、ＭＯＳ型撮像素子をもちいた固体撮像装
置において、画素以外の回路、たとえば画素信号の読み
出し回路等をＭＯＳトランジスタをもちいて構成すれ
ば、それら画素部分と画素以外の回路とを同一の半導体
基板上に作製できるため、固体撮像装置を１チップで構
成することができるという利点もある。
ＣＣＤ型撮像素子の１０分の１程度であるという利点が
ある。さらに、ＭＯＳ型撮像素子をもちいた固体撮像装
置において、画素以外の回路、たとえば画素信号の読み
出し回路等をＭＯＳトランジスタをもちいて構成すれ
ば、それら画素部分と画素以外の回路とを同一の半導体
基板上に作製できるため、固体撮像装置を１チップで構
成することができるという利点もある。
【０００４】
【従来の技術】図３は、ＭＯＳ型撮像素子をもちいた従
来の固体撮像装置の一部の回路構成を示す模式図であ
る。
来の固体撮像装置の一部の回路構成を示す模式図であ
る。
【０００５】固体撮像装置は、マトリクス状に配置され
たセンサＳ00〜ＳmnおよびスイッチングトランジスタＭ
ｒ00〜Ｍｒmnからなる画素と、同一の行に配列された画
素に共通接続された垂直選択線Ｖ0〜Ｖmと、同一の列に
配列された画素に共通接続された水平選択線Ｈ0〜Ｈn
と、各水平選択線Ｈ0〜Ｈnにそれぞれ接続されたサンプ
ルホールド回路ＳＨ0〜ＳＨnを備えている。
たセンサＳ00〜ＳmnおよびスイッチングトランジスタＭ
ｒ00〜Ｍｒmnからなる画素と、同一の行に配列された画
素に共通接続された垂直選択線Ｖ0〜Ｖmと、同一の列に
配列された画素に共通接続された水平選択線Ｈ0〜Ｈn
と、各水平選択線Ｈ0〜Ｈnにそれぞれ接続されたサンプ
ルホールド回路ＳＨ0〜ＳＨnを備えている。
【０００６】また、固体撮像装置は、垂直選択線Ｖ0〜
Ｖmを順次選択する垂直走査回路１１と、サンプルホー
ルド回路ＳＨ0〜ＳＨnを選択するためのスイッチング素
子Ｍｃ0〜Ｍｃnと、スイッチング素子Ｍｃ0〜Ｍｃnを順
次オンさせる水平走査回路１２と、サンプルホールド回
路ＳＨ0〜ＳＨnに対して共通の信号ラインである読み出
しバス１３と、読み出しバス１３に接続された出力アン
プ１４を備えている。図３において、符号１５は出力端
子である。
Ｖmを順次選択する垂直走査回路１１と、サンプルホー
ルド回路ＳＨ0〜ＳＨnを選択するためのスイッチング素
子Ｍｃ0〜Ｍｃnと、スイッチング素子Ｍｃ0〜Ｍｃnを順
次オンさせる水平走査回路１２と、サンプルホールド回
路ＳＨ0〜ＳＨnに対して共通の信号ラインである読み出
しバス１３と、読み出しバス１３に接続された出力アン
プ１４を備えている。図３において、符号１５は出力端
子である。
【０００７】図４は、読み出しバス付近の回路をより詳
しく示す回路図である。サンプルホールド回路ＳＨ0〜
ＳＨnは、各画素から読み出された画素信号を出力する
ための駆動用トランジスタＭ0〜Ｍnを備えている。
しく示す回路図である。サンプルホールド回路ＳＨ0〜
ＳＨnは、各画素から読み出された画素信号を出力する
ための駆動用トランジスタＭ0〜Ｍnを備えている。
【０００８】各駆動用トランジスタＭ0〜Ｍnは、ゲート
に画素信号が入力され、ドレインが接地されたソースフ
ォロワとしてもちいられている。スイッチング素子Ｍｃ
0〜Ｍｃnは、スイッチングトランジスタで構成されてお
り、各ゲートに水平走査回路１２から選択信号が入力さ
れる。
に画素信号が入力され、ドレインが接地されたソースフ
ォロワとしてもちいられている。スイッチング素子Ｍｃ
0〜Ｍｃnは、スイッチングトランジスタで構成されてお
り、各ゲートに水平走査回路１２から選択信号が入力さ
れる。
【０００９】つぎに、図３および図４に示す固体撮像装
置の動作について説明する。センサＳ00〜Ｓmnは、入射
した光信号を電気信号に変換する。垂直走査回路１１
は、垂直選択線Ｖ0〜Ｖmに順次選択信号を出力する。
置の動作について説明する。センサＳ00〜Ｓmnは、入射
した光信号を電気信号に変換する。垂直走査回路１１
は、垂直選択線Ｖ0〜Ｖmに順次選択信号を出力する。
【００１０】それによって、スイッチングトランジスタ
Ｍｒ00〜Ｍｒmnが行ごとに順次オンし、センサＳ00〜Ｓ
mnにより検出された信号はサンプルホールド回路ＳＨ0
〜ＳＨnに蓄積される。そして、水平走査回路１２から
出力された選択信号によりスイッチング素子Ｍｃ0〜Ｍ
ｃnが順次オンし、サンプルホールド回路ＳＨ0〜ＳＨn
に蓄積された信号、すなわち画素信号が順次読み出しバ
ス１３に出力される。読み出しバス１３に出力された画
素信号は、出力アンプ１４により増幅されて出力端子１
５から出力される。
Ｍｒ00〜Ｍｒmnが行ごとに順次オンし、センサＳ00〜Ｓ
mnにより検出された信号はサンプルホールド回路ＳＨ0
〜ＳＨnに蓄積される。そして、水平走査回路１２から
出力された選択信号によりスイッチング素子Ｍｃ0〜Ｍ
ｃnが順次オンし、サンプルホールド回路ＳＨ0〜ＳＨn
に蓄積された信号、すなわち画素信号が順次読み出しバ
ス１３に出力される。読み出しバス１３に出力された画
素信号は、出力アンプ１４により増幅されて出力端子１
５から出力される。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た従来の固体撮像装置では、読み出しバス１３に、サン
プルホールド回路ＳＨ0〜ＳＨnと同数のスイッチング素
子Ｍｃ0〜Ｍｃnが接続されており、そのスイッチング素
子Ｍｃ0〜Ｍｃnを構成するトランジスタの接合容量等の
寄生容量により、読み出しバス１３の容量が大きくなっ
てしまうため、画素数を多くするために画素信号の量を
増やしたり、フレームレートを上げるために画素信号の
出力を速くするのは困難であるという問題点がある。
た従来の固体撮像装置では、読み出しバス１３に、サン
プルホールド回路ＳＨ0〜ＳＨnと同数のスイッチング素
子Ｍｃ0〜Ｍｃnが接続されており、そのスイッチング素
子Ｍｃ0〜Ｍｃnを構成するトランジスタの接合容量等の
寄生容量により、読み出しバス１３の容量が大きくなっ
てしまうため、画素数を多くするために画素信号の量を
増やしたり、フレームレートを上げるために画素信号の
出力を速くするのは困難であるという問題点がある。
【００１２】画素信号の読み出しを高速化するために
は、サンプルホールド回路ＳＨ0〜ＳＨnの駆動用トラン
ジスタＭ0〜Ｍnのサイズを大きくして電流駆動能力を上
げ、読み出しバス１３のバイアス電流値を大きくすれば
よい。
は、サンプルホールド回路ＳＨ0〜ＳＨnの駆動用トラン
ジスタＭ0〜Ｍnのサイズを大きくして電流駆動能力を上
げ、読み出しバス１３のバイアス電流値を大きくすれば
よい。
【００１３】しかし、電流量を増大させるためには、ス
イッチング素子Ｍｃ0〜Ｍｃnを構成するトランジスタの
サイズも大きくしなければならず、そのサイズ拡大によ
って寄生容量も大きくなり、結果として読み出しバス１
３の容量がさらに大きくなってしまう。そのため、読み
出しバス１３のバイアス電流を増やしても、十分な高速
化を図ることは困難である。
イッチング素子Ｍｃ0〜Ｍｃnを構成するトランジスタの
サイズも大きくしなければならず、そのサイズ拡大によ
って寄生容量も大きくなり、結果として読み出しバス１
３の容量がさらに大きくなってしまう。そのため、読み
出しバス１３のバイアス電流を増やしても、十分な高速
化を図ることは困難である。
【００１４】本発明は、上記の問題点に鑑みてなされた
ものであって、画素信号の読み出しを高速におこなうこ
とができるＭＯＳ型の固体撮像装置を提供することを目
的とする。
ものであって、画素信号の読み出しを高速におこなうこ
とができるＭＯＳ型の固体撮像装置を提供することを目
的とする。
【００１５】
【課題を解決するための手段】本発明にかかる固体撮像
装置は、複数の画素から読み出された画素信号の共通の
信号ラインである読み出しバスとして、特にその数を限
定しないが、たとえば４本の分割バス（２３ａ，２３
ｂ，２３ｃ，２３ｄ）と、それら４本の分割バスに接続
され得る１本の統合バス（２３ｅ）とを備え、さらに、
その統合バスにいずれか１つの分割バスを接続するため
のスイッチング素子（２６ａ，２６ｂ，２６ｃ，２６
ｄ）を備えた構成となっている。
装置は、複数の画素から読み出された画素信号の共通の
信号ラインである読み出しバスとして、特にその数を限
定しないが、たとえば４本の分割バス（２３ａ，２３
ｂ，２３ｃ，２３ｄ）と、それら４本の分割バスに接続
され得る１本の統合バス（２３ｅ）とを備え、さらに、
その統合バスにいずれか１つの分割バスを接続するため
のスイッチング素子（２６ａ，２６ｂ，２６ｃ，２６
ｄ）を備えた構成となっている。
【００１６】すなわち、読み出しバスが複数の分割バス
に分割されているため、１本当たりの分割バスに接続さ
れるスイッチング素子の数が減り、各分割バスの容量が
小さくなるので、画素信号を高速で読み出すことができ
る。
に分割されているため、１本当たりの分割バスに接続さ
れるスイッチング素子の数が減り、各分割バスの容量が
小さくなるので、画素信号を高速で読み出すことができ
る。
【００１７】この発明において、統合バス用の定電流源
（２７ｅ）により統合バスに流れるバイアス電流が、分
割バス用の定電流源（２７ａ，２７ｂ，２７ｃ，２７
ｄ）により各分割バスに流れるバイアス電流よりも大き
くなっていることにより、読み出しバスに流れるバイア
ス電流のばらつきを小さくすることができるので、バス
経路の違いによる読み出し信号のばらつきをできるだけ
小さく抑えることができる。
（２７ｅ）により統合バスに流れるバイアス電流が、分
割バス用の定電流源（２７ａ，２７ｂ，２７ｃ，２７
ｄ）により各分割バスに流れるバイアス電流よりも大き
くなっていることにより、読み出しバスに流れるバイア
ス電流のばらつきを小さくすることができるので、バス
経路の違いによる読み出し信号のばらつきをできるだけ
小さく抑えることができる。
【００１８】また、この発明において、分割バス用のバ
イアス電位印加回路（２８ａ，２８ｂ，２８ｃ，２８
ｄ）により各分割バスは、選択されている時でも選択さ
れていない時でも略同じ電位に保たれ、また、統合バス
用のバイアス電位印加回路（２８ｅ）により統合バスの
電位が各分割バスと略同じ電位に保たれるため、スイッ
チング素子により分割バスが選択された時のノイズを小
さくすることができる。
イアス電位印加回路（２８ａ，２８ｂ，２８ｃ，２８
ｄ）により各分割バスは、選択されている時でも選択さ
れていない時でも略同じ電位に保たれ、また、統合バス
用のバイアス電位印加回路（２８ｅ）により統合バスの
電位が各分割バスと略同じ電位に保たれるため、スイッ
チング素子により分割バスが選択された時のノイズを小
さくすることができる。
【００１９】
【発明の実施の形態】以下に、本発明にかかる固体撮像
装置の実施の形態について、図１および図２を参照しつ
つ詳細に説明する。
装置の実施の形態について、図１および図２を参照しつ
つ詳細に説明する。
【００２０】図１は、本発明にかかる固体撮像装置の一
例の要部を示す回路図である。この固体撮像装置は、サ
ンプルホールド回路の駆動用トランジスタＭ0〜Ｍnによ
り出力された画素信号を出力アンプ２４へ送るための読
み出しバスとして、特にその数を限定しないが、たとえ
ば４本の分割バス２３ａ，２３ｂ，２３ｃ，２３ｄと、
それら４本の分割バス２３ａ，２３ｂ，２３ｃ，２３ｄ
に接続され得る１本の統合バス２３ｅを備えたものであ
る。
例の要部を示す回路図である。この固体撮像装置は、サ
ンプルホールド回路の駆動用トランジスタＭ0〜Ｍnによ
り出力された画素信号を出力アンプ２４へ送るための読
み出しバスとして、特にその数を限定しないが、たとえ
ば４本の分割バス２３ａ，２３ｂ，２３ｃ，２３ｄと、
それら４本の分割バス２３ａ，２３ｂ，２３ｃ，２３ｄ
に接続され得る１本の統合バス２３ｅを備えたものであ
る。
【００２１】そして、図示省略した複数の画素列は、第
１の分割バス２３ａに接続されるものと、第２の分割バ
ス２３ｂに接続されるものと、第３の分割バス２３ｃに
接続されるものと、第４の分割バス２３ｄに接続される
ものに分けられる。
１の分割バス２３ａに接続されるものと、第２の分割バ
ス２３ｂに接続されるものと、第３の分割バス２３ｃに
接続されるものと、第４の分割バス２３ｄに接続される
ものに分けられる。
【００２２】図１において、符号Ｍｃ0〜Ｍｃnはスイッ
チング素子を構成するトランジスタ、符号２２は水平走
査回路、符号２５は出力端子である。なお、水平走査回
路２２、出力アンプ２４、並びに図示省略した画素の構
成および垂直走査回路については、従来同様であるた
め、説明を省略する。
チング素子を構成するトランジスタ、符号２２は水平走
査回路、符号２５は出力端子である。なお、水平走査回
路２２、出力アンプ２４、並びに図示省略した画素の構
成および垂直走査回路については、従来同様であるた
め、説明を省略する。
【００２３】具体的に図示例では、たとえば、第１の駆
動用トランジスタＭ0のソース出力は、第１のスイッチ
ング素子Ｍｃ0を構成するトランジスタがオンすると、
第１の分割バス２３ａに出力される。また、第２、第３
および第４の駆動用トランジスタＭ1，Ｍ2，Ｍ3のソー
ス出力は、それぞれ、第２、第３および第４のスイッチ
ング素子Ｍｃ1，Ｍｃ2，Ｍｃ3を構成するトランジスタ
がオンすると、第２、第３および第４の分割バス２３
ｂ，２３ｃ，２３ｄに出力される。
動用トランジスタＭ0のソース出力は、第１のスイッチ
ング素子Ｍｃ0を構成するトランジスタがオンすると、
第１の分割バス２３ａに出力される。また、第２、第３
および第４の駆動用トランジスタＭ1，Ｍ2，Ｍ3のソー
ス出力は、それぞれ、第２、第３および第４のスイッチ
ング素子Ｍｃ1，Ｍｃ2，Ｍｃ3を構成するトランジスタ
がオンすると、第２、第３および第４の分割バス２３
ｂ，２３ｃ，２３ｄに出力される。
【００２４】各分割バス２３ａ，２３ｂ，２３ｃ，２３
ｄは、それぞれスイッチング素子２６ａ，２６ｂ，２６
ｃ，２６ｄを有しており、それらのスイッチング素子２
６ａ，２６ｂ，２６ｃ，２６ｄがオンすることにより、
統合バス２３ｅに接続される。
ｄは、それぞれスイッチング素子２６ａ，２６ｂ，２６
ｃ，２６ｄを有しており、それらのスイッチング素子２
６ａ，２６ｂ，２６ｃ，２６ｄがオンすることにより、
統合バス２３ｅに接続される。
【００２５】スイッチング素子２６ａ，２６ｂ，２６
ｃ，２６ｄは、図示しない制御回路から出力される制御
信号によりオン／オフ制御される。画素信号の読み出し
時には、いずれか１つのスイッチング素子２６ａ，２６
ｂ，２６ｃ，２６ｄがオンする。また、非読み出し時に
は、全てのスイッチング素子２６ａ，２６ｂ，２６ｃ，
２６ｄがオフ状態となる。
ｃ，２６ｄは、図示しない制御回路から出力される制御
信号によりオン／オフ制御される。画素信号の読み出し
時には、いずれか１つのスイッチング素子２６ａ，２６
ｂ，２６ｃ，２６ｄがオンする。また、非読み出し時に
は、全てのスイッチング素子２６ａ，２６ｂ，２６ｃ，
２６ｄがオフ状態となる。
【００２６】また、各分割バス２３ａ，２３ｂ，２３
ｃ，２３ｄは、それぞれ定電流源２７ａ，２７ｂ，２７
ｃ，２７ｄに接続されている。統合バス２３ｅは定電流
源２７ｅに接続されている。各定電流源２７ａ，２７
ｂ，２７ｃ，２７ｄ，２７ｅにより流される電流の大き
さは、各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄより
も統合バス２３ｅにより大きなバイアス電流が流れるよ
うに設定される。
ｃ，２３ｄは、それぞれ定電流源２７ａ，２７ｂ，２７
ｃ，２７ｄに接続されている。統合バス２３ｅは定電流
源２７ｅに接続されている。各定電流源２７ａ，２７
ｂ，２７ｃ，２７ｄ，２７ｅにより流される電流の大き
さは、各分割バス２３ａ，２３ｂ，２３ｃ，２３ｄより
も統合バス２３ｅにより大きなバイアス電流が流れるよ
うに設定される。
【００２７】特に限定しないが、たとえば、各分割バス
２３ａ，２３ｂ，２３ｃ，２３ｄに流れるバイアス電流
の大きさをＩとすると、統合バス２３ｅに流れるバイア
ス電流の大きさは９×Ｉ、すなわち９倍に相当する。
２３ａ，２３ｂ，２３ｃ，２３ｄに流れるバイアス電流
の大きさをＩとすると、統合バス２３ｅに流れるバイア
ス電流の大きさは９×Ｉ、すなわち９倍に相当する。
【００２８】したがって、定電流源２７ａ，２７ｂ，２
７ｃ，２７ｄのばらつきにより、各分割バス２３ａ，２
３ｂ，２３ｃ，２３ｄを流れるバイアス電流がたとえば
プラス／マイナス１０％ばらついた場合、各分割バス２
３ａ，２３ｂ，２３ｃ，２３ｄを流れるバイアス電流は
０．９×Ｉ〜１．１×Ｉとなるが、統合バス２３ｅに流
れるバイアス電流が９×Ｉであるため、どの分割バス２
３ａ，２３ｂ，２３ｃ，２３ｄが選択されてもその時の
読み出しバスに流れるバイアス電流は、９．９×Ｉ〜１
０．１×Ｉとなる。
７ｃ，２７ｄのばらつきにより、各分割バス２３ａ，２
３ｂ，２３ｃ，２３ｄを流れるバイアス電流がたとえば
プラス／マイナス１０％ばらついた場合、各分割バス２
３ａ，２３ｂ，２３ｃ，２３ｄを流れるバイアス電流は
０．９×Ｉ〜１．１×Ｉとなるが、統合バス２３ｅに流
れるバイアス電流が９×Ｉであるため、どの分割バス２
３ａ，２３ｂ，２３ｃ，２３ｄが選択されてもその時の
読み出しバスに流れるバイアス電流は、９．９×Ｉ〜１
０．１×Ｉとなる。
【００２９】すなわち、いずれの分割バス２３ａ，２３
ｂ，２３ｃ，２３ｄが選択されても、その選択された分
割バス２３ａ，２３ｂ，２３ｃ，２３ｄと統合バス２３
ｅとが接続されてなる読み出しバスに流れるバイアス電
流のばらつきは、プラス／マイナス１％となる。
ｂ，２３ｃ，２３ｄが選択されても、その選択された分
割バス２３ａ，２３ｂ，２３ｃ，２３ｄと統合バス２３
ｅとが接続されてなる読み出しバスに流れるバイアス電
流のばらつきは、プラス／マイナス１％となる。
【００３０】また、各分割バス２３ａ，２３ｂ，２３
ｃ，２３ｄは、それぞれバイアス電位印加回路２８ａ，
２８ｂ，２８ｃ，２８ｄに接続されている。統合バス２
３ｅはバイアス電位印加回路２８ｅに接続されている。
それらバイアス電位印加回路２８ａ，２８ｂ，２８ｃ，
２８ｄ，２８ｅは、サンプルホールド回路の駆動用トラ
ンジスタＭ0〜Ｍnと同様のトランジスタにより構成され
る。
ｃ，２３ｄは、それぞれバイアス電位印加回路２８ａ，
２８ｂ，２８ｃ，２８ｄに接続されている。統合バス２
３ｅはバイアス電位印加回路２８ｅに接続されている。
それらバイアス電位印加回路２８ａ，２８ｂ，２８ｃ，
２８ｄ，２８ｅは、サンプルホールド回路の駆動用トラ
ンジスタＭ0〜Ｍnと同様のトランジスタにより構成され
る。
【００３１】したがって、各分割バス２３ａ，２３ｂ，
２３ｃ，２３ｄは、非選択時においてもバイアス電位印
加回路２８ａ，２８ｂ，２８ｃ，２８ｄにより、駆動用
トランジスタＭ0〜Ｍnのソースフォロワによる電位と略
同じ電位に保たれる。また、各分割バス２３ａ，２３
ｂ，２３ｃ，２３ｄは、統合バス２３ｅの電位と略同じ
電位に保たれる。
２３ｃ，２３ｄは、非選択時においてもバイアス電位印
加回路２８ａ，２８ｂ，２８ｃ，２８ｄにより、駆動用
トランジスタＭ0〜Ｍnのソースフォロワによる電位と略
同じ電位に保たれる。また、各分割バス２３ａ，２３
ｂ，２３ｃ，２３ｄは、統合バス２３ｅの電位と略同じ
電位に保たれる。
【００３２】つぎに、図１に示す固体撮像装置の動作に
ついて説明する。図示省略した各画素のセンサは、入射
した光信号を電気信号に変換する。図示省略した垂直走
査回路により、各画素のスイッチングトランジスタが行
ごとに順次オンし、センサにより検出された信号はサン
プルホールド回路に蓄積される。
ついて説明する。図示省略した各画素のセンサは、入射
した光信号を電気信号に変換する。図示省略した垂直走
査回路により、各画素のスイッチングトランジスタが行
ごとに順次オンし、センサにより検出された信号はサン
プルホールド回路に蓄積される。
【００３３】そして、水平走査回路２２から出力された
選択信号によりスイッチング素子Ｍｃ0〜Ｍｃnが順次オ
ンし、サンプルホールド回路に蓄積された画素信号は順
次分割バス２３ａ，２３ｂ，２３ｃ，２３ｄに出力され
る。同時に、図示しない制御回路から出力された制御信
号によりスイッチング素子２６ａ，２６ｂ，２６ｃ，２
６ｄが順次オンし、それによって、分割バス２３ａ，２
３ｂ，２３ｃ，２３ｄに出力された画素信号は順次統合
バス２３ｅを介して出力アンプ２４に至り、そこで増幅
されて出力端子１２から出力される。
選択信号によりスイッチング素子Ｍｃ0〜Ｍｃnが順次オ
ンし、サンプルホールド回路に蓄積された画素信号は順
次分割バス２３ａ，２３ｂ，２３ｃ，２３ｄに出力され
る。同時に、図示しない制御回路から出力された制御信
号によりスイッチング素子２６ａ，２６ｂ，２６ｃ，２
６ｄが順次オンし、それによって、分割バス２３ａ，２
３ｂ，２３ｃ，２３ｄに出力された画素信号は順次統合
バス２３ｅを介して出力アンプ２４に至り、そこで増幅
されて出力端子１２から出力される。
【００３４】この実施の形態によれば、読み出しバスが
複数の分割バス２３ａ，２３ｂ，２３ｃ，２３ｄに分割
されているため、１本当たりの分割バス２３ａ，２３
ｂ，２３ｃ，２３ｄに接続されるスイッチング素子Ｍｃ
0〜Ｍｃnの数がたとえば４分の１ずつに減るので、各分
割バス２３ａ，２３ｂ，２３ｃ，２３ｄの容量が小さく
なり、画素信号を高速で読み出すことができる。
複数の分割バス２３ａ，２３ｂ，２３ｃ，２３ｄに分割
されているため、１本当たりの分割バス２３ａ，２３
ｂ，２３ｃ，２３ｄに接続されるスイッチング素子Ｍｃ
0〜Ｍｃnの数がたとえば４分の１ずつに減るので、各分
割バス２３ａ，２３ｂ，２３ｃ，２３ｄの容量が小さく
なり、画素信号を高速で読み出すことができる。
【００３５】また、この実施の形態によれば、定電流源
２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅが設けられて
いることにより、読み出しバスに流れるバイアス電流の
ばらつきを小さくすることができるため、バス経路の違
いによる読み出し信号のばらつきをできるだけ小さく抑
えることができる。
２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅが設けられて
いることにより、読み出しバスに流れるバイアス電流の
ばらつきを小さくすることができるため、バス経路の違
いによる読み出し信号のばらつきをできるだけ小さく抑
えることができる。
【００３６】さらに、バイアス電位印加回路２８ａ，２
８ｂ，２８ｃ，２８ｄ，２８ｅが設けられていることに
より、スイッチング素子Ｍｃ0〜Ｍｃnおよびスイッチン
グ素子２６ａ，２６ｂ，２６ｃ，２６ｄのオン／オフに
よるノイズを小さくすることができるとともに、各分割
バス２３ａ，２３ｂ，２３ｃ，２３ｄが選択された時に
その都度チャージアップする必要が無いので、画素信号
をより高速で読み出すことができる。
８ｂ，２８ｃ，２８ｄ，２８ｅが設けられていることに
より、スイッチング素子Ｍｃ0〜Ｍｃnおよびスイッチン
グ素子２６ａ，２６ｂ，２６ｃ，２６ｄのオン／オフに
よるノイズを小さくすることができるとともに、各分割
バス２３ａ，２３ｂ，２３ｃ，２３ｄが選択された時に
その都度チャージアップする必要が無いので、画素信号
をより高速で読み出すことができる。
【００３７】図２は、本発明にかかる固体撮像装置をカ
ラーに対応させた例の回路構成を示す模式図である。特
に限定しないが、ここでは、ＲＧＢ原色のモザイク状の
カラーフィルタをもちいた例について説明する。図２に
おいて、“Ｒ”は赤色用の画素、“Ｇ”は緑色用の画
素、“Ｂ”は青色用の画素をそれぞれ表している。
ラーに対応させた例の回路構成を示す模式図である。特
に限定しないが、ここでは、ＲＧＢ原色のモザイク状の
カラーフィルタをもちいた例について説明する。図２に
おいて、“Ｒ”は赤色用の画素、“Ｇ”は緑色用の画
素、“Ｂ”は青色用の画素をそれぞれ表している。
【００３８】図示例では、第１および第３の水平選択線
Ｈ0，Ｈ2に接続された“Ｒ”および“Ｇ”の画素、すな
わちセンサＳ00，Ｓ10，Ｓ20，Ｓ02，Ｓ12，Ｓ22の画素
の信号は、サンプルホールド回路ＳＨ0，ＳＨ2を介して
第２および第４の分割バス２３ｂ，２３ｄのいずれかに
出力される。
Ｈ0，Ｈ2に接続された“Ｒ”および“Ｇ”の画素、すな
わちセンサＳ00，Ｓ10，Ｓ20，Ｓ02，Ｓ12，Ｓ22の画素
の信号は、サンプルホールド回路ＳＨ0，ＳＨ2を介して
第２および第４の分割バス２３ｂ，２３ｄのいずれかに
出力される。
【００３９】また、第２および第４の水平選択線Ｈ1，
Ｈ3に接続された“Ｇ”および“Ｂ”の画素、すなわち
センサＳ01，Ｓ11，Ｓ21，Ｓ03，Ｓ13，Ｓ23の画素の信
号は、サンプルホールド回路ＳＨ1，ＳＨ3を介して第１
および第３の分割バス２３ａ，２３ｃのいずれかに出力
される。第２の分割バス２３ｂと第４の分割バス２３ｄ
との切り替え、および第１の分割バス２３ａと第３の分
割バス２３ｃとの切り替えは、水平走査回路２２から出
力される選択信号によりおこなわれる。
Ｈ3に接続された“Ｇ”および“Ｂ”の画素、すなわち
センサＳ01，Ｓ11，Ｓ21，Ｓ03，Ｓ13，Ｓ23の画素の信
号は、サンプルホールド回路ＳＨ1，ＳＨ3を介して第１
および第３の分割バス２３ａ，２３ｃのいずれかに出力
される。第２の分割バス２３ｂと第４の分割バス２３ｄ
との切り替え、および第１の分割バス２３ａと第３の分
割バス２３ｃとの切り替えは、水平走査回路２２から出
力される選択信号によりおこなわれる。
【００４０】このように、異なる色ごとに分割バス２３
ａ，２３ｂ，２３ｃ，２３ｄを割り当てることによっ
て、おのおのの分割バスを通ることによるゲインばらつ
きを気にせずに済むものである。
ａ，２３ｂ，２３ｃ，２３ｄを割り当てることによっ
て、おのおのの分割バスを通ることによるゲインばらつ
きを気にせずに済むものである。
【００４１】以上において本発明は、上述した実施の形
態に限らず、種々変更可能である。たとえば、画素の配
置は一次元でもよいし２次元でもよい。また、分割バス
２３ａ，２３ｂ，２３ｃ，２３ｄの数は４本に限らず、
２本または３本でもよいし、５本以上でもよい。
態に限らず、種々変更可能である。たとえば、画素の配
置は一次元でもよいし２次元でもよい。また、分割バス
２３ａ，２３ｂ，２３ｃ，２３ｄの数は４本に限らず、
２本または３本でもよいし、５本以上でもよい。
【００４２】
【発明の効果】本発明によれば、読み出しバスが複数の
分割バスに分割されているため、分割バス１本当たりに
接続されるスイッチング素子の数が減り、各分割バスの
容量が小さくなるので、画素信号の読み出しを高速にお
こなうことができるＭＯＳ型の固体撮像装置が得られる
という効果を奏する。
分割バスに分割されているため、分割バス１本当たりに
接続されるスイッチング素子の数が減り、各分割バスの
容量が小さくなるので、画素信号の読み出しを高速にお
こなうことができるＭＯＳ型の固体撮像装置が得られる
という効果を奏する。
【図１】本発明にかかる固体撮像装置の一例の要部を示
す回路図である。
す回路図である。
【図２】本発明にかかる固体撮像装置をカラーに対応さ
せた例の回路構成を示す模式図である。
せた例の回路構成を示す模式図である。
【図３】ＭＯＳ型撮像素子をもちいた従来の固体撮像装
置の回路構成を示す模式図である。
置の回路構成を示す模式図である。
【図４】従来の固体撮像装置における読み出しバス付近
の回路をより詳しく示す回路図である。
の回路をより詳しく示す回路図である。
２１ 垂直走査回路 ２２ 水平走査回路 ２３ａ，２３ｂ，２３ｃ，２３ｄ 分割バス ２３ｅ 統合バス ２４ 出力アンプ ２６ａ，２６ｂ，２６ｃ，２６ｄ スイッチング素子 ２７ａ，２７ｂ，２７ｃ，２７ｄ 分割バス用の定電流
源 ２７ｅ 統合バス用の定電流源 ２８ａ，２８ｂ，２８ｃ，２８ｄ 分割バス用のバイア
ス電位印加回路 ２８ｅ 統合バス用のバイアス電位印加回路 Ｓ00，Ｓ01，Ｓ02，Ｓ03，Ｓ10，Ｓ11，Ｓ12，Ｓ13，Ｓ
20，Ｓ21，Ｓ22，Ｓ23センサ ＳＨ0，ＳＨ1，ＳＨ2，ＳＨ3 サンプルホールド回路 Ｍ0，Ｍ1，Ｍ2，Ｍ3 駆動用トランジスタ Ｍc0，Ｍc1，Ｍc2，Ｍc3 スイッチング素子
源 ２７ｅ 統合バス用の定電流源 ２８ａ，２８ｂ，２８ｃ，２８ｄ 分割バス用のバイア
ス電位印加回路 ２８ｅ 統合バス用のバイアス電位印加回路 Ｓ00，Ｓ01，Ｓ02，Ｓ03，Ｓ10，Ｓ11，Ｓ12，Ｓ13，Ｓ
20，Ｓ21，Ｓ22，Ｓ23センサ ＳＨ0，ＳＨ1，ＳＨ2，ＳＨ3 サンプルホールド回路 Ｍ0，Ｍ1，Ｍ2，Ｍ3 駆動用トランジスタ Ｍc0，Ｍc1，Ｍc2，Ｍc3 スイッチング素子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 BA14 DD09 FA06 FA08 GC08 GC14 5C024 AA01 CA00 CA01 FA01 GA31 JA04 JA09
Claims (3)
- 【請求項１】 １または２以上の行に並べられ、かつ複
数のグループに分けられた画素群と、 前記画素群から画素信号を読み出すための水平走査回路
と、 前記水平走査回路により前記画素群から読み出された画
素信号を伝達するために、各グループごとに分割して設
けられた分割バスと、 前記分割バスのそれぞれに電気的に接続され得る統合バ
スと、 前記分割バスのそれぞれと前記統合バスとの電気的な接
続を、いずれか１つの分割バスに対してのみ有効とする
か、またはいずれの分割バスに対しても無効とするため
のスイッチング素子と、 を具備することを特徴とする固体撮像装置。 - 【請求項２】 前記統合バスにバイアス電流を流すため
の統合バス用の電流源と、 前記統合バスを流れるバイアス電流よりも小さなバイア
ス電流を、前記分割バスのそれぞれに流すための分割バ
ス用の電流源と、 をさらに具備することを特徴とする請求項１に記載の固
体撮像装置。 - 【請求項３】 前記分割バスが無効にされた時の電位が
有効にされた時の電位と略同じになるように、前記分割
バスのそれぞれにバイアス電位を印加するための分割バ
ス用の回路と、 前記統合バスに、前記分割バスに印加されたバイアス電
位と略等しいバイアス電位を印加するための統合バス用
の回路と、 をさらに具備することを特徴とする請求項１に記載の固
体撮像装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16441599A JP3908411B2 (ja) | 1999-06-10 | 1999-06-10 | 固体撮像装置 |
| US09/534,231 US6747700B1 (en) | 1999-06-10 | 2000-03-24 | Solid state image pickup apparatus having a plurality of split buses |
| KR1020000015738A KR100649990B1 (ko) | 1999-06-10 | 2000-03-28 | 고체 촬상 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16441599A JP3908411B2 (ja) | 1999-06-10 | 1999-06-10 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000354204A true JP2000354204A (ja) | 2000-12-19 |
| JP3908411B2 JP3908411B2 (ja) | 2007-04-25 |
Family
ID=15792723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16441599A Expired - Fee Related JP3908411B2 (ja) | 1999-06-10 | 1999-06-10 | 固体撮像装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6747700B1 (ja) |
| JP (1) | JP3908411B2 (ja) |
| KR (1) | KR100649990B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007058000A1 (ja) * | 2005-11-16 | 2007-05-24 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
| JP2009538073A (ja) * | 2006-05-22 | 2009-10-29 | トムソン ライセンシング | イメージセンサおよびイメージセンサのピクセル読出し方法 |
| JP2013247182A (ja) * | 2012-05-24 | 2013-12-09 | Canon Inc | 光電変換装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4144578B2 (ja) * | 2003-10-15 | 2008-09-03 | ソニー株式会社 | 固体撮像装置、画素信号処理方法 |
| US7893977B2 (en) * | 2007-10-23 | 2011-02-22 | Xerox Corporation | Multiplexing and offset correction system for an image sensor array |
| JP5004775B2 (ja) * | 2007-12-04 | 2012-08-22 | キヤノン株式会社 | 撮像装置及び撮像システム |
| KR101697341B1 (ko) | 2010-06-08 | 2017-02-01 | 삼성전자 주식회사 | 영상데이터처리방법, 상기 영상데이터처리방법을 이용하는 이미지센서 및 영상데이터처리시스템 |
| US9177987B2 (en) | 2012-10-12 | 2015-11-03 | Samsung Electronics Co., Ltd. | Binary CMOS image sensors, methods of operating same, and image processing systems including same |
| KR102384463B1 (ko) | 2015-10-30 | 2022-04-07 | 삼성전자주식회사 | 디지털 전송을 이용한 데이터 전송회로와 이를 포함하는 이미지 센서 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3529190B2 (ja) * | 1995-04-03 | 2004-05-24 | オリンパス株式会社 | 固体撮像装置 |
| GB9524337D0 (en) * | 1995-11-29 | 1996-01-31 | Vlsi Vision Ltd | Shuffled read IC sensor |
| JP3673620B2 (ja) * | 1997-07-18 | 2005-07-20 | キヤノン株式会社 | 光電変換装置 |
-
1999
- 1999-06-10 JP JP16441599A patent/JP3908411B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-24 US US09/534,231 patent/US6747700B1/en not_active Expired - Lifetime
- 2000-03-28 KR KR1020000015738A patent/KR100649990B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007058000A1 (ja) * | 2005-11-16 | 2007-05-24 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
| US8040418B2 (en) | 2005-11-16 | 2011-10-18 | Panasonic Corporation | Solid state imaging device with readout control and output control |
| JP2009538073A (ja) * | 2006-05-22 | 2009-10-29 | トムソン ライセンシング | イメージセンサおよびイメージセンサのピクセル読出し方法 |
| JP2013247182A (ja) * | 2012-05-24 | 2013-12-09 | Canon Inc | 光電変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100649990B1 (ko) | 2006-11-27 |
| KR20010006886A (ko) | 2001-01-26 |
| JP3908411B2 (ja) | 2007-04-25 |
| US6747700B1 (en) | 2004-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11076118B2 (en) | Image sensor supporting various operating modes and operating method thereof | |
| CN1728784B (zh) | 物理信息获取方法、物理信息获取设备和半导体器件 | |
| US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
| CN103607547B (zh) | 镜像像素成像装置及其成像方法 | |
| US6570615B1 (en) | Pixel readout scheme for image sensors | |
| JPH1084507A (ja) | 能動画素イメージセンサ及びその製造方法 | |
| US20020100862A1 (en) | Multiplexed and pipelined column buffer for use with an array of photo sensors | |
| JP2723890B2 (ja) | カラーラインセンサ | |
| US20230224607A1 (en) | Image sensor with pixel structure including floating diffusion area shared by plurality of photoelectric conversion elements and a signal readout mode | |
| JP2000354204A (ja) | 固体撮像装置 | |
| JP4770926B2 (ja) | Ｃｍｏｓイメージセンサの出力ルーティング構造 | |
| JP6132500B2 (ja) | 撮像装置、撮像装置の駆動方法、および撮像システム。 | |
| JP2003520541A (ja) | 高速多重解像度イメージャ用のビデオ・バスおよびその方法 | |
| JPH1084505A (ja) | 能動画素センサおよびその選択信号を生成する方法 | |
| JPH10174001A (ja) | 固体撮像素子及びその駆動方法 | |
| JP4551588B2 (ja) | 撮像装置および撮像システム | |
| JP7458746B2 (ja) | 光電変換装置、撮像システム及び移動体 | |
| JP2016184872A (ja) | 撮像回路装置及び電子機器 | |
| US11770637B2 (en) | Sensing device | |
| TWI841235B (zh) | 用於在具有相位檢測自動對焦的高密度、高像素數影像感測器中減少影像偽影的電路和方法 | |
| US20230217119A1 (en) | Image sensor and image processing system | |
| JP2002142078A (ja) | 固体撮像装置 | |
| JPH03220881A (ja) | 固体撮像素子 | |
| JPH04880A (ja) | 固体撮像素子 | |
| JPH0897965A (ja) | 密着型イメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |