JP4770926B2 - Ｃｍｏｓイメージセンサの出力ルーティング構造 - Google Patents
Ｃｍｏｓイメージセンサの出力ルーティング構造 Download PDFInfo
- Publication number
- JP4770926B2 JP4770926B2 JP2008533422A JP2008533422A JP4770926B2 JP 4770926 B2 JP4770926 B2 JP 4770926B2 JP 2008533422 A JP2008533422 A JP 2008533422A JP 2008533422 A JP2008533422 A JP 2008533422A JP 4770926 B2 JP4770926 B2 JP 4770926B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- hold
- array
- pixels
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
- H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
- H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
Description
本発明は、概して、複数のサンプルホールド処理チャネルを有するＣＭＯＳイメージセンサの分野に関し、より具体的には、画素アレイから各々が１つの色のみを含む各サンプルホールド処理チャネルへと信号を経路付けるルーティングマトリクスを有するＣＭＯＳイメージセンサに関する。
ＣＭＯＳイメージセンサの画像サイズ及びスピードが増大し続けるに連れて、マルチチャネル出力技術が使用されるようになっている。しかしながら、マルチチャネル出力を用いると、ビデオ信号はそれらの正しい順序に戻されなければならない。この作業はますます困難になりつつあり、また、最終的なビデオ信号列にノイズの問題を生じさせるようになっている。
従来技術は満足のいくものではあるものの、上述の欠点を含んでいる。従って、信号を再編成することが排除された、マルチチャネル出力を有するＣＭＯＳイメージセンサが望まれる。
本発明は、上記の問題の１つ以上が解決されたＣＭＯＳイメージセンサを提供することを目的とする。
本発明の一態様に従ったＣＭＯＳイメージセンサは、アレイ状に配列された複数の画素；複数のサンプルホールドアレイ；及び各画素からの信号を所定の順序でサンプルホールドアレイの１つに送るルーティングマトリクスを有している。
本発明の上述及びその他の態様、目的、特徴及び利点は、添付の図面を参照しながら以下の好適実施形態の詳細な説明及び添付の特許請求の範囲を検討することにより、一層はっきりと理解され認識されることになる。
本発明は、読み出しにおける信号の再編成が排除され、サンプルホールド回路の出力における負荷を軽減することにより動作速度が高められ、また、大きい物理的表面積を有する画素アレイの実効的な有用性が高められるという利点を有する。
図１を参照するに、本発明に係るＣＭＯＳイメージセンサ１０の上面図が示されている。センサ１０は、行列状に配列された画素群の２次元アレイ２０を含んでおり、各画素が特定の色を受光するように画素群の上方の全域にわたってカラーフィルタアレイ（ＣＦＡ）（図示せず）が配置されている。好適な実施形態において、ＣＦＡは技術的に周知のバイエル（Ｂａｙｅｒ）型カラーフィルタである。行デコーダ３０が画素群のアレイ２０に電気的に接続されており、これは選択的に所定の行の画素群をルーティングマトリクス４０へと読み出すように機能する。好ましくは、行は一度に一行ずつルーティングマトリクスに送られる。そして、ルーティングマトリクス４０は画素アレイ２０からの信号を複数のサンプルホールドアレイ５０の１つへと経路付ける。なお、画素群は、何れの特定のサンプルホールドアレイ５０にも１つの色のみが送られるように、サンプルホールドアレイへと経路付けられる。サンプルホールドアレイ５０の数は所望のスピードに応じて４つ又はそれより多くに変更され得る。図３に示される低速構成においては、４つのサンプルホールドアレイ５０が存在し、各アレイは１つの色のみを受け取る。スピードを２倍にするには８個のサンプルホールドアレイ５０とすればよく、スピードを３倍にするには１２個のアレイ５０とすればよい。明確にしておくが、それぞれの構成において、以下にて詳細に説明されるように、各チャネルは１つの色のみを受け取る。技術的に周知の通り、信号は電子的な画像表現を作り出すために、サンプルホールドアレイ５０から更なる処理回路（図示せず）へと送られる。
図２を参照するに、ＣＭＯＳイメージセンサ１０の典型的な画素６０が概略的に示されている。画素６０は、入射光を受光するフォトダイオード７０を含んでいる。入射光は電荷に変換される。この電荷は、転送ゲート（ＴＧ）８０によって浮遊拡散領域（ＦＤ）９０へと転送され、浮遊拡散領域９０によって電圧に変換される。この電圧は、信号振幅をバッファリングする増幅トランジスタ１００に送られる。好適な実施形態において増幅器１００の利得は１であるが、所望の設計に応じてその他の利得係数が使用されてもよい。行選択トランジスタ１１０は、特定の行の画素群がルーティングマトリクス４０まで渡ることを可能にするための信号を行デコーダアレイ３０（図１参照）から受信する。リセットゲートトランジスタ１２０は、別の画像信号を浮遊拡散領域９０に渡す前に、浮遊拡散領域９０をリセットし、それから如何なる残留電荷をも除去するように機能する。
図３を参照するに、画素群のアレイ２０からルーティングマトリクス４０への、そしてサンプルホールドアレイ５０への接続が概略的に示されている。図３は、４つのサンプルホールドアレイのみを示しているが、上述のように、サンプルホールドアレイの数はスピードを高めるために増加されてもよい。概説すると、４つの色の各々は所定の順序で時間的に順々に特定のサンプルホールドアレイに送られる。例えば、４組のスイッチ群の１組を有効にすることにより、先ず色１が読み出される。各組内のスイッチの数は、各行内の画素の数をＮとしてＮ／４によって決定される。色１を転送する際、スイッチＳ１、Ｓ５、Ｓ９及びＳ１３等々を含む第１の組のスイッチ群が閉じられる（図の明瞭化のため、全てのスイッチは図示されていない）。この実施形態においては、４番目のスイッチごとに閉じられるように３つずつのスイッチがスキップされる。対応する第２の組のスイッチ群が第１の組のスイッチ群に接続されており、色１を転送する際、この組のスイッチ群（Ｓ’１、Ｓ’５、Ｓ’９及びＳ’１３等々）も色１を特定のサンプルホールド回路５０に転送するように実質的に同時に閉じられる。第２の組内のスイッチの数も、行内の画素の総数をＮとしてＮ／４である。サンプルホールド回路５０への転送の完了後、これら２組のスイッチ群（Ｓ１、Ｓ５、Ｓ９、Ｓ１３、Ｓ’１、Ｓ’５、Ｓ’９、Ｓ’１３等々）は開かれる。
そして、第２の色が、対応する第１及び第２の組のスイッチ群（Ｓ２、Ｓ６、Ｓ１０及びＳ１４、並びにＳ’２、Ｓ’６、Ｓ’１０及びＳ’１４等々）を用いて上述の手順を繰り返すことによってサンプルホールドアレイ５０に転送される。第１の色が転送された後に第２の色が転送されるように、このプロセスは同期化される。同様に、この同期化手法にてそれぞれの色が転送されるように、色３（Ｓ３、Ｓ７、Ｓ１１及びＳ１５、並びにＳ’３、Ｓ’７、Ｓ’１１及びＳ’１５等々を用いる）及び色４（Ｓ４、Ｓ８、Ｓ１２及びＳ１６、並びにＳ’４、Ｓ’８、Ｓ’１２及びＳ’１６等々を用いる）も繰り返される。なお、バイエル（Ｂａｙｅｒ）パターンの場合、サンプルホールドチャネル１（５０）の色は緑１であり、サンプルホールドチャネル２（５０）は緑２を収容し、サンプルホールドチャネル３（５０）は赤を収容し、そしてサンプルホールドチャネル４（５０）は青を収容する。また、４チャネルの場合、サンプルホールドチャネル５０からの色情報は、これに続いて取り付けられた外部信号処理回路によって各画素の全ての色情報（４色のチャネル）が実質的に同時に受信されるように、実質的に同時に出力される。なお、チャネルが８個の場合、クロックサイクルごとに連続する２つの色情報信号が外部処理回路に送り出される。当業者に認識されるように、チャネル数が増大すると、色情報信号の数もそれに従って上述のように増大する。
図４を参照するに、一般消費者が慣れ親しんでいる本発明の典型的な商業上の一実施形態を例示するために、本発明に係るイメージセンサ１０を収容したデジタルカメラ１３０が示されている。
１０ ＣＭＯＳイメージセンサ
２０ 画素アレイ
３０ 行デコーダ
４０ ルーティングマトリクス
５０ サンプルホールドアレイ
６０ 典型的な画素
７０ フォトダイオード
８０ 転送ゲート
９０ 浮遊拡散領域
１００ 画素増幅トランジスタ
１１０ 行選択トランジスタ
１２０ リセットゲートトランジスタ
１３０ デジタルカメラ
２０ 画素アレイ
３０ 行デコーダ
４０ ルーティングマトリクス
５０ サンプルホールドアレイ
６０ 典型的な画素
７０ フォトダイオード
８０ 転送ゲート
９０ 浮遊拡散領域
１００ 画素増幅トランジスタ
１１０ 行選択トランジスタ
１２０ リセットゲートトランジスタ
１３０ デジタルカメラ
Claims (3)
- （ａ）アレイ状に配列された複数の画素であり、前記アレイはＮ個の出力ラインを含む、複数の画素；
（ｂ）ｍ個のサンプルホールドアレイであり、ｍは４以上の整数である、サンプルホールドアレイ；及び
（ｃ）各スイッチがそれぞれの出力ラインとＮ／ｍ個のバスのうちのそれぞれの１つとの間に接続された、第１の組のＮ個のスイッチと、各スイッチが前記Ｎ／ｍ個のバスのうちのそれぞれの１つと前記ｍ個のサンプルホールドアレイのうちのそれぞれの１つとの間に接続された、第２の組のＮ個のスイッチと、を有するルーティングマトリクスであり、前記複数の画素を電子的にグループ分けし、各グループ内の１つ以上の画素からの信号を所定の順序で時間的に順々にそれぞれのサンプルホールドアレイに送るルーティングマトリクス；
を有し、１つのグループ内の各信号は、各サンプルホールドアレイによって受信される信号が同一の色を含むように、異なるサンプルホールドアレイに送られる、ＣＭＯＳイメージセンサ。 - 前記複数の画素はグループを成すように前記ルーティングマトリクスによって電子的に接続されており、前記ルーティングマトリクスは実質的な繰り返しパターン又は繰り返しパターンで前記複数のサンプルホールドアレイに信号を送り、前記繰り返しパターンは、特定の信号群が前記ルーティングマトリクスから実質的に同時に送り出されるように時間的に同期化されている、請求項１に記載のＣＭＯＳイメージセンサ。
- （ａ）アレイ状に配列された複数の画素であり、前記アレイはＮ個の出力ラインを含む、複数の画素；
（ｂ）ｍ個のサンプルホールドアレイであり、ｍは４以上の整数である、サンプルホールドアレイ；及び
（ｃ）各スイッチがそれぞれの出力ラインとＮ／ｍ個のバスのうちのそれぞれの１つとの間に接続された、第１組のＮ個のスイッチと、各スイッチが前記Ｎ／ｍ個のバスのうちのそれぞれの１つと前記ｍ個のサンプルホールドアレイのうちのそれぞれの１つとの間に接続された、第２組のＮ個のスイッチと、を有するルーティングマトリクスであり、前記複数の画素を電子的にグループ分けし、各グループ内の１つ以上の画素からの信号を所定の順序で時間的に順々にそれぞれのサンプルホールドアレイに送るルーティングマトリクス；
を有し、１つのグループ内の各信号は、各サンプルホールドアレイによって受信される信号が同一の色を含むように、異なるサンプルホールドアレイに送られる、ＣＭＯＳイメージセンサ、
を有するデジタルカメラ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/240,746 US7465934B2 (en) | 2005-09-30 | 2005-09-30 | Pixel array output routing structure for multi-channel CMOS imager sensors |
| US11/240,746 | 2005-09-30 | ||
| PCT/US2006/036252 WO2007040965A1 (en) | 2005-09-30 | 2006-09-18 | Output routing structure for cmos image sensors |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009510910A JP2009510910A (ja) | 2009-03-12 |
| JP2009510910A5 JP2009510910A5 (ja) | 2009-06-04 |
| JP4770926B2 true JP4770926B2 (ja) | 2011-09-14 |
Family
ID=37632496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008533422A Active JP4770926B2 (ja) | 2005-09-30 | 2006-09-18 | Ｃｍｏｓイメージセンサの出力ルーティング構造 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7465934B2 (ja) |
| EP (1) | EP1929789B1 (ja) |
| JP (1) | JP4770926B2 (ja) |
| KR (1) | KR101293385B1 (ja) |
| CN (1) | CN101273642B (ja) |
| TW (1) | TWI379597B (ja) |
| WO (1) | WO2007040965A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7593050B2 (en) * | 2006-02-27 | 2009-09-22 | Eastman Kodak Company | Delay management circuit for reading out large S/H arrays |
| US8977578B1 (en) | 2012-06-27 | 2015-03-10 | Hrl Laboratories, Llc | Synaptic time multiplexing neuromorphic network that forms subsets of connections during different time slots |
| TWI497997B (zh) | 2013-05-17 | 2015-08-21 | Novatek Microelectronics Corp | 影像感測器 |
| FR3091115B1 (fr) * | 2018-12-21 | 2021-02-19 | Trixell | Détecteur matriciel à regroupement rapide |
| US11921285B2 (en) * | 2019-04-19 | 2024-03-05 | Arizona Board Of Regents On Behalf Of The University Of Arizona | On-chip signal processing method and pixel-array signal |
| US11910104B2 (en) | 2019-04-19 | 2024-02-20 | ARIZONA BOARD OF REGENTS on behalf of THE UNIVERSITY OF ARIZONA, A BODY CORPORATE | All-in-focus imager and associated method |
| US11428792B2 (en) | 2020-06-08 | 2022-08-30 | Stmicroelectronics (Research & Development) Limited | Routing for DTOF sensors |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0946480A (ja) * | 1995-08-02 | 1997-02-14 | Canon Inc | 光電変換装置 |
| JP2000032344A (ja) * | 1998-06-22 | 2000-01-28 | Eastman Kodak Co | Ｃｍｏｓアクティブピクセルセンサのための並列出力ア―キテクチャ |
| JP2003284086A (ja) * | 2002-03-27 | 2003-10-03 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびカメラ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6606122B1 (en) * | 1997-09-29 | 2003-08-12 | California Institute Of Technology | Single chip camera active pixel sensor |
| JP3150098B2 (ja) * | 1998-01-05 | 2001-03-26 | 日本電気アイシーマイコンシステム株式会社 | 液晶駆動装置 |
| US6721008B2 (en) * | 1998-01-22 | 2004-04-13 | Eastman Kodak Company | Integrated CMOS active pixel digital camera |
| US7098952B2 (en) * | 1998-04-16 | 2006-08-29 | Intel Corporation | Imager having multiple storage locations for each pixel sensor |
| US7068319B2 (en) * | 2002-02-01 | 2006-06-27 | Micron Technology, Inc. | CMOS image sensor with a low-power architecture |
| US20030183829A1 (en) | 2002-03-27 | 2003-10-02 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera |
| US7619669B2 (en) * | 2003-12-29 | 2009-11-17 | Micron Technologies, Inc. | Power savings with multiple readout circuits |
-
2005
- 2005-09-30 US US11/240,746 patent/US7465934B2/en active Active
-
2006
- 2006-09-18 CN CN2006800357402A patent/CN101273642B/zh active Active
- 2006-09-18 EP EP06824985.3A patent/EP1929789B1/en active Active
- 2006-09-18 JP JP2008533422A patent/JP4770926B2/ja active Active
- 2006-09-18 WO PCT/US2006/036252 patent/WO2007040965A1/en active Application Filing
- 2006-09-18 KR KR1020087007662A patent/KR101293385B1/ko active IP Right Grant
- 2006-09-29 TW TW095136338A patent/TWI379597B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0946480A (ja) * | 1995-08-02 | 1997-02-14 | Canon Inc | 光電変換装置 |
| JP2000032344A (ja) * | 1998-06-22 | 2000-01-28 | Eastman Kodak Co | Ｃｍｏｓアクティブピクセルセンサのための並列出力ア―キテクチャ |
| JP2003284086A (ja) * | 2002-03-27 | 2003-10-03 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびカメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101273642B (zh) | 2011-08-31 |
| EP1929789B1 (en) | 2016-12-14 |
| US20070075255A1 (en) | 2007-04-05 |
| CN101273642A (zh) | 2008-09-24 |
| EP1929789A1 (en) | 2008-06-11 |
| WO2007040965A1 (en) | 2007-04-12 |
| KR101293385B1 (ko) | 2013-08-05 |
| US7465934B2 (en) | 2008-12-16 |
| TW200746793A (en) | 2007-12-16 |
| KR20080050456A (ko) | 2008-06-05 |
| JP2009510910A (ja) | 2009-03-12 |
| TWI379597B (en) | 2012-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9131178B2 (en) | Solid-state imaging apparatus for selectively outputting signals from pixels therein | |
| JP4611296B2 (ja) | 電荷ビニング型イメージセンサ | |
| US6388241B1 (en) | Active pixel color linear sensor with line—packed pixel readout | |
| KR100543444B1 (ko) | 고정 패턴 잡음을 감소시키기 위한 영상 소자 및 그 방법 | |
| CN103546702B (zh) | 图像拾取装置的驱动方法以及图像拾取系统的驱动方法 | |
| US7570290B2 (en) | Drive method for solid-state imaging device, solid-state imaging device, and imaging apparatus | |
| JP4770926B2 (ja) | Ｃｍｏｓイメージセンサの出力ルーティング構造 | |
| US9001239B2 (en) | Image processing apparatus, image processing method and manufacturing apparatus | |
| JP2000032344A (ja) | Ｃｍｏｓアクティブピクセルセンサのための並列出力ア―キテクチャ | |
| JP2010520662A (ja) | 可変解像度可変感度イメージセンサ | |
| KR20040076824A (ko) | Ｃｍｏｓ ａｐｓ 이미저들의 동시 판독 | |
| JP3956875B2 (ja) | 固体撮像装置 | |
| US7355641B2 (en) | Solid state imaging device reading non-adjacent pixels of the same color | |
| JP2005318544A (ja) | 高速アナログ信号処理可能なｃｍｏｓイメージセンサ | |
| JP2006074367A (ja) | 固体撮像素子 | |
| JP2003284086A (ja) | 固体撮像装置およびカメラ | |
| JP5847870B2 (ja) | 固体撮像装置 | |
| JP2004221771A (ja) | 固体撮像装置、カメラおよびカメラシステム | |
| JP2014022823A (ja) | 撮像装置の駆動方法、および撮像システムの駆動方法。 | |
| JP2003299111A (ja) | 固体撮像装置及びカメラ | |
| JP2004236028A (ja) | 固体撮像装置、カメラおよびカメラシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090414 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110527 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4770926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |