TWI497997B - 影像感測器 - Google Patents

影像感測器 Download PDF

Info

Publication number
TWI497997B
TWI497997B TW102117644A TW102117644A TWI497997B TW I497997 B TWI497997 B TW I497997B TW 102117644 A TW102117644 A TW 102117644A TW 102117644 A TW102117644 A TW 102117644A TW I497997 B TWI497997 B TW I497997B
Authority
TW
Taiwan
Prior art keywords
pixel
image
columns
reset
image sensor
Prior art date
Application number
TW102117644A
Other languages
English (en)
Other versions
TW201445999A (zh
Inventor
Wen Shen Wuen
Chao Yu Meng
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW102117644A priority Critical patent/TWI497997B/zh
Priority to US14/207,659 priority patent/US9258498B2/en
Publication of TW201445999A publication Critical patent/TW201445999A/zh
Application granted granted Critical
Publication of TWI497997B publication Critical patent/TWI497997B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

影像感測器
本發明係指一種影像感測器，尤指一種可共用一至多個參考畫素列消除不同影像畫素列之列雜訊，以減少參考畫素面積，並在數位形式消除列雜訊時避免降低圖框率(frame rate)，或在類比形式消除列雜訊時避免額外雜訊並減少電路面積的影像感測器。
一般來說，在影像感測器(image sensor)中，係以一畫素讀取電路，如關聯雙取樣器(correlation double sampling，CDS)，逐列讀取影像畫素列而產生重置值及取樣值，因此在讀取不同影像畫素列時，若系統電壓、接地電位、偏壓參考電壓等外部電位因隨機雜訊發生擾動，即使實際上不同影像畫素列圖案相同，畫素讀取電路僅會因隨機雜訊而讀出不同重置值及取樣值。在此情況下，習知影像感測器通常係設置參考畫素陣列以消除隨機雜訊所造成的列雜訊。
請參考第1圖，第1圖為習知一影像感測器10之示意圖。如第1圖所示，影像感測器10包含有一畫素單元100、一畫素讀取電路102、一控制電路104、一列控制電路106、一欄解碼器108、一差動放大器110、一類比數位轉換器(analog to digital converter，ADC)112以及一影像訊號處理器(image signal processor)114，其中，畫素單元100另包含有一影像畫素陣列116以及一遮光區畫素陣列118，並選擇性包含一參考畫素陣列120，參考畫素陣列120設置於影像畫素陣列116每一列末端(亦可為前端)。
簡單來說，在進行影像感測時，影像畫素陣列116中各畫素之感光二極體感光後產生電荷儲存於相對應感測電容中，接著控制電路104控制列控制電路106、欄解碼器108以及畫素讀取電路102，使得畫素讀取電路102對影像畫素陣列102逐列取樣而產生各畫素之重置值及取樣值後，再由差動放大器110、類比數位轉換器112以及影像訊號處理器114將重置值與取樣值之差進行放大、類比數位轉換以及影像訊號處理。其中，在進行影像感測時，遮光區畫素陣列118及參考畫素陣列120中並不照光，以分別提供暗電流及畫素讀取電路102取樣時隨機雜訊之資訊，使得畫素讀取電路102或影像訊號處理器114可分別以類比或數位形式消除暗電流及隨機雜訊。
詳細來說，請參考第2A圖至第2C圖，第2A圖為習知用來實現第1圖所示之影像感測器10之一影像感測器20之示意圖，第2B圖為第2A圖中一畫素202之示意圖，第2C圖為第2A圖及第2B圖中訊號之時序示意圖。簡單來說，如第2A圖至第2C圖所示，影像畫素陣列116包含有影像畫素列R1 ~Rn 、影像畫素行C1 ~Cm ，畫素202可為影像畫素陣列116中任一畫素(如位在影像畫素列R1 ~Rn 、影像畫素行C1 ~Cm 任一交點之畫素)，畫素讀取電路200包含取樣保存電路SHC1 ~SHCm 分別對應於影像畫素行C1 ~Cm 。
在此結構下，在進行影像感測時，一感光二極體204感光後產生電荷儲存於一感測電容206中做為一感測訊號，當一偏壓參考電壓BIAS為高準位且一列選擇訊號選擇畫素202所在之影像畫素列而導通一列開關RS後，一畫素重置開關RST與一重置開關SHR先依序開啟，根據一系統電壓VDD(非感測電容206所儲存感測訊號)導通一電晶體208以儲存電荷於一重置電容CR做為一重置值，接著一畫素傳送開關TX與一取樣開關SHS再 依序開啟以根據感測訊號導通電晶體208儲存電荷於一取樣電容CS做為一取樣值，其中，在讀取重置值及取樣值時，一平均參考電壓訊號切換開關組ARVS可分別透過開關SW2、SW1控制重置電容CR及取樣電容CS之一端連接一參考電壓VREF 以消除非理想因素(如暗電流等)。最後，一切換開關CB導通且相對應一行選取電路CSC控制相對應欄位之開關導通，以將相對應重置電容CR及取樣電容CS所儲存之重置值及取樣值之差值送至差動放大器110進行後續處理。
然而，由於影像感測器20未包含參考畫素陣列120供畫素讀取電路200或影像訊號處理器114補償隨機雜訊，僅於畫素讀取電路200增設一電容CB於一偏壓電路210中偏壓參考電壓BIAS之輸入端點避免隨機雜訊由偏壓電路210進入畫素讀取電路200，因此仍會因其它外部電位具有隨機雜訊使影像具有列雜訊。
此外，請參考第3圖，第3圖為習知用來實現影像感測器10之一影像感測器30之示意圖。影像感測器30與影像感測器20部分相同，因此功能相同的元件與訊號以相同符號表示，影像感測器30與影像感測器20之主要差別在於，影像感測器30包含參考畫素陣列120(包含參考畫素列RR1 ~RRn 及參考畫素行Cm+1 ~Cm+k )，且一畫素讀取電路300另包含取樣保存電路SHCm+1 ~SHCm+k 分別對應於參考畫素陣列120中參考畫素行Cm+1 ~Cm+k ，其中，參考畫素行Cm+1 ~Cm+k 係設置於影像畫素行C1 ~Cm 後端(參考畫素列RR1 ~RRn 延續影像畫素列R1 ~Rn 進行設置)，畫素202亦可為參考畫素陣列120中任一參考畫素，唯參考畫素在進行影像感測時不照光或不感光，其中取樣保存電路SHCm+1 ~SHCm+k 與取樣保存電路SHC1 ~SHCm 具有相同結構。
在此結構下，在進行影像感測時，影像畫素陣列116照光而遮光 區畫素陣列118及參考畫素陣列120不照光(或設置為非感光型畫素)，畫素讀取電路300再透過與上述畫素讀取電路200相似方式，利用取樣保存電路SHC1 ~SHCm 及SHCm+1 ~SHCm+k 分別逐列讀取影像畫素列R1 ~Rn 及參考畫素列RR1 ~RRn 得到相對應重置值與取樣值及相對應參考重置值與參考取樣值，再由差動放大器110、類比數位轉換器112以及影像訊號處理器114將重置值與取樣值之差及參考重置值與參考取樣值之差進行放大、類比數位轉換以及影像訊號處理。在此情況下，影像訊號處理器114進行影像訊號處理時，會在數位形式下將影像畫素列R1 ~Rn 中特定影像畫素列之畫素之重置值與取樣值之差減去相對應參考畫素列RR1 ~RRn 中相對應特定參考畫素列之畫素之參考重置值與參考取樣值之差之平均值，以消除外部電位因隨機雜訊擾動的影響。
再者，在美國專利號8310569中，各取樣保存電路另包含放大器，且以相對應平均電容取代相對應取樣保存電路參考畫素行之取樣保存電路，其中平均電容可如前述讀取重置值及取樣值之操作儲存電荷並進行平均產生一平均參考電壓予各放大器，以直接以類比形式提供平均參考電壓於重置電容及取樣電容另一端消除外部電位因隨機雜訊擾動的影響。
除此之外，在美國專利號8310569中，參考畫素陣列僅另包含各一參考畫素分別對應於各影像畫素行，然後由畫素讀取電路如前述讀取重置值及取樣值之操作直接產生各參考電壓，以直接以類比形式提供各參考電壓於重置電容及取樣電容另一端消除外部電位因隨機雜訊擾動的影響。
本發明之主要目的即在於提供一種可共用一至多個參考畫素列消除不同影像畫素列之列雜訊，以減少參考畫素面積，並在數位形式消除列雜 訊時避免降低圖框率，或在類比形式消除列雜訊時避免額外雜訊並減少電路面積的影像感測器。
本發明揭露一種影像感測器，該影像感測器包含有一畫素單元以及一畫素讀取電路。該畫素單元包括一影像畫素陣列，包括複數個影像畫素，排列為複數個影像畫素列與複數個影像畫素行；一第一參考畫素陣列，包括複數個第一參考畫素，排列為一至多個第一參考畫素列與複數個第一參考畫素行；以及一偏壓電路，耦接於該影像畫素陣列、該第一參考畫素陣列與該畫素讀取電路之間，用來依據一偏壓電壓，而而於與該複數個影像畫素行相耦接之複數個節點產生複數個行感測訊號，於與該複數個第一參考畫素行相耦接之複數個節點產生複數個第一參考訊號，以及更將該複數個第一參考訊號轉換為一第一平均參考電壓訊號。該畫素讀取電路，耦合至該畫素單元中之該偏壓電路，以依據該複數個行感測訊號與該第一平均參考電壓訊號來產生複數個重置值及複數個取樣值，其中該複數個影像畫素列包括複數個第一影像畫素列，該複數個第一影像畫素列之總列數為M1，該複數個第一參考畫素列之總列數為N1，M1>N1。
本發明另揭露一種影像感測器，該影像感測器包含有一畫素單元以及一畫素讀取電路。該畫素單元包括一影像畫素陣列，包括複數個影像畫素，排列為複數個影像畫素列與複數個影像畫素行；一第一參考畫素陣列，包括複數個第一參考畫素，排列為一至多個第一參考畫素列與複數個第一參考畫素行；以及一偏壓電路，耦接於該影像畫素陣列、該第一參考畫素陣列與該畫素讀取電路之間，用來依據一偏壓電壓，而於與該複數個影像畫素行相耦接之複數個節點產生複數個行感測訊號，於與該複數個第一參考畫素行相耦接之複數個節點產生複數個第一參考訊號，以及更將該複數個第一參考訊號轉換為一第一平均參考電壓訊號；以及一畫素讀取電路，耦合至該畫素 單元中之該偏壓電路，以依據該複數個行感測訊號與該第一平均參考電壓訊號來產生複數個重置值及複數個取樣值，其中當該畫素讀取電路讀取該複數個第一影像畫素列當中之一影像畫素列時，該一至多個第一參考畫素列當中之一第一組參考畫素列開啟，當該畫素讀取電路讀取該複數個第一影像畫素列當中之另一影像畫素列時，該一至多個第一參考畫素列當中之一第二組參考畫素列開啟，其中該第一組參考畫素列與該第二組參考畫素列但包括一至多個相同之參考畫素列。
10~30、60~90、1000~1200‧‧‧影像感測器
100、600、700、800‧‧‧畫素單元
102、300、602、902、1202‧‧‧畫素讀取電路
104‧‧‧控制電路
106‧‧‧列控制電路
108‧‧‧欄解碼器
110‧‧‧差動放大器
112‧‧‧類比數位轉換器
114‧‧‧影像訊號處理器
116、604‧‧‧影像畫素陣列
118‧‧‧遮光區畫素陣列
120、606、710‧‧‧參考畫素陣列
202‧‧‧畫素
204‧‧‧感光二極體
206‧‧‧感測電容
208‧‧‧電晶體
210、608、708‧‧‧偏壓電路
704‧‧‧平均參考電壓訊號選擇單元
808、810‧‧‧區域
R1 ~Rn ‧‧‧影像畫素列
C1 ~Cm ‧‧‧影像畫素行
SHC1 ~SHCm+k 、SHC1 ’~SHCm ’‧‧‧取樣保存電路
BIAS‧‧‧偏壓參考電壓
RS‧‧‧列開關
RST‧‧‧畫素重置開關
SHR‧‧‧重置開關
VDD‧‧‧系統電壓
CR‧‧‧重置電容
TX‧‧‧畫素傳送開關
SHS‧‧‧取樣開關
CS‧‧‧取樣電容
ARVS‧‧‧平均參考電壓訊號切換開關組
VREF 、VREF1 ~VREFm ‧‧‧參考電壓
CB‧‧‧切換開關
CSC‧‧‧行選取電路
SW1、SW2‧‧‧開關
CB‧‧‧電容
RR1 ~RRn ‧‧‧參考畫素列
Cm+1 ~Cm+k ‧‧‧參考畫素行
FRR1 ~FRRN1 、SRR1 ~SRRN2 ‧‧‧參考畫素列
FRC1 ~FRCk 、SRC1 ~SRCk ‧‧‧參考畫素行
IMS1 ~IMSm ‧‧‧行感測訊號
FRS1 ~FRSk 、SRS1 ~SRSk ‧‧‧參考訊號
AVREF1 、AVREF2 、AVREF1 ’‧‧‧平均參考電壓訊號
SHCa1 ~SHCam 、SHCb1 ~SHCbm 、RSHC‧‧‧取樣保存電路
SRR1 ’~SRRN2 ’‧‧‧參考畫素列
SRC1 ’~SRCk ’‧‧‧參考畫素行
第1圖為習知一影像感測器之示意圖。
第2A圖為習知用來實現第1圖所示之影像感測器之一影像感測器之示意圖。
第2B圖為第2A圖中一畫素之示意圖。
第2C圖為第2A圖及第2B圖中訊號之時序示意圖。
第3圖為習知用來實現第1圖所示之影像感測器之一影像感測器之示意圖。
第4圖為實施例一影像感測器之部分電路示意圖。
第5圖為實施例另一影像感測器之部分電路示意圖。
第6圖為實施例另一影像感測器之部分電路示意圖。
第7圖為實施例另一影像感測器之部分電路示意圖。
第8圖為實施例另一影像感測器之部分電路示意圖。
第9圖為實施例另一影像感測器之部分電路示意圖。
第10圖為實施例另一影像感測器之部分電路示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一 詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。
請參考第4圖，第4圖為實施例一影像感測器60之部分電路示意圖。如第4圖所示，影像感測器60包含有一畫素單元600以及一畫素讀取電路602，畫素單元600包含有一影像畫素陣列604、一參考畫素陣列606以及一偏壓電路608。影像感測器60與上述影像感測器10~50部分相似，因此功能相同之元件及訊號以相同符號表示。在此示意圖中，雖然畫素單元600以及畫素讀取電路602係繪示為相鄰之位置，以及影像畫素陣列604、參考畫素陣列606以及偏壓電路608亦繪示為相鄰之位置，但實體結構中均可依照設計需求而依所需距離與位置來結合或分離設置。
簡單來說，影像畫素陣列604包括複數個影像畫素，排列為影像畫素列R1 ~Rn 與影像畫素行C1 ~Cm (其中n與m均為正整數)。參考畫素陣列606包括複數個參考畫素，排列為參考畫素列FRR0 ~FRRN1 與參考畫素行FRC1 ~FRCk (其中N1與k均為正整數)。此外，參考畫素陣列606所包含之參考畫素可設置於一遮光區(如第1圖所示遮光區畫素陣列118、參考畫素陣列120之位置)或設置為非感光型畫素。
偏壓電路608耦接於影像畫素陣列604、參考畫素陣列606與畫素讀取電路602之間，用來依據偏壓電壓BIAS，而於與該複數個影像畫素行相耦接之複數個節點產生複數個行感測訊號IMS1 ~IMSm (參考回第2B圖，即進行影像感測時，影像畫素陣列604照光，各影像畫素的感測電容206會儲存電荷，這些儲存的電荷所致使開關RS輸出之訊號)，以及於與該複數個第一參考畫素行相耦接之複數個節點產生參考訊號FRS1 ~FRSk (即進行影像 感測時，參考畫素陣列606不照光，第2B圖中各參考畫素的感測電容206會儲存電荷，這些儲存的電荷所致使開關RS所輸出之訊號)，以及偏壓電路608更將參考訊號FRS1 ~FRSk 轉換為一平均參考電壓訊號AVREF1 (即將參考訊號FRS1 ~FRSk 連結平均產生平均參考電壓訊號AVREF1 )。此外，畫素讀取電路602耦合至畫素單元600中之偏壓電路608，以依據行感測訊號IMS1 ~IMSm 與平均參考電壓訊號AVREF1 來產生複數個重置值及複數個取樣值。
於此實施例中，影像畫素列之總列數係安排為大於參考畫素列之總列數。更具體言之，若影像畫素列R1 ~Rn 由影像畫素列FR1 ~FRM1 組成，即影像畫素列FR1 ~FRM1 之總列數為M1，而參考畫素列FRR1 ~FRRN1 之總列數為N1，則M1>N1。由於影像畫素列之總列數係安排為大於參考畫素列之總列數，因此可連帶地更安排當中至少兩影像畫素列分別被讀取時，有相同的一或多個參考畫素列被參考而開啟。換言之，不需要將影像畫素列之總列數安排為剛好等於參考畫素列之總列數，也不需要安排每一影像畫素列被讀取時，必須有各自的不同的對應參考畫素列被參考而開啟。相對的，在此實施例中，將影像畫素列之總列數安排為大於參考畫素列之總列數，並可更安排至少兩個影像畫素列共用/對應相同的一或多個參考畫素列。
現舉每一影像畫素列均共用相同且全部的參考畫素列為例來做具體說明。當畫素讀取電路602讀取影像畫素列FR1 ~FRM1 中當中任一影像畫素列以產生重置值及取樣值時，參考畫素列FRR1 ~FRRN1 當中每一者均開啟，使得畫素讀取電路602可同時讀取參考畫素列FRR1 ~FRRN1 產生平均參考電壓訊號AVREF1 予重置電容CR及取樣電容CS另一端以類比形式於消除外部電位因隨機雜訊擾動的影響。
由於畫素讀取電路602讀取影像畫素列FR1 ~FRM1 中每一影像畫 素列皆以相同參考畫素列FRR1 ~FRRN1 產生平均參考電壓訊號AVREF1 ，不需如第3圖於影像畫素列R1 ~RM1 每一列末端皆設置大量參考畫素，而僅需於特定區域設置少量共用的參考畫素列FRR1 ~FRRN1 進而大幅減少參考畫素面積。如此一來，影像感測器60可共用相同參考畫素列FRR1 ~FRRN1 消除不同影像畫素列之列雜訊，以減少參考畫素面積。於一特定實施例中，可設計參考畫素列FRR1 ~FRRN1 之總列數N1=1，使得影像感測器60可共用相同的單一參考畫素列FRR1 而消除不同影像畫素列之列雜訊。
值得注意的是，上述實施例主要在於可共用一至多個參考畫素列消除不同影像畫素列之列雜訊，以減少參考畫素面積，本領域具通常知識者當可據以進行修飾或變化，而不限於此。舉例來說，在上述實施例中，當畫素讀取電路602讀取影像畫素列FR1 ~FRM1 中當中每一影像畫素列時，參考畫素列FRR1 ~FRRN1 當中每一者均開啟，但在其它實施例中，當畫素讀取電路602讀取影像畫素列FR1 ~FRM1 中當中第一影像畫素列時，僅參考畫素列FRR1 ~FRRN1 當中之一第一組參考畫素列開啟，而當畫素讀取電路602讀取影像畫素列FR1 ~FRM1 中當中第二影像畫素列時，僅參考畫素列FRR1 ~FRRN1 當中之一第二組參考畫素列開啟，其中該第一組參考畫素列與該第二組參考畫素列係包括一至多個相同之參考畫素列。換言之，在消除第一影像畫素列及第二影像畫素列之列雜訊時，僅共用參考畫素列FRR1 ~FRRN1 部分參考畫素列(即該第一組參考畫素列與該第二組參考畫素列所包括相同之參考畫素列)。
另外，值得注意的是，於上述實施例中，由於影像畫素列之總列數係安排為大於參考畫素列之總列數，因此可連帶地安排當中至少兩影像畫素列分別被讀取時，有相同的一或多個參考畫素列被參考而開啟。然而，於其他實施例中，即使將影像畫素列之總列數安排為等於或大於參考畫素列之 總列數，亦即不需限定影像畫素列之總列數與參考畫素列之總列數兩者間的關係，但仍可安排至少兩個影像畫素列共用/對應相同的一或多個參考畫素列，且仍屬於本揭露之範疇。
此外，請參考第5圖，第5圖為實施例另一影像感測器70之部分電路示意圖。影像感測器70與影像感測器60部分相似，因此功能相同之元件及訊號以相同符號表示，影像感測器70與影像感測器60之主要差別在於，影像感測器70中一畫素單元700，影像畫素陣列604另包括複數個影像畫素列SR1 ~SRM2 。另外，畫素單元700另包含一參考畫素陣列710以及一平均參考電壓訊號選擇單元704，參考畫素陣列710包括複數個參考畫素，排列為參考畫素列SRR1 ~SRRN2 與參考畫素行SRC1 ~SRCk 。一偏壓電路708除與偏壓電路608具有相同操作外，更耦接於參考畫素陣列710以及更依據偏壓電壓BIAS，而與參考畫素行SRC1 ~SRCk 耦接之複數個節點產生參考訊號SRS1 ~SRSk ，以及將參考訊號SRS1 ~SRSk 轉換為一平均參考電壓訊號AVREF2 ，而一畫素讀取電路702更耦合至參考畫素陣列710，以依據行感測訊號IMS1 ~IMSm 以及平均參考電壓訊號AVREF1 及平均參考電壓訊號AVREF2 當中之一者來產生複數個重置值及複數個取樣值，平均參考電壓訊號選擇單元704耦接於參考畫素陣列606與參考畫素陣列710之間。
與第4圖之實施例相似，影像畫素陣列604中複數個影像畫素列FR1 ~FRM1 之總列數M1係安排為大於參考畫素陣列606中參考畫素列之總列數N1，以及影像畫素陣列604中複數個影像畫素列SR1 ~SRM2 之總列數M2也大於參考畫素陣列710中參考畫素列之總列數N2。更具體而言，影像畫素列R1 ~Rn 係由影像畫素列FR1 ~FRM1 與影像畫素列SR1 ~SRM2 組成，影像畫素列FR1 ~FRM1 之總列數為M1，影像畫素列SR1 ~SRM2 之總列數為M2，參考畫素陣列606中參考畫素列FRR1 ~FRRN1 之總列數為N1，以及參 考畫素陣列710中參考畫素列SRR1 ~SRRN2 之總列數為N2，則可安排M1>N1且M2>N2。值得注意的是，於此實施例中，係安排M1>N1且M2>N2；然於另於一些實施例中，可安排M1>N1或M2>N2，亦屬於本揭露之範疇。
在此結構下，當畫素讀取電路602讀取影像畫素列FR1 ~FRM1 當中任一者時，平均參考電壓訊號選擇單元704選擇參考電壓訊號AVREF1 至畫素讀取電路602，而當畫素讀取電路602讀取其他的影像畫素列SR1 ~SRM2 當中任一者時，平均參考電壓訊號選擇單元704選擇平均參考電壓訊號AVREF2 至畫素讀取電路畫素讀取電路602。如此一來，影像感測器70可分別對影像畫素列FR1 ~FRM1 及影像畫素列SR1 ~SRM2 共用參考畫素陣列606及參考畫素陣列710以消除列雜訊。較佳地，參考畫素列FRR1 ~FRRN1 之總列數為N1可設計為N1=1，及/或參考畫素列SRR1 ~SRRN2 之總列數為N2亦可設計為N2=1，以減少參考畫素面積。
值得注意的是，於一些實施例中，可設計參考畫素陣列606中參考畫素列FRR1 ~FRRN1 與參考畫素陣列710中參考畫素列SRR1 ~SRRN2 有特定對應關係，且彼此對應的參考畫素列可共用相同的列開啟訊號。譬如參考畫素列FRR1 ~FRRN1 分別與參考畫素列SRR1 ~SRRN2 相對應，且參考畫素列FRR1 與SRR1 使用相同的列開啟訊號、參考畫素列FRR2 與SRR2 使用相同的列開啟訊號，依此類推。原因在於平均參考電壓訊號選擇單元704之配置可以適當地挑選出所需的平均參考電壓訊號。譬如當畫素讀取電路602讀取影像畫素列FR1 ~FRM1 當中任一者而非影像畫素列SR1 ~SRM2 當中任一者時，即使參考畫素陣列606與710當中均有對應的參考畫素列因共用相同的列開啟訊號而被同時開啟，但仍可利用平均參考電壓訊號選擇單元704適當地選擇出平均參考電壓訊號AVREF1 。
另外，於一些其他的實施例中，亦可設計參考畫素陣列606中參考畫素列FRR1 ~FRRN1 與參考畫素陣列710中參考畫素列SRR1 ~SRRN2 沒有特定對應關係，及/或彼此對應的參考畫素列不共用相同的列開啟訊號，而有各自不同且獨立開啟/關閉的列開啟訊號。
此外，當畫素讀取電路602讀取影像畫素列FR1 ~FRM1 與影像畫素列SR1 ~SRM2 當中任一者時時，參考畫素陣列606與參考畫素陣列710當中一者中對應的參考畫素列開啟而其他參考畫素列關閉，以及平均參考電壓訊號選擇單元704選擇出平均參考電壓訊號AVREF1 或AVREF2 當中一對應者。至於參考畫素陣列606與參考畫素陣列710當中另一者當中的參考畫素列則可全體關閉，或仍可部分開啟，原因在於平均參考電壓訊號選擇單元704不會選擇出對應的另一個平均參考電壓訊號。
綜合言之，只要畫素讀取電路602讀取影像畫素列FR1 ~FRM1 與影像畫素列SR1 ~SRM2 當中任一者時時，對應的參考畫素陣列當中對應的陣列開啟而其他關閉，且平均參考電壓訊號選擇單元704可以適當地選擇出對應的平均參考電壓訊號AVREF1 或AVREF2 即可。
另一方面，請參考第6圖，第6圖為實施例另一影像感測器80之部分電路示意圖。影像感測器80與影像感測器60部分相似，因此功能相同之元件及訊號以相同符號表示，影像感測器80與影像感測器60之主要差別在於，影像感測器70中一畫素單元800中，影像畫素陣列604另包括複數個影像畫素列SR1 ~SRM2 。另外，畫素單元800之一參考畫素陣列806除於一區域808具有參考畫素列FRR1 ~FRRN1 與參考畫素行FRC1 ~FRCk 外，更於一區域810包括複數個參考畫素，排列參考畫素列SRR1 ’~SRRN2 ’與參考畫素行SRC1 ’~SRCk ’，參考畫素行SRC1 ’~SRCk ’係耦接至參考畫素 行FRC1 ~FRCk ，而與區域808之參考畫素共同提供該複數個第一參考電壓訊號。
與第4圖之實施例相似，影像畫素陣列604之區域808中複數個影像畫素列FR1 ~FRM1 之總列數M1係安排為大於參考畫素陣列806中參考畫素列FRR1 ~FRRN1 之總列數N1，以及影像畫素陣列604中複數個影像畫素列SR1 ~SRM2 之總列數也大於參考畫素陣列806之區域810中參考畫素列SRR1 ’~SRRN2 ’之總列數N2。更具體而言，影像畫素列R1 ~Rn 由影像畫素列FR1 ~FRM1 與影像畫素列SR1 ~SRM2 組成，其中影像畫素列FR1 ~FRM1 之總列數為M1，影像畫素列SR1 ~SRM2 之總列數為M2，參考畫素陣列806由參考畫素列FRR1 ~FRRN1 與SRR1 ’~SRRN2 ’組成，其中參考畫素列FRR1 ~FRRN1 之總列數N1，參考畫素列SRR1 ’~SRRN2 ’之總列數為N2，則可安排M1>N1且M2>N2。值得注意的是，於此實施例中，係安排M1>N1且M2>N2；然於另於一些實施例中，可安排M1>N1或M2>N2，亦屬於本揭露之範疇。
在此結構下，當畫素讀取電路602讀取影像畫素列FR1 ~FRM1 時，區域808中對應的參考畫素列開啟而區域810中對應的參考畫素列關閉，而當畫素讀取電路602讀取影像畫素列SR1 ~SRM2 時，區域808中對應的參考畫素列關閉而區域810中對應的參考畫素列開啟，以輸出一相對應平均參考電壓訊號AVREF1 ’。較佳地，參考畫素列SRR1 ’~SRRN ’2 之總列數為N2亦可設計為N2=1以減少參考畫素面積。如此一來，影像感測器70可分別對影像畫素列FR1 ~FRM1 及影像畫素列SR1 ~SRM2 共用區域808之參考畫素及區域810之參考畫素以消除列雜訊。
此外，上述參考畫素列FRR1 ~FRRN1 、SRR1 ~SRRN2 、SRR1 ’~ SRRN2 ’及710可佈局在影像畫素列R1 ~Rn 中之首列或末列之其中一側，且與平行於影像畫素列R1 ~Rn (即影像畫素陣列604左側或右側)，或佈局為垂直於影像畫素行C1 ~Cm (即影像畫素陣列604上方或下方)。另外，較佳地，參考畫素列FRR1 ~FRRN1 、SRR1 ~SRRN2 、SRR1 ’~SRRN2 當中每一者所包含之參考畫素之數量小於等於影像畫素列R1 ~Rn 每一者所包含之影像畫素之數量。由參考畫素陣列606、710、806所得之平均參考電壓訊號AVREF1 、AVREF2 、AVREF1 ’係由各參考畫素列所提供，在設計各參考畫素列中參考畫素之數量接近各影像畫素列中影像畫素之數量之情況下，可不需設置放大器而能在類比形式消除列雜訊時避免額外雜訊並減少電路面積。
另一方面，請返回參考第4圖。當畫素讀取電路602讀取影像畫素列R1 ~Rn 當中任一者時，係利用平均參考電壓訊號AVREF1 做為一參考電壓對行感測訊號IMS1 ~IMSm 進行取樣保存，以產生複數個重置值與複數個取樣值，其中，畫素讀取電路602包含有取樣保存電路SHCa1 ~SHCam 分別對應於行感測訊號IMS1 ~IMSm ，各取樣保存電路分別對行感測訊號IMS1 ~IMSm 進行取樣與保存，以產生該複數個重置值當中之一者及該複數個取樣值當中之一者。
第4圖亦顯示依據一特定實施例取樣保存電路SHCa1 ~SHCam 之細部結構。詳細來說，取樣保存電路SHCa1 ~SHCam 中各取樣保存電路包含有取樣開關SHS、取樣電容CS、重置開關SHR、重置電容CR、切換開關CB以及平均參考電壓訊號切換開關組ARVS，其結構如第4圖所示，即：取樣開關SHS具有第一端耦接於行感測訊號IMS1 ~IMSm 當中之一對應者，以及具有第二端；取樣電容CS具有第一端耦接於取樣開關SHS之該第二端，以及具有第二端；重置開關SHR具有第一端耦接於行感測訊號IMS1 ~IMSm 當中之一對應者，以及具有第二端；重置電容CR具有第一端耦接於重置開關 SHR之該第二端，以及具有第二端；切換開關CB耦接於取樣電容CS之該第一端與重置電容CR之該第一端之間；平均參考電壓訊號切換開關組ARVS包括一開關SW1，耦接平均參考電壓訊號AVREF1 與取樣電容CS之該第二端之間，以及一開關SW2耦接於平均參考電壓訊號AVREF1 與重置電容CR之該第二端之間，其中取樣電容CS之該第二端與重置電容CR之該第二端係分別提供該複數個取樣值當中之一者與該複數個重置值當中之一者。取樣保存電路SHCa1 ~SHCam 中各取樣保存電路可參考第2A圖至第2C圖及其相關敘述，於此不再贅述。
另一方面，請參考第7圖，第7圖為實施例另一影像感測器90之部分電路示意圖，亦顯示依據另一特定實施例取樣保存電路之細部結構。影像感測器90與影像感測器60部分相似，因此功能相同之元件及訊號以相同符號表示，影像感測器90與影像感測器60之主要差別在於，影像感測器90中一畫素讀取電路902所包含的取樣保存電路SHCb1 ~SHCbm 與畫素讀取電路602所包含的取樣保存電路SHCa1 ~SHCam 具有不同的細部結構。
更具體言之，取樣保存電路SHCb1 ~SHCbm 中各取樣保存電路包含有取樣開關SHS、一取樣電容CS’、重置開關SHR以及一重置電容CR’，其結構如第7圖所示，即：取樣開關SHS具有第一端耦接於行感測訊號IMS1 ~IMSm 當中之一對應者，以及具有第二端；取樣電容CS’具有第一端耦接於取樣開關SHS之該第二端，以及具有第二端耦接至平均參考電壓訊號AVREF1 ；重置開關SHR具有第一端耦接於行感測訊號IMS1 ~IMSm 當中之一對應者，以及具有第二端；重置電容CR’具有第一端耦接於重置開關SHR之該第二端，以及具有第二端耦接至平均參考電壓訊號AVREF1 ，其中，取樣電容CS’之該第一端與重置電容CR’之該第一端係分別提供該複數個取樣值當中之一者與該複數個重置值當中之一者。在此結構下，平均參考電壓訊 號AVREF1 係直接提供於取樣電容CS’及重置電容CR’之第二端而不需由平均參考電壓訊號切換開關組ARVS進行選取，因此可由取樣電容CS’及重置電容CR’之第一端直接提供取樣值及重置值之差值。
再者，請參考第8圖，第8圖為實施例另一影像感測器1000之部分電路示意圖。影像感測器1000與影像感測器70、90部分相似，因此功能相同之元件及訊號以相同符號表示，影像感測器1000與影像感測器70、90之主要差別在於，影像感測器1000透過畫素單元700之架構提供平均參考電壓訊號AVREF1 及平均參考電壓訊號AVREF2 當中之一者予畫素讀取電路902中取樣保存電路SHCb1 ~SHCbm 之架構，以產生複數個重置值及複數個取樣值。畫素單元700及畫素讀取電路902中取樣保存電路SHCb1 ~SHCbm 之操作可參考以上敘述，於此不再贅述。
另一方面，請參考第9圖，第9圖為實施例另一影像感測器1100之部分電路示意圖。影像感測器1100與影像感測器80、90部分相似，因此功能相同之元件及訊號以相同符號表示，影像感測器1100與影像感測器80、90之主要差別在於，影像感測器1000透過參考畫素陣列806之架構提供平均參考電壓訊號AVREF1 ’予畫素讀取電路902中取樣保存電路SHCb1 ~SHCbm 之架構，以產生複數個重置值及複數個取樣值。參考畫素陣列806及畫素讀取電路902中取樣保存電路SHCb1 ~SHCbm 之操作可參考以上敘述，於此不再贅述。
除此之外，請參考第10圖，第10圖為實施例另一影像感測器1200之部分電路示意圖。影像感測器1200與影像感測器90部分相似，因此功能相同之元件及訊號以相同符號表示，影像感測器1200與影像感測器90之主要差別在於，畫素讀取電路1202除包含有取樣保存電路SHCb1 ~SHCbm 分別 對應於行感測訊號IMS1 ~IMSm 外，還另包含一取樣保存電路RSHC對應於平均參考電壓訊號AVREF1 ，各取樣保存電路分別對行感測訊號IMS1 ~IMSm 與平均參考電壓訊號AVREF1 進行取樣與保存，以產生該複數個重置值當中之一者及該複數個取樣值當中之一者或至少一參考重置值及至少一參考取樣值當中之一者，且取樣保存電路SHCb1 ~SHCbm 、RSHC中取樣電容CS’及重置電容CR’之第二端耦接於外部參考電壓VREF (非由參考畫素陣列606提供)。值得注意的是，可依照影像感測器90變化為影像感測器1200之方式，分別對影像感測器1000與1100做類似之改變。
詳細來說，取樣保存電路SHCb1 ~SHCbm 、RSHC中各取樣保存電路包含有取樣開關SHS、一取樣電容CS’、重置開關SHR以及一重置電容CR’，其結構如第10圖所示，即：取樣開關SHS具有第一端耦接於行感測訊號IMS1 ~IMSm 與平均參考電壓訊號AVREF1 當中之一對應者(即取樣保存電路SHCb1 ~SHCbm 、RSHC之取樣開關SHS分別對應於行感測訊號IMS1 ~IMSm 及平均參考電壓訊號AVREF1 )，以及具有第二端；取樣電容CS’具有第一端耦接於取樣開關SHS之該第二端，以及具有第二端耦接至參考電壓VREF ；重置開關SHR具有第一端耦接於行感測訊號IMS1 ~IMSm 與平均參考電壓訊號AVREF1 當中之一對應者(即取樣保存電路SHCb1 ~SHCbm 、RSHC之重置開關SHR分別對應於行感測訊號IMS1 ~IMSm 及平均參考電壓訊號AVREF1 )，以及具有第二端；重置電容CR’具有第一端耦接於重置開關SHR之該第二端，以及具有第二端耦接至參考電壓VREF ，其中，取樣電容CS’之該第一端與重置電容CR’之該第一端係分別提供該複數個取樣值當中之一者與該複數個重置值當中之一者或至少一參考重置值及至少一參考取樣值當中之一者。在此結構下，外部參考電壓VREF 係直接提供於取樣電容CS’及重置電容CR’之第二端而不需由平均參考電壓訊號切換開關組ARVS進行選取，因此可由取樣電容CS’及重置電容CR’之第一端直接提供取樣值及 重置值之差值或參考重置值及參考取樣值之差值。
在此結構下，影像感測器1200除將由行感測訊號IMS1 ~IMSm 所得取樣值及重置值之差值送至後端電路外，可僅將由平均參考電壓訊號AVREF1 所得參考取樣值及參考重置值之差值送至後端電路，在數位形式下根據平均參考電壓訊號AVREF1 所得參考取樣值及參考重置值之差值消除列雜訊，因此相較於第3圖所示之影像感測器30需將參考畫素行Cm+1 ~Cm+k 之參考重置值與參考取樣值之差值皆送至後端電路可避免降低圖框率。
此外，上述影像感測器60~90、1000~1200可另包含行選取電路CSC耦接至畫素讀取電路602、902、1202，用以選擇複數個重置值當中之一者及複數個取樣值當中之一者進行輸出，而影像感測器60~90、1000~1200亦可另包含如第1圖所示之差動放大器110、類比數位轉換器(analog to digital converter，ADC)112以及影像訊號處理器(image signal processor)114(未繪示於第4圖至第10圖)。
在以類比形式消除列雜訊之影像感測器60~90、1000、1100之架構中，差動放大器110係根據已消除列雜訊之該複數個重置值及該複數個取樣值之差(已將列雜訊耦接於取樣電容CS、CS’及重置電容CR、CR’另一端進行消除)，產生相對應複數個類比畫素值，類比數位轉換器112可將該複數個類比畫素值轉換為複數個數位畫素值，影像訊號處理器114可將該複數個數位畫素值進行顯示。
另一方面，在以數位形式消除列雜訊之影像感測器1200之架構中，差動放大器110除根據未消除列雜訊之該複數個重置值及該複數個取樣值之差，產生相對應複數個類比畫素值外，還根據該至少一參考重置值及該 至少一參考取樣值之差，產生一類比列雜訊值，類比數位轉換器112再將該複數個類比畫素值及該類比列雜訊值轉換為複數個數位畫素值及一數位列雜訊值，影像訊號處理器114可將該複數個數位畫素值減去該數位列雜訊值以進行顯示(即在數位形式消除列雜訊)。
值得注意的是，於一些實施例中，影像畫素列彼此共用完全相同的一至多個參考畫素列，意思是當畫素讀取電路讀取複數個影像畫素列當中之任一影像畫素列時，都是相同的一或多個甚至全部參考畫素列被參考而開啟。然而本揭露不限於此。於其他一些實施例中，每一個影像畫素列或至少兩個影像畫素列可以參考不同(數目或/及位置)的一或多個參考畫素列，只要所參考的影像畫素列，當中有相同的一或多個參考畫素列即可。以下將以其中兩影像畫素列之讀取過程為例說明，然而可以推廣更多列之情況。當該畫素讀取電路讀取複數個影像畫素列當中之某一影像畫素列時，某一或多個參考畫素列(在此稱為一第一組參考畫素列)被參考而開啟。而當畫素讀取電路讀取另一影像畫素列時，另外的一或多個參考畫素列(在此稱為一第二組參考畫素列)被參考而開啟。第一組參考畫素列與第二組參考畫素列不見得要完全相同而可以部分相同，亦即第一組參考畫素列與該第二組參考畫素列包括一至多個相同之參考畫素列。
在習知技術中，以參考畫素消除列雜訊之方式，需在影像畫素行後端設置大量參考畫素行而需要大量面積，且在數位形式消除列雜訊時會降低圖框率，而在類比形式消除列雜訊時會具有額外雜訊。相較之下，上述實施例可共用一至多個參考畫素列消除不同影像畫素列之列雜訊，以減少參考畫素面積，且在數位形式消除列雜訊時避免降低圖框率，而在類比形式消除列雜訊時避免額外雜訊並減少電路面積。
60‧‧‧影像感測器
600‧‧‧畫素單元
602‧‧‧畫素讀取電路
604‧‧‧影像畫素陣列
606‧‧‧參考畫素陣列
608‧‧‧偏壓電路
R1 ~Rn ‧‧‧影像畫素列
C1 ~Cm ‧‧‧影像畫素行
BIAS‧‧‧偏壓參考電壓
RST‧‧‧畫素重置開關
SHR‧‧‧重置開關
CR‧‧‧重置電容
SHS‧‧‧取樣開關
CS‧‧‧取樣電容
ARVS‧‧‧平均參考電壓訊號切換開關組
CB‧‧‧切換開關
CSC‧‧‧行選取電路
SW1、SW2‧‧‧開關
FRR1 ~FRRN1 ‧‧‧參考畫素列
FRC1 ~FRCk ‧‧‧參考畫素行
IMS1 ~IMSm ‧‧‧行感測訊號
FRS1 ~FRSk ‧‧‧參考訊號
AVREF1 ‧‧‧平均參考電壓訊號
SHCa1 ~SHCam ‧‧‧取樣保存電路

Claims (26)

  1. 一種影像感測器，包含有：一畫素單元，包括：一影像畫素陣列，包括複數個影像畫素，排列為複數個影像畫素列與複數個影像畫素行；一第一參考畫素陣列，包括複數個第一參考畫素，排列為一至多個第一參考畫素列與複數個第一參考畫素行；以及一偏壓電路，耦接於該影像畫素陣列及該第一參考畫素陣列，該偏壓電路依據一偏壓電壓，於與該複數個影像畫素行相耦接之複數個節點產生複數個行感測訊號，於與該複數個第一參考畫素行相耦接之複數個節點產生複數個第一參考訊號，以及更將該複數個第一參考訊號轉換為一第一平均參考電壓訊號；以及一畫素讀取電路，耦接至該畫素單元中之該偏壓電路、該影像畫素陣列及該第一參考畫素陣列，以依據該複數個行感測訊號與該第一平均參考電壓訊號來產生複數個重置值及複數個取樣值，其中該複數個影像畫素列包括複數個第一影像畫素列，該複數個第一影像畫素列之總列數為M1，該一至多個第一參考畫素列之總列數為N1，M1>N1。
  2. 如請求項1所述之影像感測器，其中該複數個第一參考畫素係設置於一遮光區或設置為非感光型畫素。
  3. 如請求項1所述之影像感測器，其中N1=1。
  4. 如請求項1所述之影像感測器，其中當該畫素讀取電路讀取該複數個第一影像畫素列當中每一影像畫素列時，該一至多個第一參考畫素列當中每一者均開啟。
  5. 如請求項1所述之影像感測器，其中當該畫素讀取電路讀取該複數個第一影像畫素列當中之一影像畫素列時，該一至多個第一參考畫素列當中之一第一組參考畫素列開啟，當該畫素讀取電路讀取該複數個第一影像畫素列當中之另一影像畫素列時，該一至多個第一參考畫素列當中之一第二組參考畫素列開啟，其中該第一組參考畫素列與該第二組參考畫素列係包括一至多個相同之參考畫素列。
  6. 如請求項1所述之影像感測器，該畫素單元更包括：一第二參考畫素陣列，包括複數個第二參考畫素，排列為一至多個第二參考畫素列與複數個第二參考畫素行，其中該偏壓電路，更耦接至該第二參考畫素陣列，該偏壓電路依據該偏壓電壓，於與該複數個第二參考畫素行相耦接之複數個節點產生複數個第二參考訊號，以及更將該複數個第二參考訊號轉換為一第二平均參考電壓訊號，該畫素讀取電路，更耦接至該第二參考畫素陣列，以依據該複數個行感測訊號以及該第一平均參考電壓訊號及該第二平均參考電壓訊號當中之一者來產生該複數個重置值及該複數個取樣值，以及該複數個影像畫素列更包括複數個第二影像畫素列，其中該複數個第二影像畫素列之總列數為M2，該複數個第二參考畫素列之總列數為N2，M2>N2。
  7. 如請求項6所述之影像感測器，該畫素單元更包括一平均參考電壓訊號選擇單元，耦接於該第一參考畫素陣列與該第二參考畫素陣列之間，用來於當該畫素讀取電路讀取該第一影像畫素列當中任一者時，選擇該第一平均參考電壓訊號至該畫素讀取電路，以及當該畫素讀取電路讀取該第二影像畫素列當中任一者時，選擇該第二平均參考電壓訊號至該畫素讀取電路。
  8. 如請求項6所述之影像感測器，其中N2=1。
  9. 如請求項1所述之影像感測器，其中該第一參考畫素陣列更包括複數個第二參考畫素，排列為一至多個第二參考畫素列與複數個第二參考畫素行，該複數個第二參考畫素行係耦接至該複數個第一參考畫素行，而與該複數個第一參考畫素共同提供該複數個第一參考電壓訊號，以及該複數個影像畫素列更包括複數個第二影像畫素列，該複數個第二影像畫素列之總列數為M2，該複數個第二參考畫素列之總列數為N2，M2>N2。
  10. 如請求項9所述之影像感測器，其中當該畫素讀取電路讀取該複數個第一影像畫素列時，該複數個第一參考畫素開啟以及該複數個第二參考畫素關閉，以及當該畫素讀取電路讀取該複數個第二影像畫素列時，該複數個第一參考畫素關閉以及該複數個第一參考畫素開啟。
  11. 如請求項9所述之影像感測器，其中N2=1。
  12. 如請求項1所述之影像感測器，其中該一至多個參考畫素列係佈局在該複數個影像畫素列中之首列或末列之其中一側，且與平行於該複數個影像畫素列。
  13. 如請求項1所述之影像感測器，其中該一至多個參考畫素列係佈局為垂直於該複數個影像畫素行。
  14. 如請求項1所述之影像感測器，其中該一至多個第一參考畫素列當中每一者所包含之參考畫素之數量小於等於該複數個影像畫素列當中每一者所包含之影像畫素之數量。
  15. 如請求項1所述之影像感測器，其中當該畫素讀取電路讀取該複數個影像畫素列當中任一者時，係該第一平均參考電壓訊號做為一參考電壓對該複數個行感測訊號進行取樣保存，以產生該複數個重置值與該複數個 取樣值。
  16. 如請求項1所述之影像感測器，其中該畫素讀取電路包含有複數個取樣保存電路分別對應於該複數個行感測訊號，各取樣保存電路分別對該複數個行感測訊號進行取樣與保存，以產生該複數個重置值當中之一者及該複數個取樣值當中之一者。
  17. 如請求項1所述之影像感測器，其中該畫素讀取電路包含有複數個取樣保存電路分別對應於該複數個行感測訊號與該第一平均參考電壓訊號，各取樣保存電路分別對該複數個行感測訊號與該第一平均參考電壓訊號進行取樣與保存，以產生該複數個重置值當中之一者及該複數個取樣值當中之一者或至少一參考重置值及至少一參考取樣值當中之一者。
  18. 如請求項16所述之影像感測器，其中各該取樣保存電路包含有：一取樣開關，其具有第一端耦接於該複數個行感測訊號當中之一對應者，以及具有第二端；一取樣電容，其具有第一端耦接於該取樣開關之該第二端，以及具有第二端；一重置開關，其具有第一端耦接於該複數個行感測訊號當中之一對應者，以及具有第二端；一重置電容，其具有第一端耦接於該重置開關之該第二端，以及具有第二端；一切換開關，耦接於該取樣電容之該第一端與該重置電容之該第一端之間；以及一平均參考電壓訊號切換開關組，包括一第一開關，耦接於該第一平均參考電壓訊號與該取樣電容之該第二端之間，以及一第二開關耦接於該第一平均參考電壓訊號與該重置電容之該第二端之間，其中該取樣電容之該第二端與該重置電容之該第二端係分別提供該複數個取樣值當中之一者與該複數個重置值當中之一者。
  19. 如請求項16所述之影像感測器，其中各該取樣保存電路包含有：一取樣開關，其具有第一端耦接於該複數個行感測訊號當中之一對應者，以及具有第二端；一取樣電容，其具有第一端耦接於該取樣開關之該第二端，以及具有第二端耦接至該第一平均參考電壓訊號；一重置開關，其具有第一端耦接於該複數個行感測訊號當中之一對應者，以及具有第二端；以及一重置電容，其具有第一端耦接於該重置開關之該第二端，以及具有第二端耦接至該第一平均參考電壓訊號，其中該取樣電容之該第一端與該重置電容之該第一端係分別提供該複數個取樣值當中之一者與該複數個重置值當中之一者。
  20. 如請求項17所述之影像感測器，其中各該取樣保存電路包含有：一取樣開關，其具有第一端耦接於該複數個行感測訊號與該第一平均參考電壓訊號當中之一對應者，以及具有第二端；一取樣電容，其具有第一端耦接於該取樣開關之該第二端，以及具有第二端；一重置開關，其具有第一端耦接於該複數個行感測訊號與該第一平均參考電壓訊號當中之一對應者，以及具有第二端耦接至一參考電壓；以及一重置電容，其具有第一端耦接於該重置開關之該第二端，以及具有第二端耦接至該參考電壓，其中該取樣電容之該第一端與該重置電容之該第一端係分別提供該複數個取樣值當中之一者與該複數個重置值當中之一者或至少一參考重置值及至少一參考取樣值當中之一者。
  21. 如請求項1所述之影像感測器，更包括一行選取電路，耦接至該畫素讀取電路，用以選擇該複數個重置值當中之一者及該複數個取樣值當中之 一者。
  22. 如請求項16所述之影像感測器，其另包含有：一差動放大器，用來根據該複數個重置值及該複數個取樣值之差，產生相對應複數個類比畫素值；一類比數位轉換器(analog-to-digital converter，ADC)，用來將該複數個類比畫素值轉換為複數個數位畫素值；以及一影像訊號處理器，用來將該複數個數位畫素值進行顯示。
  23. 如請求項17所述之影像感測器，其另包含有：一差動放大器，用來根據該複數個重置值及該複數個取樣值之差，產生相對應複數個類比畫素值，並根據該至少一參考重置值及該至少一參考取樣值之差，產生一類比列雜訊值；一類比數位轉換器(analog-to-digital converter，ADC)，用來將該複數個類比畫素值及該類比列雜訊值轉換為複數個數位畫素值及一數位列雜訊值；以及一影像訊號處理器，用來將該複數個數位畫素值減去該數位列雜訊值以進行顯示。
  24. 一種影像感測器，包含有：一畫素單元，包括：一影像畫素陣列，包括複數個影像畫素，排列為複數個影像畫素列與複數個影像畫素行；一第一參考畫素陣列，包括複數個第一參考畫素，排列為一至多個第一參考畫素列與複數個第一參考畫素行；以及一偏壓電路，耦接於該影像畫素陣列及該第一參考畫素陣列，該偏壓電路依據一偏壓電壓，於與該複數個影像畫素行相耦接之複數個節點產生複數個行感測訊號，於與該複數個第一參考畫素行相耦接之複數個節點產生複數個第一參考訊號，以 及更將該複數個第一參考訊號轉換為一第一平均參考電壓訊號；以及一畫素讀取電路，耦接至該畫素單元中之該偏壓電路、該影像畫素陣列及該第一參考畫素陣列，以依據該複數個行感測訊號與該第一平均參考電壓訊號來產生複數個重置值及複數個取樣值，其中當該畫素讀取電路讀取該複數個第一影像畫素列當中之一影像畫素列時，該一至多個第一參考畫素列當中之一第一組參考畫素列開啟，當該畫素讀取電路讀取該複數個第一影像畫素列當中之另一影像畫素列時，該一至多個第一參考畫素列當中之一第二組參考畫素列開啟，其中該第一組參考畫素列與該第二組參考畫素列係包括一至多個相同之參考畫素列。
  25. 如請求項24所述之影像感測器，其中當該畫素讀取電路讀取該複數個第一影像畫素列當中每一影像畫素列時，該一至多個第一參考畫素列當中每一者均開啟。
  26. 如請求項24所述之影像感測器，其中該一至多個第一參考畫素列之總列數為1。
TW102117644A 2013-05-17 2013-05-17 影像感測器 TWI497997B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102117644A TWI497997B (zh) 2013-05-17 2013-05-17 影像感測器
US14/207,659 US9258498B2 (en) 2013-05-17 2014-03-13 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102117644A TWI497997B (zh) 2013-05-17 2013-05-17 影像感測器

Publications (2)

Publication Number Publication Date
TW201445999A TW201445999A (zh) 2014-12-01
TWI497997B true TWI497997B (zh) 2015-08-21

Family

ID=51895490

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117644A TWI497997B (zh) 2013-05-17 2013-05-17 影像感測器

Country Status (2)

Country Link
US (1) US9258498B2 (zh)
TW (1) TWI497997B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10914618B2 (en) 2017-11-23 2021-02-09 Industrial Technology Research Institute Readout circuit for sensor and readout method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9787928B2 (en) * 2015-01-06 2017-10-10 Forza Silicon Corporation Layout and timing schemes for ping-pong readout architecture
KR102488110B1 (ko) 2018-09-21 2023-01-13 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 씨모스 이미지 센서
EP3697081B1 (en) * 2019-02-12 2023-09-27 ams Sensors Belgium BVBA Image sensor system, electronic device and method for operating an image sensor
CN111246131B (zh) * 2020-01-17 2022-07-12 北京安酷智芯科技有限公司 一种非制冷红外图像传感器
US11750944B2 (en) 2021-05-28 2023-09-05 Varex Imaging Corporation Pixel noise cancellation system
US11812187B2 (en) 2021-05-28 2023-11-07 Varex Imaging Corporation Combined imaging array and strip
WO2023044081A1 (en) * 2021-09-17 2023-03-23 Varex Imaging Corporation Imaging system with noise reduction

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085449B2 (en) * 2006-11-30 2011-12-27 Toshiba Design & Manufacturing Service Corporation Image sensor and image forming apparatus
TWI379582B (en) * 2008-09-19 2012-12-11 Konica Minolta Business Tech Image reading apparatus, image forming apparatus, and carriage positioning method
TWI379244B (en) * 2008-10-08 2012-12-11 Egis Technology Inc Imaging device
TWI379597B (en) * 2005-09-30 2012-12-11 Omnivision Tech Inc Output routing structure for cmos image sensors
TWI379411B (en) * 2007-11-23 2012-12-11 Visera Technologies Co Ltd Electronic assembly for image sensor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4625685B2 (ja) * 2004-11-26 2011-02-02 株式会社東芝 固体撮像装置
WO2008150283A1 (en) * 2007-05-21 2008-12-11 Micron Technology, Inc. Suppression of row-wise noise in cmos image sensors
JP5133751B2 (ja) * 2008-03-26 2013-01-30 オリンパス株式会社 固体撮像装置
JP2011071730A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 黒レベル調整装置および黒レベル調整方法
JP2013030828A (ja) * 2011-07-26 2013-02-07 Toshiba Corp 固体撮像装置
US8913844B2 (en) * 2012-06-05 2014-12-16 The United States Of America As Represented By The Administrator Of The National Aeronautics Space Administration Reducing sensor and readout circuitry noise in digital domain using reference pixels
US9124829B2 (en) * 2012-07-26 2015-09-01 Altasens, Inc. Optical black pixel readout for image sensor data correction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI379597B (en) * 2005-09-30 2012-12-11 Omnivision Tech Inc Output routing structure for cmos image sensors
US8085449B2 (en) * 2006-11-30 2011-12-27 Toshiba Design & Manufacturing Service Corporation Image sensor and image forming apparatus
TWI379411B (en) * 2007-11-23 2012-12-11 Visera Technologies Co Ltd Electronic assembly for image sensor device
TWI379582B (en) * 2008-09-19 2012-12-11 Konica Minolta Business Tech Image reading apparatus, image forming apparatus, and carriage positioning method
TWI379244B (en) * 2008-10-08 2012-12-11 Egis Technology Inc Imaging device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10914618B2 (en) 2017-11-23 2021-02-09 Industrial Technology Research Institute Readout circuit for sensor and readout method thereof

Also Published As

Publication number Publication date
US20140340552A1 (en) 2014-11-20
US9258498B2 (en) 2016-02-09
TW201445999A (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
TWI497997B (zh) 影像感測器
US11758305B2 (en) Comparator, ad converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
US10277843B2 (en) Oversampled image sensor with conditional pixel readout
US8508637B2 (en) Image sensor and image processing method to acquire a high-sensitivity image
US7375748B2 (en) Differential readout from pixels in CMOS sensor
KR101934696B1 (ko) 촬상소자
JP4421353B2 (ja) 固体撮像装置
CN106791496B (zh) 用于改善图像传感器电源抑制比的斜坡产生器和成像系统
US10170514B2 (en) Image sensor
TWI573460B (zh) 針對雙轉換增益大動態範圍感測器的補償
JP5711975B2 (ja) 改善されたダイナミックレンジを有するイメージング配列
US20170078601A1 (en) Driving method of imaging device and driving method of imaging system
US10641868B2 (en) RGB and Z photo-diode pixel array kernel organization
KR102573304B1 (ko) 이미지 센서, 픽셀 어레이 및 그 동작 방법
JP2021529467A (ja) 複数のスーパーピクセルを有するイメージセンサ
JP2010183250A (ja) 撮像装置
GB2486428A (en) Image sensor utilising analogue binning with ADC architecture
CN111083405B (zh) 双模态仿生视觉传感器像素读出系统
US9456160B2 (en) Image sensor
US7755689B2 (en) Imaging system with low noise pixel array column buffer
CN104184966B (zh) 影像传感器
JP2006237944A (ja) ノイズを低減したイメージセンサ
TWI430659B (zh) 影像感測器之組合電路及方法