CN103546702B - 图像拾取装置的驱动方法以及图像拾取系统的驱动方法 - Google Patents

Abstract

本发明涉及图像拾取装置的驱动方法以及图像拾取系统的驱动方法。提供了一种图像拾取装置的驱动方法，所述图像拾取装置包含多个像素，所述多个像素中的每一个包括光电转换部，该驱动方法包含在自第一时间开始并且在第二时间结束的时段期间在多个光电转换部中的每一个中执行光电转换；生成多个第一信号，所述多个第一信号中的每一个是得自通过所述光电转换部中的光电转换而生成的电荷的信号，其中对于所述多个像素中的每一个生成至少两个第一信号；以及通过对所述多个第一信号执行移动平均化处理来生成多个第二信号。

Description

图像拾取装置的驱动方法以及图像拾取系统的驱动方法

技术领域

本公开涉及图像拾取装置、图像拾取系统、图像拾取装置的驱动方法以及图像拾取系统的驱动方法。

背景技术

常规地提出能够减少可由高频分量导致的噪声（例如，混淆失真和波纹）的技术。如日本专利申请特开No.11-275367中所讨论的，本发明人已知，在对从图像拾取装置输出的图像信号执行移动平均滤波处理时可减小波纹。

此外，如日本专利申请特开No.4-192890中所讨论的，本发明人已知，通过改变在交织型电荷耦合器件（CCD）传感器的奇数场和偶数场之间要被相加的像素的组合执行像素信号的相加处理。执行上述相加处理对于减少混淆失真是有用的。

此外，如日本专利申请特开No.2011-23825中所讨论的，本发明人已知，对多个像素的信号进行相加被用于减小输出信号的数量。换句话说，期望通过对多个像素的信号进行相加可获得更高的输出率。

近年来，已经提出了如下这样的图像拾取装置，该图像拾取装置在不使用光学低通滤波器的情况下减小高频分量导致的诸如混淆失真或波纹的噪声。在日本专利申请特开No.2006-270658中所描述的图像拾取装置中，一个光电转换单元中生成的电荷被传递至两个输出电路。这两个输出电路被设置为使得它们在行方向和列方向上相互偏移一个光电转换单元。电荷被从这两个输出电路周围的四个光电转换单元传递至这两个输出电路中的每一个。各输出电路中的传递的电荷然后混合以输出电信号。因此，看上去在不使用光学低通滤波器的情况下通过合成从这两个输出电路获得的图像数据来减小混淆失真是可能的。

另外，日本专利申请特开No.2003-009003公开了将由像素内放大单元放大的信号保持在各像素的电容中，并且将由像素的电容保持的信号进行相加。

发明内容

根据本发明的一个方面，提供了一种图像拾取装置的驱动方法，所述图像拾取装置包含多个像素，所述多个像素中的每一个包括光电转换部。所述驱动方法包含在自第一时间开始并且在第二时间结束的时段期间在多个光电转换部中的每一个中执行光电转换。所述驱动方法包含生成多个第一信号，所述多个第一信号中的每一个是得自通过所述光电转换部中的光电转换而生成的电荷的信号，其中对于所述多个像素中的每一个生成至少两个第一信号。所述驱动方法包含通过对所述多个第一信号执行移动平均化处理来生成多个第二信号。

根据本发明的另一方面，提供了一种图像拾取装置的驱动方法，所述图像拾取装置包含多个像素，所述多个像素中的每一个包括光电转换部。所述驱动方法包含在自第一时间开始并且在第二时间结束的时段期间在多个光电转换部中的每一个中执行光电转换。所述驱动方法包含生成多个第一信号，所述多个第一信号中的每一个是得自通过所述光电转换部中的光电转换而生成的电荷的信号，其中对于所述多个像素中的每一个生成至少两个第一信号。所述驱动方法包含通过将对于所述多个像素中的每一个生成的至少两个第一信号与分别不同的像素的第一信号进行相加或者平均化，生成多个第二信号。所述驱动方法包含以如下方式执行相加或平均化处理，该方式为使得多个光电转换部的在第一方向上的对齐间距等于所述多个第二信号的在所述第一方向上的信号质心间距。

根据本发明的还另一个方面，提供了一种图像拾取装置的驱动方法，所述图像拾取装置包含多个像素，所述多个像素中的每一个包括光电转换部。所述驱动方法包含在自第一时间开始并且在第二时间结束的时段期间在多个光电转换部中的每一个中执行光电转换。所述驱动方法包含输出多个第一信号，所述多个第一信号中的每一个是得自通过所述光电转换部中的光电转换而生成的电荷的信号，其中对于所述多个像素中的每一个生成至少两个第一信号。所述驱动方法包含通过将对于所述多个像素中的每一个生成的至少两个第一信号与分别不同的像素的第一信号进行相加或者平均化，生成多个第二信号。所述驱动方法包含以如下方式执行相加或平均化处理，该方式为使得多个光电转换部的在第一方向上的对齐间距等于所述多个第二信号的在所述第一方向上的采样间距。

根据本发明的还另一方面，提供了一种图像拾取系统的驱动方法，所述图像拾取系统包含图像拾取装置和信号处理设备，所述图像拾取装置包含多个像素，所述多个像素中的每一个包括光电转换部，所述信号处理设备能够处理从所述图像拾取装置输出的信号。所述驱动方法包含在自第一时间开始并且在第二时间结束的时段期间在多个光电转换部中的每一个中执行光电转换，所述驱动方法包含生成多个第一信号，所述多个第一信号中的每一个是得自通过所述光电转换部中的光电转换而生成的电荷的信号，其中对于所述多个光电转换部中的每一个生成至少两个第一信号。所述驱动方法包含通过对所述多个第一信号执行移动平均化处理来生成多个第二信号。

根据本发明的还另一方面，提供了一种图像拾取装置，其包含设置在图像拾取区域中的多个像素；以及设置在所述图像拾取区域中的连接单元。所述多个像素中的每一个包含：光电转换单元；被配置用于输出基于在所述光电转换单元中生成的电荷的信号的放大单元；以及被配置为保持所述信号的存储单元。所述连接单元使所述多个像素中的像素的第一组合中包含的存储单元相互连接。所述连接单元使所述多个像素中的像素的第二组合中包含的存储单元相互连接，所述第二组合包含像素的第一组合中包含的至少一个像素。像素的第一组合包含未被包含于所述第二组合中的像素。像素的第二组合包含未被包含于所述第一组合中的像素。

根据本发明的还另一方面，提供了一种图像拾取装置，其包含：设置在图像拾取区域中的多个像素；以及设置在所述图像拾取区域中的连接单元。所述多个像素中的每一个包含：光电转换单元；被配置用于输出基于在所述光电转换单元中生成的电荷的信号的放大单元；以及被配置为保持所述信号的存储单元。所述连接单元使所述多个像素中的像素的第一组合中包含的存储单元相互连接。所述连接单元使所述多个像素中的像素的第二组合中包含的存储单元相互连接，所述第二组合包含所述第一组合中包含的至少一个像素以及所述第一组合中未包含的其它像素。当所述连接单元使像素的第一组合中包含的存储单元相互连接时，所述其它像素中包含的存储单元没有连接到像素的第一组合中的任一个中包含的存储单元。

从下面对示例性实施例的描述（参考附图），本发明的更多的特征将变得清楚。

附图说明

图1A和1B示意性地示出根据本发明的示例性实施例的基本配置；

图2示意性地示出根据示例性实施例的图像拾取装置的配置；

图3示出根据示例性实施例的图像拾取装置的等效电路，图3由图3A和3B组成；

图4示出根据示例性实施例的图像拾取装置的多个像素的示意性布局；

图5A和5B示出根据示例性实施例的驱动信号的时序图；

图6A和6B示意性地示出根据示例性实施例的图像拾取装置的成像区域；

图7A和7B示意性地示出根据示例性实施例的图像拾取装置的成像区域；

图8示出根据示例性实施例的图像拾取装置的等效电路；

图9示出根据示例性实施例的图像拾取装置的多个像素的示意性布局；

图10A和10B示出根据示例性实施例的驱动信号的时序图；

图11示出根据示例性实施例的图像拾取装置的信号处理单元的等效电路；

图12是示出根据示例性实施例的驱动信号的时序图；

图13示出根据示例性实施例的像素的等效电路以及图像拾取装置的示意性配置；

图14示出根据示例性实施例的图像拾取装置的信号处理单元的等效电路；

图15示出根据示例性实施例的移动平均化处理方法；

图16是示出根据示例性实施例的驱动脉冲的时序图；

图17示出根据示例性实施例的图像拾取装置的信号处理单元的等效电路；

图18A和18B示意性地示出根据示例性实施例的图像拾取装置的信号处理单元；

图19示意性地示出根据示例性实施例的图像拾取装置的信号处理单元；

图20是示出根据本发明的示例性实施例的图像拾取系统的框图；

图21A至21D是示出本发明的示例性实施例的一组概念图；

图22是示出根据本发明的图像拾取装置的配置的示意图；

图23是示出根据本发明的图像拾取装置的示例性实施例的等效电路图，图23由图23A和23B组成；

图24A和24B是示出根据本发明的图像拾取装置的示例性实施例中的驱动脉冲的一组示图；

图25A和25B是示出根据本发明的图像拾取装置的示例性实施例中的图像拾取区域的一组示意图；

图26A和26B是示出根据本发明的图像拾取装置的示例性实施例中的图像拾取区域的一组示意图；

图27是示出根据本发明的图像拾取装置的示例性实施例中的图像拾取区域的示意图；

图28是示出根据本发明的例性实施例的等效电路图，图28由图28A和28B组成；

图29是示出根据本发明的示例性实施例的等效电路图。

图30是示出根据本发明的图像拾取系统的示例性实施例的框图。

具体实施方式

[第一组实施例]

根据如在日本专利申请特开No.4-192890中讨论的使用不同场的信号以形成一件图像的方法，存在图像质量由于移动对象的变形而劣化的可能性。此外，根据日本专利申请特开No.2011-23825中讨论的方法，存在图像质量由于分辨率的降低而劣化的可能性。

为了解决上述问题，本发明的一些示例性实施例提供了一种图像拾取装置驱动方法，该方法可降低可由高频分量导致的噪声，同时改进图像质量（例如，混淆失真和波纹）。根据本发明的一些示例性实施例，可在降低可由高频分量导致的噪声（例如，波纹）的同时改进图像质量。

本发明的示例性实施例是图像拾取装置驱动方法。根据本示例性实施例的驱动方法包括对图像拾取装置的多个像素的信号执行移动平均化处理。移动平均化处理例如是在以使得相加前的（或者平均化前的）信号的信号质心距（signal centroid pitch）与相加后的（或者平均化后的）信号的信号质心距相等的方式依次改变多个信号的组合的同时将多个信号进行相加（平均化）。多个信号的信号质心距是采样间距。可替换的，移动平均化处理是在以使得每单位长度定位的相加前的（或者平均化前的）信号的信号质心的数量等同于每单位长度定位的相加后的（或者平均化后的）信号的信号质心的数量的方式依次改变多个信号的组合的同时将多个信号进行相加或平均化。

根据本示例性实施例的驱动方法的特征在于在各像素中生成多个信号，该多个信号得自在第一时间和第二时间之间的时段期间通过光电转换生成的电荷。换句话说，根据本示例性实施例的驱动方法的特征在于对于各像素多次输出信号，该信号得自在同一光电转换时段中通过光电转换生成的电荷。下文参照图1A和1B详细描述根据本发明的示例性实施例的基本结构。

图1A示意性地示出根据本发明的示例性实施例的基本配置。图1A中所示的图像拾取装置包含设置在半导体基板上的多个像素。图1A示出四个像素1a至1d的示意性布局。尽管在图1A中未示出，但是图像拾取装置可包含五个或更多个像素。半导体基板包含至少一个主平面。多个像素可被以一维图案或者二维图案布置在该主平面上。此外，在图1A中，得自从各像素通过光电转换生成的电荷的第一信号和可通过相加或平均化处理生成的第二信号分别由箭头指示。

在图1A和1B的描述中，当描述公共地应用于所有像素时，各像素被简单地称为“像素1”。另一方面，如果描述被唯一地应用于单独的像素，则像素以字符为后缀（例如，像素1c）。在以下描述中，各生成的信号和像素的各构成要素在描述公共地应用于其它信号和分量的情况下仅以附图标记为后缀，并且在描述单独应用于信号或要素时以附图标记和字符的组合为后缀。

每一像素1包含光电转换部2。光电转换部2可将入射光光电转换成电荷。换句话说，光电转换部2可生成得自入射光的信号。光电转换部2例如是光电二极管。此外，每一像素1可包含放大部，该放大部可输出基于同构光电转换部2生成的电荷的放大信号。

根据本示例性实施例的驱动方法包含使得多个光电转换部中的每一个在从第一时间到第二时间的时段期间执行光电转换的步骤。此外，根据本示例性实施例的驱动方法可包含存储通过光电转换生成的电荷的步骤。在此步骤中，生成的电荷在第一时间之后被连续存储，直至第二时间。生成的电荷可被存储在光电转换部2中。可替代地，像素1可包括专用于存储生成的电荷的存储部。

第一时间和第二时间可对于各像素1被独立地设置。从第一时间到第二时间的时段可与当图像拾取装置执行曝光处理时所需的单个曝光时段是相同的。例如，第一时间可以与图像拾取装置的启动操作有关（例如，机械快门打开定时或者电气快门释放定时）。此外，第二时间可与图像拾取装置的终止操作有关（例如，机械快门关闭定时，或者存储的电荷传递定时）。下文，描述各像素1中的第一时间和第二时间之间的时段与图像拾取装置的曝光时段之间的关系。

图像拾取装置的曝光方法被粗略地分为全局快门类型或者滚动快门类型。全局快门类型曝光方法的特征在于曝光时段在所有像素中同时开始和结束。根据上述曝光方法，例如，其间像素1a的光电转换部2a执行光电转换的从第一时间到第二时间的时段与其间像素1b的光电转换部2b执行光电转换的从第一时间到第二时间的时段相同。更具体而言，已针对像素1a设定的第一时间等于已针对像素1b设定的第一时间。已针对像素1a设定的第二时间等于已针对像素1b设定的第二时间。从第一时间到第二时间的时段是这样的时段，即在该时段期间可存储通过光电转换部2a和2b生成的电荷。

另一方面，滚动快门式曝光方法的特征在于曝光时段在各个像素中不同地开始和结束。例如，像素1a中的从第一时间到第二时间的时段与像素1b中的从第一时间到第二时间的时段不完全一致。更具体而言，已针对像素1a设定的第一时间不同于已针对像素1b设定的第一时间。此外，已针对像素1a设定的第二时间不同于已针对像素1b设定的第二时间。

根据本示例性实施例的驱动方法包括如下步骤：对于每个像素，生成得自在从第一时间到第二时间的时段期间通过光电转换生成的电荷的多个第一信号3和4。在本示例性实施例中，第一信号3的曝光时段的开始时间和结束时间基本与第一信号4的相同。因此，第一信号3和4是得自同一时段期间通过光电转换生成的电荷的信号。第一信号3和4是如下信号：其还没有与其它像素1中的得自通过光电转换生成的电荷的另一信号进行相加或平均化。更具体而言，第一信号是相加前或平均化前的信号。在半导体基板中生成多个第一信号是希望的。

作为示例性生成方法，例如，生成的电荷可被以并行方式以预定比率传递至多个传递目的地。作为替代，通过两个电容对从放大部输出的信号进行采样-保持是有用的。在此情况中，两个电容可被包含在对于多个像素设置的列电路中。作为另一示例，两个电容可被包含在各像素1中。经由放大部输出的放大信号是对于像素1生成的第一信号。

此外，作为另一生成方法，可输出两个数字信号。例如，对输出模拟信号执行模拟/数字转换（下文被称为AD转换）处理并且将生成的数字信号存储在两个存储器中是有用的。作为替代，存储在一个存储器中的数字信号可被输出多次以执行多次计算。此外，作为另一示例，使用两个计数器对于对从像素1输出一个模拟信号并行执行两个系列的AD转换是有用的。在此情况中，作为多个比较结果从比较器输出的多个信号可以是对于一个像素生成的多个第一信号。

根据本示例性实施例的驱动方法包括移动平均化处理步骤，该移动平均化处理步骤将一个像素的多个第一信号3和4与另一像素的第一信号进行相加或平均化。更具体而言，该驱动方法包括将像素1a的第一信号4a与像素1b的第一信号3b进行相加或平均化以生成第二信号5ab。驱动方法包括通过将像素1b的第一信号4b与像素1c的第一信号3c进行相加或平均化以生成第二信号5bc。驱动方法包括通过将像素1c的第一信号4c与像素1d的第一信号3d进行相加或平均化以生成第二信号5cd。驱动方法包括通过将像素1d的第一信号4d与像素1e（未示出）的第一信号3e进行相加或平均化以生成第二信号5de。如上所述，根据本示例性实施例的驱动方法包括通过将两个像素1的第一信号进行相加或平均化来生成多个第二信号。在此方面，第二信号中的每一个均为相加后或平均化后信号。当第二信号5在下文描述中被描述时，信号后缀的字符的组合代表与第二信号5对应的两个像素1。

如上所述，第一信号3和4中的每一个为相加前信号或平均化前信号。第二信号5为相加后信号或平均化后信号。当在下文描述中没有被具体提及时，如果相加前信号和平均化前信号之一被描述，则应认为相同描述可被平等地应用于另一个信号。因此，描述“相加前信号或平均化前信号”应被简称为“相加前信号”或“平均化前信号”。对于相加后信号和平均化后信号也是如此。

随后，下文描述在移动平均化处理中的相加前信号的信号质心距与相加后信号的信号质心距之间的关系。在该移动平均化处理中，在第一方向上，相加前信号的信号质心距等于相加后信号的信号质心距。更具体而言，采样距（sampling pitch）在相加或平均化处理之前和之后保持相同。在另一观点中，在第一方向上的每单位长度的相加后信号的信号质心的数量与在第一方向上的每单位长度的相加前信号的信号质心的数量相同。在本示例性实施例中，第一方向平行于半导体基板的主平面。

在图1A中，多个黑点指示各光电转换部2的质心6。各光电转换部2的质心6可基于在预定平面上的光电转换部2的外边界在几何上被确定。在本示例性实施例中，预定平面平行于半导体基板的主平面。通常，光电转换部2具有三维结构。因此，光电转换部2的外边界可通过光电转换部2的切割平面被确定。

光电转换部2的外边界例如是信号电荷可聚集到的半导体区域的PN结表面，其是构成光电转换部2的半导体区域的一部分。如果信号电荷是电子，则信号电荷可聚集到的半导体区域是光电二极管的N型半导体区域。此外，在像素1包含控制从光电转换部2传递的电荷的传递栅（transfer gate）的情况下，定位在光电转换部2侧的传递栅的边缘可被包含作为光电转换部2的外边界的一部分。

如果在图像拾取装置的制造中可使用光刻工艺，则在光刻中使用的掩模图案基本限定了光电转换部2的外边界。例如，在形成在该处信号电荷聚集的半导体区域的工艺中使用的掩模图案基本限定了在该处信号电荷聚集的光电转换部2的外边界。此外，在形成传递晶体管的栅极电极的工艺中使用的掩模图案基本限定了定位在光电转换部2侧的栅极电极的边缘。

如果难以基于预定平面上光电转换部2的外边界确定质心，或者在质心不能被唯一地确定的情况下，基于布置在光电转换部2上的结构确定质心位置是有用的。例如，如果布线限定了用于一个光电转换部的一个孔口，则基于在平面图中该孔口的形状来确定质心是有用的。如果对于一个光电转换部没有限定任何孔口，则将光学元件（例如，微透镜）的质心视为光电转换部的质心是有用的。

在还没有与其他信号进行相加或平均化的情况下，得自在一个光电转换部2中存储的电荷的信号的信号质心的位置与光电转换部2的质心的位置相同。更具体而言，第一信号的信号质心的位置与光电转换部2的质心6的位置相同。图1A中所示的第一信号3和4是相加前信号。因此，相加前信号的信号质心的位置与光电转换部2的质心6的位置相同。即使当得自一个光电转换部2的电荷的信号被放大或AD转换，信号质心位置也不引起任何变化。除非必须区分各个信号，否则在下文描述中，分配给第一信号3和4的信号质心的附图标记与分配给光电转换部2的质心的附图标记相同。

如图1A所示，四个光电转换部2a至2d的质心6a至6d相隔相等的间距P1在第一方向上对齐。更具体而言，间隔P1代表布置相加前信号的信号质心时的间距。换句话说，相加前信号的采样间距等于P1。光电转换部2的两个相邻像素之间的距离不总是需要与P1完全相同。例如，光电转换部2的两个相邻像素之间的距离可由于制造图像拾取装置的工艺中的误差而稍微改变。

在图1A中，多个白点指示通过移动平均化处理生成的第二信号5的信号质心7。第二信号5的信号质心7是要被相加或平均化的两个第一信号的信号质心6之间的中点。例如，第二信号5ab的信号质心7ab是像素1a的第一信号4a的信号质心6a与像素1b的第一信号3b的信号质心6b之间的中点。在本示例性实施例中，第一信号3和4是相加前信号，并且第二信号是相加后信号。因此，相加后信号的信号质心定位在要被相加的两个相加前信号的信号质心之间的中点处。

如图1A所示，两个信号5ab、5bc、5cd和5de的四个信号质心7ab、7bc、7cd和7de相隔相同的间隔P2在第一方向上对齐。更具体而言，间隔P2代表布置相加后信号的信号质心时的间距。换句话说，相加后信号的采样间距等于P2。

如图1A所示，间距P1等于间距P2。更具体而言，根据本示例性实施例的驱动方法包含以如下方式对多个信号进行相加或平均化，即使得相加前信号的信号质心间距P1与相加后信号的信号质心间距P2相等。换句话说，根据本示例性实施例的驱动方法包含以使得多个相加前信号的采样间距与多个相加后信号的采样间距相等的方式对多个信号进行相加或平均化。上述的相加或平均化处理是移动平均化处理。间距P1不必须与间距P2完全相等。例如，间距可由于制造图像拾取装置的工艺中的误差而稍微改变。

图1B示出了多个像素的布局，其与图1A所示的布局不同。图1B中所示的部件与图1A中的对应的部件在具有相同功能的情况下被分配相同的附图标记。此外，在图1B中，如箭头所指示的，第一信号是得自在从第一时间到第二时间的时段期间存储的电荷的信号，并且第二信号是通过将多个像素的第一信号进行相加或平均化而生成的信号。

在图1A中，四个光电转换部2a至2d的质心6a至6d在同一行上对齐。另一方面，在图1B中，四个光电转换部2a至2d的质心6a至6d在Z形线上设置。换句话说，在图1B中，四个像素没有在同一行上对齐。对如图1B所示的未在同一行上对齐的多个像素的第一信号执行移动平均化处理是可行的。

在此情况下，布置光电转换部2的质心6时的间距与布置第二信号5的信号质心7时的间距可基于第一方向上的间隔被确定。第一方向平行于半导体基板的主平面。例如，在图1B中，光电转换部2a和光电转换部2b彼此相邻地设置。此外，第二信号5ab和第二信号5bc具有彼此相邻地定位的信号质心。在此情况下，光电转换部2a的质心6a与光电转换部2b的质心6b之间的距离不同于第二信号5ab的信号质心7ab与第二信号5bc的信号质心7bc之间的距离。但是，在第一方向上的光电转换部2a的质心6a与光电转换部2b的质心6b之间的距离等于在第一方向上的信号质心7ab和信号质心7bc之间的距离。

如上所述，如果间距被定义为第一方向上的间隔，则在布置光电转换部2a至2d时的间隔P1等于在布置信号质心7ab至7de时的间距P2。更具体而言，未在同一行上对齐的两个或更多个像素的第一信号是可经受移动平均化处理的对象。

在图1A和1B中，两个相邻像素的光电转换部2相隔间距P1地设置。但是，根据本示例性实施例的驱动方法不限于具有上述布局的图像拾取装置。如果在多个像素被视为一个重复的单位的条件下多个光电转换部2周期性地布置，则根据本示例性实施例的驱动方法可应用于任何布局。例如，在图1A中，如果质心6a与质心6b之间的距离和质心6c与质心6d之间的距离是第一距离，则质心6b与质心6c之间的距离和质心6d与质心6e之间的距离可以是与第一距离不同的第二距离。在此情况下，在两个像素是一个重复的单位时，光电转换部2周期性地布置。

此外，出于简化描述的目的，在图1A和1B中，两个相加后信号（即，第二信号）的信号质心与相应的相加前信号（即，第一信号）的两个信号质心之间的中点相同。但是，例如，在平均化的类型是加权平均的情况下，则信号质心可被设置在依赖于加权度偏离中点的位置处。

此外，在本发明的另一示例性实施例中，驱动方法包含将三个或更多个像素的第一信号进行相加或平均化。即使在三个或更多个像素的第一信号被相加或平均化的情况下，相加后信号的信号质心可基于相加前信号的信号质心位置被确定。因此，在本发明的各示例性实施例中，“中点”的含义应被宽泛地解释。更具体而言，驱动方法包含在与半导体基板的主平面平行的平面上在三个或更多个相加前信号的各信号质心处分配二维坐标（例如，XY坐标）。在此情况下，平均X坐标值和平均Y坐标值可以是相加后信号的信号质心的X坐标值和Y坐标值。

在包含未相隔相等的间隔设置的光电转换部2的图像拾取装置中执行移动平均化处理或执行加权平均化处理的情况下，存在如下可能性，即相加前信号的信号质心间距与相加后信号的信号质心间距不一致。但是，在另一方面，如果相加或平均化处理的结果表明在第一方向上的每单位长度的多个相加前信号的信号质心的数量等于在第一方向上的每单位长度的多个相加后信号的信号质心的数量，则可认为移动平均化处理已被执行。

作为实际示例，在图1A中，从光电转换部2a的质心6a至光电转换部2d的质心6d的距离被视为单位长度。在此情况下，四个信号质心6a至6d被定位在与单位长度对应的区域中。另一方面，在图1A中，从第二信号5ab的信号质心7ab到第二信号5de的信号质心7de的距离等于从光电转换部2a的质心6a至光电转换部2d的质心6d的距离。更具体而言，四个信号质心7ab和7de被定位在与单位长度对应的区域中。

如上所述，在以使得每单位长度定位的相加前信号的信号质心的数量等于每单位长度定位的相加后信号的信号质心的数量的方式依次改变多个信号的组合的同时对多个信号执行相加或平均化处理被包含在移动平均化处理中。

下文，详细描述本发明的示例性实施例。以下描述等同地应用于以下描述的示例性实施例。本发明并不限于以下的示例性实施例。在本发明的范围中可通过改变下文示例性实施例中描述的配置的一部分获得的任何修改的例子是本发明的示例性实施例。此外，可通过将以下示例性实施例中的任一个的配置的一部分添加到另一实施例而获得的任何示例是本发明的示例性实施例。可通过将以下示例性实施例中的任一个的配置的一部分用另一示例性实施例的配置的一部分替换而获得的任何示例是本发明的示例性实施例。

[第一实施例]

以下描述本发明的第一示例性实施例。根据第一示例性实施例的图像拾取装置包含多个像素，每个像素包含光电转换部、放大部和两个电容器。光电转换部可在从第一时间到第二时间的时段期间执行光电转换处理。如果通过光电转换处理生成电荷，则该电荷可被存储在光电转换部中。得自存储的电荷的第一信号可通过像素的放大部被输出至两个电容器中的每一个。两个电容器中的每一个存储输出的第一信号。根据本示例性实施例的图像拾取装置基于两个电容器中存储的第一信号执行移动平均处理。更具体而言，根据本示例性实施例的图像拾取装置通过将各像素的第一电容器中存储的第一信号和第二电容器中存储的第一信号与根据不同组合获得的像素的信号进行平均来生成多个第二信号。在本示例性实施例中，图像拾取装置执行全局快门类型的操作，其中，各个像素的曝光时段彼此一致。

图2是示出根据本示例性实施例的图像拾取装置101的整体布置的框图。图像拾取装置101可被构造成具有半导体基板的一个芯片。图像拾取装置101包含在成像区域102中布置的多个像素。此外，图像拾取装置101包含控制单元103。控制单元103可提供控制信号，并且可向垂直扫描单元104、信号处理单元105和输出单元106施加电源电压。

垂直扫描单元104可向在成像区域102中布置的多个像素提供驱动信号。例如，垂直扫描单元104对于每一像素行或者对于多个像素行提供驱动信号。垂直扫描单元104可由移位寄存器或地址记录器构成。

信号处理单元105包含列电路、水平扫描电路和水平输出线。列电路中的每一个包含多个电路块。电路块例如是信号存储部、列放大电路、噪声移除单元或AD转换单元。水平扫描电路可由移位寄存器或地址记录器构成。要被输出到水平输出线的信号可以是模拟信号或数字信号。

输出单元106可输出经由水平输出线传送至设置于图像拾取装置101外部的外部器件的信号。输出单元106包含缓冲器或放大电路。

垂直扫描单元104、信号处理单元105和输出单元106被设置在成像区域102之外。更具体而言，成像区域102的边界位于各个像素中包含的元件与构成垂直扫描单元104、信号处理单元105或输出单元106的元件之间。例如，成像区域102的边界可以是在最外侧像素中包含的元件与构成垂直扫描单元104、信号处理单元105或输出单元106的元件之间延伸的元件分离部。

图3示出根据本示例性实施例的图像拾取装置的等效电路，图3由图3A和3B构成。图3中示出的图像拾取装置包含十六个像素201，但是多个像素201可设置在成像区域102中。在本示例性实施例中，十六个像素201被以矩阵图案布置。更具体而言，上述十六个像素201构成具有四行和四列的矩阵。每一行包含可被垂直扫描单元104并行控制的一组像素。每一列包含在与行方向不同的方向上设置的一组像素。构成每一列的像素组共同使用一个或多个输出线。在本示例性实施例中，如果多个像素可被一维地或者二维地设置在成像区域102中，则不总是必须将多个像素布置成矩阵图案。此外，图3所示的两个相邻（neighbouring）像素不必须被在实际器件中彼此邻近（adjacent）地设置。

在图3中，多个像素201中包含的元件在这些元件的功能彼此相似的情况下被分配相同的附图标记。如果必须有区别地描述单独的元件，则对应于包含要被区分的该元件的像素的字符与附图标记一起作为后缀。例如，像素201a中包含的元件被添加字符“a”作为后缀，字符“a”跟随它们的附图标记。此表述应用于随后的附图。

在图3中，最上部的四个像素201a、201b、201c和201d被包含在第一行中。随后的四个像素201e、201f、201g和201h被包含在第二行（即，紧邻第一行定位的行）中。类似的，四个像素201i、201j、201k和201l被包含在第三行中。最下部的四个像素201m、201n、201o和201p被包含在第四行中。此外，最左侧的四个像素201a、201e、201i和201m被包含在第一列中，随后的四个像素201b、201f、201j和201n被包含在第二列（即，紧邻第一列定位的列）中。类似的，四个像素201c、201g、201k和201o被包含在第三列中。最右侧的四个像素201d、201h、201l和201p被包含在第四列中。

接下来，下文详细描述图像拾取装置的各构成部件。每个像素201包含光电转换部202、复位晶体管203、第一放大晶体管204、电流源205、第一电容器206、第二电容器207、第一采样-保持开关（下文被称为SH开关）208和第二SH开关209。在图3中，基准电压（例如，地电压）被施加给节点VSS。电源电压被施加给节点VDD。

光电转换部202可将入射光转换成信号电荷（电子或空穴）。所示的光电转换部202的示例是光电二极管。复位晶体管203可将施加给第一放大晶体管204和光电转换部202的输入节点的电压复位。第一放大晶体管204和电流源205协作地构成源跟随器电路。第一放大晶体管204具有经由第一SH开关208与第一电容器206连接的输出节点。因此，第一电容器206可存储从第一放大晶体管204输出的第一信号。此外，第一放大晶体管204的输出节点经由第二SH开关209连接到第二电容器207。因此，第二电容器207可存储从第一放大晶体管204输出的第一信号。第一和第二电容器206和207以及第一和第二SH开关208和209协作地构成像素201的存储部。

在本示例性实施例中，像素201包含第一和第二电容器206和207。因此，像素201可并发地输出得自在同一时段中在光电转换部202中存储的电荷两个第一信号。更具体而言，从每一像素201可生成多个第一信号。下文描述示例性操作。

在本示例性实施例中，对于每四个像素201设置有第二放大晶体管210、第三放大晶体管211、第一选择晶体管212和第二选择晶体管213。

第二放大晶体管210连接到输出线216。电流源214连接到输出线216。第二放大晶体管210和电流源214协作地构成源跟随器电路。此外，第二放大晶体管210可基于第一电容器206中存储的信号将放大信号输出至输出线216。第一选择晶体管212可选择第二放大晶体管210之一作为放大信号的输出目的地。

第三放大晶体管211连接到输出线217。电流源215连接到输出线217。第三放大晶体管211和电流源215协作地构成源跟随器电路。此外，第三放大晶体管211可基于第二电容器207中存储的信号将放大信号输出至输出线217。第二选择晶体管213可选择第三放大晶体管211之一作为放大信号的输出目的地。

在本示例性实施例中，复位晶体管203、第一到第三放大晶体管204、210和211、第一和第二SH开关208和209、以及第一和第二选择晶体管212和213由金属氧化物半导体（MOS）晶体管构成。但是，这些晶体管可由另一类型的晶体管（诸如双极型晶体管）构成。

控制线（未示出）连接到复位晶体管203、第一和第二SH开关208和209以及第一和第二选择晶体管212和213的控制节点。控制线连接到垂直扫描单元104。垂直扫描单元104可向各控制线供给驱动信号以驱动上述晶体管。

根据本示例性实施例的图像拾取装置包含连接单元，该连接单元包含多个开关ADD1（即，第一开关组）和多个开关ADD2（即，第二开关组）。各开关ADD1将一个像素201的第一电容器206连接到另一像素201的第一电容器206。各开关ADD2将一个像素201的第二电容器连接到另一像素201的第二电容器。当开关ADD1或开关ADD2接通时，两个电容器保持的电压在要被连接的电容器的大小相同的情况下被平均化，或者在要被连接的电容器的大小彼此不同的情况下根据两个电容器的电容比被加权平均。希望地是，在与第一电容器206和第二电容器207连接的各开关的OFF状态中，第一电容器206和第二电容器207的大小彼此相同。但是，第一电容器206和第二电容器207的大小可由于制造工艺中的误差而稍微不同。希望地是，各个电容器的绝对值足够大以忽视制造工艺中的误差。

下文，以下描述要通过连接单元连接的多个像素201的组合的示例。在本示例性实施例中，通过图像拾取装置执行的移动平均处理包含将构成具有两行和两列的矩阵的四个像素201的第一信号进行平均。虚线218至221中的每一个指示其信号将被平均化的像素的组合。类似地，交替长短点划线222指示其信号要被平均化的像素的组合。在本示例性实施例中，各像素201被包含在第一组合和第二组合两者中。被虚线218、219、220和221中的每一个包围的四个像素201是协作地构成第一组合的多个像素。例如，四个像素201a、201b、201e和201f构成第一组合。被交替长短点划线222包围的四个像素201是构成第二组合的多个像素。在附图中，没有被交替长短点划线222包围的像素201和其它像素（未示出）可构成第二组合。例如，像素201b和像素201c以及两个其它的像素（未示出）协作地构成第二组合。

可通过将构成第一组合的多个像素201的第一信号进行平均而获得的第二信号被输出到输出线216。可通过将构成第二组合的多个像素201的第一信号进行平均而获得的第二信号被输出到输出线217。输出到输出线216和217的第二信号被传送至信号处理单元105（即，后续单元）。

构成第一组合的多个像素201的存储部通过开关ADD1相互连接。在被虚线218包围的四个像素201a、201b、201e和201f的组中，像素201a的第一电容器206a和像素201b的第一电容器206b经由开关ADD1连接。此外，像素201a的第一电容器206a和像素201e的第一电容器206e经由开关ADD1连接。类似地，像素201e的第一电容器206e和像素201f的第一电容器206f经由开关ADD1连接。被虚线219、虚线220或虚线221包围的四个像素201的第一电容器经由开关ADD1相互连接。

构成第二组合的多个像素201的存储部经由开关ADD2相互连接。在被交替长短点划线222包围的四个像素201f、201g、201j和201k的组中，像素201f的第二电容器207f和像素201g的第二电容器207g经由开关ADD2连接。此外，像素201f的第二电容器207f和像素201j的第二电容器207j经由开关ADD2连接。类似地，像素201j的第二电容器207j和像素201k的第二电容器207k经由开关ADD2连接。

如上所述，在本示例性实施例中，多个开关ADD1和多个开关ADD2被提供以连接构成不同组合的多个像素201的存储部。因此，从构成第一组合的多个像素201生成的第一信号以通过开关ADD1被平均化。通过平均化处理获得的第二信号可被输出到输出线216。此外，从构成第二组合的多个像素201生成的第一信号可通过开关ADD2被平均化。通过平均化处理获得的第二信号可被输出到输出线217。

开关ADD1和开关ADD2中的每一个可由例如MOS晶体管构成。控制线（未示出）连接到各晶体管的栅极。控制线连接到垂直扫描单元104。垂直扫描单元104可向控制线提供驱动信号，使得可基于被提供的驱动信号控制各个开关ADD1和ADD2的操作状态（ON或OFF）。更具体而言，在本示例性实施例中，垂直扫描单元104和控制垂直扫描单元104的控制单元103协作地控制连接单元。更具体而言，控制单元103和垂直扫描单元104以如下方式接通多个开关ADD1，即构成第一组合的多个像素201的存储部可相互连接。此外，控制单元103和垂直扫描单元104以如下方式接通多个开关ADD2，即构成第二组合的多个像素201的存储部可相互连接。

随后，在本示例性实施例中，下文参照图4详细描述第一信号的信号质心和第二信号的信号质心。图4示出多个光电转换部202的示意性布局。在图4中，黑点代表各个光电转换部202的质心6。光电转换部202的质心6的位置与通过包含该光电转换部202的像素201生成的第一信号的信号质心6的位置相同。此外，在图4中，白点代表可通过将多个像素201的第一信号进行平均而获得的第二信号的信号质心7。

下文描述第二列中包含的多个像素。从像素201b生成的第一信号（即，平均化前的信号）的信号质心与光电转换部202b的质心6b相同。类似的，从像素201f、201j和201n生成的第一信号的信号质心与光电转换部202f、202j和202n的质心6f、6j和6n相同。这些光电转换部202b、202f、202j和202n被在列方向相隔预定的间距P1设置。因此，平均化前的信号的信号质心间距等于P1。在本示例性实施例中，列方向是第一方向。

信号质心7A至7E是第二信号（即，平均化后的信号）的信号质心。信号质心7A是可通过将像素201b的第一信号、像素201c的第一信号和另两个像素（未示出）的第一信号进行平均而产生的第二信号的信号质心。信号质心7B是可通过将图3所示的虚线218所包围的四个像素的第一信号进行平均而产生的第二信号的信号质心。信号质心7C是可通过将图3所示的交替长短点划线222所包围的四个像素的第一信号进行平均而产生的第二信号的信号质心。信号质心7D是可通过将图3所示的虚线220所包围的四个像素的第一信号进行平均而产生的第二信号的信号质心。信号质心7E是可通过将像素201n的第一信号、像素201o的第一信号和另两个像素（未示出）的第一信号进行平均而产生的第二信号的信号质心。信号质心7A至7E在列方向上相隔间距P2地设置。

如图4所示，间距P1等于间距P2。换句话说，列方向上的采样间隔在平均化处理之前和之后保持相同。如上所述，根据本示例性实施例的驱动方法包含对第二列中所包含的多个像素的第一信号执行移动平均化处理。结果，可获得均包含较少量的波纹的信号，而没有使得列方向上的分辨率显著劣化。

此外，根据本示例性实施例的驱动方法包含对从行方向上设置的多个像素生成的第一信号执行移动平均化处理。例如，光电转换部202e至202h的质心6a至6h的对齐间距（alignment pitch）等于多个第二信号的信号质心7F、7B、7C、7G和7H在行方向上的对齐间距。结果，可获得均包含较少量的波纹的信号，而没有使得列方向上的分辨率显著劣化。

通过基于第一组合的平均化处理生成的第二信号的信号质心（例如，图4中所示的信号质心7B）和通过基于第二组合的平均化处理生成的第二信号的信号质心（例如，图4中所示的信号质心7C）在行方向和列方向中的每一个上相互偏移一个像素。因此，基于这些第二信号执行插值处理是有用的。例如，生成第三信号作为可基于分别具有信号质心7A、7B、7C和7G的四个第二信号获得的复合信号是有用的，该第三信号在图4中的虚线所指示的点8的位置处具有信号质心。执行上述插值处理在获得高分辨率图像方面是有用的，该高分辨率图像包含较少量的可由高频分量导致的噪声（例如，波纹）。

随后，详细描述根据本示例性实施例的驱动方法。图5A和5B是示出各种驱动信号的时序图。驱动信号RES被提供给与复位晶体管203连接的控制线。驱动信号S/H1被提供给与第一SH开关208连接的控制线。驱动信号S/H2被提供给与第二SH开关209连接的控制线。驱动信号ADD1被供给与开关ADD1连接的控制线。驱动信号ADD2被供给与开关ADD2连接的控制线。驱动信号SEL被供给与第一选择晶体管212连接的控制线以及与第二选择晶体管213连接的控制线。

在本示例性实施例中，驱动信号RES、驱动信号S/H1、驱动信号S/H2、驱动信号ADD1和驱动信号ADD2被同步地供给所有像素。驱动信号SEL（n）和驱动信号SEL（n+1）被供给不同行的选择晶体管的控制线。例如，驱动信号SEL（n）被供给第一选择晶体管212b和212d，并且驱动信号SEL（n+1）被供给第二选择晶体管213b和213d。此外，尽管在图5A和5B中未示出，驱动信号SEL（n+2）被供给第一选择晶体管212j和212l，并且驱动信号SEL（n+3）被供给第二选择晶体管213j和213l。

各驱动信号可取得至少两个值（例如，低电平值和高电平值）。如果高电平驱动信号被供给晶体管或者供给开关，则该晶体管或开关接通。如果低电平驱动信号被供给，则该晶体管或开关关断。

下文参照图5A详细描述第一操作示例。在图5A中所示的时间T1之前，驱动信号RES具有高电平值，并且所有其它的驱动信号具有低电平值。当复位晶体管203处于ON（通）状态时，复位电势被供给光电转换部202。此时，第一放大晶体管204输出反映光电转换部202的复位状态的信号。当复位晶体管为ON时，电子快门处于操作状态。

在时间T1，在驱动信号RES中，信号值从高电平改变为低电平。当复位晶体管213被关断时，电子快门被释放并且光电转换开始。更具体而言，曝光时段在时间T1开始。在曝光时段中，第一放大晶体管204输出反映光电转换部202生成的电荷量的信号。时间T1是本示例性实施例中的第一时间。机械快门可用于控制曝光时段的开始定时。此外，在时间T1，光电转换部202开始存储电荷。

在时间T2，在驱动信号S/H1和驱动信号S/H2中的每一个中，信号值从低电平改变为高电平。因此，第一信号（即，反映通过光电转换部202生成的电荷量的信号）被输出至第一和第二电容器206和207两者。在自时间T2以来已经过了预定时间之后，在驱动信号S/H1和驱动信号S/H2中的每一个中，信号值从高电平变为低电平。因此，反映通过光电转换部202生成的电荷量的信号被存储在第一和第二电容器206和207两者中。如上所述，各像素201输出基于同一时段中生成的电荷的多个第一信号。曝光时段可在第一SH开关208和第二SH开关209关断时终止。第一SH开关208和第二SH开关209的关断时间是本示例性实施例中的第二时间。

在时间T3，驱动信号RES从低电平改变为高电平。当复位晶体管203接通时，光电转换部202中存储的电荷被排放。在此情况下，复位晶体管203的接通时间不限于时间T3。仅需要复位晶体管203在随后的曝光时段开始之前接通。

在时间T4，在驱动信号ADD1和驱动信号ADD2中的每一个中，信号值从低电平改变为高电平。因此，开关ADD1和开关ADD2中的每一个接通。当开关ADD1接通时，构成第一组合的多个像素201的第一电容器206中存储的第一信号被平均化。此外，当开关ADD2接通时，构成第二组合的多个像素201的第二电容器207中存储的第一信号被平均化。通过上述操作完成要对于多个像素的信号执行的移动平均化处理。在本示例性实施例中，应用于所有像素的信号的移动平均处理被一次全部地执行。更具体而言，在本示例性实施例中，多个平均化操作被并发地执行。

随后，通过平均化处理获得的第二信号被依次读出。在时间T5，驱动信号SEL（n）从低电平改变为高电平。因此，当驱动信号SEL（n）被供给时，第一选择晶体管接通。例如，像素201b中包含的第一选择晶体管212b和像素201d中包含的第一选择晶体管212d中的每一个接通。然后，对应于接通的选择晶体管的第二放大晶体管201放大第二信号，并且将放大的信号输出到输出线216。输出到输出线216的信号被传送到信号处理单元105，在信号处理单元105中信号被进行预定的信号处理。在自时间T5以来已经过了预定时间之后，在驱动信号SEL（n）中，信号值从高电平改变为低电平。

在时间T6，驱动信号SEL（n+1）从低电平改变为高电平。因此，当驱动信号SEL（n+1）被供给时，第二选择晶体管接通。例如，像素201b中包含的第二选择晶体管213b和像素201d中包含的第二选择晶体管213d中的每一个接通。然后，对应于接通的选择晶体管的第三放大晶体管211放大第二信号，并且将放大的信号输出到输出线217。输出到输出线217的信号被传送到信号处理单元105，在信号处理单元105中信号被进行预定的信号处理。在自时间T6以来已经过了预定时间之后，在驱动信号SEL（n+1）中，信号值从高电平改变为低电平。

通过上述操作，不同组合的多个像素201的存储部通过多个开关ADD1和多个开关ADD2连接。作为结果，通过构成第一组合的多个像素201生成的第一信号可通过开关ADD1被平均化。然后，通过平均化处理获得的第二信号可被输出到输出线216。此外，通过构成第二组合的多个像素201生成的第二信号可通过开关ADD2被平均化。然后，通过平均化处理获得的第二信号可被输出到输出线217。

作为第二操作，在通过平均化处理获得的第二信号正被读出的同时开始随后的曝光时段是有用的。下文参照图5B详细描述第二操作。在图5B中，驱动信号RES在时间T1b从高电平改变为低电平。随后的曝光时段在此时刻开始。如上所述，可通过在读取第二信号的同时开始曝光时段来增大帧率。

如上所述，根据本示例性实施例的驱动方法包括对于多个像素的第一信号执行移动平均化处理。更具体而言，根据本示例性实施例的驱动方法包括以如下方式将根据四种不同组合的像素的第一信号进行平均，即使得通过平均化处理获得的第二信号的信号质心的对齐间距与像素布局的间距相等。

根据上述配置，可获得包含较少量的可由高频分量导致的噪声（例如，波纹）的信号。

此外，在本示例性实施例中，基于在同一时段期间产生的电荷，多个第一信号被并发地输出。因此，要在根据第一组合的平均化处理中使用的信号和要在根据第二组合的平均化处理中使用的信号是得自在同一存储时段期间获得的电荷的信号。与使用其曝光时段不同的信号执行移动平均化处理的情况相比，在采用上述配置的情况下可防止图像质量劣化。

此外，在本示例性实施例中，图像拾取装置在内部执行该移动平均化处理。根据图2所示的示例，移动平均化处理由除输出单元106之外的图像拾取装置101的所有构成部件执行。因此，不必须对从图像拾取装置输出的图像信号执行附加的处理。结果，图像拾取装置可快速完成图像捕获操作。图像拾取系统的整个配置可被小型化。

此外，根据本示例性实施例的图像拾取装置以同步地驱动所有像素的方式操作。更具体而言，根据本示例性实施例的图像拾取装置执行全局快门类型的操作，其中各个像素的曝光时段彼此一致。根据上述配置，图像质量可被改进，这是因为可减少快速移动物体的失真。

[第二实施例]

下文描述本发明的第二示例性实施例。第二示例性实施例与第一示例性实施例的不同之处在于对于每一像素设置滤色器。根据本示例性实施例的驱动方法包含对于从其滤色器具有相同颜色的多个像素生成的第一信号执行移动平均化处理。在本示例性实施例中，下文没有描述的部分与第一示例性实施例中所述的那些相似。

图6A示意性地示出根据本示例性实施例的图像拾取装置中设置的多个像素。每个小矩形示意性地表示图2所示的成像区域102中设置的一个像素的区域。在图3所示的电路图中，一个像素201中包含的一组元件被设置在图6A所示的小矩形区域中。

在图6A中，各像素的形状为矩形。但是，各像素区域并不总是必须为矩形。此外，图6A示出以方形网格设置的多个像素的示例。但是，如果多个像素可被以二维图案周期性地设置，则像素的布局并不限于方形网格。

图6A中所示的各个像素的电路配置与第一示例性实施例中描述的相似。根据本示例性实施例的图像拾取装置包含连接单元，该连接单元包含开关和布线。因此，像素201a和像素201b之间设置的像素可以是没有连接到像素201a和像素201b的任何其它像素。更具体而言，连接在它们之间插入有其它像素的一起设置的两个邻近像素的存储部是容易的。因此，即使当不同颜色的滤色器被设置在相邻像素上以便构成Bayer图案阵列时，连接具有相同颜色的多个像素的存储部是可行的。

根据本示例性实施例的图像拾取装置包含三种颜色的滤色器。图6A示出对于各个像素设置的滤色器的颜色，其中R指示设置第一波长带的滤色器（即，红色滤色器）的像素。Gr和Gb中的每一个指示设置第二波长带的滤色器（即，绿色滤色器）的像素。此外，B指示设置第三波长带的滤色器（即，蓝色滤色器）的像素。如图6A所示，根据本示例性实施例的图像拾取装置包含构成Bayer图案阵列的滤色器。但是，如果至少两种颜色的滤色器可根据另一布局被设置，则滤色器的布局不限于上述示例。

在图6A中，实线301至312以及交替长短点划线313至324指示其存储部可经由该连接单元连接的多个像素的组合。根据本示例性实施例的连接单元连接被该实线或者交替长短点划线包围的多个像素中的、其上设置的滤色器的颜色相似的两个或更多个像素的存储部。更具体而言，根据本示例性实施例的驱动方法包含将其上设置的滤色器的颜色相似的两个或更多个像素的第一信号进行平均。

下文详细描述被实线301包围的十六个像素的组合。连接单元连接像素A1、像素A3、像素C1和像素C3的存储部。更具体而言，根据本示例性实施例的驱动方法包含将像素A1、像素A3、像素C1和像素C3的存储部中存储的四个第一信号进行平均。因此，可获得对应于红色（滤色器R）的第二信号。上述处理可类似地对于具有另一颜色的像素执行。在本示例性实施例中，绿色滤色器被设置在由Gr指示的各像素和由Gb指示的各像素上。但是，如上所述，第一信号的平均化对于不同组合中的每一种组合独立地执行。

连接单元连接被实线302至312以及交替长短点划线313至324中的任一个包围的十六个像素中的具有相同颜色的多个像素的存储部。在图6A中，由交替长短点划线316、320、321、322、323和324中的任一个包围的像素的数量小于16。但是，可通过连接单元实际连接的多个像素的存储部包含其它像素的存储部（未示出）。

在本示例性实施例中，由实线301至312中的任一个包围的多个像素构成第一组合。另一方面，由交替长短点划线313至324中的任一个包围的多个像素构成第二组合。根据本示例性实施例的驱动方法包含通过将第一组合中包含的多个像素的第一信号进行平均以及将第二组合中包含的多个像素的第一信号进行平均来执行移动平均化处理。如上所述，根据本示例性实施例的驱动方法包含将设置在其上的滤色器的颜色相似的两个或多个像素的第一信号进行平均。因此，对于设置在其上的滤色器的颜色相似的两个或多个像素的信号执行移动平均化处理。

作为示例，下文描述像素C3中生成的信号的平均化。根据本示例性实施例的驱动方法包含将被实线301包围的像素A1、像素A3、像素C1和像素C3的四个信号进行平均。此外，驱动方法包含将被交替长短点划线313包围的像素C3、像素C5、像素E3和像素E5的四个信号进行平均。

图6B示出通过平均化处理获得的多个第二信号的信号质心。在图6B中，通过平均化处理获得的第二信号的信号质心定位于其上的各像素由R、Gb、Gr或B指示。例如，可通过将图6A所示的像素A1、像素A3、像素C1和像素C3的第一信号进行平均而获得的第二信号的信号质心被定位在像素B2的区域中。

下文参照图6A和6B描述平均化前信号的信号质心间距和平均化后信号的信号质心间距之间的关系。例如，在图6A中，绿色滤色器Gr被设置在第六列中包含的像素A6、C6、E6、G6、I6和K6上。这些像素A6、C6、E6、G6、I6和K6相隔等同于两个像素的间距设置。更具体而言，从像素A6、C6、E6、G6、I6和K6生成的第一信号的信号质心相隔等同于两个像素的间距在列方向上对齐。在本示例性实施例中，列方向是第一方向。

作为对于像素A6、C6、E6、G6、I6和K6的信号执行的移动平均化处理，根据本示例性实施例的驱动方法包含将实线302、306和310以及交替长短点划线313、317和321指示的组合中的每一个中的其上设置有绿色滤色器Gr的像素的第一信号进行平均。在图6B中，通过基于上述组合的平均化处理获得的第二信号的信号质心分别定位在像素B7、D5、F7、H5、J7和L5处。更具体而言，对应于绿色滤色器Gr的第二信号的信号质心相隔等同于两个像素的间距在列方向上对齐。如上所述，根据本示例性实施例的驱动方法包含对具有相同颜色的多个像素的信号执行移动平均化处理。

如上所述，根据本示例性实施例的驱动方法包含对于包含多种类型的滤色器的图像拾取装置中的每一颜色执行移动平均化处理。除了在第一实施例中描述的效果之外，上述配置还实现减少颜色混合的效果。

[第三实施例]

下文描述本发明的第三示例性实施例。在第三示例性实施例中，要经受移动平均化处理的组合的像素与第一示例性实施例和第二示例性实施例中描述的那些不同。更具体而言，图像拾取装置对于根据四种组合从一个像素生成的第一信号执行平均化。因此，用于输出得自在从第一时间到第二时间的时段期间存储的电荷的第一信号的处理在每个像素中被重复四次。更具体而言，从一个像素输出四个第一信号。在本示例性实施例中，下文没有描述的部分与第一示例性实施例或者第二示例性实施例中描述的那些类似。

图7A示意性地示出在根据本示例性实施例的图像拾取装置中设置的多个像素。各像素位置的表示与图6A中所示的那些相似。此外，根据本示例性实施例对于像素设置滤色器。

根据本示例性实施例的驱动方法包含将包含所关注的像素的四种不同组合中的每一种组合的第一信号进行平均。例如，被实线401包围的像素的第一组合、被虚线402包围的像素的第二组合、被交替长短点划线403包围的像素的第三组合以及被交替长短点划线404包围的像素的第四组合是包含同一像素C3的四种组合。

更具体而言，像素A1、像素A3、像素C1和像素C3的四个像素存储部连接作为第一组合。像素A3、像素A5、像素C3和像素C5的四个像素存储部连接作为第二组合。像素C1、像素C3、像素E1和像素E3的四个像素存储部连接作为第三组合。像素C3、像素C5、像素E3和像素E5的四个像素存储部连接作为第四组合。关于对于其设置不同颜色的滤色器的像素，图像拾取装置对于在包含所关注像素的四种不同组合中的每一种组合中生成的第一信号执行类似的平均化处理。

为了执行上述移动平均化处理，在每一像素的存储部中设置四个电容器是有用的。更具体而言，每个像素可被配置为并行输出四个第一信号。在此情况下，各电容器与属于不同组合中的任一种的多个像素的存储部连接。例如，如下文所描述的，像素C3的存储部包含四个（例如，第一至第四）电容器。连接单元包含可连接像素A1、像素A3和像素C1的存储部与第一电容器的一组开关ADD1（即，第一开关组）。此外，连接单元包含可连接像素A3、像素A5和像素C5的存储部与第二电容器的一组开关ADD2（即，第二开关组）。此外，连接单元包含可连接像素C1、像素E1和像素E3的存储部与第三电容器的一组开关ADD3（即，第三开关组）。连接单元包含可连接像素C5、像素E3和像素E5的存储部与第四电容器的一组开关ADD4（即，第四开关组）。

图7示出通过平均化处理获得的多个第二信号的信号质心。在图7B中，第二信号的信号质心被定位于其上的各像素由R、Gb、Gr或B指示。例如，可通过将像素A1、像素A3、像素C1和像素C3的第一信号进行平均而获得的第二信号的信号质心被定位在像素B2的区域中。

根据本示例性实施例的驱动方法包含将根据四种不同组合的一个像素的第一信号进行平均。因此，通过该平均化处理获得更大量的第二信号是可行的。从图6A与7A之间的比较，可理解，根据第二示例性实施例的像素布局与根据第三示例性实施例的像素布局相同。但是，在第二示例性实施例中，平均化后信号的信号质心没有被定位在内侧像素（例如，图6B中所示的像素B4、B5、C4和C5）上。另一方面，在本示例性实施例中，如图7B所示，平均化后信号的信号质心被设置在除定位在外周边的像素之外的各像素上。更具体而言，可获得更大量的第二信号（即，平均化后信号）。结果，可获得高分辨率图像。

根据第一示例性实施例或者第二示例性实施例的驱动方法包含基于通过对于多个第一信号执行平均化处理而获得的多个第二信号执行插值处理，以获得高分辨率图像。另一方面，根据本示例性实施例的驱动方法不需要上述插值处理。

如上所述，除了在第一示例性实施例或第二示例性实施例中所描述的效果之外，本示例性实施例还实现了获得高分辨率图像的效果。

[第四实施例]

下文描述本发明的第四示例性实施例。根据第四示例性实施例的图像拾取装置具有多个像素，每一像素包含光电转换部和传递部。传递部被配置为将从一个光电转换部生成的电荷并行地传递至两个传递目的地。在另一观点中，传递部可将一个光电转换部中存储的电荷分发到两个传递目的地。将电荷并行地传递至两个传递目的地或者将电荷分发到两个传递目的地可实现输出基于在从第一时间到第二时间的时段期间通过光电转换生成的电荷的两个第一信号。然后，在用作电荷的传递目的地的节点处执行电荷的相加，以便实现移动平均化处理。根据本示例性实施例的图像拾取装置执行全局快门类型的操作，其中各个像素的曝光时段彼此一致。

图2是示出根据本示例性实施例的图像拾取装置101的整体布置的框图。图像拾取装置101可被构造成具有半导体基板的一个芯片。图像拾取装置101包含在成像区域102中布置的多个像素。在本示例性实施例中，在成像区域102中布置的像素的配置与第一示例性实施例中所描述的不同。此外，图像拾取装置101包含控制单元103、垂直扫描单元104、信号处理单元105、和输出单元106，这些配置与第一示例性实施例中所描述的那些相似，因此将省略对它们的多余描述。

图8示出根据本示例性实施例的图像拾取装置的等效电路。图8所示的图像拾取装置包括十二个像素201，但是在成像区域102中可设置多个像素201。在本示例性实施例中，十二个像素201被以矩阵图案布置。更具体而言，上述十二个像素201构成具有三行四列的矩阵。每一行包含可被垂直扫描单元104并行控制的一组像素。每一列包含在与行的方向不同的方向上设置的一组像素。构成每一列的像素组共同地使用一个或多个输出线。在本示例性实施例中，如果多个像素可在成像区域102中被一维或二维地布置，则不总是必须以矩阵图案布置多个像素。

在图8中，最上部的四个像素201a、201b、201c和201d被包含在第一行中。随后的四个像素201e、201f、201g和201h被包含在第二行（即，紧邻第一行定位的行）中。类似的，最下部的四个像素201i、201j、201k和201l被包含在第三行中。此外，最左侧的三个像素201a、201e、和201i被包含在第一列中，接下来的三个像素201b、201f和201j被包含在第二列（即，紧邻第一列定位的列）中。类似的，三个像素201c、201g和201k被包含在第三列中。最右侧的三个像素201d、201h和201l被包含在第四列中。

接下来，下文详细描述图像拾取装置的各构成部件。每个像素201包含光电转换部202、第一传递晶体管261和第二传递晶体管262。此外，图像拾取装置包含第一放大晶体管263、复位晶体管267、箝位晶体管264、第二放大晶体管265和选择晶体管266，它们被设置在成像区域102中。第一放大晶体管263、复位晶体管267、箝位晶体管264、第二放大晶体管265和选择晶体管266被多个像素共同地使用。被多个像素共同地使用的元件是多个像素中的每一个中所包含的元件。更具体而言，根据本示例性实施例的图像拾取装置可被配置为像素放大图像拾取装置。

光电转换部202可将入射光转换成信号电荷（电子或空穴）。所示的光电转换部202的示例是光电二极管。第一传递晶体管261和第二传递晶体管262中的每一个可传递光电转换部202的电荷。可通过向第一传递晶体管261和第二传递晶体管262各自的控制电极（即，传递栅极）施加电压，来控制来自光电转换部202的电荷的传递。第一传递晶体管261和第二传递晶体管262协作地构成传递部。

第一放大晶体管263和电流源协作地构成源跟随器电路。第一放大晶体管263具有输入节点260。

第一放大晶体管263具有经由箝位电容器与第二放大晶体管265的输入节点电气连接的输出节点。箝位电容器可将从第一放大晶体管263输出的信号箝位。当箝位电容器对在第一放大晶体管263的输入节点260被复位时要输出的电压进行箝位时，可去除复位噪声。

第二放大晶体管265具有经由选择晶体管266与输出线272和273电气连接的输出节点。电流源（未示出）连接到输出线272和273中的每一个。连接到输出线272或273的电流源和第二放大晶体管265协作地构成源跟随器电路。

复位晶体管267可将第一放大晶体管263的输入节点260的电压进行复位。箝位晶体管264可向第二放大晶体管265的输入节点施加预定电压。选择晶体管266可选择第二放大晶体管作为放大信号的输出目的地。

在本示例性实施例中，复位晶体管267、第一放大晶体管263、第二放大晶体管265、箝位晶体管264和选择晶体管266中的每一个可由例如MOS晶体管构成。但是，这些晶体管可由另一种晶体管（例如，双极性晶体管）构成。

控制线被连接到第一和第二传递晶体管261和262、复位晶体管267、箝位晶体管264和选择晶体管266的控制节点。控制线与垂直扫描单元104电气连接。垂直扫描单元104可向各控制线供给驱动信号以驱动上述晶体管

在本示例性实施例中，在从第一时间到第二时间的时段期间在光电转换部202中存储的电荷被传递至两个传递目的地。例如，在像素201f中，第一传递晶体管261f将在光电转换部202f中存储的电荷传递至第一放大晶体管263a的输入节点260a。第二传递晶体管262f将在光电转换部202f中存储的电荷传递至第一放大晶体管263f的输入节点260f。更具体而言，各像素的传递部将光电转换部202中存储的电荷传递至两个节点。

得自通过第一传递晶体管261传递的电荷的信号以及得自通过第二传递晶体管262传递的电荷的信号是得自在从第一时间到第二时间的时段期间存储的电荷的第一信号。例如，得自从光电转换部202f传递至输入节点260a的电荷的信号是从像素201f生成的多个第一信号中的一个。此外，得自从光电转换部202f传递至输入节点260f的电荷的信号是从像素201f生成的多个第一信号中的另一个。

在本示例性实施例中，第一传递晶体管261的控制节点和第二传递晶体管262f的控制节点相互连接。因此，第一和第二传递晶体管261和262在驱动信号被供给它们的传递栅极时并行接通，以传递电荷。因此，在从第一时间到第二时间的时段期间在光电转换部202中存储的电荷可被相等地传递至两个传递目的地。换句话说，在从第一时间到第二时间的时段期间在光电转换部202中存储的电荷可被分发给两个传递目的地。例如，对于像素201f，输入节点260a和输入节点260f是两个传递目的地。

如上所述，在本示例性实施例中，传递部输出得自在从第一时间到第二时间的时段期间存储的电荷的两个第一信号。在本示例性实施例中执行的电荷传递操作可相当于信号输出操作。

在本示例性实施例中，从多个光电转换部传递的电荷在第一放大晶体管263的输入节点260处相加。从各个光电转换部传递的电荷可通过同时传递来自多个光电转换部的电荷而被相加。可替代地，通过使得一个光电转换部预先传递电荷并且然后使得另一光电转换部在预先传递的电荷被存储的状态下传递电荷，可将从各个光电转换部传递的电荷相加。

例如，电荷从四个光电转换部202a、202b、202e和202f被传递至第一放大晶体管263a的输入节点260a。然后，从上述光电转换部传递的电荷在输入节点260a处相加。因此，第一放大晶体管263a输出如下的信号，该信号反映从四个光电转换部202a、202b、202e和202f传递至输入节点260a的电荷的总量。此外，电荷从四个光电转换部202f、202g、202j和202k被传递至第一放大晶体管263f的输入节点260f。然后，从上述光电转换部传递的电荷在输入节点260f处相加。因此，第一放大晶体管263f输出如下的信号，该信号反映从四个光电转换部202f、202g、202j和202k传递至输入节点260f的电荷的总量。如上所述，第一放大晶体管263可输出可通过将多个第一信号相加而获得的第二信号。

在图8中，虚线270和交替长短点划线271中的每一个指示其电荷要被相加的像素的组合。四个光电转换部的电荷在第一放大晶体管263的各输入节点260处相加。

输入节点260包含浮置扩散区（下文，被称为FD区域）。光电转换部202的电荷经由传递晶体管被传递至FD区域。输入节点260可被配置为仅包含一个FD区域。在此情况下，由于光电转换部与整个像素的面积比增大，因此可期望提高灵敏度和饱和度。作为替代，输入节点260可包含经由布线相互电气连接的多个FD区域。在此情况下，由于任意FD区域可经由布线电气连接，因此彩色图像拾取装置可采用本发明。此外，输入节点260可被配置为包含这样的布线，该布线构成连接FD区域与上述第一放大晶体管的栅极电极的电气路径。

如上所述，根据本示例性实施例的驱动方法的特征在于，从一个光电转换部分发的电荷与从另一光电转换部分发的电荷相加。换句话说，根据本示例性实施例的图像拾取装置基于分发的电荷的相加执行移动平均化处理。

随后，以下参照图9详细描述通过移动平均化处理获得的第二信号的信号质心。图9示出多个光电转换部202的示意性布局。此外，在图9中，各黑点表示光电转换部202的质心6。光电转换部202的质心6和从像素201生成的第一信号的信号质心6的位置相同，该像素201包含光电转换部202。从像素201生成的第一信号是得自如下电荷的信号，该电荷在从第一时间到第二时间的时段期间在像素201的光电转换部202中存储并然后被从光电转换部202传递出的。像素201的第一信号是相加前的信号。

此外，在图9中，各白点表示可通过将多个像素201的第一信号相加而获得的第二信号的信号质心7。第二信号是基于在输入节点260处相加的电荷的总量的从第一放大晶体管263输出的放大信号，或者在放大第一放大晶体管263的输出信号（即，放大信号）的后续级中被放大的信号。

下文，以下详细描述第二列中包含的像素。从像素201b生成的第一信号（即，相加前的信号）的信号质心与光电转换部202b的质心6b的位置相同。类似的，从像素201f和201j生成的第一信号的信号质心与光电转换部202f和202j的质心6f和6j的位置相同。这些光电转换部202b、202f和202j被在列方向相隔预定的间距P1设置。更具体而言，相加前的信号的信号质心间距等于P1。在本示例性实施例中，列方向是第一方向。

第二信号（即，相加后的信号）的信号质心7A至7D可通过将多个光电转换部的第一信号相加而获得。信号质心7A是可通过将像素201b和201c的第一信号和另两个像素（未示出）的第一信号进行相加而获得的第二信号的信号质心。信号质心7B是可通过将图8所示的虚线270所包围的四个像素的第一信号进行相加而获得的第二信号的信号质心。信号质心7C是可通过将图8所示的交替长短点划线271所包围的四个像素的第一信号进行相加而获得的第二信号的信号质心。信号质心7D是可通过将像素201i和201j的第一信号以及另两个像素（未示出）的第一信号进行相加而获得的第二信号的信号质心。信号质心7A至7D在列方向上相隔间距P2地设置。

如图9所示，间距P1等于间距P2。换句话说，采样间隔在相加处理之前和之后保持相同。更具体而言，第二列中包含的像素的信号经受移动平均化处理。因此，可获得包含较少量的波纹的信号，而没有使得列方向上的分辨率显著劣化。

此外，根据本示例性实施例的驱动方法包含对在行方向上对齐的多个像素的第一信号执行移动平均化处理。例如，光电转换部202e至202h的质心6a至6h的对齐间距等于相加后的信号的信号质心7F、7B、7C、7G和7H在行方向上的对齐间距。因此，可获得包含较少量的波纹的信号，而没有使得列方向上的分辨率显著劣化。

通过根据第一示例性实施例的移动平均化处理获得的多个第二信号的信号质心在行方向和列方向中的每一个上相互偏移一个像素。因此，基于这些第二信号执行插值处理是有用的。例如，生成第三信号作为可基于分别具有信号质心7A、7B、7C和7G的四个第二信号获得的复合信号是有用的，该第三信号在图9中的虚线所指示的点8的位置处具有信号质心。执行上述插值处理在获得高分辨率图像方面是有用的，该高分辨率图像包含较少量的可由高频分量导致的噪声（例如，波纹）。

作为替代，对相加后的信号（即，第二信号）执行移动平均处理是有用的。例如，通过将具有信号质心7B的第二信号与四个相邻的第二信号进行相加或者平均，可获得具有位于黑点6a、6b、6e和6f处的信号质心的四个第四信号。重复执行如上所述的移动平均处理对于进一步减小可由高频分量导致的噪声（例如，波纹）是有效的。

信号处理单元105中包含的列电路可执行上述的被应用于相加后信号的移动平均化处理或者插值处理。第四示例性实施例中所描述的方法可用于执行被应用于相加后的信号的移动平均化处理。

以下详细描述根据本示例性实施例的驱动方法。图10A和10B是示出驱动信号的时序图。驱动信号RES被供给与复位晶体管267连接的控制线。驱动信号TX被供给与第一传递晶体管261的控制节点以及第二传递晶体管262的控制节点连接的控制线。驱动信号CLAMP被供给与箝位晶体管264的控制节点连接的控制线。驱动信号SEL被供给与选择晶体管266的控制节点连接的控制线。

在本示例性实施例中，驱动信号RES、驱动信号TX和驱动信号CLAMP被同步供给所有像素。驱动信号SEL（n）、驱动信号SEL（n+1）和驱动信号SEL（n+2）被供给位于不同行中的选择晶体管的控制线。

各驱动信号可取得至少两个值（例如，低电平值和高电平值）。如果高电平驱动信号被供给晶体管或者供给开关，则该晶体管或开关接通。如果低电平驱动信号被供给晶体管或者供给开关，则该晶体管或开关关断。

下文描述基于图10A中所示的驱动信号执行的操作。在图10A中所示的时间T1之前，各驱动信号具有低电平值。在时间T1，在驱动信号RES和驱动信号TX中的每一个中，信号值从低电平改变为高电平。因此，光电转换部202被复位。随后，在驱动信号RES和驱动信号TX中的每一个中，信号值从高电平改变为低电平。此时，光电转换部2开始存储电荷。更具体而言，曝光时段开始。在本示例性实施例中，第一时间是在时间T1之后第一传递晶体管261和第二传递晶体管262关断的定时。

在时间T2，在驱动信号RES和驱动信号CLAMP中的每一个中，信号值从低电平改变为高电平。因此，施加到第一放大晶体管263的输入节点260和第二放大晶体管265的输入节点的电压被复位。在自时间T2以来已经过了预定时间之后，在驱动信号RES和驱动信号CLAMP中的每一个中，信号值从高电平改变为低电平。因此，复位噪声可被去除。

在时间T3，驱动信号TX从低电平改变为高电平。在此情况下，各像素的光电转换部202中存储的电荷可被并行传递至两个输入节点260。在另一角度，各像素的光电转换部202中存储的电荷可被分发给两个输入节点260。此外，在此情况中，电荷被从多个光电转换部202传递至输入节点260并且在输入节点260处相加。然后，第一放大晶体管263的输出节点的电压根据被传递的电荷的总量改变。在自时间T3以来已经过了预定时间之后，在驱动信号TX中，信号值从高电平改变为低电平。在本示例性实施例中，第二时间是第一传递晶体管261和第二传递晶体管262接通的定时。

如上所述，在本示例性实施例中，得自在从第一时间到第二时间的时段期间存储的电荷的第一信号通过传递部被输出两次。此外，被传递的电荷在输入节点260处相加。因此，移动平均化处理可在第一和第二传递晶体管261和262接通时并发地执行。驱动信号TX被同步供给所有像素。因此，根据本示例性实施例的图像拾取装置可对于所有像素的信号一次全部地执行移动平均化处理。更具体而言，图像拾取装置可并发地执行多个相加操作。

在时间T4之后，驱动脉冲SEL（n）和SEL（n+1）以及SEL（n+2）依次从低电平变为高电平。因此，多个第二信号可被依次输出至输出线272和273。第二信号然后被从输出线272和273传送至信号处理单元105，在信号处理单元105中，第二信号经受预定的信号处理。

选择晶体管266a和选择晶体管266f连接到不同的输出线。因此，在图10A中，驱动信号SEL（n）和驱动信号SEL（n+1）彼此同步。上述驱动方法可用于增加信号读取速度。

如图10B所示，驱动信号SEL（n）和驱动信号SEL（n+1）可依次从低电平改变为高电平。根据可基于图10B所示的驱动信号执行的操作，第二信号被输出至两条输出线272和273中的一个。因此，可将相同的第二信号输入两个列电路。因而，信号处理单元105执行移动平均化处理是容易的。

如上所述，根据本示例性实施例的图像拾取装置对于多个像素的第一信号执行移动平均化处理。更具体而言，图像拾取装置以使得通过相加处理获得的多个第二信号的信号质心相隔与像素的对齐间距相似的间距而设置的方式将像素的信号进行平均。根据上述配置，可获得包含较少量的可由高频分量导致的噪声（例如，波纹）的信号。

此外，根据本示例性实施例的图像拾取装置并发地输出得自同一曝光时段期间存储的电荷的多个第一信号。更具体而言，图像拾取装置将在从第一时间到第二时间的时段期间在一个光电转换部中存储的电荷分发给两个输入节点。然后，图像拾取装置将从多个像素分发的电荷相加。因此，要在移动平均化处理中使用的信号是得自在同一存储时段中获得的电荷的信号。与使用曝光时段不同的信号执行移动平均化处理相比，上述配置可用于有效地防止图像质量劣化。

此外，根据本示例性实施例的图像拾取装置在各像素中执行移动平均化处理（更具体而言，电荷的相加）。因此，不必须对于从图像拾取装置输出的图像信号执行附加的处理。结果，图像拾取装置可快速完成图像捕获操作。图像拾取装置的整体配置可被小型化。

此外，根据本示例性实施例的图像拾取装置以同步地驱动所有像素的方式操作。更具体而言，根据本示例性实施例的图像拾取装置执行全局快门类型的操作，其中各个像素的曝光时段彼此一致。根据上述配置，图像质量可被改进，这是因为可减少快速移动物体的失真。作为本示例性实施例的变型示例，图像拾取装置可执行滚动快门类型的曝光操作。

[第五实施例]

下文描述本发明的第五示例性实施例。第五示例性实施例的特征在于信号处理单元对于通过第一到第四示例性实施例中的移动平均化处理获得的多个第二信号执行移动平均化处理。信号处理单元具有以下配置并且执行以下信号处理。根据本示例性实施例的图像拾取装置的其余部分与第一到第四示例性实施例中描述的那些相似。

图2是示出根据本示例性实施例的图像拾取装置101的整体布置的框图。图像拾取装置101可被构造成具有半导体基板的一个芯片。图像拾取装置101包含在成像区域102中布置的多个像素。除了成像区域102之外，图像拾取装置101还包含控制单元103、垂直扫描单元104、和输出单元106，它们的配置与第一到第四示例性实施例中所描述的那些相似，因此将省略对它们的多余描述。

图11中示出信号处理单元105的一部分的等效电路。图11中所示的电路包含信号处理单元105中包含的水平输出线和列电路。图11示出仅两个列的列电路，但是对于成像区域102中布置的多个像素列可设置多个列电路。

在成像区域102中通过移动平均化处理获得的第二信号被输出到输出线530a和530b。如果成像区域102具有图3所示的配置，输出线530a和530b分别是图3所示的输出线216和217。作为替代，如果成像区域102具有图8所示的配置，则输出线530a和530b分别是输出线272和273。

列放大电路600a和600b分别将经由输出线530a和530b输入的信号放大并输出放大信号。列放大电路600a和600b中的每一个包含运算放大器660、电容器610、电容器680和反馈开关670。

各输出线530经由电容器610电气连接到运算放大器660的反相输入端子。预定电压VC0R被施加到运算放大器660的非反相输入端子。反馈开关670和电容器680被设置在运算放大器660的反相输入端子和输出端子之间，作为并行电气路径。控制线连接到反馈开关670的控制节点。驱动信号PC0R被供给反馈开关670的控制节点。

列放大电路600a和600b分别具有经由采样保持开关（下文，被称为SH开关）700a和700b电气连接到节点620的输出节点。节点620经由第一选择开关630a电气连接到电容器C1，经由第二选择开关630b电气连接到电容器C2，以及经由第三存储器选择开关630c电气连接到电容器C3。

节点620s经由水平传递开关650电气连接到水平输出线570s。水平传递开关650可通过从水平扫描电路（未示出）的驱动信号CSEL被控制。水平输出线570s电气连接到输出单元106。

下文详细描述根据本示例性实施例的驱动方法。图12是示出驱动信号的时序图。在图12中示出的两个驱动信号SEL（n）和SEL（n+1）是在图5A和5B以及图10A和10B中所示的驱动信号SEL（n）和SEL（n+1）。更具体而言，图12中所示的驱动信号SEL（n）和SEL（n+1）分别被供给成像区域102的选择晶体管。图12中所示的时序图对应于在图5A和5B中以及在图10A和10B中驱动信号SEL（n）和SEL（n+1）从低电平改变为高电平之前和之后的时段。

在图12中，驱动信号PC0R被供给与反馈开关670连接的控制线。驱动信号SHA和SHB分别被供给与SH开关700a和700b的控制节点连接的控制线。驱动信号SW1至SW3分别被供给与存储器选择开关630a、630b和630c的控制节点连接的控制线。驱动信号CSEL（m）被供给与水平传递开关650的控制节点连接的控制线。

在本示例性实施例中，控制单元103提供驱动信号PC0R、驱动信号SHA、驱动信号SHB和驱动信号SW1至SW3。此外，水平扫描电路提供驱动信号CSEL（m）。

各驱动信号可取得至少两个（例如，高电平和低电平）值。如果高电平驱动信号被供给晶体管或者供给开关，则该晶体管或开关接通。如果低电平驱动信号被供给晶体管或者供给开关，则该晶体管或开关关断。

现在将假定在时间T1之前已经执行了移动平均化处理。更具体而言，在时间T1之前，图像拾取装置已经完成在图5A和5B中所示的时间T1至时间T5的时段期间要被执行的操作，或者在图10B中所示的时间T1至时间T4的时段期间要被执行的操作。此外，从第（n-1）行（即，前一读取行）生成的信号已被存储在电容器C1和电容器C2中。

在时间T1，驱动信号PC0R从高电平改变为低电平。其它驱动信号具有低电平值。因此，列放大电路600a和600b被复位。在此情况下，预定的电压被应用于输出线530a和530b。在自时间T1以来已经过预定时间之后，在驱动信号PC0R中，信号值从高电平改变为低电平。

在时间T2，驱动信号SEL（n）从低电平改变为高电平。因此，成像区域102中的通过移动平均化处理获得的第二信号被输出到输出线530a。

随后，在时间T3，在驱动信号SHA、驱动信号SW1和驱动信号SW3中的每一个中，信号值从低电平改变为高电平。因此，列放大电路600a放大从输出线530a接收到的第二信号，并且将放大信号输出到节点620s。从列放大电路600a输出的放大信号被存储在电容器C1和电容器C3中。在自时间T3以来已经过预定时间之后，在驱动信号SHA、驱动信号SW1和驱动信号SW3中的每一个中，信号值从高电平改变为低电平。

在时间T4，在驱动信号SW1和驱动信号SW2中，信号值从低电平改变为高电平。因此，电容器C1中存储的信号（即，基于第二信号的放大信号）以及电容器C2中存储的信号（即，基于第二信号的放大信号）在节点620s处被平均化。在此情况下，在时间T3读出的信号被存储在电容器C1中。另一方面，从第（n-1）行（即，前一读取行）生成的信号被存储在电容器C2中。更具体而言，在时间T4，从第（n-1）行生成的第二信号和从第n行生成的第二信号被平均化。在自时间T4以来已经过了预定时间之后，在驱动信号SW1和驱动信号SW2中的每一个中，信号值从高电平改变为低电平。

水平传递时段从时间T5开始。更具体而言，水平扫描电路依次输出驱动信号CSEL。因此，节点620s的信号被电容性地分割，并且被输出到水平输出线570s。输出单元106将被输出到水平输出线570s的信号输出到设置在图像拾取装置外部的外部器件。

接下来，在时间T6，驱动信号PC0R从低电平改变为高电平。因此，反馈开关670接通，并且列放大电路600a和600b被复位。在此情况下，预定电压被施加到输出线530a和530b。在自时间T6以来已经过了预定时间之后，在驱动信号PC0R中，信号值从高电平改变为低电平。

在时间T7中，驱动信号SEL（n+1）从低电平改变为高电平。因此，在成像区域102中通过移动平均化处理获得的信号被输出至输出线530b。

随后，在时间T8，在驱动信号SHB、驱动信号SW1和驱动信号SW2中的每一个中，信号值从低电平改变为高电平。因此，列放大电路600b将输出线530b的第二信号放大，并且将放大信号输出至节点620s。然后，从列放大电路600b输出的放大信号被存储在电容器C1和电容器C2中.在自时间T8以来已经过了预定时间之后，在驱动信号SHB、驱动信号SW1和驱动信号SW2中的每一个中，信号值从高电平改变为低电平。

在时间T9，在驱动信号SW1和驱动信号SW3中的每一个中，信号值从低电平改变为高电平。因此，电容器C1中存储的信号（即，基于第二信号的放大信号）以及电容器C3中存储的信号（即，基于第二信号的放大信号）在节点620s处被平均化。在此情况中，在时间T8读出的信号被存储在电容器C1中。另一方面，在时间T3读出的信号（即，从第（n-1）行（即，前一读取行）生成的信号）被存储在电容器C2中。更具体而言，在时间T4，从第n行生成的第二信号以及从第（n+1）行生成的第二信号被平均化。在自时间T4以来已经过了预定时间之后，在驱动信号SW1和驱动信号SW2中的每一个中，信号值从高电平改变为低电平。

水平传递时段在时间T10开始。更具体而言，水平扫描电路依次输出驱动信号CSEL。因此，节点620s的信号被电容性地分割，并且被输出到水平输出线570s。输出单元106将被输出到水平输出线570s的信号输出到设置在图像拾取装置外部的外部器件。

在本示例性实施例中，当驱动信号SEL（n-1）、SEL（n）、SEL（n+1）、SEL（n+2）…从低电平改变为高电平时，第二信号Sn-1、Sn、Sn+1、Sn+2…被从成像区域102依次输出。在本示例性实施例中，信号处理单元依次输出通过将第二信号Sn-1和Sn进行平均而获得的第三信号、通过将第二信号Sn和Sn+1进行平均而获得的第三信号、通过将第二信号Sn+1和Sn+2进行平均而获得的第三信号…。换句话说，信号处理单元执行移动平均化处理。

如上所述，在本示例性实施例中，通过移动平均化处理从成像区域102获得的多个第二信号进一步经受要由信号处理单元105执行的移动平均化处理。除了第一到第四示例性实施例中的任一个的效果之外，上述配置还实现了减小可由高频分量导致的噪声（例如，波纹）的效果。

[第六实施例]

下文描述本发明的第六示例性实施例。第六示例性实施例的特征在于还没有经受相加或平均化处理的第一信号被从成像区域输出到信号处理单元，并且信号处理单元对接收的第一信号执行移动平均化处理。在本示例性实施例中，各列电路包含至少两个电容器。然后，得自在从第一时间到第二时间的时段期间存储的电荷的第一信号被从像素并行输出至两个电容器。在本示例性实施例中，图像拾取装置执行滚动快门类型的操作，其特征在于曝光时段在各个行中不同地开始和结束。因此，信号处理单元对于各个行依次执行移动平均化处理，而不对于所有像素的信号一次全部地执行移动平均化处理。

图13是示出根据本示例性实施例的图像拾取装置101的整体布置的框图。图像拾取装置101可被构造成具有半导体基板的一个芯片。图像拾取装置101包含在成像区域102中布置的多个像素。此外，图像拾取装置101包含控制单元103。控制单元103可提供控制信号，并且可向垂直扫描单元104、信号处理单元105和输出单元106施加电源电压。

图13示出在成像区域102中设置的九个像素500a至500i，但是在成像区域102中可设置多个像素500。在本示例性实施例中，这些像素500被以矩阵图案布置。更具体而言，上述九个像素500a至500i构成具有三行三列的矩阵。每一行包含可被垂直扫描单元104并行控制的一组像素。每一列包含在与行的方向不同的方向上设置的一组像素。构成每一列的像素组共同地使用一个或多个输出线。在本示例性实施例中，如果多个像素可在成像区域102中被一维或二维地布置，则不总是必须以矩阵图案布置多个像素。

垂直扫描单元104可向成像区域102中布置的多个像素提供驱动信号。例如，垂直扫描单元104对于每一像素行或者对于多个像素行提供驱动信号。垂直扫描单元104可由移位寄存器或地址记录器构成。

信号处理单元105包含列电路、水平扫描电路560和水平输出线。列电路中的每一个包含一个或多个电路块。电路块例如是信号存储部、列放大电路、噪声移除单元或AD转换单元。水平扫描电路560可由移位寄存器或地址记录器构成。要被输出到水平输出线的信号可以是模拟信号或数字信号。

输出单元106可输出经由水平输出线传送至设置于图像拾取装置101外部的外部器件的信号。输出单元106包含缓冲器或放大电路。

垂直扫描单元104、信号处理单元105和输出单元106被设置在成像区域102之外。更具体而言，成像区域102的边界位于各个像素中包含的元件与构成垂直扫描单元104、信号处理单元105或输出单元106的元件之间。例如，成像区域102的边界可以是在最外侧像素中包含的元件与构成垂直扫描单元104、信号处理单元105或输出单元106的元件之间延伸的元件分离部。

在图13中，如果必须有区别地描述单独的像素，则使用附图标记与附图中所示的字符的组合来表达各像素（例如，像素500a）。如果无需区分单独的像素，则简单地，仅使用附图标记（例如，像素500）来表达各像素。此外，多个像素500中的每一个中包含的元件在这些元件的功能彼此相似的情况下被分配相同的附图标记。如果必须有区别地描述单独的元件，对应于包含要被区分的该元件的像素的字符与附图标记一起作为后缀。例如，像素500a中包含的元件被添加字符“a”作为后缀，字符“a”跟随它们的附图标记。

图13示出像素500（更具体地，像素500a）的等效电路。另一像素的等效电路与像素500a的电路相同。

像素500包含光电转换部501、传递晶体管502、放大晶体管503、复位晶体管504、和选择晶体管505。在图13中，电源电压被施加给节点VDD。

光电转换部501将入射光转换成信号电荷（电子或空穴）。所示的光电转换部501的示例是光电二极管。传递晶体管502可将放电转换部501的电荷传递至放大晶体管503的输入节点506。放大晶体管503和电流源电路504中包含的电流源协作地构成源跟随器电路。复位晶体管504可将被施加到放大晶体管503的输入节点506的电压复位。选择晶体管505可选择像素作为第一信号的输出目的地。放大晶体管503的输入节点506包含浮置扩散区（下文，被称为“FD区域”）。光电转换部501的电荷可经由传递晶体管被传递至FD区域。此外，作为修改的实施例，输入节点560可包含与FD区域连接的布线。

在本示例性实施例中，传递晶体管502、放大晶体管503、复位晶体管504和选择晶体管505是MOS晶体管。这些晶体管可由其它类型的晶体管（例如，双极性晶体管）构成。

控制线连接到传递晶体管502、复位晶体管504和选择晶体管505各自的控制节点。垂直扫描单元104将驱动信号TX、驱动信号RES和驱动信号SEL供给各个控制线。在图13中，后缀（n）指示驱动信号被供给第n行中的像素，并且后缀（n+1）指示驱动信号被供给第n+1行中的像素。

多个输出线530被设置在成像区域102中，以使得第一信号被从多个像素500时间分割地输出到各个输出线530。此外，电流源电路540中包含的电流源与输出线530电气连接。此外，输出线530与信号处理电路105（即，下一级）电气连接。

接下来，描述列电路的详细配置。图14示出列电路的等效电路。尽管图14示出仅两列的列电路，但是可对于成像区域102中布置的多个像素列设置多个列电路。在图14中，与图13所示的那些构成部件相似的构成部件由相同附图标记指示。

从成像区域102中的各像素500生成的第一信号被输出至相关联的输出线530。每一列放大电路600放大对应的输出线530的第一信号，并且将放大信号输出至后续电路。从列放大电路600输出的放大信号是第一信号。列放大电路600包含运算放大器660，电容器610、电容器680和反馈开关670。

输出线530经由电容器610电气连接到运算放大器660的反相输入端子。预定电压VC0R被施加到运算放大器660的非反相输入端子。反馈开关670和电容器680被设置在运算放大器660的反相输入端子和输出端子之间，作为并行电气路径。控制线连接到反馈开关670的控制节点。驱动信号PC0R被供给反馈开关670的控制节点。列放大电路600的输出节点经由采样保持开关（下文被称为SH开关）700电气连接到信号存储部。

信号存储部包含节点620、节点630、节点631、节点640、三个电容器C1至C3，以及四个（第一至第四）开关SW1至SW4。列放大电路600的输出节点经由SH开关700电气连接到节点620。电容器C1的一个端子电气连接到节点620。接地电压被供给电容器C1的另一端子。

第一开关SW1设置在节点620和节点630之间的电气路径中。此外，第二开关SW2设置在节点620和节点631之间的电气路径中。节点630电气连接到电容器C2的一个端子。接地电压被施加到电容器C2的另一端子。电容器C3的一个端子电气连接到节点631。接地电压被施加到电容器C3的另一端子。此外，节点630经由第三开关SW3电气连接到节点640。节点631经由第四开关SW4电气连接到节点640。

节点640经由水平传递开关650电气连接到水平输出线570s。水平传递开关650可由图13所示的水平扫描电路560所供给的驱动信号CSEL控制。水平输出线570s电气连接到输出单元106。

随后，下文参照图15详细描述根据本示例性实施例的移动平均化处理方法。图15示出图13中示出的像素500a、500d和500g以及图13中未示出的像素500j的示意性布局。像素500a、500d和500g以及像素500j是同一列中包含的多个像素。像素500a被包含在第（n-1）行中。像素500d被包含在第n行中。像素500g被包含在第（n+1）行中。然后，像素500j被包含在第（n+2）行中。

在本示例性实施例中，得自在从第一时间到第二时间的时段期间在像素500a中存储的电荷的多个第一信号S（n-1）被从像素500a输出。第一信号S（n-1）被存储在列电路的电容器C1以及电容器C2中。更具体而言，得自在同一时段期间存储的电荷的第一信号S（n-1）被输出两次。

接下来，得自在从第一时间到第二时间的时段期间在像素500d中存储的电荷的多个第一信号Sn被从像素500d输出。第一信号Sn被存储在电容器C1和电容器C3中。这样，从像素500d生成的第一信号Sn被输出两次。

在此情况下，从第（n-1）行（即，紧邻的前一行）中的像素生成的第一信号S（n-1）被存储在电容器C2中。因此，存储在电容器C2中的第一信号和存储在电容器C1中的第一信号Sn被平均化。因此，可获得第二信号S（n-1）+Sn。

接下来，得自在从第一时间到第二时间的时段期间在像素500g中存储的电荷的多个第一信号S（n+1）被从像素500g输出。第一信号S（n+1）被存储在电容器C1和电容器C2中。如上所述，从像素500g生成的第一信号S（n+1）被输出两次。

在此情况中，从第n行（即，紧邻的前一行）中的像素生成的第一信号Sn被存储在电容器C3中。因此，存储在电容器C3中的第一信号和存储在电容器C1中的第一信号S（n+1）被平均化。因此，可获得第二信号Sn+S（n+1）。

如上所述，在信号读取操作中，正被从各像素读取的第一信号被输出到三个电容器中的两个电容器。然后，通过将从紧接的前一行读取的第一信号与新的行中读取的第一信号进行平均来执行移动平均处理。结果，可获得多个第二信号。

在图15中，黑点6和白点7中的每一个代表信号的信号质心。第一信号S（n-1）、Sn、S（n+1）和S（n+2）是平均化前的信号，它们分别具有信号质心6a、6b、6c和6d。第二信号S（n-1）+Sn、Sn+S（n+1）和S（n+1）+S（n+2）是平均化后的信号，它们分别具有信号质心7ab、7bc和7cd。如图15所示，平均化前的信号的信号质心6的间距P1等于平均化后的信号的信号质心7的间距P2。换句话说，在平均化处理之前和之后，采样间距保持相同。在另一角度，关于列方向上的每单位长度中包含的信号质心的数目，平均化前的信号的信号质心6与平均化后的信号的信号质心7相似。

下文参照图16详细描述根据本示例性实施例的执行移动平均化处理的驱动方法。图16是示出根据本示例性实施例的驱动信号的时序图。驱动信号SEL被供给与选择晶体管505的控制节点连接的控制线。驱动信号RES被供给与复位晶体管504的控制节点连接的控制线。驱动信号TX被供给与传递晶体管502的控制节点连接的控制线。驱动信号CLAMP被供给与箝位晶体管264的控制节点连接的控制线。

驱动信号PC0R被供给与反馈开关670连接的控制线。驱动信号SH被供给与SH开关700的控制节点连接的控制线。驱动信号SW1至SW4分别被供给与第一至第四开关SW1至SW4的控制节点连接的控制线。驱动信号CSEL被供给与水平传递开关650的控制节点连接的控制线。

在本示例性实施例中，垂直扫描单元104供给驱动信号SEL、驱动信号RES和驱动信号TX。控制单元103提供驱动信号PC0R、驱动信号SH和驱动信号SW1至SW4。此外，水平扫描电路供给驱动信号CSEL。

各驱动信号可取得至少两个（例如，高电平和低电平）值。如果高电平驱动信号被供给晶体管或者供给开关，则该晶体管或开关接通。如果低电平驱动信号被供给晶体管或者供给开关，则该晶体管或开关关断。

在时间T1之前，电荷被存储在第n行中的各像素（即，图13中所示的像素500d至500f）以及第（n+1）行中的各像素（即，图13中所示的像素500g至500i）的光电转换部501中。各个像素中开始电荷存储的时间是第一时间。此外，第（n-1）行（即，前一行）中的像素的第一信号S（n-1）被存储在电容器C3中。然后，驱动信号SEL（n）从低电平改变为高电平，以读取第n行中的像素的第一信号Sn。其它驱动信号被保持处于低电平。

在从时间T1到时间T6的时段期间，第n行中的各像素的第一信号被对应的列电路读出。在时间T1，驱动信号RES（n）从低电平改变为高电平。因此，复位晶体管504d至504f中的每一个接通，并且放大晶体管503d至503f的各个输入节点506d至506f的电压被复位。在自时间T1以来已经过了预定时间之后，在驱动信号RES（n）中，信号值从高电平改变为低电平。

在时间T2，在驱动信号PC0R中，信号值从低电平改变为高电平。因此，反馈开关670接通，并且列放大电路600被复位。在自时间T2以来已经过了预定时间之后，在驱动信号PC0R中，信号值从高电平改变为低电平。在此情况下，复位电平信号（即，像素的信号正处于复位状态）被输出至输出线530。当反馈开关670关断时，复位电平信号被电容器610箝位。

在时间T3，在驱动信号TX（n）中，信号值从低电平改变为高电平。因此，各个光电转换部501d至501f中存储的电荷被传递。然后，放大晶体管503d至503f将得自被传递的电荷的信号输出到输出线530。更具体而言，第一信号被输出到输出线530。在自时间T3以来已经过了预定时间之后，在驱动信号TX（n）中，信号值从高电平改变为低电平。传递晶体管502d至502f关断的时间是已对于像素500d至500f设定的第二时间。

在时间T4，在驱动信号SH和驱动信号SW2中的每一个中，信号值从低电平改变为高电平。因此，SH开关700和第二开关SW2中的每一个接通。然后，列放大电路600将从第n行中的像素生成的第一信号Sn输出到电容器C1和电容器C3。在此情况中，前一行中的第一信号S（n-1）被存储在电容器C2中。在自时间T4以来已经过了预定时间之后，在驱动信号SH和驱动信号SW2中的每一个中，信号值从高电平改变为低电平。

在时间T5，在驱动信号SW1和驱动信号SW3中的每一个中，信号值从低电平改变为高电平。因此，第一开关SW1和第三开关SW3中的每一个接通。因而，被存储在电容器C2中的前一行中的第一信号S（n-1）以及在时间T4被存储在电容器C1中的从第n行中的像素生成的第一信号Sn被在节点640处电容性地分割和平均化。因此，可获得第二信号。在自时间T5以来已经过了预定时间之后，在驱动信号SW1和驱动信号SW3中的每一个中，信号值从高电平改变为低电平。

随后，水平传递时段在时间T6开始。当驱动信号CSEL依次从低电平改变为高电平时，多个第二信号可被输出到水平输出线570s。在此情况下，在水平传递时段开始之前，在驱动信号SEL（n）中，信号值从高电平改变为低电平。

随后，在从时间T7到时间T12的时段期间，第（n+1）行中的各像素的第一信号被对应的列电路读出。在时间T7，驱动信号RES（n+1）从低电平改变为高电平。因此，复位晶体管504g至504i中的每一个接通，并且放大晶体管503g至503i的各个输出节点506g至506i的电压被复位。在自时间T7以来已经过了预定时间之后，在驱动信号RES（n+1）中，信号值从高电平改变为低电平。

在时间T8，在驱动信号PC0R中，信号值从低电平改变为高电平。因此，反馈开关670接通，并且列放大电路600被复位。在自时间T8以来已经过了预定时间之后，在驱动信号PC0R中，信号值从高电平改变为低电平。在此情况下，复位电平信号（即，像素的信号正处于复位状态）被输出至输出线530。当反馈开关670关断时，复位电平信号被电容器610箝位。

在时间T9，在驱动信号TX（n+1）中，信号值从低电平改变为高电平。因此，各个光电转换部501g至501i中存储的电荷被传递。然后，放大晶体管503g至503i将得自被传递的电荷的信号输出到输出线530。更具体而言，第一信号被输出到输出线530。在自时间T9以来已经过了预定时间之后，在驱动信号TX（n+1）中，信号值从高电平改变为低电平。传递晶体管502g至502i关断的时间是已对于像素500g至500i设定的第二时间。

在时间T10，在驱动信号SH和驱动信号SW1中的每一个中，信号值从低电平改变为高电平。因此，SH开关700和第一开关SW1中的每一个接通。然后，列放大电路600将从第（n+1）行中的像素生成的第一信号S（n+1）输出到电容器C1和电容器C2。在此情况中，前一行中的第一信号Sn被存储在电容器C3中。在自时间T10以来已经过了预定时间之后，在驱动信号SH和驱动信号SW1中的每一个中，信号值从高电平改变为低电平。

在时间T11，在驱动信号SW2和驱动信号SW4中的每一个中，信号值从低电平改变为高电平。因此，第二开关SW2和第四开关SW4中的每一个接通。因而，被存储在电容器C3中的前一行中的第一信号Sn以及在时间T10被存储在电容器C1中的从第（n+1）行中的像素生成的第一信号S（n+1）被在节点640处电容性地分割和平均化。因此，可获得第二信号。在自时间T11以来已经过了预定时间之后，在驱动信号SW2和驱动信号SW4中的每一个中，信号值从高电平改变为低电平。

随后，水平传递时段在时间T12开始。当驱动信号CSEL依次从低电平改变为高电平时，多个第二信号可被输出到水平输出线570s。在此情况下，在水平传递时段开始之前，在驱动信号SEL（n+1）中，信号值从高电平改变为低电平。对于随后的行重复在从时间T1至时间T12的时段期间执行的上述操作。

如上所述，根据本示例性实施例的图像拾取装置以对于多个像素的第一信号执行移动平均化处理的方式进行操作。更具体而言，根据本示例性实施例的图像拾取装置以如下方式将两个像素的信号进行平均，即使得通过该平均化处理所获得的第二信号的信号质心间距与该像素的对齐间距相等。根据上述配置，可获得包含较少量的可由高频分量导致的噪声（例如，波纹）的信号。

此外，根据本示例性实施例的图像拾取装置以输出得自在同一曝光时段期间存储的电荷的多个第一信号的方式进行操作。因此，要在平均化处理中使用的多个第一信号是得自在同一存储时段期间获得的电荷的信号。与使用曝光时段不同的信号执行相加或平均化处理的情况相比，上述配置可用于有效地防止图像质量劣化。

此外，在本示例性实施例中，图像拾取装置在内部执行移动平均化处理。根据图13所示的示例，移动平均化处理由除输出单元106之外的图像拾取装置的所有构成部件执行。因此，不必须对从图像拾取装置输出的图像信号执行附加的处理。结果，图像拾取装置可快速完成图像捕获操作。图像拾取系统的整体配置可被小型化。

此外，在本示例性实施例中，信号处理单元被配置为执行移动平均化处理。这样的配置可用于使得移动平均化处理可在不受像素的配置负面影响的情况下被执行。换句话说，由于设计像素布局的自由度增加，因此可预期灵敏度和保护度改进。

在本示例性实施例中，描述了要被应用于第（n-1）行至（n+2）行的驱动操作，其中“n”是任意整数。此外，在本示例性实施例中执行的平均化处理被应用于相邻的两行。如在第二和第三示例性实施例中描述的，对于每m行执行该平均化处理是有用的。特别地，对于每m行执行平均化处理可被用于彩色图像拾取装置，其中“m”是任意自然数。

[第七示例性实施例]

下文描述根据本发明的第七示例性实施例。第七示例性实施例的特征在于还未经受相加或平均化处理的信号被从成像区域输出到信号处理单元，并且信号处理单元对接收到的信号执行平均化处理。在本示例性实施例中，信号处理单元包含至少两个电容器。然后，得自在从第一时间到第二时间的时段期间存储的电荷的信号被从像素并行输出到两个电容器。在本示例性实施例中，图像拾取装置执行滚动快门类型的操作，该操作的特征在于曝光时段在各个行中不同地开始和结束。因此，信号处理单元对于各个行依次执行移动平均化处理，而不对于所有像素的信号一次全体地执行移动平均化处理。

此外，在本示例性实施例中，信号处理单元中包含的信号存储部与第六示例性实施例中所描述的配置不同。更具体而言，为了去除列放大电路的偏离，信号存储部被配置为存储当列放大电路被复位时的输出。为此，本示例性实施例中的特征如果没有在第六示例性实施例中被描述则在下文被详细描述，并且当特征已经在第六实施例中被描述时，它们的多余描述将被省略。

根据本示例性实施例的图像拾取装置的整体配置与第六示例性实施例中描述的那些相似。更具体而言，图13是示出根据本示例性实施例的图像拾取装置的框图。根据本示例性实施例的图像拾取装置具有与第六实施例中描述的那些相似的成像区域102和像素500。

接下来，下文描述列电路的详细配置。图17示出列电路的等效电路。尽管图17示出仅一列的列电路，但是对于成像区域102中布置的多个像素列可设置多个列电路。在图17中，与图14所示的构成部件相似的构成部件被用相同的附图标记指示。

来自成像区域102中的各像素500的信号被输出到相关联的输出线530。各列放大电路600将对应的输出线530的信号进行放大，并且将放大信号输出到后续电路。列放大电路600包含运算放大器660、电容器610、电容器680、和反馈开关670。列放大电路600具有与图14所示的配置相似的配置，因此其的多余描述将被省略。

在本示例性实施例中，信号存储部包含节点620s、节点620n、第六电容器C1s、C2s、C3s、C1n、C2n和C3n，以及存储器选择开关630a至630c。

列放大电路600的输出节点经由SH开关700电气连接到节点620s.此外，列放大电路600的输出节点经由SH开关701电气连接到节点620n。

节点620s分别经由存储器选择开关630a至630c电气连接到电容器C1s、C2s和C3s。节点620n分别经由存储器选择开关630a至630c电气连接到电容器C1n、C2n和C3n。

节点620s经由水平传递开关650s电气连接到水平输出线570s。节点620n经由水平传递开关650n电气连接到水平输出线570n。水平传送开关650s和650n可通过图13中所示的水平扫描电路560所供给的驱动信号CSEL被控制。水平输出线570s和水平输出线570n电气连接到输出单元106。输出单元106对于经由水平输出线570s接收的信号以及经由水平输出线570n接收的信号执行差分处理。

在本示例性实施例中，两个SH开关700和701被以如下方式控制，即偏差信号（offset signal）（即，指示列放大电路的复位状态的信号）以及基于从像素生成的信号的通过列放大电路输出的放大信号可被存储在信号存储部中。当输出单元106对于放大信号和差分信号执行差分处理时，列放大电路的偏差分量可被从输出信号去除。结果，可降低噪声。

随后，根据本示例性实施例的移动平均化处理方法类似于第六示例性实施例中描述的方法。更具体而言，图15示出根据本示例性实施例的移动平均化处理方法。尽管其的详细多余描述将被省略，但是在图15中所示的移动平均化处理方法中，各像素的信号被输出至三个电容器中的两个电容器。然后，在移动平均化处理中，紧接的前一读取行的信号和新的读取行的信号被平均化。

在本示例性实施例中，存储器选择开关SW1至SW3被控制以便选择信号处理单元中包含的三个电容器C1至C3中的两个电容器，该两个电容器存储从列放大电路600输出的信号。此外，存储器选择开关SW1至SW3被控制以选择要经受平均化处理的两个信号。控制单元103将驱动信号SW1至SW3供给存储器选择开关SW1至SW3的控制节点以便实现上述操作。

在图15中，黑点6和白点7中的每一个代表信号的信号质心。第一信号S（n-1）、Sn、S（n+1）和S（n+2）是平均化前的信号，它们分别具有信号质心6a、6b、6c和6d。第二信号S（n-1）+Sn、Sn+S（n+1）和S（n+1）+S（n+2）是平均化后的信号，它们分别具有信号质心7ab、7bc和7cd。如图15所示，平均化前的信号的信号质心6的间距P1等于平均化后的信号的信号质心7的间距P2。在另一角度，关于列方向上的每单位长度中包含的信号质心的数目，平均化前的信号的信号质心6与平均化后的信号的信号质心7相似。

如上所述，在本示例性实施例中，信号存储部被配置为存储指示列放大电路的复位状态的输出，以去除列放大电路的偏离。因此，除了第六示例性实施例中所描述的效果之外，本示例性实施例实现了降低噪声的效果。

[第八实施例]

下文描述本发明的第八示例性实施例。在第八示例性实施例中，信号处理单元包含模拟/数字转换电路（下文被称为AD转换单元）。AD转换单元将第一信号转换成数字信号，并且将转换后的信号输出两次。移动平均化处理包含对数字信号进行相加。

根据本示例性实施例的图像拾取装置的整体配置类似于第一到第七示例性实施例中所描述的图像拾取装置的整体配置。例如，图13是示出图像拾取装置的整体配置的框图。根据本示例性实施例的图像拾取装置与第一到第七示例性实施例中所描述的图像拾取装置的不同之处在于信号处理单元105的配置。信号处理单元105具有以下配置，并且执行以下操作。其它配置的多余描述将被省略。

图18A是示出可被设置在根据本示例性实施例的图像拾取装置的信号处理单元105中的两个列的列电路的框图。列电路的数量不限于所示出的示例。实际上，对于成像区域102中布置的多个列可设置多个列电路。

每个列电路包含AD转换单元801、输出选择器802、一对存储器M1和M2、加法器803、和水平输出总线850。AD转换单元801可将从像素输出的模拟信号转换成数字信号。输出选择器802可选择性地将AD转换单元801的数字信号输出到存储器M1或存储器M2。存储器M1和M2中的每一个可存储数字信号。加法器803可将各个存储器M1和M2中存储的数字信号相加。加法器803中相加的数字信号可被输出到水平输出总线850。

下文描述根据本示例性实施例的驱动方法。首先，各列的AD转换单元801将来自第n行中的像素（例如，图13中的像素500d至500f中的一个）的模拟信号Sn转换成数字信号SDn。

输出选择器802将数字信号SDn输出至存储器M1。存储器M1存储数字信号SDn。在此情况下，前一行中的像素的数字信号SD（n-1）被存储在另一存储器M2中。

然后，加法器803将数字信号SDn与数字信号SD（n-1）相加。为此，数字信号SDn被从存储器M1输出至加法器803。数字信号SD（n-1）被从存储器M2输出至加法器803。由此，相加到一起的数字信号SD（n-1）+SDn被输出至水平输出总线850。

随后，各列的AD转换单元801将来自第（n+1）行中的像素（例如，图13中的像素500g至500i中的一个）的模拟信号S（n+1）转换成数字信号SD（n+1）。

输出选择器802将数字信号SD（n+1）输出至存储器M2。存储器M2存储数字信号SD（n+1）。在此情况下，前一行中的像素的数字信号SDn被存储在另一存储器M1中。

然后，加法器803将数字信号SDn与数字信号SD（n+1）相加。为此，数字信号SDn被从存储器M1输出至加法器803。数字信号SD（n+1）被从存储器M2输出至加法器803。由此，相加到一起的数字信号SDn+SD（n+1）被输出至水平输出总线850。

如上所述，存储在存储器M1中的数字信号SDn被输出至加法器803两次。数字信号SDn是第一信号。如上所述，在本示例性实施例中，得自在从第一时间到第二时间的时段期间在各像素中存储的电荷的第一信号被从存储器输出至加法器两次。然后，加法器执行移动平均化处理。

图18B示出根据本示例性实施例的图像拾取装置的修改示例。各列电路包含AD转换单元801、输出选择器802以及一对加法器803和803b。根据图18B中所示的示例，输出选择器802将第一信号（即，通过AD转换单元801转换得到的数字信号）输出到加法器803a和803b。然后，在各个加法器803a和803b的复位定时图像拾取装置执行移动平均化处理。

下文简单描述根据图18B中所示的修改示例的驱动方法。在输出第n行中的像素的数字信号SDn之前，输出选择器802将加法器803a和803b中的一个进行复位。例如，输出选择器802将加法器803a进行复位。在此情况下，来自前一行中的像素的数字信号SD（n-1）被存储在加法器803b中。

随后，输出选择器802将AD转换后的数字信号SDn输出到两个加法器803a和803b。结果，数字信号SDn被存储在复位加法器803a中。另一方面，数字信号SDn和数字信号SD（n-1）在加法器803b中相加。由此，可获得加到一起的数字信号SD（n-1）+SDn。数字信号SD（n-1）+SDn被输出到水平输出总线850。

接下来，输出选择器802将加法器803b复位。然后，输出选择器802将AD转换后的数字信号SD（n+1）输出至两个加法器803a和803b两者。作为结果，数字信号SD（n+1）被存储在复位加法器803b中。另一方面，可通过将数字信号SDn和数字信号SD（n+1）相加而获得的数字信号SDn+SD（n+1）被存储在加法器803a中。

如上所述，在本示例性实施例中，输出选择器802将AD转换后的数字信号输出至两个加法器803a和803b两者，以生成得自在从第一时间到第二时间的时段期间存储的电荷的多个第一信号。然后，加法器803a和803b中的每一个执行移动平均化处理。

此外，下文参照图19详细描述本示例性实施例的另一修改实施例。图19所示的修改实施例的特征在于像素的第一信号经由两个串联的AD转换处理以输出两个数字信号作为第一信号。

图19是示出AD转换单元801的配置的框图。AD转换单元801包含比较器805、一对计数器804a和804b，以及输出选择器807。

比较器805将像素的模拟信号与基准信号进行比较。比较器805基于比较结果生成锁存脉冲，来锁存计数器804a和804b。计数器804a和804b在锁存脉冲输入的输入定时保存它们的计数值。输入选择器807选择计数器804a的计数值或计数器804b的计数值，并且将所选择的计数值输出到后续电路。

根据图19所示的示图，图像拾取装置在计数器804a和804b的复位定时执行移动平均化处理。例如，在对于第n行中的像素的模拟信号执行AD转换处理之前，图像拾取装置使计数器804a复位。在此情况中，前一行中的数字信号被存储在计数器804b中。然后，两个计数器804a和804b中的每一个开始计数。在从比较器805输出锁存脉冲时，对应于数字信号SDn的计数值被存储在计数器804a中，以及对应于加到一起的数字信号SDn+SD（n-1）的计数值被存储在计数器804b中。然后，在对接下来的第（n+1）行中的像素的模拟信号执行AD转换处理之前，图像拾取装置仅将计数器804b复位。因此，如果图像拾取装置对于第（n+1）行中的像素的模拟信号执行AD转换处理，则对应于加到一起的数字信号SDn+SD（n+1）的计数值可被存储在计数器804a中。另一方面，对应于数字信号SD（n+1）的计数值可被存储在计数器804b中。

如上所述，通过图19中所述的图像拾取装置执行的驱动操作包含对于一个模拟信号执行两个串联的AD转换处理，以输出得自在从第一时间到第二时间的时段期间存储的电荷的多个第一信号。此外，在对于两个像素的AD转换时段期间，图19中所示的图像拾取装置使得计数器继续计数，而不将任何计数器复位。因此，图19中所示的图像拾取装置可并行执行AD转换处理和数字信号相加处理两者。

如上所述，在本示例性实施例中，图像拾取装置对于多个数字信号执行移动平均化处理。因此，可实现图像拾取装置的高速驱动操作。此外，对于数字信号执行移动平均化处理在降低模拟噪声的影响方面是有效的。因此，可提高图像质量。

[第九实施例]

下文描述根据本发明的示例性实施例的图像拾取系统。图像拾取系统可以是数字静物照相机、数字摄像放像机、复印机、传真机、移动电话、车载相机或者观测卫星。图20是示出作为图像拾取系统的一个例子的数字静物照相机的框图。

图20中所示的数字静物照相机包含镜头保护筒1001、可在图像拾取装置1004上形成对象的光学图像的镜头1002、以及可调节通过镜头1002的光的量的光圈1003。已经在上述示例性实施例中被描述的图像拾取装置1004将通过镜头1002形成的光学图像转换成图像数据。图像拾取装置1004包含半导体基板，在该半导体基板上形成AD转换单元。数字静物照相机包含信号处理单元1007，该信号处理单元1007可对于从图像拾取装置1004输出的被捕获的图像数据执行各种处理，包含校正和数据压缩。此外，图20中所示的数字静物照相机包含定时产生单元1008，该定时产生单元1008可将各种定时信号输出到图像拾取装置1004和信号处理单元1007。整体控制单元1009控制要由数字静物照相机执行的各种操作。帧存储部1010临时存储图像数据。接口单元1011在记录介质上执行记录或读取。记录介质1012是执行被捕获的图像数据的记录或读取的可拆装的介质（例如，半导体存储器）。此外，接口单元1013可与外部计算机通信。在本示例性实施例中，定时信号可被从设置在图像拾取系统外的外部设备输入。图像拾取装置1004和处理从图像拾取装置1004输出的被捕获的图像信号的信号处理单元1007是要设置在图像拾取系统中的必要设备。

在本示例性实施例中，图像拾取装置1004和AD转换单元在同一半导体基板上形成。但是，图像拾取装置1004和AD转换单元可被设置在不同的半导体基板上。此外，图像拾取装置1004和信号处理单元1007可在同一基板上形成。

在本示例性实施例中，图像拾取装置1004可根据第一至第八示例性实施例中的任一个中所描述的驱动方法被驱动。如上所述，根据第一至第八示例性实施例中的任一个的驱动方法可应用于图像拾取系统。除了降低可由高频分量导致的噪声（例如，波纹）的效果之外，将本发明的示例性实施例应用于图像拾取系统还实现了提高图像质量的效果。

[第二组实施例]

通过增大用于减少由高频分量导致的噪声的光电转换单元的选择自由度，根据本发明的若干示例性实施例可提高图像质量。

在日本专利申请特开No.2006-270658中所公开的混合电荷的方法中，难以通过使用从彼此相隔一定距离设置的多个光电转换单元传送的信号来减小混淆失真。例如，可采用多个CCD以将在彼此相隔一定距离设置的多个光电转换单元中生成的电荷混合。但是，多个CCD的使用增大了驱动电压。作为替代，来自光电转换单元的电荷被传递到的多个半导体区域可以相互连接。然而，这样的配置使得电荷-电压转换效率降低。

上述技术限制可能是图像质量未能充分提高的原因。例如，混淆失真可被不充分地降低，这是因为通过使用在更宽范围上设置的多个光电转换单元，混淆失真可被有效地减小。

在一些情况下，在图像拾取装置中，用于不同颜色的滤色器被设置在邻近的光电转换单元中。优选地，在这样的彩色图像拾取装置中，通过使用来自同一颜色的多个光电转换单元的信号来减少波纹。但是，同一颜色的光电转换单元被设置为彼此相距一定距离，由此需要将彼此相隔一定距离设置的同一颜色的多个光电转换单元中生成的电荷进行混合。也就是说，在现有技术中，难以通过使用来自同一颜色的多个光电转换单元的信号减少波纹。

尽管提及了非相加和相加之间的切换，但是日本专利申请特开No.2003-009003公开了通过固定像素的组合执行的相加，由此，如上所述地可能不充分地提高图像质量。

根据本发明的若干示例性实施例提供了一种图像拾取装置，该图像拾取装置通过增大用于减少由高频分量导致的噪声的光电转换单元的选择自由度来获得提高的图像质量。

将参照图21A描述本公开的主要部分。图21A是示出本公开的特征部分的概念图。根据本发明的示例性实施例中的图像拾取装置具有多个像素。各像素包含光电转换单元2002、输出基于在光电转换单元2002中生成的电荷的信号的放大单元2003、以及保持从放大单元输出的信号的存储单元2004。三个像素2001a、2001b和2001c在图21A中被示出。一个或多个像素可被设置在像素2001a和像素2001b之间，或者像素2001a和2001b可彼此邻近。类似地，一个或多个像素可被设置在像素2001b和像素2001c之间，或者像素2001b和2001c可彼此邻近。

根据本发明的示例性实施例中的图像拾取装置包含连接单元2005，该连接单元2005使多个限速中包含的存储单元2004彼此相连。连接单元2005包含开关。图21A示出连接单元2005包含开关2005a和开关2005b的情况，该开关2005a使像素2001a和像素2001b中包含的存储单元2004连接，该开关2005b使像素2001b和像素2001c中包含的存储单元2004连接。在开关接通时，多个像素中的存储单元2004相互电气连接。另一方面，当开关关断时，多个像素中的存储单元2004电气关断或者变得不导通。例如，开关包含晶体管。在多个存储单元2004彼此连接时，多个存储单元2004中保持的信号被相加或平均化。

连接单元2005使多个像素的不同组合中包含的存储单元2004彼此相连，下文将参照图21B至21C对此进行描述。在图21B和21C中，同一附图标记被分配给与图21A中的相同的部件。图21B和21C示意性地示出开关2005a和开关2005b的状态（接通或关断）。

像素2001a和像素2001b构成多个像素的第一组合。像素2001b和像素2001c构成多个像素的第二组合，该第二组合与第一组合不同。图21B示出多个像素的第一组合中包含的存储单元2004彼此连接的状态。具体而言，在图21B中，开关2005a接通而开关2005b关断，使得像素2001a中的存储单元2004电气连接到像素2001b中的存储单元2004。另一方面，像素2001c中的存储单元2004没有连接到像素2001a和2001b中的存储单元2004。图21C示出多个像素的第二组合中包含的存储单元2004彼此连接的状态。具体而言，在图21C中，开关2005a关断而开关2005b接通，使得像素2001b中的存储单元2004电气连接到像素2001c中的存储单元2004。另一方面，像素2001a中的存储单元2004没有连接到像素2001b和2001c中的存储单元2004。

这里，第一组合中包含的像素2001a没有被包含在第二组合中，而第二组合中包含的像素2001c没有被包含在第一组合中。像素2001b被包含在第一和第二组合两者中。换句话说，第一组合包含第二组合中包含的像素和第二组合中没有包含的像素两者，而第二组合包含第一组合中包含的像素和第一组合中没有包含的像素两者。连接单元2005使这两个不同组合中的多个像素中包含的存储单元2004互连。

如前文所述，连接单元2005使根据本发明的示例性实施例的图像拾取装置中的多个像素中包含的存储单元2004互连。彼此相隔一距离设置的多个像素中的存储单元2004由此可通过在预定位置提供开关和布线而被容易地连接。例如，连接单元2005可容易地连接同一颜色的两个像素，在该两个像素之间设置有不同颜色的像素。存储单元2004的电容也被认为由于连接相距一距离的像素的长布线而增大。但是，存储单元2004设置在放大单元2003的后一级，因此保持被放大单元2003放大的信号。结果，信号幅值的减小可被抑制，由此实现高的信噪比。

放大单元2003输出基于光电转换单元2002中生成的电荷的量的电压信号或电流信号。放大单元2003包含晶体管。具体而言，放大单元2003可以是源跟随器电流，共源电路、或者差分放大器电路。放大单元2003还可以被配置为使得多个电流以级联方式连接。

存储单元2004包含例如电容。存储单元2004可包含一个或多个电容。当存储单元2004包含一个电容时，由于像素中的电路的规模减小，因而存储转换单元2002可具有增大的孔径比。要连接的像素的组合也可在此情况下通过选择性地接通如图21B和21C中所示出的开关而被改变。

当存储单元2004包含多个电容时，由于在多个电容中可保持具有相同累积时间的信号，因此图像拾取装置可提供高性能和高图像质量。例如，如图21D所示，像素2001b中的存储单元2004可包含两个电容2004a和2004b，在此情况下电容2004a和2004b两者保持从放大单元2003输出的信号。电容2004a经由开关2005a连接到像素2001a中的存储单元2004。电容2004b经由开关2005b连接到像素2001c中的存储单元2004。因此，作为在累积时段中获得的像素2001a中的信号与像素2001b中的信号进行平均或相加的结果的信号、以及作为在同一累积时段中获得的像素2001b中的信号与像素2001c中的信号进行平均或相加的结果的信号这两者都可被获得。与获得作为具有不同累积时间的信号的不同组合的平均化或相加的结果的信号的情况相比，结果，可获得高质量图像。

开关2005a和开关2005b可同时接通，如图21D所示，从而像素2001a中的存储单元2004连接到像素2001b中的存储单元2004，同时像素2001b中的存储单元2004连接到像素2001c中的存储单元2004。即使当这两个开关被同时接通时，像素2001a中的存储单元2004也没有连接到像素2001c中的存储单元2004，这是因为像素2001b中的像素单元2004包含两个电容2004a和2004b，其中电容2004a连接到开关2005a并且电容2004b连接到开关2005b。这意味着像素的两个不同组合中包含的存储单元可同时连接。

现在将描述本发明的示例性实施例。应指出，本发明并不就局限于下文所述的示例性实施例。在不背离本发明的精神的情况下包含修改的配置的修改实施例也被包含在本发明中。此外，在其中以下示例性实施例中的任一个中的各元件添加到另一示例性实施例中或者被另一示例性实施例的元件替代的示例被视为本发明的一部分。

[第十实施例]

将描述根据本发明的图像拾取装置的示例性实施例。本示例性实施例中的各像素中的存储单元包含第一电容和第二电容。在一个像素内，第一电容连接到第一组合中包含的多个像素中的存储单元，而第二电容连接到第二组合中包含的多个像素中的存储单元。

图22是示出本示例性实施例的图像拾取装置的整体框图。图像拾取装置2101可由单个芯片形成，同时使用半导体基板。图像拾取装置2101包含图像拾取区域2102中设置的多个像素。图像拾取装置2101进一步包含控制单元2103。控制单元2103将控制信号、电源电压等供给垂直扫描单元2104、信号处理单元2105和输出单元2106。

垂直扫描单元104将驱动信号供给图像拾取区域2102中设置的多个像素。典型地对于每一像素行或者多个像素行供给驱动信号。垂直扫描单元2104可由移位寄存器或地址记录器形成。

信号处理单元2105包含列电路、水平扫描电路和水平输出线。列电路中的每一个包含多个电路块，该电路块接收来自通过垂直扫描单元2104选择的像素行中包含的多个像素的信号。每一电路块可由信号保持单元、放大电路、降噪单元和模数转换电路中的任一个、全部或组合来形成。这些电路可被用于处理数字信号或者模拟信号。水平扫描电路可由移位寄存器或地址记录器构成。

输出单元2106输出经由水平输出线传送至图像拾取装置1101外部的信号。输出单元2106包含缓冲器或放大电路。

垂直扫描单元2104、信号处理单元2105和输出单元2106被设置在图像拾取区域2102之外。也即是说，图像拾取区域2102的边界被形成于像素中包含的元件与垂直扫描单元2104、信号处理单元2105或输出单元2106中包含的元件之间。作为替代，当多个像素被二维设置时，图像拾取区域2102的边界可由连接设置在最外周的像素中的光电转换单元的线设置。

图23示出根据本示例性实施例的图像拾取装置的等效电路，图23由图23A和23B构成。尽管图23中示出十六个像素2201，但是图像拾取区域2201还可包含更大数量的像素2201。在本示例性实施例中，十六个像素2201被以矩阵形式布置，其中上述十六个像素2201以四行四列的矩阵形式设置。应指出，在图像拾取区域2102中，多个像素不需要以矩阵形式设置，而是可被一维或二维地设置。如图23所示，多个像素中的存储单元通过连接单元相互连接。因此，图23中的彼此邻近的两个像素不需要在实际器件中邻近。

如像素2201a的情况，为了描述起见，图中所示的附图标记和字符被组合以区分单独的像素。当不需要特别区分单独的像素时，如同像素2201的情况，像素被简单地以附图标记表示。相同的附图标记被分配给多个像素2201中的每一个中包含的并且具有相似功能的元件。当将为了描述而区分单独的元件时，单独的元件被以附图标记以及之后的与包含该元件的像素对应的字符表示。例如，像素2201a中包含的元件被以附图标记以及之后添加的字符“a”表示。

如图23所示，像素2201a、2201b、2201c和2201d被包含在第一行中。像素2201e、2201f、2201g和2201h被包含在紧接第一行的第二行中。像素2201i、2201j、2201k和2201l被包含在第三行中，并且像素2201m、2201n、2201o和2201p被包含在第四行中。此外，像素2201a、2201e、2201i和2201m被包含在第一列中。像素2201b、2201f、2201j和2201n被包含在紧接第一列的第二列中。像素2201c、2201g、2201k和2201o被包含在第三列中。像素2201d、2201h、2201l和2201p被包含在第四列中。

在本示例性实施例中，来自在每两行和两列中设置的四个像素2210的信号通过连接单元被平均化。被虚线2218、2219、2220和2221中的每一个包围的四个像素2201对应于多个像素的第一组合。例如，像素2201a、2201b、2201e和2201f形成第一组合。被虚线2222包围的四个像素2210对应于多个像素的第二组合。应指出，没有被虚线2222包围的像素2201也与未示出的像素一起被包含在第二组合中。例如，像素2201b和2201c与未示出的两个其它像素一起形成第二组合。

在根据本示例性实施例的图像拾取装置中，通过将来自多个像素2201的第一组合的信号进行平均而获得的信号以及通过将来自多个像素201的第二组合的信号进行平均而获得的信号分别被输出至输出线2216和2217。被输出至输出线2216和2217的信号然后被传送至后一级中设置的信号处理单元2105。四个像素2201的第一组合的质心与四个像素2201的第二组合的质心在行方向和列方向两者上都偏移一个像素。具有被降低的由高频分量导致的噪声（诸如，波纹）的图像可作为以已知方法对这些信号进行合成的结果而被获得。

现在将详细描述图像拾取装置中的各部分。像素2201包含光电转换单元2202、复位晶体管2203、第一放大晶体管2204、电流源2205、第一电容2206、第二电容2207、第一采样-保持开关（下文被称为SH开关）2208和第二SH开关2209。如图23中所示，基准电压（例如，地电压）被施加给节点VSS，而电源电压被施加给节点VDD。

光电转换单元2202可将入射光转换成信号电荷（电子或空穴）。光电二极管被示出作为光电转换单元2202的示例。复位晶体管2203将光电转换部2202和第一放大晶体管204的输入节点两端的电压复位。第一放大晶体管2204和电流源2205一起构成源跟随器电路。第一放大晶体管2204的控制节点对应于放大单元的输入节点。第一放大晶体管2204的两个主节点之一对应于放大单元的输出节点。像素2201中的放大单元包含第一放大晶体管204。第一放大晶体管204的输出节点经由第一SH开关2208连接到第一电容2206，使得从第一放大晶体管2204输出的信号被保持在第一电容2206中。第一放大晶体管2204的输出节点还经由第二SH开关2209连接到第一电容2207，使得从第一放大晶体管2204输出的信号被保持在第二电容2207中。像素2201中的存储单元包含第一和第二电容2206和2207以及第一和第二SH开关2208和2209。

在本示例性实施例中，第二放大晶体管2210、第三放大晶体管2211、第一选择晶体管2212和第二选择晶体管2213被设置在四个像素2201之一中。

第二放大晶体管2210连接到输出线2216。输出线2216连接到电流源2214。第二放大晶体管2210与电流源2214一起构成源跟随器电路。第二放大晶体管2210向输出线2216输出放大信号，该放大信号基于第一电容2206中保持的信号。在与单个输出线2216连接的多个第二放大晶体管2210之中，第一选择晶体管2212选择输出放大信号的第二放大晶体管。

第三放大晶体管2211连接到输出线2217。输出线2217连接到电流源2215。第三放大晶体管2211与电流源2215一起构成源跟随器电路。第三放大晶体管2211向输出线2217输出放大信号，该放大信号基于第二电容2207中保持的信号。在与单个输出线2217连接的多个第三放大晶体管2211之中，第二选择晶体管2213选择输出放大信号的第三放大晶体管。

本示例性实施例中的复位晶体管2203、第一至第三放大晶体管2204、2210和2211、第一和第二SH开关2208和2209、以及第一和第二选择晶体管2212和2213中的每一个是MOS晶体管。也就是说，晶体管的控制节点是栅极，而晶体管的两个主节点是源极和漏记。应指出，这些晶体管可被用另一类型的晶体管（诸如，双极性晶体管）替代。

电流源2205、2214和2215是电流镜电路的一部分。电流镜电路可被调整为使得三个电流源2205、2214和2215镜像通过同一基准晶体管的电流。

未示出的控制线连接到复位晶体管2203、第一和第二SH开关2208和2209、以及第一和第二选择晶体管2212和2213中的每一个的控制节点。控制线连接到垂直扫描单元2104。垂直扫描单元2104向控制线供给驱动信号，该驱动信号驱动前述晶体管中的每一个。

根据本示例性实施例的图像拾取装置包含连接单元，该连接单元包含多个开关ADD1（第一开关组）和多个开关ADD2（即，第二开关组）。开关ADD1使两个像素2201中的第一电容2206互连，而开关ADD2使两个像素2201中的第二电容2207互连。当两个连接的电容具有相同大小时，这两个电容中保持的电压在接通开关ADD1或开关ADD2时被平均。另一方面，当这两个电容的大小不同时，根据电容比获得电压的加权平均。优选地，当连接到这些电容的开关都关断时，第一电容2206和第二电容2207的大小相等。然而，电容的大小可根据由制造工艺导致的变化而改变。优选地，各个电容器的绝对值足够大从而足以忽视制造工艺导致的变化。

现在将描述通过连接单元连接的多个像素2201的组合。在图23中，它们的存储单元通过连接单元相互连接的多个像素2201的组合被虚线和点划线包围。开关ADD1使多个像素2201的第一组合中包含的存储单元相互连接。例如，被虚线2218包围的四个像素2201a、2201b、2201e和2201f形成多个像素的第一组合。具体而言，开关ADD1连接像素2201a的第一电容2206a与像素2201b的第一电容2206b，连接像素2201a的第一电容2206a与像素2201e的第一电容2206e，以及连接像素2201e的第一电容2206e与像素2201f的第一电容2206f。应指出，开关ADD1类似地连接被虚线2219、2220和2221中的每一个包围的四个像素2201的第一电容2206。

开关ADD2使多个像素2201的第二组合中包含的存储单元相互连接。在图23中，被虚线2222包围的四个像素2201f、2201g、2201j和2201k形成多个像素的第二组合。具体而言，开关ADD2连接像素2201f的第二电容2207f与像素2201g的第二电容2207g，连接像素2201f的第二电容2207f与像素2201j的第二电容2207j，以及连接像素2201j的第二电容2207j与像素2201k的第二电容2207k。

如上所述，在本示例性实施例中，多个像素2201的不同组合中包含的存储单元通过多个开关ADD1和多个开关ADD2连接。来自多个像素2201的第一组合的信号由此通过开关ADD1被平均化，以被输出到输出线2216，而来自多个像素2201的第二组合的信号由此通过开关ADD2被平均化，以被输出到输出线2217。

开关ADD1和ADD2例如是MOS晶体管。控制线连接到各晶体管的栅极。控制线连接到垂直扫描单元2104。垂直扫描单元2104向控制线供给驱动信号，该驱动信号控制开关ADD1和ADD2的状态（接通或关断）。即，在本示例性实施例中，垂直扫描单元2104和控制垂直扫描单元2104的控制单元2103控制该连接单元。具体而言，控制单元2103和垂直扫描单元2104执行控制以接通多个ADD1，以便使得多个像素2201的第一组合中包含的存储单元相互连接。同样，控制单元2103和垂直扫描单元2104执行控制以接通多个ADD2，以便使得多个像素2201的第二组合中包含的存储单元相互连接。

控制该连接单元的控制单元可被设置在与其上设置有多个像素2201的芯片分离的芯片上。设置在分离的芯片中的控制单元输出第一控制信号，该第一控制信号控制该连接单元以使得该多个像素2201的第一组合中包含的存储单元相互连接。此外，设置在分离的芯片中的控制单元输出第二控制信号，该第二控制信号控制该连接单元以使得该多个像素2201的第二组合中包含的存储单元相互连接。

接下来，将描述根据本示例性实施例的图像拾取装置的操作。图24A和24B是驱动信号的一组时序图。驱动信号RES被供给控制线，该控制线与复位晶体管2203连接。驱动信号S/H1被提供给与第一SH开关2208连接的控制线。驱动信号S/H2被提供给与第二SH开关2209连接的控制线。驱动信号ADD1被供给与开关ADD1连接的控制线。驱动信号ADD2被供给与开关ADD2连接的控制线。驱动信号SEL被供给与第一选择晶体管212连接的控制线以及与第二选择晶体管2213连接的控制线。

在本示例性实施例中，驱动信号RES、驱动信号S/H1、驱动信号S/H2、驱动信号ADD1和驱动信号ADD2被同步地供给所有像素。驱动信号SEL（n）和驱动信号SEL（n+1）被供给不同行中设置的选择晶体管的控制线。

驱动信号可取得至少两个值，即低电平信号和高电平信号。当高电平驱动信号被供给时，该晶体管或开关接通，而当低电平驱动信号被供给时，该晶体管或开关关断。

下文将参照图24A描述第一操作示例。在图24A中所示的时间T1之前，驱动信号RES处于高电平，并且所有其它的驱动信号处于低电平。由于复位晶体管203被接通，复位电压被供给光电转换单元2202。此时，第一放大晶体管204输出对应于复位状态中的光电转换单元2202的信号。

在时间T1，驱动信号RES从高电平改变为低电平，由此复位晶体管203被关断。一旦复位晶体管203已被关断，则电荷在光电转换单元2202中开始累积。这意味着曝光时段从时间T1开始。第一放大晶体管2204输出根据在曝光时段期间在光电转换单元2202中生成的电荷的量的信号。

在时间T2，驱动信号S/H1和驱动信号S/H2分别从低电平转变为高电平，由此第一和第二SH开关2208和2209接通。对应于在光电转换单元2202中生成的电荷的量的信号被采样到第一和第二电容2206和2207两者中。在自时间T2以来已经过了预定时间之后，驱动信号S/H1和S/H2从高电平转变为低电平。结果，对应于在光电转换单元2202中生成的电荷的量的信号被保持在第一和第二电容器2206和2207两者中。曝光时段可在第一SH开关2208和第二SH开关2209已关断的时间点完成。

在时间T3，驱动信号RES从低电平转变到高电平，由此复位晶体管2203接通。一旦复位晶体管2203已被接通，则光电转换单元2202中累积的电荷被排放。应指出，复位晶体管2203不需要在时间T3被接通，只要其在下一曝光时段开始之前接通即可。

在时间T4，驱动信号ADD1和ADD2从低电平转变到高电平，由此开关ADD1和ADD2接通。一旦开关ADD1已被接通，则被保持在第一电容2206中的来自多个像素2201的第一组合的信号被平均化。类似的，一旦开关ADD2已被接通，则被保持在第二电容2207中的来自多个像素2201的第二组合的信号被平均化。

随后，平均化后的信号被依次读出。在时间T5，驱动信号SEL（n）从低电平转变到高电平，由此被供给驱动信号SEL（n）的第一和第二选择晶体管2212和2213接通。例如，像素2201b中包含的第一和第二选择晶体管2212b和2213b以及和像素2201d中包含的第一和第二选择晶体管2212d和2213d接通。然后，对应于已接通的选择晶体管的第二放大晶体管2210和第三放大晶体管2211放大平均化后的信号，并且将它们分别输出到输出线2216和2217。已被输出到输出线2216和2217的信号被传送到信号处理单元2105，并且被进行预定的信号处理。在自时间T5以来已经过了预定时间之后，驱动信号SEL（n）从高电平转变为低电平。

在时间T6，驱动信号SEL（n+1）从低电平转变为高电平，由此与已在时间T5被接通的选择晶体管不同的选择晶体管被接通。例如，像素2201j中包含的第一和第二选择晶体管2212j和2213j以及像素2201l中包含的第一和第二选择晶体管2212l和2213l接通。然后，对应于已接通的选择晶体管的第二放大晶体管2210和第三放大晶体管1211放大平均化后的信号，并且将它们分别输出到输出线2216和2217。

作为上述操作的结果，不同组合的多个像素201中包含的存储单元通过多个开关ADD1和多个开关ADD2连接。然后，来自第一组合的多个像素201的信号通过开关ADD1被平均化并被输出到输出线2216。同样来自第二组合的多个像素201的信号通过开关ADD2被平均化并被输出到输出线2217。

应指出，下一曝光时间可在平均化后的信号正被读取的同时开始。将参照图24B描述第二操作示例。如图24B所示，在时间T1b，驱动信号RES从高电平转变为低电平。下一曝光时段从此时间点开始。在信号正被读取的同时曝光时段开始，由此可将帧率设定为高。

如上所述，根据本示例性实施例的图像拾取装置中的像素2201包含第一放大晶体管2204以及保持从第一放大晶体管2204输出的放大信号的第一和第二电容2206和2207。根据本示例性实施例的图像拾取装置包含开关ADD1和ADD2，它们连接多个像素2201的不同组合中包含的存储单元。此配置允许多个像素2201的选择自由度提高，来自该多个像素2201的信号要被平均化。结果，可提高图像质量。

根据本示例性实施例的像素2201中包含的存储单元包含第一电容2206和第二电容2207，从而基于在同一曝光时段中累积的电荷的信号可被保持在两个电容中。因此，在平均化操作中使用的来自第一组合的像素的信号以及该平均化操作中使用的来自第二组合的像素的信号都是基于在同一累积时段中获得的电荷的。结果，当将这两者信号合成时，图像质量的劣化可被抑制。

此外，单个像素2201中的存储单元包含多个电容。开关ADD1专门连接多个像素2201中的第一电容2206，而开关ADD2专门连接多个像素2201中的第二电容2207。结果，即使当开关ADD1被与开关ADD2同步驱动时，多个像素的不同组合中包含的存储单元可彼此连接。这里，例如通过使得开关ADD1与开关ADD2使用公共控制线可减少布线的量。

在根据本示例性实施例的图像拾取装置的操作中，所有像素被同步驱动。即，图像拾取装置执行全局电子快门操作，其中曝光时段在所有像素中是一致的。通过采用这样的配置，快速移动物体中的畸变可被减小，由此提高图像质量。

此外，在根据本示例性实施例的图像拾取装置的操作中，第一和第二SH开关2208和2209在基本相同的定时操作，在此情况下第一和第二SH开关2208和2209的控制节点可相互连接。因此，通过采用那个这样的配置，控制线的数量可被减少。

此外，本示例性实施例采用了所谓的移动平均。在矩阵的第二列中，例如，通过将来自像素2201b的信号和来自像素2201f的信号进行平均获得信号（第一信号）。通过将来自像素2201f的信号和来自像素2201j的信号进行平均获得信号（第二信号）。通过将来自像素2201j的信号和来自像素2201n的信号进行平均获得信号（第三信号）。第一信号、第二信号和第三信号的光学中心的在第二列中的四个像素沿其对齐的间距对应于第二列中的四个像素的间距。即，来自四个不同的组合的像素的信号被平均化以使得平均化后的信号的光学中心与和像素布置的间距相同的间距对齐。在另一角度，在平均化之前的信号组（即，来自像素的信号组）的光学中心的间距等于在平均化之后的信号组的光学中心的间距。这种信号组平均化被称为移动平均。因此，即使诸如合成的信号处理被省略，具有减少的由高频分量导致的噪声（诸如，波纹）的图像仍可被获得。

[第十一实施例]

现在将描述根据本发明的图像拾取装置的另一示例性实施例。本示例性实施例与第十示例性实施例的不同之处在于在像素中设置滤色器。除了被具体描述的部分之外，本示例性实施例与第十实施例相似。

图25A示意性地示出根据本示例性实施例的图像拾取装置中包含的多个像素。每个小四边形示意性地表示图22中所示的图像拾取区域2102中设置单个像素的区域。在图23所示的电路图中被示出为一个像素201中包含的元件的一组元件可被设置在此单个四边形中。

由于在图25A和25B中设置一组像素，因此像素位置由指示行的字符和指示列的数字的组合表示。相同的字符被分配给同一单个行中设置的像素。具体而言，字符A被分配给图25A和25B中的最上部行。随后，对于从上部数起的第二行，依次分配字符例如B，并且对于第三行分配C。另一方面，相同的数字被分配给设置在同一单个列中的像素。数字1被分配给图25A和25B中的最左侧的列。随后，对于从左侧数起的第二列依次分配数字例如2，并且对于第三列分配数字3。例如，在图25A和25B中，位于从上部数起的第五行以及从左侧数起的第二列的像素被标记为像素F2。

尽管在图25A和25B中，像素被示意性地示出为四边形，但是单个像素区域不必须为四边形。另外，图25A和25B示出多个像素被设置在方形格中的情况，但是，这不是必须的，只要多个像素可被二维地周期性地设置即可。

根据本示例性实施例的图像拾取装置包含用于三种不同的颜色的滤色器。图25A示出各像素中设置的滤色器的颜色。字母R指示设置第一波长带范围中的颜色（诸如，红色）的滤色器。字母Gr和Gb指示设置第二波长带范围中的颜色（诸如，绿色）的滤色器的像素。字母B指示设置第三波长带的颜色（诸如，蓝色）的滤色器（即，蓝色滤色器）的像素。尽管根据本示例性实施例的图像拾取装置包含处于所谓的Bayer图案的滤色器。但是，至少两种颜色或更多种颜色的滤色器可被布置，而不必须采用Bayer图案。

在图25A中，实线2301至2312以及交替长短点划线2313至2324指示其存储部通过连接单元连接的多个像素的组合。在被该实线或者点划线包围的多个像素中，根据本示例性实施例的连接单元使得其中设置同一颜色的滤色器的多个像素中的存储单元互连。

将作为示例描述被实线2301包围的十六个像素。在像素A1、像素A3、像素C1和像素C3中设置红色滤色器，由此连接单元使得像素A1、像素A3、像素C1和像素C3中包含的存储单元相互连接。这意味着像素A1、像素A3、像素C1和像素C3中包含的各个存储单元中保持的四个信号被平均化。

在像素A2、像素A4、像素C2和像素C4中设置绿色滤色器，由此连接单元使得像素A2、像素A4、像素C2和像素C4中包含的存储部相互连接。这意味着像素A1、像素A3、像素C1和像素C3中包含的各个存储单元中保持的四个信号被平均化。此外，在像素B1、像素B3、像素D1和像素D3中设置绿色滤色器，由此连接单元使得像素B1、像素B3、像素D1和像素D3中包含的存储单元相互连接。这意味着像素B1、像素B3、像素D1和像素D3中包含的各个存储单元中保持的四个信号被平均化。这里，绿色滤色器被设置在由Gr指示的像素和由Gb指示的像素中的每一个中。但是，如上所述，来自这些像素的信号作为不同的组合被分别平均化。

在像素B2、像素B4、像素D2和像素D4中设置蓝色滤色器，由此连接单元使得像素B2、像素B4、像素D2和像素D4中包含的存储单元相互连接。这意味着像素B2、像素B4、像素D2和像素D4中包含的各个存储单元中保持的四个信号被平均化。

相同颜色的像素中包含的存储单元彼此连接，被其它实线2301至2312以及点划线2313至2324中的任一个包围的另外十六个像素也是如此。应指出，在图25A和25B中，点划线2316和2320至2324包含少于十六个的像素。但是，实际上，包含未示出的像素的多个像素中包含的存储单元可被连接。

在本示例性实施例中，由实线2301至2312中的任一个包围的多个像素构成第一组合。另一方面，由点划线2313至2324中的任一个包围的多个像素构成第二组合。例如，来自由实线2301包围的像素A1、像素A3、像素C1和像素C3的四个信号被平均化。另一方面，来自有点划线2313包围的像素C3、像素C5、像素E3和像素E5的四个信号被平均化。

这些像素的电路配置与已经在第十实施例中描述的那些相似。具体而言，图25A和25B中的像素A1、像素A3、像素C1和像素C3分别与图23中的像素2201a、像素2201b、像素2201e和像素2201f相同。图25A和25B中的像素C3、像素C5、像素E3和像素E5分别与图23中的像素2201f、像素2201g、像素2201j和像素2201k相同。

尽管在图23中像素2201a和像素2201b彼此邻近，但是不与像素2201a和2201b连接的另一像素可被设置在它们之间，这是因为根据本示例性实施例的图像拾取装置具有包含开关和布线的连接单元。即，在它们之间设置有其它像素的两个像素中的存储单元可被容易地连接。结果，即使如同Bayer图案那样在邻近像素中设置用于不同颜色的滤色器，同一颜色的多个像素中包含的存储单元仍可被容易地连接。

图25B示出平均化后的信号的光学中心。在图25B中，对应于平均化后的信号的光学中心的位置的像素被R、Gb、Gr或B指示。例如，通过对来自图25A中的像素A1、像素A3、像素C1和像素C3的信号进行平均而获得的信号的光学中心位于像素B2的区域，由此允许平均化后的信号被当作来自像素B2的信号。因此，通过合成来自第一组合的平均化后的信号与来自第二组合的平均化后的信号，可降低由高频分量导致的诸如波纹的噪声。此外，平均化后的信号具有减少的颜色混合，这是因为在本示例性实施例中，来自具有同一颜色的像素的信号被平均化。结果，可获得具有降低的噪声的图像。

如上所述，根据本示例性实施例的图像拾取装置包含用于多种颜色的滤色器。连接单元连接具有同一颜色的多个像素的第一组合和第二组合中包含的存储单元。结果，由高频分量导致的诸如波纹的噪声可被降低，同时减少颜色混合。

[第十二实施例]

现在将描述根据本发明的图像拾取装置的另一示例性实施例。本示例性实施例中通过连接单元连接的像素的组合与第十实施例和第十一实施例不同。除了被具体描述的部分之外，本示例性实施例类似于第十实施例或第十一实施例。

图26A示意性地示出根据本示例性实施例的图像拾取装置中包含的多个像素。各像素的位置被以与图25A和25B中的方式相同的方式标注。在本示例性实施例中，滤色器被设置在像素中。

在本示例性实施例中，一个像素中包含的存储单元与四种不同的像素组合中包含的存储单元连接，该四种不同的像素组合中的每一种包含该个像素。实线2401、虚线2401、点划线2403和双点划线2404分别包围这四个组合。

像素C3将作为示例被具体描述。在像素C3中设置红色滤色器。形成第一组合的四个像素中的存储单元连接。该像素包含像素A1、像素A3、像素C1和像素C3。形成第二组合的四个像素中的存储单元连接。该像素包含像素A3、像素A5、像素C3和像素C5。形成第三组合的四个像素中的存储单元连接。该像素包含像素C1、像素C3、像素E1和像素E3。形成第四组合的四个像素中的存储单元连接。该像素包含像素C3、像素C5、像素E3和像素E5。

关于在其中设置用于另一颜色的滤色器的像素，该像素中包含的存储单元与包含该像素的四种不同的像素组合中包含的存储单元连接。

一个像素中包含的各存储单元可依次包含四个电容以执行这样的连接。在此情况中，每个电容连接到多个像素的不同组合中包含的存储单元。包含第一至第四电容的像素C3中的存储单元将作为示例被具体描述。连接单元包含一组开关ADD1（第一开关组），以使第一电容与像素A1、像素A3和像素C1中的每一个中包含的存储单元连接。连接单元还包含一组开关ADD2（第二开关组），以使第二电容与像素A3、像素A5和像素C5中的每一个中包含的存储单元连接。连接单元包含一组开关ADD3（第三开关组），以使第三电容与像素C1、像素E1和像素E3中的每一个中包含的存储单元连接。连接单元包含一组开关ADD4（第四开关组），以使第四电容与像素C5、像素E3和像素E5中的每一个中包含的存储单元连接。

这里，作为本示例性实施例的变型，存储单元可包含三个或更少的电容。在此情况中，具有不同累积时段的信号在多个像素的不同组合之中被平均化。通过包含较少量的电容可使得光电转换单元的孔径（aperture）大，由此实现提高的灵敏度。

图26B示出根据本示例性实施例的平均化后的信号的光学中心。图26B中，对应于平均化后的信号的光学中心的位置的像素由R、Gb、Gr或B指示。例如，通过将来自图26A中的像素A1、像素A3、像素C1和像素C3的信号进行平均而获得的信号的光学中心位于像素B2的区域中。

本示例性实施例中的存储单元在四个不同的组合中连接，由此通过各组合获得的平均化后的信号的光学中心的位置是不同的。因此，通过连接更大数量的组合中的存储单元可获得更平均的信号。作为结果，可获得具有高分辨率的图像。

本示例性实施例采用了所谓的移动平均。即，来自四个不同的组合的像素的信号被平均化以使得平均化后的信号的光学中心与和像素布置的间距相同的间距对齐。在另一角度，在平均化之前的信号组（即，来自像素的信号组）的光学中心的间距等于在平均化之后的信号组的光学中心的间距。因此，即使诸如合成的信号处理被省略，具有减少的由高频分量导致的噪声（诸如，波纹）的图像仍可被获得。

在如上所述的本示例性实施例中，除了第十和/或第十一实施例中获得的效果之外，还可获得高分辨率图像。

[第十三实施例]

现在将描述根据本发明的图像拾取装置的另一示例性实施例。本示例性实施例是如下这样的示例，其中，像素的组合通过从第十至第十二实施例中所描述的连接单元修改的连接单元连接。除了被具体描述的部分之外，本示例性实施例与第十至第十二示例性实施例中的至少一个类似。

图27是示意性地示出根据本示例性实施例的图像拾取装置中包含的多个像素的示图。各像素的位置被以与图25A至26B中的方式相同的方式标注。在本示例性实施例中，像素可包含滤色器或者可以是黑白的。

在本示例性实施例中，由实线2601包围的多个像素被包含在像素的第一组合中。由虚线2602包围的多个像素被包含在像素的第二组合中。具体而言，被包含在第一组合中的像素B1、像素B5、像素E1和像素E5中的存储单元彼此连接。被包含在第二组合中的像素E5、像素E9、像素H5和像素H9中的存储单元彼此连接。

在本示例性实施例中包含的两个不同组合之中，第一组合包含：设置在第（n-a）行以及第（m-b）列中的像素；设置在第（n-a）行以及第m列中的像素；设置在第n行以及第（m-b）列中的像素；以及设置在第n行以及第m列中的像素。第二组合包含：设置在第n行以及第m列中的像素；设置在第n行以及第（m+b）列中的像素；设置在第（n+a）行以及第m列中的像素；以及设置在第（n+a）行以及第（m+b）列中的像素。n、m、a和b中的每一个代表整数。在（a，b）=（3，4）时，实现图27中的实线2601和虚线2602所包围的像素的组合。字母n和m中的每一个指示基准像素的位置。当像素A1被设置在第一行和第一列中时，例如，在（n，m）=（5，5）的情况中，实现图27中的实线2601和虚线2602所包围的像素的组合。

如图23所示，当多个像素2201的第一组合被虚线2218包围以及多个像素2201的第二组合被点划线2222包围时，所述整数取值（a，b，n，m）=（1，1，2，2）。另一方面，当多个像素2201的第一组合被虚线2219包围以及多个像素2201的第二组合被点划线2222包围时，所述整数取值（a，b，n，m）=（-1，-1，2，3）。

考虑如下情况，其中如图25A和25B所示，多个像素2201的第一组合被实线2302包围以及多个像素2201的第二组合被点划线2314包围。这里，在（a，b，n，m）=（2，2，3，7）的情况下，设置包含红色滤色器的像素，而在（a，b，n，m）=（2，2，4，8）的情况下，设置包含蓝色滤色器的像素。

如图27中的实线2603和虚线2604所指示的或者实线2605和虚线2606所指示的，连接单元可仅连接在一个方向上对齐的多个像素中的存储单元。此外，在一个方向上对齐的像素中三个或更多个像素的存储单元可被连接。此外，如实线2607和虚线2608中所指示的，第一组合和第二组合可被提供为使得一个组合中所包含的所有像素都被包含在另一组合中。

具体而言，作为像素的第一组合的像素A13、像素B13、像素C13、像素D13和像素E13中包含的存储单元可彼此连接。类似地，作为像素的第二组合的像素B13、像素C13、像素D13、像素E13和像素F13中包含的存储单元可彼此连接。

如上所述，根据本示例性实施例的连接单元使相互相对远离地设置的多个像素中包含的存储单元电气连接。作为结果，可由高频分量导致的诸如波纹的噪声可被降低。

[第十四实施例]

现在将描述根据本发明的图像拾取装置的另一示例性实施例。在本示例性实施例中，像素中包含的存储单元的后续级中的电路布置与第十实施例不同。该配置的其余部分与第十实施例中的相似。具有类似于第十实施例中的功能的部分的详细描述将通过分配与第十实施例中的附图标记相同的附图标记而被省略。

图22是根据本示例性实施例的图像拾取装置的整体框图。图像拾取装置2101可由单个芯片形成，同时使用半导体基板。图像拾取装置2101包含图像拾取区域2102中设置的多个像素。图像拾取装置2101进一步包含控制单元2103。控制单元2103将控制信号、电源电压等供给垂直扫描单元2104、信号处理单元2105和输出单元2106。

图28示出根据本示例性实施例的图像拾取装置的等效电路，图28由图28A和28B构成。尽管图28中示出十六个像素2201，但是图像拾取区域2102还可包含更大数量的像素2201。在本示例性实施例中，这些像素2201被以矩阵形式布置，其中上述十六个像素2201以四行四列的矩阵形式设置。应指出，在图像拾取区域2102中，多个像素不需要以矩阵形式设置，而是可被一维或二维地设置。如图28所示，多个像素中的存储单元通过连接单元相互连接。因此，图28中的彼此邻近的两个像素不需要在实际器件中邻近。像素以及包含在该像素中的元件可被以与第十实施例中的方式相似的方式标记。下文，像素2201a、像素2201b、像素2201e和像素2201f形成像素的第一组合，而像素2201f、像素2201g、像素2201j和像素201k形成像素的第二组合。

在本示例性实施例中，通过将来自多个像素2201的第一组合的信号进行平均而获得的信号以及通过将来自多个像素2201的第二组合的信号进行平均而获得的信号两者被输出到输出线2216。因此，在根据本示例性实施例的图像拾取装置中，第十实施例中包含的第三放大晶体管2211、第二选择晶体管2213、电流源2215和输出线2217被省略。开关2701和2702分别被设置在第二放大晶体管2210的栅极与第一电容206和第二电容207中的每一个之间的电气路径中。

将描述开关2701和2702的操作。当读取通过将来自多个像素2201的第一组合的信号进行平均化而获得信号时，在开关2702关断的同时开关2701接通。另一方面，当读取通过将来自多个像素2201的第二组合的信号进行平均化而获得信号时，在开关2701关断的同时开关2702接通。

如上所述，在本示例性实施例中，从像素的第一组合获得的平均化后的信号以及从像素的第二组合获得的平均化后的信号被输出至同一输出线，由此布线的数量可被减小。

开关2701的栅极可连接到开关ADD1的栅极，从而布线区域可被减小，该布线将被提供以控制开关2701。

此外，开关2702的栅极可连接到开关ADD2的栅极，从而布线区域可被减小，该布线将被提供以控制开关2702。

复位晶体管可连接到第二放大晶体管2210的栅极，从而在将存储单元中保持的信号输出到输出线2216之前，第二放大晶体管2210的栅极两端的电压可被复位为预定值。作为结果，可提高信号质量。

作为哑元的另一晶体管可连接到像素2201b、像素2201d、像素2201j和像素2201l中包含的第一电容2206和第二电容2207，从而四个像素2201中包含的各电容都连接到三个晶体管。作为结果可更精确地实行平均化，这是因为电容值中的变化可被减小或消除。

[第十五实施例]

现在将描述根据本发明的图像拾取装置的另一示例性实施例。本示例性实施例与第十至第十四实施例的不同之处在于连接单元包含连接旁路布线和像素中的存储单元的开关。具有类似于第十至第十四实施例中的任一个的功能的部分的详细描述将通过分配与其中的附图标记相同的附图标记而被省略。

图22是根据本示例性实施例的图像拾取装置的整体框图。图像拾取装置2101可由单个芯片形成，同时使用半导体基板。图像拾取装置2101包含图像拾取区域2102中设置的多个像素。图像拾取装置2101进一步包含控制单元2103。控制单元2103将控制信号、电源电压等供给垂直扫描单元2104、信号处理单元2105和输出单元2106。

图29是根据本示例性实施例的图像拾取装置的等效电路图。尽管图29中示出十二个像素2801，但是图像拾取区域2102还可包含更大数量的像素2201。在本示例性实施例中，这些像素2201被以矩阵形式布置，应指出，在图像拾取区域2102中，多个像素不需要以矩阵形式设置，而是可被一维或二维地设置。像素被以与图25至27中的方式相似的方式标记。

图29示出像素2801中的存储单元仅包含一个电容的示例。具体而言，图28所示的像素2201中的第二电容2207和第二SH开关2209在图29中被省略。应指出，在本示例性实施例中，像素2801中的存储器可包含两个电容。

根据本示例性实施例的图像拾取装置包含旁路布线2802、旁路布线2803和旁路布线2804。连接单元包含多个开关2805以及多个开关2806。开关2805将各像素中的电容2206与任一旁路布线电气连接，而开关2806将两个像素中包含的电容2206彼此连接。多个开关2805和多个开关2806中的每一个被独立地控制。

像素的组合在本示例性实施例中可改变，该像素包含通过连接单元连接的存储单元。像素A1、像素A2、像素B1和像素B2中的每一个中的存储单元被连接的情况将作为示例被描述。四个像素中的每一个中的电容2206与旁路布线2802和2803之间的电气路径中设置的开关2805接通。此外，像素A1中的电容2206和像素A2中的电容2206之间的电气路径中设置的开关2806以及像素B1中的电容2206和像素B2中的电容2206之间的电气路径中设置的开关2806被接通。另外的开关2805和2806被关断。作为结果，四个电容2206通过旁路布线和开关2806连接。

现在，将描述像素A1、像素A2、像素C1和像素C2中包含的存储单元被连接的情况。在此情况下，像素C1和C2中的每一个中的电容2206与旁路布线2802和2803中的每一个之间的电气路径中设置的开关2805被接通，而没有接通像素B1和B2中的每一个中的电容2206与旁路布线2802和2803中的每一个之间的电气路径中设置的开关2805。结果，像素A1、像素A2、像素C1和像素C2中包含的电容2206通过旁路布线和开关2806连接。

本示例性实施例中的连接单元包含连接像素中的存储单元和旁路布线的开关，由此像素的组合可改变。结果，可被用于降低由高频分量导致的噪声的光电转换单元的选择自由度可被进一步提高。

[第十六实施例]

现在将描述根据本发明的图像拾取系统的示例性实施例。图像拾取系统可以是数字静物照相机、数字摄像放像机、复印机、传真机、移动电话、车载相机或者观测卫星等。图30是示出作为图像拾取系统的一个例子的数字静物照相机的框图。

如图30所示，挡板3001保护镜头，镜头3002将物体的光学图像聚焦于图像拾取装置3004上，以及调节通过镜头3002的光的量的光圈3003。对应于上述示例性实施例中的任一个中所描述的图像拾取装置的图像拾取装置3004将通过镜头3002聚焦的光学图像转换成图像数据。这里，在图像拾取装置3004的半导体基板上形成AD转换单元。信号处理单元3007被提供以对于图像数据执行各种校正，或者压缩从图像拾取装置3004输出的图像数据。此外，如图30所示，定时产生单元3008将各种定时信号输出到图像拾取装置3004和信号处理单元3007，并且整体控制单元3009控制整个数字静物照相机。帧存储单元3010临时存储图像数据，接口单元3011被提供以将数据存入记录介质或者从记录介质读取数据，并且可拆装地安装的诸如半导体存储器的记录介质3012存储或者读取成像数据。接口单元3013被提供以与外部计算机等通信。这里，定时信号可被从图像拾取系统外部输入，从而图像拾取系统至少包含图像拾取装置3004和处理从图像拾取装置3004输出的成像信号的信号处理单元3007。

尽管本示例性实施例已经描述了图像拾取装置3004和AD转换单元在同一半导体基板上形成的情况，但是作为替代，图像拾取装置3004和AD转换单元可被设置在分离的半导体基板上。图像拾取装置3004和信号处理单元3007也可在同一基板上形成。

如上所述，根据本发明的本示例性实施例的图像拾取装置可被应用于图像拾取系统，由此使得图像拾取系统的图像质量可被提高。

虽然已经参考示例性实施例描述了本发明，但是应当理解本发明不限于所公开的示例性实施例。所附权利要求的范围要被赋予最宽泛的解释，从而包括所有这样的修改以及等同的结构和功能。

Claims (17)

1.一种图像拾取装置的驱动方法，所述图像拾取装置包含多个像素，所述多个像素中的每一个包括光电转换部，所述多个像素包括第一像素、第二像素和第三像素，所述驱动方法包含：

在自第一时间开始并且在第二时间结束的时段期间在多个光电转换部中的每一个中执行光电转换；

生成多个第一信号，所述多个第一信号中的每一个是得自通过所述光电转换部中的光电转换而生成的电荷的信号，其中对于所述多个像素中的每一个生成至少两个第一信号；以及

通过对所述多个第一信号执行移动平均化处理来生成多个第二信号，

其中，在生成多个第二信号时，第二信号是通过将对于第一像素生成的第一信号和对于第二像素生成的第一信号进行相加或者平均而生成的，并且另一第二信号是通过将对于第二像素生成的另一第一信号和对于第三像素生成的第一信号进行相加或者平均而生成的。

2.根据权利要求1所述的驱动方法，其中，所述多个像素中的每一个包含多个电容器，以及

其中，对于所述多个像素中的每一个生成的所述至少两个第一信号被输出至所述多个电容器。

3.根据权利要求2所述的驱动方法，其中，所述第一像素的多个电容器的第一电容器经由第一开关电气连接到所述第二像素的多个电容器中的任一个，

其中，所述第二像素的多个电容器的第二电容器经由第二开关电气连接到所述第三像素的多个电容器中的任一个，以及

其中，所述驱动方法还包含通过接通所述第一开关和所述第二开关来生成所述多个第二信号。

4.根据权利要求2所述的驱动方法，其中，所述多个像素中的每一个包含放大部，并且

其中，所述放大部被配置为将所述多个第一信号输出至所述多个电容器。

5.根据权利要求1所述的驱动方法，其中，所述多个像素被以矩阵图案布置，

其中，所述图像拾取装置包含与所述多个像素中的每一列对应地设置的列电路，

其中，所述列电路包含多个电容器，以及

其中，对于所述多个像素中的每一个生成的所述至少两个第一信号被输出至所述多个电容器。

6.根据权利要求5所述的驱动方法，进一步包含：

将对于第n行中包含的像素生成的所述至少两个第一信号输出至所述多个电容器中的第一电容器和第二电容器，其中n是整数；

在所述第二电容器中存储从所述第n行中包含的像素输出的第一信号的同时，将对于第(n+m)行中包含的像素生成的所述至少两个第一信号输出至所述多个电容器中的所述第一电容器和第三电容器，其中m是自然数；以及

通过将从所述第n行中包含的像素输出的并且被存储在所述第二电容器中的第一信号与从所述第(n+m)行中包含的像素输出的并且被存储在所述第一电容器或第三电容器中的第一信号进行相加或平均化，生成所述多个第二信号之一。

7.根据权利要求1所述的驱动方法，其中，所述多个像素被以矩阵图案布置，

其中，所述图像拾取装置包含与所述多个像素中的每一列对应地设置的列电路，

其中，所述列电路包含模数转换单元、第一存储器、第二存储器和加法器，

其中，所述模数转换单元被配置为将像素的第一信号转换成数字信号，并且通过转换得到的所述数字信号对于每一行被存储在所述第一存储器和所述第二存储器中的任一个中，以及

其中，所述驱动方法进一步包含：

将对于第n行中包含的像素生成的并且存储在所述第一存储器中的第一信号输出至所述加法器以便与对于第(n-m)行中包含的像素生成的并且存储在所述第二存储器中的第一信号相加，其中，n是整数，m是自然数；

将对于第n行中包含的像素生成的并且存储在所述第一存储器中的第一信号输出至所述加法器以便与对于第(n+m)行中包含的像素生成的并且存储在所述第二存储器中的第一信号相加。

8.根据权利要求1所述的驱动方法，其中，所述多个像素被以矩阵图案布置，

其中，所述图像拾取装置包含与所述多个像素中的每一列对应地设置的模数转换单元，

其中，所述模数转换单元包含比较器、第一计数器和第二计数器，

其中，所述比较器被配置为将像素的模拟信号与基准信号进行比较，以及

其中，对于所述多个像素中的每一个生成的至少两个第一信号是指示从所述比较器输出至所述第一计数器和所述第二计数器的比较结果的多个信号。

9.根据权利要求8所述的驱动方法，进一步包含：

在所述模数转换单元开始对第n行中包含的像素的第一信号执行模数转换处理之前，在保持当第(n-m)行中包含的像素的模拟信号被转换成数字信号时获得的所述第二计数器的计数值的同时，将所述第一计数器复位，其中，n是整数，m是自然数；以及

通过在所述第一计数器被复位之后开始所述第一计数器和所述第二计数器两者的计数，对所述第n行中包含的像素的第一信号执行模数转换处理。

10.根据权利要求1所述的驱动方法，其中，所述多个像素中的每一个包含传递部，所述传递部被配置为传递所述光电转换部的电荷，以及

其中，当所述传递部将所述光电转换部的电荷并发地传递至多个传递目的地时，对于所述多个像素中的每一个生成多个第一信号。

11.根据权利要求10所述的驱动方法，其中，从所述多个光电转换部传递的电荷在所述多个传递目的地中的每一个中被相加。

12.根据权利要求1所述的驱动方法，其中，所述多个第二信号在所述图像拾取装置中生成。

13.根据权利要求1所述的驱动方法，进一步包含对于所述多个第二信号执行移动平均化处理。

14.根据权利要求1所述的驱动方法，进一步包含执行曝光处理，其中，所述第一时间是所述多个光电转换部中的每一个中的单个曝光时段的开始时间，并且所述第二时间是所述多个光电转换部中的每一个中的所述单个曝光时段的结束时间。

15.根据权利要求14所述的驱动方法，其中，在执行曝光处理时执行全局快门类型的曝光处理。

16.根据权利要求14所述的驱动方法，其中，在执行曝光处理时执行滚动快门类型的曝光处理。

17.根据权利要求1所述的驱动方法，其中，在所述时段期间通过光电转换生成的电荷被累积在所述多个像素中的每一个中，并且所述多个第一信号是得自在所述时段期间累积的电荷的信号。