JP6080412B2 - 撮像装置の駆動方法、および撮像システムの駆動方法。 - Google Patents

Description

本発明は撮像装置の駆動方法、および撮像システムの駆動方法に関する。

近年、折り返し歪みやモアレなどの高周波成分に起因するノイズを低減する技術が提案されている。特許文献１では、撮像装置から出力された画像信号に対して移動平均フィルタ処理を行うことにより、モアレを低減する技術が開示されている。
特許文献２には、インターレースタイプのＣＣＤにおいて、奇数フィールドと偶数フィールドで組み合わせを変えて、画素の信号を加算することの開示がある。このような加算を行うことにより、折り返し歪みが低減されると記載されている。
また、特許文献３には、複数の画素の信号を加算することで出力する信号の数を減らすことが記載されている。これにより高出力レートを達成することができると記載されている。

特開平１１−２７５３６７号公報 特開平４−１９２８９０号公報 特開２０１１−２３８２５号公報

特許文献１には、移動平均フィルタ処理の具体的な方法の開示はない。特許文献２に記載された方法では、異なるフィールドの信号を使って１枚の画像を形成するため、移動する被写体がひずむなど、画質が低下する可能性がある。また、特許文献３に記載された方法では、解像度が低下するため、やはり画質が低下する可能性がある。
これらの課題に鑑み、画質を向上しつつ、折り返し歪みやモアレなどの高周波成分に起因するノイズを低減することを可能とする撮像装置の駆動方法を提供する。

本発明の１つの側面に係る実施形態である撮像装置の駆動方法は、それぞれが光電変換部を含む複数の画素を有する撮像装置の駆動方法であって、前記複数の光電変換部のそれぞれにおいて、第１の時刻から第２の時刻までの期間にわたって光電変換するステップと、前記光電変換により前記光電変換部で生じた電荷に基づく信号であって、前記複数の画素のそれぞれに対して複数生成される信号である、複数の第１の信号を生成するステップと、前記複数の第１の信号に対して移動平均処理を行うことで、複数の第２の信号を生成するステップと、を含むことを特徴とする。

本発明の別の側面に係る実施形態である撮像装置の駆動方法は、それぞれが光電変換部を含む複数の画素を有する撮像装置の駆動方法であって、前記複数の光電変換部のそれぞれにおいて、第１の時刻から第２の時刻までの期間にわたって光電変換するステップと、前記光電変換により前記光電変換部で生じた電荷に基づく信号であって、前記複数の画素のそれぞれに対して複数生成される信号である、複数の第１の信号を生成するステップと、前記複数の画素のそれぞれに対して複数生成された前記複数の第１の信号を、互いに別々の画素の前記第１の信号と加算あるいは平均化することで、複数の第２の信号を生成するステップとを含み、複数の前記光電変換部の第１方向に沿ったピッチと、前記複数の第２の信号の信号重心の前記第１方向に沿ったピッチとが等しくなるように、前記加算あるいは平均化を行うことを特徴とする。

本発明の別の側面に係る実施形態である撮像装置の駆動方法は、それぞれが光電変換部を含む複数の画素を有する撮像装置の駆動方法であって、前記複数の光電変換部のそれぞれにおいて、第１の時刻から第２の時刻までの期間にわたって光電変換するステップと、前記光電変換により前記光電変換部で生じた電荷に基づく信号であって、前記複数の画素のそれぞれに対して複数生成される信号である、複数の第１の信号を出力するステップと、前記複数の画素のそれぞれに対して複数生成された前記複数の第１の信号を、互いに別々の画素の前記第１の信号と加算あるいは平均化することで、複数の第２の信号を生成するステップとを含み、複数の前記光電変換部の第１方向に沿ったピッチと、前記複数の第２の信号の前記第１方向に沿ったサンプリングピッチとが等しくなるように、前記加算あるいは平均化を行うことを特徴とする。

本発明の別の側面に係る実施形態である撮像システムの駆動方法は、それぞれが光電変換部を含む複数の画素を有する撮像装置と、前記撮像装置からの信号を処理する信号処理装置と、を備えた撮像システムの駆動方法であって、前記駆動方法は、前記複数の光電変換部のそれぞれにおいて、第１の時刻から第２の時刻までの期間にわたって光電変換するステップと、前記光電変換により前記光電変換部で生じた電荷に基づく信号であって、前記複数の光電変換部のそれぞれに対して複数生成される信号である、複数の第１の信号を生成するステップと、前記複数の第１の信号に対して移動平均処理を行うことで、複数の第２の信号を生成するステップと、を含むことを特徴とする。

本発明の別の側面に係る実施形態である撮像システムの駆動方法は、それぞれが光電変換部を含む複数の画素を有する撮像装置と、前記撮像装置からの信号を処理する信号処理装置と、を備えた撮像システムの駆動方法であって、前記駆動方法は、前記複数の画素のそれぞれにおいて、第１の時刻から第２の時刻までの期間にわたって光電変換するステップと、前記光電変換により前記光電変換部で生じた電荷に基づく信号であって、前記複数の画素のそれぞれに対して複数生成される信号である、複数の第１の信号を出力するステップと、前記複数の画素のそれぞれの前記複数の第１の信号を、互いに別々の画素の前記第１の信号と加算あるいは平均化することで、複数の第２の信号を生成するステップとを含み、複数の前記光電変換部の第１方向に沿ったピッチと、前記複数の第２の信号の前記第１方向に沿ったサンプリングピッチとが等しくなるように、前記加算あるいは平均化を行うことを特徴とする。

本発明によれば、モアレなどの高周波成分に起因するノイズを低減するとともに、画質を向上させることができる。

本発明に係る実施例の要部を説明するための概念図。 実施例１乃至実施例５に係る撮像装置の構成を示す概略図。 実施例１乃至実施例３に係る撮像装置の等価回路を示す図。 実施例１に係る撮像装置の画素のレイアウトを示す模式図。 実施例１乃至実施例３の駆動信号を示す図。 実施例２に係る撮像装置の撮像領域を示す模式図。 実施例３に係る撮像装置の撮像領域を示す模式図。 実施例４に係る撮像装置の等価回路を示す図。 実施例４に係る撮像装置の画素のレイアウトを示す模式図。 実施例４の駆動信号を示す図。 実施例５に係る撮像装置の信号処理部の等価回路を示す図。 実施例５の駆動信号を示す図 実施例６乃至実施例８に係る撮像装置の構成、および画素の等価回路を示す概略図。 実施例６に係る撮像装置の信号処理部の等価回路を示す図。 実施例６および実施例７における移動平均処理の方法を説明するための図。 実施例６の駆動パルスを示す図。 実施例７に係る撮像装置の信号処理部の等価回路を示す図。 実施例８に係る撮像装置の信号処理部を示す概略図。 実施例８に係る撮像装置の信号処理部を示す概略図。 本発明に係る実施例の撮像システムのブロック図。

本発明に係る１つの実施例は、撮像装置の駆動方法である。本実施例の駆動方法では、撮像装置の複数の画素の信号に対して移動平均処理を行う。移動平均処理とは、たとえば、複数の信号に対して、加算前（または平均化前）の信号の信号重心のピッチと加算後（または平均化後）の信号の信号重心のピッチとが等しくなるように組み合わせを順次変えながら、加算（または平均化）を行うことである。複数の信号の信号重心のピッチとは、いわゆるサンプリングピッチのことである。あるいは、移動平均処理とは、加算前（または平均化前）の信号と加算後（または平均化後）の信号について単位長さあたりに同じ数の信号重心が位置するように、複数の信号に対して組み合わせを順次変えながら加算あるいは平均化を行うことである。

本実施例の駆動方法は、それぞれの画素において、第１の時刻から第２の時刻までの期間にわたって光電変換により生じた電荷に基づく複数の信号が生成されることを特徴としている。換言すると、本実施例の駆動方法は、同じ光電変換期間に光電変換により生じた電荷に基づく信号を１つの画素につき複数回出力することを特徴としている。以下、本発明に係る実施例の要部について図１を用いて説明する。

図１（ａ）は本発明に係る実施例の要部を示す概念図である。撮像装置は、複数の画素を有する。図１（ａ）では４つの画素１ａ〜１ｄのレイアウトが模式的に示されている。撮像装置は実際にはさらに多くの画素を有しうる。これらの画素は半導体基板に配される。半導体基板は少なくとも１つの主面を有する。複数の画素は、当該主面において１次元状にあるいは２次元状に配置されうる。また、図１（ａ）では、各画素で光電変換により生じた電荷に基づく第１の信号、および加算あるいは平均化によって生成される第２の信号が矢印で示されている。

なお、図１の説明において、各画素に共通の説明を行う場合は、アルファベットを省略し、単に画素１と称する。一方で個別の画素を区別して説明する場合は、画素１ｃのようにアルファベットを付して称する。生成される信号および後述する画素の構成要素についても、共通の説明を行う場合は数字のみを付し、個別のものを区別して説明する場合は数字とアルファベットを付す。本図に限らず以降の図においても同様である。

画素１は、光電変換部２を含んで構成される。光電変換部２では、入射した光が電荷に光電変換される。言い換えると、入射した光に基づく信号が生成される。光電変換部２は例えばフォトダイオードである。さらに画素１が、光電変換部２で生じた電荷に基づく増幅信号を出力する増幅部を含んでいてもよい。

本実施例の駆動方法は、複数の光電変換部のそれぞれにおいて、第１の時刻から第２の時刻までの期間にわたって光電変換するステップを含む。本実施例の駆動方法は、さらに光電変換によって発生した電荷を蓄積するステップを有していてもよい。このステップでは、第１の時刻以降に発生する電荷が第２の時刻まで継続的に蓄積される。発生した電荷は、光電変換部２に蓄積されてもよい。あるいは、画素１が、光電変換部２とは別に、発生した電荷を蓄積する蓄積部を有していてもよい。

第１の時刻と第２の時刻とは、それぞれの画素１に対して、個別に設定されうる。第１の時刻から第２の時刻までの期間が、撮像装置において露光が行われる際の１回の露光期間であってもよい。第１の時刻は、例えば、メカ的なシャッタが開くタイミング、電気的なシャッタが解除されるタイミングなどの撮像装置の動作に対応した時刻であってもよい。また、第２の時刻は、メカ的なシャッタが閉じるタイミング、蓄積された電荷を転送するタイミングなどの撮像装置の動作に対応した時刻であってもよい。この場合について、それぞれの画素１における第１の時刻から第２の時刻までの期間と、撮像装置の露光期間との関係について説明する。

撮像装置の露光方法には、大きく分けてグローバルシャッタとローリングシャッタとがある。グローバルシャッタは全ての画素１で露光期間の開始と終了とが一致するような露光方法である。このような露光方法では、例えば画素１ａの光電変換部２ａにおいて光電変換している第１の時刻から第２の時刻までの期間と、画素１ｂの光電変換部２ｂにおいて光電変換している第１の時刻から第２の時刻までの期間とが、同一の期間である。つまり、画素１１ａに対して設定された第１の時刻と、画素１ｂに対して設定された第１の時刻とが同じ時刻である。そして、画素１ａに対して設定された第２の時刻と、画素１ｂに対して設定された第２の時刻とが同じ時刻である。なお、この期間が、それぞれの光電変換部２ａ、２ｂで生じた電荷の蓄積される期間であってもよい。

一方、ローリングシャッタは、それぞれの画素１での露光期間の開始と終了のタイミングが画素１ごとにずれているような露光方法である。したがって、例えば画素１ａにおける第１の時刻から第２の時刻までの期間と、画素１ｂにおける第１の時刻から第２の時刻までの期間とは、完全には一致しない。つまり、画素１１ａに対して設定された第１の時刻と、画素１ｂに対して設定された第１の時刻とが互いに異なる時刻である。そして、画素１ａに対して設定された第２の時刻と、画素１ｂに対して設定された第２の時刻とが互いに異なる時刻である。

本実施例の駆動方法は、画素ごとに、第１の時刻から第２の時刻までの期間にわたって光電変換により生じた電荷に基づく複数の第１の信号３、４を生成するステップを含む。ここで第１の信号３、４の露光期間の開始時刻、終了時刻は実質的に一致している。そのため、複数の第１の信号３、４は、いずれも同じ期間に光電変換により生じた電荷に基づく信号である。そして、第１の信号３、４は、他の画素１で光電変換により生じた電荷に基づく信号とは加算も平均化もされていない信号である。つまり、第１の信号は加算前あるいは平均化前の信号である。好適には、半導体基板の内部で、複数の第１の信号の生成が行われる。

具体的な生成の方法としては、例えば、発生した電荷を複数の転送先に所定の割合で並行して転送してもよい。あるいは、増幅部から出力された信号を２つの容量にサンプルホールドしてもよい。この場合、２つの容量が、複数の画素に対して１つの割合で配される列回路に含まれてもよいし、もしくは、２つの容量が、それぞれの画素１に含まれてもよい。増幅部を介して出力された増幅信号も、画素１に対して生成された第１の信号である。

さらに別の生成の方法としては、２つのデジタル信号を出力してもよい。たとえば、出力されたアナログ信号に対してアナログデジタル変換（以下、ＡＤ変換）を行い、２つのメモリにデジタル信号を保持してもよい。あるいは、１つのメモリに保持されたデジタル信号を、複数回の演算のために複数回出力してもよい。あるいは、２つのカウンタを使って、画素１から出力された１つのアナログ信号に対して２系統のＡＤ変換を並行して行ってもよい。この場合、比較器が出力する複数の比較結果を示す信号が、１つの画素に対して複数生成された複数の第１の信号であってもよい。

本実施例の駆動方法は、１つの画素の複数の第１の信号３、４をそれぞれ別々の画素の第１の信号と加算あるいは平均化することによって、移動平均処理を行うステップを含む。具体的には、画素１ａの第１の信号４ａと、画素１ｂの第１の信号３ｂとを加算あるいは平均化することによって、第２の信号５ａｂを生成する。画素１ｂの第１の信号４ｂと画素１ｃの第１の信号３ｃとを加算あるいは平均化することによって、第２の信号５ｂｃを生成する。画素１ｃの第１の信号４ｃと画素１ｄの第１の信号３ｄとを加算あるいは平均化することによって、第２の信号５ｃｄを生成する。そして、画素１ｄの第１の信号４ｄは、不図示の画素１ｅの第１の信号３ｅと加算または平均化され、第２の信号５ｄｅが生成される。このようにして、２つの画素１の第１の信号を加算あるいは平均化することで、複数の第２の信号を生成する。つまり、第２の信号は加算後あるいは平均化後の信号である。なお、個々の第２の信号５について説明する場合、２つの画素１に対応するアルファベットを組み合わせて表記する。

上述の通り、第１の信号３、４は加算前の信号、あるいは平均化前の信号である。そして、第２の信号５は加算後の信号、あるいは平均化後の信号である。本明細書において、特に断りがない限り、加算前の信号および平均前の信号の一方について説明された場合は、他方についても同じ説明がなされたものとする。そのため、「加算前の信号、あるいは平均化前の信号」とは記載せず、単に「加算前の信号」、あるいは「平均化前の信号」とのみ記載する。加算後の信号と平均化後の信号についても同様である。

続いて、移動平均処理を行ったときの、加算前の信号の信号重心のピッチと、加算後の信号の信号重心のピッチとの関係について説明する。移動平均処理においては、第１方向において、加算前の信号の信号重心のピッチと加算後の信号の信号重心のピッチとが等しい。つまり、加算あるいは平均化の前後で、サンプリングピッチが変わらないと言える。別の観点としては、第１方向において、複数の加算前の信号の信号重心が含まれるような単位長さを考えた場合に、当該単位長さあたりに加算後の信号の信号重心が加算前の信号の信号重心と同じ数だけ含まれる。ここで、第１方向は半導体基板の主面に平行な方向である。

図１（ａ）では、光電変換部２の重心６が黒いドットで示されている。光電変換部２の重心６は、所定の平面における光電変換部２の外縁に基づいて幾何学的に決定されうる。ここで、所定の平面は、半導体基板の主面と平行な平面である。光電変換部２は一般に立体的な構造を有する。そこで、光電変換部２を切断するような平面において光電変換部２の外縁を決めてよい。

光電変換部２の外縁は、例えば光電変換部２を構成する半導体領域のうち、信号電荷が収集される半導体領域のＰＮ接合面である。信号電荷が収集される半導体領域とは、信号電荷が電子の場合、フォトダイオードのＮ型半導体領域である。また、画素１が光電変換部２からの電荷の転送を制御する転送ゲートを含む場合は、当該転送ゲートの光電変換部２の側の端が、光電変換部２の外縁の一部に含まれてもよい。

撮像装置がフォトリソグラフィープロセスを用いて製造される場合には、当該フォトリソグラフィーに使われるマスクのパターンが、実質的に光電変換部２の外縁を規定している。例えば、信号電荷の収集される半導体領域を形成するプロセスにおけるマスクのパターンが、信号電荷の収集される半導体領域の外縁を実質的に規定しうる。また、転送トランジスタのゲート電極を形成するプロセスにおけるマスクのパターンが、ゲート電極の光電変換部２の側の端を実質的に規定しうる。

なお、所定の平面における光電変換部２の外縁に基づいて重心を決定することが困難な場合、あるいは、一義的には重心が決定されない場合は、光電変換部２の上に配された構造に基づいて重心の位置を決定してもよい。たとえば、平面で見たときに、配線によって１つの光電変換部に対して１つの開口が規定されているならば、当該開口の形状に基づいて重心を決定してもよい。１つの光電変換部に対して１つの開口が規定されていない場合は、例えばマイクロレンズなどの光学素子の重心を、光電変換部の重心としてもよい。

１つの光電変換部２で蓄積された電荷に基づく信号の信号重心は、他の信号と加算も平均化もされていなければ、当該１つの光電変換部２の重心６と同じ位置である。つまり、第１の信号の信号重心は、光電変換部２の重心６と同じ位置である。図１（ａ）における第１の信号３、４は加算前の信号である。したがって、加算前の信号の信号重心は、光電変換部２の重心６と同じ位置である。１つの光電変換部２の電荷に基づく信号が増幅されても、あるいはＡＤ変換されても、信号重心の位置は変わらない。なお、特に区別する必要がない場合には、第１の信号３、４の信号重心、および光電変換部２の重心について同じ符号を付して説明する。

図１（ａ）が示す通り、４つの光電変換部２ａ〜２ｄの重心６ａ〜６ｄは、第１方向に沿ってピッチＰ１で並んでいる。つまり、加算前の信号の信号重心のピッチはＰ１である。換言すると、加算前の信号のサンプリングピッチがＰ１である。隣り合う２つの画素の光電変換部２の間隔が、必ずしもピッチＰ１と完全に等しい必要はない。たとえば、隣り合う２つの画素の光電変換部２の間隔が撮像装置の製造プロセスに起因してばらついてもよい。

図１（ａ）には、移動平均処理によって生成される第２の信号５の信号重心７が、白いドットで示されている。第２の信号５の信号重心７は、加算あるいは平均化される２つの第１の信号の信号重心６の中点である。例えば、第２の信号５ａｂの信号重心７ａｂは、画素１ａの第１の信号４ａの信号重心６ａと、画素１ｂの第１の信号３ｂの信号重心６ｂとの中点である。ここで、第１の信号３、４は加算前の信号であり、第２の信号は加算後の信号である。したがって、加算後の信号の信号重心は、加算される２つの加算前の信号の信号重心の中点に位置する。

図１（ａ）が示す通り、４つの第２の信号５ａｂ、５ｂｃ、５ｃｄ、５ｄｅの信号重心７ａｂ、７ｂｃ、７ｃｄ、７ｄｅは、第１方向に沿ってピッチＰ２で並んでいる。つまり、加算後の信号の信号重心のピッチはＰ２である。換言すると、加算後の信号のサンプリングピッチがＰ２である。

図１（ａ）が示すように、ピッチＰ１とピッチＰ２とは等しい。つまり、本実施例の駆動方法では、加算前の信号の信号重心のピッチＰ１と加算後の信号の信号重心のピッチＰ２とが等しくなるように、複数の信号の加算あるいは平均化を行っている。換言すれば、加算前の複数の信号のサンプリングピッチと、加算後の複数の信号のサンプリングピッチとが同じであるように、複数の信号に対して加算あるいは平均化を行っている。このような加算あるいは平均化の処理が、移動平均処理である。なお、ピッチＰ１とピッチＰ２とは厳密に等しい必要はない。たとえば撮像装置の製造プロセスに起因するばらつき程度の差があってもよい。

図１（ｂ）に、画素のレイアウトが図１（ａ）とは異なる例を示す。図１（ｂ）において、図１（ａ）と同じ機能を有する部材には図１（ａ）と同じ符号を付している。また、図１（ｂ）においても、第１の時刻から第２の時刻までの期間にわたって蓄積された電荷に基づく信号である第１の信号、および複数の画素の第１の信号の加算あるいは平均化によって生成される第２の信号が矢印で示される。

図１（ａ）では４つの光電変換部２ａ〜２ｄの重心６ａ〜６ｄが一直線上に並んでいるのに対し、図１（ｂ）では４つの光電変換部２ａ〜２ｄの重心６ａ〜６ｄがジグザグに配置されている。つまり、図１（ｂ）では複数の画素が一直線上に並んでいない。図１（ｂ）に示されるように、一直線上に配置されていない複数の画素の第１の信号に対して、移動平均処理を行ってもよい。

この場合には、光電変換部２の重心６のピッチおよび第２の信号５の信号重心７のピッチは、第１方向に沿った間隔に基づいて決められる。第１方向は、半導体基板の主面と平行な方向である。例えば、図１（ｂ）において、光電変換部２ａと光電変換部２ｂとが隣り合って配されている。また、第２の信号５ａｂと第２信号５ｂｃとは、互いに隣り合う位置に信号重心を有している。このとき、光電変換部２ａの重心６ａと光電変換部２ｂの重心６ｂとの距離は、第２の信号５ａｂの信号重心７ａｂと第２の信号５ｂｃの信号重心７ｂｃとの距離とは異なっている。しかし、第１方向における光電変換部２ａの重心６ａと光電変換部２ｂの重心６ｂとの距離は、第１方向における信号重心７ａｂと信号重心７ｂｃとの距離と等しい。

このように、第１方向における間隔を基準とすると、光電変換部２ａ〜２ｄのピッチＰ１と信号重心７ａｂ〜７ｄｅのピッチＰ２は等しい。つまり、一直線上に配置されていない複数の画素の第１の信号に対して、移動平均処理が行われている。

図１（ａ）および（ｂ）では、隣り合う２つの画素の光電変換部２は、いずれもピッチＰ１で配されている。しかし、本実施例の駆動方法を適用しうる撮像装置は、このようなレイアウトを有する撮像装置に限られることはない。複数の画素を１つの繰り返し単位として、複数の光電変換部２が周期的に配置されるレイアウトであってもよい。たとえば、図１（ａ）において、重心６ａと重心６ｂとの間隔、および重心６ｃと重心６ｄとの間隔が第１の距離であり、重心６ｂと重心６ｃとの間隔、および重心６ｄと重心６ｅとの間隔が第１の距離とは異なる第２の距離であってもよい。これは、２つの画素を１つの繰り返し単位として、周期的に光電変換部２が配置される例である。

また、図１（ａ）および（ｂ）では、簡便のために、加算後の信号（第２の信号）の信号重心が、２つの加算前の信号（第１の信号）の信号重心の中点である例を説明した。しかし、例えば加重平均を行う場合には、加重の度合いに応じて中点からオフセットした位置に信号重心が配置されうる。

さらに本発明に係る別の実施例では、３つ以上の画素の第１の信号を加算あるいは平均化する。３つ以上の画素の第１の信号を加算あるいは平均化する場合でも、加算前の信号の信号重心の位置に基づいて加算後の信号の信号重心が決められる。そのために、本明細書では中点の意味が通常より広く解釈される。具体的には、３つ以上の加算前の信号の信号重心のそれぞれに、半導体基板の主面と平行な平面における２次元座標、例えばＸＹ座標を割り当てる。このとき、Ｘ座標の平均値およびＹ座標の平均値が、それぞれ加算後の信号の信号重心のＸ座標およびＹ座標であってもよい。

光電変換部２が等間隔に配置されない撮像装置において移動平均処理が行われる場合や、加重平均が行われる場合には、加算前の信号の信号重心のピッチと、加算後の信号の信号重心のピッチとが一致しない可能性がある。しかし、別の観点として、加算あるいは平均化を行った結果、第１方向に沿った単位長さあたりにおける複数の加算前の信号の信号重心の数と、第１方向に沿った同じ単位長さあたりにおける複数の加算後の信号の信号重心の数とが等しければ、移動平均処理が行われたと言える。

具体的な例として、図１（ａ）において、光電変換部２ａの重心６ａから光電変換部２ｄの重心６ｄまでの距離を単位長さとする。そうすると、この単位長さあたりに、信号重心６ａおよび６ｄを含む４つの信号重心６ａ〜６ｄが位置する。一方で、図１では、第２の信号５ａｂの信号重心７ａｂから第２の信号５ｄｅの信号重心７ｄｅまでの距離が光電変換部２ａの重心６ａから光電変換部２ｄの重心６ｄまでの距離と等しい。つまり、単位長さあたりに、信号重心７ａｂおよび７ｄｅを含む４つの信号重心が含まれる。

このように、加算前の信号と加算後の信号について単位長さあたりに同じ数の信号重心が位置するように、複数の信号に対して組み合わせを順次変えながら加算あるいは平均することも、移動平均処理に含まれる。

以下では、本発明の実施例についてさらに詳細に説明する。以上の説明は、後述する実施例についても同様である。なお、本発明は以下に説明される実施例のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施例の一部の構成が変更された変形例も、本発明の実施例である。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。

本発明の実施例について説明する。本実施例に係る撮像装置では、各画素が光電変換部と、増幅部と、２つの容量とを有する。光電変換部で第１の時刻から第２の時刻までの期間にわたって光電変換が行われる。光電変換により発生した電荷は光電変換部に蓄積される。蓄積された電荷に基づく第１の信号が、画素の増幅部から２つの容量のそれぞれに出力される。２つの容量のそれぞれは、出力された第１の信号を保持する。そして、２つの容量に保持された第１の信号を用いて、移動平均処理が行われる。具体的には、各画素の、第１の容量に保持された第１の信号と、第２の容量に保持された第１の信号とが、異なる組み合わせの画素の信号と平均化されることによって、複数の第２の信号を生成している。なお、本実施例では、露光期間が全画素で一致している。いわゆるグローバルシャッタ動作が行われる。

図２は、本実施例の撮像装置の全体ブロック図である。撮像装置１０１は半導体基板を用いて１つのチップで構成することができる。撮像装置１０１は、撮像領域１０２に配された複数の画素を有している。更に、撮像装置１０１は制御部１０３を有している。制御部１０３は、垂直走査部１０４、信号処理部１０５及び出力部１０６に制御信号、電源電圧等を供給する。

垂直走査部１０４は撮像領域１０２に配された複数の画素に駆動信号を供給する。垂直走査部１０４は画素行ごともしくは複数の画素行ごとに駆動信号を供給する。垂直走査部１０４はシフトレジスタもしくはアドレスデコーダにより構成することができる。

信号処理部１０５は、列回路、水平走査回路、水平出力線を含んで構成される。列回路は、各々が、複数の回路ブロックを含んで構成されうる。回路ブロックは、信号保持部、列増幅回路、ノイズ除去部、ＡＤ変換部などである。水平走査回路はシフトレジスタもしくはアドレスデコーダにより構成することができる。水平出力線に出力される信号は、アナログ信号でもデジタル信号でもよい。

出力部１０６は水平出力線を介して伝達された信号を撮像装置１０１外に出力する。出力部１０６は、バッファもしくは増幅回路を含んで構成されている。

垂直走査部１０４、信号処理部１０５、出力部１０６は撮像領域１０２の外側に配される。つまり、撮像領域１０２の境界は、画素に含まれる素子と、垂直走査部１０４、信号処理部１０５、または出力部１０６を構成する素子との間にある。例えば、もっとも外周に配された画素に含まれる素子と、垂直走査部１０４、信号処理部１０５、または出力部１０６を構成する素子との間の素子分離部が撮像領域１０２の境界であってもよい。

図３に本実施例の撮像装置の等価回路を示す。図３では、１６個の画素２０１が示されている。撮像領域１０２が更に多数の画素２０１を含んで構成されていてもよい。本実施例では、これらの画素２０１が行列状に配される。上述の１６個の画素２０１が４行４列の行列を構成している。垂直走査部によって並行に制御されうる画素群が行である。列は、行とは異なる方向に配された画素群であって、１本もしくは複数本の出力線を共有している画素群である。なお、複数の画素は必ずしも行列状に配される必要はなく、撮像領域１０２に１次元状、あるいは２次元状に複数の画素が配置されればよい。また、図３において隣り合って示された２つの画素が、必ずしも実際の装置において隣り合って配されている必要はない。

なお、図３において、複数の画素２０１のそれぞれに含まれ、互いに同様の機能を有する素子には、同じ数字の符号が付されている。個別の素子を区別して説明する際には、当該個別の素子が含まれる画素に対応したアルファベットを、数字の後に付して標記する。例えば、画素２０１ａに含まれる素子は、数字の符号の後にアルファベットのａを付す。これは以降の図においても同様である。

図３において、画素２０１ａ、２０１ｂ、２０１ｃ、２０１ｄが第１行に含まれる。画素２０１ｅ、２０１ｆ、２０１ｇ、２０１ｈが、第１行の隣の第２行に含まれる。そして、画素２０１ｉ、２０１ｊ、２０１ｋ、２０１ｌが第３行に含まれ、画素２０１ｍ、２０１ｎ、２０１ｏ、２０１ｐが第４行に含まれる。また、画素２０１ａ、２０１ｅ、２０１ｉ、２０１ｍが第１列に含まれる。画素２０１ｂ、２０１ｆ、２０１ｊ、２０１ｎが、第１列の隣の第２列に含まれる。そして、画素２０１ｃ、２０１ｇ、２０１ｋ、２０１ｏが第３列に含まれ、画素２０１ｄ、２０１ｈ、２０１ｌ、２０１ｐが第４列に含まれる。

次に撮像装置の各部を詳細に説明する。画素２０１は、光電変換部２０２、リセットトランジスタ２０３、第１増幅トランジスタ２０４、電流源２０５、第１容量２０６、第２容量２０７、第１サンプルホールドスイッチ（以下、ＳＨスイッチ）２０８、第２ＳＨスイッチ２０９を含む。図３において、ノードＶＳＳには、基準電圧（例えばグラウンド電圧）が供給される。ノードＶＤＤには電源電圧が供給される。

光電変換部２０２は入射光を信号電荷（電子、あるいは正孔）に変換する。光電変換部２０２の例としてフォトダイオードを示している。リセットトランジスタ２０３は、光電変換部２０２および第１増幅トランジスタ２０４の入力ノードの電圧をリセットする。第１増幅トランジスタ２０４は、電流源２０５とともにソースフォロア回路を構成する。第１増幅トランジスタ２０４の出力ノードは、第１ＳＨスイッチ２０８を介して、第１容量２０６に接続される。これにより、第１増幅トランジスタ２０４から出力された第１の信号が、第１容量２０６に保持されうる。また、第１増幅トランジスタ２０４の出力ノードは、第２ＳＨスイッチ２０９を介して第２容量２０７に接続される。これにより、第１増幅トランジスタ２０４から出力された第１の信号が、第２容量２０７に保持されうる。画素２０１のメモリ部は、第１および第２容量２０６、２０７と第１および第２ＳＨスイッチ２０８、２０９とを含んで構成される。

本実施例においては、画素２０１が第１および第２容量２０６、２０７を含んでいる。そのため、画素２０１において、同一の期間に光電変換部２０２に蓄積された電荷に基づく２つの第１の信号を並行して出力することができる。つまり、１つの画素２０１に対して複数の第１の信号が生成される。具体的な動作例については後述する。

本実施例では、４つの画素２０１に１つの割合で、第２増幅トランジスタ２１０、第３増幅トランジスタ２１１、第１選択トランジスタ２１２、第２選択トランジスタ２１３が配される。

第２増幅トランジスタ２１０は、出力線２１６に接続される。出力線２１６には電流源２１４が接続される。第２増幅トランジスタ２１０は電流源２１４とともにソースフォロア回路を構成する。そして、第２増幅トランジスタ２１０は、第１容量２０６に保持された信号に基づく増幅信号を出力線２１６に出力する。第１選択トランジスタ２１２は、増幅信号を出力する１つの第２増幅トランジスタ２１０を選択する。

第３増幅トランジスタ２１１は、出力線２１７に接続される。出力線２１７には電流源２１５が接続される。第３増幅トランジスタ２１１は電流源２１５とともにソースフォロア回路を構成する。そして、第３増幅トランジスタ２１１は、第２容量２０７に保持された信号に基づく増幅信号を出力線２１７に出力する。第２選択トランジスタ２１３は、増幅信号を出力する１つの第３増幅トランジスタ２１１を選択する。

本実施例では、リセットトランジスタ２０３、第１乃至第３増幅トランジスタ２０４、２１０、２１１、第１および第２ＳＨスイッチ２０８、２０９、第１および第２選択トランジスタ２１２、２１３は、それぞれＭＯＳトランジスタである。なお、これらのトランジスタが、バイポーラトランジスタなど、別の種類のトランジスタで構成されてもよい。

リセットトランジスタ２０３、第１および第２ＳＨスイッチ２０８、２０９、第１および第２選択トランジスタ２１２、２１３の制御ノードには、それぞれ不図示の制御線が接続される。制御線は垂直走査部１０４に接続される。垂直走査部１０４は、上述の各トランジスタを駆動するための駆動信号を制御線に供給する。

本実施例の撮像装置は、複数のスイッチＡＤＤ１（第１のスイッチ群）および複数のスイッチＡＤＤ２（第２のスイッチ群）を含んで構成された接続部を備える。スイッチＡＤＤ１は、２つの画素２０１の第１容量２０６を互いに接続する。スイッチＡＤＤ２は、２つの画素２０１の第２容量２０７を互いに接続する。スイッチＡＤＤ１、またはスイッチＡＤＤ２がオンになると、接続される２つの容量の大きさが同じ場合には、２つの容量の保持する電圧が平均化される。２つの容量の大きさが異なる場合には、容量比に応じて加重平均される。なお、第１容量２０６および第２容量２０７の大きさは、それらに接続されたスイッチがすべてオフの状態のとき等しいことが好ましい。しかし、製造プロセスに起因するばらつきによって、容量の大きさが異なっていてもよい。個々の容量の絶対値としては、製造プロセスに起因するばらつきが十分無視できる程度に大きいことが好ましい。

ここで、接続部によって接続される複数の画素２０１の組み合わせについて説明する。本実施例では、２行２列ごとの４つの画素２０１の第１の信号を平均化することによって、移動平均処理を行う。信号が平均化される画素の組み合わせを破線２１８〜２２１および一点鎖線２２２で示している。本実施例において、各画素２０１は、第１の組み合わせと第２の組み合わせの両方に含まれる。破線２１８、２１９、２２０、２２１がそれぞれ囲んでいる４つの画素２０１が、第１の組み合わせの複数の画素である。例えば、画素２０１ａ、２０１ｂ、２０１ｅ、２０１ｆが第１の組み合わせである。一点鎖線２２２が囲んでいる４つの画素２０１が、第２の組み合わせの複数の画素である。なお、一点鎖線２２２で囲まれていない画素２０１も、不図示の画素とともに、第２の組み合わせに含まれている。例えば、画素２０１ｂおよび画素２０１ｃは、２つの不図示の画素とともに、第２の組み合わせを構成する。

第１の組み合わせの複数の画素２０１の第１の信号が平均化された第２の信号は出力線２１６に出力される。第２の組み合わせの複数の画素２０１の第１の信号が平均化された第２の信号は出力線２１７に出力される。出力線２１６、２１７に出力された第２の信号は、後段の信号処理部１０５に伝達される。

スイッチＡＤＤ１は、第１の組み合わせの複数の画素２０１のメモリ部を互いに接続する。破線２１８で囲まれた４つの画素２０１ａ、２０１ｂ、２０１ｅ、２０１ｆにおいて、画素２０１ａの第１容量２０６ａと画素２０１ｂの第１容量２０６ｂとがスイッチＡＤＤ１を介して接続される。また、画素２０１ａの第１容量２０６ａと画素２０１ｅの第１容量２０６ｅとがスイッチＡＤＤ１を介して接続される。そして、画素２０１ｅの第１容量２０６ｅと画素２０１ｆの第１容量２０６ｆとがスイッチＡＤＤ１を介して接続される。破線２１９、破線２２０、破線２２１のそれぞれに囲まれた４つの画素２０１についても、第１容量２０６がスイッチＡＤＤ１によって互いに接続される。

スイッチＡＤＤ２は、第２の組み合わせの複数の画素２０１のメモリ部を互いに接続する。一点鎖線２２２で囲まれた４つの画素２０１ｆ、２０１ｇ、２０１ｊ、２０１ｋにおいて、画素２０１ｆの第２容量２０７ｆと画素２０１ｇの第２容量２０７ｇとがスイッチＡＤＤ２を介して接続される。また、画素２０１ｆの第２容量２０７ｆと画素２０１ｊの第２容量２０７ｊとがスイッチＡＤＤ２を介して接続される。そして、画素２０１ｊの第２容量２０７ｊと画素２０１ｋの第２容量２０７ｋとがスイッチＡＤＤ２を介して接続される。

このように、本実施例では、複数のスイッチＡＤＤ１と複数のスイッチＡＤＤ２によって、異なる組み合わせの複数の画素２０１のメモリ部が接続される。これにより、第１の組み合わせの複数の画素２０１からの第１の信号は、スイッチＡＤＤ１によって平均化され、平均化によって得られた第２の信号が出力線２１６に出力される。また、第２の組み合わせの複数の画素２０１からの第１の信号は、スイッチＡＤＤ２によって平均化され、平均化によって生成された第２の信号が出力線２１７に出力される。

スイッチＡＤＤ１およびスイッチＡＤＤ２は例えばＭＯＳトランジスタである。それぞれのゲートに不図示の制御線が接続される。制御線は垂直走査部１０４に接続される。垂直走査部１０４は、スイッチＡＤＤ１、ＡＤＤ２の状態（オンまたはオフ）を制御するための駆動信号を制御線に供給する。つまり、本実施例では、垂直走査部１０４および垂直走査部１０４を制御する制御部１０３が、接続部を制御している。具体的に、制御部１０３および垂直走査部１０４は、第１の組み合わせの複数の画素２０１のメモリ部が互いに接続されるように、複数のスイッチＡＤＤ１をオンに制御する。そして、制御部１０３および垂直走査部１０４は、第２の組み合わせの複数の画素２０１のメモリ部が互いに接続されるように、複数のスイッチＡＤＤ２をオンに制御する。

続いて、本実施例における、第１の信号の信号重心および第２の信号の信号重心について図４を用いて説明する。図４は、光電変換部２０２のレイアウトを模式的に示している。また、図４には、光電変換部２０２の重心６が黒いドットで示されている。光電変換部２０２の重心６の位置が、当該光電変換部２０２を含む画素２０１の第１の信号の信号重心６の位置である。また、図４は複数の画素２０１の第１の信号が平均化された第２の信号の信号重心７の位置が白いドットで示されている。

第２列に含まれる画素を例に説明する。画素２０１ｂの第１の信号（平均化前の信号）の信号重心は、光電変換部２０２ｂの重心６ｂの位置である。同様に、画素２０１ｆ、２０１ｊ、２０１ｎの第１の信号の信号重心は、それぞれ光電変換部２０２ｆ、２０２ｊ、２０２ｎの重心６ｆ、６ｊ、６ｎの位置である。これらの光電変換部２０２ｂ、２０２ｆ、２０２ｊ、２０２ｎは、列方向に沿って所定のピッチＰ１で配されている。そのため、平均化前の信号の信号重心のピッチはＰ１である。この実施例では列方向が第１方向である。

信号重心７Ａ〜７Ｅは、第２の信号（平均化後の信号）の信号重心である。信号重心７Ａは、画素２０１ｂの第１の信号と、画素２０１ｃの第１の信号と、さらに不図示の２つの画素の第１の信号とが平均化されたことで生成される第２の信号の信号重心を示している。信号重心７Ｂは、図３の破線２１８で囲まれた４つの画素の第１の信号が平均化されたことで生成される第２の信号の信号重心である。信号重心７Ｃは、図３の一点鎖線２２２で囲まれた４つの画素の第１の信号が平均化されたことで生成される第２の信号の信号重心である。信号重心７Ｄは、図３の破線２２０で囲まれた４つの画素の第１の信号が平均化されたことで生成される第２の信号の信号重心である。信号重心７Ｅは、画素２０１ｎの第１の信号と、画素２０１ｏの第１の信号と、さらに不図示の２つの画素の第１の信号とが平均化されたことで生成される第２の信号の信号重心を示している。列方向において、信号重心７Ａ〜７ＥはピッチＰ２で配されている。

図４が示す通り、ピッチＰ１とピッチＰ２は等しい。言い換えると、列方向におけるサンプリングピッチが平均化の前後で変わっていない。このように、本実施例では、第２列に含まれる複数の画素の第１の信号に対して、移動平均処理が行われている。その結果として、列方向の解像度を大幅に落とすことなくモアレを低減した信号を得ることができる。

また、本実施例では、行方向に沿って配された複数の画素の信号についても、移動平均処理が行われている。例えば、光電変換部２０２ｅ〜２０２ｈの重心６ａ〜６ｄのピッチが、複数の第２の信号の信号重心７Ｆ、７Ｂ、７Ｃ、７Ｇ、７Ｈの行方向のピッチと等しい。その結果として、行方向の解像度を大幅に落とすことなくモアレを低減した信号を得ることができる。

なお、第１の組み合わせでの平均化によって生成された第２の信号の信号重心（例えば図４の信号重心７Ｂ）と、第２の組み合わせでの平均化によって生成された第２の信号の信号重心（例えば図４の信号重心７Ｃ）とは、行方向および列方向に１画素ずつずれている。そのため、これらの第２の信号に基づく補完処理を行ってもよい。例えば、それぞれが信号重心７Ａ、７Ｂ、７Ｃ、７Ｇを有する４つの第２の信号を用いて、図４の点線で示されたドット８の位置に信号重心を有する第３の信号を合成してもよい。このような補完処理によって、モアレなど高周波成分に起因するノイズが低減された、高い解像度の画像を得ることができる。

続いて、本実施例の駆動方法について詳細に説明する。図５（ａ）、（ｂ）は、駆動信号のタイミングチャート図である。駆動信号ＲＥＳは、リセットトランジスタ２０３に接続された制御線に供給される。駆動信号Ｓ／Ｈ１は、第１ＳＨスイッチ２０８に接続された制御線に供給される。駆動信号Ｓ／Ｈ２は、第２ＳＨスイッチ２０９に接続された制御線に供給される。駆動信号ＡＤＤ１は、スイッチＡＤＤ１に接続された制御線に供給される。駆動信号ＡＤＤ２は、スイッチＡＤＤ２に接続された制御線に供給される。駆動信号ＳＥＬは、第１選択トランジスタ２１２に接続された制御線、および第２選択トランジスタ２１３に接続された制御線に供給される。

本実施例では、駆動信号ＲＥＳ、駆動信号Ｓ／Ｈ１、駆動信号Ｓ／Ｈ２、駆動信号ＡＤＤ１、駆動信号ＡＤＤ２が、全ての画素に同期して供給される。駆動信号ＳＥＬ（ｎ）と、駆動信号ＳＥＬ（ｎ＋１）は異なる行の選択トランジスタの制御線に供給される。例えば、駆動信号ＳＥＬ（ｎ）が第１選択トランジスタ２１２ｂ、２１２ｄに供給され、駆動信号ＳＥＬ（ｎ＋１）が第２選択トランジスタ２１３ｂ、２１３ｄに供給される。さらに、図５には示されていないが、駆動信号ＳＥＬ（ｎ＋２）が第１選択トランジスタ２１２ｊ、２１２ｌに供給され、駆動信号ＳＥＬ（ｎ＋３）が第２選択トランジスタ２１３ｊ、２１３ｌに供給されうる。

駆動信号はハイレベルとローレベルの少なくとも２つの値を取りうる。ハイレベルの駆動信号が供給されると、トランジスタあるいはスイッチがオンとなる。ローレベルの駆動信号が供給されると、トランジスタあるいはスイッチがオフとなる。

図５（ａ）を使って、第１の動作例を説明する。図５（ａ）の時刻Ｔ１より前には、駆動信号ＲＥＳがハイレベルであり、他の駆動信号は全てローレベルである。リセットトランジスタ２０３がオンしているので、光電変換部２０２には、リセット電位が供給されている。この時、第１増幅トランジスタ２０４は、光電変換部２０２がリセットされた状態に応じた信号を出力している。なお、リセットトランジスタ２０３がオンしているときは、電子的なシャッタが動作しているときである。

時刻Ｔ１において、駆動信号ＲＥＳがハイレベルからローレベルに遷移する。リセットトランジスタ２０３がオフすることにより、電子的なシャッタが解除され、光電変換が開始される。つまり、時刻Ｔ１に露光期間が開始される。露光期間には、第１増幅トランジスタ２０４が光電変換部２０２で発生した電荷の量に応じた信号を出力している。時刻Ｔ１が、本実施例における第１の時刻である。なお、露光期間の開始は、メカ的なシャッタによって制御されてもよい。また、時刻Ｔ１に光電変換部２０２で電荷の蓄積が開始される。

時刻Ｔ２において、駆動信号Ｓ／Ｈ１および駆動信号Ｓ／Ｈ２がローレベルからハイレベルに遷移する。これにより、光電変換部２０２で発生した電荷の量に応じた信号（第１の信号）が、第１および第２容量２０６、２０７の両方に出力される。時刻Ｔ２から所定の時間が経過したのちに、駆動信号Ｓ／Ｈ１および駆動信号Ｓ／Ｈ２がハイレベルからローレベルに遷移する。これにより、光電変換部２０２で発生した電荷の量に応じた信号が、第１および第２容量２０６、２０７の両方に保持される。このように、各画素２０１において、同一の期間に生じた電荷に基づく複数の第１の信号が出力される。第１ＳＨスイッチ２０８および第２ＳＨスイッチ２０９がオフした時点で、露光期間を終了してもよい。第１ＳＨスイッチ２０８および第２ＳＨスイッチ２０９がオフした時刻が、本実施例における第２の時刻である。

時刻Ｔ３において、駆動信号ＲＥＳがローレベルからハイレベルに遷移する。リセットトランジスタ２０３がオンすることで、光電変換部２０２に蓄積された電荷が排出される。なお、リセットトランジスタ２０３がオンするタイミングは時刻Ｔ３に限られず、リセットトランジスタ２０３は次の露光期間が開始される前までにオンすればよい。

時刻Ｔ４において、駆動信号ＡＤＤ１および駆動信号ＡＤＤ２がローレベルからハイレベルに遷移する。これにより、スイッチＡＤＤ１およびスイッチＡＤＤ２がオンする。スイッチＡＤＤ１がオンすることにより、第１の組み合わせの複数の画素２０１の第１容量２０６に保持された第１の信号が平均化される。また、スイッチＡＤＤ２がオンすることにより、第２の組み合わせの複数の画素２０１の第２容量２０７に保持された第１の信号が平均化される。この動作によって、複数の画素の信号に対して移動平均処理が行われる。この実施例では、全ての画素の信号について、一括して移動平均処理を行っている。つまり、この実施例では、複数の平均化の動作を並行して行っている。

その後、平均化によって得られた第２の信号が順次読み出される。時刻Ｔ５において、駆動信号ＳＥＬ（ｎ）がローレベルからハイレベルに遷移する。これによって、駆動信号ＳＥＬ（ｎ）が供給される第１選択トランジスタがオンする。例えば、画素２０１ｂに含まれる第１選択トランジスタ２１２ｂと、画素２０１ｄに含まれる第１選択トランジスタ２１２ｄとがオンする。そして、オンとなった選択トランジスタに対応する第２増幅トランジスタ２１０が、それぞれ第２の信号を増幅して出力線２１６に出力する。出力線２１６に出力された信号は、信号処理部１０５に伝達され、所定の信号処理がなされる。時刻Ｔ５から所定の時間が経過した後、駆動信号ＳＥＬ（ｎ）がハイレベルからローレベルに遷移する。

時刻Ｔ６において、駆動信号ＳＥＬ（ｎ＋１）がローレベルからハイレベルに遷移する。これによって時刻Ｔ５にオンした駆動信号ＳＥＬ（ｎ＋１）が供給される第２選択トランジスタがオンする。例えば、画素２０１ｂに含まれる第２選択トランジスタ２１３ｂと、画素２０１ｄに含まれる第２選択トランジスタ２１３ｄとがオンする。そして、オンとなった選択トランジスタに対応する第３増幅トランジスタ２１１が、それぞれ第２の信号を増幅して出力線２１７に出力する。出力線２１７に出力された信号は、信号処理部１０５に伝達され、所定の信号処理がなされる。時刻Ｔ６から所定の時間が経過した後、駆動信号ＳＥＬ（ｎ＋１）がハイレベルからローレベルに遷移する。

以上の動作により、複数のスイッチＡＤＤ１と複数のスイッチＡＤＤ２によって、異なる組み合わせの複数の画素２０１のメモリ部が接続される。その結果、第１の組み合わせの複数の画素２０１からの第１の信号が、スイッチＡＤＤ１によって平均化される。そして、平均化によって得られた第２の信号が出力線２１６に出力される。また、第２の組み合わせの複数の画素２０１からの信号が、スイッチＡＤＤ２によって平均化される。そして、平均化によって得られた第２の信号が出力線２１７に出力される。

なお、平均化によって得られた第２の信号が読み出されている間に、次の露光期間が開始されてもよい。このような第２の動作例について、図５（ｂ）を用いて説明する。図５（ｂ）では、時刻Ｔ１ｂに駆動信号ＲＥＳがハイレベルからローレベルに遷移する。そして、この時点から次の露光期間が開始される。このように、第２の信号が読み出されている間に露光期間が開始されることで、フレームレートを高くすることが可能である。

以上に説明した通り、本実施例では、複数の画素の第１の信号に対して移動平均処理を行っている。具体的には、平均化で得られる第２の信号の信号重心が、画素の配列と同じピッチで並ぶように、異なる４つの組み合わせで画素の第１の信号を平均化している。
このような構成によれば、モアレなどの、高周波成分に起因するノイズを低減した信号を得ることができる。

さらに、本実施例では、同一の期間に生じた電荷に基づく複数の第１の信号を並行して出力している。そのため、第１の組み合わせでの平均化に用いられる信号と、第２の組み合わせでの平均化に用いられる信号とが、同じ蓄積期間に得られた電荷に基づく信号である。このような構成によれば、露光期間の異なる信号を用いて移動平均処理を行う場合に比べて画質の低下を抑制することができる。

また、本実施例では撮像装置の内部において、移動平均処理を行っている。撮像装置の内部とは、図２の出力部１０６より前段のことである。そのため、撮像装置から出力された画像信号に対する付加的な処理を省略することができる。結果として、撮像動作を高速化することができる。あるいは、撮像システム全体の構成を小型化することができる。

また、本実施例の撮像装置の動作では、全ての画素が同期して駆動される。つまり、全ての画素において露光期間が一致しているグローバルシャッタ動作を行っている。このような構成によれば、高速で移動する被写体のひずみを低減することができるため、画質を向上させることができる。

本発明の別の実施例について説明する。本実施例では、画素にカラーフィルタが設けられている点が、実施例１と異なる。そして、本実施例では、同じ色のカラーフィルタが配された複数の画素の第１の信号に対して移動平均処理を行う。本実施例において特に説明のない部分は、実施例１と同様である。

図６（ａ）は、本実施例の撮像装置が有する複数の画素を模式的に示している。１つの小さい四角形が、図２の撮像領域１０２における１つの画素が配される領域を模式的に表している。図３の回路図において１つの画素２０１に含まれる素子として示された一群の素子が、この１つの四角形の中に配される。

なお、図６では、画素を四角形で模式的に示している。しかし、１つの画素の領域は、必ずしも四角形である必要はない。また、図６は、複数の画素が正方格子に配された例を示している。しかし、必ずしも正方格子に限られず、複数の画素が２次元状に周期的に配されていればよい。

図６に示された画素の回路構成は、実施例１と同様である。本発明に係る撮像装置はスイッチと配線を含んで構成された接続部を有するため、画素２０１ａと画素２０１ｂとの間に、当該２つの画素２０１ａ、２０１ｂとは接続されない別の画素を配置することができる。つまり、間に別の画素を挟んで配置された２つの画素のメモリ部を容易に接続することができるのである。そのため、ベイヤー配列のように、隣り合う画素で異なる色のカラーフィルタが配される場合でも、同じ色の複数の画素のメモリ部を接続することができる。

本実施例の撮像装置は３色のカラーフィルタを有する。図６（ａ）は、各画素に配されたカラーフィルタの色を示している。Ｒは、第１の波長帯、例えば赤色のカラーフィルタが配されていることを示す。ＧｒおよびＧｂは、第２の波長帯、例えば緑色のカラーフィルタが配されていることを示す。Ｂは、第３の波長帯、例えば青色のカラーフィルタが配されていることを示す。本実施例の撮像装置は、図が示す通り、いわゆるベイヤー配列のカラーフィルタを備えている。しかし、カラーフィルタの配列はこれに限られない。少なくとも２色以上のカラーフィルタが配されていればよい。

図６（ａ）において、接続部によって互いのメモリ部が接続される画素の組み合わせが、実線３０１〜３１２および一点鎖線３１３〜３２４で示される。そして、本実施例の接続部は、実線あるいは一点鎖線で囲まれた複数の画素のうち、同じ色のカラーフィルタが配された複数の画素のメモリ部を互いに接続する。つまり、同じ色のカラーフィルタが配された複数の画素の第１の信号を平均化する。

実線３０１に囲まれた１６個の画素を例に説明する。接続部は、画素Ａ１、画素Ａ３、画素Ｃ１、画素Ｃ３のメモリ部を接続する。つまり、画素Ａ１、画素Ａ３、画素Ｃ１、画素Ｃ３のメモリ部にそれぞれ保持された４つの第１の信号が平均化される。これにより赤色（カラーフィルタＲ）に対応した第２の信号が得られる。その他の色に関しても同様である。ここで、Ｇｒで示された画素と、Ｇｂで示された画素には、いずれも緑色のカラーフィルタが配されている。しかし、上述の通り、異なる組み合わせとして、第１の信号が平均化される。

他の実線３０２〜３１２、および一点鎖線３１３〜３２４で囲まれた１６個の画素についても、同じ色の画素同士で、メモリ部が接続される。なお、図６において、一点鎖線３１６、３２０〜３２４に囲まれた画素の数は１６個より少ない。しかし、実際には、不図示の画素を含めた複数の画素のメモリ部が接続されうる。

本実施例では、実線３０１〜３１２で囲まれた複数の画素が、第１の組み合わせである。一方、一点鎖線３１３〜３２４で囲まれた複数の画素が、第２の組み合わせである。第１の組み合わせに含まれる複数の画素の第１の信号の平均化と、第２の組み合わせに含まれる複数の画素の第１の信号の平均化とを行うことで、移動平均処理が行われる。上述の通り、同じ色のカラーフィルタが配された複数の画素の第１の信号を平均化する。そのため、同じ色のカラーフィルタが配された複数の画素の信号に対して移動平均処理が行われる。

具体例として、画素Ｃ３の信号の平均化について説明する。実線３０１で囲まれた画素Ａ１、画素Ａ３、画素Ｃ１、画素Ｃ３の４つの信号が平均化される。一方で、一点鎖線３１３で囲まれた画素Ｃ３、画素Ｃ５、画素Ｅ３、画素Ｅ５の４つの信号が平均化される。

図６（ｂ）は、平均化により得られた第２の信号の信号重心を示している。図６（ｂ）では、平均化により得られた第２の信号の信号重心が位置する画素を、Ｒ、Ｇｂ、Ｇｒ、またはＢで示している。例えば、図６（ａ）の画素Ａ１、画素Ａ３、画素Ｃ１、画素Ｃ３の第１の信号が平均化されたことによって得られた第２の信号の信号重心は、画素Ｂ２の領域に位置する。

図６（ａ）と図６（ｂ）とを参照して、平均化前の信号の信号重心のピッチと平均化後の信号の信号重心のピッチの関係を説明する。図６（ａ）において、例えば６列目に含まれる画素Ａ６、Ｃ６、Ｅ６、Ｇ６、Ｉ６、Ｋ６には、緑色のカラーフィルタＧｒが配されている。これらの画素Ａ６、Ｃ６、Ｅ６、Ｇ６、Ｉ６、Ｋ６は、２画素分のピッチで配されている。つまり、画素Ａ６、Ｃ６、Ｅ６、Ｇ６、Ｉ６、Ｋ６の第１の信号の信号重心は、列方向において２画素分のピッチで並んでいる。本実施例では列方向が第１方向である。

画素Ａ６、Ｃ６、Ｅ６、Ｇ６、Ｉ６、Ｋ６の信号に対する移動平均処理として、実線３０２、３０６、３１０、および一点鎖線３１３、３１７、３２１が示す組み合わせで、同じ緑色のカラーフィルタＧｒが配された画素の第１の信号の平均化が行われる。図６（ｂ）において、上述の組み合わせでの平均化で得られた第２の信号の信号重心は、それぞれ、画素Ｂ７、Ｄ５、Ｆ７、Ｈ５、Ｊ７、Ｌ５の位置にある。つまり、緑色のカラーフィルタＧｒに対応する第２の信号の信号重心は、列方向において２画素分のピッチで並んでいる。このように、本実施例では、同じ色の複数の画素の信号に対して移動平均処理が行われている。

以上に述べた通り、本実施例では、複数の色のカラーフィルタを有する撮像装置において、色ごとに移動平均処理を行っている。このような構成によれば、実施例１の効果に加えて、混色を低減することができる。

本発明の別の実施例について説明する。本実施例では、移動平均処理を行う画素の組み合わせが実施例１および実施例２と異なる。具体的には、１つの画素の第１の信号について、４通りの組み合わせの平均化が行われる。そのために、１つの画素において、第１の時刻から第２の時刻までの期間にわたって蓄積された電荷に基づく第１の信号を４回出力している。つまり、１つの画素につき４つの第１の信号が出力される。本実施例において特に説明のない部分は、実施例１あるいは実施例２と同様である。

図７（ａ）は、本実施例の撮像装置が有する複数の画素を模式的に示している。画素の位置の標記は図６と同じである。また、本実施例の画素には、カラーフィルタが配されている。

本実施例では、１つの画素について、当該１つの画素を含む４つの異なる組み合わせにおいて、第１の信号の平均化を行う。４つの組み合わせは、実線４０１、破線４０２、一点鎖線４０３、二点鎖線４０４が示す画素の組み合わせである。

具体的に、画素Ｃ３を例に説明する。第１の組み合わせとして、画素Ａ１、画素Ａ３、画素Ｃ１、画素Ｃ３の４つの画素のメモリ部が接続される。第２の組み合わせとして、画素Ａ３、画素Ａ５、画素Ｃ３、画素Ｃ５の４つの画素のメモリ部が接続される。第３の組み合わせとして、画素Ｃ１、画素Ｃ３、画素Ｅ１、画素Ｅ３の４つの画素のメモリ部が接続される。そして、第４の組み合わせとして、画素Ｃ３、画素Ｃ５、画素Ｅ３、画素Ｅ５の４つの画素のメモリ部が接続される。他の色のカラーフィルタが配された画素についても、ある画素に着目した場合に、当該画素を含む４つの異なる組み合わせで、第１の信号の平均化が行われる。

上述のような移動平均処理を行うために、１つの画素のメモリ部が４つの容量を含んで構成されてもよい。つまり、１つの画素の４つの第１の信号が並行して出力されてもよい。それぞれの容量が、異なる組み合わせの複数の画素のメモリ部と接続される。具体的に、画素Ｃ３のメモリ部が第１ないし第４の４つの容量を含んで構成される例を説明する。接続部は、第１の容量を、画素Ａ１、画素Ａ３、画素Ｃ１のメモリ部と接続するための一群のスイッチＡＤＤ１（第１のスイッチ群）を含む。また、接続部は、第２の容量を、画素Ａ３、画素Ａ５、画素Ｃ５のメモリ部と接続するための一群のスイッチＡＤＤ２（第２のスイッチ群）を含む。さらに、接続部は、第３の容量を、画素Ｃ１、画素Ｅ１、画素Ｅ３のメモリ部と接続するための一群のスイッチＡＤＤ３（第３のスイッチ群）を含む。そして、接続部は、第４の容量を、画素Ｃ５、画素Ｅ３、画素Ｅ５のメモリ部と接続するための一群のスイッチＡＤＤ４（第４のスイッチ群）を含む。

図７（ｂ）は、平均化によって得られた複数の第２の信号の信号重心を示している。図７（ｂ）では、第２の信号の信号重心が位置する画素を、Ｒ、Ｇｂ、Ｇｒ、またはＢで示している。例えば、図７（ａ）の画素Ａ１、画素Ａ３、画素Ｃ１、画素Ｃ３の第１の信号が平均化されたことで得られる第２の信号の信号重心は、画素Ｂ２の領域に位置する。

本実施例では、１つの画素の第１の信号について、４つの異なる組み合わせで平均化を行っている。そのため、平均化で得られる第２の信号をより多く得ることができる。図６（ａ）と図７（ａ）とを比較すると、画素の配列は実施例２と実施例３とで同じである。しかし、実施例２では、図６（ｂ）の画素Ｂ４、Ｂ５、Ｃ４、Ｃ５など、平均化後の信号の信号重心が配されない画素がある。これに対して、本実施例では、図７（ｂ）が示すように、外周の画素を除いて平均化後の信号の信号重心が配される。つまり、平均化後の信号である第２の信号をより多く得ることができる。結果として、解像度の高い画像を得ることができる。

なお、実施例１あるいは実施例２において、複数の第１の信号の平均化によって得られた複数の第２の信号に基づいて補完処理を行うことで解像度の高い画像を得ることができる。これに対して、本実施例によれば、そのような補完処理を省略することができる。

以上に述べた通り、本実施例によれば、実施例１あるいは実施例２の効果に加えて、解像度の高い画像を得ることができる。

本発明の別の実施例について説明する。本実施例に係る撮像装置では、各画素が光電変換部と、光電変換部から電荷を転送する転送部とを有する。転送部は、１つの光電変換部で生じた電荷を２つの転送先に並行して転送する。別の観点で言えば、転送部は、１つの光電変換部に蓄積された電荷を２つの転送先に分配する。電荷を２つの転送先に並行して転送する、あるいは、電荷を２つの転送先に分配することで、第１の時刻から第２の時刻までの期間にわたる光電変換によって生じた電荷に基づく２つの第１の信号を出力している。そして、電荷の転送先となるノードにおいて、電荷の加算が行われる。これによって、移動平均処理が行われる。なお、本実施例では、露光期間が全画素で一致している。いわゆるグローバルシャッタ動作が行われる。

図２は、本実施例の撮像装置の全体ブロック図である。撮像装置１０１は半導体基板を用いて１つのチップで構成することができる。撮像装置１０１は、撮像領域１０２に配された複数の画素を有している。本実施例では、撮像領域１０２に配される画素の構成が、実施例１と異なっている。制御部１０３、垂直走査部１０４、信号処理部１０５及び出力部１０６の構成は実施例１と同様であるため、詳細な説明は省略する。

図８に本実施例の撮像装置の等価回路を示す。図８では、１２個の画素２０１が示されている。撮像領域１０２が更に多数の画素２０１を含んで構成されていてもよい。本実施例では、これらの画素２０１が行列状に配される。上述の１２個の画素２０１が３行４列の行列を構成している。垂直走査部によって並行に制御され得る画素群が行である。列は、行とは異なる方向に配された画素群であって、１本もしくは複数本の出力線を共有している画素群である。なお、複数の画素は必ずしも行列状に配される必要はなく、撮像領域１０２に１次元状、あるいは２次元状に複数の画素が配置されればよい。

図８において、画素２０１ａ、２０１ｂ、２０１ｃ、２０１ｄが第１行に含まれる。画素２０１ｅ、２０１ｆ、２０１ｇ、２０１ｈが、第１行の隣の第２行に含まれる。そして、画素２０１ｉ、２０１ｊ、２０１ｋ、２０１ｌが第３行に含まれる。また、画素２０１ａ、２０１ｅ、２０１ｉが第１列に含まれる。画素２０１ｂ、２０１ｆ、２０１ｊが、第１列の隣の第２列に含まれる。そして、画素２０１ｃ、２０１ｇ、２０１ｋが第３列に含まれ、画素２０１ｄ、２０１ｈ、２０１ｌが第４列に含まれる。

次に撮像装置の各部を詳細に説明する。画素２０１は、光電変換部２０２、第１転送トランジスタ２６１、第２転送トランジスタ２６２を含む。また、撮像装置は、撮像領域１０２に、第１増幅トランジスタ２６３、リセットトランジスタ２６７、クランプトランジスタ２６４、第２増幅トランジスタ２６５、選択トランジスタ２６６を備える。第１増幅トランジスタ２６３、リセットトランジスタ２６７、クランプトランジスタ２６４、第２増幅トランジスタ２６５、選択トランジスタ２６６は、複数の画素によって共有される。これらの複数の画素に共有される素子が、複数の画素のそれぞれに含まれた素子であるとしてもよい。つまり、画素増幅型の撮像装置としてもよい。

光電変換部２０２は入射光を信号電荷（電子、あるいは正孔）に変換する。光電変換部２０２の例としてフォトダイオードを示している。第１転送トランジスタ２６１、および第２転送トランジスタ２６２は、それぞれ光電変換部２０２の電荷を転送する。第１転送トランジスタ２６１および第２転送トランジスタ２６２のそれぞれの制御ノード（転送ゲート）に供給される電圧によって、光電変換部２０２からの電荷の転送が制御される。第１転送トランジスタ２６１および第２転送トランジスタ２６２は転送部を構成する。

第１増幅トランジスタ２６３は、電流源とともにソースフォロア回路を構成する。第１増幅トランジスタ２６３は入力ノード２６０を有する。

第１増幅トランジスタ２６３の出力ノードは、クランプ容量を介して第２増幅トランジスタ２６５の入力ノードに電気的に接続される。クランプ容量は、第１増幅トランジスタ２６３から出力された信号をクランプする。第１増幅トランジスタ２６３の入力ノード２６０がリセットされたときに出力される電圧をクランプ容量にクランプすることで、リセットノイズを除去することができる。

第２増幅トランジスタ２６５の出力ノードは、選択トランジスタ２６６を介して出力線２７２、２７３に電気的に接続される。出力線２７２および出力線２７３のそれぞれには不図示の電流源が接続される。第２増幅トランジスタ２６５は、出力線２７２あるいは出力線２７３に接続された電流源とともにソースフォロア回路を構成する。

リセットトランジスタ２６７は、第１増幅トランジスタ２６３の入力ノード２６０の電圧をリセットする。クランプトランジスタ２６４は、第２増幅トランジスタ２６５の入力ノードに所定の電圧を供給する。選択トランジスタ２６６は、増幅信号を出力する１つの第２増幅トランジスタを選択する。

本実施例では、リセットトランジスタ２６７、第１増幅トランジスタ２６３、第２増幅トランジスタ２６５、クランプトランジスタ２６４、選択トランジスタ２６６は、それぞれＭＯＳトランジスタである。なお、これらのトランジスタが、バイポーラトランジスタなど、別の種類のトランジスタで構成されてもよい。

第１および第２転送トランジスタ２６１、２６２、リセットトランジスタ２６７、クランプトランジスタ２６４、選択トランジスタ２６６の制御ノードには、それぞれ制御線が接続される。制御線は垂直走査部１０４に電気的に接続される。垂直走査部１０４は、上述の各トランジスタを駆動するための駆動信号を制御線に供給する。

本実施例においては、第１の時刻から第２の時刻までの期間に光電変換部２０２に蓄積された電荷が、２つの転送先に転送される。この点について、画素２０１ｆを例に説明する。第１転送トランジスタ２６１ｆは、光電変換部２０２ｆの電荷を第１増幅トランジスタ２６３ａの入力ノード２６０ａに転送する。第２転送トランジスタ２６２ｆは、光電変換部２０２ｆの電荷を第１増幅トランジスタ２６３ｆの入力ノード２６０ｆに転送する。つまり、画素の転送部が、光電変換部２０２の電荷を２つのノードに転送する。

第１転送トランジスタ２６１によって転送される電荷、および第２転送トランジスタ２６２によって転送される電荷が、それぞれ、第１の時刻から第２の時刻までの期間に蓄積された電荷に基づく第１の信号である。例えば、光電変換部２０２ｆから入力ノード２６０ａに転送される電荷が、画素２０１ｆの複数の第１の信号の１つである。また、光電変換部２０２ｆから入力ノード２６０ｆに転送される電荷が、画素２０１ｆの複数の第１の信号の別の１つである。

本実施例では、第１転送トランジスタ２６１の制御ノードと、第２転送トランジスタ２６２ｆの制御ノードとが互いに接続されている。このため、電荷を転送するための駆動信号が転送ゲートに供給されると、第１および第２転送トランジスタ２６１、２６２が並行してオンする。これにより、光電変換部２０２において第１の時刻から第２の時刻までの期間にわたって蓄積された電荷は、２つの転送先にほぼ均等に転送される。言い換えると、光電変換部２０２において第１の時刻から第２の時刻までの期間にわたって蓄積された電荷が２つの転送先に分配される。２つの転送先は、例えば画素２０１ｆでは、入力ノード２６０ａと入力ノード２６０ｆである。

このように、本実施例では、転送部によって第１の時刻から第２の時刻までの期間に蓄積された電荷に基づく２つの第１の信号を出力している。本実施例では、電荷の転送動作が、信号の出力動作に相当する。

本実施例では、複数の光電変換部２０２から転送されてきた電荷が、第１増幅トランジスタ２６３の入力ノード２６０で加算される。複数の光電変換部からの電荷の転送を同時に行うことで、それぞれの光電変換部から転送されてきた電荷を加算しうる。あるいは、一方の光電変換部からの電荷を先に転送し、そして、先に転送された電荷を保持したまま他方の光電変換部１２から電荷を転送することで、それぞれの光電変換部から転送されてきた電荷を加算しうる。

例えば、第１増幅トランジスタ２６３ａの入力ノード２６０ａには、４つの光電変換部２０２ａ、２０２ｂ、２０２ｅ、２０２ｆの電荷が転送される。そして、入力ノード２６０ａにおいて、上述の４つの光電変換部２０２ａ、２０２ｂ、２０２ｅ、２０２ｆからの電荷が加算される。そのため、第１増幅トランジスタ２６３ａは４つの光電変換部２０２ａ、２０２ｂ、２０２ｅ、２０２ｆから入力ノード２６０ａに転送される電荷の総量に基づいた信号を出力する。また、第１増幅トランジスタ２６３ｆの入力ノード２６０ｆには、４つの光電変換部２０２ｆ、２０２ｇ、２０２ｊ、２０２ｋの電荷が転送され、そして入力ノード２６０ｆにおいて加算される。そのため、第１増幅トランジスタ２６３ｆは４つの光電変換部２０２ｆ、２０２ｇ、２０２ｊ、２０２ｋから入力ノード２６０ｆに転送される電荷の総量に基づいた信号を出力する。このように、第１増幅トランジスタ２６３は、複数の第１の信号が加算されたことで得られる第２の信号を出力する。

図８において、電荷が加算される画素の組み合わせを破線２７０および一点鎖線２７１で例示している。それぞれの第１増幅トランジスタ２６３の入力ノード２６０において、４つの光電変換部からの電荷が加算される。

入力ノード２６０はフローティングディフュージョン領域（以下、ＦＤ領域）を含んで構成される。光電変換部２０２の電荷は、転送トランジスタを介してＦＤ領域に転送される。入力ノード２６０が１つのＦＤ領域のみを含んで構成されてもよい。この場合は、画素に占める光電変換部の面積の割合を大きくできるため、感度や飽和を向上させることができる。あるいは、入力ノード２６０が配線によって電気的に接続された複数のＦＤ領域を含んで構成されてもよい。この場合は、配線によって任意のＦＤ領域を電気的に接続できるため、特にカラーの撮像装置に本発明を実施する場合に用いられるとよい。また、入力ノード２６０が、ＦＤ領域と第１増幅トランジスタのゲート電極との間の電気的経路を構成する配線を含んで構成されてもよい。

このように、ある光電変換部から分配された電荷と、別の光電変換部から分配された電荷とが加算されることが本実施例の特徴である。この電荷の加算によって、移動平均処理が行われる。

続いて、移動平均処理によって得られる第２の信号の信号重心について、図９を用いて説明する。図９は、光電変換部２０２のレイアウトを模式的に示している。また、図９には、光電変換部２０２の重心６が黒いドットで示されている。光電変換部２０２の重心６の位置が、当該光電変換部２０２を含む画素２０１の第１の信号の信号重心６の位置である。画素２０１の第１の信号は、当該画素２０１の光電変換部２０２において第１の時刻から第２の時刻までの期間に蓄積され、光電変換部２０２から転送される電荷である。画素２０１の第１の信号は、加算前の信号である。

また、図９では、複数の画素２０１の第１の信号が加算されたことで得られる第２の信号の信号重心７の位置が白いドットで示されている。第２の信号は、入力ノード２６０で加算された電荷の総量に基づいて、第１増幅トランジスタ２６３が出力する増幅信号、あるいはその増幅信号が第１増幅トランジスタ２６３の後段で増幅された信号である。

第２列に含まれる画素を例に説明する。画素２０１ｂの第１の信号（加算前の信号）の信号重心は、光電変換部２０２ｂの重心６ｂの位置である。同様に、画素２０１ｆ、２０１ｊの信号の信号重心は、それぞれ光電変換部２０２ｆ、２０２ｊの重心６ｆ、６ｊの位置である。これらの光電変換部２０２ｂ、２０２ｆ、２０２ｊは、列方向に沿って所定のピッチＰ１で配されている。つまり、加算前の信号の信号重心のピッチはＰ１である。この実施例では列方向が第１方向である。

信号重心７Ａ〜７Ｄは、複数の光電変換部からの第１の信号が加算されたことで得られる第２の信号（加算後の信号）の信号重心である。信号重心７Ａは、画素２０１ｂの第１の信号と、画素２０１ｃの第１の信号と、さらに不図示の２つの画素の第１の信号とが加算されたことで得られる第２の信号の信号重心を示している。信号重心７Ｂは、図８の破線２７０で囲まれた４つの画素の第１の信号が加算されたことで得られる第２の信号の信号重心である。信号重心７Ｃは、図８の一点鎖線２７１で囲まれた４つの画素の第１の信号が加算されたことで得られる第２の信号の信号重心である。信号重心７Ｄは、画素２０１ｉの第１の信号と、画素２０１ｊの第１の信号と、さらに不図示の２つの画素の第１の信号とが平均化されたことで得られる第２の信号の信号重心を示している。列方向において、信号重心７Ａ〜７ＤはピッチＰ２で配されている。

図９が示す通り、ピッチＰ１とピッチＰ２は等しい。言い換えると、加算の前後でサンプリングピッチが変わっていない。つまり、第２列に含まれる画素の信号が移動平均処理されている。そのため、列方向の解像度を大幅に落とすことなくモアレを低減した信号を得ることができる。

また、本実施例では、行方向に沿って配された複数の画素の第１の信号についても、移動平均処理が行われている。例えば、光電変換部２０２ｅ〜２０２ｈの重心６ａ〜６ｄのピッチが、加算後の信号の信号重心７Ｆ、７Ｂ、７Ｃ、７Ｇ、７Ｈの行方向のピッチと等しい。そのため、行方向の解像度を大幅に落とすことなくモアレを低減した信号を得ることができる。

なお、本実施例の移動平均処理によれば、それらの信号重心が行方向および列方向に１画素ずつずれている複数の第２の信号が得られる。そこで、複数の第２の信号に基づく補完処理を行ってもよい。例えば、それぞれが信号重心７Ａ、７Ｂ、７Ｃ、７Ｇを有する４つの第２の信号を用いて、図９の点線で示されたドット８の位置に信号重心を有する第３の信号を合成してもよい。このような補完処理によって、モアレなど高周波成分に起因するノイズが低減された、高い解像度の画像を得ることができる。

あるいは、加算後の信号（第２の信号）に対して移動平均処理を行ってもよい。例えば、信号重心７Ｂを有する第２の信号を、周囲の４つ第２の信号と加算あるいは平均化することで、それぞれが黒いドット６ａ、６ｂ、６ｅ、６ｆの位置に信号重心を有する４つの第４の信号を得ることができる。このように、繰り返し移動平均処理を行うことで、モアレなど高周波成分に起因するノイズをさらに低減することができる。

上述の補完処理や、加算後の信号に対する移動平均処理は、信号処理部１０５に含まれる列回路で行われうる。特に、加算後の信号に対する移動平均処理は、後述の実施例５として説明する方法により行われる。

続いて、本実施例の駆動方法について詳細に説明する。図１０（ａ）、（ｂ）は、駆動信号のタイミングチャート図である。駆動信号ＲＥＳは、リセットトランジスタ２６７に接続された制御線に供給される。駆動信号ＴＸは、第１転送トランジスタ２６１の制御ノードおよび第２転送トランジスタ２６２の制御ノードに接続された制御線に供給される。駆動信号ＣＬＡＭＰは、クランプトランジスタ２６４の制御ノードに接続された制御線に供給される。駆動信号ＳＥＬは、選択トランジスタ２６６の制御ノードに接続された制御線に供給される。

本実施例では、駆動信号ＲＥＳ、駆動信号ＴＸ、駆動信号ＣＬＡＭＰは、全ての画素に同期して供給される。駆動信号ＳＥＬ（ｎ）、駆動信号ＳＥＬ（ｎ＋１）、駆動信号ＳＥＬ（ｎ＋２）は異なる行の選択トランジスタの制御線に供給される。

駆動信号はハイレベルとローレベルの少なくとも２つの値を取りうる。ハイレベルの駆動信号が供給されると、トランジスタあるいはスイッチがオンとなる。ローレベルの駆動信号が供給されると、トランジスタあるいはスイッチがオフとなる。

図１０（ａ）の駆動信号による動作を説明する。図１０（ａ）の時刻Ｔ１より前には、全ての駆動信号がローレベルである。時刻Ｔ１において、駆動信号ＲＥＳおよび駆動信号ＴＸがローレベルからハイレベルに遷移する。これにより、光電変換部２０２がリセットされる。その後、駆動信号ＲＥＳおよび駆動信号ＴＸがハイレベルからローレベルに遷移する。この時点から、光電変換部２で電荷の蓄積が開始される。つまり露光期間が開始される。本実施例では、第１の時刻は、時刻Ｔ１の後に第１転送トランジスタ２６１および第２転送トランジスタ２６２がオフする時刻である。

時刻Ｔ２において、駆動信号ＲＥＳおよび駆動信号ＣＬＡＭＰがローレベルからハイレベルに遷移する。これにより、第１増幅トランジスタ２６３の入力ノード２６０、および第２増幅トランジスタ２６５の入力ノードの電圧がリセットされる。時刻Ｔ２から所定の時間が経過した後、駆動信号ＲＥＳおよび駆動信号ＣＬＡＭＰがハイレベルからローレベルに遷移する。これにより、リセットノイズを除去することができる。

時刻Ｔ３において、駆動信号ＴＸがローレベルからハイレベルへ遷移する。このとき、各画素の光電変換部２０２に蓄積された電荷が２つの入力ノード２６０に並行して転送される。別の観点では、各画素の光電変換部２０２に蓄積された電荷が２つの入力ノード２６０に分配される。また、このとき入力ノード２６０には複数の光電変換部２０２から転送されてくるため、それらの電荷が入力ノード２６０において加算される。そして、転送された電荷の総量に基づいて、第１増幅トランジスタ２６３の出力ノードの電圧が変化する。時刻Ｔ３から所定の時間が経過した後、駆動信号ＴＸがハイレベルからローレベルに遷移する。なお、本実施例では、第２の時刻は、第１転送トランジスタ２６１および第２転送トランジスタ２６２がオンする時刻である。

このように、本実施例では、転送部によって、第１の時刻から第２の時刻までの期間に蓄積された電荷に基づく第１の信号が２回出力される。また、入力ノード２６０で転送された電荷が加算されるため、第１および第２転送トランジスタ２６１、２６２がオンすることで、移動平均処理も並行して行われる。駆動信号ＴＸはすべての画素に同期して供給されるため、全ての画素の信号について、一括して移動平均処理が行われる。つまり、複数の加算動作が並行して行われる。

時刻Ｔ４以降は、順次駆動パルスＳＥＬ（ｎ）、ＳＥＬ（ｎ＋１）、ＳＥＬ（ｎ＋２）がローレベルからハイレベルに遷移する。これにより、複数の第２の信号が、出力線２７２、２７３に順次出力される。出力線２７２、２７３に出力された第２の信号は、信号処理部１０５に伝達され、所定の信号処理がなされる。

選択トランジスタ２６６ａと選択トランジスタ２６６ｆは異なる出力線に接続されるため、図１０（ａ）では、駆動信号ＳＥＬ（ｎ）と駆動信号ＳＥＬ（ｎ＋１）が同期している。このような駆動によって、高速に信号を読み出すことができる。

図１０（ｂ）に示すように、駆動信号ＳＥＬ（ｎ）と駆動信号ＳＥＬ（ｎ＋１）とが順次ハイレベルに遷移してもよい。図１０（ｂ）に示す駆動信号による動作では、２つの出力線２７２、２７３のうち一方にのみ第２の信号が出力される。そのため、２つ列回路に同じ第２の信号を入力することができる。したがって、信号処理部１０５で移動平均処理を行うことが容易となる。

以上に説明した通り、本実施例では、複数の画素の第１の信号に対して移動平均処理を行っている。具体的には、加算によって得られる複数の第２の信号の信号重心が画素の配列と同じピッチで並ぶように、画素の信号を平均化している。このような構成によれば、モアレなどの、高周波成分に起因するノイズを低減した信号を得ることができる。

さらに、本実施例では、同一の露光期間に蓄積された電荷に基づく複数の第１の信号を並行して出力している。具体的には、１つの光電変換部において第１の時刻から第２の時刻までの期間にわたって蓄積された電荷を２つの入力ノードに分配している。そして複数の画素から分配された電荷を加算している。そのため、移動平均処理に用いられる信号が、同じ蓄積期間に得られた電荷に基づく信号である。このような構成によれば、露光期間の異なる信号を用いて移動平均処理を行う場合に比べて画質の低下を抑制することができる。

また、本実施例では各画素において、移動平均処理、具体的には電荷の加算を行っている。そのため、撮像装置から出力された画像信号に対する付加的な処理を省略することができる。結果として、撮像動作を高速化することができる。あるいは、撮像システム全体の構成を小型化することができる。

また、本実施例の撮像装置の動作では、全ての画素が同期して駆動される。つまり、全ての画素において露光期間が一致しているグローバル電子シャッタ動作を行っている。このような構成によれば、高速で移動する被写体のひずみを低減することができるため、画質を向上させることができる。なお、本実施例の変形例では、ローリングシャッタによる露光を行ってもよい。

本発明の別の実施例について説明する。本実施例は、実施例１〜４において移動平均処理によって得られた複数の第２の信号に対して、信号処理部で移動平均処理を行うところが特徴である。そこで、以下では信号処理部の構成と、その信号処理について説明する。他の構成は、全て実施例１〜４と同様である。

図２は、本実施例の撮像装置の全体ブロック図である。撮像装置１０１は半導体基板を用いて１つのチップで構成することができる。撮像装置１０１は、撮像領域１０２に配された複数の画素を有している。本実施例では、撮像領域１０２、制御部１０３、垂直走査部１０４、及び出力部１０６の構成は実施例１〜４と同様であるため、詳細な説明は省略する。

図１１は、信号処理部１０５の一部を示す等価回路である。図１１では、信号処理部１０５に含まれる列回路と水平出力線が示されている。図１１では２列分の列回路が示されている。実際には、撮像領域１０２に配された画素列に対応してさらに多数の列回路が配される。

出力線５３０ａ、５３０ｂには、撮像領域１０２における移動平均処理によって得られた第２の信号が出力される。撮像領域１０２が図３の構成の場合には、出力線５３０ａ、５３０ｂは、それぞれ図３の出力線２１６、２１７である。あるいは、撮像領域１０２が図８の構成の場合には、出力線５３０ａ、５０３ｂは、それぞれ出力線２７２、２７３である。

列増幅回路６００ａ、６００ｂは、それぞれ出力線５３０ａ、５３０ｂの信号を増幅した増幅信号を出力する。列増幅回路６００ａ、６００ｂは、オペアンプ６６０、容量６１０、容量６８０、帰還スイッチ６７０を含んで構成される。

出力線５３０は、容量６１０を介してオペアンプ６６０の反転入力端子に電気的に接続される。オペアンプ６６０の非反転入力端子には所定の電圧ＶＣ０Ｒが供給される。オペアンプ６６０の反転入力端子と出力端子との間の電気的経路に、帰還スイッチ６７０と容量６８０とが並列に配される。帰還スイッチ６７０の制御ノードには制御線が接続される。帰還スイッチ６７０の制御ノードには駆動信号ＰＣ０Ｒが供給される。

列増幅回路６００ａ、６００ｂの出力ノードは、それぞれサンプルホールドスイッチ（以下、ＳＨスイッチ）７００ａ、７００ｂを介してノード６２０ｓに電気的に接続される。ノード６２０ｓには、第１〜第３のメモリ選択スイッチ６３０ａ、６３０ｂ、６３０ｃを介して、容量Ｃ１、容量Ｃ２、容量Ｃ３が電気的に接続される。

ノード６２０ｓは、水平転送スイッチ６５０を介して、水平出力線５７０ｓに電気的に接続される。水平転送スイッチ６５０は、不図示の水平走査回路から供給される駆動信号ＣＳＥＬによって制御される。水平出力線５７０ｓは、出力部１０６に電気的に接続される。

続いて、本実施例の駆動方法について詳細に説明する。図１２は、駆動信号のタイミングチャート図である。図１２の駆動信号ＳＥＬ（ｎ）、ＳＥＬ（ｎ＋１）は、図５および図１０の駆動信号ＳＥＬ（ｎ）、ＳＥＬ（ｎ＋１）である。つまり、図１２の駆動信号ＳＥＬ（ｎ）、ＳＥＬ（ｎ＋１）はそれぞれ撮像領域１０２の選択トランジスタに供給される。図１２では、図５および図１０において駆動信号ＳＥＬ（ｎ）、ＳＥＬ（ｎ＋１）がハイレベルとなる期間の前後のタイミングチャートを示している。

図１２において、駆動信号ＰＣ０Ｒは、帰還スイッチ６７０に接続された制御線に供給される。駆動信号ＳＨＡ、駆動信号ＳＨＢはそれぞれＳＨスイッチ７００ａ、７００ｂの制御ノードに接続された制御線に供給される。駆動信号ＳＷ１〜ＳＷ３は、それぞれメモリ選択スイッチ６３０ａ、６３０ｂ、６３０ｃの制御ノードに接続された制御線に供給される。駆動信号ＣＳＥＬ（ｍ）は水平転送スイッチ６５０の制御ノードに接続された制御線に供給される。

本実施例では制御部１０３が、駆動信号ＰＣ０Ｒ、駆動信号ＳＨＡ、駆動信号ＳＨＢ、駆動信号ＳＷ１〜ＳＷ３を供給する。また、水平走査回路が駆動信号ＣＳＥＬ（ｍ）を供給する。

駆動信号はハイレベルとローレベルの少なくとも２つの値を取りうる。ハイレベルの駆動信号が供給されると、トランジスタあるいはスイッチがオンとなる。ローレベルの駆動信号が供給されると、トランジスタあるいはスイッチがオフとなる。

時刻Ｔ１より前に、移動平均処理が行われているものとする。つまり、時刻Ｔ１より前に、図５の時刻Ｔ１から時刻Ｔ５までの動作、あるいは、図１０（ｂ）の時刻Ｔ１から時刻Ｔ４までの動作が行われているものとする。また、容量Ｃ１および容量Ｃ２には前の読み出し行である（ｎ−１）行の信号が保持されている。

時刻Ｔ１において、駆動信号ＰＣ０Ｒがローレベルからハイレベルに遷移する。他の駆動信号はローレベルである。これにより、列増幅回路６００ａ、６００ｂがリセットされる。なお、このときは出力線５３０ａ、５３０ｂに所定の電圧が供給されている。時刻Ｔ１から所定の時間が経過した後、駆動信号ＰＣ０Ｒがハイレベルからローレベルに遷移する。

時刻Ｔ２において駆動信号ＳＥＬ（ｎ）がローレベルからハイレベルに遷移する。これにより、出力線５３０ａに撮像領域１０２での移動平均処理によって得られた第２の信号が出力される。

続いて、時刻Ｔ３に駆動信号ＳＨＡ、駆動信号ＳＷ１、駆動信号ＳＷ３がローレベルからハイレベルに遷移する。これにより、列増幅回路６００ａが、出力線５３０ａの第２の信号を増幅し、増幅信号をノード６２０ｓに出力する。そして、列増幅回路６００ａから出力された増幅信号が、容量Ｃ１および容量Ｃ３に保持される。時刻Ｔ３から所定の時間が経過した後、駆動信号ＳＨＡ、駆動信号ＳＷ１、駆動信号ＳＷ３がハイレベルからローレベルに遷移する。

時刻Ｔ４において、駆動信号ＳＷ１、および駆動信号ＳＷ２がローレベルからハイレベルに遷移する。これによって、容量Ｃ１に保持された信号（第２の信号に基づく増幅信号）と、容量Ｃ２に保持された信号（第２の信号に基づく増幅信号）とがノード６２０ｓにおいて平均化される。このとき、容量Ｃ１には時刻Ｔ３で読み出された信号が保持されている。そして、容量Ｃ２には前の読み出し行である（ｎ−１）行の信号が保持されている。つまり、時刻Ｔ４において、（ｎ−１）行の第２の信号とｎ行の第２の信号とが平均化される。時刻Ｔ４から所定の時間が経過した後、駆動信号ＳＷ１、および駆動信号ＳＷ２がハイレベルからローレベルに遷移する。

時刻Ｔ５から水平転送期間が開始される。具体的には、水平走査回路が駆動信号ＣＳＥＬを順次出力する。これにより、ノード６２０ｓの信号が容量分割によって水平出力線５７０ｓに出力される。水平出力線５７０ｓに出力された信号は、出力部１０６によって撮像装置の外部に出力される。

次に時刻Ｔ６において駆動信号ＰＣ０Ｒがローレベルからハイレベルに遷移する。これにより、帰還スイッチ６７０がオンし、列増幅回路６００ａ、６００ｂがリセットされる。なお、このときは出力線５３０ａ、５３０ｂに所定の電圧が供給されている。時刻Ｔ６から所定の時間が経過した後、駆動信号ＰＣ０Ｒがハイレベルからローレベルに遷移する。

時刻Ｔ７において駆動信号ＳＥＬ（ｎ＋１）がローレベルからハイレベルに遷移する。これにより、出力線５３０ｂに撮像領域１０２での移動平均処理によって得られた信号が出力される。

続いて、時刻Ｔ８に駆動信号ＳＨＢ、駆動信号ＳＷ１、駆動信号ＳＷ２がローレベルからハイレベルに遷移する。これにより、列増幅回路６００ｂが、出力線５３０ｂの第２の信号を増幅し、増幅信号をノード６２０ｓに出力する。そして、列増幅回路６００ｂから出力された増幅信号が、容量Ｃ１および容量Ｃ２に保持される。時刻Ｔ８から所定の時間が経過した後、駆動信号ＳＨＢ、駆動信号ＳＷ１、駆動信号ＳＷ２がハイレベルからローレベルに遷移する。

時刻Ｔ９において、駆動信号ＳＷ１、および駆動信号ＳＷ３がローレベルからハイレベルに遷移する。これによって、容量Ｃ１に保持された信号（第２の信号に基づく増幅信号）と、容量Ｃ３に保持された信号（第２の信号に基づく増幅信号）とがノード６２０ｓにおいて平均化される。このとき、容量Ｃ１には時刻Ｔ８で読み出された信号が保持されている。そして、容量Ｃ２には時刻Ｔ３で読み出された、前の読み出し行であるｎ行の信号が保持されている。つまり、時刻Ｔ４において、ｎ行の第２の信号と（ｎ＋１）行の第２の信号とが平均化される。時刻Ｔ４から所定の時間が経過した後、駆動信号ＳＷ１、および駆動信号ＳＷ２がハイレベルからローレベルに遷移する。

時刻Ｔ１０から水平転送期間が開始される。具体的には、水平走査回路が駆動信号ＣＳＥＬを順次出力する。これにより、ノード６２０ｓの信号が容量分割によって水平出力線５７０ｓに出力される。水平出力線５７０ｓに出力された信号は、出力部１０６によって撮像装置の外部に出力される。

ここで、駆動信号ＳＥＬ（ｎ−１）、ＳＥＬ（ｎ）、ＳＥＬ（ｎ＋１）、ＳＥＬ（ｎ＋２）・・・、が順次ハイレベルになることで、撮像領域１０２から出力される第２の信号をＳｎ−１、Ｓｎ、Ｓ＋１、Ｓｎ＋２・・・、とする。本実施例では、信号処理部において、信号Ｓｎ−１と信号Ｓｎとを平均化した第３の信号、信号Ｓｎと信号Ｓｎ＋１とを平均化した第３信号、信号Ｓｎ＋１と信号Ｓｎ＋２とを平均化した第３の信号・・・、を順次出力している。すなわち、移動平均処理を行っている。

以上に説明したように、本実施例では、撮像領域１０２での移動平均処理によって得られた複数の第２の信号が、信号処理部１０５においてさらに移動平均処理される。このような構成によれば、実施例１〜４のいずれかの効果に加えて、さらにモアレなどの高周波成分を低減することができる。

本発明の別の実施例について説明する。本実施例では、撮像領域から信号処理部へ加算ないしは平均化のいずれもなされていない第１の信号を出力し、信号処理部において移動平均処理を行う点が特徴である。本実施例では、それぞれの列回路が少なくとも２つの容量を有する。そして、画素からの第１の時刻から第２の時刻までの期間に蓄積された電荷に基づく第１の信号が、２つの容量に並行して出力される。なお、本実施例では、露光期間が行ごとにずれている。いわゆるローリングシャッタ動作が行われる。そのため、全画素の信号に対して一括して移動平均処理を行うのではなく、信号処理部において行順次に移動平均処理を行う。

図１３は、本実施例の撮像装置の全体ブロック図である。撮像装置１０１は半導体基板を用いて１つのチップで構成することができる。撮像装置１０１は、撮像領域１０２に配された複数の画素を有している。更に、撮像装置１０１は制御部１０３を有している。制御部１０３は、垂直走査部１０４、信号処理部１０５及び出力部１０６に制御信号、電源電圧等を供給する。

図１３は、撮像領域１０２に９個の画素５００ａ〜５００ｉが配された例を示している。撮像領域１０２が更に多数の画素５００を含んで構成されていてもよい。本実施例では、これらの画素５００が行列状に配される。上述の９個の画素５００ａ〜５００ｉが３行３列の行列を構成している。垂直走査部によって並行に制御されうる画素群が行である。列は、行とは異なる方向に配された画素群であって、１本もしくは複数本の出力線を共有している画素群である。なお、複数の画素は必ずしも行列状に配される必要はなく、撮像領域１０２に１次元状、あるいは２次元状に複数の画素が配置されればよい。

垂直走査部１０４は撮像領域１０２に配された複数の画素に駆動信号を供給する。垂直走査部１０４は画素行ごともしくは複数の画素行ごとに駆動信号を供給する。垂直走査部１０４はシフトレジスタもしくはアドレスデコーダにより構成することができる。

信号処理部１０５は、列回路、水平走査回路５６０、水平出力線を含んで構成される。列回路は、各々が、１つまたは複数の回路ブロックを含んで構成されうる。回路ブロックは、信号保持部、列増幅回路、ノイズ除去部、ＡＤ変換部などである。水平走査回路５６０はシフトレジスタもしくはアドレスデコーダにより構成することができる。水平出力線に出力される信号は、アナログ信号でもデジタル信号でもよい。

出力部１０６は水平出力線を介して伝達された信号を撮像装置１０１外に出力する。出力部１０６は、バッファもしくは増幅回路を含んで構成されている。

垂直走査部１０４、信号処理部１０５、出力部１０６は撮像領域１０２の外側に配される。つまり、撮像領域１０２の境界は、画素に含まれる素子と、垂直走査部１０４、信号処理部１０５、または出力部１０６を構成する素子との間にある。例えば、もっとも外周に配された画素に含まれる素子と、垂直走査部１０４、信号処理部１０５、または出力部１０６を構成する素子との間の素子分離部が撮像領域１０２の境界であってもよい。

なお、図１３において、個別の画素を区別して説明する場合は、画素５００ａのように、数字の符号と図に示されたアルファベットとを組み合わせて表記する。特に個別の画素を区別する必要がない場合は、画素５００のように、単に数字のみの符号で表記する。また、複数の画素５００のそれぞれに含まれ、互いに同様の機能を有する素子には、同じ数字の符号が付されている。個別の素子を区別して説明する際には、当該個別の素子が含まれる画素に対応したアルファベットを、数字の後に付して標記する。例えば、画素５００ａに含まれる素子は、数字の符号の後にアルファベットのａを付す。

図１３には、画素５００の等価回路が示されている。画素５００ａの等価回路が例示されている。他の画素の等価回路は画素５００ａの等価回路と同じである。

画素５００は、光電変換部５０１、転送トランジスタ５０２、増幅トランジスタ５０３、リセットトランジスタ５０４、選択トランジスタ５０５を含む。図１３において、ノードＶＤＤには電源電圧が供給される。

電変換部５０１は入射光を信号電荷（電子、あるいは正孔）に変換する。光電変換部５０１の例としてフォトダイオードを示している。転送トランジスタ５０２は、光電変換部５０１の電荷を増幅トランジスタ５０３の入力ノード５０６に転送する。増幅トランジスタ５０３は、電流源回路５４０に含まれる電流源とともに、ソースフォロア回路を構成する。リセットトランジスタ５０４は、増幅トランジスタ５０３の入力ノード５０６の電圧をリセットする。選択トランジスタ５０５は、第１の信号を出力する画素を選択する。増幅トランジスタ５０３の入力ノード５０６は、フローティングディフュージョン領域（以下、ＦＤ領域）を含んで構成される。光電変換部５０１の電荷は、転送トランジスタを介してＦＤ領域に転送される。また、入力ノード５０６が、ＦＤ領域に接続された配線を含んで構成されてもよい。

本実施例では、転送トランジスタ５０２、増幅トランジスタ５０３、リセットトランジスタ５０４、および選択トランジスタ５０５は、それぞれＭＯＳトランジスタである。なお、これらのトランジスタが、バイポーラトランジスタなど、別の種類のトランジスタで構成されてもよい。

転送トランジスタ５０２、リセットトランジスタ５０４、および選択トランジスタ５０５のそれぞれの制御ノードには、制御線が接続される。制御線には、垂直走査部１０４から駆動信号ＴＸ、駆動信号ＲＥＳ、駆動信号ＳＥＬがそれぞれ供給される。なお、図１３の（ｎ）、（ｎ＋１）などは、それぞれｎ行目の画素、ｎ＋１行目の画素に供給される駆動信号であることを示している。

撮像領域１０２には複数の出力線５３０が配される。複数の出力線５３０は、それぞれの出力線５３０に複数の画素５００からの第１の信号が時分割で出力されるように構成される。また出力線５３０には、電流源回路５４０に含まれる電流源が電気的に接続される。さらに出力線５３０は後段の信号処理部１０５に電気的に接続されている。

次に列回路の詳細な構成について説明する。図１４は、列回路の等価回路を示している。図１４では、２列分の列回路が示されている。実際には、撮像領域１０２に配された画素列に対応して、さらに多数の列回路が配される。なお、図１４において、図１３と同一の部材には同じ符号を付してある。

出力線５３０には、撮像領域１０２の各画素５００からの第１の信号が出力される。列増幅回路６００は、出力線５３０の第１の信号を増幅し、増幅信号を後段に出力する。列増幅回路６００が出力する増幅信号も第１の信号である。列増幅回路６００は、オペアンプ６６０、容量６１０、容量６８０、帰還スイッチ６７０を含んで構成される。

出力線５３０は、容量６１０を介してオペアンプ６６０の反転入力端子に電気的に接続される。オペアンプ６６０の非反転入力端子には所定の電圧ＶＣ０Ｒが供給される。オペアンプ６６０の反転入力端子と出力端子との間の電気的経路に、帰還スイッチ６７０と容量６８０とが並列に配される。帰還スイッチ６７０の制御ノードには制御線が接続される。帰還スイッチ６７０の制御ノードには駆動信号ＰＣ０Ｒが供給される。列増幅回路６００の出力ノードは、サンプルホールドスイッチ（以下、ＳＨスイッチ）７００を介して信号保持部に電気的に接続される。

信号保持部は、ノード６２０、ノード６３０、ノード６３１、ノード６４０、容量Ｃ１〜Ｃ３、第１乃至第４スイッチＳＷ１〜ＳＷ４を含んで構成される。列増幅回路６００の出力ノードは、ＳＨスイッチ７００を介してノード６２０に電気的に接続される。ノード６２０には容量Ｃ１の一方の端子が電気的に接続される。容量Ｃ１の他方の端子にはグラウンド電圧が供給される。

ノード６２０とノード６３０の間の電気的経路には、第１スイッチＳＷ１が配される。また、ノード６２０とノード６３１との間の電気的経路には、第２スイッチＳＷ２が配される。ノード６３０には容量Ｃ２の一方の端子が電気的に接続される。容量Ｃ２の他方の端子にはグラウンド電圧が供給される。ノード６３１には容量Ｃ３の一方の端子が電気的に接続される。容量Ｃ３の他方の端子にはグラウンド電圧が供給される。そして、ノード６３０は第３スイッチＳＷ３を介してノード６４０に電気的に接続される。ノード６３１は第４スイッチＳＷ４を介してノード６４０に電気的に接続される。

ノード６４０は、水平転送スイッチ６５０を介して、水平出力線５７０ｓに電気的に接続される。水平転送スイッチ６５０は、図１３の水平走査回路５６０から供給される駆動信号ＣＳＥＬによって制御される。水平出力線５７０ｓは、出力部１０６に電気的に接続される。

続いて、本実施例における移動平均処理の方法について図１５を用いて説明する。図１５は、図１３の画素５００ａ、５００ｄ、５００ｇおよび、図１３には図示されていない画素５００ｊのレイアウトを模式的に示している。画素５００ａ、５００ｄ、５００ｇおよび画素５００ｊは、１つの列に含まれる複数の画素である。画素５００ａが第（ｎ−１）行に含まれ、以下、画素５００ｄが第ｎ行に、画素５００ｇが第（ｎ＋１）行に、そして、画素５００ｊが第（ｎ＋２）行にそれぞれ含まれる。

本実施例では、画素５００ａにおいて第１の時刻から第２の時刻までの期間に蓄積された電荷に基づく複数の第１の信号Ｓ（ｎ−１）が、画素５００ａから出力される。そして、第１の信号Ｓ（ｎ−１）は列回路の容量Ｃ１と容量Ｃ２に保持される。つまり、同じ期間に蓄積された電荷に基づく第１の信号Ｓ（ｎ−１）を２回出力する。

次に、画素５００ｄにおいて第１の時刻から第２の時刻までの期間に蓄積された電荷に基づく複数の第１の信号Ｓｎが、画素５００ｄから出力される。第１の信号Ｓｎは、容量Ｃ１と容量Ｃ３に保持される。このように、画素５００ｄからの第１の信号Ｓｎも、２回出力される。

このとき、容量Ｃ２には、１つ前の行である第（ｎ−１）行の画素の第１の信号Ｓ（ｎ−１）が保持されている。そこで、容量Ｃ２に保持された第１の信号Ｓ（ｎ−１）と容量Ｃ１に保持された第１の信号Ｓｎとを平均化する。これにより第２の信号Ｓ（ｎ−１）＋Ｓｎが得られる。

次に、画素５００ｇにおいて第１の時刻から第２の時刻までの期間に蓄積された電荷に基づく複数の第１の信号Ｓ（ｎ＋１）が、画素５００ｇから出力される。第１の信号Ｓ（ｎ＋１）は、容量Ｃ１と容量Ｃ２に保持される。このように、画素５００ｇからの第１の信号Ｓ（ｎ＋１）も、２回出力される。

このとき、容量Ｃ３には、１つ前の行である第ｎ行の画素の第１の信号Ｓｎが保持されている。そこで、容量Ｃ３に保持された第１の信号Ｓｎと容量Ｃ１に保持された第１の信号Ｓ（ｎ＋１）とを平均化する。これにより第２の信号Ｓｎ＋Ｓ（ｎ＋１）が得られる。

このように、各画素からの信号の読み出しにおいては、３つの容量のうち、２つの容量に第１の信号を出力する。そして、１つ前の読み出し行の第１の信号と新たに読み出した行の第１の信号とを平均化することで、移動平均処理が行われる。その結果、複数の第２の信号が得られる。

なお、図１５には、各信号の信号重心を黒いドット６および白いドット７で示してある。平均化前の信号である第１の信号Ｓ（ｎ−１）、Ｓｎ、Ｓ（ｎ＋１）、Ｓ（ｎ＋２）は、それぞれ信号重心６ａ、６ｂ、６ｃ、６ｄを有する。そして、平均化後の信号である第２の信号Ｓ（ｎ−１）＋Ｓｎ、Ｓｎ＋Ｓ（ｎ＋１）、Ｓ（ｎ＋１）＋Ｓ（ｎ＋２）は、それぞれ信号重心７ａｂ、７ｂｃ、７ｃｄを有する。図１５が示すように、平均化前の信号の信号重心６のピッチＰ１と、平均化後の信号の信号重心７のピッチＰ２とは等しい。換言すると、平均化の前後でサンプリングピッチが変わらない。別の観点では、列方向に沿った単位長さあたりに含まれる、平均化前の信号の信号重心６の数と、平均化後の信号の信号重心７の数とが等しい。

本実施例の移動平均処理を行うための具体的な駆動方法について、図１６を用いて説明する。図１６は、本実施例の駆動信号のタイミングチャート図である。駆動信号ＳＥＬは、選択トランジスタ５０５の制御ノードに接続された制御線に供給される。駆動信号ＲＥＳは、リセットトランジスタ５０４の制御ノードに接続された制御線に供給される。駆動信号ＴＸは、転送トランジスタ５０２の制御ノードに接続された制御線に供給される。駆動信号ＣＬＡＭＰは、クランプトランジスタ２６４の制御ノードに接続された制御線に供給される。

駆動信号ＰＣ０Ｒは、帰還スイッチ６７０に接続された制御線に供給される。駆動信号ＳＨはＳＨスイッチ７００の制御ノードに接続された制御線に供給される。駆動信号ＳＷ１〜ＳＷ４は、それぞれ第１乃至第４スイッチＳＷ１〜ＳＷ４の制御ノードに接続された制御線に供給される。駆動信号ＣＳＥＬは水平転送スイッチ６５０の制御ノードに接続された制御線に供給される。

本実施例では垂直走査部１０４が、駆動信号ＳＥＬ、駆動信号ＲＥＳ、駆動信号ＴＸを供給する。制御部１０３が、駆動信号ＰＣ０Ｒ、駆動信号ＳＨ、駆動信号ＳＷ１〜ＳＷ４を供給する。また、水平走査回路が駆動信号ＣＳＥＬを供給する。

駆動信号はハイレベルとローレベルの少なくとも２つの値を取りうる。ハイレベルの駆動信号が供給されると、トランジスタあるいはスイッチがオンとなる。ローレベルの駆動信号が供給されると、トランジスタあるいはスイッチがオフとなる。

時刻Ｔ１より前に、第ｎ行の画素（図１３の画素５００ｄ〜５００ｆ）、および第ｎ＋１行の画素（図１３の画素５００ｇ〜５００ｉ）の光電変換部５０１では、電荷が蓄積されている。それぞれの画素で、電荷が蓄積が開始される時刻が、第１の時刻である。また、容量Ｃ３には、前の行である第ｎ−１行の画素の第１の信号Ｓ（ｎ−１）が保持されている。そして、第ｎ行の画素の第１の信号Ｓｎを読み出すために、駆動信号ＳＥＬ（ｎ）がローレベルからハイレベルに遷移する。他の駆動信号はローレベルである。

時刻Ｔ１から時刻Ｔ６において、第ｎ行の画素の第１の信号が、列回路に読み出される。時刻Ｔ１において、駆動信号ＲＥＳ（ｎ）がローレベルからハイレベルに遷移する。これにより、リセットトランジスタ５０４ｄ〜５０４ｆがオンし、増幅トランジスタ５０３ｄ〜５０３ｆの入力ノード５０６ｄ〜５０６ｆの電圧がリセットされる。時刻Ｔ１から所定の時間が経過したあと、駆動信号ＲＥＳ（ｎ）がハイレベルからローレベルに遷移する。

時刻Ｔ２において、駆動信号ＰＣ０Ｒがローレベルからハイレベルに遷移する。これにより、帰還スイッチ６７０がオンし、列増幅回路６００がリセットされる。時刻Ｔ２から所定の時間が経過したあと、駆動信号ＰＣ０Ｒがハイレベルからローレベルに遷移する。このとき、出力線５３０には、リセットされた状態の画素の信号（リセットレベル信号）が出力されている。帰還スイッチ６７０がオフすることで、リセットレベル信号が容量６１０にクランプされる。

時刻Ｔ３において、駆動信号ＴＸ（ｎ）がローレベルからハイレベルに遷移する。これにより光電変換部５０１ｄ〜５０１ｆに蓄積された電荷が転送される。そして、増幅トランジスタ５０３ｄ〜５０３ｆは、転送された電荷に基づく信号を出力線５３０に出力する。つまり、第１の信号が出力線５３０に出力される。時刻Ｔ３から所定の時間が経過したあと、駆動信号ＴＸ（ｎ）がハイレベルからローレベルに遷移する。転送トランジスタ５０２ｄ〜５０２ｆがオフした時刻が、画素５００ｄ〜５００ｆに対して設定された第２の時刻である。

時刻Ｔ４において、駆動信号ＳＨおよび駆動信号ＳＷ２がローレベルからハイレベルに遷移する。これによりＳＨスイッチ７００と第２スイッチＳＷ２がオンする。そして、列増幅回路６００が、第ｎ行の画素からの第１の信号Ｓｎを容量Ｃ１および容量Ｃ３に出力する。このとき、容量Ｃ２には前の行の第１の信号Ｓ（ｎ−１）が保持されている。時刻Ｔ４から所定の時間が経過したあと、駆動信号ＳＨおよび駆動信号ＳＷ２がハイレベルからローレベルに遷移する。

時刻Ｔ５において、駆動信号ＳＷ１および駆動信号ＳＷ３がローレベルからハイレベルに遷移する。これにより第１スイッチＳＷ１と第３スイッチＳＷ３がオンする。そのため、容量Ｃ２に保持された前の行の第１の信号Ｓ（ｎ−１）と、時刻Ｔ４で容量Ｃ１に保持された第ｎ行の画素の第１の信号Ｓｎとが、ノード６４０において容量分割により平均化される。これにより第２の信号が得られる。時刻Ｔ５から所定の時間が経過したあと、駆動信号ＳＷ１および駆動信号ＳＷ３がハイレベルからローレベルに遷移する。

その後、時刻Ｔ６から水平転送期間が開始される。駆動信号ＣＳＥＬが順次ハイレベルに遷移することで、複数の第２の信号が水平出力線５７０ｓに出力される。なお、水平転送期間が開始される前に、駆動信号ＳＥＬ（ｎ）がハイレベルからローレベルに遷移する。

続いて時刻Ｔ７から時刻Ｔ１２において、第（ｎ＋１）行の画素の第１の信号が、列回路に読み出される。時刻Ｔ７において、駆動信号ＲＥＳ（ｎ＋１）がローレベルからハイレベルに遷移する。これにより、リセットトランジスタ５０４ｇ〜５０４ｉがオンし、増幅トランジスタ５０３ｇ〜５０３ｉの入力ノード５０６ｇ〜５０６ｉの電圧がリセットされる。時刻Ｔ１から所定の時間が経過したあと、駆動信号ＲＥＳ（ｎ＋１）がハイレベルからローレベルに遷移する。

時刻Ｔ８において、駆動信号ＰＣ０Ｒがローレベルからハイレベルに遷移する。これにより、帰還スイッチ６７０がオンし、列増幅回路６００がリセットされる。時刻Ｔ８から所定の時間が経過したあと、駆動信号ＰＣ０Ｒがハイレベルからローレベルに遷移する。このとき、出力線５３０には、リセットされた状態の画素の信号（リセットレベル信号）が出力されている。帰還スイッチ６７０がオフすることで、リセットレベル信号が容量６１０にクランプされる。

時刻Ｔ９において、駆動信号ＴＸ（ｎ＋１）がローレベルからハイレベルに遷移する。これにより光電変換部５０１ｇ〜５０１ｉに蓄積された電荷が転送される。そして、増幅トランジスタ５０３ｇ〜５０３ｉは、転送された電荷に基づく信号を出力線５３０に出力する。つまり、第１の信号が出力線５３０に出力される。時刻Ｔ３から所定の時間が経過したあと、駆動信号ＴＸ（ｎ＋１）がハイレベルからローレベルに遷移する。転送トランジスタ５０２ｇ〜５０２ｉがオフした時刻が、画素５００ｇ〜５００ｉに対して設定された第２の時刻である。

時刻Ｔ１０において、駆動信号ＳＨおよび駆動信号ＳＷ１がローレベルからハイレベルに遷移する。これによりＳＨスイッチ７００と第１スイッチＳＷ１がオンする。列増幅回路６００が、第（ｎ＋１）行の画素からの第１の信号Ｓ（ｎ＋１）を容量Ｃ１および容量Ｃ２に出力する。このとき、容量Ｃ３には前の行の信号Ｓｎが保持されている。時刻Ｔ１０から所定の時間が経過したあと、駆動信号ＳＨおよび駆動信号ＳＷ１がハイレベルからローレベルに遷移する。

時刻Ｔ１１において、駆動信号ＳＷ２および駆動信号ＳＷ４がローレベルからハイレベルに遷移する。これにより第２スイッチＳＷ２と第４スイッチＳＷ４がオンする。そのため、容量Ｃ３に保持された前の行の第１の信号Ｓｎと、時刻Ｔ１０で容量Ｃ１に保持された第（ｎ＋１）行の画素の第１の信号Ｓ（ｎ＋１）とが、ノード６４０において容量分割により平均化される。これにより第２の信号が得られる。時刻Ｔ１１から所定の時間が経過したあと、駆動信号ＳＷ２および駆動信号ＳＷ４がハイレベルからローレベルに遷移する。

その後、時刻Ｔ１２から水平転送期間が開始される。駆動信号ＣＳＥＬが順次ハイレベルに遷移することで、複数の第２の信号が水平出力線５７０ｓに出力される。なお、水平転送期間が開始される前に、駆動信号ＳＥＬ（ｎ＋１）がハイレベルからローレベルに遷移する。以降の行では、上記の時刻Ｔ１から時刻Ｔ１２までの動作が繰り返される。

以上に説明した通り、本実施例では、複数の画素の第１の信号に対して移動平均処理を行っている。具体的には、平均化によって得られる第２の信号の信号重心が画素の配列と同じピッチで並ぶように、２つの画素の信号を平均化している。このような構成によれば、モアレなどの、高周波成分に起因するノイズを低減した信号を得ることができる。

さらに、本実施例では、同一の露光期間に蓄積された電荷に基づく複数の第１の信号を出力している。そのため、平均化に用いられる複数の第１の信号が、同じ蓄積期間に得られた電荷に基づく信号である。このような構成によれば、露光期間の異なる信号を加算あるいは平均化する場合に比べて画質の低下を抑制することができる。

また、本実施例では撮像装置の内部において、移動平均処理を行っている。撮像装置の内部とは、図１３の出力部１０６より前段のことである。そのため、撮像装置から出力された画像信号に対する付加的な処理を省略することができる。結果として、撮像動作を高速化することができる。あるいは、撮像システム全体の構成を小型化することができる。

また、本実施例では、信号処理部において、移動平均処理を行っている。このような構成によれば、画素の構成によらずに移動平均処理を行うことができる。つまり、画素の設計自由度が向上するため、感度や飽和などの性能を向上させることができる。

なお、本実施例では、第ｎ−１行から第ｎ＋２行までの駆動を示している。ｎは任意の整数である。また、ここでは隣り合う２行で平均化を行う例を示した。実施例２、３のように、ｍ行ごとに平均化を行ってもよい。特にカラーの撮像装置では、ｍ行ごとの平均化が用いられる。ｍは任意の自然数である。

本発明の別の実施例について説明する。本実施例では、撮像領域から加算ないしは平均化のいずれもなされていない信号を出力し、信号処理部において移動平均処理を行う点が特徴である。本実施例では、信号処理部が少なくとも２つの容量を有する。そして、画素からの第１の時刻から第２の時刻までの期間に蓄積された電荷に基づく信号が、当該２つの容量に並行して出力される。なお、本実施例では、露光期間が行ごとにずれている。いわゆるローリングシャッタ動作が行われる。そのため、全画素の信号に対して一括して移動平均処理を行うのではなく、信号処理部において行順次に移動平均処理を行う。

また、本実施例では、信号処理部が有する信号保持部の構成が実施例６と異なる。具体的には、列増幅回路のオフセットを除去するため、列増幅回路がリセットされたときの出力を保持するように信号保持部が構成される。そこで、本実施例では、主に実施例６と異なる点を説明し、実施例６と同じ部分については説明を省略する。

本実施例の撮像装置の全体構成は実施例６と同じである。つまり、図１３が、本実施例の撮像装置の全体ブロック図である。また、撮像領域１０２の構成、および画素５００の構成も実施例６と同じである。

次に列回路の詳細な構成について説明する。図１７は、列回路の等価回路を示している。図１７では、１列分の列回路が示されている。実際には、撮像領域１０２に配された画素列に対応して、さらに多数の列回路が配される。なお、図１７において、図１４と同一の部材には同じ符号を付してある。

出力線５３０には、撮像領域１０２の各画素５００からの信号が出力される。列増幅回路６００は、出力線５３０の信号を増幅した増幅信号を後段に出力する。列増幅回路６００は、オペアンプ６６０、容量６１０、容量６８０、帰還スイッチ６７０を含んで構成される。列増幅回路６００の構成は図１４と同じなので説明を省略する。

本実施例では、信号保持部が、ノード６２０ｓ、ノード６２０ｎ、容量Ｃ１ｓ、Ｃ２ｓ、Ｃ３ｓ、Ｃ１ｎ、Ｃ２ｎ、Ｃ３ｎ、メモリ選択スイッチ６３０ａ〜６３０ｃを含んで構成される。

列増幅回路６００の出力ノードは、ＳＨスイッチ７００を介してノード６２０ｓに電気的に接続される。また、列増幅回路６００の出力ノードは、ＳＨスイッチ７０１を介してノード６２０ｎに電気的に接続される。

ノード６２０ｓには、容量Ｃ１ｓ、Ｃ２ｓ、Ｃ３ｓがそれぞれメモリ選択スイッチ６３０ａ〜６３０ｃを介して電気的に接続される。ノード６３０ｎには、容量Ｃ１ｎ、Ｃ２ｎ、Ｃ３ｎがそれぞれメモリ選択スイッチ６３０ａ〜６３０ｃを介して電気的に接続される。

ノード６２０ｓは、水平転送スイッチ６５０ｓを介して、水平出力線５７０ｓに電気的に接続される。ノード６２０ｎは、水平転送スイッチ６５０ｎを介して、水平出力線５７０ｎに電気的に接続される。水平転送スイッチ６５０ｓ、６５０ｎは、図１３の水平走査回路５６０から供給される駆動信号ＣＳＥＬによって制御される。水平出力線５７０ｓおよび水平出力線５７０ｎは、それぞれ出力部１０６に電気的に接続される。出力部１０６において、水平出力線５７０ｓの信号と水平出力線５７０ｎの信号との差分処理が行われる。

本実施例においては、２つのＳＨスイッチ７００、７０１を制御することで、信号保持部に列増幅回路がリセットされた状態の信号（オフセット信号）と、列増幅回路が画素からの信号に基づいて出力する増幅信号とを保持することができる。出力部１０６において、増幅信号とオフセット信号との差分処理を行うことにより、出力される信号から列増幅回路のオフセット成分を除去することができる。その結果、ノイズを低減することができる。

続いて、本実施例における移動平均処理の方法については、実施例６と同様である。つまり、図１５に本実施例における移動平均処理の方法が示されている。ここでは図１５の詳細な説明は省略するが、本実施例において、３つの容量のうち、２つの容量に各画素からの信号を出力する。そして、１つ前の読み出し行の信号と新たに読み出した行の信号とを平均化することで、移動平均処理が行われる。

本実施例では、メモリ選択スイッチＳＷ１〜ＳＷ３によって、信号処理部が有する３つの容量Ｃ１〜Ｃ３のうち、列増幅回路６００が出力している信号を保持する２つの容量を選択する。また、メモリ選択スイッチＳＷ１〜ＳＷ３によって、平均化を行う２つの信号を選択する。これらの動作は、メモリ選択スイッチＳＷ１〜ＳＷ３の制御ノードに供給される駆動信号ＳＷ１〜ＳＷ３に基づいて行われる。

なお、図１５には、各信号の信号重心を黒いドット６および白いドット７で示してある。平均化前の信号である信号Ｓ（ｎ−１）、Ｓｎ、Ｓ（ｎ＋１）、Ｓ（ｎ＋２）は、それぞれ信号重心６ａ、６ｂ、６ｃ、６ｄを有する。そして、平均化後の信号である信号Ｓ（ｎ−１）＋Ｓｎ、Ｓｎ＋Ｓ（ｎ＋１）、Ｓ（ｎ＋１）＋Ｓ（ｎ＋２）は、それぞれ信号重心７ａｂ、７ｂｃ、７ｃｄを有する。図１５が示すように、平均化前の信号の信号重心６のピッチＰ１と、平均化後の信号の信号重心７のピッチＰ２とは等しい。別の観点では、列方向に沿った単位長さあたりに含まれる、平均化前の信号の信号重心６の数と、平均化後の信号の信号重心７の数とが等しい。

以上に述べた通り、本実施例では、列増幅回路のオフセットを除去するため、列増幅回路がリセットされたときの出力を保持するように信号保持部が構成される。そのため、実施例６の効果に加えて、ノイズを低減することができる。

本発明の別の実施例を説明する。本実施例では、信号処理部がアナログデジタル変換部（以下、ＡＤ変換部）を有する。ＡＤ変換部によってデジタル信号に変換された第１の信号が、２回出力される。そしてデジタル信号が加算されることで移動平均処理が行われる。

本実施例に係る撮像装置の全体構成は実施例１〜７と同じである。例えば図１３が、撮像装置の全体の構成を示すブロック図である。本実施例では、信号処理部１０５の構成が異なっている。そこで、主として信号処理部１０５の構成およびその動作について説明し、他の構成は説明を省略する。

図１８（ａ）は、本実施例に係る撮像装置の信号処理部１０５のブロック図である。２列分の列回路が示されている。実際には、撮像領域１０２に配された複数の列に対応して、さらに多数の列回路が配される。

列回路はＡＤ変換部８０１、出力選択器８０２、メモリＭ１、Ｍ２、加算器８０３、水平出力バス８５０を有する。ＡＤ変換部８０１は、画素から出力されたアナログ信号をデジタル信号に変換する。出力選択器８０２は、ＡＤ変換部８０１が出力するデジタル信号をメモリＭ１に出力するか、メモリＭ２に出力するかを選択する。メモリＭ１、Ｍ２はデジタル信号を保持する。加算器８０３は、メモリＭ１、Ｍ２に保持されたデジタル信号を加算する。水平出力バス８５０には加算器８０３で加算されたデジタル信号が出力される。

本実施例の駆動方法を説明する。まず、第ｎ行の画素（例えば、図１３の画素５００ｄ〜５００ｆ）からのアナログ信号Ｓｎが、各列のＡＤ変換部８０１によってデジタル信号ＳＤｎに変換される。

出力選択器８０２は、デジタル信号ＳＤｎをメモリＭ１に出力する。メモリＭ１はデジタル信号ＳＤｎを保持する。ここで、他方のメモリＭ２には、前の行の画素のデジタル信号ＳＤ（ｎ−１）が保持されている。

次に加算器８０３が、デジタル信号ＳＤｎとデジタル信号ＳＤ（ｎ−１）とを加算する。そのために、デジタル信号ＳＤｎがメモリＭ１から加算器８０３に出力される。そして、デジタル信号ＳＤ（ｎ−１）がメモリＭ２から加算器８０３に出力される。これによって、水平出力バス８５０に、加算されたデジタル信号ＳＤ（ｎ−１）＋ＳＤｎが出力される。

続いて、第（ｎ＋１）行の画素（例えば図１３の画素５００ｇ〜５００ｉ）からのアナログ信号Ｓ（ｎ＋１）が、各列のＡＤ変換部８０１によってデジタル信号ＳＤ（ｎ＋１）に変換される。

出力選択器８０２は、デジタル信号ＳＤ（ｎ＋１）をメモリＭ２に出力する。メモリＭ２はデジタル信号ＳＤ（ｎ＋１）を保持する。ここで、他方のメモリＭ１には、前の行の画素のデジタル信号ＳＤｎが保持されている。

次に、加算器８０３が、デジタル信号ＳＤｎとデジタル信号ＳＤ（ｎ＋１）とを加算する。そのために、デジタル信号ＳＤｎがメモリＭ１から加算器８０３に出力される。そして、デジタル信号ＳＤ（ｎ＋１）がメモリＭ２から加算器８０３に出力される。これによって、水平出力バス８５０に、加算されたデジタル信号ＳＤｎ＋ＳＤ（ｎ＋１）が出力される。

このように、メモリＭ１に保持されたデジタル信号ＳＤｎが加算器８０３に２回出力される。このデジタル信号ＳＤｎが第１の信号である。以上に述べた通り、本実施例では、第１の時刻から第２の時刻までの期間に各画素で蓄積された電荷に基づく第１の信号が、メモリから加算器へ、２回出力される。そして、加算器によって移動平均処理が行われる。

図１８（ｂ）は、本実施例に係る撮像装置の変形例である。列回路が、ＡＤ変換部８０１、出力選択器８０２、および加算器８０３ａ、８０３ｂを含む。図１８（ｂ）の例では、出力選択器８０２が、ＡＤ変換部によってデジタル信号に変換された第１の信号を加算器８０３ａ、８０３ｂの両方に出力する。そして、加算器８０３ａ、８０３ｂをリセットするタイミングによって、移動平均処理を行う。

図１８（ｂ）における駆動を簡単に説明する。出力選択器８０２が第ｎ行の画素のデジタル信号ＳＤｎを出力する前に、加算器８０３ａ、８０３ｂの一方をリセットする。例えば、加算器８０３ａをリセットする。このとき、加算器８０３ｂには前の行の画素からのデジタル信号ＳＤ（ｎ−１）が保持されている。

続いて、出力選択器８０２が、ＡＤ変換されたデジタル信号ＳＤｎを２つの加算器８０３ａ、８０３ｂの両方に出力する。そうすると、リセットされた加算器８０３ａにはデジタル信号ＳＤｎが保持される。一方、加算器８０３ｂでは、デジタル信号ＳＤｎとデジタル信号ＳＤ（ｎ−１）とが加算されることで得られるデジタル信号ＳＤ（ｎ−１）＋ＳＤｎが保持される。ここで、デジタル信号ＳＤ（ｎ−１）＋ＳＤｎを水平出力バス８５０に出力する。

次に、加算器８０３ｂをリセットする。そして、出力選択器８０２が、ＡＤ変換されたデジタル信号ＳＤ（ｎ＋１）を２つの加算器８０３ａ、８０３ｂの両方に出力する。そうすると、リセットされた加算器８０３ｂにはデジタル信号ＳＤ（ｎ＋１）が保持される。一方、加算器８０３ａには、デジタル信号ＳＤｎとデジタル信号ＳＤ（ｎ＋１）とが加算されたことで得られるデジタル信号ＳＤｎ＋ＳＤ（ｎ＋１）が保持される。

このように、本実施例では、出力選択器８０２が、ＡＤ変換されたデジタル信号を２つの加算器８０３ａ、８０３ｂの両方に出力することで、第１の時刻から第２の時刻までの期間に蓄積された電荷に基づく複数の第１の信号が出力される。そして、加算器８０３ａ、８０３ｂにおいて移動平均処理が行われる。

また、本実施例のさらに別の変形例について図１９を用いて説明する。この変形例では、画素からの第１の信号が、２系統のＡＤ変換が行われることで、２つのデジタル信号が第１の信号として出力される。

図１９は、ＡＤ変換部８０１の構成を示すブロック図である。ＡＤ変換部８０１は、比較器８０５、カウンタ８０４ａ、８０４ｂ、および入力選択器８０７を含んで構成される。

比較器８０５は画素からのアナログ信号と、参照信号とを比較する。比較器８０５は、比較の結果に基づいて、カウンタ８０４ａ、８０４ｂをラッチするためのラッチパルスを出力する。カウンタ８０４ａ、８０４ｂは、ラッチパルスが入力された時点のカウント値を保持する。入力選択器８０７は、カウンタ８０４ａ、８０４ｂのカウント値のいずれかを選択して後段の回路に出力する。

図１９の例では、カウンタ８０４ａ、８０４ｂをリセットするタイミングによって、移動平均処理を行う。例えば、第ｎ行の画素からのアナログ信号に対してＡＤ変換を行う前に、カウンタ８０４ａをリセットする。このとき、カウンタ８０４ｂには、前の行のデジタル信号が保持されている。それから、２つのカウンタ８０４ａ、８０４ｂでカウントを開始する。比較器８０５からラッチパルスが出力されたときには、カウンタ８０４ａにはデジタル信号ＳＤｎに対応するカウント値、カウンタ８０４ｂには加算されたデジタル信号ＳＤｎ＋ＳＤ（ｎ−１）に対応するカウント値が保持されている。そして、次の第（ｎ＋１）行の画素からのアナログ信号に対してＡＤ変換を行う前に、カウンタ８０４ｂのみをリセットする。そうすることで、第（ｎ＋１）行の画素からのアナログ信号に対してＡＤ変換が行われると、カウンタ８０４ａには、加算されたデジタル信号ＳＤｎ＋ＳＤ（ｎ＋１）に対応するカウント値が保持される。一方で、カウンタ８０４ｂには、デジタル信号ＳＤ（ｎ＋１）に対応するカウント値が保持される。

このように、図１９の撮像装置における駆動では、１つのアナログ信号に対して２系統のＡＤ変換を行うことで、第１の時刻から第２の時刻までの期間に蓄積された電荷に基づく複数の第１の信号を出力している。また、２画素分のＡＤ変換を行う期間にわたって、カウンタをリセットせず、カウントを継続している。これにより、ＡＤ変換とデジタル信号の加算を並行して行っている。

以上に述べた通り、本実施例では複数のデジタル信号に対して移動平均処理を行っている。そのため、撮像装置の高速な駆動が可能である。また、デジタル信号に対して移動平均処理を行うため、アナログノイズの影響を低減することができる。その結果、画質を向上させることができる。

本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図２０に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図２０において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を撮像装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図２０において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。

本実施例では、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成されている構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の基板上に形成されていてもよい。

本実施例において、撮像装置１００４は、実施例１乃至実施例８のいずれかの駆動方法によって駆動される。このように、実施例１乃至実施例８のいずれかの駆動方法を撮像システムに適用することが可能である。撮像システムにおいて本発明に係る実施例を適用することにより、モアレなどの高周波成分に起因するノイズを低減するとともに、画質を向上させることができる。

１、２０１、５００ 画素
２、２０２、５０１ 光電変換部
３、４ 第１の信号
５ 第２の信号
６ 光電変換部の重心
７ 第２の信号の信号重心

Claims (17)

1. それぞれが光電変換部を含む複数の画素を有し、前記複数の画素は、第１の画素と、第２の画素と、第３の画素とを含んで構成される撮像装置の駆動方法であって、
   前記複数の光電変換部のそれぞれにおいて、第１の時刻から第２の時刻までの期間にわたって光電変換するステップと、
   前記光電変換により前記光電変換部で生じた電荷に基づく信号であって、前記複数の画素のそれぞれに対して複数生成される信号である、複数の第１の信号を生成するステップと、
   前記複数の第１の信号に対して移動平均処理を行うことで、複数の第２の信号を生成するステップと、
   を含み、
   前記複数の第２の信号を生成するステップにおいて、前記第１の画素に対して生成された前記第１の信号と前記第２の画素に対して生成された前記第１の信号とを加算あるいは平均化して前記第２の信号を生成し、かつ、前記第２の画素に対して生成された前記第１の信号と前記第３の画素に対して生成された前記第１の信号とを加算あるいは平均化して前記第２の信号を生成することを特徴とする撮像装置の駆動方法。
2. 前記複数の画素のそれぞれが、複数の容量を含み、
   前記複数の画素のそれぞれに対して複数生成された前記複数の第１の信号が、前記複数の容量に出力されることを特徴とする請求項１に記載の撮像装置の駆動方法。
3. 前記第１の画素の前記複数の容量のうちの第１の容量と、前記第２の画素の前記複数の容量のいずれかとが、第１のスイッチを介して電気的に接続され、
   前記第２の画素の前記複数の容量のうちの第２の容量と、前記第３の画素の前記複数の容量のいずれかとが、第２のスイッチを介して電気的に接続され、
   前記第１のスイッチおよび前記第２のスイッチをオンすることにより、前記複数の第２の信号を生成するステップを行うことを特徴とする請求項２に記載の撮像装置の駆動方法。
4. 前記複数の画素のそれぞれが増幅部を含み、
   前記増幅部が前記複数の第１の信号を前記複数の容量に出力することを特徴とする請求項２または請求項３のいずれかに記載の撮像装置の駆動方法。
5. 前記複数の画素は行列状に配され、
   前記撮像装置は、前記複数の画素の各列に設けられた列回路を有し、
   前記列回路は、複数の容量を含んで構成され、
   前記複数の画素のそれぞれに対して複数生成された前記複数の第１の信号が、前記複数の容量に出力されることを特徴とする請求項１に記載の撮像装置の駆動方法。
6. 第ｎ行に含まれる前記画素に対して複数生成された前記複数の第１の信号を、前記複数の容量のうちの第１の容量および第２の容量に出力する第１ステップと、
   前記第２の容量に前記第ｎ行（ｎは整数）に含まれる前記画素から出力された前記第１の信号を保持したまま、第ｎ＋ｍ行（ｍは自然数）に含まれる前記画素に対して複数生成された前記複数の第１の信号を、前記複数の容量のうちの前記第１の容量および第３の容量に出力する第２ステップと、を含み、
   前記第２の容量に保持された前記第ｎ行に含まれる前記画素から出力された前記第１の信号と、前記第１または前記第３の容量に保持された前記第ｎ＋ｍ行に含まれる前記画素から出力された前記第１の信号とを、加算あるいは平均化することにより、前記複数の第２の信号を生成するステップを行うことを特徴とする請求項５に記載の撮像装置の駆動方法。
7. 前記複数の画素は行列状に配され、
   前記撮像装置は、前記複数の画素の各列に設けられた列回路を有し、
   前記列回路は、アナログデジタル変換部と、第１のメモリと、第２のメモリと、加算器とを含んで構成され、
   前記アナログデジタル変換部が前記画素の前記第１の信号をデジタル信号に変換し、前記変換によって得られた前記デジタル信号が、行ごとに、前記第１のメモリおよび前記第２のメモリのいずれかに保持され、
   前記駆動方法は、
   前記第１のメモリに保持された第ｎ行（ｎは整数）に含まれる前記画素に対して生成された前記第１の信号を、前記第２のメモリに保持された第ｎ−ｍ行（ｍは自然数）に含まれる前記画素の前記第１の信号と加算するために、前記加算器へ出力する第１ステップと、
   前記第１のメモリに保持された前記第ｎ行に含まれる前記画素に対して生成された前記第１の信号を、前記第２のメモリに保持された第ｎ＋ｍ行に含まれる前記画素の前記第１の信号と加算するために、前記加算器へ出力する第２ステップと、を含むことを特徴とする請求項１に記載の撮像装置の駆動方法。
8. 前記複数の画素は行列状に配され、
   前記撮像装置は、前記複数の画素の各列に設けられたアナログデジタル変換部を有し、前記アナログデジタル変換部は、比較器と、第１のカウンタと、第２のカウンタとを含んで構成され、
   前記比較器が、前記画素からのアナログ信号と参照信号とを比較し、
   前記複数の第１の信号を生成するステップにおいて前記複数の画素のそれぞれに対して複数生成される前記複数の第１の信号は、前記比較器が前記第１のカウンタおよび前記第２のカウンタに出力する比較の結果を示す複数の信号であることを特徴とする請求項１に記載の撮像装置の駆動方法。
9. 前記アナログデジタル変換部が第ｎ行（ｎは整数）に含まれる前記画素の前記第１の信号のアナログデジタル変換を開始する前に、前記第２のカウンタには第ｎ−ｍ行（ｍは自然数）に含まれる前記画素からの前記アナログ信号をアナログデジタル変換したときのカウント値を保持したまま、前記第１のカウンタをリセットし、
   前記第１のカウンタのリセットを行った後に、前記第１および前記第２のカウンタの両方のカウントを開始して、前記第ｎ行に含まれる前記画素の前記第１の信号のアナログデジタル変換を行うことを特徴とする請求項８に記載の撮像装置の駆動方法。
10. 前記複数の画素のそれぞれが、前記光電変換部の電荷を転送する転送部を含み、
    前記転送部が前記光電変換部の電荷を複数の転送先に並行して転送することによって、前記複数の画素のそれぞれに対して、前記複数の第１の信号が生成されることを特徴とする請求項１に記載の撮像装置の駆動方法。
11. 前記複数の転送先のそれぞれにおいて、複数の前記光電変換部から転送されてきた電荷が加算されることを特徴とする請求項１０に記載の撮像装置の駆動方法。
12. 前記撮像装置の内部において、前記複数の第２の信号を生成するステップが行われることを特徴とする請求項１乃至請求項１１のいずれか一項に記載の撮像装置の駆動方法。
13. 前記複数の第２の信号に対して、移動平均処理を行うステップをさらに含むことを特徴とする請求項１乃至請求項１２のいずれか一項に記載の撮像装置の駆動方法。
14. 露光を行うステップを含み、
    前記第１の時刻が前記複数の光電変換部のそれぞれにおける１回の露光期間の開始の時刻であり、前記第２の時刻が前記複数の光電変換部のそれぞれにおける前記１回の露光期間の終了の時刻であることを特徴とする請求項１乃至請求項１３のいずれか一項に記載の撮像装置の駆動方法。
15. 前記光電変換するステップにおいて、グローバルシャッタによる露光が行われ、
    前記第１の時刻が前記複数の光電変換部のそれぞれにおける１回の露光期間の開始の時刻であり、前記第２の時刻が前記複数の光電変換部のそれぞれにおける前記１回の露光期間の終了の時刻であることを特徴とする請求項１４に記載の撮像装置の駆動方法。
16. 前記光電変換するステップにおいて、ローリングシャッタによる露光が行われ、
    前記第１の時刻が前記複数の光電変換部のそれぞれにおける１回の露光期間の開始の時刻であり、前記第２の時刻が前記複数の光電変換部のそれぞれにおける前記１回の露光期間の終了の時刻であることを特徴とする請求項１４に記載の撮像装置の駆動方法。
17. 前記複数の画素のそれぞれにおいて、前記光電変換するステップにおいて生じた電荷が前記期間にわたって蓄積され、前記複数の第１の信号は、前記期間に蓄積された電荷に基づく信号であることを特徴とする請求項１乃至請求項１６のいずれか一項に記載の撮像装置の駆動方法。

Images