CN104885445B - 固体摄像器件及其驱动方法和电子设备 - Google Patents

固体摄像器件及其驱动方法和电子设备 Download PDF

Info

Publication number
CN104885445B
CN104885445B CN201380066606.9A CN201380066606A CN104885445B CN 104885445 B CN104885445 B CN 104885445B CN 201380066606 A CN201380066606 A CN 201380066606A CN 104885445 B CN104885445 B CN 104885445B
Authority
CN
China
Prior art keywords
pixel
summation
picture element
element signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380066606.9A
Other languages
English (en)
Other versions
CN104885445A (zh
Inventor
森若良太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104885445A publication Critical patent/CN104885445A/zh
Application granted granted Critical
Publication of CN104885445B publication Critical patent/CN104885445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/71—Circuitry for evaluating the brightness variation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/447—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by preserving the colour pattern with or without loss of information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2209/00—Details of colour television systems
    • H04N2209/04—Picture signal generators
    • H04N2209/041—Picture signal generators using solid-state devices
    • H04N2209/042—Picture signal generators using solid-state devices having a single pick-up sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

本技术涉及能够在输出低分辨率图像的情况下减少电力消耗的固体摄像器件及其驱动方法，且涉及电子设备。在所述固体摄像器件中，像素求和部通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号进行求和运算，输出水平及垂直像素求和信号。AD转换部对从所述像素求和部输出的所述水平及垂直像素求和信号执行AD转换。本技术能够被应用于例如固体摄像器件等中。

Description

固体摄像器件及其驱动方法和电子设备
技术领域
本技术涉及固体摄像器件、固体摄像器件驱动方法和电子设备，且更具体地，涉及能够在输出低分辨率图像的情况下减少电力消耗的固体摄像器件、固体摄像器件驱动方法和电子设备。
背景技术
目前，越来越多的摄像设备包括具有庞大数量的像素(诸如数百万至数千万像素)的摄像器件，以便进行高分辨率摄像。然而，在某些情况下，不需要高分辨率摄像。此外，如果将高分辨率图像记录于存储器中，那么就需要较大的存储器容量。因此，优先考虑的可能是确保能够被记录下来的图像数量。
鉴于这样的情形，包括具有大量像素的摄像器件的摄像设备不会将从摄像器件输出的像素信号按照原样地记录于存储器中，而是通常会进行如下的处理，即：通过用于减少输出像素的数量的处理或通过含有对多个像素执行的求和运算的合成处理，来削减总的像素数量，然后才记录于存储器中。例如，专利文献1是披露了这样的像素数量削减处理的技术。
引用文献列表
专利文献
专利文献1：日本专利申请特开2012-175600A
发明内容
本发明所要解决的技术问题
在输出其中像素数量已被削减的低分辨率图像的情况下，优选的是，进一步减少电力消耗。
鉴于这些状况而做出了本技术，且本技术的目的是在输出低分辨率图像的时候减少电力消耗。
解决技术问题所采取的技术方案
本技术第一方面的固体摄像器件包括：像素求和部，它通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号；以及AD(模拟数字)转换部，它对从所述像素求和部输出的所述水平及垂直像素求和信号执行AD转换。
本技术第二方面的固体摄像器件驱动方法包括：利用所述固体摄像器件，通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号；以及利用所述固体摄像器件，对所输出的所述水平及垂直像素求和信号执行AD转换。
本技术第三方面的电子设备包括固体摄像器件，该固体摄像器件包括：像素求和部，其通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号；以及AD转换部，其对从所述像素求和部输出的所述水平及垂直像素求和信号执行AD转换。
在本技术的第一至第三方面中，通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号进行求和运算，输出水平及垂直像素求和信号。然后，对所输出的所述水平及垂直像素求和信号执行AD转换。
所述固体摄像器件和所述电子设备可以是单独的装置，或者可以是一个装置中的内部模块。
本发明的效果
根据本技术的第一至第三方面，能够减少在输出低分辨率图像时的电力消耗。
附图说明
图1是示意性地示出了本技术适用的固体摄像器件的结构的框图。
图2是示出了像素阵列部中的像素阵列的示例的图。
图3是示出了像素电路的示例的图。
图4是用来说明在2×2像素求和模式下的处理的图。
图5是用来说明在2×2像素求和模式下的处理的图。
图6是用来说明对沿垂直方向排列的那些像素的感光度控制的图。
图7是用来说明对沿垂直方向排列的那些像素的感光度控制的图。
图8是用来说明对沿水平方向排列的那些像素的感光度控制的图。
图9是用来说明根据第一像素求和方法在2×2像素求和模式下的处理过程的图。
图10是示出了对各像素的驱动控制的时序图的图。
图11是用来说明在2×2像素求和模式下的第二像素求和方法的图。
图12是用来说明根据第二像素求和方法在2×2像素求和模式下的处理过程的图。
图13是用来说明在4×4像素求和模式下的第一像素求和方法的图。
图14是用来说明根据第一像素求和方法在4×4像素求和模式下的处理过程的图。
图15是用来说明在4×4像素求和模式下的第二像素求和方法的图。
图16是用来说明根据第二像素求和方法在4×4像素求和模式下的处理过程的图。
图17是示意性地示出了既使用第一像素求和方法又使用第二像素求和方法的固体摄像器件的结构的图。
图18是用来说明在实施第一像素求和方法的情况下的连接示例的图。
图19是用来说明在实施第二像素求和方法的情况下的连接示例的图。
图20是示出了作为本技术适用的电子设备的摄像设备的结构示例的框图。
具体实施方式
固体摄像器件的结构示例
图1是示意性地示出了本技术适用的固体摄像器件的结构的框图。
图1所示的固体摄像器件1包括像素阵列部11、垂直驱动部12、电容求和部13、AD转换部14、水平驱动部15、系统控制部16、像素驱动线17、垂直信号线18、信号处理部19和数字模拟转换器(DAC：Digital to Analog Converter)20。
像素阵列部11具有沿行方向和列方向或者按矩阵形式而呈二维状被布置的像素。每个像素都具有光电转换部，该光电转换部根据所接收的光量而生成且积累光电荷。这里，行方向意指像素行中的像素的排列方向或指水平方向。列方向意指像素列中的像素的排列方向或指垂直方向。稍后将详细地说明每个像素的电路构造。
在像素阵列部11的矩阵状像素阵列中，像素驱动线17沿水平方向被设置于各像素行中，且垂直信号线18沿垂直方向被设置于各像素列中。像素驱动线17传送当从像素中读取像素信号时用于执行驱动的驱动信号。在图1中，每个像素驱动线17被显示为单根线，但是其不局限于单根线。各像素驱动线17的一端被连接至垂直驱动部12的与各行对应的输出端。
垂直驱动部12形成有移位寄存器和地址解码器等，且对像素阵列部11中的各像素全部同时地或逐行地进行驱动。垂直驱动部12的结构没有被具体地示出，但是其通常具有包括如下的两个扫描系统的结构：读取扫描系统和清除扫描系统。
为了从像素中读取像素信号，读取扫描系统逐行地依次选择且扫描像素阵列部11中的像素。将要从像素中读取的像素信号是模拟信号。比读取扫描时刻提前了一个相当于快门速度的时间，清除扫描系统对将要被读取扫描系统执行读取扫描的读取行进行清除扫描。
通过该清除扫描系统的清除扫描，多余的电荷被扫出到读取行的像素的光电转换部之外，且因此，光电转换部被复位。随着多余的电荷被清除扫描系统扫出(复位)，所谓的电子快门操作就被执行。这里，电子快门操作是用来丢弃光电转换部中的光电荷且重新开始曝光(开始积累光电荷)的操作。
通过由读取扫描系统执行的读取操作而被读取的像素信号对应于在之前的读取操作或电子快门操作以后所接收到的光量。从之前的读取操作中的读取时刻或电子快门操作中的扫描时刻到当前的读取操作中的读取时刻的时间是像素中的光电荷的曝光时间。
从被垂直驱动部12选择且扫描的像素行中的各像素输出的像素信号通过各自对应的像素列的垂直信号线18而被输入到电容求和部13中。
电容求和部13包括对应于像素列的电容元件(诸如图8所示的电容元件CP)。各电容元件积累通过各垂直信号线18而被输入过来的像素信号。在多个像素的像素信号要作为一个像素信号而被输出的情况下，电容求和部13对沿水平方向排列的多个像素的像素信号进行求和运算。电容求和部13与垂直驱动部12一起形成像素求和部，该像素求和部通过对沿水平方向的多个像素的像素信号和沿垂直方向的多个像素的像素信号进行求和运算而输出水平及垂直像素求和信号。
AD转换部14包括模拟数字转换器(ADC：Analog-Digital Converter)21，且各ADC21与像素阵列部11的各像素列对应地布置着。各ADC 21对通过垂直信号线18而从相应列的像素提供过来的像素信号进行相关双采样(CDS：Correlated Double Sampling)处理，且进一步对该像素信号进一步执行AD转换处理。
自身的电平(电压)随着时间以阶梯状的方式发生改变的斜坡信号从充当参考信号生成部的DAC 20被提供给ADC 21。
ADC 21各者包括比较器和递增/递减计数器，该比较器比较从像素阵列部11的相应列的像素输出的像素信号与来自DAC 20的斜坡信号，该递增/递减计数器对该比较器的比较时间进行计数。
比较器将通过比较像素信号与斜坡信号而获得的差分信号输出至递增/递减计数器。当斜坡信号大于像素信号时，例如，高(Hi：High)的差分信号被提供给递增/递减计数器。当斜坡信号小于像素信号时，低(Lo：Low)的差分信号的被提供给递增/递减计数器。
当在P阶段(预设阶段：Preset Phase)AD转换周期的期间内提供了Hi的差分信号时，递增/递减计数器向下递减，且当在D阶段(数据阶段：Data Phase)AD转换周期的期间内提供了Hi的差分信号时，递增/递减计数器向上递增。然后，递增/递减计数器输出经过CDS处理和AD转换处理后的像素数据。该像素数据是P阶段AD转换周期的递减值和D阶段AD转换周期的递增值的求和结果。递增/递减计数器可以在P阶段AD转换周期的期间内向上递增，且可以在D阶段AD转换周期的期间内向下递减。
通过上述CDS处理，消除了复位噪声(reset noise)和诸如像素内的放大晶体管之间的阈值差异等像素所固有的固定模式噪声(fixed pattern noise)。通过上述AD转换处理，将模拟像素信号转换成数字信号。经过AD转换后的像素信号在通过水平驱动部15而被输出之前被暂时地存储于ADC 21中。
水平驱动部15例如形成有移位寄存器、和地址解码器等，且依次地选择AD转换部14中的与像素列对应的ADC 21。通过利用水平驱动部1而进行的选择性扫描，暂时地存储于ADC 21中的像素信号被依次输出。
系统控制部16例如形成有用于生成各种时序信号的时序生成器，且基于由时序生成器生成的各种时序信号来执行对垂直驱动部12、AD转换部14和水平驱动部15的驱动控制。
信号处理部19具有至少一个运算处理功能，且对从AD转换部14输出的像素信号进行诸如运算处理等各种各样的信号处理。
DAC 20生成了如下的斜坡信号且将该斜坡信号输出至AD转换部14中的各ADC 21：所述斜坡信号的电平(电压)随着时间以阶梯状的方式改变。
像素阵列的示例
图2示出了像素阵列部11中的像素阵列的示例。
在像素阵列部11中，像素31以矩阵的方式被布置着。在像素阵列部11中所包括的像素31中，图2只示出了8列(沿垂直方向)×8行(沿水平方向)的64个像素，但是其他的像素31也是以相同的方式被布置着。
像素阵列部11中的各像素31的阵列是如下的拜耳阵列：其中，以2行×2列布置着的R(红)、Gb(绿)、Gr(绿)和B(蓝)这4个像素是一组，且各个由这样4个像素构成的组沿水平方向和沿垂直方向被重复地布置着。在下面的说明中，R、Gb、Gr和B的像素31还将会被称作R像素、Gb像素、Gr像素和B像素。
对于由图2所示的各像素31之中的沿垂直方向排列的4个像素形成的像素区域32，例如，如图3所示地设计出了该像素区域32的像素电路。
像素电路的构造
图2所示的像素区域32中的沿垂直方向排列的那4个像素是Gb像素、R像素、Gb像素和R像素的像素阵列。因为包括了两个Gb像素和两个R像素，所以为了便于说明，像素区域32中的各像素31从图3的顶部起被称作Gb1像素、R1像素、Gb2像素和R2像素。
像素区域32包括光电转换部41至44、传输晶体管45至48、浮动扩散部(FD：floating diffusion)49、复位晶体管50、放大晶体管51和选择晶体管52。
光电转换部41至44中的各者形成有PN结光电二极管，并且通过接收光而生成光电荷且将光电荷积累起来。
当驱动信号T1进入激活状态时，传输晶体管45响应于此而进入导通状态，且将光电转换部41中所积累的光电荷传输至FD 49。当驱动信号T2进入激活状态时，传输晶体管46响应于此而进入导通状态，且将光电转换部42中所积累的光电荷传输至FD 49。当驱动信号T3进入激活状态时，传输晶体管47响应于此而进入导通状态，且将光电转换部43中所积累的光电荷传输至FD 49。当驱动信号T4进入激活状态时，传输晶体管48响应于此而进入导通状态，且将光电转换部44中所积累的光电荷传输至FD 49。
光电转换部41和传输晶体管45被放置于Gb1像素这个像素中，且光电转换部42和传输晶体管46被放置于R1像素这个像素中。光电转换部43和传输晶体管47被放置于Gb2像素这个像素中，且光电转换部44和传输晶体管48被放置于Gb2像素这个像素中。
FD 49积累从光电转换部41至44提供过来的光电荷。
当驱动信号RST进入激活状态时，复位晶体管50响应于此而进入导通状态，且使FD49的电位复位至预定电平(复位电压)。
放大晶体管51的源极电极经由选择晶体管52而被连接至垂直信号线18，以便与被连接至垂直信号线18的一端的恒定电流源电路部中的负载MOS(未图示)一起形成源极跟随电路。
选择晶体管52被连接于放大晶体管51的源极电极与垂直信号线18之间。驱动信号SEL作为选择信号被施加于选择晶体管52的栅极电极。当驱动信号SEL进入激活状态时，选择晶体管52响应于此而进入导通状态、使像素区域32进入被选状态、且将从放大晶体管51输出的像素信号输出至垂直信号线18。
如上所述，光电转换部41至44和传输晶体管45至48分别被设置于像素区域32中的彼此独立的各像素31中，但是FD 49、复位晶体管50、放大晶体管51和选择晶体管52被像素区域32中的这4个像素共用。
在像素阵列部11中，例如，图3所示的由4个像素形成的像素区域32的电路沿垂直方向和沿水平方向被重复地设置着。然而，像素阵列部11可以具有某种其他的构造作为其电路构造。
具有上述结构的固体摄像器件1以下列操作模式进行操作：全部像素读取模式，该模式用于输出来自像素阵列部11中的全部像素的像素信号；以及低分辨率模式，该模式用于输出比像素阵列部11中的像素数量少的像素数量的像素信号。在低分辨率模式中，固体摄像器件1通过对像素31矩阵之中的沿水平方向的像素31的像素信号和沿垂直方向的像素31的像素信号进行求和运算，输出已被削减了的像素数量的像素信号。
下面将说明由执行低分辨率模式的固体摄像器件1进行的操作。
2×2像素求和模式的示例
首先，说明在如下的2×2像素求和模式下的处理：该2×2像素求和模式用来输出通过对各像素行和各像素列中的同一颜色的两个像素的像素信号进行求和运算而生成的像素求和信号。
图4所示的像素块71是形成有4×4像素的像素区域，该像素区域是在2×2像素求和模式下进行像素求和的处理单位。
2×2像素求和模式下的Gb像素信号是通过对像素块71左上部的3×3像素块81中所包括的四个Gb像素的像素信号进行求和运算而被求出的。这时，固体摄像器件1进行控制，以使得在对所述四个Gb像素的像素信号进行求和时重心位置91如图4所示位于像素块81的中心像素的左上角处。在水平方向上，重心位置91相当于通过对同一行中的两个Gb像素之间的距离以1:3的距离比进行分割而被确定出来的位置。在垂直方向上，重心位置91相当于通过对同一列中的两个Gb像素之间的距离以1:3的距离比进行分割而被确定出来的位置。
而且，2×2像素求和模式下的B像素信号是通过对像素块71右上部的3×3像素块82中所包括的四个B像素的像素信号进行求和运算而被求出的。这时，固体摄像器件1进行控制，以使得在对所述四个B像素的像素信号进行求和时重心位置92如图4所示位于像素块82的中心像素的右上角处。在水平方向上，重心位置92相当于通过对同一行中的两个B像素之间的距离以1:3的距离比进行分割而被确定出来的位置。在垂直方向上，重心位置92相当于通过对同一列中的两个B像素之间的距离以1:3的距离比进行分割而被确定出来的位置。
同样地，2×2像素求和模式下的R像素信号是通过对像素块71左下部的3×3像素块83中所包括的四个R像素的像素信号进行求和运算而被求出的。这时，固体摄像器件1进行控制，以使得在对所述四个R像素的像素信号进行求和时重心位置93如图4所示位于像素块83的中心像素的左下角处。在水平方向上，重心位置93相当于通过对同一行中的两个R像素之间的距离以1:3的距离比进行分割而被确定出来的位置。在垂直方向上，重心位置93相当于通过对同一列中的两个R像素之间的距离以1:3的距离比进行分割而被确定出来的位置。
而且，2×2像素求和模式下的Gr像素信号是通过对像素块71右下部的3×3像素块84中所包括的四个Gr像素的像素信号进行求和运算而被求出的。这时，固体摄像器件1进行控制，以使得在对所述四个Gr像素的像素信号进行求和时重心位置94如图4所示位于像素块84的中心像素的右下角处。在水平方向上，重心位置94相当于通过对同一行中的两个Gr像素之间的距离以1:3的距离比进行分割而被确定出来的位置。在垂直方向上，重心位置94相当于通过对同一列中的两个Gr像素之间的距离以1:3的距离比进行分割而被确定出来的位置。
以上述的方式，固体摄像器件1致使像素求和模式下的像素信号输出位置从作为求和对象的那些像素的中心值转移。结果，如图5所示，2×2像素求和模式下的R像素、Gb像素、Gr像素和B像素各自的输出位置被均匀地设定于整个输出图像中。因此，能够减少伪色(false color)等，且能够减轻当输出低分辨率图像时的图像质量劣化。
第一像素求和方法
接着，说明如下的第一像素求和方法：该方法用来通过在2×2像素求和模式下使像素信号输出位置从作为求和对象的那些像素的中心值转移而生成像素求和信号。
根据第一像素求和方法，关于垂直方向上的重心位置，固体摄像器件1通过改变作为求和对象的那些像素的曝光时间(感光度)，来控制垂直方向上的重心位置。
另一方面，关于水平方向上的重心位置，固体摄像器件1通过改变用于积累作为求和对象的那些像素的像素信号的电容求和部13中的电容元件之间的电容比，来控制水平方向上的重心位置。
首先参照图6和图7，将会说明对像素阵列部11中的在垂直方向上的像素31的感光度控制。
如图6所示，像素阵列部11中的各像素行从顶部起依次被称作第一行(L1)、第二行(L2)、第三行(L3)……。固体摄像器件1将第一行中的各像素31设定为将要经受长时间曝光的高感光度像素。此外，固体摄像器件1将第二行和第三行中的各像素31设定为将要经受短时间曝光的低感光度像素，且将第四行和第五行中的各像素31设定为将要经受长时间曝光的高感光度像素。此后，交替地设定两个高感光度像素行和两个低感光度像素行。
这里，将要经受短时间曝光的低感光度像素与将要经受长时间曝光的高感光度像素之间的感光度比被设定成1:3。即，低感光度像素的曝光时间与高感光度像素的曝光时间之比是1:3。
在这种情况下，如图7所示，被设定成高感光度的第一行中的Gb像素和被设定成低感光度的第三行中的Gb像素之间的重心位置101位于第一行中的Gb像素的下边缘部。即，重心位置101相当于通过对第一行中的Gb像素的像素中心与第三行中的Gb像素的像素中心之间的距离以1:3的距离比进行分割而被确定出来的位置。
如上所述，能够通过改变作为求和对象的那些像素的曝光时间，来控制垂直方向上的重心位置。
现在参照图8，将会说明对像素阵列部11中的在水平方向上的像素31的感光度控制。
图8是用于说明在根据第一像素求和方法而执行2×2像素求和模式情况下的电容求和部13的结构的图。
图8图示了像素阵列部11的一部分(8×8像素阵列)以及与这一部分对应的电容求和部13和AD转换部14的结构。
如图8所示，电容求和部13包括与像素阵列部11中的像素列对应的电容元件(电容器)CP。电容求和部13中的各电容元件CP积累通过垂直信号线18而被提供过来的像素信号。
在电容求和部13中，第一列(C1)的电容元件CP1和第三列(C3)的电容元件CP3并联连接，且第一列的电容元CP1与第三列的电容元件CP3之间的电容比被设定成CP1:CP3＝3:1。第一列的电容元件CP1和第三列的电容元件CP3中所积累的像素信号被求和，然后被输出至AD转换部14中的第一列的ADC 21-1。
此外，在电容求和部13中，第二列(C2)的电容元件CP2和第四列(C4)的电容元件CP4并联连接，且第二列的电容元件CP2与第四列的电容元件CP4之间的电容比被设定成CP2:CP4＝1:3。第二列的电容元件CP2和第四列的电容元件CP4中所积累的像素信号被求和，然后被输出至AD转换部14中的第四列的ADC 21-4。
同样地，第五列(C5)的电容元件CP5和第七列(C7)的电容元件CP7并联连接，且第五列的电容元件CP5与第七列的电容元件CP7之间的电容比被设定成CP5:CP7＝3:1。第五列的电容元件CP5和第七列的电容元件CP7中所积累的像素信号被求和，然后被输出至AD转换部14中的第五列的ADC 21-5。
而且，第六列(C6)的电容元件CP6和第八列(C8)的电容元件CP8并联连接，且第六列的电容元件CP6与第八列的电容元件CP8之间的电容比被设定成CP6:CP8＝1:3。第六列的电容元件CP6和第八列的电容元件CP8中所积累的像素信号被求和，然后被输出至AD转换部14中的第八列的ADC 21-8。
在根据第一像素求和方法的2×2像素求和模式下，没有使用ADC21-2、ADC 21-3、ADC 21-6和ADC 21-7。因此，能够切断向各个未使用的ADC 21的电力供应，且能够减少电力消耗。
现在参照图9，将会说明在根据第一像素求和方法而执行2×2像素求和模式的情况下所要实施的处理过程。
首先，在步骤S1中，对像素阵列部11中的各像素31进行曝光控制处理。通过这个处理，对像素阵列部11中的各像素行设定了高感光度曝光时间或低感光度曝光时间，且实施曝光。
图9所示的像素地图111表明了作为在2×2像素求和模式下生成R像素信号、Gb像素信号、Gr像素信号和B像素信号时的处理单位的4×4像素区域中各像素31所用的曝光时间之比。
像素地图111中的各像素31的尖括号内所示出的值表示以低感光度像素的曝光时间作为基准曝光时间<1>时各像素31所用的曝光时间。低感光度像素的曝光时间是“1”，高感光度像素的曝光时间是“3”，且低感光度像素与高感光度像素之间的曝光时间比(感光度比)是1:3。
在步骤S2中，进行垂直方向求和处理。具体地，作为当前求和对象的沿垂直方向排列的低感光度像素31和高感光度像素31的像素信号被同时读取，以使得作为当前求和对象的沿垂直方向排列的那些像素的像素信号被求和且被积累到电容求和部13的电容元件CP中。电容求和部13的电容元件CP积累通过对作为当前求和对象的沿垂直方向排列的那些像素的像素信号进行求和运算而生成的垂直像素求和信号。
图9中的像素地图112是示出了通过垂直方向求和处理而生成的垂直像素求和信号在4×4像素区域中的重心位置的概念图。
在像素地图112中，尖括号中的各值<3+1>表示该垂直像素求和信号是通过对具有曝光时间“1”的低感光度像素的像素信号和具有曝光时间“3”的高感光度像素的像素信号进行求和运算而生成的信号。
在步骤S3中，进行水平方向求和处理。具体地，在电容求和部13中的作为求和对象的多个电容元件CP中所积累的像素信号被同时输出，以便对作为当前求和对象的沿水平方向排列的那些像素的像素信号进行求和。这里，作为求和对象的像素信号是通过在垂直方向上进行的求和处理而生成的垂直像素求和信号。因此，通过步骤S3中的处理，对垂直方向和水平方向这两个方向上的作为求和对象的那些像素的像素信号进行加权求和，从而生成水平及垂直像素求和信号。
图9中的像素地图113是示出了通过水平方向求和处理而生成的水平及垂直像素求和信号在4×4像素区域中的重心位置的概念图。像素地图113中所示的R、Gb、Gr和B的像素信号的输出位置与图4所示的像素块71中的R像素、Gb像素、Gr像素和B像素的重心位置91至94一致。因此，根据第一像素求和方法，能够均匀地设定在2×2像素求和模式下的R像素、Gb像素、Gr像素和B像素的输出位置，且能够输出已被减轻了图像质量劣化的低分辨率图像。
驱动时序图
图10是对像素阵列部11中的各像素31的驱动控制的时序图。
在被设定成高感光度的各行内的各像素31中，曝光时间被设定成期间LT。此外，在被设定成低感光度的各行内的各像素31中，曝光时间被设定成期间ST，该期间ST是上述期间LT的1/3。
在时刻t1，同时读取以长曝光期间LT而被曝光的第一行(L1)中的各像素31和以短曝光期间ST而被曝光的第三行(L3)中的各像素31的像素信号。
在时刻t2，同时读取以短曝光期间ST而被曝光的第二行(L2)中的各像素31和以长曝光期间LT而被曝光的第四行(L4)中的各像素31的像素信号。
在时刻t3，同时读取以长曝光期间LT而被曝光的第五行(L5)中的各像素31和以短曝光期间ST而被曝光的第七行(L7)中的各像素31的像素信号。
在时刻t4，同时读取以短曝光期间ST而被曝光的第六行(L6)中的各像素31和以长曝光期间LT而被曝光的第八行(L8)中的各像素31的像素信号。
对第九行(L9)和随后各行中的各像素31的像素信号也执行与上述相同的驱动控制。
如上所述，根据第一像素求和方法，通过改变曝光时间(感光度)来控制垂直方向上的作为求和对象的那些像素的权重(weight)。通过改变电容元件CP之间的电容比来控制水平方向上的作为求和对象的那些像素的权重。因此，能够输出通过对沿垂直方向的具有不同权重的多个像素的像素信号和沿水平方向的具有不同权重的多个像素的像素信号进行求和运算而生成的水平及垂直像素求和信号。
第二像素求和方法
现在参照图11，将会说明如下的第二像素求和方法L：该方法用来通过在2×2像素求和模式下使像素信号输出位置从作为求和对象的那些像素的中心值转移而生成像素求和信号。
图11示出了在根据第二像素求和方法而执行2×2像素求和模式的情况下的固体摄像器件1的结构。如图8一样，图11只是部分地示出了像素阵列部11、电容求和部13和AD转换部14。
根据第二像素求和方法，固体摄像器件1通过改变作为求和对象的那些像素的曝光时间(感光度)来控制垂直方向和水平方向这两个方向上的重心位置。
具体地，关于垂直方向，固体摄像器件1将第一行中的各像素31设定为将要经受长时间曝光的高感光度像素。而且，固体摄像器件1将第二行和第三行中的各像素31设定为将要经受短时间曝光的低感光度像素，且将第四行和第五行中的各像素31设定为将要经受长时间曝光的高感光度像素。此后，交替地设定两个高感光度像素行和两个低感光度像素行。
关于水平方向，固体摄像器件1将第一列中的各像素31设定为将要经受长时间曝光的高感光度像素。而且，固体摄像器件1将第二列和第三列中的各像素31设定为将要经受短时间曝光的低感光度像素，且将第四列和第五列中的各像素31设定为将要经受长时间曝光的高感光度像素。此后，交替地设定两个高感光度像素列和两个低感光度像素列。
作为通过对像素行中的各像素31设定不同的曝光时间而进行控制的技术，能够采用在日本专利申请特开2004-282552A中所披露的技术。
根据第一像素求和方法，在电容求和部13中利用电容比来控制水平方向上的权重比。另一方面，根据第二像素求和方法，仍利用曝光时间比来控制水平方向上的权重比，且因此，作为求和对象的那些电容元件CP之间的电容比被均匀地设定。
具体地，在电容求和部13中，第一列的电容元件CP1和第三列的电容元件CP3并联连接，且第一列的电容元件CP1与第三列的电容元件CP3之间的电容比被设定成CP1:CP3＝1:1。第一列的电容元件CP1和第三列的电容元件CP3中所积累的像素信号被求和，然后被输出至AD转换部14中的第一列的ADC 21-1。
此外，在电容求和部13中，第二列的电容元件CP2和第四列的电容元件CP4并联连接，且第二列的电容元件CP2与第四列的电容元件CP4之间的电容比被设定成CP2:CP4＝1:1。第二列的电容元件CP2和第四列的电容元件CP4中所积累的像素信号被求和，然后被输出至AD转换部14中的第四列的ADC 21-4。
第五列的电容元件CP5和第七列的电容元件CP7并联连接，且第五列的电容元件CP5与第七列的电容元件CP7之间的电容比被设定成CP5:CP7＝1:1。第五列的电容元件CP5和第七列的电容元件CP7中所积累的像素信号被求和，然后被输出至AD转换部14中的第五列的ADC21-5。
另外，第六列的电容元件CP6和第八列的电容元件CP8并联连接，且第六列的电容元件CP6与第八列的电容元件CP8之间的电容比被设定成CP6:CP8＝1:1。第六列的电容元件CP6和第八列的电容元件CP8中所积累的像素信号被求和，然后被输出至AD转换部14中的第八列的ADC21-8。
在根据第二像素求和方法的2×2像素求和模式下，也没有使用ADC21-2、ADC 21-3、ADC 21-6和ADC 21-7。因此，能够切断对各个未使用的ADC 21的电力供应，且能够减少电力消耗。
现在参照图12，将会说明在根据第二像素求和方法而执行2×2像素求和模式的情况下所要实施的处理过程。
首先，在步骤S11中，对像素阵列部11中的各像素31进行曝光控制处理。通过这个处理，对像素阵列部11中的各像素31设定了预定的曝光时间，且实施曝光。
图12所示的像素地图121表明了作为在2×2像素求和模式下生成R像素信号、Gb像素信号、Gr像素信号和B像素信号时的处理单位的4×4像素区域中各像素31所用的曝光时间之比。
像素地图121中的各像素31的尖括号内所示出的值表示以具有最短曝光时间的像素31的曝光时间作为基准曝光时间<1>时各像素31所用的曝光时间。在水平方向和垂直方向这两个方向上被设定成低感光度的像素31的曝光时间是<1>，只在水平方向上或只在垂直方向上被设定成高感光度的像素31的曝光时间是<3>，且在水平方向和垂直方向这两个方向上被设定成高感光度的像素31的曝光时间是<9>。
在步骤S12中，进行垂直方向求和处理。具体地，作为当前求和对象的沿垂直方向排列的低感光度像素31和高感光度像素31的像素信号被同时读取，以使得作为当前求和对象的沿垂直方向排列的那些像素的像素信号被求和，且被积累到电容求和部13的电容元件CP中。电容求和部13的电容元件CP积累通过对作为当前求和对象的沿垂直方向排列的那些像素的像素信号进行求和运算而生成的垂直像素求和信号。
图12中所示的像素地图122是示出了通过垂直方向求和处理而生成的垂直像素求和信号在4×4像素区域中的重心位置的概念图。
在像素地图122中，尖括号中的各值<3+1>表示该垂直像素求和信号是通过对具有曝光时间“1”的像素信号和具有曝光时间“3”的像素信号进行求和运算而生成的信号。而且，尖括号中的各值<9+3>表示该垂直像素求和信号是通过对具有曝光时间“9”的像素信号和具有曝光时间“3”的像素信号进行求和运算而生成的信号。
在步骤S13中，进行水平方向求和处理。具体地，在电容求和部13的作为求和对象的多个电容元件CP中所积累的像素信号被同时输出，以便对作为当前求和对象的沿水平方向排列的那些像素的像素信号进行求和。这里，作为求和对象的像素信号是通过在垂直方向上进行的求和处理而生成的垂直像素求和信号。因此，通过步骤S13中的处理，对在垂直方向和水平方向这两个方向上的作为求和对象的那些像素的像素信号进行加权求和，从而生成水平及垂直像素求和信号。
图12中所示的像素地图123是示出了通过水平方向求和处理而生成的水平及垂直像素求和信号在4×4像素区域中的重心位置的概念图。像素地图123中所示的R、Gb、Gr和B的像素信号的输出位置与图4所示的像素块71中的R像素、Gb像素、Gr像素和B像素的重心位置91至94一致。因此，根据第二像素求和方法，能够均匀地设定在2×2像素求和模式下的R像素、Gb像素、Gr像素和B像素的输出位置，且能够输出已被减轻了图像质量劣化的低分辨率图像。
如上所述，根据第二像素求和方法，在垂直方向和水平方向这两个方向上通过改变曝光时间(感光度)来控制作为求和对象的那些像素的权重。因此，能够输出通过对沿垂直方向的具有不同权重的多个像素的像素信号和沿水平方向的具有不同权重的多个像素的像素信号进行求和运算而生成的水平及垂直像素求和信号。
根据第一像素求和方法和第二像素求和方法中的任何一者，在AD转换之前对沿水平方向的像素的像素信号进行加权求和。因此，与像素列的列数相同数量的ADC 21之中有一半的ADC 21能够休息，且能够减少电力消耗。在固体摄像器件1中的AD转换部14预先形成有像素列的列数的一半数量的ADC 21的情况下，能够以2倍的帧速率进行操作。
4×4像素求和模式的示例
在上述示例中，作为低分辨率模式的示例已经说明了在对各像素行和各像素列中的同一颜色的两个像素的像素信号进行求和的2×2像素求和模式下所实施的处理。
接着，作为在低分辨率模式下的处理的另一个示例，将会说明在对各像素行和各像素列中的同一颜色的四个像素的像素信号进行求和的4×4像素求和模式下所实施的处理。
第一像素求和方法
图13示出了在根据第一像素求和方法而执行4×4像素求和模式的情况下的固体摄像器件1的结构。
在4×4像素求和模式下，从8×8像素区域中生成R像素信号、Gb像素信号、Gr像素信号和B像素信号。因此，图13只示出了像素阵列部11的8×8像素区域以及与该像素区域对应的电容求和部13和AD转换部14的部分。
在根据第一像素求和方法而执行4×4像素求和模式的情况下，固体摄像器件1将第一行、第三行、第六行和第八行中的各像素31设定为将要经受长时间曝光的高感光度像素。固体摄像器件1还将第二行、第四行、第五行和第七行中的各像素31设定为将要经受短时间曝光的低感光度像素。
这里，将要经受短时间曝光的低感光度像素与将要经受长时间曝光的高感光度像素之间的感光度比被设定成1:7。即，低感光度像素的曝光时间与高感光度像素的曝光时间之比是1:7。
同时，在进行水平方向上的求和的电容求和部13中，第一列的电容元件CP1、第三列的电容元件CP3、第五列的电容元件CP5和第七列的电容元件CP7并联连接。电容元件CP1、电容元件CP3、电容元件CP5和电容元件CP7之间的电容比被设定成CP1:CP3:CP5:CP7＝7:7:1:1。电容元件CP1、电容元件CP3、电容元件CP5和电容元件CP7中所积累的像素信号被求和，然后被输出至AD转换部14中的第一列的ADC 21-1。
而且，第二列的电容元件CP2、第四列的电容元件CP4、第六列的电容元件CP6和第八列的电容元件CP8并联连接。电容元件CP2、电容元件CP4、电容元件CP6和电容元件CP8之间的电容比被设定成CP2:CP4:CP6:CP8＝1:1:7:7。电容元件CP2、电容元件CP4、电容元件CP6和电容元件CP8中所积累的像素信号被求和，然后被输出至AD转换部14中的第八列的ADC 21-8。
在根据第一像素求和方法的4×4像素求和模式下，没有使用ADC21-2至ADC 21-7。因此，能够切断对各个未使用的ADC 21的电力供应，且能够减少电力消耗。
现在参照图14，将会说明在根据第一像素求和方法而执行4×4像素求和模式的情况下所要实施的处理过程。
首先，在步骤S21中，对像素阵列部11中的各像素31进行曝光控制处理。通过这个处理，对像素阵列部11中的各像素行设定了高感光度曝光时间或低感光度曝光时间，且实施曝光。
图14所示的像素地图131表明了作为在4×4像素求和模式下生成R像素信号、Gb像素信号、Gr像素信号和B像素信号时的处理单位的8×8像素区域中各像素31所用的曝光时间之比。
像素地图131中的各像素31的尖括号内所示出的值表示以低感光度像素的曝光时间作为基准曝光时间<1>时各像素31所用的曝光时间。低感光度像素的曝光时间是“1”，高感光度像素的曝光时间是“7”，且低感光度像素与高感光度像素之间的曝光时间比(感光度比)是1:7。
在步骤S22中，进行垂直方向求和处理。具体地，作为当前求和对象的沿垂直方向排列的低感光度像素31和高感光度像素31的像素信号被同时读取，以使得作为当前求和对象的沿垂直方向排列的那些像素的像素信号被求和，且被积累到电容求和部13的电容元件CP中。电容求和部13中的电容元件CP积累通过对作为当前求和对象的沿垂直方向排列的那些像素的像素信号进行求和运算而生成的垂直像素求和信号。
图14中所示的像素地图132是示出了通过垂直方向求和处理而生成的垂直像素求和信号在8×8像素区域中的重心位置的概念图。
在像素地图132中，尖括号中的值<7,7,1,1>表示各垂直像素求和信号是通过对具有曝光时间“7”、“7”、“1”和“1”的四个像素的像素信号进行求和运算而生成的信号。
在步骤S23中，进行水平方向求和处理。具体地，电容求和部13的作为求和对象的多个电容元件CP中所积累的像素信号被同时输出，以便对作为当前求和对象的沿水平方向排列的那些像素的像素信号进行求和。这里，作为求和对象的像素信号是通过在垂直方向上进行的求和处理而生成的垂直像素求和信号。因此，通过步骤S23中的处理，对在垂直方向和水平方向这两个方向上的作为求和对象的那些像素的像素信号进行加权求和，从而生成水平及垂直像素求和信号。
图14中所示的像素地图133是示出了通过水平方向求和处理而生成的水平及垂直像素求和信号在8×8像素区域中的重心位置的概念图。R、Gb、Gr和B的像素信号的输出位置被均匀地设定在像素地图133中。因此，根据第一像素求和方法，能够输出已被减轻了图像质量劣化的低分辨率图像。
第二像素求和方法
接着，将会说明在根据第二像素求和方法而执行4×4像素求和模式的情况。
图15示出了在根据第二像素求和方法而执行4×4像素求和模式的情况下的固体摄像器件1的结构。如图13一样，图15只示出了与8×8像素区域有关的像素阵列部11、电容求和部13和AD转换部14的部分。
根据第二像素求和方法，如上所述，通过改变作为求和对象的那些像素的曝光时间(感光度)来控制在垂直方向和水平方向这两个方向上的重心位置。
具体地，关于垂直方向，固体摄像器件1将第一行、第三行、第六行和第八行中的各像素31设定为将要经受长时间曝光的高感光度像素。固体摄像器件1还将第二行、第四行、第五行和第七行中的各像素31设定为将要经受短时间曝光的低感光度像素。
这里，在垂直方向上低感光度像素与高感光度像素之间的感光度比被设定成1:7。即，在垂直方向上低感光度像素的曝光时间与高感光度像素的曝光时间之比是1:7。
关于水平方向，固体摄像器件1将第一列、第三列、第六列和第八列中的各像素31设定为将要经受长时间曝光的高感光度像素。固体摄像器件1还将第二列、第四列、第五列和第七列中的各像素31设定为将要经受短时间曝光的低感光度像素。
这里，在水平方向上低感光度像素与将要经受长时间曝光的高感光度像素之间的感光度比被设定成1:7。即，在水平方向上低感光度像素的曝光时间与高感光度像素的曝光时间之比是1:7。
同时，在电容求和部13中，第一列的电容元件CP1、第三列的电容元件CP3、第五列的电容元件CP5和第七列的电容元件CP7并联连接。电容元件CP1、电容元件CP3、电容元件CP5和电容元件CP7之间的电容比被设定成CP1:CP3:CP5:CP7＝1:1:1:1。电容元件CP1、电容元件CP3、电容元件CP5和电容元件CP7中所积累的像素信号被求和，然后被输出至AD转换部14中的第一列的ADC 21-1。
此外，第二列的电容元件CP2、第四列的电容元件CP4、第六列的电容元件CP6和第八列的电容元件CP8并联连接。电容元件CP2、电容元件CP4、电容元件CP6和电容元件CP8之间的电容比被设定成CP2:CP4:CP6:CP8＝1:1:1:1。电容元件CP2、电容元件CP4、电容元件CP6和电容元件CP8中所积累的像素信号被求和，然后被输出至AD转换部14中的第八列的ADC 21-8。
在根据第二像素求和方法的4×4像素求和模式下，也没有使用ADC21-2至ADC 21-7。因此，能够切断对各个未使用的ADC 21的电力供应，且能够减少电力消耗。
现在参照图16，将会说明在根据第二像素求和方法而执行4×4像素求和模式的情况下所要实施的处理过程。
首先，在步骤S31中，对像素阵列部11中的各像素31进行曝光控制处理。通过这个处理，对像素阵列部11中的各像素31设定了预定的曝光时间，且实施曝光。
图16中所示的像素地图141表明了作为在4×4像素求和模式下生成R像素信号、Gb像素信号、Gr像素信号和B像素信号时的处理单位的8×8像素区域中各像素31所用的曝光时间之比。
像素地图141中的各像素31的尖括号内所示出的值表示以具有最短曝光时间的像素31的曝光时间作为基准曝光时间<1>时各像素31所用的曝光时间。在水平方向和垂直方向这两个方向上被设定成低感光度的像素31的曝光时间是“1”，只在水平方向上或只在垂直方向上被设定成高感光度的像素31的曝光时间是“7”，且在水平方向和垂直方向这两个方向上被设定成高感光度的像素31的曝光时间是“49”。
在步骤S32中，进行垂直方向求和处理。具体地，作为当前求和对象的沿垂直方向排列的低感光度像素31和高感光度像素31的像素信号被同时读取，以使得作为当前求和对象的沿垂直方向排列的那些像素的像素信号被求和，且被积累到电容求和部13的电容元件CP中。电容求和部13中的电容元件CP积累通过对作为当前求和对象的沿垂直方向排列的那些像素的像素信号进行求和运算而生成的垂直像素求和信号。
图16中所示的像素地图142是示出了通过垂直方向求和处理而生成的垂直像素求和信号在8×8像素区域中的重心位置的概念图。
在像素地图142中，尖括号中的值<49,49,7,7>表示各垂直像素求和信号是通过对具有曝光时间“49”、“49”、“7”和“7”的四个像素的像素信号进行求和运算而生成的信号。此外，尖括号中的值<7,7,1,1>表示各垂直像素求和信号是通过对具有曝光时间“7”、“7”、“1”和“1”的四个像素的像素信号进行求和运算而生成的信号。
在步骤S33中，进行水平方向求和处理。具体地，在电容求和部13的作为求和对象的多个电容元件CP中所积累的像素信号被同时输出，以便对作为当前求和对象的沿水平方向排列的那些像素的像素信号进行求和。这里，作为求和对象的像素信号是通过在垂直方向上进行的求和处理而生成的垂直像素求和信号。因此，通过步骤S33中的处理，对在垂直方向和水平方向这两个方向上的作为求和对象的那些像素的像素信号进行加权求和，从而生成水平及垂直像素的信号。
图16中所示的像素地图143是示出了通过水平方向求和处理而生成的水平及垂直像素求和信号在8×8像素区域中的重心位置的概念图。R、Gb、Gr和B的像素信号的输出位置被均匀地设定在像素地图143中。因此，根据第二像素求和方法，能够输出已被减轻了图像质量劣化的低分辨率图像。
在4×4像素求和模式下，根据第一像素求和方法和第二像素求和方法中的任何一者，与像素列的列数相同数量的ADC 21之中有3/4的ADC21能够休息，且能够减少电力消耗。在固体摄像器件1中的AD转换部14预先形成有像素列的列数的3/4数量的ADC 21的情况下，能够以4倍的帧速率进行操作。
第一像素求和方法和第二像素求和方法的组合示例
在上述那些示例中，作为用来实现低分辨率模式的方法，已经说明了第一像素求和方法和第二像素求和方法。
第一像素求和方法是通过在垂直方向上设定不同的曝光时间且在水平方向上设定电容求和部13中的电容元件CP之间的不同电容比来控制所输出的像素信号的重心位置的方法。
第二像素求和方法是通过在垂直方向和水平方向这两个方向上都设定不同的曝光时间来控制所输出的像素信号的重心位置的方法。
在采取第一像素求和方法作为用来实现低分辨率模式的方法的情况下，一行中的曝光时间是相同的。因此，能够减少用于控制像素31的曝光和读取的像素驱动线17之中的布线数量，且在各像素内能够确保较宽的开口区域。
另一方面，在采取第二像素求和方法作为用来实现低分辨率模式的方法的情况下，在控制各像素31的曝光时间时的自由度增加了，且因此，在执行期间能够灵活地选择各种权重比。
在固体摄像器件1被形成于诸如硅基板等半导体基板上的情况下，选择上述的第一像素求和方法或上述的第二像素求和方法，且能够采取只与所选择的方法兼容的电路构造作为用来实现低分辨率模式的构造。
可替代地，能够将固体摄像器件1设计成使得能够有选择地实施第一像素求和方法和第二像素求和方法这两种方法。
下面是如下一种固体摄像器件1的结构的说明：该固体摄像器件1既能够兼顾全部像素读取模式、也能够在例如2×2像素求和模式下选择性地实施第一像素求和方法和第二像素求和方法这两种方法。
图17是示意性地示出了能够兼顾全部像素读取模式且能够选择性地实施第一像素求和方法和第二像素求和方法这两种方法的固体摄像器件1的结构的图。
图17只示出了像素阵列部11的一部分(第一行至第四行和第一列至第八列的像素31)以及与像素阵列部11的这一部分对应的电容求和部13和AD转换部14的部分。
在像素阵列部11的各像素行中，例如设置有四根像素驱动线17以便为水平方向上的四种像素设定不同的曝光时间。在像素阵列部11的各像素列中都设置有垂直信号线18。
电容求和部13包括作为电容元件CP1的三个电容元件CP1-1、CP1-2和CP1-3，电容元件CP1被连接至AD转换部14中的第一列的ADC 21-1。这三个电容元件CP1-1、CP1-2和CP1-3并联连接，且电容比被设定成CP1-1:CP1-2:CP1-3＝3:3:1。电容元件CP1中所积累的像素信号被输出至ADC 21-1。
电容求和部13还包括电容元件CP2和电容元件CP3，电容元件CP2被连接至AD转换部14中的第二列的ADC 21-2，电容元件CP3被连接至AD转换部14中的第三列的ADC 21-3。电容元件CP2和CP3的电容与电容元件CP1-1和CP1-2的电容相同。电容元件CP2中所积累的像素信号被输出至ADC 21-2，在电容元件CP3中所积累的像素信号被输出至ADC 21-3。
电容求和部13还包括作为电容元件CP4的三个电容元件CP4-1、CP4-2和CP4-3，电容元件CP4被连接至AD转换部14中的第四列的ADC21-4。这三个电容元件CP4-1、CP4-2和CP4-3并联连接，且电容比被设定成CP4-1:CP4-2:CP4-3＝3:3:1。电容元件CP4中所积累的像素信号被输出至ADC 21-4。
电容求和部13还包括选择开关SW1至SW4。
选择开关SW1切换第三列的垂直信号线18与选择开关SW2之间的连接(接通和断开)。选择开关SW2在如下的连接状态与切断状态之间切换：在连接状态下，选择开关SW2被连接至第一列中的电容元件CP1-2或CP1-3；在切断状态下，选择开关SW2没有被连接至电容元件CP1-2和CP1-3中的任一者。
选择开关SW3切换第二列的垂直信号线18与选择开关SW4之间的连接。选择开关SW4在如下的连接状态与切断状态之间切换：在连接状态下，选择开关SW4被连接至第四列中的电容元件CP4-2或CP4-3；在切断状态下，选择开关SW4没有被连接至电容元件CP4-2和CP4-3中的任一者。
电容求和部13中的第五列至第八列具有与第一列至第四列的结构相同的结构。
具体地，电容求和部13包括作为电容元件CP5的三个电容元件CP5-1、CP5-2和CP5-3，电容元件CP5被连接至AD转换部14中的第五列的ADC 21-5。这三个电容元件CP5-1、CP5-2和CP5-3并联连接，且电容比被设定成CP5-1:CP5-2:CP5-3＝3:3:1。电容元件CP5中所积累的像素信号被输出至ADC 21-5。
电容求和部13还包括电容元件CP6和电容元件CP7，电容元件CP6被连接至AD转换部14中的第六列的ADC 21-6，电容元件CP7被连接至AD转换部14中的第七列的ADC 21-7。电容元件CP6和CP7的电容与电容元件CP5-1和CP5-2的电容相同。电容元件CP6中所积累的像素信号被输出至ADC 21-6，且在电容元件CP7中所积累的像素信号被输出至ADC 21-7。
电容求和部13还包括作为电容元件CP8的三个电容元件CP8-1、CP8-2和CP8-3，电容元件CP8被连接至AD转换部14中的第八列的ADC21-8。这三个电容元件CP8-1、CP8-2和CP8-3并联连接，且电容比被设定成CP8-1:CP8-2:CP8-3＝3:3:1。电容元件CP8中所积累的像素信号被输出至ADC 21-8。
电容求和部13还包括选择开关SW5至SW8。
选择开关SW5切换第七列的垂直信号线18与选择开关SW6之间的连接/切断(接通和断开)。选择开关SW6在如下的连接状态与切断状态之间切换：在连接状态下，选择开关SW6被连接至第五列中的电容元件CP5-2或CP5-3；在切断状态下，选择开关SW6没有被连接至电容元件CP5-2和CP5-3中的任一者。
选择开关SW7切换第六列的垂直信号线18与选择开关SW8之间的连接。选择开关SW8在如下的连接状态与切断状态之间切换：在连接状态下，选择开关SW8被连接至第八列中的电容元件CP8-2或CP8-3；在切断状态下，选择开关SW8没有被连接至电容元件CP8-2和CP8-3中的任一者。
在全部像素读取模式下的连接示例
在如上所述而被设计的固体摄像器件1中，当操作模式是全部像素读取模式时，所有的选择开关SW1至SW8都如图17所示而被断开。
在这种情况下，第一列中的各像素31的像素信号通过第一列的垂直信号线18只能被积累到电容元件CP1-1中，然后被输出至ADC 21-1。第二列中的各像素31的像素信号通过第二列的垂直信号线18而被积累到电容元件CP2中，然后被输出至ADC 21-2。第三列中的各像素31的像素信号通过第三列的垂直信号线18而被积累到电容元件CP3中，然后被输出至ADC 21-3。第四列中的各像素31的像素信号通过第四列的垂直信号线18只能被积累到电容元件CP4-1中，然后被输出至ADC 21-4。电容元件CP1-1、电容元件CP2、电容元件CP3和电容元件CP4-1之间的电容比是CP1-1:CP2:CP3:CP4-1＝3:3:3:3。
因此，像素阵列部11的各像素31中所生成的像素信号没有被加权重(或者具有相同的权重)，然后被输出至ADC 21。
这同样适用于第五列至第八列和其他列。
以这种方式，能够在固体摄像器件1中执行全部像素读取模式。
在实施第一像素求和方法的情况下的连接示例
图18示出了在选择了第一像素求和方法来执行2×2像素求和模式的情况下的电容求和部13中的连接示例。
在根据第一像素求和方法而执行2×2像素求和模式的情况下，电容求和部13将选择开关SW1和SW3置于连接(接通)状态。而且，电容求和部13将选择开关SW2连接至电容元件CP1-3，且将选择开关SW4连接至电容元件CP4-3。
同样地，电容求和部13将选择开关SW5和SW7置于连接(接通)状态。而且，电容求和部13将选择开关SW6连接至电容元件CP5-3，且将选择开关SW8连接至电容元件CP8-3。
在以这样的方式连接了选择开关SW1至SW7的情况下，第一列中的各像素31的像素信号通过第一列的垂直信号线18而被积累到电容元件CP1-1中。第三列中的各像素31的像素信号通过第三列的垂直信号线18、经由选择开关SW1和SW2而被积累到电容元件CP1-3中。电容元件CP1-1与电容元件CP1-3之间的电容比是CP1-1:CP1-3＝3:1。电容元件CP1-1和电容元件CP1-3中所积累的像素信号被求和，然后被输出至ADC21-1。
而且，第二列中的各像素31的像素信号通过第二列的垂直信号线18、经由选择开关SW3和SW4而被积累到电容元件CP4-3中。第四列中的各像素31的像素信号通过第四列的垂直信号线18而被积累到电容元件CP4-1中。电容元件CP4-1与电容元件CP4-3之间的电容比是CP4-1:CP4-3＝3:1。电容元件CP4-1和电容元件CP4-3中所积累的像素信号被求和，然后被输出至ADC 21-4。
同样地，第五列中的各像素31的像素信号通过第五列的垂直信号线18而被积累到电容元件CP5-1中。第七列中的各像素31的像素信号通过第七列的垂直信号线18、经由选择开关SW5和SW6而被积累到电容元件CP5-3中。电容元件CP5-1与电容元件CP5-3之间的电容比是CP5-1:CP5-3＝3:1。电容元件CP5-1和电容元件CP5-3中所积累的像素信号被求和，然后被输出至ADC 21-5。
而且，第六列中的各像素31的像素信号通过第六列的垂直信号线18、经由选择开关SW7和SW8而被积累到电容元件CP8-3中。第八列中的各像素31的像素信号通过第八列的垂直信号线18而被积累到电容元件CP8-1中。电容元件CP8-1与电容元件CP8-3之间的电容比是CP8-1:CP8-3＝3:1。电容元件CP8-1和电容元件CP8-3中所积累的像素信号被求和，然后被输出至ADC 21-8。
以这样的方式，能够执行根据第一像素求和方法的2×2像素求和模式。因为在2×2像素求和模式下没有使用ADC 21-2、ADC 21-3、ADC 21-6和ADC 21-7，所以能够切断对这些ADC的电力供应，且能够减少电力消耗。
在实施第二像素求和方法的情况下的连接示例
图19示出了在选择了第二像素求和方法来执行2×2像素求和模式的情况下的电容求和部13中的连接示例。
在根据第二像素求和方法而执行2×2像素求和模式的情况下，电容求和部13将选择开关SW1和SW3置于连接(接通)状态。而且，电容求和部13将选择开关SW2连接至电容元件CP1-2，且将选择开关SW4连接至电容元件CP4-2。
同样地，电容求和部13将选择开关SW5和SW7置于连接(接通)状态。而且，电容求和部13将选择开关SW6连接至电容元件CP5-2，且将选择开关SW8连接至电容元件CP8-2。
在以这样的方式连接了选择开关SW1至SW7的情况下，第一列中的各像素31的像素信号通过第一列的垂直信号线18而被积累到电容元件CP1-1中。第三列中的各像素31的像素信号通过第三列的垂直信号线18、经由选择开关SW1和SW2而被积累到电容元件CP1-2中。电容元件CP1-1与电容元件CP1-2之间的电容比是CP1-1:CP1-2＝3:3。电容元件CP1-1和电容元件CP1-2中所积累的像素信号被求和，然后被输出至ADC21-1。
而且，第二列中的各像素31的像素信号通过第二列的垂直信号线18、经由选择开关SW3和SW4而被积累到电容元件CP4-2中。第四列中的各像素31的像素信号通过第四列的垂直信号线18而被积累到电容元件CP4-1中。电容元件CP4-1与电容元件CP4-2之间的电容比是CP4-1:CP4-2＝3:3。电容元件CP4-1和电容元件CP4-2中所积累的像素信号被求和，然后被输出至ADC 21-4。
同样地，第五列中的各像素31的像素信号通过第五列的垂直信号线18而被积累到电容元件CP5-1中。第七列中的各像素31的像素信号通过第七列的垂直信号线18、经由选择开关SW5和SW6而被积累到电容元件CP5-2中。电容元件CP5-1与电容元件CP5-2之间的电容比是CP5-1:CP5-2＝3:3。电容元件CP5-1和电容元件CP5-2中所积累的像素信号被求和，然后被输出至ADC 21-5。
而且，第六列中的各像素31的像素信号通过第六列的垂直信号线18、经由选择开关SW7和SW8而被积累到电容元件CP8-2中。第八列中的各像素31的像素信号通过第八列的垂直信号线18而被积累到电容元件CP8-1中。电容元件CP8-1与电容元件CP8-2之间的电容比是CP8-1:CP8-2＝3:3。电容元件CP8-1和电容元件CP8-2中所积累的像素信号被求和，然后被输出至ADC 21-8。
以这样的方式，能够执行根据第二像素求和方法的2×2像素求和模式。因为在2×2像素求和模式下没有使用ADC 21-2、ADC 21-3、ADC 21-6和ADC 21-7，所以能够切断对这些ADC的电力供应，且能够减少电力消耗。
如上所述，固体摄像器件1的电路构造可以是能够在执行低分辨率模式时有选择地实施第一像素求和方法和第二像素求和方法的电路构造。
虽然在附图中没有示出，但是固体摄像器件1也可具有能够有选择地执行上述2×2像素求和模式和上述4×4像素求和模式的电路构造。
此外，虽然上面已经说明了其中在水平方向与垂直方向之间具有相同的像素数量减少率的N×N(N是2以上的整数)像素求和模式，但是可以采用用于执行其中在水平方向与垂直方向之间具有不同的像素数量减少率的M×N(M是不同于N的整数且在2以上)像素求和模式的电路构造。
电子设备的应用示例
上述的固体摄像器件1能够被用于各种各样的电子设备，例如：数码相机和数码摄影机之类的摄像设备；具有摄像功能的便携式电话设备；以及具有摄像功能的其他设备。
图20是示出了作为本技术适用的电子设备的摄像设备的结构示例的框图。
图20所示的摄像设备201包括光学系统202、快门装置203、固体摄像器件204、驱动电路205、信号处理电路206、监视器207和存储器208，且摄像设备201能够拍摄静止图像和运动图像。
光学系统202包括至少一个透镜，以用于把来自拍摄对象的光(入射光)引导到固体摄像器件204上、且在固体摄像器件204的光接收表面上形成图像。
快门装置203被安置于光学系统202与固体摄像器件204之间，且在驱动电路205的控制下控制固体摄像器件204的光照期间和遮光期间。
固体摄像器件204由上述固体摄像器件1形成。固体摄像器件204在一定时间段内积累信号电荷，该信号电荷对应于经由光学系统202和快门装置203而照射过来从而在所述光接收表面上形成图像的光。固体摄像器件204中所积累的信号电荷根据从驱动电路205提供过来的驱动信号(时序信号)而被传输。固体摄像器件204可以被形成为单个芯片，或者可以被形成为与光学系统202和信号处理电路206包装在一起的照相机模块的一部分。
驱动电路205输出用于控制固体摄像器件204的传输操作和快门装置203的快门操作的驱动信号，以驱动固体摄像器件204和快门装置203。
信号处理电路206对从固体摄像器件204输出的像素信号进行各种各样的信号处理。通过由信号处理电路206进行的信号处理而获得的图像(图像数据)被提供给监视器207以被显示出来，或者被提供给存储器208以被存储(记录)下来。
应当注意的是，本技术的实施例不局限于上述实施例，且在不脱离本技术的范围的情况下，可以对这些实施例作出各种修改。
例如，可以采用上述各实施例中的所有实施例或一些实施例的组合。
本技术还能够实现以下技术方案。
(1)一种固体摄像器件，其包括：
像素求和部，所述像素求和部被构造成通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号；以及
AD转换部，所述AD转换部被构造成对从所述像素求和部输出的所述水平及垂直像素求和信号执行AD转换。
(2)根据(1)所述的固体摄像器件，其中所述像素求和部通过控制和改变所述沿垂直方向排列的多个像素的曝光时间，生成所述沿垂直方向排列且具有不同权重的多个像素的像素信号。
(3)根据(1)或(2)所述的固体摄像器件，其中所述像素求和部包括：积累部，各所述积累部被构造成积累所述像素信号，且各所述积累部与各像素列对应地设置着；以及积累求和部，与沿水平方向的作为求和对象的多个像素对应的多个所述积累部并联起来而被连接至所述积累求和部。
(4)根据(1)至(3)中任一者所述的固体摄像器件，其中
并联连接的所述多个积累部的电容比与所述沿水平方向的作为求和对象的多个像素的权重相等，并且
所述像素求和部通过进行下列求和运算而对所述沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，该求和运算针对如下的一种像素信号：这种像素信号被积累于具有不同电容比的所述多个积累部中，而且是沿水平方向排列且具有相同曝光时间的多个像素的像素信号。
(5)根据(1)至(3)中任一者所述的固体摄像器件，其中
并联连接的所述多个积累部的电容比是相同的，并且
所述像素求和部通过进行下列求和运算而对所述沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，该求和运算针对如下的一种像素信号：这种像素信号被积累于所述多个积累部中，而且是沿水平方向排列且具有不同曝光时间的多个像素的像素信号。
(6)根据(1)至(3)中任一者所述的固体摄像器件，其中
并联连接的所述多个积累部的电容比能够被改变，并且
所述像素求和部通过有选择地进行下列两种求和运算中的一者而对所述沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，一种求和运算是针对如下的一种像素信号：这种像素信号被积累于具有相同电容比的所述多个积累部中，而且是沿水平方向排列且具有不同曝光时间的多个像素的像素信号；另一种求和运算是针对如下的一种像素信号：这种像素信号被积累于具有与所述沿水平方向的作为求和对象的多个像素的权重相等的电容比的所述多个积累部中，而且是沿水平方向排列且具有相同曝光时间的多个像素的像素信号。
(7)根据(1)至(6)中任一者所述的固体摄像器件，其中所述像素求和部通过对像素行和像素列中的同一颜色的两个像素的像素信号执行求和，输出所述水平及垂直像素求和信号。
(8)根据(1)至(6)中任一者所述的固体摄像器件，其中所述像素求和部通过对像素行和像素列中的同一颜色的四个像素的像素信号执行求和，输出所述水平及垂直像素求和信号。
(9)一种固体摄像器件驱动方法，该方法包括：
利用所述固体摄像器件，通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号；以及
利用所述固体摄像器件，对所输出的所述水平及垂直像素求和信号执行AD转换。
(10)一种电子设备，其包括固体摄像器件，所述固体摄像器件包括：
像素求和部，所述像素求和部被构造成通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号；以及
AD转换部，所述AD转换部被构造成对从所述像素求和部输出的所述水平及垂直像素求和信号执行AD转换。
附图标记列表
1 固体摄像器件
11 像素阵列部
12 垂直驱动部
13 电容求和部
14 AD转换部
15 水平驱动部
16 系统控制部
21 ADC(模拟数字转换器)
31 像素
201 摄像设备
204 固体摄像器件

Claims (11)

1.固体摄像器件，其包括像素求和部和AD转换部，其中
所述像素求和部被构造成通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号，并且
所述AD转换部被构造成对从所述像素求和部输出的所述水平及垂直像素求和信号执行AD转换，
其中所述像素求和部包括：
积累部，各所述积累部被构造成积累所述像素信号，且各所述积累部与各像素列对应地设置着；以及
积累求和部，与沿水平方向的作为求和对象的多个像素对应的多个所述积累部并联起来而被连接至所述积累求和部，
其中并联连接的所述多个积累部的电容比是相同的，并且
所述像素求和部通过进行下列求和运算而对所述沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，该求和运算针对如下的一种像素信号：这种像素信号被积累于所述多个积累部中，而且是沿水平方向排列且具有不同曝光时间的多个像素的像素信号。
2.根据权利要求1所述的固体摄像器件，其中
所述像素求和部通过控制和改变所述沿垂直方向排列的多个像素的曝光时间，生成所述沿垂直方向排列且具有不同权重的多个像素的像素信号。
3.根据权利要求1或2所述的固体摄像器件，其中所述像素求和部通过对像素行和像素列中的同一颜色的两个像素的像素信号执行求和，输出所述水平及垂直像素求和信号。
4.根据权利要求1或2所述的固体摄像器件，其中所述像素求和部通过对像素行和像素列中的同一颜色的四个像素的像素信号执行求和，输出所述水平及垂直像素求和信号。
5.固体摄像器件，其包括像素求和部和AD转换部，其中
所述像素求和部被构造成通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号，并且
所述AD转换部被构造成对从所述像素求和部输出的所述水平及垂直像素求和信号执行AD转换，
其中所述像素求和部包括：
积累部，各所述积累部被构造成积累所述像素信号，且各所述积累部与各像素列对应地设置着；以及
积累求和部，与沿水平方向的作为求和对象的多个像素对应的多个所述积累部并联起来而被连接至所述积累求和部，
其中并联连接的所述多个积累部的电容比能够被改变，并且
所述像素求和部通过有选择地进行下列两种求和运算中的一者而对所述沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，一种求和运算是针对如下的一种像素信号：这种像素信号被积累于具有相同电容比的所述多个积累部中，而且是沿水平方向排列且具有不同曝光时间的多个像素的像素信号；另一种求和运算是针对如下的一种像素信号：这种像素信号被积累于具有与所述沿水平方向的作为求和对象的多个像素的权重相等的电容比的所述多个积累部中，而且是沿水平方向排列且具有相同曝光时间的多个像素的像素信号。
6.根据权利要求5所述的固体摄像器件，其中
所述像素求和部通过控制和改变所述沿垂直方向排列的多个像素的曝光时间，生成所述沿垂直方向排列且具有不同权重的多个像素的像素信号。
7.根据权利要求5或6所述的固体摄像器件，其中所述像素求和部通过对像素行和像素列中的同一颜色的两个像素的像素信号执行求和，输出所述水平及垂直像素求和信号。
8.根据权利要求5或6所述的固体摄像器件，其中所述像素求和部通过对像素行和像素列中的同一颜色的四个像素的像素信号执行求和，输出所述水平及垂直像素求和信号。
9.固体摄像器件驱动方法，其包括：
利用所述固体摄像器件，通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号，包括：
利用积累部积累所述像素信号，各所述积累部与各像素列对应地设置着，且与沿水平方向的作为求和对象的多个像素对应的多个所述积累部并联起来而被连接至积累求和部，并联连接的所述多个积累部的电容比是相同的；以及
通过进行下列求和运算而对所述沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，该求和运算针对如下的一种像素信号：这种像素信号被积累于所述多个积累部中，而且是沿水平方向排列且具有不同曝光时间的多个像素的像素信号；以及
利用所述固体摄像器件，对所输出的所述水平及垂直像素求和信号执行AD转换。
10.固体摄像器件驱动方法，其包括：
利用所述固体摄像器件，通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号，包括：
利用积累部积累所述像素信号，各所述积累部与各像素列对应地设置着，且与沿水平方向的作为求和对象的多个像素对应的多个所述积累部并联起来而被连接至积累求和部，并联连接的所述多个积累部的电容比能够被改变；以及
通过有选择地进行下列两种求和运算中的一者而对所述沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，一种求和运算是针对如下的一种像素信号：这种像素信号被积累于具有相同电容比的所述多个积累部中，而且是沿水平方向排列且具有不同曝光时间的多个像素的像素信号；另一种求和运算是针对如下的一种像素信号：这种像素信号被积累于具有与所述沿水平方向的作为求和对象的多个像素的权重相等的电容比的所述多个积累部中，而且是沿水平方向排列且具有相同曝光时间的多个像素的像素信号；以及
利用所述固体摄像器件，对所输出的所述水平及垂直像素求和信号执行AD转换。
11.电子设备，其包括如权利要求1至8中任一项所述的固体摄像器件。
CN201380066606.9A 2012-12-25 2013-12-12 固体摄像器件及其驱动方法和电子设备 Active CN104885445B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012281370 2012-12-25
JP2012-281370 2012-12-25
PCT/JP2013/083295 WO2014103730A1 (ja) 2012-12-25 2013-12-12 固体撮像素子およびその駆動方法、並びに電子機器

Publications (2)

Publication Number Publication Date
CN104885445A CN104885445A (zh) 2015-09-02
CN104885445B true CN104885445B (zh) 2018-08-28

Family

ID=51020819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380066606.9A Active CN104885445B (zh) 2012-12-25 2013-12-12 固体摄像器件及其驱动方法和电子设备

Country Status (6)

Country Link
US (1) US9674469B2 (zh)
EP (1) EP2940992A4 (zh)
JP (1) JP6390429B2 (zh)
KR (1) KR20150099716A (zh)
CN (1) CN104885445B (zh)
WO (1) WO2014103730A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10616509B2 (en) * 2015-02-12 2020-04-07 Sony Corporation Imaging device and control method thereof, and electronic apparatus
KR20170089535A (ko) * 2016-01-27 2017-08-04 주식회사 동부하이텍 이미지 센서
KR102470223B1 (ko) * 2016-04-27 2022-11-23 주식회사 디비하이텍 이미지 센서 및 이미지 센서의 센싱 방법
US9734703B1 (en) * 2016-06-23 2017-08-15 Nxp B.V. Sensor apparatuses and methods
DE102016216985A1 (de) 2016-07-13 2018-01-18 Robert Bosch Gmbh Verfahren und Vorrichtung zum Abtasten eines Bildsensors
JP2018022935A (ja) * 2016-08-01 2018-02-08 ソニー株式会社 撮像装置、および、撮像装置の制御方法
TWI602435B (zh) * 2016-11-29 2017-10-11 財團法人工業技術研究院 影像感測器以及影像感測方法
JP2018117220A (ja) * 2017-01-17 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および、撮像装置の制御方法
JP7357297B2 (ja) * 2018-09-14 2023-10-06 パナソニックＩｐマネジメント株式会社 撮像装置および撮像方法
JP2020107932A (ja) * 2018-12-26 2020-07-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
CN110620886B (zh) * 2019-01-03 2021-11-30 神盾股份有限公司 共用运算放大器的读取电路及其图像感测器
KR20200108953A (ko) * 2019-03-11 2020-09-22 삼성전자주식회사 Rgbw 이미지 센서, 이미지 센서의 비닝 방법 및 그 방법을 수행하기 위한 기록 매체
CN113841387A (zh) * 2019-07-02 2021-12-24 索尼半导体解决方案公司 固态成像装置、其驱动方法以及电子设备
US11350045B2 (en) * 2020-03-10 2022-05-31 Samsung Electronics Co., Ltd. Image sensing apparatus and image binning method thereof
KR20220131054A (ko) * 2021-03-19 2022-09-27 에스케이하이닉스 주식회사 이미지 처리 장치 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282484A (zh) * 2007-04-03 2008-10-08 佳能株式会社 图像感测设备和图像捕获系统
WO2012011484A1 (ja) * 2010-07-22 2012-01-26 オリンパス株式会社 撮像装置
WO2012114819A1 (ja) * 2011-02-24 2012-08-30 ソニー株式会社 撮像装置、および撮像装置制御方法、並びにプログラム
CN102752558A (zh) * 2011-04-19 2012-10-24 索尼公司 固体摄像器件、摄像方法和摄像装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501350B2 (ja) 2003-03-18 2010-07-14 ソニー株式会社 固体撮像装置および撮像装置
JP2007129581A (ja) * 2005-11-04 2007-05-24 Canon Inc 撮像装置及び撮像システム
JP2008098971A (ja) * 2006-10-12 2008-04-24 Matsushita Electric Ind Co Ltd 固体撮像装置
US8237808B2 (en) * 2007-01-17 2012-08-07 Sony Corporation Solid state imaging device and imaging apparatus adjusting the spatial positions of pixels after addition by controlling the ratio of weight values during addition
US8009211B2 (en) * 2007-04-03 2011-08-30 Canon Kabushiki Kaisha Image sensing apparatus and image capturing system
JP4403435B2 (ja) * 2007-11-16 2010-01-27 ソニー株式会社 固体撮像装置、駆動制御方法、および撮像装置
JP5625298B2 (ja) * 2009-09-28 2014-11-19 ソニー株式会社 撮像装置
JP5664141B2 (ja) * 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム
GB2486428A (en) * 2010-12-14 2012-06-20 St Microelectronics Res & Dev Image sensor utilising analogue binning with ADC architecture
JP2012234393A (ja) * 2011-05-02 2012-11-29 Sony Corp 画像処理装置、および画像処理方法、並びにプログラム
JP2013143730A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像素子、撮像装置、電子機器および撮像方法
JP6069857B2 (ja) * 2012-03-15 2017-02-01 株式会社ニコン 撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282484A (zh) * 2007-04-03 2008-10-08 佳能株式会社 图像感测设备和图像捕获系统
WO2012011484A1 (ja) * 2010-07-22 2012-01-26 オリンパス株式会社 撮像装置
WO2012114819A1 (ja) * 2011-02-24 2012-08-30 ソニー株式会社 撮像装置、および撮像装置制御方法、並びにプログラム
CN102752558A (zh) * 2011-04-19 2012-10-24 索尼公司 固体摄像器件、摄像方法和摄像装置

Also Published As

Publication number Publication date
EP2940992A4 (en) 2016-06-08
US20150326806A1 (en) 2015-11-12
KR20150099716A (ko) 2015-09-01
CN104885445A (zh) 2015-09-02
JPWO2014103730A1 (ja) 2017-01-12
JP6390429B2 (ja) 2018-09-19
US9674469B2 (en) 2017-06-06
WO2014103730A1 (ja) 2014-07-03
EP2940992A1 (en) 2015-11-04

Similar Documents

Publication Publication Date Title
CN104885445B (zh) 固体摄像器件及其驱动方法和电子设备
CN103546702B (zh) 图像拾取装置的驱动方法以及图像拾取系统的驱动方法
CN206908723U (zh) 卷帘快门图像传感器像素和系统
CN103024297B (zh) 固态成像设备以及控制固态成像设备的方法
CN101753863B (zh) 固态成像器件、固态成像器件的信号处理方法和成像设备
CN103685989B (zh) 固态成像器件、控制方法和电子设备
CN103297715B (zh) 固体摄像装置及电子设备
US7847849B2 (en) Solid-state imaging device, driving method thereof, and camera
CN101594491A (zh) 固态成像装置、成像装置和固态成像装置的驱动方法
CN104202543A (zh) 数据处理方法、数据处理设备、半导体装置和电子设备
CN101227551A (zh) 固态成像器件和成像装置
CN102629994B (zh) 图像感测设备和图像捕获系统
CN108122934A (zh) 高动态范围图像传感器系统及方法
CN110049296A (zh) 图像感测装置
US11936999B2 (en) Solid-state imaging element and control method
EP1505839B1 (en) Image processing system, and image processing method, recording medium, and program
EP0148642A2 (en) Solid-state image pickup device
CN106067935A (zh) 图像拾取装置、图像拾取系统和信号处理方法
CN104349146A (zh) 固态成像装置、其驱动方法以及电子设备
JP7074128B2 (ja) 撮像素子および電子カメラ
US11064134B2 (en) High-dynamic range image sensor and image-capture method
KR100891119B1 (ko) Ｃｃｄ센서 또는 하이브리드 센서의 2차원 전하이동 방법
JP6080412B2 (ja) 撮像装置の駆動方法、および撮像システムの駆動方法。
JP2000307095A (ja) カラー固体撮像素子
JP2001008108A (ja) 画像撮像方法および装置、情報記憶媒体

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant