CN104349146A - 固态成像装置、其驱动方法以及电子设备 - Google Patents

Abstract

一种固态成像装置、其驱动方法以及电子设备。所述固态成像装置包括像素阵列单元、像素驱动单元以及信号处理单元。所述像素阵列单元包括第一像素和第二像素，所述第一像素与多个颜色分量的各颜色分量对应，所述第二像素具有亮度分量作为主要分量，所述第一像素和第二像素规则地排列在矩阵中。所述像素驱动单元被配置为驱动排列在所述像素阵列单元内的像素。所述信号处理单元被配置为通过仅使用从所述第一像素中获取的像素信息来执行预定的加权加法处理并且计算输出图像的像素值。

Description

固态成像装置、其驱动方法以及电子设备

交叉引用相关申请

本申请要求于2013年7月29日提交的日本优先权专利申请JP2013-156904的权益，其全部内容通过引用结合在本文中。

技术领域

本公开涉及一种固态成像装置、一种固态成像装置的驱动方法以及一种电子设备，更具体而言，涉及一种固态成像装置、一种固态成像装置的驱动方法以及一种电子设备，其能够执行遵守图像捕捉状态的适当的信号处理。

背景技术

长期以来，诸如CCD(电荷耦合装置)图像传感器和CMOS(互补金属氧化物半导体)图像传感器的固态成像装置已经广泛地用于数码照相机和数字摄影机中。

在那些类型的固态成像装置中，研究了一种技术，该技术尽可能采入较多的光，同时使用滤色器执行颜色分离。作为用于该技术的一种方法，除了为获得颜色信息的R(红色)像素、G(绿色)像素以及B(蓝色)像素以外，还一种具有使用W(白色)像素获得亮度信息的方法(例如，见日本专利申请公开号2009-117979)。

而且，在固态成像装置中，研究以下技术：通过薄型化来读出信号，以减少大量像素的数量，从而高速进行读出处理等。例如，日本专利申请公开号2005-210218公开了一种图像处理设备，在使用滤色器阵列的情况下，该设备通过薄型化来执行读出，在滤色器阵列中，G像素排列为交错图案，R像素和B像素排列在剩余部分中。

发明内容

日本专利申请公开号2009-117979公开了一种技术，该技术使用W像素，以获得亮度信息。然而，该技术具有一种能够仅仅根据像素阵列的顺序输出信号的配置，从而不通过薄型化来读出信号。为此，像素的读取速度缓慢，并且帧速率难以提高。

此外，在采用在日本专利申请公开号2005-210218中公开的滤色器阵列的情况下，由于图像质量的限制，所以仅可每隔一行执行借助于薄型化的信号读出，从而不执行两行或更多行中借助于薄型化的读出。由于薄型化的宽度较大，所以如果执行借助于薄型化的这种读出，那么可能云纹的出现变得突出。

由于这些原因，在使用具有亮度分量作为主要分量的像素的像素阵列的情况下，需要执行遵守图像捕捉状态的适当的信号处理。

考虑到上述情况而做出了本公开，并且在使用具有亮度分量作为主要分量的像素的像素阵列的情况下，可期望执行遵守图像捕捉状态的适当的信号处理。

根据本公开的一个实施方式，提供了一种固态成像装置，所述固态成像装置包括像素阵列单元、像素驱动单元以及信号处理单元。所述像素阵列单元包括第一像素和第二像素，所述第一像素与多个颜色分量的各颜色分量对应，所述第二像素具有亮度分量作为主要分量，所述第一像素和第二像素规则地排列在矩阵中。所述像素驱动单元被配置为驱动排列在所述像素阵列单元内的像素。所述信号处理单元被配置为通过仅使用从所述第一像素中获取的像素信息来执行预定的加权加法处理并且计算输出图像的像素值。

所述信号处理单元可被配置为在水平方向、垂直方向以及倾斜方向的至少一个中执行加权加法处理。

所述输出图像可包括拜耳阵列的图像，并且所述信号处理单元可被配置为执行加权加法处理，以获取拜耳阵列的图像的像素值。

所述像素阵列单元可包括排列为交错图案的第二像素以及排列在剩余部分中的第一像素，并且可包括浮动扩散区域，所述浮动扩散区域在包括多个像素的预定像素单元中共享，所述多个像素各自包括光电转换部件，并且所述浮动扩散区域保持要读出作为信号的由像素的每个光电转换部件累积的电荷。

所述像素阵列单元可被配置为促使所述共享的浮动扩散区域保持从像素共享中的具有相同的颜色分量的第一像素获取的电荷并且同时读出所述电荷。

所述像素阵列单元可被配置为读出从像素共享中的所有第一像素获取的电荷。

固态成像装置可进一步包括模数转换单元，所述模数转换单元被配置为对从像素共享中的第一像素获取的像素信息进行模数转换。

所述第一像素可包括与红色(R)、绿色(G)以及蓝色(B)的颜色分量中的任一个对应的像素，并且所述第二像素可包括白色(W)像素。

根据本公开的另一个实施方式，提供了一种固态成像装置的驱动方法，所述固态成像装置包括像素阵列单元、像素驱动单元以及信号处理单元。所述像素阵列单元包括第一像素和第二像素，所述第一像素与多个颜色分量的各颜色分量对应，所述第二像素具有亮度分量作为主要分量，所述第一像素和第二像素规则地排列在矩阵中。所述像素驱动单元被配置为驱动排列在所述像素阵列单元内的像素。所述信号处理单元被配置为通过仅使用从所述第一像素中获取的像素信息来执行预定的加权加法处理并且计算输出图像的像素值。所述驱动方法包括：通过所述像素驱动单元驱动像素，以在包括多个像素的预定的像素单元中共享浮动的扩散区域，所述多个像素各自包括光电转换部件，所述浮动扩散区域保持要读出的由像素的每个光电转换部件累积的电荷。

根据本公开的另一个实施方式，提供了一种包括固态成像装置的电子设备，所述固态成像装置包括像素阵列单元、像素驱动单元以及信号处理单元。所述像素阵列单元包括第一像素和第二像素，所述第一像素与多个颜色分量的各颜色分量对应，所述第二像素具有亮度分量作为主要分量，所述第一像素和第二像素规则地排列在矩阵中。所述像素驱动单元被配置为驱动排列在所述像素阵列单元内的像素。所述信号处理单元被配置为通过仅使用从所述第一像素中获取的像素信息来执行预定的加权加法处理并且计算输出图像的像素值。

在根据本公开的实施方式的固态成像装置、固态成像装置的驱动方法以及电子设备中，驱动排列在像素阵列单元中的像素，像素阵列单元包括第一像素和第二像素，第一像素与多个颜色分量的各颜色分量对应，第二像素具有亮度分量作为主要分量，所述第一像素和第二像素规则地排列在矩阵中，通过仅使用从所述第一像素中获取的像素信息来执行预定的加权加法处理并且计算输出图像的像素值。

根据本公开的实施方式，能够执行与图像捕捉状态对应的适当的信号处理。

根据在附图中说明的其最佳实施方式的以下详细描述，本公开的这些和其他目标、特征以及优点将变得更加显而易见。

附图说明

图1为应用本公开的一个实施方式的CMOS(互补金属氧化物半导体)图像传感器的示图；

图2为用于描述第一实施方式中的像素的读出驱动的示图；

图3为用于描述第一实施方式中的加权加法处理的示图；

图4为用于描述第二实施方式中的像素的读出驱动的示图；

图5为用于描述第二实施方式中的加权加法处理的示图；

图6为用于描述第三实施方式中的像素的读出驱动的示图；

图7为用于描述第三实施方式中的加权加法处理的示图；

图8为用于描述第四实施方式中的加权加法处理的示图；

图9为用于描述第五实施方式中的加权加法处理的示图；

图10为用于描述第六实施方式中的加权加法处理的示图；

图11为用于描述成像处理的流程图；以及

图12为应用本公开的一个实施方式的电子设备的示图。

具体实施方式

在后文中，将参照附图描述本公开的实施方式。

<第一实施方式>

(固态成像装置的配置实例)

图1为应用本公开的一个实施方式的CMOS(互补金属氧化物半导体)图像传感器的示图。

图1的CMOS图像传感器100是固态成像装置的一个实例。如图1中所示，CMOS图像传感器100包括光学透镜101、像素阵列单元102、像素驱动单元103、AD(模数)转换单元104以及信号处理电路单元105。

在像素阵列单元102中，包括光电二极管(PD)的单元像素(在某些情况下，在后文中也称为“像素”)二维地排列在矩阵中。在像素阵列单元102中，将具有亮度分量作为主要分量的W像素排列为交错图案，并且将与多个颜色分量的各颜色分量对应的R像素、G像素以及B像素排列在剩余的部分中。在图1的阵列实例中，所排列的G像素的数量大于所排列的R或B像素的数量。

此外，在每个单元像素中，光电二极管生成电荷，电荷量与由光学透镜101收集的光量对应，并且在光电二极管内累积电荷。将由光电二极管(PD)累积的电荷转移至浮动扩散(FD)区域，在后文中称为FD。读出在FD中保持的电荷，作为像素信号。

此外，在像素阵列单元102中，对于排列在矩阵中的像素阵列，沿着像素行的像素阵列方向，为每行形成像素驱动线，并且沿着像素列的像素阵列方向，为每列形成垂直信号线。像素驱动线的端连接至遵守像素驱动单元103的各行的输出端。此外，垂直信号线的端连接至遵守AD转换单元104的各列的输出端。

像素驱动单元103以预定的方法对排列在像素阵列单元102中的像素执行读出驱动。经由垂直信号线，将从由像素驱动单元103驱动的像素行的单元像素中输出的像素信号提供给AD转换单元104。

AD转换单元104对模拟像素信号执行模数转换，经由垂直信号线将这些模拟像素信号输入数字像素信号内并且将这样获得的数字像素信号提供至信号处理电路单元105。

信号处理电路单元105对从AD转换单元104中提供的数字像素信号执行预定的信号处理，从而在后续阶段，计算输出图像的像素值并且将像素值输出给电路等。在该信号处理中，例如，执行在水平方向、垂直方向以及倾斜方向的至少一个中的加权加法处理。

如上所述配置CMOS图像传感器100。

(像素的读出驱动的实例)

图2为用于描述第一实施方式中的像素的读出驱动的示图。

在图2中，在图1的像素阵列单元102中排列在矩阵中的多个像素中，按照时间顺序提取和排列与四列对应的部分像素，将在图2中从左到右的方向设为时间方向。此外，在像素阵列单元102中，以由在水平方向的两个像素乘以在垂直方向的四个像素构成的八个像素(2×4个像素)为单位，对像素执行像素共享。在像素共享中的这八个像素(四个W像素、两个G像素、一个R像素以及一个B像素)的光电二极管(PD)共享一个FD。

换言之，在图2的A部分中显示了在假设像素共享中的共用像素为一个单位的情况下，在第一和第二行中0.5秒之后的像素的状态以及1秒之后的像素的状态，并且显示了从每个像素共享中的像素读出具有影线的像素。

应注意的是，在以下方向，在像素阵列单元102中，共用像素的区块称为像素共享(i,j)。在这种情况下，i(i是1或更大的整数)表示以共用像素为单位的行，并且j(j是1或更大的整数)表示以共用像素为单位的列。

此外，在图2的A部分中显示了图1的AD转换单元104。在此处，两个ADC(模数转换器)(即，北ADC和南ADC)在图2的A部分设置在上侧和下侧。此外，每个像素共享经由在垂直方向排列的的垂直信号线连接至北ADC或南ADC。在图2的A部分的实例中，在奇数行上的像素共享连接至北ADC，而在偶数行上的像素共享连接至南ADC。此外，每个像素共享经由在水平方向排列的像素驱动线连接至图1的像素驱动单元103。

如在图2的A部分中所示，在0.5秒内执行的第一AD转换中，由连接至北ADC的垂直信号线读出在像素共享(1,1)中的B像素以及在像素共享(1,2)中的R像素。此外，由连接至南ADC的垂直信号线读出在像素共享(2,1)中的B像素以及在像素共享(2,2)中的R像素。此外，在北ADC和南ADC中，对从各B像素和R像素中读出的模拟像素信号进行AD转换。

在第一AD转换的终止之后，在下一个0.5秒中执行的第二AD转换中，由连接至北ADC的垂直信号线读出在像素共享(1,1)中的两个G像素以及在像素共享(1,2)中的两个G像素。此外，由连接至南ADC的垂直信号线读出在像素共享(2,1)中的两个G像素以及在像素共享(2,2)中的两个G像素。此外，在北ADC和南ADC中，对从各G像素中读出的模拟像素信号进行AD转换。

应注意的是，在每个像素共享中的共用像素使用一个共享的FD，因此，在第二AD转换中，经由垂直信号线，将在像素共享中由两个G像素的光电二极管(PD)累积的电荷同时转移至一个FD并且作为像素信号同时读出该电荷。

在以上描述中，在第一行和第二行中的像素共享之中，已经作为一个实例，描述了在第一列和第二列中的像素共享的像素的读出，但是还通过相同的方式执行在第三列和后续列中的像素共享的像素的读出。此外，在以上描述中，已经作为一个实例，描述了在第一行和第二行中的像素共享的像素的读出，但是如在图2的B部分中所示，还通过相同的方式执行在第三行和后续行中的像素共享的像素的读出。

通过这种方式，在像素阵列单元102中，采用一种像素阵列，其中，W像素被排列为交错图案，并且R像素、G像素以及B像素排列在剩余的部分中。在这种像素阵列中，未读出具有亮度分量作为主要分量的W像素，并且仅仅读出与多个颜色分量的各颜色分量对应的R像素、G像素以及B像素。从具有各颜色分量的像素中获得的模拟像素信号执行AD转换，并且将模拟像素信号作为数字信号提供给信号处理电路单元105。

此外，提供北ADC和南ADC，以用作AD转换单元104，并且在像素共享中的共用像素经由垂直信号线连接至北ADC和南ADC中任一个。这允许读出与一条线路对应的像素的速度翻倍。结果，可高速读出在像素阵列单元102中排列在矩阵中的多个像素。

(加权加法处理的实例)

图3为用于描述第一实施方式中的加权加法处理的示图。

在第一实施方式中，图1的信号处理电路单元105包括水平加权加法电路单元201和垂直加权加法电路单元202。

水平加权加法电路单元201为从AD转换单元104中提供的数字像素信号在水平方向执行加权加法处理(S11)。

如图3中所示，水平加权加法电路单元201显示了在水平方向的加权加法处理的处理内容，并且8×8像素的方形与具有由AD转换获得的各颜色分量的像素的像素信号对应。

应注意的是，在图3的步骤S11中的像素阵列中，为了容易理解本描述，仅仅在第三和第七行中显示了具有各颜色分量的像素，以便遵守具有在图2中所示的八个像素的像素共享。实际上，在每行中排列具有各颜色分量的像素。另外，在以下描述中，排列在矩阵中的像素各自称为像素(m,n)。在这种情况下，m(m是整数)表示行，n(n是整数)表示列。

例如，在第三行中，按照顺序设置各颜色分量B、G、R、G、…的像素。B像素(3,1)的像素信号与从像素共享(1,1)的B像素中读出的并且由图2的第一AD转换进行AD转换的像素信号对应。此外，G像素(3,2)的像素信号与从像素共享(1,1)的两个G像素同时读出的并且由图2的第二AD转换进行AD转换的像素信号对应。

同样，R像素(3,3)的像素信号与从像素共享(1,2)的R像素中读出的并且由图2的第一AD转换进行AD转换的像素信号对应。此外，G像素(3,4)的像素信号与同时从像素共享(1,2)的两个G像素中读出的并且由图2的第二AD转换进行AD转换的像素信号对应。

虽然为了避免重复，不进行描述，但是在位于第三行的B像素(3,5)之后的各列像素中发现相同的关系。此外，在第七行中具有各颜色分量B、G、R、G、…的像素中也发现相同的关系。

在此处，水平加权加法电路单元201分别对相同行的R像素以及B像素执行加权加法，以便在水平方向获得比率1:3。

具体而言，例如，在水平方向以比率1:3对B像素(3,1)和B像素(3,5)执行加权加法时，在G像素(3,4)的位置，重叠执行加权加法的B像素。此外，例如，在水平方向以比率1:3对R像素(3,3)和R像素(3,7)执行加权加法时，在G像素(3,6)的位置，重叠执行加权加法的R像素。

同样，对于具有在第七行的各颜色分量B、G、R、G、…的像素，在水平方向以比率1:3分别对R像素和B像素执行加权加法。

通过这种方式，当分别对相同行的R像素以及B像素执行加权加法，以便在水平方向获得比率1:3时，在G像素的位置，重叠被归入加权加法的R像素或B像素。应注意的是，在G像素的位置，重叠R像素或B像素，但是对G像素本身未执行在水平方向的加权加法。

对要处理的像素重复如上所述在水平方向的加权加法处理，并且终止在水平方向的加权加法处理(S11)。

垂直加权加法电路单元202在垂直方向执行加权加法处理，使得水平加权加法电路单元201(S12的像素阵列)的输出变成拜耳阵列的像素阵列(S12到S14)。

如图3所示，垂直加权加法电路单元202在垂直方向显示加权加法处理的处理内容。在S12的像素阵列中，由于在水平方向的上述加权加法处理(S11)，所以在第三行和第七行的偶数列中，在G像素的位置重叠R像素或B像素(在图3中的“R/G”或“B/G”)。

例如，在垂直方向以比率1:1均等地添加R/G像素(3,2)的G像素和R/G像素(7,2)的G像素(S12)，由此获得G像素(5,2)(S13)。此外，在R/G像素(3,2)和R/G像素(7,2)的位置，当获取当前位置信息并且不变化地使用在G像素上重叠的R像素时，不经在垂直方向执行加权加法(S13)获得R像素。

此外，在垂直方向以比率1:1均等地添加B/G像素(3,4)和B/G像素(7,4)(S12)，由此获得B像素(5,4)(S13)。此外，在B/G像素(3,4)和B/G像素(7,4)的位置，当获取当前位置信息并且不变化地使用G像素(在该G像素上重叠B像素)时，不经垂直方向执行加权加法(S13)获得G像素。

通过这种方式，当通过使用G像素在垂直方向以比率1:1均等地添加在相同列中的R/G像素时，在中间位置获得G像素。此外，在R/G像素的位置不变化地使用R像素时，获得R像素。另一方面，在通过使用B像素在垂直方向以比率1:1均等地添加在相同列中的B/G像素时，在中间位置获得B像素。此外，当B/G像素的位置不变化地使用G像素时，获得G像素。

重复如上所述的加权加法处理，由此，水平加权加法电路单元201(S12的像素阵列)的输出变成拜耳阵列的像素阵列(S12、S13)。

换言之，在图3的信号处理电路单元105中，在水平加权加法电路单元201在水平方向执行加权加法处理(S11)之后，垂直加权加法电路单元202在垂直方向执行加权加法处理(S12、S13)，使得输入像素排列在拜耳阵列中。随后，在信号处理电路单元105中，获得排列在拜耳阵列中的像素(S14)，并且在随后的阶段，将其像素值输出给电路等。

在上文中，已经描述了第一实施方式。在第一实施方式中，未使用具有亮度分量作为主要分量的W像素，而是仅使用与多个颜色分量的各颜色分量对应的R像素、G像素以及B像素，在水平方向和垂直方向执行加权加法处理，并且输出排列在拜耳阵列中的像素的像素值。结果，从输出像素值中获得的捕捉图像可实现图像质量，其中，抑制假彩色。

此外，如在图2的像素的读出驱动上所述，在垂直方向在四个像素之中，仅仅读出一个像素。这可减少在垂直方向读取的像素数量，从而允许高速读出。此外，由于设置了北ADC和南ADC以用作AD转换单元104，所以可提高读出与一个线路对应的像素的速度。这可提高帧速率。此外，这可消除视角的损失，实现高帧速率，并且还可抑制由像素读出的薄型化间隔引起的云纹的产生。

<第二实施方式>

(固态成像装置的配置实例)

接下来，描述第二实施方式。在第二实施方式中，固态成像装置的配置与在图1中所示的CMOS图像传感器100的配置相同，因此，不对其进行描述。

(像素的读出驱动的实例)

图4为用于描述第二实施方式中的像素的读出驱动的示图。

在图4中，与在图2中一样，在图1的像素阵列单元102中，以排列在矩阵中的八个像素(4×2个像素)为单位，对像素执行像素共享。此外，设置北ADC和南ADC，以用作图1的AD转换单元104，与在图2中一样。

在图4的读出驱动中，在第一AD转换中读出在各像素共享中的B像素和R像素，并且在第二AD转换中读出在各像素共享中的G像素。这与图2的像素的读出驱动相同。另一方面，图4的像素的读出驱动与图2的像素的读出驱动的不同之处在于：在第二AD转换中仅仅读出一个G像素，尽管在图2的像素的读出驱动中，在第二AD转换中同时读出两个G像素。

(加权加法处理的实例)

图5为用于描述第二实施方式中的加权加法处理的示图。

在第二实施方式中，图1的信号处理电路单元105包括水平加权加法电路单元211和垂直加权加法电路单元212。

水平加权加法电路单元211为从AD转换单元104中提供的数字像素信号在水平方向执行加权加法处理(S21)。

如图5中所示，水平加权加法电路单元211显示了在水平方向的加权加法处理的处理内容。

例如，在第三行中，每隔一列重复交替地排列B像素和R像素。B像素(3,1)的像素信号与从像素共享(1,1)的B像素中读出的并且由图4的第一AD转换进行AD转换的像素信号对应。此外，R像素(3,3)的像素信号与从像素共享(1,2)的R像素中读出的并且由图4的第一AD转换进行AD转换的像素信号对应。

此外，例如，在第四行中，每隔一列重复排列G像素。G像素(4,2)的像素信号与从像素共享(1,1)的一个G像素中读出的并且由图4的第二AD转换进行AD转换的像素信号对应。此外，G像素(4,4)的像素信号与从像素共享(1,2)的一个G像素中读出的并且由图4的第二AD转换进行AD转换的像素信号对应。

虽然为了避免重复，不进行描述，但是在其他像素中发现相同的关系。

在此处，水平加权加法电路单元211分别对相同行的R像素和B像素执行加权加法，以便在水平方向获得比率1:3。

具体而言，例如，在水平方向以比率1:3对B像素(3,1)和B像素(3,5)执行加权加法时，获得B像素(3,4)。此外，例如，在水平方向以比率1:3对R像素(3,3)和R像素(3,7)执行加权加法时，获得R像素(3,6)。

通过这种方式，当分别对相同行的R像素以及B像素执行加权加法，以便在水平方向获得比率1:3时，获得R像素和B像素。应注意的是，对G像素未执行在水平方向的加权加法。获取G像素的当前位置信息，然后，在垂直加权加法电路单元212中不变化地使用G像素。

对要处理的像素重复如上所述在水平方向的加权加法处理，并且终止在水平方向的加权加法处理(S21)。

垂直加权加法电路单元212在垂直方向执行加权加法处理，使得水平加权加法电路单元211(S22的像素阵列)的输出变成拜耳阵列的像素阵列(S22到S24)。

如图5所示，垂直加权加法电路单元212在垂直方向显示加权加法处理的处理内容。在S22的像素阵列中，由于在水平方向的加权加法处理(S21)，所以在第三行和第七行中，每隔一列交替地排列R像素和B像素，并且R像素和B像素排列在与G像素相同的列上。

例如，在垂直方向以比率3:1对R像素(3,2)和R像素(7,2)执行加权加法(S22)，由此，获得R像素(4,2)(S23)。此外，在垂直方向以比率1:3对B像素(3,4)和B像素(7,4)执行加权加法(S22)，因此，获得B像素(6,4)(S23)。

此外，由于在第四和第八行中每隔一列排列G像素，所以在垂直方向以比率1:1均等地添加G像素(4,2)和G像素(8,2)(S22)，由此，获得G像素(6,2)(S23)。此外，在G像素(4,4)和G像素(8,4)的位置，不变化地使用G像素时，不经在垂直方向执行加权加法获得G像素(S23)。

通过这种方式，当在相同列中的R像素被归入以比率3:1的垂直方向的加权加法并且在相同列中的B像素被归入以比率1:3的垂直方向的加权加法时，获得R像素和B像素。此外，在排列像素的列之中，在垂直方向以比率1:1均等地添加在奇数列中的G像素，并且在获取其当前位置信息之后，不变化地使用在偶数列中的G像素。

重复如上所述的加权加法处理，由此，水平加权加法电路单元211(S22的像素阵列)的输出变成拜耳阵列的像素阵列(S22、S23)。

换言之，在图5的信号处理电路单元105中，在水平加权加法电路单元211在水平方向执行加权加法处理(S21)之后，垂直加权加法电路单元212在垂直方向执行加权加法处理(S22、S23)，使得输入像素排列在拜耳阵列中。随后，在信号处理电路单元105中，获得排列在拜耳阵列中的像素(S24)，并且在随后的阶段，将其像素值输出给电路等。

在上文中，已经描述了第二实施方式。在第二实施方式中，未使用具有亮度分量作为主要分量的W像素，而是仅使用与多个颜色分量的各颜色分量对应的R像素、G像素以及B像素，在水平方向和垂直方向执行加权加法处理，并且输出排列在拜耳阵列中的像素的像素值。结果，从输出像素值中获得的捕捉图像可实现图像质量，其中，抑制假彩色。

此外，在图4的像素的读出驱动中，与同时读出两个G像素的图2的像素的读出驱动不同，由第二AD转换仅仅读出一个G像素。这允许以比图2的像素的读出驱动更高的速度执行读出。此外，设置北ADC和南ADC，以用作AD转换单元104，由此，可提高读出与一个线路对应的像素的速度。结果，可实现提高帧速率和读出速度，并且可保持高性能。

<第三实施方式>

(固态成像装置的配置实例)

接下来，描述第三实施方式。在第三实施方式中，固态成像装置的配置与在图1中所示的CMOS图像传感器100的配置相同，因此不对其进行描述。

(像素的读出驱动的实例)

图6为用于描述第三实施方式中的像素的读出驱动的示图。

在图6中，与在图2中一样，在图1的像素阵列单元102中，以排列在矩阵中的八个像素(4×2像素)为单位，对像素执行像素共享。此外，设置北ADC和南ADC，以用作图1的AD转换单元104，与在图2中一样。

在图6的读出驱动中，在第一AD转换中读出在各像素共享中的B像素和R像素，并且在第二AD转换中读出在各像素共享中的G像素。这与图2和图4的像素的读出驱动相同。另一方面，图6的像素的读出驱动与图2和图4的像素的读出驱动的不同之处在于，还读出在图2和图4的像素的读出驱动中未读出的R像素、G像素以及B像素。

通过这种方式，在图6的像素的读出驱动中，读出与多个颜色分量的各颜色分量对应的R像素、G像素以及B像素，换言之，读出除了具有亮度分量作为主要分量的W像素以外的所有像素。

(加权加法处理的实例)

图7为用于描述第三实施方式中的加权加法处理的示图。

在第三实施方式中，图1的信号处理电路单元105包括加权加法电路单元221和拜耳输出电路单元222。

加权加法电路单元221为从AD转换单元104中提供的数字像素信号执行加权加法处理(S31)。

如图7中所示，加权加法电路单元221显示了加权加法处理的处理内容。

例如，在第一行中，每隔一列重复交替地排列R像素和B像素。R像素(1,1)的像素信号与从像素共享(1,1)的R像素中读出的并且由图6的第一AD转换进行AD转换的像素信号对应。此外，B像素(1,3)的像素信号与从像素共享(1,2)的B像素中读出的并且由图6的第一AD转换进行AD转换的像素信号对应。

此外，例如，在第二行中，每隔一列重复排列G像素。G像素(2,2)的像素信号与从像素共享(1,1)的一个G像素中读出的并且由图6的第二AD转换进行AD转换的像素信号对应。此外，G像素(2,4)的像素信号与从像素共享(1,2)的一个G像素中读出的并且由图6的第二AD转换进行AD转换的像素信号对应。

此外，例如，在第三行中，每隔一列重复交替地排列B像素和R像素。B像素(3,1)的像素信号与从像素共享(1,1)的B像素中读出的并且由图6的第一AD转换进行AD转换的像素信号对应。此外，R像素(3,3)的像素信号与从像素共享(1,2)的R像素中读出的并且由图6的第一AD转换进行AD转换的像素信号对应。

此外，例如，在第四行中，每隔一列重复排列G像素。G像素(4,2)的像素信号与从像素共享(1,1)的一个G像素中读出的并且由图6的第二AD转换进行AD转换的像素信号对应。此外，G像素(4,4)的像素信号与从像素共享(1,2)的一个G像素中读出的并且由图6的第二AD转换进行AD转换的像素信号对应。

虽然为了避免重复，不进行描述，但是在其他像素中发现相同的关系。

在此处，加权加法电路单元221在倾斜方向以比率1:1在第一和第三行中均等地添加R像素(S31)。具体而言，例如，当在倾斜方向以比率1:1均等地添加R像素(1,1)和R像素(3,3)时，获得R像素(2,2)。此外，例如，在倾斜方向以比率1:1均等地添加R像素(1,5)和R像素(3,7)时，获得R像素(2,6)。

此外，加权加法电路单元221在倾斜方向以比率1:1在第三和第五行中均等地添加B像素(S31)。具体而言，例如，当在倾斜方向以比率1:1均等地添加B像素(3,5)和B像素(5,3)时，获得B像素(4,4)。此外，例如，在倾斜方向以比率1:1均等地添加B像素(3,9)和B像素(5,7)时，获得B像素(4,8)。

此外，加权加法电路单元221对所关注的G像素以及位于所关注的G像素周围的四个G像素执行加权加法，以获得比率4:1:1:1:1(S31)。

具体而言，例如，在以G像素(2,4)为中心的横向上执行加权加法的情况下，当将排列在G像素(2,4)周围的G像素(2,4)和G像素(2,2)、G像素(2,6)、G像素(0,4)以及G像素(4,4)以比率4:1:1:1:1归入加权加法时，获得G像素(2,4)。同样，还对G像素(4,2)执行在横向上的加权加法，并且获得G像素(4,2)。

对要处理的像素重复如上所述的加权加法处理，并且输入像素(S31的像素阵列)排列在拜耳阵列的像素阵列中，从而终止加权加法处理(S31)。

如图7所示，拜耳输出电路单元222显示拜耳输出的处理内容。在S32的像素阵列中，由于上述加权加法处理(S31)，所以在第二行和第六行中，每隔一列重复地交替排列R像素和G像素，并且在第四行和第八行中，每隔一列重复地交替排列G像素和B像素。该像素阵列是拜耳阵列，由此，拜耳输出电路单元222在随后的阶段将那些像素的像素值输出给电路等(S33)。

换言之，在图7的信号处理电路单元105中，在加权加法电路单元221在倾斜方向和横向上执行加权加法处理(S31)，使得输入像素排列在拜耳阵列中之后，拜耳输出电路单元222在随后的阶段将排列在拜耳阵列中的像素的像素值输出给电路等(S32、S33)。

在上文中，已经描述了第三实施方式。在第三实施方式中，未使用具有亮度分量作为主要分量的W像素，而是仅使用与多个颜色分量的各颜色分量对应的R像素、G像素以及B像素，执行在倾斜方向和横向上的加权加法处理，并且输出排列在拜耳阵列中的像素的像素值。结果，从输出像素值中获得的捕捉图像可实现图像质量，其中，抑制假彩色。

此外，在图6的像素的读出驱动中，还读出在图2和图4的像素的读出驱动中未读出的R像素、G像素以及B像素，并且读出与多个颜色分量的各颜色分量对应的像素，换言之，读出除了具有亮度分量作为主要分量的W像素以外的所有像素。结果，获取更多的颜色信息，由此，从输出的像素值中获得的捕捉图像可进一步提高图像质量。

<第四实施方式>

(固态成像装置的配置实例)

接下来将描述第四实施方式。在第四实施方式中，固态成像装置的配置与在图1中所示的CMOS图像传感器100的配置相同，由此，不对其进行描述。

(像素的读出驱动的实例)

在第四实施方式中，像素的读出驱动与图6的像素的读出驱动相同，因此，不对其进行描述。

(加权加法处理的实例)

图8为用于描述第四实施方式中的加权加法处理的示图。

在第四实施方式中，图1的信号处理电路单元105包括加权加法电路单元231和拜耳输出电路单元232。

如图8中所示，加权加法电路单元231显示了加权加法处理的处理内容。然而，由于在第四实施方式中执行图6的像素的读出驱动，所以输入加权加法电路单元231中的像素阵列与输入图7的加权加法电路单元221中的像素阵列对应。

在此处，加权加法电路单元231在倾斜方向以比率1:1在第一和第三行中均等地添加R像素(S41)。具体而言，例如，当在倾斜方向以比率1:1均等地添加R像素(1,1)和R像素(3,3)时，获得R像素(2,2)。此外，例如，在倾斜方向以比率1:1均等地添加R像素(1,5)和R像素(3,7)时，获得R像素(2,6)。

此外，加权加法电路单元231在倾斜方向以比率1:1在第三和第五行中均等地添加B像素(S41)。具体而言，例如，在倾斜方向以比率1:1均等地添加B像素(3,5)和B像素(5,3)时，获得B像素(4,4)。此外，例如，在倾斜方向以比率1:1均等地添加B像素(3,9)和B像素(5,7)时，获得B像素(4,8)。

此外，在加权加法电路单元231中，例如，当不变化地使用G像素(2,4)和G像素(4,2)时，不经执行加权加法获得G像素(2,4)和G像素(4,2)。

换言之，加权加法电路单元231与图7的加权加法电路单元221的不同之处在于，虽然通过相同的方式为R像素和B像素执行加权加法，但是，照原样使用G像素而不执行加权加法。

对要处理的像素重复如上所述的加权加法处理，并且输入像素(S41的像素阵列)排列在拜耳阵列的像素阵列中，从而终止加权加法处理(S41)。

与图7的拜耳输出电路单元222一样，拜耳输出电路单元232在随后的阶段将排列在拜耳阵列中的像素的像素值输出给电路等(S42、S43)。

换言之，在图8的信号处理电路单元105中，在加权加法电路单元231在倾斜方向执行加权加法处理(S41)，使得输入像素排列在拜耳阵列中之后，拜耳输出电路单元232在随后的阶段将排列在拜耳阵列中的像素的像素值输出给电路等(S42、S43)。

在上文中，已经描述了第四实施方式。在第四实施方式中，未使用具有亮度分量作为主要分量的W像素，而是仅使用与多个颜色分量的各颜色分量对应的R像素、G像素以及B像素，执行在倾斜方向的加权加法处理，并且输出排列在拜耳阵列中的像素的像素值。结果，从输出像素值中获得的捕捉图像可实现图像质量，其中，抑制假彩色。

此外，在图6的像素的读出驱动中，还读出在图2和图4的像素的读出驱动中未读出的R像素、G像素以及B像素，并且读出与多个颜色分量的各颜色分量对应的像素，换言之，读出除了具有亮度分量作为主要分量的W像素以外的所有像素。结果，获取更多的颜色信息，从而从输出的像素值中获得的捕捉图像可进一步提高图像质量。

此外，图8的加权加法处理与图7的加权加法处理的不同之处在于，未执行G像素的加权加法处理。这可使分辨率提高。

<第五实施方式>

(固态成像装置的配置实例)

接下来，描述第五实施方式。在第五实施方式中，固态成像装置的配置与在图1中所示的CMOS图像传感器100的配置相同，因此，不对其进行描述。

(像素的读出驱动的实例)

在第五实施方式中，像素的读出驱动与图2的像素的读出驱动相同，因此，不对其进行描述。

(加权加法处理的实例)

图9为用于描述第五实施方式中的加权加法处理的示图。

在第五实施方式中，图1的信号处理电路单元105包括水平加权加法电路单元241和拜耳输出电路单元242。

如图9中所示，水平加权加法电路单元241显示了在水平方向的加权加法处理的处理内容。然而，由于在第四实施方式中执行图2的像素的读出驱动，所以输入水平加权加法电路单元241中的像素阵列与输入图3的水平加权加法电路单元201中的像素阵列对应。

在此处，水平加权加法电路单元241在水平方向均等地添加相邻的G像素，以获得拜耳阵列的像素阵列，同时不变化地使用R像素和B像素(S51)。

具体而言，例如，不变化地使用R像素(3,3)，从而不经执行加权加法获得R像素(3,3)。此外，当在水平方向以比率1:1均等地添加G像素(3,6)和G像素(3,8)时，获得G像素(3,7)。

此外，在水平方向以比率1:1均等地添加G像素(7,2)和G像素(7,4)时，获得G像素(7,3)。此外，不变化地使用B像素(7,5)，从而不经执行加权加法获得B像素(7,5)。

对要处理的像素重复如上所述的加权加法处理等，并且输入像素(S51的像素阵列)排列在拜耳阵列的像素阵列中，从而终止在水平方向的加权加法处理(S51)。

与图7的拜耳输出电路单元222等一样，拜耳输出电路单元242在随后的阶段将排列在拜耳阵列中的像素的像素值输出给电路等(S52、S53)。

换言之，在图9的信号处理电路单元105中，在水平加权加法电路单元241在水平方向执行加权加法处理(S51)，使得输入像素排列在拜耳阵列中之后，拜耳输出电路单元242在随后的阶段将排列在拜耳阵列中的像素的像素值输出给电路等(S52、S53)。

在上文中，已经描述了第五实施方式。在第五实施方式中，未使用具有亮度分量作为主要分量的W像素，而是仅使用与多个颜色分量的各颜色分量对应的R像素、G像素以及B像素，执行在水平方向的加权加法处理，并且输出排列在拜耳阵列中的像素的像素值。结果，从输出像素值中获得的捕捉图像可实现图像质量，其中，抑制假彩色。

此外，在图9的加权加法处理中，未执行R像素和B像素的加权加法处理，这可使分辨率提高。另外，在图9的加权加法处理中，对于G像素，在水平方向均等地添加相邻的G像素，并且对于R像素和B像素，执行仅仅获取像素信息的处理。这减少了计算量，结果是可降低功耗。

<第六实施方式>

最后，描述第六实施方式。在第六实施方式中，固态成像装置的配置与在图1中所示的CMOS图像传感器100的配置相同，因此，不对其进行描述。

(像素的读出驱动的实例)

在第六实施方式中，像素的读出驱动与2的像素的读出驱动相同，因此，不对其进行描述。

(加权加法处理的实例)

图10为用于描述第六实施方式中的加权加法处理的示图。

在第六实施方式中，图1的信号处理电路单元105包括水平加权加法电路单元251和加权加法电路单元252。

如图10中所示，水平加权加法电路单元251显示了在水平方向的加权加法处理的处理内容。然而，由于在第六实施方式中执行图2的像素的读出驱动，所以输入水平加权加法电路单元251中的像素阵列与输入图3的水平加权加法电路单元201中的像素阵列对应。

在此处，水平加权加法电路单元251在水平方向均等地添加相邻的G像素，同时不变化地使用R像素和B像素(S61)。

具体而言，不变化地使用B像素(3,1)、R像素(3,3)、B像素(3,5)以及R像素(3,7)，从而不经执行加权加法获得B像素(3,1)、R像素(3,3)、B像素(3,5)以及R像素(3,7)。

此外，在水平方向以比率1:1均等地添加G像素(3,2)和G像素(3,4)时，在R像素(3,3)的位置重叠被归入加权加法的G像素。同样，在水平方向以比率1:1均等地添加G像素(3,6)和G像素(3,8)时，在R像素(3,7)的位置重叠被归入加权加法的G像素。

此外，同样，对于在第七行的各颜色分量B、G、R、G、…的像素，在水平方向均等地添加相邻的G像素，同时照原样使用R像素和B像素，而不经对R像素和B像素执行加权加法。由此，获得R像素和B像素并且在R像素上重叠G像素。

对要处理的像素重复如上所述的加权加法处理等，并且输入像素(S61的像素阵列)排列在S62的像素阵列中，从而终止在水平方向的加权加法处理(S61)。

加权加法电路单元252执行加权加法处理，使得来自水平加权加法电路单元251的输出(S62的像素阵列)获得拜耳阵列的像素阵列(S62到S64)。

如图10中所示，加权加法电路单元252显示了加权加法处理的处理内容。

加权加法电路单元252对所关注的G像素以及位于所关注的G像素周围的四个G像素执行加权加法，以获得比率4:1:1:1:1(S62)。

具体而言，例如，在执行以R/G像素(7,3)为中心的横向上的加权加法的情况下，当排列在R/G像素(7,3)周围的R/G像素(7,3)和R/G像素(7,-1)、R/G像素(7,7)、R/G像素(3,3)以及R/G像素(11,3)被以比率4:1:1:1:1归入加权加法时，获得G像素(7,3)。在这种情况下，仅使用R/G像素的G像素元件。

同样，对于R/G像素(3,7)、R像素(3,3)以及B像素(7,5)，也执行在以那些像素中的每个为中心的横向上的加权加法，从而获得G像素(3,7)、R像素(3,3)以及B像素(7,5)。

对要处理的像素重复如上所述的加权加法处理，并且来自水平加权加法电路单元251的输出(S62的像素阵列)变成拜耳阵列的像素阵列(S62、S63)，从而终止加权加法处理。

与图7的拜耳输出电路单元222一样，加权加法电路单元252在随后的阶段将排列在拜耳阵列中的像素的像素值输出给电路等(S64)。

换言之，在图10的信号处理电路单元105中，在水平加权加法电路单元251在水平方向执行加权加法处理(S61)之后，加权加法电路单元252在横向上执行加权加法处理(S62)，使得输入像素排列在拜耳阵列中。然后，加权加法电路单元252在随后的阶段将排列在拜耳阵列中的像素的像素值输出给电路等(S63、S64)。

在上文中，已经描述了第六实施方式。在第六实施方式中，未使用具有亮度分量作为主要分量的W像素，而是仅使用与多个颜色分量的各颜色分量对应的R像素、G像素以及B像素，执行在水平方向和横向上的加权加法处理，并且输出排列在拜耳阵列中的像素的像素值。结果，从输出像素值中获得的捕捉图像可实现图像质量，其中，抑制假彩色。

此外，在图10的加权加法处理中，相邻的R、G以及B像素被归入在横向上的加权加法处理，从而减少假彩色。

<成像处理>

接下来将参照图11的流程图，描述由CMOS图像传感器100执行的成像处理。

在步骤S101中，像素驱动单元103通过预定的方法对排列在像素阵列单元102中的像素执行读出驱动。作为像素的读出驱动方法，使用图2、4以及6的像素的任一个读出驱动。

应注意的是，在上述像素的读出驱动中，已经描述了仅仅读出在像素共享中的R像素、G像素以及B像素的实例，但是在从W像素中获得亮度信息的情况下，读出W像素。例如，根据模式，切换是否读出W像素。

在步骤S102中，AD转换单元104对模拟像素信号进行AD转换，经由垂直信号线从排列在像素阵列单元102中的像素中输入这些模拟像素信号。在此处，如图2等中所示，为每个像素共享，通过连接的北ADC或南ADC执行AD转换。

在步骤S103中，信号处理电路单元105使用来自AD转换单元104的数字像素信号执行预定的加权加法处理。

然而，在加权加法处理中，未使用具有亮度分量作为主要分量的W像素，而是仅使用与多个颜色分量的各颜色分量对应的R像素、G像素以及B像素，执行在水平方向、垂直方向以及倾斜方向的至少一个中的加权加法处理，并且获得拜耳阵列的图像，作为输出图像。

具体而言，执行在上述第一到第六实施方式中的任一类型的加权加法处理。此外，例如，那些类型的加权加法处理可根据模式进行切换。这允许根据图像捕捉状态执行适当的信号处理。

在步骤S104中，在后续阶段，信号处理电路单元105将由预定的加权加法处理获取的输出图像的像素值输出给电路等。在此处，输出排列在拜耳阵列中的像素的像素值。

在上文中，已经描述了成像处理。

<应用本公开的实施方式的电子设备的配置实例>

图12为示出应用本公开的一个实施方式的电子设备的一个配置实例的示图。

图12的电子设备300包括由透镜组等构成的光学单元301、由根据上述每个实施方式的CMOS图像传感器100构成的固态成像装置302以及用作照相机信号处理电路的DSP(数字信号处理)电路303。此外，电子设备300包括帧存储器304、显示器305、记录单元306、操作单元307以及电源单元308。DSP电路303、帧存储器304、显示器305、记录单元306、操作单元307以及电源单元308经由总线309彼此连接。

光学单元301采入来自对象的入射光，即，图像光，并且在固态成像装置302的成像表面上形成图像。固态成像装置302逐个像素地将入射光的量转换成电信号，光学单元301通过该入射光在成像表面上形成图像。固态成像装置302随后输出电信号，作为像素信号。固态成像装置(诸如，根据上述每个实施方式的CMOS图像传感器100)可用作固态成像装置302。

例如，显示器305由诸如液晶面板或有机EL(电致发光)面板的平板显示器构成，并且显示由固态成像装置302捕捉的运动图像或静止图像。记录单元306在诸如闪速存储器的记录介质上记录由固态成像装置302捕捉的运动图像或静止图像。

在用户的操作下，操作单元307发起电子设备300的各种功能的操作命令。电源单元308将用作DSP电路303、帧存储器304、显示器305、记录单元306以及操作单元307的操作电源的各种电源酌情提供给那些供应目标。

将根据上述每个实施方式的CMOS图像传感器100用作固态成像装置302，允许执行噪音减少处理，包括kTC噪音，从而可确保高S/N比。因此，同样在电子设备300(诸如数码相机、数字摄像机以及用于包括移动电话等的移动装置的相机模块)中，捕捉的图像可实现高图像质量。

此外，在上述实施方式中，作为一个实例，已经描述了本公开应用于CMOS图像传感器的情况。CMOS图像传感器由单位像素构成，这些单位像素作为物理量检测与可见光量对应的信号电荷并且排列在矩阵中。然而，本公开不限于应用于CMOS图像传感器并且适用于由为像素阵列单元的每个像素列排列的列处理单元构成的所有列系统固态成像装置。

此外，本公开不限于应用于固态成像装置，该固态成像装置检测入射的可见光量的分布并且捕捉该分布作为图像。本公开适用于固态成像装置，该固态成像装置捕捉红外线或X射线的入射光量的分布或者颗粒等的分布作为图像，或者在更广泛的意义上，本公开适用于所有固态成像装置(物理量分布检测装置)，包括指纹检测传感器，该传感器检测另一个物理量(诸如压力和静电电容)的分布并且捕捉该分布的图像。

应注意的是，本公开的实施方式不限于上述实施方式，并且只要不背离本公开的主旨，就可不同地修改这些实施方式。

此外，本公开可具有以下配置。

(1)一种固态成像装置，包括：

像素阵列单元，其包括第一像素和第二像素，所述第一像素与多个颜色分量的各颜色分量对应，所述第二像素具有亮度分量作为主要分量，所述第一像素和第二像素规则地排列在矩阵中；

像素驱动单元，其被配置为驱动排列在所述像素阵列单元内的像素；以及

信号处理单元，其被配置为通过仅使用从所述第一像素中获取的像素信息来执行预定的加权加法处理并且计算输出图像的像素值。

(2)根据(1)所述的固态成像装置，其中，

所述信号处理单元被配置为在水平方向、垂直方向以及倾斜方向的至少一个中执行加权加法处理。

(3)根据(2)或(3)所述的固态成像装置，其中，

所述输出图像包括拜耳阵列的图像，并且

所述信号处理单元被配置为执行加权加法处理，以获取拜耳阵列的图像的像素值。

(4)根据(1)到(3)中任一项所述的固态成像装置，其中，

所述像素阵列单元

包括排列为交错图案的第二像素以及排列在剩余部分中的第一像素，并且

包括浮动扩散区域，在包括多个像素的预定像素单元中共享所述浮动扩散区域，所述多个像素各自包括光电转换部件，并且所述浮动扩散区域保持要读出为信号的由像素的每个光电转换部件累积的电荷。

(5)根据(4)所述的固态成像装置，其中，

所述像素阵列单元被配置为使所述共享的浮动扩散区域在像素共享中保持从具有相同的颜色分量的第一像素中获取的电荷并且同时读出所述电荷。

(6)根据(4)所述的固态成像装置，其中，

所述像素阵列单元被配置为读出从像素共享中的所有第一像素中获取的电荷。

(7)根据(4)所述的固态成像装置，进一步包括

模数转换单元，被配置为对在像素共享中从第一像素中获取的像素信息进行模数转换。

(8)根据(1)到(7)中任一项所述的固态成像装置，其中，

所述第一像素包括与红色(R)、绿色(G)以及蓝色(B)的颜色分量中的任一个对应的像素，并且

所述第二像素包括白色(W)像素。

(9)一种固态成像装置的驱动方法，所述固态成像装置包括：

像素阵列单元，其包括第一像素和第二像素，所述第一像素与多个颜色分量的各颜色分量对应，所述第二像素具有亮度分量作为主要分量，所述第一像素和第二像素规则地排列在矩阵中；

像素驱动单元，其被配置为驱动排列在所述像素阵列单元内的像素；以及

信号处理单元，其被配置为通过仅使用从所述第一像素中获取的像素信息来执行预定的加权加法处理并且计算输出图像的像素值，

所述驱动方法包括：

通过所述像素驱动单元驱动像素，以在包括多个像素的预定的像素单元中共享浮动的扩散区域，所述多个像素各自包括光电转换部件，所述浮动扩散区域保持要读出为信号的由像素的每个光电转换部件累积的电荷。

(10)一种电子设备，包括：

固态成像装置，其包括：

像素阵列单元，其包括第一像素和第二像素，所述第一像素与多个颜色分量的各颜色分量对应，所述第二像素具有亮度分量作为主要分量，所述第一像素和第二像素规则地排列在矩阵中；

像素驱动单元，其被配置为驱动排列在所述像素阵列单元内的像素；以及

信号处理单元，其被配置为通过仅使用从所述第一像素中获取的像素信息来执行预定的加权加法处理并且计算输出图像的像素值。

本领域的技术人员应理解的是，只要在所附权利要求或其等同物的范围内，根据设计要求和其他因素，可进行各种修改、组合、次组合以及变更。

Claims (11)

1.一种固态成像装置，包括：

像素阵列单元，包括第一像素和第二像素，所述第一像素与多个颜色分量的各颜色分量对应，所述第二像素具有亮度分量作为主要分量，所述第一像素和第二像素规则地排列在矩阵中；

像素驱动单元，被配置为驱动排列在所述像素阵列单元内的所述像素；以及

信号处理单元，被配置为通过仅使用从所述第一像素中获取的像素信息来执行预定的加权加法处理并且计算输出图像的像素值。

2.根据权利要求1所述的固态成像装置，其中，

所述信号处理单元被配置为在水平方向、垂直方向以及倾斜方向的至少一个中执行所述加权加法处理。

3.根据权利要求2所述的固态成像装置，其中，

所述输出图像包括拜耳阵列的图像，以及

所述信号处理单元被配置为执行所述加权加法处理，以获取所述拜耳阵列的所述图像的像素值。

4.根据权利要求3所述的固态成像装置，其中，

所述像素阵列单元

包括排列为交错图案的所述第二像素以及排列在剩余部分中的所述第一像素，并且

包括浮动扩散区域，在包括多个像素的预定像素单元中共享所述浮动扩散区域，所述多个像素各自包括光电转换部件，并且所述浮动扩散区域保持要读出为信号的由像素的每个光电转换部件累积的电荷。

5.根据权利要求4所述的固态成像装置，其中，

所述像素驱动单元被配置为使所述共享的浮动扩散区域保持从像素共享中的具有相同颜色分量的所述第一像素中获取的所述电荷并且同时读出所述电荷。

6.根据权利要求4所述的固态成像装置，其中，

所述像素驱动单元被配置为读出从像素共享中的所有所述第一像素中获取的所述电荷。

7.根据权利要求4所述的固态成像装置，进一步包括

模数转换单元，被配置为对从像素共享中的所述第一像素中获取的所述像素信息进行模数转换。

8.根据权利要求1所述的固态成像装置，其中，

所述第一像素包括与红色R、绿色G以及蓝色B的颜色分量中的任一个对应的像素，以及

所述第二像素包括白色W像素。

9.一种固态成像装置的驱动方法，所述固态成像装置包括：

像素阵列单元，其包括第一像素和第二像素，所述第一像素与多个颜色分量的各颜色分量对应，所述第二像素具有亮度分量作为主要分量，所述第一像素和第二像素规则地排列在矩阵中；

像素驱动单元，被配置为驱动排列在所述像素阵列单元内的所述像素；以及

信号处理单元，被配置为通过仅使用从所述第一像素中获取的像素信息来执行预定的加权加法处理并且计算输出图像的像素值，

所述驱动方法包括

通过所述像素驱动单元驱动所述像素，以在包括多个像素的预定的像素单元中共享浮动扩散区域，所述多个像素各自包括光电转换部件，所述浮动扩散区域保持要读出为信号的由所述像素的每个所述光电转换部件累积的电荷。

10.一种电子设备，包括：

固态成像装置，包括：

像素阵列单元，包括第一像素和第二像素，所述第一像素与多个颜色分量的各颜色分量对应，所述第二像素具有亮度分量作为主要分量，所述第一像素和第二像素规则地排列在矩阵中；

像素驱动单元，被配置为驱动排列在所述像素阵列单元内的所述像素；以及

信号处理单元，被配置为通过仅使用从所述第一像素中获取的像素信息来执行预定的加权加法处理并且计算输出图像的像素值。

11.根据权利要求10所述的电子设备，其中，

所述信号处理单元被配置为在水平方向、垂直方向以及倾斜方向的至少一个中执行所述加权加法处理。