JP3501694B2 - 撮像装置及びそれを用いた撮像システム - Google Patents
撮像装置及びそれを用いた撮像システムInfo
- Publication number
- JP3501694B2 JP3501694B2 JP20651699A JP20651699A JP3501694B2 JP 3501694 B2 JP3501694 B2 JP 3501694B2 JP 20651699 A JP20651699 A JP 20651699A JP 20651699 A JP20651699 A JP 20651699A JP 3501694 B2 JP3501694 B2 JP 3501694B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- signals
- signal
- pixel
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims description 15
- 238000003491 array Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 5
- 239000003086 colorant Substances 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 238000007792 addition Methods 0.000 description 37
- 238000010586 diagram Methods 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 15
- 239000000470 constituent Substances 0.000 description 6
- 101000588067 Homo sapiens Metaxin-1 Proteins 0.000 description 5
- 102100031603 Metaxin-1 Human genes 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 101000937642 Homo sapiens Malonyl-CoA-acyl carrier protein transacylase, mitochondrial Proteins 0.000 description 2
- 101000590830 Homo sapiens Monocarboxylate transporter 1 Proteins 0.000 description 2
- 101000577115 Homo sapiens Monocarboxylate transporter 2 Proteins 0.000 description 2
- 102100034068 Monocarboxylate transporter 1 Human genes 0.000 description 2
- 102100025272 Monocarboxylate transporter 2 Human genes 0.000 description 2
- 101000727837 Rattus norvegicus Reduced folate transporter Proteins 0.000 description 2
- 101100069385 Toxoplasma gondii GRA6 gene Proteins 0.000 description 2
- 101150062184 DSP4 gene Proteins 0.000 description 1
- LFVLUOAHQIVABZ-UHFFFAOYSA-N Iodofenphos Chemical compound COP(=S)(OC)OC1=CC(Cl)=C(I)C=C1Cl LFVLUOAHQIVABZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- SDJLVPMBBFRBLL-UHFFFAOYSA-N dsp-4 Chemical compound ClCCN(CC)CC1=CC=CC=C1Br SDJLVPMBBFRBLL-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Color Television Image Signal Generators (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は撮像装置及びそれを
用いた撮像システムに係り、特に複数の画素に複数色の
色フィルターが対応して配された撮像素子を備えた撮像
装置及びそれを用いた撮像システムに関する。
用いた撮像システムに係り、特に複数の画素に複数色の
色フィルターが対応して配された撮像素子を備えた撮像
装置及びそれを用いた撮像システムに関する。
【０００２】
【従来の技術】カラーフィルターを有した固体撮像素子
は動画を撮影するビデオカメラや静止画を撮影する電子
スチルカメラ等、各種映像機器で利用されている。
は動画を撮影するビデオカメラや静止画を撮影する電子
スチルカメラ等、各種映像機器で利用されている。
【０００３】近年、半導体技術の進歩により数百万画素
の撮像素子が開発され、高解像度が要求される電子スチ
ルカメラ等において実用化されているが、画素数がその
ような数百万画素を越える高解像度のカメラであって
も、動画（必ずしも高解像度である必要はない）を撮影
できることが要求される場合がある。しかしながら、そ
のような高解像度のカメラは静止画用であり、動画を撮
影することは困難である。これは画素数が多くなればそ
れに比例して撮像素子の信号を読み出すのに要する時間
が増大してしまうことによる。
の撮像素子が開発され、高解像度が要求される電子スチ
ルカメラ等において実用化されているが、画素数がその
ような数百万画素を越える高解像度のカメラであって
も、動画（必ずしも高解像度である必要はない）を撮影
できることが要求される場合がある。しかしながら、そ
のような高解像度のカメラは静止画用であり、動画を撮
影することは困難である。これは画素数が多くなればそ
れに比例して撮像素子の信号を読み出すのに要する時間
が増大してしまうことによる。
【０００４】この問題を解決するために従来、動画を撮
影する場合には、撮像素子の信号の読み出し周波数を静
止画の場合より高くしたり、撮像素子の信号を間引く等
により実質的に画素数を少なくして読み出す技術が提案
されていた。
影する場合には、撮像素子の信号の読み出し周波数を静
止画の場合より高くしたり、撮像素子の信号を間引く等
により実質的に画素数を少なくして読み出す技術が提案
されていた。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
撮像素子の信号の読み出し周波数を切り替えて高い周波
数で読み出す技術では、要求される解像度が高くなり駆
動周波数が高くなると回路の応答性や消費電力等の実用
化の上で多くの課題がある。
撮像素子の信号の読み出し周波数を切り替えて高い周波
数で読み出す技術では、要求される解像度が高くなり駆
動周波数が高くなると回路の応答性や消費電力等の実用
化の上で多くの課題がある。
【０００６】また、動画に必要な画素だけ間引いて読み
出した場合、実際の情報が欠落するので必ずしもきれい
な画像は得られない。
出した場合、実際の情報が欠落するので必ずしもきれい
な画像は得られない。
【０００７】本発明は、上述したような従来技術の問題
点に着目したものであり、高精細の静止画に関しては高
画素のセンサーを全画素で読み出し、動画に関しては画
素を加算して読み出し、動画における高い読み出し速度
を必要とせず、なお且つ間引きによる画像劣化を避ける
ことができる撮像装置及び撮像システムを提供すること
を目的とする。
点に着目したものであり、高精細の静止画に関しては高
画素のセンサーを全画素で読み出し、動画に関しては画
素を加算して読み出し、動画における高い読み出し速度
を必要とせず、なお且つ間引きによる画像劣化を避ける
ことができる撮像装置及び撮像システムを提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明の撮像装置は、マ
トリクス状に配列された複数の画素を有し、第１の色フ
ィルターを一の斜め方向に配列するとともに、第２の色
フィルターと第３の色フィルターとを該一の斜め方向と
交差する他の斜め方向に配列した２行２列の基本配列
を、前記複数の画素に対して水平方向及び垂直方向に配
置した撮像素子と、第１の前記基本配列に含まれる、前
記第１の色フィルターが配列された、前記一の斜め方向
に隣接した複数の画素の信号を加算する第１の加算手段
と、前記第１の基本配列に対して前記一の斜め方向に隣
接して配列された第２の前記基本配列に含まれる、前記
第１の色フィルターが配列された、前記一の斜め方向に
隣接した複数の画素の信号を加算する第２の加算手段
と、前記第１の基本配列及び前記第２の基本配列に対し
て水平方向及び垂直方向に隣接した第３及び第４の前記
基本配列に含まれる前記第１の色フィルターが配列され
た画素の信号を間引くように制御する読み出し手段と、
前記第２の色フィルターが配列された、水平方向及び垂
直方向の複数の画素の信号を加算する第３の加算手段
と、 前記第３の色フィルターが配列された、水平方向及
び垂直方向の複数の画素の信号を加算する第４の加算手
段とを有し、前記第３の加算手段が加算する複数の画素
の信号は、前記第１及び第２の基本配列と前記第３及び
第４の基本配列の少なくとも一つとに含まれる複数の画
素の信号であり、前記第４の加算手段が加算する複数の
画素の信号は、前記第１及び第２の基本配列と前記第３
及び第４の基本配列の少なくとも一つとに含まれる複数
の画素の信号であることを特徴とする。
トリクス状に配列された複数の画素を有し、第１の色フ
ィルターを一の斜め方向に配列するとともに、第２の色
フィルターと第３の色フィルターとを該一の斜め方向と
交差する他の斜め方向に配列した２行２列の基本配列
を、前記複数の画素に対して水平方向及び垂直方向に配
置した撮像素子と、第１の前記基本配列に含まれる、前
記第１の色フィルターが配列された、前記一の斜め方向
に隣接した複数の画素の信号を加算する第１の加算手段
と、前記第１の基本配列に対して前記一の斜め方向に隣
接して配列された第２の前記基本配列に含まれる、前記
第１の色フィルターが配列された、前記一の斜め方向に
隣接した複数の画素の信号を加算する第２の加算手段
と、前記第１の基本配列及び前記第２の基本配列に対し
て水平方向及び垂直方向に隣接した第３及び第４の前記
基本配列に含まれる前記第１の色フィルターが配列され
た画素の信号を間引くように制御する読み出し手段と、
前記第２の色フィルターが配列された、水平方向及び垂
直方向の複数の画素の信号を加算する第３の加算手段
と、 前記第３の色フィルターが配列された、水平方向及
び垂直方向の複数の画素の信号を加算する第４の加算手
段とを有し、前記第３の加算手段が加算する複数の画素
の信号は、前記第１及び第２の基本配列と前記第３及び
第４の基本配列の少なくとも一つとに含まれる複数の画
素の信号であり、前記第４の加算手段が加算する複数の
画素の信号は、前記第１及び第２の基本配列と前記第３
及び第４の基本配列の少なくとも一つとに含まれる複数
の画素の信号であることを特徴とする。
【０００９】
【００１０】
【００１１】本発明の撮像システムは、上記本発明の撮
像装置と、該撮像装置へ光を結像する光学系と、該撮像
装置からの出力信号を処理する信号処理手段とを有する
ことを特徴とするものである。
像装置と、該撮像装置へ光を結像する光学系と、該撮像
装置からの出力信号を処理する信号処理手段とを有する
ことを特徴とするものである。
【００１２】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
詳細に説明する。
【００１３】図１は、本発明に基づく加算方式の概念図
である。図１（ａ）の１０は加算する前の一般的なベイ
ヤー配列であり、Ｒ，Ｂの間に市松状にＧが配置されて
いるフィルター構成図である。この図１（ａ）を用いて
本発明による加算方式について説明する。ここで、Ｒ，
Ｂの間に市松状にＧが配置されている２×２の４画素
が、基本色配列を持つ１つの構成要素である。そして、
隣接する４つの構成要素を１つのグループとする。ここ
でＧに関してはその構成要素内で斜め２画素を加算す
る。１１は加算するＧ画素を囲ったものである。構成要
素内で、Ｒ，Ｂに関しては基本的にはその構成要素内の
Ｒ，Ｂ画素をそれぞれ選択するだけであるが、近接する
４構成要素間の同色の４画素（１グループ内の同色内の
４画素）を加算する方式を取る。これにより、水平・垂
直の両方向で加算が行われる。１３Ｒは加算するＲ画素
（加算されるＲ画素は○で囲われている）の４画素を点
線で結んだものであり、１３Ｂは加算するＢ画素（加算
されるＢ画素は□で囲われている）の４画素を点線で結
んだものである。図１（ａ）に示されるように、一つの
グループ内で加算されるＧ画素の範囲（１１）、加算さ
れるＲ画素の範囲（１３Ｒ）、加算されるＢ画素の範囲
（１３Ｂ）は空間的に重複している。また、１２は加算
モード上では加算が行われない画素を示しており、この
加算方式では選択されない画素は、点線で示されるＧに
限定されている。このような加算方式を行った結果、図
１（ｂ）に示すように、図１（ａ）と同様の、Ｒ，Ｂの
間に市松状にＧが配置されているベイヤー配列１４とな
り、加算後でもその画素配列は加算する前と同じであ
り、これにより実質の画素数を１／４に落として動画モ
ードとして使用することができる。
である。図１（ａ）の１０は加算する前の一般的なベイ
ヤー配列であり、Ｒ，Ｂの間に市松状にＧが配置されて
いるフィルター構成図である。この図１（ａ）を用いて
本発明による加算方式について説明する。ここで、Ｒ，
Ｂの間に市松状にＧが配置されている２×２の４画素
が、基本色配列を持つ１つの構成要素である。そして、
隣接する４つの構成要素を１つのグループとする。ここ
でＧに関してはその構成要素内で斜め２画素を加算す
る。１１は加算するＧ画素を囲ったものである。構成要
素内で、Ｒ，Ｂに関しては基本的にはその構成要素内の
Ｒ，Ｂ画素をそれぞれ選択するだけであるが、近接する
４構成要素間の同色の４画素（１グループ内の同色内の
４画素）を加算する方式を取る。これにより、水平・垂
直の両方向で加算が行われる。１３Ｒは加算するＲ画素
（加算されるＲ画素は○で囲われている）の４画素を点
線で結んだものであり、１３Ｂは加算するＢ画素（加算
されるＢ画素は□で囲われている）の４画素を点線で結
んだものである。図１（ａ）に示されるように、一つの
グループ内で加算されるＧ画素の範囲（１１）、加算さ
れるＲ画素の範囲（１３Ｒ）、加算されるＢ画素の範囲
（１３Ｂ）は空間的に重複している。また、１２は加算
モード上では加算が行われない画素を示しており、この
加算方式では選択されない画素は、点線で示されるＧに
限定されている。このような加算方式を行った結果、図
１（ｂ）に示すように、図１（ａ）と同様の、Ｒ，Ｂの
間に市松状にＧが配置されているベイヤー配列１４とな
り、加算後でもその画素配列は加算する前と同じであ
り、これにより実質の画素数を１／４に落として動画モ
ードとして使用することができる。
【００１４】図２は本発明に基づく他の加算方式の概念
図である。ここではＧに関しては図１の実施例と同じよ
うに構成要素内での斜め２画素加算である。一方、Ｒ，
Ｂに関してはグループ内の構成要素間で水平方向、垂直
方向の３画素を加算する方式をとる。ここでは、読み出
されない画素には図１のようなＧ（点線で示される）の
画素だけではなく、Ｒ，Ｂの画素も加算されない画素が
できる。図２において、１２Ｇ，１２Ｒ，１２Ｂはよみ
だされないＧ，Ｒ，Ｂ画素を示し、Ｇ，Ｒ，Ｂはそれぞ
れ点線で示されている。この加算方式でも図２（ｂ）に
示すように、図１（ｂ）と同様な、Ｒ，Ｂの間に市松状
にＧが配置されているベイヤー配列１４となる。このよ
うに、Ｇの２画素、Ｒ，Ｂの４画素加算の組み合わせだ
けでなく、Ｇの２画素に対し、Ｒ，Ｂはいくつの画素で
加算してもよい。
図である。ここではＧに関しては図１の実施例と同じよ
うに構成要素内での斜め２画素加算である。一方、Ｒ，
Ｂに関してはグループ内の構成要素間で水平方向、垂直
方向の３画素を加算する方式をとる。ここでは、読み出
されない画素には図１のようなＧ（点線で示される）の
画素だけではなく、Ｒ，Ｂの画素も加算されない画素が
できる。図２において、１２Ｇ，１２Ｒ，１２Ｂはよみ
だされないＧ，Ｒ，Ｂ画素を示し、Ｇ，Ｒ，Ｂはそれぞ
れ点線で示されている。この加算方式でも図２（ｂ）に
示すように、図１（ｂ）と同様な、Ｒ，Ｂの間に市松状
にＧが配置されているベイヤー配列１４となる。このよ
うに、Ｇの２画素、Ｒ，Ｂの４画素加算の組み合わせだ
けでなく、Ｇの２画素に対し、Ｒ，Ｂはいくつの画素で
加算してもよい。
【００１５】図３は図１の加算方式を実現するため概略
的な読み出し回路の回路構成図である。図３において、
１６は図１（ａ）のＲ，Ｇ，Ｂの各画素がベイヤー配列
された画素部である。図３中、上方にＧ画素の信号を読
み出す回路が配され、１７，１８−１は画素部１６のＧ
画素からの信号を読み出すためのトランジスタＴG11〜
ＴG16，ＴG21〜ＴG26、１９−１は画素部１６のＧ画素
から読み出された信号を蓄積するコンデンサＣG1〜ＣG
6、２０−１はコンデンサＣG1〜ＣG6から信号を水平出
力線に出力するためのトランジスタＴG31〜ＴG36、２１
−１，２１−２は出力アンプである。
的な読み出し回路の回路構成図である。図３において、
１６は図１（ａ）のＲ，Ｇ，Ｂの各画素がベイヤー配列
された画素部である。図３中、上方にＧ画素の信号を読
み出す回路が配され、１７，１８−１は画素部１６のＧ
画素からの信号を読み出すためのトランジスタＴG11〜
ＴG16，ＴG21〜ＴG26、１９−１は画素部１６のＧ画素
から読み出された信号を蓄積するコンデンサＣG1〜ＣG
6、２０−１はコンデンサＣG1〜ＣG6から信号を水平出
力線に出力するためのトランジスタＴG31〜ＴG36、２１
−１，２１−２は出力アンプである。
【００１６】また図３中、下方にはＲ，Ｂ画素の信号を
読み出す回路が配され、１８−２は画素部１６のＢ，Ｒ
画素からの信号を読み出すためのトランジスタＴB21，
ＴB22，ＴB25，ＴB26，ＴR23，ＴR24，ＴR27，ＴR28、
１９−２は画素部１６のＲ，Ｂ画素から読み出された信
号を蓄積するコンデンサＣB1，ＣB2，ＣB5，ＣB6，ＣR
3，ＣR4，ＣR7，ＣR8、２０−２はコンデンサＣB1〜ＣR
8から信号を水平出力線に出力するためのトランジスタ
ＴB31，ＴB32，ＴB35，ＴB36，ＴR33，ＴR34，ＴR37，
ＴR38、２２−１，２２−２は出力アンプである。Ｖ１
〜Ｖ４は画素部１６のそれぞれ２水平ラインの画素行を
制御する信号、ＳＷ0〜ＳＷ4はトランジスタ１７を制御
する信号、φTS1，φTS2はトランジスタ１８−１，１８
−２を制御する信号、ｈ11〜ｈ28はトランジスタ２０−
１，２０−２を制御する信号を示す。
読み出す回路が配され、１８−２は画素部１６のＢ，Ｒ
画素からの信号を読み出すためのトランジスタＴB21，
ＴB22，ＴB25，ＴB26，ＴR23，ＴR24，ＴR27，ＴR28、
１９−２は画素部１６のＲ，Ｂ画素から読み出された信
号を蓄積するコンデンサＣB1，ＣB2，ＣB5，ＣB6，ＣR
3，ＣR4，ＣR7，ＣR8、２０−２はコンデンサＣB1〜ＣR
8から信号を水平出力線に出力するためのトランジスタ
ＴB31，ＴB32，ＴB35，ＴB36，ＴR33，ＴR34，ＴR37，
ＴR38、２２−１，２２−２は出力アンプである。Ｖ１
〜Ｖ４は画素部１６のそれぞれ２水平ラインの画素行を
制御する信号、ＳＷ0〜ＳＷ4はトランジスタ１７を制御
する信号、φTS1，φTS2はトランジスタ１８−１，１８
−２を制御する信号、ｈ11〜ｈ28はトランジスタ２０−
１，２０−２を制御する信号を示す。
【００１７】次に上記読み出し回路の動作について説明
する。図４は上記回路構成図に基づく加算モードにおけ
るタイミング図であり、図５は全画素読み出しモード時
のタイミング図である。
する。図４は上記回路構成図に基づく加算モードにおけ
るタイミング図であり、図５は全画素読み出しモード時
のタイミング図である。
【００１８】図４における加算モードの読み出しタイミ
ングでは、まず、信号Ｖ１がＨレベルとなることにより
始めの２Ｈライン（２水平ライン）分が選択される。そ
の中で信号ＳＷ0，ＳＷ4がＨレベルとなり、トランジス
タＴG11，ＴG14がＯＮする。そして、信号φTS1がＨレ
ベルとなることによって、トランジスタＴG21，ＴG24が
ＯＮし、２Ｈライン分で加算に必要な、（第１行，第１
列）目のＧ画素と（第２行，第２列）目のＧ画素からの
画素情報が電荷としてコンデンサＣG1，ＣG4に蓄積され
る。また、信号φTS1がＨレベルとなることによって、
トランジスタＴB21，ＴR23，ＴB25，ＴR27がＯＮし、
（第２行，第１列）目のＢ画素、（第１行，第２列）目
のＲ画素、（第２行，第３列）目のＢ画素、（第１行，
第４列）目のＲ画素からの画素情報が電荷としてコンデ
ンサＣB1，ＣR3，ＣB5，ＣR7に蓄積される。
ングでは、まず、信号Ｖ１がＨレベルとなることにより
始めの２Ｈライン（２水平ライン）分が選択される。そ
の中で信号ＳＷ0，ＳＷ4がＨレベルとなり、トランジス
タＴG11，ＴG14がＯＮする。そして、信号φTS1がＨレ
ベルとなることによって、トランジスタＴG21，ＴG24が
ＯＮし、２Ｈライン分で加算に必要な、（第１行，第１
列）目のＧ画素と（第２行，第２列）目のＧ画素からの
画素情報が電荷としてコンデンサＣG1，ＣG4に蓄積され
る。また、信号φTS1がＨレベルとなることによって、
トランジスタＴB21，ＴR23，ＴB25，ＴR27がＯＮし、
（第２行，第１列）目のＢ画素、（第１行，第２列）目
のＲ画素、（第２行，第３列）目のＢ画素、（第１行，
第４列）目のＲ画素からの画素情報が電荷としてコンデ
ンサＣB1，ＣR3，ＣB5，ＣR7に蓄積される。
【００１９】次に信号Ｖ２がＨレベルとなることによっ
て、次の２Ｈライン分が選択される。その中で信号ＳＷ
1、ＳＷ3がＨレベルとなりトランジスタＴG12，ＴG15が
ＯＮしている時に、信号φTS2がＨレベルとなることに
よって、その２Ｈライン分で加算に必要な、（第４行，
第４列）目のＧ画素と（第３行，第３列）目のＧ画素か
らの画素情報が電荷としてコンデンサＣG2，ＣG5に蓄積
される。また、信号φTS2がＨレベルとなることによっ
て、トランジスタＴB22，ＴR24，ＴB26，ＴR28がＯＮ
し、（第４行，第１列）目のＢ画素、（第３行，第２
列）目のＲ画素、（第４行，第３列）目のＢ画素、（第
３行，第４列）のＲ画素からの画素情報が電荷としてコ
ンデンサＣB2，ＣR4，ＣB6，ＣR8に蓄積される。最終的
に、各コンデンサに蓄積された電荷が信号ｈ11，ｈ12と
信号ｈ14，ｈ15を同時にＨレベルとすることで水平出力
線上で加算が行われ、コンデンサＣG1，ＣG2，ＣG4，Ｃ
G5からの信号の加算信号がアンプ２１−１を通してセン
サーの外にＧ加算信号として伝送される。また、信号ｈ
23，ｈ24，ｈ27，ｈ28を同時にＨレベルとすることで、
コンデンサＣR3，ＣR4，ＣR7，ＣR8からの信号の加算信
号がアンプ２２−１を通してセンサーの外にＲ加算信号
として伝送され、信号ｈ21，ｈ22，ｈ25，ｈ26を同時に
Ｈレベルとすることで、コンデンサＣB1，ＣB2，ＣB5，
ＣB6からの信号の加算信号がアンプ２２−２を通してセ
ンサーの外にＢ加算信号として伝送される。このサイク
ルを１サイクルとして機能し、水平４Ｈライン分を次々
に加算し、最終的に画素部１６の最終ライン分まで読み
出していく。
て、次の２Ｈライン分が選択される。その中で信号ＳＷ
1、ＳＷ3がＨレベルとなりトランジスタＴG12，ＴG15が
ＯＮしている時に、信号φTS2がＨレベルとなることに
よって、その２Ｈライン分で加算に必要な、（第４行，
第４列）目のＧ画素と（第３行，第３列）目のＧ画素か
らの画素情報が電荷としてコンデンサＣG2，ＣG5に蓄積
される。また、信号φTS2がＨレベルとなることによっ
て、トランジスタＴB22，ＴR24，ＴB26，ＴR28がＯＮ
し、（第４行，第１列）目のＢ画素、（第３行，第２
列）目のＲ画素、（第４行，第３列）目のＢ画素、（第
３行，第４列）のＲ画素からの画素情報が電荷としてコ
ンデンサＣB2，ＣR4，ＣB6，ＣR8に蓄積される。最終的
に、各コンデンサに蓄積された電荷が信号ｈ11，ｈ12と
信号ｈ14，ｈ15を同時にＨレベルとすることで水平出力
線上で加算が行われ、コンデンサＣG1，ＣG2，ＣG4，Ｃ
G5からの信号の加算信号がアンプ２１−１を通してセン
サーの外にＧ加算信号として伝送される。また、信号ｈ
23，ｈ24，ｈ27，ｈ28を同時にＨレベルとすることで、
コンデンサＣR3，ＣR4，ＣR7，ＣR8からの信号の加算信
号がアンプ２２−１を通してセンサーの外にＲ加算信号
として伝送され、信号ｈ21，ｈ22，ｈ25，ｈ26を同時に
Ｈレベルとすることで、コンデンサＣB1，ＣB2，ＣB5，
ＣB6からの信号の加算信号がアンプ２２−２を通してセ
ンサーの外にＢ加算信号として伝送される。このサイク
ルを１サイクルとして機能し、水平４Ｈライン分を次々
に加算し、最終的に画素部１６の最終ライン分まで読み
出していく。
【００２０】次に図５におけるタイミング図を使って、
全画素読み出しモードの読み出し方を説明する。まず信
号Ｖ１がＨレベルとなることにより始めの２Ｈライン分
が選択される。その中で信号ＳＷ０、ＳＷ２、ＳＷ３が
Ｈレベルとなることで、それぞれに対応したトランジス
タＴG11，ＴG13，ＴG15，ＴG16がＯＮする。さらに、そ
の中で信号φTS1がＨレベルとなることによって、トラ
ンジスタＴG21，ＴG23，ＴG24，ＴG26がＯＮし、（第１
行，第１列）目のＧ画素、（第２行，第２列）目のＧ画
素、（第１行，第３列）目のＧ画素，（第２行，第４
列）目のＧ画素からの画素情報が電荷としてそれぞれの
コンデンサＣG1，ＣG3，ＣG4，ＣG6に電荷が蓄積され
る。また、信号φTS1がＨレベルとなることによって、
トランジスタＴB21，ＴR23，ＴB25，ＴR27がＯＮし、
（第２行，第１列）目のＢ画素、（第１行，第２列）目
のＲ画素、（第２行，第３列）目のＢ画素、（第１行，
第４列）目のＲ画素からの画素情報が電荷としてコンデ
ンサＣB1，ＣR3，ＣB5，ＣR7に蓄積される。
全画素読み出しモードの読み出し方を説明する。まず信
号Ｖ１がＨレベルとなることにより始めの２Ｈライン分
が選択される。その中で信号ＳＷ０、ＳＷ２、ＳＷ３が
Ｈレベルとなることで、それぞれに対応したトランジス
タＴG11，ＴG13，ＴG15，ＴG16がＯＮする。さらに、そ
の中で信号φTS1がＨレベルとなることによって、トラ
ンジスタＴG21，ＴG23，ＴG24，ＴG26がＯＮし、（第１
行，第１列）目のＧ画素、（第２行，第２列）目のＧ画
素、（第１行，第３列）目のＧ画素，（第２行，第４
列）目のＧ画素からの画素情報が電荷としてそれぞれの
コンデンサＣG1，ＣG3，ＣG4，ＣG6に電荷が蓄積され
る。また、信号φTS1がＨレベルとなることによって、
トランジスタＴB21，ＴR23，ＴB25，ＴR27がＯＮし、
（第２行，第１列）目のＢ画素、（第１行，第２列）目
のＲ画素、（第２行，第３列）目のＢ画素、（第１行，
第４列）目のＲ画素からの画素情報が電荷としてコンデ
ンサＣB1，ＣR3，ＣB5，ＣR7に蓄積される。
【００２１】コンデンサに蓄積されたＧ信号はＸアドレ
ス選択部の信号ｈ11，ｈ13，ｈ14，ｈ16により順次出力
される。同様にＢ信号はｈ21，ｈ25により、Ｒ信号はｈ
23，ｈ27により順次出力される。
ス選択部の信号ｈ11，ｈ13，ｈ14，ｈ16により順次出力
される。同様にＢ信号はｈ21，ｈ25により、Ｒ信号はｈ
23，ｈ27により順次出力される。
【００２２】図６はインターレース表示を考慮した加算
モードによる読み出し方を示す概念図である。図６
（ａ）にはodd（奇数）フィールド、図６（ｂ）にはeve
n（偶数）フィールドにおける加算の仕方を示している
が、どちらもセンサーの中のある同じ領域を示してい
る。なお図１（ａ）では読み出しを行わない画素は点線
で示したが、図６（ａ），（ｂ）では読み出しを行わな
い画素は示されていない。
モードによる読み出し方を示す概念図である。図６
（ａ）にはodd（奇数）フィールド、図６（ｂ）にはeve
n（偶数）フィールドにおける加算の仕方を示している
が、どちらもセンサーの中のある同じ領域を示してい
る。なお図１（ａ）では読み出しを行わない画素は点線
で示したが、図６（ａ），（ｂ）では読み出しを行わな
い画素は示されていない。
【００２３】まず、図６（ａ）に示すoddフィールドで
は４Ｈライン分のＲ，Ｇ，Ｂを用いて表示１Ｈを作成
し、順々に走査を行っていく。その次のevenフィールド
ではoddフィールドの時とは２Ｈライン分ずらした４Ｈ
ラインで表示１Ｈラインを構成する。これらのフィール
ドを交互に走査することによってインターレース表示に
対応する。
は４Ｈライン分のＲ，Ｇ，Ｂを用いて表示１Ｈを作成
し、順々に走査を行っていく。その次のevenフィールド
ではoddフィールドの時とは２Ｈライン分ずらした４Ｈ
ラインで表示１Ｈラインを構成する。これらのフィール
ドを交互に走査することによってインターレース表示に
対応する。
【００２４】次に画素部の構成例について説明する。
【００２５】図７はＣＭＯＳセンサーおよび読み出し回
路を示す回路図である。ＣＭＯＳセンサーは各画素アン
プのバラツキとゲート部のリセットノイズがあるのでそ
のノイズを除去するため出力部に信号用メモリＣＴ１と
ノイズ用メモリＣＴ２を設けて、減算処理によりノイズ
を除去している。ノイズ用メモリＣＴ２とこのノイズ用
メモリＣＴ２に接続されるトランジスタとを追加するこ
とで図３に示す読み出し回路を構成することができる。
路を示す回路図である。ＣＭＯＳセンサーは各画素アン
プのバラツキとゲート部のリセットノイズがあるのでそ
のノイズを除去するため出力部に信号用メモリＣＴ１と
ノイズ用メモリＣＴ２を設けて、減算処理によりノイズ
を除去している。ノイズ用メモリＣＴ２とこのノイズ用
メモリＣＴ２に接続されるトランジスタとを追加するこ
とで図３に示す読み出し回路を構成することができる。
【００２６】図７において、破線領域はＣＭＯＳセンサ
ーの一画素部を示し、ＰＤはフォトダイオード、ＭTXは
転送用トランジスタ、ＭRESはリセット用トランジス
タ、ＭSELは画素アンプとなる増幅用トランジスタ、ＭS
ELは画素を選択する選択用トランジスタである。リセッ
ト用トランジスタＭRES、ＭRVをオンして画素部および
垂直出力線のリセットを行った後に画素アンプ、選択用
トランジスタＭSEL、トランジスタＭCT2を介してノイズ
用メモリＣＴ２にノイズ信号を蓄積する。また、転送用
トランジスタＭTXをオンして、フォトダイオードＰＤか
ら光電変換された信号が画素アンプとなる増幅用トラン
ジスタＭSELのゲートに転送され、画素アンプ、選択用
トランジスタＭSEL、トランジスタＭCT1を介して信号用
メモリＣＴ１ にノイズ信号成分を含む信号を蓄積す
る。そして、信号用メモリＣＴ１に蓄積されたノイズ信
号成分を含む信号と、ノイズ用メモリＣＴ２に蓄積され
たノイズ信号とを水平出力線に出力し、減算処理して画
素アンプのバラツキとゲート部のリセットノイズ等のノ
イズ成分が除去された信号を得る。φSEL、φTX、φRE
S、φRV、φTS、φTNはそれぞれ増幅用トランジスタＭS
EL、転送用トランジスタＭTX、リセット用トランジスタ
ＭRES，ＭRV、トランジスタＭCT1，ＭCT2を制御する制
御信号である。また、トランジスタＭLは画素アンプＭS
Fの負荷である。φLはφSELと共通に駆動するか、常に
Ｈレベルとして抵抗としても良い。
ーの一画素部を示し、ＰＤはフォトダイオード、ＭTXは
転送用トランジスタ、ＭRESはリセット用トランジス
タ、ＭSELは画素アンプとなる増幅用トランジスタ、ＭS
ELは画素を選択する選択用トランジスタである。リセッ
ト用トランジスタＭRES、ＭRVをオンして画素部および
垂直出力線のリセットを行った後に画素アンプ、選択用
トランジスタＭSEL、トランジスタＭCT2を介してノイズ
用メモリＣＴ２にノイズ信号を蓄積する。また、転送用
トランジスタＭTXをオンして、フォトダイオードＰＤか
ら光電変換された信号が画素アンプとなる増幅用トラン
ジスタＭSELのゲートに転送され、画素アンプ、選択用
トランジスタＭSEL、トランジスタＭCT1を介して信号用
メモリＣＴ１ にノイズ信号成分を含む信号を蓄積す
る。そして、信号用メモリＣＴ１に蓄積されたノイズ信
号成分を含む信号と、ノイズ用メモリＣＴ２に蓄積され
たノイズ信号とを水平出力線に出力し、減算処理して画
素アンプのバラツキとゲート部のリセットノイズ等のノ
イズ成分が除去された信号を得る。φSEL、φTX、φRE
S、φRV、φTS、φTNはそれぞれ増幅用トランジスタＭS
EL、転送用トランジスタＭTX、リセット用トランジスタ
ＭRES，ＭRV、トランジスタＭCT1，ＭCT2を制御する制
御信号である。また、トランジスタＭLは画素アンプＭS
Fの負荷である。φLはφSELと共通に駆動するか、常に
Ｈレベルとして抵抗としても良い。
【００２７】なお、画素部は複数の光電変換部に対して
１つの共通アンプを設けるようにしてもよい。図８は共
通アンプ画素の例を示す図である。図８に示すように、
ａ11，ａ12，ａ21，ａ22は各画素の光電変換部となるフ
ォトダイオード、ＭSFは共通アンプとなる増幅用トラン
ジスタ、ＭTX1〜ＭTX4はフォトダイオードに蓄積された
信号電荷を共通アンプの入力部となるフローティングデ
ィフュージョン領域（ＦＤ領域）に転送する転送用トラ
ンジスタ、ＭRESはＦＤ領域をリセットするリセット用
トランジスタ、ＭSELは共通アンプ画素を選択する選択
用トランジスタである。トランジスタＭSF，ＭSELはソ
ースフォロア回路を構成する。かかる共通アンプ画素は
４つのフォトダイオードからの信号が共通アンプを介し
て出力され、４画素で一つの単位セルを構成する。１つ
の画素はフォトダイオード、転送用トランジスタを含
み、共通アンプ，リセット用トランジスタ、選択用トラ
ンジスタからなる共通回路の一部を含んでいる。フォト
ダイオードａ11，ａ22にＧフィルター、フォトダイオー
ドａ21にＢフィルター、フォトダイオードａ12にＲフィ
ルターを配し、転送トランジスタＭTX1，ＭTX4をオンす
ると、フォトダイオードａ１１とフォトダイオードａ２
２からの信号が共通アンプのゲートで加算することも可
能となる。
１つの共通アンプを設けるようにしてもよい。図８は共
通アンプ画素の例を示す図である。図８に示すように、
ａ11，ａ12，ａ21，ａ22は各画素の光電変換部となるフ
ォトダイオード、ＭSFは共通アンプとなる増幅用トラン
ジスタ、ＭTX1〜ＭTX4はフォトダイオードに蓄積された
信号電荷を共通アンプの入力部となるフローティングデ
ィフュージョン領域（ＦＤ領域）に転送する転送用トラ
ンジスタ、ＭRESはＦＤ領域をリセットするリセット用
トランジスタ、ＭSELは共通アンプ画素を選択する選択
用トランジスタである。トランジスタＭSF，ＭSELはソ
ースフォロア回路を構成する。かかる共通アンプ画素は
４つのフォトダイオードからの信号が共通アンプを介し
て出力され、４画素で一つの単位セルを構成する。１つ
の画素はフォトダイオード、転送用トランジスタを含
み、共通アンプ，リセット用トランジスタ、選択用トラ
ンジスタからなる共通回路の一部を含んでいる。フォト
ダイオードａ11，ａ22にＧフィルター、フォトダイオー
ドａ21にＢフィルター、フォトダイオードａ12にＲフィ
ルターを配し、転送トランジスタＭTX1，ＭTX4をオンす
ると、フォトダイオードａ１１とフォトダイオードａ２
２からの信号が共通アンプのゲートで加算することも可
能となる。
【００２８】図９は本発明のシステム構成を示す図であ
る。ここで光電変換は被写体からの光が絞り羽３１を通
り、レンズ３２によりカラーフィルターを有した撮像素
子３４へ結像されることで行われる。なお３３はモアレ
等を防ぐために光の高域をカットする光学ローパスフィ
ルター、色補正フィルター、及び赤外線カット用のフィ
ルター等が組み合わされたフィルター群である。
る。ここで光電変換は被写体からの光が絞り羽３１を通
り、レンズ３２によりカラーフィルターを有した撮像素
子３４へ結像されることで行われる。なお３３はモアレ
等を防ぐために光の高域をカットする光学ローパスフィ
ルター、色補正フィルター、及び赤外線カット用のフィ
ルター等が組み合わされたフィルター群である。
【００２９】撮像素子３４で光電変換された光信号は、
タイミングジェネレータ（ＴＧ）３８からの信号により
Ｘアドレス選択部３６及びＹアドレス選択部３５で２次
元で画素位置選択が行われ、タイミング調整部３７に読
み出される。このタイミング調整部３７では撮像素子３
４からの出力（１〜複数本）のタイミング調整が行われ
る。そして、光電信号はＡＧＣ４０により電圧を制御さ
れ、Ａ／Ｄ変換器４１でデジタル信号に変換される。
タイミングジェネレータ（ＴＧ）３８からの信号により
Ｘアドレス選択部３６及びＹアドレス選択部３５で２次
元で画素位置選択が行われ、タイミング調整部３７に読
み出される。このタイミング調整部３７では撮像素子３
４からの出力（１〜複数本）のタイミング調整が行われ
る。そして、光電信号はＡＧＣ４０により電圧を制御さ
れ、Ａ／Ｄ変換器４１でデジタル信号に変換される。
【００３０】カメラＤＳＰ４２は、動画または静止画の
画像処理を行う。またＭＰＵ４４はこの画像処理の際に
使われるパラメータをカメラＤＳＰ４２に設定したり、
ＡＥ，ＡＦ処理を行ったりする。
画像処理を行う。またＭＰＵ４４はこの画像処理の際に
使われるパラメータをカメラＤＳＰ４２に設定したり、
ＡＥ，ＡＦ処理を行ったりする。
【００３１】画像処理する際の一時的な記憶領域として
ＤＲＡＭ４３が用いられ、不揮発性の記憶領域として画
像記録媒体４８が用いられる。画像記録媒体４８は例え
ば、スマートメディア、磁気テープ、または光ディスク
等である。
ＤＲＡＭ４３が用いられ、不揮発性の記憶領域として画
像記録媒体４８が用いられる。画像記録媒体４８は例え
ば、スマートメディア、磁気テープ、または光ディスク
等である。
【００３２】この画像処理後の表示を行うためにビデオ
エンコーダー４５、及びＣＲＴ４６等が設けられてい
る。またビューファインダー４７は例えぼＬＣＤのよう
なもので画像記録媒体４８に記憶する前に被写体を確認
したりするために用いられる。これらの出力装置はＣＲ
Ｔ４６及びビューファインダー４７に限らずプリンタ等
を用いても良い。
エンコーダー４５、及びＣＲＴ４６等が設けられてい
る。またビューファインダー４７は例えぼＬＣＤのよう
なもので画像記録媒体４８に記憶する前に被写体を確認
したりするために用いられる。これらの出力装置はＣＲ
Ｔ４６及びビューファインダー４７に限らずプリンタ等
を用いても良い。
【００３３】本発明では、撮像素子３４において、加算
読み出しモードと全画素読み出しモードを切り替える場
合には、ＭＰＵ４４がモードを判断し、出力装置（ＣＲ
Ｔ４６、ビューファインダー４７）、力メラＤＳＰ４
２、画像記録媒体４８、ＡＧＣ４０、ＴＧ３８等にそれ
ぞれのモードに対応した信号を送る構成を取る。ここで
ＴＧ３８には動画・静止画により図４、図５に示したよ
うなタイミングを切り替える。またカメラＤＳＰ４２に
は、どちらのモードでも信号出力の順序が、同じ構成を
取れるのでモード別に処理そのものを変える必要がな
い。
読み出しモードと全画素読み出しモードを切り替える場
合には、ＭＰＵ４４がモードを判断し、出力装置（ＣＲ
Ｔ４６、ビューファインダー４７）、力メラＤＳＰ４
２、画像記録媒体４８、ＡＧＣ４０、ＴＧ３８等にそれ
ぞれのモードに対応した信号を送る構成を取る。ここで
ＴＧ３８には動画・静止画により図４、図５に示したよ
うなタイミングを切り替える。またカメラＤＳＰ４２に
は、どちらのモードでも信号出力の順序が、同じ構成を
取れるのでモード別に処理そのものを変える必要がな
い。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
以下のような効果を得ることができる。 ・画像の解像度に支配的にであるＧ（緑）情報を最近接
画素である斜め２画素という加算方式を取ることがで
き、比較的、解像度を落とさずに画像を提供することが
でき、またＲ，Ｂに関しては４画素加算を行うことによ
り水平方向、垂直方向のモアレを低減することができ
る。 ・読み出した信号に対応するカラーフィルターの色の順
序が、加算した場合と加算しない場合とで同じであるた
めに、ＤＳＰにおける信号処理回路を共有化することが
でき簡単な回路構成で本発明の目的を達成できる。 ・従来あるような間引きを行わなわず、センサー内で信
号を加算して動画を作成するため、間引きに見られるよ
うなモアレを低減することができ、鮮明な動画映像を提
供することができる。
以下のような効果を得ることができる。 ・画像の解像度に支配的にであるＧ（緑）情報を最近接
画素である斜め２画素という加算方式を取ることがで
き、比較的、解像度を落とさずに画像を提供することが
でき、またＲ，Ｂに関しては４画素加算を行うことによ
り水平方向、垂直方向のモアレを低減することができ
る。 ・読み出した信号に対応するカラーフィルターの色の順
序が、加算した場合と加算しない場合とで同じであるた
めに、ＤＳＰにおける信号処理回路を共有化することが
でき簡単な回路構成で本発明の目的を達成できる。 ・従来あるような間引きを行わなわず、センサー内で信
号を加算して動画を作成するため、間引きに見られるよ
うなモアレを低減することができ、鮮明な動画映像を提
供することができる。
【図１】本発明に基づく加算方式の概念図である。
【図２】本発明に基づく他の加算方式の概念図である。
【図３】図１の加算方式を実現するため概略的な読み出
し回路の回路構成図である。
し回路の回路構成図である。
【図４】上記読み出し回路に基づく加算モードにおける
タイミング図である。
タイミング図である。
【図５】上記読み出し回路に基づく全画素読み出しモー
ド時のタイミング図である。
ド時のタイミング図である。
【図６】インターレース表示を考慮した加算モードによ
る読み出し方を示す概念図である。
る読み出し方を示す概念図である。
【図７】ＣＭＯＳセンサーおよび読み出し回路を示す回
路図である。
路図である。
【図８】共通アンプ画素の例を示す図である。
【図９】本発明のシステム構成を示す図である。
１０ ベイヤー配列の画素部
１１ 加算するＧ画素
１２ 加算モード上では加算が行われない画素
１２Ｇ，１２Ｒ，１２Ｂ 加算モード上では加算が行わ
れないＧ，Ｒ，Ｂ画素 １３Ｒ，１５Ｒ 加算するＲ画素 １３Ｂ，１５Ｂ 加算するＢ画素 １４ ベイヤー配列
れないＧ，Ｒ，Ｂ画素 １３Ｒ，１５Ｒ 加算するＲ画素 １３Ｂ，１５Ｂ 加算するＢ画素 １４ ベイヤー配列
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−247689（ＪＰ，Ａ)
特開 平11−146278（ＪＰ，Ａ)
特開 平８−182005（ＪＰ，Ａ)
特開2000−358250（ＪＰ，Ａ)
特開2000−341699（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 9/07
Claims (6)
- 【請求項１】 マトリクス状に配列された複数の画素を
有し、第１の色フィルターを一の斜め方向に配列すると
ともに、第２の色フィルターと第３の色フィルターとを
該一の斜め方向と交差する他の斜め方向に配列した２行
２列の基本配列を、前記複数の画素に対して水平方向及
び垂直方向に配置した撮像素子と、 第１の前記基本配列に含まれる、前記第１の色フィルタ
ーが配列された、前記一の斜め方向に隣接した複数の画
素の信号を加算する第１の加算手段と、 前記第１の基本配列に対して前記一の斜め方向に隣接し
て配列された第２の前記基本配列に含まれる、前記第１
の色フィルターが配列された、前記一の斜め方向に隣接
した複数の画素の信号を加算する第２の加算手段と、 前記第１の基本配列及び前記第２の基本配列に対して水
平方向及び垂直方向に隣接した第３及び第４の前記基本
配列に含まれる前記第１の色フィルターが配列された画
素の信号を間引くように制御する読み出し手段と、 前記第２の色フィルターが配列された、水平方向及び垂
直方向の複数の画素の信号を加算する第３の加算手段
と、 前記第３の色フィルターが配列された、水平方向及び垂
直方向の複数の画素の信号を加算する第４の加算手段と
を有し、 前記第３の加算手段が加算する複数の画素の信号は、前
記第１及び第２の基本配列と前記第３及び第４の基本配
列の少なくとも一つとに含まれる複数の画素の信号であ
り、前記第４の加算手段が加算する複数の画素の信号
は、前記第１及び第２の基本配列と前記第３及び第４の
基本配列の少なくとも一つとに含まれる複数の画素の信
号であることを特徴とする撮像装置。 - 【請求項２】 請求項１に記載の撮像装置において、加
算される各色の画素の範囲が空間的に重複することを特
徴とする撮像装置。 - 【請求項３】 請求項１又は２に記載の撮像装置におい
て、前記加算走査による信号読み出しを行う第１の読み
出しモードと各画素の信号を独立して読み出す第２の読
み出しモードとを切り換える切り換え手段を有する撮像
装置。 - 【請求項４】 請求項１〜３のいずれかに記載の撮像装
置において、インタレース駆動を行うことを特徴とする
撮像装置。 - 【請求項５】 請求項１〜４のいずれかに記載の撮像装
置において、前記色フィルターは、Ｇ（緑）色フィルタ
ー、Ｒ（赤）色フィルター、Ｂ（青）色フィルターであ
ることを特徴とする撮像装置。 - 【請求項６】 請求項１〜５のいずれかに記載の撮像装
置と、該撮像装置へ光を結像する光学系と、該撮像装置
からの出力信号を処理する信号処理手段とを有すること
を特徴とする撮像システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20651699A JP3501694B2 (ja) | 1999-07-21 | 1999-07-21 | 撮像装置及びそれを用いた撮像システム |
| US09/584,198 US6992714B1 (en) | 1999-05-31 | 2000-05-31 | Image pickup apparatus having plural pixels arranged two-dimensionally, and selective addition of different pixel color signals to control spatial color arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20651699A JP3501694B2 (ja) | 1999-07-21 | 1999-07-21 | 撮像装置及びそれを用いた撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036920A JP2001036920A (ja) | 2001-02-09 |
| JP3501694B2 true JP3501694B2 (ja) | 2004-03-02 |
Family
ID=16524668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20651699A Expired - Fee Related JP3501694B2 (ja) | 1999-05-31 | 1999-07-21 | 撮像装置及びそれを用いた撮像システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3501694B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002320235A (ja) | 2001-04-19 | 2002-10-31 | Fujitsu Ltd | 空間解像度の低下を抑えて縮小画像信号を生成するｃｍｏｓイメージセンサ |
| WO2002093939A1 (fr) * | 2001-05-15 | 2002-11-21 | Matsushita Electric Industrial Co., Ltd. | Dispositif d'imagerie et procede de traitement de signaux associe |
| JP4680950B2 (ja) * | 2003-01-28 | 2011-05-11 | パナソニック株式会社 | 固体撮像装置、その駆動方法及びそれを用いたカメラ |
| CN100499752C (zh) | 2003-01-28 | 2009-06-10 | 松下电器产业株式会社 | 固体摄像器件、其驱动方法及应用它的相机 |
| JP3877695B2 (ja) | 2003-04-03 | 2007-02-07 | 松下電器産業株式会社 | カラー固体撮像装置 |
| US7859581B2 (en) * | 2003-07-15 | 2010-12-28 | Eastman Kodak Company | Image sensor with charge binning and dual channel readout |
| JP4497872B2 (ja) | 2003-09-10 | 2010-07-07 | キヤノン株式会社 | 撮像装置 |
| US7692704B2 (en) * | 2003-12-25 | 2010-04-06 | Canon Kabushiki Kaisha | Imaging apparatus for processing noise signal and photoelectric conversion signal |
| EP1558023A2 (en) | 2004-01-21 | 2005-07-27 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging device and driving method thereof |
| JP2005318544A (ja) * | 2004-04-26 | 2005-11-10 | Magnachip Semiconductor Ltd | 高速アナログ信号処理可能なｃｍｏｓイメージセンサ |
| CN100446547C (zh) * | 2005-03-07 | 2008-12-24 | 富士胶片株式会社 | 具有扩大面积的光电管的固态图像传感器 |
| JP4759293B2 (ja) * | 2005-03-15 | 2011-08-31 | キヤノン株式会社 | 撮像素子 |
| JP5011519B2 (ja) | 2005-07-05 | 2012-08-29 | 国立大学法人東京工業大学 | 固体撮像素子の信号読み出し方法及び画像信号処理方法 |
| JP2007124295A (ja) | 2005-10-28 | 2007-05-17 | Pentax Corp | 撮像手段駆動装置、撮像手段駆動方法、および信号処理装置 |
| JP2007129581A (ja) | 2005-11-04 | 2007-05-24 | Canon Inc | 撮像装置及び撮像システム |
| JP2007267290A (ja) * | 2006-03-30 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 固体撮像素子およびその駆動方法 |
| JP4805294B2 (ja) * | 2007-02-27 | 2011-11-02 | フェーズ・ワン・アクティーゼルスカブ | デジタル画像の画像解像度を低減するカラービニング |
| US8009211B2 (en) | 2007-04-03 | 2011-08-30 | Canon Kabushiki Kaisha | Image sensing apparatus and image capturing system |
| JP2009021809A (ja) * | 2007-07-11 | 2009-01-29 | Canon Inc | 撮像装置の駆動方法、撮像装置、及び撮像システム |
| JP5245370B2 (ja) | 2007-11-22 | 2013-07-24 | 株式会社ニコン | 固体撮像装置、電子カメラ |
| JP5404006B2 (ja) * | 2008-11-12 | 2014-01-29 | キヤノン株式会社 | 撮像装置 |
| TWI422020B (zh) | 2008-12-08 | 2014-01-01 | Sony Corp | 固態成像裝置 |
| JP5375163B2 (ja) * | 2009-02-18 | 2013-12-25 | 株式会社ニコン | 撮像装置および撮像素子出力制御方法 |
| JP4547462B1 (ja) * | 2009-11-16 | 2010-09-22 | アキュートロジック株式会社 | 撮像素子、撮像素子の駆動装置、撮像素子の駆動方法、画像処理装置、プログラム、及び、撮像装置 |
| JP5426587B2 (ja) * | 2011-01-31 | 2014-02-26 | 株式会社東芝 | 固体撮像装置及びその画素平均化処理方法 |
| JP5212536B2 (ja) * | 2011-12-09 | 2013-06-19 | ソニー株式会社 | 固体撮像装置、固体撮像装置の信号処理方法および撮像装置 |
| JP6137539B2 (ja) * | 2013-07-29 | 2017-05-31 | ソニー株式会社 | 固体撮像素子及びその駆動方法、並びに電子機器 |
| WO2019180863A1 (ja) * | 2018-03-22 | 2019-09-26 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置 |
-
1999
- 1999-07-21 JP JP20651699A patent/JP3501694B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001036920A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3501694B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
| JP5546257B2 (ja) | 固体撮像装置 | |
| JP5627244B2 (ja) | 固体撮像素子及びその駆動方法及び撮像装置 | |
| JP4497872B2 (ja) | 撮像装置 | |
| US20080088725A1 (en) | Solid-state imaging device | |
| US8208047B2 (en) | Imager and imaging method for digital cinematography | |
| JP2009060342A (ja) | 撮像装置及びｃｃｄ型固体撮像素子の駆動方法 | |
| US8462241B2 (en) | Image sensing apparatus and image capturing system | |
| US10425605B2 (en) | Image sensor and image capturing apparatus | |
| JP3501682B2 (ja) | カラー撮像装置及びそれを用いた撮像システム | |
| JP2001292453A (ja) | カラー撮像装置及びそれを用いた撮像システム | |
| US7760959B2 (en) | Imaging apparatus and imaging system | |
| JP5721518B2 (ja) | 撮像素子及び撮像装置 | |
| JP2008278453A (ja) | 撮像装置及び撮像システム | |
| JP4677228B2 (ja) | 撮像装置 | |
| JP2021122131A (ja) | 撮像素子および撮像装置 | |
| JP5839872B2 (ja) | 固体撮像装置、撮像装置、および信号読み出し方法 | |
| JP2018198441A (ja) | 固体撮像素子及び撮像装置 | |
| JP6825675B2 (ja) | 撮像素子及び撮像装置 | |
| JP5124549B2 (ja) | 固体撮像素子の動画像信号読出方法及び撮像装置 | |
| JP2002135795A (ja) | 撮像装置 | |
| WO2013100097A1 (ja) | 撮像装置、撮像装置の制御方法、及び制御プログラム | |
| JP6375613B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP6798532B2 (ja) | 撮像素子及び撮像装置 | |
| JP6760907B2 (ja) | 撮像素子及び撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |