JP6137539B2

JP6137539B2 - 固体撮像素子及びその駆動方法、並びに電子機器

Info

Publication number: JP6137539B2
Application number: JP2013156904A
Authority: JP
Inventors: 篤山中; 泰斎藤; 大典川又
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2013-07-29
Filing date: 2013-07-29
Publication date: 2017-05-31
Anticipated expiration: 2033-07-29
Also published as: US9317897B2; CN104349146A; US20150029377A1; JP2015027045A

Description

本技術は、固体撮像素子及びその駆動方法、並びに電子機器に関し、特に、撮影状態に応じた適切な信号処理を行うことができるようにした固体撮像素子及びその駆動方法、並びに電子機器に関する。

従来より、CCD（Charge Coupled Device）イメージセンサやCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子は、デジタルスチルカメラやデジタルビデオカメラなどに広く用いられている。

この種の固体撮像素子においては、カラーフィルタを用いた色分離を行いながら、可能な限り多くの光を取り入れる技術が検討されている。その一つの方法として、色情報を得るためのＲ（Red；赤）画素、Ｇ（Green；緑）画素、Ｂ（Blue；青）画素に加え、輝度情報を得るためのＷ（White；白）画素を用いる方法がある（例えば、特許文献１参照）。

また、固体撮像素子においては、信号を間引いて読み出して実質的な画素数を減らすことで、読み出し処理等を高速化する技術が検討されている。例えば、特許文献２には、Ｇ画素が市松状に配置され、残りの部分にＲ画素とＢ画素が配置されたカラーフィルタ配列を用いる場合に、間引き読み出しを行う画像処理装置が開示されている。

特開２００９−１１７９７９号公報特開２００５−２１０２１８号公報

しかしながら、特許文献１には、輝度情報を得るためにＷ画素を用いた技術が開示されているが、画素の配列の順番通りにしか信号を出力できない構成となっているため、信号を間引いて読み出すことができない。そのため、画素を読み出す速度が遅くなり、フレームレートを向上させることができない。

また、特許文献２に開示されたカラーフィルタ配列を採用した場合、信号の間引き読み出しを行うことができるが、１行おきに間引き読み出しを行うことが画質的に限界であり、２行以上の間引き読み出しを行うことができない。仮にそのような間引き読み出しを行うと間引き幅が大きいために、モアレの発生が目立つようになる可能性がある。

このようなことから、輝度成分が主成分となる画素を有する画素配列を用いた場合に、撮影状態に応じた適切な信号処理を実行できるようにすることが求められていた。

本技術はこのような状況に鑑みてなされたものであり、輝度成分が主成分となる画素を有する画素配列を用いた場合に、撮影状態に応じた適切な信号処理を行うことができるようにするものである。

本技術の一側面の固体撮像素子は、複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、前記画素アレイ部に配置された画素を読み出し駆動する画素駆動部と、前記第１の画素を読み出して得られるアナログの画素信号を、AD（Analog Digital）変換するAD変換部と、AD変換で得られるデジタルの画素情報を用いて、所定の重み付き加算処理を実行して出力画像の画素値を算出する信号処理部とを備え、前記第１の画素と前記第２の画素は、所定の画素単位で画素共有がなされ、前記画素駆動部は、前記第１の画素の読み出し駆動を行う際に、前記画素共有内の同一の色成分となる複数の前記第１の画素を読み出して得られるアナログの画素信号を、アナログ加算されるようにし、前記AD変換部は、複数設けられ、前記画素共有ごとに、垂直信号線を介して、複数の前記AD変換部のいずれかに接続され、前記信号処理部は、複数の前記AD変換部によるAD変換で得られるデジタルの画素情報に基づいて、水平方向、垂直方向、及び、斜め方向の少なくとも一方向の重み付き加算処理を実行し、前記画素駆動部は、輝度情報を所定の処理で用いる場合に、前記第２の画素の読み出し駆動を行い、前記第２の画素から画素情報が得られるようにする固体撮像素子である。

複数の前記AD変換部は、前記画素アレイ部に行列状に配置された画素に対し、列方向に対向するように設けられ、前記画素共有ごとに、列方向の垂直信号線を介して、複数の前記AD変換部のいずれかに接続される。

前記出力画像は、ベイヤー配列の画像であり、前記信号処理部は、ベイヤー配列の画像の画素値が得られるように重み付き加算処理を実行する。

前記画素アレイ部は、前記第２の画素が市松状に配置され、残りの部分に前記第１の画素が配置されており、前記画素共有として、複数の画素からなる所定の画素単位で、各画素の光電変換素子により蓄積された電荷を信号として読み出すために保持する浮遊拡散領域を共有して構成される。

前記画素駆動部は、前記画素共有内の同一の色成分となる複数の前記第１の画素から得られる電荷を、共通の前記浮遊拡散領域に保持させて同時に読み出されるようにする。

前記第１の画素は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色成分に対応する画素であり、前記第２の画素は、白（Ｗ）画素である。

本技術の一側面の駆動方法は、複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、前記画素アレイ部に配置された画素を読み出し駆動する画素駆動部と、前記第１の画素を読み出して得られるアナログの画素信号を、AD変換するAD変換部と、AD変換で得られるデジタルの画素情報を用いて、所定の重み付き加算処理を実行して出力画像の画素値を算出する信号処理部とを備え、前記第１の画素と前記第２の画素は、所定の画素単位で画素共有がなされ、前記画素駆動部は、前記第１の画素の読み出し駆動を行う際に、前記画素共有内の同一の色成分となる複数の前記第１の画素を読み出して得られるアナログの画素信号を、アナログ加算されるようにし、前記AD変換部は、複数設けられ、前記画素共有ごとに、垂直信号線を介して、複数の前記AD変換部のいずれかに接続され、前記信号処理部は、複数の前記AD変換部によるAD変換で得られるデジタルの画素情報に基づいて、水平方向、垂直方向、及び、斜め方向の少なくとも一方向の重み付き加算処理を実行し、前記画素駆動部は、輝度情報を所定の処理で用いる場合に、前記第２の画素の読み出し駆動を行い、前記第２の画素から画素情報が得られるようにする固体撮像素子の駆動方法において、前記画素駆動部が、前記画素共有内の複数の画素からなる所定の画素単位で、各画素の光電変換素子により蓄積された電荷を信号として読み出すために保持する浮遊拡散領域を共有するように画素を駆動するステップを含む駆動方法である。

本技術の一側面の電子機器は、複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、前記画素アレイ部に配置された画素を読み出し駆動する画素駆動部と、前記第１の画素を読み出して得られるアナログの画素信号を、AD変換するAD変換部と、AD変換で得られるデジタルの画素情報を用いて、所定の重み付き加算処理を実行して出力画像の画素値を算出する信号処理部とを備え、前記第１の画素と前記第２の画素は、所定の画素単位で画素共有がなされ、前記画素駆動部は、前記第１の画素の読み出し駆動を行う際に、前記画素共有内の同一の色成分となる複数の前記第１の画素を読み出して得られるアナログの画素信号を、アナログ加算されるようにし、前記AD変換部は、複数設けられ、前記画素共有ごとに、垂直信号線を介して、複数の前記AD変換部のいずれかに接続され、前記信号処理部は、複数の前記AD変換部によるAD変換で得られるデジタルの画素情報に基づいて、水平方向、垂直方向、及び、斜め方向の少なくとも一方向の重み付き加算処理を実行し、前記画素駆動部は、輝度情報を所定の処理で用いる場合に、前記第２の画素の読み出し駆動を行い、前記第２の画素から画素情報が得られるようにする固体撮像素子を搭載した電子機器である。

本技術の一側面の固体撮像素子及びその駆動方法、並びに電子機器においては、複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部に配置された画素が読み出し駆動され、第１の画素から得られるアナログの画素信号が、AD変換され、AD変換で得られるデジタルの画素情報を用いて、所定の重み付き加算処理を実行して出力画像の画素値が算出される。そして、第１の画素と第２の画素が、所定の画素単位で画素共有がなされ、第１の画素の読み出し駆動が行われる際に、画素共有内の同一の色成分となる複数の第１の画素を読み出して得られるアナログの画素信号が、アナログ加算され、画素共有ごとに、垂直信号線を介して、複数のAD変換部のいずれかに接続され、複数のAD変換部によるAD変換で得られるデジタルの画素情報に基づいて、水平方向、垂直方向、及び、斜め方向の少なくとも一方向の重み付き加算処理が実行され、輝度情報を所定の処理で用いる場合に、第２の画素の読み出し駆動が行われ、第２の画素から画素情報が得られる。

本技術の一側面によれば、撮影状態に応じた適切な信号処理を行うことができる。

本技術を適用したCMOSイメージセンサの一実施の形態を示す図である。第１の実施の形態における画素の読み出し駆動を説明する図である。第１の実施の形態における重み付き加算処理を説明する図である。第２の実施の形態における画素の読み出し駆動を説明する図である。第２の実施の形態における重み付き加算処理を説明する図である。第３の実施の形態における画素の読み出し駆動を説明する図である。第３の実施の形態における重み付き加算処理を説明する図である。第４の実施の形態における重み付き加算処理を説明する図である。第５の実施の形態における重み付き加算処理を説明する図である。第６の実施の形態における重み付き加算処理を説明する図である。撮像処理を説明するフローチャートである。本技術を適用した電子機器の一実施の形態を示す図である。

以下、図面を参照しながら本技術の実施の形態について説明する。

＜第１の実施の形態＞

（固体撮像素子の構成例）
図１は、本技術を適用したCMOSイメージセンサの一実施の形態を示す図である。

図１のCMOSイメージセンサ１００は、固体撮像素子の一例である。図１に示すように、CMOSイメージセンサ１００は、光学レンズ１０１、画素アレイ部１０２、画素駆動部１０３、AD変換部１０４、及び、信号処理回路部１０５から構成される。

画素アレイ部１０２には、フォトダイオード（PD）を有する単位画素（以下、単に「画素」という場合もある）が行列状に２次元配置されている。画素アレイ部１０２では、輝度成分が主成分となるＷ画素が市松状に配置され、残りの部分に、複数の色成分の各色成分に対応するＲ画素、Ｇ画素、Ｂ画素が配置されている。ただし、図１の配置例では、Ｒ画素又はＢ画素の数よりもＧ画素の数が多く配置されている。

また、各単位画素において、フォトダイオードは、光学レンズ１０１により集光された光の光量に応じた電荷量の電荷を発生して内部に蓄積する。フォトダイオード（PD）により蓄積された電荷は、浮遊拡散領域（FD：Floating Diffusion）に転送される。浮遊拡散領域（FD）に保持された電荷は、画素信号として読み出される。

画素アレイ部１０２ではさらに、行列状の画素配列に対して行ごとに画素駆動線が画素行の画素の配列方向に沿って形成され、列ごとに垂直信号線が画素列の画素の配列方向に沿って形成されている。画素駆動線の一端は、画素駆動部１０３の各行に対応した出力端に接続されている。また、垂直信号線の一端は、AD変換部１０４の各列に対応した出力端に接続されている。

画素駆動部１０３は、画素アレイ部１０２に配置された各画素を、所定の方式で読み出し駆動する。画素駆動部１０３によって駆動された画素行の各単位画素から出力される画素信号は、垂直信号線の各々を介してAD変換部１０４に供給される。

AD変換部１０４は、垂直信号線を介して入力されたアナログの画素信号をAD（Analog Digital）変換し、それにより得られるデジタル信号を信号処理回路部１０５に供給する。

信号処理回路部１０５は、AD変換部１０４から供給されるデジタルの画素信号に、所定の信号処理を施すことで、出力画像の画素値を算出し、後段の回路などに出力する。この信号処理では、例えば、水平方向、垂直方向、及び、斜め方向の少なくとも一方向の重み付き加算処理が実行される。

CMOSイメージセンサ１００は、以上のように構成される。

（画素の読み出し駆動例）
図２は、第１の実施の形態における画素の読み出し駆動を説明する図である。

図２においては、図１の画素アレイ部１０２に行列状に配置される複数の画素のうち、４列分の画素の一部を抜き出して、図中の左側から右側に向かう方向を時間の方向として時系列に並べている。また、画素アレイ部１０２においては、水平方向の２画素と垂直方向の４画素からなる８画素（４×２画素）単位で画素共有がなされており、画素共有内の８画素（４つのＷ画素、２つのＧ画素、１つのＲ画素とＢ画素）における各フォトダイオード（PD）により、１つの浮遊拡散領域（FD）が共有されている。

すなわち、図２Ａでは、共有された画素を単位とした場合の１行目と２行目の0.5秒後と、1秒後の状態であって、各画素共有内の画素のうち、ハッチングが施された画素が読み出されることを示している。

なお、以下の説明では、画素アレイ部１０２において、共有された画素のまとまりを、画素共有（ｉ，ｊ）と記述して説明する。ただし、ｉ（ｉは１以上の整数）は、共有された画素を単位とした行を表し、ｊ（ｊは１以上の整数）は、共有された画素を単位とした列を表している。

また、図２Ａには、図１のAD変換部１０４が図示されている。ここでは、図中の上側と下側に、NorthとSouthの２個のADC（Analog Digital Converter）が設けられている。そして、画素共有ごとに、垂直方向の垂直信号線を介してNorth ADC又はSouth ADCに接続されている。図２Ａの例では、奇数行目の画素共有はNorth ADCに接続される一方、偶数行目の画素共有はSouth ADCに接続されている。また、各画素共有は、水平方向の画素駆動線を介して、図１の画素駆動部１０３と接続されている。

図２Ａに示すように、0.5秒間に行われる１回目のAD変換では、North ADCに接続された垂直信号線によって、画素共有（１，１）内のＢ画素と、画素共有（１，２）内のＲ画素が読み出される。また、South ADCに接続された垂直信号線によって、画素共有（２，１）内のＢ画素と、画素共有（２，２）内のＲ画素が読み出される。そして、North ADCとSouth ADCにおいては、Ｂ画素とＲ画素のそれぞれから読み出されたアナログの画素信号がAD変換される。

また、１回目のAD変換終了後、次の0.5秒間に行われる２回目のAD変換ではNorth ADCに接続された垂直信号線によって、画素共有（１，１）内の２つのＧ画素と、画素共有（１，２）内の２つのＧ画素が読み出される。また、South ADCに接続された垂直信号線によって、画素共有（２，１）内の２つのＧ画素と、画素共有（２，２）内の２つのＧ画素が読み出される。そして、North ADCとSouth ADCにおいては、Ｇ画素のそれぞれから読み出されたアナログの画素信号がAD変換される。

なお、共有された画素は、共通の浮遊拡散領域（FD）を用いるので、２回目のAD変換では、画素共有内の２つのＧ画素のフォトダイオード（PD）により蓄積された電荷が同時に、１つの浮遊拡散領域（FD）に転送され、垂直信号線を介して、画素信号として同時に読み出されることになる。

また、上述した説明では、１行目と２行目の画素共有のうち、１列目と２列目の画素共有内の画素の読み出しを例に説明したが、３列目以降の画素共有内についても同様に画素の読み出しが行われる。また、上述した説明では、１行目と２行目の画素共有内の画素の読み出しを例に説明したが、図２Ｂに示すように、３行目以降の画素共有内についても同様に画素の読み出しが行われる。

このように、画素アレイ部１０２では、Ｗ画素を市松状に配置し、残りの部分に、Ｒ画素、Ｇ画素、Ｂ画素を配置する画素配列を採用しているが、輝度成分が主成分となるＷ画素は読み出さず、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、Ｂ画素のみが読み出されることになる。そして、各色成分の画素から得られるアナログの画素信号はAD変換され、デジタル信号として信号処理回路部１０５に供給される。

また、AD変換部１０４としてNorth ADCとSouth ADCを設けて、共有された画素をNorth ADCとSouth ADCのいずれか一方のADCに垂直信号線を介して接続することで、１ライン分の画素を読み出す時間は倍速となる。その結果、画素アレイ部１０２に行列状に配置される複数の画素を高速に読み出すことが可能となる。

（重み付き加算処理の例）
図３は、第１の実施の形態における重み付き加算処理を説明する図である。

第１の実施の形態においては、図１の信号処理回路部１０５は、水平重み付き加算回路部２０１及び垂直重み付き加算回路部２０２から構成される。

水平重み付き加算回路部２０１は、AD変換部１０４から供給されるデジタルの画素信号に対して、水平方向の重み付き加算処理を実行する（Ｓ１１）。

図３に示すように、水平重み付き加算回路部２０１には、水平方向の重み付き加算処理の処理内容が示されており、８×８の四角は、AD変換の結果得られる各色成分の画素の画素信号に対応している。

なお、図３のステップＳ１１の画素配置では、３行目と７行目にのみ、各色成分の画素を示しているが、これは説明を分かりやすくするために、図２に示した８画素ごとの画素共有に対応させたものである。従って、実際には、各行に各色成分の画素が配置されることになる。また、以下の説明では、この行列状に配置された画素を、画素（ｍ，ｎ）と記述して説明する。ただし、ｍ（ｍは整数）は行を表し、ｎ（ｎは整数）は列を表している。

例えば、３行目には、Ｂ，Ｇ，Ｒ，Ｇ，・・・の各色成分の画素が順に並んでいるが、Ｂ画素（３，１）の画素信号は、図２の１回目のAD変換により、画素共有（１，１）内のＢ画素から読み出され、AD変換された画素信号に対応している。また、Ｇ画素（３，２）の画素信号は、図２の２回目のAD変換により、画素共有（１，１）内の２つのＧ画素から同時に読み出され、AD変換された画素信号に対応している。

同様に、Ｒ画素（３，３）の画素信号は、図２の１回目のAD変換により、画素共有（１，２）内のＲ画素から読み出され、AD変換された画素信号に対応している。また、Ｇ画素（３，４）の画素信号は、図２の２回目のAD変換により、画素共有（１，２）内の２つのＧ画素から同時に読み出され、AD変換された画素信号に対応している。

なお、繰り返しになるので説明は省略するが、３行目においてＢ画素（３，５）以降の各列の画素についても同様の関係を有している。また、７行目以降のＢ，Ｇ，Ｒ，Ｇ，・・・の各色成分の画素についても同様の関係を有している。

ここで、水平重み付き加算回路部２０１は、同一行のＲ画素同士とＢ画素同士をそれぞれ、水平方向に１：３となるように重み付き加算を行う。

具体的には、例えば、Ｂ画素（３，１）とＢ画素（３，５）を、水平方向に１：３で重み付き加算すると、Ｇ画素（３，４）の位置に、重み付き加算されたＢ画素が重ね合わされる。また、例えば、Ｒ画素（３，３）とＲ画素（３，７）を、水平方向に１：３で重み付き加算すると、Ｇ画素（３，６）の位置に、重み付き加算されたＲ画素が重ね合わされる。

また、７行目のＢ，Ｇ，Ｒ，Ｇ，・・・の各色成分の画素についても同様に、Ｒ画素同士とＢ画素同士が１：３で、水平方向に重み付き加算される。

このように、同一行のＲ画素同士とＢ画素同士をそれぞれ、水平方向に１：３となるように重み付き加算を行うと、Ｇ画素の位置に、重み付き加算されたＲ画素又はＢ画素が重ね合わされることになる。なお、Ｇ画素の位置には、Ｒ画素又はＢ画素が重ね合わされるが、Ｇ画素自体については、水平方向の重み付き加算は行われないことになる。

そして、処理対象となる画素について、このような水平方向の重み付き加算処理を繰り返すことで、水平方向の重み付き加算処理（Ｓ１１）は終了する。

垂直重み付き加算回路部２０２は、水平重み付き加算回路部２０１からの出力（Ｓ１２の画素配列）が、ベイヤー配列の画素の並びになるように、垂直方向の重み付き加算処理を実行する（Ｓ１２乃至Ｓ１４）。

図３に示すように、垂直重み付き加算回路部２０２には、垂直方向の重み付き加算の処理内容が示されている。Ｓ１２の画素配列では、上述した水平方向の重み付き加算処理（Ｓ１１）により、３行目と７行目における偶数列のＧ画素の位置に、Ｒ画素又はＢ画素が重ね合わされている（図中の「Ｒ／Ｇ」又は「Ｂ／Ｇ」）。

例えば、Ｒ／Ｇ画素（３，２）のＧ画素と、Ｒ／Ｇ画素（７，２）のＧ画素とを、垂直方向に１：１で均等に加算することで（Ｓ１２）、Ｇ画素（５，２）が得られることになる（Ｓ１３）。また、Ｒ／Ｇ画素（３，２）及びＲ／Ｇ画素（７，２）の位置では現在の位置情報を取得して、Ｇ画素に重ね合わせたＲ画素をそのまま利用することで、垂直方向の重み付き加算を行うことなく、Ｒ画素が得られる（Ｓ１３）。

また、Ｂ／Ｇ画素（３，４）とＢ／Ｇ画素（７，４）とを、垂直方向に１：１で均等に加算することで（Ｓ１２）、Ｂ画素（５，４）が得られることになる（Ｓ１３）。また、Ｂ／Ｇ画素（３，４）及びＢ／Ｇ画素（７，４）の位置では現在の位置情報を取得して、Ｂ画素が重ね合わされたＧ画素をそのまま利用することで、垂直方向の重み付き加算を行うことなく、Ｇ画素が得られる（Ｓ１３）。

このように、同一列のＲ／Ｇ画素同士を、Ｇ画素を用いて垂直方向に１：１となるように均等に加算することで、その中間位置にＧ画素が得られる。また、Ｒ／Ｇ画素の位置ではＲ画素をそのまま用いることで、Ｒ画素が得られることになる。一方、同一列のＢ／Ｇ画素同士を、Ｂ画素を用いて垂直方向に１：１となるように均等に加算することで、その中間位置にＢ画素が得られることになる。また、Ｂ／Ｇ画素の位置ではＧ画素をそのまま用いることで、Ｇ画素が得られることになる。

このような重み付き加算処理が繰り返されることで、水平重み付き加算回路部２０１からの出力（Ｓ１２の画素配列）が、ベイヤー配列の画素の配置になる（Ｓ１２，Ｓ１３）。

すなわち、図３の信号処理回路部１０５においては、入力画素がベイヤー配列に配置された画素の並びになるように、水平重み付き加算回路部２０１によって水平方向の重み付き加算処理（Ｓ１１）が行われたあと、垂直重み付き加算回路部２０２によって垂直方向の重み付き加算処理（Ｓ１２，Ｓ１３）が行われる。そして、信号処理回路部１０５では、ベイヤー配列に配置された画素が得られ（Ｓ１４）、その画素値が後段の回路などに出力される。

以上、第１の実施の形態について説明した。第１の実施の形態では、輝度成分が主成分となるＷ画素を用いずに、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、Ｂ画素のみを用いて、水平方向及び垂直方向の重み付き加算処理が行われ、ベイヤー配列に配置された画素の画素値が出力される。その結果、出力された画素値から得られる撮像画像では、偽色の抑制された画質を実現することができる。

また、図２の画素の読み出し駆動で説明したように、垂直方向では画素を、４画素に１画素しか読み出さず、垂直方向の画素数を減らすことができるので、高速に読み出すことができる。また、AD変換部１０４としてNorth ADCとSouth ADCを設けているため、１ライン分の画素を読み出す速度を向上させることができるので、フレームレートを向上させることができる。さらに、画角の損失がなく、高フレームレートが実現でき、かつ画素の読み出しの間引き間隔に起因するモアレの発生を抑制することができる。

＜第２の実施の形態＞

（固体撮像素子の構成例）
次に、第２の実施の形態について説明する。第２の実施の形態において、固体撮像素子の構成は、図１のCMOSイメージセンサ１００と同様であるため、その説明は省略する。

（画素の読み出し駆動例）
図４は、第２の実施の形態における画素の読み出し駆動を説明する図である。

図４においては、図２と同様に、図１の画素アレイ部１０２に行列状に配置される画素が、８画素（４×２画素）単位で画素共有されている。また、図１のAD変換部１０４としてNorth ADCとSouth ADCが設けられている点も同様である。

図４の画素の読み出し駆動においては、１回目のAD変換で、画素共有内のＢ画素とＲ画素が読み出され、２回目のAD変換で、Ｇ画素が読み出される点は、図２の画素の読み出し駆動と同様である。一方、図４の画素の読み出し駆動では、２回目のAD変換で、図２の画素の読み出し駆動のようにＧ画素が２画素同時に読み出されるのではなく、Ｇ画素が１画素だけ読み出される点が異なっている。

（重み付き加算処理の例）
図５は、第２の実施の形態における重み付き加算処理を説明する図である。

第２の実施の形態においては、図１の信号処理回路部１０５は、水平重み付き加算回路部２１１及び垂直重み付き加算回路部２１２から構成される。

水平重み付き加算回路部２１１は、AD変換部１０４から供給されるデジタルの画素信号に対して、水平方向の重み付き加算処理を実行する（Ｓ２１）。

図５に示すように、水平重み付き加算回路部２１１には、水平方向の重み付き加算処理の処理内容が示されている。

例えば、３行目には、１列おきにＢ画素とＲ画素が交互に繰り返し並んでいるが、Ｂ画素（３，１）の画素信号は、図４の１回目のAD変換により、画素共有（１，１）内のＢ画素から読み出され、AD変換された画素信号に対応している。また、Ｒ画素（３，３）の画素信号は、図４の１回目のAD変換により、画素共有（１，２）内のＲ画素から読み出され、AD変換された画素信号に対応している。

また、例えば、４行目には、Ｇ画素が１列おきに繰り返し並んでいるが、Ｇ画素（４，２）の画素信号は、図４の２回目のAD変換により、画素共有（１，１）内の１つのＧ画素から読み出され、AD変換された画素信号に対応している。また、Ｇ画素（４，４）の画素信号は、図４の２回目のAD変換により、画素共有（１，２）内の１つのＧ画素から読み出され、AD変換された画素信号に対応している。

なお、繰り返しになるので説明は省略するが、他の画素についても同様の関係を有している。

ここで、水平重み付き加算回路部２１１は、同一行のＲ画素同士とＢ画素同士をそれぞれ、水平方向に１：３となるように重み付き加算を行う。

具体的には、例えば、Ｂ画素（３，１）とＢ画素（３，５）を、水平方向に１：３で重み付き加算すると、Ｂ画素（３，４）が得られる。また、例えば、Ｒ画素（３，３）とＲ画素（３，７）を、水平方向に１：３で重み付き加算すると、Ｒ画素（３，６）が得られる。

このように、同一行のＲ画素同士とＢ画素同士をそれぞれ、水平方向に１：３となるように重み付き加算を行うと、Ｒ画素とＢ画素が得られることになる。なお、Ｇ画素については、水平方向の重み付き加算は行われず、現在の位置情報が取得され、垂直重み付き加算回路部２１２においてそのまま利用されることになる。

そして、処理対象のなる画素について、このような水平方向の重み付き加算処理を繰り返すことで、水平方向の重み付き加算処理（Ｓ２１）は終了する。

垂直重み付き加算回路部２１２は、水平重み付き加算回路部２１１からの出力（Ｓ２２の画素配列）がベイヤー配列の画素の並びになるように、垂直方向の重み付き加算処理を実行する（Ｓ２２乃至Ｓ２４）。

図５に示すように、垂直重み付き加算回路部２１２には、垂直方向の重み付き加算の処理内容が示されている。Ｓ２２の画素配列では、上述した水平方向の重み付き加算処理（Ｓ２１）により、３行目と７行目には、Ｇ画素と同一の列上に、１列おきにＲ画素とＢ画素が交互に配置されている。

例えば、Ｒ画素（３，２）とＲ画素（７，２）とを、垂直方向に３：１で重み付き加算することで（Ｓ２２）、Ｒ画素（４，２）が得られることになる（Ｓ２３）。また、Ｂ画素（３，４）とＢ画素（７，４）とを、垂直方向に１：３で重み付き加算することで（Ｓ２２）、Ｂ画素（６，４）が得られることになる（Ｓ２３）。

また、４行目と８行目には、Ｇ画素が１列おきに配置されているので、Ｇ画素（４，２）とＧ画素（８，２）とを、垂直方向に１：１で均等に加算することで（Ｓ２２）、Ｇ画素（６，２）が得られる（Ｓ２３）。また、Ｇ画素（４，４）及びＧ画素（８，４）の位置ではＧ画素をそのまま利用することで、垂直方向の重み付き加算を行うことなく、Ｇ画素が得られる（Ｓ２３）。

このように、同一列のＲ画素同士を垂直方向に３：１に重み付き加算し、同一列のＢ画素同士を垂直方向に１：３で重み付き加算することで、Ｒ画素及びＢ画素が得られる。また、画素が配列された列のうち、奇数列のＧ画素は、垂直方向に１：１で均等に加算され、偶数列のＧ画素は、現在の位置情報が取得され、そのまま用いられることになる。

このような重み付き加算処理が繰り返されることで、水平重み付き加算回路部２１１からの出力（Ｓ２２の画素配列）が、ベイヤー配列の画素の配置になる（Ｓ２２，Ｓ２３）。

すなわち、図５の信号処理回路部１０５においては、入力画素がベイヤー配列に配置された画素の並びになるように、水平重み付き加算回路部２１１によって水平方向の重み付き加算処理（Ｓ２１）が行われたあと、垂直重み付き加算回路部２１２によって垂直方向の重み付き加算処理（Ｓ２２，Ｓ２３）が行われる。そして、信号処理回路部１０５では、ベイヤー配列に配置された画素が得られ（Ｓ２４）、その画素値が後段の回路などに出力される。

以上、第２の実施の形態について説明した。第２の実施の形態では、輝度成分が主成分となるＷ画素を用いずに、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、Ｂ画素のみを用いて、水平方向及び垂直方向の重み付き加算処理が行われ、ベイヤー配列に配置された画素の画素値が出力される。その結果、出力された画素値から得られる撮像画像では、偽色の抑制された画質を実現することができる。

また、図４の画素の読み出し駆動においては、図２の画素の読み出し駆動と比べて、２回目のAD変換で、Ｇ画素が２画素同時に読み出されるのではなく、１画素だけ読み出されるので、図２の画素の読み出し駆動よりもさらに高速に読み出すことができる。また、AD変換部１０４としてNorth ADCとSouth ADCを設けることで、１ライン分の画素を読み出す速度を向上させることができる。その結果、フレームレートと、読み出し速度の向上を両立させて、高い性能を維持することができる。

＜第３の実施の形態＞

（固体撮像素子の構成例）
次に、第３の実施の形態について説明する。第３の実施の形態において、固体撮像素子の構成は、図１のCMOSイメージセンサ１００と同様であるため、その説明は省略する。

（画素の読み出し駆動例）
図６は、第３の実施の形態における画素の読み出し駆動を説明する図である。

図６においては、図２と同様に、図１の画素アレイ部１０２に行列状に配置される画素が、８画素（４×２画素）単位で画素共有されている。また、図１のAD変換部１０４としてNorth ADCとSouth ADCが設けられている点も同様である。

図６の画素の読み出し駆動においては、１回目のAD変換で、画素共有内のＢ画素とＲ画素が読み出され、２回目のAD変換で、Ｇ画素が読み出される点は、図２及び図４の画素の読み出し駆動と同様である。一方、図６の画素の読み出し駆動では、図２及び図４の画素の読み出し駆動では読み出されていなかったＲ画素、Ｇ画素、Ｂ画素についても読み出される点が異なっている。

このように、図６の画素の読み出し駆動では、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、及び、Ｂ画素、すなわち、輝度成分が主成分となるＷ画素以外の画素を全て読み出すことになる。

（重み付き加算処理の例）
図７は、第３の実施の形態における重み付き加算処理を説明する図である。

第３の実施の形態においては、図１の信号処理回路部１０５は、重み付き加算回路部２２１及びベイヤー出力回路部２２２から構成される。

重み付き加算回路部２２１は、AD変換部１０４から供給されるデジタルの画素信号に対して、重み付き加算処理を実行する（Ｓ３１）。

図７に示すように、重み付き加算回路部２２１には、重み付き加算処理の処理内容が示されている。

例えば、１行目には、１列おきにＲ画素とＢ画素が交互に繰り返し並んでいるが、Ｒ画素（１，１）の画素信号は、図６の１回目のAD変換により、画素共有（１，１）内のＲ画素から読み出され、AD変換された画素信号に対応している。また、Ｂ画素（１，３）の画素信号は、図６の１回目のAD変換により、画素共有（１，２）内のＢ画素から読み出され、AD変換された画素信号に対応している。

また、例えば、２行目には、Ｇ画素が１列おきに繰り返し並んでいるが、Ｇ画素（２，２）の画素信号は、図６の２回目のAD変換により、画素共有（１，１）内のＧ画素から読み出され、AD変換された画素信号に対応している。また、Ｇ画素（２，４）の画素信号は、図６の２回目のAD変換により、画素共有（１，２）内のＧ画素から読み出され、AD変換された画素信号に対応している。

さらに、例えば、３行目には、１列おきにＢ画素とＲ画素が交互に繰り返し並んでいるが、Ｂ画素（３，１）の画素信号は、図６の１回目のAD変換により、画素共有（１，１）内のＢ画素から読み出され、AD変換された画素信号に対応している。また、Ｒ画素（３，３）の画素信号は、図６の１回目のAD変換により、画素共有（１，２）内のＲ画素から読み出され、AD変換された画素信号に対応している。

また、例えば、４行目には、Ｇ画素が１列おきに繰り返し並んでいるが、Ｇ画素（４，２）の画素信号は、図６の２回目のAD変換により、画素共有（１，１）内のＧ画素から読み出され、AD変換された画素信号に対応している。また、Ｇ画素（４，４）の画素信号は、図６の２回目のAD変換により、画素共有（１，２）内のＧ画素から読み出され、AD変換された画素信号に対応している。

ここで、重み付き加算回路部２２１は、１行目と３行目におけるＲ画素を斜め方向に１：１で均等に加算する（Ｓ３１）。具体的には、例えば、Ｒ画素（１，１）とＲ画素（３，３）を、斜め方向に１：１で均等に加算すると、Ｒ画素（２，２）が得られる。また、例えば、Ｒ画素（１，５）とＲ画素（３，７）を、斜め方向に１：１で均等に加算すると、Ｒ画素（２，６）が得られる。

また、重み付き加算回路部２２１は、３行目と５行目におけるＢ画素を斜め方向に１：１で均等に加算する（Ｓ３１）。具体的には、例えば、Ｂ画素（３，５）とＢ画素（５，３）を、斜め方向に１：１で均等に加算すると、Ｂ画素（４，４）が得られる。また、例えば、Ｂ画素（３，９）とＢ画素（５，７）を、斜め方向に１：１で均等に加算すると、Ｂ画素（４，８）が得られる。

また、重み付き加算回路部２２１は、注目しているＧ画素とそのＧ画素の周辺の４つのＧ画素を、４：１：１：１：１となるように重み付き加算する（Ｓ３１）。

具体的には、例えば、Ｇ画素（２，４）を中心にした十字方向の重み付き加算を行う場合、Ｇ画素（２，４）と、その周辺に配置されたＧ画素（２，２）、Ｇ画素（２，６）、Ｇ画素（０，４）、Ｇ画素（４，４）とを、４：１：１：１：１で重み付き加算すると、Ｇ画素（２，４）が得られる。同様に、Ｇ画素（４，２）についても十字方向の重み付き加算が行われ、Ｇ画素（４，２）が得られる。

そして、処理対象となる画素について、このような重み付き加算処理が繰り返されることで、入力画素（Ｓ３１の画素配列）がベイヤー配列の画素の配置になり、重み付き加算処理（Ｓ３１）は終了する。

図７に示すように、ベイヤー出力回路部２２２には、ベイヤー出力の処理内容が示されている。Ｓ３２の画素配列では、上述した重み付き加算処理（Ｓ３１）によって、２行目と６行目には、１列おきにＲ画素とＧ画素が交互に繰り返し並べられ、４行目と８行目には、１列おきにＧ画素とＢ画素が交互に繰り返し並べられている。この画素の配列はベイヤー配列になっているので、ベイヤー出力回路部２２２は、それらの画素の画素値を、後段の回路などに出力する（Ｓ３３）。

すなわち、図７の信号処理回路部１０５においては、入力画素がベイヤー配列に配置された画素の並びになるように、重み付き加算回路部２２１によって斜め方向及び十字方向の重み付き加算処理（Ｓ３１）が行われたあと、ベイヤー出力回路部２２２によって、ベイヤー配列に配置された画素の画素値が後段の回路などに出力される（Ｓ３２，Ｓ３３）。

以上、第３の実施の形態について説明した。第３の実施の形態では、輝度成分が主成分となるＷ画素を用いずに、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、Ｂ画素のみを用いて、斜め方向及び十字方向の重み付き加算処理が行われ、ベイヤー配列に配置された画素の画素値が出力される。その結果、出力された画素値から得られる撮像画像では、偽色の抑制された画質を実現することができる。

また、図６の画素の読み出し駆動においては、図２及び図４の画素の読み出し駆動では読み出されていなかったＲ画素、Ｇ画素、Ｂ画素についても読み出しており、複数の色成分の各色成分に対応した画素、すなわち、輝度成分が主成分となるＷ画素以外の画素を全て読み出している。その結果、より多くの色情報が取得されるので、出力された画素値から得られる撮像画像では、より画質を向上させることができる。

＜第４の実施の形態＞

（固体撮像素子の構成例）
次に、第４の実施の形態について説明する。第４の実施の形態において、固体撮像素子の構成は、図１のCMOSイメージセンサ１００と同様であるため、その説明は省略する。

（画素の読み出し駆動例）
第４の実施の形態において、画素の読み出し駆動は、図６の画素の読み出し駆動と同様であるため、その説明は省略する。

（重み付き加算処理の例）
図８は、第４の実施の形態における重み付き加算処理を説明する図である。

第４の実施の形態においては、図１の信号処理回路部１０５は、重み付き加算回路部２３１及びベイヤー出力回路部２３２から構成される。

図８に示すように、重み付き加算回路部２３１には、重み付き加算処理の処理内容が示されている。ただし、第４の実施の形態においては、図６の画素の読み出し駆動を行っているため、重み付き加算回路部２３１に入力される画素の配置は、図７の重み付き加算回路部２２１に入力される画素の配置に対応している。

ここで、重み付き加算回路部２３１は、１行目と３行目におけるＲ画素を斜め方向に１：１で均等に加算する（Ｓ４１）。具体的には、例えば、Ｒ画素（１，１）とＲ画素（３，３）を、斜め方向に１：１で均等に加算すると、Ｒ画素（２，２）が得られる。また、例えば、Ｒ画素（１，５）とＲ画素（３，７）を、斜め方向に１：１で均等に加算すると、Ｒ画素（２，６）が得られる。

また、重み付き加算回路部２３１は、３行目と５行目におけるＢ画素を斜め方向に１：１で均等に加算する（Ｓ４１）。具体的には、例えば、Ｂ画素（３，５）とＢ画素（５，３）を、斜め方向に１：１で均等に加算すると、Ｂ画素（４，４）が得られる。また、例えば、Ｂ画素（３，９）とＢ画素（５，７）を、斜め方向に１：１で均等に加算すると、Ｂ画素（４，８）が得られる。

また、重み付き加算回路部２３１においては、例えばＧ画素（２，４）やＧ画素（４，２）をそのまま利用することで、重み付き加算を行うことなく、Ｇ画素（２，４）やＧ画素（４，２）が得られる。

すなわち、重み付き加算回路部２３１は、図７の重み付き加算回路部２２１と比べて、Ｒ画素とＢ画素の重み付き加算を同様に行っているが、Ｇ画素については、重み付き加算処理を行わずに、そのまま利用している点が異なっている。

そして、処理対象となる画素について、このような重み付き加算処理が繰り返されることで、入力画素（Ｓ４１の画素配列）がベイヤー配列の画素の配置になり、重み付き加算処理（Ｓ４１）は終了する。

ベイヤー出力回路部２３２は、図７のベイヤー出力回路部２２２と同様に、ベイヤー配列に配置された画素の画素値を、後段の回路などに出力する（Ｓ４２，Ｓ４３）。

すなわち、図８の信号処理回路部１０５においては、入力画素がベイヤー配列に配置された画素の並びになるように、重み付き加算回路部２３１によって斜め方向の重み付き加算処理（Ｓ４１）が行われたあと、ベイヤー出力回路部２３２によって、ベイヤー配列に配置された画素の画素値が後段の回路などに出力される（Ｓ４２，Ｓ４３）。

以上、第４の実施の形態について説明した。第４の実施の形態では、輝度成分が主成分となるＷ画素を用いずに、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、Ｂ画素のみを用いて、斜め方向の重み付き加算処理が行われ、ベイヤー配列に配置された画素の画素値が出力される。その結果、出力された画素値から得られる撮像画像では、偽色の抑制された画質を実現することができる。

さらに、図８の重み付き加算処理では、図７の重み付き加算処理と比べて、Ｇ画素に対する重み付き加算処理を行っていないため、より解像度の向上につなげることができる。

＜第５の実施の形態＞

（固体撮像素子の構成例）
次に、第５の実施の形態について説明する。第５の実施の形態において、固体撮像素子の構成は、図１のCMOSイメージセンサ１００と同様であるため、その説明は省略する。

（画素の読み出し駆動例）
第５の実施の形態において、画素の読み出し駆動は、図２の画素の読み出し駆動と同様であるため、その説明は省略する。

（重み付き加算処理の例）
図９は、第５の実施の形態における重み付き加算処理を説明する図である。

第５の実施の形態においては、図１の信号処理回路部１０５は、水平重み付き加算回路部２４１及びベイヤー出力回路部２４２から構成される。

図９に示すように、水平重み付き加算回路部２４１には、水平方向の重み付き加算処理の処理内容が示されている。ただし、第５の実施の形態においては、図２の画素の読み出し駆動を行っているため、水平重み付き加算回路部２４１に入力される画素の配置は、図３の水平重み付き加算回路部２０１に入力される画素の配置に対応している。

ここで、水平重み付き加算回路部２４１は、ベイヤー配列の画素の並びになるように、隣り合うＧ画素を水平方向に均等に加算する一方、Ｒ画素とＢ画素をそのまま利用する（Ｓ５１）。

具体的には、例えば、Ｒ画素（３，３）をそのまま利用することで、重み付き加算をすることなく、Ｒ画素（３，３）が得られる。また、Ｇ画素（３，６）とＧ画素（３，８）を、水平方向に１：１で均等に加算すると、Ｇ画素（３，７）が得られる。

また、Ｇ画素（７，２）とＧ画素（７，４）を、水平方向に１：１で均等に加算すると、Ｇ画素（７，３）が得られる。さらに、Ｂ画素（７，５）をそのまま利用することで、重み付き加算をすることなく、Ｂ画素（７，５）が得られる。

そして、処理対象となる画素について、このような重み付き加算処理などを繰り返すことで、入力画素（Ｓ５１の画素配列）がベイヤー配列の画素の配置になり、水平方向の重み付き加算処理（Ｓ５１）は終了する。

ベイヤー出力回路部２４２は、図７のベイヤー出力回路部２２２等と同様に、ベイヤー配列に配置された画素の画素値を、後段の回路などに出力する（Ｓ５２，Ｓ５３）。

すなわち、図９の信号処理回路部１０５においては、入力画素がベイヤー配列に配置された画素の並びになるように、水平重み付き加算回路部２４１によって水平方向の重み付き加算処理（Ｓ５１）が行われたあと、ベイヤー出力回路部２４２によって、ベイヤー配列に配置された画素の画素値が後段の回路などに出力される（Ｓ５２，Ｓ５３）。

以上、第５の実施の形態について説明した。第５の実施の形態では、輝度成分が主成分となるＷ画素を用いずに、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、Ｂ画素のみを用いて、水平方向の重み付き加算処理が行われ、ベイヤー配列に配置された画素の画素値が出力される。その結果、出力された画素値から得られる撮像画像では、偽色の抑制された画質を実現することができる。

また、図９の重み付き加算処理では、Ｒ画素とＢ画素に対する重み付き加算処理を行っていないため、より解像度の向上につなげることができる。さらに、図９の重み付き加算処理では、Ｇ画素については隣り合う画素同士で水平方向に均等に加算する処理を行い、Ｒ画素とＢ画素については画素情報を得るのみの処理を行うので演算量が少なく、その結果、消費電力を低減することができる。

＜第６の実施の形態＞

最後に、第６の実施の形態について説明する。第６の実施の形態において、固体撮像素子の構成は、図１のCMOSイメージセンサ１００と同様であるため、その説明は省略する。

（画素の読み出し駆動例）
第６の実施の形態において、画素の読み出し駆動は、図２の画素の読み出し駆動と同様であるため、その説明は省略する。

（重み付き加算処理の例）
図１０は、第６の実施の形態における重み付き加算処理を説明する図である。

第６の実施の形態においては、図１の信号処理回路部１０５は、水平重み付き加算回路部２５１及び重み付き加算回路部２５２から構成される。

図１０に示すように、水平重み付き加算回路部２５１には、水平方向の重み付き加算処理の処理内容が示されている。ただし、第６の実施の形態においては、図２の画素の読み出し駆動を行っているため、水平重み付き加算回路部２５１に入力される画素の配置は、図３の水平重み付き加算回路部２０１に入力される画素の配置に対応している。

ここで、水平重み付き加算回路部２５１は、隣り合うＧ画素を水平方向に均等に加算する一方、Ｒ画素とＢ画素をそのまま利用する（Ｓ６１）。

具体的には、例えば、Ｂ画素（３，１）、Ｒ画素（３，３）、Ｂ画素（３，５）、Ｒ画素（３，７）をそのまま利用することで、重み付き加算をすることなく、Ｂ画素（３，１）、Ｒ画素（３，３）、Ｂ画素（３，５）、Ｒ画素（３，７）が得られる。

また、Ｇ画素（３，２）とＧ画素（３，４）を、水平方向に１：１で均等に加算すると、Ｒ画素（３，３）の位置に、重み付き加算されたＧ画素が重ね合わされる。同様に、Ｇ画素（３，６）とＧ画素（３，８）を、水平方向に１：１で均等に加算すると、Ｒ画素（３，７）の位置に、重み付き加算されたＧ画素が重ね合わされる。

また、７行目のＢ，Ｇ，Ｒ，Ｇ，・・・の各色成分の画素についても同様に、隣り合うＧ画素を水平方向に均等に加算する一方、Ｒ画素とＢ画素には重み付き加算処理を施さずにそのまま利用することで、Ｒ画素とＢ画素が得られ、さらにＧ画素はＲ画素に重ね合わされる。

そして、処理対象となる画素について、このような重み付き加算処理などを繰り返すことで、入力画素（Ｓ６１の画素配列）が、Ｓ６２の画素配列となり、水平方向の重み付き加算処理（Ｓ６１）は終了する。

重み付き加算回路部２５２は、水平重み付き加算回路部２５１からの出力（Ｓ６２の画素配列）が、ベイヤー配列の画素の並びになるように、重み付き加算処理を実行する（Ｓ６２乃至Ｓ６４）。

図１０に示すように、重み付き加算回路部２５２には、重み付き加算処理の処理内容が示されている。

重み付き加算回路部２５２は、注目しているＧ画素と、そのＧ画素の周辺の４つのＧ画素の比率が、４：１：１：１：１となるように重み付き加算する（Ｓ６２）

具体的には、例えば、Ｒ／Ｇ画素（７，３）を中心にした十字方向の重み付き加算を行う場合、Ｒ／Ｇ画素（７，３）と、その周辺に配置されたＲ／Ｇ画素（７，−１）、Ｒ／Ｇ画素（７，７）、Ｒ／Ｇ画素（３，３）、Ｒ／Ｇ画素（１１，３）とを、４：１：１：１：１で重み付き加算すると、Ｇ画素（７，３）が得られる。ただし、ここでは、Ｒ／Ｇ画素のＧ画素の成分のみを用いている。

同様に、Ｒ／Ｇ画素（３，７）、Ｒ画素（３，３）、Ｂ画素（７，５）についても、それらの画素を中心にした十字方向の重み付き加算が行われることで、Ｇ画素（３，７）、Ｒ画素（３，３）、Ｂ画素（７，５）が得られる。

処理対象となる画素について、このような重み付き加算処理が繰り返されることで、水平重み付き加算回路部２５１からの出力（Ｓ６２の画素配列）が、ベイヤー配列の画素の配置となり（Ｓ６２，Ｓ６３）、重み付き加算処理は終了する。

重み付き加算回路部２５２は、図７のベイヤー出力回路部２２２等と同様に、ベイヤー配列に配置された画素の画素値を、後段の回路などに出力する（Ｓ６４）。

すなわち、図１０の信号処理回路部１０５においては、入力画素がベイヤー配列に配置された画素の並びになるように、水平重み付き加算回路部２５１によって水平方向の重み付き加算処理（Ｓ６１）が行われたあと、重み付き加算回路部２５２によって十字方向の重み付き加算処理（Ｓ６２）が行われる。そして、ベイヤー配列に配置された画素の画素値が後段の回路などに出力される（Ｓ６３，Ｓ６４）。

以上、第６の実施の形態について説明した。第６の実施の形態では、輝度成分が主成分となるＷ画素を用いずに、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、Ｂ画素のみを用いて、水平方向及び十字方向の重み付き加算処理が行われ、ベイヤー配列に配置された画素の画素値が出力される。その結果、出力された画素値から得られる撮像画像では、偽色の抑制された画質を実現することができる。

また、図１０の重み付き加算処理では、隣り合うＲＧＢ画素同士を、十字方向で重み付き加算するため、偽色を低減することができる。

＜撮像処理＞

次に、図１１のフローチャートを参照して、CMOSイメージセンサ１００により実行される撮像処理について説明する。

ステップＳ１０１において、画素駆動部１０３は、画素アレイ部１０２に配置された各画素を、所定の方式で読み出し駆動する。画素の読み出し駆動の方式としては、上述した図２、図４、又は、図６の画素の読み出し駆動のいずれかの方式が用いられる。

なお、上述した画素の読み出し駆動では、画素共有内のＲ画素、Ｇ画素、Ｂ画素のみが読み出される例を説明したが、Ｗ画素から輝度情報を取得する場合には、Ｗ画素が読み出されることになる。Ｗ画素の読み出しの有無は、例えばモードに応じて切り替えられる。

ステップＳ１０２において、AD変換部１０４は、画素アレイ部１０２に配置された画素から、垂直信号線を介して入力されたアナログの画素信号をAD変換する。ここでは、図２等に示したように、画素共有ごとに接続されるNorth ADC又はSouth ADCによって、AD変換が行われる。

ステップＳ１０３において、信号処理回路部１０５は、AD変換部１０４からのデジタルの画素信号を用い、所定の重み付き加算処理を実行する。

ただし、この重み付き加算処理では、輝度成分が主成分となるＷ画素を用いずに、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、Ｂ画素のみを用いて、水平方向、垂直方向、及び、斜め方向の少なくとも一方向の重み付き加算処理が実行され、ベイヤー配列の画像が出力画像として得られる。

具体的には、上述した第１の実施の形態乃至第６の実施の形態における重み付き加算処理のいずれかが実行される。また、これらの重み付き加算処理は、例えばモードに応じて切り替えることができる。これにより、撮影状態に応じて、適切な信号処理を行うことができる。

ステップＳ１０４において、信号処理回路部１０５は、所定の重み付き加算処理により得られた出力画像の画素値を、後段の回路などに出力する。ここでは、ベイヤー配列に配置された画素の画素値が出力される。

以上、撮像処理について説明した。

＜本技術を適用した電子機器の構成例＞

図１２は、本技術を適用した電子機器の構成例を示す図である。

図１２の電子機器３００は、レンズ群などからなる光学部３０１、上述した実施の形態に係るCMOSイメージセンサ１００からなる固体撮像素子３０２、及び、カメラ信号処理回路であるDSP(Digital Signal Processor)回路３０３を備える。また、電子機器３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、及び、電源部３０８も備える。DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、及び、電源部３０８は、バスライン３０９を介して相互に接続されている。

光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像素子３０２の撮像面上に結像する。固体撮像素子３０２は、光学部３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子３０２として、上述した実施の形態に係るCMOSイメージセンサ１００等の固体撮像素子を用いることができる。

表示部３０５は、例えば、液晶パネルや有機EL(electro luminescence)パネル等のパネル型表示装置からなり、固体撮像素子３０２で撮像された動画又は静止画を表示する。記録部３０６は、固体撮像素子３０２で撮像された動画又は静止画を、フラッシュメモリ等の記録媒体に記録する。

操作部３０７は、ユーザによる操作の下に、電子機器３００が持つ様々な機能について操作指令を発する。電源部３０８は、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、及び、操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

固体撮像素子３０２として、上述した実施の形態に係るCMOSイメージセンサ１００を用いることで、kTCノイズをも含めたノイズ低減処理が可能となるので、高いS/Nを確保することができる。従って、デジタルスチルカメラやデジタルビデオカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの電子機器３００においても、撮像画像の高画質化を図ることができる。

また、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はCMOSイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。

また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

また、本技術は、以下のような構成をとることができる。

（１）
複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、
前記画素アレイ部に配置された画素を駆動する画素駆動部と、
前記第１の画素から得られる画素情報のみを用いて、所定の重み付き加算処理を実行して出力画像の画素値を算出する信号処理部と
を備える固体撮像素子。
（２）
前記信号処理部は、水平方向、垂直方向、及び、斜め方向の少なくとも一方向の重み付き加算処理を実行する
（１）に記載の固体撮像素子。
（３）
前記出力画像は、ベイヤー配列の画像であり、
前記信号処理部は、ベイヤー配列の画像の画素値が得られるように重み付き加算処理を実行する
（２）又は（３）に記載の固体撮像素子。
（４）
前記画素アレイ部は、
前記第２の画素が市松状に配置され、残りの部分に前記第１の画素が配置されており、
複数の画素からなる所定の画素単位で、各画素の光電変換素子により蓄積された電荷を信号として読み出すために保持する浮遊拡散領域を共有して構成される
（１）乃至（３）のいずれか一項に記載の固体撮像素子。
（５）
前記画素駆動部は、画素共有内の同一の色成分となる複数の前記第１の画素から得られる電荷を、共通の前記浮遊拡散領域に保持させて同時に読み出されるようにする
（４）に記載の固体撮像素子。
（６）
前記画素駆動部は、画素共有内の全ての前記第１の画素から得られる電荷が読み出されるようにする
（４）に記載の固体撮像素子。
（７）
画素共有内の前記第１の画素から得られる画素情報をAD（Analog Digital）変換するAD変換部をさらに備える
（４）に記載の固体撮像素子。
（８）
前記第１の画素は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色成分に対応する画素であり、
前記第２の画素は、白（Ｗ）画素である
（１）乃至（７）のいずれか一項に記載の固体撮像素子。
（９）
複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、
前記画素アレイ部に配置された画素を駆動する画素駆動部と、
前記第１の画素から得られる画素情報のみを用いて、所定の重み付き加算処理を実行して出力画像の画素値を算出する信号処理部と
を備える固体撮像素子の駆動方法において、
前記画素駆動部が、複数の画素からなる所定の画素単位で、各画素の光電変換素子により蓄積された電荷を信号として読み出すために保持する浮遊拡散領域を共有するように画素を駆動するステップ
を含む駆動方法。
（１０）
複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、
前記画素アレイ部に配置された画素を駆動する画素駆動部と、
前記第１の画素から得られる画素情報のみを用いて、所定の重み付き加算処理を実行して出力画像の画素値を算出する信号処理部と
を備える固体撮像素子を搭載した電子機器。

１００ CMOSイメージセンサ，１０１光学レンズ，１０２画素アレイ部，１０３画素駆動部，１０４ AD変換部，１０５信号処理回路部，２０１，２１１，２４１，２５１水平重み付き加算回路部，２０２，２１２垂直重み付き加算回路部，２２１，２３１，２５２重み付き加算回路部，２２２，２３２，２４２ベイヤー出力回路部，３００電子機器，３０２固体撮像素子

Claims

複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、
前記画素アレイ部に配置された画素を読み出し駆動する画素駆動部と、
前記第１の画素を読み出して得られるアナログの画素信号を、AD（Analog Digital）変換するAD変換部と、
AD変換で得られるデジタルの画素情報を用いて、所定の重み付き加算処理を実行して出力画像の画素値を算出する信号処理部と
を備え、
前記第１の画素と前記第２の画素は、所定の画素単位で画素共有がなされ、
前記画素駆動部は、前記第１の画素の読み出し駆動を行う際に、前記画素共有内の同一の色成分となる複数の前記第１の画素を読み出して得られるアナログの画素信号を、アナログ加算されるようにし、
前記AD変換部は、複数設けられ、
前記画素共有ごとに、垂直信号線を介して、複数の前記AD変換部のいずれかに接続され、
前記信号処理部は、複数の前記AD変換部によるAD変換で得られるデジタルの画素情報に基づいて、水平方向、垂直方向、及び、斜め方向の少なくとも一方向の重み付き加算処理を実行し、
前記画素駆動部は、輝度情報を所定の処理で用いる場合に、前記第２の画素の読み出し駆動を行い、前記第２の画素から画素情報が得られるようにする
固体撮像素子。
複数の前記AD変換部は、前記画素アレイ部に行列状に配置された画素に対し、列方向に対向するように設けられ、
前記画素共有ごとに、列方向の垂直信号線を介して、複数の前記AD変換部のいずれかに接続される
請求項１に記載の固体撮像素子。
前記出力画像は、ベイヤー配列の画像であり、
前記信号処理部は、ベイヤー配列の画像の画素値が得られるように重み付き加算処理を実行する
請求項２に記載の固体撮像素子。
前記画素アレイ部は、
前記第２の画素が市松状に配置され、残りの部分に前記第１の画素が配置されており、
前記画素共有として、複数の画素からなる所定の画素単位で、各画素の光電変換素子により蓄積された電荷を信号として読み出すために保持する浮遊拡散領域を共有して構成される
請求項３に記載の固体撮像素子。
前記画素駆動部は、前記画素共有内の同一の色成分となる複数の前記第１の画素から得られる電荷を、共通の前記浮遊拡散領域に保持させて同時に読み出されるようにする
請求項４に記載の固体撮像素子。
前記第１の画素は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色成分に対応する画素であり、
前記第２の画素は、白（Ｗ）画素である
請求項１に記載の固体撮像素子。
複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、
前記画素アレイ部に配置された画素を読み出し駆動する画素駆動部と、
前記第１の画素を読み出して得られるアナログの画素信号を、AD変換するAD変換部と、
AD変換で得られるデジタルの画素情報を用いて、所定の重み付き加算処理を実行して出力画像の画素値を算出する信号処理部と
を備え、
前記第１の画素と前記第２の画素は、所定の画素単位で画素共有がなされ、
前記画素駆動部は、前記第１の画素の読み出し駆動を行う際に、前記画素共有内の同一の色成分となる複数の前記第１の画素を読み出して得られるアナログの画素信号を、アナログ加算されるようにし、
前記AD変換部は、複数設けられ、
前記画素共有ごとに、垂直信号線を介して、複数の前記AD変換部のいずれかに接続され、
前記信号処理部は、複数の前記AD変換部によるAD変換で得られるデジタルの画素情報に基づいて、水平方向、垂直方向、及び、斜め方向の少なくとも一方向の重み付き加算処理を実行し、
前記画素駆動部は、輝度情報を所定の処理で用いる場合に、前記第２の画素の読み出し駆動を行い、前記第２の画素から画素情報が得られるようにする
固体撮像素子の駆動方法において、
前記画素駆動部が、前記画素共有内の複数の画素からなる所定の画素単位で、各画素の光電変換素子により蓄積された電荷を信号として読み出すために保持する浮遊拡散領域を共有するように画素を駆動するステップ
を含む駆動方法。
複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、
前記画素アレイ部に配置された画素を読み出し駆動する画素駆動部と、
前記第１の画素を読み出して得られるアナログの画素信号を、AD変換するAD変換部と、
AD変換で得られるデジタルの画素情報を用いて、所定の重み付き加算処理を実行して出力画像の画素値を算出する信号処理部と
を備え、
前記第１の画素と前記第２の画素は、所定の画素単位で画素共有がなされ、
前記画素駆動部は、前記第１の画素の読み出し駆動を行う際に、前記画素共有内の同一の色成分となる複数の前記第１の画素を読み出して得られるアナログの画素信号を、アナログ加算されるようにし、
前記AD変換部は、複数設けられ、
前記画素共有ごとに、垂直信号線を介して、複数の前記AD変換部のいずれかに接続され、
前記信号処理部は、複数の前記AD変換部によるAD変換で得られるデジタルの画素情報に基づいて、水平方向、垂直方向、及び、斜め方向の少なくとも一方向の重み付き加算処理を実行し、
前記画素駆動部は、輝度情報を所定の処理で用いる場合に、前記第２の画素の読み出し駆動を行い、前記第２の画素から画素情報が得られるようにする
固体撮像素子を搭載した電子機器。