WO2019216029A1 - 撮像装置、電子機器および駆動方法 - Google Patents

撮像装置、電子機器および駆動方法 Download PDF

Info

Publication number
WO2019216029A1
WO2019216029A1 PCT/JP2019/011301 JP2019011301W WO2019216029A1 WO 2019216029 A1 WO2019216029 A1 WO 2019216029A1 JP 2019011301 W JP2019011301 W JP 2019011301W WO 2019216029 A1 WO2019216029 A1 WO 2019216029A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
photoelectric conversion
conversion unit
signal
pixel
Prior art date
Application number
PCT/JP2019/011301
Other languages
English (en)
French (fr)
Inventor
健太郎 増田
晃史 上村
正武 尾崎
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2019216029A1 publication Critical patent/WO2019216029A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • the present disclosure relates to an imaging apparatus, an electronic device, and a driving method.
  • the present invention relates to an imaging device, an electronic device, and a driving method in which special pixels are arranged at predetermined intervals.
  • CMOS Complementary Metal Oxide Semiconductor
  • streaking occurs.
  • CMOS Complementary Metal Oxide Semiconductor
  • Patent Documents a technique for obtaining a streaking correction signal for each line using the signal level and black level of each line detected using the output signal of the horizontal light-shielding portion is known (for example, Patent Documents). 1).
  • special pixels such as pixels for receiving infrared light and pixels for detecting an image plane phase difference may be arranged on the horizontal line at a predetermined interval.
  • CMOS complementary metal-oxide-semiconductor
  • special pixels such as pixels for receiving infrared light and pixels for detecting an image plane phase difference
  • streaking occurs on the horizontal line of the captured image in which special pixels are arranged regardless of the position of the subject image.
  • no consideration is given to streaking caused by special pixels.
  • the present disclosure has been made in view of such a situation, and an object thereof is to provide an imaging apparatus, an electronic apparatus, and a driving method that can reduce streaking caused by special pixels.
  • an imaging apparatus includes a first switch connected to a first photoelectric conversion unit that converts received light into a first signal for an image, and the received light to the first switch. And a second switch connected to a second photoelectric conversion unit that converts the first signal into a second signal having a function different from that of the first signal. Furthermore, an A / D conversion unit connected to each of the first switch and the second switch, and a control unit that controls the first switch and the second switch are provided. Then, when generating an image, the control unit turns on the first switch, connects the first photoelectric conversion unit and the A / D conversion unit, and turns off the second switch. On the other hand, when the second signal is read from the second photoelectric conversion unit, the first switch is turned off and the second switch is turned on to perform the A / D conversion with the second photoelectric conversion unit. Connect the parts.
  • the control unit when generating an image, connects the first photoelectric conversion unit and the A / D conversion unit by turning on the first switch connected to the first photoelectric conversion unit. And the 2nd switch connected to the 2nd photoelectric conversion part is made into an OFF state.
  • the first signal of the first photoelectric conversion unit can be output to the A / D conversion unit instead of the second signal from the second photoelectric conversion unit. Streaking caused by special pixels can be reduced.
  • streaking caused by special pixels can be reduced.
  • the effects described here are not necessarily limited, and may be any of the effects described in the present disclosure.
  • FIG. 3 is a diagram illustrating a part of a circuit configuration of a pixel array unit according to the first embodiment of the present disclosure.
  • 6 is a timing chart schematically showing readout of pixel signals of the imaging apparatus. It is a figure which shows typically reading of the pixel signal of the special pixel row by which a special pixel is arrange
  • Timing chart which shows operation in case a selection line is a normal pixel line. It is a figure which shows typically operation
  • FIG. 12 is a timing chart of drive signals in a special pixel row when streaking occurs in the imaging apparatus shown in FIG. It is a figure which shows typically the circuit structure of the special pixel row by which the special pixel of the imaging device shown in FIG. 11 is arrange
  • FIG. 1 is a block diagram illustrating an example of a schematic configuration of an imaging apparatus applied to each embodiment of the present disclosure.
  • An imaging apparatus 1 shown in FIG. 1 includes a pixel array unit 11, a vertical scanning unit 12, an A / D conversion unit 13, a reference signal generation unit 14, a horizontal scanning unit 15, a pixel signal line 16, and a vertical signal.
  • a line 17, an output unit 18, and a control unit 19 are provided.
  • the pixel array unit 11 includes pixels having a photoelectric conversion unit that performs photoelectric conversion on received light in a two-dimensional matrix form in the horizontal direction (row direction) and the vertical direction (column direction).
  • the photoelectric conversion unit is configured using a photodiode or the like.
  • the pixel signal line 16 is connected to the pixel array unit 11 for each row, and the vertical signal line 17 is connected to each column. An end of the pixel signal line 16 that is not connected to the pixel array unit 11 is connected to the vertical scanning unit 12.
  • the pixel signal line 16 transmits a driving pulse or the like when reading a pixel signal from the pixel to the pixel array unit 11 from the vertical scanning unit 12. An end of the vertical signal line 17 that is not connected to the pixel array unit 11 is connected to the A / D conversion unit 13.
  • the vertical signal line 17 transmits the pixel signal read from the pixel to the A / D conversion unit 13.
  • the vertical scanning unit 12 supplies various signals including drive pulses to the pixel signal lines 16 in the selected pixel row of the pixel array unit 11, thereby converting the pixel signals and the like into the vertical signal lines. 17 to output.
  • the vertical scanning unit 12 is configured using, for example, a shift register or an address decoder.
  • the A / D conversion unit 13 includes a column A / D conversion unit 131 and a signal processing unit 132 provided for each vertical signal line 17.
  • the column A / D converter 131 performs a counting process for correlated double sampling (CDS) processing for reducing noise on the pixel signal output from the pixel via the vertical signal line 17. To do.
  • the column A / D conversion unit 131 includes a comparator 131a and a counter unit 131b.
  • the comparator 131a compares the pixel signal input from the pixel via the vertical signal line 17 with the ramp signal RAMP supplied from the reference signal generation unit 14 in the P phase (Preset Phase) period, and compares the comparison result.
  • the data is output to the counter unit 131b.
  • the P-phase period is a period for detecting the reset level of the pixel signal in the CDS process.
  • the ramp signal RAMP is a signal whose level (voltage value) decreases with a constant slope. When the level of the ramp signal RAMP is higher than the level of the pixel signal, the comparator 131a outputs a high difference signal to the counter unit 131b.
  • the comparator 131a inverts the output and outputs a Low difference signal to the counter unit 131b.
  • the level of the ramp signal RAMP is reset to a predetermined value after the output of the comparator 131a is inverted.
  • the counter unit 131b counts down the time from when the ramp signal RAMP starts to drop to the same level as the pixel signal in accordance with the difference signal input from the comparator 131a. The count result is output to the signal processing unit 132.
  • the counter unit 131b is a time from the start of the voltage drop of the ramp signal RAMP to the same level as the pixel signal in accordance with the difference signal input from the comparator 131a in the D phase (Data Phase) period. Is counted up, and the count result is output to the signal processing unit 132.
  • the D phase period is a detection period in which the signal level of the pixel signal is detected in the CDS process.
  • the signal processing unit 132 performs a CDS process and an A / D conversion process on the analog pixel signal based on the count result of the P-phase period and the count result of the D-phase period input from the counter unit 131b, and performs digital conversion. Image data is generated and output to the output unit 18.
  • the reference signal generator 14 generates a ramp signal RAMP based on the control signal input from the controller 19, and outputs the generated ramp signal RAMP to the comparator 131 a of the A / D converter 13.
  • the reference signal generation unit 14 is configured using, for example, a D / A conversion circuit.
  • the horizontal scanning unit 15 temporarily holds each column A / D conversion unit 131 by performing selective scanning for selecting each column A / D conversion unit 131 in a predetermined order under the control of the control unit 19. The counted results are sequentially output to the signal processing unit 132.
  • the horizontal scanning unit 15 is configured using, for example, a shift register or an address decoder.
  • the output unit 18 performs predetermined signal processing on the image data input from the signal processing unit 132 and outputs the image data to the outside of the imaging apparatus 1.
  • the control unit 19 performs drive control of the vertical scanning unit 12, the A / D conversion unit 13, the reference signal generation unit 14, the horizontal scanning unit 15, and the like.
  • the control unit 19 is configured using, for example, a timing generator.
  • the control unit 19 generates various drive signals that serve as a basis for the operations of the vertical scanning unit 12, the A / D conversion unit 13, the reference signal generation unit 14, and the horizontal scanning unit 15.
  • the imaging device 1 configured as described above is a column AD type CMOS image sensor in which the column A / D conversion unit 131 is arranged for each column.
  • FIG. 1 there is one A / D conversion unit 13.
  • two A / D conversion units 13 are provided in the vertical direction of the pixel array unit 11, and the odd and even columns of the pixel array unit 11 are provided. May be divided in the vertical direction to output a pixel signal.
  • FIG. 2 is a diagram illustrating a part of the circuit configuration of the pixel array unit 11.
  • the pixel array unit 11 includes a constant current source 2, a pixel 3 (hereinafter referred to as “normal pixel 3”), a pixel 4 (hereinafter referred to as “special pixel 4”), a first A switch 5, a second switch 6, and a dummy switch 7 are included.
  • a plurality of normal pixels 3 and a plurality of special pixels 4 are arranged in a two-dimensional matrix in a predetermined arrangement pattern, and the special pixels 4 are arranged at predetermined intervals in a predetermined pixel row. Yes.
  • Each normal pixel 3 is connected to the first transfer signal line 161, the reset signal line 162, and the row selection signal line 163 as the pixel signal line 16.
  • a reset signal line 162, a row selection signal line 163, and a second transfer signal line 164 are connected to each special pixel 4 as the pixel signal line 16.
  • a signal line 165 is connected to the first switch 5 as the pixel signal line 16.
  • a signal line 166 is connected to the second switch 6 as the pixel signal line 16.
  • the constant current source 2 is provided for each vertical signal line 17.
  • the constant current source 2 is configured using an N-channel MOS transistor (hereinafter simply referred to as “NMOS”) or the like.
  • NMOS N-channel MOS transistor
  • the constant current source 2 has one end grounded and the other end connected to the vertical signal line 17.
  • the normal pixels 3 are arranged in a two-dimensional matrix on the pixel array unit 11.
  • the normal pixel 3 includes a photoelectric conversion unit 31, a transfer switch 32, a floating diffusion 33 (hereinafter simply referred to as “FD33”), a reset switch 34, an amplification transistor 35, and a row selection switch 36.
  • the photoelectric conversion unit 31 performs photoelectric conversion on the received light to generate a signal charge for an image.
  • the photoelectric conversion unit 31 is configured using, for example, a PN junction photodiode.
  • the photoelectric conversion unit 31 has an anode terminal grounded and a cathode terminal connected to the FD 33 via the transfer switch 32. In the first embodiment, the photoelectric conversion unit 31 functions as the first photoelectric conversion unit.
  • the transfer switch 32 has one end connected to the photoelectric conversion unit 31 and the other end connected to the FD 33. Further, the transfer switch 32 is connected to the first transfer signal line 161. The transfer switch 32 is turned on when the transfer pulse TR is supplied via the first transfer signal line 161, and transfers the signal charge photoelectrically converted by the photoelectric conversion unit 31 to the FD 33.
  • the FD 33 temporarily holds the signal charge transferred from the photoelectric conversion unit 31.
  • the reset switch 34 has one end connected to the FD 33 and the other end connected to the power supply voltage. Further, the reset switch 34 is connected to the reset signal line 162. The reset switch 34 is turned on when the reset pulse RST is supplied via the reset signal line 162, and resets the potential of the FD 33 to a predetermined potential by discharging the charge of the FD 33 to the power supply voltage.
  • the amplification transistor 35 has one end connected to the power supply voltage and the other end connected to the row selection switch 36. Further, the FD 33 is connected to the gate terminal of the amplification transistor 35. The amplification transistor 35 functions as a source follower together with the constant current source 2 connected via the vertical signal line 17. The amplification transistor 35 outputs a reset signal (reset level) indicating a level corresponding to the potential of the FD 33 after being reset by the reset switch 34 to the vertical signal line 17. Further, the amplification transistor 35 is an image pixel signal (first signal) indicating a level corresponding to the charge amount of the signal charge held in the FD 33 after the signal charge is transferred from the photoelectric conversion unit 31 by the transfer switch 32. ) To the vertical signal line 17.
  • the row selection switch 36 has one end connected to the amplification transistor 35 and the other end connected to the vertical signal line 17. Further, the row selection switch 36 is connected to the row selection signal line 163. The row selection switch 36 is turned on when the row selection signal SEL is supplied from the row selection signal line 163, and the reset signal or the pixel signal (first signal) output from the amplification transistor 35 is sent to the vertical signal line 17. Output.
  • the transfer switch 32, the reset switch 34, the amplification transistor 35, and the row selection switch 36 of the normal pixel 3 configured as described above are configured using, for example, NMOS or P-channel type MOS transistors.
  • the normal pixel 3 includes any one color filter of an R filter, a G filter, and a B filter stacked on the light receiving surface of the photoelectric conversion unit 31.
  • the normal pixels 3 form a Bayer array on the pixel array unit 11.
  • the photoelectric conversion unit 31 in which the G filter is stacked on the light receiving surface is the pixel G
  • the photoelectric conversion unit 31 in which the R filter is stacked on the light receiving surface is the pixel R
  • the photoelectric conversion unit in which the B filter is stacked on the light receiving surface. 31 will be described as pixel B.
  • Special pixels 4 are arranged at predetermined intervals in predetermined pixel rows.
  • the special pixels 4 are alternately arranged with the pixels G in a predetermined pixel row.
  • the special pixels 4 are sequentially located at positions corresponding to the pixels B in the Bayer array of the normal pixels 3 in a predetermined pixel row and adjacent to the pixels G in the same row. Be placed.
  • the special pixel 4 has the same configuration as that of the normal pixel 3, and includes a photoelectric conversion unit 41, a transfer switch 42, a floating diffusion 43 (hereinafter simply referred to as “FD43”), a reset switch 44, an amplification transistor 45, , And a row selection switch 46.
  • the special pixel 4 includes a special filter stacked on the light receiving surface of the photoelectric conversion unit 41.
  • the transfer switch 42 is connected to the second transfer signal line 164, and the transfer pulse TR_S is supplied from the second transfer signal line 164.
  • the configuration of the special pixel 4 other than these is the same as that of the normal pixel 3.
  • the photoelectric conversion unit 41 functions as a second photoelectric conversion unit.
  • the special pixel 4 is, for example, one of an infrared light pixel, an image plane phase difference pixel, a white pixel, a monochrome pixel, and a black pixel.
  • an infrared filter capable of receiving infrared light is stacked on the light receiving surface of the photoelectric conversion unit 41.
  • an aperture filter in which only a predetermined region is opened is stacked on the light receiving surface of the photoelectric conversion unit 41.
  • a white filter that can receive all visible light of red, green, and blue is laminated on the light receiving surface of the photoelectric conversion unit 41.
  • the monochrome pixel a transparent filter is laminated on the light receiving surface of the photoelectric conversion unit 41.
  • a light shielding filter is stacked on the light receiving surface of the photoelectric conversion unit 41.
  • the first switch 5 is provided between the vertical signal line 17 to which the special pixel 4 is connected and the vertical signal line 17 to which the normal pixel 3 adjacent to the special pixel 4 is connected.
  • the driving signal SW_S is supplied from the signal line 165, the first switch 5 is turned on, and the photoelectric conversion unit 31 of the normal pixel 3 and the comparator 131a of the A / D conversion unit 13 corresponding to the special pixel 4 Are electrically connected.
  • the first switch 5 is configured using, for example, an NMOS. In the following, “the comparator 131a of the A / D converter 13 corresponding to the special pixel 4” is simply referred to as “comparator 131a_S”.
  • the second switch 6 is provided for each vertical signal line 17 to which the special pixel 4 is connected, and electrically connects the special pixel 4 and the comparator 131a of the A / D conversion unit 13.
  • the second switch 6 is turned on when the drive signal SW is supplied from the signal line 166, and electrically connects the photoelectric conversion unit 41 and the comparator 131 a of the A / D conversion unit 13.
  • the second switch 6 is configured using, for example, an NMOS.
  • the dummy switch 7 is provided for each vertical signal line 17 to which the normal pixel 3 is connected, and electrically connects the normal pixel 3 and the comparator 131a of the A / D conversion unit 13 constantly.
  • the dummy switch 7 is provided to have the same resistance value as that of the vertical signal line 17 provided with the second switch 6.
  • the dummy switch 7 is configured using, for example, an NMOS.
  • FIG. 3 is a timing chart schematically showing readout of pixel signals of the imaging apparatus 1.
  • the horizontal axis indicates time.
  • 3A shows the output timing of the vertical synchronization pulse
  • FIG. 3B shows the output timing of the horizontal synchronization pulse in the vertical scanning unit 12.
  • FIG. 3 shows a case where the imaging apparatus 1 reads out one frame of pixel signals.
  • the control unit 19 first starts from the special pixel row in which the special pixel 4 of the pixel array unit 11 is arranged according to the vertical synchronization pulse and the horizontal synchronization pulse input from the outside of the imaging device 1.
  • 4 pixel signals (second signals) are sequentially read out.
  • the control unit 19 causes the vertical scanning unit 12 to supply the special pixel 4 with the transfer pulse TR_S in the high state via the second transfer signal line 164 in the special pixel row.
  • a pixel signal is read from the special pixel 4 in a state where is turned off. In this case, the normal pixel 3 enters an accumulation state (exposure state) where light is received and signal charges are accumulated.
  • the control unit 19 After reading out pixel signals (second signals) from the special pixels 4 in all the special pixel rows, the control unit 19 outputs pixel signals (first signals) from the respective normal pixels 3 for each row of the pixel array unit 11. Read sequentially. Specifically, the control unit 19 sequentially reads out the pixel signal of each normal pixel 3 from the normal pixel row and the special pixel row. When the control unit 19 reads out a pixel signal from a normal pixel row in which only the normal pixel 3 is arranged, for example, as shown in FIG. 5, the vertical scanning unit 12 transfers the high state via the first transfer signal line 161. A pulse TR is supplied to the normal pixel 3.
  • the vertical scanning unit 12 passes through the first transfer signal line 161 as shown in FIG. Only the transfer pulse TR in the high state is supplied to the normal pixel 3. That is, the control unit 19 sequentially reads out pixel signals from only the normal pixel 3 with the transfer switch 42 of the special pixel 4 in the special pixel row turned off. At this time, the special pixel 4 has an output corresponding to the black level (equivalent to the power supply voltage) because the transfer switch 42 is turned off.
  • the pixel signal of the special pixel 4 is interpolated by performing a demosaicing process or the like using the pixel signals of the peripheral pixels by an image processing device or the like provided outside the imaging device 1.
  • the imaging apparatus 1 first reads out the pixel signal (second signal) of the special pixel 4 from all the special pixel rows, and then outputs the pixel signal (first signal) from each normal pixel 3 for each row of the pixel array unit 11. 1 is read out sequentially.
  • this reading method is referred to as divided reading.
  • FIG. 7 is a timing chart showing the operation when the selected row is a normal pixel row.
  • control unit 19 continues each of the row selection signal SEL and the drive signal SW in the selected row in the High state until the reading of the pixel signal (first signal) in the selected row is completed. During this period, each row selection switch 36 of the selected row is turned on. Further, the second switch 6 is turned on, and electrically connects the normal pixel 3 and the comparator 131a of the A / D converter 13.
  • control unit 19 sets the reset pulse RST of the selected row to a high state.
  • the amplification transistor 35 in the selected row outputs a reset signal from the FD 33 after being reset by the reset switch 34 to the vertical signal line 17.
  • the control unit 19 sets each of the transfer pulse TR and the transfer pulse TR_S in the selected row to a high state. During this period, as shown in FIG. 8, each transfer switch 32 in the selected row is turned on. As a result, the amplification transistor 35 outputs the pixel signal VSL (first signal) corresponding to the amount of signal charge received and photoelectrically converted by the photoelectric conversion unit 31 to the vertical signal line 17. In this case, the level of the pixel signal VSL decreases from a predetermined potential (black level) according to the amount of signal charges.
  • FIG. 9 is a timing chart showing the operation when the selected row is a special pixel row.
  • control unit 19 continues the row selection signal SEL of the selected row in the High state until the reading of the pixel signal of the selected row is completed. During this period, the row selection switch 36 of each normal pixel 3 in the selected row and the row selection switch 46 of each special pixel 4 are turned on.
  • the control unit 19 sets the reset pulse RST of the selected row to the High state, and sets the drive signal SW to the High state only during the High state of the reset pulse RST.
  • the first switch 5 is turned on.
  • the amplification transistor 35 outputs a reset signal from the FD 33 after being reset by the reset switch 34 to the vertical signal line 17.
  • the amplification transistor 45 outputs a reset signal to the vertical signal line 17 from the FD 43 after being reset by the reset switch 44.
  • the control unit 19 sets the transfer pulse TR of the selected row to the High state, sets the drive signal SW_S to the High state, and sets the drive signal SW to the Low state only during the High state of the transfer pulse TR.
  • the first switch 5 is turned on to electrically connect the normal pixel 3 (pixel G) adjacent to the special pixel 4 in the selected row and the comparator 131a_S.
  • the pixel signal VSL first signal from the normal pixel 3 (pixel G) adjacent to the special pixel 4 is displayed. 1 signal) is output.
  • the output value of the special pixel 4 becomes an output value corresponding to the normal pixel 3 around the special pixel 4, the level of the output value of the pixel signal of the normal pixel row and the output value of the pixel signal of the special pixel row are made uniform. Can reduce streaking.
  • FIG. 11 is a schematic diagram illustrating a schematic configuration of an imaging apparatus in which special pixels 4 are merely arranged at predetermined intervals in a predetermined row in the pixel array unit 11.
  • FIG. 12 is a diagram illustrating an example of a captured image corresponding to image data when a high-luminance subject is captured using the imaging apparatus of FIG. 11. In FIG.
  • the normal pixels 3 in the two columns on the left side in the vertical direction are shielded from light so as to be light-shielded pixels VOPB, and the lowest normal pixels in the horizontal direction are shielded from light so as to be shaded pixels VOPB.
  • the image pickup apparatus shown in FIG. 11 is affected by power supply noise due to simultaneous inversion of the A / D converter 13 when a high-brightness subject is picked up in a partial area of the angle of view. For this reason, as shown in FIG. 12, in the image P1, streaking ST1 occurs in the vicinity of the subject area OB1, and streaking ST2 also occurs in a special pixel row in the dark area BP2 (background area). The reason why this streaking ST2 occurs will be described. In the special pixel row, the number of normal pixels 3 (the number of output pixels) having a large pixel signal amplitude is smaller than that in the normal pixel row. For this reason, streaking ST2 occurs in the special pixel row due to the difference in the amount of power supply noise.
  • FIG. 13 is a timing chart of drive signals in a special pixel row when streaking occurs in the imaging apparatus shown in FIG.
  • the imaging apparatus reads out the pixel signals of the normal pixels 3 from each row after reading out the signals of all the special pixels 4 by the divided reading.
  • the imaging device After resetting the potential of the FD 33 in the special pixel row, the imaging device always sets the transfer pulse TR_S to the Low state and the transfer pulse TR to the High state. Accordingly, as illustrated in FIG. 14, the imaging apparatus turns on the transfer switch 32 of each normal pixel 3 in the special pixel row with the transfer switch 42 of the special pixel 4 turned off, and outputs the pixel signal VSL_N from each normal pixel 3. , And the pixel signal VSL_S is read from the special pixel 4.
  • the level of the pixel signal VSL_S is maintained at a constant value (black level) without being lowered by the influence of power supply noise (see FIG. 13). Therefore, when only the special pixels 4 are arranged at a predetermined interval in a predetermined row of the pixel array unit 11, streaking occurs due to the influence of the level of the pixel signal VSL_S (second signal) of the special pixel 4. .
  • the pixel signal VSL of the normal pixel 3 adjacent to the special pixel 4 ( 1st signal) is output. This reduces the occurrence of streaking in the special pixel row.
  • the control unit 19 turns on the first switch 5 to connect the photoelectric conversion unit 31 and the comparator 131a_S, and the second switch 6 Is turned off.
  • the pixel signal (first signal) from the photoelectric conversion unit 31 is output to the comparator 131a_S. That is, by replacing the output value of the special pixel 4 with the output value corresponding to the surrounding normal pixel 3, the level of the output value of the pixel signal of the normal pixel row and the output value of the pixel signal of the special pixel row are made uniform. Can reduce streaking.
  • the imaging apparatus since the streaking can be reduced without increasing the number of light-shielding pixels for calculating the streaking correction amount for each row on the pixel array unit 11, the imaging apparatus An increase in the area of the light receiving surface of 1 can be prevented.
  • FIG. 15 is a diagram illustrating a circuit configuration of the pixel array unit of the imaging apparatus according to the second embodiment.
  • a pixel array unit 11A shown in FIG. 15 includes a plurality of filter units U1 each including four normal pixels 3 each configured in a Bayer array, and one of the four normal pixels 3 each configuring a Bayer array is a special pixel. 4 and a plurality of filter units U ⁇ b> 2 replaced with 4.
  • the special pixel 4 included in the filter unit U2 is disposed adjacent to the pixel G at the position of the pixel B in the Bayer array.
  • the first switch 5A is a position corresponding to the special pixel 4 of the filter unit U1, and is a normal pixel 3 (for example, pixel B) of the same color arranged at a position adjacent to the pixel G in the same row, and a comparator. 131a_S is electrically connected.
  • the normal pixel 3 of the same color is the same color as the color filter of the normal pixel 3 at a position corresponding to the special pixel 4 in one filter unit U1 horizontally adjacent to the filter unit U2 in which the special pixel 4 is arranged.
  • Normal pixel 3 (for example, pixel B).
  • FIG. 16 is a timing chart showing the operation when the selected row is a special pixel row.
  • the operation of the special pixel row is the same as that of the first embodiment described above, and the operation after the reset pulse RST is different from that of the first embodiment. Therefore, in the following, an operation after supplying the reset pulse RST will be described.
  • the control unit 19 sets the transfer pulse TR of the selected row to the high state, sets the drive signal SW_S to the high state only during the high state of the transfer pulse TR, and sets the drive signal SW to the low state.
  • the first switch 5A is turned on, and electrically connects the adjacent pixel B H adjacent to the special pixel 4 in the selected row and the comparator 131a_S. Accordingly, the pixel signal VSL (first signal) is output from the adjacent pixel B H to the comparator 131a_S instead of the pixel signal (second signal) output when the row selection switch 46 of the special pixel 4 is in the ON state. can do.
  • the control unit 19 turns on the first switch 5A to connect the adjacent pixel B H and the comparator 131a_S, and the second switch 6 Is turned off.
  • the pixel signal (second signal) from the photoelectric conversion unit 41 the pixel signal (first signal) from the photoelectric conversion unit 31 of the adjacent pixel B H is output to the comparator 131a_S. That is, by replacing the output value of the special pixel 4 with the output value corresponding to the surrounding normal pixel 3, the level of the output value of the pixel signal of the normal pixel row and the output value of the pixel signal of the special pixel row are made uniform. Can reduce streaking.
  • the pixel signal (second signal) from the special pixel 4 instead of reading out the pixel signal (second signal) from the special pixel 4, the pixel signal (first signal) of the normal pixel 3 that is the same color pixel adjacent to the special pixel 4 is used. Therefore, the difference in sensitivity of the color filter can be reduced.
  • the pixel signal VSL (first signal) is read from the adjacent pixel B H adjacent to the special pixel 4, but the pixel signal (first signal) is read out.
  • the normal pixel 3 to be read can be appropriately changed.
  • the pixel signal VSL (first signal) may be read from any of the normal pixels 3 located in the special pixel row of the selected row.
  • FIG. 18 is a diagram illustrating a circuit configuration of the pixel array unit of the imaging apparatus 1 according to the third embodiment.
  • the pixel array unit 11B shown in FIG. 18 does not have the first switch 5, the second switch 6, and the dummy switch 7 as compared with the pixel array unit 11 of the first embodiment described above. Furthermore, the pixel array unit 11B includes a pixel signal line 16B instead of the pixel signal line 16 of the pixel array unit 11 of the first embodiment described above.
  • the pixel signal line 16B includes a row selection signal line 167 that supplies a row selection signal SEL_S instead of the signal lines 165 and 166 from the pixel signal line 16 described above.
  • the row selection signal line 167 is connected to the row selection switch 46 of the special pixel 4 or the row selection switch 36 of the normal pixel 3 located in the column where the special pixel 4 is arranged.
  • the row selection switch 36 of the normal pixel 3 located in the column in which the special pixel 4 is arranged functions as a first switch.
  • the row selection switch 46 of the special pixel 4 functions as a second switch. That is, the control unit 19 is arranged at a position corresponding to the special pixel 4 in one filter unit U1 that is adjacent to the filter unit U2 in which the special pixel 4 is arranged in the vertical direction instead of the signal of the special pixel 4.
  • the pixel signal of the normal pixel 3 (for example, pixel B in FIG. 18) is output.
  • the normal pixel 3 arranged at a position corresponding to the special pixel 4 in one filter unit U1 vertically adjacent to the filter unit U2 in which the special pixel 4 is arranged is referred to as “adjacent pixel B V ”. It expresses and describes.
  • FIG. 19 is a timing chart showing the operation of the imaging apparatus 1.
  • the normal pixel 3 The operation of generating an image for reading out pixel signals from will be described.
  • the control unit 19 continues the row selection signals SEL N ⁇ 2 and SEL_S N ⁇ 2 in the N ⁇ 2th row in the High state until the reading of the pixel signals in the N ⁇ 2th row is completed. . During this period, the row selection switch 36 of each normal pixel 3 in the (N ⁇ 2) th row is turned on.
  • the control unit 19 sets the reset pulse RST N-2 in the (N ⁇ 2) th row to a high state. During this period, the amplification transistor 35 of each normal pixel 3 in the N ⁇ 2th row outputs a reset signal to the vertical signal line 17 from the FD 33 after being reset by the reset switch 34.
  • the control unit 19 sets the transfer pulses TR N-2 and TR_S N-2 of the N ⁇ 2th row to the High state at the same time.
  • the transfer switch 32 of each normal pixel 3 in the (N ⁇ 2) th row is turned on.
  • each amplification transistor 35 in the (N ⁇ 2) th row outputs a pixel signal VSL corresponding to the amount of signal charge received and photoelectrically converted by the photoelectric conversion unit 31 to the vertical signal line 17.
  • the level of the pixel signal VSL decreases from a predetermined potential (black level) according to the signal charge.
  • the control unit 19 After reading out the pixel signals of the (N ⁇ 2) th row, the control unit 19 sets the row selection signals SEL N ⁇ 2 and SEL_S N ⁇ 2 of the row selection switch 36 of each normal pixel 3 in the (N ⁇ 2) th row to the low state. . Then, the control unit 19 reads out the pixel signal from each normal pixel row in the N-1th row by the same control as that in the N-2th row. Therefore, a detailed description of the operation on the (N ⁇ 1) th row is omitted.
  • the control unit 19 together with the read of the N-th row of the pixel signal continues in the High state row selection signal SEL N until the end, and the High state row selection signal SEL_S N only P-phase period To do.
  • the row selection switch 36 of each normal pixel 3 in the Nth row is turned on.
  • the row selection switch 46 of the special pixel 4 in the Nth row is turned on.
  • control unit 19 sets the N-th row reset pulse RST N to the High state in the P-phase period. During this period, the amplification transistor 45 of the special pixel 4 in the Nth row outputs a reset signal from the FD 43 after being reset by the reset switch 44 to the vertical signal line 17.
  • the control unit 19 sets the transfer pulse TR N to the high state.
  • the row selection switch 46 (second switch) of the special pixel 4 is in the OFF state as shown in FIG. 22, and the transfer of the adjacent pixel B V in the (N ⁇ 2) th row is performed as shown in FIG.
  • the switch 32 (first switch) is turned on.
  • the charge amount held by the FD 43 (FD N ) of the special pixel 4 is set.
  • the corresponding pixel signal VSL_N can be output to the comparator 131a_S.
  • the control unit 19 turns off the row selection switch 46 (second switch) of the special pixel 4 and is adjacent to the N ⁇ 2 row in the same column as the special pixel 4.
  • the transfer switch 32 (first switch) of the pixel B V is turned on.
  • a special pixel 4 instead of the pixel signals a special pixel 4 outputs VSL_S (second signal), it is possible to output pixel signals VSL_N neighboring pixel B V (first signal) to the comparator 131A_S.
  • the level of the output value of the pixel signal of the normal pixel row and the output value of the pixel signal of the special pixel row can be changed. Since they can be aligned, streaking can be reduced.
  • the color filter Sensitivity difference can be reduced.
  • the pixel signal of the adjacent pixel B V is output as the pixel signal of the special pixel 4.
  • the present invention is not limited to this, and another row located in the same column as the special pixel 4 is used.
  • the pixel signal of the normal pixel 3 (for example, the pixel G in FIG. 18) may be output.
  • the configuration of the imaging apparatus according to the fourth embodiment is the same as that of the imaging apparatus 1 according to the third embodiment described above (see FIG. 18), and the operation and the driving method for reading out pixel signals are different. In the following, an operation of the imaging apparatus according to the fourth embodiment and a driving method for reading out pixel signals will be described.
  • FIG. 23 is a timing chart showing the operation of the imaging apparatus 1.
  • a driving method for thinning out vertical rows used in moving image reading such as moving image shooting and live view image display will be described.
  • the operation of the Nth row where the special pixels 4 are arranged and the column where the special pixels 4 are arranged will be described.
  • an example of vertical 1/3 decimation in which only one row of three rows adjacent in the row direction is read will be described.
  • the control unit 19 reads out the pixel signal from the normal pixel 3 in the N-3th row. Note that the readout of the pixel signal on the N-3th row is the same as that on the N-3th row in the third embodiment, and a detailed description thereof will be omitted.
  • the control unit 19 continues the row selection signal SEL N in the Nth row in the High state until the readout of the pixel signal in the Nth row is completed, and High state row selection signal SEL_S N only P-phase period. During this period, the row selection switch 36 of each normal pixel 3 in the N rows and the row selection switch 46 of the special pixel 4 are turned on.
  • the control unit 19 turns on the reset pulse RST N of the Nth row.
  • the amplification transistor 35 of each normal pixel 3 in the Nth row outputs a reset signal from the FD 33 after being reset by the reset switch 34 to the vertical signal line 17.
  • the amplification transistor 45 of each special pixel 4 in the Nth row outputs a reset signal to the vertical signal line 17 from the FD 43 after being reset by the reset switch 44.
  • the control unit 19 sets the row selection signal SEL_SN of the Nth row to the Low state, the row selection signal SEL_SN -2 of the N- 2th row to be thinned out, and the transfer The pulse TR N is set to the high state.
  • the row selection switch 36 first switch
  • the row selection switch 46 second switch
  • the special pixel 4 is turned off.
  • the charge amount held by the FD 43 (FD N ) of the special pixel 4 is set.
  • the corresponding pixel signal VSL_N can be output to the comparator 131a_S.
  • the control unit 19 connects the photoelectric conversion unit 31 and the comparator 131a_S by turning on the transfer switch 32 (first switch) of the (N-2) th row that is the thinning target row. Then, the row selection switch 46 (second switch) is turned off. Thus, it is possible to output in place of the pixel signals a special pixel 4 outputs VSL_S (second signal), the pixel signal VSL_N neighboring pixel B V decimated target row (the first signal) to the comparator 131A_S.
  • the level of the output value of the pixel signal of the normal pixel row and the output value of the pixel signal of the special pixel row can be changed. Since they can be aligned, streaking can be reduced.
  • the thinning method of the vertical rows can be changed as appropriate.
  • the vertical rows may be thinned to 1/5 or 1/7.
  • FIG. 25 is a diagram illustrating a circuit configuration of the pixel array unit of the imaging apparatus according to the fifth embodiment.
  • the 25 includes a normal pixel 3D, a special pixel 4D, and a dummy switch 9 instead of the normal pixel 3, the special pixel 4, the dummy switch 7, and the pixel signal line 16 according to the first embodiment. And a pixel signal line 16D.
  • the pixel array unit 11D further includes an FD short line 17D and a third switch 8. Further, the pixel array unit 11D does not include the first switch 5 and the second switch 6 from the pixel array unit 11 of the first embodiment described above.
  • the normal pixel 3D has a two-pixel sharing structure with two photoelectric conversion units as unit pixels. Specifically, the normal pixel 3D includes two photoelectric conversion units 31, two transfer switches 42, one FD 33, one reset switch 34, one amplification transistor 35, and one row selection switch 36. And having. Each normal pixel 3D is connected with a first transfer signal line 161, a reset signal line 162, a row selection signal line 163, and a third transfer signal line 168 as a pixel signal line 16D.
  • the special pixel 4D has a two-pixel sharing structure in which two photoelectric conversion units are used as unit pixels.
  • the special pixel 4D includes photoelectric conversion units 31 and 41, transfer switches 32 and 42, one FD 43, one reset switch 44, one amplification transistor 45, and one row selection switch 46. And having.
  • a reset signal line 162, a row selection signal line 163, a second transfer signal line 164, and a third transfer signal line 168 are connected to each special pixel as a pixel signal line 16D.
  • FD short lines 17D are provided for each column and connect FDs of adjacent pixels in the vertical direction. Specifically, the FD short line 17D connects the FD 43 of the special pixel 4D and the FD 33 of the normal pixel 3D adjacent in the vertical direction of the special pixel 4D.
  • the third switch 8 is provided on the FD short line 17D, and electrically connects the two FDs of the photoelectric conversion unit 31 and the photoelectric conversion unit 41 located in the same column in different rows through the FD short line 17D. Connecting. Specifically, the third switch 8 electrically connects the output side of the transfer switch 42 of the special pixel 4 and the input side of the row selection switch 46, thereby each of the photoelectric conversion unit 31 and the photoelectric conversion unit 41. The two FDs are electrically connected.
  • the signal line 170 is connected to the third switch 8 as the pixel signal line 16D.
  • the third switch 8 electrically connects the FD 33 of the normal pixel 3D and the FD 43 of the special pixel 4D via the FD short line 17D. Connecting.
  • the dummy switch 9 is provided on the FD short line 17D of the column in which the normal pixels 3D are arranged.
  • the dummy switch 9 is provided as a pixel signal line 16D so as to have the same resistance value as that of the FD short line 17D of the column to which the signal line 169 is connected and the special pixel 4D is disposed, and is always in an off state.
  • the dummy switch 9 is configured using, for example, an NMOS.
  • FIG. 26 is a timing chart showing the operation of the imaging apparatus 1.
  • the operation of the column in which the special pixel 4D is arranged will be described.
  • the row in which the pixel G and the pixel R are arranged is R row
  • the row in which the pixel G and the pixel B are arranged is B row
  • the pixel G and the special pixel S are arranged.
  • a line is described as an S line.
  • the control unit 19 performs the row selection signal SEL N-1 on the (N ⁇ 1) th row until pixel signals are read from the respective normal pixels 3D on the Bth row on the (N ⁇ 1) th row. Continue in the High state. During this period, the row selection switch 36 in the Bth row of the (N ⁇ 1) th row is turned on.
  • the control unit 19 sets the reset pulse RST N-1 in the Bth row of the (N ⁇ 1) th row to a high state.
  • the amplification transistor 35 of each normal pixel 3D (for example, pixel B) in the (N ⁇ 1) th row outputs a reset signal to the vertical signal line 17 from the FD 33 after being reset by the reset switch 34.
  • the control unit 19 sets the transfer pulse TR_B N-1 and the transfer pulse TR_S N-1 in the Bth row of the (N ⁇ 1) th row to a high state.
  • the transfer switch 32 in the (N ⁇ 1) th row B is turned on.
  • the amplification transistor 35 of the normal pixel 3D (for example, the pixel B) in the Bth row of the (N ⁇ 1) th row outputs the pixel signal VSL corresponding to the charge amount of the FD 33 to the vertical signal line 17. To do.
  • the control unit 19 After reading out the pixel signals of the Bth row of the (N ⁇ 1) th row, the control unit 19 sets the row selection signal SEL N-1 of the (N ⁇ 1) th row to the Low state, and from each normal pixel 3D of the Rth row of the Nth row.
  • the row selection signal SEL N of the Nth row R is continued in the High state until the reading of the pixel signal is completed. During this period, the row selection switch 36 of the (N ⁇ 1) th row is turned off. Further, the row selection switch 46 in the Nth row is turned on.
  • the control unit 19 sets the reset pulse RST N in the Rth row of the Nth row to a high state.
  • the amplification transistor 45 of the special pixel 4D in the N-th row R outputs a reset signal to the vertical signal line 17 from the FD 43 after being reset by the reset switch 44.
  • the control unit 19 sets the transfer pulse TR_RN of the Nth row and the Rth row to a high state.
  • the transfer switch 32 in the Nth row and the Rth row is turned on.
  • the amplification transistor 45 of the special pixel 4D in the N-th row R outputs a pixel signal VSL corresponding to the charge amount of the FD 43 to the vertical signal line 17.
  • the control unit 19 After reading out the pixel signal of the Nth row and the Rth row, the control unit 19 sets the row selection signal SELN of the Nth row and the Rth row to the Low state, and again starts from the normal pixels 3D of the Nth row and the Sth row.
  • the row selection signal SEL N is continued in the high state until the signal is read out. In this case, the row selection switch 46 (first switch) of the Nth row is once turned off and then turned on again.
  • the control unit 19 sets the reset pulse RST N of the Nth row and the Sth row to a high state.
  • the amplification transistor 45 of the special pixel 4 in the Sth row of the Nth row outputs a reset signal to the vertical signal line 17 from the FD 43 after being reset by the reset switch 44 in the P phase period.
  • the control unit 19 sets the transfer pulse TR_BN of the Nth row and the Sth row to the High state, and continues the drive signal FDLINK_S N-1 of the Nth row S in the High state for the D phase period.
  • FIG. 29 is a diagram showing this state.
  • the transfer switch 42 second switch
  • the third switch 8 is turned on.
  • the FD 43 of the special pixel 4D in the Sth row of the Nth row and the FD33 of the adjacent pixel BH in the same column as the special pixel 4D in the Bth row of the (N-1) th row are electrically short-circuited.
  • the amplification transistor 45 replaces the pixel signal output from the special pixel 4D with the charge amount (FD N ) of the FD 43 of the special pixel 4D in the S row of the Nth row and the charge amount of the FD 33 of the adjacent pixel B H ( The pixel signal VSL_S having a value obtained by averaging FD N-1 ) is output (see FIG. 26).
  • the normal pixel 3D located on the left side of the special pixel 4 has a charge amount (FD N (L)) of the FD 33 of the normal pixel 3D in the Nth row and the N ⁇ 1th row in the vertical direction.
  • the FD 33 (FD N-1 (L)) of the normal pixel 3D is not short-circuited. Therefore, the normal pixel 3D located on the left side of the same pixel row as the special pixel 4 outputs the pixel signal VSL_N corresponding to the charge amount (dotted line in FIG. 26) of FD33 (FD N (L)) (see FIG. 26). reference).
  • the charge amount of the FD 33 (FD N ⁇ 1 (L)) of the normal pixel 3D in the N ⁇ 1th row on the left side of the special pixel 4 does not change (dotted line in FIG. 26).
  • the level of the pixel signal VSL_S is, as compared with the pixel signal VSL_N, the charge amount (FD N ) of the FD 43 of the special pixel 4D in the S row of the N row and the charge amount (FD N-1 ) of the FD 33 of the adjacent pixel B H. Is a value reduced from a predetermined potential (black level).
  • the control unit 19 turns on the row selection switch 46 (first switch) and the third switch 8 and turns off the transfer switch 42 (second switch). To do. As a result, the FD 43 of the special pixel 4 in the S row of the Nth row and the FD 33 of the B row of the (N ⁇ 1) th row are electrically short-circuited. As a result, instead of the pixel signal (second signal) output from the special pixel 4D, the pixel signal VSL_S (first signal) corresponding to the value obtained by averaging the charge amount of the FD 43 and the charge amount of the FD 33 is output. So that streaking can be reduced.
  • the normal pixel 3D and the special pixel 4D have a two-pixel sharing structure in which two photoelectric conversion units are used as unit pixels.
  • one photoelectric conversion unit is used as a unit pixel as in the configuration described above.
  • the structure may be as follows. Of course, a four-pixel sharing structure having three normal pixels 3D and one special pixel 4D as unit pixels may be used.
  • FIG. 30 is a block diagram illustrating a configuration of an embodiment of an imaging apparatus according to the present disclosure.
  • the electronic device 100 shown in FIG. 30 includes an optical system 1000, an imaging device 1001, a signal processing circuit 1002, a memory 1003, and a monitor 1004.
  • an embodiment in which the above-described imaging device 1 of the present disclosure is provided in the electronic device 100 as the imaging device 1001 is illustrated.
  • the electronic device 100 is a digital still camera, a digital video camera, a mobile phone with an imaging function, a smartphone, or the like.
  • the optical system 1000 forms image light (incident light) from the subject on the image pickup surface of the image pickup apparatus 1001. Thereby, the signal charge is accumulated in the imaging device 1001 for a certain period.
  • the signal processing circuit 1002 performs various types of signal processing on the signal output from the imaging device 1001.
  • the video signal subjected to the signal processing is stored in a storage medium such as the memory 1003 or output to the monitor 1004.
  • FIG. 31 is a diagram illustrating a usage example of the imaging device according to the present disclosure described above.
  • the imaging device described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-rays as follows.
  • Devices for taking images for viewing such as digital cameras and mobile devices with shooting functions
  • Devices used for traffic such as in-vehicle sensors that capture the back, surroundings, and interiors of vehicles, surveillance cameras that monitor traveling vehicles and roads, and ranging sensors that measure distances between vehicles, etc.
  • Equipment used for home appliances such as TVs, refrigerators, air conditioners, etc. to take pictures and operate the equipment according to the gestures ⁇ Endoscopes, equipment that performs blood vessel photography by receiving infrared light, etc.
  • ⁇ Security equipment such as security surveillance cameras and personal authentication cameras
  • For beauty care such as a microscope Equipment provided
  • Sports equipment such as action cameras and wearable cameras for sports applications etc.
  • ⁇ Agricultural equipment such as cameras for monitoring the condition of fields and crops
  • this technique can also take the following structures.
  • a first switch connected to a first photoelectric conversion unit that converts received light into a first signal for an image;
  • a second switch connected to a second photoelectric conversion unit that converts received light into a second signal having a function different from that of the first signal;
  • An A / D converter connected to each of the first switch and the second switch;
  • a control unit for controlling the first switch and the second switch; With The controller is When generating an image, the first switch is turned on to connect the first photoelectric conversion unit and the A / D conversion unit, and the second switch is turned off.
  • the first switch When reading the second signal from the second photoelectric conversion unit, the first switch is turned off, and the second switch is turned on, and the second photoelectric conversion unit and the A / D An imaging device that connects the conversion unit.
  • the imaging device according to (1) wherein the plurality of first photoelectric conversion units and the plurality of second photoelectric conversion units are arranged in a two-dimensional matrix in a predetermined arrangement pattern.
  • the controller is In the case of generating the image, when reading the second signal from the second photoelectric conversion unit located in the row in which the second photoelectric conversion unit is arranged, the same row as the second photoelectric conversion unit
  • the imaging device according to (2) wherein the first switch connected to the first photoelectric conversion unit located in a different column is turned on and the second switch is turned off.
  • the controller is In the case of generating the image, when the second signal is read from the second photoelectric conversion unit located in the row where the second photoelectric conversion unit is arranged, the same column as the second photoelectric conversion unit
  • the imaging device according to (2) wherein the first switch connected to the first photoelectric conversion unit located in a different row is turned on and the second switch is turned off.
  • the controller is When generating the image, the first signal is read while thinning a predetermined row, When reading the second signal from the second photoelectric conversion unit located in the row where the second photoelectric conversion unit is arranged, the second photoelectric conversion unit is located in a different row in the same column as the second photoelectric conversion unit.
  • the first switch connected to the first photoelectric conversion unit located in the thinned-out row is turned on, and the second switch is turned off (2). ).
  • the first switch is a first row selection switch which is connected to the first photoelectric conversion unit and outputs the first signal from the first photoelectric conversion unit to a vertical signal line;
  • the second switch is a second row selection switch that is connected to the second photoelectric conversion unit and outputs the second signal from the second photoelectric conversion unit to a vertical signal line. Or the imaging device as described in (5).
  • a third switch capable of connecting the first photoelectric conversion unit and the second photoelectric conversion unit arranged in the same column in different rows;
  • the controller is In the case of generating the image, when the second signal is read from the second photoelectric conversion unit located in the row where the second photoelectric conversion unit is arranged, the same column as the second photoelectric conversion unit
  • the first switch and the third switch connected to the first photoelectric conversion units located in different rows are turned on, and the second switch is turned off.
  • the first switch is a first row selection switch which is connected to the first photoelectric conversion unit and outputs the first signal from the first photoelectric conversion unit to a vertical signal line;
  • the second switch is a transfer switch connected to the second photoelectric conversion unit and transferring the second signal from the second photoelectric conversion unit,
  • the third switch can connect the input side of the first row selection switch and the output side of the transfer switch located in the same column in different rows,
  • the controller is In the case of generating the image, when the second signal is read from the second photoelectric conversion unit located in the row where the second photoelectric conversion unit is arranged, the same column as the second photoelectric conversion unit
  • the switching device according to (7), wherein the first row selection switch and the third switch connected to the first photoelectric conversion units located in different rows are turned on and the transfer switch is turned off.
  • the first photoelectric conversion unit is formed by laminating a color filter for generating the image on a light receiving surface
  • An imaging device An optical system for forming a subject image on an imaging surface of the imaging device; A signal processing unit that performs signal processing on the first image signal output from the imaging device; With The imaging device A first switch connected to a first photoelectric conversion unit that converts received light into the first signal; A second switch connected to a second photoelectric conversion unit that converts received light into a second signal having a function different from that of the first signal; An A / D converter connected to each of the first switch and the second switch; A control unit for controlling the first switch and the second switch; With The controller is When generating an image, the first switch is turned on to connect the first photoelectric conversion unit and the A / D conversion unit, and the second switch is turned off.
  • the first switch When reading the second signal from the second photoelectric conversion unit, the first switch is turned off, and the second switch is turned on, and the second photoelectric conversion unit and the A / D Electronic equipment that connects the converter.
  • (11) A first switch connected to a first photoelectric conversion unit that converts received light into a first signal for an image;
  • a second switch connected to a second photoelectric conversion unit that converts received light into a second signal having a function different from that of the first signal;
  • An A / D converter connected to the first switch and the second switch;
  • the imaging device including the above generates an image
  • the first switch When the imaging device including the above generates an image, the first switch is turned on to connect the first photoelectric conversion unit and the A / D conversion unit, and the second switch is turned off.
  • the first switch When reading the second signal from the second photoelectric conversion unit, the first switch is turned off, and the second switch is turned on, and the second photoelectric conversion unit and the A / D are turned on. Drive method to connect the converter.

Abstract

撮像装置（１）は、受光した光を画像用の第１の信号に変換する第１の光電変換部（３）に接続された第１のスイッチ（５）と、受光した光を第１の信号と機能が異なる第２の信号を生成する第２の光電変換部（４）に接続される第２のスイッチ（６）と、を備える。さらに、第１のスイッチおよび第２のスイッチに接続されたＡ／Ｄ変換部（１３）と、制御部（１９）と、を備える。制御部は、画像を生成する場合、第１のスイッチをオン状態として第１の光電変換部とＡ／Ｄ変換部とを接続し、かつ、第２のスイッチをオフ状態とする。第２の光電変換部から第２の信号を読み出す場合、第１のスイッチをオフ状態とし、かつ、第２のスイッチをオン状態として第２の光電変換部とＡ／Ｄ変換部とを接続する。

Description

撮像装置、電子機器および駆動方法
　本開示は、撮像装置、電子機器および駆動方法に関する。詳しくは、特殊画素が所定の間隔で配置された撮像装置、電子機器および駆動方法に関する。
　ＣＭＯＳ（Complementary　Metal　Oxide　Semiconductor）等の撮像装置では、高輝度な被写体を撮像した場合、Ａ／Ｄ変換部の一斉反転による電源ノイズの影響によって、撮像画像上で左右方向に延びる帯状のラインノイズ、いわゆるストリーキングが発生する。このストリーキングを補正する方法として、水平遮光部の出力信号を用いて検出した各ラインの信号レベルと黒レベルとを用いて、各ラインのストリーキング補正信号を求める技術が知られている（例えば特許文献１参照）。
特開２００８－２３６２７１号公報
　ところで、ＣＭＯＳでは、赤外光を受光するための画素や像面位相差を検出するための画素等の特殊画素を水平ライン上に所定の間隔で配置することがある。このように特殊画素が配置されたＣＭＯＳを用いて高輝度な被写体を撮像した場合、被写体像の位置に関わらず、特殊画素が配置された撮像画像の水平ライン上にストリーキングが発生する。しかしながら、上記の技術では、特殊画素に起因するストリーキングについて何ら考慮されていなかった。
　本開示は、このような状況に鑑みてなされたものであり、特殊画素に起因するストリーキングを軽減することができる撮像装置、電子機器および駆動方法を提供することを目的とする。
　上記目的を達成するために、本開示の撮像装置は、受光した光を画像用の第１の信号に変換する第１の光電変換部に接続された第１のスイッチと、受光した光を前記第１の信号と機能が異なる第２の信号に変換する第２の光電変換部に接続された第２のスイッチと、を備える。さらに、第１のスイッチおよび第２のスイッチそれぞれに接続されたＡ／Ｄ変換部と、第１のスイッチおよび第２のスイッチを制御する制御部と、を備える。そして、制御部は、画像を生成する場合、第１のスイッチをオン状態として第１の光電変換部とＡ／Ｄ変換部とを接続し、かつ、第２のスイッチをオフ状態とする。これに対して、第２の光電変換部から第２の信号を読み出す場合、第１のスイッチをオフ状態とし、かつ、第２のスイッチをオン状態として第２の光電変換部とＡ／Ｄ変換部とを接続する。
　（作用）
　本開示の撮像装置は、画像を生成する場合、制御部が第１の光電変換部に接続された第１のスイッチをオン状態として第１の光電変換部とＡ／Ｄ変換部とを接続し、かつ、第２の光電変換部に接続された第２のスイッチをオフ状態とする。これにより、画像を生成する場合、第２の光電変換部からの第２の信号に代えて、第１の光電変換部の第１の信号をＡ／Ｄ変換部へ出力することができるので、特殊画素に起因するストリーキングを軽減することができる。
　本開示によれば、特殊画素に起因するストリーキングを軽減することができる。なお、ここに記載された効果は、必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本開示の各実施形態に適用される撮像装置の概略構成の一例を示すブロック図である。 本開示の第１の実施形態に係る画素アレイ部の回路構成の一部を示す図である。 撮像装置の画素信号の読み出しを模式的に示すタイミングチャートである。 特殊画素が配置された特殊画素行の画素信号の読み出しを模式的に示す図である。 通常画素が配置された通常画素行の画素信号の読み出しを模式的に示す図である。 特殊画素が配置された特殊画素行の画素信号の読み出しを模式的に示す図である。 選択行が通常画素行である場合の動作を示すタイミングチャートである。 通常画素行の動作を模式的に示す図である。 選択行が特殊画素行である場合の動作を示すタイミングチャートである。 特殊画素行の動作を模式的に示す図である。 画素アレイ部における所定の行において所定の間隔で特殊画素が配置されただけの撮像装置の概略構成を示す模式図である。 図１１の撮像装置を用いて高輝度な被写体を撮像した際の画像データに対応する撮像画像の一例を示す図である。 図１１に示す撮像装置のストリーキング発生時の特殊画素行における駆動信号のタイミングチャートである。 図１１に示す撮像装置の特殊画素が配置された特殊画素行の回路構成を模式的に示す図である。 第２の実施形態に係る画素アレイ部の回路構成を示す図である。 選択行が特殊画素行の場合の動作を示すタイミングチャートである。 特殊画素行の動作を模式的に示す図である。 第３の実施形態に係る画素アレイ部の回路構成を示す図である。 撮像装置の動作を示すタイミングチャートである。 Ｎ－２行目の動作を模式的に示す図である。 Ｎ行目におけるＰ相期間の動作を模式的に示す図である。 Ｎ行目におけるＤ相期間の動作を模式的に示す図である。 撮像装置の動作を示すタイミングチャートである。 画素アレイ部の動作を模式的に示す図である。 第５の実施形態に係る画素アレイ部の回路構成を示す図である。 撮像装置の動作を示すタイミングチャートである。 Ｎ－１行目のＢ行の動作を模式的に示す図である。 Ｎ行目のＲ行における動作を模式的に示す図である。 Ｎ行目のＳ行におけるＤ相期間の動作を模式的に示す図である。 本開示の撮像装置の実施形態の構成を示すブロック図である。 本開示に係る撮像装置の使用例を示す図である。
　以下、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。また、説明は、以下の順序によって行う。
　　１.撮像装置の概略構成例
　　２.第１の実施形態
　　　２－１．画素アレイ部の回路構成
　　　２－２．画素信号の読み出し方法
　　　２－３．撮像装置の動作
　　　２―４．効果
　　３．第２の実施形態
　　　３－１．画素アレイ部の回路構成
　　　３－２．撮像装置の動作
　　４．第３の実施形態
　　　４－１．画素アレイ部の回路構成
　　　４－２．撮像装置の動作
　　５．第４の実施形態
　　　５－１．撮像装置の動作
　　６．第５の実施形態
　　　６－１．画素アレイ部の回路構成
　　　６－２．撮像装置の動作
　　７．第６の実施形態
　　　７－１．電子機器の構成例
　　８．第７の実施形態
　　　８－１．撮像装置の使用例
＜１．撮像装置の概略構成例＞
　図１は、本開示の各実施形態に適用される撮像装置の概略構成の一例を示すブロック図である。図１に示す撮像装置１は、画素アレイ部１１と、垂直走査部１２と、Ａ／Ｄ変換部１３と、参照信号生成部１４と、水平走査部１５と、画素信号線１６と、垂直信号線１７と、出力部１８と、制御部１９と、を備える。
　画素アレイ部１１は、受光した光に対して光電変換を行う光電変換部を有する画素が水平方向（行方向）および垂直方向（列方向）に２次元マトリクス状に配置されてなる。光電変換部は、フォトダイオード等を用いて構成される。
　また、画素アレイ部１１には、行毎に画素信号線１６が接続され、列毎に垂直信号線１７が接続される。画素信号線１６の画素アレイ部１１と接続されない端部は、垂直走査部１２に接続される。画素信号線１６は、画素から画素信号を読み出す際の駆動パルス等を垂直走査部１２から画素アレイ部１１へ伝送する。垂直信号線１７の画素アレイ部１１と接続されない端部は、Ａ／Ｄ変換部１３に接続される。垂直信号線１７は、画素から読み出された画素信号をＡ／Ｄ変換部１３へ伝送する。
　垂直走査部１２は、制御部１９の制御のもと、画素アレイ部１１の選択された画素行の画素信号線１６に駆動パルスを含む各種信号を供給することによって、画素信号等を垂直信号線１７へ出力させる。垂直走査部１２は、例えばシフトレジスタやアドレスデコーダ等を用いて構成される。
　Ａ／Ｄ変換部１３は、垂直信号線１７毎に設けられたカラムＡ／Ｄ変換部１３１と、信号処理部１３２と、を有する。
　カラムＡ／Ｄ変換部１３１は、垂直信号線１７を介して画素から出力された画素信号に対して、ノイズ低減を行う相関二重サンプリング（ＣＤＳ：Correlated　Double　Sampling）処理のためのカウント処理を実行する。カラムＡ／Ｄ変換部１３１は、コンパレータ１３１ａと、カウンタ部１３１ｂと、を有する。
　コンパレータ１３１ａは、Ｐ相（Preset　Phase）期間において、垂直信号線１７を介して画素から入力された画素信号と、参照信号生成部１４から供給されたランプ信号ＲＡＭＰとを比較し、この比較結果をカウンタ部１３１ｂへ出力する。ここで、Ｐ相期間とは、ＣＤＳ処理において画素信号のリセットレベルを検出する期間である。また、ランプ信号ＲＡＭＰとは、レベル（電圧値）が一定の傾きで低下する信号である。コンパレータ１３１ａは、ランプ信号ＲＡＭＰのレベルが画素信号のレベルより大である場合、Ｈｉｇｈの差信号をカウンタ部１３１ｂへ出力する。また、コンパレータ１３１ａは、ランプ信号ＲＡＭＰのレベルが画素信号のレベルと同一となった場合、出力を反転させ、Ｌｏｗの差信号をカウンタ部１３１ｂへ出力する。なお、ランプ信号ＲＡＭＰのレベルは、コンパレータ１３１ａの出力が反転した後、所定値にリセットされる。
　カウンタ部１３１ｂは、Ｐ相期間において、コンパレータ１３１ａから入力された差信号に応じて、ランプ信号ＲＡＭＰが電圧降下を開始してから画素信号と同一のレベルとなるまでの時間をダウンカウントし、このカウント結果を信号処理部１３２へ出力する。また、カウンタ部１３１ｂは、Ｄ相（Data　Phase）期間において、コンパレータ１３１ａから入力された差信号に応じて、ランプ信号ＲＡＭＰが電圧降下を開始してから画素信号と同一のレベルとなるまでの時間をアップカウントし、このカウント結果を信号処理部１３２へ出力する。ここで、Ｄ相期間とは、ＣＤＳ処理において画素信号の信号レベルを検出する検出期間である。
　信号処理部１３２は、カウンタ部１３１ｂから入力されるＰ相期間のカウント結果と、Ｄ相期間のカウント結果とに基づいて、アナログの画素信号をＣＤＳ処理およびＡ／Ｄ変換処理を行ってデジタルの画像データを生成し、出力部１８へ出力する。
　参照信号生成部１４は、制御部１９から入力される制御信号に基づいて、ランプ信号ＲＡＭＰを生成し、この生成したランプ信号ＲＡＭＰをＡ／Ｄ変換部１３のコンパレータ１３１ａへ出力する。参照信号生成部１４は、例えばＤ／Ａ変換回路等を用いて構成される。
　水平走査部１５は、制御部１９の制御のもと、各カラムＡ／Ｄ変換部１３１を所定の順番で選択する選択走査を行うことによって、各カラムＡ／Ｄ変換部１３１が一時的に保持しているカウント結果を信号処理部１３２へ順次出力させる。水平走査部１５は、例えばシフトレジスタやアドレスデコーダ等を用いて構成される。
　出力部１８は、信号処理部１３２から入力された画像データに対して所定の信号処理を行って撮像装置１の外部へ出力する。
　制御部１９は、垂直走査部１２、Ａ／Ｄ変換部１３、参照信号生成部１４および水平走査部１５等の駆動制御を行う。制御部１９は、例えばタイミングジェネレータ等を用いて構成される。制御部１９は、垂直走査部１２、Ａ／Ｄ変換部１３、参照信号生成部１４および水平走査部１５の動作の基準となる各種の駆動信号を生成する。
　このように構成された撮像装置１は、カラムＡ／Ｄ変換部１３１が列毎に配置されたカラムＡＤ方式のＣＭＯＳイメージセンサである。なお、図１においては、Ａ／Ｄ変換部１３が１つであるが、例えば画素アレイ部１１の上下方向に２つのＡ／Ｄ変換部１３を設け、画素アレイ部１１の奇数列と偶数列とを上下方向に分割して画素信号を出力させてもよい。
＜２．第１の実施形態＞
　〔２－１．画素アレイ部の回路構成〕
　次に、第１の実施形態に係る撮像装置１の画素アレイ部１１の回路構成について説明する。図２は、画素アレイ部１１の回路構成の一部を示す図である。
　図２に示すように、画素アレイ部１１は、定電流源２と、画素３（以下、「通常画素３」という）と、画素４（以下、「特殊画素４」という）と、第１のスイッチ５と、第２のスイッチ６と、ダミースイッチ７と、を有する。画素アレイ部１１は、複数の通常画素３および複数の特殊画素４が所定の配置パターンをなして２次元マトリクス状に並んでおり、特殊画素４が所定の画素行に所定の間隔で配置されている。各通常画素３には、画素信号線１６として、第１の転送信号線１６１、リセット信号線１６２および行選択信号線１６３が接続される。また、各特殊画素４には、画素信号線１６として、リセット信号線１６２、行選択信号線１６３および第２の転送信号線１６４が接続される。第１のスイッチ５には、画素信号線１６として、信号線１６５が接続される。第２のスイッチ６には、画素信号線１６として、信号線１６６が接続される。
　定電流源２は、各垂直信号線１７に設けられる。また、定電流源２は、Ｎチャンネル型のＭＯＳトランジスタ（以下、単に「ＮＭＯＳ」という）等を用いて構成される。定電流源２は、一端側が接地され、他端側が垂直信号線１７に接続される。
　通常画素３は、画素アレイ部１１上において２次元マトリクス状に配置される。通常画素３は、光電変換部３１と、転送スイッチ３２と、フローティングディフュージョン３３（以下、単に「ＦＤ３３」という）と、リセットスイッチ３４と、増幅トランジスタ３５と、行選択スイッチ３６と、を有する。
　光電変換部３１は、受光した光に対して光電変換を行って画像用の信号電荷を生成する。光電変換部３１は、例えばＰＮ接合のフォトダイオードを用いて構成される。光電変換部３１は、アノード端子が接地されるとともに、カソード端子が転送スイッチ３２を介してＦＤ３３と接続される。なお、第１の実施形態では、光電変換部３１が第１の光電変換部として機能する。
　転送スイッチ３２は、一端が光電変換部３１に接続され、他端がＦＤ３３に接続される。さらに、転送スイッチ３２は、第１の転送信号線１６１が接続される。転送スイッチ３２は、第１の転送信号線１６１を介して転送パルスＴＲが供給された場合、オン状態となり、光電変換部３１で光電変換された信号電荷をＦＤ３３へ転送する。
　ＦＤ３３は、光電変換部３１から転送された信号電荷を一時的に保持する。
　リセットスイッチ３４は、一端がＦＤ３３に接続され、他端が電源電圧に接続される。さらに、リセットスイッチ３４は、リセット信号線１６２に接続される。リセットスイッチ３４は、リセット信号線１６２を介してリセットパルスＲＳＴが供給された場合、オン状態となり、ＦＤ３３の電荷を電源電圧へ排出することによって、ＦＤ３３の電位を所定電位にリセットする。
　増幅トランジスタ３５は、一端が電源電圧に接続され、他端が行選択スイッチ３６に接続される。さらに、増幅トランジスタ３５のゲート端には、ＦＤ３３が接続される。増幅トランジスタ３５は、垂直信号線１７を介して接続されている定電流源２とともにソースフォロアとして機能する。増幅トランジスタ３５は、リセットスイッチ３４によってリセットされた後のＦＤ３３の電位に応じたレベルを示すリセット信号（リセットレベル）を垂直信号線１７へ出力する。また、増幅トランジスタ３５は、転送スイッチ３２によって光電変換部３１から信号電荷が転送された後のＦＤ３３に保持された信号電荷の電荷量に応じたレベルを示す画像用の画素信号（第１の信号）を垂直信号線１７へ出力する。
　行選択スイッチ３６は、一端が増幅トランジスタ３５に接続され、他端が垂直信号線１７に接続される。さらに、行選択スイッチ３６は、行選択信号線１６３に接続される。行選択スイッチ３６は、行選択信号線１６３から行選択信号ＳＥＬが供給された場合、オン状態となり、増幅トランジスタ３５から出力されるリセット信号または画素信号（第１の信号）を垂直信号線１７へ出力する。
　このように構成された通常画素３の転送スイッチ３２、リセットスイッチ３４、増幅トランジスタ３５および行選択スイッチ３６は、例えばＮＭＯＳまたはＰチャンネル型のＭＯＳトランジスタを用いて構成される。また、通常画素３は、光電変換部３１の受光面に積層されるＲフィルタ、ＧフィルタおよびＢフィルタのいずれか１つのカラーフィルタを備える。通常画素３は、画素アレイ部１１上において、ベイヤー配列を構成する。以下においては、Ｇフィルタが受光面に積層された光電変換部３１を画素Ｇ、Ｒフィルタが受光面に積層された光電変換部３１を画素Ｒ、Ｂフィルタが受光面に積層された光電変換部３１を画素Ｂとして説明する。
　特殊画素４は、所定の画素行に所定の間隔で配置される。例えば特殊画素４は、所定の画素行において画素Ｇと交互に配置される。具体的には、図２に示すように、特殊画素４は、所定の画素行における通常画素３のベイヤー配列の画素Ｂに相当する位置であって、同じ行の画素Ｇと隣接する位置に順次配置される。
　特殊画素４は、通常画素３と同様の構成を有し、光電変換部４１と、転送スイッチ４２と、フローティングディフュージョン４３（以下、単に「ＦＤ４３」という）と、リセットスイッチ４４と、増幅トランジスタ４５と、行選択スイッチ４６と、を有する。特殊画素４は、光電変換部４１の受光面に積層される特殊フィルタを備える。また、特殊画素４は、転送スイッチ４２が第２の転送信号線１６４に接続され、第２の転送信号線１６４から転送パルスＴＲ_Ｓが供給される。これら以外の特殊画素４の構成は、通常画素３と同様である。なお、第１の実施形態では、光電変換部４１が第２の光電変換部として機能する。
　特殊画素４は、例えば赤外光画素、像面位相差画素、白画素、モノクロ画素および黒画素のいずれかである。赤外光画素は、光電変換部４１の受光面に赤外光を受光可能な赤外フィルタが積層されている。像面位相差画素は、光電変換部４１の受光面に所定の領域のみ開口された開口フィルタが積層されている。白画素は、光電変換部４１の受光面に赤色、緑色および青色の全ての可視光を受光可能なホワイトフィルタが積層されている。モノクロ画素は、光電変換部４１の受光面に透明なフィルタが積層されている。黒画素は、光電変換部４１の受光面に遮光フィルタが積層されている。以下、図面においては、特殊画素４または特殊画素４の光電変換部４１を「Ｓ」として表現する。
　第１のスイッチ５は、特殊画素４が接続された垂直信号線１７と特殊画素４に隣接する通常画素３が接続された垂直信号線１７との間に設けられる。第１のスイッチ５は、信号線１６５から駆動信号ＳＷ_Ｓが供給された場合、オン状態となり、通常画素３の光電変換部３１と、特殊画素４に対応するＡ／Ｄ変換部１３のコンパレータ１３１ａとを電気的に接続する。第１のスイッチ５は、例えばＮＭＯＳを用いて構成される。なお、以下においては、「特殊画素４に対応するＡ／Ｄ変換部１３のコンパレータ１３１ａ」を単に「コンパレータ１３１ａ_Ｓ」と記載する。
　第２のスイッチ６は、特殊画素４が接続された垂直信号線１７毎に設けられ、特殊画素４と、Ａ／Ｄ変換部１３のコンパレータ１３１ａとを電気的に接続する。第２のスイッチ６は、信号線１６６から駆動信号ＳＷが供給された場合、オン状態となり、光電変換部４１とＡ／Ｄ変換部１３のコンパレータ１３１ａとを電気的に接続する。第２のスイッチ６は、例えばＮＭＯＳを用いて構成される。
　ダミースイッチ７は、通常画素３が接続された垂直信号線１７毎に設けられ、通常画素３とＡ／Ｄ変換部１３のコンパレータ１３１ａとを電気的に常時接続する。ダミースイッチ７は、第２のスイッチ６が設けられた垂直信号線１７と同様の抵抗値をなすために設けられる。ダミースイッチ７は、例えばＮＭＯＳを用いて構成される。
　〔２－２．画素信号の読み出し方法〕
　次に、上述した撮像装置１の画素信号の読み出し方法について説明する。図３は、撮像装置１の画素信号の読み出しを模式的に示すタイミングチャートである。図３において、横軸が時間を示す。また、図３において、（ａ）が垂直同期パルスの出力タイミングを示し、（ｂ）が垂直走査部１２における水平同期パルスの出力タイミングを示す。図３においては、撮像装置１が１フレームの画素信号を読み出す場合を示している。
　図３に示すように、制御部１９は、まず、撮像装置１の外部から入力される垂直同期パルスおよび水平同期パルスに従って、画素アレイ部１１の特殊画素４が配置された特殊画素行から特殊画素４の画素信号（第２の信号）を順次読み出す。例えば、図４に示すように、制御部１９は、垂直走査部１２に特殊画素行における第２の転送信号線１６４を介してＨｉｇｈ状態の転送パルスＴＲ_Ｓを特殊画素４に供給させ、通常画素３をオフした状態で、特殊画素４から画素信号を読み出す。この場合、通常画素３は、光を受光して信号電荷を蓄積する蓄積状態（露光状態）となる。
　全ての特殊画素行の特殊画素４から画素信号（第２の信号）を読み出した後、制御部１９は、画素アレイ部１１の行毎に各通常画素３から画素信号（第１の信号）を順次読み出す。具体的には、制御部１９は、通常画素行および特殊画素行から各通常画素３の画素信号を順次読み出す。制御部１９は、通常画素３のみ配置された通常画素行から画素信号を読み出す場合、例えば、図５に示すように、垂直走査部１２が第１の転送信号線１６１を介してＨｉｇｈ状態の転送パルスＴＲを通常画素３に供給する。
　また、制御部１９は、特殊画素４が配置された特殊画素行の通常画素３から画素信号を読み出す場合、図６に示すように、垂直走査部１２が第１の転送信号線１６１を介してＨｉｇｈ状態の転送パルスＴＲのみを通常画素３に供給する。即ち、制御部１９は、特殊画素行における特殊画素４の転送スイッチ４２をオフした状態で、通常画素３のみから画素信号を順次読み出す。このとき、特殊画素４は、転送スイッチ４２がオフした状態のため、黒レベル相当（電源電圧相当）の出力となる。なお、特殊画素４の画素信号は、撮像装置１の外部に設けられた画像処理装置等によって周辺画素の画素信号を用いたデモザイキング処理等を行うことによって補間される。
　このように撮像装置１は、まず、全ての特殊画素行から特殊画素４の画素信号（第２の信号）を読み出した後に、画素アレイ部１１の行毎に各通常画素３から画素信号（第１の信号）を順次読み出す読み出し方法を行う。以下、この読み出し方法を分割読み出しという。
　〔２－３．撮像装置の動作〕
　次に、撮像装置１の動作について説明する。なお、以下においては、上述した２－２の分割読み出しによって画素アレイ部１１における全ての特殊画素行の特殊画素４から画素信号が読み出された後に、通常画素３から画素信号を読み出す画像生成の動作について説明する。
　まず、選択行が通常画素行である場合の動作について説明する。図７は、選択行が通常画素行である場合の動作を示すタイミングチャートである。
　図７に示すように、制御部１９は、選択行の画素信号（第１の信号）の読み出しが終了するまで、選択行の行選択信号ＳＥＬおよび駆動信号ＳＷの各々をＨｉｇｈ状態で継続する。この期間、選択行の各行選択スイッチ３６は、オン状態となる。さらに、第２のスイッチ６は、オン状態となり、通常画素３とＡ／Ｄ変換部１３のコンパレータ１３１ａとを電気的に接続する。
　続いて、制御部１９は、選択行のリセットパルスＲＳＴをＨｉｇｈ状態とする。この結果、選択行の増幅トランジスタ３５は、リセットスイッチ３４によってリセットされた後のＦＤ３３からリセット信号を垂直信号線１７へ出力する。
　その後、制御部１９は、選択行の転送パルスＴＲおよび転送パルスＴＲ_Ｓの各々をＨｉｇｈ状態とする。この期間、図８に示すように、選択行の各転送スイッチ３２は、オン状態となる。この結果、増幅トランジスタ３５は、光電変換部３１が受光して光電変換した信号電荷の電荷量に応じた画素信号ＶＳＬ（第１の信号）を垂直信号線１７へ出力する。この場合、画素信号ＶＳＬのレベルは、所定の電位（黒レベル）から信号電荷の電荷量に応じて低下する。
　次に、選択行が特殊画素行である場合の動作について説明する。図９は、選択行が特殊画素行の動作を示すタイミングチャートである。
　図９に示すように、制御部１９は、選択行の画素信号の読み出しが終了するまで、選択行の行選択信号ＳＥＬをＨｉｇｈ状態で継続する。この期間、選択行の各通常画素３の行選択スイッチ３６および各特殊画素４の行選択スイッチ４６がオン状態となる。
　続いて、制御部１９は、選択行のリセットパルスＲＳＴをＨｉｇｈ状態とするとともに、リセットパルスＲＳＴのＨｉｇｈ状態の期間だけ駆動信号ＳＷをＨｉｇｈ状態とする。この期間、第１のスイッチ５は、オン状態となる。増幅トランジスタ３５は、リセットスイッチ３４によってリセットされた後のＦＤ３３からリセット信号を垂直信号線１７へ出力する。また、増幅トランジスタ４５は、リセットスイッチ４４によってリセットされた後のＦＤ４３からリセット信号を垂直信号線１７へ出力する。
　その後、制御部１９は、選択行の転送パルスＴＲをＨｉｇｈ状態とするとともに、転送パルスＴＲのＨｉｇｈ状態の期間だけ駆動信号ＳＷ_ＳをＨｉｇｈ状態とし、かつ、駆動信号ＳＷをＬｏｗ状態とする。この期間、図１０に示すように、第１のスイッチ５は、オン状態となり、選択行の特殊画素４に隣接する通常画素３（画素Ｇ）と、コンパレータ１３１ａ_Ｓとを電気的に接続する。この結果、特殊画素４の行選択スイッチ４６がオン状態のときに出力する画素信号（第２の信号）に代えて、特殊画素４に隣接する通常画素３（画素Ｇ）から画素信号ＶＳＬ（第１の信号）が出力される。従って、特殊画素４の出力値が特殊画素４周辺の通常画素３相当の出力値となることで、通常画素行の画素信号の出力値と特殊画素行の画素信号の出力値とのレベルを揃えることができるので、ストリーキングを軽減することができる。
　〔２－４．効果〕
　まず、画素アレイ部１１における所定の行において所定の間隔で特殊画素４が配置されただけの場合について説明する。図１１は、画素アレイ部１１における所定の行において所定の間隔で特殊画素４が配置されただけの撮像装置の概略構成を示す模式図である。図１２は、図１１の撮像装置を用いて高輝度な被写体を撮像した際の画像データに対応する撮像画像の一例を示す図である。なお、図１１においては、垂直方向における左側の２列の各通常画素３を遮光して遮光画素ＶＯＰＢとするとともに、最下位の水平方向の各通常画素を遮光して遮光画素ＶＯＰＢとする。
　図１１に示す撮像装置は、画角の一部の領域において高輝度な被写体を撮像した場合、Ａ／Ｄ変換部１３の一斉反転による電源ノイズの影響を受ける。このため、図１２に示すように、画像Ｐ１には、被写体領域ＯＢ１近傍にストリーキングＳＴ１が発生するうえ、暗領域ＢＰ２（背景領域）の特殊画素行にストリーキングＳＴ２も発生する。このストリーキングＳＴ２が発生する理由を説明する。特殊画素行では、画素信号の振幅の大きい通常画素３の数（出力画素の数）が通常画素行より少ない。このため、特殊画素行では、電源ノイズ量が異なることでストリーキングＳＴ２が発生する。なお、図１１および図１２では、説明を簡略化するため、特殊画素行が画素アレイ部１１上に１行のみ設けられた例について説明したが、特殊画素行が画素アレイ部１１上に複数行設けられている場合、複数のストリーキングＳＴ２が発生する。
　図１３は、図１１に示す撮像装置のストリーキング発生時の特殊画素行における駆動信号のタイミングチャートである。なお、図１３においては、撮像装置は、分割読み出しによって全ての特殊画素４の信号を読み出した後に、各行から通常画素３の画素信号を読み出す場合について説明する。
　図１３に示すように、撮像装置は、特殊画素行のＦＤ３３の電位をリセットした後、常に転送パルスＴＲ_ＳをＬｏｗ状態で、転送パルスＴＲをＨｉｇｈ状態とする。これにより、撮像装置は、図１４に示すように、特殊画素４の転送スイッチ４２をオフ状態で特殊画素行の各通常画素３の転送スイッチ３２をオン状態とし、各通常画素３から画素信号ＶＳＬ_Ｎを読み出し、かつ、特殊画素４から画素信号ＶＳＬ_Ｓを読み出す。この画素信号ＶＳＬ_Ｓのレベルは、電源ノイズの影響によって低下することなく、一定値（黒レベル）を維持する（図１３を参照）。このため、画素アレイ部１１の所定の行において所定の間隔で特殊画素４が配置されただけの場合、特殊画素４の画素信号ＶＳＬ_Ｓ（第２の信号）のレベルの影響により、ストリーキングが発生する。
　これに対して、第１の実施形態によれば、画像を生成する場合、特殊画素４の画素信号（第２の信号）の代わりに、特殊画素４に隣接する通常画素３の画素信号ＶＳＬ（第１の信号）を出力させる。これにより、特殊画素行におけるストリーキングの発生を軽減する。
　以上説明した第１の実施形態によれば、画像を生成する場合、制御部１９が第１のスイッチ５をオン状態として光電変換部３１とコンパレータ１３１ａ_Ｓとを接続し、かつ、第２のスイッチ６をオフ状態とする。これにより、光電変換部４１から画素信号（第２の信号）を読み出す代わりに光電変換部３１からの画素信号（第１の信号）をコンパレータ１３１ａ_Ｓへ出力させる。即ち、特殊画素４の出力値に代えて、周辺の通常画素３相当の出力値とすることで、通常画素行の画素信号の出力値と特殊画素行の画素信号の出力値とのレベルを揃えることができるので、ストリーキングを軽減することができる。
　また、第１の実施形態によれば、ストリーキングの補正量を行毎に算出するための遮光画素の数を画素アレイ部１１上に増加させることなく、ストリーキングを軽減することができるので、撮像装置１の受光面の面積の増加を防止することができる。
＜３．第２の実施形態＞
　〔３－１．画素アレイ部の回路構成〕
　次に、第２の実施形態について説明する。図１５は、第２の実施形態に係る撮像装置の画素アレイ部の回路構成を示す図である。
　図１５に示す画素アレイ部１１Ａは、各々がベイヤー配列で構成された４つの通常画素３からなる複数のフィルタユニットＵ１と各々がベイヤー配列を構成する４つの通常画素３のうちの１つが特殊画素４に置き換わってなる複数のフィルタユニットＵ２とを備える。フィルタユニットＵ２が有する特殊画素４は、ベイヤー配列の画素Ｂの位置であって画素Ｇに隣接するに配置されている。
　また、第１のスイッチ５Ａは、フィルタユニットＵ１の特殊画素４に相当する位置であって、同じ行の画素Ｇと隣接する位置に配置される同色の通常画素３（例えば画素Ｂ）と、コンパレータ１３１ａ_Ｓとを電気的に接続する。ここで、同色の通常画素３とは、特殊画素４が配置されたフィルタユニットＵ２と水平方向に隣接する一方のフィルタユニットＵ１内で特殊画素４に相当する位置の通常画素３のカラーフィルタと同色の通常画素３（例えば画素Ｂ）である。以下においては、「特殊画素４が配置されたフィルタユニットＵ２と水平方向のどちらか一方に隣接するフィルタユニットＵ１内で特殊画素４に相当する位置の通常画素３のカラーフィルタと同色の通常画素３」を「隣接画素ＢH」と表現して記載する。
　〔３－２．撮像装置の動作〕
　次に、撮像装置１の動作について説明する。なお、以下においては、上述した２－２の分割読み出しによって画素アレイ部１１における全ての特殊画素行の特殊画素４から画素信号が読み出された後に、通常画素３から画素信号を読み出す画像生成の動作について説明する。また、撮像装置１は、通常画素行において上述した第１の実施形態と同様の動作を行うため、選択行が特殊画素行の場合の動作についてのみ説明する。
　図１６は、選択行が特殊画素行の場合の動作を示すタイミングチャートである。なお、図１６においては、特殊画素行の動作が上述した第１の実施形態と同様の動作であり、リセットパルスＲＳＴ以降の動作が第１の実施形態と異なる。このため、以下においては、リセットパルスＲＳＴを供給した後の動作について説明する。
　図１６に示すように、制御部１９は、選択行の転送パルスＴＲをＨｉｇｈ状態とするとともに、転送パルスＴＲのＨｉｇｈ状態の期間だけ駆動信号ＳＷ_ＳをＨｉｇｈ状態とし、駆動信号ＳＷをＬｏｗ状態とする。これにより、図１７に示すように、第１のスイッチ５Ａは、オン状態となり、選択行の特殊画素４に隣接する隣接画素ＢHと、コンパレータ１３１ａ_Ｓとを電気的に接続する。これにより、特殊画素４の行選択スイッチ４６がオン状態のときに出力する画素信号（第２の信号）に代えて、隣接画素ＢHから画素信号ＶＳＬ（第１の信号）をコンパレータ１３１ａ_Ｓへ出力することができる。
　以上説明した第２の実施形態によれば、画像を生成する場合、制御部１９が第１のスイッチ５Ａをオン状態として隣接画素ＢHとコンパレータ１３１ａ_Ｓとを接続し、かつ、第２のスイッチ６をオフ状態とする。これにより、光電変換部４１から画素信号（第２の信号）を読み出す代わりに、隣接画素ＢHの光電変換部３１からの画素信号（第１の信号）をコンパレータ１３１ａ_Ｓへ出力させる。即ち、特殊画素４の出力値に代えて、周辺の通常画素３相当の出力値とすることで、通常画素行の画素信号の出力値と特殊画素行の画素信号の出力値とのレベルを揃えることができるので、ストリーキングを軽減することができる。
　また、第２の実施形態によれば、特殊画素４から画素信号（第２の信号）を読み出す代わりに、特殊画素４に隣接する同色画素である通常画素３の画素信号（第１の信号）から出力させるので、カラーフィルタの感度差を軽減することができる。
　なお、第２の実施形態では、画像を生成する場合、特殊画素４に隣接する隣接画素ＢHから画素信号ＶＳＬ（第１の信号）を読み出していたが、画素信号（第１の信号）を読み出す通常画素３を適宜変更することができる。例えば選択行の特殊画素行に位置する通常画素３のいずれかから画素信号ＶＳＬ（第１の信号）を読み出せればよい。
＜４．第３の実施形態＞
　〔４－１．画素アレイ部の回路構成〕
　次に、第３の実施形態について説明する。図１８は、第３の実施形態に係る撮像装置１の画素アレイ部の回路構成を示す図である。
　図１８に示す画素アレイ部１１Ｂは、上述した第１の実施形態の画素アレイ部１１と比較して第１のスイッチ５、第２のスイッチ６およびダミースイッチ７を有しない。さらに、画素アレイ部１１Ｂは、上述した第１の実施形態の画素アレイ部１１の画素信号線１６に代えて、画素信号線１６Ｂを備える。画素信号線１６Ｂは、上述した画素信号線１６から信号線１６５，１６６に代えて、行選択信号ＳＥＬ_Ｓを供給する行選択信号線１６７を備える。行選択信号線１６７は、特殊画素４の行選択スイッチ４６または特殊画素４が配置された列に位置する通常画素３の行選択スイッチ３６に接続される。
　このように構成された画素アレイ部１１Ｂでは、特殊画素４が配置された列に位置する通常画素３の行選択スイッチ３６が第１のスイッチとして機能する。さらに、第３の実施形態では、特殊画素４の行選択スイッチ４６が第２のスイッチとして機能する。即ち、制御部１９は、特殊画素４の信号に代えて、特殊画素４が配置されたフィルタユニットＵ２と垂直方向に隣接する一方のフィルタユニットＵ１内で特殊画素４に相当する位置に配置された通常画素３（例えば図１８では画素Ｂ）の画素信号を出力する。以下においては、「特殊画素４が配置されたフィルタユニットＵ２と垂直方向に隣接する一方のフィルタユニットＵ１内で特殊画素４に相当する位置に配置された通常画素３」を「隣接画素ＢV」と表現して記載する。
　〔４－２．撮像装置の動作〕
　次に、撮像装置１の動作について説明する。図１９は、撮像装置１の動作を示すタイミングチャートである。図１９においては、上述した第１の実施形態の２－２で説明した分割読み出しによって、画素アレイ部１１Ｂにおける全ての特殊画素行の特殊画素４から画素信号が読み出された後に、通常画素３から画素信号を読み出す画像生成の動作について説明する。さらに、図１９においては、特殊画素４が配置された列のＮ－２行目、Ｎ－１行目およびＮ行目（Ｎ＝３以上）の順に画素信号を読み出す場合について説明する。
　まず、選択行がＮ－２行目である場合の動作について説明する。
　図１９に示すように、制御部１９は、Ｎ－２行目の画素信号の読み出しが終了するまでＮ－２行目の行選択信号ＳＥＬN-2，ＳＥＬ_ＳN-2をＨｉｇｈ状態で継続する。この期間、Ｎ－２行目の各通常画素３の行選択スイッチ３６は、オン状態となる。
　続いて、制御部１９は、Ｎ－２行目のリセットパルスＲＳＴN-2をＨｉｇｈ状態とする。この期間、Ｎ－２行目における各通常画素３の増幅トランジスタ３５は、リセットスイッチ３４によってリセットされた後のＦＤ３３からリセット信号を垂直信号線１７へ出力する。
　その後、制御部１９は、Ｎ－２行目の転送パルスＴＲN-2，ＴＲ_ＳN-2を同時にＨｉｇｈ状態とする。この期間、図２０に示すように、Ｎ－２行目の各々の通常画素３の転送スイッチ３２は、オン状態となる。この結果、Ｎ－２行目の各増幅トランジスタ３５は、光電変換部３１が受光して光電変換した信号電荷の電荷量に応じた画素信号ＶＳＬを垂直信号線１７へ出力する。この場合において、画素信号ＶＳＬのレベルは、所定の電位（黒レベル）から信号電荷の電荷に応じて低下する。
　Ｎ－２行目の画素信号の読み出し後、制御部１９は、Ｎ－２行目の各通常画素３の行選択スイッチ３６の行選択信号ＳＥＬN-2，ＳＥＬ_ＳN-2をＬｏｗ状態とする。そして、制御部１９は、上述したＮ－２行と同様の制御によって、Ｎ－１行目における各通常画素行から画素信号を読み出す。このため、Ｎ－１行目の動作の詳細な説明は、省略する。
　次に、選択行がＮ行目である場合の動作について説明する。
　図１９に示すように、制御部１９は、Ｎ行目の画素信号の読み出しが終了するまで行選択信号ＳＥＬNをＨｉｇｈ状態で継続するとともに、Ｐ相期間のみ行選択信号ＳＥＬ_ＳNをＨｉｇｈ状態とする。この期間、図２１に示すように、Ｎ行目の各通常画素３の行選択スイッチ３６は、オン状態となる。さらに、Ｎ行目の特殊画素４の行選択スイッチ４６がオン状態となる。
　続いて、制御部１９は、Ｎ行目のリセットパルスＲＳＴNをＰ相期間においてＨｉｇｈ状態とする。この期間、Ｎ行目における特殊画素４の増幅トランジスタ４５は、リセットスイッチ４４によってリセットされた後のＦＤ４３からリセット信号を垂直信号線１７へ出力する。
　その後、Ｐ相期間が終了した時点からＤ相期間において、制御部１９は、Ｎ行目の行選択信号ＳＥＬNをＨｉｇｈ状態で継続したまま、行選択信号ＳＥＬ_ＳNをＬｏｗ状態とし、Ｎ－２行目の行選択信号ＳＥＬ_ＳN-2をＨｉｇｈ状態とする。このＤ相期間において、制御部１９は、転送パルスＴＲNをＨｉｇｈ状態とする。この場合、図２２に示すように、特殊画素４の行選択スイッチ４６（第２のスイッチ）は、オフ状態であり、図２２に示すように、Ｎ－２行目の隣接画素ＢVの転送スイッチ３２（第１のスイッチ）は、オン状態となる。これにより、特殊画素４のＦＤ４３（ＦＤN）が保持する電荷量に応じた画素信号ＶＳＬ_Ｓに代えて、Ｎ－２行の隣接画素ＢVのＦＤ３３（ＦＤN-2）が保持する電荷量に応じた画素信号ＶＳＬ_Ｎをコンパレータ１３１ａ_Ｓへ出力することができる。
　以上説明した第３の実施形態によれば、制御部１９が特殊画素４の行選択スイッチ４６（第２のスイッチ）をオフ状態とし、特殊画素４と同じ列でＮ―２行に位置する隣接画素ＢVの転送スイッチ３２（第１のスイッチ）がオン状態とする。これにより、特殊画素４が出力する画素信号ＶＳＬ_Ｓ（第２の信号）に代えて、隣接画素ＢVの画素信号ＶＳＬ_Ｎ（第１の信号）をコンパレータ１３１ａ_Ｓへ出力することができる。この結果、特殊画素４の出力値に代えて、周辺の通常画素３相当の出力値とすることで、通常画素行の画素信号の出力値と特殊画素行の画素信号の出力値とのレベルを揃えることができるので、ストリーキングを軽減することができる。
　また、第３の実施形態によれば、特殊画素４の画素信号ＶＳＬ_Ｓ（第２の信号）に代えて、隣接画素ＢVの画素信号ＶＳＬ_Ｎ（第１の信号）を出力させるので、カラーフィルタの感度差を軽減することができる。
　なお、第３の実施形態では、隣接画素ＢVの画素信号を特殊画素４の画素信号として出力していたが、これに限定されることなく、特殊画素４と同じ列に位置する別の行の通常画素３（例えば図１８では画素Ｇ）の画素信号を出力してもよい。
＜５．第４の実施形態＞
　次に、第４の実施形態について説明する。第４の実施形態に係る撮像装置の構成は、上述した第３の実施形態に係る撮像装置１と同様であり（図１８を参照）、動作および画素信号を読み出す駆動方法が異なる。以下においては、第４の実施形態に係る撮像装置の動作および画素信号を読み出す駆動方法について説明する。
　〔５－１．撮像装置の動作〕
　図２３は、撮像装置１の動作を示すタイミングチャートである。図２３においては、動画撮影やライブビュー画像表示等の動画読み出しにおいて用いられる垂直行を間引く駆動方法について説明する。図２３においては、特殊画素４が配置されたＮ行目、かつ、特殊画素４が配置された列の動作について説明する。さらに、図２３においては、行方向に隣接する３行のうち１行分のみを読み出す垂直１／３間引きの例について説明する。
　図２３に示すように、まず、選択行がＮ－３行目の場合について説明する。この場合、制御部１９は、Ｎ－３行目の通常画素３から画素信号の読み出しを行う。なお、Ｎ－３行目の画素信号の読み出しは、上述した第３の実施形態のＮ－３行と同様のため、詳細な説明は、省略する。
　Ｎ－３行目における画素信号の読み出しが完了した後、制御部１９は、Ｎ行目の画素信号の読み出しが終了するまで、Ｎ行目の行選択信号ＳＥＬNをＨｉｇｈ状態で継続するとともに、Ｐ相期間のみ行選択信号ＳＥＬ_ＳNをＨｉｇｈ状態とする。この期間、Ｎ行の各通常画素３の行選択スイッチ３６および特殊画素４の行選択スイッチ４６がオン状態となる。
　続いて、制御部１９は、Ｎ行目のリセットパルスＲＳＴNをオン状態とする。この期間、Ｎ行目における各通常画素３の増幅トランジスタ３５は、リセットスイッチ３４によってリセットされた後のＦＤ３３からリセット信号を垂直信号線１７へ出力する。さらに、Ｎ行目における各特殊画素４の増幅トランジスタ４５は、リセットスイッチ４４によってリセットされた後のＦＤ４３からリセット信号を垂直信号線１７へ出力する。
　その後、Ｐ相期間が終了した時点において、制御部１９は、Ｎ行目の行選択信号ＳＥＬ_ＳNをＬｏｗ状態とし、間引き対象行となるＮ－２行目の行選択信号ＳＥＬ_ＳN－２および転送パルスＴＲNをＨｉｇｈ状態とする。この期間、図２４に示すように、間引き対象行のＮ－２行目における隣接画素ＢVの行選択スイッチ３６（第１のスイッチ）がオン状態となる。さらに、図２４に示すように、特殊画素４の行選択スイッチ４６（第２のスイッチ）がオフ状態となる。これにより、特殊画素４のＦＤ４３（ＦＤN）が保持する電荷量に応じた画素信号ＶＳＬ_Ｓに代えて、間引き対象行となる隣接画素ＢVのＦＤ３３（ＦＤN-2）が保持する電荷量に応じた画素信号ＶＳＬ_Ｎをコンパレータ１３１ａ_Ｓへ出力することができる。
　以上説明した第４の実施形態によれば、制御部１９が間引き対象行となるＮ－２行目の転送スイッチ３２（第１のスイッチ）をオン状態として光電変換部３１とコンパレータ１３１ａ_Ｓとを接続し、行選択スイッチ４６（第２スイッチ）をオフ状態とする。これにより、特殊画素４が出力する画素信号ＶＳＬ_Ｓ（第２の信号）に代えて、間引き対象行の隣接画素ＢVの画素信号ＶＳＬ_Ｎ（第１の信号）をコンパレータ１３１ａ_Ｓへ出力することができる。この結果、特殊画素４の出力値に代えて、周辺の通常画素３相当の出力値とすることで、通常画素行の画素信号の出力値と特殊画素行の画素信号の出力値とのレベルを揃えることができるので、ストリーキングを軽減することができる。
　なお、第４の実施形態では、垂直行の間引き方は、適宜変更することができ、例えば垂直行を１／５に間引いてもよいし、１／７に間引いてもよい。
＜６．第５の実施形態＞
　〔６－１．画素アレイ部の回路構成〕
　次に、第５の実施形態について説明する。図２５は、第５の実施形態に係る撮像装置の画素アレイ部の回路構成を示す図である。
　図２５に示す画素アレイ部１１Ｄは、上述した第１の実施形態に係る通常画素３、特殊画素４、ダミースイッチ７および画素信号線１６に代えて、通常画素３Ｄ、特殊画素４Ｄ、ダミースイッチ９および画素信号線１６Ｄを備える。さらに、画素アレイ部１１Ｄは、ＦＤショート線１７Ｄおよび第３のスイッチ８をさらに備える。また、画素アレイ部１１Ｄは、上述した第１の実施形態の画素アレイ部１１から第１のスイッチ５および第２のスイッチ６を有しない。
　通常画素３Ｄは、２つの光電変換部を単位画素とする２画素共有構造をなす。具体的には、通常画素３Ｄは、２つの光電変換部３１と、２つの転送スイッチ４２と、１つのＦＤ３３と、１つのリセットスイッチ３４と、１つの増幅トランジスタ３５と、１つの行選択スイッチ３６と、を有する。各通常画素３Ｄには、画素信号線１６Ｄとして、第１の転送信号線１６１、リセット信号線１６２、行選択信号線１６３および第３の転送信号線１６８が接続される。
　特殊画素４Ｄは、２つの光電変換部を単位画素とする２画素共有構造をなす。具体的には、特殊画素４Ｄは、光電変換部３１，４１と、転送スイッチ３２，４２と、１つのＦＤ４３と、１つのリセットスイッチ４４と、１つの増幅トランジスタ４５と、１つの行選択スイッチ４６と、を有する。各特殊画素には、画素信号線１６Ｄとして、リセット信号線１６２、行選択信号線１６３、第２の転送信号線１６４および第３の転送信号線１６８が接続される。
　ＦＤショート線１７Ｄは、列毎に設けられ、垂直方向に隣接する画素のＦＤ同士を接続する。具体的には、ＦＤショート線１７Ｄは、特殊画素４ＤのＦＤ４３と、特殊画素４Ｄの垂直方向に隣接する通常画素３ＤのＦＤ３３とを接続する。
　第３のスイッチ８は、ＦＤショート線１７Ｄに設けられ、ＦＤショート線１７Ｄを介して互いに異なる行で同じ列に位置する光電変換部３１および光電変換部４１それぞれの２つのＦＤ同士を電気的に接続する。具体的には、第３のスイッチ８は、特殊画素４の転送スイッチ４２の出力側と行選択スイッチ４６の入力側とを電気的に接続することによって、光電変換部３１および光電変換部４１それぞれの２つのＦＤ同士を電気的に接続する。第３のスイッチ８は、画素信号線１６Ｄとして、信号線１７０が接続される。第３のスイッチ８は、制御部１９から垂直走査部１２を介して駆動信号ＦＤＬＩＮＫ_Ｓが供給された場合、ＦＤショート線１７Ｄを介して通常画素３ＤのＦＤ３３と特殊画素４ＤのＦＤ４３とを電気的に接続する。
　ダミースイッチ９は、通常画素３Ｄが配置された列のＦＤショート線１７Ｄに設けられる。ダミースイッチ９は、画素信号線１６Ｄとして、信号線１６９が接続され、特殊画素４Ｄが配置された列のＦＤショート線１７Ｄと同様の抵抗値をなすために設けられ、常にオフ状態である。ダミースイッチ９は、例えばＮＭＯＳを用いて構成される。
　〔６―２．撮像装置の動作〕
　次に、撮像装置１の動作について説明する。図２６は、撮像装置１の動作を示すタイミングチャートである。なお、図２６においては、特殊画素４Ｄが配置された列の動作について説明する。また、以下においては、画素アレイ部１１Ｄにおいて、画素Ｇおよび画素Ｒが配置された行をＲ行、画素Ｇおよび画素Ｂが配置された行をＢ行、画素Ｇおよび特殊画素Ｓが配置された行をＳ行として説明する。
　図２６に示すように、まず、制御部１９は、Ｎ－１行目のＢ行の各通常画素３Ｄから画素信号の読み出しが終了するまで、Ｎ－１行目の行選択信号ＳＥＬN-１をＨｉｇｈ状態で継続する。この期間、Ｎ－１行目のＢ行の行選択スイッチ３６は、オン状態となる。
　続いて、制御部１９は、Ｎ－１行目のＢ行のリセットパルスＲＳＴN-１をＨｉｇｈ状態とする。これにより、Ｎ－１行目における各通常画素３Ｄ（例えば画素Ｂ）の増幅トランジスタ３５は、リセットスイッチ３４によってリセットされた後のＦＤ３３からリセット信号を垂直信号線１７へ出力する。
　その後、制御部１９は、Ｎ－１行目のＢ行の転送パルスＴＲ_ＢN-1および転送パルスＴＲ_ＳN-1をＨｉｇｈ状態とする。この期間、Ｎ－１行目のＢ行における転送スイッチ３２は、オン状態となる。これにより、図２７に示すように、Ｎ－１行目のＢ行における通常画素３Ｄ（例えば画素Ｂ）の増幅トランジスタ３５は、ＦＤ３３の電荷量に応じた画素信号ＶＳＬを垂直信号線１７へ出力する。
　Ｎ－１行目のＢ行の画素信号の読み出し後、制御部１９は、Ｎ－１行目の行選択信号ＳＥＬN-１をＬｏｗ状態とし、Ｎ行目のＲ行の各通常画素３Ｄから画素信号の読み出しが終了するまで、Ｎ行目のＲ行の行選択信号ＳＥＬNをＨｉｇｈ状態で継続する。この期間、Ｎ－１行目の行選択スイッチ３６は、オフ状態となる。さらに、Ｎ行目の行選択スイッチ４６は、オン状態となる。
　続いて、制御部１９は、Ｎ行目のＲ行のリセットパルスＲＳＴNをＨｉｇｈ状態とする。これにより、Ｎ行目のＲ行における特殊画素４Ｄの増幅トランジスタ４５は、リセットスイッチ４４によってリセットされた後のＦＤ４３からリセット信号を垂直信号線１７へ出力する。
　その後、制御部１９は、Ｎ行目のＲ行の転送パルスＴＲ_ＲNをＨｉｇｈ状態とする。この場合、Ｎ行目のＲ行の転送スイッチ３２は、オン状態となる。これにより、図２８に示すように、Ｎ行目のＲ行における特殊画素４Ｄの増幅トランジスタ４５は、ＦＤ４３の電荷量に応じた画素信号ＶＳＬを垂直信号線１７へ出力する。
　Ｎ行目のＲ行の画素信号の読み出し後、制御部１９は、Ｎ行目のＲ行の行選択信号ＳＥＬNをＬｏｗ状態とし、再度、Ｎ行目のＳ行の各通常画素３Ｄから画素信号が読み出されるまで行選択信号ＳＥＬNをＨｉｇｈ状態で継続する。この場合、Ｎ行目の行選択スイッチ４６（第１のスイッチ）は、一旦、オフ状態となった後に、再度、オン状態となる。
　続いて、制御部１９は、Ｎ行目のＳ行のリセットパルスＲＳＴNをＨｉｇｈ状態とする。これにより、Ｎ行目のＳ行における特殊画素４の増幅トランジスタ４５は、Ｐ相期間においてリセットスイッチ４４によってリセットされた後のＦＤ４３からリセット信号を垂直信号線１７へ出力する。
　その後、制御部１９は、Ｎ行目のＳ行の転送パルスＴＲ_ＢＮをＨｉｇｈ状態とし、Ｄ相期間だけＮ行目のＳ行の駆動信号ＦＤＬＩＮＫ_ＳN-1をＨｉｇｈ状態で継続する。図２９は、この状態を示す図である。Ｎ行目のＳ行の転送パルスＴＲ_ＢＮがＨｉｇｈ状態となることによって、転送スイッチ４２（第２のスイッチ）は、オフ状態となる。さらに、駆動信号ＦＤＬＩＮＫ_ＳN-1がＨｉｇｈ状態となることにより、第３のスイッチ８は、オン状態となる。これにより、Ｎ行目のＳ行における特殊画素４ＤのＦＤ４３とＮ－１行目のＢ行における特殊画素４Ｄと同じ列の隣接画素ＢHのＦＤ３３とが電気的に短絡する。この結果、増幅トランジスタ４５は、特殊画素４Ｄが出力する画素信号に代えて、Ｎ行目のＳ行の特殊画素４ＤのＦＤ４３の電荷量（ＦＤN）と隣接画素ＢHのＦＤ３３の電荷量（ＦＤN-1）とを平均化した値の画素信号ＶＳＬ_Ｓを出力する（図２６を参照）。
　これに対して、特殊画素４の左側に位置する通常画素３Ｄは、Ｎ行目のＳ行の通常画素３ＤのＦＤ３３の電荷量（ＦＤN（Ｌ））と垂直方向のＮ－１行目の通常画素３ＤのＦＤ３３（ＦＤN－1（Ｌ））とが短絡されていない。このため、特殊画素４と同じ画素行の左側に位置する通常画素３Ｄは、ＦＤ３３（ＦＤN（Ｌ））の電荷量（図２６の点線）に応じた画素信号ＶＳＬ_Ｎを出力する（図２６を参照）。
　さらに、特殊画素４の左側のＮ－１行目の通常画素３ＤのＦＤ３３（ＦＤN－1（Ｌ））は、電荷量が変化しない（図２６の点線）。画素信号ＶＳＬ_Ｓのレベルは、画素信号ＶＳＬ_Ｎと比べて、Ｎ行目のＳ行の特殊画素４ＤのＦＤ４３の電荷量（ＦＤN）と隣接画素ＢHのＦＤ３３の電荷量（ＦＤN-1）とを平均化した信号電荷の電荷量のため、所定の電位（黒レベル）から減少した値となる。
　以上説明した第５の実施形態によれば、制御部１９が行選択スイッチ４６（第１のスイッチ）および第３のスイッチ８をオン状態とし、転送スイッチ４２（第２のスイッチ）をオフ状態とする。これにより、Ｎ行目のＳ行における特殊画素４のＦＤ４３とＮ－１行目のＢ行のＦＤ３３とを電気的に短絡させる。この結果、特殊画素４Ｄが出力する画素信号（第２の信号）に代えて、ＦＤ４３の電荷量とＦＤ３３の電荷量とを平均化した値に応じた画素信号ＶＳＬ_Ｓ（第１の信号）を出力することができるので、ストリーキングを軽減することができる。
　なお、第５の実施形態では、通常画素３Ｄおよび特殊画素４Ｄが２つの光電変換部を単位画素とする２画素共有構造であったが、上述した構成と同様に１つの光電変換部を単位画素とする構造であってもよい。もちろん、３つの通常画素３Ｄおよび１つの特殊画素４Ｄを単位画素とする４画素共有構造であってもよい。
＜７．第６の実施形態＞
　〔７－１．電子機器の構成例〕
　次に、図３０を参照して、本開示に係る技術を適用した電子機器の構成例について説明する。図３０は、本開示の撮像装置の実施形態の構成を示すブロック図である。
　図３０に示す電子機器１００は、光学系１０００と、撮像装置１００１と、信号処理回路１００２と、メモリ１００３と、モニタ１００４と、を備えている。図３０においては、撮像装置１００１として、上述した本開示の撮像装置１を、電子機器１００に設けた場合の実施形態を示す。ここで、電子機器１００としては、デジタルスチルカメラ、デジタルビデオカメラ、撮像機能付きの携帯電話やスマートフォン等である。
　光学系１０００は、被写体からの像光（入射光）を撮像装置１００１の撮像面上に結像させる。これにより、信号電荷が一定期間、撮像装置１００１内に蓄積される。信号処理回路１００２は、撮像装置１００１から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリ１００３などの記憶媒体に記憶されたり、モニタ１００４に出力されたりする。
＜８．第７の実施形態＞
　〔８－１．撮像装置の使用例〕
　次に、本開示に係る技術を適用した撮像装置の使用例について説明する。図３１は、上述した本開示に係る撮像装置の使用例を示す図である。
　上述した撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
　・デジタルカメラや、撮影機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　受光した光を画像用の第１の信号に変換する第１の光電変換部に接続された第１のスイッチと、
　受光した光を前記第１の信号と機能が異なる第２の信号に変換する第２の光電変換部に接続された第２のスイッチと、
　前記第１のスイッチおよび前記第２のスイッチにそれぞれ接続されたＡ／Ｄ変換部と、
　前記第１のスイッチおよび前記第２のスイッチを制御する制御部と、
　を備え、
　前記制御部は、
　画像を生成する場合、前記第１のスイッチをオン状態として前記第１の光電変換部と前記Ａ／Ｄ変換部とを接続し、かつ、前記第２のスイッチをオフ状態とする一方、
　前記第２の光電変換部から前記第２の信号を読み出す場合、前記第１のスイッチをオフ状態とし、かつ、前記第２のスイッチをオン状態として前記第２の光電変換部と前記Ａ／Ｄ変換部とを接続する
　撮像装置。
（２）
　複数の前記第１の光電変換部および複数の前記第２の光電変換部は、所定の配置パターンをなして２次元マトリクス状に並んでいる
　（１）に記載の撮像装置。
（３）
　前記制御部は、
　前記画像を生成する場合において、前記第２の光電変換部が配置された行に位置する前記第２の光電変換部から前記第２の信号を読み出すとき、前記第２の光電変換部と同じ行で異なる列に位置する前記第１の光電変換部に接続された前記第１のスイッチをオン状態とし、前記第２のスイッチをオフ状態とする
　（２）に記載の撮像装置。
（４）
　前記制御部は、
　前記画像を生成する場合において、前記第２の光電変換部が配置された行に位置する前記第２の光電変換部から前記第２の信号を読み出すとき、前記第２の光電変換部と同じ列で異なる行に位置する前記第１の光電変換部に接続された前記第１のスイッチをオン状態として、前記第２のスイッチをオフ状態とする
　（２）に記載の撮像装置。
（５）
　前記制御部は、
　前記画像を生成する場合、所定の行を間引きながら前記第１の信号を読み出し、
　前記第２の光電変換部が配置された行に位置する前記第２の光電変換部から前記第２の信号を読み出すとき、前記第２の光電変換部と同じ列で異なる行に位置する前記第１の光電変換部であって、間引かれた行に位置する前記第１の光電変換部に接続された前記第１のスイッチをオン状態として、前記第２のスイッチをオフ状態とする
　（２）に記載の撮像装置。
（６）
　前記第１のスイッチは、前記第１の光電変換部に接続され、前記第１の光電変換部からの前記第１の信号を垂直信号線へ出力する第１の行選択スイッチであり、
　前記第２のスイッチは、前記第２の光電変換部に接続され、前記第２の光電変換部からの前記第２の信号を垂直信号線へ出力する第２の行選択スイッチである
　（４）または（５）に記載の撮像装置。
（７）
　互いに異なる行で同じ列に配置された前記第１の光電変換部と前記第２の光電変換部とを接続可能な第３のスイッチをさらに備え、
　前記制御部は、
　前記画像を生成する場合において、前記第２の光電変換部が配置された行に位置する前記第２の光電変換部から前記第２の信号を読み出すとき、前記第２の光電変換部と同じ列で異なる行に位置する前記第１の光電変換部に接続された前記第１のスイッチおよび前記第３のスイッチをそれぞれオン状態として、前記第２のスイッチをオフ状態とする
　（２）に記載の撮像装置。
（８）
　前記第１のスイッチは、前記第１の光電変換部に接続され、前記第１の光電変換部からの前記第１の信号を垂直信号線へ出力する第１の行選択スイッチであり、
　前記第２のスイッチは、前記第２の光電変換部に接続され、前記第２の光電変換部から前記第２の信号を転送する転送スイッチであり、
　前記第３のスイッチは、互いに異なる行で同じ列に位置する前記第１の行選択スイッチの入力側と前記転送スイッチの出力側とを接続可能であり、
　前記制御部は、
　前記画像を生成する場合において、前記第２の光電変換部が配置された行に位置する前記第２の光電変換部から前記第２の信号を読み出すとき、前記第２の光電変換部と同じ列で異なる行に位置する前記第１の光電変換部に接続された前記第１の行選択スイッチおよび前記第３のスイッチをそれぞれオン状態として、前記転送スイッチをオフ状態とする
　（７）に記載の撮像装置。
（９）
　前記第１の光電変換部は、受光面に前記画像を生成するためのカラーフィルタが積層されてなり、
　前記第２の光電変換部は、受光面に赤外光フィルタ、像面位相差フィルタ、白フィルタ、モノクロフィルタおよび黒フィルタのいずれかが積層されてなる
　（１）に記載の撮像装置。
（１０）
　撮像装置と、
　前記撮像装置の撮像面上に被写体像を結像する光学系と、
　前記撮像装置から出力される画像用の第１の信号に対して、信号処理を行う信号処理部と、
　を備え、
　前記撮像装置は、
　受光した光を前記第１の信号に変換する第１の光電変換部に接続された第１のスイッチと、
　受光した光を前記第１の信号と機能が異なる第２の信号に変換する第２の光電変換部に接続された第２のスイッチと、
　前記第１のスイッチおよび前記第２のスイッチにそれぞれ接続されたＡ／Ｄ変換部と、
　前記第１のスイッチおよび前記第２のスイッチを制御する制御部と、
　を備え、
　前記制御部は、
　画像を生成する場合、前記第１のスイッチをオン状態として前記第１の光電変換部と前記Ａ／Ｄ変換部とを接続し、かつ、前記第２のスイッチをオフ状態とする一方、
　前記第２の光電変換部から前記第２の信号を読み出す場合、前記第１のスイッチをオフ状態とし、かつ、前記第２のスイッチをオン状態として前記第２の光電変換部と前記Ａ／Ｄ変換部とを接続する
　電子機器。
（１１）
　受光した光を画像用の第１の信号に変換する第１の光電変換部に接続された第１のスイッチと、
　受光した光を前記第１の信号と機能が異なる第２の信号に変換する第２の光電変換部に接続された第２のスイッチと、
　前記第１のスイッチおよび前記第２のスイッチに接続されたＡ／Ｄ変換部と、
　を備える撮像装置が
　画像を生成する場合、前記第１のスイッチをオン状態として前記第１の光電変換部と前記Ａ／Ｄ変換部とを接続し、かつ、前記第２のスイッチをオフ状態とし、
　前記第２の光電変換部から前記第２の信号を読み出す場合、前記第１のスイッチをオフ状態とし、かつ、前記第２のスイッチをオン状態として前記第２の光電変換部と前記Ａ／Ｄ変換部とを接続する
　駆動方法。
　１　撮像装置
　３，３Ｄ　通常画素
　４，４Ｄ　特殊画素
　５，５Ａ　第１のスイッチ
　６　第２のスイッチ
　８　第３のスイッチ
　１３　Ａ／Ｄ変換部
　１９　制御部
　３１，４１　光電変換部
　３２，４２　転送スイッチ
　３３，４３　フローティングディフュージョン
　３５，４５　増幅トランジスタ
　３６，４６　行選択スイッチ
　１００　電子機器
　１０００　光学系
　１００１　撮像装置
　１００２　信号処理回路

Claims (11)

  1. 　受光した光を画像用の第１の信号に変換する第１の光電変換部に接続された第１のスイッチと、
    　受光した光を前記第１の信号と機能が異なる第２の信号に変換する第２の光電変換部に接続された第２のスイッチと、
    　前記第１のスイッチおよび前記第２のスイッチにそれぞれ接続されたＡ／Ｄ変換部と、
    　前記第１のスイッチおよび前記第２のスイッチを制御する制御部と、
    　を備え、
    　前記制御部は、
    　画像を生成する場合、前記第１のスイッチをオン状態として前記第１の光電変換部と前記Ａ／Ｄ変換部とを接続し、かつ、前記第２のスイッチをオフ状態とする一方、
    　前記第２の光電変換部から前記第２の信号を読み出す場合、前記第１のスイッチをオフ状態とし、かつ、前記第２のスイッチをオン状態として前記第２の光電変換部と前記Ａ／Ｄ変換部とを接続する
    　撮像装置。
  2. 　複数の前記第１の光電変換部および複数の前記第２の光電変換部は、所定の配置パターンをなして２次元マトリクス状に並んでいる
    　請求項１に記載の撮像装置。
  3. 　前記制御部は、
    　前記画像を生成する場合において、前記第２の光電変換部が配置された行に位置する前記第２の光電変換部から前記第２の信号を読み出すとき、前記第２の光電変換部と同じ行で異なる列に位置する前記第１の光電変換部に接続された前記第１のスイッチをオン状態とし、前記第２のスイッチをオフ状態とする
    　請求項２に記載の撮像装置。
  4. 　前記制御部は、
    　前記画像を生成する場合において、前記第２の光電変換部が配置された行に位置する前記第２の光電変換部から前記第２の信号を読み出すとき、前記第２の光電変換部と同じ列で異なる行に位置する前記第１の光電変換部に接続された前記第１のスイッチをオン状態として、前記第２のスイッチをオフ状態とする
    　請求項２に記載の撮像装置。
  5. 　前記制御部は、
    　前記画像を生成する場合、所定の行を間引きながら前記第１の信号を読み出し、
    　前記第２の光電変換部が配置された行に位置する前記第２の光電変換部から前記第２の信号を読み出すとき、前記第２の光電変換部と同じ列で異なる行に位置する前記第１の光電変換部であって、間引かれた行に位置する前記第１の光電変換部に接続された前記第１のスイッチをオン状態として、前記第２のスイッチをオフ状態とする
    　請求項２に記載の撮像装置。
  6. 　前記第１のスイッチは、前記第１の光電変換部に接続され、前記第１の光電変換部からの前記第１の信号を垂直信号線へ出力する第１の行選択スイッチであり、
    　前記第２のスイッチは、前記第２の光電変換部に接続され、前記第２の光電変換部からの前記第２の信号を垂直信号線へ出力する第２の行選択スイッチである
    　請求項４に記載の撮像装置。
  7. 　互いに異なる行で同じ列に配置された前記第１の光電変換部と前記第２の光電変換部とを接続可能な第３のスイッチをさらに備え、
    　前記制御部は、
    　前記画像を生成する場合において、前記第２の光電変換部が配置された行に位置する前記第２の光電変換部から前記第２の信号を読み出すとき、前記第２の光電変換部と同じ列で異なる行に位置する前記第１の光電変換部に接続された前記第１のスイッチおよび前記第３のスイッチをそれぞれオン状態として、前記第２のスイッチをオフ状態とする
    　請求項２に記載の撮像装置。
  8. 　前記第１のスイッチは、前記第１の光電変換部に接続され、前記第１の光電変換部からの前記第１の信号を垂直信号線へ出力する第１の行選択スイッチであり、
    　前記第２のスイッチは、前記第２の光電変換部に接続され、前記第２の光電変換部から前記第２の信号を転送する転送スイッチであり、
    　前記第３のスイッチは、互いに異なる行で同じ列に位置する前記第１の行選択スイッチの入力側と前記転送スイッチの出力側とを接続可能であり、
    　前記制御部は、
    　前記画像を生成する場合において、前記第２の光電変換部が配置された行に位置する前記第２の光電変換部から前記第２の信号を読み出すとき、前記第２の光電変換部と同じ列で異なる行に位置する前記第１の光電変換部に接続された前記第１の行選択スイッチおよび前記第３のスイッチをそれぞれオン状態として、前記転送スイッチをオフ状態とする
    　請求項７に記載の撮像装置。
  9. 　前記第１の光電変換部は、受光面に前記画像を生成するためのカラーフィルタが積層されてなり、
    　前記第２の光電変換部は、受光面に赤外光フィルタ、像面位相差フィルタ、白フィルタ、モノクロフィルタおよび黒フィルタのいずれかが積層されてなる
    　請求項１に記載の撮像装置。
  10. 　撮像装置と、
    　前記撮像装置の撮像面上に被写体像を結像する光学系と、
    　前記撮像装置から出力される画像用の第１の信号に対して、信号処理を行う信号処理部と、
    　を備え、
    　前記撮像装置は、
    　受光した光を前記第１の信号に変換する第１の光電変換部に接続された第１のスイッチと、
    　受光した光を前記第１の信号と機能が異なる第２の信号に変換する第２の光電変換部に接続された第２のスイッチと、
    　前記第１のスイッチおよび前記第２のスイッチにそれぞれ接続されたＡ／Ｄ変換部と、
    　前記第１のスイッチおよび前記第２のスイッチを制御する制御部と、
    　を備え、
    　前記制御部は、
    　画像を生成する場合、前記第１のスイッチをオン状態として前記第１の光電変換部と前記Ａ／Ｄ変換部とを接続し、かつ、前記第２のスイッチをオフ状態とする一方、
    　前記第２の光電変換部から前記第２の信号を読み出す場合、前記第１のスイッチをオフ状態とし、かつ、前記第２のスイッチをオン状態として前記第２の光電変換部と前記Ａ／Ｄ変換部とを接続する
    　電子機器。
  11. 　受光した光を画像用の第１の信号に変換する第１の光電変換部に接続された第１のスイッチと、
    　受光した光を前記第１の信号と機能が異なる第２の信号に変換する第２の光電変換部に接続された第２のスイッチと、
    　前記第１のスイッチおよび前記第２のスイッチに接続されたＡ／Ｄ変換部と、
    　を備える撮像装置が
    　画像を生成する場合、前記第１のスイッチをオン状態として前記第１の光電変換部と前記Ａ／Ｄ変換部とを接続し、かつ、前記第２のスイッチをオフ状態とし、
    　前記第２の光電変換部から前記第２の信号を読み出す場合、前記第１のスイッチをオフ状態とし、かつ、前記第２のスイッチをオン状態として前記第２の光電変換部と前記Ａ／Ｄ変換部とを接続する
    　駆動方法。
PCT/JP2019/011301 2018-05-08 2019-03-18 撮像装置、電子機器および駆動方法 WO2019216029A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018090191A JP2019197980A (ja) 2018-05-08 2018-05-08 撮像装置、電子機器および駆動方法
JP2018-090191 2018-05-08

Publications (1)

Publication Number Publication Date
WO2019216029A1 true WO2019216029A1 (ja) 2019-11-14

Family

ID=68467960

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/011301 WO2019216029A1 (ja) 2018-05-08 2019-03-18 撮像装置、電子機器および駆動方法

Country Status (2)

Country Link
JP (1) JP2019197980A (ja)
WO (1) WO2019216029A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236271A (ja) * 2007-03-20 2008-10-02 Sony Corp ストリーキング補正信号生成回路、ストリーキング補正信号生成方法、プログラム、ストリーキング補正回路および撮像装置
JP2011040807A (ja) * 2009-08-06 2011-02-24 Toshiba Corp 固体撮像装置
JP2012175690A (ja) * 2011-02-24 2012-09-10 Nikon Corp 固体撮像素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236271A (ja) * 2007-03-20 2008-10-02 Sony Corp ストリーキング補正信号生成回路、ストリーキング補正信号生成方法、プログラム、ストリーキング補正回路および撮像装置
JP2011040807A (ja) * 2009-08-06 2011-02-24 Toshiba Corp 固体撮像装置
JP2012175690A (ja) * 2011-02-24 2012-09-10 Nikon Corp 固体撮像素子

Also Published As

Publication number Publication date
JP2019197980A (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
US11050955B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US9866771B2 (en) Solid-state imaging device, signal processing method of solid-state imaging device, and electronic apparatus
US8411157B2 (en) Solid-state image pickup device and image pickup device
US9807330B2 (en) Solid-state imaging device and imaging apparatus
WO2017065019A1 (ja) 固体撮像素子、および電子装置
CN107408566B (zh) 固态成像设备和电子装置
US10313588B2 (en) Image capturing system and control method of image capturing system
WO2019146316A1 (ja) 撮像装置及び電子機器
US9325919B2 (en) Image sensing apparatus
WO2016147903A1 (ja) 固体撮像装置および駆動方法、並びに電子機器
US10574928B2 (en) Solid-state imaging element and method for controlling solid-state imaging element
JP2016058877A (ja) 撮像装置及びその制御方法
JP4929584B2 (ja) 信号処理方法および信号処理装置並びに物理量分布検知のための半導体装置
WO2019216029A1 (ja) 撮像装置、電子機器および駆動方法
US7999871B2 (en) Solid-state imaging apparatus, and video camera and digital still camera using the same
WO2016208416A1 (ja) 固体撮像装置および電子機器
JP2007143067A (ja) 撮像装置及び撮像システム
US20200029045A1 (en) Solid-state imaging device and electronic apparatus
WO2020039909A1 (ja) 固体撮像素子および電子機器
WO2016203966A1 (ja) 撮像装置、撮像方法、並びにプログラム
WO2017187975A1 (ja) 固体撮像素子、駆動方法、および電子機器
WO2022176418A1 (ja) 画像センサおよび電子機器
JP2016187072A (ja) イメージセンサ、処理方法、及び、電子機器
JP2018078370A (ja) 固体撮像素子および制御方法、並びに電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19799617

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19799617

Country of ref document: EP

Kind code of ref document: A1