JP2002135795A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JP2002135795A JP2002135795A JP2000319630A JP2000319630A JP2002135795A JP 2002135795 A JP2002135795 A JP 2002135795A JP 2000319630 A JP2000319630 A JP 2000319630A JP 2000319630 A JP2000319630 A JP 2000319630A JP 2002135795 A JP2002135795 A JP 2002135795A
- Authority
- JP
- Japan
- Prior art keywords
- imaging
- signal
- pixels
- imaging regions
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 195
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000012545 processing Methods 0.000 claims description 33
- 238000012546 transfer Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims 3
- 238000001444 catalytic combustion detection Methods 0.000 claims 2
- 230000004044 response Effects 0.000 abstract description 2
- 230000015654 memory Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 101100219325 Phaseolus vulgaris BA13 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005375 photometry Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/41—Extracting pixel data from a plurality of image sensors simultaneously picking up an image, e.g. for increasing the field of view by combining the outputs of a plurality of sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Image Signal Generators (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 撮像領域間で光電荷の蓄積時間のずれを少な
くして良好な画像を形成する。 【解決手段】 同一半導体チップ上に２次元に配列され
た画素を有する撮像領域を複数備えた固体撮像装置にお
いて、前記複数の撮像領域の各々の同行同列に配列され
ている画素のいくつかに対して順次又は同時に信号を供
給するための手段と、供給された前記信号に応じて読み
出される信号を順次外部へ出力するための手段とをそれ
ぞれ複数設けることを特徴とする。
くして良好な画像を形成する。 【解決手段】 同一半導体チップ上に２次元に配列され
た画素を有する撮像領域を複数備えた固体撮像装置にお
いて、前記複数の撮像領域の各々の同行同列に配列され
ている画素のいくつかに対して順次又は同時に信号を供
給するための手段と、供給された前記信号に応じて読み
出される信号を順次外部へ出力するための手段とをそれ
ぞれ複数設けることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばディジタ
ルカメラ等の撮像装置に関する。
ルカメラ等の撮像装置に関する。
【０００２】
【従来の技術】従来の固体撮像素子の構成の一例を図１
０に示す。同図において、１０１はフォトダイオード等
の光電変換部を有する画素であり、この画素を２次元状
に配列することによって、被写体像を撮像する画素領域
１００を形成している。
０に示す。同図において、１０１はフォトダイオード等
の光電変換部を有する画素であり、この画素を２次元状
に配列することによって、被写体像を撮像する画素領域
１００を形成している。
【０００３】また、１０３は画素１０１からの信号が読
み出される垂直信号線、１０４は画素は垂直信号線に読
み出された信号を一時蓄積する保持容量、１０５は垂直
信号線１０３に読み出された信号を保持容量１０４に転
送するための転送ＭＯＳトランジスタ、１０６ａ，１０
６ｂは保持容量１０４の信号を水平信号線１０７に転送
するための転送ＭＯＳトランジスタである。
み出される垂直信号線、１０４は画素は垂直信号線に読
み出された信号を一時蓄積する保持容量、１０５は垂直
信号線１０３に読み出された信号を保持容量１０４に転
送するための転送ＭＯＳトランジスタ、１０６ａ，１０
６ｂは保持容量１０４の信号を水平信号線１０７に転送
するための転送ＭＯＳトランジスタである。
【０００４】さらに、１０８は水平方向の一行の画素１
０１毎に、順次垂直方向に走査することによって、一行
毎に画素１０１から垂直信号線１０３に信号を読み出す
ように制御する垂直走査回路、１０９ａ，１０９ｂは転
送ＭＯＳトランジスタ１０６ａ，１０６ｂを制御するこ
とによって、保持容量１０４に蓄積された信号を順次水
平信号線１０７ａ，１０７ｂに順次読み出す水平走査回
路、１１０ａ，１１０ｂは水平信号線１０７ａ，１０７
ｂをリセットするためのリセットＭＯＳトランジスタで
ある。また、１０７は画素１０１内に含まれるトランジ
スタとソースフォロワを形成する負荷電流源である。
０１毎に、順次垂直方向に走査することによって、一行
毎に画素１０１から垂直信号線１０３に信号を読み出す
ように制御する垂直走査回路、１０９ａ，１０９ｂは転
送ＭＯＳトランジスタ１０６ａ，１０６ｂを制御するこ
とによって、保持容量１０４に蓄積された信号を順次水
平信号線１０７ａ，１０７ｂに順次読み出す水平走査回
路、１１０ａ，１１０ｂは水平信号線１０７ａ，１０７
ｂをリセットするためのリセットＭＯＳトランジスタで
ある。また、１０７は画素１０１内に含まれるトランジ
スタとソースフォロワを形成する負荷電流源である。
【０００５】ここで、従来の固体撮像素子のカラーフィ
ルタの配置について説明する。図１１は、その一例であ
って、１２１は赤色光を透過する第一のカラーフィル
タ、１２２は緑色光を透過する第二のカラーフィルタ、
１２３は青色光を透過する第三のカラーフィルタであ
る。
ルタの配置について説明する。図１１は、その一例であ
って、１２１は赤色光を透過する第一のカラーフィル
タ、１２２は緑色光を透過する第二のカラーフィルタ、
１２３は青色光を透過する第三のカラーフィルタであ
る。
【０００６】そして、２次元状に配置された画素のそれ
ぞれに対応して、画素１０１の第１列から始まる奇数列
には第一のカラーフィルタ１２１と第二のカラーフィル
タ１２２とが交互に配置され、画素の第２列から始まる
偶数列には第二のカラーフィルタ１２２と第三のカラー
フィルタ１２３とが交互に配置されている。さらに奇数
列と偶数列では第二のカラーフィルタ１２２が互いに水
平方向で隣接しないように配置されている。
ぞれに対応して、画素１０１の第１列から始まる奇数列
には第一のカラーフィルタ１２１と第二のカラーフィル
タ１２２とが交互に配置され、画素の第２列から始まる
偶数列には第二のカラーフィルタ１２２と第三のカラー
フィルタ１２３とが交互に配置されている。さらに奇数
列と偶数列では第二のカラーフィルタ１２２が互いに水
平方向で隣接しないように配置されている。
【０００７】
【発明が解決しようとする課題】しかし、従来の固体撮
像素子は、画素領域１０１は図１１で示したように複数
のカラーフィルタを配置しているものの、この方法では
たとえば画素ピッチ１０μｍで画素数が水平６４０画
素、垂直４８０画素のような固体撮像素子の場合に、そ
の標準画角を与えるレンズの焦点距離は固体撮像素子の
対角長である８ｍｍとなる。
像素子は、画素領域１０１は図１１で示したように複数
のカラーフィルタを配置しているものの、この方法では
たとえば画素ピッチ１０μｍで画素数が水平６４０画
素、垂直４８０画素のような固体撮像素子の場合に、そ
の標準画角を与えるレンズの焦点距離は固体撮像素子の
対角長である８ｍｍとなる。
【０００８】このため、このような固体撮像素子を用い
て、たとえばデジタルカメラ等の撮像装置を作製する場
合に、薄型化に限界がある。
て、たとえばデジタルカメラ等の撮像装置を作製する場
合に、薄型化に限界がある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、同一半導体チップ上に２次元状に配列さ
れた画素を有する撮像領域を水平方向及び垂直方向に複
数配列し、水平方向の複数の画素毎に画素に対して信号
を共通に供給するための信号供給手段を垂直方向の複数
の撮像領域に対して独立に複数設けることを特徴とす
る。
に、本発明は、同一半導体チップ上に２次元状に配列さ
れた画素を有する撮像領域を水平方向及び垂直方向に複
数配列し、水平方向の複数の画素毎に画素に対して信号
を共通に供給するための信号供給手段を垂直方向の複数
の撮像領域に対して独立に複数設けることを特徴とす
る。
【００１０】また、本発明は、同一半導体チップ上に形
成された２次元状に配列された画素を有する撮像領域を
複数と、前記複数の撮像領域に含まれる複数の画素に共
通に接続された出力線を複数と、前記複数の出力線から
の信号を選択的に出力する前記複数の撮像領域で共通に
設けられた出力部と、前記複数の撮像領域に含まれる画
素に対して信号を供給するための信号供給手段とを有す
ることを特徴とする。
成された２次元状に配列された画素を有する撮像領域を
複数と、前記複数の撮像領域に含まれる複数の画素に共
通に接続された出力線を複数と、前記複数の出力線から
の信号を選択的に出力する前記複数の撮像領域で共通に
設けられた出力部と、前記複数の撮像領域に含まれる画
素に対して信号を供給するための信号供給手段とを有す
ることを特徴とする。
【００１１】さらに、本発明は、同一半導体チップ上に
２次元状に配列された画素を有する撮像領域を水平方向
及び垂直方向に複数配列し、複数の撮像領域からの信号
を選択的に読み出すための、水平方向の撮像領域に対し
て共通に設け、垂直方向の撮像領域に対して別々に設け
られた複数の出力部と、前記画素に対して信号を供給す
るための信号供給手段と、前記垂直方向の異なる撮像領
域であって、同じ行の画素の信号に対して同時に信号を
供給するように前記信号供給手段を駆動するための駆動
手段とを有することを特徴とする。
２次元状に配列された画素を有する撮像領域を水平方向
及び垂直方向に複数配列し、複数の撮像領域からの信号
を選択的に読み出すための、水平方向の撮像領域に対し
て共通に設け、垂直方向の撮像領域に対して別々に設け
られた複数の出力部と、前記画素に対して信号を供給す
るための信号供給手段と、前記垂直方向の異なる撮像領
域であって、同じ行の画素の信号に対して同時に信号を
供給するように前記信号供給手段を駆動するための駆動
手段とを有することを特徴とする。
【００１２】さらにまた、本発明は、２次元状に配列さ
れた画素を有する撮像領域を複数と、前記複数の撮像領
域からの信号を選択的に読み出す前記複数の撮像領域で
共通に設けられた出力部と、前記複数の撮像領域からの
信号を画素毎に交互に、前記出力部から読み出すように
駆動する駆動手段とを有することを特徴とする。
れた画素を有する撮像領域を複数と、前記複数の撮像領
域からの信号を選択的に読み出す前記複数の撮像領域で
共通に設けられた出力部と、前記複数の撮像領域からの
信号を画素毎に交互に、前記出力部から読み出すように
駆動する駆動手段とを有することを特徴とする。
【００１３】また、本発明の撮像装置は、同一半導体チ
ップ上に２次元に配列された画素を有する撮像領域を複
数備え、前記複数の撮像領域の各々の同行同列に配列さ
れている画素のいくつかに対して順次又は同時に信号を
供給するための手段と、供給された前記信号に応じて読
み出される信号を順次外部へ出力するための手段とをそ
れぞれ複数設けることを特徴とする。
ップ上に２次元に配列された画素を有する撮像領域を複
数備え、前記複数の撮像領域の各々の同行同列に配列さ
れている画素のいくつかに対して順次又は同時に信号を
供給するための手段と、供給された前記信号に応じて読
み出される信号を順次外部へ出力するための手段とをそ
れぞれ複数設けることを特徴とする。
【００１４】
【発明の実施の形態】（実施形態１）図１は、本発明の
実施形態１の固体撮像素子の構成を示す模式図であり、
たとえばＣＭＯＳプロセス等によって同一の半導体チッ
プ上に形成されている。図１において、９０５はフォト
ダイオードを有する画素、９０１〜９０４は画素９０５
が２次元に配列されそれぞれ像を結像させるＲ，Ｇ１，
Ｇ２，Ｂフィルタがそれぞれ備えられた撮像領域、９０
６ａは撮像領域９０１，９０２の垂直方向の画素走査を
制御するために生成した制御信号を外部から入力される
クロック信号ＶＣＬＫ２に従って出力する垂直シフトレ
ジスタ、９０６ｂは撮像領域９０３，９０４の垂直方向
の画素走査を制御するために生成した制御信号を外部か
ら入力されるクロック信号ＶＣＬＫ１に従って出力する
信号供給手段である垂直シフトレジスタ、９０７は垂直
シフトレジスタ９０６ａ，９０６ｂからの出力される制
御信号に応じて画素９０５内から電荷又は電荷に基づく
増幅信号を読み出す読み出しパルスを含む画素９０５を
駆動するパルス信号を出力するパルス信号出力回路、９
０９はパルス信号出力回路９０７から出力されるパルス
信号を各画素９０５に伝送する水平信号線、９１２は各
画素９０５から読み出された電荷等を伝送する垂直信号
線、９１０は伝送された電荷等を１行分毎に保持するラ
インメモリ、９１１ａはラインメモリ９１０に保持され
た電荷等のうち撮像領域９０１，９０３からの読み出さ
れたものを順次外部の処理回路へ出力させる制御信号を
生成して外部から入力されるクロック信号ＨＣＬＫ１に
従って出力する水平シフトレジスタ、９１１ｂはライン
メモリ９１０に保持された電荷等のうち撮像領域９０
２，９０４からの読み出されたものを順次外部の処理回
路へ出力させる制御信号を生成して外部から入力される
クロック信号ＨＣＬＫ２に従って出力する読み出し手段
である水平シフトレジスタ、９１３はラインメモリ９１
０から出力された電荷等を増幅する出力部である増幅
器、９１４は増幅された電荷等を処理回路へ出力する出
力端子である。
実施形態１の固体撮像素子の構成を示す模式図であり、
たとえばＣＭＯＳプロセス等によって同一の半導体チッ
プ上に形成されている。図１において、９０５はフォト
ダイオードを有する画素、９０１〜９０４は画素９０５
が２次元に配列されそれぞれ像を結像させるＲ，Ｇ１，
Ｇ２，Ｂフィルタがそれぞれ備えられた撮像領域、９０
６ａは撮像領域９０１，９０２の垂直方向の画素走査を
制御するために生成した制御信号を外部から入力される
クロック信号ＶＣＬＫ２に従って出力する垂直シフトレ
ジスタ、９０６ｂは撮像領域９０３，９０４の垂直方向
の画素走査を制御するために生成した制御信号を外部か
ら入力されるクロック信号ＶＣＬＫ１に従って出力する
信号供給手段である垂直シフトレジスタ、９０７は垂直
シフトレジスタ９０６ａ，９０６ｂからの出力される制
御信号に応じて画素９０５内から電荷又は電荷に基づく
増幅信号を読み出す読み出しパルスを含む画素９０５を
駆動するパルス信号を出力するパルス信号出力回路、９
０９はパルス信号出力回路９０７から出力されるパルス
信号を各画素９０５に伝送する水平信号線、９１２は各
画素９０５から読み出された電荷等を伝送する垂直信号
線、９１０は伝送された電荷等を１行分毎に保持するラ
インメモリ、９１１ａはラインメモリ９１０に保持され
た電荷等のうち撮像領域９０１，９０３からの読み出さ
れたものを順次外部の処理回路へ出力させる制御信号を
生成して外部から入力されるクロック信号ＨＣＬＫ１に
従って出力する水平シフトレジスタ、９１１ｂはライン
メモリ９１０に保持された電荷等のうち撮像領域９０
２，９０４からの読み出されたものを順次外部の処理回
路へ出力させる制御信号を生成して外部から入力される
クロック信号ＨＣＬＫ２に従って出力する読み出し手段
である水平シフトレジスタ、９１３はラインメモリ９１
０から出力された電荷等を増幅する出力部である増幅
器、９１４は増幅された電荷等を処理回路へ出力する出
力端子である。
【００１５】なお、図１では、複雑化を避けるために撮
像領域９０１〜９０４には、それぞれ３×３の画素を図
示しているが、実際には水平方向及び垂直方向ともに必
要とされる解像度に応じた複数の画素が配列されてい
る。また、各画素９０５に付している番号は、後述する
ように電荷等を読み出す順番を意味している。
像領域９０１〜９０４には、それぞれ３×３の画素を図
示しているが、実際には水平方向及び垂直方向ともに必
要とされる解像度に応じた複数の画素が配列されてい
る。また、各画素９０５に付している番号は、後述する
ように電荷等を読み出す順番を意味している。
【００１６】図２は、画素９０５、パルス信号出力回路
９０７及びラインメモリ９１０の回路図である。図２に
おいて、９２１は光を電荷に変換するフォトダイオー
ド、９２２はフォトダイオード９２１で変換された電荷
をフローティングディフュージョン領域に転送する転送
スイッチ、９２３は転送された電荷に基づく増幅信号を
得るためのＭＯＳトランジスタ、９２５は増幅信号を垂
直信号線９１２に読み出す画素９０５を選択する選択ス
イッチ、９２４は増幅信号を読み出した後のフローティ
ングディフュージョン領域及びフォトダイオード９２１
の電位をリセットするリセットスイッチである。
９０７及びラインメモリ９１０の回路図である。図２に
おいて、９２１は光を電荷に変換するフォトダイオー
ド、９２２はフォトダイオード９２１で変換された電荷
をフローティングディフュージョン領域に転送する転送
スイッチ、９２３は転送された電荷に基づく増幅信号を
得るためのＭＯＳトランジスタ、９２５は増幅信号を垂
直信号線９１２に読み出す画素９０５を選択する選択ス
イッチ、９２４は増幅信号を読み出した後のフローティ
ングディフュージョン領域及びフォトダイオード９２１
の電位をリセットするリセットスイッチである。
【００１７】また、図２において、９２６〜９２８は選
択スイッチ９２５，リセットスイッチ９２４及び転送ス
イッチ９２２のオン／オフをそれぞれ制御する選択パル
ス，リセットパルス及び転送パルスを伝送する選択パル
ス伝送線，リセットパルス伝送線及び転送パルス伝送
線、９３１〜９３３は転送パルス伝送線９２８，リセッ
トパルス伝送線９２７及び選択パルス伝送線９２６を伝
送する転送パルス，リセットパルス及び選択パルスをそ
れぞれ生成する生成信号を入力する転送パルス生成信号
入力端子，リセットパルス生成信号入力端子及び選択パ
ルス生成信号入力端子、９３０は転送パルス生成信号入
力端子９３１，リセットパルス生成信号入力端子９３２
及び選択パルス生成信号入力端子９３３から入力される
各生成信号と垂直シフトレジスタ９０６から出力される
制御信号とを加算するＡＮＤゲート、９３４は垂直出力
線９１２に読み出された電荷のラインメモリ９１０への
入力を制御する入力制御スイッチ、９３７は入力制御ス
イッチ９３４のオン／オフを制御する制御パルスを伝送
する制御パルス伝送線、９３５は各垂直出力線９１２に
読み出された電荷を蓄積する容量、９３６は容量９３５
に蓄積されている電荷の出力を制御する出力制御スイッ
チ、９１５は水平シフトレジスタからの制御信号を入力
する入力端子である。
択スイッチ９２５，リセットスイッチ９２４及び転送ス
イッチ９２２のオン／オフをそれぞれ制御する選択パル
ス，リセットパルス及び転送パルスを伝送する選択パル
ス伝送線，リセットパルス伝送線及び転送パルス伝送
線、９３１〜９３３は転送パルス伝送線９２８，リセッ
トパルス伝送線９２７及び選択パルス伝送線９２６を伝
送する転送パルス，リセットパルス及び選択パルスをそ
れぞれ生成する生成信号を入力する転送パルス生成信号
入力端子，リセットパルス生成信号入力端子及び選択パ
ルス生成信号入力端子、９３０は転送パルス生成信号入
力端子９３１，リセットパルス生成信号入力端子９３２
及び選択パルス生成信号入力端子９３３から入力される
各生成信号と垂直シフトレジスタ９０６から出力される
制御信号とを加算するＡＮＤゲート、９３４は垂直出力
線９１２に読み出された電荷のラインメモリ９１０への
入力を制御する入力制御スイッチ、９３７は入力制御ス
イッチ９３４のオン／オフを制御する制御パルスを伝送
する制御パルス伝送線、９３５は各垂直出力線９１２に
読み出された電荷を蓄積する容量、９３６は容量９３５
に蓄積されている電荷の出力を制御する出力制御スイッ
チ、９１５は水平シフトレジスタからの制御信号を入力
する入力端子である。
【００１８】なお、図２に示したようなＭＯＳ型撮像素
子を有する画素は、自動露出機構（Auto Exposure）に
優れていたり、低消費電力化を実現できたり、１つのチ
ップで形成することができたり、非破壊読み出しができ
るという利点があるが、図２に示す構成以外にも、たと
えば、アンプリファイドＭＯＳイメージャ（ＡＭＩ）撮
像素子や、チャージモジュレーションデバイス（ＣＭ
Ｄ）、ＣＣＤ撮像素子などを用いることもできる。ちな
みに、たとえばＣＣＤ撮像素子を用いると、垂直シフト
レジスタ９０６ａ，９０６ｂ、水平シフトレジスタ９１
１ａ，９１１ｂに代えて、垂直転送ＣＣＤ、水平転送Ｃ
ＣＤを配置すればよい。
子を有する画素は、自動露出機構（Auto Exposure）に
優れていたり、低消費電力化を実現できたり、１つのチ
ップで形成することができたり、非破壊読み出しができ
るという利点があるが、図２に示す構成以外にも、たと
えば、アンプリファイドＭＯＳイメージャ（ＡＭＩ）撮
像素子や、チャージモジュレーションデバイス（ＣＭ
Ｄ）、ＣＣＤ撮像素子などを用いることもできる。ちな
みに、たとえばＣＣＤ撮像素子を用いると、垂直シフト
レジスタ９０６ａ，９０６ｂ、水平シフトレジスタ９１
１ａ，９１１ｂに代えて、垂直転送ＣＣＤ、水平転送Ｃ
ＣＤを配置すればよい。
【００１９】なお、水平信号線９０９は、転送パルス伝
送線９２８，リセットパルス伝送線９２７及び選択パル
ス伝送線９２６を備えている。
送線９２８，リセットパルス伝送線９２７及び選択パル
ス伝送線９２６を備えている。
【００２０】つぎに、図１，図２の動作について説明す
る。まず、被写体からの光が撮像レンズによって固体撮
像素子に集光される。そして、Ｒ，Ｇ１，Ｇ２，Ｂの各
撮像領域９０１〜９０４内の対応する位置に配置されて
いる各フォトダイオード９２１に光が入射すると、電荷
が生成される。
る。まず、被写体からの光が撮像レンズによって固体撮
像素子に集光される。そして、Ｒ，Ｇ１，Ｇ２，Ｂの各
撮像領域９０１〜９０４内の対応する位置に配置されて
いる各フォトダイオード９２１に光が入射すると、電荷
が生成される。
【００２１】本実施形態では、後に図９を用いて説明す
るように、被写体像は、複数の像に分割され、それぞれ
の像が各撮像領域９０１〜９０４に結像される。
るように、被写体像は、複数の像に分割され、それぞれ
の像が各撮像領域９０１〜９０４に結像される。
【００２２】その後、各垂直シフトレジスタ９０６ｂか
らクロック信号ＶＫＬＣ１にそれぞれ従って出力された
制御信号が各入力端子９２９を通じてパルス信号出力回
路９０７に入力されると、パルス信号出力回路９０７で
は、ＡＮＤゲート９３０によってこの制御信号と転送パ
ルス生成信号入力端子９３１を通じて入力される生成信
号とに基づいて各転送スイッチ９２２をオンする転送パ
ルス信号を生成して、転送パルス伝送線９２８を通じて
画素９０５側へ伝送する。
らクロック信号ＶＫＬＣ１にそれぞれ従って出力された
制御信号が各入力端子９２９を通じてパルス信号出力回
路９０７に入力されると、パルス信号出力回路９０７で
は、ＡＮＤゲート９３０によってこの制御信号と転送パ
ルス生成信号入力端子９３１を通じて入力される生成信
号とに基づいて各転送スイッチ９２２をオンする転送パ
ルス信号を生成して、転送パルス伝送線９２８を通じて
画素９０５側へ伝送する。
【００２３】すると、たとえばＧ２撮像領域９０３，Ｂ
撮像領域９０４の各３行目の画素９０５の転送スイッチ
９２２がオンされ、係るフォトダイオード９２１内の電
荷は、フローティングディフュージョン領域に転送され
る。これにより、これらの電荷によって各ＭＯＳトラン
ジスタ９２３のゲートがオンされる。
撮像領域９０４の各３行目の画素９０５の転送スイッチ
９２２がオンされ、係るフォトダイオード９２１内の電
荷は、フローティングディフュージョン領域に転送され
る。これにより、これらの電荷によって各ＭＯＳトラン
ジスタ９２３のゲートがオンされる。
【００２４】つぎに、各垂直シフトレジスタ９０６ｂか
らクロック信号ＶＫＬＣ１に従ってそれぞれ出力された
制御信号が各入力端子９２９を通じてパルス信号出力回
路９０７に入力されると、パルス信号出力回路９０７で
は、ＡＮＤゲート９３０によってこの制御信号と選択パ
ルス生成信号入力端子９３３を通じて入力される生成信
号とに基づいて、上記電荷に基づく増幅信号が読み出さ
れる画素９０５の各選択スイッチ９２５のゲートをオン
する選択パルス信号を生成して、選択パルス伝送線９２
６を通じて伝送する。
らクロック信号ＶＫＬＣ１に従ってそれぞれ出力された
制御信号が各入力端子９２９を通じてパルス信号出力回
路９０７に入力されると、パルス信号出力回路９０７で
は、ＡＮＤゲート９３０によってこの制御信号と選択パ
ルス生成信号入力端子９３３を通じて入力される生成信
号とに基づいて、上記電荷に基づく増幅信号が読み出さ
れる画素９０５の各選択スイッチ９２５のゲートをオン
する選択パルス信号を生成して、選択パルス伝送線９２
６を通じて伝送する。
【００２５】ここでは、各撮像領域９０１〜９０４の３
行目の各画素９０５に番号を付しているように、Ｇ２撮
像領域９０３の３行１列目の画素９０５、Ｂ撮像領域９
０４の３行１列目の画素９０５、Ｇ２撮像領域９０３の
３行２列目の画素９０５、Ｂ撮像領域９０４の３行２列
目の画素９０５、Ｇ２撮像領域９０３の３行３列目の画
素９０５、Ｂ撮像領域９０４の３行３列目の画素９０５
の各選択スイッチ９２５のゲートがオンされるようにし
ている。
行目の各画素９０５に番号を付しているように、Ｇ２撮
像領域９０３の３行１列目の画素９０５、Ｂ撮像領域９
０４の３行１列目の画素９０５、Ｇ２撮像領域９０３の
３行２列目の画素９０５、Ｂ撮像領域９０４の３行２列
目の画素９０５、Ｇ２撮像領域９０３の３行３列目の画
素９０５、Ｂ撮像領域９０４の３行３列目の画素９０５
の各選択スイッチ９２５のゲートがオンされるようにし
ている。
【００２６】こうして、各ＭＯＳトランジスタ９２３に
よって得られた増幅信号が、各垂直信号線９１２に読み
出される。なお、増幅信号が読み出された各画素９０５
では、各垂直シフトレジスタ９０６ｂからクロック信号
ＶＫＬＣ１に従ってそれぞれ出力された制御信号とリセ
ットパルス生成信号入力端子９３２を通じて入力される
生成信号とに基づいてＡＮＤゲート９３０によって生成
されたリセットパルス信号によって各リセットスイッチ
９２４がオンされ、各フローティングディフュージョン
領域及び各フォトダイオード９２１の電位がリセットさ
れる。
よって得られた増幅信号が、各垂直信号線９１２に読み
出される。なお、増幅信号が読み出された各画素９０５
では、各垂直シフトレジスタ９０６ｂからクロック信号
ＶＫＬＣ１に従ってそれぞれ出力された制御信号とリセ
ットパルス生成信号入力端子９３２を通じて入力される
生成信号とに基づいてＡＮＤゲート９３０によって生成
されたリセットパルス信号によって各リセットスイッチ
９２４がオンされ、各フローティングディフュージョン
領域及び各フォトダイオード９２１の電位がリセットさ
れる。
【００２７】一方、各垂直信号線９１２に読み出された
増幅信号は、制御パルス伝送線９３７を通じて伝送され
る信号に応じて入力制御スイッチ９３４がオンされる
と、ラインメモリ９１０の各容量９３５に蓄積される。
増幅信号は、制御パルス伝送線９３７を通じて伝送され
る信号に応じて入力制御スイッチ９３４がオンされる
と、ラインメモリ９１０の各容量９３５に蓄積される。
【００２８】その後、各水平シフトレジスタ９１１ａ，
９１１ｂで各容量９３５に蓄積されている増幅信号を順
次外部に出力させる制御信号が生成され、クロック信号
ＨＣＬＫ１，２に従ってそれぞれラインメモリ９１０へ
出力される。ここで、クロック信号ＨＣＬＫ１，２のハ
イ／ローが相互に交互になるようにすると、各画素９０
５の増幅信号の読み出し順で、各出力制御スイッチ９３
６が順次オンされ、ラインメモリ９１０に蓄積されてい
る増幅信号が外部へ出力される。
９１１ｂで各容量９３５に蓄積されている増幅信号を順
次外部に出力させる制御信号が生成され、クロック信号
ＨＣＬＫ１，２に従ってそれぞれラインメモリ９１０へ
出力される。ここで、クロック信号ＨＣＬＫ１，２のハ
イ／ローが相互に交互になるようにすると、各画素９０
５の増幅信号の読み出し順で、各出力制御スイッチ９３
６が順次オンされ、ラインメモリ９１０に蓄積されてい
る増幅信号が外部へ出力される。
【００２９】同様に、Ｒ撮像領域９０１，Ｇ１撮像領域
９０２の３行目の各画素９０５から増幅信号が読み出さ
れる。つづいて、Ｇ２撮像領域９０３，Ｂ撮像領域９０
４の２行目の各画素９０５、Ｒ撮像領域９０１，Ｇ１撮
像領域９０２の２行目の各画素９０５、Ｇ２撮像領域９
０３，Ｂ撮像領域９０４の１行目の各画素９０５、Ｒ撮
像領域９０１，Ｇ１撮像領域９０２の１行目の各画素９
０５からの増幅信号が、それぞれ外部へ出力される。
９０２の３行目の各画素９０５から増幅信号が読み出さ
れる。つづいて、Ｇ２撮像領域９０３，Ｂ撮像領域９０
４の２行目の各画素９０５、Ｒ撮像領域９０１，Ｇ１撮
像領域９０２の２行目の各画素９０５、Ｇ２撮像領域９
０３，Ｂ撮像領域９０４の１行目の各画素９０５、Ｒ撮
像領域９０１，Ｇ１撮像領域９０２の１行目の各画素９
０５からの増幅信号が、それぞれ外部へ出力される。
【００３０】以上説明したように、本実施形態では、全
ての画素９０５に対して、それぞれ２つずつ垂直シフト
レジスタ９０６ａ，９０６ｂと水平シフトレジスタ９１
１ａ，９１１ｂとを備えることによって、各撮像領域９
０１〜９０４の対応する位置に配置されている画素９０
５から読み出された各電荷等を処理回路へ出力する際
に、１行分の画素９０５に対して制御信号を出力する分
の時間差しか生じないようにしている。
ての画素９０５に対して、それぞれ２つずつ垂直シフト
レジスタ９０６ａ，９０６ｂと水平シフトレジスタ９１
１ａ，９１１ｂとを備えることによって、各撮像領域９
０１〜９０４の対応する位置に配置されている画素９０
５から読み出された各電荷等を処理回路へ出力する際
に、１行分の画素９０５に対して制御信号を出力する分
の時間差しか生じないようにしている。
【００３１】つまり、垂直方向に配置されている撮像領
域に対して、１つの撮像領域からの信号が出力された後
に、次の撮像領域からの信号を出力する場合には、垂直
方向の２つの撮像領域間の光電荷の蓄積時間は、大幅に
ずれ、最終的な画像に対して悪い影響を与えることにな
る。
域に対して、１つの撮像領域からの信号が出力された後
に、次の撮像領域からの信号を出力する場合には、垂直
方向の２つの撮像領域間の光電荷の蓄積時間は、大幅に
ずれ、最終的な画像に対して悪い影響を与えることにな
る。
【００３２】具体的に処理回路で生じる時間のロスは、
たとえば各撮像領域に画素がｍ行、すなわち固体撮像素
子全体で２ｍ行の画素が配列されている場合には、Ｒ撮
像領域のｉ（１≦ｉ≦ｍ）行目の画素に対して制御信号
を出力してから、Ｇ２撮像領域のｉ（１≦ｉ≦ｍ）行目
の画素に対して制御信号が出力されるまでに、ｍ行分の
画素に対して制御信号を出力する分の時間差であった
が、本実施形態では上記で説明したような駆動により、
垂直方向の２つの撮像領域間の光電荷の蓄積時間のずれ
がほとんどなくなる。
たとえば各撮像領域に画素がｍ行、すなわち固体撮像素
子全体で２ｍ行の画素が配列されている場合には、Ｒ撮
像領域のｉ（１≦ｉ≦ｍ）行目の画素に対して制御信号
を出力してから、Ｇ２撮像領域のｉ（１≦ｉ≦ｍ）行目
の画素に対して制御信号が出力されるまでに、ｍ行分の
画素に対して制御信号を出力する分の時間差であった
が、本実施形態では上記で説明したような駆動により、
垂直方向の２つの撮像領域間の光電荷の蓄積時間のずれ
がほとんどなくなる。
【００３３】また、本実施形態では、ラインメモリに蓄
積された信号の読み出しに際して、異なる撮像領域から
画素毎に交互に信号を出力しているために、後段の処理
回路での処理が容易になる。
積された信号の読み出しに際して、異なる撮像領域から
画素毎に交互に信号を出力しているために、後段の処理
回路での処理が容易になる。
【００３４】また、本実施形態では、各撮像領域毎に増
幅器等を設けず、４つの撮像領域で共通に設けているた
め、たとえば増幅器毎のばらつき等がなくなり、良好が
画像を得ることが可能となる。
幅器等を設けず、４つの撮像領域で共通に設けているた
め、たとえば増幅器毎のばらつき等がなくなり、良好が
画像を得ることが可能となる。
【００３５】（実施形態２）図３は、本発明の実施形態
２の固体撮像素子の構成を示す模式図であり、ＣＭＯＳ
プロセス等によって同一半導体チップ上に形成されてい
る。図３において、９１０ａ，９１１ｂはそれぞれＲ撮
像領域９０１，Ｇ１撮像領域９０２に配列されている画
素９０５から読み出された電荷等を蓄積するラインメモ
リ、９１１ｃ〜９１１ｆは、それぞれラインメモリ９１
０ａ，９１１ｂに保持された電荷等のうちＲ撮像領域９
０１，Ｇ１撮像領域９０２，Ｇ２撮像領域９０３，Ｂ撮
像領域９０４からの読み出されたものを順次外部の処理
回路へ出力する水平シフトレジスタである。なお、図３
において、図１に示している部分と同様の部分には同一
符号を付している。
２の固体撮像素子の構成を示す模式図であり、ＣＭＯＳ
プロセス等によって同一半導体チップ上に形成されてい
る。図３において、９１０ａ，９１１ｂはそれぞれＲ撮
像領域９０１，Ｇ１撮像領域９０２に配列されている画
素９０５から読み出された電荷等を蓄積するラインメモ
リ、９１１ｃ〜９１１ｆは、それぞれラインメモリ９１
０ａ，９１１ｂに保持された電荷等のうちＲ撮像領域９
０１，Ｇ１撮像領域９０２，Ｇ２撮像領域９０３，Ｂ撮
像領域９０４からの読み出されたものを順次外部の処理
回路へ出力する水平シフトレジスタである。なお、図３
において、図１に示している部分と同様の部分には同一
符号を付している。
【００３６】また、図３に示す固体撮像素子の動作は、
図１に示すものと同様であるが、垂直シフトレジスタ９
０６ａ，９０６ｂで生成される制御信号は、図３に番号
を付しているように、各撮像領域９０１〜９０４の３行
目に配列されている画素９０５に着目すると、たとえば
Ｇ２撮像領域９０３の３行１列目の画素９０５からの増
幅信号とＲ撮像領域９０１の３行１列目の画素９０５か
らの増幅信号とを同時に、つぎにＢ撮像領域９０４の３
行１列目の画素９０５からの増幅信号とＧ１撮像領域９
０２の３行１列目の画素９０５からの増幅信号とを同時
に、つぎにＧ２撮像領域９０３の３行２列目の画素９０
５からの増幅信号とＲ撮像領域９０１の３行２列目の画
素９０５からの増幅信号とを同時に、つぎにＢ撮像領域
９０４の３行２列目の画素９０５からの増幅信号とＧ１
撮像領域９０２の３行２列目の画素９０５からの増幅信
号とを同時に、という順に処理回路へ出力させている。
図１に示すものと同様であるが、垂直シフトレジスタ９
０６ａ，９０６ｂで生成される制御信号は、図３に番号
を付しているように、各撮像領域９０１〜９０４の３行
目に配列されている画素９０５に着目すると、たとえば
Ｇ２撮像領域９０３の３行１列目の画素９０５からの増
幅信号とＲ撮像領域９０１の３行１列目の画素９０５か
らの増幅信号とを同時に、つぎにＢ撮像領域９０４の３
行１列目の画素９０５からの増幅信号とＧ１撮像領域９
０２の３行１列目の画素９０５からの増幅信号とを同時
に、つぎにＧ２撮像領域９０３の３行２列目の画素９０
５からの増幅信号とＲ撮像領域９０１の３行２列目の画
素９０５からの増幅信号とを同時に、つぎにＢ撮像領域
９０４の３行２列目の画素９０５からの増幅信号とＧ１
撮像領域９０２の３行２列目の画素９０５からの増幅信
号とを同時に、という順に処理回路へ出力させている。
【００３７】さらに、Ｒ撮像領域９０１に配列されてい
る画素９０５から読み出されて、ラインメモリ９１０ａ
で蓄積されている増幅信号は、水平シフトレジスタ９１
１ｃで生成される制御信号に応じて処理回路へ出力され
る。Ｇ１撮像領域９０２に配列されている画素９０５か
ら読み出されて、ラインメモリ９１０ａで蓄積されてい
る増幅信号は、水平シフトレジスタ９１１ｄで生成され
る制御信号に応じて処理回路へ出力される。
る画素９０５から読み出されて、ラインメモリ９１０ａ
で蓄積されている増幅信号は、水平シフトレジスタ９１
１ｃで生成される制御信号に応じて処理回路へ出力され
る。Ｇ１撮像領域９０２に配列されている画素９０５か
ら読み出されて、ラインメモリ９１０ａで蓄積されてい
る増幅信号は、水平シフトレジスタ９１１ｄで生成され
る制御信号に応じて処理回路へ出力される。
【００３８】同様に、Ｇ２撮像領域９０３に配列されて
いる画素９０５から読み出されて、ラインメモリ９０１
ｂで蓄積されている増幅信号は、水平シフトレジスタ９
１１ｅで生成される制御信号に応じて処理回路へ出力さ
れる。Ｂ撮像領域９０４に配列されている画素９０５か
ら読み出されて、ラインメモリ９１０ｆで蓄積されてい
る増幅信号は、水平シフトレジスタ９１１ｄで生成され
る制御信号に応じて処理回路へ出力される。
いる画素９０５から読み出されて、ラインメモリ９０１
ｂで蓄積されている増幅信号は、水平シフトレジスタ９
１１ｅで生成される制御信号に応じて処理回路へ出力さ
れる。Ｂ撮像領域９０４に配列されている画素９０５か
ら読み出されて、ラインメモリ９１０ｆで蓄積されてい
る増幅信号は、水平シフトレジスタ９１１ｄで生成され
る制御信号に応じて処理回路へ出力される。
【００３９】以上説明したように、本実施形態では、全
ての画素９０５に対して、２つの垂直シフトレジスタ９
０６ａ，９０６ｂと４つの水平シフトレジスタ９１１ｃ
〜９１１ｆとを備えることによって、各撮像領域９０１
〜９０４の対応する位置に配置されている画素９０５か
ら読み出された各電荷等を処理回路へ出力する際に、時
間差が生じないようにしている。
ての画素９０５に対して、２つの垂直シフトレジスタ９
０６ａ，９０６ｂと４つの水平シフトレジスタ９１１ｃ
〜９１１ｆとを備えることによって、各撮像領域９０１
〜９０４の対応する位置に配置されている画素９０５か
ら読み出された各電荷等を処理回路へ出力する際に、時
間差が生じないようにしている。
【００４０】つまり、垂直方向に配置されている撮像領
域に対して、１つの撮像領域からの信号が出力された後
に、次の撮像領域からの信号を出力する場合には、垂直
方向の２つの撮像領域間の光電荷の蓄積時間は、大幅に
ずれ、最終的な画像に対して悪い影響を与えることにな
る。
域に対して、１つの撮像領域からの信号が出力された後
に、次の撮像領域からの信号を出力する場合には、垂直
方向の２つの撮像領域間の光電荷の蓄積時間は、大幅に
ずれ、最終的な画像に対して悪い影響を与えることにな
る。
【００４１】具体的に処理回路で生じる時間のロスは、
たとえば各撮像領域に画素がｍ行、すなわち固体撮像素
子全体で２ｍ行の画素が配列されている場合には、Ｒ撮
像領域のｉ（１≦ｉ≦ｍ）行目の画素に対して制御信号
を出力してから、Ｇ２撮像領域のｉ（１≦ｉ≦ｍ）行目
の画素に対して制御信号が出力されるまでに、ｍ行分の
画素に対して制御信号を出力する分の時間差であった
が、本実施形態では、垂直方向の２つの撮像領域間の光
電荷の蓄積時間のずれが全くなくなる。
たとえば各撮像領域に画素がｍ行、すなわち固体撮像素
子全体で２ｍ行の画素が配列されている場合には、Ｒ撮
像領域のｉ（１≦ｉ≦ｍ）行目の画素に対して制御信号
を出力してから、Ｇ２撮像領域のｉ（１≦ｉ≦ｍ）行目
の画素に対して制御信号が出力されるまでに、ｍ行分の
画素に対して制御信号を出力する分の時間差であった
が、本実施形態では、垂直方向の２つの撮像領域間の光
電荷の蓄積時間のずれが全くなくなる。
【００４２】また、本実施形態では、ラインメモリに蓄
積された信号の読み出しに際して、異なる撮像領域から
画素毎に交互に信号を出力しているために、後段の処理
回路での処理が容易になる。以上説明した本発明の各実
施形態では、撮像領域９０１〜９０４をいわゆるベイヤ
配列した場合を例に説明したが、カラーフィルタの設け
る位置は他の配列であっても、また、補色フィルタであ
ってもよい。
積された信号の読み出しに際して、異なる撮像領域から
画素毎に交互に信号を出力しているために、後段の処理
回路での処理が容易になる。以上説明した本発明の各実
施形態では、撮像領域９０１〜９０４をいわゆるベイヤ
配列した場合を例に説明したが、カラーフィルタの設け
る位置は他の配列であっても、また、補色フィルタであ
ってもよい。
【００４３】また、垂直シフトレジスタ９０６ａ等及び
水平シフトレジスタ９１１ａ等の数は、図１，図３に示
した場合に限られず、たとえば各撮像領域９０１〜９０
４毎に４つずつ設けてもよく、また設ける位置もたとえ
ば各撮像領域９０１〜９０４間としてもよい。
水平シフトレジスタ９１１ａ等の数は、図１，図３に示
した場合に限られず、たとえば各撮像領域９０１〜９０
４毎に４つずつ設けてもよく、また設ける位置もたとえ
ば各撮像領域９０１〜９０４間としてもよい。
【００４４】図４〜図７は、各撮像領域９０１〜９０４
に対する垂直シフトレジスタ９０６ａ等及び水平シフト
レジスタ９１１ａ等の配置例を示す図である。なお、図
４〜図７にそれぞれ示す固体撮像素子は、たとえば実施
形態１，２でそれぞれ説明したいずれかの順や、各撮像
領域９０１〜９０４の同行同列の画素９０５から同時に
電荷等を処理回路へ出力するようにすればよい。
に対する垂直シフトレジスタ９０６ａ等及び水平シフト
レジスタ９１１ａ等の配置例を示す図である。なお、図
４〜図７にそれぞれ示す固体撮像素子は、たとえば実施
形態１，２でそれぞれ説明したいずれかの順や、各撮像
領域９０１〜９０４の同行同列の画素９０５から同時に
電荷等を処理回路へ出力するようにすればよい。
【００４５】図４には、４つずつ垂直シフトレジスタ９
０６ｃ〜９０６ｆ及び水平シフトレジスタ９１１ｃ〜９
１１ｆを設け、各撮像領域９０１〜９０４の左側に垂直
シフトレジスタ９０６ｃ〜９０６ｆを配置し、各撮像領
域９０１〜９０４の下側に水平シフトレジスタ９１１ｃ
〜９１１ｆを配置した様子を図示している。
０６ｃ〜９０６ｆ及び水平シフトレジスタ９１１ｃ〜９
１１ｆを設け、各撮像領域９０１〜９０４の左側に垂直
シフトレジスタ９０６ｃ〜９０６ｆを配置し、各撮像領
域９０１〜９０４の下側に水平シフトレジスタ９１１ｃ
〜９１１ｆを配置した様子を図示している。
【００４６】図４に示す固体撮像素子は、各撮像領域９
０１〜９０４に対してそれぞれ垂直シフトレジスタ９０
６ｃ〜９０６ｆと、水平シフトレジスタ９１１ｃ〜９１
１ｆとが設けられているため、各撮像領域９０１〜９０
４の同行同列の画素９０５から同時に電荷等を処理回路
へ出力するようにすることができる。
０１〜９０４に対してそれぞれ垂直シフトレジスタ９０
６ｃ〜９０６ｆと、水平シフトレジスタ９１１ｃ〜９１
１ｆとが設けられているため、各撮像領域９０１〜９０
４の同行同列の画素９０５から同時に電荷等を処理回路
へ出力するようにすることができる。
【００４７】図５には、各撮像領域９０１〜９０４を囲
うように、垂直シフトレジスタ９０６ｃ〜９０６ｆ及び
水平シフトレジスタ９１１ｃ〜９１１ｆをした様子を図
示している。
うように、垂直シフトレジスタ９０６ｃ〜９０６ｆ及び
水平シフトレジスタ９１１ｃ〜９１１ｆをした様子を図
示している。
【００４８】図５に示す固体撮像素子は、図４に示した
ものと同様に、各撮像領域９０１〜９０４に対してそれ
ぞれ垂直シフトレジスタ９０６ｃ〜９０６ｆと、水平シ
フトレジスタ９１１ｃ〜９１１ｆとが設けられているた
め、各撮像領域９０１〜９０４の同行同列の画素９０５
から同時に電荷等を処理回路へ出力するようにすること
ができる。
ものと同様に、各撮像領域９０１〜９０４に対してそれ
ぞれ垂直シフトレジスタ９０６ｃ〜９０６ｆと、水平シ
フトレジスタ９１１ｃ〜９１１ｆとが設けられているた
め、各撮像領域９０１〜９０４の同行同列の画素９０５
から同時に電荷等を処理回路へ出力するようにすること
ができる。
【００４９】図６には、４つの垂直シフトレジスタ９０
６ｃ〜９０６ｆ等及び２つの水平シフトレジスタ９１１
ｅ，９１１ｆを設け、各水平シフトレジスタ９１１ｅ，
９１１ｆをそれぞれＲ撮像領域９０１とＧ２撮像領域９
０３との間、Ｇ１撮像領域９０２とＢ撮像領域９０４と
の間に配置した様子を図示している。
６ｃ〜９０６ｆ等及び２つの水平シフトレジスタ９１１
ｅ，９１１ｆを設け、各水平シフトレジスタ９１１ｅ，
９１１ｆをそれぞれＲ撮像領域９０１とＧ２撮像領域９
０３との間、Ｇ１撮像領域９０２とＢ撮像領域９０４と
の間に配置した様子を図示している。
【００５０】図６に示す固体撮像素子は、各水平シフト
レジスタ９１１ｅ，９１１ｆを共通させて設けているた
め、図３又は図４に示したものと同じ順序で各画素９０
５から同時に電荷等を処理回路へ出力するようにするこ
とができる。
レジスタ９１１ｅ，９１１ｆを共通させて設けているた
め、図３又は図４に示したものと同じ順序で各画素９０
５から同時に電荷等を処理回路へ出力するようにするこ
とができる。
【００５１】図７には、各垂直シフトレジスタ９０６
ｅ，９１１ｆをそれぞれＲ撮像領域９０１とＧ１撮像領
域９０２との間、Ｇ２撮像領域９０３とＢ撮像領域９０
４との間に配置し、各水平シフトレジスタ９１１ｅ，９
１１ｆをそれぞれＲ撮像領域９０１とＧ２撮像領域９０
３との間、Ｇ１撮像領域９０２とＢ撮像領域９０４との
間に配置した様子を図示している。
ｅ，９１１ｆをそれぞれＲ撮像領域９０１とＧ１撮像領
域９０２との間、Ｇ２撮像領域９０３とＢ撮像領域９０
４との間に配置し、各水平シフトレジスタ９１１ｅ，９
１１ｆをそれぞれＲ撮像領域９０１とＧ２撮像領域９０
３との間、Ｇ１撮像領域９０２とＢ撮像領域９０４との
間に配置した様子を図示している。
【００５２】図７に示す固体撮像素子は、各垂直シフト
レジスタ９０６ｅ，９１１ｆ及び各水平シフトレジスタ
９１１ｅ，９１１ｆを共通させて設けているため、図３
又は図４に示したものと同じ順序で各画素９０５から同
時に電荷等を処理回路へ出力するようにすることができ
る。
レジスタ９０６ｅ，９１１ｆ及び各水平シフトレジスタ
９１１ｅ，９１１ｆを共通させて設けているため、図３
又は図４に示したものと同じ順序で各画素９０５から同
時に電荷等を処理回路へ出力するようにすることができ
る。
【００５３】（実施形態３）図８は、実施形態１，２に
おいて説明した固体撮像素子を用いた撮像装置の構成図
である。図８において、１はレンズのプロテクトとメイ
ンスイッチを兼ねるバリア、２は被写体の光学像を固体
撮像素子４に結像させるレンズであり、図９に示すよう
に、被写体像を複数の像に分割して、実施形態１又は２
で説明した各々の撮像領域に結像させる役目を担ってい
る。３はレンズを通った光量を可変するための絞り、４
はレンズ２で結像された被写体を画像信号として取り込
むための上記の実施形態１又は２で説明した固体撮像素
子、５は固体撮像素子４から出力される画像信号に各種
の補正、クランプ等の処理を行う撮像信号処理回路、６
は固体撮像素子４より出力される画像信号のアナログ−
ディジタル変換を行うＡ／Ｄ変換器、７はＡ／Ｄ変換器
６より出力された画像データに各種の補正を行ったりデ
ータを圧縮したり、各々の撮像領域からの画像データを
合成したりする信号処理部、８は固体撮像素子４，撮像
信号処理回路５，Ａ／Ｄ変換器６，信号処理部７に各種
タイミング信号を出力する駆動手段であるタイミング発
生部、９は各種演算とスチルビデオカメラ全体を制御す
る全体制御・演算部、１０は画像データを一時的に記憶
するためのメモリ部、１１は記録媒体に記録又は読み出
しを行うための記録媒体制御インターフェース部、１２
は画像データの記録又は読み出しを行うための半導体メ
モリ等の着脱可能な記録媒体、１３は外部コンピュータ
等と通信するための外部インターフェース（Ｉ／Ｆ）部
である。
おいて説明した固体撮像素子を用いた撮像装置の構成図
である。図８において、１はレンズのプロテクトとメイ
ンスイッチを兼ねるバリア、２は被写体の光学像を固体
撮像素子４に結像させるレンズであり、図９に示すよう
に、被写体像を複数の像に分割して、実施形態１又は２
で説明した各々の撮像領域に結像させる役目を担ってい
る。３はレンズを通った光量を可変するための絞り、４
はレンズ２で結像された被写体を画像信号として取り込
むための上記の実施形態１又は２で説明した固体撮像素
子、５は固体撮像素子４から出力される画像信号に各種
の補正、クランプ等の処理を行う撮像信号処理回路、６
は固体撮像素子４より出力される画像信号のアナログ−
ディジタル変換を行うＡ／Ｄ変換器、７はＡ／Ｄ変換器
６より出力された画像データに各種の補正を行ったりデ
ータを圧縮したり、各々の撮像領域からの画像データを
合成したりする信号処理部、８は固体撮像素子４，撮像
信号処理回路５，Ａ／Ｄ変換器６，信号処理部７に各種
タイミング信号を出力する駆動手段であるタイミング発
生部、９は各種演算とスチルビデオカメラ全体を制御す
る全体制御・演算部、１０は画像データを一時的に記憶
するためのメモリ部、１１は記録媒体に記録又は読み出
しを行うための記録媒体制御インターフェース部、１２
は画像データの記録又は読み出しを行うための半導体メ
モリ等の着脱可能な記録媒体、１３は外部コンピュータ
等と通信するための外部インターフェース（Ｉ／Ｆ）部
である。
【００５４】つぎに、図８の動作について説明する。バ
リア１がオープンされるとメイン電源がオンされ、つぎ
にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換
器６などの撮像系回路の電源がオンされる。それから、
露光量を制御するために、全体制御・演算部９は絞り３
を開放にし、固体撮像素子４から出力された信号は、撮
像信号処理回路５をスルーしてＡ／Ｄ変換器６へ出力さ
れる。Ａ／Ｄ変換器６は、その信号をＡ／Ｄ変換して、
信号処理部７に出力する。信号処理部７は、そのデータ
を基に露出の演算を全体制御・演算部９で行う。
リア１がオープンされるとメイン電源がオンされ、つぎ
にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換
器６などの撮像系回路の電源がオンされる。それから、
露光量を制御するために、全体制御・演算部９は絞り３
を開放にし、固体撮像素子４から出力された信号は、撮
像信号処理回路５をスルーしてＡ／Ｄ変換器６へ出力さ
れる。Ａ／Ｄ変換器６は、その信号をＡ／Ｄ変換して、
信号処理部７に出力する。信号処理部７は、そのデータ
を基に露出の演算を全体制御・演算部９で行う。
【００５５】この測光を行った結果により明るさを判断
し、その結果に応じて全体制御・演算部９は絞りを制御
する。つぎに、固体撮像素子４から出力された信号をも
とに、高周波成分を取り出し被写体までの距離の演算を
全体制御・演算部９で行う。その後、レンズを駆動して
合焦か否かを判断し、合焦していないと判断したとき
は、再びレンズを駆動し測距を行う。
し、その結果に応じて全体制御・演算部９は絞りを制御
する。つぎに、固体撮像素子４から出力された信号をも
とに、高周波成分を取り出し被写体までの距離の演算を
全体制御・演算部９で行う。その後、レンズを駆動して
合焦か否かを判断し、合焦していないと判断したとき
は、再びレンズを駆動し測距を行う。
【００５６】そして、合焦が確認された後に本露光が始
まる。露光が終了すると、固体撮像素子４から出力され
た画像信号は、撮像信号処理回路５において補正等がさ
れ、さらにＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理
部７を通り全体制御・演算９によりメモリ部１０に蓄積
される。その後、メモリ部１０に蓄積されたデータは、
全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部
を通り半導体メモリ等の着脱可能な記録媒体１２に記録
される。また外部Ｉ／Ｆ部１３を通り直接コンピュータ
等に入力して画像の加工を行ってもよい。
まる。露光が終了すると、固体撮像素子４から出力され
た画像信号は、撮像信号処理回路５において補正等がさ
れ、さらにＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理
部７を通り全体制御・演算９によりメモリ部１０に蓄積
される。その後、メモリ部１０に蓄積されたデータは、
全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部
を通り半導体メモリ等の着脱可能な記録媒体１２に記録
される。また外部Ｉ／Ｆ部１３を通り直接コンピュータ
等に入力して画像の加工を行ってもよい。
【００５７】
【発明の効果】以上説明したように、本発明は、撮像領
域間で光電荷の蓄積時間のずれを少なくすることがで
き、良好な画像を形成することができる。
域間で光電荷の蓄積時間のずれを少なくすることがで
き、良好な画像を形成することができる。
【図１】本発明の実施形態１の固体撮像素子の構成を示
す模式図である。
す模式図である。
【図２】図１の画素、パルス信号出力回路及びラインメ
モリの回路図である。
モリの回路図である。
【図３】本発明の実施形態２の固体撮像素子の構成を示
す模式図である。
す模式図である。
【図４】他の固体撮像素子の構成例を示す模式図であ
る。
る。
【図５】他の固体撮像素子の構成例を示す模式図であ
る。
る。
【図６】他の固体撮像素子の構成例を示す模式図であ
る。
る。
【図７】他の固体撮像素子の構成例を示す模式図であ
る。
る。
【図８】本発明の実施形態３の撮像装置の構成図であ
る。
る。
【図９】図８の撮像装置の一部分の詳細図である。
【図１０】従来の固体撮像素子の構成を示す模式図であ
る。
る。
【図１１】従来の固体撮像素子の一部分を示す図であ
る。
る。
１ バリア ２ レンズ ３ 絞り ４ 固体撮像素子 ５ 撮像信号処理回路 ６ Ａ／Ｄ変換器 ７ 信号処理部 ８ タイミング発生部 ９ 全体制御・演算部 １０ メモリ部 １１ 記録媒体制御インターフェース（Ｉ／Ｆ）部 １２ 記録媒体 １３ 外部インターフェース（Ｉ／Ｆ）部 ９０１ Ｒ撮像領域 ９０２ Ｇ１撮像領域 ９０３ Ｇ２撮像領域 ９０４ Ｂ撮像領域 ９０５ 画素 ９０６ａ〜９０６ｄ 垂直シフトレジスタ ９０７ パルス信号出力回路 ９０９ 水平信号線 ９１０，９１０ａ，９１０ｂ ラインメモリ ９１１ａ〜９１１ｄ 水平シフトレジスタ ９１２ 垂直信号線 ９１３ 増幅器 ９１４ 出力端子 ９２１ フォトダイオード ９２２ 転送スイッチ ９２３ ＭＯＳトランジスタ ９２４ リセットスイッチ ９２５ 選択スイッチ
フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 BA13 BA14 CA02 FA06 FA31 GD02 GD08 5C024 BX01 CX39 DX01 EX34 EX42 EX52 GX03 GY01 GY31 GY42 GY44 GZ44 GZ50 HX17 HX23 HX58 5C065 CC01 DD03 DD09 DD15 EE05 GG18 GG30 GG49
Claims (18)
- 【請求項１】 同一半導体チップ上に２次元状に配列さ
れた画素を有する撮像領域を水平方向及び垂直方向に複
数配列し、 水平方向の複数の画素毎に画素に対して信号を共通に供
給するための信号供給手段を垂直方向の複数の撮像領域
に対して独立に複数設けることを特徴とする撮像装置。 - 【請求項２】 同一半導体チップ上に形成された２次元
状に配列された画素を有する撮像領域を複数と、 前記複数の撮像領域に含まれる複数の画素に共通に接続
された出力線を複数と、 前記複数の出力線からの信号を選択的に出力する前記複
数の撮像領域で共通に設けられた出力部と、 前記複数の撮像領域に含まれる画素に対して信号を供給
するための信号供給手段とを有することを特徴とする撮
像装置。 - 【請求項３】 異なる撮像領域であって同じ行の画素に
対して、順次信号を供給するように前記信号供給手段を
駆動するための駆動手段を有することを特徴とする請求
項２記載の撮像装置。 - 【請求項４】 前記信号供給手段は、前記複数の撮像領
域の各々に独立に設けられていることを特徴とする請求
項２又は３記載の撮像装置。 - 【請求項５】 同一半導体チップ上に２次元状に配列さ
れた画素を有する撮像領域を水平方向及び垂直方向に複
数配列し、 複数の撮像領域からの信号を選択的に読み出すための、
水平方向の撮像領域に対して共通に設け、垂直方向の撮
像領域に対して別々に設けられた複数の出力部と、 前記画素に対して信号を供給するための信号供給手段
と、 前記垂直方向の異なる撮像領域であって、同じ行の画素
の信号に対して同時に信号を供給するように前記信号供
給手段を駆動するための駆動手段とを有することを特徴
とする撮像装置。 - 【請求項６】 前記駆動手段は、水平方向の複数の撮像
領域からの信号を画素毎に交互に、前記出力部から読み
出すように駆動することを特徴とする請求項５記載の撮
像装置。 - 【請求項７】 ２次元状に配列された画素を有する撮像
領域を複数と、 前記複数の撮像領域からの信号を選択的に読み出す前記
複数の撮像領域で共通に設けられた出力部と、 前記複数の撮像領域からの信号を画素毎に交互に、前記
出力部から読み出すように駆動する駆動手段とを有する
ことを特徴とする撮像装置。 - 【請求項８】 同一半導体チップ上に２次元に配列され
た画素を有する撮像領域を複数備え、 前記複数の撮像領域の各々の同行同列に配列されている
画素のいくつかに対して順次又は同時に信号を供給する
ための手段と、 供給された前記信号に応じて読み出される信号を順次外
部へ出力するための手段とをそれぞれ複数設けることを
特徴とする撮像装置。 - 【請求項９】 前記複数の撮像領域の各々の同行同列に
配列されている画素のいくつかに対して順次又は同時に
信号を供給するための手段と、供給された前記信号に応
じて読み出される信号を順次外部へ出力するための手段
とを、前記複数の撮像領域の各々に対して設けることを
特徴とする請求項８記載の撮像装置。 - 【請求項１０】 前記複数の撮像領域の各々の同行同列
に配列されている画素のいくつかに対して順次又は同時
に信号を供給するための手段の各々と、供給された前記
信号に応じて読み出される信号を順次外部へ出力するた
めの手段の各々とを、前記複数の撮像領域を囲うように
配置することを特徴とする請求項７又は８記載の撮像装
置。 - 【請求項１１】 前記複数の撮像領域の各々の同行同列
に配列されている画素のいくつかに対して順次又は同時
に信号を供給するための手段の各々と、供給された前記
信号に応じて読み出される信号を順次外部へ出力するた
めの手段の各々との少なくとも一方を、前記複数の撮像
領域間に配置することを特徴とする請求項８から１０の
いずれか１項記載の撮像装置。 - 【請求項１２】 前記複数の撮像領域の各々の同行同列
に配列されている画素のいくつかに対して順次又は同時
に信号を供給するための手段の各々と、供給された前記
信号に応じて読み出される信号を順次外部へ出力するた
めの手段の各々との少なくとも一方を、前記複数の撮像
領域に対して共通に設けることを特徴とする請求項８か
ら１１のいずれか１項記載の撮像装置。 - 【請求項１３】 前記複数の撮像領域の各々は、色分解
フィルタが設けられていることを特徴とする請求項１か
ら１２のいずれか１項記載の撮像装置。 - 【請求項１４】 同一の撮像領域は、同一の色成分を透
過する色フィルタが配置されていることを特徴とする請
求項１から１３のいずれか１項記載の撮像装置。 - 【請求項１５】 前記複数の撮像領域の各々は、Ｒ，
Ｇ，Ｂ色分解フィルタのいずれかが設けられ、前記各分
解フィルタは、ＲフィルタとＢフィルタとが対角に配置
され、２つのＧフィルタが対角に配置されることを特徴
とする請求項１から１４のいずれか１項記載の撮像装
置。 - 【請求項１６】 前記複数の画素の各々は、ＭＯＳ撮像
素子又はＣＣＤ撮像素子を有し、 前記複数の撮像領域の各々で対応して配列されている画
素行又は画素列に対して順次信号を供給するための手段
と、供給された前記信号に応じて読み出される信号を順
次外部へ出力するための手段とは、それぞれシフトレジ
スタ又は転送ＣＣＤであることを特徴とする請求項８か
ら１２のいずれか１項記載の撮像装置。 - 【請求項１７】 前記各撮像領域へ光を結像する光学系
と、 前記各撮像領域からの出力信号を処理する信号処理回路
とを有することを特徴とする請求項１から１６のいずれ
か１項記載の撮像装置。 - 【請求項１８】 前記光学系は、被写体像を複数の像に
分割して、各々の撮像領域に像を結像させることを特徴
とする請求項１７記載の撮像装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000319630A JP3703385B2 (ja) | 2000-10-19 | 2000-10-19 | 撮像装置 |
| US09/973,054 US6952228B2 (en) | 2000-10-13 | 2001-10-10 | Image pickup apparatus |
| DE60125133T DE60125133D1 (de) | 2000-10-13 | 2001-10-12 | Bildaufnahmegerät |
| EP01308692A EP1206126B1 (en) | 2000-10-13 | 2001-10-12 | Image pickup apparatus |
| EP06075604A EP1667427A1 (en) | 2000-10-13 | 2001-10-12 | Image pickup apparatus |
| CNB011301988A CN1207789C (zh) | 2000-10-13 | 2001-10-12 | 图象摄取装置 |
| KR10-2001-0063197A KR100403100B1 (ko) | 2000-10-13 | 2001-10-13 | 촬상 장치 |
| US11/198,232 US7639297B2 (en) | 2000-10-13 | 2005-08-08 | Image pickup apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000319630A JP3703385B2 (ja) | 2000-10-19 | 2000-10-19 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002135795A true JP2002135795A (ja) | 2002-05-10 |
| JP3703385B2 JP3703385B2 (ja) | 2005-10-05 |
Family
ID=18798056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000319630A Expired - Fee Related JP3703385B2 (ja) | 2000-10-13 | 2000-10-19 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3703385B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1677518A1 (en) * | 2003-10-22 | 2006-07-05 | Matsushita Electric Industrial Co., Ltd. | Imaging device and method of producing the device, portable apparatus, and imaging element and method of producing the element |
| JP2006270292A (ja) * | 2005-03-23 | 2006-10-05 | Sony Corp | 物理量分布検知装置並びに物理情報取得方法および物理情報取得装置 |
| JP2006295620A (ja) * | 2005-04-12 | 2006-10-26 | Pentax Corp | 固体撮像素子 |
| JP2009124317A (ja) * | 2007-11-13 | 2009-06-04 | Canon Inc | 固体撮像装置 |
| JP2010098516A (ja) * | 2008-10-16 | 2010-04-30 | Sony Corp | 撮像素子およびその制御方法並びにカメラ |
| JP2013546249A (ja) * | 2010-10-24 | 2013-12-26 | オペラ イメージング ベスローテン フェンノートシャップ | 複数開口のカメラを用いる撮像システムおよび撮像方法 |
| WO2014196224A1 (ja) * | 2013-06-03 | 2014-12-11 | 浜松ホトニクス株式会社 | 光観察装置、それに用いる撮像装置、及び光観察方法 |
-
2000
- 2000-10-19 JP JP2000319630A patent/JP3703385B2/ja not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1677518A4 (en) * | 2003-10-22 | 2009-12-02 | Panasonic Corp | IMAGING SYSTEM AND METHOD FOR PRODUCING THE SYSTEM, PORTABLE APPARATUS, AND IMAGING ELEMENT, AND METHOD FOR PRODUCING THE SAME |
| US7924327B2 (en) | 2003-10-22 | 2011-04-12 | Panasonic Corporation | Imaging apparatus and method for producing the same, portable equipment, and imaging sensor and method for producing the same |
| US8218032B2 (en) | 2003-10-22 | 2012-07-10 | Panasonic Corporation | Imaging apparatus and method for producing the same, portable equipment, and imaging sensor and method for producing the same |
| EP1677518A1 (en) * | 2003-10-22 | 2006-07-05 | Matsushita Electric Industrial Co., Ltd. | Imaging device and method of producing the device, portable apparatus, and imaging element and method of producing the element |
| JP2006270292A (ja) * | 2005-03-23 | 2006-10-05 | Sony Corp | 物理量分布検知装置並びに物理情報取得方法および物理情報取得装置 |
| JP2006295620A (ja) * | 2005-04-12 | 2006-10-26 | Pentax Corp | 固体撮像素子 |
| JP2009124317A (ja) * | 2007-11-13 | 2009-06-04 | Canon Inc | 固体撮像装置 |
| US8355066B2 (en) | 2007-11-13 | 2013-01-15 | Canon Kabushiki Kaisha | Solid-state imaging apparatus having decoders for resetting switches |
| US9036068B2 (en) | 2008-10-16 | 2015-05-19 | Sony Corporation | CMOS image sensor with fast read out |
| JP2010098516A (ja) * | 2008-10-16 | 2010-04-30 | Sony Corp | 撮像素子およびその制御方法並びにカメラ |
| US9578257B2 (en) | 2010-10-24 | 2017-02-21 | Linx Computational Imaging Ltd. | Geometrically distorted luminance in a multi-lens camera |
| US9413984B2 (en) | 2010-10-24 | 2016-08-09 | Linx Computational Imaging Ltd. | Luminance source selection in a multi-lens camera |
| JP2013546249A (ja) * | 2010-10-24 | 2013-12-26 | オペラ イメージング ベスローテン フェンノートシャップ | 複数開口のカメラを用いる撮像システムおよび撮像方法 |
| US9615030B2 (en) | 2010-10-24 | 2017-04-04 | Linx Computational Imaging Ltd. | Luminance source selection in a multi-lens camera |
| US9654696B2 (en) | 2010-10-24 | 2017-05-16 | LinX Computation Imaging Ltd. | Spatially differentiated luminance in a multi-lens camera |
| US9681057B2 (en) | 2010-10-24 | 2017-06-13 | Linx Computational Imaging Ltd. | Exposure timing manipulation in a multi-lens camera |
| WO2014196224A1 (ja) * | 2013-06-03 | 2014-12-11 | 浜松ホトニクス株式会社 | 光観察装置、それに用いる撮像装置、及び光観察方法 |
| CN105308492A (zh) * | 2013-06-03 | 2016-02-03 | 浜松光子学株式会社 | 光观察装置、用于其的摄像装置以及光观察方法 |
| GB2530941A (en) * | 2013-06-03 | 2016-04-06 | Hamamatsu Photonics Kk | Light observation device, imaging device used for same, and light observation method |
| US9995920B2 (en) | 2013-06-03 | 2018-06-12 | Hamamatsu Photonics K.K. | Light observation device, imaging device used for same, and light observation method |
| US10684459B2 (en) | 2013-06-03 | 2020-06-16 | Hamamatsu Photonics K.K. | Light observation device, imaging device used for same, and light observation method |
| GB2530941B (en) * | 2013-06-03 | 2020-09-09 | Hamamatsu Photonics Kk | Light observation device, imaging device used for same, and light observation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3703385B2 (ja) | 2005-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6952228B2 (en) | Image pickup apparatus | |
| JP5089017B2 (ja) | 固体撮像装置及び固体撮像システム | |
| JP5290923B2 (ja) | 固体撮像装置および撮像装置 | |
| JP4971586B2 (ja) | 固体撮像装置 | |
| JP4448888B2 (ja) | 撮像装置及び撮像装置の信号処理方法 | |
| US8174599B2 (en) | Image pickup apparatus having control lines connected to alternate matrix rows | |
| JP4984981B2 (ja) | 撮像方法および撮像装置並びに駆動装置 | |
| US7656455B2 (en) | Image pickup device having improved precision | |
| JP4609092B2 (ja) | 物理情報取得方法および物理情報取得装置 | |
| US7400353B2 (en) | Solid state image pickup device | |
| US20080088725A1 (en) | Solid-state imaging device | |
| US10425605B2 (en) | Image sensor and image capturing apparatus | |
| JP2002199284A (ja) | 撮像素子 | |
| JP2008278453A (ja) | 撮像装置及び撮像システム | |
| JP2007135200A (ja) | 撮像方法および撮像装置並びに駆動装置 | |
| JP3703385B2 (ja) | 撮像装置 | |
| JP3495979B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP4336508B2 (ja) | 撮像装置 | |
| JP2007143067A (ja) | 撮像装置及び撮像システム | |
| JP2002158929A (ja) | 固体撮像素子、固体撮像装置及び撮像システム | |
| JP4232485B2 (ja) | 読出アドレス制御方法および装置、並びに半導体システムおよび撮像デバイス | |
| JP4630200B2 (ja) | 固体撮像素子および撮像装置 | |
| JP5072466B2 (ja) | 撮像装置 | |
| JP5256084B2 (ja) | 撮像装置及び撮像装置の駆動方法 | |
| JP2002125242A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050719 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |