JP2016019137A - 固体撮像装置及びその駆動方法 - Google Patents

固体撮像装置及びその駆動方法 Download PDF

Info

Publication number
JP2016019137A
JP2016019137A JP2014140480A JP2014140480A JP2016019137A JP 2016019137 A JP2016019137 A JP 2016019137A JP 2014140480 A JP2014140480 A JP 2014140480A JP 2014140480 A JP2014140480 A JP 2014140480A JP 2016019137 A JP2016019137 A JP 2016019137A
Authority
JP
Japan
Prior art keywords
wiring
pixel
solid
state imaging
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014140480A
Other languages
English (en)
Inventor
孝正 桜木
Kosei Sakuragi
孝正 桜木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014140480A priority Critical patent/JP2016019137A/ja
Priority to US14/751,926 priority patent/US20160014356A1/en
Publication of JP2016019137A publication Critical patent/JP2016019137A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】読み出し回路の出力信号に重畳する外部磁界に起因するノイズ成分を効果的に抑制しうる固体撮像装置及びその駆動方法を提供する。【解決手段】光電変換素子と画素出力部とをそれぞれ有し列方向に配列された複数の画素と、複数の画素の画素出力部に接続された第１の配線と、一方の入力端子が前記第１の配線に接続された差動増幅回路と、差動増幅回路の他方の入力端子に接続された第２の配線と、列方向に延在して形成され第１のパッドに接続された第３の配線と、第２の配線と第３の配線との間に接続された複数のスイッチと、画素出力部の駆動と連動して、画素出力部を駆動する画素の位置に対応する位置の前記スイッチを駆動する制御部とを有する。【選択図】図１

Description

本発明は、固体撮像装置及びその駆動方法に関する。
ＣＣＤやＣＭＯＳセンサーなどのセンサーを用いた固体撮像装置は、ビデオカメラや監視カメラ等に搭載され、様々な環境下で使用されるため、その環境下にある電界・磁界に曝される。固体撮像装置に磁界が及ぶと、ファラデーの法則による磁界誘導電圧が固体撮像装置内部の配線上に発生して画質の悪化の原因となるため、電磁界の影響を抑制するための磁気ノイズ対策技術が求められている。
特許文献１には、画素からの信号を読み出す読み出し回路における参照電圧を、サンプルホールド回路を用いることにより固体撮像装置の外部から電気的に切り離し、外来磁界と鎖交する面積を小さくすることで磁界誘導電圧を小さくする方法が記載されている。
また、特許文献２には、有効画素に接続された信号線から入力される画素信号と、リファレンス画素に接続された信号線から入力される画素信号との差分処理を行うことにより、読み出し回路から出力された信号のノイズを低減する方法が記載されている。
特開２００８−０８５９９４号公報 特開２０１２−２５３７４０号公報
しかしながら、特許文献１に記載の方法は、参照電圧に重畳する磁界誘導電圧を抑制することはできるが、画素からの信号を伝える信号線上に発生する磁界誘導電圧を抑制することはできなかった。このため、画素出力信号と参照電圧との差分をとってもノイズが残存し、そのまま読み出し回路から出力されることがあった。
また、特許文献２に記載の方法では、２つの信号線上に発生する磁界誘導電圧は、差動動作によってキャンセルできる可能性はある。しかしながら、実際には、２つの信号線の読み出し回路までの距離が異なるため、２つの信号線上に発生する磁界誘導電圧は互いに等しくはならず、読み出し回路で差分を取ってもキャンセルすることは困難であった。
本発明の目的は、読み出し回路の出力信号に重畳する外部磁界に起因するノイズ成分を効果的に抑制しうる固体撮像装置及びその駆動方法を提供することにある。
本発明の一観点によれば、光電変換素子と、前記光電変換素子が生成する信号に基づく信号を出力する画素出力部とをそれぞれ有し、第１の方向に配列された第１の画素と第２の画素と、前記第１の画素および前記第２の画素の各々の前記画素出力部に接続され、前記第１の方向に沿って配された第１の配線と、一方の入力端子が前記第１の配線に接続され、前記一方の入力端子からの前記第１の配線の電気的経路の長さが、前記第２の画素の前記画素出力部までの方が前記第１の画素の前記画素出力部までよりも長い差動増幅回路と、前記差動増幅回路の他方の入力端子に接続された第２の配線と、電圧が供給される第１のパッドと、前記第１の方向に沿って形成され、前記第１のパッドに接続された第３の配線と、前記第２の配線と前記第３の配線との間の電気的経路に配された第１のスイッチと、前記第２の配線と前記第３の配線との間の電気的経路に、前記第１のスイッチと電気的に並列に配され、前記他方の入力端子から、前記第２の配線と、前記第３の配線とを介した前記第１のパッドまでの電気的経路の長さが、前記第１のスイッチが導通する場合に対して長い第２のスイッチと、前記第１の画素の前記画素出力部が前記第１の配線に前記信号を出力する場合には、前記第１のスイッチを導通させ、前記第２の画素の前記画素出力部が前記第１の配線に前記信号を出力する場合には、前記第２のスイッチを導通させる制御部とを有することを特徴とする固体撮像装置が提供される。
また、本発明の他の観点によれば、光電変換素子と、前記光電変換素子が生成する信号に基づく信号を出力する画素出力部とをそれぞれ有し、第１の方向に配列された第１の画素と第２の画素と、前記第１の画素および前記第２の画素の各々の前記画素出力部に接続され、前記第１の方向に沿って配された第１の配線と、一方の入力端子が前記第１の配線に接続され、前記一方の入力端子からの前記第１の配線の電気的経路の長さが、前記第２の画素の前記画素出力部までの方が前記第１の画素の前記画素出力部までよりも長い差動増幅回路と、前記差動増幅回路の他方の入力端子に接続された第２の配線と、前記第１の方向に沿って形成され、第１のパッドに接続された第３の配線とを有する固体撮像装置の駆動方法であって、前記第１の画素の前記画素出力部が前記第１の配線に前記信号を出力する場合には、前記他方の入力端子から前記第３の配線を介して前記第１のパッドに至る電気的経路の長さを第１の長さとし、前記第２の画素の前記画素出力部が前記第１の配線に前記信号を出力する場合には、前記他方の入力端子から前記第３の配線を介して前記第１のパッドに至る電気的経路の長さを、前記第１の長さよりも長い第２の長さとすることを特徴とする固体撮像装置の駆動方法が提供される。
本発明によれば、読み出し回路の出力信号に重畳する外部磁界に起因するノイズ成分を大幅に低減することができる。これにより、Ｓ／Ｎ比の高い高性能の固体撮像装置及び固体撮像システムを実現することができる。
本発明の第１実施形態による固体撮像装置の構成を示す回路図である。 本発明の第１実施形態による固体撮像装置の単位画素の構成を示す回路図である。 本発明の第１実施形態による固体撮像装置の駆動方法を示すタイミング図である。 外部基板上に実装された状態の固体撮像装置を示す概略断面図である。 本発明の第２実施形態による固体撮像装置の構成を示す回路図である。 本発明の第２実施形態による固体撮像装置におけるグラウンドループの等価回路図である。 本発明の第３実施形態による撮像システムの構成を示すブロック図である。 本発明の実施形態の変形例による固体撮像装置の構成を示す回路図である。
［第１実施形態］
本発明の第１実施形態による固体撮像装置及びその駆動方法について図１乃至図４を用いて説明する。
はじめに、本実施形態による固体撮像装置の構成について図１及び図２を用いて説明する。図１は、本実施形態による固体撮像装置の構成の一例を示す回路図である。図２は、本実施形態による固体撮像装置の単位画素の構成の一例を示す回路図である。
本実施形態による固体撮像装置１００は、図１に示すように、行方向及び列方向に沿って２次元マトリクス状に複数の画素１０が配列された画素アレイを含む画素領域を有している。図１には、図面の簡略化のために、２行×４列の画素アレイを含む画素領域を示しているが、画素アレイの行数及び列数はこれに限定されるものではない。なお、本明細書において、行方向とは図面において横方向を示し、列方向とは図面において縦方向を示すものとする。一例では、行方向が固体撮像装置における水平方向に対応し、列方向が固体撮像装置における垂直方向に対応する。
各画素１０は、図２に示すように、光電変換素子であるフォトダイオード１２と、転送ＭＯＳトランジスタ１４と、リセットＭＯＳトランジスタ１６と、増幅ＭＯＳトランジスタ１８と、選択ＭＯＳトランジスタ２０とを有している。なお、図１では、図面の簡略化のため、複数の画素１０のうち、一部の画素１０（画素１０−１及び画素１０−２）についてのみ、具体的な回路構成を示している。
フォトダイオード１２のカソードは転送ＭＯＳトランジスタ１４のソースに接続されている。転送ＭＯＳトランジスタ１４のドレインは、リセットＭＯＳトランジスタ１６のソース及び増幅ＭＯＳトランジスタ１８のゲートに接続されている。転送ＭＯＳトランジスタ１４のドレイン、リセットＭＯＳトランジスタ１６のソース及び増幅ＭＯＳトランジスタ１８のゲートの接続ノードは、フローティングディフュージョン領域（以下、「ＦＤ領域」という）２２を構成する。リセットＭＯＳトランジスタ１６及び増幅ＭＯＳトランジスタ１８のドレインは、電源電圧線に接続されている。増幅ＭＯＳトランジスタ１８のソースは、選択ＭＯＳトランジスタ２０のドレインに接続されている。転送ＭＯＳトランジスタ１４、リセットＭＯＳトランジスタ１６、増幅ＭＯＳトランジスタ１８、選択ＭＯＳトランジスタ２０は、フォトダイオード１２で生成された電荷に基づく画素信号を読み出すための画素内読み出し回路を構成する。選択ＭＯＳトランジスタ２０は、光電変換素子が生成した信号に基づく信号を出力する画素出力部である。
なお、トランジスタのソースとドレインの呼称は、トランジスタの導電型や着目する機能等に応じて異なることがあり、上述のソースとドレインとは逆の名称で呼ばれることもある。また、本明細書では、トランジスタをスイッチと表記することもある。例えば、選択ＭＯＳトランジスタ２０は、選択スイッチと表記することもある。
画素アレイの各行には、行方向に延在して、行選択信号線２４がそれぞれ配置されている。行選択信号線２４は、行方向に並ぶ画素１０の選択ＭＯＳトランジスタ２０のゲートにそれぞれ接続され、これら画素１０に共通の信号線をなしている。なお、図１では、後の説明の便宜上、画素１０−１が属する行の画素１０に接続される行選択信号線２４を行選択信号線２４−１と表し、画素１０−２が属する行の画素１０に接続される行選択信号線２４を行選択信号線２４−２と表している。
行選択信号線２４には、垂直シフトレジスタ２６が接続されている。行選択信号線２４には、垂直シフトレジスタ２６から、選択ＭＯＳトランジスタ２０を駆動するための選択パルス信号ＰＳＥＬが出力される。ここでは、行選択信号線２４にＨｉｇｈレベル（以下、「Ｈレベル」と表記する）の信号が印加されると、選択ＭＯＳトランジスタ２０は導通状態（オン状態）になるものとする。また、Ｌｏｗレベル（以下、「Ｌレベル」と表記する）の信号が印加されると、選択ＭＯＳトランジスタ２０は非導通状態（オフ状態）になるものとする。なお、行選択信号線２４−１に印加される選択パルス信号ＰＳＥＬと行選択信号線２４−２に印加される選択パルス信号ＰＳＥＬとを区別するときは、前者を選択パルス信号ＰＳＥＬ１と表記し、後者を選択パルス信号ＰＳＥＬ２と表記するものとする。
画素アレイの各列には、列方向に延在して、垂直信号線２８が配置されている。垂直信号線２８は、列方向に並ぶ画素１０の選択ＭＯＳトランジスタ２０のソースにそれぞれ接続され、これら画素１０に共通の信号線をなしている。垂直信号線２８の一端部は、読み出し回路の一部を構成する差動増幅回路３０の一方の入力端子に接続されている。
また、画素アレイの各列には、列方向に延在して、グラウンド配線３２が配置されている。グラウンド配線３２は、列方向に並ぶ画素１０のフォトダイオード１２のアノードにそれぞれ接続されている。
各列に対応して設けられたグラウンド配線３２の少なくとも１本は、両端部がチップの周縁部まで延在しており、チップの周縁部に配置されたグラウンドパッド３４に接続されている。図１には、画素１０−１，１０−２に接続されるグラウンド配線３２の延長線上にグラウンドパッド３４が接続された例を示している。図１では、後の説明の便宜上、図面において上側のグラウンドパッド３４をグラウンドパッド３４−１と表記し、図面において下側のグラウンドパッド３４をグラウンドパッド３４−２と表記している。グラウンドパッド３４−１とグラウンドパッド３４−２とは、チップの対向する２辺に配置されている。画素アレイの各列に設けられたグラウンド配線３２は、互いに電気的に接続されている。図１に示す例では、グラウンド配線３２は、全体として、画素アレイの画素１０を列ごとに囲うメッシュ状をなしている。
また、画素領域の行方向に直交して、列方向に延在する基準電圧配線３６が配置されている。基準電圧配線３６は、差動増幅回路３０の他方の入力端子に接続されている。また、基準電圧配線３６に隣接して、列方向に延在する基準電圧引き出し配線３８が配置されている。基準電圧配線３６と基準電圧引き出し配線３８との間には、複数の基準電圧配線スイッチ４０が電気的に並列に配されており、基準電圧配線スイッチ４０が設けられたそれぞれの場所において基準電圧配線３６と基準電圧引き出し配線３８とを接続できるようになっている。
基準電圧配線スイッチ４０は、各行の画素１０（フォトダイオード１２のアノード）とグラウンド配線３２との接続部に対応する行位置に、それぞれ配置されている。図１では、画素１０−１とグラウンド配線３２との接続部Ｃと同じ行位置に配置されたスイッチ４０をスイッチ４０−１と表記し、画素１０−２とグラウンド配線３２との接続ノードＢと同じ行位置に配置されたスイッチ４０をスイッチ４０−２と表記している。スイッチ４０−１は、行選択信号線２４−１に印加される選択パルス信号ＰＳＥＬ１により制御できるようになっている。また、スイッチ４０−２は、行選択信号線２４−２に印加される選択パルス信号ＰＳＥＬ２により制御できるようになっている。ここでは、行選択信号線２４にＨレベルの信号が印加されると、基準電圧配線スイッチ４０は導通状態（オン状態）になるものとする。また、Ｌレベルの信号が印加されると、基準電圧配線スイッチ４０は非導通状態（オフ状態）になるものとする。なお、基準電圧配線スイッチ４０は、行選択信号線２４に印加される信号とは別の信号により制御するようにしてもよい。垂直シフトレジスタ２６は、選択ＭＯＳトランジスタ２０と基準電圧配線スイッチ４０とを制御する制御部である。
基準電圧引き出し配線３８の両端部はチップの周縁部まで延在しており、チップの周縁部に配置された基準電圧用パッド４２に接続されている。図１では、後の説明の便宜上、図面において上側の基準電圧用パッド４２を基準電圧用パッド４２−１と表記し、図面において下側の基準電圧用パッド４２を基準電圧用パッド４２−２と表記している。基準電圧用パッド４２−１と基準電圧用パッド４２−２とは、グラウンドパッド３４−１とグラウンドパッド３４−２とが配置されている２辺と同じである、チップの対向する２辺に配置されている。
次に、本実施形態による固体撮像装置の駆動方法について図１乃至図４を用いて説明する。図３は、本実施形態による固体撮像装置の駆動方法を示すタイミング図である。図４は、外部基板上に実装された状態の固体撮像装置の断面構造を示す断面図である。なお、以下の説明では本発明の特徴となる動作を中心に示すものとし、フォトダイオード１２やＦＤ領域２２のリセット動作、差動増幅回路３０以降の読み出し回路の動作等、公知の技術を適用しうる部分については適宜説明を省略する。
固体撮像装置１００に光（被写体の光学像）が入射すると、各画素１０のフォトダイオード１２において光電変換により信号電荷が生成される。
時刻ｔ１〜時刻ｔ２において、転送ＭＯＳトランジスタ１４のゲートにＨレベルの転送パルス信号ＰＴＸを印加する。これにより、転送ＭＯＳトランジスタ１４がオン状態となり、フォトダイオード１２により生成された信号電荷がＦＤ領域２２に転送される。
なお、画素１０−２が属する行の転送ＭＯＳトランジスタ１４と画素１０−１が属する行の転送ＭＯＳトランジスタ１４とは、転送パルス信号ＰＴＸにより同時に駆動してもよいし、別々に駆動してもよい。これら行を別々に駆動する場合は、例えば、転送パルス信号ＰＴＸのタイミングで画素１０−２が属する行の駆動を行い、時刻ｔ４と時刻ｔ５との間のタイミングで画素１０−１が属する行の駆動を行う。
次いで、時刻ｔ３〜時刻ｔ４において、行選択信号線２４−２にＨレベルの選択パルス信号ＰＳＥＬ２を印加し、行選択信号線２４−２に接続された画素１０の選択ＭＯＳトランジスタ２０をオン状態とする。これにより、ＦＤ領域２２に転送された信号電荷に応じた電位に基づく増幅ＭＯＳトランジスタ１８の出力信号が、選択ＭＯＳトランジスタ２０を介して垂直信号線２８に出力される。画素１０−２に接続された垂直信号線２８には、グラウンド配線３２の位置Ｂの電圧を基準にした画素信号電圧が出力される。そして、画素１０−２から出力されたこの画素信号電圧は、垂直信号線２８を介して差動増幅回路３０の一方の入力端子に入力される。
一方、基準電圧用パッド４２−１，４２−２には、基準電圧が印加されている。行選択信号線２４−２にＨレベルの選択パルス信号ＰＳＥＬ２が印加されると、基準電圧配線スイッチ４０−２がオン状態となり、基準電圧引き出し配線３８と基準電圧配線３６とが位置Ｄにおいて接続される。これにより、基準電圧配線３６には、基準電圧引き出し配線３８の位置Ｄにおける電圧が印加され、この電圧が差動増幅回路３０の他方の入力端子に入力される。
そしてこれにより、差動増幅回路３０は、一方の入力端子に入力された画素信号電圧と他方の入力端子に入力された基準電圧との差分の電圧を増幅し、出力端子から出力する。
ここで、固体撮像装置１００と、これを保持するパッケージ１０２並びにパッケージ１０２が接続される外部基板１０４を含む断面構造図の一例を、図４に示す。図４（ａ）はグラウンド配線３２に沿った断面図であり、図４（ｂ）は基準電圧配線３８に沿った断面図である。図４（ａ）及び図４（ｂ）は、図１の左側から固体撮像装置１００を見た概略断面図に相当する。
固体撮像装置１００のグラウンドパッド３４−１，３４−２は、図４（ａ）に示すように、ボンディングワイヤー１０６やパッケージ１０２に設けられたビア１０８を介して、外部基板１０４の外部グラウンド配線１１０に接続されている。これにより、グラウンド配線３２と外部グラウンド配線１１０とを含むグラウンドループが形状されている。
同様に、固体撮像装置１００の基準電圧用パッド４２−１，４２−２は、図４（ｂ）に示すように、ボンディングワイヤー１１２やパッケージ１０２に設けられたビア１１４を介して、外部基板１０４の外部基準電圧配線１１６に接続されている。これにより、基準電圧配線３８と外部基準電圧配線１１６とを含む基準電圧配線ループが形成されている。
前述のように、行選択信号線２４−２にＨレベルの選択パルス信号ＰＳＥＬ２が印加されると、画素１０−２からの画素信号電圧はグラウンド配線３２上の位置Ｂを基準に出力される。したがって、グラウンド配線３２の位置Ｂにおける電位に影響を及ぼすグラウンドループの領域は、図４（ａ）に示した面積Ｓ１の領域となる。
同時に、行選択信号線２４−２にＨレベルの選択パルス信号ＰＳＥＬ２が印加されると、連動して基準電圧配線スイッチ４０−２もオン状態となり、位置Ｄにおいて基準電圧配線３６と基準電圧引き出し配線３８とが電気的に接続される。このとき、図１の左側から見た位置Ｄは位置Ｂに重なるため、基準電圧配線３６の位置Ｄにおける電位に影響を及ぼす基準電圧ループの領域も、図４（ｂ）に示した面積Ｓ１の領域となる。
図４において紙面に交差する方向の外来磁界を想定すると、この外来磁界によりグラウンド配線３２及び基準電圧配線３６に誘起される磁気誘導電圧は、それぞれのループの面積に比例する。これらループの面積はＳ１で等しいため、グラウンド配線３２に誘起される磁気誘導電圧と基準電圧配線３６に誘起される磁気誘導電圧とは、互いに等しい値となる。つまり、画素１０−２から垂直信号線２８を介して差動増幅回路３０に入力される画素信号電圧に重畳する磁気誘導電圧と、基準電圧線３６を介して差動増幅回路３０に入力される基準電圧に重畳する磁気誘導電圧とは等しくなる。したがって、入力電圧の差分を増幅して出力する差動増幅回路３０によってこれら磁気誘導電圧はキャンセルされ、入力電圧に重畳していた磁気誘導電圧の成分は差動増幅回路３０の出力信号には現れない。
次いで、時刻ｔ５〜時刻ｔ６において、行選択信号線２４−１にＨレベルの選択パルス信号ＰＳＥＬ１を印加し、選択信号線２４−１に接続された画素１０の選択ＭＯＳトランジスタ２０がオン状態とする。これにより、ＦＤ領域２２に転送された信号電荷に応じた電位に基づく増幅ＭＯＳトランジスタ１８の出力信号が、選択ＭＯＳトランジスタ２０を介して垂直信号線２８に出力される。画素１０−１に接続された垂直信号線２８には、グラウンド配線３２の位置Ｃの電圧を基準にした画素信号電圧が出力される。そして、画素１０−２から出力されたこの画素信号電圧は、垂直信号線２８を介して差動増幅回路３０の一方の入力端子に入力される。このとき、グラウンド配線３２の位置Ｃにおける電位に影響を及ぼすグラウンドループの領域は、図４（ａ）に示した面積Ｓ１＋Ｓ２の領域となる。
一方、基準電圧用パッド４２−１，４２−２には、基準電圧が印加されている。行選択信号線２４−１にＨレベルの選択パルス信号ＰＳＥＬ１が印加されると、基準電圧配線スイッチ４０−１がオン状態となり、基準電圧引き出し配線３８と基準電圧配線３６とが位置Ｅにおいて接続される。これにより、基準電圧配線３６には、基準電圧引き出し配線３８の位置Ｅにおける電圧が印加され、この電圧が差動増幅回路３０の他方の入力端子に入力される。このとき、図１の左側から見た位置Ｅは位置Ｃに重なるため、基準電圧配線３６の位置Ｅにおける電位に影響を及ぼす基準電圧ループの領域も、図４（ｂ）に示した面積Ｓ１＋Ｓ２の領域となる。
そしてこれにより、差動増幅回路３０は、一方の入力端子に入力された画素信号電圧と他方の入力端子に入力された基準電圧との差分の電圧を増幅し、出力端子から出力する。
図４において紙面に交差する方向の外来磁界を想定すると、この外来磁界によりグラウンド配線３２及び基準電圧配線３６に誘起される磁気誘導電圧は、それぞれのループの面積に比例する。これらループの面積はＳ１＋Ｓ２で等しいため、グラウンド配線３２に誘起される磁気誘導電圧と基準電圧配線３６に誘起される磁気誘導電圧とは、互いに等しい値となる。つまり、画素１０−１から垂直信号線２８を介して差動増幅回路３０に入力される画素信号電圧に重畳する磁気誘導電圧と、基準電圧線３６を介して差動増幅回路３０に入力される基準電圧に重畳する磁気誘導電圧とは等しくなる。したがって、入力電圧の差分を増幅して出力する差動増幅回路３０によってこれら磁気誘導電圧はキャンセルされ、入力電圧に重畳していた磁気誘導電圧の成分は差動増幅回路３０の出力信号には現れない。
このようにして、読み出す行の位置に応じて、基準電圧配線３６と基準電圧引き出し配線３８とを接続する位置を切り換えることにより、グラウンド配線３２及び基準電圧配線３８に重畳する磁気誘導電圧を同等にすることができる。これにより、グラウンド配線３２及び基準電圧配線３８に重畳する磁気誘導電圧を差動増幅回路３０によってキャンセルし、出力信号に重畳するノイズを抑制することができる。
このように、本実施形態によれば、基準電圧配線と基準電圧引き出し配線との接続部を、画素の読み出す行の位置に応じて切り換えるので、画素出力電圧に重畳する磁気誘導電圧と基準電圧に重畳する磁気誘導電圧とを等しくすることができる。これにより、これら磁気誘導電圧を差動増幅回路でキャンセルすることができ、出力信号における外部磁界に起因するノイズ成分を大幅に低減することができる。
なお、本実施形態では、画素１０が選択ＭＯＳトランジスタ２０を有する例を説明した。本実施形態は、画素１０が選択ＭＯＳトランジスタ２０を有さず、増幅ＭＯＳトランジスタ１８に接続されたＦＤ領域２２の電位を、信号を読み出す画素１０と、その他の画素１０とで異ならせる構成であってもよい。つまり、信号を読み出す順番となった画素１０のＦＤ領域２２の電位を、増幅ＭＯＳトランジスタ１８が動作状態となる電位とし、その他の画素１０のＦＤ領域２２の電位を、増幅ＭＯＳトランジスタ１８が非動作状態となる電位とすればよい。この構成の場合には、リセットＭＯＳトランジスタ１６には電源電圧線から、増幅ＭＯＳトランジスタ１８を動作状態とする第１の電圧と、非動作状態とする第２の電圧とが選択的に供給される。この場合には、リセットＭＯＳトランジスタ１６に供給する電圧を第２の電圧から第１の電圧に切り替える制御と連携して、信号を読み出す画素１０の位置に応じて、複数の基準電圧配線スイッチ４０のうちのいずれかをオフ状態からオン状態とすればよい。この場合には、増幅ＭＯＳトランジスタ１８が、光電変換素子が生成した信号に基づく信号を出力する画素出力部である。
垂直シフトレジスタ２６により選択された画素１０の位置によって、グラウンドパッド３４から画素１０までの電気的経路の長さが短くなる。本実施形態では、これに応じて、基準電圧用パッド４２から基準電圧配線３８を介した差動増幅回路３０までの電気的経路の長さを短くする例を説明した。これは一例であって、例えば、リセットＭＯＳトランジスタ１６、増幅ＭＯＳトランジスタ１８に電源電圧を供給する配線の長さは、垂直シフトレジスタ２６によって選択された画素１０の位置に応じて短くなる。そこで、選択された画素１０の位置に応じて、基準電圧用パッド４２から基準電圧配線３８を介した差動増幅回路３０までの電気的経路の長さを短くしてもよい。また、本実施形態の固体撮像装置では、基準電圧用配線３８が沿う方向と同じ方向に垂直信号線２８が沿っている。垂直シフトレジスタ２６によって選択された画素１０の位置によって画素出力部から差動増幅回路３０までの電気的経路の長さが短くなることに応じて、基準電圧用パッド４２から基準電圧配線３８を介した差動増幅回路３０までの電気的経路の長さを短くする。これにより、垂直信号線２８において生じる外来磁界によるノイズが低減された信号を、差動増幅回路３０が出力することができる。
なお、本実施形態では、基準電圧用配線３８に対して、グラウンド配線３２が同じ方向に沿う例を述べた。この同じ方向とは、基準電圧用配線３８に対して、グラウンド配線３２はプラスマイナス１０°以内の傾きで配されていればよい。また、基準電圧用配線３８に対して、垂直信号線２８がプラスマイナス１０°以内の傾きで配されていればよい。
また、本実施形態では、画素１０および基準電圧配線スイッチ４０を制御する垂直走査回路がシフトレジスタである例を説明したが、デコーダであってもよい。また、画素１０を制御する垂直走査回路とは別に、基準電圧配線スイッチ４０を制御する回路を設けてもよい。
［第２実施形態］
本発明の第２実施形態による固体撮像装置及びその駆動方法について図５及び図６を用いて説明する。図１乃至図４に示す第１実施形態による固体撮像装置及びその駆動方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図５は、本実施形態による固体撮像装置の構成を示す概略図である。図６は、グラウンド配線に誘起される全磁気誘導電圧とグラウンド配線の各領域に発生する磁気誘導電圧との関係を示す概略図である。
本実施形態による固体撮像装置１００は、基本的な構成は図１に示す固体撮像装置１００と同様である。本実施形態では、出力信号に重畳するノイズをより効果的に低減するためのグラウンド配線３２及び基準電圧配線３６の構成例について説明する。
前述のように、グラウンドループを形成している配線上に誘起される磁気誘導電圧は、グラウンドループの面積に比例する。同様に、基準電圧ループを形成している配線上に誘起される磁気誘導電圧は、基準電圧ループの面積に比例する。したがって、これらループの面積が同じになるように配線やスイッチを配置することで、差動増幅回路３０の出力信号に重畳する磁気誘導電圧を低減することができる。
しかしながら、画素１０から読み出される画素出力電圧の基準となる電圧は、グラウンド配線３２の位置Ｂや位置Ｃにおける電圧である。また、差動増幅回路３０に入力される基準電圧は、基準電圧引き出し配線３８の位置Ｄや位置Ｅにおける電圧である。これら電圧は、グラウンド配線３２及び基準電圧引き出し配線３８の配線抵抗の分布によっても変化する。このため、グラウンドループの面積と基準電圧ループの面積とが同じでも、画素出力信号に重畳される磁気誘導電圧と基準電圧に重畳される磁気誘導電圧とが異なる場合が生じうる。そしてこのような場合には、出力電圧に重畳する磁気誘導電圧を差動増幅回路３０によって十分にキャンセルできないことも想定される。
そこで、本実施形態による固体撮像装置では、ループの面積を等しくするのに加え、グラウンド配線３２及び基準電圧引き出し配線３８における配線抵抗の分布をも考慮して、差動増幅回路３０の出力信号に重畳する磁気誘導電圧をより効果的に抑制する。具体的には、以下に示す方法により、グラウンド配線３２及び基準電圧引き出し配線３８をレイアウトする。
ここで、グラウンド配線３２を、図５に示すように、グラウンドパッド３４−１と画素領域５０との間の領域と、画素領域５０内の領域と、画素領域５０とグラウンドパッド３４−２との間の領域とに分割して考える。そして、これら領域の配線抵抗が、それぞれ、配線抵抗Ｒ４、配線抵抗Ｒ５、配線抵抗Ｒ６であるものとする。なお、ここでいう配線抵抗は、それぞれの領域の集中等価抵抗である。
固体撮像装置１００内外のグラウンド配線３２，１１０で形成されるグラウンドループに誘起される全磁気誘導電圧をＶｔｏｔａｌとすると、配線抵抗Ｒ４，Ｒ５，Ｒ６に現れる磁気誘導電圧Ｖ４，Ｖ５，Ｖ６の関係は、概ね図６のように表される。したがって、画素領域５０内のグラウンド配線３２に現れる磁気誘導電圧Ｖｇｎｄ（＝Ｖ５）は、
Ｖｇｎｄ＝Ｖｔｏｔａｌ×Ｒ５／（Ｒ４＋Ｒ５＋Ｒ６）
と表される。
同様に、基準電圧引き出し配線３８を、複数の基準電圧配線スイッチ４０が形成されたスイッチ回路領域５２、基準電圧用パッド４２−１とスイッチ回路領域５２との間の領域、スイッチ回路領域５２と基準電圧用パッド４２−１との間の領域に分割して考える。そして、これら領域の配線抵抗（集中等価抵抗）が、それぞれ、配線抵抗Ｒ１、配線抵抗Ｒ２、配線抵抗Ｒ３であるものとする。
このとき、スイッチ回路領域５２内の基準電圧引き出し配線３８に発生する磁気誘導電圧Ｖｒｅｆは、磁気誘導電圧Ｖｇｎｄの場合と同様に、
Ｖｒｅｆ＝Ｖｔｏｔａｌ×Ｒ２／（Ｒ１＋Ｒ２＋Ｒ３）
と表される。
前述のように、差動増幅回路３０の出力信号に重畳する磁気誘導電圧は、グラウンド配線３２上に誘起される磁気誘導電圧と、基準電圧引き出し配線３８上に発生する磁気誘導電圧との差分になる。したがって、磁気誘導電圧Ｖｇｎｄと磁気誘導電圧Ｖｒｅｆとが等しくなれば、差動増幅回路３０の出力信号に重畳する磁気誘導電圧をキャンセルすることができる。つまり、グラウンド配線３２の配線抵抗Ｒ４，Ｒ５，Ｒ５と、基準電圧引き出し配線３８の配線抵抗Ｒ１，Ｒ２，Ｒ３とは、
Ｒ５／（Ｒ４＋Ｒ５＋Ｒ６）≒Ｒ２／（Ｒ１＋Ｒ２＋Ｒ３）
の関係を満たしていることが望ましい。換言すると、グラウンド配線３２のグラウンドパッド間の配線抵抗に対する画素領域５０内の配線抵抗の比と、基準電圧配線３６の基準電圧用パッド間の配線抵抗に対するスイッチ領域５２内の配線抵抗の比とを同等にする。これにより、差動増幅回路３０の出力信号に重畳する磁気誘導電圧を効果的に低減することができる。
配線抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６は、一実施例としては、グラウンド配線３２及び基準電圧引き出し配線３８の配線幅を領域に応じて増減することにより、変更することができる。
このように、本実施形態によれば、基準電圧配線と基準電圧引き出し配線との接続部を、画素の読み出す行の位置に応じて切り換えるので、画素出力電圧に重畳する磁気誘導電圧と基準電圧に重畳する磁気誘導電圧とを等しくすることができる。これにより、これら磁気誘導電圧を差動増幅回路でキャンセルすることができ、出力信号における外部磁界に起因するノイズ成分を大幅に低減することができる。
また、グラウンド配線に占める画素領域内の配線抵抗の割合と、基準電圧配線に占めるスイッチ回路内の配線抵抗の割合とを等しくするので、出力信号に重畳する磁気誘導電圧をより効果的に抑制することができる。
［第３実施形態］
本発明の第３実施形態による撮像システムについて図７を用いて説明する。図１乃至図６に示す第１及び第２実施形態による固体撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図７は、本実施形態による撮像システムの構成を示すブロック図である。
上記第１及び第２実施形態で述べた固体撮像装置は、種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。
図７に例示した撮像システム２００は、固体撮像装置１００、被写体の光学像を固体撮像装置１００に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、固体撮像装置１００に光を集光する光学系である。
撮像システム２００は、また、固体撮像装置１００より出力される出力信号の処理を行う出力信号処理部２０８を有する。
出力信号処理部２０８は、固体撮像装置１００が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、出力信号処理部２０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。
撮像システム２００は、さらに、画像データを一時的に記憶するためのバッファメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。さらに撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
さらに撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、固体撮像装置１００と出力信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも固体撮像装置１００と、固体撮像装置１００から出力された出力信号を処理する出力信号処理部２０８とを有すればよい。
なお、像面位相差ＡＦを行う固体撮像装置１００の場合には、固体撮像装置１００は、焦点検出用画素が出力する信号に基づく焦点検出用信号と撮像信号とを出力信号処理部２０８に出力する。出力信号処理部２０８は、焦点検出用信号を用いて、合焦しているか否かを検出する。また、出力信号処理部２０８は、撮像信号を用いて、画像を生成する。なお、出力信号処理部２０８が合焦していないことを検出した場合には、全体制御・演算部２１８は、合焦する方向に光学系を駆動する。再び出力信号処理部２０８は、固体撮像装置１００から出力される焦点検出用信号を用いて、再び合焦しているか否かを検出する。以下、固体撮像装置１００、出力信号処理部２０８、全体制御・演算部２１８は、合焦するまでこの動作を繰り返す。
以上のように、本実施形態の撮像システムは、固体撮像装置１００を適用して撮像動作を行うことが可能である。第１又は第２実施形態による固体撮像装置１００を用いて撮像システムを構成することにより、Ｓ／Ｎ比の高い高性能の撮像システムを実現することができる。
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、基準電圧配線スイッチ４０をフォトダイオード１２とグラウンド配線３２との接続部に対応する行位置に配置する例を示したが、必ずしも基準電圧配線スイッチ４０を当該接続部に対応する行位置に厳密に配置する必要はない。基準電圧配線スイッチ４０は、垂直信号線２８に重畳する磁気誘導電圧と基準電圧線３６に重畳する磁気誘導電圧とが同等になる位置に配置すればよく、当該接続部から列方向に前後してもよい。典型的には、基準電圧配線スイッチ４０は、読み出し対象の画素１０が位置する行位置の範囲内に配置することができる。
また、上記実施形態では、基準電圧配線スイッチ４０を、行選択信号線２４に印加する選択パルス信号ＰＳＥＬによって駆動する例を示したが、選択パルス信号ＰＳＥＬとは異なる制御信号によって基準電圧配線スイッチ４０を駆動してもよい。この場合も、選択した行とほぼ同じ行位置に配置された基準電圧配線スイッチ４０をオンにし、このスイッチを介して取り出した基準電圧を差動増幅回路３０の他方の入力端子に入力すればよい。他の行を読み出す場合も同様である。
また、上記実施形態に記載の回路構成は、基準電圧配線と差動増幅回路との間にサンプルホールド回路を付加した固体撮像装置においても適用可能である。
例えば図８に示すように、基準電圧配線３６と差動増幅回路３０との間には、基準電圧を保持するためのホールド容量４４とスイッチ４６とを含むサンプルホールド回路４８を付加することができる。信号読み出し時に、基準電圧をホールド容量４４により保持し、差動増幅回路３０をスイッチ４６によって基準電圧配線３６から切り離すことにより、基準電圧配線３６からのノイズの影響をなくすことができる。
ただし、基準電圧をホールド容量４４に保持した場合、画素１０のグラウンド配線３２に誘起される磁気誘導電圧は、差動増幅回路３０でキャンセルすることはできない。このような場合、ホールド容量４４のグラウンド配線５０に対して、本実施形態の基準電圧配線３６と同様の引き出し回路を設けることで、本実施形態と同様の効果を得ることができる。
図８に示す固体撮像装置１００では、ホールド容量４４のグラウンド配線５０に隣接して、両端がグラウンドパッド５６−１，５６−２に接続されたグラウンド引き出し配線５２を設けている。そして、グラウンド配線５０とグラウンド引き出し配線５２との間に、行位置に対応して複数のグラウンド配線スイッチ５４を設けている。ホールド容量４４のグラウンド線のグラウンドループの面積と画素１０のグラウンド線のグラウンドループの面積とを同じにすることで、これらグラウンドループで発生する磁気誘導電圧を等しくし、差動増幅回路３０でキャンセルすることができる。
また、図２に示した画素１０の構成は一例を示したものであり、本発明の固体撮像装置に適用可能な画素はこれに限定されるものではない。
上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。
１０ 画素
１２ フォトダイオード
２０ 選択ＭＯＳトランジスタ
２４ 行選択信号線
２８ 垂直信号線
３０ 差動増幅回路
３２ グラウンド配線
３４ グラウンドパッド
３６ 基準電圧配線
３８ 基準電圧引き出し配線
４０ 基準電圧配線スイッチ
４２ 基準電圧パッド
１００ 固体撮像装置

Claims (7)

  1. 光電変換素子と、前記光電変換素子が生成する信号に基づく信号を出力する画素出力部とをそれぞれ有し、第１の方向に配列された第１の画素と第２の画素と、
    前記第１の画素および前記第２の画素の各々の前記画素出力部に接続され、前記第１の方向に沿って配された第１の配線と、
    一方の入力端子が前記第１の配線に接続され、前記一方の入力端子からの前記第１の配線の電気的経路の長さが、前記第２の画素の前記画素出力部までの方が前記第１の画素の前記画素出力部までよりも長い差動増幅回路と、
    前記差動増幅回路の他方の入力端子に接続された第２の配線と、
    電圧が供給される第１のパッドと、
    前記第１の方向に沿って形成され、前記第１のパッドに接続された第３の配線と、
    前記第２の配線と前記第３の配線との間の電気的経路に配された第１のスイッチと、
    前記第２の配線と前記第３の配線との間の電気的経路に、前記第１のスイッチと電気的に並列に配され、前記他方の入力端子から、前記第２の配線と、前記第３の配線とを介した前記第１のパッドまでの電気的経路の長さが、前記第１のスイッチが導通する場合に対して長い第２のスイッチと、
    前記第１の画素の前記画素出力部が前記第１の配線に前記信号を出力する場合には、前記第１のスイッチを導通させ、前記第２の画素の前記画素出力部が前記第１の配線に前記信号を出力する場合には、前記第２のスイッチを導通させる制御部と
    を有することを特徴とする固体撮像装置。
  2. 電圧が供給される第２のパッドと、前記第１の画素および前記第２の画素の各々の前記光電変換素子と前記第２のパッドとに接続された第４の配線と、を更に有し、
    前記第１のパッドと前記第２のパッドとがチップの同じ辺に配置されている
    ことを特徴とする請求項１記載の固体撮像装置。
  3. 前記第１のパッド及び前記第２のパッドは、チップの対向する２辺にそれぞれ配置されており、
    ２つの前記第２のパッド間の前記第４の配線の配線抵抗に対する前記複数の画素が配列された画素領域内における前記第４の配線の配線抵抗の比と、２つの前記第１のパッド間の前記第３の配線の配線抵抗に対する前記第１および第２のスイッチが形成された領域内における前記第３の配線の配線抵抗の比とが等しい
    ことを特徴とする請求項２記載の固体撮像装置。
  4. 前記第４の配線は、前記第１の方向に延在して形成されている
    ことを特徴とする請求項２または３に記載の固体撮像装置。
  5. 前記制御部は、
    前記第１の画素の前記画素出力部と前記第１のスイッチとを共通の信号で制御し、
    前記第２の画素の前記画素出力部と前記第２のスイッチとを共通の信号で制御する
    ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
  6. 光電変換素子と、前記光電変換素子が生成する信号に基づく信号を出力する画素出力部とをそれぞれ有し、第１の方向に配列された第１の画素と第２の画素と、
    前記第１の画素および前記第２の画素の各々の前記画素出力部に接続され、前記第１の方向に沿って配された第１の配線と、
    一方の入力端子が前記第１の配線に接続され、前記一方の入力端子からの前記第１の配線の電気的経路の長さが、前記第２の画素の前記画素出力部までの方が前記第１の画素の前記画素出力部までよりも長い差動増幅回路と、
    前記差動増幅回路の他方の入力端子に接続された第２の配線と、
    前記第１の方向に沿って形成され、第１のパッドに接続された第３の配線とを有する固体撮像装置の駆動方法であって、
    前記第１の画素の前記画素出力部が前記第１の配線に前記信号を出力する場合には、前記他方の入力端子から前記第３の配線を介して前記第１のパッドに至る電気的経路の長さを第１の長さとし、
    前記第２の画素の前記画素出力部が前記第１の配線に前記信号を出力する場合には、前記他方の入力端子から前記第３の配線を介して前記第１のパッドに至る電気的経路の長さを、前記第１の長さよりも長い第２の長さとする
    ことを特徴とする固体撮像装置の駆動方法。
  7. 請求項１乃至５のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置へ被写体の像を結像する光学系と
    を有することを特徴とする撮像システム。
JP2014140480A 2014-07-08 2014-07-08 固体撮像装置及びその駆動方法 Pending JP2016019137A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014140480A JP2016019137A (ja) 2014-07-08 2014-07-08 固体撮像装置及びその駆動方法
US14/751,926 US20160014356A1 (en) 2014-07-08 2015-06-26 Solid-state imaging device and method of driving solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014140480A JP2016019137A (ja) 2014-07-08 2014-07-08 固体撮像装置及びその駆動方法

Publications (1)

Publication Number Publication Date
JP2016019137A true JP2016019137A (ja) 2016-02-01

Family

ID=55068518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014140480A Pending JP2016019137A (ja) 2014-07-08 2014-07-08 固体撮像装置及びその駆動方法

Country Status (2)

Country Link
US (1) US20160014356A1 (ja)
JP (1) JP2016019137A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125620A (ja) * 2017-01-30 2018-08-09 キヤノン株式会社 固体撮像装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6391290B2 (ja) 2014-05-08 2018-09-19 キヤノン株式会社 撮像装置
JP6539149B2 (ja) 2015-08-13 2019-07-03 キヤノン株式会社 撮像装置及び撮像システム
US9900539B2 (en) 2015-09-10 2018-02-20 Canon Kabushiki Kaisha Solid-state image pickup element, and image pickup system
JP6674219B2 (ja) 2015-10-01 2020-04-01 キヤノン株式会社 固体撮像装置及び撮像システム
JP6632421B2 (ja) 2016-02-22 2020-01-22 キヤノン株式会社 固体撮像装置および撮像装置
JP2022064731A (ja) 2020-10-14 2022-04-26 キヤノン株式会社 撮像モジュール、撮像装置、及び電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4442515B2 (ja) * 2005-06-02 2010-03-31 ソニー株式会社 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
JP6545541B2 (ja) * 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125620A (ja) * 2017-01-30 2018-08-09 キヤノン株式会社 固体撮像装置

Also Published As

Publication number Publication date
US20160014356A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
US8023025B2 (en) Photoelectric conversion apparatus and image pickup system using the same
JP4818018B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP2016019137A (ja) 固体撮像装置及びその駆動方法
TWI412271B (zh) 固態成像裝置、相機、及電子裝置
US10658404B2 (en) Solid state imaging device and imaging apparatus with pixel column having multiple output lines
US9282263B2 (en) Solid-state imaging apparatus with driving lines supplying driving signals through buffers arranged between pixels
KR102553988B1 (ko) 고체 촬상 소자 및 촬상 장치
JP2008219391A (ja) 光電変換装置およびそれを用いた撮像システム
JP2009206438A (ja) 固体撮像装置及びカメラ
JP6341675B2 (ja) 固体撮像装置及びその駆動方法並びにそれを用いた撮像システム
JP2010268440A (ja) 光電変換装置及び撮像システム
JP2013157883A (ja) 固体撮像素子およびカメラシステム
JP2016136659A (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
JP2014165396A (ja) 固体撮像装置および電子機器
JP5219555B2 (ja) 撮像装置及び撮像装置を用いた撮像システム
JP2008218648A (ja) 撮像装置およびカメラ
JP7497396B2 (ja) 撮像素子及び撮像装置
US9118858B2 (en) Image pickup apparatus, image pickup system and driving method of image pickup apparatus
JP2015159463A (ja) 固体撮像装置及び撮像システム
JP5936386B2 (ja) 撮像装置
JP6132500B2 (ja) 撮像装置、撮像装置の駆動方法、および撮像システム。
JP6012197B2 (ja) 撮像装置及び撮像装置の駆動方法
JP2010028434A (ja) 固体撮像装置
JP2013243781A (ja) 撮像素子およびその制御方法並びにカメラ
JP2008060269A (ja) 光電変換装置及び撮像装置