JP2010268440A - 光電変換装置及び撮像システム - Google Patents

光電変換装置及び撮像システム Download PDF

Info

Publication number
JP2010268440A
JP2010268440A JP2010081641A JP2010081641A JP2010268440A JP 2010268440 A JP2010268440 A JP 2010268440A JP 2010081641 A JP2010081641 A JP 2010081641A JP 2010081641 A JP2010081641 A JP 2010081641A JP 2010268440 A JP2010268440 A JP 2010268440A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
electrode
unit
conversion device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010081641A
Other languages
English (en)
Other versions
JP2010268440A5 (ja
JP5529613B2 (ja
Inventor
Tatsuya Ryoki
達也 領木
Seiichiro Sakai
誠一郎 酒井
Toru Koizumi
徹 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010081641A priority Critical patent/JP5529613B2/ja
Priority to US12/758,086 priority patent/US8872092B2/en
Publication of JP2010268440A publication Critical patent/JP2010268440A/ja
Priority to US13/829,678 priority patent/US8957364B2/en
Publication of JP2010268440A5 publication Critical patent/JP2010268440A5/ja
Application granted granted Critical
Publication of JP5529613B2 publication Critical patent/JP5529613B2/ja
Priority to US14/496,313 priority patent/US9253425B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】信号線と容量素子における第１の電極との間のカップリング容量に起因した負荷トランジスタの定電流の変動を抑制する。
【解決手段】光電変換装置は、光電変換部と、フローティングディフュージョン部と、前記光電変換部で発生した電荷を前記フローティングディフュージョン部へ転送する転送部と、前記フローティングディフュージョン部の電位に応じた信号を出力する出力部とをそれぞれ含む複数の画素が配列された画素配列と、前記複数の画素に接続され、前記画素から出力された信号を伝達する信号線と、ドレインが前記信号線に接続され、ソースが第１の基準電位に接続された負荷トランジスタと、前記負荷トランジスタのゲートに接続された第１の電極と、第２の基準電位に接続された第２の電極とを含む容量素子とを備え、前記信号線は、前記光電変換部の受光面に垂直な方向から見た場合に、前記第１の電極に重ならないように配されている。
【選択図】図３

Description

本発明は、光電変換装置及び撮像システムに関する。
特許文献１には、固体撮像装置において、光電変換セルにおける増幅トランジスタ４と垂直信号線８を介して接続された負荷トランジスタ９のゲートにホールド容量２６’を接続した構成が記載されている（特許文献１の図１参照）。ホールド容量２６’には、スイッチ２７，２８を介して定電流源２５が接続されている。スイッチ２７，２８がオンしている期間に、定電流源２５から供給されたバイアス電流がホールド容量２６’によりサンプリングされる。その後、スイッチ２７，２８がオフしている期間に、そのバイアス電流がホールド容量２６’によりホールドされる。これにより、特許文献１によれば、負荷トランジスタ９の設定電流の変動を抑えることができるとされている。特許文献２には、固体撮像装置において、垂直信号線２に設けられた電流源の負荷を構成する電界効果トランジスタ１０のゲート電極とグランドとの間にコンデンサ７を接続することが記載されている（特許文献２の図１参照）。これにより、特許文献２によれば、電界効果トランジスタ１０のゲート電極の電位の変動を抑制できるので、電界効果トランジスタ１０の供給する電流に応じた垂直信号線の電位の変動を防止できるとされている。
特開２００２−１５２５６５号公報 特開２００７−１２９４７３号公報
一方、特許文献１には、垂直信号線８とホールド容量２６’との間のカップリング容量をどのように低減するのかについて記載がない。垂直信号線８とホールド容量２６’との間のカップリング容量が増大すると、光電変換セルに高輝度の光が入射したことに応じて垂直信号線８に大きな信号が出力された際に、ホールド容量２６’の保持する電圧も変動しやすくなる。これにより、負荷トランジスタ９のゲート電圧が変動するので、負荷トランジスタ９の設定電流の変動が大きくなる可能性がある。また、特開２００７−１２９４７３号公報には、垂直信号線２とコンデンサ７との間のカップリング容量をどのように低減するのかについて記載がない。垂直信号線２とコンデンサ７との間のカップリング容量が増大すると、画素に高輝度の光が入射したことに応じて垂直信号線２に大きな信号が出力された際に、コンデンサ７の保持する電圧も変動しやすくなる。これにより、電界効果トランジスタ１０のゲート電圧が変動するので、電界効果トランジスタ１０の供給する定電流の変動が大きくなる可能性がある。
本発明は、信号線と容量素子の第１の電極との間のカップリング容量に起因した負荷トランジスタの定電流の変動を抑制することを目的とする。
本発明の１つの側面は、光電変換装置に係り、前記光電変換装置は、光電変換部と、フローティングディフュージョン部と、前記光電変換部で発生した電荷を前記フローティングディフュージョン部へ転送する転送部と、前記フローティングディフュージョン部の電位に応じた信号を出力する出力部とをそれぞれ含む複数の画素が配列された画素配列と、前記複数の画素に接続され、前記画素から出力された信号を伝達する信号線と、ドレインが前記信号線に接続され、ソースが第１の基準電位に接続された負荷トランジスタと、前記負荷トランジスタのゲートに接続された第１の電極と、第２の基準電位に接続された第２の電極とを含む容量素子とを備え、前記信号線は、前記光電変換部の受光面に垂直な方向から見た場合に、前記第１の電極に重ならないように配されている。
本発明によれば、信号線と容量素子における第１の電極との間のカップリング容量に起因した負荷トランジスタの定電流の変動を抑制することができる。
第１実施形態に係る光電変換装置１００の概略構成を示す図。 第１実施形態における定電流回路１０３の構成を示す図。 第１実施形態に係る光電変換装置１００のレイアウト・断面構成を示す図。 第１実施形態に係る光電変換装置を適用した撮像システムの構成図。 第２実施形態に係る光電変換装置１００ｉのレイアウト・断面構成を示す図。 第３実施形態に係る光電変換装置１００ｊのレイアウト・断面構成を示す図。
本発明の第１実施形態に係る光電変換装置１００の構成を、図１を用いて説明する。光電変換装置１００は、画素配列ＰＡ、垂直走査回路（ＶＳＲ）１０２、信号線ＳＬ１〜ＳＬｎ、定電流回路１０３、保持回路１０４、出力線１０５、水平走査回路（ＨＳＲ）１０６、及び出力アンプ１０７を備える。画素配列ＰＡでは、複数の画素Ａ１１〜Ｂ２ｎが１次元状又は２次元状に配列されている。画素Ａ１１は、図２（ｂ）に示すように、光電変換部５１、転送部５２、フローティングディフュージョン部５３、リセット部５４、及び出力部５５を含む。なお、図２（ｂ）は、画素Ａ１１の構成を例示的に示しているが、他の画素の構成も画素Ａ１１と同様である。光電変換部５１は、光に応じた電荷を発生させて蓄積する。光電変換部５１は、例えば、フォトダイオードである。転送部５２は、光電変換部５１で発生した電荷をフローティングディフュージョン部５３へ転送する。転送部５２は、例えば、転送トランジスタであり、垂直走査回路１０２からアクティブレベルの転送制御信号がゲートに供給された際にオンすることにより、光電変換部５１で発生した電荷をフローティングディフュージョン部５３へ転送する。リセット部５４は、フローティングディフュージョン部５３をリセットするとともに、供給されたリセット電位に応じて画素Ａ１１を選択状態および非選択状態のいずれかにする。リセット部５４は、例えば、リセットトランジスタであり、垂直走査回路１０２からアクティブレベルのリセット制御信号がゲートに供給された際にオンすることにより、フローティングディフュージョン部５３をリセットする。リセット部５４は、供給された第１のリセット電位（例えば、Ｈレベル）に応じてフローティングディフュージョン部５３の電位を第１の電位にリセットすることにより、画素Ａ１１を選択状態にする。リセット部５４は、供給された第２のリセット電位（例えば、Ｌレベル）に応じてフローティングディフュージョン部５３の電位を第２のリセット電位にリセットすることにより、画素Ａ１１を非選択状態にする。出力部５５は、フローティングディフュージョン部５３の電位に応じた信号を信号線ＳＬ１へ出力する。出力部５５は、例えば、増幅トランジスタであり、そのゲート電極がフローティングディフュージョン部５３と接続している。増幅トランジスタは、信号線ＳＬ１に接続された後述の負荷トランジスタ２０２とともにソースフォロワ動作を行うことにより、フローティングディフュージョン部５３の電位に応じた信号を信号線ＳＬ１へ出力する。すなわち、出力部５５は、リセット部５４によりフローティングディフュージョン部５３がリセットされた状態でフローティングディフュージョン部５３の電位に応じたノイズ信号を信号線ＳＬ１へ出力する。出力部５５は、転送部５２により光電変換部５１の電荷がフローティングディフュージョン部５３へ転送された状態でフローティングディフュージョン部５３の電位に応じた光信号を信号線ＳＬ１へ出力する。なお、画素Ａ１１は、選択部（図示せず）を含む構成でもよい。この場合、選択部は、垂直走査回路１０２によって制御される選択制御信号に応じて画素Ａ１１を選択状態および非選択状態のいずれかの状態に設定する。選択部は、例えば、選択トランジスタであり、垂直走査回路１０２からアクティブレベルの選択制御信号がゲートに供給された際にオンすることにより、画素Ａ１１を選択状態にする。選択部は、垂直走査回路１０２からノンアクティブレベルの選択制御信号がゲートに供給された際にオフすることにより、画素Ａ１１を非選択状態にする。垂直走査回路１０２は、画素配列ＰＡを垂直方向に走査するように画素配列ＰＡにおける信号を読み出すべき読み出し行を選択し、読み出し行から複数の信号線ＳＬ（ＳＬ１〜ＳＬｎ）へ信号が出力されるようにする。図１に示す定電流回路１０３は、複数の信号線ＳＬ（ＳＬ１〜ＳＬｎ）に接続された複数の負荷トランジスタ２０２を含む。負荷トランジスタ２０２は、その接続された信号線ＳＬへ定電流を供給する。保持回路１０４は、複数の信号線ＳＬ（ＳＬ１〜ＳＬｎ）を介して読み出し行から出力された複数列の信号（ノイズ信号、光信号）を一時的に保持する。水平走査回路１０６は、保持回路１０４を水平方向に走査するように、保持回路１０４に保持された複数列の信号（ノイズ信号、光信号）が順次に出力線１０５を介して出力アンプ１０７へ転送されるようにする。出力アンプ１０７は、転送された信号（ノイズ信号、光信号）に応じて画像信号を生成する。例えば、出力アンプは、ノイズ信号と光信号との差分をとることにより画像信号を生成する。出力アンプ１０７は、生成した画像信号を後段（後述の撮像信号処理回路９５）へ出力する。なお、光電変換装置１００は、各列の画素配列ＰＡと保持回路１０４との間にアンプやクランプ回路を有していてもよい。そして、保持回路１０４で保持する信号は、前述のノイズ信号ではなくアンプのオフセットを含む信号であってもよい。
次に、定電流回路１０３の構成を、図２（ａ）を用いて説明する。図２（ａ）は、定電流回路１０３の簡略化した等価回路図である。定電流回路１０３は、バイアス供給回路（供給部）２０１、共通ゲート線２０３、及び複数の電流源回路１０３１〜１０３ｎを含む。バイアス供給回路２０１は、共通ゲート線２０３を介して複数の電流源回路１０３１〜１０３ｎのそれぞれへバイアス電圧を供給する。複数の電流源回路１０３１〜１０３ｎは、共通の基準電位線ＧＬを介して第２の基準電位に接続されている。第２の基準電位は、例えば、グランド電位であり、その場合、基準電位線ＧＬは、グランド線である。複数の電流源回路１０３１〜１０３ｎは、基準電位線ＧＬを介して共通の第２の基準電位を受ける。バイアス供給回路２０１は、２つのカレントミラー回路と１つのトランジスタとを用いて構成されている。複数の電流源回路１０３１〜１０３ｎは、画素配列ＰＡの複数列、つまり複数の信号線ＳＬ１〜ＳＬｎに対応して設けられている。電流源回路１０３１は、負荷トランジスタ２０２、ホールド容量（容量素子）２０４、及びスイッチ２０５を含む。負荷トランジスタ２０２は、ドレインが信号線ＳＬに接続され、ソースが基準電位線ＧＬを介して第１の基準電位に接続され、ゲートが後述の第１の電極２０４１とスイッチ２０５とに接続されている。この実施形態では、第１の基準電位と第２の基準電位とが等しいが、第１の基準電位と第２の基準電位とが異なってもよい。第１の基準電位は、例えば、グランド電位である。第１の基準電位と第２の基準電位とが異なる場合には、負荷トランジスタ２０２のソースは、基準電位線ＧＬとは異なる基準電位線を介して第１の基準電位に接続される。また、複数の負荷トランジスタ２０２のソースは、それらに対して共通の第１の基準電位を供給する基準電位線に接続されていてもよい。この異なる基準電位線は、例えば、グランド線である。負荷トランジスタ２０２は、定電流源の負荷を構成し、ゲートに供給された電圧に応じた定電流を信号線ＳＬに供給する。ホールド容量２０４は、共通ゲート線２０３と基準電位線ＧＬとの間に設けられている。ホールド容量２０４は、第１の電極２０４１及び第２の電極２０４２を含む。第１の電極２０４１は、負荷トランジスタ２０２のゲートに接続されている。第２の電極２０４２は、基準電位線ＧＬを介して第２の基準電位に接続されている。スイッチ２０５は、オンすることによりホールド容量２０４と共通ゲート線２０３とを接続し、オフすることによりホールド容量２０４と共通ゲート線２０３との接続を遮断する。ホールド容量２０４は、スイッチ２０５がオンした際に、バイアス供給回路２０１から供給されたバイアス電圧を負荷トランジスタ２０２のゲートに供給する。図２（ｂ）は、図２（ａ）における１列分の構成を画素とともに示した図である。各信号線ＳＬには複数の画素が接続されているが、図２（ｂ）では１画素だけを図示している。図２（ｂ）に示すように、信号線ＳＬと第１の電極２０４１との間にはカップリング容量３０４が存在する。上記の光信号・ノイズ信号を保持回路へ転送する期間以外の期間において、各列のスイッチ２０５がＯＮされ、共通ゲート線２０３からバイアス電圧がホールド容量２０４にサンプリングされる。その後、光信号・ノイズ信号を信号線ＳＬ経由で保持回路１０４へ転送する期間（Ｓ読み期間・Ｎ読み期間）において、各列のスイッチ２０５がＯＦＦされ、ホールド容量２０４がバイアス電圧を保持（ホールド）する。これにより、各列の負荷トランジスタ２０２のゲート電位の変動は抑制される。そのため、共通ゲート線２０３にノイズが重畳された際における、負荷トランジスタ２０２のゲート電位の変動を抑制することができる。つまり、共通ゲート線２０３にノイズが重畳された際においても、定電流を略一定に保つことができる。
次に、信号線ＳＬとホールド容量２０４の第１の電極２０４１との位置関係を、図３を用いて説明する。図３（ａ）は、信号線ＳＬとホールド容量２０４の第１の電極２０４１とスイッチ２０５のレイアウト構成を示す図である。図３（ｂ）は図３（ａ）のＡ−Ａ’断面である。ホールド容量２０４の第１の電極２０４１は、ポリシリコン電極５０２を含む。図３（ａ）において、負荷トランジスタ２０２のゲート電極に接続されたホールド容量２０４の第１の電極２０４１は、ポリシリコン電極５０２を含む。ポリシリコン電極５０２は、信号線ＳＬと共通ゲート線２０３とが交差する箇所の近傍にレイアウトされている。ポリシリコン電極５０２は、スイッチ２０５、コンタクトホール５０３を介して共通ゲート線２０３と接続されている。図３（ｂ）に示すように、ホールド容量２０４の第２の電極（基準電極）２０４２は、ｐ型ウェル５０１を含む。ｐ型ウェル５０１は、半導体基板ＳＢにおけるｎ型領域５００の上に形成されている。本実施形態では、ｐ型ウェル５０１（第２の電極２０４２）が共通の基準電位線ＧＬ（不図示）を介して第２の基準電位に接続されている。第２の基準電位は、例えば、グランド電位でありうるが、グランド電位でなくともよく、固定値の基準電位であればよい。ｐ型ウェル５０１に対向し、ゲート絶縁膜（酸化膜）５０４を介して、ポリシリコン電極５０２が配され、ホールド容量２０４を構成している。一方、信号線ＳＬは、例えば、多層配線構造における最下層（第１層目）のアルミニウム（以下、ＡＬ）配線層に含まれている。多層配線構造におけるＡＬ配線層間は層間絶縁膜５０５で充填されている。信号線ＳＬは、ゲート絶縁膜５０４及び層間絶縁膜５０５を介して半導体基板ＳＢの上に配されている。
ここで、画素配列における画素間のピッチが縮小するにつれ、ホールド容量２０４の第１の電極２０１と信号線ＳＬとが近接して配置されるため、両者の間のカップリング容量３０４（図２（ｂ））が増大する傾向にある。上記の光信号・ノイズ信号を信号線ＳＬ経由で保持回路１０４へ転送する期間（Ｓ読み期間・Ｎ読み期間）において、ホールド容量２０４と共通ゲート線２０３との間のスイッチ２０５は、ＯＦＦされる。ホールド容量２０４は、負荷トランジスタ２０２のゲート電圧を保持している。信号読み出し時に、信号線ＳＬの電位がΔＶ変動したとする。このときスイッチ２０５はＯＦＦしている。ホールド容量２０４の容量値をＣｈとし、信号線ＳＬとホールド容量２０４の第１の電極２０４１との間のカップリング容量の容量値をＣｐとすると、負荷トランジスタ２０２のゲート電位は次式で表されるΔＶ’だけ変動する。
ΔＶ’ ＝ ΔＶ × （ Ｃｐ ／ Ｃｈ ） ・・・ （１）
このときの定電流の変動量ΔＩは次式となる。
ΔＩ ＝ ΔＶ’ × ｇｍ ・・・ （２）
数式（２）において、ｇｍは負荷トランジスタの相互コンダクタンスである。数式（１）、（２）によれば、画素配列の一部の画素に大きな信号が入射し、信号線ＳＬの電位が大きく変動すると、負荷トランジスタ２０２によって信号線ＳＬへ供給される定電流が変動する。定電流の変動分は、全列で共通に接続された基準電位線（例えば、グランド線）に流れる。基準電位線は一般的に少なからず抵抗を有するので、異なる電流源回路１０３の間で電位差が生じる。列毎の第２の基準電位（例えば、グランド電位）の変動は、信号線ＳＬにより伝達された信号に応じた画像に影響を与えてしまう。特に、複数の負荷トランジスタ２０２のソースが共通の第１の基準電位に接続されている場合には、画像に「横スミア」を発生させる可能性がある。横スミアとは、画像における高輝度の被写体の左右に帯状の影ができる現象である。ここで、負荷トランジスタ２０２が供給する定電流の変動を抑制するためには、数式（１）に示されるように、ホールド容量の容量値を大きくすることも考えられる。この時、ホールド容量の容量値は少なくとも１００ｆＦ以上とすることが好ましい。しかし、画素ピッチが縮小されることに伴い、ホールド容量を形成する面積も制限されるため、ホールド容量の容量値を大きくすることには限界がある。また、カップリング容量３０４が大きくなると、信号線ＳＬの変動による、ホールド容量２０４の第１の電極２０４１の電位の変動が大きくなる。このように、画素配列における画素間のピッチが縮小することに伴い、カップリング容量３０４の影響が無視できなくなってきている。
一方、本実施形態では、ホールド容量２０４の第１の電極２０４１（ポリシリコン電極５０２）と信号線ＳＬ（ＡＬ配線）とは、半導体基板ＳＢに垂直な方向で重なりをもたないよう、第１の電極２０４１と信号線ＳＬとの間にオフセットをもって配置されている。言い換えると、信号線ＳＬは、半導体基板ＳＢの表面に垂直な方向、すなわち光電変換部５１の受光面に垂直な方向から見た場合に、第１の電極２０４１（ポリシリコン電極５０２）に重ならないように配されている。このように、ホールド容量２０４の第１の電極２０４１（ポリシリコン電極５０２）と信号線ＳＬ（ＡＬ配線）とを両者の間にオフセットをもたせて配置することより、カップリング容量３０４の容量値Ｃｐを小さくすることができる。これにより、数式（１）における（Ｃｐ／Ｃｈ）を小さくできる。すなわち、
Ｃｐ／Ｃｈ＜１／５００ ・・・ （３）
とすることができる。ここで、（Ｃｐ／Ｃｈ）が（１／５００）以上になると、数式（２）における定電流の変動量ΔＩが閾値より大きくなる。定電流の変動量ΔＩが閾値より大きくなると、信号線により伝達された信号に応じた画像において「横スミア」の影響が目立つようになる。一方、数式（３）を満たす場合、定電流の変動量ΔＩを閾値以下に抑えることができる。すなわち、信号線ＳＬとホールド容量２０４の第１の電極２０４１との間のカップリング容量３０４に起因した負荷トランジスタ２０２が流す定電流の変動を抑制することができる。この結果、信号線ＳＬにより伝達された信号に応じた画像において「横スミア」の影響が目立たないようにすることができる。なお、信号線ＳＬは、ＡＬ配線としたが、例えば銅（Ｃｕ）などの他の材料で構成されていてもよい。また、同様にホールド容量２０４の第１の電極は、ポリシリコン電極としたが、他の材料の電極でもよい。少なくとも、数式（３）の関係をみたしていればよい。さらに、信号線ＳＬとポリシリコン電極５０２との間の層間絶縁膜５０５を厚くすることにより、信号線ＳＬとホールド容量２０４の第１の電極との間のカップリング容量３０４を低減しても良い。また、共通ゲート線２０３は、光電変換部５１の受光面に垂直な方向から見た場合に、信号線ＳＬに交差する方向において、ポリシリコン電極（第１の電極）５０２に重ならないように配されている。これにより、ホールド容量２０４の第１の電極２０４１（ポリシリコン電極５０２）と共通ゲート線２０３との間のカップリング容量を低減することができる。この結果、共通ゲート線２０３とホールド容量２０４の第１の電極との間のカップリング容量に起因した負荷トランジスタ２０２が供給する定電流の変動も抑制することができる。
次に、本発明の光電変換装置を適用した撮像システムの一例を図４に示す。撮像システム９０は、図４に示すように、主として、光学系、撮像装置８６及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。撮像装置８６は、光電変換装置１００を含む。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。レンズ９２は、入射した光を屈折させて、撮像装置８６の光電変換装置１００の撮像面に被写体の像を形成する。絞り９３は、光路上においてレンズ９２と光電変換装置１００との間に設けられ、レンズ９２を通過後に光電変換装置１００へ導かれる光の量を調節する。撮像装置８６の光電変換装置１００は、光電変換装置１００の撮像面に形成された被写体の像を画像信号に変換する。撮像装置８６は、その画像信号を光電変換装置１００から読み出して出力する。撮像信号処理回路９５は、撮像装置８６に接続されており、撮像装置８６から出力された画像信号を処理する。Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。タイミング発生部９８は、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。以上の構成により、光電変換装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
次に、本発明の第２実施形態に係る光電変換装置１００ｉについて、図５を用いて説明する。図５（ａ）は、信号線ＳＬｉとホールド容量２０４の第１の電極２０４１とのレイアウト構成を示す図である。図５（ｂ）は、図５（ａ）のＢ−Ｂ’断面である。以下では、第１実施形態と異なる点を中心に説明する。図５に示すように、光電変換装置１００ｉは、信号線ＳＬｉと第１の電極２０４１（ポリシリコン電極５０２）との間に配されたシールド（あるいはシールド層）６００ｉをさらに備える。シールド６００ｉは、例えば、多層配線構造における最下層（第１層目）のＡＬ配線層に含まれている。信号線ＳＬｉは、例えば、多層配線構造における最下層より上の層（第２層目）のＡＬ配線層に含まれている。共通ゲート線２０３は、例えば、多層配線構造における最下層（第１層目）のＡＬ配線層に含まれている。図５（ｂ）において、シールド６００ｉは、信号線ＳＬｉとポリシリコン電極５０２との間に位置し、信号線ＳＬｉとポリシリコン電極５０２との間の容量カップリングを抑制している。具体的には、シールド６００ｉは、導電線（図示せず）を介して固定電位に接続されている。固定電位は、グランド電位とすることができる。固定電位は、少なくとも電位が固定されていれば他の電位であっても良い。この構成により、信号線ＳＬｉとポリシリコン電極５０２とが平面的に（光電変換部５１の受光面に垂直な方向から見た場合に）重なる位置にレイアウトされても、両者のカップリング容量３０４（図２（ｂ）参照）の容量値Ｃｐを充分に小さくすることができる。従って、画素配列における画素ピッチが第１実施形態より微細になった場合でも、数式（１）における（Ｃｐ／Ｃｈ）を小さくできる。すなわち、数式（３）を満たすように、（Ｃｐ／Ｃｈ）を小さくできる。これにより、信号線とホールド容量の第１の電極との間のカップリング容量に起因した負荷トランジスタが流す定電流の変動を抑制することができる。
次に、本発明の第３実施形態に係る光電変換装置１００ｊについて、図６を用いて説明する。図６（ａ）は、信号線ＳＬｊとホールド容量２０４ｊの第１の電極２０４１ｊとのレイアウト構成を示す図である。図６（ｂ）は、図６（ａ）のＣ−Ｃ’断面である。以下では、第１実施形態と異なる点を中心に説明する。図６に示すように、光電変換装置１００ｊでは、信号線ＳＬｊが、半導体基板ＳＢの表面に垂直な方向、すなわち光電変換部５１の受光面に垂直な方向から見た場合に、第１の電極２０４ｊ（ポリシリコン電極５０２）に重なるように配されている。これにより、信号線ＳＬｊとホールド容量２０４ｊの第１の電極２０４１ｊとの間のカップリング容量の影響が無視できなくなる可能性がある。この場合でも、信号線ＳＬｊが、例えば、多層配線構造における最下層より上の層（第２層目）のＡＬ配線層に含まれている。これにより、光電変換部５１の受光面からの信号線ＳＬｊとホールド容量２０４ｊの第１の電極２０４１ｊとの間の高さの差が第１実施形態に比べて大きくなっている。この構成により、信号線ＳＬｊとポリシリコン電極５０２とが平面的に（光電変換部５１の受光面に垂直な方向から見た場合に）重なる位置にレイアウトされていても、両者のカップリング容量３０４（図２（ｂ）参照）の容量値Ｃｐを充分に小さくすることができる。従って、画素配列における画素ピッチが第１実施形態より微細になった場合でも、数式（１）における（Ｃｐ／Ｃｈ）を小さくできる。すなわち、数式（３）を満たすように、（Ｃｐ／Ｃｈ）を小さくできる。これにより、信号線とホールド容量の第１の電極との間のカップリング容量３０４に起因した負荷トランジスタ２０２ｊが流す定電流の変動を抑制することができる。なお、信号線ＳＬｊは、多層配線構造における第２層目より上の第ｎ層（ｎは３より大きい整数）に含まれていてもよい。また、信号線ＳＬｊとポリシリコン電極５０２との間の層間絶縁膜５０５の厚さを厚くすることにより、カップリング容量３０４（図２（ｂ）参照）の容量値Ｃｐを充分に小さくすることができる。また、信号線ＳＬｊが多層配線構造における最下層（第１層目）の配線層に含まれる場合には、信号線ＳＬｊとポリシリコン電極５０２との平面距離（光電変換部５１の受光面に沿った方向の距離）を少し離すことができる。すなわち、信号線ＳＬｊとポリシリコン電極５０２とが平面的に（光電変換部５１の受光面に垂直な方向から見た場合に）重ならない位置にレイアウトされてもよい。この場合、第１実施形態の効果に加えて、光電変換部５１の受光面からの信号線ＳＬｊとポリシリコン電極５０２との高さの差が大きくなったことによるカップリング容量の低減の効果を得ることができる。

Claims (11)

  1. 光電変換部と、フローティングディフュージョン部と、前記光電変換部で発生した電荷を前記フローティングディフュージョン部へ転送する転送部と、前記フローティングディフュージョン部の電位に応じた信号を出力する出力部とをそれぞれ含む複数の画素が配列された画素配列と、
    前記複数の画素に接続され、前記画素から出力された信号を伝達する信号線と、
    ドレインが前記信号線に接続され、ソースが第１の基準電位に接続された負荷トランジスタと、
    前記負荷トランジスタのゲートに接続された第１の電極と、第２の基準電位に接続された第２の電極とを含む容量素子と、
    を備え、
    前記信号線は、前記光電変換部の受光面に垂直な方向から見た場合に、前記第１の電極に重ならないように配されている
    ことを特徴とする光電変換装置。
  2. 前記容量素子へバイアス電圧を供給する供給部と、
    オンすることにより前記第１の電極と前記供給部とを接続し、オフすることにより前記第１の電極と前記供給部との接続を遮断するスイッチと、
    をさらに備え、
    前記容量素子は、前記スイッチがオンしている期間に前記バイアス電圧が前記供給部により供給され、前記スイッチがオフしている期間に前記バイアス電圧を保持するとともに前記負荷トランジスタのゲートに供給する
    ことを特徴とする請求項１に記載の光電変換装置。
  3. 前記画素配列には、複数の前記信号線が接続され、
    複数の前記信号線には、複数の前記負荷トランジスタが接続され、
    各前記負荷トランジスタのゲートには、前記容量素子の前記第１の電極が接続され、
    複数の前記容量素子の前記第２の電極には、共通の前記第２の基準電位が接続されている
    ことを特徴とする請求項１又は２に記載の光電変換装置。
  4. 前記容量素子の容量値をＣｈとし、前記信号線と前記第１の電極との間のカップリング容量の容量値をＣｐとするとき、Ｃｐ／Ｃｈ＜１／５００である
    ことを特徴とする請求項１から３のいずれか１項に記載の光電変換装置。
  5. 光電変換部と、フローティングディフュージョン部と、前記光電変換部で発生した電荷を前記フローティングディフュージョン部へ転送する転送部と、前記フローティングディフュージョン部の電圧に応じた信号を出力する出力部とをそれぞれ含む複数の画素が配列された画素配列と、
    前記複数の画素に接続され、前記画素から出力された信号を伝達する信号線と、
    ドレインが前記信号線に接続され、ソースが第１の基準電位に接続された負荷トランジスタと、
    前記負荷トランジスタのゲートに接続された第１の電極と、第２の基準電位に接続された第２の電極とを含む容量素子と、
    前記信号線と前記第１の電極との間に配され、固定電位に接続されたシールドと、
    を備えたことを特徴とする光電変換装置。
  6. 前記容量素子へバイアス電圧を供給する供給部と、
    オンすることにより前記第１の電極と前記供給部とを接続し、オフすることにより前記第１の電極と前記供給部との接続を遮断するスイッチと、
    をさらに備え、
    前記容量素子は、前記スイッチがオンしている期間に前記バイアス電圧が前記供給部により供給され、前記スイッチがオフしている期間に前記バイアス電圧を保持するとともに前記負荷トランジスタのゲートに供給する
    ことを特徴とする請求項５に記載の光電変換装置。
  7. 前記固定電位は、グランド電位である
    ことを特徴とする請求項６又は７に記載の光電変換装置。
  8. 前記画素配列には、複数の前記信号線が接続され、
    複数の前記信号線には、複数の前記負荷トランジスタが接続され、
    各前記負荷トランジスタのゲートには、前記容量素子の前記第１の電極が接続され、
    複数の前記容量素子の前記第２の電極には、共通の前記第２の基準電位が接続されている
    ことを特徴とする請求項５から７のいずれか１項に記載の光電変換装置。
  9. 前記容量素子の容量値をＣｈとし、前記信号線と前記第１の電極との間のカップリング容量の容量値をＣｐとするとき、Ｃｐ／Ｃｈ＜１／５００である
    ことを特徴とする請求項５から８のいずれか１項に記載の光電変換装置。
  10. 請求項１から９のいずれか１項に記載の光電変換装置と、
    前記光電変換装置の撮像面へ像を形成する光学系と、
    前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部と、
    を備えたことを特徴とする撮像システム。
  11. 請求項５に記載の光電変換装置と、
    前記光電変換装置の撮像面へ像を形成する光学系と、
    前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部と、
    を備えたことを特徴とする撮像システム。
JP2010081641A 2009-04-17 2010-03-31 光電変換装置及び撮像システム Active JP5529613B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010081641A JP5529613B2 (ja) 2009-04-17 2010-03-31 光電変換装置及び撮像システム
US12/758,086 US8872092B2 (en) 2009-04-17 2010-04-12 Photo-electric conversion device with current fluctuation suppression
US13/829,678 US8957364B2 (en) 2009-04-17 2013-03-14 Photo-electric conversion device with current fluctuation suppression
US14/496,313 US9253425B2 (en) 2009-04-17 2014-09-25 Photo-electric conversion device for current fluctuation suppression

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009101382 2009-04-17
JP2009101382 2009-04-17
JP2010081641A JP5529613B2 (ja) 2009-04-17 2010-03-31 光電変換装置及び撮像システム

Publications (3)

Publication Number Publication Date
JP2010268440A true JP2010268440A (ja) 2010-11-25
JP2010268440A5 JP2010268440A5 (ja) 2013-05-16
JP5529613B2 JP5529613B2 (ja) 2014-06-25

Family

ID=42980296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010081641A Active JP5529613B2 (ja) 2009-04-17 2010-03-31 光電変換装置及び撮像システム

Country Status (2)

Country Link
US (3) US8872092B2 (ja)
JP (1) JP5529613B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109486A (ja) * 2009-11-19 2011-06-02 Sony Corp 固体撮像装置、負荷電流源回路
JP2012199731A (ja) * 2011-03-22 2012-10-18 Sony Corp 撮像素子、負荷電流源回路
WO2013031097A1 (ja) * 2011-08-30 2013-03-07 パナソニック株式会社 固体撮像装置及び撮像装置
WO2013088644A1 (ja) * 2011-12-14 2013-06-20 パナソニック株式会社 固体撮像装置及び撮像装置
WO2014156028A1 (ja) * 2013-03-29 2014-10-02 パナソニック株式会社 固体撮像装置及び撮像装置
JP2021182770A (ja) * 2015-09-30 2021-11-25 株式会社ニコン 撮像素子、及び撮像装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5328207B2 (ja) * 2008-04-01 2013-10-30 キヤノン株式会社 固体撮像装置
JP5529613B2 (ja) * 2009-04-17 2014-06-25 キヤノン株式会社 光電変換装置及び撮像システム
JP5679653B2 (ja) * 2009-12-09 2015-03-04 キヤノン株式会社 光電変換装置およびそれを用いた撮像システム
JP5780711B2 (ja) 2010-04-06 2015-09-16 キヤノン株式会社 固体撮像装置
US8582003B2 (en) 2010-05-21 2013-11-12 Canon Kabushiki Kaisha Solid-state imaging apparatus
WO2011148535A1 (ja) * 2010-05-27 2011-12-01 パナソニック株式会社 固体撮像素子および固体撮像素子の駆動方法
JP5646420B2 (ja) * 2011-09-14 2014-12-24 株式会社東芝 固体撮像装置
US9093351B2 (en) 2012-03-21 2015-07-28 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP6541347B2 (ja) 2014-03-27 2019-07-10 キヤノン株式会社 固体撮像装置および撮像システム
JP6548391B2 (ja) 2014-03-31 2019-07-24 キヤノン株式会社 光電変換装置および撮像システム
JP6482186B2 (ja) 2014-05-23 2019-03-13 キヤノン株式会社 撮像装置及びその駆動方法
JP6351404B2 (ja) 2014-07-02 2018-07-04 キヤノン株式会社 撮像装置及び撮像システム
JP6351423B2 (ja) 2014-07-31 2018-07-04 キヤノン株式会社 撮像装置及び撮像システム
JP6480768B2 (ja) 2015-03-17 2019-03-13 キヤノン株式会社 固体撮像装置及びその駆動方法
US9900539B2 (en) 2015-09-10 2018-02-20 Canon Kabushiki Kaisha Solid-state image pickup element, and image pickup system
US9712774B1 (en) * 2016-01-14 2017-07-18 Omnivision Technologies, Inc. Method and system for implementing dynamic ground sharing in an image sensor with pipeline architecture
US10396012B2 (en) * 2016-05-27 2019-08-27 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
JP6856983B2 (ja) 2016-06-30 2021-04-14 キヤノン株式会社 光電変換装置及びカメラ
JP6677594B2 (ja) 2016-06-30 2020-04-08 キヤノン株式会社 光電変換装置
US10319765B2 (en) 2016-07-01 2019-06-11 Canon Kabushiki Kaisha Imaging device having an effective pixel region, an optical black region and a dummy region each with pixels including a photoelectric converter
JP6740067B2 (ja) 2016-09-16 2020-08-12 キヤノン株式会社 固体撮像装置及びその駆動方法
JP6750876B2 (ja) 2016-10-07 2020-09-02 キヤノン株式会社 固体撮像装置及びその駆動方法
US10431464B2 (en) * 2016-10-17 2019-10-01 International Business Machines Corporation Liner planarization-free process flow for fabricating metallic interconnect structures
JP6806553B2 (ja) 2016-12-15 2021-01-06 キヤノン株式会社 撮像装置、撮像装置の駆動方法及び撮像システム
US10242879B2 (en) * 2017-04-20 2019-03-26 Lam Research Corporation Methods and apparatus for forming smooth and conformal cobalt film by atomic layer deposition
JP7102161B2 (ja) 2018-02-15 2022-07-19 キヤノン株式会社 撮像装置、撮像システム、及び、移動体
JP7210224B2 (ja) * 2018-10-22 2023-01-23 キヤノン株式会社 表示素子、表示装置、撮像装置
JP2023023220A (ja) 2021-08-04 2023-02-16 キヤノン株式会社 光電変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775074A (en) * 1981-09-04 1982-05-11 Hitachi Ltd Solid image pickup element
JPS59218771A (ja) * 1984-05-07 1984-12-10 Hitachi Ltd 固体撮像素子
JP2002152565A (ja) * 2000-11-06 2002-05-24 Canon Inc 定電流供給装置、固体撮像装置、撮像システム及び発光装置
JP2007129473A (ja) * 2005-11-02 2007-05-24 Canon Inc 固体撮像装置及び撮像システム

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3501138A1 (de) 1984-01-18 1985-07-18 Canon K.K., Tokio/Tokyo Bildaufnahmevorrichtung
US4663669A (en) 1984-02-01 1987-05-05 Canon Kabushiki Kaisha Image sensing apparatus
US5933189A (en) * 1995-03-09 1999-08-03 Nikon Corporation Solid state image pickup apparatus
TW421962B (en) 1997-09-29 2001-02-11 Canon Kk Image sensing device using mos type image sensing elements
JPH11261046A (ja) 1998-03-12 1999-09-24 Canon Inc 固体撮像装置
JP3571909B2 (ja) 1998-03-19 2004-09-29 キヤノン株式会社 固体撮像装置及びその製造方法
US7324144B1 (en) 1999-10-05 2008-01-29 Canon Kabushiki Kaisha Solid image pickup device, image pickup system and method of driving solid image pickup device
JP3467013B2 (ja) 1999-12-06 2003-11-17 キヤノン株式会社 固体撮像装置
JP3870088B2 (ja) * 2001-12-26 2007-01-17 キヤノン株式会社 固体撮像装置及びシステム
JP3728260B2 (ja) 2002-02-27 2005-12-21 キヤノン株式会社 光電変換装置及び撮像装置
EP1341377B1 (en) 2002-02-27 2018-04-11 Canon Kabushiki Kaisha Signal processing device for image pickup apparatus
JP4323772B2 (ja) * 2002-10-31 2009-09-02 キヤノン株式会社 固体撮像装置、カメラ及びカメラ制御システム
JP4455435B2 (ja) 2004-08-04 2010-04-21 キヤノン株式会社 固体撮像装置及び同固体撮像装置を用いたカメラ
JP5089017B2 (ja) 2004-09-01 2012-12-05 キヤノン株式会社 固体撮像装置及び固体撮像システム
JP4971586B2 (ja) 2004-09-01 2012-07-11 キヤノン株式会社 固体撮像装置
JP2006197392A (ja) 2005-01-14 2006-07-27 Canon Inc 固体撮像装置、カメラ、及び固体撮像装置の駆動方法
JP4416668B2 (ja) 2005-01-14 2010-02-17 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
JP4459064B2 (ja) 2005-01-14 2010-04-28 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
JP4459098B2 (ja) 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4459099B2 (ja) 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4677258B2 (ja) 2005-03-18 2011-04-27 キヤノン株式会社 固体撮像装置及びカメラ
JP4185949B2 (ja) 2006-08-08 2008-11-26 キヤノン株式会社 光電変換装置及び撮像装置
JP5173171B2 (ja) 2006-09-07 2013-03-27 キヤノン株式会社 光電変換装置、撮像装置及び信号読出方法
JP5043388B2 (ja) 2006-09-07 2012-10-10 キヤノン株式会社 固体撮像装置および撮像システム
JP4928199B2 (ja) 2006-09-07 2012-05-09 キヤノン株式会社 信号検出装置、信号検出装置の信号読み出し方法及び信号検出装置を用いた撮像システム
JP4054839B1 (ja) 2007-03-02 2008-03-05 キヤノン株式会社 光電変換装置およびそれを用いた撮像システム
EP2037667B1 (en) 2007-09-14 2017-08-23 Canon Kabushiki Kaisha Image sensing apparatus and imaging system
US7569803B2 (en) * 2007-10-04 2009-08-04 Aptina Imaging Corporation Biasing apparatus, systems, and methods
JP5142696B2 (ja) 2007-12-20 2013-02-13 キヤノン株式会社 光電変換装置、及び光電変換装置を用いた撮像システム
JP5142749B2 (ja) 2008-02-14 2013-02-13 キヤノン株式会社 撮像装置、撮像装置の制御方法及び撮像システム
JP5268389B2 (ja) 2008-02-28 2013-08-21 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
JP5173493B2 (ja) 2008-02-29 2013-04-03 キヤノン株式会社 撮像装置及び撮像システム
JP5161676B2 (ja) 2008-07-07 2013-03-13 キヤノン株式会社 撮像装置及び撮像システム
JP5288955B2 (ja) 2008-09-09 2013-09-11 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の駆動方法
JP5264379B2 (ja) 2008-09-12 2013-08-14 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の動作方法
JP5478905B2 (ja) 2009-01-30 2014-04-23 キヤノン株式会社 固体撮像装置
JP5558857B2 (ja) 2009-03-09 2014-07-23 キヤノン株式会社 光電変換装置およびそれを用いた撮像システム
JP5529613B2 (ja) * 2009-04-17 2014-06-25 キヤノン株式会社 光電変換装置及び撮像システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775074A (en) * 1981-09-04 1982-05-11 Hitachi Ltd Solid image pickup element
JPS59218771A (ja) * 1984-05-07 1984-12-10 Hitachi Ltd 固体撮像素子
JP2002152565A (ja) * 2000-11-06 2002-05-24 Canon Inc 定電流供給装置、固体撮像装置、撮像システム及び発光装置
JP2007129473A (ja) * 2005-11-02 2007-05-24 Canon Inc 固体撮像装置及び撮像システム

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109486A (ja) * 2009-11-19 2011-06-02 Sony Corp 固体撮像装置、負荷電流源回路
JP2012199731A (ja) * 2011-03-22 2012-10-18 Sony Corp 撮像素子、負荷電流源回路
JPWO2013031097A1 (ja) * 2011-08-30 2015-03-23 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
WO2013031097A1 (ja) * 2011-08-30 2013-03-07 パナソニック株式会社 固体撮像装置及び撮像装置
US9066031B2 (en) 2011-08-30 2015-06-23 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and imaging apparatus
JPWO2013088644A1 (ja) * 2011-12-14 2015-04-27 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
WO2013088644A1 (ja) * 2011-12-14 2013-06-20 パナソニック株式会社 固体撮像装置及び撮像装置
US9413993B2 (en) 2011-12-14 2016-08-09 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device for reducing noise, and imaging device for reducing noise having a multi-stage sample and hold circuit stabilizing voltage supplied to load transistors
WO2014156028A1 (ja) * 2013-03-29 2014-10-02 パナソニック株式会社 固体撮像装置及び撮像装置
US9549135B2 (en) 2013-03-29 2017-01-17 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and imaging apparatus
JPWO2014156028A1 (ja) * 2013-03-29 2017-02-16 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
JP2021182770A (ja) * 2015-09-30 2021-11-25 株式会社ニコン 撮像素子、及び撮像装置
JP7136292B2 (ja) 2015-09-30 2022-09-13 株式会社ニコン 撮像素子、及び撮像装置

Also Published As

Publication number Publication date
US9253425B2 (en) 2016-02-02
US8957364B2 (en) 2015-02-17
US20100264298A1 (en) 2010-10-21
JP5529613B2 (ja) 2014-06-25
US20150009389A1 (en) 2015-01-08
US8872092B2 (en) 2014-10-28
US20130201372A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
JP5529613B2 (ja) 光電変換装置及び撮像システム
US10129444B2 (en) Solid-state imaging element and camera system
KR100657863B1 (ko) 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서
JP4818018B2 (ja) 光電変換装置及びそれを用いた撮像システム
KR102553988B1 (ko) 고체 촬상 소자 및 촬상 장치
US20090237540A1 (en) Imager method and apparatus having combined gate signals
JP2006073736A (ja) 光電変換装置、固体撮像装置及び固体撮像システム
JP2008270299A (ja) 光電変換装置及び撮像装置
JP2018195803A (ja) 撮像装置、および、カメラシステム
JP6254048B2 (ja) 半導体装置
JP2008054246A (ja) 光電変換装置及び撮像装置
KR20160137953A (ko) 고체 촬상 소자 및 촬상 장치
US9848145B2 (en) Imaging device including pixels
WO2019167551A1 (ja) 撮像装置
JP2009224524A (ja) 撮像装置及び撮像システム
JP2016019137A (ja) 固体撮像装置及びその駆動方法
US20170287956A1 (en) Solid-state imaging device
JP2008017155A (ja) 固体撮像装置および撮像装置
JP6355401B2 (ja) 固体撮像装置及びカメラ
JP6530053B2 (ja) 固体撮像装置
JP2017188842A (ja) 固体撮像装置及び撮像システム
JP6420450B2 (ja) 半導体装置
JP6355402B2 (ja) 固体撮像装置及びカメラ
JP2017108275A (ja) 固体撮像装置、固体撮像装置の制御方法、および撮像システム
JP2011071734A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140417

R151 Written notification of patent or utility model registration

Ref document number: 5529613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151