KR20160137953A - 고체 촬상 소자 및 촬상 장치 - Google Patents

고체 촬상 소자 및 촬상 장치 Download PDF

Info

Publication number
KR20160137953A
KR20160137953A KR1020167020411A KR20167020411A KR20160137953A KR 20160137953 A KR20160137953 A KR 20160137953A KR 1020167020411 A KR1020167020411 A KR 1020167020411A KR 20167020411 A KR20167020411 A KR 20167020411A KR 20160137953 A KR20160137953 A KR 20160137953A
Authority
KR
South Korea
Prior art keywords
wiring
pixel output
pixel
output lines
wiring layer
Prior art date
Application number
KR1020167020411A
Other languages
English (en)
Other versions
KR102389417B1 (ko
Inventor
다카시 아베
노부타카 시마무라
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20160137953A publication Critical patent/KR20160137953A/ko
Application granted granted Critical
Publication of KR102389417B1 publication Critical patent/KR102389417B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H04N5/369—
    • H04N5/374—

Abstract

본 기술은, 화소 신호의 판독 속도의 고속화에 수반하여 화질이 저하되는 일이 없는 고체 촬상 소자를 제공할 수 있도록 하는 고체 촬상 소자 및 촬상 장치에 관한 것이다. 광전 변환 소자와, 광전 변환 소자로부터의 신호의 판독에 이용하는 복수의 트랜지스터와, 각 트랜지스터를 구동하기 위한 배선으로 이루어지는 화소를 2차원 형상으로 복수 배열한 화소 어레이 블록에서, 2차원 형상으로 배열된 복수의 화소의 1열마다 복수의 화소 출력선이 마련되고, 각 화소로부터의 복수의 화소 출력선이 복수의 배선층에 나누어 배치되어 있다. 본 기술은, 예를 들면, CMOS 이미지 센서에 적용할 수 있다.

Description

고체 촬상 소자 및 촬상 장치{SOLID-STATE IMAGING ELEMENT AND IMAGING DEVICE}
본 기술은, 고체 촬상 소자 및 촬상 장치에 관한 것으로, 특히, 화소 신호의 판독 속도의 고속화에 수반하여 화질이 저하되는 일이 없는 고체 촬상 소자를 제공할 수 있도록 한 고체 촬상 소자 및 촬상 장치에 관한 것이다.
종래로부터, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 고체 촬상 소자는, 디지털 스틸 카메라 등의 촬상 장치에 널리 이용되고 있다. 고체 촬상 소자는, 광전 변환 소자로서의 포토 다이오드(PD : Photodiode)나 복수의 트랜지스터 등을 갖는 화소가 2차원 형상으로 복수 배열된 화소 어레이 블록을 갖고 있고, 각각의 화소에서 입사광이 광전 변환된다(예를 들면, 특허 문헌 1 참조).
특허 문헌 1 : 일본 특개2013-41915호 공보
근래, CMOS 이미지 센서 등의 고체 촬상 소자에서, 각 화소로부터의 화소 신호의 판독 속도의 고속화의 요망이 강해지고 있다.
본 기술은 이와 같은 상황을 감안하여 이루어진 것으로, 각 화소로부터의 화소 신호의 판독 속도의 고속화에 수반하여 화질이 저하되는 일이 없는 고체 촬상 소자를 제공할 수 있도록 하는 것이다.
본 기술의 제1의 측면의 고체 촬상 소자는, 광전 변환 소자와, 상기 광전 변환 소자로부터의 신호의 판독에 이용하는 복수의 트랜지스터와, 각 트랜지스터를 구동하기 위한 배선으로 이루어지는 화소를 2차원 형상으로 복수 배열한 화소 어레이 블록을 가지며, 상기 화소 어레이 블록에서, 2차원 형상으로 배열된 복수의 화소의 1열마다 복수의 화소 출력선이 마련되고, 각 화소로부터의 상기 복수의 화소 출력선이 복수의 배선층에 나누어 배치되어 있는 고체 촬상 소자이다.
상기 복수의 화소 출력선 중, 이웃하는 화소 출력선을 다른 배선층에 배치하도록 할 수 있다.
상기 복수의 화소 출력선 중, 이웃하는 화소 출력선을, 제1의 배선층과 제2의 배선층을 교대로 전환하여 배치하도록 할 수 있다.
상기 복수의 화소 출력선 중, 플로팅 디퓨전의 배선에 가장 가까운 위치에 배치되는 화소 출력선을, 상기 플로팅 디퓨전의 배선층과 다른 배선층에 배치하도록 할 수 있다.
상기 복수의 화소 출력선이 배치되는 제1의 배선층과 제2의 배선층의 사이에, 다른 배선층이 끼여지는 구조를 갖고 있도록 할 수 있다.
상기 다른 배선층에는, 실드용의 배선을 배치하도록 할 수 있다.
전원 또는 그라운드 배선과 화소 출력선을, 수직 방향 또는 수평 방향으로 동일 방향이 되도록 제1의 배선층에 배치함과 함께, 화소 출력선을 배치하지 않은 제2의 배선층에 배치된 소정의 배선과 직각이 되는 방향으로 배치하도록 할 수 있다.
각 화소 출력선의 부하 용량을 정돈하기 위해, 다른 배선층에 배치된 화소 출력선의 주변에 더미용의 배선을 배치하도록 할 수 있다.
화소 출력선을 배치하고 있는 배선층마다, 화소 출력선의 간격이 다르도록 할 수 있다.
화소 출력선을, 콘택트를 통하여 다른 배선층의 사이를 교대로 전환하여 배선하도록 할 수 있다.
상기 복수의 화소 출력선 중, 이웃하는 화소 출력선의 배선층이 다르도록, 배선의 전환의 주기를 변화시키도록 할 수 있다.
상기 복수의 화소 출력선 중, 플로팅 디퓨전의 배선에 가장 가까운 위치에 배치되는 화소 출력선과, 상기 플로팅 디퓨전의 배선과의 사이에, 실드용의 배선을 배치하도록 할 수 있다.
본 기술의 제1의 측면의 고체 촬상 소자에서는, 광전 변환 소자와, 상기 광전 변환 소자로부터의 신호의 판독에 이용하는 복수의 트랜지스터와, 각 트랜지스터를 구동하기 위한 배선으로 이루어지는 화소를 2차원 형상으로 복수 배열한 화소 어레이 블록에서, 2차원 형상으로 배열된 복수의 화소의 1열마다 복수의 화소 출력선이 마련되고, 각 화소로부터의 상기 복수의 화소 출력선이 복수의 배선층에 나누어 배치된다.
본 기술의 제2의 측면의 촬상 장치는, 광전 변환 소자와, 상기 광전 변환 소자로부터의 신호의 판독에 이용하는 복수의 트랜지스터와, 각 트랜지스터를 구동하기 위한 배선으로 이루어지는 화소를 2차원 형상으로 복수 배열한 화소 어레이 블록을 가지며, 상기 화소 어레이 블록에서, 2차원 형상으로 배열된 복수의 화소의 1열마다 복수의 화소 출력선이 마련되고, 각 화소로부터의 상기 복수의 화소 출력선이 복수의 배선층에 나누어 배치되어 있는 고체 촬상 소자를 탑재한 촬상 장치이다.
본 기술의 제2의 측면의 촬상 장치에서는, 광전 변환 소자와, 상기 광전 변환 소자로부터의 신호의 판독에 이용하는 복수의 트랜지스터와, 각 트랜지스터를 구동하기 위한 배선으로 이루어지는 화소를 2차원 형상으로 복수 배열한 화소 어레이 블록에서, 2차원 형상으로 배열된 복수의 화소의 1열마다 복수의 화소 출력선이 마련되고, 각 화소로부터의 상기 복수의 화소 출력선이 복수의 배선층에 나누어 배치되어 있는 고체 촬상 소자가 탑재된다.
본 기술의 제1의 측면 및 제2의 측면에 의하면, 화소 신호의 판독 속도의 고속화에 수반하여 화질이 저하되는 일이 없는 고체 촬상 소자를 제공할 수 있다.
또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 1열당에 복수의 화소 출력선을 마련한 화소 구조에 있어서 배선 밀도가 증가하여서 생기는 영향을 설명하는 도면.
도 2는 본 기술을 적용한 CMOS 이미지 센서의 구성례를 도시하는 도면.
도 3은 화소 및 주변 회로부의 상세한 구성례를 도시하는 도면.
도 4는 각 화소로부터의 판독 동작을 설명하는 타이밍 차트.
도 5는 1열당에 2개의 화소 출력선을 마련한 화소 구조를 도시하는 도면.
도 6은 1열당에 4개의 화소 출력선을 마련한 화소 구조를 도시하는 도면.
도 7은 제1의 실시의 형태의 화소의 배선 구조를 도시하는 단면도.
도 8은 제2의 실시의 형태의 화소의 배선 구조를 도시하는 단면도.
도 9는 제3의 실시의 형태의 화소의 배선 구조를 도시하는 단면도.
도 10은 제4의 실시의 형태의 화소의 배선 구조를 도시하는 단면도.
도 11은 제5의 실시의 형태의 화소의 배선 구조를 도시하는 단면도.
도 12는 제6의 실시의 형태의 화소의 배선 구조를 도시하는 사시도.
도 13은 제7의 실시의 형태의 화소의 배선 구조를 도시하는 사시도.
도 14는 제8의 실시의 형태의 화소의 배선 구조를 도시하는 단면도.
도 15는 본 기술을 적용한 전자 기기의 구성례를 도시하는 도면.
이하, 도면을 참조하면서 본 기술의 실시의 형태에 관해 설명한다. 단, 설명은 이하의 순서로 행하는 것으로 한다.
1. 배선 밀도가 증가하여서 생기는 영향
2. 시스템 구성
3. 화소의 배선 구조
(1) 제1의 실시의 형태 : 기본의 배선 구조
(2) 제2의 실시의 형태 : 더미용 배선을 이용한 배선 구조
(3) 제3의 실시의 형태 : 화소 출력선의 간격을 조정한 배선 구조
(4) 제4의 실시의 형태 : 실드용 배선을 이용한 배선 구조
(5) 제5의 실시의 형태 : 실드용의 배선층을 이용한 배선 구조
(6) 제6의 실시의 형태 : 배선층을 일정한 간격으로 교대로 전환하는 배선 구조
(7) 제7의 실시의 형태 : 배선 구조를 재편성하고 나서 화소 출력선을 배치한 배선 구조
(8) 제8의 실시의 형태 : 복수의 화소 출력선을 복수의 배선층에 배치한 배선 구조
4. 전자 기기의 구성
<1. 배선 밀도가 증가하여서 생기는 영향>
도 1에는, 화소 어레이 블록에서의 N행째와 N+1행째의 화소(20)의 구성을 도시하고 있다. 도 1의 A에 도시하는 바와 같이, 각 화소(20)에서는, 광전 변환 소자(21)에서 광전 변환되어 축적된 전하는, 전송용 트랜지스터(22)를 통하여 부유 확산 영역인 플로팅 디퓨전(FD : Floating Diffusion)(26)에 전송된다.
그리고, 플로팅 디퓨전(26)에 축적되어 있는 전하는, 증폭용 트랜지스터(24)에 의해, 그 레벨에 응한 화소 신호로 변환되고, 선택용 트랜지스터(25)에 의해 선택된 화소 신호가, 화소 출력선(42)을 통하여 출력된다. 또한, 각 화소(20)에는, 증폭용 트랜지스터(24)의 게이트 전극 전위를 리셋하기 위한 리셋용 트랜지스터(23)가 마련되어 있다.
여기서, 각 화소(20)에서, 선택용 트랜지스터(25)에 접속되는 화소 출력선(42)의 수를 늘림으로써, 화소 신호를 판독하는 속도를 고속화할 수 있다. 도 1의 B의 구성에서는, 각 열의 화소(20)에 대해 화소 출력선(42)을 2개씩 마련하고, 예를 들면, N행째의 화소(20)에서의 선택용 트랜지스터(25)는, 화소 출력선(42-1)에 접속되고, N+1행째의 화소(20)에서 선택용 트랜지스터(25)는, 화소 출력선(42-2)에 접속되도록 하고 있다. 이에 의해, 도 1의 B의 구성에서는, 도 1의 A의 화소 출력선(42)이 1개인 경우에 비하여, 화소 신호를 배속으로 판독하는 것이 가능해진다.
또한, 도 1의 C의 구성에서는, 각 열의 화소(20)에 대해 화소 출력선(42)을 4개씩 마련하고, 각 행의 화소(20)에서 선택용 트랜지스터(25)를, 화소 출력선(42-1 내지 42-4)의 어느 하나에 접속되도록 하고 있다. 이에 의해, 도 1의 C의 구성에서는, 도 1의 B의 화소 출력선(42)을 2개씩 마련한 구성에 비하여, 더욱 고속으로 화소 신호를 판독하는 것이 가능해진다.
그런데, 도 1에 도시하는 바와 같이, 1열(列)당에 복수의 화소 출력선(42)을 마련함으로써, 화소 신호의 판독 속도를 고속화할 수 있지만, 1열당에 복수의 화소 출력선(42)을 마련함으로써, 배선 밀도가 증가하여 다양한 영향이 나온다. 특히, 셀의 소형화가 진행된 경우에는, 레이아웃적인 제한이 커지는데다가, 가령 레이아웃은 가능하여도 특성면에서의 영향이 나와 버린다.
즉, 각 화소 출력선(42) 사이의 거리가 가까워짐으로써, 배선의 기생 용량이 증가하고, RC 지연이 커져 버린다. 또한, 예를 들면, 도 1의 C에 도시하는 바와 같이, 4개의 화소 출력선(42-1 내지 42-4)을 나열한 경우, 화소 출력선(42-1, 42-4)은, 다른 화소 출력선(42)에 끼여져 있기 때문에, 화소 출력선(42-1, 42-4)에 대해 기생 용량이 커진다. 또한, 복수의 화소 출력선(42)의 사이에서 기생 용량의 차(差)가 생김으로써, 출력 특성에 차분이 발생하고, 가로줄무늬 등의 화질 저하를 일으키는 요인이 된다.
또한, 예를 들면, 도 1의 B의 「A」나 도 1의 C의 「B」로 도시하는 바와 같이, 배선 사이가 커플링됨으로써, 전기적 혼색이 발생하는 경우가 있다. 또한, 배선 밀도가 올라감으로서, 다른 노드와의 커플링 용량이 올라가 버린다. 또한, 예를 들면, 도 1의 B에 도시하는 바와 같이, 복수의 화소 출력선(42)을 마련함으로써, 배선 사이의 거리를 충분히 뗄 수가 없어서, 플로팅 디퓨전(26)과 화소 출력선(42-1)의 커플링 용량(C)이 증가하여 버려, 전기적 혼색이 악화하는 요인이 된다.
또한, 플로팅 디퓨전(26)과 화소 출력선(42) 사이의 커플링 용량이, 화소 출력선(42)과의 물리적인 거리에 의해 변화함으로써, 화질의 저하를 초래할 가능성이 있다. 예를 들면, 도 1의 B에 도시하는 바와 같이, N+1행째의 화소(20)에서의 플로팅 디퓨전(26)과 화소 출력선(42-1)의 커플링 용량(C)과, N행째의 화소(20)에서의 플로팅 디퓨전(26)과 화소 출력선(42-2)의 커플링 용량(D)을 비교하면, 화소 출력선(42-1)쪽이, 물리적으로 거리가 가깝기 때문에, 커플링 용량(C)쪽이 커지고, 이 혼색량의 차분이 화면상의 가로줄무늬 등의 화질 저하로서 나타날 가능성이 있다.
그래서, 본 기술을 적용한 CMOS 이미지 센서에서는, 상술한 바와 같은, 1열당에 복수의 화소 출력선을 마련한 화소 구조에서 배선 밀도가 증가하여서 생기는 영향을 회피할 수 있도록 하고 있다. 이하, 본 기술을 적용한 CMOS 이미지 센서에 관해 설명한다.
<2. 시스템 구성>
(CMOS 이미지 센서의 구성례)
도 2는, 본 기술을 적용한 CMOS 이미지 센서의 구성례를 도시하는 도면이다.
도 2의 CMOS 이미지 센서(100)는, 화소 어레이 블록(111), 수직 구동 회로(112), 셔터 구동 회로(113), CDS 회로(114), 수평 구동 회로(115), AGC(116), A/D 회로(117) 및 타이밍 제너레이터(118)로 구성된다.
화소 어레이 블록(111)에는, 광전 변환 소자나 복수의 트랜지스터를 갖는 화소가 2차원 형상으로 복수 배열되어 있다. 또한, 화소 어레이 블록(111)에는, 각 화소를 구동하기 위한 복수의 신호 배선이나 각 화소로부터의 출력 신호선 등이 접속되어 있다.
수직 구동 회로(112)는, 행 제어선(141)을 통하여, 화소로부터의 판독 행을 선택하기 위한 신호를 화소 어레이 블록(111)에 공급한다.
셔터 구동 회로(113)는, 수직 구동 회로(112)와 마찬가지로 화소를 행 선택하는 것으로, 수직 구동 회로(112)와의 간격을 조절함에 의해, 광전 변환 소자에의 노광 시간(축적 시간)을 조절할 수 있다. 수직 구동 회로(112)에서 선택된 행에서 판독된 신호는, 열마다 마련된 화소 출력선(142)을 통하여 1열 또는 복수열마다 배치된 CDS 회로(114)에 입력된다.
CDS(Correlated Double Sampling) 회로(114)는, 화소 출력선(142)을 통하여 각 화소로부터 리셋 레벨과 신호 레벨을 수취하고, 양자의 차를 취함에 의해, 화소마다의 고정 패턴 노이즈를 제거한다.
수평 구동 회로(115)는, CDS 처리되어, 각 열에 보존되어 있는 신호를 순번대로 선택함으로써, 선택된 열의 신호는, 수평 신호선(143)을 통하여 후단의 AGC(Auto Gain Controller)(116)에 주고 받아지고, 적당한 게인을 걸은 후, A/D(Analog/Digital) 회로(117)에서 아날로그 신호로부터 디지털 신호로 변환된다. 이와 같이 하여 얻어진 신호가, CMOS 이미지 센서(100)의 외부에 출력된다.
또한, 수직 구동 회로(112), 셔터 구동 회로(113), CDS 회로(114), 수평 구동 회로(115), AGC(116) 및 A/D 회로(117) 등의 각 블록은, 타이밍 제너레이터(118)의 내부에서 발생된 신호에 의해 구동된다.
이상의 CMOS 이미지 센서(100)의 구성은, CMOS 이미지 센서의 한 예이고, 예를 들면, A/D 회로를 외부에 갖는 구성이나 각 열에 갖는 구성, CDS 회로를 1개만 갖는 구성 등의 다른 구성을 채용할 수도 있다.
(화소 및 주변 회로부의 구성례)
도 3은, 도 2의 CMOS 이미지 센서(100)에서의 화소 및 주변 회로부의 상세한 구성례를 도시하는 도면이다.
도 3에 도시하는 바와 같이, 각 화소(220)는, 하나의 광전 변환 소자(221)에 대해, 전송용 트랜지스터(222), 리셋용 트랜지스터(223), 증폭용 트랜지스터(224) 및 선택용 트랜지스터(225)의 4개의 트랜지스터를 능동 소자로서 갖고 있다.
광전 변환 소자(221)는, 입사광을 그 광량에 응한 양의 전하로 광전 변환하는 포토 다이오드이다. 전송용 트랜지스터(222)는, 광전 변환 소자(221)에서 광전 변환된 신호 전하를, 플로팅 디퓨전(226)을 통하여 증폭용 트랜지스터(224)의 게이트 전극부에 전송한다. 전송용 트랜지스터(222)의 게이트는, 그 게이트 전위를 제어하기 위한 전송 신호 배선(251)에 접속되어 있다.
리셋용 트랜지스터(223)는, 증폭용 트랜지스터(224)의 게이트 전극부를 리셋한다. 리셋용 트랜지스터(223)의 게이트는, 그 게이트 전위를 제어하기 위한 리셋 신호 배선(252)에 접속되어 있다. 또한, 리셋용 트랜지스터(223)와 증폭용 트랜지스터(224)의 드레인은 함께, 전원 전위 공급선(254)에 접속되어 있다.
선택용 트랜지스터(225)는, 화소 출력선(142)에 접속되고, 출력 화소를 선택한다. 선택용 트랜지스터(225)의 게이트는, 그 게이트 전위를 제어하기 위한 선택 신호 배선(253)에 접속되어 있다.
트랜지스터(227)는, 화소 출력선(142)에 정전류를 공급하기 위한 트랜지스터이고, 선택된 화소의 증폭용 트랜지스터(224)에 정전류를 공급하고, 증폭용 트랜지스터(224)를 소스 폴로워로서 동작시켜, 증폭용 트랜지스터(224)의 게이트 전위와, 어느 일정 전압차를 갖는 전위가, 화소 출력선(142)에 나타나도록 되어 있다. 또한, 정전위 공급선(261)은, 트랜지스터(227)가 어느 일정 전류를 공급하는 포화 영역 동작을 하도록, 그 게이트에 일정한 전위를 공급한다.
수직 구동 회로(112)는, 수직 선택 회로(211)와, 각 행마다 마련된 행 선택용 AND 소자(212), 행 선택용 AND 소자(213) 및 행 선택용 AND 소자(214)로 구성된다.
행 선택용 AND 소자(212)의 일방의 입력단에는, 각 행의 전송 신호 배선(251)에 전송 신호(TRG)를 공급하는 신호 단자(241)가 접속되고, 타방의 입력단에는, 수직 선택 회로(211)로부터의 출력이 접속되어 있다. 또한, 행 선택용 AND 소자(212)의 출력단은, 전송 신호 배선(251)에 접속되어 있다.
행 선택용 AND 소자(213)의 일방의 입력단에는, 각 행의 리셋 신호 배선(252)에 리셋 신호(RST)를 공급하는 신호 단자(242)에 접속되고, 타방의 입력단에는, 수직 선택 회로(211)로부터의 출력이 접속되어 있다. 또한, 행 선택용 AND 소자(213)의 출력단은, 리셋 신호 배선(252)에 접속되어 있다.
행 선택용 AND 소자(214)의 일방의 입력단에는, 각 행의 선택 신호 배선(253)에 선택 신호(SEL)를 공급하는 신호 단자(243)에 접속되고, 타방의 입력단에는, 수직 선택 회로(211)로부터의 출력이 접속되어 있다. 또한, 행 선택용 AND 소자(214)의 출력단은, 선택 신호 배선(253)에 접속되어 있다.
화소 어레이 블록(111)에 2차원 형상으로 배열된 각 화소 및 그 주변 회로부는, 이와 같은 구성을 갖고 있기 때문에, 수직 선택 회로(211)에 의해 선택된 행의 각 신호 배선에만, 각 구동 신호가 공급된다. 각 화소로부터의 판독 동작은, 도 4의 타이밍 차트에 도시하는 바와 같이 하여 행하여진다.
도 4는, 각 화소로부터의 판독 동작을 설명하는 타이밍 차트이다. 또한, 도 4의 타이밍 차트에어서, 시간의 방향은, 도면 중의 좌측부터 우측을 향하는 방향이 된다. 또한, 선택 신호(SEL)는, 선택 신호 배선(253)을 통하여 선택용 트랜지스터(225)의 게이트에 입력되는 펄스 구동 신호이다. 리셋 신호(RST)는, 리셋 신호 배선(252)을 통하여 리셋용 트랜지스터(223)의 게이트에 입력되는 펄스 구동 신호이다. 전송 신호(TRG)는, 전송 신호 배선(251)을 통하여 전송용 트랜지스터(222)에 입력되는 펄스 구동 신호이다.
도 4에 도시하는 바와 같이, 시각(t1 내지 t6)에서는, 선택 신호(SEL)가 H레벨이 되어, 선택용 트랜지스터(225)가 도통 상태가 된다. 또한, 시각(t2)에서, 리셋 신호(RST)가 H레벨이 되어, 리셋용 트랜지스터(223)가 도통 상태가 된다. 이에 의해, 증폭용 트랜지스터(224)의 게이트 전극부를 리셋한다. 그 후, 시각(t3)에서, 리셋 신호(RST)를 L레벨로 하여, 리셋용 트랜지스터(223)를 비도통으로 한 후에, 각 화소의 리셋 레벨에 대응한 전압을, 후단의 CDS 회로(114)에 판독하여 둔다.
다음에, 시각(t4)에서, 전송 신호(TRG)를 H레벨로 하여, 전송용 트랜지스터(222)를 도통 상태로 하여, 광전 변환 소자(221)에 축적된 전하를, 증폭용 트랜지스터(224)의 게이트 전극부에 전송한다. 시각(t5)에서, 전하의 전송이 종료되면, 전송 신호(TRG)를 L레벨로 하여, 전송용 트랜지스터(222)를 비도통 상태로 한 후에, 축적되어 있던 전하량에 응한 신호 레벨의 전압을, 후단의 CDS 회로(114)에 판독한다.
CDS 회로(114)에서는, 앞서 판독하여 둔 리셋 레벨과, 신호 레벨과의 차를 취하여, 화소마다의 판독 트랜지스터의 Vth의 편차 등에 의해 발생하는 고정적인 패턴 노이즈를 캔슬한다. CDS 회로(114)에 축적된 신호는, 열 선택 회로(281)에 의해 선택되면, 수평 신호선(143)을 통하여 AGC(116) 등의 후단의 회로에 판독되어 처리된다.
(1열당에 복수의 화소 출력선을 마련한 화소 구조)
도 5는, 1열당에 2개의 화소 출력선을 마련한 화소 구조를 도시하는 도면이다.
도 5의 화소 구조에서는, 열마다 2개의 화소 출력선(142-1)과 화소 출력선(142-2)이 마련되어 있다. N행째, N+2행째, N+4행째, …에 마련된 각 화소(220)의 선택용 트랜지스터(225)는, 화소 출력선(142-1)에 접속되어 있다. 한편, N+1행째, N+3행째, N+5행째, …에 마련된 각 화소(220)의 선택용 트랜지스터(225)는, 화소 출력선(142-2)에 접속되어 있다.
화소 출력선(142-1)은, CDS 회로(114-1)에 접속되어 있고, 열 선택 회로(281-1)에 의해 구동되고, 수평 신호선(143-1)을 경유하여 판독이 행하여진다. 한편, 화소 출력선(142-2)은, CDS 회로(114-2)에 접속되어 있고, 열 선택 회로(281-2)에 의해 구동되고, 수평 신호선(143-2)을 경유하여 판독이 행하여진다.
이와 같이, 판독 경로를 나눈 구성에서, 2행부터의 판독을 동시 병렬로 행함으로써, 화소 신호의 판독 속도를 고속화할 수 있다.
또한, 도 6에 도시하는 바와 같이, 열마다 4개의 화소 출력선(142-1 내지 142-4)을 마련하도록 하여도 좋다. 도 6의 화소 구조에서는, 예를 들면, N행째, N+4행째, …에 마련된 각 화소(220)의 선택용 트랜지스터(225)를 화소 출력선(142-1)에 접속하고, N+1행째, N+5행째, …에 마련된 각 화소(220)의 선택용 트랜지스터(225)를 화소 출력선(142-2)에 접속하고 있다.
또한, 도 6의 화소 구조에서는, N+2행째, N+6행째, …에 마련된 각 화소(220)의 선택용 트랜지스터(225)를 화소 출력선(142-3)에 접속하고, N+3행째, N+7행째, …에 마련된 각 화소(220)의 선택용 트랜지스터(225)를 화소 출력선(142-4)에 접속하고, 각각 다른 CDS 회로(114)에 접속하고, 또한 각각 다른 열 선택 회로(281)에 의해 구동되도록 하고 있다. 이에 의해, 4행부터의 판독이 동시 병행으로 행하여지고, 화소 신호의 판독 속도를 더욱 고속화할 수 있다.
<3. 화소의 배선 구조>
그런데, 상술한 바와 같이, 1열당에 복수의 화소 출력선(142)을 마련함으로써, 예를 들면 화소 출력선(142)을 2개 마련한 경우에는 배속으로 판독할 수 있는 등, 화소 신호의 판독 속도의 고속화를 실현할 수 있지만, 배선 밀도가 증가하기 때문에, 예를 들면 기생 용량의 증가나 화면상의 가로줄무늬 등의 다양한 영향이 생겨 버린다. 그래서, 본 기술에서는, 복수의 화소 출력선(142)이 배치되는 배선층을 나누도록 함으로써, 화소 출력선 사이나 다른 노드와의 거리를 떼여서 기생 용량을 줄임과 함께, 노드마다의 미소한 용량차에 의한 화면상의 가로줄무늬라는 고체 촬상 소자의 특유의 영향을 회피할 수 있도록 한다.
이하, 복수의 화소 출력선(142)이 복수의 배선층에 나누어 배치된 화소의 배선 구조에 관해, 제1의 실시의 형태 내지 제8의 실시의 형태에 의해 설명한다.
(1) 제1의 실시의 형태
도 7은, 제1의 실시의 형태의 화소의 배선 구조를 도시하는 단면도이다. 또한, 도 7의 단면도에서는, 병렬로 배치된 4개의 화소 출력선(142-1 내지 142-4)에 대해, 그 좌측에 플로팅 디퓨전(226)의 배선(이하, 「FD 배선(226)」이라고 한다.)을 도시하고 있지만, 설명의 간략화를 위해, 그 밖의 배선에 관해서는 생략하고 있다. FD 배선(226) 이외를 생략하고 있는 점은, 후술하는 다른 도면에서도 마찬가지로 된다.
도 7의 A에는, 4개의 화소 출력선(142-1 내지 142-4)의 모두가 하나의 배선층(제1의 배선층)에 배치되어 있는 배선 구조를, 비교를 위해 도시하고 있다. 도 7의 A의 배선 구조를 채용한 경우, FD 배선(226)과 화소 출력선(142-1)의 간격이나, 화소 출력선(142-1 내지 142-4) 마다의 간격이 좁아짐으로써, 배선의 기생 용량이 증가하여 RC 지연이 커지거나, 배선 사이의 커플링의 문제가 생기거나 하는 것은 앞서 기술한 바와 같다.
그래서, 본 기술에서는, 도 7의 B에 도시하는 바와 같이, 화소 출력선(142-1 내지 142-4)이 복수의 배선층(제1의 배선층, 제2의 배선층)에 나누어 배치되도록 한다. 즉, 도 7의 B의 배선 구조에서는, FD 배선(226)에 대해, 그 우측에 4개의 화소 출력선(142)이 병렬로 배치되는 경우에 있어서, 4개의 화소 출력선(142) 중, 화소 출력선(142-2)과 화소 출력선(142-4)이 제1의 배선층에 배치되고, 화소 출력선(142-1)과 화소 출력선(142-3)이 제2의 배선층에 배치되도록 한다.
도 7의 B의 배선 구조를 채용함으로써, 화소 출력선(142-1 내지 142-4)이, 제1의 배선층과 제2의 배선층으로 교대로 배치되어, 각 화소 출력선(142) 사이의 거리가 떨어지기 때문에, 기생 용량을 억제할 수 있다. 또한, 도 7의 B의 배선 구조에서는, FD 배선(226)에 대해, 가장 가까운 위치에 배치되는 화소 출력선(142-1)을, FD 배선(226)이 배치되는 제1의 배선층과 다른 제2의 배선층에 배치하고 있기 때문에, 커플링 용량을 억제할 수 있다. 이에 의해, 화소 출력선(142-2 내지 142-4)과 플로팅 디퓨전(226)과의 커플링 용량에 대해, 화소 출력선(142-1)과 플로팅 디퓨전(226)과의 커플링 용량만이 커짐에 의한, 화소마다에 신호 출력에 차가 생기는 것을 억제할 수 있다.
또한, 도 7의 B의 배선 구조에서는, FD 배선(226)과, 화소 출력선(142-2)과 화소 출력선(142-4)이 동일한 제1의 배선층에 배치된 예를 나타냈지만, 예를 들면, 화소 출력선(142-2)과 화소 출력선(142-4)을 제3의 배선층(부도시)에 배치하는 등, FD 배선(226)과, 화소 출력선(142-2, 142-4)이, 다른 배선층에 배치되도록 하여도 좋다.
이상과 같이, 제1의 실시의 형태에서는, 1열당에 복수의 화소 출력선(142)을 마련한 화소 구조에 있어서, 복수의 화소 출력선(142)을 복수의 배선층에 나누어 배치함과 함께, FD 배선(226)에 가장 가까운 위치에 배치되는 화소 출력선(142-1)을, FD 배선(226)과 다른 배선층에 배치함으로써, 배선 밀도가 증가하여서 생기는 영향을 회피할 수 있다.
(2) 제2의 실시의 형태
도 8은, 제2의 실시의 형태의 화소의 배선 구조를 도시하는 단면도이다.
도 8의 배선 구조에서는, 도 7의 B의 배선 구조와 마찬가지로, 복수의 화소 출력선(142) 중, 화소 출력선(142-2)과 화소 출력선(142-4)이 제1의 배선층에 배치되고, 화소 출력선(142-1)과 화소 출력선(142-3)이 제2의 배선층에 배치되어 있다. 또한, FD 배선(226)은, 제1의 배선층에 배치되어 있다.
또한, 도 8의 배선 구조에서는, 4개의 화소 출력선(142)에 대해 더미용 배선(311-1 내지 311-3)이 배치되어 있다. 즉, 다른 배선층에 배치된 화소 출력선(142-1 내지 142-4)의 주변에, 더미용 배선(311-1 내지 311-3)을 배치함으로써, 각 화소 출력선(142)의 부하 용량이 정돈되도록 하고 있다.
예를 들면, 화소 출력선(142-1)의 좌측에 더미용 배선(311-1), 화소 출력선(142-3)의 우측에 더미용 배선(311-2), 화소 출력선(142-4)의 우측에 더미용 배선(311-3)을 각각 배치함으로써, 다른 화소 출력선(142)에 끼여져 있는 화소 출력선(142)과, 양단에 배치된 화소 출력선(142)과의 부하 용량이 정돈되도록 하고 있다. 또한, 더미용 배선(311)으로는, 플로팅의 배선 외에, 예를 들면, 전원이나 그라운드, 구동 신호용의 배선 등을 이용할 수 있다.
이상과 같이, 제2의 실시의 형태에서는, 1열당에 복수의 화소 출력선(142)을 마련한 화소 구조에 있어서, 복수의 화소 출력선(142)을 복수의 배선층에 나누어 배치하고, 또한, 복수의 화소 출력선(142)의 주변에 더미용 배선(311)을 배치하여 각 화소 출력선(142)의 부하 용량을 정돈함으로써, 배선 밀도가 증가하여서 생기는 영향을 회피할 수 있다. 또한, 제2의 실시의 형태에서는, FD 배선(226)과, 그것에 가장 가까운 위치에 배치되는 화소 출력선(142-1)을 다른 배선층에 배치할 수 있다.
(3) 제3의 실시의 형태
도 9는, 제3의 실시의 형태의 화소의 배선 구조를 도시하는 단면도이다.
도 9의 배선 구조에서는, 도 7의 B의 배선 구조와 마찬가지로, 복수의 화소 출력선(142) 중, 화소 출력선(142-2)과 화소 출력선(142-4)이 제1의 배선층에 배치되고, 화소 출력선(142-1)과 화소 출력선(142-3)이 제2의 배선층에 배치되어 있다. 또한, FD 배선(226)은, 제1의 배선층에 배치되어 있다.
단, 도 9의 배선 구조에서는, 제2의 배선층에 배치된 화소 출력선(142-1)과 화소 출력선(142-3)과의 간격이, 제1의 배선층에 배치된 화소 출력선(142-2)과 화소 출력선(142-4)과의 간격에 비하여 좁혀져 있다. 즉, 제2의 배선층의 하위의 계층이 되는 제1의 배선층에서는, 전원의 취출 등에 이용되는 분배선의 레이아웃이 붐비는 일이 많아, 기생 용량이 증가하는 것이 알려져 있고, 상위의 계층이 되는 제2의 배선층에 배치되는 화소 출력선(142-1)과 화소 출력선(142-3)과의 간격을 좁게 하여, 그들의 화소 출력선(142)에 기여하는 토탈의 기생 용량을, 하위의 계층이 되는 제1의 배선층에서의 기생 용량과 정돈되도록 하고 있다.
이상과 같이, 제3의 실시의 형태에서는, 1열당에 복수의 화소 출력선(142)을 마련한 화소 구조에 있어서, 복수의 화소 출력선(142)을 복수의 배선층에 나누어 배치하고, 또한, 상위의 배선층(제2의 배선층)에 배치되는 화소 출력선(142-1)과 화소 출력선(142-3)의 간격을 좁게 하여, 하위의 배선층(제1의 배선층)과 기생 용량을 정돈함으로써, 배선 밀도가 증가하여서 생기는 영향을 회피할 수 있다. 또한, 제3의 실시의 형태에서는, FD 배선(226)과, 그것에 가장 가까운 위치에 배치되는 화소 출력선(142-1)을 다른 배선층에 배치할 수 있다.
(4) 제4의 실시의 형태
도 10은, 제4의 실시의 형태의 화소의 배선 구조를 도시하는 단면도이다.
도 10의 배선 구조에서는, 도 7의 B의 배선 구조와 마찬가지로, 복수의 화소 출력선(142)이 복수의 배선층에 나누어 배치되어 있지만, FD 배선(226)과, FD 배선(226)에 가장 가까운 위치에 배치되는 화소 출력선(142)이 동일한 배선층에 배치되어 있다. 즉, 제1의 배선층에 배치된 FD 배선(226)에 대해, 화소 출력선(142-1)과 화소 출력선(142-3)이 제1의 배선층에 배치되고, 화소 출력선(142-2)과 화소 출력선(142-4)이 제2의 배선층에 배치되어 있다.
또한, 도 10의 배선 구조에서는, 제1의 배선층에서, FD 배선(226)과, 화소 출력선(142-1)과의 사이에, 실드용 배선(321)이 배치되어 있다. 즉, 실드용 배선(321)을, FD 배선(226)과 화소 출력선(142-1)의 사이에 배치함으로써, 플로팅 디퓨전(226)과 화소 출력선(142-1)의 커플링을 저감할 수 있다.
이상과 같이, 제4의 실시의 형태에서는, 1열당에 복수의 화소 출력선(142)을 마련한 화소 구조에 있어서, 복수의 화소 출력선(142)을 복수의 배선층에 나누어 배치함과 함께, FD 배선(226)과, 그것에 가장 가까운 위치에 배치되는 화소 출력선(142-1)을 동일한 배선층에 배치하고, 또한, FD 배선(226)과 화소 출력선(142-1)의 사이에, 실드용 배선(321)을 배치하여 그들 배선의 커플링을 저감함으로써, 배선 밀도가 증가하여서 생기는 영향을 회피할 수 있다.
(5) 제5의 실시의 형태
도 11은, 제5의 실시의 형태의 화소의 배선 구조를 도시하는 단면도이다.
도 11의 배선 구조에서는, 도 7의 B의 배선 구조와 마찬가지로, 복수의 화소 출력선(142)이 복수의 배선층에 나누어 배치되어 있지만, FD 배선(226)과, 화소 출력선(142-2)과, 화소 출력선(142-4)이 배치되는 제1의 배선층과, 화소 출력선(142-1)과 화소 출력선(142-3)이 배치되는 제3의 배선층과의 사이에, 다른 배선층(제2의 배선층)이 마련되어 있다.
즉, 화소 출력선(142-1)과 화소 출력선(142-3)을, FD 배선(226)과, 화소 출력선(142-2)과, 화소 출력선(142-4)이 배치되는 제1의 배선층의 상위의 계층이 되는 제2의 배선층에 배치하지 않고, 더욱 상위의 계층이 되는 제3의 계층에 배치되도록 하고 있다. 이에 의해, 도 11의 배선 구조에서는, 다른 배선층(제2의 배선층)에 의해 물리적으로, 화소 출력선(142-1) 및 화소 출력선(142-3)과, 화소 출력선(142-2) 및 화소 출력선(142-4)과의 커플링이나, 화소 출력선(142-1) 및 화소 출력선(142-3)과, 플로팅 디퓨전(226)과의 커플링을 억제할 수 있다.
또한, 도 11의 배선 구조에서는, 다른 배선층(제2의 배선층)에, 실드용 배선(331)을 배치할 수 있다.
이상과 같이, 제5의 실시의 형태에서는, 1열당에 복수의 화소 출력선(142)을 마련한 화소 구조에 있어서, 복수의 화소 출력선(142)을 복수의 배선층(제1의 배선층, 제2의 배선층)에 나누어 배치하고, 또한, 하위의 배선층(제1의 배선층)과 상위의 배선층(제3의 배선층)과의 사이에, 다른 배선층(제2의 배선층)을 마련함으로써, 배선 밀도가 증가하여서 생기는 영향을 회피할 수 있다. 또한, 제5의 실시의 형태에서는, FD 배선(226)과, 그것에 가장 가까운 위치에 배치되는 화소 출력선(142-1)을 다른 배선층에 배치할 수 있다.
(6) 제6의 실시의 형태
도 12는, 제6의 실시의 형태의 화소의 배선 구조를 도시하는 사시도이다.
도 12의 배선 구조에서는, 도 7의 B의 배선 구조에서는 1개의 화소 출력선(142)을 각각 다른 배선층을 이용하여 단층으로 배선하고 있었음에 대해, 제1의 배선층과 제2의 배선층의 2개의 배선층을, 콘택트(341)를 통하여 일정한 간격으로 교대로 전환하면서 배선하고 있다. 또한, 이와 같은 제1의 배선층과 제2의 배선층의 전환을, 이웃하는 화소 출력선(142)이 반대의 주기로 행하도록 한다.
구체적으로는, 도 12의 배선 구조에서는, 화소 출력선(142-1)과 화소 출력선(142-2)의 교체 주기의 예가 도시되어 있지만, 일방의 화소 출력선(142-1)이 제1의 배선층으로 되어 있는 경우에는, 타방의 화소 출력선(142-2)이 제2의 배선층으로 되어 있다. 또한, 일방의 화소 출력선(142-1)이 콘택트(341-1)를 통하여 제2의 배선층이 된 경우에는, 타방의 화소 출력선(142-2)이 콘택트(341-2)를 통하여 제1의 배선층으로 되어 있다.
이와 같은 도 12의 배선 구조에 의해, 이웃하는 화소 출력선(142)의 배선층이 극력 같아지지 않도록 함으로써, 도 7의 B의 배선 구조와 마찬가지로, 화소 출력선(142)의 사이의 기생 용량을 억제할 수 있다. 또한, 도 7의 B의 배선 구조에서는 1개의 화소 출력선(142)을 각각 다른 배선층을 이용하여 단층으로 끌고 있기 때문에, 화소 출력선(142) 사이에 특성차(特性差)가 생길 우려가 있음 대해, 도 12의 배선 구조에서는 계층 사이의 차에 의한 특성차를 억제할 수 있다.
또한, 화소 출력선(142)을, 콘택트(341)를 통하여 다른 배선층의 사이를 교대로 전환하는 주기는, 예를 들면, 1화소 단위나 2화소 단위, 4화소 단위 등, 화소의 레이아웃이나 공유 단위에 응하여 최적화한 주기를 채용할 수 있다.
이상과 같이, 제6의 실시의 형태에서는, 1열당에 복수의 화소 출력선(142)을 마련한 화소 구조에서, 복수의 화소 출력선(142)을 복수의 배선층에 나누어 배치함에 즈음하여, 화소 출력선(142)마다, 배치되는 배선층을, 콘택트(341)를 통하여 일정한 간격으로 교대로 전환함으로써, 배선 밀도가 증가하여서 생기는 영향을 회피할 수 있다.
(7) 제7의 실시의 형태
도 13은, 제7의 실시의 형태의 화소의 배선 구조를 도시하는 사시도이다.
상술한 실시의 형태의 화소의 배선 구조에서는, 원래 사용하지 않는 배선층에 화소 출력선(142)을 배치하기 때문에, 그 다음의 배선층에 원래 여유가 있지만, 여유가 없는 경우에는 새롭게 배선층 자체를 추가하는 등, 배선의 구성에 궁리를 가할 필요가 있다.
도 13의 A에는, 4개의 화소 출력선(142-1 내지 142-4)의 모두가 하나의 배선층(제1의 배선층)에 배치되어 있는 경우의 배선 구조가, 비교를 위해 도시되어 있다. 도 13의 A의 배선 구조에서는, 제1의 배선층에, 수직 방향의 화소 출력선(142-1 내지 142-4)이 배치되고, 제2의 배선층에, 예를 들면 수평 방향의 구동 배선(351-1, 351-2) 등이 배치되고, 제3의 배선층에, 전원용의 폭광(幅廣) 전원 배선(352-1, 352-2)이 격자형상으로 배치되어 있다. 또한, 실제의 화소의 배선 구조에서는, 이들의 배선 이외에도 다수의 배선이 존재하지만, 여기서는, 설명의 간략화를 위해, 그들의 배선은 생략하고 있다.
이에 대해, 본 기술에서는, 도 13의 B에 도시하는 바와 같이, 4개의 화소 출력선(142) 중, 화소 출력선(142-2)과 화소 출력선(142-4)이 제1의 배선층에 배치되고, 화소 출력선(142-1)과 화소 출력선(142-3)이 제3의 배선층에 배치되도록 한다. 또한, 도 13의 B의 배선 구조에서는, 도 13의 A의 배선 구조의 제3의 배선층에서 격자형상으로 배치되어 있던 전원용의 폭광 전원 배선(352) 중, 수평 방향의 폭광 전원 배선(352-1)이 제2의 배선층에, 수직 방향의 폭광 전원 배선(352-2)이 제3의 배선층에, 각각 나누어 배치되어 있다.
즉, 도 13의 B의 배선 구조에서는, 전원 또는 그라운드 배선(예를 들면 폭광 전원 배선(352-2))과 화소 출력선(142)(예를 들면, 화소 출력선(142-1, 142-3))을, 수직 방향 또는 수평 방향으로 동일 방향이 되도록 제3의 배선층에 배치함과 함께, 화소 출력선(142)을 배치하지 않은 제2의 배선층에 배치된 소정의 배선(예를 들면, 구동 배선(351-1), 351-2, 촉광 전원 배선(352-1))과 직각이 되는 방향으로 배치하고 있다.
이와 같이, 배선 구조를 재편성함으로써, 새로운 배선층을 늘리는 일 없이, 복수의 화소 출력선(142)을, 복수의 배선층에 나누어 배치하는 것이 가능해진다.
이상과 같이, 제7의 실시의 형태에서는, 1열당에 복수의 화소 출력선(142)을 마련한 화소 구조에서, 배선 구조를 재편성하고 나서, 복수의 화소 출력선(142)을 복수의 배선층에 나누어 배치함으로써, 배선 밀도가 증가하여서 생기는 영향을 회피할 수 있다.
(8) 제8의 실시의 형태
도 14는, 제8의 실시의 형태의 화소의 배선 구조를 도시하는 단면도이다.
도 14의 배선 구조에서는, 도 7의 B의 배선 구조와 마찬가지로, 복수의 화소 출력선(142)이 복수의 배선층에 나누어 배치되어 있다. 즉, 도 14의 배선 구조에서는, 제1의 배선층에, FD 배선(226)과, 화소 출력선(142-1 내지 142-4)이 배치되고, 제2의 배선층에, 화소 출력선(142-5 내지 142-8)이 배치되어 있다. 이 배선 구조의 경우, 각 화소 출력선(142)당의 기생 용량의 저감이나, 플로팅 디퓨전(226)과의 커플링 용량의 저감을 행할 수는 없지만, 2계층을 이용하여 배선을 행하고 있기 때문에, 1계층만을 이용하는 경우에 비하여, 배치 가능한 화소 출력선(142)의 갯수를 2배로 늘릴 수 있다.
이상과 같이, 제8의 실시의 형태에서는, 1열당에 복수의 화소 출력선(142)을 마련한 화소 구조에 있어서, 복수의 화소 출력선(142)을 복수의 배선층에 나누어 배치함으로써, 배치할 수 있는 화소 출력선(142)의 갯수를 증가시킬 수 있다.
또한, 상술한 제1의 실시의 형태 내지 제8의 실시의 형태에서의 배선 구조는 한 예이고, 예를 들면, 화소 출력선(142) 등의 배선 갯수, 화소 출력선(142) 등의 배선 사이의 간격, 배선층의 계층 수, 배선이나 배선층 등의 조합, 화소 구조 등은 임의의 구성을 채용할 수 있다. 또한, 제1의 실시의 형태 내지 제8의 실시의 형태 중의 적어도 2개의 실시의 형태를 조합시킨 구성을 채용하여도 좋다.
본 기술에 의하면, 병렬 판독에 의한 고속화를 목적으로 하여 1열당에 복수의 화소 출력선(142)을 갖는 화소 구조에 있어서, 화소 출력선(142)을 복수의 배선층에 나누어 배치함으로써, 배선 레이아웃의 자유도가 올라가고, 또한, 화소 출력선(142)의 갯수를 늘려서 화소 신호의 판독 속도를 고속화할 수 있다. 또한, 본 기술에 의하면, 종방향으로 거리를 뗌으로써, 화소 출력선(142)의 1개당의 기생 용량, 커플링 용량을 억제하고, 또한 전기적 혼색을 억제할 수도 있다. 또한, 본 기술에 의하면, 플로팅 디퓨전(226) 등의 다른 노드와의 사이의 커플링 용량이 억제되고, 혼색 제어, 나아가서는 화소(220)마다 커플링 용량, 즉, 혼색량이 다름으로써 발생하는 화면상에서 가로줄무늬로서 보여지는 화질의 열화를 억제하는 것이 가능해진다.
<4. 전자 기기의 구성>
도 15는, 본 기술을 적용한 전자 기기로서의, 촬상 장치의 구성례를 도시하는 도면이다.
도 15의 촬상 장치(500)는, 렌즈군 등으로 이루어지는 광학부(501), 상술한 화소(220)의 각 구성이 채용되는 고체 촬상 소자(502) 및 카메라 신호 처리 회로인 DSP(Digital Signal Processor) 회로(503)를 구비한다. 또한, 촬상 장치(500)는, 프레임 메모리(504), 표시부(505), 기록부(506), 조작부(507) 및 전원부(508)도 구비한다. DSP 회로(503), 프레임 메모리(504), 표시부(505), 기록부(506), 조작부(507) 및 전원부(508)는, 버스 라인(509)을 통하여 상호 접속되어 있다.
광학부(501)는, 피사체로부터의 입사광(상광)을 취입하여 고체 촬상 소자(502)의 촬상면상에 결상한다. 고체 촬상 소자(502)는, 광학부(501)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 고체 촬상 소자(502)로서, 상술한 실시의 형태에 관한 CMOS 이미지 센서(100) 등의 고체 촬상 소자를 이용할 수 있다.
표시부(505)는, 예를 들면, 액정 패널이나 유기 EL(electro luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 고체 촬상 소자(502)에서 촬상된 동화 또는 정지화를 표시한다. 기록부(506)는, 고체 촬상 소자(502)에서 촬상된 동화 또는 정지화를, 반도체 메모리 등의 기록 매체에 기록한다.
조작부(507)는, 유저에 의한 조작하에, 촬상 장치(500)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원부(508)는, DSP 회로(503), 프레임 메모리(504), 표시부(505), 기록부(506) 및 조작부(507)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
고체 촬상 소자(502)로서, 상술한 실시의 형태에 관한 CMOS 이미지 센서(100)를 이용함으로써, 1열당에 복수의 화소 출력선(142)을 마련함에 의해 배선 밀도가 증가하여서 생기는 영향을 회피하면서, 화소 신호의 판독 속도의 고속화를 실현할 수 있다.
또한, 상술한 실시의 형태에서는, 가시광의 광량에 응한 신호 전하를 물리량으로서 검지하는 화소가 행렬형상으로 배치되어 이루어지는 CMOS 이미지 센서에 적용한 경우를 예로 들어 설명하였다. 그렇지만, 본 기술은 CMOS 이미지 센서로의 적용에 한정되는 것이 아니고, 화소 어레이부의 화소열마다 칼럼 처리부를 배치하여 이루어지는 칼럼 방식의 고체 촬상 소자 전반에 대해 적용 가능하다.
또한, 본 기술은, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 소자로의 적용으로 한하지 않고, 적외선이나 X선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 소자나, 광의의 의미로서, 압력이나 정전용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 소자(물리량 분포 검지 장치) 전반에 대해 적용 가능하다.
또한, 본 기술의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
또한, 본 기술은, 이하와 같은 구성을 취할 수 있다.
(1) 광전 변환 소자와, 상기 광전 변환 소자로부터의 신호의 판독에 이용하는 복수의 트랜지스터와, 각 트랜지스터를 구동하기 위한 배선으로 이루어지는 화소를 2차원 형상으로 복수 배열한 화소 어레이 블록을 가지며,
상기 화소 어레이 블록에서, 2차원 형상으로 배열된 복수의 화소의 1열마다 복수의 화소 출력선이 마련되고, 각 화소로부터의 상기 복수의 화소 출력선이 복수의 배선층에 나누어 배치되어 있는 고체 촬상 소자.
(2) 상기 복수의 화소 출력선 중, 이웃하는 화소 출력선을 다른 배선층에 배치하고 있는 (1)에 기재된 고체 촬상 소자.
(3) 상기 복수의 화소 출력선 중, 이웃하는 화소 출력선을, 제1의 배선층과 제2의 배선층을 교대로 전환하여 배치하고 있는 (2)에 기재된 고체 촬상 소자.
(4) 상기 복수의 화소 출력선 중, 플로팅 디퓨전의 배선에 가장 가까운 위치에 배치되는 화소 출력선을, 상기 플로팅 디퓨전의 배선층과 다른 배선층에 배치하고 있는 (3)에 기재된 고체 촬상 소자.
(5) 상기 복수의 화소 출력선이 배치되는 제1의 배선층과 제2의 배선층의 사이에, 다른 배선층이 끼여지는 구조를 갖고 있는 (1) 내지 (4)의 어느 한 항에 기재된 고체 촬상 소자.
(6) 상기 다른 배선층에는, 실드용의 배선을 배치하고 있는 (5)에 기재된 고체 촬상 소자.
(7) 전원 또는 그라운드 배선과 화소 출력선을, 수직 방향 또는 수평 방향으로 동일 방향이 되도록 제1의 배선층에 배치함과 함께, 화소 출력선을 배치하지 않은 제2의 배선층에 배치된 소정의 배선과 직각이 되는 방향으로 배치하고 있는 (1) 내지 (6)의 어느 한 항에 기재된 고체 촬상 소자.
(8) 각 화소 출력선의 부하 용량을 정돈하기 위해, 다른 배선층에 배치된 화소 출력선의 주변에 더미용의 배선을 배치하고 있는 (1) 내지 (4)의 어느 한 항에 기재된 고체 촬상 소자.
(9) 화소 출력선을 배치하고 있는 배선층마다, 화소 출력선의 간격이 다를 (1) 내지 (4)의 어느 한 항에 기재된 고체 촬상 소자.
(10) 화소 출력선을, 콘택트를 통하여 다른 배선층의 사이를 교대로 전환하여 배선하고 있는 (1)에 기재된 고체 촬상 소자.
(11) 상기 복수의 화소 출력선 중, 이웃하는 화소 출력선의 배선층이 다르도록, 배선의 전환의 주기를 변화시키는 (10)에 기재된 고체 촬상 소자.
(12) 상기 복수의 화소 출력선 중, 플로팅 디퓨전의 배선에 가장 가까운 위치에 배치되는 화소 출력선과, 상기 플로팅 디퓨전의 배선과의 사이에, 실드용의 배선을 배치하고 있는 (3)에 기재된 고체 촬상 소자.
(13) 광전 변환 소자와, 상기 광전 변환 소자로부터의 신호의 판독에 이용하는 복수의 트랜지스터와, 각 트랜지스터를 구동하기 위한 배선으로 이루어지는 화소를 2차원 형상으로 복수 배열한 화소 어레이 블록을 가지며,
상기 화소 어레이 블록에서, 2차원 형상으로 배열된 복수의 화소의 1열마다 복수의 화소 출력선이 마련되고, 각 화소로부터의 상기 복수의 화소 출력선이 복수의 배선층에 나누어 배치되어 있는 고체 촬상 소자를 탑재한 촬상 장치.
100 : CMOS 이미지 센서 111 : 화소 어레이 블록
112 : 수직 구동 회로 114 : CDS 회로
115 : 수평 구동 회로 142, 142-1 내지 142-8 : 화소 출력선
220 : 화소 221 : 광전 변환 소자
222 : 전송용 트랜지스터 223 : 리셋용 트랜지스터
224 : 증폭용 트랜지스터 225 : 선택용 트랜지스터
226 : 플로팅 디퓨전 311-1 내지 311-3 : 더미용 배선
321 : 실드용 배선 331 : 실드용 배선
341-1, 341-2 : 콘택트 500 : 촬상 장치
502 : 고체 촬상 소자

Claims (13)

  1. 광전 변환 소자와, 상기 광전 변환 소자로부터의 신호의 판독에 이용하는 복수의 트랜지스터와, 각 트랜지스터를 구동하기 위한 배선으로 이루어지는 화소를 2차원 형상으로 복수 배열한 화소 어레이 블록을 가지며,
    상기 화소 어레이 블록에서, 2차원 형상으로 배열된 복수의 화소의 1열마다 복수의 화소 출력선이 마련되고, 각 화소로부터의 상기 복수의 화소 출력선이 복수의 배선층에 나누어 배치되어 있는 것을 특징으로 하는 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 복수의 화소 출력선 중, 이웃하는 화소 출력선을 다른 배선층에 배치하고 있는 것을 특징으로 하는 고체 촬상 소자.
  3. 제2항에 있어서,
    상기 복수의 화소 출력선 중, 이웃하는 화소 출력선을, 제1의 배선층과 제2의 배선층을 교대로 전환하여 배치하고 있는 것을 특징으로 하는 고체 촬상 소자.
  4. 제3항에 있어서,
    상기 복수의 화소 출력선 중, 플로팅 디퓨전의 배선에 가장 가까운 위치에 배치되는 화소 출력선을, 상기 플로팅 디퓨전의 배선층과 다른 배선층에 배치하고 있는 것을 특징으로 하는 고체 촬상 소자.
  5. 제1항에 있어서,
    상기 복수의 화소 출력선이 배치되는 제1의 배선층과 제2의 배선층의 사이에, 다른 배선층이 끼여지는 구조를 갖고 있는 것을 특징으로 하는 고체 촬상 소자.
  6. 제5항에 있어서,
    상기 다른 배선층에는, 실드용의 배선을 배치하고 있는 것을 특징으로 하는 고체 촬상 소자.
  7. 제1항에 있어서,
    전원 또는 그라운드 배선과 화소 출력선을, 수직 방향 또는 수평 방향으로 동일 방향이 되도록 제1의 배선층에 배치함과 함께, 화소 출력선을 배치하지 않은 제2의 배선층에 배치된 소정의 배선과 직각이 되는 방향으로 배치하고 있는 것을 특징으로 하는 고체 촬상 소자.
  8. 제1항에 있어서,
    각 화소 출력선의 부하 용량을 정돈하기 위해, 다른 배선층에 배치된 화소 출력선의 주변에 더미용의 배선을 배치하고 있는 것을 특징으로 하는 고체 촬상 소자.
  9. 제1항에 있어서,
    화소 출력선을 배치하고 있는 배선층마다, 화소 출력선의 간격이 다른 것을 특징으로 하는 고체 촬상 소자.
  10. 제1항에 있어서,
    화소 출력선을, 콘택트를 통하여 다른 배선층의 사이를 교대로 전환하여 배선하고 있는 것을 특징으로 하는 고체 촬상 소자.
  11. 제10항에 있어서,
    상기 복수의 화소 출력선 중, 이웃하는 화소 출력선의 배선층이 다르도록, 배선의 전환의 주기를 변화시키는 것을 특징으로 하는 고체 촬상 소자.
  12. 제3항에 있어서,
    상기 복수의 화소 출력선 중, 플로팅 디퓨전의 배선에 가장 가까운 위치에 배치되는 화소 출력선과, 상기 플로팅 디퓨전의 배선과의 사이에, 실드용의 배선을 배치하고 있는 것을 특징으로 하는 고체 촬상 소자.
  13. 광전 변환 소자와, 상기 광전 변환 소자로부터의 신호의 판독에 이용하는 복수의 트랜지스터와, 각 트랜지스터를 구동하기 위한 배선으로 이루어지는 화소를 2차원 형상으로 복수 배열한 화소 어레이 블록을 가지며,
    상기 화소 어레이 블록에서, 2차원 형상으로 배열된 복수의 화소의 1열마다 복수의 화소 출력선이 마련되고, 각 화소로부터의 상기 복수의 화소 출력선이 복수의 배선층에 나누어 배치되어 있는 고체 촬상 소자를 탑재한 것을 특징으로 하는 촬상 장치.
KR1020167020411A 2014-03-26 2015-03-13 고체 촬상 소자 및 촬상 장치 KR102389417B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014064007A JP2015185823A (ja) 2014-03-26 2014-03-26 固体撮像素子、及び、撮像装置
JPJP-P-2014-064007 2014-03-26
PCT/JP2015/057528 WO2015146642A1 (ja) 2014-03-26 2015-03-13 固体撮像素子、及び、撮像装置

Publications (2)

Publication Number Publication Date
KR20160137953A true KR20160137953A (ko) 2016-12-02
KR102389417B1 KR102389417B1 (ko) 2022-04-22

Family

ID=54195165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167020411A KR102389417B1 (ko) 2014-03-26 2015-03-13 고체 촬상 소자 및 촬상 장치

Country Status (5)

Country Link
US (1) US10658404B2 (ko)
JP (1) JP2015185823A (ko)
KR (1) KR102389417B1 (ko)
CN (1) CN106068562B (ko)
WO (1) WO2015146642A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109076180B (zh) * 2016-02-29 2021-12-07 株式会社尼康 摄像元件及摄像装置
JP6813971B2 (ja) 2016-07-07 2021-01-13 キヤノン株式会社 光電変換装置及び撮像システム
CN106157891B (zh) * 2016-08-15 2018-10-12 京东方科技集团股份有限公司 一种纹路识别显示装置
JP2018046088A (ja) * 2016-09-13 2018-03-22 セイコーエプソン株式会社 固体撮像装置及び電子機器
JP6949557B2 (ja) 2017-05-25 2021-10-13 キヤノン株式会社 撮像装置、撮像システム、移動体
IT201700066147A1 (it) * 2017-06-14 2018-12-14 Eye Tech S R L Circuito per il controllo della carica dei pixels in dispositivi di acquisizione di immagini digitali
JP2020004888A (ja) * 2018-06-29 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、及び、電子機器
JP2021176154A (ja) * 2018-07-18 2021-11-04 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
CN110110659A (zh) * 2019-05-07 2019-08-09 京东方科技集团股份有限公司 阵列基板及显示装置
US11218659B2 (en) * 2019-12-09 2022-01-04 Omnivision Technologies, Inc. Image sensor with voltage supply grid clamping
JP2022119376A (ja) * 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、光電変換システム、移動体、半導体基板
US11619857B2 (en) 2021-05-25 2023-04-04 Apple Inc. Electrically-tunable optical filter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228956A (ja) * 2004-02-13 2005-08-25 Canon Inc 固体撮像装置および撮像システム
JP2006100307A (ja) * 2004-09-28 2006-04-13 Renesas Technology Corp ダミー配線を配置した半導体装置とダミーパターンの作成方法
JP2006270292A (ja) * 2005-03-23 2006-10-05 Sony Corp 物理量分布検知装置並びに物理情報取得方法および物理情報取得装置
JP2011114843A (ja) * 2009-11-30 2011-06-09 Toshiba Corp 固体撮像装置
JP2013041915A (ja) 2011-08-12 2013-02-28 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2013168634A (ja) * 2012-01-18 2013-08-29 Canon Inc 固体撮像装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113625A (ja) * 1990-09-03 1992-04-15 Mitsubishi Electric Corp 半導体装置の金属配線構造
JPH1093032A (ja) * 1996-09-10 1998-04-10 Hitachi Ltd 半導体装置
JP4113625B2 (ja) * 1998-10-28 2008-07-09 第一電子工業株式会社 電気コネクタの取付け部
JP2003282735A (ja) * 2002-03-27 2003-10-03 Sanyo Electric Co Ltd 半導体装置
JP2004119457A (ja) * 2002-09-24 2004-04-15 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4337779B2 (ja) * 2004-07-01 2009-09-30 ソニー株式会社 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置
JP4992352B2 (ja) * 2006-09-11 2012-08-08 ソニー株式会社 固体撮像装置
US8262900B2 (en) * 2006-12-14 2012-09-11 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale FET arrays
US7488928B2 (en) * 2007-04-20 2009-02-10 Alexander Krymski Image sensor circuits and methods with multiple readout lines per column of pixel circuits
JP5106092B2 (ja) * 2007-12-26 2012-12-26 パナソニック株式会社 固体撮像装置およびカメラ
JP5198150B2 (ja) * 2008-05-29 2013-05-15 株式会社東芝 固体撮像装置
JP2010010896A (ja) * 2008-06-25 2010-01-14 Panasonic Corp 固体撮像装置
JP5250474B2 (ja) * 2009-04-28 2013-07-31 パナソニック株式会社 固体撮像装置
JP5233828B2 (ja) * 2009-05-11 2013-07-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5463210B2 (ja) * 2010-06-07 2014-04-09 富士フイルム株式会社 内視鏡システム
JP5533292B2 (ja) * 2010-06-08 2014-06-25 ソニー株式会社 固体撮像素子およびその駆動方法、カメラシステム
JP2011259305A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 固体撮像装置
JP5500007B2 (ja) * 2010-09-03 2014-05-21 ソニー株式会社 固体撮像素子およびカメラシステム
JP2012249134A (ja) * 2011-05-30 2012-12-13 Sony Corp 固体撮像素子およびその駆動方法、カメラシステム
US9420208B2 (en) * 2012-07-13 2016-08-16 Canon Kabushiki Kaisha Driving method for image pickup apparatus and driving method for image pickup system
US8969775B2 (en) * 2013-02-28 2015-03-03 Omnivision Technologies, Inc. High dynamic range pixel having a plurality of amplifier transistors
JP5851070B2 (ja) * 2013-03-27 2016-02-03 富士フイルム株式会社 レンズ交換式デジタルカメラ
JP2015056876A (ja) * 2013-09-13 2015-03-23 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
US9373655B2 (en) * 2014-01-21 2016-06-21 Sony Corporation Imaging device and electronic apparatus
KR102171387B1 (ko) * 2014-03-06 2020-10-28 삼성전자주식회사 포화 픽셀 데이터의 보정 방법 및 이를 이용한 이미지 데이터의 프로세싱 방법
US9686485B2 (en) * 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
JP6418839B2 (ja) * 2014-08-04 2018-11-07 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228956A (ja) * 2004-02-13 2005-08-25 Canon Inc 固体撮像装置および撮像システム
JP2006100307A (ja) * 2004-09-28 2006-04-13 Renesas Technology Corp ダミー配線を配置した半導体装置とダミーパターンの作成方法
JP2006270292A (ja) * 2005-03-23 2006-10-05 Sony Corp 物理量分布検知装置並びに物理情報取得方法および物理情報取得装置
JP2011114843A (ja) * 2009-11-30 2011-06-09 Toshiba Corp 固体撮像装置
JP2013041915A (ja) 2011-08-12 2013-02-28 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2013168634A (ja) * 2012-01-18 2013-08-29 Canon Inc 固体撮像装置

Also Published As

Publication number Publication date
KR102389417B1 (ko) 2022-04-22
US20170125464A1 (en) 2017-05-04
WO2015146642A1 (ja) 2015-10-01
US10658404B2 (en) 2020-05-19
JP2015185823A (ja) 2015-10-22
CN106068562B (zh) 2020-04-14
CN106068562A (zh) 2016-11-02

Similar Documents

Publication Publication Date Title
KR102389417B1 (ko) 고체 촬상 소자 및 촬상 장치
US10129444B2 (en) Solid-state imaging element and camera system
JP6619631B2 (ja) 固体撮像装置および撮像システム
KR101207136B1 (ko) 물리 정보 취득 방법, 물리 정보 취득 장치 및 반도체 장치
US8023025B2 (en) Photoelectric conversion apparatus and image pickup system using the same
KR102553988B1 (ko) 고체 촬상 소자 및 촬상 장치
WO2015194390A1 (ja) 固体撮像装置および電子機器
JP4479736B2 (ja) 撮像装置およびカメラ
JP6351423B2 (ja) 撮像装置及び撮像システム
JP6413401B2 (ja) 固体撮像素子
JP7026335B2 (ja) 撮像装置
US9906747B2 (en) Solid-state imaging device and imaging system having a plurality of unit pixel regions
US9153617B2 (en) Imaging apparatus, and imaging system
JP2016019137A (ja) 固体撮像装置及びその駆動方法
CN110099228B (zh) 包括具有锯齿形排列的像素块的像素阵列的图像传感器
JP6195728B2 (ja) 固体撮像素子および撮像装置
KR102467846B1 (ko) 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
JP6256054B2 (ja) 固体撮像素子及び撮像装置
JP2020005131A (ja) 固体撮像素子及び撮像システム
JP7160129B2 (ja) 撮像素子および撮像装置
JP2017108275A (ja) 固体撮像装置、固体撮像装置の制御方法、および撮像システム
JP2021106360A (ja) 撮像装置および撮像装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant