JP2020004888A - 撮像素子、撮像装置、及び、電子機器 - Google Patents

撮像素子、撮像装置、及び、電子機器 Download PDF

Info

Publication number
JP2020004888A
JP2020004888A JP2018124044A JP2018124044A JP2020004888A JP 2020004888 A JP2020004888 A JP 2020004888A JP 2018124044 A JP2018124044 A JP 2018124044A JP 2018124044 A JP2018124044 A JP 2018124044A JP 2020004888 A JP2020004888 A JP 2020004888A
Authority
JP
Japan
Prior art keywords
vertical signal
pixel
wiring layer
signal line
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018124044A
Other languages
English (en)
Inventor
隆史 森川
Takashi Morikawa
隆史 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018124044A priority Critical patent/JP2020004888A/ja
Priority to PCT/JP2019/019102 priority patent/WO2020003783A1/ja
Priority to US17/250,240 priority patent/US12081893B2/en
Publication of JP2020004888A publication Critical patent/JP2020004888A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】複数の配線層において垂直信号線の正射影が重なるように配置されていても、垂直信号線と画素とを支障なく電気的に接続することができる撮像素子を提供する。【解決手段】撮像素子は、画素が行列状に配列された画素アレイ部と、画素列単位で設けられた複数の垂直信号線とを含んでおり、画素列単位で設けられた複数の垂直信号線は、画素上に積層された複数の配線層に配置されていると共に、複数の配線層に対する垂直信号線の正射影が重なるように配置されており、配線層には、画素に対応する垂直信号線を画素に接続するための接続部が設けられており、画素の信号は、接続部を経由して垂直信号線から取り出される。【選択図】 図６

Description

本開示は、撮像素子、撮像装置、及び、電子機器に関する。
撮像機能を備えた電子機器にあっては、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサなどの撮像素子を備えた撮像装置が使用されている。撮像素子は、フォトダイオード（Photo Diode：ＰＤ）などから成る光電変換部、光電変換された電荷が転送される浮遊拡散領域（Floating Diffusion region：ＦＤ）、及び、複数のトランジスタなどが組み合わされて成る画素を有している。そして、二次元マトリクス状に配置された複数の画素から出力される信号に基づいて画像が構築される。画素から出力される信号は、例えば、画素列ごとに配置された複数のＡ／Ｄ（Analog to Digital）変換器によって並列的にＡ／Ｄ変換され、デジタル信号として出力される。
近年、例えばハイエンドの表示装置にあっては１２０ｆｐｓといったフレームレートが一般的なものとなっている。また、スーパースロー機能を実現するため、撮像素子においても、９６０ｆｐｓなどといった高フレームレートでの撮像が可能なものが要求されている。高フレームレートで撮像を行うことで所謂フォーカルプレーン歪も低減されるので、高速に動く被写体を静止画として撮影することが求められるスポーツシーンの撮像においても、高フレームレートでの撮像の要求が高まっている。このため、画素からの信号を読み出すための垂直信号線を、各画素列に対して複数配置するといったことが行われている（例えば、特許文献１、非特許文献１を参照）。また、各画素列に多数の垂直信号線を配列するために、画素上に積層された複数の配線層のそれぞれに垂直信号線を配置するといったことも提案されている（例えば、非特許文献１を参照）。
特開２０１０−２４５９５５号公報
A 1/1.7-inch 20Mpixel Back-illuminated stacked CMOS image sensor for new imaging applications, 2015 IEEE International Solid-State Circuits Conference - (ISSCC) Digest of Technical Papers
画素上に積層された複数の配線層のそれぞれに垂直信号線を配置するといった構成にあっては、通常、配線層に設けられたビア（Ｖｉａ）を介して、垂直信号線と画素とが接続される。デザインルールに従って垂直信号線やビアを配置するといった場合、各垂直信号線にビアを接続する必要があるため、複数の配線層において垂直信号線の正射影が重なるように配置するといったことはできない。しかしながら、垂直信号線の本数を増やして高フレームレート化を図るためには、複数の配線層において垂直信号線の正射影が重なるように配置されていても、垂直信号線と画素とを支障なく電気的に接続することができることが好ましい。
そこで、本開示は、複数の配線層において垂直信号線の正射影が重なるように配置されていても、垂直信号線と画素とを支障なく電気的に接続することができる撮像素子、係る撮像素子を備えた撮像装置、及び、係る撮像装置を備えた電子機器を提供することを目的とする。
上記の目的を達成するための本開示に係る撮像素子は、
画素が行列状に配列された画素アレイ部と、
画素列単位で設けられた複数の垂直信号線と、
を含んでおり、
画素列単位で設けられた複数の垂直信号線は、画素上に積層された複数の配線層に配置されていると共に、複数の配線層に対する垂直信号線の正射影が重なるように配置されており、
配線層には、画素に対応する垂直信号線を画素に接続するための接続部が設けられており、
画素の信号は、接続部を経由して垂直信号線から取り出される、
撮像素子である。
上記の目的を達成するための本開示に係る撮像装置は、
画素が行列状に配列された画素アレイ部と、
画素列単位で設けられた複数の垂直信号線と、
を含んでおり、
画素列単位で設けられた複数の垂直信号線は、画素上に積層された複数の配線層に配置されていると共に、複数の配線層に対する垂直信号線の正射影が重なるように配置されており、
配線層には、画素に対応する垂直信号線を画素に接続するための接続部が設けられており、
画素の信号は、接続部を経由して垂直信号線から取り出される、
ように構成された撮像素子を有する、
撮像装置である。
上記の目的を達成するための本開示に係る電子機器は、
画素が行列状に配列された画素アレイ部と、
画素列単位で設けられた複数の垂直信号線と、
を含んでおり、
画素列単位で設けられた複数の垂直信号線は、画素上に積層された複数の配線層に配置されていると共に、複数の配線層に対する垂直信号線の正射影が重なるように配置されており、
配線層には、画素に対応する垂直信号線を画素に接続するための接続部が設けられており、
画素の信号は、接続部を経由して垂直信号線から取り出される、
ように構成された撮像素子を有する、
電子機器である。
本開示によれば、複数の配線層において垂直信号線の正射影が重なるように配置されていても、垂直信号線と画素とを支障なく電気的に接続することができる。従って、垂直信号線を効率的に増やすことができるので、撮像素子の高フレームレート化を図ることができる。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
図１は、撮像素子の構成例を説明するための模式図である。 図２は、撮像素子の画素の構成例を説明するための模式的な回路図である。 図３は、参考例の配線層における各種配線の構造を説明するための模式的な斜視図である。 図４は、参考例の配線層における各層の構造を説明するための模式的な斜視図である。 図５は、参考例の配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。 図６は、第１の実施形態に係る撮像素子に用いられる配線層における各種配線の構造を説明するための模式的な斜視図である。 図７は、第１の実施形態に係る撮像素子に用いられる配線層における各層の構造を説明するための模式的な斜視図である。 図８は、第１の実施形態に係る撮像素子に用いられる配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。 図９は、第１の実施形態に係る撮像素子に用いられる配線層における２層目の垂直信号線と画素との接続関係を説明するための模式的な斜視図である。 図１０Ａは、垂直信号線ＶＳＬ２１と画素との接続関係を説明するための模式的な端面図である。図１０Ｂは、垂直信号線ＶＳＬ２２と画素との接続関係を説明するための模式的な端面図である。 図１１Ａは、垂直信号線ＶＳＬ１１と画素との接続関係を説明するための模式的な端面図である。図１１Ｂは、垂直信号線ＶＳＬ１２と画素との接続関係を説明するための模式的な端面図である。 図１２は、第１変形例に係る配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。 図１３Ａは、垂直信号線ＶＳＬ１１と画素との接続関係を説明するための模式的な端面図である。図１３Ｂは、垂直信号線ＶＳＬ１２と画素との接続関係を説明するための模式的な端面図である。 図１４は、第２変形例に係る配線層における各層の構造を説明するための模式的な斜視図である。 図１５は、第２変形例に係る配線層における各層の構造を説明するための模式的な斜視図である。 図１６は、第２変形例に係る配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。 図１７は、第２変形例に係る３層目の配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。 図１８は、垂直信号線ＶＳＬ３１と画素との接続関係を説明するための模式的な端面図である。 図１９は、垂直信号線ＶＳＬ３２と画素との接続関係を説明するための模式的な端面図である。 図２０は、第３変形例に係る配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。 図２１は、第１の実施形態に係る撮像素子に用いられる配線層における層数と配線可能本数との関係を説明するための表である。 図２２は、第２の実施形態に係る撮像素子に用いられる配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。 図２３は、第２の実施形態に係る撮像素子に用いられる配線層における各層の構造を説明するための模式的な斜視図である。 図２４は、第２の実施形態に係る撮像素子に用いられる配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。 図２５は、図２２において示された垂直信号線ＶＳＬ３１と画素との接続関係を説明するための模式的な端面図である。 図２６は、配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。 図２７は、図２６において示された垂直信号線ＶＳＬ２１と画素との接続関係を説明するための模式的な端面図である。 図２８は、配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。 図２９は、図２８において示された垂直信号線ＶＳＬ１１と画素との接続関係を説明するための模式的な端面図である。 図３０は、第２の実施形態に係る撮像素子に用いられる配線層における層数と配線可能本数との関係を説明するための表である。 図３１は、第３の実施形態に係る撮像素子に用いられる配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。 図３２は、第３の実施形態に係る撮像素子に用いられる配線層における各層の構造を説明するための模式的な端面図である。 図３３は、第４の実施形態に係る撮像素子に用いられる配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。 図３４は、第４の実施形態に係る撮像素子に用いられる配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。 図３５は、第４の実施形態に係る撮像素子に用いられる配線層における層数と配線可能本数との関係を説明するための表である。 図３６は、第５の実施形態に係る撮像素子に用いられる配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。 図３７は、図３６において示された垂直走査線ＶＳＬ２１と画素との接続関係を説明するための模式的な端面図である。 図３８は、第５の実施形態に係る撮像素子に用いられる配線層における層数と配線可能本数との関係を説明するための表である。 図３９は、第６の実施形態に係る撮像素子に用いられる配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。 図４０は、図３９に引き続き、第６の実施形態に係る撮像素子に用いられる配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。 図４１は、車両制御システムの概略的な構成の一例を示すブロック図である。 図４２は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係る、撮像素子、撮像装置、及び、電子機器、全般に関する説明
２．第１の実施形態
３．第２の実施形態
４．第３の実施形態
５．第４の実施形態
６．第５の実施形態
７．第６の実施形態
８．応用例
８．本開示の構成
［本開示に係る、撮像素子、撮像装置、及び、電子機器、全般に関する説明］
本開示に係る撮像素子、本開示に係る撮像装置に用いられる撮像素子、並びに、本開示に係る電子機器に用いられる撮像素子（以下、これらを単に、本開示に係る撮像素子と呼ぶ場合がある）にあっては、
配線層には、接続部として、垂直信号線に接続されるビアが設けられており、
画素の信号は、ビアを経由して垂直信号線から取り出される、
請構成とすることができる。
上述した好ましい構成の本開示に係る撮像素子にあっては、
積層された複数の配線層のうちの一部の配線層には、接続部として、垂直信号線が延びる方向と直交する方向に延びる中継線が、画素ごとに配置されており、
画素の信号は、ビアと中継線とを経由して垂直信号線から取り出される、
構成とすることができる。
この場合において、
積層された複数の配線層のうち画素に隣接する配線層には、接続部として、垂直信号線が延びる方向と直交する方向に延びる中継線が、画素に接続された状態で画素ごとに配置されている、
構成とすることができる。
ここで、積層された複数の配線層のうち画素に隣接する配線層において、
中継線は、接続に関係し得る範囲の垂直信号線のみを横切るように配置されている、
構成とすることができる。更には、
接続に関係し得ない範囲の垂直信号線のみを横切るように配置された、中継線と同一線上に延在し、所定の固定電圧が印加されるシールド配線を更に備えている、
構成とすることができる。
あるいは又、上述した好ましい構成の本開示に係る撮像素子にあっては、
中継線が配置された配線層は、中継線が配置された配線層に隣接して積層された上層側の配線層および下層側の配線層のうち、一方の配線層における垂直信号線の接続用として設けられている、
構成とすることができる。
あるいは又、上述した好ましい構成の本開示に係る撮像素子にあっては、
中継線が配置された配線層は、中継線が配置された配線層に隣接して積層された上層側の配線層および下層側の配線層における垂直信号線との接続用として設けられている、
構成とすることができる。
この場合において、
上層側の配線層と下層側の配線層とにおける垂直信号線は、配線層に対する垂直信号線の正射影が重ならないように配置されている、
構成とすることができる。
あるいは又、本開示に係る撮像素子にあっては、
垂直信号線は、画素への接続に関与しないビアの部分を迂回するように配置されている、
構成とすることができる。
この場合において、
それぞれ隣接して積層された二つの配線層における垂直信号線は、配線層に対する垂直信号線の正射影が重ならないように配置されている、
構成とすることができる。
表面照射型の撮像素子は配線層側から光が入射する構成であるので、光路を確保するために各種配線の配置が制限されるといった問題があった。これに対し、裏面照射型の撮像素子にあっては、光路を確保するといった制限がない。従って、垂直信号線の本数を増やすといった観点からは、撮像素子を裏面照射型として構成することが好ましい。
配線層は、例えば、絶縁材料層を形成した後に開口などを適宜形成し、次いで、全面に導電材料を成膜した後に適宜パターニングを施すなどといった方法によって形成することができる。絶縁材料層は、例えば、ＳｉＯX系材料（シリコン系酸化膜を構成する材料）、ＳｉＮ、ＳｉＯＮ、ＳｉＯＣ、ＳｉＯＦ、ＳｉＣＮ、有機ＳＯＧを用いて形成することができる。また、導電材料として、例えば、銅、銅合金、アルミニウムを用いることができる。配線層は、各種化学的気相成長法や各種物理的気相成長法等の公知の方法と、リソグラフィ技術とエッチング技術との組合せや、リフトオフ法、メッキ法とダマシン法の組み合わせなどの公知の方法とを用いて構成することができる。
画素アレイ部は、例えばシリコンなどから成る半導体基板に形成することができる。画素は、光電変換部と光電変換部を駆動する各種回路から構成することができる。画素の構成は特に限定するものではなく、例えば、浮遊拡散領域蓄積型の構成であってもよいし、メモリ蓄積型の構成であってもよい。また、画素アレイ部を駆動するための各種回路は、画素アレイ部と一体であってもよいし、別体であってもよい。例えば、各種回路の一部が画素アレイ部と別体として構成されていてもよい。
また、本開示に係る撮像素子を備えた撮像装置として、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置を例示することができる。また、本開示に係る撮像素子を備えた電子機器として、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器を例示することができる。
［第１の実施形態］
第１の実施形態は、本開示に係る、撮像素子、撮像装置、及び、電子機器に関する。
図１は、本開示が適用される撮像素子としてのＣＭＯＳイメージセンサの構成を説明するための模式図である。
図１に示すように、撮像素子１は、
画素１１が行列状に配列された画素アレイ部１０と、画素列単位で設けられた複数の垂直信号線ＶＳＬと、画素アレイ部１０を駆動するための、垂直駆動回路２０、水平駆動回路３０、信号処理部４０を備えている。これらの動作は、図示せぬ制御回路によって制御される。
後述する図６などを参照して後ほど詳しく説明するが、画素列単位で設けられた複数の垂直信号線ＶＳＬは、画素１１上に積層された複数の配線層に配置されている。以下の説明において、最も画素側の１層目の配線層を符号ＷＬＡ１、２層目の配線層を符号ＷＬＡ２を用いて表す。３層目以降においても同様である。
画素アレイ部１０は、光電変換部と光電変換された電荷が転送される浮遊拡散領域とを有する画素１１がマトリクス状に配列されて成る。各画素１１は、行ごとに、制御線ＨＳＬを介して垂直駆動回路２０に接続される。また、各画素１１は、列ごとに、垂直信号線ＶＳＬを介して、水平駆動回路３０に接続される。
画素アレイ部１０には、撮像対象からの光が入射する。画素１１は、受光する光の光量に応じたレベルの画素信号を出力する。画素信号によって、被写体の画像が構成される。
画素１１は、フォトダイオードなどから成る光電変換部、光電変換部からの電荷が転送される浮遊拡散領域、及び、画素１１を駆動するためのトランジスタから構成される。例えば、これらの構成要素が、ｎ型の半導体基板に設けられたｐ型ウェル内に形成されている構成とすることができる。
垂直駆動回路２０は、画素アレイ部１０の画素１１を行ごとに順次駆動するための駆動信号を、制御線ＨＳＬを介して画素１１に供給する。尚、図示の都合上、図１では画素行ごとに１本の制御線ＨＳＬを示した。実際には、後述する図２に示すように、１つの画素行に対応して、複数種類の制御線が配される。
また、画素１１から出力される信号レベルやリセットレベルは、垂直信号線ＶＳＬを介して、水平駆動回路３０に送られる。複数の垂直信号線ＶＳＬのそれぞれは、画素列を構成する画素１１のうち、所定の関係にある画素群に対応して接続される。
水平駆動回路３０は、画素１１から出力される信号に基づいて２重サンプリング（Double Data Sampling：ＤＤＳ)を施した後、Ａ／Ｄ変換を行う。水平駆動回路３０は、例えば、垂直信号線ＶＳＬごとに並列的にＤＤＳ処理を行う構成とすることができる。そして、水平駆動回路３０から画素信号が信号処理部４０に出力される。
信号処理部４０は、例えば、水平駆動回路３０からの画素信号に対して種々の信号処理を施し、画像出力として生成する。信号処理部４０は、例えば、画素アレイ部１０が形成される半導体基板に一体として形成されていてもよいし、別の基板に設けられていてもよい。更には、信号処理部４０はＤＳＰやソフトウェアによる処理であってもよい。
垂直駆動回路２０は、シフトレジスタやアドレスデコーダなどの論理回路によって構成され、画素アレイ部１０の各画素１１を、全画素同時あるいは行単位で駆動する。例えば、画素１１のリセット、露光、電荷の転送は全画素同時で行い、読み出しは行単位で行うように駆動するといった構成とすることができる。
図２は、撮像素子の画素の構成例を説明するための模式的な回路図である。
画素１１は、
光電変換部ＰＤに所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域ＦＤに転送するための転送トランジスタ、
浮遊拡散領域ＦＤに所定の電圧を印加するためのリセットトランジスタ、
ゲート電極に浮遊拡散領域ＦＤの電圧が印加される増幅トランジスタ、及び、
増幅トランジスタと垂直信号線ＶＳＬとを接続するための選択トランジスタ、
といった５つのトランジスタ（それぞれ、符号ＯＦＧ，ＴＲＧ，ＲＳＴ，ＡＭＰ，ＳＥＬで表す）、フォトダイオードから成る光電変換部ＰＤ、及び、浮遊拡散領域ＦＤから構成されている。
光電変換部ＰＤの一端（アノード側）、及び、浮遊拡散領域ＦＤの一端には、一定の電圧（例えば接地電圧）が供給される。駆動電圧が供給される電源線と光電変換部ＰＤの他端（カソード側）とは、初期化トランジスタＯＦＧを介して接続されている。駆動電圧が供給される電源線と浮遊拡散領域ＦＤの他端とは、リセットトランジスタＲＳＴを介して接続されている。光電変換部ＰＤの他端と浮遊拡散領域ＦＤの他端とは、転送トランジスタＴＲＧを介して接続されている。
増幅トランジスタＡＭＰの一端は駆動電圧が供給される電源線に接続されている。増幅トランジスタＡＭＰの他端と垂直信号線ＶＳＬとは、選択トランジスタＳＥＬを介して接続されている。増幅トランジスタＡＭＰのゲート電極は、浮遊拡散領域ＦＤの他端に接続されている。
画素１１の基本的な動作について説明する。尚、ここでは、トランジスタＯＦＧ，ＴＲＧ，ＲＳＴ，ＳＥＬのゲート電極に接続される制御線を、それぞれ、制御線ＨＳＬ（ＯＦＧ）、制御線ＨＳＬ（ＴＲＧ）、制御線ＨＳＬ（ＲＳＴ）、制御線ＨＳＬ（ＳＥＬ）と表記する。
先ず、全行の制御線ＨＳＬ（ＯＦＧ）がハイレベルとされている状態（換言すれば、初期化トランジスタＯＦＧを介して電圧ＶDDが印加され光電変換部ＰＤがリセットされている状態）から、全行の制御線ＨＳＬ（ＯＦＧ）を一括してローレベルとする。これによって、全画素において露光が開始される。
そして、所定の露光期間が経過した後、全行の制御線ＨＳＬ（ＴＲＧ）を所定の期間ハイレベルとする。これによって、転送トランジスタＴＲＧが導通状態となって、光電変換された電荷が浮遊拡散領域ＦＤに転送され、保持される。
次いで、画素信号を読み出す。具体的には、読み出し対象となる行の制御線ＨＳＬ（ＳＥＬ）を、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに接続される。そして、その期間内に、制御線ＨＳＬ（ＲＳＴ）を一定期間ハイレベルとする。この動作によって、信号レベルとリセットレベルの読出しが行われる。
垂直信号線ＶＳＬを介して読み出される信号レベル、リセットレベルは、それぞれ、増幅トランジスタＡＭＰのゲート電圧によって制御される。水平駆動回路３０は、リセットレベルと信号レベルとの差分を求め、それを映像信号ＶOUTとする。
以上、画素１１の基本的な動作について説明した。尚、上述した画素の構成は一例であって、例えばＯＦＧが省略されている構成やトランジスタＳＥＬを複数備える構成など種々の構成をとり得る。
次いで、本開示の理解を助けるため、図３、図４、及び、図５を参照して参考例の配線層の構造について説明する。
図３は、参考例の配線層における各種配線の構造を説明するための模式的な斜視図である。図４は、参考例の配線層における各層の構造を説明するための模式的な斜視図である。図５は、参考例の配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。尚、各種配線などの位置関係を明瞭にするため、これらの図においては、配線層を構成する絶縁材料の図示を省略した。後述する他の図面においても同様である。
図３に示す例では、１つの画素列に対して、４本の垂直信号線ＶＳＬが配置されている。図４に示すように、４本の垂直信号線ＶＳＬのうち２本は２層目の配線層ＷＬＡ２に配置されており、残りの２本は３層目の配線層ＷＬＡ３に配置されている。最も画素側に位置する１層目の配線層ＷＬＡ１には、各画素１１に対応して設けられた、画素１１に接続された中継線ＣＬが配置されている。符号ＶＩＡは、配線層に設けられた接続用のビアを示す。
図３に示すように、垂直信号線ＶＳＬと中継線ＣＬとは、ビアによって接続される。垂直信号線ＶＳＬと中継線ＣＬとの間に他の配線層を含む場合には、当該配線層に設けられたビアも経由して接続される。
図５に示すように、２層目の垂直信号線ＶＳＬと３層目の垂直信号線ＶＳＬとは、正射影が重ならないように配置されている。この場合おいて、更に４層目の配線層を形成して垂直信号線ＶＳＬを増やそうとする場合、正射影が重なるように垂直信号線ＶＳＬを配置することはできない。なぜなら、４層目の垂直信号線ＶＳＬにもビアを接続する必要があるが、下層の垂直信号線ＶＳＬと電気的に独立した状態でビアを配置することができないためである。また、各種配線などの製造にあたっては、製造上必要とされる最小線幅と最小スペースを確保する必要がある。図４に示す例では、２層目の垂直信号線ＶＳＬとビアの間は最小スペース（符号ＭＰで表す）を確保するように配置されている。従って、隣接する垂直信号線ＶＳＬの間に更に垂直信号線ＶＳＬを配置するといったこともできない。
以上、参考例の配線層の構造について説明した。次いで、図を参照して、第１の実施形態に係る撮像素子に用いられる配線層の構造について説明する。
図６は、第１の実施形態に係る撮像素子に用いられる配線層における各種配線の構造を説明するための模式的な斜視図である。図７は、配線層における各層の構造を説明するための模式的な斜視図である。図８は、配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。
第１の実施形態に係る撮像素子に用いられる配線層にあっては、画素列単位で設けられた複数の垂直信号線ＶＳＬは、画素１１上に積層された複数の配線層に配置されている。図に示す例では、配線層は２層構成（ＷＬＡ１，ＷＬＡ２）であって、各層に２本の垂直信号線ＶＳＬが配置されている。
配線層には、接続部として、垂直信号線ＶＳＬに接続されるビアが設けられており、画素１１の信号は、ビアを経由して垂直信号線ＶＳＬから取り出される。配線層に設けられた接続部を構成するビアは、２本の垂直信号線ＶＳＬの間に配置されている。垂直信号線ＶＳＬと配線層に設けられたビアとは、垂直信号線ＶＳＬが伸びる方向と直交する方向に伸びる枝配線ＢＲによって接続されている。２層目の垂直信号線ＶＳＬに接続されたビアに対応して、１層目の配線層ＷＬＡ１にもビアが形成されている。
第１の実施形態にあっては、１層目に中継線を設けることなく、垂直信号線ＶＳＬと画素１１とを接続することができる。そして、図８に示すように、複数の配線層に対する垂直信号線ＶＳＬの正射影が重なるように配置することができる。
図９、図１０、及び、図１１を参照して、垂直信号線ＶＳＬと画素１１との接続関係について説明する。
図９は、２層目の垂直信号線と画素との接続関係を説明するための模式的な斜視図である。図１０Ａは、垂直信号線ＶＳＬ２１と画素との接続関係を説明するための模式的な端面図である。図１０Ｂは、垂直信号線ＶＳＬ２２と画素との接続関係を説明するための模式的な端面図である。尚、図において、１層目のビアを符号ＶＩＡ（１）で示し、２層目のビアを符号ＶＩＡ（２）で示す。
図９と図１０に示すように、２層目の垂直信号線ＶＳＬは、２層目の枝配線ＢＲと、１層目と２層目とに設けられたビアによって、対応する画素１１に接続される。
図１１Ａは、垂直信号線ＶＳＬ１１と画素との接続関係を説明するための模式的な端面図である。図１１Ｂは、垂直信号線ＶＳＬ１２と画素との接続関係を説明するための模式的な端面図である。
図１１に示すように、１層目の垂直信号線ＶＳＬは、１層目の枝配線ＢＲと、１層目に設けられたビアによって、対応する画素１１に接続される。
以上説明したように、第１の実施形態にあっては、複数の配線層に対する垂直信号線ＶＳＬの正射影が重なるように配置することができる。更には、１層目に中継線を設けることなく、垂直信号線ＶＳＬと画素１１とを接続することができる。
尚、ビアの配置の均一化などといった観点から、１層目の垂直信号線ＶＳＬの接続のために１層目に設けられたビアに対応して、２層目にもビアを設けるといった態様も考えられる。図１２は、そのような第１変形例に係る配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。図１３Ａは、垂直信号線ＶＳＬ１１と画素との接続関係を説明するための模式的な端面図である。図１３Ｂは、垂直信号線ＶＳＬ１２と画素との接続関係を説明するための模式的な端面図である。
第１の実施形態にあっては、積層する配線層の数を増やすことによって、制限なく垂直信号線を増やすことができる。以下、配線層を３層構成とした第２変形例について説明する。
図１４は、第２変形例に係る配線層における各層の構造を説明するための模式的な斜視図である。図１５は、配線層における各層の構造を説明するための模式的な斜視図である。図１６は、配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。
第２変形例は、図６ないし図８を参照して説明した構成に対して、更に、３層目の垂直信号線ＶＳＬ３１，ＶＳＬ３２などを加えたといった構成である。
図１７は、第２変形例に係る３層目の配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。図１８は、垂直信号線ＶＳＬ３１と画素との接続関係を説明するための模式的な端面図である。図１９は、垂直信号線ＶＳＬ３２と画素との接続関係を説明するための模式的な端面図である。
図１７ないし図１９に示すように、３層目の垂直信号線ＶＳＬは、３層目の枝配線ＢＲと、１層目と２層目と３層目とに設けられたビアによって、対応する画素１１に接続される。２層目と３層目の垂直信号線ＶＳＬと画素１１との接続関係は、図９ないし図１２を参照して説明した接続関係と同様であるので、説明を省略する。
以上、第２変形例について説明した。
図６ないし図１９に示した構成において、配線層に設けられた接続部を構成するビアは、２本の垂直信号線ＶＳＬの間に配置されている。従って、ビアが画素１１に接続される位置は、画素１１を問わず一定である。
各画素１１の画素回路の構成が一定である場合、垂直信号線ＶＳＬと接続される選択トランジスタが画素１１において占める位置も一定である。従って、ビアが画素１１に接続される位置は、画素１１を問わず一定であることが好ましい。図６ないし図１９に示した構成は、このような用途に適している。
一方、場合によっては、１つの浮遊拡散領域ＦＤを２つの画素で共有するなどといった構成も考えられる。このような共有画素列構成の場合、画素回路の構成が画素ごとに交互に変わる。従って、ビアが画素に接続される位置は、画素ごとに交互に変わるといった構成とすることが好ましい。このような用途に適した第３変形例について説明する。
図２０は、第３変形例に係る配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。
図に示すように、第３変形例において、ビアは２本の垂直信号線ＶＳＬの外側に配置されている。また、ビアが画素１１に接続される位置は、画素１１ごとに交互に配列されている。ビアと垂直信号線ＶＳＬとは枝配線ＢＲによって接続されている。
第３変形例においても、１層目の垂直信号線ＶＳＬは１層目の枝配線ＢＲと１層目に設けられたビアによって対応する画素１１に接続される。２層目の垂直信号線ＶＳＬは２層目の枝配線ＢＲと１層目と２層目とに設けられたビアによって対応する画素１１に接続される。３層目の垂直信号線ＶＳＬは３層目の枝配線ＢＲと１層目と２層目と３層目とに設けられたビアによって対応する画素１１に接続される。
上述した各種変形例を含む第１の実施形態にあっては、各層の垂直信号線の本数は基本的には２本に限定される。デザインルールの最小ピッチで各層に配置できる最大配線本数に対して、配線層の総数と垂直信号線の総本数の関係を図２１に示す。
［第２の実施形態］
第２の実施形態も、本開示に係る、撮像素子、撮像装置、及び、電子機器に関する。
第１の実施形態にあっては、配線層に配置する垂直信号線の本数に制限があった。第２の実施形態にあっては、配線層に３本以上の垂直信号線を配置することができる。
以下、図を参照して、第２の実施形態に係る撮像素子に用いられる配線層の構造について説明する。尚、第２の実施形態に係る撮像素子の構成例は、図１に示した構成例と同様であるので、説明を省略する。
図２２は、第２の実施形態に係る撮像素子に用いられる配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。図２３は、配線層における各層の構造を説明するための模式的な斜視図である。図２４は、配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。
第２の実施形態に係る撮像素子に用いられる配線層においても、画素列単位で設けられた複数の垂直信号線ＶＳＬは、画素１１上に積層された複数の配線層に配置されている。図に示す例では、配線層は５層構成であって、２層目ＷＬＡ２、３層目ＷＬＡ３、及び、５層目ＷＬＡ５のそれぞれに、３本の垂直信号線ＶＳＬが配置されている。図２４に示すように、複数の配線層に対する垂直信号線ＶＳＬの正射影は、すべて重なるように配置されている。
配線層には、接続部として、垂直信号線ＶＳＬに接続されるビアが設けられている。これに加えて、第２の実施形態にあっては、積層された複数の配線層のうちの一部の配線層（図に示す例では４層目と１層目）には、接続部として、垂直信号線ＶＳＬが延びる方向と直交する方向に延びる中継線が、画素１１ごとに配置されている。特に、積層された複数の配線層のうち画素１１に隣接する１層目の配線層ＷＬＡ１には、接続部として、垂直信号線ＶＳＬが延びる方向と直交する方向に延びる中継線が、画素１１に接続された状態で画素１１ごとに配置されている。
表記の都合上、１層目の配線層ＷＬＡ１に設けられた中継線を符号ＣＬで表し、それ以外の配線層に設けられた中継線を符号ＭＣＬで表す。後述する他の実施形態においても同様である。
次いで、垂直信号線ＶＳＬと画素１１との接続関係について説明する。
図２５は、図２２において示された垂直信号線ＶＳＬ３１と画素との接続関係を説明するための模式的な端面図である。
図に示すように、５層目の垂直信号線ＶＳＬ３１は、５層目に設けられたビアを介して４層目に設けられた中継線ＭＣＬの一端に接続される。そして、中継線ＭＣＬの他端は、４層目と３層目と２層目とに設けられたビアを介して１層目の中継線ＣＬに接続される。このように、５層目の垂直信号線ＶＳＬ３１は、ビアと中継線とを介して、対応する画素１１に接続される。５層目の他の垂直信号線ＶＳＬ３２，ＶＳＬ３３についても同様である。
図２６は、配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。図２７は、図２６において示された垂直信号線ＶＳＬ２１と画素との接続関係を説明するための模式的な端面図である。
図に示すように、３層目の垂直信号線ＶＳＬ２１は、４層目に設けられたビアを介して４層目に設けられた中継線ＭＣＬの一端に接続される。そして、中継線ＭＣＬの他端は、４層目と３層目と２層目とに設けられたビアを介して１層目の中継線ＣＬに接続される。このように、３層目の垂直信号線ＶＳＬ２１は、ビアと中継線とを介して、対応する画素１１に接続される。３層目の他の垂直信号線ＶＳＬ２２，ＶＳＬ２３についても同様である。
以上説明したように、中継線ＭＣＬが配置された４層目の配線層ＷＬＡ４は、中継線ＭＣＬが配置された配線層に隣接して積層された上層側（即ち５層目）の配線層ＷＬＡ５および下層側（即ち３層目）の配線層ＷＬＡ３における垂直信号線との接続用として設けられている。なお、場合によっては、中継線が配置された配線層は、中継線が配置された配線層に隣接して積層された上層側の配線層および下層側の配線層のうち、一方の配線層における垂直信号線の接続用として設けられている構成とすることもできる。
図２８は、配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。図２９は、図２８において示された垂直信号線ＶＳＬ１１と画素との接続関係を説明するための模式的な端面図である。
図に示すように、２層目の垂直信号線ＶＳＬ１１は、２層目に設けられたビアを介して１層目の中継線ＣＬに接続される。このように、２層目の垂直信号線ＶＳＬ１１は、ビアと中継線とを介して、対応する画素１１に接続される。３層目の他の垂直信号線ＶＳＬ１２，ＶＳＬ１３についても同様である。
第２の実施形態にあっては、一部の配線層に中継線を設けることが必要となるが、１つの配線層に２本以上の垂直信号線を配置することができる。デザインルールの最小ピッチで各層に配置できる最大配線本数に対して、配線層の総数と垂直信号線の総本数の関係を図３０に示す。
［第３の実施形態］
第３の実施形態も、本開示に係る、撮像素子、撮像装置、及び、電子機器に関する。
第２の実施形態において図２２ないし図２４に示す例では、垂直信号線が設けられている２層目、３層目、及び、５層目のすべてにおいて、垂直信号線の正射影が重なるように配置されている。
しかしながら、場合によっては、中継線が設けられた配線層の上層側の配線層と下層側の配線層とにおける垂直信号線については正射影が重ならないように配置することによって、配線間に生ずる容量を小さくするといった構成も考えられる。
以下、図を参照して、第３の実施形態に係る撮像素子に用いられる配線層の構造について説明する。尚、第３の実施形態に係る撮像素子の構成例も、図１に示した構成例と同様であるので、説明を省略する。
図３１は、第３の実施形態に係る撮像素子に用いられる配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。図３２は、配線層における各層の構造を説明するための模式的な端面図である。
第３の実施形態に係る撮像素子に用いられる配線層においても、画素列単位で設けられた複数の垂直信号線ＶＳＬは、画素１１上に積層された複数の配線層に配置されている。図に示す例では、配線層は７層構成であって、２層目、４層目、５層目、及び、７層目のそれぞれに、垂直信号線ＶＳＬが配置されている。
配線層には、接続部として、垂直信号線ＶＳＬに接続されるビアが設けられている。これに加えて、第３の実施形態にあっては、積層された複数の配線層のうちの一部の配線層（図に示す例では６層目ＷＬＡ６と３層目ＷＬＡ３と１層目ＷＬＡ１）には、接続部として、垂直信号線ＶＳＬが延びる方向と直交する方向に延びる中継線が、画素１１ごとに配置されている。特に、積層された複数の配線層のうち画素１１に隣接する１層目の配線層には、接続部として、垂直信号線ＶＳＬが延びる方向と直交する方向に延びる中継線が、画素１１に接続された状態で画素１１ごとに配置されている。
中継線が配置された６層目と３層目の配線層は、中継線が配置された配線層に隣接して積層された上層側の配線層および下層側の配線層における垂直信号線ＶＳＬとの接続用として設けられている。そして、上層側の配線層と下層側の配線層とにおける垂直信号線ＶＳＬは、配線層に対する垂直信号線ＶＳＬの正射影が重ならないように配置されている。
そして、２層目と５層目とに設けられた垂直信号線ＶＳＬは、正射影が重なるように配置されている。また、４層目と７層目とに設けられた垂直信号線ＶＳＬは、正射影が重なるように配置されている。このように、第３の実施形態にあっては、配線層の垂直信号線を正射影が重なるように配置でき、且つ、配線間に生ずる容量を小さくすることができる。
［第４の実施形態］
第４の実施形態も、本開示に係る、撮像素子、撮像装置、及び、電子機器に関する。
第２の実施形態や第３の実施形態にあっては、複数の配線層に中継線を設ける必要がある。しかしながら、配線層に配置される垂直信号線の間隔に余裕がある場合、ビアを避けるように配線を迂回することによって、中継線を設ける配線層の数を削減するといったことができる。
図３３は、第４の実施形態に係る撮像素子に用いられる配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。図３４は、配線層における積層状態の正射影と各層の構造との関係を説明するための模式的な平面図である。
第４の実施形態に係る撮像素子に用いられる配線層においても、画素列単位で設けられた複数の垂直信号線ＶＳＬは、画素１１上に積層された複数の配線層に配置されている。図に示す例では、配線層は３層構成であって、２層目ＷＬＡ２と３層目ＷＬＡ３のそれぞれに、垂直信号線ＶＳＬが配置されている。図３４に示すように、複数の配線層に対する垂直信号線ＶＳＬの正射影は重なるように配置されている。
配線層には、接続部として、垂直信号線ＶＳＬに接続されるビアが設けられている。これに加えて、第４の実施形態にあっては、積層された複数の配線層のうち画素１１に隣接する１層目の配線層には、接続部として、垂直信号線ＶＳＬが延びる方向と直交する方向に延びる中継線ＣＬが、画素１１に接続された状態で画素１１ごとに配置されている。
図に示すように、３層目の垂直信号線ＶＳＬ２１は、３層目と４層目とに設けられたビアを介して１層目の中継線ＣＬに接続される。このように、３層目の垂直信号線ＶＳＬ２１は、ビアと中継線とを介して、対応する画素１１に接続される。３層目の他の垂直信号線ＶＳＬ２２についても同様である。
３層目の垂直信号線ＶＳＬ２１の接続に関与する２層目のビアは、２層目の垂直信号線ＶＳＬ１１と画素１１への接続には関与しない。同様に、３層目の垂直信号線ＶＳＬ２２の接続に関与する２層目のビアは、２層目の垂直信号線ＶＳＬ１２と画素１１への接続には関与しない。従って、図５に示すように、垂直信号線ＶＳＬ１１，ＶＳＬ１２は、画素１１への接続に関与しないビアの部分を迂回するように配置されている。符号ＤＥＴは、垂直信号線ＶＳＬの迂回部を示す。
以上、配線層が３層構成の例について説明したが、第４の実施形態にあっては、積層する配線層の数を増やすことによって、制限なく垂直信号線を増やすことができる。また、場合によっては、隣接する配線層とでは垂直信号線の正射影が重ならないようにすることによって容量の低減を図るといった構成とすることもできる。
第４の実施形態にあっては、垂直信号線に迂回部を設けることが必要となるが、中継線を設ける配線層の数を削減するといったことができる。デザインルールの最小ピッチで各層に配置できる最大配線本数に対して、配線層の総数と垂直信号線の総本数の関係を図３５に示す。
［第５の実施形態］
第５の実施形態も、本開示に係る、撮像素子、撮像装置、及び、電子機器に関する。
上述した第１の実施形態から第４の実施形態を適宜組み合わせるといったことも可能である。第５の実施形態として、第１の実施形態と第２の実施形態とを組み合わせた形態について説明する。
図３６は、第５の実施形態に係る撮像素子に用いられる配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。図３７は、図３６において示された垂直走査線ＶＳＬ２１と画素との接続関係を説明するための模式的な端面図である。
第５の実施形態に係る撮像素子に用いられる配線層においても、画素列単位で設けられた複数の垂直信号線ＶＳＬは、画素１１上に積層された複数の配線層に配置されている。図に示す例では、配線層は３層構成であって、２層目ＷＬＡ２と３層目ＷＬＡ３のそれぞれに、垂直信号線ＶＳＬが配置されている。また、配線層に対する垂直信号線ＶＳＬの正射影は重なるように配置されている。
配線層には、接続部として、垂直信号線ＶＳＬに接続されるビアが設けられている。これに加えて、第５の実施形態にあっては、積層された複数の配線層のうち画素１１に隣接する１層目の配線層には、接続部として、垂直信号線ＶＳＬが延びる方向と直交する方向に延びる中継線ＣＬが、画素１１に接続された状態で画素１１ごとに配置されている。
図に示すように、３層目の垂直信号線ＶＳＬ２１は、３層目の枝配線ＢＲと、２層目と３層目とに設けられたビアによって、中継線ＣＬに接続される。３層目の他の垂直信号線ＶＳＬ２２，ＶＳＬ２３，ＶＳＬ２４についても同様である。
尚、図は省略するが、２層目の垂直信号線ＶＳＬ１１，ＶＳＬ１２，ＶＳＬ１３，ＶＳＬ１４は、２層目の枝配線ＢＲと、２層目とに設けられたビアによって、中継線ＣＬに接続される。
第５の実施形態にあっては、配線層に配置する垂直信号線の数を増やすことができ、また、中継線を設ける配線層の数を削減するといったことができる。デザインルールの最小ピッチで各層に配置できる最大配線本数に対して、配線層の総数と垂直信号線の総本数の関係を図３８に示す。
［第６の実施形態］
第６の実施形態も、本開示に係る、撮像素子、撮像装置、及び、電子機器に関する。
第２の実施形態ないし第５の実施形態にあっては、画素に隣接する１層目の配線層に、垂直信号線が延びる方向と直交する方向に延びる中継線ＣＬが、画素に接続された状態で画素ごとに配置されていた。
これらの例において、中継線ＣＬは、複数の垂直信号線全てを横切るような長さで配置されていた。しかしながら、この構成では、中継線ＣＬと垂直信号線ＶＳＬとの間の寄生容量が大きくなり、画素信号のセトリング時間を長くする要因となり得る。
そこで、第６の実施形態にあっては、積層された複数の配線層のうち画素に隣接する配線層において、中継線は、接続に関係し得る範囲の垂直信号線ＶＳＬのみを横切るように配置されている構成とした。更に、接続に関係し得ない範囲の垂直信号線ＶＳＬのみを横切るように配置された、中継線と同一線上に延在し、所定の固定電圧が印加されるシールド配線を更に備えている構成とした。シールド配線を設けることによって、ノイズの抑制効果も高めることができる。
ここでは、第５の実施形態の変形例として、第６の実施形態を説明する。
図３９は、第６の実施形態に係る撮像素子に用いられる配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。図４０は、図３９に引き続き、配線層における垂直信号線と画素との接続関係を説明するための模式的な斜視図である。
図３９は、図３７において示す垂直信号線ＶＳＬ１１，ＶＳＬ１２，ＶＳＬ２１，ＶＳＬ２２が接続され得る範囲の接続関係を示している。中継線ＣＬは、上述した４本の垂直信号線のみを横切るように配置されている。上述した４本の信号線が順次画素１１に接続されるとすれば、連続する４つの画素１１において中継線ＣＬの形状は同じとなる。符号ＳＬＤは、中継線ＣＬと同一線上に延在し、所定の固定電圧が印加されるシールド配線を示す。
また、図４０は、図３７において示す垂直信号線ＶＳＬ１３，ＶＳＬ１４，ＶＳＬ２３，ＶＳＬ２４が接続され得る範囲の接続関係を示している。中継線ＣＬは、上述した４本の垂直信号線のみを横切るように配置されている。上述した４本の信号線が順次画素１１に接続されるとすれば、連続する４つの画素１１において中継線ＣＬの形状は同じとなる。符号ＳＬＤは、中継線ＣＬと同一線上に延在し、所定の固定電圧が印加されるシールド配線を示す。
以上、本開示を好ましい実施形態に基づき説明したが、本開示はこれらの実施形態に限定されるものではない。上記の各実施形態において説明した撮像素子の構成、構造は例示であり、適宜、変更することができる。
［応用例］
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
図４１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図４１に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図４１では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock Brake System）又はＥＳＣ（Electronic Stability Control）等の制御装置としての機能を有してもよい。
駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light Detection and Ranging、Laser Imaging Detection and Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
ここで、図４２は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図４２には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０〜７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
図４１に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal Digital Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read Only Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random Access Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard Disc Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global System of Mobile communications）、ＷｉＭＡＸ、ＬＴＥ（Long Term Evolution）若しくはＬＴＥ−Ａ（LTE−Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ−Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer To Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine Type Communication）端末）と接続してもよい。
専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless Access in Vehicle Environment）、ＤＳＲＣ（Dedicated Short Range Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle to Vehicle）通信、路車間（Vehicle to Infrastructure）通信、車両と家との間（Vehicle to Home）の通信及び歩車間（Vehicle to Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
測位部７６４０は、例えば、ＧＮＳＳ（Global Navigation Satellite System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global Positioning System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near Field Communication）又はＷＵＳＢ（Wireless USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal Serial Bus）、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）、又はＭＨＬ（Mobile High-definition Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４１の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
なお、図４１に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
本開示に係る技術は、以上説明した構成のうち、例えば、車外情報検出ユニットの撮像部に適用され得る。
尚、本開示の技術は以下のような構成も取ることができる。
［Ａ１］
画素が行列状に配列された画素アレイ部と、
画素列単位で設けられた複数の垂直信号線と、
を含んでおり、
画素列単位で設けられた複数の垂直信号線は、画素上に積層された複数の配線層に配置されていると共に、複数の配線層に対する垂直信号線の正射影が重なるように配置されており、
配線層には、画素に対応する垂直信号線を画素に接続するための接続部が設けられており、
画素の信号は、接続部を経由して垂直信号線から取り出される、
撮像素子。
［Ａ２］
配線層には、接続部として、垂直信号線に接続されるビアが設けられており、
画素の信号は、ビアを経由して垂直信号線から取り出される、
上記［Ａ１］に記載の撮像素子。
［Ａ３］
積層された複数の配線層のうちの一部の配線層には、接続部として、垂直信号線が延びる方向と直交する方向に延びる中継線が、画素ごとに配置されており、
画素の信号は、ビアと中継線とを経由して垂直信号線から取り出される、
上記［Ａ２］に記載の撮像素子。
［Ａ４］
積層された複数の配線層のうち画素に隣接する配線層には、接続部として、垂直信号線が延びる方向と直交する方向に延びる中継線が、画素に接続された状態で画素ごとに配置されている、
上記［Ａ３］に記載の撮像素子。
［Ａ５］
積層された複数の配線層のうち画素に隣接する配線層において、
中継線は、接続に関係し得る範囲の垂直信号線のみを横切るように配置されている、
上記［Ａ４］に記載の撮像素子。
［Ａ６］
積層された複数の配線層のうち画素に隣接する配線層において、
接続に関係し得ない範囲の垂直信号線のみを横切るように配置された、中継線と同一線上に延在し、所定の固定電圧が印加されるシールド配線を更に備えている、
上記［Ａ５］に記載の撮像素子。
［Ａ７］
中継線が配置された配線層は、中継線が配置された配線層に隣接して積層された上層側の配線層および下層側の配線層のうち、一方の配線層における垂直信号線の接続用として設けられている、
上記［Ａ３］ないし［Ａ６］のいずれかに記載の撮像素子。
［Ａ８］
中継線が配置された配線層は、中継線が配置された配線層に隣接して積層された上層側の配線層および下層側の配線層における垂直信号線との接続用として設けられている、
上記［Ａ３］ないし［Ａ６］のいずれか請求項３に記載の撮像素子。
［Ａ９］
上層側の配線層と下層側の配線層とにおける垂直信号線は、配線層に対する垂直信号線の正射影が重ならないように配置されている、
上記［Ａ８］に記載の撮像素子。
［Ｂ１］
画素が行列状に配列された画素アレイ部と、
画素列単位で設けられた複数の垂直信号線と、
を含んでおり、
画素列単位で設けられた複数の垂直信号線は、画素上に積層された複数の配線層に配置されていると共に、複数の配線層に対する垂直信号線の正射影が重なるように配置されており、
配線層には、画素に対応する垂直信号線を画素に接続するための接続部が設けられており、
画素の信号は、接続部を経由して垂直信号線から取り出される、
ように構成された撮像素子を有する、
撮像装置。
［Ｂ２］
配線層には、接続部として、垂直信号線に接続されるビアが設けられており、
画素の信号は、ビアを経由して垂直信号線から取り出される、
上記［Ｂ１］に記載の撮像装置。
［Ｂ３］
積層された複数の配線層のうちの一部の配線層には、接続部として、垂直信号線が延びる方向と直交する方向に延びる中継線が、画素ごとに配置されており、
画素の信号は、ビアと中継線とを経由して垂直信号線から取り出される、
上記［Ｂ２］に記載の撮像装置。
［Ｂ４］
積層された複数の配線層のうち画素に隣接する配線層には、接続部として、垂直信号線が延びる方向と直交する方向に延びる中継線が、画素に接続された状態で画素ごとに配置されている、
上記［Ｂ３］に記載の撮像装置。
［Ｂ５］
積層された複数の配線層のうち画素に隣接する配線層において、
中継線は、接続に関係し得る範囲の垂直信号線のみを横切るように配置されている、
上記［Ｂ４］に記載の撮像装置。
［Ｂ６］
積層された複数の配線層のうち画素に隣接する配線層において、
接続に関係し得ない範囲の垂直信号線のみを横切るように配置された、中継線と同一線上に延在し、所定の固定電圧が印加されるシールド配線を更に備えている、
上記［Ｂ５］に記載の撮像装置。
［Ｂ７］
中継線が配置された配線層は、中継線が配置された配線層に隣接して積層された上層側の配線層および下層側の配線層のうち、一方の配線層における垂直信号線の接続用として設けられている、
上記［Ｂ３］ないし［Ｂ６］のいずれかに記載の撮像装置。
［Ｂ８］
中継線が配置された配線層は、中継線が配置された配線層に隣接して積層された上層側の配線層および下層側の配線層における垂直信号線との接続用として設けられている、
上記［Ｂ３］ないし［Ｂ６］のいずれか請求項３に記載の撮像装置。
［Ｂ９］
上層側の配線層と下層側の配線層とにおける垂直信号線は、配線層に対する垂直信号線の正射影が重ならないように配置されている、
上記［Ｂ８］に記載の撮像装置。
［Ｃ１］
画素が行列状に配列された画素アレイ部と、
画素列単位で設けられた複数の垂直信号線と、
を含んでおり、
画素列単位で設けられた複数の垂直信号線は、画素上に積層された複数の配線層に配置されていると共に、複数の配線層に対する垂直信号線の正射影が重なるように配置されており、
配線層には、画素に対応する垂直信号線を画素に接続するための接続部が設けられており、
画素の信号は、接続部を経由して垂直信号線から取り出される、
ように構成された撮像素子を有する、
電子機器。
［Ｃ２］
配線層には、接続部として、垂直信号線に接続されるビアが設けられており、
画素の信号は、ビアを経由して垂直信号線から取り出される、
上記［Ｃ１］に記載の電子機器。
［Ｃ３］
積層された複数の配線層のうちの一部の配線層には、接続部として、垂直信号線が延びる方向と直交する方向に延びる中継線が、画素ごとに配置されており、
画素の信号は、ビアと中継線とを経由して垂直信号線から取り出される、
上記［Ｃ２］に記載の電子機器。
［Ｃ４］
積層された複数の配線層のうち画素に隣接する配線層には、接続部として、垂直信号線が延びる方向と直交する方向に延びる中継線が、画素に接続された状態で画素ごとに配置されている、
上記［Ｃ３］に記載の電子機器。
［Ｃ５］
積層された複数の配線層のうち画素に隣接する配線層において、
中継線は、接続に関係し得る範囲の垂直信号線のみを横切るように配置されている、
上記［Ｃ４］に記載の電子機器。
［Ｃ６］
積層された複数の配線層のうち画素に隣接する配線層において、
接続に関係し得ない範囲の垂直信号線のみを横切るように配置された、中継線と同一線上に延在し、所定の固定電圧が印加されるシールド配線を更に備えている、
上記［Ｃ５］に記載の電子機器。
［Ｃ７］
中継線が配置された配線層は、中継線が配置された配線層に隣接して積層された上層側の配線層および下層側の配線層のうち、一方の配線層における垂直信号線の接続用として設けられている、
上記［Ｃ３］ないし［Ｃ６］のいずれかに記載の電子機器。
［Ｃ８］
中継線が配置された配線層は、中継線が配置された配線層に隣接して積層された上層側の配線層および下層側の配線層における垂直信号線との接続用として設けられている、
上記［Ｃ３］ないし［Ｃ６］のいずれか請求項３に記載の電子機器。
［Ｃ９］
上層側の配線層と下層側の配線層とにおける垂直信号線は、配線層に対する垂直信号線の正射影が重ならないように配置されている、
上記［Ｃ８］に記載の電子機器。
１・・・撮像素子、１０・・・画素アレイ部、１１・・・画素、２０・・・垂直駆動回路、３０・・・水平駆動回路、４０・・・信号処理部、ＨＳＬ・・・制御線、ＶＳＬ・・・垂直信号線、ＷＬＡ・・・配線層、ＶＩＡ・・・ビア、ＢＲ・・・枝配線、ＣＬ・・・中継線（１層目）、ＭＣＬ・・・中継線（２層目以降）、ＤＥＴ・・・垂直信号線の迂回部

Claims (13)

  1. 画素が行列状に配列された画素アレイ部と、
    画素列単位で設けられた複数の垂直信号線と、
    を含んでおり、
    画素列単位で設けられた複数の垂直信号線は、画素上に積層された複数の配線層に配置されていると共に、複数の配線層に対する垂直信号線の正射影が重なるように配置されており、
    配線層には、画素に対応する垂直信号線を画素に接続するための接続部が設けられており、
    画素の信号は、接続部を経由して垂直信号線から取り出される、
    撮像素子。
  2. 配線層には、接続部として、垂直信号線に接続されるビアが設けられており、
    画素の信号は、ビアを経由して垂直信号線から取り出される、
    請求項１に記載の撮像素子。
  3. 積層された複数の配線層のうちの一部の配線層には、接続部として、垂直信号線が延びる方向と直交する方向に延びる中継線が、画素ごとに配置されており、
    画素の信号は、ビアと中継線とを経由して垂直信号線から取り出される、
    請求項２に記載の撮像素子。
  4. 積層された複数の配線層のうち画素に隣接する配線層には、接続部として、垂直信号線が延びる方向と直交する方向に延びる中継線が、画素に接続された状態で画素ごとに配置されている、
    請求項３に記載の撮像素子。
  5. 積層された複数の配線層のうち画素に隣接する配線層において、
    中継線は、接続に関係し得る範囲の垂直信号線のみを横切るように配置されている、
    請求項４に記載の撮像素子。
  6. 積層された複数の配線層のうち画素に隣接する配線層において、
    接続に関係し得ない範囲の垂直信号線のみを横切るように配置された、中継線と同一線上に延在し、所定の固定電圧が印加されるシールド配線を更に備えている、
    請求項５に記載の撮像素子。
  7. 中継線が配置された配線層は、中継線が配置された配線層に隣接して積層された上層側の配線層および下層側の配線層のうち、一方の配線層における垂直信号線の接続用として設けられている、
    請求項３に記載の撮像素子。
  8. 中継線が配置された配線層は、中継線が配置された配線層に隣接して積層された上層側の配線層および下層側の配線層における垂直信号線との接続用として設けられている、
    請求項３に記載の撮像素子。
  9. 上層側の配線層と下層側の配線層とにおける垂直信号線は、配線層に対する垂直信号線の正射影が重ならないように配置されている、
    請求項８に記載の撮像素子。
  10. 垂直信号線は、画素への接続に関与しないビアの部分を迂回するように配置されている、
    請求項２に記載の撮像素子。
  11. それぞれ隣接して積層された二つの配線層における垂直信号線は、配線層に対する垂直信号線の正射影が重ならないように配置されている、
    請求項１０に記載の撮像素子。
  12. 画素が行列状に配列された画素アレイ部と、
    画素列単位で設けられた複数の垂直信号線と、
    を含んでおり、
    画素列単位で設けられた複数の垂直信号線は、画素上に積層された複数の配線層に配置されていると共に、複数の配線層に対する垂直信号線の正射影が重なるように配置されており、
    配線層には、画素に対応する垂直信号線を画素に接続するための接続部が設けられており、
    画素の信号は、接続部を経由して垂直信号線から取り出される、
    ように構成された撮像素子を有する、
    撮像装置。
  13. 画素が行列状に配列された画素アレイ部と、
    画素列単位で設けられた複数の垂直信号線と、
    を含んでおり、
    画素列単位で設けられた複数の垂直信号線は、画素上に積層された複数の配線層に配置されていると共に、複数の配線層に対する垂直信号線の正射影が重なるように配置されており、
    配線層には、画素に対応する垂直信号線を画素に接続するための接続部が設けられており、
    画素の信号は、接続部を経由して垂直信号線から取り出される、
    ように構成された撮像素子を有する、
    電子機器。
JP2018124044A 2018-06-29 2018-06-29 撮像素子、撮像装置、及び、電子機器 Pending JP2020004888A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018124044A JP2020004888A (ja) 2018-06-29 2018-06-29 撮像素子、撮像装置、及び、電子機器
PCT/JP2019/019102 WO2020003783A1 (ja) 2018-06-29 2019-05-14 撮像素子、撮像装置、及び、電子機器
US17/250,240 US12081893B2 (en) 2018-06-29 2019-05-14 Image sensor having multiple vertical signal lines per column in multiple laminated wiring layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018124044A JP2020004888A (ja) 2018-06-29 2018-06-29 撮像素子、撮像装置、及び、電子機器

Publications (1)

Publication Number Publication Date
JP2020004888A true JP2020004888A (ja) 2020-01-09

Family

ID=68986321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018124044A Pending JP2020004888A (ja) 2018-06-29 2018-06-29 撮像素子、撮像装置、及び、電子機器

Country Status (3)

Country Link
US (1) US12081893B2 (ja)
JP (1) JP2020004888A (ja)
WO (1) WO2020003783A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022080467A1 (ja) * 2020-10-14 2022-04-21 株式会社ニコン 撮像素子、及び、撮像装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6986046B2 (ja) * 2019-05-30 2021-12-22 キヤノン株式会社 光電変換装置および機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4951212B2 (ja) 2005-05-09 2012-06-13 ペンタックスリコーイメージング株式会社 撮像素子
JP2008028945A (ja) 2006-07-25 2008-02-07 Sanyo Electric Co Ltd 撮像装置
JP2009033029A (ja) * 2007-07-30 2009-02-12 Panasonic Corp 半導体記憶装置
JP5272860B2 (ja) 2009-04-08 2013-08-28 ソニー株式会社 固体撮像素子およびカメラシステム
JP5333493B2 (ja) * 2011-03-22 2013-11-06 株式会社ニコン 裏面照射型撮像素子および撮像装置
JP6053505B2 (ja) * 2012-01-18 2016-12-27 キヤノン株式会社 固体撮像装置
JP5926634B2 (ja) * 2012-07-03 2016-05-25 キヤノン株式会社 固体撮像装置及びカメラ
JP2015185823A (ja) * 2014-03-26 2015-10-22 ソニー株式会社 固体撮像素子、及び、撮像装置
JP7023684B2 (ja) * 2017-11-30 2022-02-22 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7023685B2 (ja) * 2017-11-30 2022-02-22 キヤノン株式会社 撮像装置、撮像システム、移動体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022080467A1 (ja) * 2020-10-14 2022-04-21 株式会社ニコン 撮像素子、及び、撮像装置

Also Published As

Publication number Publication date
WO2020003783A1 (ja) 2020-01-02
US12081893B2 (en) 2024-09-03
US20210127081A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
US11018110B2 (en) Semiconductor device, manufacturing method, and solid-state imaging device
US11895398B2 (en) Imaging device and imaging system
JPWO2018211813A1 (ja) 撮像素子、及び、撮像素子を備えた電子機器
CN107851656A (zh) 摄像装置和测距系统
WO2019073726A1 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
JP7488195B2 (ja) 撮像装置及び電子機器
JP2018073967A (ja) 半導体装置、固体撮像装置、及び、製造方法
US12081893B2 (en) Image sensor having multiple vertical signal lines per column in multiple laminated wiring layers
US20240120356A1 (en) Imaging device and electronic apparatus
WO2022102471A1 (ja) 撮像素子および撮像装置
US10608681B2 (en) Transmission device and communication system
US11101309B2 (en) Imaging element, method for manufacturing imaging element, and electronic device
US20240080587A1 (en) Solid-state imaging device and electronic instrument
US20240171878A1 (en) Imaging element, imaging device, and method for controlling imaging element
WO2025004582A1 (ja) 故障検知装置、固体撮像装置および故障検知方法
KR20240166542A (ko) 반도체 장치 및 반도체 장치의 제조 방법
WO2024024450A1 (ja) 半導体装置及びその製造方法
WO2025013515A1 (ja) 光検出装置、撮像装置及び電子機器
WO2024048292A1 (ja) 光検出素子、撮像装置、及び車両制御システム
WO2024203526A1 (ja) 光検出装置及び電子機器
JP2022107201A (ja) 撮像装置および電子機器
WO2022102549A1 (ja) 固体撮像装置
CN118830085A (zh) 光检测装置
JP2022135738A (ja) 撮像装置、その駆動方法、および電子機器
TW202401811A (zh) 光檢測裝置及電子機器