WO2022080467A1 - 撮像素子、及び、撮像装置 - Google Patents

撮像素子、及び、撮像装置 Download PDF

Info

Publication number
WO2022080467A1
WO2022080467A1 PCT/JP2021/038119 JP2021038119W WO2022080467A1 WO 2022080467 A1 WO2022080467 A1 WO 2022080467A1 JP 2021038119 W JP2021038119 W JP 2021038119W WO 2022080467 A1 WO2022080467 A1 WO 2022080467A1
Authority
WO
WIPO (PCT)
Prior art keywords
image pickup
pickup device
signal line
region
signal
Prior art date
Application number
PCT/JP2021/038119
Other languages
English (en)
French (fr)
Inventor
友希 平田
大輝 小倉
繁 松本
正博 壽圓
Original Assignee
株式会社ニコン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ニコン filed Critical 株式会社ニコン
Priority to JP2022557458A priority Critical patent/JPWO2022080467A1/ja
Priority to US18/031,047 priority patent/US20230362513A1/en
Priority to CN202180069295.6A priority patent/CN116325167A/zh
Publication of WO2022080467A1 publication Critical patent/WO2022080467A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors

Definitions

  • the present invention relates to an image pickup device and an image pickup device.
  • This application claims priority based on Japanese Patent Application No. 2020-173026 filed on October 14, 2020, the contents of which are incorporated herein by reference.
  • An image sensor having an AD conversion unit for each column is known. Conventionally, miniaturization of the image sensor has been eagerly desired.
  • the image pickup element is provided in the first direction and the second direction different from the first direction, and is wired in the second direction with a plurality of photoelectric conversion units that generate electric charges by photoelectric conversion.
  • a signal line for outputting a signal based on the electric charge generated by the photoelectric conversion unit and a processing unit for processing the signal output to the signal line are provided, and the plurality of the signal lines are in the first direction and in the first direction.
  • the second direction and the second direction different from the first direction and the second direction. Adjacent to at least one of the three directions.
  • the image pickup element is provided in the first direction and a second direction different from the first direction, and is wired in the second direction with a plurality of photoelectric conversion units that generate electric charges by photoelectric conversion.
  • a signal line for outputting a signal based on the electric charge generated by the photoelectric conversion unit and a processing unit for processing the signal output to the signal line are provided, and the distance between the plurality of signal lines in the second direction is provided. Is different in the region provided with the plurality of photoelectric conversion units and the region between the plurality of photoelectric conversion units and the processing unit.
  • the image pickup apparatus includes an image pickup device according to the first or second aspect, and a generation unit that generates image data based on a signal output from the image pickup device.
  • FIG. 1 is a diagram showing a configuration example of a camera 1 which is an example of an image pickup apparatus according to the first embodiment.
  • the camera 1 includes a photographing optical system (imaging optical system) 2, an image pickup element 3, a control unit 4, a memory 5, a display unit 6, and an operation unit 7.
  • the photographing optical system 2 has a plurality of lenses including a focus adjusting lens (focus lens) and an aperture diaphragm, and forms a subject image on the image pickup element 3.
  • the photographing optical system 2 may be detachable from the camera 1.
  • the image sensor 3 is an image sensor such as a CMOS image sensor or a CCD image sensor.
  • the image pickup element 3 receives a light beam that has passed through the photographing optical system 2 and images a subject image formed by the photographing optical system 2.
  • a plurality of pixels having a photoelectric conversion unit are arranged in a two-dimensional shape (row direction and column direction) in the image pickup device 3.
  • the photoelectric conversion unit is composed of a photodiode (PD).
  • PD photodiode
  • Memory 5 is a recording medium such as a memory card. Image data, a control program, and the like are recorded in the memory 5. The writing of data to the memory 5 and the reading of data from the memory 5 are controlled by the control unit 4.
  • the display unit 6 displays an image based on the image data, information on shooting such as a shutter speed and an aperture value, a menu screen, and the like.
  • the operation unit 7 includes various setting switches such as a release button, a power switch, and a switch for switching various modes, and outputs a signal based on each operation to the control unit 4.
  • the control unit 4 is composed of a processor such as a CPU, FPGA, and ASIC, and a memory such as a ROM and a RAM, and controls each part of the camera 1 based on a control program.
  • the control unit 4 supplies a signal for controlling the image pickup element 3 to the image pickup element 3 to control the operation of the image pickup element 3.
  • the control unit 4 causes the image pickup element 3 to capture a subject image and outputs a signal when shooting a still image, shooting a moving image, displaying a through image (live view image) of the subject on the display unit 6, and the like. Output.
  • the control unit 4 performs various image processing on the signal output from the image sensor 3 to generate image data.
  • the control unit 4 is also a generation unit 4 that generates image data, and generates still image data and moving image data based on the signal output from the image sensor 3.
  • the image processing includes image processing such as gradation conversion processing and color interpolation processing.
  • FIG. 2 is a block diagram showing a configuration example of the image pickup device according to the first embodiment.
  • the image pickup device 3 is configured by using a substrate (semiconductor substrate or the like), and has a plurality of layers including a wiring layer. A plurality of wirings, vias, and the like are formed on the wiring layer.
  • the image pickup device 3 includes a region 100 in which the pixels 10 are provided two-dimensionally, a region 120 in which a processing unit 50 for processing a signal output from the pixels 10 is provided, and a region 100. It has a region 110 between the region 120 and the region 120.
  • the region 100 is referred to as a pixel region 100
  • the region 110 is referred to as an intermediate region 110
  • the region 120 is referred to as a circuit region 120.
  • FIG. 2 shows an example of arranging a part of the image pickup element 3 by taking the case where the pixel pitch (pixel spacing) is larger than the pitch of the processing unit 50 as an example.
  • the pixel 10 including the photoelectric conversion unit 11 has a horizontal direction (X-axis direction shown in FIG. 2) as a first direction and a vertical direction (FIG. 2) as a second direction intersecting the first direction. A plurality of them are arranged in the Y-axis direction shown in.
  • a vertical signal line 20 is provided for each of a plurality of pixels 10 arranged in the horizontal direction (row direction). It can be said that the vertical signal line 20 is provided for a pixel row which is a row of a plurality of pixels arranged in the vertical direction (column direction). The vertical signal line 20 is wired in the vertical direction in the pixel region 100.
  • a current source 25 and a processing unit 50 are provided for the vertical signal line 20.
  • FIG. 3 is a diagram showing a configuration example of a part of the image pickup device according to the first embodiment.
  • the pixel 10 has a photoelectric conversion unit 11, a transfer unit 12, a floating diffusion (FD) 13, a reset unit 14, an amplification unit 15, and a selection unit 16.
  • the photoelectric conversion unit 11 is a photodiode PD, which converts incident light into electric charges and stores the photoelectrically converted electric charges.
  • the transfer unit 12 is composed of a transistor M1 controlled by a signal TX, and transfers the charge photoelectrically converted by the photoelectric conversion unit 11 to the FD 13.
  • the transistor M1 is a transfer transistor.
  • the FD 13 accumulates (retains) the electric charge transferred to the FD 13 and converts it into a voltage divided by the capacitance value.
  • the FD 13 is a storage unit 13 and stores the electric charge generated by the photoelectric conversion unit 11.
  • the amplification unit 15 is composed of a transistor M3 whose gate (terminal) is connected to the FD 13, and amplifies and outputs a signal due to the electric charge accumulated in the FD 13.
  • the drain (terminal) and source (terminal) of the transistor M3 are connected to the power supply VDD and the selection unit 16, respectively.
  • the source of the amplification unit 15 is connected to the vertical signal line 20 via the selection unit 16.
  • the amplification unit 15 functions as a part of the source follower circuit with the current source 25 as the load current source.
  • the transistor M3 is an amplification transistor.
  • the amplification unit 15 and the selection unit 16 form an output unit that generates and outputs a signal based on the electric charge generated by the photoelectric conversion unit 11.
  • the reset unit 14 is composed of the transistor M2 controlled by the signal RST, and resets the charge accumulated by the FD 13.
  • the reset unit 14 discharges the electric charge accumulated in the FD 13 to reset the voltage of the FD 13.
  • the transistor M2 is a reset transistor.
  • the selection unit 16 is composed of a transistor M4 controlled by a signal SEL, and electrically connects or disconnects the amplification unit 15 and the vertical signal line 20.
  • the transistor M4 of the selection unit 16 outputs a signal from the amplification unit 15 to the vertical signal line 20 when it is in the ON state.
  • the transistor M4 is a selection transistor.
  • the current source 25 is connected to each pixel 10 via the vertical signal line 20.
  • the current source 25 generates a current for reading a signal from the pixel 10, and supplies the generated current to the vertical signal line 20 and each pixel 10.
  • a plurality of current sources 25 are provided for each vertical signal line 20, and a plurality of current sources 25 are arranged in the horizontal direction as shown in FIG.
  • the charge photoelectrically converted by the photoelectric conversion unit 11 is transferred to the FD 13 by the transfer unit 12.
  • a signal (pixel signal) corresponding to the electric charge transferred to the FD 13 is output to the vertical signal line 20.
  • the pixel signal output from the pixel 10 is an analog signal generated based on the charge photoelectrically converted by the photoelectric conversion unit 11.
  • the read control unit 80 is commonly provided for a plurality of pixels 10.
  • the read control unit 80 is composed of a plurality of circuits including a timing generator.
  • the read control unit 80 is controlled by the control unit 4 of the camera 1 and supplies signals such as the above-mentioned signal TX, signal RST, and signal SEL to each pixel 10 to control the operation of each pixel 10.
  • the read control unit 80 supplies a signal to the gate of each transistor of the pixel 10, and turns the transistor into an on state (connection state, continuity state, short circuit state) or an off state (disconnection state, non-conduction state, open state, cutoff state). ).
  • the pixel signal of the pixel 10 selected by the read control unit 80 is output to the vertical signal line 20 connected to the pixel 10.
  • a plurality of processing units 50 including an analog / digital conversion unit (AD conversion unit) 40 are arranged in the horizontal direction. Further, buffers 60 are arranged every other processing unit 50 arranged in the horizontal direction (every other processing unit 50 in FIG. 2).
  • the horizontal sizes of the processing unit 50 and the pixels 10 are different. In the example shown in FIG. 2, the width of the pixel 10 (horizontal width) is larger than the width of the processing unit 50 (horizontal width).
  • a pixel signal which is an analog signal, is input from each pixel 10 to the processing unit 50 via the vertical signal line 20.
  • the processing unit 50 may have an amplifier unit that amplifies the pixel signal input via the vertical signal line 20 with a predetermined gain (amplification rate). In this case, the pixel signal amplified by the amplifier unit is input to the AD conversion unit 40.
  • the counter 70 shown in FIG. 2 is commonly provided for a plurality of processing units 50. The counter 70 generates a clock signal indicating the count value and outputs it to each AD conversion unit 40 arranged side by side in the horizontal direction.
  • the AD conversion unit 40 has a comparison unit 43 and a storage unit 45, and converts a pixel signal input via the vertical signal line 20 into a digital signal having a predetermined number of bits.
  • the comparison unit 43 includes a comparator circuit. The comparison unit 43 compares the signal output from the pixel 10 with the reference signal (ramp signal) that changes constantly with the passage of time, and outputs the output signal as the comparison result to the storage unit 45.
  • the storage unit 45 is composed of a plurality of latch circuits corresponding to the number of bits of the digital signal to be stored. An output signal indicating the comparison result is input from the comparison unit 43 to the storage unit 45, and a clock signal indicating the count value is input from the counter 70.
  • the storage unit 45 stores as a digital signal a count value according to the elapsed time from the start of comparison by the comparison unit 43 until the comparison result is inverted, based on the output signal of the comparison unit 43 and the clock signal from the counter 70. ..
  • the storage unit 45 corresponds to the time until the magnitude relationship between the level of the signal output from the pixel 10 and the level of the reference signal changes (inverts) based on the signal output from the comparison unit 43.
  • the count value is stored as a digital signal.
  • the buffer 60 is provided between adjacent processing units 50.
  • a buffer 60 is arranged for each of the four processing units 50, and the four processing units 50 and one buffer 60 are arranged alternately in the horizontal direction.
  • a buffer 60 is provided for each of the four pixel strings.
  • the buffer 60 buffers (amplifies) the clock signal output from the counter 70, and supplies the clock signal to the storage unit 45 of each AD conversion unit 40. In this way, since the clock signal output from the counter 70 is transmitted to each storage unit 45 via the buffer 60, the delay of the clock signal and the decrease of the signal level are suppressed.
  • the processing unit 50 outputs a pixel signal converted into a digital signal by the AD conversion unit 40 to a signal processing unit (not shown).
  • the signal processing unit performs signal processing such as correlation double sampling and processing for correcting the signal amount on the input pixel signal, and then outputs the processed pixel signal to the control unit 4.
  • the image pickup device 3 is provided with the above-mentioned vertical signal line 20, wiring 30 (wiring 30a, wiring 30b), and wiring 35.
  • the vertical signal line 20 and the wiring 30 are wired to the same layer among the plurality of layers of the image pickup device 3.
  • the wiring 35 has a width in the vertical direction and is arranged in a layer different from the layer to which the vertical signal line 20 and the wiring 30 are wired.
  • the wiring 35 is provided on at least one of the lower layer or the upper layer of the layer to which the vertical signal line 20 and the wiring 30 are wired.
  • the wiring 30 is provided so as to sandwich the vertical signal line 20, and a predetermined voltage (for example, a power supply voltage or a ground voltage) is supplied. It can be said that the wiring 30 is provided between the adjacent vertical signal lines 20, and the wirings 30 are arranged on both sides of the vertical signal line 20.
  • the wiring 30 functions as a shield by being arranged so as to sandwich the vertical signal line 20.
  • the wiring 30a is referred to as a shielded wire 30a
  • the wiring 30b is referred to as a shielded wire 30b.
  • the shielded wire 30a and the shielded wire 30b are respectively arranged in the same layer as the layer to which the vertical signal line 20 is wired.
  • a shielded wire 30a extending in the vertical direction is arranged in the pixel region 100 and the intermediate region 110. Further, a shielded wire 30b extending in the vertical direction is also arranged in the intermediate region 110.
  • the shielded wire 30a is wired in the vertical direction and is adjacent to the vertical signal line 20 in the horizontal direction.
  • the shielded wire 30a extends in the vertical direction to the intermediate region 110 and is arranged in parallel with the vertical signal line 20.
  • the shielded wire 30b is wired in the vertical direction in the intermediate region 110 and is adjacent to the vertical signal line 20 in the horizontal direction.
  • the shielded wire 30b is arranged in parallel with the vertical signal line 20 and extends to a position in the vicinity of the processing unit 50.
  • the shielded wire 30a and the shielded wire 30b are not in contact with each other in the layer in which the vertical signal line 20 is wired. As will be described later, the shielded wire 30a and the shielded wire 30b are electrically connected to each other via the wiring 35.
  • a wiring 35 extending in the horizontal direction is arranged in the intermediate region 110.
  • the wiring 35 is a wiring to which a constant voltage is supplied, for example, a power line or a ground line.
  • the shielded wire 30a is connected to the wiring 35 via the via 36a, and the shielded wire 30b is connected to the wiring 35 via the via 36b.
  • the shielded wire 30a and the shielded wire 30b are electrically connected to each other via the via 36a and the via 36b, and a voltage (for example, a power supply voltage or a ground voltage) is applied via the wiring 35.
  • the shielded wire 30a, the shielded wire 30b, and the wiring 35 each function as a voltage line to which a predetermined voltage is supplied.
  • Each of the plurality of vertical signal lines 20 of the image pickup element 3 is wired in the intermediate region 110 in a direction different from the vertical direction (horizontal direction in FIG. 2).
  • the vertical signal line 20 extends vertically from the pixel region 100 to the intermediate region 110 and is horizontally wired in the intermediate region 110. Further, the vertical signal line 20 is wired adjacent to the shielded line 30b in the vertical direction and connected to the processing unit 50.
  • the vertical signal line 20 is wired in the horizontal direction and is provided adjacent to the other vertical signal line 20.
  • a part of each vertical signal line 20 wired in the horizontal direction is adjacent to the other vertical signal line 20 in the vertical direction and at least one of the directions different from the vertical direction and the horizontal direction (diagonal direction).
  • the portions of the vertical signal lines 20 adjacent to each other in the intermediate region 110 do not sandwich the shielded wire 30 between them.
  • the vertical signal line 20 is different from the vertical direction in the intermediate region 110 between the pixel 10 and the processing unit 50 depending on the horizontal pitch of the pixel 10 and the horizontal pitch of the processing unit 50. It is wired in the direction and connected to the processing unit 50.
  • the vertical signal line 20 in order to connect the vertical signal line 20 to the processing unit 50 provided for each pixel 10 connected to the vertical signal line 20, the vertical signal line 20 is bent in the horizontal direction and wired. Will be done.
  • the vertical signal line 20 is in a bent state and can be said to be a crank-shaped wiring.
  • the shielded wire 30 extending in the vertical direction adjacent to the vertical signal line 20 in the pixel region 100 is to be wired in the horizontal direction so as to be adjacent to the vertical signal line 20 in the intermediate region 110, the intermediate region is assumed.
  • 110 a region for forming the shielded wire 30 in the horizontal direction is required.
  • the vertical signal line 20 is wired so that a part of the vertical signal line 20 is adjacent to the other vertical signal line 20 in the intermediate region 110.
  • the shielded wire 30 is not arranged between a part of the adjacent vertical signal lines 20. Therefore, the distance between the pixel area 100 and the circuit area 120 is narrowed as compared with the case where the shield lines 30 extending in the horizontal direction are provided on both sides of the horizontally wired portion of the vertical signal line 20 in the intermediate region 110. be able to.
  • the distance between the pixel area 100 and the circuit area 120 is shortened, and the area of the intermediate area 110 can be reduced. This makes it possible to reduce the chip area of the image pickup device 3.
  • the configuration of the image pickup device 3 according to the present embodiment will be further described with reference to the drawings.
  • FIG. 4 is a diagram showing an example of a layout of a part of the image pickup device according to the first embodiment.
  • the vertical signal line 20 is wired in the intermediate region 110 in a direction different from the vertical direction.
  • the vertical signal line 20 is vertically connected to a portion (first portion) 20a that is wired in the vertical direction and a portion (second portion) 20b that is wired in a direction different from the vertical direction (horizontal direction in FIG. 4). It has a portion to be wired (third portion) 20c.
  • FIG. 4 a part of the vertical signal lines 20 and the shielded wires 30 shown in FIG. 2 are vertical signal lines 20 (first part 20a1 to 20a4, second part 20b1 to 20b4, third part 20c1 to 20c4). And only the shielded wire 30 (shielded wire 30a1 to 30a4, shielded wire 30b1 to 30b3) is shown. Note that the wiring 35 is not shown in FIG.
  • the distance between the vertical signal lines 20 in the horizontal direction differs between the pixel region 100 and the intermediate region 110.
  • the horizontal spacing between the vertical signal lines 20 in the intermediate region 110 is narrower than the horizontal spacing between the vertical signal lines 20 in the pixel region 100.
  • the distance between the third portions 20c arranged in the horizontal direction is narrower than the distance between the first portions 20a arranged in the horizontal direction.
  • the second portion 20b of the vertical signal line 20 wired in the horizontal direction is the other vertical signal line in at least one of the vertical direction and the direction different from the vertical direction and the horizontal direction (diagonal direction). Adjacent to the second portion 20b of 20.
  • the second portion 20b1 and the second portion 20b2 are adjacent to each other in the oblique direction
  • the second portion 20b2 and the second portion 20b3 are adjacent to each other in the oblique direction
  • the second portion 20b3 and the second portion 20b4 are adjacent to each other in the vertical direction and the oblique direction.
  • the width of the second portion 20b of the vertical signal line 20 may be narrower than the width of at least one of the first portion 20a and the third portion 20c.
  • the vertical width W2 of the second portion 20b is narrower than each of the horizontal width W1 of the first portion 20a and the horizontal width W3 of the third portion 20c.
  • the vertical signal line 20 may be formed so that the first portion 20a and the third portion 20c have different widths from each other. By reducing the line width of the vertical signal line 20 in the intermediate region 110, the area of the intermediate region 110 can be reduced.
  • FIG. 5 is a diagram showing a configuration example of a part of the image pickup device according to the comparative example.
  • the shielded wires 30 extend in the horizontal direction on both sides of the second portion 20b of the vertical signal line 20 that is wired in the horizontal direction.
  • the second portion 20b of the vertical signal line 20 is adjacent to the shielded wire 30.
  • the plurality of shielded wires 30 are also wired in the horizontal direction in the intermediate region 110, the length of the intermediate region 110 in the vertical direction becomes long.
  • the area of the intermediate region 110 becomes large, and the chip area increases.
  • the ratio of the line length of the vertical signal line 20 in the intermediate region 110 to the total line length of the vertical signal line 20 is very small. Therefore, even if the portion of the shielded wire 30 extending in the horizontal direction arranged between the adjacent second portions 20b is eliminated, the influence on the quality of the pixel signal output to the vertical signal line 20 is relatively small. Conceivable.
  • a shielded wire extending in the horizontal direction is not arranged between the adjacent second portions 20b.
  • the area of the intermediate region 110 can be reduced as compared with the case where the shielded wire is wired in the horizontal direction between the adjacent second portions 20b.
  • shielded wires 30b are provided on both sides of the third portion 20c of the vertical signal line 20 wired in the vertical direction. Therefore, it is possible to reduce the mixing of noise into the signal of the pixel output to the vertical signal line 20 without increasing the chip area of the image pickup device 3. As a result, it is possible to prevent the quality of the pixel signal from deteriorating.
  • the image pickup element 3 is provided in the first direction and a second direction different from the first direction, and is wired in the second direction to a plurality of photoelectric conversion units 11 that generate electric charges by photoelectric conversion, and the photoelectric conversion unit 11
  • a signal line (vertical signal line 20) from which a signal based on the electric charge generated in the above is output, and a processing unit 50 for processing the signal output to the signal line are provided.
  • the plurality of signal lines are in the second region (intermediate region 110) between the first region (pixel region 100) in which the plurality of photoelectric conversion units 11 are provided in the first direction and the second direction and the plurality of processing units 50.
  • the vertical signal line 20 is wired so that a part thereof is adjacent to the other vertical signal line 20. Therefore, the area of the intermediate region 110 can be reduced, and an increase in the chip area can be suppressed.
  • the shielded wire 30 is not arranged between a part of the vertical signal lines 20 adjacent to each other in the intermediate region 110. Therefore, the area of the intermediate region 110 can be reduced, and the increase in the chip area can be suppressed.
  • the image pickup device may have a configuration having two or more vertical signal lines 20 per pixel row.
  • Modification 2 In the above-described embodiments and modifications, an example in which a photodiode is used as the photoelectric conversion unit has been described. However, a photoelectric conversion film (organic photoelectric film) may be used as the photoelectric conversion unit.
  • FIGS. 7 and 8 are views showing the modified example 4, and are schematic perspective views based on FIG. 2.
  • the vertical signal line 20 wired in a crank shape is typically shown, but the shielded wire 30, the pixel 10, the AD conversion unit 40, and the like are also arranged in the same manner as in FIG.
  • the pixel region 100, the intermediate region 110, and the circuit region 120 of the image pickup device 3 are arranged on the first substrate and the second substrate laminated on the first substrate in the stacking direction.
  • the stacking direction is the Z-axis shown in FIGS. 7 and 8, and corresponds to the third direction intersecting the first direction (X-axis direction shown in FIG. 2) and the second direction (Y-axis direction shown in FIG. 2). ..
  • the pixel region 100 and the intermediate region 110 are arranged on the first substrate 3a, and the circuit region 120 is arranged on the second substrate 3b.
  • the vertical signal line 20 and the shielded wire 30 of the first substrate 3a penetrate the first substrate 3a in the stacking direction in the region near the peripheral portion of the first substrate 3a, and the region near the peripheral portion of the second substrate 3b. It is connected to the vertical signal line 20 and the shielded line 30 arranged in.
  • the circuit area 120 is arranged on all or a part of the second substrate 3b.
  • the pixel region 100 is arranged on the first substrate 3c, and the intermediate region 110 and the circuit region 120 are arranged on the second substrate 3d.
  • the vertical signal line 20 and the shielded wire 30 of the first substrate 3c penetrate the first substrate 3c in the stacking direction in the region near the peripheral portion of the first substrate 3c, and the region near the peripheral portion of the second substrate 3d. It is connected to the vertical signal line 20 and the shielded line 30 arranged in.
  • the circuit area 120 is arranged in all or a part of the second substrate 3d other than the intermediate region 110.
  • the pixel region 100 is arranged on the first substrate 3a
  • the circuit region 120 is arranged on the second substrate 3b
  • the intermediate region 110 is arranged between the first substrate 3a and the second substrate 3b. It may be a configuration to be arranged.
  • the configuration of the modified example 1 (FIG. 6) may be configured by two substrates as in the present modified example.

Abstract

撮像素子は、第１方向及び前記第１方向と異なる第２方向に設けられ、光電変換により電荷を生成する複数の光電変換部と、前記第２方向に配線され、前記光電変換部で生成された電荷に基づく信号が出力される信号線と、前記信号線に出力された信号を処理する処理部と、を備え、複数の前記信号線は、前記第１方向及び前記第２方向に複数の前記光電変換部が設けられる第１領域と複数の前記処理部との間の第２領域で、前記第２方向、及び前記第１方向と前記第２方向と異なる第３方向の少なくとも１方に隣り合う。

Description

撮像素子、及び、撮像装置
　本発明は、撮像素子、及び、撮像装置に関する。
　本願は、２０２０年１０月１４日に出願された日本国特願２０２０－１７３０２６号に基づき優先権を主張し、その内容をここに援用する。
　カラム毎にＡＤ変換部を有する撮像素子が知られている。従来から撮像素子の小型化が切望されている。
特開２０１９－１９７９４０号公報
　第１の態様によると、撮像素子は、第１方向及び前記第１方向と異なる第２方向に設けられ、光電変換により電荷を生成する複数の光電変換部と、前記第２方向に配線され、前記光電変換部で生成された電荷に基づく信号が出力される信号線と、前記信号線に出力された信号を処理する処理部と、を備え、複数の前記信号線は、前記第１方向及び前記第２方向に複数の前記光電変換部が設けられる第１領域と複数の前記処理部との間の第２領域で、前記第２方向、及び前記第１方向と前記第２方向と異なる第３方向の少なくとも１方に隣り合う。
　第２の態様によると、撮像素子は、第１方向及び前記第１方向と異なる第２方向に設けられ、光電変換により電荷を生成する複数の光電変換部と、前記第２方向に配線され、前記光電変換部で生成された電荷に基づく信号が出力される信号線と、前記信号線に出力された信号を処理する処理部と、を備え、前記第２方向における複数の前記信号線の間隔は、複数の前記光電変換部が設けられた領域と、複数の前記光電変換部と前記処理部との間の領域とで異なる。
　第３の態様によると、撮像装置は、第１または第２の態様による撮像素子と、前記撮像素子から出力される信号に基づいて画像データを生成する生成部と、を備える。
第１の実施の形態に係る撮像装置の構成例を示す図である。 第１の実施の形態に係る撮像素子の構成例を示すブロック図である。 第１の実施の形態に係る撮像素子の一部の構成例を示す図である。 第１の実施の形態に係る撮像素子の一部のレイアウトの一例を示す図である。 比較例に係る撮像素子の一部の構成例を示す図である。 変形例に係る撮像素子の一部の構成例を示す図である。 変形例に係る撮像素子の一部の構成例を示す図である。 変形例に係る撮像素子の一部の構成例を示す図である。
（第１の実施の形態）
　図１は、第１の実施の形態に係る撮像装置の一例であるカメラ１の構成例を示す図である。カメラ１は、撮影光学系（結像光学系）２、撮像素子３、制御部４、メモリ５、表示部６、及び操作部７を備える。撮影光学系２は、焦点調節レンズ（フォーカスレンズ）を含む複数のレンズ及び開口絞りを有し、撮像素子３に被写体像を結像する。なお、撮影光学系２は、カメラ１から着脱可能にしてもよい。
　撮像素子３は、ＣＭＯＳイメージセンサ、ＣＣＤイメージセンサ等の撮像素子である。撮像素子３は、撮影光学系２を通過した光束を受光し、撮影光学系２により形成される被写体像を撮像する。撮像素子３には、光電変換部を有する複数の画素が二次元状（行方向及び列方向）に配置される。光電変換部は、フォトダイオード（ＰＤ）によって構成される。撮像素子３は、受光した光を光電変換して信号を生成し、生成した信号を制御部４に出力する。
　メモリ５は、メモリカード等の記録媒体である。メモリ５には、画像データ、制御プログラム等が記録される。メモリ５へのデータの書き込み、及びメモリ５からのデータの読み出しは、制御部４によって制御される。表示部６は、画像データに基づく画像、シャッター速度、絞り値等の撮影に関する情報、及びメニュー画面等を表示する。操作部７は、レリーズボタン、電源スイッチ、各種モードを切り替えるためのスイッチ等の各種設定スイッチ等を含み、それぞれの操作に基づく信号を制御部４へ出力する。
　制御部４は、ＣＰＵ、ＦＰＧＡ、ＡＳＩＣ等のプロセッサ、及びＲＯＭ、ＲＡＭ等のメモリにより構成され、制御プログラムに基づきカメラ１の各部を制御する。制御部４は、撮像素子３を制御する信号を撮像素子３に供給して、撮像素子３の動作を制御する。制御部４は、静止画撮影を行う場合、動画撮影を行う場合、表示部６に被写体のスルー画像（ライブビュー画像）を表示する場合等に、撮像素子３に被写体像を撮像させて信号を出力させる。
　制御部４は、撮像素子３から出力される信号に各種の画像処理を行って画像データを生成する。制御部４は、画像データを生成する生成部４でもあり、撮像素子３から出力される信号に基づいて静止画像データ、動画像データを生成する。画像処理には、階調変換処理、色補間処理等の画像処理が含まれる。
　次に、図２及び図３を用いて、本実施の形態に係る撮像素子３の構成について説明する。図２は、第１の実施の形態に係る撮像素子の構成例を示すブロック図である。撮像素子３は、基板（半導体基板等）を用いて構成され、配線層を含む複数の層を有する。配線層には、複数の配線及びビア等が形成される。撮像素子３は、図２に示すように、画素１０が二次元状に設けられた領域１００、画素１０から出力される信号を処理する処理部５０が設けられた領域１２０、及び、領域１００と領域１２０との間の領域１１０を有する。以下では、領域１００を画素領域１００と称し、領域１１０を中間領域１１０と称し、領域１２０を回路領域１２０と称する。なお、図２は、画素ピッチ（画素の間隔）が処理部５０のピッチよりも大きい場合を例にして、撮像素子３の一部の配置例を示している。
　画素領域１００には、光電変換部１１を含む画素１０が、第１方向である水平方向（図２に示すＸ軸方向）、及び第１方向と交差する第２方向である垂直方向（図２に示すＹ軸方向）に複数配置される。画素領域１００では、水平方向（行方向）に配置された複数の画素１０毎に、垂直信号線２０が設けられる。垂直方向（列方向）に並んだ複数の画素の列である画素列に対して、垂直信号線２０が設けられるともいえる。垂直信号線２０は、画素領域１００において垂直方向に配線される。垂直信号線２０に対して、電流源２５及び処理部５０が設けられる。
　図３は、第１の実施の形態に係る撮像素子の一部の構成例を示す図である。画素１０は、光電変換部１１と、転送部１２と、フローティングディフュージョン（ＦＤ）１３と、リセット部１４と、増幅部１５と、選択部１６とを有する。光電変換部１１は、フォトダイオードＰＤであり、入射した光を電荷に変換し、光電変換された電荷を蓄積する。
　転送部１２は、信号ＴＸにより制御されるトランジスタＭ１から構成され、光電変換部１１で光電変換された電荷をＦＤ１３に転送する。トランジスタＭ１は、転送トランジスタである。ＦＤ１３は、ＦＤ１３に転送された電荷を蓄積（保持）して、容量値で除算した電圧に変換する。ＦＤ１３は、蓄積部１３であり、光電変換部１１で生成された電荷を蓄積する。
　増幅部１５は、ゲート（端子）がＦＤ１３に接続されるトランジスタＭ３から構成され、ＦＤ１３に蓄積された電荷による信号を増幅して出力する。トランジスタＭ３のドレイン（端子）及びソース（端子）は、それぞれ、電源ＶＤＤ、選択部１６に接続される。増幅部１５のソースは、選択部１６を介して垂直信号線２０に接続される。増幅部１５は、電流源２５を負荷電流源として、ソースフォロワ回路の一部として機能する。トランジスタＭ３は、増幅トランジスタである。増幅部１５と選択部１６とは、光電変換部１１により生成された電荷に基づく信号を生成し出力する出力部を構成する。
　リセット部１４は、信号ＲＳＴにより制御されるトランジスタＭ２から構成され、ＦＤ１３により蓄積された電荷をリセットする。リセット部１４は、ＦＤ１３に蓄積された電荷を排出して、ＦＤ１３の電圧をリセットする。トランジスタＭ２は、リセットトランジスタである。選択部１６は、信号ＳＥＬにより制御されるトランジスタＭ４から構成され、増幅部１５と垂直信号線２０とを電気的に接続又は切断する。選択部１６のトランジスタＭ４は、オン状態の場合に、増幅部１５からの信号を垂直信号線２０に出力する。トランジスタＭ４は、選択トランジスタである。
　電流源２５は、垂直信号線２０を介して各画素１０に接続される。電流源２５は、画素１０から信号を読み出すための電流を生成し、生成した電流を垂直信号線２０及び各画素１０に供給する。電流源２５は、垂直信号線２０毎に設けられ、図２に示すように水平方向に複数配置される。
　上述のように、光電変換部１１で光電変換された電荷は、転送部１２によってＦＤ１３に転送される。ＦＤ１３に転送された電荷に応じた信号（画素信号）が、垂直信号線２０に出力される。画素１０から出力される画素信号は、光電変換部１１によって光電変換された電荷に基づいて生成されるアナログ信号である。
　図２において、読み出し制御部８０は、複数の画素１０に対して共通に設けられる。読み出し制御部８０は、タイミングジェネレータを含む複数の回路により構成される。読み出し制御部８０は、カメラ１の制御部４によって制御され、上述した信号ＴＸ、信号ＲＳＴ、信号ＳＥＬなどの信号を各画素１０に供給して、各画素１０の動作を制御する。読み出し制御部８０は、画素１０の各トランジスタのゲートに信号を供給して、トランジスタをオン状態（接続状態、導通状態、短絡状態）又はオフ状態（切断状態、非導通状態、開放状態、遮断状態）とする。読み出し制御部８０によって選択される画素１０の画素信号は、その画素１０に接続された垂直信号線２０に出力される。
　回路領域１２０では、アナログ／デジタル変換部（ＡＤ変換部）４０を含む処理部５０が、水平方向に複数配置される。また、水平方向に並ぶ複数の処理部５０おきに（図２では４つの処理部５０おきに）、バッファ６０が配置される。なお、処理部５０及び画素１０の各々の水平方向のサイズ（大きさ）は異なっている。図２に示す例では、画素１０の幅（水平方向の幅）は、処理部５０の幅（水平方向の幅）よりも大きい。
　処理部５０には、各画素１０から垂直信号線２０を介してアナログ信号である画素信号が入力される。なお、処理部５０は、垂直信号線２０を介して入力される画素信号を所定のゲイン（増幅率）で増幅するアンプ部を有していてもよい。この場合、ＡＤ変換部４０には、アンプ部により増幅された画素信号が入力される。図２に示すカウンタ７０は、複数の処理部５０に対して共通に設けられる。カウンタ７０は、カウント値を示すクロック信号を生成して、水平方向に並んで配置される各ＡＤ変換部４０に出力する。
　ＡＤ変換部４０は、比較部４３及び記憶部４５を有し、垂直信号線２０を介して入力される画素信号を所定のビット数のデジタル信号に変換する。比較部４３は、コンパレータ回路を含んで構成される。比較部４３は、画素１０から出力される信号と時間経過とともに一定に変化する基準信号（ランプ信号）とを比較し、比較結果である出力信号を記憶部４５に出力する。
　記憶部４５は、記憶されるデジタル信号のビット数に対応して複数のラッチ回路により構成される。記憶部４５には、比較部４３から比較結果を示す出力信号が入力され、カウンタ７０からカウント値を示すクロック信号が入力される。記憶部４５は、比較部４３の出力信号とカウンタ７０からのクロック信号とに基づいて、比較部４３による比較開始から比較結果が反転するまでの経過時間に応じたカウント値をデジタル信号として記憶する。換言すると、記憶部４５は、比較部４３から出力される信号に基づき、画素１０から出力された信号のレベルと基準信号のレベルとの大小関係が変化する（反転する）までの時間に応じたカウント値をデジタル信号として記憶する。
　バッファ６０は、隣り合う処理部５０の間に設けられる。図２に示す例では、４つの処理部５０毎にバッファ６０が配置され、４つの処理部５０と１つのバッファ６０とが水平方向に交互に配置されている。４つの画素列毎に、バッファ６０が設けられる。バッファ６０は、カウンタ７０から出力されるクロック信号をバッファ（増幅）して、各ＡＤ変換部４０の記憶部４５にクロック信号を供給する。このように、カウンタ７０から出力されるクロック信号はバッファ６０を介して各記憶部４５に伝送されるため、クロック信号の遅延や信号レベルの低下が抑制される。
　処理部５０は、ＡＤ変換部４０によりデジタル信号に変換された画素信号を、不図示の信号処理部に出力する。信号処理部は、入力された画素信号に対して、相関二重サンプリング、信号量を補正する処理等の信号処理を行った後に、処理後の画素信号を制御部４に出力する。
　図２に示すように、撮像素子３では、上述した垂直信号線２０と、配線３０（配線３０ａ、配線３０ｂ）と、配線３５とが設けられる。垂直信号線２０及び配線３０は、撮像素子３の複数の層のうち同じ層に配線される。配線３５は、垂直方向に幅を有し、垂直信号線２０及び配線３０が配線される層とは異なる層に配置される。垂直信号線２０と配線３０とが配線される層の下層又は上層の少なくとも一方に、配線３５が設けられる。
　配線３０は、垂直信号線２０を挟むように設けられ、所定の電圧（例えば電源電圧または接地電圧）が供給される。隣り合う垂直信号線２０の間に配線３０が設けられ、垂直信号線２０の両隣に配線３０が配されるともいえる。配線３０は、垂直信号線２０を挟むように配置されることで、シールドとして機能する。配線（シールド線）３０を設けることにより、垂直信号線２０に出力される画素信号にノイズが混入することを抑制することができる。以下では、配線３０ａをシールド線３０ａと称し、配線３０ｂをシールド線３０ｂと称する。
　シールド線３０ａ及びシールド線３０ｂは、それぞれ、垂直信号線２０が配線される層と同じ層において配置される。画素領域１００及び中間領域１１０には、垂直方向に延びるシールド線３０ａが配置されている。また、中間領域１１０には、垂直方向に延びるシールド線３０ｂも配置されている。画素領域１００において、シールド線３０ａは、垂直方向に配線され、垂直信号線２０と水平方向に隣り合っている。図２に示す例では、シールド線３０ａは、中間領域１１０へ垂直方向に延びており、垂直信号線２０と平行に配置されている。
　シールド線３０ｂは、中間領域１１０において、垂直方向に配線され、垂直信号線２０と水平方向に隣り合っている。図２に示す例では、シールド線３０ｂは、垂直信号線２０と平行に配置され、処理部５０の近傍の位置まで延びている。なお、シールド線３０ａとシールド線３０ｂとは、垂直信号線２０が配線された層において、互いに接触していない。後述するが、シールド線３０ａとシールド線３０ｂとは、配線３５を介して互いに電気的に接続される。
　中間領域１１０には、水平方向に延びる配線３５が配されている。配線３５は、一定の電圧が供給される配線であり、例えば電源線または接地線である。シールド線３０ａは、ビア３６ａを介して配線３５に接続され、シールド線３０ｂは、ビア３６ｂを介して配線３５に接続される。シールド線３０ａ及びシールド線３０ｂは、ビア３６ａ及びビア３６ｂを経由して互いに電気的に接続され、配線３５を介して電圧（例えば電源電圧または接地電圧）が与えられる。シールド線３０ａ、シールド線３０ｂ、及び配線３５は、それぞれ、所定の電圧が供給される電圧線として機能する。
　撮像素子３の複数の垂直信号線２０のそれぞれは、中間領域１１０において、垂直方向と、垂直方向とは異なる方向（図２では水平方向）に配線される。図２に示す例では、垂直信号線２０は、画素領域１００から中間領域１１０へ垂直方向に延び、中間領域１１０において水平方向に配線される。更に、垂直信号線２０は、シールド線３０ｂに隣り合って垂直方向に配線され、処理部５０に接続される。
　中間領域１１０において、垂直信号線２０は、水平方向に配線され、他の垂直信号線２０に隣り合って設けられる。水平方向に配線される各垂直信号線２０の一部分は、垂直方向、及び、垂直方向と水平方向とは異なる方向（斜め方向）の少なくとも一方において、他の垂直信号線２０と隣り合う。中間領域１１０において互いに隣り合う垂直信号線２０の部分は、その間にシールド線３０を挟まない。
　撮像素子３では、画素１０の水平方向のピッチ及び処理部５０の水平方向のピッチによっては、画素１０と処理部５０との間の中間領域１１０において、垂直信号線２０が、垂直方向とは異なる方向に配線されて処理部５０に接続される。図２に示す例では、垂直信号線２０をその垂直信号線２０に接続された各画素１０に対して設けられた処理部５０に接続するために、垂直信号線２０は水平方向に曲げて配線される。垂直信号線２０は、屈曲した状態となり、クランク状の配線であるともいえる。
　この場合、仮に、画素領域１００において垂直信号線２０に隣り合って垂直方向に延びるシールド線３０を、中間領域１１０においても垂直信号線２０に隣り合うように水平方向に配線しようとすると、中間領域１１０においてシールド線３０を水平方向に形成するための領域が必要となる。各垂直信号線２０の両隣に水平方向に延びるシールド線３０を配置するには、各シールド線３０の線幅、及びシールド線３０と垂直信号線２０との間隔を確保する必要があり、中間領域１１０を垂直方向に広げることが必要となる。この場合、撮像素子３の面積が増大してしまい、製造コストが増大することになる。
　そこで、本実施の形態に係る撮像素子３では、中間領域１１０において、垂直信号線２０は、その一部分が他の垂直信号線２０に隣り合うように配線される。この隣り合う垂直信号線２０の一部分の間には、シールド線３０は配置されない。このため、中間領域１１０において垂直信号線２０のうち水平方向に配線された部分の両隣に水平方向に延びるシールド線３０を設ける場合と比較して、画素領域１００と回路領域１２０との間隔を狭めることができる。画素領域１００と回路領域１２０との間隔が短くなり、中間領域１１０の面積を小さくすることができる。これにより、撮像素子３のチップ面積を低減することが可能となる。以下では、図面を参照して、本実施の形態に係る撮像素子３の構成について更に説明する。
　図４は、第１の実施の形態に係る撮像素子の一部のレイアウトの一例を示す図である。垂直信号線２０は、上述したように、中間領域１１０において、垂直方向と、垂直方向とは異なる方向に配線される。垂直信号線２０は、垂直方向に配線される部分（第１部分）２０ａと、垂直方向とは異なる方向（図４では水平方向）に配線される部分（第２部分）２０ｂと、垂直方向に配線される部分（第３部分）２０ｃとを有する。
　図４では、図２に示す複数の垂直信号線２０及びシールド線３０のうちの一部の垂直信号線２０（第１部分２０ａ１～２０ａ４、第２部分２０ｂ１～２０ｂ４、第３部分２０ｃ１～２０ｃ４）及びシールド線３０（シールド線３０ａ１～３０ａ４、シールド線３０ｂ１～３０ｂ３）のみを図示している。なお、図４では、配線３５は図示していない。
　撮像素子３において、水平方向における垂直信号線２０同士の間隔は、画素領域１００と中間領域１１０とで異なる。図４に示す例では、中間領域１１０における垂直信号線２０同士の水平方向の間隔は、画素領域１００における垂直信号線２０同士の水平方向の間隔よりも狭い。水平方向に並ぶ第３部分２０ｃ同士の間隔は、水平方向に並ぶ第１部分２０ａ同士の間隔よりも狭くなっている。
　水平方向に配線される垂直信号線２０の第２部分２０ｂは、上述したように、垂直方向、及び、垂直方向と水平方向とは異なる方向（斜め方向）の少なくとも一方において、他の垂直信号線２０の第２部分２０ｂと隣り合う。図４に示す例では、第２部分２０ｂ１と第２部分２０ｂ２が斜め方向に隣り合っており、第２部分２０ｂ２と第２部分２０ｂ３が斜め方向に隣り合っている。また、第２部分２０ｂ３と第２部分２０ｂ４は、垂直方向及び斜め方向において隣り合っている。
　垂直信号線２０の第２部分２０ｂは、第１部分２０ａ及び第３部分２０ｃの少なくとも一方の幅よりも狭い幅としてもよい。図４に示す例では、第２部分２０ｂの垂直方向における幅Ｗ２は、第１部分２０ａの水平方向における幅Ｗ１、及び第３部分２０ｃの水平方向における幅Ｗ３の各々よりも狭くなっている。垂直信号線２０を、第１部分２０ａと第３部分２０ｃとで互いに異なる幅となるように形成してもよい。中間領域１１０における垂直信号線２０の線幅を微細化することにより、中間領域１１０の面積を小さくすることができる。
　以下に、中間領域１１０の面積が低減されることを、比較例と対比して説明する。図５は、比較例に係る撮像素子の一部の構成例を示す図である。比較例では、水平方向に配線される垂直信号線２０の第２部分２０ｂの両側において、シールド線３０が水平方向に延びている。垂直信号線２０の第２部分２０ｂは、シールド線３０と隣り合っている。比較例では、中間領域１１０において複数のシールド線３０が水平方向にも配線されるため、中間領域１１０の垂直方向の長さが長くなってしまう。中間領域１１０の面積が大きくなり、チップ面積が増大することとなる。
　図５において、中間領域１１０における垂直信号線２０の線長が垂直信号線２０の全体の線長に占める割合は微小となる。そのため、隣り合う第２部分２０ｂの間に配置される水平方向に延びるシールド線３０の部分をなくしたとしても、垂直信号線２０に出力される画素信号の品質に及ぼす影響は比較的少ないことが考えられる。
　そこで、本実施の形態では、図４に示したように、隣り合う第２部分２０ｂの間には、水平方向に延びるシールド線が配置されない。これにより、隣り合う第２部分２０ｂの間においてシールド線を水平方向に配線する場合と比較して、中間領域１１０の面積を小さくすることができる。
　また、本実施の形態では、垂直方向に配線される垂直信号線２０の第３部分２０ｃの両側には、シールド線３０ｂが設けられる。このため、撮像素子３のチップ面積を増大させることなく、垂直信号線２０に出力される画素の信号へのノイズの混入を低減することができる。この結果、画素の信号の品質が低下することを抑制することができる。
　上述した実施の形態によれば、次の作用効果が得られる。
（１）撮像素子３は、第１方向及び第１方向と異なる第２方向に設けられ、光電変換により電荷を生成する複数の光電変換部１１と、第２方向に配線され、光電変換部１１で生成された電荷に基づく信号が出力される信号線（垂直信号線２０）と、信号線に出力された信号を処理する処理部５０と、を備える。複数の信号線は、第１方向及び第２方向に複数の光電変換部１１が設けられる第１領域（画素領域１００）と複数の処理部５０との間の第２領域（中間領域１１０）で、第２方向、及び第１方向と第２方向と異なる第３方向の少なくとも１方に隣り合う。本実施の形態では、中間領域１１０において、垂直信号線２０は、その一部分が他の垂直信号線２０に隣り合うように配線される。このため、中間領域１１０の面積を小さくすることができ、チップ面積の増大を抑制することができる。
（２）本実施の形態では、中間領域１１０において隣り合う垂直信号線２０の一部分の間には、シールド線３０は配置されない。このため、中間領域１１０の面積を小さくすることができ、チップ面積の増大を抑制することが可能となる。
　次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
（変形例１）
　上述した実施の形態では、撮像素子３が１つの画素列あたり１つの垂直信号線２０を有する例について説明したが、これに限定されない。例えば、図６に示すように、１つの画素列あたり２つの垂直信号線２０を有する構成であってもよい。図６に示す例では、画素列ごとに、２つのシールド線３０が配置されている。例えば、画素列毎に設けられる２つの垂直信号線２０のうち、一方の垂直信号線２０は、奇数行目の各画素１０に接続され、他方の垂直信号線２０は、偶数行目の各画素１０に接続される。これにより、２行分の画素の信号の読み出しを同時に（並列に）行うことができる。
　本変形例の場合も、図６に示すように、中間領域１１０において垂直信号線２０の一部分が他の垂直信号線２０に隣り合うように配線されることによって、チップ面積の増大を抑制することができる。なお、撮像素子は、１つの画素列あたり２つ以上の垂直信号線２０を有する構成であってもよい。
（変形例２）
　上述した実施の形態および変形例では、光電変換部としてフォトダイオードを用いる例について説明した。しかし、光電変換部として光電変換膜（有機光電膜）を用いるようにしてもよい。
（変形例３）
　上述の実施の形態及び変形例で説明した撮像素子及び撮像装置は、カメラ、スマートフォン、タブレット、ＰＣに内蔵のカメラ、車載カメラ、無人航空機（ドローン、ラジコン機等）に搭載されるカメラ等に適用されてもよい。
（変形例４）
　上述した実施の形態では、撮像素子３の画素領域１００、中間領域１１０、及び回路領域１２０が１つの層（基板）において配置される例について説明したが、これに限定されない。
　図７，８は、変形例４を示す図であり、図２に基づく概略斜視図である。
　図７，８では、クランク状に配線された垂直信号線２０を代表的に図示したが、シールド線３０、画素１０、ＡＤ変換部４０等も図２と同様に配置される。
　図７，８において、撮像素子３の画素領域１００、中間領域１１０、及び回路領域１２０は、第１基板及びこれに積層方向に積層する第２基板において配置されている。積層方向とは、図７，８に示すＺ軸であり、第１方向（図２に示すＸ軸方向）と第２方向（図２に示すＹ軸方向）と交差する第３方向に相当する。
　図７に示すように、撮像素子３は、画素領域１００及び中間領域１１０が第１基板３ａに配置され、回路領域１２０が第２基板３ｂに配置される。
　図７において、第１基板３ａの垂直信号線２０及びシールド線３０は、第１基板３ａの周辺部付近の領域において第１基板３ａを積層方向に貫き、第２基板３ｂの周辺部付近の領域に配置される垂直信号線２０及びシールド線３０に接続される。
　図７において、回路領域１２０は、第２基板３ｂの全て又は一部に配置される。
　図８に示すように、撮像素子３は、画素領域１００が第１基板３ｃに配置され、中間領域１１０及び回路領域１２０が第２基板３ｄに配置される。
　図８において、第１基板３ｃの垂直信号線２０及びシールド線３０は、第１基板３ｃの周辺部付近の領域において第１基板３ｃを積層方向に貫き、第２基板３ｄの周辺部付近の領域に配置される垂直信号線２０及びシールド線３０に接続される。
　図８において、回路領域１２０は、第２基板３ｄのうち中間領域１１０以外の部分の全て又は一部に配置される。
　図示しないが、撮像素子３は、画素領域１００が第１基板３ａに配置され、回路領域１２０が第２基板３ｂに配置され、中間領域１１０が第１基板３ａと第２基板３ｂとの間に配置される構成であってもよい。
　図示しないが、変形例１（図６）の構成も、本変形例と同様に２つの基板により構成されてもよい。
　上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
１…撮像装置、３…撮像素子、４…制御部、１０…画素、１１…光電変換部、２０…垂直信号線、２５…電流源、３０…シールド線、３５…配線、４０…ＡＤ変換部、５０…処理部、６０…バッファ、７０…カウンタ、８０…読み出し制御部、１００…画素領域、１１０…中間領域、１２０…回路領域

Claims (22)

  1. 　第１方向及び前記第１方向と異なる第２方向に設けられ、光電変換により電荷を生成する複数の光電変換部と、
    　前記第２方向に配線され、前記光電変換部で生成された電荷に基づく信号が出力される信号線と、
    　前記信号線に出力された信号を処理する処理部と、を備え、
    　複数の前記信号線は、前記第１方向及び前記第２方向に複数の前記光電変換部が設けられる第１領域と複数の前記処理部との間の第２領域で、前記第２方向、及び前記第１方向と前記第２方向と異なる第３方向の少なくとも１方に隣り合う撮像素子。
  2. 　請求項１に記載の撮像素子において、
    　前記信号線は、前記第１方向に配置された複数の画素毎に設けられ、
    　複数の前記信号線は、前記第２領域において、前記第２方向及び前記第３方向の少なくとも１方において隣り合う撮像素子。
  3. 　請求項１または請求項２に記載の撮像素子において、
    　複数の前記信号線の間隔は、前記第１領域と前記第２領域とで異なる撮像素子。
  4. 　請求項１から請求項３までのいずれか一項に記載の撮像素子において、
    　前記第２領域における複数の前記信号線の間隔は、前記第１領域における複数の前記信号線の間隔よりも狭い撮像素子。
  5. 　請求項１から請求項４までのいずれか一項に記載の撮像素子において、
    　前記信号線の幅は、前記第１領域と前記第２領域とで異なる撮像素子。
  6. 　請求項１から請求項５までのいずれか一項に記載の撮像素子において、
    　前記第２領域における前記信号線の幅は、前記第１領域における前記信号線の幅より狭い撮像素子。
  7. 　請求項１から請求項６までのいずれか一項に記載の撮像素子において、
    　前記信号線は、前記第２領域において、前記第２方向、及び前記第１方向または前記第３方向に配線される撮像素子。
  8. 　請求項１から請求項７までのいずれか一項に記載の撮像素子において、
    　前記信号線は、前記第２領域において、前記第２方向に配線される第１部分と、前記第１方向または前記第３方向に配線される第２部分と、前記第２方向に配線される第３部分とを有する撮像素子。
  9. 　請求項８に記載の撮像素子において、
    　前記第２方向における前記第２部分の位置が前記信号線毎に異なる撮像素子。
  10. 　請求項８または請求項９に記載の撮像素子において、
    　複数の前記信号線は、前記第２部分において、前記第２方向及び前記第３方向の少なくとも１方において隣り合う撮像素子。
  11. 　請求項８から請求項１０までのいずれか一項に記載の撮像素子において、
    　前記信号線は、前記第１部分および前記第３部分の少なくとも１方と前記第２部分とで幅が異なる撮像素子。
  12. 　請求項８から請求項１１までのいずれか一項に記載の撮像素子において、
    　前記第２部分における前記信号線の幅は、前記第１部分および前記第３部分の少なくとも１方の前記信号線の幅よりも狭い撮像素子。
  13. 　請求項８から請求項１２までのいずれか一項に記載の撮像素子において、
    　前記第２部分の前記第２方向における前記信号線の幅は、前記第１部分および前記第３部分の少なくとも１方の前記第１方向における前記信号線の幅よりも狭い撮像素子。
  14. 　請求項１から請求項１３までのいずれか一項に記載の撮像素子において、
    　前記第１領域において前記第２方向に配線され、所定の電圧が供給される第１電圧線を備え、
    　前記信号線と前記第１電圧線とは、前記第１方向に隣り合う撮像素子。
  15. 　請求項１４に記載の撮像素子において、
    　前記第２領域において前記第２方向に配線され、前記所定の電圧が供給され、前記第１電圧線と異なる第２電圧線を備え、
    　前記信号線と前記第２電圧線とは、前記第１方向に隣り合う撮像素子。
  16. 　請求項１５に記載の撮像素子において、
    　前記信号線は、前記第２領域において、前記第１電圧線と前記第２電圧線との間を通って前記第１方向または前記第３方向に配線される撮像素子。
  17. 　請求項１５または請求項１６に記載の撮像素子において、
    　前記信号線と前記第１電圧線との間隔と、前記信号線と前記第２電圧線との間隔とは異なる撮像素子。
  18. 　請求項１５から請求項１７までのいずれか一項に記載の撮像素子において、
    　前記信号線と前記第２電圧線との間隔は、前記信号線と前記第１電圧線との間隔よりも狭い撮像素子。
  19. 　請求項１５から請求項１８までのいずれか一項に記載の撮像素子において、
    　前記第１電圧線と前記第２電圧線とは、前記信号線が配線された層において、互いに接触していない撮像素子。
  20. 　請求項１５から請求項１９までのいずれか一項に記載の撮像素子において、
    　前記信号線が配線される層とは異なる層に配線され、前記所定の電圧が供給される第３電圧線を備え、
    　前記第１電圧線と前記第２電圧線は、前記第３電圧線と接続される撮像素子。
  21. 　第１方向及び前記第１方向と異なる第２方向に設けられ、光電変換により電荷を生成する複数の光電変換部と、
    　前記第２方向に配線され、前記光電変換部で生成された電荷に基づく信号が出力される信号線と、
    　前記信号線に出力された信号を処理する処理部と、を備え、
    　前記第２方向における複数の前記信号線の間隔は、複数の前記光電変換部が設けられた領域と、複数の前記光電変換部と前記処理部との間の領域とで異なる撮像素子。
  22. 　請求項１から請求項２１までのいずれか一項に記載の撮像素子と、
    　前記撮像素子から出力される信号に基づいて画像データを生成する生成部と、
    を備える撮像装置。
PCT/JP2021/038119 2020-10-14 2021-10-14 撮像素子、及び、撮像装置 WO2022080467A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022557458A JPWO2022080467A1 (ja) 2020-10-14 2021-10-14
US18/031,047 US20230362513A1 (en) 2020-10-14 2021-10-14 Imaging sensor and imaging device
CN202180069295.6A CN116325167A (zh) 2020-10-14 2021-10-14 摄像元件及摄像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020173026 2020-10-14
JP2020-173026 2020-10-14

Publications (1)

Publication Number Publication Date
WO2022080467A1 true WO2022080467A1 (ja) 2022-04-21

Family

ID=81208165

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/038119 WO2022080467A1 (ja) 2020-10-14 2021-10-14 撮像素子、及び、撮像装置

Country Status (4)

Country Link
US (1) US20230362513A1 (ja)
JP (1) JPWO2022080467A1 (ja)
CN (1) CN116325167A (ja)
WO (1) WO2022080467A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263072A (ja) * 2007-04-12 2008-10-30 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2012164985A (ja) * 2012-03-13 2012-08-30 Sony Corp 固体撮像装置及び電子機器
WO2016013413A1 (ja) * 2014-07-25 2016-01-28 ソニー株式会社 固体撮像素子、ａｄ変換器、および電子機器
JP2020004888A (ja) * 2018-06-29 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、及び、電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263072A (ja) * 2007-04-12 2008-10-30 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2012164985A (ja) * 2012-03-13 2012-08-30 Sony Corp 固体撮像装置及び電子機器
WO2016013413A1 (ja) * 2014-07-25 2016-01-28 ソニー株式会社 固体撮像素子、ａｄ変換器、および電子機器
JP2020004888A (ja) * 2018-06-29 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、及び、電子機器

Also Published As

Publication number Publication date
US20230362513A1 (en) 2023-11-09
CN116325167A (zh) 2023-06-23
JPWO2022080467A1 (ja) 2022-04-21

Similar Documents

Publication Publication Date Title
JP5633323B2 (ja) 固体撮像装置及び電子機器
US9954023B2 (en) Solid-state imaging device and imaging apparatus
US20240089629A1 (en) Image sensor and imaging device
JP6907358B2 (ja) 撮像素子及び撮像装置
JP2023181484A (ja) 撮像素子
WO2022080467A1 (ja) 撮像素子、及び、撮像装置
US10944926B2 (en) Solid-state imaging element, method for driving solid-state imaging element, and electronic apparatus
JP2012075050A (ja) 固体撮像素子、撮像装置、黒レベル決定方法
JP2011244351A (ja) 撮像装置及び固体撮像素子の駆動制御方法
JP6702371B2 (ja) 撮像素子及び撮像装置
WO2016151792A1 (ja) 固体撮像装置
JP2015144340A (ja) 固体撮像素子及び撮像装置
JP6375613B2 (ja) 固体撮像素子及び撮像装置
JP7384212B2 (ja) 撮像素子、及び、撮像装置
JP7384211B2 (ja) 撮像素子、及び、撮像装置
JP7468594B2 (ja) 撮像素子及び撮像装置
JP6760907B2 (ja) 撮像素子及び撮像装置
WO2020203798A1 (ja) 撮像素子および撮像装置
US20230395629A1 (en) Imaging device and equipment
WO2020202414A1 (ja) 撮像装置および制御プログラム
WO2020202413A1 (ja) 撮像素子および撮像装置
JP6579186B2 (ja) 撮像素子及び撮像装置
JP2009253693A (ja) 撮像装置
WO2019189893A1 (ja) 撮像素子および撮像装置
JP2021073772A (ja) 固体撮像素子及び撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21880202

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022557458

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21880202

Country of ref document: EP

Kind code of ref document: A1