JPH04113625A - 半導体装置の金属配線構造 - Google Patents

半導体装置の金属配線構造

Info

Publication number
JPH04113625A
JPH04113625A JP23530990A JP23530990A JPH04113625A JP H04113625 A JPH04113625 A JP H04113625A JP 23530990 A JP23530990 A JP 23530990A JP 23530990 A JP23530990 A JP 23530990A JP H04113625 A JPH04113625 A JP H04113625A
Authority
JP
Japan
Prior art keywords
metal
metal interconnections
semiconductor device
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23530990A
Other languages
English (en)
Inventor
Toru Koyama
徹 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23530990A priority Critical patent/JPH04113625A/ja
Publication of JPH04113625A publication Critical patent/JPH04113625A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の金属配線構造に関するもので
ある。
〔従来の技術〕
第２図はＩＣ，ＬＳＩ等の半導体装置における金属配線
構造の従来例を示す断面模式図である。
この図において、１はＡ　Ｉ　Ｓ　ｉ　、　Ａ　Ｉ　Ｓ
　ｉ　Ｃｕ等の金属配線、２は窒化硅素等のパッンベー
ンヨン膜、３は前記金属配線１と下層配線（図示せず）
との層間絶縁膜である。
通常、半導体装置では、第２図のように並行して位置す
る金属配Ｒ１中に数ナノ（１０−”）秒間隔程度のパル
ス状の電圧信号が印加されることが頻繁にある。この際
、隣り合う金属配線１に位相やパターンの異なるパルス
信号が印加されれば、金属配線１間に瞬間的に電位差が
生じる。この際、金属配線１は誘電体であるバッンベー
ンヨン膜２を介して対面していることがら、電位差の発
生に伴って寄生容量の影響が出る。この寄生容量の影響
により、パルス信号の伝達遅延やパルス波形の劣化（な
まり）等の現象が生じる。これらの現象は半導体装置の
動作速度の低下、タイミングずれによる誤動作の原因と
なっていた。この寄生容量は、誘電体膜が薄い程大きく
なるため、今後の素子の微細化に伴う配線間隔の縮小に
より増大し、その影響は深刻化する。
〔発明が解決しようとする課題〕
以上のように、従来の金属配線１は同一層上に並行する
ように形成されているため、配線間隔が狭い箇所ではパ
ルス信号を印加した際に寄生容量の影響が生じ、半導体
装置の動作速度の低下やりィミノグずれによる誤動作等
の問題を誘起していた。
この発明は、上記のような問題点を解消するためになさ
れたもので、金属配線間の寄生容量が低減されろような
半導体装置の金属配線構造を得ることを目的とする１゜ 〔課題を解決するための手段〕 この発明に係る半導体装置の金属配線構造は、平行する
金属配線のうち隣り合う金属配線を層間絶縁膜を介して
異なる層上に形成したものである。
〔作用〕
この発明における金属配線は、多層構造に配線すること
により、隣り合う金属配線は同一層上で対面しなくなる
ために、金属配線間の寄生容量は大幅に低減される。
また、各層の金属配線間隔が広がるため、微細化に伴っ
て困難になってきた金属配線の形成が容易になる。さら
に、金属配線幅を広げることも可能であり、金属配線間
ショー１−や、マイグレーションによる断線等も軽減さ
れる。
〔実施例〕
以下、この発明の一実施例を第１図について説明する。
第１図において、１ａは下層の金属配線、１ｂは上層の
金属配線、２はバッジベージ、９．膜、３は前記下層の
金属配線１ａと下層配線との層間絶縁膜、４は前記下層
の金属配線１ａと上層の金属配線１ｂとの層間絶縁膜で
ある。
第１図のように、例えばメモリセル領域内のワド線やピ
ッ１〜線等のように、金属配線１ａ、１ｂを層間絶縁膜
４を介して上下２層に分割形成し、隣り合う配線をそれ
ぞれ異なる層上に形成することにより、各層の金属配線
間を広くとることができ、したがって、金属配線間の寄
生容量を大幅に低減することができる。
なお、上記実施例では２層に分割する場合を示したが、
さらに多層構造にしても同様の効果が得られる。
また、上、下層の金属配線１ａ、１ｂは、必ずしも同一
材質である必要はなく、異なる材質であってもよい。
〔発明の効果〕
以上説明したように、この発明は、金属配線のうち隣合
う金属配線を層間絶縁膜を介して異なる層上に形成した
ので、隣り合う金属配線間の寄生容量を低減できる。し
たがって、信号の遅延や信号波形の劣化が低減され、動
作速度の情報や信号伝達における信頼性の向上が図れる
。
さらに、各層の金属配線間隔が広がる乙とて、配線の形
成が容易になるとともに、配線幅自体を広げることが可
能になるため、配線間ショートやマイグレーションによ
る断線を防止できるといった効果が得られる。
【図面の簡単な説明】
第１図はこの発明の一実施例による金属配線構造を示す
断面模式図、第２図は従来の金属配線構造を示す断面模
式図である。 図において、１ａは下層の金属配線、１ｂは上層の金属
配線、２はバッシベーンヨノ膜、３，４はＨ間絶縁膜で
ある。 なお、各図中の同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 半導体装置の金属配線を並行して配設した金属配線構造
    において、前記金属配線のうち隣り合う金属配線を層間
    絶縁膜を介して異なる層上に形成したことを特徴とする
    半導体装置の金属配線構造。
JP23530990A 1990-09-03 1990-09-03 半導体装置の金属配線構造 Pending JPH04113625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23530990A JPH04113625A (ja) 1990-09-03 1990-09-03 半導体装置の金属配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23530990A JPH04113625A (ja) 1990-09-03 1990-09-03 半導体装置の金属配線構造

Publications (1)

Publication Number Publication Date
JPH04113625A true JPH04113625A (ja) 1992-04-15

Family

ID=16984205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23530990A Pending JPH04113625A (ja) 1990-09-03 1990-09-03 半導体装置の金属配線構造

Country Status (1)

Country Link
JP (1) JPH04113625A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876051A (en) * 1986-11-13 1989-10-24 W. L. Gore & Associates, Inc. Apparatus and method for extruding and expanding polytetrafluoroethylene tubing and the products produced thereby
WO1997047038A1 (en) * 1996-06-05 1997-12-11 Advanced Micro Devices, Inc. An integrated circuit having horizontally and vertically offset interconnect lines
EP1005087A1 (fr) * 1998-11-26 2000-05-31 STMicroelectronics SA Circuit intégré et procédé de fabrication associé
US7052987B2 (en) * 2000-08-15 2006-05-30 Micron Technology, Inc. Method for fabricating a low capacitance wiring layout
WO2015146642A1 (ja) * 2014-03-26 2015-10-01 ソニー株式会社 固体撮像素子、及び、撮像装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876051A (en) * 1986-11-13 1989-10-24 W. L. Gore & Associates, Inc. Apparatus and method for extruding and expanding polytetrafluoroethylene tubing and the products produced thereby
WO1997047038A1 (en) * 1996-06-05 1997-12-11 Advanced Micro Devices, Inc. An integrated circuit having horizontally and vertically offset interconnect lines
US5854131A (en) * 1996-06-05 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having horizontally and vertically offset interconnect lines
US6153833A (en) * 1996-06-05 2000-11-28 Advanced Micro Devices, Inc. Integrated circuit having interconnect lines separated by a dielectric having a capping layer
EP1005087A1 (fr) * 1998-11-26 2000-05-31 STMicroelectronics SA Circuit intégré et procédé de fabrication associé
FR2786609A1 (fr) * 1998-11-26 2000-06-02 St Microelectronics Sa Circuit integre a capacite interlignes reduite et procede de fabrication associe
US6392299B1 (en) 1998-11-26 2002-05-21 Stmicroelectronics S.A. Integrated circuit and associated fabrication process
US7052987B2 (en) * 2000-08-15 2006-05-30 Micron Technology, Inc. Method for fabricating a low capacitance wiring layout
WO2015146642A1 (ja) * 2014-03-26 2015-10-01 ソニー株式会社 固体撮像素子、及び、撮像装置
US10658404B2 (en) 2014-03-26 2020-05-19 Sony Corporation Solid state imaging device and imaging apparatus with pixel column having multiple output lines

Similar Documents

Publication Publication Date Title
KR900007085A (ko) 반도체집적회로장치 및 그 제조방법
JPH04113625A (ja) 半導体装置の金属配線構造
JP2647188B2 (ja) 半導体装置の製造方法
JPS583379B2 (ja) 半導体装置
JPH04196462A (ja) 多層配線構造の配線方法および半導体装置
JPH08274127A (ja) 半導体装置
JPH0697300A (ja) 半導体集積回路の配線間構造
JP3178894B2 (ja) 半導体装置
JPH10214941A (ja) 半導体集積回路装置
JPS6340347A (ja) 半導体集積回路装置
JPS61156834A (ja) 半導岩集積回路の信号伝送路
JPS60176251A (ja) 半導体装置
JPS615547A (ja) 多層配線構造
JPH0430452A (ja) 半導体集積回路装置
JPH0864677A (ja) 半導体集積回路装置
JPH1131787A (ja) 半導体集積回路装置
JP3168473B2 (ja) 集積回路装置
JPS63255941A (ja) 半導体集積回路
JPH022122A (ja) 半導体集積回路装置
JPH0237763A (ja) 半導体集積回路
JPH09283630A (ja) 半導体装置
JPH01228145A (ja) 半導体集積回路装置
JPS61270849A (ja) 集積回路装置
JPH07118454B2 (ja) 半導体装置の製造方法
JPH03165037A (ja) 半導体装置