JPWO2014156028A1 - 固体撮像装置及び撮像装置 - Google Patents

固体撮像装置及び撮像装置 Download PDF

Info

Publication number
JPWO2014156028A1
JPWO2014156028A1 JP2015508028A JP2015508028A JPWO2014156028A1 JP WO2014156028 A1 JPWO2014156028 A1 JP WO2014156028A1 JP 2015508028 A JP2015508028 A JP 2015508028A JP 2015508028 A JP2015508028 A JP 2015508028A JP WO2014156028 A1 JPWO2014156028 A1 JP WO2014156028A1
Authority
JP
Japan
Prior art keywords
capacitor
voltage
power supply
transistor
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015508028A
Other languages
English (en)
Other versions
JP6369696B2 (ja
Inventor
崇泰 鬼頭
崇泰 鬼頭
裕之 網川
裕之 網川
真浩 樋口
真浩 樋口
憲一 折笠
憲一 折笠
洋 藤中
洋 藤中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014156028A1 publication Critical patent/JPWO2014156028A1/ja
Application granted granted Critical
Publication of JP6369696B2 publication Critical patent/JP6369696B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply

Abstract

固体撮像装置（１００）は、少なくとも一つの受光部と当該受光部によって光電変換された信号電荷を転送する転送トランジスタと信号電荷量に応じた増幅信号を出力する増幅トランジスタとを有する複数の単位セル（１０１）が行列状に配置された撮像領域（１０２）と、増幅トランジスタのソース電極に接続され当該増幅トランジスタの出力信号を受ける複数の垂直信号線ＶＬと、増幅トランジスタのドレイン電極に接続され電源電圧を増幅トランジスタに供給するための画素電源配線ＶＤＤＣＥＬＬと、複数の垂直信号線ＶＬのそれぞれに対応して接続された複数の定電流源トランジスタと、電源電圧の変動に基づいて定電流源トランジスタに流す電流量を制御するバイアス回路（１１１）とを備える。

Description

本発明は、固体撮像装置及び撮像装置に関する。
物理量の分布を検出する物理量分布検出装置として、例えば、入射光の光量を検出する受光部（画素）を含む単位セルが行列状に２次元配置されてなる固体撮像装置がある。そして、固体撮像装置として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）集積回路と同様のプロセスで製造できるＣＭＯＳイメージセンサが広く知られている。
図１８は、特許文献１に開示された従来の固体撮像装置の回路構成図である。同図に記載された列並列型ＡＤ変換装置搭載のＣＭＯＳイメージセンサにおいて、列並列型ＡＤ変換装置の比較器２０３１の信号線と電源線Ｌ１１との間に容量素子２０４４が配置されている。この容量素子２０４４の作用により、比較器２０３１が一斉に反転したときの電源線Ｌ１１の電圧ドロップが起因するノイズを解決するとしている。
特開２００７−２８１５４０号公報
しかしながら、特許文献１に開示された従来の固体撮像装置は、電源ノイズ等の外乱ノイズに対しての画質劣化を抑制できないという課題を有している。
特に、図１８に示された固体撮像装置では、当該装置の小型化（微細化）のため、及び、受光部２１１１で光電変換した信号電荷を高い電圧信号へ変換するために、ＦＤ部２１１５の低容量化を行うと、電源ノイズによるＦＤ部２１１５の変動量は大きく増加する。また、近年要求される高速撮影に対応すべく、駆動能力向上による高速化を果たすためには、増幅トランジスタ２１１４のゲート幅拡大、又は、並列使用の実現が挙げられる。これらを実現しようとすると、増幅トランジスタ２１１４のＣｇｄが増加し、これによって電源ノイズによるＦＤ部２１１５の変動量は大きく増加する。つまり、近年の高画質、低ノイズ化、及び微細化を実現するには、この電源ノイズ等の外乱ノイズは大きな課題である。
上記課題に鑑み、本発明は、電源ノイズ等の外乱ノイズを抑制した固体撮像装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係る固体撮像装置は、少なくとも一つの受光部と、前記受光部によって光電変換された信号電荷を転送する転送トランジスタと、前記信号電荷量に応じた増幅信号を出力する増幅トランジスタと、を有する複数の単位セルが行列状に配置された撮像領域と、前記増幅トランジスタのソース電極に接続され、当該増幅トランジスタの出力信号を受ける複数の垂直信号線と、前記増幅トランジスタのドレイン電極に接続され、電源電圧を前記増幅トランジスタに供給するための画素電源配線と、前記複数の垂直信号線のそれぞれに対応して接続された複数の定電流源トランジスタと、前記電源電圧の変動に基づいて前記定電流源トランジスタに流す電流量を制御するバイアス回路とを備えることを特徴とする。
上記構成によれば、電源電圧の変動が単位セル内に伝搬して垂直信号線にノイズが発生するが、バイアス回路が、増幅トランジスタの定電流を電源電圧の変動に連動して変化させる。よって、垂直信号線の周波数帯域に左右されず、低域から高域まで幅広い周波数帯域で電源ノイズをキャンセルすることが可能となる。
また、本発明の一態様に係る固体撮像装置は、少なくとも一つの受光部と、前記受光部によって光電変換された信号電荷を転送する転送トランジスタと、前記信号電荷量に応じた増幅信号を出力する増幅トランジスタと、を有する複数の単位セルが行列状に配置された撮像領域と、前記増幅トランジスタのソース電極に接続され、当該増幅トランジスタの出力信号を受ける複数の垂直信号線と、前記増幅トランジスタのドレイン電極に接続され、電源電圧を前記増幅トランジスタに供給するための画素電源配線と、前記電源電圧の変動に基づいて時間的に変化する参照電圧を発生する基準信号生成回路と、前記複数の垂直信号線の電位と前記参照電圧とを比較して前記出力信号であるアナログ電圧をデジタル変換するＡＤ変換部とを備えることを特徴とする。
上記構成によれば、電源電圧の変動が単位セル内に伝搬して垂直信号線にノイズが発生するが、参照電圧も電源電圧の変動に応じて変動させることで、ＡＤ変換部で比較した際の結果を、電源電圧に依存しない出力結果とすることができる。よって、垂直信号線の周波数帯域に左右されず、低域から高域まで幅広い周波数帯域で電源ノイズをキャンセルすることが可能となる。
また、例えば、前記バイアス回路は、前記電源電圧を電流に変換するための変換ゲインが正である電圧−電流変換回路を備える。
また、例えば、前記バイアス回路は、前記電源電圧と接続された第１の容量と、前記電源電圧以外の電圧が印加された第１のノードと接続された第２の容量とを備え、前記定電流源トランジスタの電源電圧の変動に連動して変化させる電流量は、前記第１の容量の容量値と前記第２の容量の容量値との比率に基づいて決定される。
また、例えば、前記第１のノードは、接地電位に設定されている。
また、例えば、前記第１の容量は、前記電源電圧と接続された第２のノードと、高インピーダンス状態と低インピーダンス状態とが選択的に設定される第３のノードとを有する。
また、例えば、前記バイアス回路は、前記第１の容量を複数有し、さらに、少なくとも１つの前記第１の容量に備わる前記第３のノードに接続され、前記複数の第１の容量の容量値と前記第２の容量の容量値との比率を変える機能を有する第１の制御トランジスタを備える。
また、例えば、前記バイアス回路は、前記第２の容量を複数有し、さらに、少なくとも１つの前記第２の容量の前記第１のノードと異なるもう一方の第４のノードに接続され、前記第１の容量の容量値と前記複数の第２の容量の容量値との比率を変える機能を有する第２の制御トランジスタを備える。
また、例えば、前記バイアス回路は、異なる前記単位セルが有する複数の前記増幅トランジスタが同時に活性化される場合に、前記第１の容量の容量値と前記第２の容量の容量値との比率を変える。
また、例えば、前記定電流源トランジスタと前記バイアス回路とは、前記撮像領域に対して物理的に異なる側に配置される。
また、例えば、前記定電流源トランジスタと前記バイアス回路とは、前記撮像領域に対して物理的に同じ側に配置される。
また、例えば、前記基準信号生成回路は、第３の容量と第４の容量とを有し、前記参照電圧は、前記電源電圧と接地電位との差分電圧が前記第３の容量と前記第４の容量との比で分圧された比率で変動する電圧である。
また、例えば、前記基準信号生成回路は、ランプ信号発生回路と、前記ランプ信号発生回路の出力端子に一端が接続された第５の容量と、当該第５の容量の他端と接地電位との間に接続された第６の容量とを有し、前記第５の容量と前記第６の容量との分圧によりランプ信号振幅を所定の倍率で縮小する減衰器とを備え、前記基準信号生成回路は、前記第５の容量と前記第６の容量との分圧点の電圧に基づいた電圧を出力する。
また、例えば、前記基準信号生成回路は、さらに、前記第５の容量と前記第６の容量との分圧点の電圧を低インピーダンスに変換して出力するバッファ回路を備える。
また、例えば、前記第４の容量は、複数の容量の並列接続で構成され、前記基準信号生成回路は、前記複数の容量が有する複数の接地ノードに対して、それぞれ電源電位または接地電位に切替設定し、前記接地ノードが電源電位に設定された前記容量の合成容量値と前記接地ノードが接地電位に設定された前記容量の合成容量値との比を、第１の制御信号に基づき所定の比率に制御する。
また、例えば、前記第６の容量は、複数の容量の並列接続で構成され、前記基準信号生成回路は、前記複数の容量が有する複数の接地ノードに対して、それぞれ電源電位と接地電位に切替設定し、前記接地ノードが電源電位に設定された前記容量の合成容量値と前記接地ノードが接地電位に設定された前記容量の合成容量値との比を第１の制御信号に基づき所定の比率に制御する。
また、例えば、前記基準信号生成回路は、ランプ信号発生回路と、前記ランプ信号発生回路の出力端子に一端が接続された第５の容量と、当該第５の容量の他端と接地電位との間に接続された第６の容量とを有し、前記第５の容量と前記第６の容量との分圧によりランプ信号振幅を所定の倍率で縮小する減衰器と、前記第５の容量と前記第６の容量との分圧点の電圧を低インピーダンスに変換して出力するバッファ回路とを備え、前記第４の容量は、複数の容量の並列接続で構成され、前記基準信号生成回路は、前記複数の容量が有する複数の接地ノードに対して、それぞれ電源電位と接地電位に切替設定し、前記接地ノードが電源電位に設定された前記容量の合成容量値と前記接地ノードが接地電位に設定された前記容量の合成容量値との比を第２の制御信号に基づき所定の比率に制御する。
また、例えば、前記基準信号生成回路は、さらに、前記第５の容量の両端を短絡する第１のスイッチを備え、前記基準信号生成回路は、第３の制御信号に基づいて前記第１のスイッチの開閉を制御する。
また、例えば、前記基準信号生成回路は、一端が、単位時間の電圧変化が一定である傾斜状の信号を出力するランプ信号発生回路の出力端子と接地ノードとを接続切替する複数の第２のスイッチにそれぞれ接続され、他端がバッファ回路の入力に共通接続された複数の第７の容量を備え、第４の制御信号に従って前記ランプ信号発生回路の出力端子に接続された前記第７の容量と前記接地ノードに接続された前記第７の容量との比率を可変して、減衰比を可変制御する減衰器を備え、前記基準信号生成回路は、複数の前記接地ノードに対して、それぞれ電源電位と接地電位とに切替設定する機能を有し、前記比率を第１の制御信号に基づき所定の比率に制御する。
なお、本発明は、このような特徴的な構成を備える固体撮像装置として実現することができるだけでなく、当該固体撮像装置を備える撮像装置として実現することができる。
本発明に係る固体撮像装置によれば、電源ノイズ等の外乱ノイズを抑制することが可能となる。
図１は、第１の実施形態に係る固体撮像装置のブロック構成図である。 図２は、一般的な固体撮像装置を構成する画素部の回路構成の一例を示す図である。 図３は、一般的な固体撮像装置を構成するカラム読出し回路の回路構成図である。 図４は、第１の実施形態に係る固体撮像装置を構成する単位セル及びバイアス回路の回路構成の一例を示す図である。 図５は、第１の実施形態に係る固体撮像装置の動作を説明するためのタイミングチャートである。 図６は、第２の実施形態に係る固体撮像装置のブロック構成図である。 図７は、第２の実施形態に係る基準信号生成回路の構成例を示す図である。 図８は、第２の実施形態に係る参照電圧発生回路の構成例を示す図である。 図９は、第２の実施形態に係る固体撮像装置の動作を説明するためのタイミングチャートである。 図１０は、第３の実施形態に係る基準信号生成回路の構成例を示す図である。 図１１は、第３の実施形態に係る減衰器の第１の構成例を示す図である。 図１２は、第３の実施形態に係る減衰器の第２の構成例を示す図である。 図１３は、第３の実施形態に係る減衰器の第３の構成例を示す図である。 図１４は、第４の実施形態に係る基準信号生成回路の構成例を示す図である。 図１５は、第４の実施形態に係る減衰器の構成例を示す図である。 図１６は、第４の実施形態に係る接地切替回路の構成例を示す図である。 図１７は、第５の実施形態に係る撮像装置（カメラ）の構成の一例を示すブロック図である。 図１８は、特許文献１に開示された従来の固体撮像装置の回路構成図である。
以下、本開示の実施形態に係る固体撮像装置及び撮像装置について、図面を参照しながら説明する。なお、以下の実施形態は、いずれも本発明の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定するものではない。
（第１の実施形態）
図１は、第１の実施形態に係る固体撮像装置のブロック構成図である。同図より、固体撮像装置１００は、単位セル（単位画素）１０１が行列状に多数配置されてなる撮像領域１０２と、ドライバ回路１０３と、垂直走査回路１０４と、垂直信号線ＶＬと、定電流源回路１０５と、カラム読出し回路１０６と、水平走査回路１０７と、タイミングジェネレータ（ＴＧ）１０８と、電源制御回路１０９と、低電圧発生回路１１０と、バイアス回路１１１と、ＰＡＤ１１２とを備える。
単位セル１０１は、光電変換を行う少なくとも一つの受光部（画素、フォトダイオード、光電変換素子）とトランジスタとを含む。
ドライバ回路１０３は、撮像領域１０２を駆動する。
垂直信号線ＶＬは、単位セル１０１の信号を各列回路に伝達し、垂直信号線ＶＬには定電流源回路１０５と、カラム読出し回路１０６とが接続される。
カラム読出し回路１０６は、１列の画素信号を受け且つ差分手段を有するノイズキャンセラ（ＣＤＳ）回路と、ＣＤＳ回路からの画素信号を受けるアナログデジタル変換回路（ＡＤＣ）とを含む。そして、水平走査回路１０７により選択された列のアナログデジタル変換されたデータが固体撮像装置の外へ順次出力される。
ＴＧ１０８は、各部を動作させるためのパルスを発生する。
また、電源電圧を供給する画素電源配線ＶＤＤＣＥＬＬには、単位セル１０１と、電源を制御する電源制御回路１０９とが接続される。電源制御回路１０９には、電源電圧ＡＶＤＤよりも低い電圧を生成する低電圧発生回路１１０、及び、ＰＡＤ１１２からそれぞれ電圧が供給される。
また、定電流源回路１０５は、電流生成電圧を生成するバイアス回路１１１と接続される。バイアス回路１１１は、ＰＡＤ１１２からの配線と接続され、電源電圧ＡＶＤＤを供給する。
カラム読出し回路１０６に含まれるＣＤＳ回路は、例えば、撮像領域１０２に行列状に配列されている単位セル１０１の列ごとに接続される。また、ＣＤＳ回路は、垂直走査回路１０４で選択された行の単位セル１０１から垂直信号線ＶＬを通って出力する信号に対して、ＣＤＳ（相関二重サンプリング）処理を実行する。このＣＤＳ処理により、単位セル１０１で発生するリセットノイズや、トランジスタのしきい値バラツキに起因する画素固有の固定パターンノイズを除去する信号処理を行うと共に、信号処理後の画素信号を一時的に保持する。
アナログデジタル変換回路（ＡＤＣ）は、ＡＧＣアナログゲインコントロール機能と、アナログデジタル変換機能とを備えており、ＡＤＣによりＣＤＳ回路で保持されたアナログ信号である画素信号をデジタル信号に変換する。
ここで、本実施形態に係る固体撮像装置の理解を容易とするため、図２及び図３を参照しながら一般的な固体撮像装置を説明する。
図２は、一般的な固体撮像装置を構成する画素部の回路構成の一例を示す図であり、図３は、一般的な固体撮像装置を構成するカラム読出し回路の回路構成図である。図２より、単位セル１０１は、受光部（画素、フォトダイオード、光電変換素子）１２０と、信号電荷量に応じた増幅信号を出力する増幅トランジスタ１２３と、受光部１２０で光電変換された信号電荷を転送する転送トランジスタ１２１と、リセットトランジスタ１２２とを有する。また、単位セル１０１は、さらに、フローティングディフュージョン部（ＦＤ部）１２４を備える。リセットトランジスタ１２２は、駆動パルス信号ＲＳにより、ＦＤ部１２４を初期電圧にリセットする。転送トランジスタ１２１は、駆動パルス信号ＴＲにより、受光部１２０が蓄積した信号を、ＦＤ部１２４に転送し蓄積する。ＦＤ部１２４に蓄積された信号は、増幅トランジスタ１２３と定電流源回路１０５により、垂直信号線ＶＬへ電圧として出力され、カラム読出し回路１０６に入力される。
また、図３より、カラム読出し回路１０６は、比較器８０２と、基準信号生成回路８０３と、カウンタ８０４とを備える。比較器８０２は、垂直信号線ＶＬから入力された信号と、基準信号生成回路８０３から出力されるランプ波形ＲＡＭＰとを比較する。比較器８０２が比較反転するまでの時間が、カウンタ８０４にて計時されることで、入力された信号のＡＤ変換が行われる。ここで、比較器８０２は、比較反転の際、大きな電流変化を伴い、その結果、電源線Ｖｄｄの電位変化が生じる。しかし、電源線Ｖｄｄと、比較器８０２の出力との間に配置された平滑容量８０１により、後段のソース接地増幅回路のゲート・ソース間電圧が維持される。よって、電源線Ｖｄｄの変電位化により比較器８０２の比較結果が変動することを防ぐことが可能である。
しかしながら、図２及び図３に示された一般的な固体撮像装置では、例えば、増幅トランジスタ１２３のＣｇｄによる寄生容量やＦＤ部１２４と画素電源配線ＶＤＤＣＥＬＬとの間の寄生容量などにより、ＦＤ部１２４が、寄生容量であるドレイン−ゲート間容量（Ｃｇｄ）１５０を有する。また、電源ノイズ等の外乱ノイズにより画素電源配線ＶＤＤＣＥＬＬの電位が変動した場合、ＦＤ部１２４の容量とドレイン−ゲート間容量１５０との比によって定まる比率で、ＦＤ部１２４も変動する。つまり、ＦＤ部１２４の変動は受光部１２０から転送された信号に混入し、画質劣化を発生させる。
この外乱ノイズについて更に説明すると、単位セル１０１では、増幅トランジスタ１２３のドレイン電極とゲート電極との間にゲートのオーバーラップ容量や配線の寄生容量により、ドレイン−ゲート間容量１５０が存在する。ここで、増幅トランジスタ１２３によりリセットレベルが垂直信号線ＶＬへ出力され、さらに、信号電荷が転送されたＦＤ部１２４の電位を信号レベルとして垂直信号線ＶＬへ出力される間を、画素信号読み出し期間とする。この場合、画素信号読み出し期間と異なる周期で電源電圧ＡＶＤＤが変動すると、ドレイン−ゲート間容量１５０を介してＦＤ部１２４にノイズが伝搬する。このため、増幅トランジスタ１２３により垂直信号線ＶＬにノイズが伝搬し、画質劣化が起きる。
電源電圧ＡＶＤＤの変動をΔＶｄｄ、ＦＤ部１２４の全容量をＣｆｄ、増幅トランジスタ１２３のゲインをＧｓｆとした場合、垂直信号線ＶＬに出力されるノイズΔＶｎを計算式で表すと下記のようになる。
Figure 2014156028
上記ΔＶｎは垂直信号線ＶＬへ出力されて、比較器８０２に入力される。このとき、図３に示した平滑容量８０１は、比較器８０２の電源変動には有効である。しかし、単位セル１０１の電源変動に起因したノイズは、同じく単位セル１０１から出力する信号（画像信号）と区別が出来ないため、ノイズを削除することが出来ない。つまり、図２及び図３に示した一般的な固体撮像装置では、平滑容量８０１を用いても電源ノイズ等の外乱ノイズに対しての画質劣化を抑制出来ない。
一方、本実施形態に係る固体撮像装置１００は、上記外乱ノイズを防止することが出来る。その詳細を、図面を参照しながら以下に説明する。
図４は、第１の実施形態に係る固体撮像装置を構成する単位セル及びバイアス回路の回路構成の一例を示す図である。同図に示されるように、本実施形態に係る単位セル１０１は、少なくとも一つの受光部（画素、フォトダイオード、光電変換素子）１２０と、転送トランジスタ１２１と、リセットトランジスタ１２２と、増幅トランジスタ１２３とを備える。各トランジスタは、例えば、ＮチャネルのＭＯＳトランジスタを用いてもよい。なお、ＮチャネルのＭＯＳトランジスタ（Ｎｃｈトランジスタ）は、ゲート電位が“Ｈｉｇｈ”レベルでオン状態となり、“Ｌｏｗ”レベルでオフ状態となる。また、ＰチャネルのＭＯＳトランジスタ（Ｐｃｈトランジスタ）は、ゲート電位が“Ｌｏｗ”レベルでオン状態となり、“Ｈｉｇｈ”レベルでオフ状態となる。
転送トランジスタ１２１は、受光部１２０のカソード電極とＦＤ部１２４との間に接続される。転送トランジスタ１２１のゲート電極には転送制御線ＴＲが接続される。転送トランジスタ１２１のゲート電極に転送制御線ＴＲから“Ｈｉｇｈ”レベルの転送パルスφＴＲが与えられると、転送トランジスタ１２１がオン状態となる。これにより、受光部１２０において、光電変換されて蓄積された信号電荷（電子またはホール）がＦＤ部１２４へ転送される。
リセットトランジスタ１２２は、ゲート電極にリセット制御線ＲＳが接続され、ドレイン電極に画素電源配線ＶＤＤＣＥＬＬが接続され、ソース電極にＦＤ部１２４が接続される。受光部１２０からＦＤ部１２４へ信号電荷が転送される前に、リセットトランジスタ１２２のゲート電極にリセット制御線ＲＳから“Ｈｉｇｈ”レベルのリセットパルスφＲＳが与えられると、リセットトランジスタ１２２がオン状態となる。これにより、ＦＤ部１２４の電位は電源電圧ＡＶＤＤにリセットされる。
増幅トランジスタ１２３は、ゲート電極がＦＤ部１２４と接続され、ドレイン電極が画素電源配線ＶＤＤＣＥＬＬと接続され、ソース電極が垂直信号線ＶＬと接続される。増幅トランジスタ１２３は、リセットトランジスタ１２２によってリセットされた後のＦＤ部１２４の電位をリセットレベルとして垂直信号線ＶＬへ出力する。さらに、増幅トランジスタ１２３は、転送トランジスタ１２１によって信号電荷が転送された後のＦＤ部１２４の電位を信号レベルとして垂直信号線ＶＬへ出力する。
画素電源配線ＶＤＤＣＥＬＬは、電源電圧ＡＶＤＤの供給を制御するＰｃｈトランジスタ１２５と接続されている。Ｐｃｈトランジスタ１２５のゲート電極に制御線ＳＷ＿Ｌから“Ｌｏｗ”レベルの制御パルスφＳＷ＿Ｌが与えられると、Ｐｃｈトランジスタ１２５がオン状態となる。これにより、各単位セル１０１に電源電圧ＡＶＤＤが伝達される。
Ｎｃｈトランジスタ１２６は、画素電源配線ＶＤＤＣＥＬＬと、画素の非選択電圧ＰＢＩＡＳ＿Ｌを供給する配線ＢＩＡＳ＿Ｌに接続されている。Ｎｃｈトランジスタ１２６のゲート電極に制御線ＳＷ＿Ｌから“Ｈｉｇｈ”レベルの制御パルスφＳＷ＿Ｌが与えられると、Ｎｃｈトランジスタ１２６がオン状態となる。これにより、各単位セル１０１に非選択電圧ＰＢＩＡＳ＿Ｌが伝達される。
定電流源トランジスタ１２７のドレイン電極は垂直信号線ＶＬに接続され、ソース電極はＧＮＤと接続される。定電流源トランジスタ１２７のゲート電極には、一定電流を発生させるための電流生成電圧を供給する配線ＢＩＡＳ＿ＬＣが接続される。これにより、増幅トランジスタ１２３に一定電流が流れ、ソースフォロワが形成される。
垂直信号線ＶＬは、カラム読出し回路１０６と接続され、単位セル１０１で発生した信号が伝達される。
なお、図４の単位セル１０１は、受光部１２０及び転送トランジスタ１２１をそれぞれ１つ含む構成を用いたが、これに限られない。本開示の単位セルは、受光部及び転送トランジスタをそれぞれ２つ以上含み、複数の受光部１２０が増幅トランジスタ１２３を共有する構成とすることも可能である。
また、ＦＤ部１２４に制御トランジスタのドレイン電極が接続され、ソース電極に容量が接続される構成であってもよい。この構成は、制御トランジスタをオン状態またはオフ状態とすることで、ＦＤ部１２４の全容量Ｃｆｄを変化させる構成である。これにより、制御トランジスタの状態に応じてバイアス回路１１１の対電源電圧ＡＶＤＤの容量値Ｃｖｄｄと対ＧＮＤの容量値Ｃｇｎｄを調整することで、各設定に対するノイズΔＶｎのキャンセルができる。
また、上記構成では、リセットトランジスタ１２２のドレイン電極と画素電源配線ＶＤＤＣＥＬＬとが接続されるが、接続されない構成とすることも可能である。
また、単位セル１０１の構成として、増幅トランジスタのソース側と垂直信号線ＶＬとの間に、選択トランジスタを設けた構成を用いることも可能である。
引き続き、図４を用いて、配線ＢＩＡＳ＿ＬＣに電流生成電圧ＰＢＩＡＳ＿ＬＣを供給するバイアス回路１１１を説明する。
定電流Ｉｂを流す定電流源１３０は、Ｐｃｈトランジスタ１３１のドレイン電極とゲート電極に接続され、Ｐｃｈトランジスタ１３１のソース電極は電源電圧ＡＶＤＤと接続される。定電流源１３０は、一般的な電流源であり、例えば、バンドギャップリファレンス回路を用いたＢＧＲ電流源などでよい。また、Ｐｃｈトランジスタ１３１のゲート電極及びドレイン電極は、Ｐｃｈトランジスタ１３２のソース電極と接続される。Ｐｃｈトランジスタ１３２のドレイン電極は、Ｐｃｈトランジスタ１３３のゲート電極と接続される。Ｐｃｈトランジスタ１３２のゲート電極は、サンプルホールド制御線ＢＩＡＳ＿ＳＨと接続され、制御パルスφＢＩＡＳ＿ＳＨに“Ｌｏｗ”レベルが与えられると、Ｐｃｈトランジスタ１３２がオン状態となる。これにより、Ｐｃｈトランジスタ１３１のゲート電極及びドレイン電極とＰｃｈトランジスタ１３３のゲート電極とが導通する。Ｐｃｈトランジスタ１３３のソース電極は、電源電圧ＡＶＤＤと接続され、ドレイン電極はＰｃｈトランジスタ１３４のソース電極と接続される。これにより、Ｐｃｈトランジスタ１３１のゲート電極とＰｃｈトランジスタ１３３のゲート電極との電位が同じになるため、Ｐｃｈトランジスタ１３１に流れる定電流Ｉｂと同じ電流量をＰｃｈトランジスタ１３３に流すことができる。なお、Ｐｃｈトランジスタの１３１及びＰｃｈトランジスタ１３３のサイズ、具体的にはトランジスタのゲート幅Ｗとゲート長Ｌを変えることで、Ｐｃｈトランジスタ１３３に流れる定電流Ｉｐを任意に変更することが可能となる。
また、増幅トランジスタ１２３がリセットレベルを垂直信号線ＶＬへ出力し、さらに、信号電荷が転送されたＦＤ部１２４の電位を信号レベルとして垂直信号線ＶＬへ出力する間、“Ｈｉｇｈ”レベルの制御パルスφＢＩＡＳ＿ＳＨが与えられる。このとき、Ｐｃｈトランジスタ１３２がオフ状態となる。これにより、定電流源１３０やＰｃｈトランジスタ１３１で発生した熱ノイズや１／ｆノイズが定電流生成電圧ＰＢＩＡＳ＿ＬＣに重畳して垂直信号線ＶＬのリセットレベルや信号レベルにノイズが発生することを防止することが可能となる。
なお、図４では、Ｐｃｈトランジスタ１３２がオフした際に発生するチャージインジェクションや制御パルスφＢＩＡＳ＿ＳＨの変動によるカップリングで発生するＰｃｈトランジスタ１３３のゲート電極の電位変動を抑制するため、オフセットキャンセル用のＰｃｈトランジスタを接続してもよい。
Ｐｃｈトランジスタ１３４のゲート電極は、カスケードバイアス配線ＢＩＡＳ＿Ｃと接続され、カスケードバイアス電圧ＰＢＩＡＳ＿Ｃが印加される。これにより、Ｐｃｈトランジスタ１３４のドレイン電極の電位変動がソース電極に伝搬することが防止される。よって、定電流Ｉｐを流すＰｃｈトランジスタ１３３のドレイン電極とソース電極との間の寄生容量、例えば、ゲートのオーバーラップ容量等により、ドレイン電極の電位変動がゲート電極に伝搬して定電流Ｉｐが変動するのを防止できる。
Ｐｃｈトランジスタ１３４のドレイン電極は、Ｎｃｈトランジスタ１３５のドレイン電極及びゲート電極と接続される。Ｎｃｈトランジスタ１３５のソース電極は、ＧＮＤと接続され、ゲート電極及びドレイン電極は、電流生成電圧を供給する配線ＢＩＡＳ＿ＬＣと接続され、各列の定電流源回路１０５に電流生成電圧ＰＢＩＡＳ＿ＬＣが伝達される。つまり、Ｎｃｈトランジスタ１３５は、Ｐｃｈトランジスタ１３３から流れる定電流Ｉｐにより、電流生成電圧ＰＢＩＡＳ＿ＬＣを生成する電流電圧変換回路の役割を果たしている。
また、Ｎｃｈトランジスタ１３５のゲート電極と定電流源トランジスタ１２７のゲート電極の電圧とが同じになるため、トランジスタの比率を調整することで任意の定電流を各列に流すことができる。例えば、Ｎｃｈトランジスタ１３５と定電流源トランジスタ１２７とのサイズ、具体的にはゲート幅Ｗ、ゲート長ＬとしてＷ／Ｌの比率をｍ：１とした場合、定電流源トランジスタ１２７に流れる電流Ｉｓｆは、Ｉｐ／ｍとなる。
容量１３６は、第３のノードである一方の端子がＰｃｈトランジスタ１３３のゲート電極と接続され、第２のノードである他方の端子が電源電圧ＡＶＤＤと接続された第１の容量である。これは、Ｐｃｈトランジスタ１３３のソース電極である電源電圧ＡＶＤＤが変動した場合、容量１３６による容量カップリングでＰｃｈトランジスタ１３３のゲート電極も同様に変動させるためである。これにより、Ｐｃｈトランジスタ１３３のゲート電極とソース電極との間の電位差を一定に保ち、定電流Ｉｐを安定させることができる。
また、容量１３７は、第３のノードである一方の端子がＰｃｈトランジスタ１３８のソース電極と接続され、第２のノードである他方の端子が電源電圧ＡＶＤＤと接続された第１の容量である。Ｐｃｈトランジスタ１３８のゲート電極は制御線ＳＷ１と接続され、ドレイン電極はＰｃｈトランジスタ１３３のゲート電極と接続される。Ｐｃｈトランジスタ１３８のゲート電極に対して、制御レジスタＲ＿ＳＷ１から制御線ＳＷ１を介して “Ｌｏｗ”が与えられると、Ｐｃｈトランジスタ１３８はオン状態となる。これにより、容量１３７の端子とＰｃｈトランジスタ１３３のゲート電極とが導通する。つまり、Ｐｃｈトランジスタ１３８は、第１の容量に備わる第３のノードに接続され、複数の第１の容量の容量値と第２の容量の容量値との比率を変える機能を有する第１の制御トランジスタである。
なお、図４では、Ｐｃｈトランジスタ１３８のソース電極とＰｃｈトランジスタ１３１のゲート電極との間に、Ｐｃｈトランジスタ１３８ａを配置してもよい。すなわち、Ｐｃｈトランジスタ１３８ａのゲート電極に、制御レジスタＲ＿ＳＷ１と逆極性の制御レジスタＲ＿ＮＳＷ１を供給する。このとき、Ｐｃｈトランジスタ１３８がオフ状態となった場合、Ｐｃｈトランジスタ１３８のソース電極をＰｃｈトランジスタ１３８ａによりＰｃｈトランジスタ１３１のゲート電極と接続する。これにより、電位が不定となるＨｉｇｈインピーダンス状態を防ぐことができる。また、Ｐｃｈトランジスタ１３８のソース電極とドレイン電極との電位がほぼ同じになるため、Ｐｃｈトランジスタ１３８のオフリークを抑制することができる。
また、容量１３９は、一方の端子がＰｃｈトランジスタ１３３のゲート電極と接続され、他方の端子が第１のノードであるＧＮＤと接続された第２の容量である。
また、容量１４０は、一方の端子がＰｃｈトランジスタ１４１のソース電極と接続され、他方の端子が第１のノードであるＧＮＤと接続された第２の容量である。Ｐｃｈトランジスタ１４１のゲート電極は、制御線ＳＷ２と接続され、ドレイン電極はＰｃｈトランジスタ１３３のゲート電極と接続される。Ｐｃｈトランジスタ１４１のゲート電極に対して、制御レジスタＲ＿ＳＷ１から制御線ＳＷ２を介して “Ｌｏｗ”が与えられると、Ｐｃｈトランジスタ１４１はオン状態となる。これにより、容量１４０の端子とＰｃｈトランジスタ１３３のゲート電極とが導通する。つまり、Ｐｃｈトランジスタ１４１は、第２の容量の第１のノードと異なるもう一方の第４のノードに接続され、第１の容量の容量値と複数の第２の容量の容量値との比率を変える機能を有する第２の制御トランジスタである。
なお、図４では、Ｐｃｈトランジスタ１４１のソース電極とＰｃｈトランジスタ１３１のゲート電極との間にＰｃｈトランジスタ１４１ａを配置してもよい。すなわち、Ｐｃｈトランジスタ１４１ａのゲート電極に制御レジスタＲ＿ＳＷ２と逆極性の制御レジスタＲ＿ＮＳＷ２とを供給する。このとき、Ｐｃｈトランジスタ１４１がオフ状態となった場合、Ｐｃｈトランジスタ１４１のソース電極をＰｃｈトランジスタ１４１ａによりＰｃｈトランジスタ１３１のゲート電極と接続する。これにより、電位が不定となるＨｉｇｈインピーダンス状態を防ぐことができる。また、Ｐｃｈトランジスタ１４１のソース電極とドレイン電極との電位がほぼ同じになるため、Ｐｃｈトランジスタ１４１のオフリークを抑制することができる。
ここで、式１で説明したように、電源電圧変動ΔＶｄｄはプラス方向に変化すると、垂直信号線に現れるノイズΔＶｎはプラス方向に変化する。一方、制御レジスタＲ＿ＳＷ１とＲ＿ＳＷ２とが“Ｌｏｗ”となることでＰｃｈトランジスタ１３８と１４１がオン状態となり、電源電圧ＡＶＤＤの電圧変動ΔＶｄｄが発生すると、定電流の変化量ΔＩｐは下記式２で表される。
Figure 2014156028
つまり、定電流源トランジスタ１２７の電流量は、上記第１の容量の容量値と上記第２の容量の容量値との比率に基づいて決定される。なお、上記式２では、対電源電圧ＡＶＤＤに接続する容量１３６と容量１３７とを合わせた容量値をＣｖｄｄとしている。また、対ＧＮＤと接続する容量１３９と容量１４０とを合わせた容量値をＣｇｎｄとしている。また、Ｐｃｈトランジスタ１３３のトランスコンダクタンスをｇｍｐとしている。
さらに、定電流源トランジスタ１２７に流れる電流Ｉｓｆは、Ｉｐ／ｍで表され、増幅トランジスタ１２３のトランスコンダクタンスをｇｍｓｆとした場合、電流変化量ΔＩｓｆにより垂直信号線ＶＬに現れる信号変化量ΔＶｃは下記式３で表される。
Figure 2014156028
したがって上記式２及び式３から、バイアス回路１１１では、電源電圧変動ΔＶｄｄはプラス方向に変化すると、ΔＩｐはプラス方向に、垂直信号線ＶＬに現れる信号変化量ΔＶｃはマイナス方向に変化する。これにより、単位セル１０１で発生したノイズΔＶｎをキャンセルすることができる。つまり、バイアス回路１１１は、電源電圧ＡＶＤＤの変動に基づいて定電流源トランジスタ１２７に流す電流量を制御する。また、本実施形態のバイアス回路１１１は、電源電圧ＡＶＤＤを電流に変換するための変換ゲインが正である電圧−電流変換回路に相当する。
また、ΔＶｎをキャンセルするための条件（ΔＶｎ＋ΔＶｃ＝０）は、Ｐｃｈトランジスタ１３３のサイズを表す係数βｐと、増幅トランジスタ１２３のサイズを表す係数βｓｆと、式１、式２及び式３とを用いて下記式４のように表される。
Figure 2014156028
したがって、上記式４から、バイアス回路１１１のＰｃｈトランジスタ１３３のゲート電極と接続する対電源電圧ＡＶＤＤの容量値Ｃｖｄｄと、対ＧＮＤの容量値Ｃｇｎｄとの比率を調整し、単位セル１０１で発生したノイズΔＶｎをキャンセルすることができる。さらに、このキャンセル時には、Ｐｃｈトランジスタ１３３のゲート電極に印加される電圧のＤＣ成分には影響を与えず、定電流値ＩｐのＤＣ成分は変化しない。したがって、本実施形態ではバイアス回路１１１の消費電力の増加を防止し、さらに、動作速度の低下も防ぐことが可能となる。
また、上記式４より、Ｐｃｈトランジスタ１３３及び増幅トランジスタ１２３のＶｔ値にも依存せず、容量値Ｃｖｄｄと容量値Ｃｇｎｄとの比率で調整が出来るため、トランジスタ素子のバラツキに対して精度よくキャンセルすることが可能となる。
また、容量１３７及び容量１４０のように、Ｐｃｈトランジスタ１３３のゲート電極との間に、それぞれＰｃｈトランジスタ１３８及びＰｃｈトランジスタ１４１を設けて制御レジスタＲ＿ＳＷ１及びＲ＿ＳＷ２を設定することにより、容量比の調整が可能となる。これにより、駆動モードに応じて、最適値の設定を変更することもできる。
本実施形態では、Ｐｃｈトランジスタ１３３のゲート電極は、画素信号読み出し期間にはＰｃｈトランジスタ１３２がオフ状態となりＨｉｇｈインピーダンス状態となる。このため、電源電圧ＡＶＤＤの変動の周波数が低域から高域まで幅広い帯域でノイズをキャンセルすることが可能となる。つまり、第１の容量の第３のノードは、高（Ｈｉｇｈ）インピーダンス状態と低（Ｌｏｗ）インピーダンス状態とが選択的に設定される。
なお、Ｐｃｈトランジスタ１３２が無い回路構成であっても、単位セル１０１で発生したノイズΔＶｎのキャンセルは可能である。この場合、Ｐｃｈトランジスタ１３３のゲート電極がＰｃｈトランジスタ１３１のゲート電極及びドレイン電極と接続される。このため、電源電圧ＡＶＤＤの変動の周波数が低域である場合には、Ｐｃｈトランジスタ１３３のゲート電極はＬｏｗインピーダンス状態として、Ｐｃｈトランジスタ１３１によりある電圧に固定される。そのため、Ｐｃｈトランジスタ１３２が無い回路構成の場合、電源電圧ＡＶＤＤの高周波数成分の変動のみキャンセルする際に、特に有効である。
また、単位セル１０１で発生したノイズΔＶｎを、定電流源トランジスタ１２７に流す電流量Ｉｓｆを変化させて垂直信号線ＶＬにΔＶｃを発生させることによりキャンセルしているため、垂直信号線の周波数帯域に左右されずノイズキャンセルすることが可能となる。
なお、定電流源回路１０５を、撮像領域１０２の上下に配置してもよい。この場合、バイアス回路１１１もまた上下に配置してもよい。画素電源配線ＶＤＤＣＥＬＬは上下の電源制御回路１０９を介して上下のＰＡＤ１１２から電源電圧ＡＶＤＤが供給されており、上下の電源電圧ＡＶＤＤの変動が単位セル１０１に伝搬している。バイアス回路１１１と定電流源回路１０５とを上下配置とすることで、上下の電源電圧ＡＶＤＤの変動の影響をキャンセルすることができるため、より高精度にノイズをキャンセルすることが可能となる。
また、定電流源トランジスタ１２７とバイアス回路１１１とが、撮像領域１０２に対して物理的に異なる側に配置されてもよいし、また、定電流源トランジスタ１２７とバイアス回路１１１とが、撮像領域１０２に対して物理的に同じ側に配置されてもよい。
また、単位セル１０１において、垂直信号線ＶＬに対して１つの増幅トランジスタ１２３が動作している状態について述べたが、複数の増幅トランジスタ１２３が動作して、垂直信号線ＶＬで画素信号を混合させる動作にも有効である。この場合、上記式４において、増幅トランジスタ１２３のサイズを表す係数βｓｆが変わる。このため、対電源電圧ＡＶＤＤの容量値Ｃｖｄｄと対ＧＮＤの容量値Ｃｇｎｄとを調整することでノイズΔＶｎのキャンセルが可能となる。
次に、図５を用いて、図４に示した本実施形態に係る固体撮像装置１００の動作（駆動）の詳細を説明する。
図５は、第１の実施形態に係る固体撮像装置の動作を説明するためのタイミングチャートである。図５中のφＨＤは、画素信号読み出しの同期信号パルス電圧であり、タイミングジェネレータ（ＴＧ）１０８の基準となる信号である。φＲＳはリセット制御線ＲＳに印加する信号電圧である。φＴＲは、転送制御線ＴＲに印加する信号電圧である。φＳＷ＿Ｌは、制御線ＳＷ＿Ｌに印加する制御パルス電圧である。φＢＩＡＳ＿ＳＨは、サンプルホールド制御線ＢＩＡＳ＿ＳＨに印加する信号電圧である。φＦＤはフローティングディフュージョン（ＦＤ）部の電位である。Ｖｇｓ＿Ｐは、Ｐｃｈトランジスタ１３３のゲート電極とソース電極との電位差である。Ｉｓｆは、増幅トランジスタ１２３のソース−ドレイン間に流れる定電流である。また、実線波形は、電源電圧ＡＶＤＤが変動している場合を示し、一点鎖線波形は、電源電圧ＡＶＤＤが変動していない場合を示している。なお、電源電圧ＡＶＤＤの変動は、φＨＤの周期に対して非同期に変化する場合を示す。
まず、時刻ｔ１では、φＨＤが“Ｈｉｇｈ”レベルとなる。時刻ｔ１は、ある任意の行における単位セル１０１の画素信号読み出し開始タイミングを示す。
次に、時刻ｔ２では、φＨＤが“Ｌｏｗ”レベルとなる。このとき、φＢＩＡＳ＿ＳＨは“Ｌｏｗ”であり、バイアス回路１１１のＰｃｈトランジスタ１３３のゲート電極と、Ｐｃｈトランジスタ１３１のゲート電極及びドレイン電極とが導通した状態である。つまり、Ｐｃｈトランジスタ１３３のゲート電極には、ある電圧が印加されている状態である。
次に、時刻ｔ３では、φＲＳが“Ｈｉｇｈ”レベルとなり、ＦＤ部１２４に電源電圧ＡＶＤＤが印加され、垂直信号線ＶＬの電位が上昇する。また、同じ垂直信号線ＶＬと接続される他の画素のＦＤ部の電圧は非選択電圧ＰＢＩＡＳ＿Ｌに保持され、増幅トランジスタはオフ状態である。また、φＢＩＡＳ＿ＳＨが“Ｈｉｇｈ”レベルとなることでＰｃｈトランジスタ１３２がオフ状態となる。これにより、Ｐｃｈトランジスタ１３３のゲート電極は、Ｐｃｈトランジスタ１３１からの電圧値を保持したまま、Ｈｉｇｈインピーダンス状態となる。
次に、時刻ｔ４では、φＲＳは“Ｌｏｗ”レベルとなる。このとき、通常時はリセットトランジスタ１２２のスイッチングによるノイズにより、ＦＤ部１２４の電位は段差が発生する。
次に、時刻ｔ４と時刻ｔ５との間にて、ＦＤ部はＨｉｇｈインピーダンス状態となる。このため、電源電圧ＡＶＤＤの変動がゲート−ドレイン容量Ｃｇｄの容量カップリングによりＦＤ部１２４に伝搬する。また、増幅トランジスタ１２３がＦＤ部１２４の変動に応じて、垂直信号線ＶＬにノイズΔＶｎが伝搬することになる。このとき、バイアス回路１１１にて、Ｐｃｈトランジスタ１３３のゲート電極とソース電極との電位差Ｖｇｓ＿Ｐは、対電源電圧の容量値Ｃｖｄｄと対ＧＮＤの容量値Ｃｇｎｄとの比率に応じて変化する。Ｖｇｓ＿Ｐの変動に応じて定電流Ｉｐが変化し、定電流源トランジスタ１２７に流れる電流Ｉｓｆが変動する。これにより、単位セル１０１で発生したノイズΔＶｎがキャンセルされ、垂直信号線ＶＬは、電源電圧ＡＶＤＤからの電位変動に関係なく安定する。この期間に、リセットレベルとしてカラム読出し回路１０６にデータが保持される。
次に、時刻ｔ５において、φＴＲが“Ｈｉｇｈ”レベルとなり、転送トランジスタ１２１はオンし、受光部１２０から信号電荷がＦＤ部１２４へ転送される（このとき、ＦＤ部１２４の電位は受光部１２０の信号電荷がＦＤ部１２４へ転送されることで低下する）。
次に、時刻ｔ６において、φＴＲが“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルとなり、転送トランジスタ１２１はオフ状態となる。
次に、時刻ｔ６と時刻ｔ７との間においても、時刻ｔ４と時刻ｔ５との間と同様に、単位セル１０１で発生した電源電圧ＡＶＤＤの変動起因のノイズΔＶｎは、バイアス回路１１１によってキャンセルされる。この期間に、信号レベルとしてカラム読出し回路１０６にデータが保持され、リセットレベルと信号レベルとの差が画素信号として保持され、アナログ信号からデジタル信号に変換されて出力される。
次に、時刻ｔ７において、φＳＷ＿Ｌが“Ｈｉｇｈ”レベルとなり、画素電源配線ＶＤＤＣＥＬＬへの電源電圧ＡＶＤＤの供給は遮断され、画素電源配線ＶＤＤＣＥＬＬの電位は画素の非選択電圧ＰＢＩＡＳ＿Ｌとなる。
次に、時刻ｔ８において、φＲＳが“Ｈｉｇｈ”レベルとなることでリセットトランジスタ１２２がオン状態となり、ＦＤ部に画素電源配線ＶＤＤＣＥＬＬの画素非選択電圧ＰＢＩＡＳ＿Ｌが印加される。
次に、時刻ｔ９において、φＲＳが“Ｌｏｗ”レベルとなることでリセットトランジスタ１２２がオフ状態となる。これにより、ＦＤ部に非選択電圧ＰＢＩＡＳ＿Ｌが印加され、増幅トランジスタ１２３がオフ状態となる。
次に、時刻ｔ１０において、φＳＷ＿Ｌが“Ｌｏｗ”レベルとなることで、画素電源配線ＶＤＤＣＥＬＬには電源電圧ＡＶＤＤが供給される。
次に、時刻ｔ１１において、再びφＨＤが“Ｈｉｇｈ”レベルとなり、次の行の単位セル１０１の画素信号読み出し動作が開始する。なお、時刻ｔ１１〜ｔ２０では、時刻ｔ１〜ｔ１０と同じタイミングで上記動作（駆動）が実行される。
以上、上述したように、本実施形態に係る固体撮像装置１００は、単位セル１０１において垂直信号線ＶＬに発生したノイズΔＶｎと、増幅トランジスタ１２３の定電流Ｉｓｆとを、バイアス回路１１１にて電源電圧ＡＶＤＤの変動に連動して変化させる。ここで、ΔＶｎは、画素電源配線ＶＤＤＣＥＬＬとＦＤ部１２４との間に存在する寄生容量Ｃｇｄの影響により電源電圧ＡＶＤＤの変動がＦＤ部１２４に伝搬することで発生するノイズである。これにより、垂直信号線ＶＬの周波数帯域に左右されず、低域から高域まで幅広い周波数帯域でノイズキャンセルが可能となる。
また、トランジスタのＶｔ値にも依存せず、容量値Ｃｖｄｄと容量値Ｃｇｎｄとの比率で調整ができるため、素子バラツキに対して精度よくキャンセルすることが可能となる。
また、容量値Ｃｖｄｄと容量値Ｃｇｎｄとは制御ＳＷにより、オン状態とオフ状態とを切替えることで、駆動モードに応じて最適値の設定を変更することが可能となる。
なお、本実施形態では、同時に、複数の転送制御線ＴＲをハイレベルに設定し、複数の単位セル１０１を活性化してもよい。その場合は、必要に応じて制御ＳＷを切り替え、最適なノイズキャンセル効果を選択することも可能である。つまり、バイアス回路１１１は、異なる単位セル１０１が有する複数の増幅トランジスタ１２３が同時に活性化される場合に、第１の容量の容量値と第２の容量の容量値との比率を変えてもよい。
つまり、固体撮像装置では、単位セルにおいて画素電源配線ＶＤＤＣＥＬＬとＦＤ部の間に存在する寄生容量Ｃｇｄの影響により、電源電圧ＡＶＤＤの変動がＦＤ部に伝搬して垂直信号線ＶＬにノイズΔＶｎが発生する。これに対し、本実施形態に係る固体撮像装置１００では、バイアス回路にて、増幅トランジスタの定電流Ｉｓｆを電源電圧ＡＶＤＤの変動に連動して変化させる。これにより、垂直信号線ＶＬの周波数帯域に左右されず、低域から高域まで幅広い周波数帯域で電源ノイズのキャンセルをすることが可能となる。
また、基準信号発生回路にて電源電圧ＡＶＤＤの変動に連動してＲＡＭＰ出力を変化させることで、垂直信号線ＶＬに電源ＡＶＤＤの変動によるノイズΔＶｎを、電圧比較部の同相除去能力によりキャンセルすることが可能となる。
なお、本実施形態は、例えば、表面照射型、裏面照射型のイメージセンサ（固体撮像装置）、または、撮像領域が備わるチップと制御部が備わるチップを別に形成し、それぞれのチップを重ねて電気的に接続するイメージセンサ（固体撮像装置）など、あらゆる装置構造でも、その効果を得ることができる。
（第２の実施形態）
以下、図面を参照しながら、第２の実施形態に係る固体撮像装置の構成及び動作について、第１の実施形態との相違点を中心に説明する。
図６は、第２の実施形態に係る固体撮像装置のブロック構成図である。同図より、固体撮像装置２００は、単位セル１０１が行列状に多数配置されてなる撮像領域１０２と、ドライバ回路１０３と、垂直走査回路１０４と、垂直信号線ＶＬと、定電流源回路１０５と、カラム読出し回路１０６と、水平走査回路１０７と、ＴＧ１０８と、電源制御回路１０９と、低電圧発生回路１１０と、ＰＡＤ１１２と、基準信号生成回路２１０とを備える。
カラム読出し回路１０６は、１列の画素信号を受け且つ差分手段を有する電圧比較部２２１及びカウンタ部（ＣＮＴ）２２２を含むカラムＡＤ回路部２２０で構成される。カラムＡＤ回路部２２０は、複数の垂直信号線ＶＬの電位と基準信号生成回路２１０から出力される参照電圧とを比較して出力信号であるアナログ電圧をデジタル変換するＡＤ変換部である。電圧比較部２２１には、ＡＤ変換用の参照電圧を供給するＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）で構成された基準信号生成回路２１０が接続される。
電圧比較部２２１は、撮像領域１０２において行列状に配列されている単位セル１０１と列ごとに接続される。なお、図６では、列ごとに電圧比較部２２１を記載しているが、複数のカラム電圧比較部を構成するものであってもよい。また、電圧比較部２２１は、垂直走査回路１０４で選択された行の単位セル１０１から垂直信号線ＶＬを通って出力する信号に対して、ＣＤＳ処理を実行する。このＣＤＳ処理により、単位セル１０１で発生するリセットノイズや、トランジスタのしきい値バラツキに起因する画素固有の固定パターンノイズを除去する信号処理を行うと共に、信号処理後の画素信号を一時的に保持する。
カラムＡＤ回路部２２０は、ＡＧＣ機能と、アナログデジタル変換機能とを備え、ＣＤＳ回路で保持されたアナログ信号である画素信号をデジタル信号に変換する。
図７は、第２の実施形態に係る基準信号生成回路の構成例を示す図である。同図に示された基準信号生成回路２１０は、基準電圧回路２１１と、参照電圧発生回路２１２と、ランプ信号発生回路２１３と、バッファ回路２１４とを備え、電源電圧ＡＶＤＤの変動に基づいて時間的に変化する参照電圧であるランプ信号を発生する。
基準電圧回路２１１は、例えば、バンドギャップリファレンス回路を用いたＢＧＲ電圧源などで一般的な電圧源で構成され、基準電圧回路２１１から出力された基準電圧ＶＩＮは参照電圧発生回路２１２に入力される。
参照電圧発生回路２１２は、ランプ信号開始電圧ＶＴＯＰ及びランプ信号終了電圧ＶＢＴＭを出力する。また、ランプ信号開始電圧ＶＴＯＰ及びランプ信号終了電圧ＶＢＴＭは、ランプ信号発生回路２１３に入力される。
ランプ信号発生回路２１３は、ランプ信号ＲＧＯをバッファ回路２１４に出力する。バッファ回路２１４は、ランプ波形ＲＡＭＰを出力する。一方、ランプ信号発生回路２１３には、ランプ発生用クロックＣＫＲが入力される。
図８は、第２の実施形態に係る参照電圧発生回路の構成例を示す図である。同図に示された参照電圧発生回路２１２は、電圧変換回路２３０と、電圧バッファ２３５及び２３６と、ＭＯＳスイッチ２３７と、容量２３８及び２３９とを備える。電圧変換回路２３０は、差動バッファ２３１と、抵抗２３２、２３３及び２３４とで構成される。
基準電圧回路２１１が出力する基準電圧ＶＩＮは、差動バッファ２３１の一方の入力端子に入力される。差動バッファ２３１の出力端子は、直列に接続された抵抗２３２、２３３及び２３４を介してＧＮＤと接続される。抵抗２３２と２３３との接続点は、差動バッファ２３１の他方の入力端子と接続される。さらに、差動バッファ２３１の出力端子は電圧バッファ２３５の入力端子に接続され、抵抗２３３と２３４との接続点は電圧バッファ２３６の入力端子と接続される。電圧バッファ２３５の出力端子は、ＭＯＳスイッチ２３７の入力端子側に接続される。ＭＯＳスイッチ２３７の出力端子側は、ランプ信号開始電圧ＶＴＯＰに相当する。電圧バッファ２３６の出力端子側は、ランプ信号終了電圧ＶＢＴＭに相当する。またＭＯＳスイッチ２３７のゲート端子には、サンプルホールド信号ＳＨが印加される。ＭＯＳスイッチ２３７のＶＴＯＰ出力端子側と画素電源電圧ＡＶＤＤと間に容量２３８が接続され、ＭＯＳスイッチ２３７のＶＴＯＰ出力端子側とＧＮＤとの間に容量２３９が接続される。
次に、第２の実施形態に係る固体撮像装置２００の動作の詳細を示し、この参照電圧発生回路２１２の動作の詳細について説明する。
抵抗２３２の抵抗値をＲ１、抵抗２３３の抵抗値をＲ２、抵抗２３４の抵抗値をＲ３、差動バッファ２３１の出力電圧をＶａ、抵抗２３３と抵抗２３４との接続点の電圧をＶｂとすると、電圧変換回路２３０は、下記式５で表されるＶａと下記式６で表されるＶｂとの２値の電圧を出力する。
Figure 2014156028
また、図８では、抵抗２３２、２３３及び２３４の抵抗値を可変抵抗にすれば、Ｖａを変えることなくＶｂを変えることができ、ランプ信号発生回路２１３の振幅を変更することができる。これにより、カラムＡＤ回路部２２０のゲインを可変させることができる。なお、図８の電圧変換回路２３０は、２値の電圧を発生する手段であれば、上記実施形態とは異なる形態を用いても良い。
また、ＭＯＳスイッチ２３７がオフした際に発生するチャージインジェクション、及び、制御パルスφＳＨの変動によるカップリングで発生するＭＯＳスイッチ２３７のゲート電極の電位変動を抑制するため、オフセットキャンセル用のＭＯＳスイッチを接続してもよい。
引き続き、第２の実施形態に係る固体撮像装置２００の動作の詳細を説明する。
単位セル１０１において、リセット制御線ＲＳがハイレベルの際に、増幅トランジスタ１２３がリセットレベルを垂直信号線ＶＬへ出力した後、リセット制御線ＲＳがローレベル、転送制御線ＴＲがハイレベルとなり、ＦＤ部１２４に信号電荷を転送する。ＦＤ部１２４の電位を信号レベルとして垂直信号線ＶＬへ出力する間、サンプルホールド信号ＳＨとしてローレベルの制御パルス電圧φＳＨを供給して、ＭＯＳスイッチ２３７をオフ状態とする。制御パルス電圧φＳＨがローレベルである場合において、電圧バッファ２３５がランプ信号開始電圧ＶＴＯＰから電気的に切り離される。ここで、対電源電圧ＡＶＤＤと接続される第３の容量である容量２３８の容量値をＣａ、及び、対ＧＮＤと接続される第４の容量である容量２３９の容量値をＣｂとする。この状態において、電源電圧ＡＶＤＤの電圧変動ΔＶｄｄが発生したとき、ランプ信号開始電圧ＶＴＯＰには、下記に示す変化量ΔＶｔｏｐが生じる。
Figure 2014156028
一方、ランプ信号終了電圧ＶＢＴＭは、電源電圧ＡＶＤＤの電圧変動ΔＶｄｄが発生しても、電圧変化を発生しない。
図７に示されるように、参照電圧発生回路２１２は、上記に示すようなランプ信号開始電圧ＶＴＯＰとランプ信号終了電圧ＶＢＴＭとをランプ信号発生回路２１３へ出力する。ランプ信号発生回路２１３は、ＣＫＲ端子が接続され、ＣＫＲ入力ごとに、ランプ信号開始電圧ＶＴＯＰからランプ信号終了電圧ＶＢＴＭへ向かう傾斜状のランプ信号ＲＧＯを出力する。
バッファ回路２１４は、その出力につながるカラムＡＤ回路部２２０を構成する複数の電圧比較部２２１を駆動できるように、ランプ信号発生回路２１３からのランプ信号ＲＧＯをバッファして出力する。
バッファ回路２１４の出力であるランプ波形ＲＡＭＰは、ランプ信号開始電圧ＶＴＯＰ、ランプ信号終了電圧ＶＢＴＭに依存した電圧となる。ランプ波形ＲＡＭＰが接続される電圧比較部２２１は、ランプ波形ＲＡＭＰの電圧と、垂直信号線ＶＬの電圧とを比較する。
次に、図９のタイミングチャートを用いて、第２の実施形態に係る固体撮像装置２００の動作の詳細を説明する。
図９は第２の実施形態に係る固体撮像装置の動作を説明するためのタイミングチャートである。なお、図９中の実線波形は、電源電圧ＡＶＤＤが変動している場合を示し、一点鎖線波形は、電源電圧ＡＶＤＤが変動していない場合を示している。なお、電源電圧ＡＶＤＤの変動は、画素信号読み出しの同期信号パルスを示すφＨＤの周期に対して非同期に変化する場合を示す。
まず、時刻ｔ１では、φＨＤが“Ｈｉｇｈ”レベルとなる。時刻ｔ１は、ある任意の行における単位セル１０１の画素信号読み出し開始タイミングを示す。
次に、時刻ｔ２では、φＨＤが“Ｌｏｗ”レベルとなる。このとき、φＳＨは“Ｌｏｗ”であり、参照電圧発生回路２１２の電圧バッファ２３５出力とＶＴＯＰ端子とは導通した状態であり、ＶＴＯＰ端子にはある電圧が印加されている状態である。
次に、時刻ｔ３では、φＲＳが“Ｈｉｇｈ”レベルとなり、ＦＤ部１２４に電源電圧ＡＶＤＤが印加され、垂直信号線ＶＬの電位が上昇する。図９には記載していないが、同じ垂直信号線ＶＬと接続する他の画素のＦＤ部の電圧は非選択電圧ＰＢＩＡＳ＿Ｌに保持され、増幅トランジスタはオフ状態である。また、φＳＨが“Ｈｉｇｈ”レベルとなることでＭＯＳスイッチ２３７がオフ状態となり、ＶＴＯＰ端子はＨｉｇｈインピーダンス状態となる。
次に、時刻ｔ４では、φＲＳは“Ｌｏｗ”レベルとなる。このとき、通常時はリセットトランジスタ１２２のスイッチングによるノイズにより、ＦＤ部１２４の電位は段差が発生する。
次に、時刻ｔ４と時刻ｔ５の間にて、ＦＤ部はＨｉｇｈインピーダンス状態となる。このため、電源電圧ＡＶＤＤの変動がゲート−ドレイン容量Ｃｇｄの容量カップリングによりＦＤ部１２４に伝搬する。また、増幅トランジスタ１２３がＦＤ部１２４の変動に応じて、垂直信号線ＶＬにノイズΔＶｎが伝搬する。このとき、参照電圧発生回路２１２のランプ信号開始電圧ＶＴＯＰは、対電源電圧の容量値Ｃａと対ＧＮＤの容量値Ｃｂとの比率に応じてΔＶｔｏｐだけ変化する。つまり、ランプ信号開始電圧ＶＴＯＰとランプ信号終了電圧ＶＢＴＭとで規定される参照電圧は、電源電圧ＡＶＤＤと接地電位との差分電圧が容量２３８と容量２３９との比で分圧された比率で変動する電圧となる。カラムＡＤ回路部２２０の電圧比較部２２１の一方の入力端子に垂直信号線ＶＬが接続され、ΔＶｎの電源ノイズが伝播する。また、電圧比較部２２１の他方の入力端子にランプ波形ＲＡＭＰが入力され、ΔＶｔｏｐの電源ノイズが伝播する。ΔＶｎとΔＶｔｏｐとがほぼ等しくなるように、参照電圧発生回路２１２の容量２３８と容量２３９との容量値を決めることで、電圧比較部２２１の同相除去能力により電源ノイズをキャンセルすることが可能となる。これにより、単位セル１０１で発生したノイズΔＶｎがキャンセルされ、電圧比較部２２１の出力は電源電圧ＡＶＤＤからの電位変動に関係なく安定する。この期間に、カウンタ部２２２により画素電源ノイズの影響を受けないＡＤ変換結果が出力される。
次に、時刻ｔ５では、φＴＲが“Ｈｉｇｈ”レベルとなり、転送トランジスタ１２１はオンし、受光部１２０から信号電荷がＦＤ部１２４へ転送される。このとき、図９では省略しているが、ＦＤ部１２４の電位は受光部１２０の信号電荷がＦＤ部１２４へ転送されることで低下する。
次に、時刻ｔ６では、φＴＲが“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルとなり、転送トランジスタ１２１はオフ状態となる。
次に、時刻ｔ６と時刻ｔ７との間においても、時刻ｔ４と時刻ｔ５との間と同様に、単位セル１０１で発生した電源電圧ＡＶＤＤの変動起因のノイズΔＶｎは、参照電圧発生回路２１２のΔＶｔｏｐによってキャンセルされる。この期間に、信号レベルとしてカラム読出し回路１０６にデータが保持され、リセットレベルと信号レベルとの差分が画素信号として保持され、アナログ信号からデジタル信号に変換されて出力される。
次に、時刻ｔ８では、φＲＳが“Ｈｉｇｈ”レベルとなることでリセットトランジスタ１２２がオン状態となり、ＦＤ部に画素電源配線ＶＤＤＣＥＬＬの画素非選択電圧ＰＢＩＡＳ＿Ｌが印加される。
次に、時刻ｔ９では、φＲＳが“Ｌｏｗ”レベルとなることでリセットトランジスタ１２２がオフ状態となる。これにより、ＦＤ部に非選択電圧ＰＢＩＡＳ＿Ｌが印加され、増幅トランジスタ１２３がオフ状態となる。
次に、時刻ｔ１１では、再びφＨＤが“Ｈｉｇｈ”レベルとなり、次の行の単位セル１０１の画素信号読み出し動作が開始する。なお、時刻ｔ１１〜ｔ２０では、時刻ｔ１〜ｔ１０と同じ動作（駆動）が実行される。
以上、説明したように第２の実施形態によれば、単位セル１０１において画素電源配線ＶＤＤＣＥＬＬとＦＤ部１２４の間に存在する寄生容量Ｃｇｄの影響により、電源電圧ＡＶＤＤの変動がＦＤ部１２４に伝搬して垂直信号線ＶＬにノイズΔＶｎが発生する。一方、それに応じて基準信号生成回路２１０において、ランプ信号開始電圧ＶＴＯＰも電源電圧ＡＶＤＤの変動に連動させて変化させる。この構成によれば、垂直信号線ＶＬに発生する電源電圧ＡＶＤＤに起因する変動ノイズΔＶｎを、電源電圧ＡＶＤＤに起因した分、ランプ信号開始電圧ＶＴＯＰも変動させることで、電圧比較部２２１で比較した際の結果を、電源電圧ＡＶＤＤに依存しない出力結果とすることができる。これにより、垂直信号線ＶＬの周波数帯域に左右されず、低域から高域まで幅広い周波数帯域でノイズキャンセルが可能となる。
また、トランジスタのＶｔ値にも依存せず、容量値Ｃａと容量値Ｃｂとの比率で電源電圧ＡＶＤＤの変動によるランプ信号開始電圧ＶＴＯＰの変動調整ができる。このため、素子バラツキに対して精度よくキャンセルすることが可能となる。
また、本実施形態では、ＭＯＳスイッチ２３７を、画素信号読み出し期間にはオフ状態としてＨｉｇｈインピーダンス状態とするため、電源電圧ＡＶＤＤの変動の周波数が低域から高域まで幅広い帯域でノイズをキャンセルすることが可能となる。
なお、ＭＯＳスイッチ２３７が無い回路構成であっても、単位セル１０１で発生したノイズΔＶｔｏｐを、電源ノイズΔＶｄｄから生成することもできる。この場合、ＶＴＯＰ端子と電圧バッファ２３５の出力端子とが接続されるため、電源電圧ＡＶＤＤの変動の周波数が低域である場合は、ＶＴＯＰ端子はＬｏｗインピーダンス状態として、電圧バッファ２３５により、ある電圧に固定される。そのため、ＭＯＳスイッチ２３７が無い回路構成の場合、電圧バッファ２３５の出力インピーダンスを高く設定するか、容量２３８及び容量２３９の容量値の絶対値を大きくすることで、電源電圧ＡＶＤＤの低い周波数帯までのノイズキャンセルが可能となる。
なお、本実施形態では、単位セル１０１の出力において、リセットトランジスタ１２２によってリセットされた後の垂直信号線ＶＬの電位の方が、転送トランジスタ１２１によって信号電荷が転送された後の垂直信号線ＶＬよりも高い場合を表している。
一方、単位セル１０１の出力において、リセットトランジスタ１２２によってリセットされた後のＶＬの電位の方が、転送トランジスタ１２１によって信号電荷が転送された後のＶＬよりも低い場合が想定される。この場合には、電圧バッファ２３６の出力端子とランプ信号発生回路２１３のＶＢＴＭ端子との間に、ＭＯＳスイッチ２３７が接続される。電圧バッファ２３６の他方の入力端子は、電圧バッファ２３６の出力端子と接続される。ＭＯＳスイッチ２３７のゲート端子にはＳＨ信号が供給される。ＭＯＳスイッチ２３７のＶＢＴＭ出力端子側と画素電源電圧ＡＶＤＤとの間に容量２３８が接続され、ＭＯＳスイッチ２３７のＶＢＴＭ出力端子側とＧＮＤとの間に容量２３９が接続されると、同等の効果が奏される。
（第３の実施形態）
以下、図面を参照しながら、第３の実施形態に係る固体撮像装置の構成及び動作について、上述した実施形態との相違点を中心に説明する。
図１０は、第３の実施形態に係る基準信号生成回路の構成例を示す図である。同図に示された基準信号生成回路３００は、基準電圧回路３０１と、可変ゲイン回路３０２と、ランプ信号発生回路３０３と、減衰器３０４と、バッファ回路３０５とを備える。
基準電圧回路３０１は、基準電圧ＶＩＮを可変ゲイン回路３０２に出力する。可変ゲイン回路３０２は、ランプ信号開始電圧ＶＴＯＰ及びランプ信号終了電圧ＶＢＴＭを、ランプ信号発生回路３０３に出力する。ランプ信号発生回路３０３は、ランプ信号ＲＧＯを減衰器３０４に出力する。減衰器３０４の出力はバッファ回路３０５に入力され、バッファ回路３０５はランプ波形ＲＡＭＰを出力する。また、ランプ信号発生回路３０３には、ランプ発生用クロックＣＫＲ及び制御信号ＩＮＩＴが入力される。また、減衰器３０４には、制御信号ＩＮＩＴ、制御信号ＡＴＴＯＦＦ及び制御信号ＡＴＴＣＮＴ［ｎ：１］が入力される。可変ゲイン回路３０２には、ゲイン制御信号ＧＣ［ｍ：１］が入力される。
可変ゲイン回路３０２は、基準電圧回路３０１から出力される基準電圧ＶＩＮに対して、ゲイン制御信号ＧＣ［ｍ：１］の設定値に基づく制御を行い、ランプ信号開始電圧ＶＴＯＰとランプ信号終了電圧ＶＢＴＭとを可変制御して出力する。
ランプ信号発生回路３０３は、制御信号ＩＮＩＴによりランプ信号ＲＧＯを所定のオフセット電圧に設定する。その後、ランプ発生用クロックＣＫＲ入力開始後に一旦ランプ信号開始電圧ＶＴＯＰへ遷移した後、ランプ信号開始電圧ＶＴＯＰからランプ信号終了電圧ＶＢＴＭへ向かう傾斜状のランプ信号ＲＧＯを出力する。
減衰器３０４は、制御信号ＡＴＴＯＦＦが無効に設定されると、ランプ信号ＲＧＯの振幅をＡＤ変換の入力レンジに合うように所定の倍率の減衰をかけて制御する。また、制御信号ＡＴＴＯＦＦが有効に設定されると、ランプ信号ＲＧＯの振幅を減衰させずに、ランプ信号開始電圧ＶＴＯＰとランプ信号終了電圧ＶＢＴＭとをＡＤ変換の入力レンジに直接合わせる調整を行うことができる。この調整により、画素ソースフォロワ出力信号に重畳される電源ノイズを有する電源に対して、以下の２通りの電源ノイズ対策機能を切り替えて使用することが可能となる。第１の対策は、第２の実施形態にてカップリング容量を付加して基準信号生成回路３００の出力信号に同相の電源ノイズを重畳させる対策を行う場合である。また、第２の対策は、減衰器３０４内部のカップリング容量を使用して基準信号生成回路３００の出力信号に同相の電源ノイズを重畳させる場合である。
また、制御信号ＡＴＴＯＦＦが無効に設定された場合、ランプ信号ＲＧＯの振幅を実際に必要な振幅よりも大きくし、減衰器３０４により振幅調整することにより、減衰器３０４の前段の信号経路に重畳される回路ノイズに対して減衰がかかる。これにより、ノイズ電圧の一部を量子化ノイズ以下に下げることができ、ランプ信号のＳ／Ｎを向上させることができる。
バッファ回路３０５は、その出力に並列につながる多数のコンパレータ負荷を駆動できるように減衰器３０４の出力信号をバッファして出力する。バッファ回路３０５は、第５の容量と第６の容量との分圧点の電圧を低インピーダンスに変換して出力する。
以下、本実施形態に係る固体撮像装置を構成する減衰器３０４の詳細を説明する。本実施形態では、以下の第１〜第３のいずれかの構成とする減衰器３０４を用いる。
図１１は、第３の実施形態に係る減衰器の第１の構成例を示す図である。なお、以下では、減衰動作を説明するため、制御信号ＡＴＴＯＦＦは無効に設定されていることを前提とする。
図１１に示された減衰器３０４は、デコード回路３０６と、接地容量３０７とを含んでいる。ランプ信号ＲＧＯは、第５の容量である容量Ｃ０に入力され、容量Ｃ０の他方の端子は、バッファ回路３０５に接続される。スイッチＳＷ０は、導通状態によりランプ信号ＲＧＯ入力端子と容量Ｃ０の他方の端子とを接続する第１のスイッチである。容量Ｃ０の他方の端子には、第６の容量である複数の容量Ｃ１〜Ｃ２ｎの一方の端子が接続される。複数の容量Ｃ１〜Ｃ２ｎの他方の端子には、スイッチＳＷ１〜ＳＷ２ｎがそれぞれ１対１に接続される。スイッチＳＷ１〜ＳＷ２ｎは、それぞれ、複数の容量Ｃ１〜Ｃ２ｎの他方の端子の電圧を、接地電位ＧＮＤもしくは電源電圧ＡＶＤＤに切り替える切り替えスイッチであり、デコード回路３０６により制御される。デコード回路３０６には制御信号ＡＴＴＣＮＴ［ｎ：１］が入力される。またスイッチＳＷｉｎｉｔは、容量Ｃ０の他方の端子とバイアス電圧Ｖｉｎｉｔ端子との間に接続される。
減衰器３０４の出力（バッファ回路３０５の入力）は、ランプ信号ＲＧＯと電源またはグラウンドとの間に接続された容量Ｃ０〜Ｃ２ｎの分圧点に位置し、所定の減衰比でランプ信号ＲＧＯの交流成分を減衰する。減衰器３０４の出力（バッファ回路３０５の入力）はＨｉｇｈインピーダンスであるため、ランプ信号ＲＧＯの出力開始前には、直流バイアスで初期電位を確定する必要がある。そこで、ランプ発生用クロックＣＫＲが入力される前のタイミングで、制御信号ＩＮＩＴによりＳＷｉｎｉｔを閉じて減衰器３０４の出力電圧をバイアス電圧Ｖｉｎｉｔに初期化する。このとき、図１０に示されるとおり、制御信号ＩＮＩＴはランプ信号発生回路３０３にも入力される。よって、前述したようにランプ信号ＲＧＯは所定のオフセット電圧に設定された状態であり、ランプ信号出力開始前の初期に、容量Ｃ０はランプ信号ＲＧＯのオフセット電圧とバイアス電圧Ｖｉｎｉｔとの差電圧で充電される。その後、ランプ発生用クロックＣＫＲが入力開始すると、ランプ信号ＲＧＯはランプ信号開始電圧ＶＴＯＰに遷移し、ランプ信号発生回路３０３は、後段のコンパレータの出力論理を初期化した後、所定のクロック数でランプ信号終了電圧ＶＢＴＭに到達する傾斜のランプ信号ＲＧＯを出力する。そして、減衰器３０４によりＲＧＯの振幅を所定の倍率で減衰した信号は、バッファ回路３０５を経由してコンパレータへ出力される。コンパレータではこの基準信号と画素ソースフォロワ出力信号との比較を行ない、ＡＤ変換の一連の動作が行われる。
次に、本構成による効果について説明する。図１１において、制御信号ＡＴＴＣＮＴ［ｎ：１］に設定される値をｋ（十進数）とすると、デコード回路３０６は温度計デコード処理を行い、２ｎ個のスイッチＳＷ１〜ＳＷ２ｎのうち、ＳＷ１〜ＳＷ２ｋを電源側に、ＳＷ（２ｋ＋１）〜ＳＷ２ｎをグラウンド側に切替えるような制御信号を生成する。例えば、図１１ではｋ＝１の場合を示しており、ＳＷ１、ＳＷ２は電源側を、ＳＷ３〜ＳＷ２ｎはグラウンド側を閉じた状態になっている。
このように、接地容量３０７の各容量に対して、電源に接続される容量とグラウンドに接続される容量との比率を第１の制御信号であるＡＴＴＣＮＴ［ｎ：１］の設定値で制御することにより、減衰器３０４の出力に重畳される電源ノイズのゲインを調整することができる。
したがって、単位セル１０１の垂直信号線ＶＬに重畳される電源ノイズと、減衰器３０４の出力に重畳される電源ノイズとのゲインが同等になるように、接地容量３０７の各容量の値とＡＴＴＣＮＴ［ｎ：１］の制御との組み合わせを任意に設計する。これにより、後段のコンパレータの差動入力回路の同相ノイズ除去作用を利用して出力の電源耐性であるＰＳＲＲを改善することができる。
ここで、ＡＴＴＣＮＴ［ｎ：１］の設定値に応じて、電源に接続される容量とグラウンドに接続される容量とが任意に切り替わるが、減衰器３０４は、交流成分のみ減衰するため、接地電位の違いにより減衰比が変わることは無い。したがって、基準信号生成回路３００の出力振幅及び傾斜を一定に保ちながら、減衰器３０４の出力に重畳される電源ノイズのゲインを調整することができる。
図１２は、第３の実施形態に係る減衰器の第２の構成例を示す図である。図１１に示された第１の構成例では、減衰器３０４のランプ信号出力開始前の初期状態において、容量Ｃ０に、ランプ信号ＲＧＯのオフセット電圧とバイアス電圧Ｖｉｎｉｔの差電圧が充電される。しかし、容量Ｃ０に充電される電荷量は動作に寄与せず、減衰器３０４の出力信号の直流電位を確定する手段であれば他の方法でも構わない。そこで、図１２に示される第２の構成例では、第３の制御信号である制御信号ＡＴＴＯＦＦとＩＮＩＴとの論理和により、容量Ｃ０の両端をショートするＳＷ０を制御する。これにより、ランプ信号ＲＧＯのオフセット電圧を減衰器３０４の出力信号の直流電位として利用することができ、バイアス電圧Ｖｉｎｉｔを生成する回路を不要とすることができる。
また、図１１及び図１２の構成において、接地容量３０７の容量切替数が２ｎとなり、制御が容易という利点も有する。
図１３は、第３の実施形態に係る減衰器の第３の構成例を示す図である。図１３では、デコード回路３０６を用いず、接地容量３０７を構成する切り替え容量を、例えば単位容量Ｃに対して２のべき乗の重み付けを持った容量値に設定し、各容量の切り替えスイッチは、制御信号ＡＴＴＣＮＴ［ｎ：１］の各ビットと一対一に割り付けて制御する。この構成により、減衰器３０４の出力に伝達される電源ノイズのゲイン制御は、図１１及び図１２と同等の組み合わせ数を実現しながら、容量切替スイッチを２ｎ個からｎ個に削減できる。
なお、本実施形態では、接地容量３０７の電源側に接続する容量とグラウンド側に接続する容量の切り替え最小単位は一律単位容量Ｃでの切り替えとなる。しかし、ＡＴＴＣＮＴ［ｎ：１］の２進数の制御により、同時に複数のスイッチが切り替るので、それらの切り替え容量の総和が所望の容量となるようにすれば、切り替え単位を一定化する必要はない。
実際に、電源ノイズを抑制したい周波数帯域によって、電源ノイズを重畳するゲインを使い分ける場合には、切替単位が一定だと最適点に合わせられない可能性もある。したがって、接地容量３０７を構成する切替容量の重み付けは２のべき乗に限定されるものではなく、所望のゲイン設定に合わせて不規則な任意の重み付けでも同様の効果を得ることが可能である。
（第４の実施形態）
以下、図面を参照しながら、第４の実施形態に係る固体撮像装置の構成及び動作について、上述した実施形態との相違点を中心に説明する。
図１４は、第４の実施形態に係る基準信号生成回路の構成例を示す図である。第３の実施形態と異なる点は、ゲイン制御信号ＧＣが減衰器３０４にも接続され、可変ゲイン機能を、可変ゲイン回路３０２と減衰器３０４とで分担して実現している点である。
第３の実施形態と同様に、減衰器３０４の減衰機能は、前段回路で生じるノイズを抑圧できる効果を奏するが、本実施形態では、減衰器の倍率制御を可変にして、基準信号生成回路３００の出力振幅が小さい場合（ゲインが高い場合）に減衰を一層強めることができるので、その効果をさらに高めるメリットが得られる。
また、上述した実施形態では、可変ゲイン回路３０２のランプ信号開始電圧ＶＴＯＰとランプ信号終了電圧ＶＢＴＭにより全てのゲイン範囲を制御する。これに対し、本実施形態では、図１４に示されるようにゲイン制御信号の下位ｌビットによるランプ信号開始電圧ＶＴＯＰとランプ信号終了電圧ＶＢＴＭの制御と、上位ｍビットによる減衰比の可変制御を併用した可変ゲインを実現している。
ゲイン制御信号の上位ビットと下位ビットのゲイン制御範囲の配分として、例えば下位ビットで０〜６ｄＢの範囲を、上位ビットで６ｄＢステップの可変ゲインとした場合を想定する。この場合、下位ビットの制御でランプ信号開始電圧ＶＴＯＰとランプ信号終了電圧ＶＢＴＭとの差電圧が１倍〜１／２倍の範囲で可変され、上位ビットの１コード増加で減衰比が１／２倍に可変するように容量を切り替える構成とする。
図１５は、第４の実施形態に係る減衰器の構成例を示す図である。なお、第４の実施形態については減衰機能が動作に不可欠なため、制御信号ＡＴＴＯＦＦの機能は使用しないものとする。図１５に示された減衰器３０４は、接地切替回路３０８と、デコード回路３０９とを含んでいる。可変ゲイン容量Ｃｃ０〜Ｃｃ（ｍ−１）は、それぞれ単位容量Ｃに対して２のべき乗の重み付けを持った値に設定されており、一端が共通接続され、減衰器３０４の出力端子（バッファ回路３０５の入力）となっている。容量Ｃ２は、減衰比の最大値を決定する固定の容量であり、単位容量Ｃに対して重み付けは任意（図ではαとする）である。
また、ゲイン制御信号ＧＣの上位ｍビットは、デコード回路３０９によりｍ本の温度計デコード信号に変換され、可変ゲイン容量Ｃｃ０〜Ｃｃ（ｍ−１）の他端に接続された各スイッチの切替制御を行い、当該他端をランプ信号ＲＧＯ側及び接地切替回路３０８側のいずれかへの接続を制御する。可変ゲイン容量Ｃｃ０〜Ｃｃ（ｍ−１）の重み付けの大きい順に、温度計デコード信号の下位ビット側から順に一対一にスイッチ制御が割当てられる。例えばゲイン制御信号ＧＣの値が０の場合、可変ゲイン容量Ｃｃ０〜Ｃｃ（ｍ−１）の各スイッチは全てランプ信号ＲＧＯ側に接続される。ここで、ゲイン制御信号ＧＣの値が１になると、温度計デコード信号の最下位ビットで制御するＣｃ（ｍ−１）のスイッチが接地切替回路３０８側と接続され、減衰比が１／２に変化する。以降、同様にゲイン制御信号ＧＣの上位ｍビットの値に応じて、減衰比は２のべき乗比で可変するため、６ｄＢステップの可変ゲインとして機能する。上記減衰比は下記式８で表される。
Figure 2014156028
ここで、上記式８のｘは、温度計デコード信号のビットを示している。分母の値はｘに関係無く一定であり、分子が２の倍数で増減する。
図１６は、第４の実施形態に係る接地切替回路の構成例を示す図である。接地切替回路３０８には、複数の切替スイッチＳＷ１〜ＳＷｐが配置され、可変ゲイン容量Ｃｃ０〜Ｃｃ（ｍ−１）の他端を、接地及び電源電圧ＡＶＤＤのいずれかに接続を切り替えることができる。図１６の構成例は、図１５の可変ゲイン容量の単位容量Ｃについて、基本単位容量Ｃ０に対する重み付けと、制御信号ＡＴＴＣＮＴ［ｐ：１］との接続関係を詳細に示したものである。図１５の重み付けの容量を構成している単位容量Ｃは、更に（２ｐ−１）個の基本単位容量Ｃ０で構成されており、２のべき乗の重み付け単位でｐ個の容量に分割されている。
なお、図１６には、容量Ｃ２の構成を記載していないが、単位容量Ｃの内部構成は、可変ゲイン容量Ｃｃ０〜Ｃｃ（ｍ−１）の単位容量Ｃと共通であるため図示していない。
接地切替回路３０８では、可変ゲイン容量Ｃｃ０〜Ｃｃ（ｍ−１）のそれぞれにつき、ｐ個の切替スイッチＳＷ１〜ＳＷｐが基本単位容量Ｃ０の重み付け単位に一対一に対応して接続される。
切替スイッチＳＷ１〜ＳＷｐは、可変ゲイン容量Ｃｃ０〜Ｃｃ（ｍ−１）に共通して制御され、可変ゲイン容量Ｃｃ０〜Ｃｃ（ｍ−１）を接地する場合の接地電位を、電源及びグラウンドのいづれかに切り替える。ゲイン制御信号ＧＣの上位ｍビットの設定値に応じて、可変ゲイン容量Ｃｃ０〜Ｃｃ（ｍ−１）が任意の組み合わせで、接地切替回路３０８側と接続される。
接地切替回路３０８では、制御信号ＡＴＴＣＮＴ［ｐ：１］の各ビットが、ＭＳＢ側から、基本単位容量Ｃ０の重み付けの大きい順にｐ個の切替スイッチＳＷ１〜ＳＷｐに対応して制御するように構成されている。よって、例えば、ＡＴＴＣＮＴ［ｐ：１］の設定値を３（十進数）とすると、図１６に示されるように、ＡＴＴＣＮＴ［ｐ：１］の下位２ビットで制御されるＳＷ１及びＳＷ２が電源側を選択し、ＳＷ３〜ＳＷｐはグラウンド側を選択する。
減衰器３０４の出力に重畳する電源ノイズのゲインは、電源を入力とした場合の減衰比にほぼ等しいと考えられるので、下記式９で表される。
Figure 2014156028
ここで、ｘはゲイン制御信号ＧＣの温度計デコード信号（デコード回路３０９の出力）の境界ビット（０〜ｍ−１）であり、ｙはＡＴＴＣＮＴ［ｐ：１］の設定値（十進数）である。また、分子の括弧内の項は、接地容量の総量を表しており、それにＡＴＴＣＮＴ［ｐ：１］の設定値による割合を乗じて分子の値となっている。
また、上記式９より、分母の値は減衰器３０４を構成する全容量の総量であり、ｘ、ｙに関係なく一定である。一方、重畳される電源ノイズのゲインは、ゲイン制御信号ＧＣの設定値と、ＡＴＴＣＮＴ［ｐ：１］の設定値とに依存し、特に接地容量が増える高ゲイン時に、ＡＴＴＣＮＴ［ｐ：１］の設定値が大きいほど、電源ノイズが重畳されるゲインを上げることができる。
以上のように、本実施形態によれば、減衰器３０４を可変ゲイン機能の一部として構成することにより、減衰比が低い高ゲイン設定の時に、減衰器３０４の出力に重畳される電源ノイズのゲイン調整範囲が広くなる。これにより、横線が目立ちやすい高ゲイン時に、電源ノイズの重畳量の調整の自由度が高まる効果が得られる。
なお、本実施形態では、ゲイン制御信号の上位ビットの制御を６ｄＢステップとしたが、これは、可変ゲイン容量の重み付けを２のべき乗としたためであり、任意の重み付けでも構わない。また、第３の実施形態と同様に、異なるステップ幅で可変する構成にしても同様の効果が得られる。
（第５の実施形態）
上記第１〜第４の実施形態に係る固体撮像装置は、スマートフォン、携帯電話等のモバイル機器、更には、ビデオカメラやデジタルスチルカメラのカメラモジュール等の撮像装置において、その撮像デバイス（画像入力装置、イメージセンサ）として用いて好適なものである。
図１７は、第５の実施形態に係る撮像装置（カメラ）の構成の一例を示すブロック図である。同図に示されるように、本実施形態に係る撮像装置は、レンズ１０６１を含む光学系、撮像デバイス（イメージセンサ）１０６２、カメラ信号処理回路１０６３及びシステムコントローラ１０６４等により構成されている。
レンズ１０６１は、被写体からの像光を撮像デバイス１０６２の撮像面に結像する。
撮像デバイス１０６２は、レンズ１０６１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス１０６２として、第１〜第４の実施形態のいずれかに係る固体撮像装置が用いられる。
カメラ信号処理回路１０６３は、撮像デバイス１０６２から出力される画像信号に対して種々の信号処理を行う。
システムコントローラ１０６４は、撮像デバイス１０６２及びカメラ信号処理回路１０６３に対する制御を行う。なお、撮像デバイス（イメージセンサ）１０６２、カメラ信号処理回路１０６３及びシステムコントローラ１０６４は、同一チップ上に形成する場合、あるいは、それぞれ別チップでカメラモジュールを構成する場合、一部の構成を同じチップで形成する場合、等がある。
以上、本開示の固体撮像装置及び撮像装置について、上記実施形態に基づいて説明してきたが、本発明に係る固体撮像装置及び撮像装置は、上記実施形態に限定されるものではない。上記実施形態における任意の構成要素を組み合わせて実現される別の実施形態や、上記実施形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を内蔵した各種機器も本発明に含まれる。
本発明に係る固体撮像装置は、電源ノイズ等の外乱ノイズを抑制することができ、特に、高性能なモバイル（スマートフォン）用カメラ、デジタルスチルカメラ、ビデオカメラ、車載カメラ、監視カメラ、医療用カメラ等に有用である。
１００、２００ 固体撮像装置
１０１ 単位セル
１０２ 撮像領域
１０３ ドライバ回路
１０４ 垂直走査回路
１０５ 定電流源回路
１０６ カラム読出し回路
１０７ 水平走査回路
１０８ タイミングジェネレータ（ＴＧ）
１０９ 電源制御回路
１１０ 低電圧発生回路
１１１ バイアス回路
１１２ ＰＡＤ
１２０、２１１１ 受光部
１２１ 転送トランジスタ
１２２ リセットトランジスタ
１２３、２１１４ 増幅トランジスタ
１２４、２１１５ フローティングディフュージョン（ＦＤ）部
１２５、１３１、１３２、１３３、１３４、１３８、１３８ａ、１４１、１４１ａ Ｐｃｈトランジスタ
１２６、１３５ Ｎｃｈトランジスタ
１２７ 定電流源トランジスタ
１３０ 定電流源
１３６、１３７、１３９、１４０、２３８、２３９ 容量
１５０ ドレイン−ゲート間容量（Ｃｇｄ）
２１０、３００、８０３ 基準信号生成回路
２１１、３０１ 基準電圧回路
２１２ 参照電圧発生回路
２１３、３０３ ランプ信号発生回路
２１４、３０５ バッファ回路
２２０ カラムＡＤ回路部
２２１ 電圧比較部
２２２ カウンタ部（ＣＮＴ）
２３０ 電圧変換回路
２３１ 差動バッファ
２３２、２３３、２３４ 抵抗
２３５、２３６ 電圧バッファ
２３７ ＭＯＳスイッチ
３０２ 可変ゲイン回路
３０４ 減衰器
３０６、３０９ デコード回路
３０７ 接地容量
３０８ 接地切替回路
８０１ 平滑容量
８０２、２０３１ 比較器
８０４ カウンタ
１０６１ レンズ
１０６２ 撮像デバイス（イメージセンサ）
１０６３ カメラ信号処理回路
１０６４ システムコントローラ
２０４４ 容量素子

Claims (20)

  1. 少なくとも一つの受光部と、前記受光部によって光電変換された信号電荷を転送する転送トランジスタと、前記信号電荷の電荷量に応じた増幅信号を出力する増幅トランジスタと、を有する複数の単位セルが行列状に配置された撮像領域と、
    前記増幅トランジスタのソース電極に接続され、当該増幅トランジスタの出力信号を受ける複数の垂直信号線と、
    前記増幅トランジスタのドレイン電極に接続され、電源電圧を前記増幅トランジスタに供給するための画素電源配線と、
    前記複数の垂直信号線のそれぞれに対応して接続された複数の定電流源トランジスタと、
    前記電源電圧の変動に基づいて前記定電流源トランジスタに流す電流量を制御するバイアス回路とを備える
    固体撮像装置。
  2. 少なくとも一つの受光部と、前記受光部によって光電変換された信号電荷を転送する転送トランジスタと、前記信号電荷の電荷量に応じた増幅信号を出力する増幅トランジスタと、を有する複数の単位セルが行列状に配置された撮像領域と、
    前記増幅トランジスタのソース電極に接続され、当該増幅トランジスタの出力信号を受ける複数の垂直信号線と、
    前記増幅トランジスタのドレイン電極に接続され、電源電圧を前記増幅トランジスタに供給するための画素電源配線と、
    前記電源電圧の変動に基づいて時間的に変化する参照電圧を発生する基準信号生成回路と、
    前記複数の垂直信号線の電位と前記参照電圧とを比較して前記出力信号であるアナログ電圧をデジタル変換するＡＤ変換部とを備える
    固体撮像装置。
  3. 前記バイアス回路は、
    前記電源電圧を電流に変換するための変換ゲインが正である電圧−電流変換回路を備える
    請求項１に記載の固体撮像装置。
  4. 前記バイアス回路は、
    前記電源電圧と接続された第１の容量と、
    前記電源電圧以外の電圧が印加された第１のノードと接続された第２の容量とを備え、
    前記定電流源トランジスタの電流量は、前記第１の容量の容量値と前記第２の容量の容量値との比率に基づいて決定される
    請求項１または３に記載の固体撮像装置。
  5. 前記第１のノードは、接地電位に設定されている
    請求項４に記載の固体撮像装置。
  6. 前記第１の容量は、
    前記電源電圧と接続された第２のノードと、
    高インピーダンス状態と低インピーダンス状態とが選択的に設定される第３のノードとを有する
    請求項４または５に記載の固体撮像装置。
  7. 前記バイアス回路は、
    前記第１の容量を複数有し、
    さらに、少なくとも１つの前記第１の容量に備わる前記第３のノードに接続され、前記複数の第１の容量の容量値と前記第２の容量の容量値との比率を変える機能を有する第１の制御トランジスタを備える
    請求項６に記載の固体撮像装置。
  8. 前記バイアス回路は、
    前記第２の容量を複数有し、
    さらに、少なくとも１つの前記第２の容量の前記第１のノードと異なるもう一方の第４のノードに接続され、前記第１の容量の容量値と前記複数の第２の容量の容量値との比率を変える機能を有する第２の制御トランジスタを備える
    請求項４〜７のいずれか１項に記載の固体撮像装置。
  9. 前記バイアス回路は、異なる前記単位セルが有する複数の前記増幅トランジスタが同時に活性化される場合に、前記第１の容量の容量値と前記第２の容量の容量値との比率を変える
    請求項７または８に記載の固体撮像装置。
  10. 前記定電流源トランジスタと前記バイアス回路とは、前記撮像領域に対して物理的に異なる側に配置される
    請求項１及び３〜９のいずれか１項に記載の固体撮像装置。
  11. 前記定電流源トランジスタと前記バイアス回路とは、前記撮像領域に対して物理的に同じ側に配置される
    請求項１及び３〜９のいずれか１項に記載の固体撮像装置。
  12. 前記基準信号生成回路は、第３の容量と第４の容量とを有し、
    前記参照電圧は、前記電源電圧と接地電位との差分電圧が前記第３の容量と前記第４の容量との比で分圧された比率で変動する電圧である
    請求項２に記載の固体撮像装置。
  13. 前記基準信号生成回路は、
    ランプ信号発生回路と、
    前記ランプ信号発生回路の出力端子に一端が接続された第５の容量と、当該第５の容量の他端と接地電位との間に接続された第６の容量とを有し、前記第５の容量と前記第６の容量との分圧によりランプ信号振幅を所定の倍率で縮小する減衰器とを備え、
    前記基準信号生成回路は、前記第５の容量と前記第６の容量との分圧点の電圧に基づいた電圧を出力する
    請求項２に記載の固体撮像装置。
  14. 前記基準信号生成回路は、さらに、
    前記第５の容量と前記第６の容量との分圧点の電圧を低インピーダンスに変換して出力するバッファ回路を備える
    請求項１３に記載の固体撮像装置。
  15. 前記第４の容量は、複数の容量の並列接続で構成され、
    前記基準信号生成回路は、前記複数の容量が有する複数の接地ノードに対して、それぞれ電源電位または接地電位に切替設定し、前記接地ノードが電源電位に設定された前記容量の合成容量値と前記接地ノードが接地電位に設定された前記容量の合成容量値との比を、第１の制御信号に基づき所定の比率に制御する
    請求項１２に記載の固体撮像装置。
  16. 前記第６の容量は、複数の容量の並列接続で構成され、
    前記基準信号生成回路は、前記複数の容量が有する複数の接地ノードに対して、それぞれ電源電位と接地電位に切替設定し、前記接地ノードが電源電位に設定された前記容量の合成容量値と前記接地ノードが接地電位に設定された前記容量の合成容量値との比を第１の制御信号に基づき所定の比率に制御する
    請求項１３または１４に記載の固体撮像装置。
  17. 前記基準信号生成回路は、
    ランプ信号発生回路と、
    前記ランプ信号発生回路の出力端子に一端が接続された第５の容量と、当該第５の容量の他端と接地電位との間に接続された第６の容量とを有し、前記第５の容量と前記第６の容量との分圧によりランプ信号振幅を所定の倍率で縮小する減衰器と、
    前記第５の容量と前記第６の容量との分圧点の電圧を低インピーダンスに変換して出力するバッファ回路とを備え、
    前記第４の容量は、複数の容量の並列接続で構成され、
    前記基準信号生成回路は、前記複数の容量が有する複数の接地ノードに対して、それぞれ電源電位と接地電位に切替設定し、前記接地ノードが電源電位に設定された前記容量の合成容量値と前記接地ノードが接地電位に設定された前記容量の合成容量値との比を第２の制御信号に基づき所定の比率に制御する
    請求項１２に記載の固体撮像装置。
  18. 前記基準信号生成回路は、さらに、
    前記第５の容量の両端を短絡する第１のスイッチを備え、
    前記基準信号生成回路は、第３の制御信号に基づいて前記第１のスイッチの開閉を制御する
    請求項１２〜１７のいずれか１項に記載の固体撮像装置。
  19. 前記基準信号生成回路は、
    一端が、単位時間の電圧変化が一定である傾斜状の信号を出力するランプ信号発生回路の出力端子と接地ノードとを接続切替する複数の第２のスイッチにそれぞれ接続され、他端がバッファ回路の入力に共通接続された複数の第７の容量を備え、第４の制御信号に従って前記ランプ信号発生回路の出力端子に接続された前記第７の容量と前記接地ノードに接続された前記第７の容量との比率を可変して、減衰比を可変制御する減衰器を備え、
    前記基準信号生成回路は、複数の前記接地ノードに対して、それぞれ電源電位と接地電位とに切替設定する機能を有し、前記比率を第１の制御信号に基づき所定の比率に制御する
    請求項２に記載の固体撮像装置。
  20. 請求項１〜１９のいずれか１項に記載の固体撮像装置と、
    被写体からの光を前記受光部の撮像面上に導く光学系とを備えた
    撮像装置。
JP2015508028A 2013-03-29 2014-03-13 固体撮像装置及び撮像装置 Active JP6369696B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013073928 2013-03-29
JP2013073928 2013-03-29
PCT/JP2014/001447 WO2014156028A1 (ja) 2013-03-29 2014-03-13 固体撮像装置及び撮像装置

Publications (2)

Publication Number Publication Date
JPWO2014156028A1 true JPWO2014156028A1 (ja) 2017-02-16
JP6369696B2 JP6369696B2 (ja) 2018-08-08

Family

ID=51623048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015508028A Active JP6369696B2 (ja) 2013-03-29 2014-03-13 固体撮像装置及び撮像装置

Country Status (3)

Country Link
US (1) US9549135B2 (ja)
JP (1) JP6369696B2 (ja)
WO (1) WO2014156028A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014116281A1 (en) 2013-01-25 2014-07-31 Patenaude Bart Atraumatic wound care and closure system
KR102083776B1 (ko) * 2013-09-03 2020-04-16 삼성전자 주식회사 조도 변화에 따라 다른 전압을 픽셀들로 공급할 수 있는 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치
KR102148801B1 (ko) * 2014-03-17 2020-08-28 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
CN106664382B (zh) * 2014-07-15 2019-11-01 普里露尼库斯股份有限公司 固体摄影装置、固体摄影装置的制造方法以及电子机器
KR102205702B1 (ko) * 2014-07-30 2021-01-21 삼성전자주식회사 이미지 센서 및 이미지 센서를 구동하는 방법, 그리고 이를 이용한 영상 촬영 장치
WO2016121353A1 (ja) * 2015-01-28 2016-08-04 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
FR3035727B1 (fr) * 2015-04-30 2017-05-26 Commissariat Energie Atomique Capteur d'empreintes digitales ou palmaires
JP6598505B2 (ja) * 2015-05-07 2019-10-30 キヤノン株式会社 撮像装置、および、撮像システム
KR102392791B1 (ko) * 2015-11-04 2022-05-02 삼성전자주식회사 이미지 센서, 이를 포함하는 전자 장치 및 이의 동작 방법
JP6723736B2 (ja) * 2015-12-10 2020-07-15 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
JP6676983B2 (ja) * 2016-01-28 2020-04-08 株式会社リコー 光電変換素子、画像読取装置、画像形成装置及び画像読取方法
KR102563926B1 (ko) 2016-05-23 2023-08-04 삼성전자 주식회사 전압 정보와 온도 정보를 피드백할 수 있는 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템
US9911501B2 (en) * 2016-05-24 2018-03-06 Silicon Storage Technology, Inc. Sensing amplifier comprising a built-in sensing offset for flash memory devices
KR102551492B1 (ko) * 2016-06-08 2023-07-04 삼성전자주식회사 이미지 센서
KR102601512B1 (ko) * 2016-12-26 2023-11-14 에스케이하이닉스 주식회사 공통 신호 감쇄 회로 및 그를 이용한 램프 신호 발생 장치
US10290673B1 (en) * 2017-12-22 2019-05-14 Omnivision Technologies, Inc. Bitline settling improvement and FPN reduction by floating bitline during charge transfer
US10116892B1 (en) * 2017-12-22 2018-10-30 Omnivision Technologies, Inc. Bitline boost for fast settling with current source of adjustable bias
CN112292849B (zh) * 2018-06-19 2023-11-14 索尼半导体解决方案公司 摄像元件和电子设备
JP7303682B2 (ja) * 2019-07-19 2023-07-05 キヤノン株式会社 光電変換装置及び撮像システム
US11122259B2 (en) * 2020-02-18 2021-09-14 Omnivision Technologies, Inc. Image sensor with voltage buffer for self-test
US20230353907A1 (en) * 2020-08-06 2023-11-02 Sony Semiconductor Solutions Corporation Imaging device and electronic apparatus
KR20230008370A (ko) 2021-07-07 2023-01-16 삼성전자주식회사 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281540A (ja) * 2006-04-03 2007-10-25 Sony Corp 物理量分布検出装置および撮像装置
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器
JP2009290628A (ja) * 2008-05-30 2009-12-10 Olympus Corp 固体撮像装置
JP2010183462A (ja) * 2009-02-06 2010-08-19 Panasonic Corp 固体撮像装置及びカメラ
JP2010268440A (ja) * 2009-04-17 2010-11-25 Canon Inc 光電変換装置及び撮像システム
JP2013051527A (ja) * 2011-08-30 2013-03-14 Panasonic Corp 固体撮像装置及び撮像装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940618B2 (ja) * 2002-03-01 2007-07-04 株式会社東芝 固体撮像装置
US7157683B2 (en) * 2004-07-16 2007-01-02 Micron Technology, Inc. Method, apparatus and system providing configurable current source device for image sensors
US8659682B2 (en) 2008-05-30 2014-02-25 Olympus Corporation Solid-state imaging apparatus
CN102334293B (zh) * 2009-09-11 2014-12-10 松下电器产业株式会社 模拟/数字变换器、图像传感器系统、照相机装置
JP2012165044A (ja) * 2011-02-03 2012-08-30 Toshiba Corp 固体撮像装置
GB201102478D0 (en) * 2011-02-11 2011-03-30 Isdi Ltd Radiation detector and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281540A (ja) * 2006-04-03 2007-10-25 Sony Corp 物理量分布検出装置および撮像装置
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器
JP2009290628A (ja) * 2008-05-30 2009-12-10 Olympus Corp 固体撮像装置
JP2010183462A (ja) * 2009-02-06 2010-08-19 Panasonic Corp 固体撮像装置及びカメラ
JP2010268440A (ja) * 2009-04-17 2010-11-25 Canon Inc 光電変換装置及び撮像システム
JP2013051527A (ja) * 2011-08-30 2013-03-14 Panasonic Corp 固体撮像装置及び撮像装置

Also Published As

Publication number Publication date
US20160014363A1 (en) 2016-01-14
US9549135B2 (en) 2017-01-17
JP6369696B2 (ja) 2018-08-08
WO2014156028A1 (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
JP6369696B2 (ja) 固体撮像装置及び撮像装置
US8749424B2 (en) Comparator, analog-to-digital convertor, solid-state imaging device, camera system, and electronic apparatus
US10523889B2 (en) Image sensor, electronic apparatus, comparator, and drive method
CN111629161B (zh) 比较器及包括该比较器的图像感测装置
WO2011104783A1 (ja) 固体撮像装置およびその駆動方法、カメラ
JP2016201649A (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
US11863896B2 (en) Image sensor and photodetector with transistor diode-connected via a resistance element
JP2013168880A (ja) 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP5181737B2 (ja) 駆動回路、駆動方法、固体撮像装置および電子機器
JP2007036916A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US9344652B2 (en) Photoelectric conversion apparatus and image pickup system including an ad conversion unit to convert a signal into a digital signal
JP2010259027A (ja) 固体撮像装置
JP6562243B2 (ja) 撮像装置
JP2013051527A (ja) 固体撮像装置及び撮像装置
US11601610B2 (en) Image sensor
US9497398B2 (en) Solid-state imaging device and camera for reducing random row noise
JP6037289B2 (ja) 固体撮像装置及びそれを備える撮像装置
JP2023041848A (ja) 撮像装置
WO2015111371A1 (ja) 固体撮像装置及び撮像装置
JP2021048588A (ja) 電圧供給回路
CN111193881A (zh) 低条带噪声的比较器及包括其的cmos图像传感器
JP6796776B2 (ja) 電圧供給回路
JP2012109888A (ja) 固体撮像装置
WO2023171133A1 (ja) 固体撮像素子、および電子機器
JP2013229712A (ja) 電源装置、固体撮像装置、及び、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180626

R151 Written notification of patent or utility model registration

Ref document number: 6369696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250