JP6723736B2 - 撮像装置、撮像システム、撮像装置の駆動方法 - Google Patents

Description

本発明は、撮像装置、撮像システム、撮像装置の駆動方法に関する。

複数行、複数列に渡って複数の画素が配された撮像装置が知られている。

さらに特許文献１のように、画素が出力する信号を保持する信号保持部と、信号保持部に保持された信号をデジタル信号に変換するＡＤ変換部とを有する撮像装置がある。信号保持部と画素との間の電気的経路にはスイッチが設けられている。このスイッチが導通した後、非導通となることによって、信号保持部は、画素の出力する信号を保持する。

特開２００８−６７３５８号公報

特許文献１の撮像装置では、スイッチが導通、非導通の動作を行うことによって生じるノイズが、画素が出力する信号に重畳される。このため、信号保持部が保持する信号に含まれるノイズが増加する課題があった。

本発明は上記の課題を鑑みて為されたものであり、一の態様は、画素信号を各々が出力する複数の画素と、前記複数の画素の各々から前記画素信号が出力される信号線と、容量素子と、信号保持部と、一方のノードが前記信号線に接続され、他方のノードが前記容量素子と前記信号保持部に接続されたスイッチとを有し、前記容量素子は、前記スイッチがオンしている場合には、前記信号線に出力されている前記画素信号をサンプリングし、前記スイッチがオンからオフした場合には前記信号線に出力されている前記画素信号を保持する素子であって、前記複数の画素のうちの第１の画素の前記画素信号が前記信号線に出力され、前記スイッチをオンすることによって前記容量素子がサンプリングしている前記第１の画素の画素信号に基づく信号が、前記スイッチをオンしたまま、前記信号保持部に保持されることを特徴とする撮像装置である。

また、別の一の態様は、画素信号を各々が出力する複数の画素と、前記複数の画素の各々から前記画素信号が出力される信号線と、容量素子と、前記画素信号に基づく信号を保持する信号保持部とを有し、前記容量素子が、前記画素信号のサンプリングと、前記画素信号の保持とが可能な素子である撮像装置の駆動方法であって、前記複数の画素のうちの第１の画素が前記画素信号を前記信号線に出力し、前記容量素子が前記第１の画素の画素信号をサンプリングしている期間に、前記第１の画素の画素信号に基づく信号を、前記信号保持部が保持することを特徴とする撮像装置の駆動方法である。

本発明により、信号保持部が保持する信号のノイズを低減させることができる。

撮像装置の構成の一例を示した図 撮像装置の動作の一例を示した図 撮像装置の動作の一例を示した図 撮像装置の動作の一例を示した図 撮像装置の構成の一例を示した図 撮像装置の動作の一例を示した図 撮像装置の構成の一例を示した図 撮像システムの構成の一例を示した図

以下、図面を参照しながら、各実施例を説明する。

（実施例１）
図１は、本実施例の撮像装置の構成を示した図である。撮像装置は、画素アレイ１０００、増幅回路１１００、サンプルホールド部１２００、ＡＤ変換部１３００を有する。さらに撮像装置は、電流源１６０、垂直走査回路１７０、カウンタ３２０、水平走査回路３６０を有する。

画素アレイ１０００は、複数行および複数列に渡って配された画素１５０を有する。画素１５０は、フォトダイオード１０ｐ、リセットトランジスタ１１ｐ、選択トランジスタ１２ｐ、増幅トランジスタ１３ｐ、転送トランジスタ１４ｐを有する。なお、ｐには、画素が位置する行の番号から１を引いた数が入る。フォトダイオード１０ｐは、光に基づく電荷を生成する光電変換部である。転送トランジスタ１４ｐ、フォトダイオード１０ｐと、増幅トランジスタ１３ｐの入力ノードに接続されている。また、転送トランジスタ１４ｐのゲートには、垂直走査回路１７０から信号ＲＥＡＤ（ｎ）が入力される。なお、（ｎ）は、垂直走査回路１７０が出力する信号について、ｎ行目の画素１５０に入力されることを示す。リセットトランジスタ１１ｐは、一方のノードは増幅トランジスタ１３ｐの入力ノードに接続され、他方のノードは、電源電圧が入力される。リセットトランジスタ１１ｐのゲートには、垂直走査回路１７０から、信号ＲＥＳ（ｎ）が入力される。増幅トランジスタ１３ｐの一方のノードは、選択トランジスタ１２ｐに接続され、他方のノードには電源電圧が入力される。選択トランジスタ１２ｐの一方のノードは増幅トランジスタ１３ｐに接続され、他方のノードは垂直信号線１６５に接続される。選択トランジスタ１２ｐのゲートには、垂直走査回路１７０から信号ＳＥＬ（ｎ）が入力される。垂直信号線１６５は、電流源１６０と、増幅回路１１００が有するスイッチ１７５に接続される。信号ＰＳＥＬ（ｎ）がＨｉｇｈとなると、選択トランジスタ１２ｐがオンする。これにより、電流源１６０が供給する電流が、選択トランジスタ１２ｐを介して、増幅トランジスタ１３ｐに入力される。増幅トランジスタ１３ｐは、入力ノードの電位に基づく信号である画素信号を、選択トランジスタ１２ｐを介して垂直信号線１６５に出力する。増幅トランジスタ１３ｐは、電源電圧、電流源１６０によってソースフォロワ動作を行う。別の言い方をすれば、電源電圧、電流源１６０、増幅トランジスタ１３ｐは、ソースフォロワ回路を構成する。

増幅回路１１００は、スイッチ１７５、容量素子１９０、アンプ１８０、容量素子２００、スイッチ２１０を有する。スイッチ１７５は、不図示のタイミングジェネレータから入力される信号ＶＬＯＮによって制御される。また、スイッチ２１０は、不図示のタイミングジェネレータから入力される信号ＡＲＥＳによって制御される。アンプ１８０は、入力される信号を、容量素子１９０の容量値／容量素子２００の容量値で表されるゲインで増幅した信号を、サンプルホールド部１２００が有するスイッチ２２０に出力する。

サンプルホールド部１２００は、スイッチ２２０、容量素子２３０、バッファ２４０、スイッチ２５０を有する。スイッチ２２０は、不図示のタイミングジェネレータから入力される信号ＳＨによって制御される。スイッチ２５０は、不図示のタイミングジェネレータから入力される信号ＴＨによって制御される。容量素子２３０は、スイッチ２２０が導通した後、非導通となることによって、画素１５０が出力する信号に基づく信号を保持する容量素子である。容量素子２３０は、一方のノードがスイッチ２２０に接続されている。また、容量素子２３０の一方のノードは、バッファ２４０、容量素子２６０、比較器２８０、ラッチ３１０を介して、信号保持部である第１メモリ３３０に接続されている。容量素子２３０の他方のノードには、基準電圧である、接地電圧が入力される。バッファ２４０は、入力された信号をバッファリングして、ＡＤ変換部１３００が有する容量素子２６０に出力する。増幅回路１１００の出力は、出力Ｖ＿ＡＯＵＴ（ｍ）と表す。（ｍ）は、ｍ列目の増幅回路１１００であることを示している。

ＡＤ変換部１３００は、容量素子２６０、容量素子２７０、比較器２８０、スイッチ２９０、スイッチ３００、ラッチ３１０、第１メモリ３３０、スイッチ３４０、第２メモリ３５０を有する。

比較器２８０の一方の入力ノードは、容量素子２６０に接続されている。比較器２８０の他方の入力ノードは、容量素子２７０を有する。容量素子２７０には、不図示のランプ信号供給部から、ランプ信号ＲＡＭＰが入力される。スイッチ２９０、スイッチ３００は、それぞれ、不図示のタイミングジェネレータから出力される信号ＣＲＥＳによって制御される。ラッチ３１０には、比較器２８０の出力Ｖ＿ＣＯＵＮＴ（ｍ）が入力される。（ｍ）は、ｍ列目の比較器２８０が出力する信号であることを示している。ラッチ３１０は、比較器２８０の出力Ｖ＿ＣＯＵＴ（ｍ）を受けて、ＬＡＴ（ｍ）を第１メモリ３３０に出力する。

カウンタ３２０は、クロック信号を計数することによってカウント信号を生成する。第１メモリ３３０には、カウンタ３２０が出力するカウント信号が入力される。

スイッチ３４０は不図示のタイミングジェネレータから入力される信号ＭＲＥＡＤによって制御される。スイッチ３４０がオンすると、第２メモリ３５０は、第１メモリが保持した信号を保持する。

水平走査回路３６０は、各列の第２メモリ３５０を順次走査することによって、各列の第２メモリ３５０から、当該第２メモリ３５０が保持した信号を出力部３７０に読み出す。

出力部３７０は、第２メモリ３５０から出力された信号を、撮像装置の外部に出力する。

次に、図１の撮像装置の構成を用いた、比較例の動作を説明する。

図２（ａ）は、比較例の動作を示した図である。図２（ａ）に示した動作では、ＮＡＤ期間とＳ読み期間とが重なっている。また、ＳＡＤ期間と次行の画素１５０のＮ読み期間とが重なっている。

図２（ａ）に示した動作の詳細の動作を図３に示す。

図３に示す時刻ｔ０から時刻ｔ８までの期間が、図２（ａ）に示したＮ読み期間である。

図３の時刻ｔ０に、垂直走査回路１７０は、信号ＳＥＬ（１）をＨｉｇｈにする。これにより、１行目の画素１５０から信号が垂直信号線１６５に出力される。

図３の時刻ｔ１に、垂直走査回路１７０は、信号ＲＥＳ（１）をＨｉｇｈからＬｏｗにする。これにより、増幅トランジスタ１３ｐの入力ノードは、リセット後の電位となっている。これにより、１行目の画素１５０の増幅トランジスタ１３０は、リセットされた入力ノードの電位に基づく信号を、垂直信号線１６５に出力する。この信号をＮ信号と表記する。Ｎ信号は、画素１５０が出力する画素信号の１つであり、画素１５０が出力するノイズ信号である。

画素１５０がＮ信号を出力している期間である時刻ｔ２に、不図示のタイミングジェネレータは、信号ＡＲＥＳをＨｉｇｈからＬｏｗに遷移させる。これにより、容量素子１９０には、Ｎ信号がクランプされる。

時刻ｔ２から、増幅回路１１００は、オフセットレベルの信号であるＯＦＦＳＥＴ信号を出力する。この信号をオフセット信号と表記する。このＯＦＦＳＥＴ信号は、画素信号の一つであるノイズ信号に基づく信号である。不図示のタイミングジェネレータが、信号ＳＨをＨｉｇｈとしているので、容量素子２３０はＯＦＦＳＥＴ信号をサンプリングする。

その後、時刻ｔ３に、不図示のタイミングジェネレータは、信号ＳＨをＬｏｗにする。これにより、容量素子２３０は、ＯＦＦＳＥＴ信号を保持する。

バッファ２４０には、容量素子２３０が保持したＯＦＦＳＥＴ信号が入力される。バッファ２４０は、このＯＦＦＳＥＴ信号をバッファリングした信号を、容量素子２６０を介して比較器２８０に出力する。

この時、ランプ信号ＲＡＭＰの電位は、ランプ開始電位に設定されている。

その後、時刻ｔ３から時刻ｔ４に、ランプ信号供給部はランプ信号ＲＡＭＰの電位をオフセットさせる。

時刻ｔ６に、不図示のタイミングジェネレータは、信号ＣＲＥＳをＨｉｇｈからＬｏｗに変化させる。容量素子２６０は、ＯＦＦＳＥＴ信号をクランプする。また、容量素子２７０は、ランプ信号ＲＡＭＰのオフセットされた電位をクランプする。

Ｎ読み期間は、画素１５０がＮ信号の出力を開始してから、後述する、ランプ信号ＲＡＭＰが電位の変化を開始するまでの期間である。

次に、ＮＡＤ期間を説明する。

時刻ｔ８では、不図示のランプ信号供給部は、ランプ信号ＲＡＭＰの電位を、ランプ開始電位に設定している。そして、時刻ｔ８に、ランプ信号供給部は、ランプ信号ＲＡＭＰの電位の変化を開始する。

また、カウンタ３２０は、ランプ信号ＲＡＭＰの電位の変化の開始に対応して、クロック信号の係数を開始する。これにより、カウント信号のカウントアップが開始される。

比較器２８０は、反転入力ノードと非反転入力ノードとの電位を比較した結果を示す信号Ｖ＿ＣＯＵＴ（ｍ）を出力する。

時刻ｔ９に、比較器２８０の反転入力ノードと非反転入力ノードとの電位の大小関係が逆転すると、信号Ｖ＿ＣＯＵＴ（ｍ）の信号値が変化する。

ラッチ３１０は、信号Ｖ＿ＣＯＵＴ（ｍ）の信号値が変化すると、信号ＬＡＴ（ｍ）をＨｉｇｈにした後、Ｌｏｗとする。

第１メモリ３３０は、信号ＬＡＴ（ｍ）がＨｉｇｈからＬｏｗとなったタイミングのカウント信号を保持する。このカウント信号は、比較器２８０のノイズ成分に基づくデジタル信号である。このデジタル信号をデジタルＮ信号と表記する。このデジタルＮ信号は、比較器２８０の列ごとのばらつきの成分を主に含む信号である。

その後、時刻１１に、不図示のランプ信号供給部は、ランプ信号ＲＡＭＰの電位の変化を終了する。また、カウンタ３２０は、クロック信号の係数を終了する。これにより、カウント信号のカウントアップが終了する。

ＮＡＤ期間は、ランプ信号ＲＡＭＰの電位の変化が開始してから、ランプ信号ＲＡＭＰの電位の変化が終了するまでの期間である。

その後、タイミングジェネレータは、信号ＭＲＥＡＤをＨｉｇｈにする。これにより、第１メモリ３３０が保持したデジタルＮ信号を、第２メモリ３５０が保持する。これにより、第１メモリ３３０の、次のカウント信号の取り込みが可能となる。

図２（ａ）の比較例の動作では、ＮＡＤ期間の少なくとも一部の期間が、Ｓ読み期間の一部の期間と重なっている。説明する例では、ＮＡＤ期間の全ての期間が、Ｓ読み期間の一部の期間と重なっている。

Ｓ読み期間を説明する。

時刻ｔ７に、垂直走査回路１７０が、信号ＰＴＸ（１）をＨｉｇｈとする。これにより、フォトダイオード１００が蓄積した電荷が、増幅トランジスタ１３０に転送される。増幅トランジスタ１３０は、フォトダイオード１００が蓄積した電荷に基づく信号を垂直信号線１６５に出力する。この信号にはＮ信号が含まれている。この信号を、Ｓ＋Ｎ信号と表記する。Ｓ＋Ｎ信号は、画素１５０が出力する画素信号の１つである。また、Ｓ＋Ｎ信号は、画素１５０が出力する、電荷に基づく光信号である。

時刻ｔ１３に、不図示のタイミングジェネレータは、信号ＶＬＯＮをＨｉｇｈとする。容量素子１９０は、Ｎ信号をクランプしたままとなっている。よって、アンプ１８０の入力ノードには、Ｓ＋Ｎ信号からＮ信号を差し引いたＳ信号が入力される。

アンプ１８０は、Ｓ信号に基づく信号を出力する。この信号にはＳ信号を増幅した信号と、アンプ１８０のＯＦＦＳＥＴ信号とが含まれる。このＳ信号に基づく信号を、増幅Ｓ＋ＯＦＦＳＥＴ信号と表記する。

時刻ｔ１３に、不図示のタイミングジェネレータは、信号ＳＨをＨｉｇｈにする。これにより、容量素子２３０は、増幅Ｓ＋ＯＦＦＳＥＴ信号をサンプリングする。その後、時刻ｔ１５に、不図示のタイミングジェネレータは、信号ＳＨをＬｏｗにする。これにより、容量素子２３０は、増幅Ｓ＋ＯＦＦＳＥＴ信号を保持する。

Ｓ読み期間は、画素１５０がＳ＋Ｎ信号の出力を開始してから、後述する、ランプ信号ＲＡＭＰが電位の変化を開始するまでの期間である。

次に、ＳＡＤ期間について説明する。この期間は、ＡＤ変換部１３００が、Ｓ信号に基づく信号である増幅Ｓ信号をデジタル信号に変換する期間である。

時刻ｔ１５において、容量素子２３０は、増幅Ｓ＋ＯＦＦＳＥＴ信号を保持している。

バッファ２４０には、容量素子２３０が保持した増幅Ｓ＋ＯＦＦＳＥＴ信号が入力される。バッファ２４０は、この増幅Ｓ＋ＯＦＦＳＥＴ信号をバッファリングした信号を、容量素子２６０を介して比較器２８０に出力する。

容量素子２６０は、先のＮＡＤ期間でクランプしたＯＦＦＳＥＴ信号を引き続きクランプしている。これにより、比較器２８０の反転入力ノードには、増幅Ｓ＋ＯＦＦＳＥＴ信号からＯＦＦＳＥＴ信号を差し引いた増幅Ｓ信号が入力される。

また、容量素子２７０は、先のＮＡＤ期間でクランプしたランプ信号ＲＡＭＰの初期電位をクランプしている。

時刻ｔ１５に、ランプ信号供給部は、ランプ信号ＲＡＭＰの電位の変化を開始する。

また、カウンタ３２０は、ランプ信号ＲＡＭＰの電位の変化の開始に対応して、クロック信号の係数を開始する。これにより、カウント信号のカウントアップが開始される。

比較器２８０は、反転入力ノードと非反転入力ノードとの電位を比較した結果を示す信号Ｖ＿ＣＯＵＴ（ｍ）を出力する。

時刻ｔ１６に比較器２８０の反転入力ノードと非反転入力ノードとの電位の大小関係が逆転すると、信号Ｖ＿ＣＯＵＴ（ｍ）の信号値が変化する。

ラッチ３１０は、信号Ｖ＿ＣＯＵＴ（ｍ）の信号値が変化すると、信号ＬＡＴ（ｍ）をＨｉｇｈにした後、時刻ｔ１７にＬｏｗとする。

第１メモリ３３０は、信号ＬＡＴ（ｍ）がＨｉｇｈからＬｏｗとなったタイミングのカウント信号を保持する。このカウント信号は、増幅Ｓ信号に基づくデジタル信号である。このデジタル信号をデジタルＳ信号と表記する。

時刻ｔ１９に、不図示のランプ信号供給部は、ランプ信号ＲＡＭＰの電位の変化を終了する。

ＳＡＤ期間は、ランプ信号ＲＡＭＰの電位の変化が開始してから、ランプ信号ＲＡＭＰの電位の変化が終了するまでの期間である。

その後、時刻ｔ２１に、不図示のタイミングジェネレータは、信号ＭＲＥＡＤをＨｉｇｈにする。これにより、第１メモリ３３０が保持したデジタルＳ信号を、第２メモリ３５０が保持する。これにより、第１メモリ３３０の、次のカウント信号の取り込みが可能となる。

その後、水平走査回路３６０は、各列の第２メモリ３５０を順次走査することによって、各列の第２メモリ３５０から、デジタルＳ信号とデジタルＮ信号をそれぞれ、出力部３７０に読み出す。

図２（ａ）の比較例の動作では、ＳＡＤ期間の一部の期間が、次行の画素１５０のＮ読み期間の一部の期間と重なっている。

比較例の動作では、容量素子２３０が増幅Ｓ＋ＯＦＦＳＥＴ信号を保持するために、スイッチ２２０をオフする駆動を行っていた。この駆動により、スイッチ２２０がオンからオフすることによるスイッチングノイズが増幅Ｓ＋ＯＦＦＳＥＴ信号に重畳される課題があった。

図２（ｂ）は、本実施例の駆動を示した図である。

図２（ａ）の比較例と異なる点は、ＮＡＤ期間とＳ読み期間とを重ねていない点である。さらに、異なる点として、ＳＡＤ期間とＮ読み期間とを重ねていない点もある。

本実施例のＮ読み期間について、比較例のＮ読み期間とは異なる駆動を説明する。

図４は、図２（ｂ）に示した本実施例の駆動の詳細を示した図である。

比較例のＮ読み期間では、不図示のタイミングジェネレータが、信号ＳＨをＨｉｇｈからＬｏｗにすることによって、容量素子２３０がＯＦＦＳＥＴ信号を保持していた。本実施例では、不図示のタイミングジェネレータは、信号ＳＨを、時刻ｔ０からＨｉｇｈのままとする。これにより、アンプ１８０がオフセット信号の出力を開始してからＮＡＤ期間の終了まで、アンプ１８０からバッファ２４０を介して比較器２８０にＯＦＦＳＥＴ信号が入力され続ける。この期間、容量素子２３０は、ＯＦＦＳＥＴ信号をサンプリングしたままとなる。この容量素子２３０がオフセット信号をサンプリングしている期間に、第１メモリ３３０は、ＯＦＦＳＥＴ信号に基づくデジタル信号を保持する。その他の動作については、比較例で述べたＮ読み期間の動作と同じである。

本実施例のＮＡＤ期間の動作は、比較例のＮＡＤ期間の動作と同じである。

本実施例では、ＮＡＤ期間が終了してから、Ｓ読み期間が開始される。

本実施例のＳ読み期間について、比較例のＳ読み期間と異なる動作を説明する。比較例のＳ読み期間では、不図示のタイミングジェネレータが、信号ＳＨをＨｉｇｈからＬｏｗにすることによって、容量素子２３０が増幅Ｓ＋ＯＦＦＳＥＴ信号を保持していた。本実施例では信号ＳＨは、時刻ｔ０から引き続きＨｉｇｈのままとする。これにより、アンプ１８０が増幅Ｓ＋ＯＦＦＳＥＴ信号の出力を開始してからＳＡＤ期間の終了まで、アンプ１８０からバッファ２４０を介して比較器２８０に増幅Ｓ＋ＯＦＦＳＥＴ信号が入力され続ける。この期間、容量素子２３０は、増幅Ｓ＋ＯＦＦＳＥＴ信号をサンプリングしたままとなる。この容量素子２３０が増幅Ｓ＋ＯＦＦＳＥＴ信号をサンプリングしている期間に、第１メモリ３３０は、増幅Ｓ＋ＯＦＦＳＥＴ信号に基づくデジタル信号を保持する。その他の動作については、比較例で述べたＳ読み期間の動作と同じである。

ＳＡＤ期間の動作は、比較例のＳＡＤ期間の動作と同じである。

本実施例では、ＳＡＤ期間が終了してから、次行の画素１５０のＮ読み期間が開始される。

本実施例の動作では、増幅Ｓ＋ＯＦＦＳＥＴ信号の出力を開始してから、ＳＡＤ期間が終了するまでの期間、信号保持容量である容量素子２３０に信号を保持させるためのスイッチ２２０をオンのままとする。よって、容量素子２３０は、増幅Ｓ＋ＯＦＦＳＥＴ信号をサンプリングしたままとなる。容量素子２３０が第１の画素のＳ信号に基づく増幅Ｓ＋ＯＦＦＳＥＴ信号をサンプリングしている期間、第１メモリ３３０は、第１の画素のＳ信号に基づく増幅Ｓ信号に対応するデジタル信号を保持する。これにより、スイッチ２２０のスイッチングによって生じるノイズが、増幅Ｓ＋ＯＦＦＳＥＴ信号には含まれにくくなる。

よって、本実施例の撮像装置では、画素１５０が出力するＳ信号に基づく信号のＳ／Ｎ（Ｓｉｇｎａｌ／Ｎｏｉｓｅ）比を向上させることができる。

また、オフセット信号の出力を開始してから、ＮＡＤ期間が終了するまでの期間、信号保持容量である容量素子２３０に信号を保持させるためのスイッチ２２０をオンのままとする。よって、容量素子２３０は、ＯＦＦＳＥＴ信号をサンプリングしたままとなる。容量素子２３０が第１の画素のＮ信号に基づくＯＦＦＳＥＴ信号をサンプリングしている期間、第１メモリ３３０は、第１の画素のＮ信号に基づくＯＦＦＳＥＴ信号に対応するデジタル信号を保持する。これにより、スイッチ２２０のスイッチングによって生じるノイズが、ＯＦＦＳＥＴ信号に含まれにくくなる。

よって、本実施例の撮像装置では、画素１５０が出力するＮ信号に基づく信号に含まれるノイズを低減することができる。

なお、本実施例では、ＮＡＤ期間に先立って、容量素子２６０、容量素子２７０がクランプ動作を行う例を説明したが、この動作は必須ではない。本実施例のＡＤ変換部１３００は、容量素子２６０、容量素子２７０を有しないようにすることもできる。この場合には、デジタルＮ信号およびデジタルＳ信号は、増幅回路１１００のＯＦＦＳＥＴ信号の成分も含むこととなる。この場合であっても、デジタルＳ信号からデジタルＮ信号を差し引くことにより、増幅回路１１００のオフセット信号の成分を差し引くことができる。

なお、本実施例では、ランプ信号の電位の変化の開始から、ランプ信号とアナログ信号との大小関係が逆転するまでの時間を計測することによるＡＤ変換を説明した。本実施例は、このＡＤ変換形式に限定されるものではなく、逐次比較型、デルタシグマ型、パイプライン型など、他のＡＤ変換形式においても適用することができる。

なお、本実施例では、各列に増幅回路１１００が備えられた例を説明した。他の例を、図５を参照しながら説明する。

図５に示した各信号は、図４のタイミング図に示した信号に対応する。つまり、図５の撮像装置においても、Ｎ読み期間、ＮＡＤ期間、Ｓ読み期間、ＳＡＤ期間に渡って、信号ＳＨはＨｉｇｈのままである。

図５の撮像装置は、図１に示した撮像装置に対して増幅回路１１００を省いた構成を備える。画素１５０が出力するＮ信号、Ｓ＋Ｎ信号のそれぞれは、サンプルホールド部１２００に出力される。バッファ２４０は、画素１５０から出力されたＮ信号、Ｓ＋Ｎ信号をそれぞれバッファリングした信号を、ＡＤ変換部１３００に出力する。容量素子２６０は、Ｎ信号をクランプする。これにより、比較器２８０の反転入力ノードには、Ｓ＋Ｎ信号からＮ信号を差し引いた信号が入力される。デジタルＮ信号は、比較器２８０の列ごとの特性ばらつきを主とする成分を有する。デジタルＳ信号は、Ｓ信号に基づく信号である。

この図５の例においても、他のＡＤ変換形式を適用することができる。また、容量素子２６０、容量素子２７０を省略することができる。

なお、本実施例では、撮像装置がＡＤ変換部１３００を備える例を説明した。この例に限定されるものではない。図７は、他の形態の撮像装置を示した図である。図７の撮像装置は、サンプルホールド部１２００の出力ノードに接続された、信号読み出し部１５００を有する。信号読み出し部１５００は、スイッチ５００、スイッチ５０１、容量素子５０５、容量素子５０６、スイッチ５１０、スイッチ５１１を有する。スイッチ５００、スイッチ５０１は、不図示のタイミングジェネレータから出力される信号ＰＴＳ，信号ＰＴＮによって制御される。スイッチ５１０、スイッチ５１１は、水平走査回路３６０から出力される信号ＣＳＥＬ（ｍ）によって制御される。容量素子５０５は、バッファ２４０が出力するＯＦＦＳＥＴ信号を保持する。容量素子５０６は、バッファ２４０が出力する増幅Ｓ＋ＯＦＦＳＥＴ信号を保持する。

出力部３８０は、各列の信号読み出し部１５００から出力される増幅Ｓ＋ＯＦＦＳＥＴ信号とＯＦＦＳＥＴ信号とを差し引いた増幅Ｓ信号を、出力ＯＵＴとして出力する。

このような構成においても、本実施例の駆動を適用することができる。つまり、容量素子２３０が信号をサンプリングしている期間に、信号保持部である、容量素子５０５あるいは容量素子５０６が信号を保持するようにすれば良い。

（実施例２）
実施例１では、比較例として図２（ａ）の駆動を説明した。本実施例の撮像装置は、図２（ａ）の駆動と、図２（ｂ）の駆動とを切り替えて行う。

図６は、本実施例の駆動を示した図である。

撮像装置は、Ｌｉｖｅ Ｖｉｅｗ用の読み出しと、ＰＤの電荷の全行一括リセットと、電荷蓄積と、静止画用の読み出しとを行う。Ｌｉｖｅ Ｖｉｅｗでは、１秒あたり数十フレームの画像が生成される。Ｌｉｖｅ Ｖｉｅｗの１フレームは、撮像装置の１回の垂直走査に対応する。この１回の垂直走査とは、１行目の画素１５０から、最終行の画素１５０までの信号の読み出しに対応する。

Ｌｉｖｅ Ｖｉｅｗ用の読み出しでは、静止画用の読み出しに比べて、高フレームレートでの信号の読み出しを行う。Ｌｉｖｅ Ｖｉｅｗ用の読み出しでは、図２（ａ）に示した駆動を行う。

一方、静止画用の読み出しでは、高いＳ／Ｎ比の信号の読み出しを行う。よって、静止画用の読み出しでは、図２（ｂ）に示した駆動を行う。

このように、撮像装置の高速読み出しを行う場合には、図２（ａ）に示した駆動を行う。一方、撮像装置の高Ｓ／Ｎ比の信号の読み出しを行う場合には、図２（ｂ）に示した駆動を行う。このように、本実施例の撮像装置は、高速読み出しと、高Ｓ／Ｎ比の信号の読み出しとを両立することができる効果を有する。

（実施例３）
本実施例は、上述した各実施例の撮像装置を有する撮像システムに関する。

撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図８に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。

図８に例示した撮像システムは、レンズの保護のためのバリア１５０１、被写体の光学像を撮像装置１５０４に結像させるレンズ１５０２、レンズ１５０２を通過する光量を可変にするための絞り１５０３を有する。レンズ１５０２、絞り１５０３は撮像装置１５０４に光を集光する光学系である。また、図８に例示した撮像システムは撮像装置１５０４より出力される出力信号の処理を行う出力信号処理部１５０５を有する。出力信号処理部１５０５は必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。

図８に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５０６、外部コンピュータ等と通信する為の外部インターフェース部１５０７を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５０９、記録媒体１５０９に記録または読み出しを行うための記録媒体制御インターフェース部１５０８を有する。さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５０４と出力信号処理部１５０５に各種タイミング信号を出力するタイミング供給部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５０４と、撮像装置１５０４から出力された出力信号を処理する出力信号処理部１５０５とを有すればよい。

以上のように、本実施例の撮像システムは、撮像装置１５０４を適用して撮像動作を行うことが可能である。

なお、上記実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。

１００ フォトダイオード
１１０ リセットトランジスタ
１２０ 選択トランジスタ
１３０ 増幅トランジスタ
１４０ 転送トランジスタ
１５０ 画素
１６０ 電流源
１６５ 垂直信号線
１７０ 垂直走査回路
１０００ 画素アレイ
１１００ 増幅回路
１２００ サンプルホールド部
１３００ ＡＤ変換部

Claims (13)

1. 画素信号を各々が出力する複数の画素と、
   前記複数の画素の各々から前記画素信号が出力される信号線と、
   容量素子と、
   信号保持部と、
   一方のノードが前記信号線に接続され、他方のノードが前記容量素子と前記信号保持部に接続されたスイッチとを有し、
   前記容量素子は、前記スイッチがオンしている場合には、前記信号線に出力されている前記画素信号をサンプリングし、前記スイッチがオンからオフした場合には前記信号線に出力されている前記画素信号を保持する素子であって、
   前記複数の画素のうちの第１の画素の前記画素信号が前記信号線に出力され、
   前記スイッチをオンすることによって前記容量素子がサンプリングしている前記第１の画素の画素信号に基づく信号が、前記スイッチをオンしたまま、前記信号保持部に保持されることを特徴とする撮像装置。
2. 前記撮像装置は、第１の動作と第２の動作とで動作し、
   前記第１の動作は、前記スイッチをオンしたまま、前記容量素子がサンプリングしている前記第１の画素の画素信号に基づく信号が、前記信号保持部に保持される動作であり、
   前記第２の動作は、
   前記スイッチがオンからオフすることによって、前記容量素子が前記第１の画素の画素信号を保持し、前記容量素子が保持した前記第１の画素の画素信号に基づく信号を前記信号保持部が保持する動作であることを特徴とする請求項１に記載の撮像装置。
3. 前記第２の動作において、
   前記容量素子が保持した前記第１の画素の画素信号に基づく信号を前記信号保持部が保持する期間であり、前記スイッチがオフしている期間に、前記複数の画素のうちの、前記第１の画素とは別の画素である第２の画素の前記画素信号が前記信号線に出力されることを特徴とする請求項２に記載の撮像装置。
4. 前記複数の画素の各々は、電荷を蓄積する光電変換部と、前記電荷が転送される入力ノードを備える増幅トランジスタとを有し、
   前記画素信号は、リセットされた前記入力ノードの電位に基づくノイズ信号と、前記電荷が転送された前記入力ノードの電位に基づく光信号とを含み、
   前記第２の動作において、
   前記容量素子が保持した前記第１の画素の前記ノイズ信号に基づく信号を前記信号保持部が保持する期間であり、前記スイッチがオフしている期間に、前記第１の画素の前記光信号が前記信号線に出力されることを特徴とする請求項２に記載の撮像装置。
5. 前記撮像装置は、前記容量素子に入力ノードが接続され、出力ノードが前記信号保持部に接続された増幅回路をさらに有し、
   前記画素信号に基づく信号が、前記増幅回路によって出力される信号であることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
6. 前記撮像装置は、前記信号保持部を備えるＡＤ変換部を有し、
   前記ＡＤ変換部は、前記画素信号に基づく信号をデジタル信号に変換し、
   前記信号保持部は前記デジタル信号を保持することを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
7. 前記撮像装置は、前記信号保持部を備えるＡＤ変換部を有し、
   前記ＡＤ変換部は、前記画素信号に基づく信号をデジタル信号に変換し、
   前記信号保持部は前記デジタル信号を保持し、
   前記第２の動作において、
   前記容量素子が保持した前記第１の画素の画素信号に基づく信号を前記ＡＤ変換部がデジタル信号に変換している期間であり、前記スイッチがオフしている期間に、前記複数の画素のうちの、前記第１の画素とは別の画素である第２の画素の前記画素信号が前記信号線に出力されることを特徴とする請求項２に記載の撮像装置。
8. 前記容量素子の一方のノードが、前記スイッチの前記他方のノードに接続され、前記容量素子の他方のノードに、基準電圧が入力されることを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
9. 請求項１〜８のいずれか１項に記載の撮像装置と、
   前記撮像装置が出力する信号によって、画像を生成する信号処理部とを有することを特徴とする撮像システム。
10. 画素信号を各々が出力する複数の画素と、
    前記複数の画素の各々から前記画素信号が出力される信号線と、
    容量素子と、
    前記画素信号に基づく信号を保持する信号保持部とを有し、
    前記容量素子が、前記画素信号のサンプリングと、前記画素信号の保持とが可能な素子である撮像装置の駆動方法であって、
    前記複数の画素のうちの第１の画素が前記画素信号を前記信号線に出力し、
    前記容量素子が前記第１の画素の画素信号をサンプリングしている期間に、前記第１の画素の画素信号に基づく信号を、前記信号保持部が保持することを特徴とする撮像装置の駆動方法。
11. 前記撮像装置は第１の動作と第２の動作を行い、
    前記第１の動作は、前記容量素子が前記第１の画素の画素信号をサンプリングしている期間に、前記第１の画素の画素信号に基づく信号を、前記信号保持部が保持する動作であり、
    前記第２の動作は、前記容量素子が前記第１の画素の画素信号を保持し、前記容量素子が保持した前記第１の画素の画素信号に基づく信号を前記信号保持部が保持する動作であることを特徴とする請求項１０に記載の撮像装置の駆動方法。
12. 前記第２の動作において、
    前記容量素子が保持した前記第１の画素の画素信号に基づく信号を前記信号保持部が保持する期間であり、前記容量素子が前記第１の画素の画素信号を保持している期間に、前記複数の画素のうちの、前記第１の画素とは別の画素である第２の画素の前記画素信号が前記信号線に出力されることを特徴とする請求項１１に記載の撮像装置の駆動方法。
13. 前記複数の画素の各々は、電荷を蓄積する光電変換部と、前記電荷が転送される入力ノードを備える増幅トランジスタとを有し、
    前記画素信号は、リセットされた前記入力ノードの電位に基づくノイズ信号と、前記電荷が転送された前記入力ノードの電位に基づく光信号とを含み、
    前記第２の動作において、
    前記容量素子が保持した前記第１の画素の前記ノイズ信号に基づく信号を前記信号保持部が保持する期間であり、前記容量素子が前記第１の画素の前記ノイズ信号を保持している期間に、前記第１の画素の前記光信号が前記信号線に出力されることを特徴とする請求項１１に記載の撮像装置の駆動方法。

Images