JP2015142351A - 撮像装置、撮像システム - Google Patents

Abstract

【課題】撮像装置の信号出力の高速化を実現する。
【解決手段】画素セル３のフォトダイオードＤ１が蓄積した電荷に基づく信号を出力する信号をバッファ部ＡＰが容量ＣＰ２に保持させるためスイッチ部ＳＰ２が導通状態としている期間が、フォトダイオードＤ１が蓄積した電荷とフォトダイオードＤ２が蓄積した電荷とを足した電荷に基づく信号をバッファ部ＡＰが容量ＣＰ２に保持させるためスイッチ部ＳＰ２が導通状態としている期間よりも短い。
【選択図】図１

Description

本発明は、撮像装置、撮像システムに関する。

撮像装置を高速化する構成の一例として、特許文献１のように、画素が出力する信号を保持する第１の蓄積部と、第１の蓄積部が保持した信号を伝達するバッファ部と、バッファ部から信号が伝達される第２の蓄積部とを有する構成が知られている。特許文献１の撮像装置では第１の画素の信号をまず第１の蓄積部が保持する。そして、バッファ部は、第２の蓄積部に、第１の蓄積部が保持した第１の画素の信号を伝達する。そして、第２の蓄積部から第１の画素の信号を読み出す期間に、第２の画素の信号を第１の蓄積部が保持する。これにより、第２の蓄積部から第１の画素の信号を読み出す期間と、第２の画素から第１の蓄積部に信号を出力させる期間とを重ねることができる。これにより、第２の蓄積部を有しない構成の撮像装置に比して撮像装置を高速化することができる。

また、特許文献２には、光電変換部が蓄積した電荷に基づく信号を垂直信号線に出力する増幅素子が、複数の光電変換部で共有された撮像装置が記載されている。そして、第１の光電変換部が生成した電荷に基づく第１の信号と、第１の光電変換部が生成した電荷と別の光電変換部が生成した電荷とを加えることで得られる電荷に基づく第２の信号とを増幅素子が出力する。

特開２００９−０８９３６７号公報 特開２００４−１３４８６７号公報

しかしながら、特許文献１および特許文献２は、動作のさらなる高速化についての検討がなされていない。

本発明は、上記の課題を鑑みて為されたものであり、一の態様は、第１光電変換部と、第２光電変換部と、前記第１光電変換部と前記第２光電変換部に対して共通に設けられた出力部とを有する画素セルと、前記出力部が出力する信号をバッファするバッファ部と、前記バッファ部が出力する信号を保持する容量素子と、前記バッファ部と前記容量素子との間の導通状態と非導通状態とを切り替えるスイッチ部とを有する読み出し回路とを有する撮像装置であって、前記第１光電変換部が蓄積した電荷に基づく第１光信号を前記出力部が出力し、前記第１光信号をバッファした第１バッファ信号を前記バッファ部が出力し、前記第１光電変換部が蓄積した電荷と前記第２光電変換部が蓄積した電荷とを足した電荷に基づく第２光信号を前記出力部が出力し、前記第２光信号をバッファした第２バッファ信号を前記バッファ部が出力し、前記第１バッファ信号を前記容量素子に保持させるために、前記バッファ部と前記容量素子との間の電気的経路を前記スイッチ部が導通状態としている期間が、前記第２バッファ信号を前記容量素子に保持させるために、前記バッファ部と前記容量素子との間の電気的経路を前記スイッチ部が導通状態としている期間よりも短いことを特徴とする撮像装置である。

本発明により、撮像装置の信号出力の高速化を実現することができる。

撮像装置の構成の一例を示した図 撮像装置の動作の一例を示した図 撮像装置の構成の一例を示した図 撮像装置の動作の一例を示した図 撮像装置の動作の一例を示した図 撮像装置の構成の一例を示した図 撮像装置の動作の一例を示した図 撮像システムの構成の一例を示した図

以下、図面を参照しながら各実施例の撮像装置を説明する。

（実施例１）
図１は、本実施例の撮像装置の構成を示した図である。

撮像装置は、画素セル３が含まれる画素アレイ１と、バッファ部であるバッファＡＰが含まれる周辺回路部５とを有する。画素アレイ１は、複数の画素セル３を有する。画素セル３の各々は、フォトダイオードＤ１、フォトダイオードＤ２、トランジスタＭ１、トランジスタＭ２、トランジスタＭ２１、トランジスタＭ３１、トランジスタＭ４１を有する。フォトダイオードＤ１は、画素セル３が有する第１光電変換部である。また、フォトダイオードＤ２は、画素セル３が有する第２光電変換部である。また、ノードＮＦは、トランジスタＭ３１の入力ノードと、トランジスタＭ２１の一方の主ノードと、トランジスタＭ１の一方の主ノードと、トランジスタＭ２の一方の主ノードとに対して電気的に接続されている。１つの画素セル３は、フォトダイオードＤ１を有する画素と、フォトダイオードＤ２を有する画素の２つの画素を有する。トランジスタＭ３１は、フォトダイオードＤ１とフォトダイオードＤ２とが蓄積した各々の電荷に基づく信号、あるいはフォトダイオードＤ１とフォトダイオードＤ２の各々が蓄積した電荷を足した電荷に基づく信号を出力する出力部である。

尚、撮像装置は、数千行および数千列に渡って配された２次元アレイの画素セル３を有している。図１では、２次元アレイの画素セル３の一部として、１行２列の画素セル３を示したものである。尚、特に断りのない場合は、Ｘ列目と表記する場合には、図面の左端から画素セル３を数えるものとする。また、Ｙ行目と表記する場合には、図面の上端から画素セル３を数えるものとする。

さらに撮像装置は、画素アレイ１の外部に周辺回路部５を有している。周辺回路部５は、読み出し回路９を有する。画素セル３のトランジスタＭ４１は、垂直信号線６を介して、容量素子Ｃｉに電気的に接続されている。また、電流源Ｉｂは、垂直信号線６とトランジスタＭ４１を介して、トランジスタＭ３１に電流を供給する。よって、電流源ＩｂとトランジスタＭ３１とトランジスタＭ３１に電圧を供給する電圧源とでソースフォロワ回路が構成される。

読み出し回路９は、増幅アンプＧＡ、バッファ回路ＡＮ、バッファ回路ＡＰ、容量素子Ｃｉ、容量素子Ｃｆ、容量素子ＣＮ１、容量素子ＣＰ１、容量素子ＣＮ２、容量素子ＣＰ２を有する。さらに、読み出し回路９は、スイッチＳＧ、スイッチＳＮ１、スイッチＳＰ１、スイッチＳＢＮ、スイッチＳＢＰ、スイッチＳＳＮ、スイッチＳＳＰ、スイッチＳＮ２、スイッチＳＰ２、スイッチＳＮ３１、スイッチＳＰ３１を有する。増幅アンプＧＡは、画素セル３の出力部が出力する信号を増幅した増幅信号を出力する増幅部である。また、バッファ回路ＡＰは、増幅部が出力する増幅信号をバッファするバッファ部である。また、バッファ回路ＡＮは、増幅部が出力する増幅信号をバッファする第２バッファ部である。また、スイッチＳＰ２は、バッファ部であるバッファ回路ＡＰと容量素子ＣＰ２との間の電気的経路の導通状態と非導通状態とを切り替えるスイッチ部である。バッファ部は、増幅部とバッファ部との間の電気的経路のインピーダンスと、バッファ部とバッファ部の後段のスイッチ部との間の電気的経路のインピーダンスとを変換する回路である。また、バッファ部の増幅率は１としている。また、スイッチＳＰ１は、増幅部である増幅アンプＧＡと容量素子ＣＰ１との間の電気的経路の導通状態と非導通状態とを切り替える第２スイッチ部である。また、スイッチＳＮ１は、増幅部である増幅アンプＧＡと容量素子ＣＮ１との間の電気的経路の導通状態と非導通状態とを切り替える第３スイッチ部である。また、スイッチＳＮ２は、第２バッファ部であるバッファ回路ＡＮと、容量素子ＣＮ２との間の電気的経路の導通状態と非導通状態とを切り替える第４スイッチ部である。容量素子ＣＰ１は、スイッチＳＰ１が導通状態にある時に、増幅アンプＧＡから増幅信号が出力される第２容量素子である。容量素子ＣＮ１は、スイッチＳＮ１が導通状態にある時に、増幅アンプＧＡから増幅信号が出力される第３容量素子である。容量素子ＣＮ２は、スイッチＳＮ２が導通状態にある時に、バッファ回路ＡＮからバッファ信号が出力される第４容量素子である。

読み出し回路９の容量素子ＣＰ２、容量素子ＣＮ２のそれぞれは、出力アンプＭＡに、出力線７、出力線８を介して、容量素子ＣＰ２、容量素子ＣＮ２の各々が保持した信号を出力する。

図２は、図１に示した撮像装置の動作を示したタイミング図である。

図２に示した信号φＳＥＬ１、φＲＥＳ１、φＴＸ１、φＴＸ２のそれぞれは、図１に示した同じ符号の信号と対応している。信号φＳＥＬ２、φＲＥＳ２は、信号φＳＥＬ１が入力される画素セル３に隣接する行に位置する画素セル３を制御する信号である。

信号φＳＥＬ１、φＲＥＳ１、φＳＥＬ２、φＲＥＳ２、φＴＸ１、φＴＸ２のそれぞれは、不図示の垂直走査回路が出力する信号である。また、図２では、図１の読み出し回路９が有する各スイッチを制御する信号を、図１で付したスイッチの符号の先頭にφを付して表している。信号φＳＧは、図１では不図示のタイミングジェネレータが、スイッチＳＧを制御する信号である。信号φＳＧがＨｉｇｈレベル（以下、Ｈレベル）の場合には導通状態、Ｌｏｗレベル（以下、Ｌレベル）の場合には、非導通状態である。他の信号φＳＮ１、信号φＳＰ１、信号φＳＢＰ、信号φＳＳＰ、信号φＳＮ２、信号φＳＰ２、信号φＳＮ３１、信号φＳＰ３１、信号φＳＮ３２、信号φＳＰ３２も、Ｈレベルの場合には、スイッチが導通状態であり、Ｌレベルの場合には非導通状態である。尚、信号φＳＮ２と信号φＳＰ２は互いに同相の信号である。また、信号φＳＮ３１と信号φＳＰ３１は互いに同相の信号である。また、信号φＳＮ３２と信号φＳＰ３２は互いに同相の信号である。

時刻ｔ１に、垂直走査回路はφＲＥＳ１をＬレベルとする。これにより、トランジスタＭ２１がオフとなり、ノードＮＦのリセットが解除される。この、ノードＮＦのリセットが解除されることによって、トランジスタＭ３１がトランジスタＭ４１を介して垂直信号線６に出力する信号をノイズ信号と表記する。また、タイミングジェネレータは、信号φＳＮ１と信号φＳＰ１とをそれぞれＬレベルとする。これにより、増幅アンプＧＡと容量素子ＣＮ１との間の電気的経路と、増幅アンプＧＡと容量素子ＣＰ１との間の電気的経路がそれぞれ非導通状態となる。尚、時刻ｔ１において、垂直走査回路は、信号φＳＥＬ１、信号φＲＥＳ２をＨレベルとしている。また、時刻ｔ１において、垂直走査回路は、信号φＳＥＬ２、信号φＴＸ１、信号φＴＸ２をそれぞれＬレベルとしている。また、時刻ｔ１において、タイミングジェネレータは、信号φＳＧ、信号φＳＳＮ、信号φＳＳＰをそれぞれＨレベルとしている。また、時刻ｔ１において、タイミングジェネレータは、信号φＳＢＮ、信号φＳＢＰ、信号φＳＮ２、信号φＳＰ２、信号φＳＮ３１、信号φＳＰ３１、信号φＳＮ３２、信号φＳＰ３２をそれぞれＬレベルとしている。

時刻ｔ２に、タイミングジェネレータが信号φＳＧをＬレベルとする。これにより、スイッチＳＧが非導通状態となる。増幅アンプＧＡは、入力される信号に対して、容量素子Ｃｆの容量値をＣｆ、容量素子Ｃｉの容量値をＣｉとすると、Ｃｉ／Ｃｆの増幅率を掛けた信号を出力する。すなわち、増幅アンプＧＡは画素セル３から垂直信号線６に出力されているノイズ信号を増幅した信号（以下、増幅ノイズ信号と表記する。）を出力する。

時刻ｔ３に、タイミングジェネレータは、信号φＳＮ１をＨレベルとする。これにより、スイッチＳＮ１が導通状態となる。同時刻において、増幅アンプＧＡは、増幅ノイズ信号を出力している。スイッチＳＮ１が導通状態となる事によって、増幅アンプＧＡが容量素子ＣＮ１に増幅ノイズ信号を出力する期間が開始する。

時刻ｔ４に、タイミングジェネレータは、信号φＳＮ１をＬレベルとする。これにより、スイッチＳＮ１が非導通状態となる。よって、容量素子ＣＮ１は、この時刻の増幅ノイズ信号を保持する。

時刻ｔ５に、垂直走査回路は、信号φＴＸをＨレベルとする。これにより、トランジスタＭ１は、フォトダイオードＤ１が蓄積した電荷のノードＮＦへの転送を開始する。また、タイミングジェネレータは、信号φＳＰ１をＨレベルとする。これにより、増幅アンプＧＡが容量素子ＣＰ１に信号を出力する期間が開始する。

時刻ｔ６に、垂直走査回路は、信号φＴＸをＬレベルとする。これにより、トランジスタＭ１は、フォトダイオードＤ１が蓄積した電荷のノードＮＦへの転送を終了する。この時に、トランジスタＭ３１がトランジスタＭ４１を介して垂直信号線６に出力する信号を、Ａ信号と表記する。Ａ信号は、第１光電変換部が蓄積した電荷に基づく第１光信号である。また、増幅アンプＧＡが、Ａ信号を増幅して出力する信号を、増幅Ａ信号と表記する。増幅Ａ信号は、第１光信号を増幅アンプＧＡが増幅して出力する第１増幅信号である。

時刻ｔ７に、タイミングジェネレータは信号φＳＰ１をＬレベルとする。これにより、容量素子ＣＰ１は、この時刻の増幅Ａ信号を保持する。

時刻ｔ８に、タイミングジェネレータは、信号φＳＢＮをＨレベルとし、信号φＳＳＮをＬレベルとする。これにより、スイッチＳＢＮが導通状態となり、スイッチＳＳＮが非導通状態となる。よって、バッファ回路ＡＮは、容量素子ＣＮ１が保持した増幅ノイズ信号をスイッチＳＮ２に出力する。また、同時刻に、タイミングジェネレータは、信号φＳＢＰをＨレベルとし、信号φＳＳＰをＬレベルとする。これにより、スイッチＳＢＰが導通状態となり、スイッチＳＳＰが非導通状態となる。よって、バッファ回路ＡＰは、容量素子ＣＰ１が保持した増幅Ａ信号をスイッチＳＰ２に出力する。バッファ回路ＡＰが出力する信号は、第１増幅信号である増幅Ａ信号をバッファした第１バッファ信号である。

時刻ｔ９に、タイミングジェネレータは、信号φＳＮ２と信号φＳＰ２をＨレベルとする。これにより、バッファ回路ＡＮが容量素子ＣＮ２に増幅ノイズ信号を出力する期間が開始する。また、バッファ回路ＡＰが容量素子ＣＰ２に増幅Ａ信号を出力する期間が開始する。

時刻ｔ１０に、信号φＳＮ２と信号φＳＰ２をＬレベルとする。これにより、容量素子ＣＮ２は、増幅ノイズ信号を保持し、容量素子ＣＰ２は第１バッファ信号である増幅Ａ信号を保持する。

その後、不図示の水平走査回路は、信号φＳＮ３１と信号φＳＰ３１とをＨレベルとする。これにより、図１の１列目の画素セル３に関わる読み出し回路９に含まれる容量素子ＣＮ２から画素セル３のノイズ信号に基づく増幅ノイズ信号が出力アンプＭＡに出力される。また、１列目の画素セル３に関わる読み出し回路９に含まれる容量素子ＣＰ２から、フォトダイオードＤ１の蓄積した電荷に基づく増幅Ａ信号が出力アンプＭＡに出力される。出力アンプＭＡは、増幅Ａ信号と増幅ノイズ信号との差の信号を、端子ＯＵＴＮと端子ＯＵＴＳとに出力する。その後、水平走査回路は、信号φＳＮ３２と信号φＳＰ３２とをＨレベルとする。このようにして、各列の読み出し回路９は、増幅Ａ信号と増幅ノイズ信号とを出力アンプＭＡに出力する。この各列の読み出し回路９が、増幅Ａ信号と増幅ノイズ信号とを出力アンプＭＡに出力する期間を、Ａ水平走査期間と表記する。Ａ水平走査期間は、図２では時刻ｔ１１から時刻ｔ１５までとしている。

一方、垂直走査回路は、時刻ｔ１０に、信号φＴＸ２をＨレベルとする。１行目の画素セル３のトランジスタＭ２は、フォトダイオードＤ２が蓄積した電荷のノードＮＦへの転送を開始する。ノードＮＦは、先の動作によって、フォトダイオードＤ１が蓄積した電荷を保持している。時刻ｔ１１に垂直走査回路が信号φＴＸ２をＬレベルとすることによって、１行目の画素セル３のノードＮＦは、フォトダイオードＤ１が蓄積した電荷と、フォトダイオードＤ２が蓄積した電荷とを足した電荷を保持する。この時に、トランジスタＭ３１がトランジスタＭ４１を介して垂直信号線６に出力する信号をＡ＋Ｂ信号と表記する。尚、Ａ＋Ｂ信号とＡ信号との差の信号はＢ信号である。Ｂ信号とは、フォトダイオードＤ２が蓄積した電荷のみに基づいて、トランジスタＭ３１がトランジスタＭ４１を介して垂直信号線６に出力した場合に得られると想定される信号である。また、増幅アンプＧＡが、Ａ＋Ｂ信号を増幅して出力する信号を増幅Ａ＋Ｂ信号と表記する。増幅Ａ＋Ｂ信号は、Ａ＋Ｂ信号を増幅した第２増幅信号である。

また、時刻ｔ１１に、タイミングジェネレータは、信号φＳＢＰをＬレベルとし、信号ＳＳＰをＨレベルとする。これにより、容量素子ＣＰ１が増幅アンプＧＡの出力する信号を再び保持する準備が整う。

時刻ｔ１２に、タイミングジェネレータは、信号φＳＰ１をＨレベルとし、その後、時刻ｔ１３に、タイミングジェネレータは、信号φＳＰ１をＬレベルとする。この動作により、容量素子ＣＰ１は、増幅Ａ＋Ｂ信号を保持する。

時刻ｔ１４に、タイミングジェネレータは、信号φＳＢＰをＨレベルとし、信号φＳＳＰをＬレベルとする。これにより、バッファ回路ＡＰは、増幅Ａ＋Ｂ信号を、スイッチＳＰ２に出力する。バッファ回路ＡＰが出力する信号は、第２増幅信号である増幅Ａ＋Ｂ信号をバッファした第２バッファ信号である。尚、バッファ回路ＡＮが出力する信号が、増幅ノイズ信号をバッファした第３バッファ信号である。

Ａ水平走査期間後の時刻ｔ１６に、タイミングジェネレータは、信号φＳＮ２と信号φＳＰ２とをＨレベルとする。これにより、容量素子ＣＮ２は、容量素子ＣＮ１が保持していた増幅ノイズ信号を保持する。また、容量素子ＣＰ２は、増幅Ａ＋Ｂ信号を保持する。

その後、水平走査回路は信号φＳＮ３１と信号φＳＰ３１とをＨレベルとする。これにより、容量素子ＣＮ１から増幅ノイズ信号が出力アンプＭＡに出力される。また、容量素子ＣＰ１から、増幅Ａ＋Ｂ信号が出力アンプＭＡに出力される。出力アンプＭＡは、増幅Ａ＋Ｂ信号と増幅ノイズ信号との差の信号を端子ＯＵＴＳと端子ＯＵＴＮとに出力する。この各列の読み出し回路９が、増幅Ａ＋Ｂ信号と増幅ノイズ信号とを出力アンプＭＡに出力する期間を、Ａ＋Ｂ水平走査期間と表記する。Ａ＋Ｂ水平走査期間は、図２では時刻ｔ１８から時刻ｔ１９までとしている。

時刻ｔ１８以降、垂直走査回路とタイミングジェネレータは、時刻ｔ０から時刻ｔ１８までの期間と同様に、２行目の画素セル３に基づく、増幅ノイズ信号、増幅Ａ信号、増幅Ａ＋Ｂ信号を得る動作を行う。

本実施例では、信号φＳＰ２をＨレベルとしている期間は、増幅Ａ＋Ｂ信号の場合は時刻ｔ１６から時刻ｔ１７の期間である。一方、信号φＳＰ２をＨレベルとしている期間は、増幅Ａ信号の場合は、時刻ｔ１６から時刻ｔ１７までの期間よりも短い、時刻ｔ９から時刻ｔ１０までの期間である。これは、増幅Ａ号は、増幅Ａ＋Ｂ信号に対して、取り得る振幅範囲が小さいことによるものである。バッファ回路ＡＰが容量素子ＣＰ２に出力する増幅Ａ信号と増幅Ａ＋Ｂ信号とのそれぞれの信号の出力を開始してから収束するまでのセトリング期間は、増幅Ａ信号の方が増幅Ａ＋Ｂ信号よりも短い。よって、容量素子ＣＰ２に増幅Ａ信号を保持させるためにスイッチＳＰ２を導通状態としている期間を、容量素子ＣＰ２に増幅Ａ＋Ｂ信号を保持させるためにスイッチＳＰ２を導通状態としている期間よりも短くしても、スイッチＳＰ２を非導通状態に切り替えるまでにバッファ回路ＡＰの出力は静定するので、容量素子ＣＰ２に保持される増幅Ａ信号の信号精度の低下が生じにくい。さらに、容量素子ＣＰ２に増幅Ａ信号を保持させるためにスイッチＳＰ２を導通状態としている期間を、容量素子ＣＰ２に増幅Ａ＋Ｂ信号を保持させるためにスイッチＳＰ２を導通状態としている期間よりも短くする分、Ａ水平走査期間を早く開始することができる。これにより、撮像装置が出力する信号精度の低下を抑制しながら、撮像装置の高速化を実現することができる。

本実施例の撮像装置は、容量素子ＣＰ２に増幅Ａ信号を保持させるためにスイッチＳＰ２を導通状態としている期間の長さを、容量素子ＣＰ２に増幅Ａ＋Ｂ信号を保持させるためにスイッチＳＰ２を導通状態としている期間の長さの１／２以下とすることが好ましい。これは、増幅Ａ信号の取り得る信号振幅が、増幅Ａ＋Ｂ信号の信号振幅のおよそ１／２であるためである。また、本実施例では、画素セル３が２つのフォトダイオードを有している例を説明した。他の例として、画素セル３がさらに多くのフォトダイオードを有していても良い。画素セル３が有するフォトダイオードの数をＬ個とする。Ｌ個のフォトダイオードのうち、上述したＡ信号に相当する信号として、画素セル３はＬ個のフォトダイオードのうちの、Ｌ個よりも少ないＭ個のフォトダイオードの各々が蓄積した電荷同士を足した電荷に基づく信号（以下、Ｍ信号とする）を出力する。また、画素セル３は、上述したＡ＋Ｂ信号に相当する信号として、Ｌ個のフォトダイオードの各々が蓄積した電荷同士を足した電荷に基づく信号（以下、Ｌ信号とする）を出力する。このような場合には、本実施例の撮像装置は、Ｍ信号に基づく信号を容量素子ＣＰ２に保持させるためにスイッチＳＰ２を導通状態としている期間の長さを、Ｌ信号に基づく信号を容量素子ＣＰ２に保持させるためにスイッチＳＰ２を導通状態としている期間の長さのＭ／Ｌ以下とすることが好ましい。

さらに本実施例の撮像装置は、容量素子ＣＰ１に増幅Ａ信号を保持させるためにスイッチＳＰ１を導通状態としている期間を、容量素子ＣＰ１に増幅Ａ＋Ｂ信号を保持させるためにスイッチＳＰ１を導通状態としている期間よりも短くしても良い。これにより本実施例の撮像装置は、撮像装置の高速化をさらに進展させることができる。

また、本実施例の撮像装置は、フォトダイオードＤ１とフォトダイオードＤ２に共通のマイクロレンズを設けることができる。この場合には、本実施例の撮像装置は、位相差検出による焦点検出用の焦点検出信号と、画像生成用の画像信号とを出力することができる。すなわち、本実施例の場合には、焦点検出用の信号は、増幅Ａ信号であり、画像信号は増幅Ａ＋Ｂ信号である。撮像装置の外部に設けられた出力信号処理部は、撮像装置から入力される増幅Ａ信号と増幅Ａ＋Ｂ信号との差の信号である、増幅Ｂ信号に相当する信号を生成する。そして出力信号処理部は、この増幅Ｂ信号に相当する信号と、増幅Ａ信号とを用いて位相差を検出する。出力信号処理部は、検出した位相差に基づいて、合焦か否かを検出することができる。また、出力信号処理部は増幅Ａ＋Ｂ信号を用いて画像を生成する。

焦点検出信号は、焦点検出を行えるだけの信号精度を有していれば良いため、画像信号に比して信号精度の低下を許容しやすい。従って、本実施例のように、容量素子ＣＰ２に増幅Ａ信号を保持させるための、スイッチＳＰ２を導通状態としている期間を短くすることで増幅Ａ信号の信号精度の低下が仮に生じたとしても、焦点検出の精度には影響しにくい。従って、焦点検出の精度の低下を抑制しながら、撮像装置を高速化することができる。

尚、本実施例の撮像装置は、画素セル３が出力する信号を増幅する増幅アンプＧＡを有していた。本実施例の撮像装置は、必ずしも増幅アンプＧＡを有していなくともよく、読み出し回路３が、画素セル３が出力する信号をバッファするバッファ回路ＡＰと、スイッチＳＰ２と、容量素子ＣＰ２とを有していれば良い。

（実施例２）
本実施例の撮像装置について、図面を参照しながら、実施例１と異なる点を中心に説明する。

図３は、本実施例の撮像装置の構成を示した図である。図３では、図１に示した素子と同じ機能を有する素子については、図１で付した符号と同じ符号を付して表している。１つの画素セル３は、フォトダイオードＤａ１、フォトダイオードＤｂ１、フォトダイオードＤａ２、フォトダイオードＤｂ２の４つのフォトダイオードを有する。フォトダイオードＤａ１は、トランジスタＭａ１を介してノードＮＦに電気的に接続されている。同様に、フォトダイオードＤｂ１、フォトダイオードＤａ２、フォトダイオードＤｂ２はそれぞれ、トランジスタＭｂ１、トランジスタＭａ２、トランジスタＭｂ２を介してノードＮＦに電気的に接続されている。

また、本実施例の撮像装置は、各列の容量素子ＣＮ２が出力線７に出力した増幅ノイズ信号は、第１出力アンプＢＲに入力される。第１出力アンプＢＲは、入力された増幅ノイズ信号を端子ＯＵＴＮに出力する。また、各列の容量素子ＣＰ２が出力線８に出力した信号は、第２出力アンプＢＶに入力される。第２出力アンプＢＶは、入力された信号を端子ＯＵＴＳに出力する。

図４は、図３に示した撮像装置の動作を示したタイミング図である。図４では、図２と同じ素子を駆動する信号については、図２で付した符号と同じ符号を付して表している。

図４に示した信号φＴＸａ１、信号φＴＸｂ１、信号φＴＸａ２、信号φＴＸｂ２は、それぞれ図３で付したそれぞれの信号に対応している。

時刻ｔ５に、垂直走査回路は、信号φＴＸａ１をＨレベルとする。これにより、トランジスタＭａ１は、フォトダイオードＤａ１が蓄積した電荷のノードＮＦへの転送を開始しる。また、同時刻に、タイミングジェネレータは、信号φＳＰ１をＨレベルとする。これにより、容量素子ＣＰ１は、増幅アンプＧＡが出力する信号の保持を開始する。

時刻ｔ６に、垂直走査回路は、信号φＴＸａ１をＬレベルとする。これにより、トランジスタＭａ１は、フォトダイオードＤａ１が蓄積した電荷のノードＮＦへの転送を終了する。この時に、トランジスタＭ３１が垂直信号線６に出力する信号は、Ａ信号である。増幅アンプＧＡは、Ａ信号を増幅した増幅Ａ信号を容量素子ＣＰ１に出力する。

時刻ｔ７にタイミングジェネレータは、信号φＳＰ１をＬレベルとする。これにより、容量素子ＣＰ１が、増幅Ａ信号を保持する。

時刻ｔ９にタイミングジェネレータは信号φＳＮ２と信号φＳＰ２とをＨレベルとする。これにより、バッファ回路ＡＮが容量素子ＣＮ２に増幅ノイズ信号を出力する期間が開始する。また、バッファ回路ＡＰが容量素子ＣＰ２に増幅Ａ信号を出力する期間が開始する。

時刻ｔ１０にタイミングジェネレータは、信号φＳＮ２と信号φＳＰ２とをＬレベルとする。これにより、容量素子ＣＮ２は増幅ノイズ信号を保持する。また、容量素子ＣＰ２は増幅Ａ信号を保持する。

時刻ｔ１０に、垂直走査回路は、信号φＴＸａ１と信号φＴＸｂ１とをＨレベルとする。これにより、トランジスタＭｂ１はフォトダイオードＤｂ１が蓄積した電荷のノードＮＦへの転送を開始する。また、トランジスタＭａ１は、フォトダイオードＤａ１が時刻ｔ６以降に蓄積した電荷のノードＮＦへの転送を開始する。

時刻ｔ１１に、垂直走査回路は、信号φＴＸａ１と信号φＴＸｂ１とをＬレベルとする。これにより、ノードＮＦは、フォトダイオードＤａ１が蓄積した電荷と、フォトダイオードＤｂ１が蓄積した電荷とを足した電荷を保持する。この時、トランジスタＭ３１がトランジスタＭ４１を介して垂直信号線６に出力する信号がＡ＋Ｂ信号である。増幅アンプＧＡは、Ａ＋Ｂ信号を増幅した増幅Ａ＋Ｂ信号をスイッチＳＰ１に出力する。

時刻ｔ１２に、タイミングジェネレータは、信号φＳＰ１をＨレベルとする。これにより、増幅アンプＧＮが容量素子ＣＰ１に増幅Ａ＋Ｂ信号を出力する期間が開始する。

時刻ｔ１３に、タイミングジェネレータは、信号φＳＰ１をＬレベルとする。これにより、容量素子ＳＰ１は増幅Ａ＋Ｂ信号を保持する。

時刻ｔ１５にタイミングジェネレータは信号φＳＮ２と信号φＳＰ２とをＨレベルとする。これにより、バッファ回路ＡＮが容量素子ＣＮ２に増幅ノイズ信号を出力する期間が開始する。また、バッファ回路ＡＰが容量素子ＣＰ２に増幅Ａ＋Ｂ信号を出力する期間が開始する。

時刻ｔ１６に、タイミングジェネレータは信号φＳＮ２と信号φＳＰ２とをＬレベルとする。これにより、容量素子ＣＮ２は増幅ノイズ信号を保持する。また、容量素子ＣＰ２は増幅Ａ＋Ｂ信号を保持する。

時刻ｔ１８以降、垂直走査回路とタイミングジェネレータは、フォトダイオードＤａ２が蓄積した電荷に基づく増幅Ａ信号を撮像装置の外部に出力する動作を行う。また、垂直走査回路とタイミングジェネレータは、フォトダイオードＤａ２が蓄積した電荷とフォトダイオードＤｂ２が蓄積した電荷とを足した電荷に基づく増幅Ａ＋Ｂ信号を撮像装置の外部に出力する動作を行う。また、垂直走査回路とタイミングジェネレータは、画素セル３のノイズ信号に基づく増幅ノイズ信号を撮像装置の外部に出力する動作を行う。

本実施例の撮像装置においても、実施例１と同様に、容量素子ＣＰ２に増幅Ａ信号を保持させるためにスイッチＳＰ２を導通状態としている期間を、容量素子ＣＰ２に増幅Ａ＋Ｂ信号を保持させるためにスイッチＳＰ２を導通状態としている期間よりも短くしている。これにより、撮像装置が出力する信号精度の低下を抑制しながら、撮像装置の高速化を実現することができる。

また、本実施例の撮像装置は、フォトダイオードＤａ１とフォトダイオードＤｂ１とで共通のマイクロレンズを設けることができる。また、本実施例の撮像装置は、フォトダイオードＤａ２とフォトダイオードＤｂ２とで共通のマイクロレンズを設けることができる。これにより、フォトダイオードＤａ１が蓄積した電荷に基づく増幅Ａ信号と、フォトダイオードＤａ１とフォトダイオードＤｂ１とが蓄積した電荷の和に基づく増幅Ａ＋Ｂ信号とを用いて、位相差検出による焦点検出と画像の生成を行うことができる。

また、本実施例の撮像装置は、フォトダイオードＤａ１と、フォトダイオードＤｂ１と、フォトダイオードＤａ２と、フォトダイオードＤｂ２とで共通のマイクロレンズを設けることができる。この場合には、撮像装置は、フォトダイオードＤａ１とフォトダイオードＤｂ１のそれぞれが蓄積した電荷同士を足した電荷に基づく第１の増幅Ａ＋Ｂ信号を撮像装置の外部の出力信号処理部に出力する。そして撮像装置は、フォトダイオードＤａ２とフォトダイオードＤｂ２のそれぞれが蓄積した電荷同士を足した電荷に基づく第２の増幅Ａ＋Ｂ信号を出力信号処理部に出力する。出力信号処理部は、第１の増幅Ａ＋Ｂ信号と第２の増幅Ａ＋Ｂ信号とを足した信号に基づいて画像を生成する。一方で、位相差検出による焦点検出は、例えば以下の（１）から（６）までの組み合わせで行うことができる。尚、以下に示す増幅Ｂ信号は、出力信号処理部が増幅Ａ＋Ｂ信号から増幅Ａ信号を差し引いて得られる信号である。

（１）フォトダイオードＤａ１の電荷に基づく増幅Ａ信号と、フォトダイオードＤｂ１の電荷に基づく増幅Ｂ信号
（２）フォトダイオードＤａ１の電荷に基づく増幅Ａ信号と、フォトダイオードＤｂ２の電荷に基づく増幅Ｂ信号
（３）フォトダイオードＤａ１の電荷に基づく増幅Ａ信号と、フォトダイオードＤａ２の電荷に基づく増幅Ａ信号
（４）フォトダイオードＤａ２の電荷に基づく増幅Ａ信号と、フォトダイオードＤｂ１の電荷に基づく増幅Ｂ信号
（５）フォトダイオードＤａ１の電荷に基づく増幅Ａ信号とフォトダイオードＤａ２の電荷に基づく増幅Ａ信号とを足した信号と、フォトダイオードＤｂ１の電荷に基づく増幅Ｂ信号とフォトダイオードＤｂ２の電荷に基づく増幅Ｂ信号とを足した信号
（６）フォトダイオードＤａ１の電荷に基づく増幅Ａ信号とフォトダイオードＤｂ１の電荷に基づく増幅Ｂ信号とを足した信号と、フォトダイオードＤａ２の電荷に基づく増幅Ａ信号とフォトダイオードＤｂ２の電荷に基づく増幅Ｂ信号とを足した信号
（７）フォトダイオードＤｂ１の電荷に基づく増幅Ｂ信号と、フォトダイオードＤｂ２の電荷に基づく増幅Ｂ信号
（８）フォトダイオードＤａ２の電荷に基づく増幅Ａ信号と、フォトダイオードＤｂ２の電荷に基づく増幅Ｂ信号
（９）第１の増幅Ａ＋Ｂ信号と第２の増幅Ａ＋Ｂ信号

さらに本実施例の撮像装置は、容量素子ＣＰ１に増幅Ａ信号を保持させるためにスイッチＳＰ１を導通状態としている期間を、容量素子ＣＰ１に増幅Ａ＋Ｂ信号を保持させるためにスイッチＳＰ１を導通状態としている期間よりも短くしても良い。これにより本実施例の撮像装置は、撮像装置が出力する信号精度の低下を抑制しつつ、撮像装置の高速化をさらに進展させることができる。

また、撮影シーンによっては、画素アレイ１の一部の列の画素の焦点検出信号を用いて焦点検出することがある。この場合には、画素アレイ１の一部の列の読み出し回路９が増幅Ａ信号を出力する。さらに、この一部の列の読み出し回路９を含む読み出し回路９が増幅Ａ＋Ｂ信号を出力する。この場合には、Ａ水平走査期間を、Ａ＋Ｂ水平走査期間よりも短くすることができる。これにより本実施例の撮像装置は、さらに撮像装置を高速化させることができる。

（実施例３）
本実施例の撮像装置について、実施例２と異なる点を中心に説明する。本実施例の撮像装置の構成は、実施例２の図３で示したものと同一である。本実施例の撮像装置は、容量素子ＣＰ１に増幅Ａ＋Ｂ信号を保持させるためにスイッチＳＰ１を導通状態としている期間を、増幅Ａ信号を保持させるためにスイッチＳＰ１を導通状態としている期間と同じ、あるいは短くする点が、実施例２と異なる。

図５は、本実施例の撮像装置の動作を示したタイミング図である。

タイミングジェネレータは、時刻ｔ５から時刻ｔ７までの期間、信号φＳＰ１をＨレベルとしている。タイミングジェネレータが時刻ｔ７に、信号φＳＰ１をＬレベルとすることにより、容量素子ＳＰ１は増幅Ａ信号を保持する。

その後、タイミングジェネレータは、信号φＳＢＰを時刻ｔ８から時刻ｔ１１までの期間にＨレベルとし、時刻ｔ１１から時刻ｔ１４までの期間に、信号φＳＢＰをＬレベルとする。また、タイミングジェネレータは、信号φＳＳＰを時刻ｔ８から時刻ｔ１１までの期間にＬレベルとし、時刻ｔ１１から時刻ｔ１４までの期間にＨレベルとする。

また、タイミングジェネレータは、信号φＳＢＰをＬレベルとし、かつ信号φＳＳＰをＨレベルとしている期間内の、時刻ｔ１２から時刻ｔ１３までの期間に、信号φＳＰ１をＨレベルとする。時刻ｔ１２から時刻ｔ１３までの期間は、時刻ｔ５から時刻ｔ７までの期間よりも短い。

増幅Ａ＋Ｂ信号の振幅範囲は増幅Ａ信号の振幅範囲よりも大きい。しかし、容量素子ＳＰ１は、既に時刻ｔ７に増幅Ａ信号を保持している。本実施例の撮像装置は、容量素子ＳＰ１が保持した増幅Ａ信号をリセットせずに、増幅Ａ＋Ｂ信号を保持させている。よって、増幅Ａ＋Ｂ信号を保持させるためにスイッチＳＰ１を導通状態としている期間は、容量素子ＳＰ１は、増幅Ａ＋Ｂ信号と増幅Ａ信号との差の信号を保持するのに十分な期間とすれば良い。よって、時刻ｔ１２から時刻ｔ１３までの期間の長さを、時刻ｔ５から時刻ｔ７までの期間の長さ以下とすることができる。

これにより、本実施例の撮像装置は、増幅Ａ＋Ｂ信号を容量素子ＣＰ１に保持させる期間を、実施例２の撮像装置に対して短くすることができる。これにより、さらに撮像装置を高速化することができる。

（実施例４）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。本実施例の撮像装置は、実施例１とは読み出し回路９の構成と動作が異なる。

図６は、本実施例の撮像装置の構成を示した図である。図６では、図１に示した素子と同じ機能を有する素子については、図１で付した符号と同じ符号を付して表している。また、本実施例の撮像装置は、画素アレイ１を挟むように周辺回路部５が設けられている。

本実施例の読み出し回路９は、バッファ回路ＡＰ，バッファ回路ＡＮに加えて、さらにバッファ回路ＡＰａを有する。さらに、本実施例の読み出し回路９は、容量素子ＣＰ１の代わりに、容量素子ＣＰｇ１を有する。また、本実施例の読み出し回路９は、容量素子ＣＮ１の代わりに、容量素子ＣＮｇ１を有する。また、本実施例の読み出し回路９は、さらに、容量素子ＣＰａｇ１とスイッチＳＰａ２とを有する。

図７は、図６に示した撮像装置の動作を示したタイミング図である。図７に示した信号φＳＰａ１は、スイッチＳＰａ１を制御する信号であり、信号φＳＰａ２は、スイッチＳＰａ２を制御する信号である。

時刻ｔ５に、タイミングジェネレータは信号φＳＰａ１をＨレベルとする。これにより、増幅アンプＧＡが容量素子ＣＰａｇ１に増幅Ａ信号を出力する期間が開始する。その後、時刻ｔ６に、タイミングジェネレータは信号φＳＰａ１をＬレベルとする。これにより、容量素子ＣＰａｇ１は、増幅Ａ信号を保持する。

時刻ｔ９に、タイミングジェネレータは、信号φＳＮ２と信号φＳＰａ２とをＨレベルとする。これにより、バッファ回路ＡＮが容量素子ＣＮ２に増幅ノイズ信号を出力する期間が開始する。また、バッファ回路ＡＰが容量素子ＣＰ２に増幅Ａ信号を出力する期間が開始する。

時刻ｔ１０に、タイミングジェネレータは、信号φＳＮ２と信号φＳＰａ２とをＬレベルとする。これにより、容量素子ＣＮ２が増幅ノイズ信号を保持する。また、容量素子ＣＰ２が増幅Ａ信号を保持する。

時刻ｔ１２に、タイミングジェネレータは信号φＳＰ１をＨレベルとする。これにより、増幅アンプＧＡが容量素子Ｃｐｇ１に増幅Ａ＋Ｂ信号を出力する期間が開始する。

時刻ｔ１３に、タイミングジェネレータは、信号φＳＰ１をＬレベルとする。これにより、容量素子ＣＰｇ１が、増幅Ａ＋Ｂ信号を保持する。

時刻ｔ１５に、タイミングジェネレータは信号φＳＮ２と信号φＳＰ２とをＨレベルとする。これにより、バッファ回路ＡＮが容量素子ＣＮ２に増幅ノイズ信号を出力する期間が開始する。また、バッファ回路ＡＰが容量素子ＣＰ２に増幅Ａ＋Ｂ信号を出力する期間が開始する。

時刻ｔ１６に、タイミングジェネレータは信号φＳＮ２と信号φＳＰ２とをＬレベルとする。これにより、容量素子ＣＮ２が増幅ノイズ信号を保持する。また、容量素子ＣＰ２が増幅Ａ＋Ｂ信号を保持する。

容量素子ＣＰ２に増幅Ａ信号を保持させるためにスイッチＳＰ２を導通状態としている期間は時刻ｔ９から時刻ｔ１０までの期間である。また、容量素子ＣＰ２に増幅Ａ＋Ｂ信号を保持させるためにスイッチＳＰ２を導通状態としている期間は時刻ｔ１５から時刻ｔ１６までの期間である。本実施例の撮像装置は、容量素子ＣＰ２に増幅Ａ信号を保持させるためにスイッチＳＰ２を導通状態としている期間を、容量素子ＣＰ２に増幅Ａ＋Ｂ信号を保持させるためにスイッチＳＰ２を導通状態としている期間よりも短くしている。これにより本実施例の撮像装置も、実施例１と同様の効果を得ることができる。

（実施例５）
実施例１〜４で述べた撮像装置を撮像システムに適用した場合の実施例について述べる。撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図８に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。

図８に例示した撮像システムは、レンズの保護のためのバリア１５１、被写体の光学像を撮像装置１５４に結像させるレンズ１５２、レンズ１５２を通過する光量を可変にするための絞り１５３を有する。レンズ１５２、絞り１５３は撮像装置１５４に光を集光する光学系である。また、図８に例示した撮像システムは撮像装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。

出力信号処理部１５５は、撮像装置１５４が出力する信号をデジタル信号に変換するＡＤ変換を行う。実施例１、実施例３、実施例４の撮像装置１５４は、増幅Ａ信号と増幅ノイズ信号との差の信号（以下、増幅Ａ−Ｎ信号と表記する。）と、増幅Ａ＋Ｂ信号と増幅ノイズ信号との差の信号（以下、増幅Ａ＋Ｂ−Ｎ信号と表記する。）とを出力する。この場合には、増幅Ａ−Ｎ信号と、増幅Ａ＋Ｂ−Ｎ信号のそれぞれをデジタル信号に変換する。以下では、デジタル化された増幅Ａ−Ｎ信号を、デジタルＡ信号と表記し、デジタル化された増幅Ａ＋Ｂ−Ｎ信号をデジタルＡ＋Ｂ信号と表記する。

また、実施例２の撮像装置１５４は、増幅Ａ信号と、増幅Ａ＋Ｂ信号と、増幅ノイズ信号とをそれぞれ出力する。出力信号処理部１５５は、増幅Ａ信号と、増幅Ａ＋Ｂ信号と、増幅ノイズ信号をそれぞれデジタル信号に変換する。そして出力信号処理部１５５は、デジタル化された増幅Ａ信号と、デジタル化された増幅ノイズ信号との差の信号を得る。この差の信号は、先に述べたデジタルＡ信号に相当する。また、出力信号処理部１５５は、デジタル化された増幅Ａ＋Ｂ信号と、デジタル化された増幅ノイズ信号との差の信号とを生成する。この差の信号は、先に述べたデジタルＡ＋Ｂ信号に相当する。デジタルＡ信号は、増幅Ａ信号に含まれるノイズ成分を低減した信号である。また、デジタルＡ＋Ｂ信号は、増幅Ａ＋Ｂ信号に含まれるノイズ成分を低減した信号である。

また、出力信号処理部１５５はその他、必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。

図８に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５６、外部コンピュータ等と通信する為の外部インターフェース部１５７を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５９、記録媒体１５９に記録または読み出しを行うための記録媒体制御インターフェース部１５８を有する。さらに固体撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５４と出力信号処理部１５５に各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。

出力信号処理部１５５は、デジタルＡ＋Ｂ信号からデジタルＡ信号を差し引いた信号を生成する。この生成する信号は、増幅Ａ＋Ｂ信号から増幅Ａ信号を差し引いた信号をデジタル信号に変換した信号に相当する。この生成する信号を、以下デジタルＢ信号と表記する。このデジタルＡ＋Ｂ信号からデジタルＡ信号を差し引く処理は、共通のマイクロレンズが設けられたフォトダイオードに基づく信号同士で行う。そして、出力信号処理部１５５は、デジタルＡ信号とデジタルＢ信号とを用いて、位相差検出方式の焦点検出が行う。また、出力信号処理部１５５はデジタルＡ＋Ｂ信号を用いて画像の形成を行う。

以上のように、本実施例の撮像システムは、撮像装置１５４を適用して焦点検出動作、撮像動作を行うことが可能である。

本実施例の出力信号処理部１５５は、Ｂ信号に基づくデジタル信号を、デジタルＡ＋Ｂ信号からデジタルＡ信号を差し引く、デジタル減算処理によって生成した。他の例として、出力信号処理部１５５が、増幅Ａ＋Ｂ信号から増幅Ａ信号を差し引いて増幅Ｂ信号を生成する。そして、出力信号処理部１５５が増幅Ｂ信号をデジタル信号に変換することでデジタルＢ信号を得るようにしても良い。

なお、上記実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。

１ 画素アレイ、３ 画素セル、６ 垂直信号線、９ 読み出し回路、ＡＰ バッファ回路（バッファ部）、ＡＮ バッファ回路（第２バッファ部）、ＳＰ２ スイッチ（スイッチ部）、ＳＰ１ スイッチ（第２スイッチ部）、ＳＮ１ スイッチ（第３スイッチ部）、ＳＮ２ スイッチ（第４スイッチ部）、ＣＰ２ 容量素子、ＣＰ１ 容量素子（第２容量素子）、ＣＮ１ 容量素子（第３容量素子）、ＣＮ２ 容量素子（第４容量素子）

Claims (10)

1. 第１光電変換部と、第２光電変換部と、前記第１光電変換部と前記第２光電変換部に対して共通に設けられた出力部とを有する画素セルと、
   前記出力部が出力する信号をバッファするバッファ部と、前記バッファ部が出力する信号を保持する容量素子と、前記バッファ部と前記容量素子との間の導通状態と非導通状態とを切り替えるスイッチ部とを有する読み出し回路とを有する撮像装置であって、
   前記第１光電変換部が蓄積した電荷に基づく第１光信号を前記出力部が出力し、前記第１光信号をバッファした第１バッファ信号を前記バッファ部が出力し、
   前記第１光電変換部が蓄積した電荷と前記第２光電変換部が蓄積した電荷とを足した電荷に基づく第２光信号を前記出力部が出力し、前記第２光信号をバッファした第２バッファ信号を前記バッファ部が出力し、
   前記第１バッファ信号を前記容量素子に保持させるために、前記バッファ部と前記容量素子との間の電気的経路を前記スイッチ部が導通状態としている期間が、
   前記第２バッファ信号を前記容量素子に保持させるために、前記バッファ部と前記容量素子との間の電気的経路を前記スイッチ部が導通状態としている期間よりも短いことを特徴とする撮像装置。
2. 前記出力部が出力する信号を増幅した増幅信号を前記バッファ部に出力する増幅部をさらに有し、
   前記第１バッファ信号は、前記増幅部が前記第１光信号を増幅した第１増幅信号を前記バッファ部がバッファした信号であり、
   前記第２バッファ信号は、前記増幅部が前記第２光信号を増幅した第２増幅信号を前記バッファ部がバッファした信号であることを特徴とする請求項１に記載の撮像装置。
3. 前記読み出し回路は、前記増幅信号を保持する第２容量素子と、前記増幅部と前記第２容量素子との間の電気的経路の導通状態と非導通状態とを切り替える第２スイッチ部とをさらに有し、
   前記増幅部が前記第１増幅信号を出力している場合に、前記増幅部と前記第２容量素子との間の電気的経路を前記第２スイッチ部が導通状態としている期間が、
   前記増幅部が前記第２増幅信号を出力している場合に、前記増幅部と前記第２容量素子との間の電気的経路を前記第２スイッチ部が導通状態としている期間よりも短いことを特徴とする請求項２に記載の撮像装置。
4. 前記読み出し回路は、さらに前記増幅信号を保持する第３容量素子と、前記増幅部と前記第３容量素子との間の電気的経路の導通状態と非導通状態とを切り替える第３スイッチ部とを有し、
   前記出力部は、さらにノイズ信号を出力し、
   前記増幅部は、前記ノイズ信号を増幅した増幅ノイズ信号を出力し、
   前記増幅ノイズ信号を前記第３容量素子に保持させるために、前記増幅部と前記第３容量素子との間の電気的経路を前記第３スイッチ部が導通状態としている期間が、
   前記第１増幅信号を前記第２容量素子に保持させるために、前記増幅部と前記第２容量素子との間の電気的経路を前記第２スイッチ部が導通状態としている期間よりも短いことを特徴とする請求項３に記載の撮像装置。
5. 前記読み出し回路は、前記増幅信号を保持するとともに前記バッファ部に前記増幅信号を出力する第２容量素子と、前記増幅部と前記第２容量素子との間の電気的経路の導通状態と非導通状態とを切り替える第２スイッチ部とをさらに有し、
   前記第２容量素子は、前記第１増幅信号を保持した後、前記第１増幅信号をリセットせずに前記第２増幅信号を保持する容量素子であって、
   前記第１増幅信号を前記第２容量素子に保持させるために、前記増幅部と前記第２容量素子との間の電気的経路を前記第２スイッチ部が導通状態としている期間の長さが、
   前記第２増幅信号を前記第２容量素子に保持させるために、前記増幅部と前記第２容量素子との間の電気的経路を前記第２スイッチ部が導通状態としている期間の長さ以下であることを特徴とする請求項２に記載の撮像装置。
6. 前記読み出し回路は、さらに前記増幅信号を保持する第３容量素子と、前記増幅部と前記第３容量素子との間の電気的経路の導通状態と非導通状態とを切り替える第３スイッチ部とを有し、
   前記出力部は、さらにノイズ信号を出力し、
   前記増幅部は、前記ノイズ信号を増幅した増幅ノイズ信号を出力し、
   前記増幅ノイズ信号を前記第３容量素子に保持させるために、前記増幅部と前記第３容量素子との間の電気的経路を前記第３スイッチ部が導通状態としている期間が、
   前記第１増幅信号を前記第２容量素子に保持させるために、前記増幅部と前記第２容量素子との間の電気的経路を前記第２スイッチ部が導通状態としている期間よりも短いことを特徴とする請求項５に記載の撮像装置。
7. 前記第１光電変換部と前記第２光電変換部とに光を導く共通のマイクロレンズをさらに有することを特徴とする請求項１〜６のいずれかに記載の撮像装置。
8. 前記画素セルが前記第１光電変換部と前記第２光電変換部とを含むＬ個の光電変換部を含み、
   前記第１光信号は、前記Ｌ個の光電変換部のうちの、前記Ｌ個よりも少ないＭ個の光電変換部の各々が蓄積した電荷同士を足した電荷に基づく信号であり、
   前記第２光信号は、前記Ｌ個の光電変換部の各々が蓄積した電荷同士を足した電荷に基づく信号であり、
   前記第１バッファ信号を前記容量素子に保持させるために、前記バッファ部と前記容量素子との間の電気的経路を前記スイッチ部が導通状態としている期間の長さが、
   前記第２バッファ信号を前記容量素子に保持させるために、前記バッファ部と前記容量素子との間の電気的経路を前記スイッチ部が導通状態としている期間の長さのＭ／Ｌ以下であることを特徴とする請求項１〜７のいずれかに記載の撮像装置。
9. 請求項１〜８のいずれかに記載の撮像装置と、前記撮像装置が出力する信号を処理する出力信号処理部とを有することを特徴とする撮像システム。
10. 請求項７に記載の撮像装置と、
    前記撮像装置に光を集光する光学系と、
    前記撮像装置から信号が入力される出力信号処理部とを有する撮像システムであって、
    前記出力信号処理部は、前記第１バッファ信号に基づく信号と前記第２バッファ信号に基づく信号との差の信号と、前記第１バッファ信号に基づく信号とによって焦点検出を行い、
    前記出力信号処理部は、前記第２バッファ信号に基づく信号によって画像を生成することを特徴とする撮像システム。

Images