JP2009253559A - 固体撮像装置および電子情報機器 - Google Patents

Abstract

【課題】外部電源電圧にノイズが重畳されていても、このノイズの影響が、画素、さらには垂直駆動回路に画素電源電圧を供給するドライバトランジスタの出力側に及ぶのを回避することができ、これにより、レイアウト面積や消費電流の増大を招く昇圧回路を用いることなく、画素、さらには垂直駆動回路に安定した電圧レベルを供給することができる固体撮像装置を得る。
【解決手段】外部電源電圧を降圧して、画素アレイの各画素に供給する画素電源電圧を生成する画素電源レギュレータ１５０を備え、該画素電源レギュレータ１５０を構成する、該外部電源電圧から画素電源電圧を供給するドライバトランジスタＬが、飽和状態で動作するようにした。
【選択図】図１

Description

本発明は、固体撮像装置および電子情報機器に関し、特に、画素電源レギュレータを備えた固体撮像装置、およびこのような固体撮像装置を用いた電子情報機器に関するものである。

従来の固体撮像装置では、一般に、画素に供給する電圧としては、固体撮像装置を構成するチップの外部から供給される外部電源電圧ＶＡＮＡが使用される。

図６は、従来の固体撮像装置を説明するブロック構成図であり、外部電源電圧を画素および垂直駆動回路に供給する構成を示している。

この固体撮像装置２００は、画素をマトリクス状に配列してなる画素アレイ（ＰＩＸ ＡＲＥＡ）２１０と、該画素アレイの各画素列に対応するよう設けられ、対応する画素列の各画素から電圧信号を読み出すための垂直信号線（出力信号線）Ｖｐと、該画素アレイにおける特定の画素行を選択して、選択した画素行の画素を駆動する垂直走査回路（ＤＥＣＶ）２２０と、選択された画素行の各画素から対応する垂直信号線Ｖｐに読み出された電圧信号を信号処理して画素信号Ｓｐとして出力する水平走査回路（ＤＥＣＨ）２３０と、該各垂直信号線Ｖｐに一定の電流が流れるよう該垂直信号線に接続された負荷（ＰＩＸＬＯＡＤ）２４０とを有している。ここで、パッドＰ１は、外部電源電圧ＶＡＮＡが印加される電源パッドである。

図７は、上記画素アレイにおける１画素の回路構成、および垂直走査回路における１画素に接続されている垂直駆動回路を説明する図である。

画素Ｐｘは、光電変換を行って信号電荷を生成する光電変換素子（フォトダイオード）ＰＤと、該フォトダイオードＰＤで生成された信号電荷を蓄積する電荷蓄積部（フローティングデフュージョン）ＦＤと、該フォトダイオードＰＤと電荷蓄積部ＦＤとの間に接続され、フォトダイオードで生成された信号電荷を電荷蓄積部ＦＤに転送する転送トランジスタＴｔｒと、電荷蓄積部ＦＤに蓄積された信号電荷をリセットするリセットトランジスタＲｔｒと、電荷蓄積部ＦＤの電位を増幅して垂直信号線Ｖｐに出力する増幅トランジスタＡｔｒと、該増幅トランジスタのドレインと電源電圧ＶＡＮＡとの間に接続され、該増幅トランジスタへの電源電圧の供給を制御する選択トランジスタＳｔｒとを有している。

また、上記垂直信号線Ｖｐと接地との間には定電流源Ｐｗが接続されており、該各画素列に対応する垂直信号線Ｖｐには、該垂直信号線Ｖｐに読み出された電圧信号を読み出す水平読出回路２３０ａが接続されており、この水平読出回路２３０ａは、上記水平走査回路２３０における１画素列に対応する回路部分となっている。

また、この画素Ｐｘには該画素を駆動する垂直駆動回路２２０ａが接続されており、この垂直駆動回路２２０ａは、上記垂直走査回路における１画素行に対応する回路部分となっている。この垂直駆動回路２２０ａは、上記選択トランジスタＳｔｒのゲートに接続された選択信号線を駆動するドライバＳｄｒと、上記リセットトランジスタＲｔｒのゲートに接続されたリセット信号線を駆動するドライバＲｄｒと、上記転送トランジスタＴｔｒのゲートに接続された転送信号線を駆動するドライバＴｄｒとを有している。

次に動作について説明する。

外部から電源パッドＰ１に画素電源ＶＡＮＡが印加されると、外部から供給された画素電源ＶＡＮＡは、画素アレイ２１０及び垂直走査回路（ＤＥＣＶ）２２０内の垂直駆動回路２２０ａに供給される。

画素アレイの各画素では、フォトダイオードＰＤにより信号電荷が生成され、該信号電荷に相当する信号電圧とリセット電圧とが垂直走査回路２２０により垂直信号線Ｖｐに読み出され、さらに、垂直信号線Ｖｐに読み出された信号電圧とリセット電圧とは、水平走査回路２３０により処理されて、各画素の画素信号Ｓｐとして出力される。

次に、図７を用いて簡単に垂直駆動回路による読出し動作について説明する。

リセットトランジスタＲｔｒのゲート（リセット信号線）がドライバＲｄｒにより駆動され、リセットトランジスタＲｔｒがオンすると、電荷蓄積部ＦＤの電位がリセット電圧にリセットされる。その後、選択トランジスタＳｔｒのゲート（選択信号線）がドライバＳｄｒにより駆動され、選択トランジスタＳｔｒがオンすると、増幅トランジスタＡｔｒのドレインに電源電圧ＶＡＮＡが印加されることとなり、これにより、電荷蓄積部ＦＤの電圧は、増幅トランジスタＡｔｒにより増幅されてリセット電圧として垂直信号線Ｖｐに読み出される。この状態で、転送トランジスタＴｔｒのゲート（転送信号線）がドライバＴｄｒにより駆動され、転送トランジスタＴｔｒがオンすると、フォトダイオードＰＤで生成された信号電荷が電荷蓄積部ＦＤに転送され、電荷蓄積部ＦＤの電位が信号電荷に対応した信号レベルとなる。この信号レベルは、増幅トランジスタＡｔｒにより増幅されて信号電圧として出力される。

このような電荷蓄積部ＦＤの電位レベルが垂直信号線Ｖｐに出力される動作と並行して、水平読出回路２３０ａでは、垂直信号線Ｖｐの電位レベルを読み取る動作が行われる。つまり、水平読出回路２３０ａは、垂直信号線Ｖｐに出力されたリセット電圧を読み取り、さらに、垂直信号線Ｖｐに出力された信号電圧を読み取り、これらの差電圧を画素信号Ｓｐとして出力する。

ところで、このような固体撮像装置では、外部から供給される電源電圧には、外部システムからのノイズが重畳しており、このノイズが画素Ｐｘ、さらには垂直駆動回路２２０ａ内の各ドライバに、つまりリセットトランジスタＲｔｒを駆動するドライバＲｄｒ、電荷転送トランジスタＴｔｒを駆動するドライバＴｄｒ、画素選択トランジスタＳＴｒを駆動するドライバＳｄｒ等に供給されるために、画素電源のノイズによる画質劣化（横線状ノイズ）が発生する。

このような問題を避ける方法として、特許文献１には、チャージポンプ式昇圧回路を備えたＣＭＯＳイメージセンサが開示されており、この特許文献１からは、バンドギャップリファレンス電圧（ＢＧＲ）などを基準電圧として昇圧回路で生成された、電源電圧に依存しない電圧を、画素および垂直駆動回路の電源電圧とする方法が容易に考えられる。

図８は、このような方法を実現する回路構成を有する固体撮像装置を説明する図である。

図８に示す固体撮像装置２００ａは、図７に示す固体撮像装置２００において昇圧回路（チャージポンプ）２８０を備えたものであり、その他の構成は、図７に示す固体撮像装置２００と同一である。

この昇圧回路２８０には、外部の電源から電源電圧が供給されており、該昇圧回路２８０では、トランジスタのバンドギャップを利用して生成した基準電圧Ｖｒｅｆに基づいて、外部電源電圧に依存しない電圧を画素および垂直駆動回路の電源電圧として生成している。

この場合、外部システムから電源へ重畳したノイズの影響は排除できるが、画素の駆動に必要な電流を昇圧回路（チャージポンプ）２８０から供給するため、この昇圧回路には多量の電流供給能力が必要とされ、これは昇圧回路（チャージポンプ）２８０のレイアウト面積の増加、さらには昇圧回路（チャージポンプ）２８０での消費電流の増加を招く結果となる。
特開２００６−１９９７１号公報

以上説明したように、チップ外部から供給された電源電圧を直接画素及び垂直駆動回路に入力すると、電源電圧に重畳しているノイズの影響にて横線状ノイズが生じる。また、この問題を避けるために、画素および垂直駆動回路の電源に昇圧回路を用いる場合、チップ面積の増加、消費電流の増加等といった大きな課題が生じる。

本発明は、上記従来の課題を解決するためになされたものであり、レイアウト面積や消費電流の増大を招く昇圧回路を用いることなく、画素、さらには垂直駆動回路に安定した電源電圧を供給することができる固体撮像装置、およびこのような固体撮像装置を有する電子情報機器を得ることを目的としている。

本発明に係る固体撮像装置は、複数の画素を配列してなる画素アレイと、該画素アレイの各画素を駆動する駆動回路と、外部の電源から供給される外部電源電圧を降圧して、該画素アレイの各画素に供給する画素電源電圧を生成する電源供給回路とを備え、該電源供給回路は、該外部電源電圧から画素電源電圧を供給するドライバトランジスタを有し、該ドライバトランジスタが飽和状態で動作するものであり、そのことにより上記目的が達成される。

本発明は、上記固体撮像装置において、基準信号に基づいて外部電源電圧によらない一定のバイアスレベルを作成するバイアスレベル生成回路を備え、該バイアスレベルを、前記電源供給回路を構成するドライバトランジスタの制御電圧とすることが好ましい。

本発明は、上記固体撮像装置において、前記電源供給回路から供給される画素電源電圧がドライバトランジスタの閾値に関わらず一定になるよう、前記バイアスレベル生成回路が、前記ドライバトランジスタのゲート電圧を制御することが好ましい。

本発明は、上記固体撮像装置において、前記バイアスレベル生成回路は、前記電源供給回路を構成するドライバトランジスタと同等の特性を持つダミートランジスタを有し、該ダミートランジスタのソースと接地との間に挿入された抵抗分割回路と、基準電圧と該抵抗分割回路で得られた抵抗分割電圧とを入力とする差動増幅回路とを有し、該差動増幅回路の出力が、該電源供給回路を構成するドライバトランジスタ及び該ダミートランジスタのゲートに接続されていることが好ましい。

本発明は、上記固体撮像装置において、前記電源供給回路は、前記ドライバトランジスタとして、前記画素アレイの一辺に沿って配置された複数のドライバトランジスタを有することが好ましい。

本発明は、上記固体撮像装置において、前記電源供給回路を構成するドライバトランジスタは、ＮＭＯＳトランジスタであり、該ドライバトランジスタのバックゲートがソースと共通接続されていることが好ましい。

本発明は、上記固体撮像装置において、前記複数のドライバトランジスタは、ディプリーションＮＭＯＳトランジスタであることが好ましい。

本発明は、上記固体撮像装置において、前記電源供給回路は、前記ドライバトランジスタとして、単一のトランジスタを有することが好ましい。

本発明は、上記固体撮像装置において、前記単一のドライバトランジスタは、ディプリーションＮＭＯＳトランジスタであることが好ましい。

本発明は、上記固体撮像装置において、前記画素アレイにおける各画素列毎に設けられ、該画素列の画素で得られた信号レベルが出力される出力信号線を備え、前記画素は、入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、該信号電荷を蓄積する電荷蓄積部と、該信号電荷を該光電変換部から該電荷蓄積部に転送する転送トランジスタと、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記画素電源電圧が供給され、該電荷蓄積部の信号レベルを増幅して出力する増幅トランジスタと、該増幅トランジスタと該出力信号線との間に接続され、前記選択信号線により、該増幅トランジスタで増幅された信号レベルを該出力信号線に出力するよう制御される選択トランジスタとを有することが好ましい。

本発明は、上記固体撮像装置において、基準信号に基づいてマイナス電圧を発生する負電圧生成回路を備え、前記画素を構成する各トランジスタおよびフォトダイオードは、半導体基板上に形成されたＰウエル領域内に形成されており、前記負電圧生成回路は、前記電源供給回路で生じる、前記画素電源電圧の外部電源電圧からの降下分が補償されるよう、該フォトダイオードのアノード領域を含む該Ｐ−ウエル領域にマイナス電圧を供給することが好ましい。

本発明は、上記固体撮像装置において、前記選択トランジスタおよび前記リセットトランジスタは、ディプリーションＮＭＯＳトランジスタであることが好ましい。

本発明は、上記固体撮像装置において、前記画素アレイにおける各画素列毎に設けられ、該画素列の画素で得られた信号レベルが出力される出力信号線を備え、前記画素は、入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、該信号電荷を蓄積する電荷蓄積部と、該信号電荷を該光電変換部から該電荷蓄積部に転送する転送トランジスタと、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記電源電圧が供給され、該電荷蓄積部の信号レベルを増幅して該垂直信号線に出力する増幅トランジスタとを有することが好ましい。

本発明は、上記固体撮像装置において、基準信号に基づいてマイナス電圧を発生する負電圧生成回路を備え、前記画素を構成する各トランジスタおよびフォトダイオードは、半導体基板上に形成されたＰウエル領域内に形成されており、前記負電圧生成回路は、前記電源供給回路で生じる、前記画素電源電圧の外部電源電圧からの降下分が補償されるよう、該フォトダイオードのアノード領域を含む該Ｐ−ウエル領域にマイナス電圧を供給することが好ましい。

本発明は、上記固体撮像装置において、前記リセットトランジスタは、ディプリーションＮＭＯＳトランジスタであることが好ましい。

本発明は、上記固体撮像装置において、前記駆動回路は、前記画素アレイにおける特定の画素行を選択して、選択した画素行の画素を駆動する垂直走査回路を有し、前記電源供給回路は、前記画素電源を該垂直駆動回路に供給することが好ましい。

本発明に係る電子情報機器は、被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、上記固体撮像装置であり、そのことにより上記目的が達成される。

以下、本発明の作用について説明する。

本発明においては、外部電源電圧を降圧して、画素アレイの各画素に供給する画素電源電圧を生成する電源供給回路を備え、該電源供給回路を、該外部電源電圧から該画素電源電圧を供給するドライバトランジスタを有し、該ドライバトランジスタが飽和状態で動作するものとしたので、上記外部電源電圧にノイズが重畳されていても、このノイズの影響がドライバトランジスタの出力側に及ぶのを回避することができる。

また、本発明においては、基準信号に基づいて一定のバイアスレベルを作成するバイアスレベル生成回路を備え、該バイアスレベルを、前記電源供給回路を構成するドライバトランジスタの制御電圧とするので、電源供給回路から画素に供給される画素電源電圧を一定に保持することができる。

また、本発明においては、上記固体撮像装置において、前記バイアスレベル生成回路は、前記電源供給回路を構成するドライバトランジスタと同等の特性を持つダミートランジスタを有し、該ダミートランジスタのゲート電圧を、該ダミートランジスタの出力電圧がその閾値に関わらず一定になるよう制御するので、ドライバトランジスタの閾値電圧のばらつきの影響を受けることなく、電源供給回路から画素に供給される画素電源電圧を、決められた電圧にすることができる。

また、本発明においては、前記電源供給回路を構成する複数のドライバトランジスタを、前記画素アレイの一辺に沿って配置しているので、画素領域内の配線抵抗により、画素アレイにおける画素列の位置によって、該画素に供給される画素電源電圧が低下するのを軽減することができる。

また、本発明においては、前記電源供給回路を構成するドライバトランジスタとして、単一のディプリーションＮＭＯＳトランジスタを設けることにより、該電源供給回路でのトランジスタの占有面積を小さくでき、回路素子を配置するレイアウトに余裕を持たせることができる。

また、本発明においては、基準信号に基づいて負電圧を発生する負電圧生成回路を備え、該負電圧生成回路で生成されたマイナス電圧をフォトダイオードのアノード領域を含む画素部Ｐ−ウエル領域に印加するので、電源供給回路での外部電源電圧からの画素電源電圧の低下を補償することができる。

以上のように、本発明によれば、外部電源電圧を降圧して、画素アレイの各画素に供給する画素電源電圧を生成する電源供給回路を備え、該電源供給回路を、該外部電源電圧から画素電源電圧を供給するドライバトランジスタを有し、該ドライバトランジスタが飽和状態で動作するものとしたので、上記外部電源電圧にノイズが重畳されていても、このノイズの影響がドライバトランジスタの出力側に及ぶのを回避することができ、これにより、レイアウト面積や消費電流の増大を招く昇圧回路を用いることなく、画素、さらには垂直駆動回路に安定した電圧レベルを供給することができる効果が得られる。

以下、本発明の実施形態について図面を参照しながら説明する。

（実施形態１）
図１は本発明の実施形態１に係る固体撮像装置を説明するブロック構成図であり、外部電源電圧を画素および垂直駆動回路に供給する構成を示している。

この実施形態１の固体撮像装置１００は、図６に示す従来の固体撮像装置２００において、外部電源からの電源電圧ＶＡＮＡを降圧して一定レベルの画素電源電圧（アナログ電圧）ＶＡＮＡＰを生成する画素電源レギュレータ１５０を備えたものである。

つまり、この固体撮像装置１００は、画素をマトリクス状に配列してなる画素アレイ（ＰＩＸ ＡＲＥＡ）１１０と、該画素アレイの各画素列に対応するよう設けられ、対応する画素列の各画素から電圧信号を読み出すための垂直信号線（出力信号線）Ｖｐと、該画素アレイにおける特定の画素行を選択して、選択した画素行の画素を駆動する垂直走査回路（ＤＥＣＶ）１２０と、選択された画素行の各画素から対応する垂直信号線Ｖｐに読み出された電圧信号を信号処理して画素信号Ｓｐとして出力する水平走査回路（ＤＥＣＨ）１３０と、該各垂直信号線Ｖｐに一定の電流が流れるよう該垂直信号線Ｖｐに接続された画素電流負荷部（ＰＩＸＬＯＡＤ）１４０とを有している。ここで、パッドＰ１およびＰ２は、外部電源電圧ＶＡＮＡが印加される電源パッドである。

そして、この実施形態１の固体撮像装置１００では、画素電源レギュレータ１５０からアナログ電圧ＶＡＮＡＰが、画素アレイ１１０の各画素および垂直走査回路１２０に供給されるようにしたものである。

ここで、画素電源レギュレータ１５０は、電源パッドＰ１に印加された外部からの電源電圧ＶＡＮＡを受け、各画素列の画素を駆動する画素電源ドライバ１５０ａと、画素電源ドライバ１５０ａをこれが画素に供給する電圧が一定になるよう制御するバイアスレベル生成回路１５０ｂとを有している。

また、画素電源ドライバ１５０ａは、上記画素アレイ１１０の水平方向に沿ってその一辺側に配置された外部電源ラインＷｐと、該外部電源ラインＷｐに並行して外部電源ラインＷｐと画素アレイ１１０との間に位置するよう配置された画素電源ラインＷｒｐと、該両電源ラインの間に、該画素アレイの一端に沿って配置された複数のドライバトランジスタＬとを有しており、これらのドライバトランジスタＬのゲートは共通接続されており、画素電源ラインＷｒｐの配線抵抗による電圧降下が生じないようにしてある。

ここで、画素電流負荷部１４０では、上記ドライバトランジスタＬには定電流が流れるよう電流負荷が設定され、この定電流と該ドライバトランジスタＬのゲート電位とで電源電圧ＶＡＮＡＰが決定されている。この電源電圧ＶＡＮＡＰは、該ドライバトランジスタＬのドレインソース間電圧Ｖ_ＤＳが、以下の式（１）を満たすように、つまりドライバトランジスタが飽和領域で動作するよう設定されている。

Ｖ_ＤＳ≧Ｖ_ＧＳ−Ｖｔｈ ・・・（１）
ここで、Ｖ_ＧＳはゲートソース間電圧であり、Ｖｔｈはトランジスタの閾値電圧である。

また、上記バイアスレベル生成回路１５０ｂは、ドレインが上記外部電源ラインＷｐに接続され、ゲートが上記複数のドライバトランジスタＬと共通接続されたダミートランジスタＤＬと、該ダミートランジスタＤＬのソースと接地との間に直列に接続された第１および第２の抵抗１５２ａおよび１５２ｂと、負側入力が該両抵抗の接続点に接続され、正側入力に基準電圧（ＢＧＲ）が入力される差動アンプ１５１とを有し、この差動アンプ１５１の出力は、上記ダミートランジスタＤＬのゲート、および上記画素電源ドライバ１５０ａを構成する複数のドライバトランジスタＬのゲートに共通接続されている。またこの差動アンプ１５１には第２の電源パッドＰ２から外部電源からの電源電圧ＶＡＮＡが供給されている。

図２は、上記固体撮像装置１００の画素アレイにおける１画素の回路構成、および垂直走査回路における１画素に接続されている垂直駆動回路を説明する図である。

ここで、画素Ｐｘは、従来の固体撮像装置２００におけるものと同様、光電変換素子（フォトダイオード）ＰＤと、フォトダイオードＰＤで生成された信号電荷を蓄積する電荷蓄積部（フローティングデフュージョン）ＦＤと、フォトダイオードで生成された信号電荷を電荷蓄積部ＦＤに転送する転送トランジスタＴｔｒと、電荷蓄積部ＦＤに蓄積された信号電荷をリセットするリセットトランジスタＲｔｒと、電荷蓄積部ＦＤの電位レベルを増幅して垂直信号線Ｖｐに出力する増幅トランジスタＡｔｒと、該増幅トランジスタＡｔｒのドレインと画素電源電圧ＶＡＮＡＰとの間に接続され、該増幅トランジスタＡｔｒへの画素電源電圧の供給を制御する選択トランジスタＳｔｒとを有している。また、この画素Ｐｘには該画素を駆動する垂直駆動回路１２０ａが接続されており、この垂直駆動回路１２０ａは、従来のものと同様、選択トランジスタＳｔｒを駆動するドライバＳｄｒと、上記リセットトランジスタＲｔｒを駆動するドライバＲｄｒと、上記転送トランジスタＴｔｒを駆動するドライバＴｄｒとを有している。これらのドライバには、上記画素電源電圧ＶＡＮＡＰが供給されている。

また、上記垂直信号線Ｖｐと接地との間には定電流源Ｐｗが接続され、該各画素列に対応する垂直信号線Ｖｐには、該垂直信号線Ｖｐに読み出された電圧信号を読み出す水平読出回路１３０ａが接続されており、この水平読出回路１３０ａは、上記水平走査回路１３０における１画素列に対応する回路部分となっており、従来の固体撮像装置における水平読出回路２３０ａと同一の構成となっている。

そして、この実施形態１の固体撮像装置１００は、基準電圧に基づいてマイナス電圧を発生する負電圧生成回路１６０を有しており、このマイナス電圧Ｖｎｇは、該固体撮像装置を構成する半導体基板に印加されており、上記フォトダイオードのアノード側のバイアス、および上記各トランジスタのバックゲートバイアスとなっている。これにより、電圧降下型の電源レギュレータ１５０で、画素電源電圧ＶＡＮＡＰが外部電源電圧ＶＡＮＡより低い電圧となり、画素を構成する各トランジスタのゲート電圧が不足するのを補償している。

図３は、上記画素電源レギュレータ１５０および画素電流負荷部１４０の具体的な回路構成を説明する図である。

上記画素電源ドライバ１５０ａは、上述したように、上記外部電源ラインＷｐと画素電源ラインＷｒｐとの間に並列に配置された複数のドライバトランジスタを有しており、ここでは、これらのドライバトランジスタには、ディプリーションＮＭＯＳトランジスタＬ０、Ｌ１、・・・、ＬＸを用いている。

また、バイアスレベル生成回路１５０ｂを構成するダミートランジスタＤＬにも上記ドライバトランジスタと同一形状のディプリーションＮＭＯＳトランジスタが用いられており、該ダミートランジスタＤＬのソースと接地との間に直列に接続された第１および第２の抵抗１５２ａおよび１５２ｂは抵抗分割回路を構成しており、この抵抗分割回路では、これらの抵抗の抵抗値は、ＶＡＮＡＰ電圧が適切な値になるよう調整されている。

また、上記画素電流負荷部１４０は、上記画素電源ラインＷｒｐにそのドレインが接続された第１のＮＭＯＳトランジスタ１４１と、該第１のＮＭＯＳトランジスタ１４１のソースと上記垂直信号線Ｖｐとの間に接続された第２のＮＭＯＳトランジスタ１４２と、該第２のＮＭＯＳトランジスタ１４２と垂直信号線Ｖｐとの接続点に接続された定電流源Ｐｗと、該定電流源と接地との間に接続されたスイッチＰｓｗとを有し、該第２のＮＭＯＳトランジスタ１４２のゲートは該第１のＮＭＯＳトランジスタ１４１のソースに接続され、該第１のＮＭＯＳトランジスタ１４１のゲートには、選択トランジスタＳｔｒのゲートに印加される選択信号（ＳＥＬＣＬＫ信号）ＣＬｓに同期したタイミング信号（ＶＳＩＧ＿ＩＮＴ信号）Ｖｓｉｇが印加されるようになっている。ここで、タイミング信号（ＶＳＩＧ＿ＩＮＴ信号）Ｖｓｉｇは、選択信号（ＳＥＬＣＬＫ信号）ＣＬｓの立ち上がりタイミングから１クロック後に立ち下がり、選択信号（ＳＥＬＣＬＫ信号）ＣＬｓの立ち下がりタイミングの１クロック前に立ち上がる信号である。このようなタイミング信号が第１のＮＭＯＳトランジスタ１４１のゲートに印加されることにより、選択トランジスタがオフしている状態で、画素電源ＶＡＮＡＰの電圧が増大するのを回避している。また、スイッチＰｓｗは、この固体撮像装置１００にて撮像動作が行われていない状態でオフするよう制御され、これにより電力消費が削減されるようになっている。

なお、この実施形態１では、上記画素Ｐｘを構成する選択トランジスタＳｔｒおよびリセットトランジスタＲｔｒには、ディプリーションＮＭＯＳトランジスタを用いている。

次に、動作について説明する。

本実施形態１の固体撮像装置１００では、外部から電源パッドＰ１に画素電源ＶＡＮＡが印加されると、画素電源レギュレータ１５０では、基準電圧（ＢＧＲ）Ｖｒｅｆに基づいて画素電源電圧ＶＡＮＡＰが生成され、画素電源電圧ＶＡＮＡＰが画素Ｐｘおよび垂直走査回路１２０ａに供給される。

画素アレイ１１０の各画素Ｐｘでは、フォトダイオードＰＤにより信号電荷が生成され、電荷蓄積部ＦＤの、信号電荷に相当する信号レベルとリセットレベルとが垂直走査回路１２０により垂直信号線Ｖｐに読み出され、さらに、垂直信号線Ｖｐに読み出された信号電圧とリセット電圧とは、水平走査回路１３０により処理されて、各画素の画素信号Ｓｐとして出力される。ここでは、各画素Ｐｘから信号電圧およびリセット電圧が垂直信号線Ｖｐに読み出される動作は、従来の固体撮像装置におけるものと同一であるので、主に、外部電源電圧ＶＡＮＡに基づいて、画素及びＤＥＣＶ内の画素駆動回路１２０ａに供給するアナログ電圧（画素電源電圧）ＶＡＮＡＰを作成する画素電源レギュレータ１５０の動作について説明する。

バイアス生成回路１５０ｂでは、半導体素子（トランジスタなど）のバンドギャップを利用して得られた基準電位（ＢＧＲ電位）を基にして、所望の基準電圧レベル（ＰＩＸ＿ＳＦＧＡＴＥ）を作成する。この作成された基準電圧レベル（ＰＩＸ＿ＳＦＧＡＴＥ）を画素電源ドライバトランジスタ（ＶＡＮＡＰレギュレータ）Ｌのゲートに供給する。この画素電源ドライバトランジスタ（ＶＡＮＡＰレギュレータ）Ｌのソースレベル（ＶＡＮＡＰ）はゲートレベルに依存する所謂ソースフォロア動作を行う。

従って、図２に示す画素Ｐｘ及び垂直駆動回路１２０ａに供給される画素電源電圧（ＶＡＮＡＰ）と、上記基準電圧レベル（ＰＩＸ＿ＳＦＧＡＴＥ）との関係は以下の様になる。

ＶＡＮＡＰ ＝ ＰＩＸ＿ＳＦＧＡＴＥ − Ｖｔｈ − （２Ｉ／β)^0.5
但し、Ｖｔｈは、画素電源ドライバトランジスタＬのスレッショルド電圧レベルであり、Ｉは画素電源ドライバＬに流れる電流、βは画素電源ドライバトランジスタの利得係数である。上記バイアス生成回路１５０ｂにて作成された基準電圧レベル（ＰＩＸ＿ＳＦＧＡＴＥ）は外部電源電圧に依存しない安定したレベルであり、画素電源ドライバＬに定電流が流れていれば画素電源ドライバトランジスタＬの出力であるソースレベル（ＶＡＮＡＰ）は外部電源からのノイズに影響されない安定したレベルとなる。

また、画素あるいは垂直駆動回路への電流の供給能力の増加は、画素電源ドライバトランジスタＬの電流供給能力（つまり、トランジスタ幅）を増加させることによって、容易く達成することが可能である。

また、上述したように、上記画素電源レギュレータ１５０を用いることで、画素および垂直駆動回路に供給する画素電源電圧ＶＡＮＡＰが低下する。これを補償するため、バンドギャップを利用した基準電位（ＢＧＲ電位）を基にして、負電圧生成回路１６０でマイナス電圧Ｖｎｇを作成し、このマイナス電圧Ｖｎｇを画素アレイ１１０を構成する、半導体基板上のＰ−ウエル領域に供給する。

これにより、画素データ（つまり、フォトダイオードで生成された信号電荷）を読み出す際には、画素電源電圧ＶＡＮＡＰが低くてもフォトダイオードＰＤ内の電子（信号電荷）を全て電荷蓄積部ＦＤに転送することができる。

言い換えると、フォトダイオード内の電子を全て電荷蓄積部ＦＤへ転送することができない場合、残像等の不具合が発生するが、本実施形態１では、負電圧生成回路１６０にて作成された負電圧をフォトダイオードアノード領域（Ｐ−ウエル領域）に印加することにより、空乏化電圧を下げ、フォトダイオード内の全電子を電荷蓄積部ＦＤへ転送することが可能である。

図３を用いてより具体的に画素電源レギュレータ１５０の動作を説明する。

画素電源レギュレータ１５０におけるバイアスレベル生成回路１５０ｂでは、差動増幅回路１５１により、基準電位としてのＢＧＲ電位（１．２５Ｖ）の約２倍弱（２．０Ｖ程）の安定した基準電圧レベル（ＰＩＸ＿ＳＦＧＡＴＥ）が作成される。

ここでは、画素電源ドライバトランジスタＬ０，Ｌ１，・・・，ＬＸには、ディプリージョンＮＭＯＳトランジスタを用い、これらのトランジスタのバックゲートを、該トランジスタを構成するＰウエル以外の他のＰウエルと分離し、これらのトランジスタのソース（ＶＡＮＡＰ）に接続することで、画素電源ドライバトランジスタの電圧動作範囲（飽和領域で動作する電圧範囲）を広げることができる。

さらに、外部から供給された電源電圧（ＶＡＮＡ）にノイズが重畳されている場合、画素電源ドライバトランジスタＬ０，Ｌ１………．Ｌｘを飽和動作させることによって、ＶＡＮＡＰへの電源ノイズの影響を排除することができる。その結果、画素電源レギュレータ１５０にて作成され、画素Ｐｘ及び垂直駆動回路１２０ａに供給される電圧レベルＶＡＮＡＰは、電源電圧の変動の影響を受けない安定したレベルとなる。

このように本実施形態１では、画素電源レギュレータにて作成された画素電源電圧を画素Ｐｘ及び垂直駆動回路１２０ａに入力し、負電圧生成回路１６０にて作成されたマイナス電圧を画素内の、フォトダイオードのアノード領域を含むＰ−ウエルに入力することによって、従来、外部からの電源を直接画素に供給した場合と比較して、電源上に重畳したノイズや電源レベルの変動の影響を回避することができる。

つまり、画素電源ドライバトランジスタには画素電流負荷部（ＰＩＸＬＯＡＤ）の定電流源によって一定の電流を流しておくと、この電流とゲート電位とで画素部および垂直駆動回路の電源電圧ＶＡＮＡＰが決定される。このため、こうして生成された電源ＶＡＮＡＰは画素電源ドライバトランジスタが飽和領域で動作していれば、外部から与えられる電源ＶＡＮＡの影響を受けないため、外部システムからの電源ノイズの影響を除去することができる。

また、従来、昇圧回路（チャージポンプ）にて電源電圧を昇圧し高電圧を画素に入力した場合と比較すると、レイアウト面積の縮小化，及び消費電流の削減を図ることが可能となる。

さらに、このＮＭＯＳトランジスタのソースおよびドレインに画素電源電圧ＶＡＮＡＰと外部電源電圧ＶＡＮＡとをそれぞれ接続し、ゲートには電源電圧に依存しない一定のバイアスレベルを入力することで、画素電源電圧ＶＡＮＡＰを一定の電圧に保持することができる。

また、上記画素電源ドライバトランジスタＬを、画素領域の一辺に分散して並べて配置することで、画素領域内の配線抵抗による電圧降下の影響を軽減することができる。

さらには、上記のように降圧型の画素電源レギュレータで生成された電源電圧ＶＡＮＡＰが、画素の空乏化電圧よりも低くなった場合、フォトダイオードに蓄積した電子を全て電荷蓄積部ＦＤに転送することができなくなるため、残像等の問題が生じるという問題があるが、本実施形態１ではこれを避けることができる。つまり、チップ内に負電圧生成回路１６０を備え、画素のＰウェル領域にマイナス電圧を供給することによって画素および垂直駆動回路の電源電圧の低下を補償している。ここで、負電圧生成回路の電流能力は、Ｐウェルからのリークを補う程度で十分であり、大きな電流能力は必要とされない。このため画素電源部に昇圧回路を使用する場合と比べ、必要なレイアウト面積が減り、少ない消費電流での動作が可能となる。
（実施形態２）
図４は本発明の実施形態２に係る固体撮像装置を説明するブロック構成図であり、外部電源電圧を画素および垂直駆動回路に供給する構成を示している。

この実施形態２の固体撮像装置１００ａは、上記実施形態１の固体撮像装置１００の画素電源レギュレータ１５０に代えて、単一のドライバトランジスタからなる画素電源ドライバ１７０ａを有する画素電源レギュレータ１７０を用いたものである。

このような構成の実施形態２の固体撮像装置１００ａでは、上記画素電源レギュレータ１７０内にて作成された基準電圧（ＰＩＸ＿ＳＦＧＡＴＥ）に基づき、画素電圧ＶＡＮＡＰを作成する画素電源ドライバトランジスタＬｔの電流供給能力を大きく（トランジスタ幅大）し、１個の画素電源ドライバトランジスタＬｔにて全画素に対して画素電源電圧ＶＡＮＡＰを供給している。

このため、画素電源ドライバトランジスタＬｔに近い画素列と、画素電源ドライバトランジスタＬｔから遠い画素列とで、画素電源電圧ＶＡＮＡＰのレベルに差が発生し、画素電源ドライバトランジスタから離れた画素にあたる電源電圧が低下し、動作マージンが減少してしまうが、一方で、前記画素電源レギュレータを構成するドライバトランジスタとして、単一のディプリーションＮＭＯＳトランジスタを用いているので、画素電源レギュレータでのトランジスタの占有面積を小さくでき、回路素子を配置するレイアウトに余裕を持たせることができるという効果がある。
（実施形態３）
図５は、本発明の実施形態３に係る固体撮像装置を説明するブロック構成図であり、外部電源電圧を画素および垂直駆動回路に供給する構成を示している。

この実施形態３の固体撮像装置１００ｂは、上記実施形態１の固体撮像装置１００の画素アレイを構成する４Ｔｒ構成の画素Ｐｘに代えて、３Ｔｒ構成の画素Ｐｙを備えたものである。

つまり、画素アレイを構成する画素Ｐｙは、光電変換素子（フォトダイオード）ＰＤと、フォトダイオードＰＤで生成された信号電荷を蓄積する電荷蓄積部（フローティングデフュージョン）ＦＤと、フォトダイオードで生成された信号電荷を電荷蓄積部ＦＤに転送する転送トランジスタＴｔｒと、電荷蓄積部ＦＤに蓄積された信号電荷をリセットするリセットトランジスタＲｔｒと、電荷蓄積部ＦＤの電位を増幅して垂直信号線Ｖｐに出力する増幅トランジスタＡｔｒとを有している。また、この画素Ｐｙには該画素を駆動する垂直駆動回路１２０ｂが接続されており、この垂直駆動回路１２０ｂは、上記リセットトランジスタＲｔｒを駆動するドライバＲｄｒと、上記転送トランジスタＴｔｒを駆動するドライバＳｄｒと、リセットトランジスタＲｔｒのドレインをハイレベルとローレベルの間で切り替えることにより、画素の選択を行うドレイン側ドライバＤｄｒとを有している。なお、この実施形態３のその他の構成は、実施形態１と同一である。

このような構成の実施形態３の固体撮像装置１００ｂにおいても、実施形態１の効果に加えて、画素を構成するトランジスタの占有面積を低減できるという効果が得られる。
（実施形態４）
なお、上記実施形態１〜３では、特に説明しなかったが、上記実施形態１〜３の固体撮像装置の少なくともいずれかを撮像部に用いた例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した電子情報機器について説明する。本発明の電子情報機器は、本発明の上記実施形態１〜３の固体撮像装置の少なくともいずれかを撮像部に用いて得た高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力手段とのうちの少なくともいずれかを有している。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、画素電源レギュレータを備えた固体撮像装置、およびこのような固体撮像装置を用いた電子情報機器の分野において、レイアウト面積や消費電流の増大を招く昇圧回路を用いることなく、画素、さらには垂直駆動回路に安定した電圧レベルを供給することができる固体撮像装置、およびこのような固体撮像装置を用いた電子情報機器を得ることができる。

図１は本発明の実施形態１に係る固体撮像装置を説明するブロック構成図であり、外部電源電圧を画素および垂直駆動回路に供給する構成を示している。 図２は、上記実施形態１の固体撮像装置１００の画素アレイにおける１画素の回路構成、および垂直走査回路における１画素に接続されている垂直駆動回路を説明する図である。 図３は、上記実施形態１の画素電源レギュレータ１５０および画素電流負荷部１４０の具体的な回路構成を説明する図である。 図４は本発明の実施形態２に係る固体撮像装置を説明するブロック構成図であり、外部電源電圧を画素および垂直駆動回路に供給する構成を示している。 図５は、本発明の実施形態３の固体撮像装置を説明する図であり、画素アレイにおける１画素の回路構成、および垂直走査回路における１画素に接続されている垂直駆動回路を示している。 図６は、従来の固体撮像装置を説明するブロック構成図であり、外部電源電圧を画素および垂直駆動回路に供給する構成を示している。 図７は、上記画素アレイにおける１画素の回路構成、および垂直走査回路における１画素に接続されている垂直駆動回路を説明する図である。 図８は、特許文献１に開示の、チャージポンプ式昇圧回路を用いて電源ノイズの影響を回避する方法を説明する図である。

符号の説明

１００、１００ａ、１００ｂ 固体撮像装置
１１０ 画素アレイ（ＰＩＸ ＡＲＥＡ）
１２０ 垂直走査回路（ＤＥＣＶ）
１３０ 水平走査回路（ＤＥＣＨ）
１４０ 画素電流負荷部（ＰＩＸＬＯＡＤ）
１５０，１７０ 画素電源レギュレータ
１５０ａ、１７０ａ 画素電源ドライバ
１５０ｂ バイアスレベル生成回路
１５１ 差動アンプ
１５２ａ、１５２ｂ 第１、第２の抵抗
Ａｔｒ 増幅トランジスタ
ＦＤ 電荷蓄積部（フローティングデフュージョン）
ＤＬ ダミートランジスタ
Ｌ、Ｌｔ ドライバトランジスタ
ＰＤ 光電変換素子（フォトダイオード）
Ｐｘ、Ｐｙ 画素
Ｒｔｒ リセットトランジスタ
Ｓｔｒ 選択トランジスタ
Ｔｔｒ 転送トランジスタ

Claims (17)

1. 複数の画素を配列してなる画素アレイと、
   該画素アレイの各画素を駆動する駆動回路と、
   外部の電源から供給される外部電源電圧を降圧して、該画素アレイの各画素に供給する画素電源電圧を生成する電源供給回路とを備え、
   該電源供給回路は、該外部電源電圧から画素電源電圧を供給するドライバトランジスタを有し、該ドライバトランジスタが飽和状態で動作する固体撮像装置。
2. 基準信号に基づいて前記外部電源電圧に依存しない一定のバイアスレベルを作成するバイアスレベル生成回路を備え、
   該バイアスレベルを、前記電源供給回路を構成するドライバトランジスタの制御電圧とする請求項１に記載の固体撮像装置。
3. 前記電源供給回路から供給される画素電源電圧がドライバトランジスタの閾値に関わらず一定になるよう、前記バイアスレベル生成回路が、前記ドライバトランジスタのゲート電圧を制御する請求項２に記載の固体撮像装置。
4. 前記バイアスレベル生成回路は、前記電源供給回路を構成するドライバトランジスタと同等の特性を持つダミートランジスタを有し、該ダミートランジスタのソースと接地との間に挿入された抵抗分割回路と、基準電圧と該抵抗分割回路で得られた抵抗分割電圧とを入力とする差動増幅回路とを有し、該差動増幅回路の出力が、該電源供給回路を構成するドライバトランジスタ及び該ダミートランジスタのゲートに接続されている請求項２に記載の固体撮像装置。
5. 前記電源供給回路は、前記ドライバトランジスタとして、前記画素アレイの一辺に沿って配置された複数のドライバトランジスタを有する請求項１に記載の固体撮像装置。
6. 前記電源供給回路を構成するドライバトランジスタは、ＮＭＯＳトランジスタであり、該ドライバトランジスタのバックゲートがソースと共通接続されている請求項１に記載の固体撮像装置。
7. 前記複数のドライバトランジスタは、ディプリーションＮＭＯＳトランジスタである請求項５に記載の固体撮像装置。
8. 前記電源供給回路は、前記ドライバトランジスタとして、単一のトランジスタを有する請求項１に記載の固体撮像装置。
9. 前記単一のドライバトランジスタは、ディプリーションＮＭＯＳトランジスタである請求項７に記載の固体撮像装置。
10. 前記画素アレイにおける各画素列毎に設けられ、該画素列の画素で得られた信号レベルが出力される出力信号線を備え、
    前記画素は、
    入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、
    該信号電荷を蓄積する電荷蓄積部と、
    該信号電荷を該光電変換部から該電荷蓄積部に転送する転送トランジスタと、
    該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
    前記画素電源電圧が供給され、該電荷蓄積部の信号レベルを増幅して出力する増幅トランジスタと、
    該増幅トランジスタと該出力信号線との間に接続され、前記選択信号線により、該増幅トランジスタで増幅された信号レベルを該出力信号線に出力するよう制御される選択トランジスタとを有する請求項１に記載の固体撮像装置。
11. 基準信号に基づいてマイナス電圧を発生する負電圧生成回路を備え、
    前記画素を構成する各トランジスタおよびフォトダイオードは、半導体基板上に形成されたＰウエル領域内に形成されており、
    該負電圧生成回路は、前記電源供給回路で生じる、前記画素電源電圧の外部電源電圧からの降下分が補償されるよう、該フォトダイオードのアノード領域を含む該Ｐ−ウエル領域にマイナス電圧を供給する請求項１０に記載の固体撮像装置。
12. 前記選択トランジスタおよび前記リセットトランジスタは、ディプリーションＮＭＯＳトランジスタである請求項１０に記載の固体撮像装置。
13. 前記画素アレイにおける各画素列毎に設けられ、該画素列の画素で得られた信号レベルが出力される出力信号線を備え、
    前記画素は、
    入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、
    該信号電荷を蓄積する電荷蓄積部と、
    該信号電荷を該光電変換部から該電荷蓄積部に転送する転送トランジスタと、
    該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
    前記電源電圧が供給され、該電荷蓄積部の信号レベルを増幅して該垂直信号線に出力する増幅トランジスタとを有する請求項１に記載の固体撮像装置。
14. 基準信号に基づいてマイナス電圧を発生する負電圧生成回路を備え、
    前記画素を構成する各トランジスタおよびフォトダイオードは、半導体基板上に形成されたＰウエル領域内に形成されており、
    該負電圧生成回路は、前記電源供給回路で生じる、前記画素電源電圧の外部電源電圧からの降下分が補償されるよう、該フォトダイオードのアノード領域を含む該Ｐ−ウエル領域にマイナス電圧を供給する請求項１３に記載の固体撮像装置。
15. 前記リセットトランジスタは、ディプリーションＮＭＯＳトランジスタである請求項１３に記載の固体撮像装置。
16. 前記駆動回路は、前記画素アレイにおける特定の画素行を選択して、選択した画素行の画素を駆動する垂直走査回路を有し、
    前記電源供給回路は、前記画素電源を該垂直駆動回路に供給する請求項１に記載の固体撮像装置。
17. 被写体の撮像を行う撮像部を備えた電子情報機器であって、
    該撮像部は、請求項１ないし請求項１６のいずれかに記載の固体撮像装置である電子情報機器。

Images