JP2006032672A - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法 Download PDF

Info

Publication number
JP2006032672A
JP2006032672A JP2004209681A JP2004209681A JP2006032672A JP 2006032672 A JP2006032672 A JP 2006032672A JP 2004209681 A JP2004209681 A JP 2004209681A JP 2004209681 A JP2004209681 A JP 2004209681A JP 2006032672 A JP2006032672 A JP 2006032672A
Authority
JP
Japan
Prior art keywords
photodiode
region
well
transistor
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004209681A
Other languages
English (en)
Other versions
JP4530747B2 (ja
Inventor
Shigemi Okawa
成実 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004209681A priority Critical patent/JP4530747B2/ja
Priority to US10/992,653 priority patent/US7119387B2/en
Priority to TW093136370A priority patent/TWI249244B/zh
Priority to DE602004028716T priority patent/DE602004028716D1/de
Priority to EP04257446A priority patent/EP1617479B1/en
Priority to CNB2004101045595A priority patent/CN100428485C/zh
Priority to KR1020040110927A priority patent/KR100614072B1/ko
Publication of JP2006032672A publication Critical patent/JP2006032672A/ja
Application granted granted Critical
Publication of JP4530747B2 publication Critical patent/JP4530747B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】カラーピクセルアレイ部が通常のウェル内に形成され、ブラックピクセルアレイ部が二重ウェルの中のウェル内に形成された固体撮像装置において、周辺回路トランジスタの製造プロセスとの整合性を確保しつつ、ピクセルの高感度化を実現しうる固体撮像装置の構造及び製造方法を提供する。
【解決手段】
第１のウェル内に形成されフォトダイオード及び第１の読み出しトランジスタとを有するカラーピクセルと、二重ウェルである第２のウェル内に形成されフォトダイオード及び第２の読み出しトランジスタとを有するブラックピクセルとを有し、第１のウェルが第１の読み出しトランジスタが形成された領域のウェル底部に埋め込み不純物層を有し、第２のウェルがフォトダイオードが形成された領域及び第２の読み出しトランジスタが形成された領域のウェル底部に埋め込み不純物層を有する。
【選択図】 図７

Description

本発明は、ＣＭＯＳをベースにした個体撮像装置及びその製造方法に関する。
半導体を用いた固体撮像装置として、ＣＭＯＳをベースにしたイメージセンサ（ＣＭＯＳイメージセンサ）が知られている。
ＣＭＯＳイメージセンサでは、受光部としてのカラーピクセルの他に、ブラックピクセル（オプティカルブラックとも言う）と呼ばれる遮光された画素部が設けられている。ブラックピクセルは、温度変化等による信号レベルの変動を防止するために、暗状態でのピクセル信号の基準値を生成するために用いられるものである。このため、ブラックピクセルは、周囲（カラーピクセル部や周辺回路）のノイズから分離できるように構成することが望ましい。
従来の固体撮像装置の構造について図２９を用いて説明する。図２９（ａ）は従来の固体撮像装置の構造を示す平面図、図２９（ｂ）は従来の固体撮像装置の構造を示す概略断面図である。
図２９（ａ）に示すように、受光部であるカラーピクセルアレイ部１００の周囲には、ブラックピクセルアレイ部１０２が設けられている。カラーピクセルアレイ部１００を構成する素子（例えばフォトダイオード１０４Ｃ）は、図２９（ｂ）に示すように、シリコン基板１１０内に形成されたＰ型ウェル１１２内に形成されている。一方、ブラックピクセルアレイ部１０２を構成する素子（例えばフォトダイオード１０４Ｂ）は、図２９（ｂ）に示すように、二重ウェル（或いはトリプルウェル）内、すなわちＮ型ウェル１１４によってシリコン基板１１０から分離されたＰ型ウェル１１６内に形成されている。カラーピクセルアレイ部１００は、フォトダイオード形成領域以外の領域を覆うように、遮光層１１８が形成されている。一方、ブラックピクセルアレイ部１０２は、全面が遮光層１１８により覆われている。
図２９（ｂ）に示すようにブラックピクセルアレイ部１０２を二重ウェル内に形成することにより、ブラックピクセルアレイ部１０２は、カラーピクセルアレイ部１００や周辺回路（図示せず）から電気的に完全に分離される。したがって、ブラックピクセルアレイ部１０２をカラーピクセルアレイ部１００や周辺回路のノイズから分離することができ、再生画像の画質を向上することができる。
ブラックピクセルアレイ部を二重ウェル内に形成した固体撮像装置は、例えば特許文献１に記載されている。
特開２００２−３２９８５４号公報
ＣＭＯＳイメージセンサの一例として、フォトダイオードをシリコン基板内部に埋め込んだ埋め込みフォトダイオードを用いた４Ｔｒ型のＣＭＯＳイメージセンサが知られている。
しかしながら、埋め込みフォトダイオードを有するＣＭＯＳイメージセンサのブラックピクセルアレイ部を二重ウェル内に形成した場合、埋め込みＮ型ウェルとフォトダイオードの埋め込みＮ型層とが基板内部において近接する。このため、埋め込みＮ型ウェルとフォトダイオードの埋め込みＮ型層との電気的分離が不十分となり、最悪の場合には互いに電気的に接続され、動作不良を生じる虞がある。
二重ウェル構造は、周辺回路領域、特にアナログ回路のＮ型トランジスタ形成領域にも用いられることが多く、周辺回路トランジスタの製造プロセスとの整合性を確保したうえで、埋め込みＮ型ウェルとフォトダイオードの埋め込みＮ型層との間の電気的分離を考慮する必要がある。
本発明の目的は、カラーピクセルアレイ部が通常のウェル内に形成され、ブラックピクセルアレイ部が二重ウェルの中のウェル内に形成された固体撮像装置において、周辺回路トランジスタの製造プロセスとの整合性を確保しつつ、ピクセルの高感度化を実現しうる固体撮像装置の構造及び製造方法を提供することにある。
本発明の一観点によれば、カラーピクセル領域及びブラックピクセル領域を有する第１導電型の半導体基板と、前記カラーピクセル領域に形成された前記第１導電型の第１のウェルと、前記ブラックピクセル領域に形成された前記第１導電型の第２のウェルと、前記第２のウェルを囲うように形成され、前記第２のウェルを前記半導体基板の他の領域から分離する第２導電型の第３のウェルと、前記カラーピクセル領域の前記第１のウェル内に形成され、第１のフォトダイオードと、前記第１のフォトダイオードにより発生した信号を読み出すための第１の読み出しトランジスタとを有するカラーピクセルと、前記ブラックピクセル領域の前記第２のウェル内に形成され、第２のフォトダイオードと、前記第２のフォトダイオードから出力される信号を読み出すための第２の読み出しトランジスタとを有するブラックピクセルとを有し、前記第１のウェルは、前記第１の読み出しトランジスタが形成された領域のウェル底部に、前記第１導電型の第１の埋め込み不純物層を有し、前記第２のウェルは、前記第２のフォトダイオードが形成された領域及び前記第２の読み出しトランジスタが形成された領域のウェル底部に、前記第１導電型の第２の埋め込み不純物層を有することを特徴とする固体撮像装置が提供される。
また、本発明の他の観点によれば、第１導電型の半導体基板のカラーピクセル領域に形成された前記第１導電型の第１のウェルと、前記半導体基板のブラックピクセル領域に形成された前記第１導電型の第２のウェルと、前記第２のウェルを囲うように形成され、前記第２のウェルを前記半導体基板の他の領域から分離する第２導電型の第３のウェルと、前記第１のウェル内に形成され、第１のフォトダイオードと、前記第１のフォトダイオードにより発生した信号を読み出すための第１の読み出しトランジスタとを有するカラーピクセルと、前記第２のウェル内に形成され、第２のフォトダイオードと、前記第２のフォトダイオードから出力される信号を読み出すための第２の読み出しトランジスタとを有するブラックピクセルとを有する固体撮像装置の製造方法であって、前記第１導電型の不純物を導入し、前記第１の読み出しトランジスタ形成領域の前記第１のウェル底部に第１の埋め込み不純物層を形成し、前記第２のフォトダイオードの形成領域及び前記第２の読み出しトランジスタ形成領域の前記第２のウェル底部に第２の埋め込み不純物層を形成する工程を有することを特徴とする固体撮像装置の製造方法が提供される。
本発明によれば、カラーピクセルアレイ部が通常のウェル内に形成され、ブラックピクセルアレイ部が二重ウェルの中のウェル内に形成された固体撮像装置において、ブラックピクセルのフォトダイオードと二重ウェルの外のウェルとの間に埋め込み不純物拡散領域を設けるので、フォトダイオードと二重ウェルの外のウェルとの間の分離を確実に行うことができる。また、カラーピクセルのフォトダイオード下には埋め込み不純物拡散領域を形成しないため、カラーピクセルのフォトダイオードの空乏層を基板深くに伸ばすことができるので、カラーピクセルのフォトダイオードの感度を犠牲にすることなく、フォトダイオードと二重ウェルの外のウェルとの間を分離することができる。
また、カラーピクセルにおいて、フォトダイオードの埋め込み拡散層の端部とカラーピクセルに形成された埋め込み不純物拡散領域の端部とを十分に離間するので、フォトダイオードの空乏層を基板深くに十分に伸ばすことができる。これにより、フォトダイオードの感度を増加することができる。
また、ピクセルアレイ部に形成する埋め込み不純物拡散領域と、周辺回路部に形成する埋め込み不純物拡散領域とを別々に形成することにより、ピクセルアレイの特性と周辺回路トランジスタの特性とを別々に最適化することができる。
また、ピクセルアレイ部に形成する埋め込み不純物拡散領域を、ランダム方向からのイオン注入により形成するので、不純物の深さ方向分布のウェーハ面内均一性が向上し、製造ばらつきの小さいピクセルを形成することができる。また、周辺回路部に形成する埋め込み不純物拡散領域は、基板法線方向からのイオン注入により形成するので、不純物の注入場所のずれやレジスト端付近の注入深さの変動による素子特性のばらつきを防止することができる。
また、ブラックピクセルのフォトダイオードの埋め込み拡散層の底部に高濃度領域を形成し、又はブラックピクセルのフォトダイオード下に形成する埋め込み不純物拡散領域の濃度を他の領域の濃度よりも低くするので、ブラックピクセルのフォトダイオードのポテンシャルを深くすることができる。これにより、ブラックピクセルのフォトダイオードのポテンシャル深さを、カラーピクセルのフォトダイオードのポテンシャル深さに近づけることができ、カラーピクセルと同程度の飽和電荷量を実現することができる。
また、読み出しトランジスタ領域及びフォトダイオードと素子分離膜との間の領域に、表面から素子分離膜の底部近傍までに達する不純物拡散領域を設けるので、フォトダイオードと素子分離膜との間の分離能力を更に高めることができる。
［第１実施形態］
本発明の第１実施形態による固体撮像装置及びその製造方法について図１乃至図２０を用いて説明する。
図１は本実施形態による固体撮像装置のチップイメージを示す平面図、図２は本実施形態による固体撮像装置のピクセルアレイ部における回路図、図３乃至図６は本実施形態による固体撮像装置の構造を示す平面図、図７は本実施形態による固体撮像装置の構造を示す概略断面図、図８は本実施形態による固体撮像装置におけるフォトダイオード形成領域のポテンシャルの深さ方向の変化を示すグラフ、図９はフォトダイオードの空乏層の延びを示す図、図１０乃至図１７は本実施形態による固体撮像装置の製造方法を示す工程断面図、図１８乃至図２０は本実施形態による固体撮像装置の製造方法を示す平面図である。
はじめに、本実施形態による固体撮像装置の構造について図１乃至図９を用いて説明する。
図１は、本実施形態による固体撮像装置のチップイメージを示す平面図図である。図１に示すように、カラーピクセルアレイ部１０ａの周囲には、ブラックピクセルアレイ部１０ｂが設けられている。本願明細書において、カラーピクセルアレイ部１０ａ及びブラックピクセルアレイ部１０ｂは、一括してピクセルアレイ部１０と呼ぶこともある。ブラックピクセルアレイ部１０ｂの周囲には、Ｉ／Ｏ回路部２、アナログ回路部４、デジタル回路部６が設けられている。本願明細書において、Ｉ／Ｏ回路部２、アナログ回路部４及びデジタル回路部６は、一括して周辺回路部と呼ぶこともある。
ピクセルアレイ部１０は、光電変換手段であるフォトダイオードＰＤと、フォトダイオードで発生した信号電荷を転送するトランスファートランジスタＴＧとをそれぞれ有する複数のピクセルがマトリクス状に配列されており、列方向に隣接するピクセル間で、読み出しトランジスタ部が共通化されたものである。読み出しトランジスタ部は、ソースフォロワトランジスタＳＦ−Ｔｒ、リセットトランジスタＲＳＴ、及びセレクトトランジスタＳｅｌｅｃｔにより構成される。ここで、ソースフォロワトランジスタＳＦ−Ｔｒは、トランスファートランジスタＴＧにより転送される信号電荷を電圧変換して信号を出力するものである。リセットトランジスタＲＳＴは、ソースフォロワトランジスタＳＦ−Ｔｒの入力端子をリセットするものである。セレクトトランジスタＳｅｌｅｃｔは、ソースフォロワトランジスタＳＦ−Ｔｒから出力される信号を読み出すものである。
次に、ピクセルアレイ部の回路構成について、図２を用いて説明する。図２は、ピクセルアレイ部１０として、単位ピクセル２×２個を抜き出して描いたものである。
列方向に隣接する各ピクセルのうち第ｎ行目に位置するピクセルＰｎは、フォトダイオードＰＤ１とトランスファートランジスタＴＧ１とを有している。第ｎ＋１行目に位置するピクセルＰｎ＋１は、フォトダイオードＰＤ２とトランスファートランジスタＴＧ２とを有している。このように、ピクセルＰｎ、Ｐｎ＋１は、フォトダイオードＰＤ及びトランスファートランジスタＴＧを別々に有する一方、両ピクセルで共用する読み出しトランジスタ部（リセットトランジスタＲＳＴ、セレクトトランジスタＳｅｌｅｃｔ、及びソースフォロワトランジスタＳＦ−Ｔｒ）１１を有している。
第ｎ行目に位置するピクセルＰｎにおけるフォトダイオードＰＤ１のカソード端子には、トランスファートランジスタＴＧ１のソース端子が接続されている。フォトダイオードＰＤ１のアノード端子は接地されている。トランスファートランジスタＴＧ１のドレイン端子には、リセットトランジスタＲＳＴのソース端子及びソースフォロワトランジスタＳＦ−Ｔｒのゲート端子が接続されている。トランスファートランジスタＴＧ１のドレイン端子、リセットトランジスタＲＳＴのソース端子及びソースフォロワトランジスタＳＦ−Ｔｒのゲート端子が接続される領域には、フォトダイオードＰＤ１から移送された電荷を蓄積するフローティングディフュージョンＦＤ１が存在する。ソースフォロワトランジスタＳＦ−Ｔｒのソース端子には、セレクトトランジスタＳｅｌｅｃｔのドレイン端子が接続されている。
第ｎ＋１行目に位置するピクセルＰｎ＋１におけるフォトダイオードＰＤ２のカソード端子には、トランスファートランジスタＴＧ２のソース端子が接続されている。フォトダイオードＰＤ２のアノード端子は接地されている。トランスファートランジスタＴＧ２のドレイン端子には、リセットトランジスタＲＳＴのソース端子及びソースフォロワトランジスタＳＦ−Ｔｒのゲート端子が接続されている。トランスファートランジスタＴＧ２のドレイン端子、リセットトランジスタＲＳＴのソース端子及びソースフォロワトランジスタＳＦ−Ｔｒのゲート端子が接続される領域には、フォトダイオードＰＤ２から移送された電荷を蓄積するフローティングディフュージョンＦＤ２が存在する。なお、フローティングディフュージョンＦＤ２は、フローティングディフュージョンＦＤ１に配線により接続されている。
行方向に隣接する各ピクセルには、リセットトランジスタＲＳＴのゲート端子を共通接続するリセット（ＲＳＴ）線が接続されている。また、行方向に隣接する各ピクセルには、第ｎ行目に位置するピクセルＰｎのトランスファートランジスタＴＧ１のゲート端子を共通接続するトランスファーゲート（ＴＧ）線（ＴＧ１線）が接続されている。また、行方向に隣接する各ピクセルには、第ｎ＋１行目に位置するピクセルＰｎ＋１のトランスファートランジスタＴＧ２のゲート端子を共通接続するＴＧ線（ＴＧ２線）が接続されている。
また、列方向に隣接する各ピクセルには、セレクトトランジスタＳｅｌｅｃｔのソース端子を共通接続する信号読み出し線が接続されている。また、列方向に隣接する各ピクセルには、リセットトランジスタＲＳＴのドレイン端子及び共通化されたソースフォロワトランジスタＳＦ−Ｔｒのドレイン端子を共通接続するリセット電圧（ＶＲ）線が接続されている。
ＲＳＴ線、Ｓｅｌｅｃｔ線、ＴＧ１線、及びＴＧ２線は、それぞれ行選択回路１２に接続されている。信号読み出し線は、信号読み出し／ノイズキャンセル回路１４に接続されている。信号読み出し／ノイズキャンセル回路１４には、列毎に設けられた増幅器及びＡＤコンバータを有するＡＭＰ／ＡＤＣ部１６が接続されている。ＶＲ線は、ほぼ電源電圧である電源又は電源電圧をチップ内部で降圧した電源に接続されている。なお、行選択回路１２、信号読み出し／ノイズキャンセル回路１４及びＡＭＰ／ＡＤＣ部１６は、周辺回路部８により構成される。
次に、ピクセルアレイ部における各素子のレイアウトについて、図３乃至図６を用いて説明する。
図３は本実施形態による固体撮像装置のピクセルアレイ部における活性領域及びゲート配線のレイアウトを示す平面図、図４は本実施形態による固体撮像装置のピクセルアレイ部における第１金属配線層のレイアウトを示す平面図、図５は本実施形態による固体撮像装置のピクセルアレイ部における第２金属配線層のレイアウトを示す平面図、図６は本実施形態による固体撮像装置のピクセルアレイ部における第３金属配線層のレイアウトを示す平面図である。
なお、図３乃至図６では、ピクセルアレイ部１０においてマトリクス状に配置された複数のピクセルのうち、第ｍ列において列方向に隣接し、読み出しトランジスタ部１１が共通化された第ｎ行目及び第ｎ＋１行目のピクセルＰｎ、Ｐｎ＋１を示している。実際のピクセルアレイ部１０では、読み出しトランジスタ部１１が共通化された列方向に隣接するピクセルＰｎ、Ｐｎ＋１の組が、行方向に１ピクセルピッチで配置され、列方向に２ピクセルピッチで配置されている。
図３に示すように、シリコン基板１８上には、素子分離膜２０により画定された活性領域２２ａ〜２２ｆが設けられている。ピクセルＰｎ、Ｐｎ＋１における活性領域２２は、以下に述べるＰＤ１／ＴＧ１／ＦＤ１領域２２ａと、ＰＤ２／ＴＧ２／ＦＤ２領域２２ｂと、読み出しトランジスタ領域２２ｅとを有している。
第ｎ行目のピクセルＰｎには、列方向に長い矩形の広い領域と、矩形の広い領域に連なり矩形の広い領域の列方向に平行な一辺から突出した突出領域とを有するＰＤ１／ＴＧ１／ＦＤ１領域２２ａが設けられている。ＰＤ１／ＴＧ１／ＦＤ１領域２２ａには、フォトダイオードＰＤ１、トランスファートランジスタＴＧ１及びフローティングディフュージョンＦＤ１が形成される。ＰＤ１／ＴＧ１／ＦＤ１領域２２ａの突出領域の端部には、コンタクト部２５ｃが設けられている。コンタクト部２５ｃには、フローティングディフュージョンＦＤ１とフローティングディフュージョンＦＤ２とを互いに電気的に接続するための後述するＦＤ−ＳＦ接続線３６ｃ（図５参照）が、コンタクトプラグ３０ｈ、引き出し配線３２ｈ（図４参照）、及びコンタクトプラグ３４ｅ（図５参照）を介して電気的に接続される。
第ｎ＋１行目のピクセルＰｎ＋１には、列方向に長い矩形の広い領域と、矩形の広い領域に連なり矩形の広い領域の列方向に平行な一辺から突出した突出領域とを有するＰＤ２／ＴＧ２／ＦＤ２領域２２ｂが設けられている。ＰＤ２／ＴＧ２／ＦＤ２領域２２ｂには、フォトダイオードＰＤ２、トランスファートランジスタＴＧ２及びフローティングディフュージョンＦＤ２が形成される。ＰＤ２／ＴＧ２／ＦＤ２領域２２ｂの突出領域の端部には、コンタクト部２５ｄが設けられている。コンタクト部２５ｄには、フローティングディフュージョンＦＤ１とフローティングディフュージョンＦＤ２とを互いに電気的に接続するための後述のＦＤ−ＳＦ接続線３６ｃ（図５参照）が、コンタクトプラグ３０ｊ、引き出し配線３２ｊ（図４参照）、及びコンタクトプラグ３４ｆ（図５参照）を介して電気的に接続される。
ＰＤ１／ＴＧ１／ＦＤ１領域２２ａとＰＤ２／ＴＧ２／ＦＤ２領域２２ｂとは、互いにほぼ同じ形状になっている。そして、ピクセルＰｎにおけるＰＤ１／ＴＧ１／ＦＤ１領域２２ａの位置とピクセルＰｎ＋１におけるＰＤ２／ＴＧ２／ＦＤ２領域２２ｂの位置とは、互いにほぼ同じになっている。すなわち、ＰＤ１／ＴＧ１／ＦＤ１領域２２ａとＰＤ２／ＴＧ２／ＦＤ２領域２２ｂとは、互いにほぼ１ピクセルピッチで列方向に離間している。
第ｎ行目のピクセルＰｎには、共通化された読み出しトランジスタ部１１のうちリセットトランジスタＲＳＴが形成されるＲＳＴ領域２２ｄが設けられている。ＲＳＴ領域２２ｄは、ＰＤ１／ＴＧ１／ＦＤ１領域２２ａに対してピクセルＰｎの列方向に平行な一辺側に設けられている。ＲＳＴ領域２２ｄの形状は、列方向に長い矩形になっている。
第ｎ＋１行目のピクセルＰｎ＋１には、共通化された読み出しトランジスタ部１１のうちセレクトトランジスタＳｅｌｅｃｔ及びソースフォロワトランジスタＳＦ−Ｔｒが形成されるＳｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃが設けられている。Ｓｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃは、ＰＤ２／ＴＧ２／ＦＤ２領域２２ｂに対してピクセルＰｎ＋１の列方向に平行な一辺側に設けられている。Ｓｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃの形状は、列方向に長い矩形になっている。
Ｓｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃとＲＳＴ領域２２ｄとは、ＰＤ１／ＴＧ１／ＦＤ１領域２２ａ及びＰＤ２／ＴＧ２／ＦＤ２領域２２ｂに対して、ともに行方向の同じ側に設けられている。
ここで、ピクセルＰｎに隣接する第ｎ−１行目のピクセルＰｎ−１（図示せず）には、ピクセルＰｎ＋１と同様の活性領域が設けられている。また、ピクセルＰｎ＋１に隣接する第ｎ＋２行目のピクセルＰｎ＋２（図示せず）には、ピクセルＰｎと同様の活性領域が設けられている。そして、ピクセルＰｎのＲＳＴ領域２２ｄは、列方向に細長い活性領域２２ｆを介して、ピクセルＰｎ−１のＳｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃと一体的に連なっている。また、ピクセルＰｎ＋１のＳｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃは、列方向に細長い活性領域２２ｆを介して、ピクセルＰｎ＋２のＲＳＴ領域２２ｄと一体的に連なっている。こうして、ピクセルＰｎ−１とＰｎとにわたって、Ｓｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃとＲＳＴ領域２２ｄとが一体的に連なった一続きの活性領域である読み出しトランジスタ領域２２ｅが設けられている。同様に、ピクセルＰｎ＋１とＰｎ＋２とにわたって、Ｓｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃとＲＳＴ領域２２ｄとが一体的に連なった一続きの活性領域である読み出しトランジスタ領域２２ｅが設けられている。
第ｎ行目のピクセルＰｎにおけるＰＤ１／ＴＧ１／ＦＤ１領域２２ａの矩形の広い領域には、フォトダイオードＰＤ１が形成されている。ＰＤ１／ＴＧ１／ＦＤ１領域２２ａの紙面下側のフォトダイオードＰＤ１端部近傍では、ＰＤ１／ＴＧ１／ＦＤ１領域２２ａ上に、ＰＤ１／ＴＧ１／ＦＤ１領域２２ａを行方向に跨ぐようにトランスファートランジスタＴＧ１のゲート電極２４ＴＧ１が形成されている。ゲート電極２４ＴＧ１のフォトダイオードＰＤ１側の端部下には、フォトダイオードＰＤ１の埋め込みＮ型層２６ＰＤ１の端部が重なっている。また、ゲート電極２４ＴＧ１には、ゲート電極２４ＴＧ１のＲＳＴ領域２２ｄ側の端部から突出したコンタクト部２５ａが設けられている。コンタクト部２５ａには、ＴＧ１線３２ｂ（図４参照）がコンタクトプラグ３０ｂを介して電気的に接続される。
第ｎ＋１行目のピクセルＰｎ＋１におけるＰＤ２／ＴＧ２／ＦＤ２領域２２ｂの矩形の広い領域には、フォトダイオードＰＤ２が形成されている。ＰＤ２／ＴＧ２／ＦＤ２領域２２ｂの紙面下側のフォトダイオードＰＤ２端部近傍では、ＰＤ２／ＴＧ２／ＦＤ２領域２２ｂ上に、ＰＤ２／ＴＧ２／ＦＤ２領域２２ｂを行方向に跨ぐようにトランスファートランジスタＴＧ２のゲート電極２４ＴＧ２が形成されている。ゲート電極２４ＴＧ２のフォトダイオードＰＤ２側の端部下には、フォトダイオードＰＤ２の埋め込みＮ型層２６ＰＤ２の端部が重なっている。また、ゲート電極２４ＴＧ２には、ゲート電極２４ＴＧ２のＳｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃ側の端部から突出したコンタクト部２５ｂが設けられている。コンタクト部２５ｂには、ＴＧ２線３２ｄ（図４参照）がコンタクトプラグ３０ｄを介して電気的に接続される。
フォトダイオードＰＤ１とフォトダイオードＰＤ２とは、互いにほぼ同じ形状を有している。ゲート電極２４ＴＧ１とゲート電極２４ＴＧ２とは、コンタクト部２５ａ、２５ｂの形状も含めて、互いにほぼ同じ形状を有している。さらに、フォトダイオードＰＤ１に対するゲート電極２４ＴＧ１の位置関係と、フォトダイオードＰＤ２に対するゲート電極２４ＴＧ２の位置関係とは、互いにほぼ同じになっている。すなわち、フォトダイオードＰＤ１とフォトダイオードＰＤ２とは、互いにほぼ１ピクセルピッチで列方向に離間し、ゲート電極２４ＴＧ１とゲート電極２４ＴＧ２とは、互いにほぼ１ピクセルピッチで列方向に離間している。そして、フォトダイオードＰＤ１の埋め込みＮ型層２６ＰＤ１とゲート電極２４ＴＧ１との重なりと、フォトダイオードＰＤ２の埋め込みＮ型層２６ＰＤ２とゲート電極２４ＴＧ２との重なりとは、互いにほぼ同じようになっている。すなわち、ゲート電極２４ＴＧ１の端部の直下に存在する埋め込みＮ型層２６ＰＤ１の部分の面積と、ゲート電極２４ＴＧ２の端部の直下に存在する埋め込みＮ型層２６ＰＤ２の部分の面積とが互いにほぼ同じになっている。
第ｎ行目のピクセルＰｎにおけるＲＳＴ領域２２ｄ上には、リセットトランジスタＲＳＴのゲート電極２４ＲＳＴが行方向にＲＳＴ領域２２ｄを跨ぐように形成されている。
第ｎ＋１行目のピクセルＰｎ＋１におけるＳｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃ上には、セレクトトランジスタＳｅｌｅｃｔのゲート電極２４Ｓｅｌｅｃｔ、ソースフォロワトランジスタＳＦ−Ｔｒのゲート電極２４ＳＦ−Ｔｒがそれぞれ行方向にＳｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃを跨ぐように形成されている。ゲート電極２４Ｓｅｌｅｃｔ、ゲート電極２４ＳＦ−Ｔｒは、第ｎ＋１行目から第ｎ＋２行目に向かってこの順に配置されている。
ここで、前述のように、ピクセルＰｎにおけるＲＳＴ領域２２ｄは、列方向に細長い活性領域２２ｆを介して、ピクセルＰｎに隣接する第ｎ−１行目のピクセルＰｎ−１のＳｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃと一体的に連なっている。これにより、ピクセルＰｎにおけるリセットトランジスタＲＳＴのドレイン領域と、ピクセルＰｎ−１におけるソースフォロワトランジスタＳＦ−Ｔｒのドレイン領域とが活性領域２２ｆを介して一続きになっている。すなわち、ピクセルＰｎにおけるリセットトランジスタＲＳＴのドレイン領域と、ピクセルＰｎ−１におけるソースフォロワトランジスタＳＦ−Ｔｒのドレイン領域とが共通の不純物拡散領域により構成されている。また、ピクセルＰｎ＋１におけるＳｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃは、列方向に細長い活性領域２２ｆを介して、ピクセルＰｎ＋１に隣接する第ｎ＋２行目のピクセルＰｎ＋２のＲＳＴ領域２２ｄと一体的に連なっている。これにより、ピクセルＰｎ＋１におけるソースフォロワトランジスタＳＦ−Ｔｒのドレイン領域と、ピクセルＰｎ＋２におけるリセットトランジスタＲＳＴのドレイン領域とが活性領域２２ｆを介して一続きになっている。すなわち、ピクセルＰｎ＋１におけるソースフォロワトランジスタＳＦ−Ｔｒのドレイン領域と、ピクセルＰｎ＋２におけるリセットトランジスタＲＳＴのドレイン領域とが共通の不純物拡散領域により構成されている。
こうして、第ｍ列目において列方向に隣接するピクセルＰｎ、Ｐｎ＋１について、共通化された読み出しトランスタ部（セレクトトランジスタＳｅｌｅｃｔ、ソースフォロワトランジスタＳＦ−Ｔｒ、及びリセットトランジスタＲＳＴ）が、第ｍ列目のフォトダイオードＰＤ１、ＰＤ２と第ｍ＋１列目のフォトダイオードＰＤ１、ＰＤ２との間の領域に形成されている。
ＰＤ１／ＴＧ１／ＦＤ１領域２２ａのうち、ゲート電極２４ＴＧ１とコンタクト部２５ｃとの間の部分には、フローティングディフュージョンＦＤ１が形成されている。ＰＤ２／ＴＧ２／ＦＤ２領域２２ｂのうち、ゲート電極２４ＴＧ２とコンタクト部２５ｄとの間の部分には、フローティングディフュージョンＦＤ２が形成されている。このように、フローティングディフュージョンＦＤ１とフローティングディフュージョンＦＤ２とは、互いにほぼ同じ形状の活性領域に形成されている。また、ピクセルＰｎにおけるフローティングディフュージョンＦＤ１の位置とピクセルＰｎ＋１におけるフローティングディフュージョンＦＤ２の位置とは、互いにほぼ同じになっている。すなわち、フローティングディフュージョンＦＤ１とフローティングディフュージョンＦＤ２とは、互いにほぼ１ピクセルピッチで列方向に離間している。
図４に示すように、第１金属配線層３２は、コンタクトプラグ３０ａを介してゲート電極２４Ｓｅｌｅｃｔに電気的に接続されたＳｅｌｅｃｔ線３２ａと、コンタクトプラグ３０ｂを介してゲート電極２４ＴＧ１に電気的に接続されたＴＧ１線３２ｂと、コンタクトプラグ３０ｃを介してゲート電極２４ＲＳＴに電気的に接続されたＲＳＴ線３２ｃと、コンタクトプラグ３０ｄを介してゲート電極２４ＴＧ２に電気的に接続されたＴＧ２線３２ｄとを有している。また、第１金属配線層３２は、コンタクトプラグ３０ｅを介してセレクトトランジスタＳｅｌｅｃｔのソース領域に電気的に接続された引き出し配線３２ｅと、コンタクトプラグ３０ｆを介してゲート電極２４ＳＦ−Ｔｒに電気的に接続された引き出し配線３２ｆと、コンタクトプラグ３０ｈを介してフローティングディフュージョンＦＤ１に電気的に接続された引き出し配線３２ｈと、コンタクトプラグ３０ｉを介してリセットトランジスタＲＳＴのドレイン領域に電気的に接続された引き出し配線３２ｉと、コンタクトプラグ３０ｊを介してフローティングディフュージョンＦＤ２に電気的に接続された引き出し配線３２ｊと、コンタクトプラグ３０ｋを介してリセットトランジスタＲＳＴのソース領域に電気的に接続された引き出し配線３２ｋとを有している。
Ｓｅｌｅｃｔ線３２ａは、フォトダイオードＰＤ２を避けるように蛇行して行方向に延在している。すなわち、フォトダイオードＰＤ２の行方向に平行な縁部の一方の近傍では、Ｓｅｌｅｃｔ線３２ａは、フォトダイオードＰＤ２の縁部から所定の間隔を空けて、フォトダイオードＰＤ２の縁部に沿って延在している。フォトダイオードＰＤ２の角部の近傍では、Ｓｅｌｅｃｔ線３２ａは、フォトダイオードＰＤ２の角部と僅かに重なるように、行方向に対して斜めに延在している。
ＲＳＴ線３２ｃは、フォトダイオードＰＤ１を避けるように蛇行して行方向に延在している。すなわち、フォトダイオードＰＤ１の行方向に平行な縁部の一方の近傍では、ＲＳＴ線３２ｃは、フォトダイオードＰＤ１の縁部から所定の間隔を空けて、フォトダイオードＰＤ１の縁部に沿って延在している。フォトダイオードＰＤ１の角部の近傍では、ＲＳＴ線３２ｃは、フォトダイオードＰＤ１の角部と僅かに重なるように、行方向に対して斜めに延在している。ＲＳＴ線３２ｃのパターン形状は、Ｓｅｌｅｃｔ線３２ａのパターン形状とほぼ同じになっている。
ゲート電極２４ＴＧ１に電気的に接続するＴＧ１線３２ｂは、フォトダイオードＰＤ１のゲート電極２４ＴＧ１側の端部と重なりながら行方向に延在している。ＴＧ１線３２ｂのうちフォトダイオードＰＤ１端部近傍の部分には、紙面下側に幅広となった幅広部３３ｂとなっている。
同様に、ゲート電極２４ＴＧ２に電気的に接続するＴＧ２線３２ｄは、フォトダイオードＰＤ２のゲート電極２４ＴＧ２側の端部と重なりながら行方向に延在している。ＴＧ２線３２ｄのうちフォトダイオードＰＤ２端部近傍の部分は、紙面下側に幅広となった幅広部３３ｄとなっている。ＴＧ２線３２ｄのパターン形状は、ＴＧ１線３２ｂのパターン形状とほぼ同じになっている。ＴＧ２線３２ｄのフォトダイオードＰＤ２端部との重なりは、ＴＧ１線３２ｂのフォトダイオードＰＤ１端部との重なりとほぼ同じようになっている。
ＴＧ１線３２ｂをゲート電極２４ＴＧ１に電気的に接続するコンタクトプラグ３０ｂは、ゲート電極２４ＴＧ１のＲＳＴ領域２２ｄ側の端部から突出したゲート電極２４ＴＧ１のコンタクト部２５ａに接続されている。このように、コンタクトプラグ３０ｂが接続するゲート電極２４ＴＧ１のコンタクト部２５ａは、列方向に隣接するフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の領域には形成されていない。
ＴＧ２線３２ｄをゲート電極２４ＴＧ２に電気的に接続するコンタクトプラグ３０ｄは、ゲート電極２４ＴＧ２のＳｅｌｅｃｔ／ＳＦ−Ｔｒ領域２２ｃ側の端部から突出したゲート電極２４ＴＧ２のコンタクト部２５ｂに接続されている。このように、コンタクトプラグ３０ｄが接続するゲート電極２４ＴＧ２のコンタクト部２５ｂは、列方向に隣接するフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の領域には形成されていない。
引き出し配線３２ｈをフローティングディフュージョンＦＤ１に電気的に接続するコンタクトプラグ３０ｈは、ＰＤ１／ＴＧ１／ＦＤ１領域２２ａの突出領域に設けられたコンタクト部２５ｃに接続されている。このフローティングディフュージョンＦＤ１のコンタクト部２５ｃは、列方向に隣接するフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の領域には形成されていない。
引き出し配線３２ｊをフローティングディフュージョンＦＤ２に電気的に接続するコンタクトプラグ３０ｊは、ＰＤ２／ＴＧ２／ＦＤ２領域２２ｂの突出領域に設けられたコンタクト部２５ｄに接続されている。このフローティングディフュージョンＦＤ２のコンタクト部２５ｄは、列方向に隣接するフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の領域には形成されていない。
第１金属配線層３２では、ＲＳＴ線３２ｃとＳｅｌｅｃｔ線３２ａとが互いにほぼ同じパターン形状を有し、ＴＧ１線３２ｂとＴＧ２線３２ｄとが互いにほぼ同じパターン形状を有するのに加えて、引き出し配線も次のように互いにほぼ同じパターン形状を有している。すなわち、引き出し配線３２ｉと引き出し配線３２ｅとは、互いほぼ同じパターン形状を有している。引き出し配線３２ｋと引き出し配線３２ｆとは、互いほぼ同じパターン形状を有している。引き出し配線３２ｈと引き出し配線３３ｊとは、互いほぼ同じパターン形状を有している。こうして、第１金属配線層３２では、ピクセルＰｎにおける配線層（ＲＳＴ線３２ｃ、ＴＧ１線３２ｂ、引き出し配線３２ｉ、３２ｋ、３２ｈ）と、ピクセルＰｎ＋１における配線層（Ｓｅｌｅｃｔ線３２ａ、ＴＧ２線３２ｄ、引き出し配線３２ｅ、３２ｆ、３２ｊ）とが互いほぼ同じパターン形状を有している。
図５に示すように、第２金属配線層３６は、コンタクトプラグ３４ａを介してセレクトトランジスタＳｅｌｅｃｔのソース領域に電気的に接続された信号読み出し線３６ａと、ソースフォロワトランジスタＳＦ−Ｔｒのゲート電極２４ＳＦ−Ｔｒ、フローティングディフュージョンＦＤ１、フローティングディフュージョンＦＤ２、及びリセットトランジスタＲＳＴのソース領域にそれぞれコンタクトプラグ３４ｄ、３４ｅ、３４ｆ、３４ｌを介して電気的に接続されたＦＤ−ＳＦ接続線３６ｃとを有している。また、第２金属配線層３６は、リセットトランジスタＲＳＴのドレイン領域にコンタクトプラグ３４ｈを介して電気的に接続された引き出し配線３６ｈを有している。さらに、第２金属配線層３６は、ゲート電極２４ＴＧ１、２４ＴＧ２上にそれぞれ形成され、後述するように、それぞれコンタクトプラグ７４ｃ、７４ｄを介してＶＲ線７６（図６参照）に電気的に接続されるＶＲ線３６ｉ、３６ｊを有している。
信号読み出し線３６ａ及びＦＤ−ＳＦ接続線３６ｃは、それぞれ列方向に延在している。引き出し配線３６ｈは、ＦＤ−ＳＦ接続線３６ｃに対して列方向に並ぶように設けられている。
信号読み出し線３６ａは、コンタクトプラグ３０ｅ、第１金属配線層３２の引き出し配線３２ｅ及びコンタクトプラグ３４ａを介してセレクトトランジスタＳｅｌｅｃｔのソース領域に電気的に接続されている。
ＦＤ−ＳＦ接続線３６ｃは、コンタクトプラグ３０ｆ、第１金属配線層３２の引き出し配線３２ｆ及びコンタクトプラグ３４ｄを介してソースフォロワトランジスタＳＦ−Ｔｒのゲート電極２４ＳＦ−Ｔｒに電気的に接続されている。また、ＦＤ−ＳＦ接続線３６ｃは、コンタクトプラグ３０ｈ、第１金属配線層３２の引き出し配線３２ｈ及びコンタクトプラグ３４ｅを介してフローティングディフュージョンＦＤ１に電気的に接続されている。また、ＦＤ−ＳＦ接続線３６ｃは、コンタクトプラグ３０ｊ、第１金属配線層３２の引き出し配線３２ｊ及びコンタクトプラグ３４ｆを介してフローティングディフュージョンＦＤ２に電気的に接続されている。さらに、ＦＤ−ＳＦ接続線３６ｃは、コンタクトプラグ３０ｋ、第１金属配線層３２の引き出し配線３２ｋ及びコンタクトプラグ３４ｌを介してリセットトランジスタＲＳＴのソース領域に電気的に接続されている。こうして、ＦＤ−ＳＦ接続線３６ｃ及び引き出し配線３２ｆ、３２ｈ、３２ｊ、３２ｋにより、フローティングディフュージョンＦＤ１、フローティングディフュージョンＦＤ２、ソースフォロワトランジスタＳＦ−Ｔｒのゲート電極２４ＳＦ−Ｔｒ、及びリセットトランジスタＲＳＴのソース領域が互いに電気的に接続されている。
ＶＲ線３６ｉは、ゲート電極２４ＴＧ１上に、ＴＧ１線３２ｂに対して紙面下側に形成されている。ＶＲ線３６ｉのパターン形状は、ＴＧ１線３２ｂに沿って行方向に長い矩形部分と、その矩形部分から紙面下側に突出した矩形部分とを有するＴ字状になっている。ＶＲ線３６ｉのＴＧ１線３２ｂ側の端部下には、ＴＧ１線３２ｂの幅広部３３ｂの端部が位置している。
ＶＲ線３６ｊは、ゲート電極２４ＴＧ２上に、ＴＧ２線３２ｄに対して紙面下側に形成されている。ＶＲ線３６ｊのパターン形状は、ＶＲ線３６ｊのパターン形状とほぼ同じになっており、ＴＧ２線３２ｄに沿って行方向に長い矩形部分と、その矩形部分から紙面下側に突出した矩形部分とを有するＴ字状になっている。ＶＲ線３６ｊのＴＧ２線３２ｄ側の端部下には、ＴＧ２線３２ｄの幅広部３３ｄの端部が位置している。
図６に示すように、第３金属配線層７６は、リセットトランジスタＲＳＴのドレイン領域にコンタクトプラグ７４ｂを介して電気的に接続され、第２金属配線層３６のＶＲ線３６ｉ、３６ｊにそれぞれコンタクトプラグ７４ｃ、７４ｄを介して電気的に接続されたＶＲ線を構成している。
ＶＲ線７６は、行方向及び列方向の両方向に延在し、遮光膜としても機能している。ここで、ＶＲ線７６が形成されていない開口部８０に、フォトダイオードＰＤ１、ＰＤ２が位置している。行方向及び列方向に延在するＶＲ線７６が交差する領域には、矩形状の金属層８６がＶＲ線７６と一体的に形成されている。これにより、各ピクセルにおけるフォトダイオードＰＤ１、ＰＤ２が位置する開口部８０は、８角形に成形されている。
ＶＲ線７６は、コンタクトプラグ３０ｉ、第１金属配線層３２の引き出し配線３２ｉ、コンタクトプラグ３４ｈ、第２金属配線層３６の引き出し配線３６ｈ、及びコンタクトプラグ７４ｂを介してリセットトランジスタＲＳＴのドレイン領域に電気的に接続されている。
また、ＶＲ線７６は、ゲート電極２４ＴＧ１上に形成された第２金属配線層３６のＶＲ線３６ｉにコンタクトプラグ７４ｃを介して電気的に接続され、また、ゲート電極２４ＴＧ２上に形成された第２金属配線層３６のＶＲ線３６ｊにコンタクトプラグ７４ｄを介して電気的に接続されている。なお、ＶＲ線７６に電気的に接続された第２金属配線３６のＶＲ線３６ｉは、ゲート電極２４ＴＧ１の上方のＳｅｌｅｃｔ線３２ａとＴＧ１線３２ｂとの間隙を覆ってゲート電極２４ＴＧ１を遮光するためのものである。また、ＶＲ線７６に電気的に接続された第２金属配線３６のＶＲ線３６ｊは、ゲート電極２４ＴＧ２の上方のＲＳＴ線３２ｃとＴＧ２線３２ｄとの間隙を覆ってゲート電極２４ＴＧ２を遮光するためのものである。
なお、図６に示す第３金属配線層の平面構造は、カラーピクセルアレイ部１０ａのものであり、ブラックピクセルアレイ部１０ｂでは遮光膜を兼ねるＶＲ線７６がアレイ部の全面を覆う。
次に、ピクセルアレイ部１０における断面構造について、図７を用いて説明する。図７（ａ）はカラーピクセルアレイ部１０ａにおける概略断面図であり、図７（ｂ）はブラックピクセルアレイ部１０ｂにおける概略断面図である。なお、各断面図は、図３におけるＡ−Ａ′線断面、Ｂ−Ｂ′線断面、及びＣ−Ｃ′線断面を並べて示したものである。また、以下の説明では、ＰＤ２／ＴＧ２／ＦＤ２領域２２ｂについての説明を省略するが、ＰＤ２／ＴＧ２／ＦＤ２領域２２ｂはＰＤ１／ＴＧ１／ＦＤ１領域２２ａと同様である。
シリコン基板１８上には、素子領域を画定する素子分離膜２０が形成されている。図７において、各素子領域は、図面左側より、ＰＤ１／ＴＧ１／ＦＤ１領域２２ａ、読み出しトランジスタ領域２２ｅ、ウェルコンタクト領域２２ｗである。
図７（ａ）に示すカラーピクセルアレイ部１０ａは、Ｐ型のシリコン基板１８内に形成されたＰ型ウェル中に形成されている。
読み出しトランジスタ領域２２ｅ及びウェルコンタクト領域２２ｗには、埋め込みＰ型層４８と閾値電圧制御用のＰ型層５２とを有するＰ型ウェルが形成されており、このＰ型ウェル内に、リセットトランジスタＲＳＴ、ソースフォロワトランジスタＳＦ−ＴＲ、セレクトトランジスタＳｅｌｅｃｔが形成されている。
ＰＤ１／ＴＧ１／ＦＤ１領域２２ａには、埋め込みＰ型層４８とＰ型層５０とを有するＰ型ウェルが形成された領域と、Ｐ型層５０のみにより構成されるＰ型ウェルが形成された領域とが存在する。埋め込みＰ型層４８とＰ型層５０とが形成された領域は、フローティングディフュージョンＦＤ形成領域の素子分離膜２０に接する部分である。その他の領域、すなわちフォトダイオードＰＤ形成領域、トランスファートランジスタＴＧ形成領域、及びフローティングディフュージョンＦＤの素子分離膜２０から離間した領域には、埋め込みＰ型層４８は形成されておらず、Ｐ型層５０のみが形成されている。
Ｐ型層５０内には、フォトダイオードＰＤ及びトランスファートランジスタＴＧが形成されている。フォトダイオードＰＤ形成領域には、Ｐ型ウェルを打ち消すように、フォトダイオードＰＤ用の埋め込みＮ型層２６ＰＤが埋め込まれている。Ｎ型層２６ＰＤ上のシリコン基板１８表面には、Ｐ＋型シールド層５８が形成されている。
一方、図７（ｂ）に示すブラックピクセルアレイ部１０ｂは、Ｎ型ウェル４４及び埋め込みＮ型層４６により構成されるＮ型ウェルによってＰ型のシリコン基板１８から分離されたＰ型ウェル内に形成されている。
読み出しトランジスタ領域２２ｅ及びウェルコンタクト領域２２ｗには、埋め込みＰ型層４８とＰ型層５２とにより構成されるＰ型ウェルが形成されており、このＰ型ウェル内に、リセットトランジスタＲＳＴ、ソースフォロワトランジスタＳＦ−ＴＲ、セレクトトランジスタＳｅｌｅｃｔが形成されている。
ＰＤ１／ＴＧ１／ＦＤ１領域２２ａには、埋め込みＰ型層４８とＰ型層５０とにより構成されるＰ型ウェルが形成されており、このＰ型ウェル内に、フォトダイオードＰＤ、トランスファートランジスタＴＧ及びフローティングディフュージョンＦＤが形成されている。フォトダイオードＰＤ形成領域には、Ｐ型ウェルを打ち消すように、フォトダイオードＰＤ用の埋め込みＮ型層２６ＰＤが埋め込まれている。Ｎ型層２６ＰＤ上のシリコン基板１０表面には、Ｐ＋型シールド層５８が形成されている。
このように、本実施形態による固体撮像装置では、カラーピクセルアレイ部１０ａが通常のＰ型ウェル内に形成され、ブラックピクセルアレイ部１０ｂが二重ウェルの中のＰ型ウェル中に形成されている。そして、Ｐ型ウェルを構成する埋め込みＰ型層４８に着目すると、埋め込みＰ型層４８は、カラーピクセルアレイ部１０ａではフォトダイオードＰＤ形成領域及びトランスファートランジスタＴＧ形成領域を除く領域に形成されているが、ブラックピクセルアレイ部１０ｂではフォトダイオードＰＤ形成領域及びトランスファートランジスタＴＧ形成領域を含めた全体に形成されている。
カラーピクセルアレイ部１０ａでは、埋め込みＮ型層２６ＰＤとシリコン基板１０との間に形成される空乏層の幅を広くして光吸収率を増加するために、埋め込みＮ型層２６ＰＤ下層のシリコン基板１８の不純物濃度は薄くすることが望ましい。このため、埋め込みＰ型層４８は、フォトダイオードＰＤ形成領域には延在しないようにしている。
しかしながら、ブラックピクセルアレイ部１０ｂにおいても同様の構成とすると、埋め込みＮ型層２６ＰＤのすぐ下には埋め込みＮ型ウェル４６が存在することとなり、埋め込みＮ型層２６ＰＤと埋め込みＮ型ウェル４６との間のＰ型不純物濃度が低下する。このため、埋め込みＮ型層２６ＰＤと埋め込みＮ型ウェル４６との電気的分離が不十分となり、最悪の場合には互いに電気的に接続され、動作不良を生じる虞がある。このような不具合を防止するため、本実施形態による固体撮像装置では、ブラックピクセルアレイ部１０ｂにおいては、フォトダイオードＰＤ形成領域及びトランスファートランジスタＴＧ形成領域を含めた全面に、埋め込みＰ型層４８を形成している。
カラーピクセルアレイ部１０ａにおいて、トランスファートランジスタＴＧの形成領域にも埋め込みＰ型層４８を形成していないのは、埋め込みＰ型層４８を形成する際に用いるフォトレジスト膜の端部がトランスファートランジスタＴＧ近傍に位置すると、トランスファートランジスタＴＧのチャネル部の不純物プロファイルに影響を与える虞があるからである（第２実施形態参照）。
図８は、フォトダイオードＰＤ形成領域におけるポテンシャルの深さ方向の変化を示すグラフである。図中、実線がカラーピクセルの場合を示し、点線がブラックピクセルの場合を示している。
図示するように、ブラックピクセルでは、埋め込みＮ型層２６ＰＤの下層に埋め込みＰ型層４８が形成されている影響により、カラーピクセルと比較してポテンシャル深さが０．３〜０．４Ｖ程度浅くなる。このため、フォトダイオードＰＤに蓄えられる電荷量（飽和電荷量）は、本実施形態のウェル条件の場合、カラーピクセルの〜９０００個に対して、ブラックピクセルでは〜５０００個となる。このカラーフォトダイオードとブラックフォトダイオードとの間の飽和電荷量の差は、埋め込みＰ型層４８が高濃度であるほど大きくなる。
しかしながら、ブラックピクセルの役割は暗状態でのピクセル信号の基準を作ることであり、フォトダイオードＰＤの暗電流による信号が得られれば良い。したがって、ブラックピクセルは、カラーピクセルの２／３〜１／２程度の飽和電荷量を有していれば十分である。
また、ブラックピクセルのフォトダイオードＰＤとカラーピクセルのフォトダイオードＰＤとの間のポテンシャルの差は、基板の深い部分では大きいが、基板表面側ではほとんど差はない。フォトダイオードＰＤのリーク電流は表面付近の欠陥と接合電界（ポテンシャル形状）で決まるため、本実施形態による固体撮像装置におけるブラックピクセルのフォトダイオードＰＤは、カラーピクセルのフォトダイオードＰＤとほとんど同じ暗電流を有していると言える。
したがって、本実施形態による固体撮像装置のように、ブラックピクセルアレイ部１０ｂのフォトダイオードＰＤ形成領域には埋め込みＰ型層４８を設け、カラーピクセルアレイ部１０ａのフォトダイオードＰＤ形成領域には埋め込みＰ型層４８を設けない構造としても、動作上、何ら不都合は生じない。
図９は、フォトダイオードＰＤの空乏層の延びを示す図である。図９（ａ）は埋め込みＰ型層４８の端部を埋め込みＮ型層２６ＰＤの端部から離間した場合、図９（ｂ）は埋め込みＰ型層４８の端部と埋め込みＮ型層２６ＰＤの端部とがほぼ一致している場合である。なお、図９（ａ）及び図９（ｂ）は、図３のＤ−Ｄ′線断面図に相当する。
埋め込みＰ型層４８は深い領域に形成されるＰ型層であるため、フォトダイオードＰＤの埋め込みＮ型層２６ＰＤとの間のスペースが十分でないと、フォトダイオードＰＤの空乏層が深い側に伸びにくくなる（図９（ｂ）参照）。一方、埋め込みＰ型層４８とフォトダイオードＰＤの埋め込みＮ型層２６ＰＤとの間のスペースを十分に確保した場合、フォトダイオードＰＤの空乏層の伸びが埋め込みＰ型層４８により制限されず、空乏層が深くまで伸びる（図９（ａ）参照）。空乏層の伸びが増加することは、光吸収効率を向上することを意味する。したがって、カラーピクセルアレイ部１０ａにおいて、埋め込みＰ型層４８の端部は、埋め込みＮ型層２６ＰＤの端部から離間することが望ましい。埋め込みＰ型層４８の端部と埋め込みＮ型層２６ＰＤの端部との間隔は、マスク上のサイズで０．２〜０．３μｍ程度に設定することが望ましい。
また、埋め込みＰ型層を周辺回路トランジスタ形成領域のＰ型ウェルにも形成する場合、ピクセルアレイ部の埋め込みＰ型層４８と周辺回路トランジスタ形成領域の埋め込みＰ型層（埋め込みＰ型層４０）とは、異なる濃度にすることが望ましい。周辺回路トランジスタ形成領域の埋め込みＰ型層は、ピクセルアレイ部の埋め込みＰ型層４８に求められる濃度に対して、一般に高濃度である。したがって、これら埋め込みＰ型層を同じ濃度で（同時に）形成すると、フォトダイオードＰＤの空乏層の伸びが制限され、十分な光吸収効率が得られないことがある。したがって、ピクセルアレイ部の埋め込みＰ型層４８と周辺回路トランジスタ形成領域の埋め込みＰ型層とは、それぞれに求められる濃度に応じて個別に設定することが望ましい。
ピクセルアレイ部１０における埋め込みＰ型層４８を周辺回路領域に形成する埋め込みＰ型層よりも低濃度にすることにより、フォトダイオードＰＤの空乏層の伸びを更に増加することができる。また、ブラックピクセルのフォトダイオードの下には埋め込みＰ型層４８があるので、カラーピクセルのフォトダイオードとブラックピクセルのフォトダイオードとの間の飽和電荷量の差を小さくすることができる。
一方、読み出しトランジスタ用の閾値電圧制御層としてのＰ型層５２は、基板表面近傍の浅い領域に形成されるものであり、フォトダイオードＰＤに対してスペースを設けずに形成しても、フォトダイオードＰＤの空乏層の伸びに影響することがない。反対に、フォトダイオードＰＤと素子分離膜２０との間に形成してＰ型濃度を増加することで、フォトダイオードＰＤと素子分離膜２０との間の分離を強化できるという効果がある。
すなわち、埋め込みＰ型層４８を形成するマスクパターンとＰ型層５２を形成するためのマスクパターンとを別々にすることにより、フォトダイオードＰＤの空乏層の伸びを増加するとともに、フォトダイオードＰＤと素子分離膜２０との間の分離を強化することができる。
本実施形態による個体撮像装置では、読み出しトランジスタ（リセットトランジスタＲＳＴ、ソースフォロワトランジスタＳＦ−ＴＲ、セレクトトランジスタＳｅｌｅｃｔ）のチャネル幅は、狭チャネル効果の影響が顕著となるような狭チャネルとなっており、周辺回路用Ｎ型トランジスタのゲート幅よりも狭い。このため、周辺回路用Ｎ型トランジスタの閾値電圧制御用のＰ型層４６とピクセルアレイ部の閾値電圧制御用のＰ型層５２とを同じ濃度で（同時に）形成すると、読み出しトランジスタの特性制御が困難になる場合がある。
かかる観点から、周辺回路用Ｎ型トランジスタの閾値電圧制御用のＰ型層４６とピクセルアレイ部の閾値電圧制御用のＰ型層５２とは、それぞれに求められる濃度に応じて個別に設定することが望ましい。例えば、素子分離膜２０がＳＴＩ構造の場合、狭チャネルでは閾値電圧が低下する傾向にあるため、Ｐ型層５２を形成する際のドーズ量を、Ｐ型層４６を形成する際のドーズ量よりも〜１×１０１２ｃｍ−２程度高濃度にすることが考えられる。
なお、Ｐ型層５２は、フォトダイオードＰＤの埋め込みＮ型層２６ＰＤと素子分離膜２０との間にも形成することで、フォトダイオードＰＤと素子分離膜２０との間の分離を強化することにも利用できる。
また、ＰＤ１／ＴＧ１／ＦＤ１領域２２ａに形成するＰ型層５０は、周辺回路トランジスタのＰ型ウェルよりも薄いＰ型濃度にすることが望ましい。これにより、トランスファートランジスタＴＧの電荷転送効率を高めることができる。
次に、本実施形態による固体撮像装置の製造方法について図１０乃至図１７を用いて説明する。なお、図１０乃至図１７において、各図（ａ）は周辺回路のＮ型トランジスタ形成領域を、各図（ｂ）は二重ウェル内に形成された周辺回路のＮ型トランジスタ形成領域を、各図（ｃ）はカラーピクセルアレイ部１０ａを、各図（ｄ）はブラックピクセルアレイ部１０ｂを、それぞれ示している。また、各図（ｃ）及び（ｄ）は、図３におけるＡ−Ａ′線断面、Ｂ−Ｂ′線断面、及びＣ−Ｃ′線断面を示したものである。
まず、シリコン基板１８上に、例えばＳＴＩ法により、素子分離膜２０を形成する。これにより、シリコン基板１８上に、周辺回路のトランジスタ形成領域、ＰＤ１／ＴＧ１／ＦＤ１領域２２ａ、読み出しトランジスタ領域２２ｅ等を画定する。
次いで、周辺回路のＮ型トランジスタ形成領域に、埋め込みＰ型層４０及び閾値電圧制御用のＰ型層４２を形成する（図１０（ａ）〜図１０（ｄ））。なお、埋め込みＰ型層４０は、Ｎ型トランジスタ形成領域のウェル抵抗を低減するためのものである。
埋め込みＰ型層４０は、例えばボロンイオンを、基板の法線方向から、加速エネルギーを３００ｋｅＶ、ドーズ量を３×１０１３ｃｍ−２としてイオン注入することにより形成する。また、Ｐ型層４２は、例えばボロンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを３０ｋｅＶ、ドーズ量を〜５×１０１２ｃｍ−２としてイオン注入することにより形成する。
次いで、Ｎウェル形成領域にＮ型ウェル４４を形成するとともに、二重ウェル形成領域（二重ウェル内に形成する周辺Ｎ型トランジスタ形成領域及びブラックピクセルアレイ部１０ｂ）に埋め込みＮ型ウェル４６を形成する。これにより、二重ウェル内に形成する周辺Ｎ型トランジスタ形成領域及びブラックピクセルアレイ部１０ｂでは、Ｎ型ウェル４４及び埋め込みＮ型ウェル４６により囲まれたＰ型領域が、シリコン基板１０の深部から電気的に分離される（図１１（ａ）〜１１（ｄ））。なお、図示しないが、Ｎ型ウェル４４は、周辺回路のＰ型トランジスタ形成領域にも形成される。
次いで、カラーピクセルアレイ部１０ａ及びブラックピクセルアレイ部１０ｂに、埋め込みＰ型層４８を形成する。この際、埋め込みＰ型層４８は、ブラックピクセルアレイ部１０ｂでは領域全体に形成するが、カラーピクセルアレイ部１０ａでは、フォトダイオードＰＤ１，ＰＤ２の形成領域及びトランスファートランジスタＴＧ１，ＴＧ２を形成する領域を除く領域に形成する。
埋め込みＰ型層４８は、カラーピクセルアレイ部１０ａでは例えば図１８に示す斜線部を覆い、ブラックピクセルアレイ部１０ｂでは全面を露出するフォトレジスト膜７２をマスクとして、例えばボロンイオンを、基板の法線方向から、加速エネルギーを３００ｋｅＶ、ドーズ量を〜１×１０１３ｃｍ−２としてイオン注入することにより形成する。
ピクセルアレイ部１０に形成する埋め込みＰ型層４８の濃度は、通常は周辺回路トランジスタ形成領域の埋め込みＰ型層４４と比較して低濃度である。したがって、これら埋め込みＰ型層を同じ濃度で（同時に）形成すると、フォトダイオードＰＤの空乏層の伸びが制限され、十分な光吸収効率が得られないことがある。したがって、ピクセルアレイ部の埋め込みＰ型層４８と周辺回路トランジスタ形成領域の埋め込みＰ型層とは、それぞれに求められる濃度に応じて個別に設定することが望ましい。
但し、埋め込みＰ型層４４，４８間の濃度差が少ない場合や同じ場合には、これらウェルを同時に形成しても良い。また、濃度の薄い方の埋め込みＰ型層を形成する際に、濃度の濃い方の埋め込みＰ型層形成領域にもイオン注入を行い、濃度の濃い方の埋め込みＰ型層を形成する際に残りのイオン注入を行うことで、全体としてのイオン注入量を減少して工程合理化を図っても良い。
次いで、カラーピクセルアレイ部１０ａ及びブラックピクセルアレイ部１０のＰＤ１／ＴＧ１／ＦＤ１領域２２ａに、Ｐ型層５０を形成する（図１２（ａ）〜図１２（ｄ））。
Ｐ型層５０は、例えば図１９に示す斜線部を覆うフォトレジスト膜７８をマスクとして、例えばボロンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを１４４ｋｅＶ、ドーズ量を〜２×１０１２ｃｍ−２として、及び例えばボロンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを３０ｋｅＶ、ドーズ量を２×１０１２ｃｍ−２として、それぞれイオン注入することにより形成する。
この際、Ｐ型層５０を形成する際のドーズ量を、Ｐ型層４２のドーズ量の半分以下に設定することにより、トランスファートランジスタＴＧ１の閾値電圧を低くすることができる。これにより、トランスファートランジスタＴＧ１の閾値電圧を低くすることによりフォトダイオードＰＤ１からフローティングディフュージョンＦＤ１への電荷転送効率を高くすることができるとともに、基板濃度よりは高いＰ型ウェルとすることでトランスファートランジスタＴＧ１のチャネル部のポテンシャルを高くしてフォトダイオードＰＤ１の飽和電荷量を増加することができる。
次いで、読み出しトランジスタ領域２２ｅ及びフォトダイオードＰＤ１の形成領域と素子分離膜２０との間に、閾値電圧制御用のＰ型層５２を形成する。なお、フォトダイオードＰＤ１の形成領域と素子分離膜２０との間に形成されるＰ型層５２は、フォトダイオードＰＤ１の形成領域と素子分離膜２０との間のＰ型濃度を高くして、フォトダイオードＰＤ１と素子分離膜２０との間の分離を強化するためのものである。
Ｐ型層５２は、例えば図２０に示す斜線部を覆うフォトレジスト膜８２をマスクとして、例えばボロンイオンを、基板の法線方向から例えば７°傾斜した方向から、加速エネルギーを３０ｋｅＶ、ドーズ量を〜５×１０１２ｃｍ−２としてイオン注入することにより形成する。
Ｐ型層５２を形成する際のドーズ量は、Ｐ型層４２を形成する際のドーズ量と同程度である。但し、ピクセルアレイ部１０には周辺回路Ｎ型トランジスタよりもチャネル幅の狭い（挟チャネル効果の影響が顕著なサイズ）読み出しトランジスタを用いるので、Ｐ型層５２を形成する際のドーズ量とＰ型層４２を形成する際のドーズ量とを変えることで、閾値電圧を周辺回路トランジスタから独立して制御することができる。例えばＳＴＩ構造では挟チャネル効果により閾値電圧が低下する傾向にあるため、Ｐ型層５２を形成する際のドーズ量を、Ｐ型層４２を形成する際のドーズ量よりも〜１×１０１２ｃｍ−２程度多くすることがある。このような場合には、本実施形態による固体撮像装置の製造方法のように、Ｐ型層４２とＰ型層５２とを別々に形成することが望ましい。
但し、Ｐ型層４２，５２間の濃度差が少ない場合や同じ場合には、これらウェルを同時に形成しても良い。また、濃度の薄い方の閾値電圧制御層を形成する際に、濃度の濃い方の閾値電圧制御層の形成領域にもイオン注入を行い、濃度の濃い方の閾値電圧制御層を形成する際に残りのイオン注入を行うことで、全体としてのイオン注入量を減少して工程合理化を図っても良い。また、これらイオン注入を、Ｐ型層５０を形成する際の低エネルギーのイオン注入と合理化するようにしても良い。
次いで、フォトダイオードＰＤ１の形成領域に、フォトダイオードＰＤ１用の埋め込みＮ型層２６ＰＤを形成する（図１３（ａ）〜（ｄ））。
埋め込みＮ型層２６ＰＤは、例えばリンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを３２５ｋｅＶ、ドーズ量を１〜２×１０１２ｃｍ−２として、例えばリンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを２０７ｋｅＶ、ドーズ量を１〜２×１０１２ｃｍ−２として、及び例えばリンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを１３５ｋｅＶ、ドーズ量を１〜２×１０１２ｃｍ−２として、それぞれイオン注入することにより形成する。
次いで、シリコン基板１０表面に、例えば熱酸化法により、例えば膜厚８ｎｍ程度のシリコン酸化膜よりなるゲート絶縁膜５４を形成する。
次いで、例えばＣＶＤ法により、例えば膜厚〜１８０ｎｍのポリシリコン膜を堆積する。
次いで、周辺回路のＮ型トランジスタ形成領域及びピクセルアレイ部１０のポリシリコン膜に、例えばリンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを２０ｋｅＶ、ドーズ量を４×１０１５としてイオン注入する。
次いで、例えば８００℃、６０分の熱処理を行い、注入した不純物を活性化する。これにより、周辺回路のＮ型トランジスタ領域及びピクセルアレイ部１０のポリシリコン膜がＮ＋型となる。
次いで、フォトリソグラフィー及びドライエッチングにより、ポリシリコン膜をパターニングし、周辺回路用のＮ型トランジスタのゲート電極２４、トランスファートランジスタＴＧのゲート電極２４ＴＧ、リセットトランジスタＲＳＴのゲート電極２４ＲＳＴ、ソースフォロワトランジスタＳＦ−Ｔｒのゲート電極２４ＳＦ−Ｔｒ及びセレクトトランジスタＳｅｌｅｃｔのゲート電極２４Ｓｅｌｅｃｔを形成する。
次いで、各トランジスタのＬＤＤ領域となる不純物拡散領域５６を形成する。不純物拡散領域５６は、例えばリンイオンを、基板の法線方向から、加速エネルギーを２０ｋｅＶ、ドーズ量を４×１０１３としてイオン注入することにより形成する。
次いで、フォトダイオードＰＤ１の形成領域のシリコン基板１０表面側に、Ｐ＋型シールド層５８を形成し、フォトダイオードＰＤ１を埋め込み型とする（図１４（ａ）〜図１４（ｄ））。Ｐ＋型シールド層５８は、例えばボロンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを１０ｋｅＶ、ドーズ量を〜１×１０１３としてイオン注入することにより形成する。
次いで、フローティングディフュージョンＦＤ１へのコンタクト形成領域及びリセットトランジスタＲＳＴのソース領域に、コンタクト層６０を形成する。コンタクト層６０は、例えばリンイオンを、加速エネルギーを１５ｋｅＶ、ドーズ量を〜２×１０１５としてイオン注入することにより形成する。
次いで、例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜６２を形成する。
次いで、フォトダイオードＰＤ１の形成領域、トランスファートランジスタＴＧ１の形成領域及びリセットトランジスタＲＳＴの形成領域を覆うフォトレジスト膜（図示せず）をマスクとしてシリコン酸化膜６２をエッチバックし、ゲート電極２４，２４ＳＦ−ＴＲ，２４Ｓｅｌｅｃｔの側壁部分に、側壁絶縁膜６４を形成する（図１５（ａ）〜図１５（ｄ））。
次いで、ゲート電極２４，２４ＳＦ−ＴＲ，２４Ｓｅｌｅｃｔ、シリコン酸化膜６２及び側壁絶縁膜６４をマスクとしてイオン注入を行い、高濃度の不純物拡散領域６６を形成する。不純物拡散領域６６は、例えばリンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを１３ｋｅＶ、ドーズ量を２×１０１５としてイオン注入することにより形成する。
次いで、サリサイドプロセスにより、ゲート電極２４，２４ＳＦ−ＴＲ，２４Ｓｅｌｅｃｔ上及び不純物拡散領域６６上に、コバルトシリサイド膜６８を選択的に形成する（図１６（ａ）〜図１６（ｄ））。なお、シリコン酸化膜６２は、本工程において、フォトダイオードＰＤ１の形成領域、トランスファートランジスタＴＧ１の形成領域及びリセットトランジスタＲＳＴの形成領域がシリサイド化されるのをブロックする役割を担う。
次いで、例えばプラズマＣＶＤ法により、例えば膜厚〜２０ｎｍのシリコン酸化膜と、例えば膜厚〜７０ｎｍのシリコン窒化膜と、例えば膜厚〜１０００ｎｍのＴＥＯＳ酸化膜とを堆積後、例えばＣＭＰ法によりその表面を平坦化し、これら絶縁膜の積層構造よりなる層間絶縁膜７０を形成する。
次いで、層間絶縁膜７０内に、周辺回路のＮ型トランジスタに接続されたコンタクトプラグ３０、Ｐ型ウェルコンタクト領域に接続されたコンタクトプラグ３０ｐ、Ｎ型ウェルのコンタクト領域に接続されたコンタクトプラグ３０ｎ、フローティングディフュージョンＦＤ１のコンタクト層６０に接続されたコンタクトプラグ３０ｈ、リセットトランジスタＲＳＴのソース／ドレイン領域に接続されたコンタクトプラグ３０ｉ，３０ｋ、セレクトトランジスタＳｅｌｅｃｔのソース領域に接続されたコンタクトプラグ３０ｅ等を形成する。
この後、図４乃至図６に示すパターンにより第１乃至第３金属配線層等を形成し、本実施形態による固体撮像装置を完成する。
このように、本実施形態によれば、カラーピクセルアレイ部が通常のＰ型ウェル内に形成され、ブラックピクセルアレイ部が二重ウェルの中のＰ型ウェル中に形成された固体撮像装置において、ブラックピクセルのフォトダイオードと二重ウェルの外のＮ型ウェルとの間に埋め込みＰ型層を設けるので、フォトダイオードと二重ウェルの外のウェルとの間の分離を確実に行うことができる。また、カラーピクセルのフォトダイオード下には埋め込みＰ型層を形成しないため、カラーピクセルのフォトダイオードの空乏層が基板深く伸びるので、カラーピクセルのフォトダイオードの感度を犠牲にすることなく、フォトダイオードと二重ウェルの外のウェルとの間を分離することができる。
また、カラーピクセルにおいて、フォトダイオードの埋め込みＮ型層の端部とカラーピクセルに形成された埋め込みＰ型層の端部とを十分に離間するので、フォトダイオードの空乏層を基板深くに十分に伸ばすことができる。これにより、フォトダイオード感度を増加することができる。
また、ピクセルアレイ部に形成する埋め込みＰ型層と、周辺回路部に形成する埋め込みＰ型層とを別々に形成することにより、ピクセルアレイの特性と周辺回路トランジスタの特性とを別々に最適化することができる。
また、ピクセルアレイ部に形成する埋め込みＰ型層を、周辺回路部に形成する埋め込みＰ型層よりも低濃度にすることにより、カラーピクセルのフォトダイオードとブラックピクセルのフォトダイオードとの間の飽和電荷量の差を小さくすることができる。
［第２実施形態］
本発明の第２実施形態による固体撮像装置及びその製造方法について図２１乃至図２３を用いて説明する。なお、図１乃至図２０に示す第１実施形態による固体撮像装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図２１は本実施形態による固体撮像装置の構造及び製造方法を示す概略断面図、図２２は 埋め込みＰ型層を構成するボロンの深さ方向分布を示すグラフ、図２３は斜めイオン注入と基板法線方向からのイオン注入とにおける埋め込みＰ型層の分布の違いを説明する図である。
本実施形態による固体撮像装置の構造及びその製造方法について、図２１を用いて説明する。
本実施形態による固体撮像装置の製造方法では、第１実施形態による固体撮像装置の製造方法における図１２の工程において、埋め込みＰ型層４８を、ランダム方向（基板法線から傾斜した方向）からのイオン注入により形成する。
第１実施形態による固体撮像装置の製造方法では、埋め込みＰ型層４８を、ボロンイオンを、基板の法線方向から、加速エネルギーを３００ｋｅＶ、ドーズ量を〜１×１０１３ｃｍ−２としてイオン注入することにより形成した。一方、本実施形態による固体撮像装置の製造方法では、埋め込みＰ型層４８を、ボロンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを〜４００ｋｅＶ、ドーズ量を〜１×１０１３ｃｍ−２としてイオン注入することにより形成する。
基板法線方向からのイオン注入の場合、不純物分布のピーク位置（投影飛程：Ｒｐ）が、ウェーハ中央付近よりもウェーハ周辺の方が浅くなる傾向にある。これは、ウェーハ中央付近ではイオンのチャネリングにより基板深くまで入りやすい傾向にあるが、ウェーハ周辺では基板法線方向から若干傾斜してチャネリング成分が減少するためである。
埋め込みＰ型層４８が浅くなると、特に埋め込みＮ型層２６ＰＤと埋め込みＰ型層４８とが接するブラックピクセルアレイ部１０ｂにおいて、Ｎ型層２６ＰＤのＮ型不純物が埋め込みＰ型層４８のＰ型不純物により打ち消され、ポテンシャルが浅くなってしまう。
一方、埋め込みＰ型層４８を形成するためのイオン注入を、ランダム方向、すなわちイオンのチャネリングが生じない方向から行うことにより、基板法線方向からイオン注入を行う場合と比較して、形成した埋め込みＰ型層４８のプロファイルのばらつきを小さくすることができる。なお、一般的に、チャネリングの軸方向（ジャスト基板の場合、基板法線方向）に対して５〜９°程度傾斜することにより、ランダム方向となる。５〜９°程度の傾斜角でイオン注入を行えば、ウェーハの中央付近と周辺部とでイオンの入射角度にばらつきが生じても、このばらつきに起因してチャネリングが生じるということはない。また、傾斜角度は５〜９°に限定されるものではなく、ウェーハ面内でランダム方向のイオン注入となる傾斜角度であればよい。
したがって、ランダム方向からのイオン注入によって埋め込みＰ型層４８を形成することにより、不純物の深さ方向分布のウェーハ面内均一性が向上し、より製造ばらつきの小さいピクセルを形成することができる。
図２１（ａ）に示すように、カラーピクセルアレイ部１０ａでは、フォトダイオードＰＤ形成領域及びトランスファートランジスタＴＧの形成領域を覆い他の領域をマスクし、ブラックピクセルアレイ部１０ｂでは、領域全体を露出するフォトレジスト膜７２をマスクとしてイオン注入を行う。
斜め方向からのイオン注入の場合、フォトレジスト膜７２の端部では、フォトレジスト膜７２により一部のエネルギーを失った後にシリコン基板１８中に導入されるイオンが発生する。この結果、フォトレジスト膜７２の端部近傍では、埋め込みＰ型層４８がシリコン基板１８の浅い領域に伸びるように形成される。埋め込みＰ型層４８の浅い領域がトランスファートランジスタＴＧのチャネル部に掛かると、トランスファートランジスタＴＧの閾値電圧が高くなり、電荷転送効率が低下してしまう。
そこで、本実施形態による固体撮像装置の製造方法では、フォトレジスト膜７２端部が、トランスファートランジスタＴＧのチャネル部から十分に（０．１５μｍ以上、好ましくは０．２〜０．３μｍ程度）離間したパターンを用い、埋め込みＰ型層４８が浅くなる部分がトランスファートランジスタＴＧのチャネル部に掛からないようにする。
また、図２１に示すように、フォトダイオードＰＤからトランスファートランジスタＴＧに向かってイオン注入の方向を傾斜することにより、埋め込みＰ型層４８が浅くなる部分をトランスファートランジスタＴＧのチャネル部から遠ざけることもできる。
図２２は、埋め込みＰ型層４８を構成するボロンの深さ方向分布を示すグラフである。図中、■印は本実施形態の形成条件（Ｂ＋、４００ｋｅＶ、１×１０１３ｃｍ−２、７°）であり、◆印は第１実施形態の形成条件（Ｂ＋、３００ｋｅＶ、１×１０１３ｃｍ−２、０°）である。
図示するように、第１実施形態の条件では、チャネリング成分が大きくボロンのプロファイルが基板の深い側に広がっているのに対し、本実施形態の条件では、急峻なプロファイルになっていることが判る。
基板法線方向からのイオン注入では、プロファイルの広がりはチャネリングの程度によって変化する。したがって、イオン注入の角度（チルト角）が、例えばウェーハ中央とウェーハ周辺部で〜１度程度変化すると、それに従ってチャネリング成分が減少し、ウェーハ中央とウェーハ周辺部とでは埋め込みＰ型層４８のプロファイルがばらつくことになる。
本実施形態の場合のように予めイオン注入方向を例えば７度程度傾斜しておけば、ウェーハ面内において入射角度が若干変化した場合であってもチャネリングの影響が防止され、埋め込みＰ型層４８のプロファイルのばらつきを防止することができる。
上述のように、斜め方向からのイオン注入を行った場合、フォトレジスト膜７２端部では、フォトレジスト膜７２のパターンと実際の不純物が注入される領域がずれたり、意図した深さよりも浅い箇所に不純物が注入したりする（図２３（ａ）参照）。このような不純物プロファイルの変化は、周辺回路においても影響し、フォトレジスト膜７２端に近い領域に形成されるトランジスタの特性が変動する。特に、周辺回路ではＮ型トランジスタとＰ型トランジスタとが混在するため、フォトレジスト膜の端部による影響は大きい。一方、周辺ロジック回路では、埋め込みＰ型層４４の深さが多少異なっても、ブラックピクセルの場合ほどの影響は生じることはない。したがって、周辺回路のＮ型トランジスタ形成領域に形成される埋め込みＰ型層４４は、基板法線方向からのイオン注入により形成することが望ましい（図２３（ｂ）参照）。
このように、本実施形態によれば、ピクセルアレイ部に形成する埋め込みＰ型層を、ランダム方向からのイオン注入により形成するので、不純物の深さ方向分布のウェーハ面内均一性が向上し、製造ばらつきの小さいピクセルを形成することができる。
また、周辺回路部に形成する埋め込みＰ型層は、基板法線方向からのイオン注入により形成するので、不純物の注入場所のずれや注入深さの変動による素子特性のばらつきを防止することができる。
［第３実施形態］
本発明の第３実施形態による固体撮像装置及びその製造方法について図２４及び図２５を用いて説明する。なお、図１乃至図２３に示す第１及び第２実施形態による固体撮像装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図２４は本実施形態による固体撮像装置の構造を示す概略断面図、図２５は本実施形態による固体撮像装置におけるフォトダイオード形成領域のポテンシャルの深さ方向の変化を示すグラフである。
第１及び第２実施形態による固体撮像装置では、カラーピクセルアレイ部１０ａのフォトダイオードＰＤ用の埋め込みＮ型層２６ＰＤと、ブラックピクセルアレイ部１０ｂのフォトダイオードＰＤ用の埋め込みＮ型層２６ＰＤとを、同一の条件で形成した。本実施形態による固体撮像装置では、ブラックピクセルアレイ部１０ｂのフォトダイオードＰＤ用の埋め込みＮ型層２６ＰＤを、カラーピクセルアレイ部１０ａのフォトダイオードＰＤ用の埋め込みＮ型層２６ＰＤよりも高濃度に形成する。
すなわち、本実施形態による固体撮像装置は、ブラックピクセルアレイ部１０ｂのフォトダイオードＰＤ用の埋め込みＮ型層２６ＰＤが、埋め込みＰ型層４８と接する深い部分に高濃度領域８４を有しているのに対し（図２４（ｂ））、カラーピクセルアレイ部１０ａのフォトダイオードＰＤ用の埋め込みＮ型層２６ＰＤは高濃度領域を有していない。
このようにして、ブラックピクセルアレイ部１０ｂのフォトダイオードＰＤ用の埋め込みＮ型層２６ＰＤの深い領域のＮ型濃度を選択的に高濃度にすることにより、カラーピクセルアレイ部のフォトダイオードＰＤの特性を変化することなく、ブラックピクセルアレイ部１０ｂのフォトダイオードＰＤのポテンシャルを深くすることができる。
図２５は、フォトダイオードＰＤ形成領域におけるポテンシャルの深さ方向の変化を示すグラフである。図示するように、ブラックピクセルアレイ部１０ｂのフォトダイオードＰＤ用の埋め込みＮ型層２６ＰＤの深い領域のＮ型濃度を選択的に高濃度にすることにより、ブラックピクセルのポテンシャル深さを、カラーピクセルよりも０．１〜０．２Ｖ浅い程度にまで深くすることができる。これにより、ブラックピクセルにおいても、カラーピクセルと同程度の飽和電荷量を実現することができる。
本実施形態による固体撮像装置を製造するには、単に、ブラックピクセルアレイ部１０ｂに高濃度領域８４を形成するためのイオン注入工程を追加すればよい。具体的には、例えば第１実施形態による固体撮像装置の製造方法の手順で、カラーピクセルアレイ部１０ａ及びブラックピクセルアレイ部１０ｂに埋め込みＮ型層２６ＰＤを形成した後、ブラックピクセルアレイ部１０ｂのフォトダイオードＰＤ形成領域に、選択的にイオン注入を行い、ブラックピクセルアレイ部１０ｂの埋め込みＮ型層２６ＰＤ内に高濃度領域８４を形成する。追加のイオン注入は、例えばリンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを３２５ｋｅＶ、ドーズ量を０．４×１０１２ｃｍ−２として行う。
高濃度領域８４は埋め込みＮ型層２６ＰＤの深い領域に形成されるため、ブラックピクセルの浅い部分は大きく変化しない。特に、埋め込みＮ型層２６ＰＤの浅い部分の領域は、カラーピクセル及びブラックピクセルを同一のマスクで形成するため、埋め込みＮ型層２６ＰＤとゲート電極との間の位置合わせずれによる電荷転送の影響を防止することができる。
このように、本実施形態によれば、ブラックピクセルのフォトダイオードの埋め込みＮ型層の底部に高濃度領域を形成するので、ブラックピクセルのフォトダイオードのポテンシャルを深くすることができる。これにより、ブラックピクセルのフォトダイオードのポテンシャル深さを、カラーピクセルのフォトダイオードのポテンシャル深さに近づけることができ、カラーピクセルと同程度の飽和電荷量を実現することができる。
［第４実施形態］
本発明の第４実施形態による固体撮像装置及びその製造方法について図２６及び図２７を用いて説明する。なお、図１乃至図２５に示す第１乃至第３実施形態による固体撮像装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図２６は本実施形態による固体撮像装置の構造を示す概略断面図、図２７は本実施形態による固体撮像装置におけるフォトダイオード形成領域のポテンシャルの深さ方向の変化を示すグラフである。
第１乃至第３実施形態による固体撮像装置では、埋め込みＰ型層４８を、ブラックピクセルアレイ部１０ｂでは全面に形成し、カラーピクセルアレイ部１０ａではフォトダイオードＰＤ形成領域及びトランスファートランジスタＴＧ形成領域を除く他の領域に形成した。本実施形態による固体撮像装置では、カラーピクセルアレイ部１０ａ及びブラックピクセルアレイ部１０ｂにおいて、フォトダイオードＰＤ形成領域及びトランスファートランジスタＴＧ形成領域を除く他の領域に埋め込みＰ型層４８を形成した後、ブラックピクセルアレイ部１０ｂのフォトダイオードＰＤ形成領域及びトランスファートランジスタＴＧ形成領域に埋め込みＰ型層８８を形成する。
このようにすることで、ブラックピクセルアレイ部１０ｂのフォトダイオードＰＤ形成領域及びトランスファートランジスタＴＧ形成領域下に形成される埋め込みＰ型層８８の濃度を、カラーピクセルアレイ部１０ａの埋め込みＰ型層の濃度４８とは異なる濃度に設定することができる。また、埋め込みＰ型層８８の深さも、加速エネルギーを変化することにより、カラーピクセルアレイ部１０ａの埋め込みＰ型層の濃度４８とは異なる深さに設定することができる。
したがって、埋め込みＮ型層２６ＰＤと埋め込みＮ型ウェル４６との分離のための必要最小限の条件で埋め込みＰ型層８８を形成することができる。これにより、埋め込みＮ型層２６ＰＤ下のＰ型濃度を低減することができ、ブラックピクセルアレイ部１０ｂのフォトダイオードＰＤのポテンシャルを深くすることができる。
図２７は、フォトダイオードＰＤ形成領域におけるポテンシャルの深さ方向の変化を示すグラフである。図示するように、埋め込みＰ型層８８を低濃度にすることにより、ブラックピクセルのポテンシャル深さを、カラーピクセルよりも０．１〜０．２Ｖ浅い程度にまで深くすることができる。これにより、ブラックピクセルにおいても、カラーピクセルと同程度の飽和電荷量を実現することができる。
埋め込みＰ型層８８は、例えばボロンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを５００ｋｅＶ、ドーズ量を５×１０１２ｃｍ−２としてイオン注入を行うことにより形成することができる。このときの濃度は、埋め込みＰ型層４８の約半分である。
このように、本実施形態によれば、ブラックピクセルのフォトダイオード下に形成する埋め込みＰ型層の濃度を他の領域の濃度よりも低くするので、ブラックピクセルのフォトダイオードのポテンシャルを深くすることができる。これにより、ブラックピクセルのフォトダイオードのポテンシャル深さを、カラーピクセルのフォトダイオードのポテンシャル深さに近づけることができ、カラーピクセルと同程度の飽和電荷量を実現することができる。
［第５実施形態］
本発明の第５実施形態による固体撮像装置及びその製造方法について図２８を用いて説明する。なお、図１乃至図２５に示す第１乃至第３実施形態による固体撮像装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図２６は本実施形態による固体撮像装置の構造を示す概略断面図である。
第１乃至第４実施形態による固体撮像装置では、読み出しトランジスタ領域２２ｅ及びフォトダイオードＰＤと素子分離膜２０との間の領域に形成されるＰ型層は、〜０．１μｍ程度の深さに形成される閾値電圧制御用のＰ型層５２と、〜４．０μｍ程度の深さに形成される埋め込みＰ型層４８であり、〜０．２５μｍ程度の深さには特段の注入層を形成していない。
これに対し、本実施形態による固体撮像装置では、読み出しトランジスタ領域２２ｅ及びフォトダイオードＰＤと素子分離膜２０との間の領域に、表面から素子分離膜２０の底部近傍までに達するＰ型層９０が形成されている。
このようなＰ型層９０を設けることにより、フォトダイオードＰＤと素子分離膜２０との間のＰ型濃度を、深い領域まで高濃度にすることができる。これにより、フォトダイオードＰＤと素子分離膜２０との間の分離能力を更に高めることができる。
読み出しトランジスタ領域２２ｅに、深い領域に至るＰ型層９０を形成することは、読み出しトランジスタのソース／ドレイン接合容量が、周辺トランジスタのソース／ドレイン接合容量よりも大きくなることを意味する。しかしながら、ピクセルアレイ部は周辺回路部よりも動作スピードが遅いため、装置の動作速度に影響することはない。
Ｐ型層９０は、例えばボロンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを３０ｋｅＶ、ドーズ量を〜５×１０１２ｃｍ−２として、例えばボロンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを８０ｋｅＶ、ドーズ量を〜５×１０１２ｃｍ−２として、例えばボロンイオンを、基板法線方向から例えば７°傾斜した方向から、加速エネルギーを１４４ｋｅＶ、ドーズ量を〜５×１０１２ｃｍ−２として、それぞれイオン注入を行うことにより形成することができる。Ｐ型層９０は、Ｐ型層５２のイオン注入に、８０ｋｅＶのイオン注入と、１４４ｋｅＶのイオン注入とを追加したものと考えることもできる。
このように、本実施形態によれば、読み出しトランジスタ領域及びフォトダイオードと素子分離膜との間の領域に、表面から素子分離膜の底部近傍までに達するＰ型層を設けるので、フォトダイオードと素子分離膜との間の分離能力を更に高めることができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、隣接２行間で読み出しトランジスタを共有化した構造を有する４トランジスタ型の固体撮像装置に本発明を適用した場合を示したが、本発明を適用しうるピクセル構造は、上記実施形態に限定されるものではない。例えば、ピクセル毎に読み出しトランジスタが形成されたピクセル構造であっても良いし、３トランジスタ型のピクセル構造であっても良い。本発明は、カラーピクセルアレイ部とブラックピクセルアレイ部とを有し、ブラックピクセルアレイ部が二重ウェル内に形成された固体撮像装置に広く適用することができる。
また、ウェルやフォトダイオードを形成するためのイオン注入工程の順番は、上記実施形態に限定されるものではない。
更に、上記の実施形態ではフォトダイオードは埋め込み型の例を使用して説明したが、本発明は埋め込み型以外のダイオードでも適用可能である。
ブラックピクセルの二重ウェル内に形成されたフォトダイオードが埋め込み型でなくとも、フォトダイオードを半導体基板の外の領域から分離する第３のウェルを設けることでのノイズ防止効果は同様である。
また、埋め込み型でないフォトダイオードの場合、主に３Ｔｒ型ピクセルあるいはその変形が適用対象となる。(Ｐ型)Ｓｉ基板表面にＮ＋型拡散層があり、そこからフォトダイオードに直接接続するコンタクトが形成され、フォトダイオードがそのコンタクトを通じて直接ソースフォロワトランジスタのゲートに接続される構造となる。４Ｔｒの場合には電荷−電圧変換はフローティングディフュージョンＦＤで行われるが、３Ｔｒの場合はフォトダイオードが直接ソースフォロワに接続されている為、フォトダイオード自身の容量によって直接、電荷−電圧変換（Ｖ＝Ｑ／Ｃ）で信号電荷を電圧信号で変換することとなる（Ｖは信号電荷による電圧変化。Ｑは信号電荷。容量Ｃはソースフォロワトランジスタに接続しているノードの容量で、主にフォトダイオードの接合容量となる）。埋め込み型ではないダイオードをブラックピクセルの第３のウェル内に入れてカラーピクセルと違う構造にするとフォトダイオードの容量が変わってしまう、即ち、ブラックピクセルの方がフォトダイオードの直下に第２の埋め込み不純物層があるため、フォトダイオードの容量がカラーピクセルのフォトダイオードの容量よりも大きくなって、ノイズ防止効果と引き換えに電荷−電圧変換の感度が悪くなる。そこで、ブラックピクセルの第２の不純物層における不純物濃度を周辺回路の第３の埋め込み不純物層の不純物濃度よりも薄くすることにより、ブラックピクセルとカラーピクセルのフォトダイオードの容量差を小さくすることができる。
また、ブラックピクセルのフォトダイオード直下の第２の埋め込み不純物層の深さが注入角度でばらつくと、埋め込み型でないときも特性がばらつく（ブラックピクセルのフォトダイオードの容量のばらつきが起こるため）。このばらつきを、同様に第２の埋め込み不純物層をランダム方向からのイオン注入で形成することにより抑えることができる。
以上詳述したように、本発明の特徴をまとめると以下の通りとなる。
（付記１） カラーピクセル領域及びブラックピクセル領域を有する第１導電型の半導体基板と、
前記カラーピクセル領域に形成された前記第１導電型の第１のウェルと、
前記ブラックピクセル領域に形成された前記第１導電型の第２のウェルと、
前記第２のウェルを囲うように形成され、前記第２のウェルを前記半導体基板の他の領域から分離する第２導電型の第３のウェルと、
前記カラーピクセル領域の前記第１のウェル内に形成され、第１のフォトダイオードと、前記第１のフォトダイオードにより発生した信号を読み出すための第１の読み出しトランジスタとを有するカラーピクセルと、
前記ブラックピクセル領域の前記第２のウェル内に形成され、第２のフォトダイオードと、前記第２のフォトダイオードから出力される信号を読み出すための第２の読み出しトランジスタとを有するブラックピクセルとを有し、
前記第１のウェルは、前記第１の読み出しトランジスタが形成された領域のウェル底部に、前記第１導電型の第１の埋め込み不純物層を有し、
前記第２のウェルは、前記第２のフォトダイオードが形成された領域及び前記第２の読み出しトランジスタが形成された領域のウェル底部に、前記第１導電型の第２の埋め込み不純物層を有する
ことを特徴とする固体撮像装置。
（付記２） 付記１記載の固体撮像装置において、
前記第１のフォトダイオード及び前記第２のフォトダイオードは、埋め込みフォトダイオードで構成され、
前記カラーピクセルは、前記第１のフォトダイオードにより発生した信号を前記第１の読み出しトランジスタに転送する第１の転送トランジスタを更に有し、
前記ブラックピクセルは、前記第２のフォトダイオードにより発生した信号を前記第２の読み出しトランジスタに転送する第２の転送トランジスタを更に有し、
前記第２の埋め込み不純物層は、前記第２の転送トランジスタが形成された領域にも形成されている
ことを特徴とする固体撮像装置。
（付記３） 付記２記載の固体撮像装置において、
前記第１のウェルは、前記第１の読み出しトランジスタが形成された領域に形成された前記第１導電型の第１の不純物層と、前記第１の転送トランジスタが形成された領域に形成され、前記第１の不純物層よりも不純物濃度が低い前記第１導電型の第２の不純物層とを有し、
前記第２のウェルは、前記第２の読み出しトランジスタが形成された領域に形成された前記第１導電型の第３の不純物層と、前記第２の転送トランジスタが形成された領域に形成され、前記第３の不純物層よりも不純物濃度が低い前記第１導電型の第４の不純物層とを有する
ことを特徴とする固体撮像装置。
（付記４） 付記３記載の固体撮像装置において、
前記第１のウェルは、前記第１のフォトダイオードと素子分離膜との間に、前記第１の不純物層及び前記第２の不純物層よりも不純物濃度が高い前記第１導電型の第５の不純物層を有し、
前記第２のウェルは、前記第２のフォトダイオードと素子分離膜との間に、前記第３の不純物層及び前記第４の不純物層よりも不純物濃度が高い前記第１導電型の第６の不純物層を有する
ことを特徴とする固体撮像装置。
（付記５） 付記４記載の固体撮像装置において、
前記第５の不純物層及び前記第６の不純物層は、前記素子分離膜よりも深い領域まで形成されている
ことを特徴とする固体撮像装置。
（付記６） 付記１乃至５のいずれか１項に記載の固体撮像装置において、
前記半導体基板の周辺回路領域に形成され、底部に前記第１導電型の第３の埋め込み不純物層を有する前記第１導電型の第４のウェルを更に有し、
前記第３の埋め込み不純物層における前記第１導電型不純物の濃度は、前記第１の埋め込み不純物層における前記第１導電型不純物の濃度及び前記第２の埋め込み不純物層における前記第１導電型不純物の濃度とは異なっている
ことを特徴とする固体撮像装置。
（付記７） 付記６記載の固体撮像装置において、
前記第３の埋め込み不純物層における前記第１導電型不純物の濃度は、前記第１の埋め込み不純物層における前記第１導電型不純物の濃度及び前記第２の埋め込み不純物層における前記第１導電型不純物の濃度よりも高くなっている
ことを特徴とする固体撮像装置。
（付記８） 付記６又は７記載の固体撮像装置において、
前記第１の埋め込み不純物層及び前記第２の埋め込み不純物層における前記第１導電型不純物の深さ方向プロファイルは、前記第３の埋め込み不純物層における前記第１導電型不純物の深さ方向プロファイルよりも急峻である
ことを特徴とする固体撮像装置。
（付記９） 付記３乃至５のいずれか１項に記載の固体撮像装置において、
前記半導体基板の周辺回路領域に形成され、表面側に形成された前記第１導電型の第７の不純物層と、底部に形成された前記第１導電型の第３の埋め込み不純物層とを有する前記第１導電型の第４のウェルを更に有し、
前記第７の不純物層における前記第１導電型不純物の濃度は、前記第１の不純物層における前記第１導電型不純物の濃度及び前記第３の不純物層における前記第１導電型不純物の濃度とは異なっている
ことを特徴とする固体撮像装置。
（付記１０） 付記９記載の固体撮像装置において、
前記第７の不純物層における前記第１導電型不純物の濃度は、前記第１の不純物層における前記第１導電型不純物の濃度及び前記第３の不純物層における前記第１導電型不純物の濃度よりも低くなっている
ことを特徴とする固体撮像装置。
（付記１１） 付記９又は１０記載の固体撮像装置において、
前記第１のウェルは、前記第１の不純物層と前記第１の埋め込み不純物層との間に、第８の不純物層を有し、
前記第３のウェルは、前記第３の不純物層と前記第２の埋め込み不純物層との間に、第９の不純物層を有し、
前記第８の不純物層及び前記第９の不純物層が形成された深さにおける前記第４のウェル内の前記第１導電型不純物の濃度は、前記第８の不純物層における前記第１導電型不純物の濃度及び前記第９の不純物層における前記第１導電型不純物の濃度よりも低くなっている
ことを特徴とする固体撮像装置。
（付記１２） 付記６乃至１１のいずれか１項に記載の固体撮像装置において、
前記第４のウェルを囲うように形成され、前記第４のウェルを前記半導体基板の他の領域から分離する第２導電型の第５のウェルを更に有する
ことを特徴とする固体撮像装置。
（付記１３） 付記１乃至１２のいずれか１項に記載の固体撮像装置において、
前記第１の埋め込み不純物層の端部は、前記第１のフォトダイオードの端部から離間している
ことを特徴とする固体撮像装置。
（付記１４） 付記１乃至１３のいずれか１項に記載の固体撮像装置において、
前記第２の埋め込み不純物層は、前記第２のフォトダイオードが形成された領域における前記第１導電型不純物の濃度が、前記第２の読み出しトランジスタが形成された領域における前記第１導電型不純物の濃度よりも低くなっている
ことを特徴とする固体撮像装置。
（付記１５） 付記１乃至１４のいずれか１項に記載の固体撮像装置において、
前記第１のフォトダイオード及び前記第２のフォトダイオードは、埋め込みフォトダイオードで構成され、
前記第２のフォトダイオードの埋め込み拡散層底部における前記第２導電型不純物の濃度は、前記第１のフォトダイオードの埋め込み拡散層底部における前記第２導電型不純物の濃度よりも高くなっている
ことを特徴とする固体撮像装置。
（付記１６） 付記１乃至１５のいずれか１項に記載の固体撮像装置において、
前記第１の読み出しトランジスタ及び前記第２の読み出しトランジスタは、前記フォトダイオードから出力される信号を増幅する第１のトランジスタと、前記第１のトランジスタの入力端子をリセットする第２トランジスタと、前記第１トランジスタから出力される前記信号を読み出す第３トランジスタとをそれぞれ有する
ことを特徴とする固体撮像装置。
（付記１７） 第１導電型の半導体基板のカラーピクセル領域に形成された前記第１導電型の第１のウェルと、前記半導体基板のブラックピクセル領域に形成された前記第１導電型の第２のウェルと、前記第２のウェルを囲うように形成され、前記第２のウェルを前記半導体基板の他の領域から分離する第２導電型の第３のウェルと、前記第１のウェル内に形成され、第１のフォトダイオードと、前記第１のフォトダイオードにより発生した信号を読み出すための第１の読み出しトランジスタとを有するカラーピクセルと、前記第２のウェル内に形成され、第２のフォトダイオードと、前記第２のフォトダイオードから出力される信号を読み出すための第２の読み出しトランジスタとを有するブラックピクセルとを有する固体撮像装置の製造方法であって、
前記第１導電型の不純物を導入し、前記第１の読み出しトランジスタ形成領域の前記第１のウェル底部に第１の埋め込み不純物層を形成し、前記第２のフォトダイオードの形成領域及び前記第２の読み出しトランジスタ形成領域の前記第２のウェル底部に第２の埋め込み不純物層を形成する工程を有する
ことを特徴とする固体撮像装置の製造方法。
（付記１８） 付記１７記載の固体撮像装置の製造方法において、
前記第１導電型の不純物をランダム方向からイオン注入することにより、前記第１の埋め込み不純物層及び前記第２の埋め込み不純物層を形成する
ことを特徴とする固体撮像装置の製造方法。
（付記１９） 付記１７又は１８記載の固体撮像装置の製造方法において、
前記半導体基板の周辺回路領域に、前記第１導電型の不純物を前記半導体基板の法線方向からイオン注入することにより、前記第１導電型の第３の埋め込み不純物層を形成する工程を有し、前記周辺回路領域に、前記第３の埋め込み不純物層を底部に有する前記第１導電型の第４のウェルを形成する
ことを特徴とする固体撮像装置の製造方法。
本発明の第１実施形態による固体撮像装置のチップイメージを示す平面図である。 本発明の第１実施形態による固体撮像装置のピクセルアレイ部における回路図である。 本発明の第１実施形態による固体撮像装置の構造を示す平面図（その１）である。 本発明の第１実施形態による固体撮像装置の構造を示す平面図（その２）である。 本発明の第１実施形態による固体撮像装置の構造を示す平面図（その３）である。 本発明の第１実施形態による固体撮像装置の構造を示す平面図（その４）である。 本発明の第１実施形態による固体撮像装置の構造を示す概略断面図である。 本発明の第１実施形態による固体撮像装置におけるフォトダイオード形成領域のポテンシャルの深さ方向の変化を示すグラフである。 フォトダイオードの空乏層の延びを示す図である。 本発明の第１実施形態による固体撮像装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による固体撮像装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による固体撮像装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による固体撮像装置の製造方法を示す工程断面図（その４）である。 本発明の第１実施形態による固体撮像装置の製造方法を示す工程断面図（その５）である。 本発明の第１実施形態による固体撮像装置の製造方法を示す工程断面図（その６）である。 本発明の第１実施形態による固体撮像装置の製造方法を示す工程断面図（その７）である。 本発明の第１実施形態による固体撮像装置の製造方法を示す工程断面図（その８）である。 本発明の第１実施形態による固体撮像装置の製造方法を示す平面図（その１）である。 本発明の第１実施形態による固体撮像装置の製造方法を示す平面図（その２）である。 本発明の第１実施形態による固体撮像装置の製造方法を示す平面図（その３）である。 本発明の第２実施形態による固体撮像装置の構造及び製造方法を示す概略断面図である。 埋め込みＰ型層を構成するボロンの深さ方向分布を示すグラフである。 斜めイオン注入と基板法線方向からのイオン注入とにおける埋め込みＰ型層の分布の違いを説明する図である。 本発明の第３実施形態による固体撮像装置の構造を示す概略断面図である。 本発明の第３実施形態による固体撮像装置におけるフォトダイオード形成領域のポテンシャルの深さ方向の変化を示すグラフである。 本発明の第４実施形態による固体撮像装置の構造を示す概略断面図である。 本発明の第４実施形態による固体撮像装置におけるフォトダイオード形成領域のポテンシャルの深さ方向の変化を示すグラフである。 本発明の第５実施形態による固体撮像装置の構造を示す概略断面図である。 従来の固体撮像装置の構造を示す概略断面図である。
符号の説明
１０…ピクセルアレイ部
１０ａ…カラーピクセルアレイ部
１０ｂ…ブラックピクセルアレイ部
１２…行選択回路
１４…信号読み出し／ノイズキャンセル回路
１６…ＡＭＰ／ＡＤＣ部
１８…シリコン基板
２０…素子分離膜
２２…活性領域
２２ａ…ＰＤ１／ＴＧ１／ＦＤ１領域
２２ｂ…ＰＤ２／ＴＧ２／ＦＤ２領域
２２ｃ…Ｓｅｌｅｃｔ／ＳＦ−Ｔｒ領域
２２ｄ…ＲＳＴ領域
２２ｅ…読み出しトランジスタ領域
２２ｆ…活性領域
２４…ゲート電極
２４ＴＧ１…トランスファートランジスタＴＧ１のゲート電極
２４ＴＧ２…トランスファートランジスタＴＧ２のゲート電極
２４Ｓｅｌｅｃｔ……セレクトトランジスタＳｅｌｅｃｔのゲート電極
２４ＳＦ−Ｔｒ…ソースフォロワトランジスタＳＦ−Ｔｒのゲート電極
２４ＲＳＴ…リセットトランジスタＲＳＴのゲート電極
２５ａ、２５ｂ、２５ｃ、２５ｄ…コンタクト部
２６ＰＤ１…フォトダイオードＰＤ１の埋め込みＮ型層
２６ＰＤ２…フォトダイオードＰＤ２の埋め込みＮ型層
３０、３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆ、３０ｈ、３０ｉ、３０ｊ、３０ｋ…コンタクトプラグ
３２…第１金属配線層
３２ａ…Ｓｅｌｅｃｔ線
３２ｂ…ＴＧ１線
３２ｃ…ＲＳＴ線
３２ｄ…ＴＧ２線
３２ｅ、３２ｆ、３２ｈ、３２ｉ、３２ｊ、３２ｋ…引き出し配線（中継配線）
３３ｂ、３３ｄ…幅広部
３４ａ、３４ｄ、３４ｅ、３４ｆ、３４ｈ、３４ｌ…コンタクトプラグ
３６…第２金属配線層
３６ａ…信号読み出し線
３６ｃ…ＦＤ−ＳＦ接続線
３６ｈ…引き出し配線（中継配線）
３６ｉ、３６ｊ…ＶＲ線
４０，４８，８８…埋め込みＰ型層
４２，５２…閾値電圧制御用のＰ型層
４４…Ｎ型ウェル
４６…埋め込みＮ型ウェル
５０，９０…Ｐ型層
５４…ゲート絶縁膜
５６，６６…不純物拡散領域
５８…Ｐ＋型シールド層５８
６０…コンタクト層
６２…シリコン酸化膜
６４…側壁絶縁膜
６８…シリサイド膜
７０…層間絶縁膜
７２，７８，８２…フォトレジスト膜
７４ａ、７４ｂ、７４ｃ、７４ｄ…コンタクトプラグ
７６…第３金属配線層（ＶＲ線）
８０…開口部
８４…高濃度領域
１００…カラーピクセルアレイ部
１０２…ブラックピクセルアレイ部
１０４…フォトダイオード
１１０…シリコン基板
１１２，１１６…Ｐ型ウェル
１１４…Ｎ型ウェル
１１８…遮光膜

Claims (10)

  1. カラーピクセル領域及びブラックピクセル領域を有する第１導電型の半導体基板と、
    前記カラーピクセル領域に形成された前記第１導電型の第１のウェルと、
    前記ブラックピクセル領域に形成された前記第１導電型の第２のウェルと、
    前記第２のウェルを囲うように形成され、前記第２のウェルを前記半導体基板の他の領域から分離する第２導電型の第３のウェルと、
    前記カラーピクセル領域の前記第１のウェル内に形成され、第１のフォトダイオードと、前記第１のフォトダイオードにより発生した信号を読み出すための第１の読み出しトランジスタとを有するカラーピクセルと、
    前記ブラックピクセル領域の前記第２のウェル内に形成され、第２のフォトダイオードと、前記第２のフォトダイオードから出力される信号を読み出すための第２の読み出しトランジスタとを有するブラックピクセルとを有し、
    前記第１のウェルは、前記第１の読み出しトランジスタが形成された領域のウェル底部に、前記第１導電型の第１の埋め込み不純物層を有し、
    前記第２のウェルは、前記第２のフォトダイオードが形成された領域及び前記第２の読み出しトランジスタが形成された領域のウェル底部に、前記第１導電型の第２の埋め込み不純物層を有する
    ことを特徴とする固体撮像装置。
  2. 請求項１記載の固体撮像装置において、
    前記第１のフォトダイオード及び前記第２のフォトダイオードは、埋め込みフォトダイオードで構成され、
    前記カラーピクセルは、前記第１のフォトダイオードにより発生した信号を前記第１の読み出しトランジスタに転送する第１の転送トランジスタを更に有し、
    前記ブラックピクセルは、前記第２のフォトダイオードにより発生した信号を前記第２の読み出しトランジスタに転送する第２の転送トランジスタを更に有し、
    前記第２の埋め込み不純物層は、前記第２の転送トランジスタが形成された領域にも形成されている
    ことを特徴とする固体撮像装置。
  3. 請求項１又は２記載の固体撮像装置において、
    前記半導体基板の周辺回路領域に形成され、底部に前記第１導電型の第３の埋め込み不純物層を有する前記第１導電型の第４のウェルを更に有し、
    前記第３の埋め込み不純物層における前記第１導電型不純物の濃度は、前記第１の埋め込み不純物層における前記第１導電型不純物の濃度及び前記第２の埋め込み不純物層における前記第１導電型不純物の濃度とは異なっている
    ことを特徴とする固体撮像装置。
  4. 請求項３記載の固体撮像装置において、
    前記第１の埋め込み不純物層及び前記第２の埋め込み不純物層における前記第１導電型不純物の深さ方向プロファイルは、前記第３の埋め込み不純物層における前記第１導電型不純物の深さ方向プロファイルよりも急峻である
    ことを特徴とする固体撮像装置。
  5. 請求項１乃至４のいずれか１項に記載の固体撮像装置において、
    前記第１の埋め込み不純物層の端部は、前記第１のフォトダイオードの端部から離間している
    ことを特徴とする固体撮像装置。
  6. 請求項１乃至５のいずれか１項に記載の固体撮像装置において、
    前記第２の埋め込み不純物層は、前記第２のフォトダイオードが形成された領域における前記第１導電型不純物の濃度が、前記第２の読み出しトランジスタが形成された領域における前記第１導電型不純物の濃度よりも低くなっている
    ことを特徴とする固体撮像装置。
  7. 請求項１乃至６のいずれか１項に記載の固体撮像装置において、
    前記第１のフォトダイオード及び前記第２のフォトダイオードは、埋め込みフォトダイオードで構成され、
    前記第２のフォトダイオードの埋め込み拡散層底部における前記第２導電型不純物の濃度は、前記第１のフォトダイオードの埋め込み拡散層底部における前記第２導電型不純物の濃度よりも高くなっている
    ことを特徴とする固体撮像装置。
  8. 請求項１乃至７のいずれか１項に記載の固体撮像装置において、
    前記第１の読み出しトランジスタ及び前記第２の読み出しトランジスタは、前記フォトダイオードから出力される信号を増幅する第１のトランジスタと、前記第１のトランジスタの入力端子をリセットする第２トランジスタと、前記第１トランジスタから出力される前記信号を読み出す第３トランジスタとをそれぞれ有する
    ことを特徴とする固体撮像装置。
  9. 第１導電型の半導体基板のカラーピクセル領域に形成された前記第１導電型の第１のウェルと、前記半導体基板のブラックピクセル領域に形成された前記第１導電型の第２のウェルと、前記第２のウェルを囲うように形成され、前記第２のウェルを前記半導体基板の他の領域から分離する第２導電型の第３のウェルと、前記第１のウェル内に形成され、第１のフォトダイオードと、前記第１のフォトダイオードにより発生した信号を読み出すための第１の読み出しトランジスタとを有するカラーピクセルと、前記第２のウェル内に形成され、第２のフォトダイオードと、前記第２のフォトダイオードから出力される信号を読み出すための第２の読み出しトランジスタとを有するブラックピクセルとを有する固体撮像装置の製造方法であって、
    前記第１導電型の不純物を導入し、前記第１の読み出しトランジスタ形成領域の前記第１のウェル底部に第１の埋め込み不純物層を形成し、前記第２のフォトダイオードの形成領域及び前記第２の読み出しトランジスタ形成領域の前記第２のウェル底部に第２の埋め込み不純物層を形成する工程を有する
    ことを特徴とする固体撮像装置の製造方法。
  10. 請求項９記載の固体撮像装置の製造方法において、
    前記第１導電型の不純物をランダム方向からイオン注入することにより、前記第１の埋め込み不純物層及び前記第２の埋め込み不純物層を形成する
    ことを特徴とする固体撮像装置の製造方法。
JP2004209681A 2004-07-16 2004-07-16 固体撮像装置及びその製造方法 Expired - Fee Related JP4530747B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004209681A JP4530747B2 (ja) 2004-07-16 2004-07-16 固体撮像装置及びその製造方法
US10/992,653 US7119387B2 (en) 2004-07-16 2004-11-22 Solid-state image sensor and method for fabricating the same
TW093136370A TWI249244B (en) 2004-07-16 2004-11-25 Solid-state image sensor and method for fabricating the same
EP04257446A EP1617479B1 (en) 2004-07-16 2004-11-30 Solid-state image sensor and method for fabricating the same
DE602004028716T DE602004028716D1 (de) 2004-07-16 2004-11-30 Festkörperbildsensor und Herstellungsverfahren
CNB2004101045595A CN100428485C (zh) 2004-07-16 2004-12-22 固态图像传感器及其制造方法
KR1020040110927A KR100614072B1 (ko) 2004-07-16 2004-12-23 고체 촬상 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004209681A JP4530747B2 (ja) 2004-07-16 2004-07-16 固体撮像装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006032672A true JP2006032672A (ja) 2006-02-02
JP4530747B2 JP4530747B2 (ja) 2010-08-25

Family

ID=34930864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004209681A Expired - Fee Related JP4530747B2 (ja) 2004-07-16 2004-07-16 固体撮像装置及びその製造方法

Country Status (7)

Country Link
US (1) US7119387B2 (ja)
EP (1) EP1617479B1 (ja)
JP (1) JP4530747B2 (ja)
KR (1) KR100614072B1 (ja)
CN (1) CN100428485C (ja)
DE (1) DE602004028716D1 (ja)
TW (1) TWI249244B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041726A (ja) * 2006-08-02 2008-02-21 Canon Inc 光電変換装置、光電変換装置の製造方法及び撮像システム
KR100859481B1 (ko) 2006-12-29 2008-09-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器
JP2011023986A (ja) * 2009-07-15 2011-02-03 Canon Inc 撮像装置およびその制御方法
JP2011171511A (ja) * 2010-02-18 2011-09-01 Canon Inc 固体撮像装置および固体撮像装置の製造方法
JP2012160750A (ja) * 2012-04-02 2012-08-23 Canon Inc 光電変換装置
JP2014003099A (ja) * 2012-06-15 2014-01-09 Canon Inc 固体撮像装置およびその製造方法、ならびにカメラ
US9082639B2 (en) 2011-10-07 2015-07-14 Canon Kabushiki Kaisha Manufacturing method of semiconductor device
JP2022009215A (ja) * 2017-07-27 2022-01-14 キヤノン株式会社 撮像装置、カメラおよび撮像装置の製造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4539176B2 (ja) * 2004-05-31 2010-09-08 ソニー株式会社 固体撮像素子及びその製造方法
KR100755970B1 (ko) * 2004-11-25 2007-09-06 삼성전자주식회사 씨모스 이미지 센서
US7635880B2 (en) 2004-12-30 2009-12-22 Ess Technology, Inc. Method and apparatus for proximate CMOS pixels
US7755116B2 (en) * 2004-12-30 2010-07-13 Ess Technology, Inc. Method and apparatus for controlling charge transfer in CMOS sensors with an implant by the transfer gate
US7115925B2 (en) * 2005-01-14 2006-10-03 Omnivision Technologies, Inc. Image sensor and pixel having an optimized floating diffusion
JP4843951B2 (ja) * 2005-01-27 2011-12-21 ソニー株式会社 固体撮像装置の製造方法、固体撮像装置およびカメラ
JP4742602B2 (ja) 2005-02-01 2011-08-10 ソニー株式会社 固体撮像装置及びその製造方法
US20060183323A1 (en) * 2005-02-14 2006-08-17 Omnivision Technologies, Inc. Salicide process using CMP for image sensor
US20060183268A1 (en) * 2005-02-14 2006-08-17 Omnivision Technologies, Inc. Salicide process for image sensor
KR100712507B1 (ko) * 2005-04-11 2007-04-30 삼성전자주식회사 두 종류의 소자분리영역들을 포함하는 씨모스 이미지센서및 그 제조 방법
KR100653716B1 (ko) * 2005-07-19 2006-12-05 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2007048893A (ja) * 2005-08-09 2007-02-22 Fujifilm Corp 固体撮像素子およびその製造方法
JP4807014B2 (ja) * 2005-09-02 2011-11-02 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
KR100681673B1 (ko) * 2005-12-29 2007-02-09 동부일렉트로닉스 주식회사 불순물층에 의해 이동된 에피택시층 측정 방법
KR100757413B1 (ko) * 2006-05-17 2007-09-11 삼성전자주식회사 이미지 센서 및 그 형성 방법
KR100790588B1 (ko) * 2006-08-16 2008-01-02 (주) 픽셀플러스 광학 블랙 픽셀, 그를 갖는 이미지 센서 및 그의 오프셋 및리드 아웃 잡음 제거 방법
US7763913B2 (en) * 2006-12-12 2010-07-27 Aptina Imaging Corporation Imaging method, apparatus, and system providing improved imager quantum efficiency
US8072513B2 (en) * 2007-05-02 2011-12-06 Canon Kabushiki Kaisha Image capturing system, signal processing circuit, and signal processing method
JP2009065156A (ja) * 2007-09-06 2009-03-26 Dongbu Hitek Co Ltd イメージセンサーの製造方法
US20090121264A1 (en) * 2007-11-12 2009-05-14 Ching-Hung Kao Cmos image sensor and method of forming the same
KR101374301B1 (ko) * 2007-11-15 2014-03-17 삼성전자 주식회사 이미지 센서
JP4492736B2 (ja) * 2008-06-12 2010-06-30 ソニー株式会社 半導体集積回路
US7833819B2 (en) * 2008-07-23 2010-11-16 Aptina Imaging Corporation Method and apparatus for decreasing storage node parasitic charge in active pixel image sensors
JP5282543B2 (ja) * 2008-11-28 2013-09-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5531417B2 (ja) * 2009-02-12 2014-06-25 株式会社ニコン 固体撮像装置
JP5493669B2 (ja) * 2009-10-07 2014-05-14 ソニー株式会社 固体撮像装置、撮像装置、および固体撮像装置の製造方法
JP5564918B2 (ja) * 2009-12-03 2014-08-06 ソニー株式会社 撮像素子およびカメラシステム
TW201129087A (en) * 2010-02-09 2011-08-16 Novatek Microelectronics Corp Image sensor
JP2012182377A (ja) * 2011-03-02 2012-09-20 Sony Corp 固体撮像装置
WO2012176454A1 (ja) * 2011-06-22 2012-12-27 パナソニック株式会社 固体撮像装置
JP5677238B2 (ja) 2011-08-29 2015-02-25 株式会社日立製作所 固体撮像装置
KR101989907B1 (ko) * 2012-05-31 2019-06-17 삼성전자주식회사 유기 이미지 센서 및 그 제조방법
CN103491323B (zh) * 2013-09-02 2018-10-16 上海集成电路研发中心有限公司 一种cmos图像传感器的像素单元和阵列及其制作方法
US9560294B2 (en) * 2014-12-10 2017-01-31 Semiconductor Components Industries, Llc Systems and methods for pixel-level dark current compensation in image sensors
JP2017045838A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
JP7121468B2 (ja) * 2017-02-24 2022-08-18 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
CN109273473A (zh) * 2018-09-25 2019-01-25 德淮半导体有限公司 图像传感器及其制造方法以及电子装置
CN110784634B (zh) * 2019-11-15 2021-10-29 Oppo广东移动通信有限公司 图像传感器、控制方法、摄像头组件及移动终端
CN113130516A (zh) * 2020-01-15 2021-07-16 联华电子股份有限公司 半导体影像感测元件及其制作方法
CN111769130B (zh) * 2020-07-17 2021-10-08 山东大学 一种cmos像素传感器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329854A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd 固体撮像装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410663A (en) * 1987-07-03 1989-01-13 Canon Kk Semiconductor device
JP3031756B2 (ja) * 1990-08-02 2000-04-10 キヤノン株式会社 光電変換装置
US5781233A (en) * 1996-03-14 1998-07-14 Tritech Microelectronics, Ltd. MOS FET camera chip and methods of manufacture and operation thereof
JP4270742B2 (ja) 2000-11-30 2009-06-03 Ｎｅｃエレクトロニクス株式会社 固体撮像装置
JP3702854B2 (ja) * 2002-03-06 2005-10-05 ソニー株式会社 固体撮像素子
US7053458B2 (en) * 2002-04-30 2006-05-30 Ess Technology, Inc. Suppressing radiation charges from reaching dark signal sensor
JP4313990B2 (ja) * 2002-07-02 2009-08-12 シャープ株式会社 固体撮像装置
JP2004039832A (ja) 2002-07-03 2004-02-05 Sony Corp 光電変換装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329854A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd 固体撮像装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041726A (ja) * 2006-08-02 2008-02-21 Canon Inc 光電変換装置、光電変換装置の製造方法及び撮像システム
US8411187B2 (en) 2006-08-02 2013-04-02 Canon Kabushiki Kaisha Photoelectric conversion device, method for producing photoelectric conversion device, and image pickup system
US9825077B2 (en) 2006-08-02 2017-11-21 Canon Kabushiki Kaisha Photoelectric conversion device, method for producing photoelectric conversion device, and image pickup system
KR100859481B1 (ko) 2006-12-29 2008-09-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器
JP2011023986A (ja) * 2009-07-15 2011-02-03 Canon Inc 撮像装置およびその制御方法
JP2011171511A (ja) * 2010-02-18 2011-09-01 Canon Inc 固体撮像装置および固体撮像装置の製造方法
US9082639B2 (en) 2011-10-07 2015-07-14 Canon Kabushiki Kaisha Manufacturing method of semiconductor device
JP2012160750A (ja) * 2012-04-02 2012-08-23 Canon Inc 光電変換装置
JP2014003099A (ja) * 2012-06-15 2014-01-09 Canon Inc 固体撮像装置およびその製造方法、ならびにカメラ
JP2022009215A (ja) * 2017-07-27 2022-01-14 キヤノン株式会社 撮像装置、カメラおよび撮像装置の製造方法
JP7418383B2 (ja) 2017-07-27 2024-01-19 キヤノン株式会社 撮像装置およびカメラ

Also Published As

Publication number Publication date
CN1722454A (zh) 2006-01-18
KR20060006718A (ko) 2006-01-19
TW200605340A (en) 2006-02-01
DE602004028716D1 (de) 2010-09-30
JP4530747B2 (ja) 2010-08-25
US7119387B2 (en) 2006-10-10
US20060011952A1 (en) 2006-01-19
KR100614072B1 (ko) 2006-08-22
EP1617479A2 (en) 2006-01-18
EP1617479A3 (en) 2006-11-08
CN100428485C (zh) 2008-10-22
EP1617479B1 (en) 2010-08-18
TWI249244B (en) 2006-02-11

Similar Documents

Publication Publication Date Title
JP4530747B2 (ja) 固体撮像装置及びその製造方法
US9887226B2 (en) Solid-state imaging device
KR100736192B1 (ko) 고체 촬상 장치
US7364960B2 (en) Methods for fabricating solid state image sensor devices having non-planar transistors
JP4976273B2 (ja) シーモスイメージセンサ及びその製造方法
US9935141B2 (en) Semiconductor device and manufacturing method thereof
JP2012109540A (ja) 固体撮像装置の製造方法
JP2005005573A (ja) 撮像装置
KR100870822B1 (ko) 버팅콘택을 이용한 씨모스 이미지센서 제조방법
JP2007141937A (ja) 固体撮像素子、半導体装置及び半導体装置の製造方法
KR20160017609A (ko) 반도체 장치 및 그 제조 방법
US20180090527A1 (en) Photoelectric conversion device and manufacturing method of the photoelectric conversion device
US20070145440A1 (en) CMOS Image Sensor and Method for Fabricating the Same
JP4725673B2 (ja) 固体撮像装置及びその製造方法
KR100776151B1 (ko) 고집적 이미지센서 제조 방법
JP2006041080A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070626

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100608

R150 Certificate of patent or registration of utility model

Ref document number: 4530747

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140618

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees