KR100736192B1 - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR100736192B1
KR100736192B1 KR1020040076864A KR20040076864A KR100736192B1 KR 100736192 B1 KR100736192 B1 KR 100736192B1 KR 1020040076864 A KR1020040076864 A KR 1020040076864A KR 20040076864 A KR20040076864 A KR 20040076864A KR 100736192 B1 KR100736192 B1 KR 100736192B1
Authority
KR
South Korea
Prior art keywords
transistor
photodiode
region
pixel
line
Prior art date
Application number
KR1020040076864A
Other languages
English (en)
Other versions
KR20050103867A (ko
Inventor
오카와나루미
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20050103867A publication Critical patent/KR20050103867A/ko
Application granted granted Critical
Publication of KR100736192B1 publication Critical patent/KR100736192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 포토다이오드의 면적을 충분히 확보할 수 있는 동시에, 픽셀 사이에서 광감도나 전하 전송 특성을 균일하게 할 수 있는 고체 촬상 장치를 제공하는 것을 과제로 한다. 4Tr형 픽셀을 갖는 고체 촬상 장치에 있어서, 열방향으로 인접하는 픽셀(Pn, Pn +1)의 사이에, 소스팔로워 트랜지스터(SF-Tr), 리셋 트랜지스터(RST) 및 셀렉트 트랜지스터(Select)가 공통화되어 있고, 트랜스퍼 트랜지스터(TG1)와 트랜스퍼 트랜지스터(TG2)는 포토다이오드(PD1)와 포토다이오드(PD2)에 대하여, 각각 행방행의 동일한 측에 위치하는 영역에 형성되어 있고, 공통화되는 소스팔로워 트랜지스터(SF-Tr), 리셋 트랜지스터(RST) 및 셀렉트 트랜지스터(Select)는 포토다이오드(PD1) 및 포토다이오드(PD2)에 대하여 행방향의 동일한 측에 위치하는 영역에 형성되어 있다.

Description

고체 촬상 장치{SOLID-STATE IMAGE SENSOR}
도 1은 본 발명의 제1 실시형태에 따른 고체 촬상 장치의 회로도.
도 2는 본 발명의 제1 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 3은 본 발명의 제1 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 4는 본 발명의 제1 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 5는 본 발명의 제1 실시형태에 따른 고체 촬상 장치에서 소정의 영역의 실리사이드화를 실시한 경우에 픽셀 어레이부의 활성 영역 및 게이트 배선의 레이아웃을 도시하는 평면도,
도 6a와 도 6b는 본 발명의 제1 실시형태에 따른 고체 촬상 장치의 제조 방법을 도시하는 공정 단면도.
도 7a와 도 7b는 본 발명의 제1 실시형태에 따른 고체 촬상 장치의 제조 방법을 도시하는 공정 단면도.
도 8a와 도 8b는 본 발명의 제1 실시형태에 따른 고체 촬상 장치의 제조 방법을 도시하는 공정 단면도.
도 9는 본 발명의 제1 실시형태에 따른 고체 촬상 장치의 제조 방법을 도시하는 공정 단면도.
도 10은 본 발명의 제1 실시형태에 따른 고체 촬상 장치의 제조 방법을 도시하는 공정 단면도.
도 11은 본 발명의 제2 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 12는 본 발명의 제2 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 13은 본 발명의 제2 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 14는 본 발명의 제2 실시형태에 따른 고체 촬상 장치의 제조 방법을 도시하는 공정 단면도.
도 15는 본 발명의 제2 실시형태에 따른 고체 촬상 장치의 제조 방법을 도시하는 공정 단면도.
도 16은 본 발명의 제2 실시형태에 따른 고체 촬상 장치의 제조 방법을 도시하는 공정 단면도.
도 17은 본 발명의 제2 실시형태의 변형예에 의한 고체 촬상 장치의 구조를 도시하는 평면도.
도 18은 본 발명의 제3 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 19는 본 발명의 제3 실시형태의 변형예에 의한 고체 촬상 장치의 구조를 도시하는 평면도.
도 20은 본 발명의 제4 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 21은 본 발명의 제4 실시형태의 변형예에 의한 고체 촬상 장치의 구조를 도시하는 평면도.
도 22는 본 발명의 제5 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 23은 본 발명의 제5 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 단면도.
도 24는 본 발명의 제6 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 25는 본 발명의 제6 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 26은 본 발명의 제7 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 27은 본 발명의 제7 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 28은 본 발명의 제7 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 29는 본 발명의 제7 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도.
도 30은 소자가 공통화되어 있지 않은 4Tr형 픽셀을 갖는 고체 촬상 장치의 회로도.
<도면의 주요 분에 대한 부호의 설명>
10 : 픽셀 어레이부
12 : 행 선택 회로
14 : 신호 판독/잡음 제거 회로
16 : AMP/ADC부
18 : 실리콘 기판
20 : 소자 분리 영역
22 : 활성 영역
22a : PD1/TG1/FD1 영역
22b : PD2/TG2/FD2 영역
22c : Select/SF-Tr 영역
22d : RST 영역
22e : 판독 트랜지스터 영역
22f : 활성 영역
23PD 1 : 포토다이오드(PD1)의 형성 영역
23FD 1 : 플로우팅 디퓨젼(FD1)의 형성 영역
23TG 1 : 트랜스퍼 트랜지스터(TG1)의 형성 영역
23Select : 셀렉트 트랜지스터(Select)의 형성 영역
23SF - Tr : 소스팔로워 트랜지스터(SF-Tr)의 형성 영역
23RST : 리셋 트랜지스터(RST)의 형성 영역
24 : 게이트 전극
24TG 1 : 트랜스퍼 트랜지스터(TG1)의 게이트 전극
24TG 2 : 트랜스퍼 트랜지스터(TG2)의 게이트 전극
24Select : 셀렉트 트랜지스터(Select)의 게이트 전극
24SF - Tr : 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극
24RST : 리셋 트랜지스터(RST)의 게이트 전극
25a, 25b, 25c, 25d : 컨택트부
26 : 매립 N형 확산층
26PD 1 : 포토다이오드(PD1)의 매립 N형 확산층
26PD 2 : 포토다이오드(PD2)의 매립 N형 확산층
30, 30a, 30b, 30c, 30d, 30e, 30f, 30g, 30h, 30i, 30j, 30k : 컨택트 플러 그
32 : 제1 금속 배선층
32a : Select선
32b : TG1선
32c : RST선
32d : TG2선
32e, 32f, 32g, 32h, 32i, 32j, 32k : 인출 배선(중계 배선)
33b, 33d : 광폭부
34a, 34b, 34c, 34d, 34e, 34f, 34g, 34h, 34i, 34j, 34k, 34l : 컨택트 플러그
36 : 제2 금속 배선층
36a : 신호 판독선
36b : VR선
36c : FD-SF 접속선
36g, 36h : 인출 배선(중계 배선)
36i, 36j : VR선
37a1, 37a2 : 광폭부
37b1, 37b2 : 광폭부
38a, 38b : 실리사이드화 방지 패턴
39 : 영역
40 : 딥 P 우물층
42 : P 우물층
44 : 임계치 전압 제어층
46 : 게이트 절연막
48 : 불순물 확산 영역
50 : 불순물 확산 영역
52 : P+형 실드층
54 : 실리콘 산화막
56 : 측벽 절연막
58 : 고농도 불순물 확산 영역
60 : 금속 실리사이드막
62 : 실리콘 질화막
64 : 실리콘 산화막
66 : 컨택트 홀
68, 70 : 층간 절연막
72 : 커버막
74a, 74b, 74c, 74d : 컨택트 플러그
76 : 제3 금속 배선층(VR선)
78 : 층간 절연막
80 : 절연막
82 : 마이크로 렌즈
84 : 컬러 필터
86 : 금속층
100 : 픽셀 어레이부
102 : 행 선택 회로
104 : 신호 판독/잡음 제거 회로
106 : AMP/ADC부
본 발명은, 픽셀 사이에 소자가 공통화된 고체 촬상 장치에 관한 것이다.
반도체를 이용한 고체 촬상 장치는 CCD와, CMOS를 베이스로 한 이미지 센서로 크게 나뉜다.
CMOS를 베이스로 한 이미지 센서에서는, 광 신호를 전기 신호로 변환하는 포토다이오드(PD), 포토다이오드를 리셋하는 리셋 트랜지스터(RST), 포토다이오드의 신호 전하를 전압 변환하여 출력하는 소스팔로워 트랜지스터(SF-Tr), 픽셀 및 신호선을 접속/선택하는 셀렉트 트랜지스터(Select)로 구성되는, 소위 3Tr형 APS(Active Pixel Sensor)라 불리는 구조가 일반적으로 이용되고 있다.
3Tr형 픽셀을 갖는 고체 촬상 장치는, 열 잡음에 기인한 잡음(kTC 잡음)에 대하여 약하다고 알려져, kTC 잡음을 제거할 수 있는 4Tr형 픽셀이라 불리는 구조가 제안되고 있다. 4Tr형 픽셀을 갖는 고체 촬상 장치는, 상기 리셋 트랜지스터와 포토다이오드 사이에 트랜스퍼 트랜지스터(트랜스퍼 게이트)를 더 설치한 구조를 갖고 있으며, 리셋 트랜지스터와 트랜스퍼 트랜지스터 사이의 N형 확산층(FD : Floating Diffusion)이 소스팔로워 트랜지스터의 게이트에 접속된다.
상기한 4Tr형 픽셀을 갖는 고체 촬상 장치는, 단위 픽셀당 4개의 트랜지스터, 1개의 포토다이오드를 필요로 하는 구성 소자가 많도록 구성되어 있다. 이 때문에, 픽셀 안에서의 포토다이오드의 점유 면적이 감소하기도 된다. 이러한 관점에서, 인접하는 픽셀 사이에 구성 소자를 공통화하는 것이 제안되어 있다.
지금까지, 리셋 트랜지스터, 셀렉트 트랜지스터 및 소스팔로워 트랜지스터에 의해 구성되는 판독 트랜지스터부가, 인접하는 픽셀 사이에서 공통화된 픽셀 레이아웃에 관해서, 여러 가지 레이아웃이 보고되고 있다(예컨대, 특허문헌 1 : 일본 특허 공개 2000-232216호 공보, 특허문헌 2 : 일본 특허 공개 평11-126895호 공보, 특허문헌 3 : 일본 특허 공개 평10-256521호 공보, 특허문헌 4 : 일본 특허 공개 평10-150182호 공보, 특허문헌 5 : 일본 특허 공개 2001-298177호 참조).
인접하는 픽셀 사이에 판독 트랜지스터부를 공통화하면, 1 픽셀당 소자수가 저감되어, 포토다이오드의 점유 면적을 증대하는 것이 가능해진다.
그러나, 인접하는 픽셀 사이에 판독 트랜지스터부를 공통화하여 구성된 픽셀 레이아웃에는 광감도나 전하 전송 특성에 큰 변동이 발생한다.
본 발명의 목적은, 포토다이오드의 면적을 충분히 확보할 수 있는 동시에, 픽셀 사이에서 광감도나 전하 전송 특성을 균일하게 할 수 있는 고체 촬상 장치를 제공하는 데에 있다.
본 발명의 한 관점에 따르면, 행방향 및 열방향에서 매트릭스형으로 배열된 복수의 화소부를 갖고, 복수의 상기 화소부의 각각이, 광전 변환 수단과, 상기 광전 변환 수단에서 발생된 신호 전하를 전송하는 제1 트랜지스터와, 상기 광전 변환 수단으로부터 상기 제1 트랜지스터를 통해 출력되는 상기 신호 전하를 축적하는 불순물 확산 영역과, 상기 불순물 확산 영역에 축적된 상기 신호 전하에 기초하여 신호를 출력하는 제2 트랜지스터와, 상기 제2 트랜지스터의 입력 단자를 리셋하는 제3 트랜지스터와, 상기 제2 트랜지스터로부터 출력되는 신호를 판독하는 제4 트랜지스터를 갖는 고체 촬상 장치에 있어서, n행번째의 제1 화소부의 제2 트랜지스터와, n+1행번째의 제2 화소부의 제2 트랜지스터가 공통화되어 있고, 상기 제1 화소부의 제3 트랜지스터와, 상기 제2 화소부의 제3 트랜지스터가 공통화되어 있고, 상기 제1 화소부의 제4 트랜지스터와, 상기 제2 화소부의 제4 트랜지스터가 공통화되어 있고, 상기 제1 화소부의 제1 트랜지스터와, 상기 제2 화소부의 제1 트랜지스터는, 상기 제1 화소부의 광전 변환 수단 및 상기 제2 화소부의 광전 변환 수단에 대하여, 각각 상기 열방향의 동일한 측에 위치하는 영역에 형성되어 있고, 상기 공통화된 제2 트랜지스터, 공통화된 제3 트랜지스터 및기 공통화된 제4 트랜지스터 중 적어도 어느 하나는, 상기 제1 화소부의 광전 변환 수단 및 상기 제2 화소부의 광전 변환 수단에 대하여, 상기 행방향 측에 위치하는 영역에 형성되어 있는 것을 특징 으로 하는 고체 촬상 장치가 제공된다.
[소자가 공통화되어 있지 않은 4Tr형 픽셀을 갖는 고체 촬상 장치]
본 발명에 의한 고체 촬상 장치의 설명에 앞서서, 소자가 공통화되어 있지 않은 4Tr형 픽셀을 갖는 고체 촬상 장치에 관해서 도 30을 이용하여 설명한다. 도 30은 소자가 공통화되어 있지 않은 4Tr형 픽셀을 갖는 고체 촬상 장치의 회로도이다. 한편, 도 30에서는, 픽셀 어레이부(100)로서, 단위 픽셀 2×2개를 추출하여 나타내고 있다.
각 픽셀은 포토다이오드(PD)와, 트랜스퍼 트랜지스터(TG)와, 리셋 트랜지스터 (RST)와, 소스팔로워 트랜지스터(SF-Tr)와, 셀렉트 트랜지스터(Select)에 의해 구성되어 있다.
포토다이오드(PD)의 캐소드 단자에는 트랜스퍼 트랜지스터(TG)의 소스 단자가 접속되어 있다. 포토다이오드(PD)의 애노드 단자는 접지되어 있다. 트랜스퍼 트랜지스터(TG)의 드레인 단자에는 리셋 트랜지스터(RST)의 소스 단자 및 소스팔로워 트랜지스터(SF-Tr)의 게이트 단자가 접속되어 있다. 트랜스퍼 트랜지스터(TG)의 드레인 단자, 리셋 트랜지스터(RST)의 소스 단자 및 소스팔로워 트랜지스터(SF-Tr)의 게이트 단자가 접속되는 영역에는, 포토다이오드(PD)로부터 이송된 전하를 축적하는 불순물 확산 영역이 존재한다. 이하에서는, 이 불순물 확산 영역을 플로우팅 디퓨젼(FD)이라고 부르기로 한다. 소스팔로워 트랜지스터(SF-Tr)의 소스 단자에는 셀렉트 트랜지스터(Select)의 드레인 단자가 접속되어 있다.
행방향으로 인접하는 각 픽셀에는, 트랜스퍼 트랜지스터(TG)의 게이트 단자를 공통 접속하는 트랜스퍼 게이트(TG)선과, 리셋 트랜지스터(RST)의 게이트 단자를 공통 접속하는 리셋(RST)선과, 셀렉트 트랜지스터(Select)의 게이트 단자를 공통 접속하는 셀렉트(Select)선이 접속되어 있다.
열방향으로 인접하는 각 픽셀에는, 셀렉트 트랜지스터(Select)의 소스 단자를 공통 접속하는 신호 판독선과, 리셋 트랜지스터(RST)의 드레인 단자를 공통 접속하는 VR(리셋 전압선)이 접속되어 있다.
TG선, RST선 및 Select선은 행 선택 회로(102)에 접속되어 있다. 신호 판독선은 신호 판독/잡음 제거 회로(104)에 접속되어 있다. 신호 판독/잡음 제거 회로(104)에는 열마다 설치된 증폭기 및 AD 컨버터를 갖는 AMP/ADC부(106)가 접속되어 있다. VR선은 거의 전원전압인 전원 또는 전원 전압을 칩 내부에서 강압한 전원에 접속되어 있다.
본 발명은, 상기와 같은 4Tr형 픽셀을 갖는 고체 촬상 장치에 있어서, 픽셀 사이에서 소자를 공통화한 경우에, 포토다이오드의 충분한 면적의 확보, 픽셀 사이에서의 광감도나 전하 전송 특성의 균일화 등을 실현하는 것이다. 이하, 본 발명에 의한 고체 촬상 장치에 관해서 구체적으로 설명한다.
[제1 실시형태]
본 발명의 제1 실시형태에 따른 고체 촬상 장치에 관해서 도 1 내지 도 10을 이용하여 설명한다. 도 1은 본 실시형태에 따른 고체 촬상 장치의 회로도, 도 2 내지 도 5는 본 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도, 도 6a 내지 도 10은 본 실시형태에 따른 고체 촬상 장치의 제조 방법을 도시하는 공정 단면도이다.
처음에, 본 실시형태에 따른 고체 촬상 장치의 구조에 관해서 도 1 내지 도 6b를 이용하여 설명한다.
본 실시형태에 따른 고체 촬상 장치는, 픽셀 사이에서 소자가 공통화된 4Tr형 픽셀을 갖는 고체 촬상 장치이다. 즉, 본 실시형태에 따른 고체 촬상 장치는, 광전 변환 수단인 포토다이오드(PD)와, 포토다이오드에서 발생한 신호 전하를 전송하는 트랜스퍼 트랜지스터(TG)를 각각 갖는 복수의 픽셀이 매트릭스형으로 배열되어 있고, 열방향으로 인접하는 픽셀 사이에서, 판독 트랜지스터부가 공통화된 것이다. 판독 트랜지스터부는 소스팔로워 트랜지스터(SF-Tr), 리셋 트랜지스터(RST) 및 셀렉트 트랜지스터(Select)에 의해 구성된다. 여기서, 소스팔로워 트랜지스터(SF-Tr)는 트랜스퍼 트랜지스터(TG)에 의해 전송되는 신호 전하를 전압 변환하여 신호를 출력한다. 리셋 트랜지스터(RST)는 소스팔로워 트랜지스터(SF-Tr)의 입력 단자를 리셋한다. 셀렉트 트랜지스터(Select)는 소스팔로워 트랜지스터(SF-Tr)로부터 출력되는 신호를 판독한다.
우선, 본 실시형태에 따른 고체 촬상 장치의 회로에 관해서 도 1을 이용하여 설명한다. 도 1은 픽셀 어레이부(10)로서, 단위 픽셀 2×2개를 추출하여 도시하고 있다.
열방향으로 인접하는 각 픽셀 중 제n행번째에 위치하는 픽셀(Pn)은 포토다이 오드(PD1)와 트랜스퍼 트랜지스터(TG1)를 갖는다. 제n+1행번째에 위치하는 픽셀(Pn+1)은 포토다이오드(PD2)와 트랜스퍼 트랜지스터(TG2)를 갖는다. 이와 같이 포토다이오드(PD) 및 트랜스퍼 트랜지스터(TG)를 각 픽셀(Pn, Pn +1)이 따로따로 갖는 한편, 열방향으로 인접하는 픽셀(Pn, Pn+1)은 양 픽셀에서 1조의 공통화된 판독 트랜지스터부[리셋 트랜지스터(RST), 셀렉트 트랜지스터(Select) 및 소스팔로워 트랜지스터(SF-Tr)]를 갖는다.
제n행번째에 위치하는 픽셀(Pn)에 있어서의 포토다이오드(PD1)의 캐소드 단자에는 트랜스퍼 트랜지스터(TG1)의 소스 단자가 접속되어 있다. 포토다이오드(PD1)의 애노드 단자는 접지되어 있다. 트랜스퍼 트랜지스터(TG1)의 드레인 단자에는 리셋 트랜지스터(RST)의 소스 단자 및 소스팔로워 트랜지스터(SF-Tr)의 게이트 단자가 접속되어 있다. 트랜스퍼 트랜지스터(TG1)의 드레인 단자, 리셋 트랜지스터(RST)의 소스 단자 및 소스팔로워 트랜지스터(SF-Tr)의 게이트 단자가 접속되는 영역에는 포토다이오드(PD1)로부터 이송된 전하를 축적하는 플로우팅 디퓨젼(FD1)이 존재한다. 소스팔로워 트랜지스터(SF-Tr)의 소스 단자에는 셀렉트 트랜지스터(Select)의 드레인 단자가 접속되어 있다.
제n+1행번째에 위치하는 픽셀(Pn +1)에서 포토다이오드(PD2)의 캐소드 단자에는 트랜스퍼 트랜지스터(TG2)의 소스 단자가 접속되어 있다. 포토다이오드(PD2)의 애노드 단자는 접지되어 있다. 트랜스퍼 트랜지스터(TG2)의 드레인 단자에는 리셋 트랜지스터(RST)의 소스 단자 및 소스팔로워 트랜지스터(SF-Tr)의 게이트 단자가 접속되어 있다. 트랜스퍼 트랜지스터(TG2)의 드레인 단자, 리셋 트랜지스터(RST)의 소스 단자 및 소스팔로워 트랜지스터(SF-Tr)의 게이트 단자가 접속되는 영역에는 포토다이오드(PD2)로부터 이송된 전하를 축적하는 플로우팅 디퓨젼(FD2)이 존재한다. 한편, 플로우팅 디퓨젼(FD2)은 플로우팅 디퓨젼(FD1)에 배선에 의해 접속되어 있다.
행방향으로 인접하는 각 픽셀에는, 공통화된 리셋 트랜지스터(RST)의 게이트 단자를 공통 접속하는 리셋(RST)선이 접속되어 있다. 또, 행방향으로 인접하는 각 픽셀에는 제n행번째에 위치하는 픽셀(Pn)의 트랜스퍼 트랜지스터(TG1)의 게이트 단자를 공통 접속하는 트랜스퍼 게이트(TG)선(TG1선)이 접속되어 있다. 또한, 행방향으로 인접하는 각 픽셀에는, 제n+1행번째에 위치하는 픽셀(Pn +1)의 트랜스퍼 트랜지스터(TG2)의 게이트 단자를 공통 접속하는 TG선(TG2선)이 접속되어 있다.
또, 열방향으로 인접하는 각 픽셀에는, 공통화된 셀렉트 트랜지스터(Select)의 소스 단자를 공통 접속하는 신호 판독선이 접속되어 있다. 또한, 열방향으로 인접하는 각 픽셀에는, 공통화된 리셋 트랜지스터(RST)의 드레인 단자 및 공통화된 소스팔로워 트랜지스터(SF-Tr)의 드레인 단자를 공통 접속하는 리셋 전압(VR)선이 접속되어 있다.
RST선, Select선, TG1선 및 TG2선은 각각 행 선택 회로(12)에 접속되어 있다. 신호 판독선은 신호 판독/잡음 제거 회로(14)에 접속되어 있다. 신호 판독/잡 음 제거 회로(14)에는 열마다 설치된 증폭기 및 AD 컨버터를 갖는 AMP/ADC부(16)가 접속되어 있다. VR선은 거의 전원 전압인 전원이나, 전원전압을 칩 내부에서 강압한 전원에 접속되어 있다.
이와 같이, 본 실시형태에 따른 고체 촬상 장치는, 열방향으로 인접하는 픽셀(Pn, Pn +1)이, 양 픽셀에서 1조의 공통화된 판독 트랜지스터부[리셋 트랜지스터(RST), 셀렉트 트랜지스터(Select) 및 소스팔로워 트랜지스터(SF-Tr)]를 갖는 것이다. 도 1에 도시하는 회로도에서, 공통화된 판독 트랜지스터부는 1점 쇄선으로 둘러싸여 있다.
다음에, 본 실시형태에 따른 고체 촬상 장치의 구조에 관해서 도 2 내지 도 5를 이용하여 설명한다. 도 2는 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레이부에 있어서의 활성 영역 및 게이트 배선의 레이아웃을 도시하는 평면도, 도 3은 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레이부에 있어서의 제1 금속 배선층의 레이아웃을 도시하는 평면도, 도 4는 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레이부에 있어서의 제2 금속 배선층의 레이아웃을 도시하는 평면도, 도 5는 본 실시형태에 따른 픽셀 어레이부에 있어서의 활성 영역 및 게이트 배선의 소정의 영역을 실리사이드화한 경우의 활성 영역 및 게이트 배선의 레이아웃을 도시하는 평면도이다.
한편, 도 2 내지 도 4에서는, 픽셀 어레이부(10)에 있어서 매트릭스형으로 배치된 복수의 대략 정방형의 픽셀 중 제m열에서 열방향으로 인접하고, 판독 트랜 지스터부가 공통화된 제n행번째 및 제n+1행번째에 위치하는 픽셀(Pn, Pn +1)조와, 제m+1열에서 열방향으로 인접하고, 판독 트랜지스터부가 공통화된 제n행번째 및 제n+1행번째에 위치하는 픽셀(Pn, Pn +1)조의 합계 2조 4개의 픽셀을 나타내고 있다. 실제의 픽셀 어레이부(10)에서는, 판독 트랜지스터부가 공통화된 열방향으로 인접하는 픽셀(Pn, Pn +1)조가 행방향으로 1 픽셀 피치로 배치되고, 열방향으로 2 픽셀 피치로 배치되어 있다.
도 2에 도시한 바와 같이, 실리콘 기판(18) 상에는 소자 분리 영역(20)에 의해 획정된 활성 영역(22a∼22d)이 형성되어 있다. 판독 트랜지스터부가 공통화된 열방향으로 인접하는 픽셀(Pn, Pn +1)에 있어서의 활성 영역(22)은 후술하는 PD1/TG1/FD1 영역(22a)과, PD2/TG2/FD2 영역(22b)과, Select/SF-Tr 영역(22c)과, RST 영역(22d)을 갖는다. PD1/TG1/FD1 영역(22a)과 RST 영역(22d)은 서로 일체적으로 연속해 있다.
제n행번째에 위치하는 픽셀(Pn)에는, 열방향으로 긴 직사각형의 넓은 영역과, 직사각형의 넓은 영역에 연속해 있고 직사각형의 넓은 영역의 열방향으로 평행한 한변으로부터 돌출된 돌출 영역을 갖고, 포토다이오드(PD1), 트랜스퍼 트랜지스터(TG1) 및 플로우팅 디퓨젼(FD1)이 형성되는 PD1/TG1/FD1 영역(22a)이 형성되어 있다.
제n+1행번째에 위치하는 픽셀(Pn +1)에는, 열방향으로 긴 직사각형의 넓은 영 역과, 직사각형의 넓은 영역에 연속해 있고 직사각형의 넓은 영역의 열방향으로 평행한 한변으로부터 돌출된 돌출 영역을 갖고, 포토다이오드(PD2), 트랜스퍼 트랜지스터(TG2) 및 플로우팅 디퓨젼(FD2)이 형성되는 PD2/TG2/FD2 영역(22b)이 형성되어 있다.
제n행번째에 위치하는 픽셀(Pn)에는, 공통화된 판독 트랜지스터부 중 셀렉트 트랜지스터(Select) 및 소스팔로워 트랜지스터(SF-Tr)가 형성되는 Select/SF-Tr 영역(22c)이 형성되어 있다. Select/SF-Tr 영역(22c)은 PD1/TG1/FD1 영역(22a)에 대하여 픽셀(Pn)의 열방향으로 평행한 1변 측에 형성되어 있다. Select/SF-Tr 영역(22c)의 형상은 열방향으로 긴 직사각형으로 되어 있다.
제n+1행번째에 위치하는 픽셀(Pn+1)에는, 공통화된 판독 트랜지스터부 중 리셋 트랜지스터(RST)가 형성되는 RST 영역(22d)이 형성되어 있다. RST 영역(22d)은 PD2/TG2/FD2 영역(22b)에 대하여 픽셀(Pn +1)의 열방향으로 평행한 한변 측에 형성되어 있다. RST 영역(22d)은 제n행번째에 위치하는 픽셀(Pn)에 형성된 PD1/TG1/FD1 영역(22a)의 돌출 영역에 연속해 있으며, 열방향으로 긴 직사각형의 영역을 갖는다.
PD1/TG1/FD1 영역(22a)과 PD2/TG2/FD2 영역(22b)은 서로 거의 동일한 형상의 직사각형의 넓은 영역을 갖고 있다. 그리고, 픽셀(Pn)에서 PD1/TG1/FD1 영역(22a)의 위치와 픽셀(Pn +1)에서 PD2/TG2/FD2 영역(22b)의 위치는, 서로 거의 같게 되어 있다. 즉, PD1/TG1/FD1 영역(22a)과 PD2/TG2/FD2 영역(22b)은 서로 거의 1 픽셀 피치 로 열방향으로 이격되어 있다.
Select/SF-Tr 영역(22c)과 RST 영역(22d)은, PD1/TG1/FD1 영역(22a) 및 PD2/TG2/FD2 영역(22b)에 대하여, 함께 행방향의 동일한 측에 형성되어 있다.
제n행번째에 위치하는 픽셀(Pn)에서 PD1/TG1/FD1 영역(22a)의 직사각형의 넓은 영역에는, 포토다이오드(PD1)가 형성되어 있다. PD1/TG1/FD1 영역(22a)의 지면 아래쪽의 포토다이오드(PD1) 단부 근방에서는, PD1/TG1/FD1 영역(22a) 상에, PD1/TG1/FD1 영역(22a)을 행방향으로 걸치는 식으로 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)이 형성되어 있다. 게이트 전극(24TG 1)의 포토다이오드(PD1) 측의 단부 아래에는 포토다이오드(PD1)의 매립 N형 확산층(26PD 1)의 단부가 위치하고 있다.
제n+1행번째에 위치하는 픽셀(Pn +1)에서 PD2/TG2/FD2 영역(22b)의 직사각형의 넓은 영역에는, 포토다이오드(PD2)가 형성되어 있다. PD2/TG2/FD2 영역(22b)의 지면 아래쪽의 포토다이오드(PD2) 단부 근방에서는, PD2/TG2/FD2 영역(22b) 상에, PD2/TG2/FD2 영역(22b)을 행방향으로 걸치는 식으로 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2)이 형성되어 있다. 게이트 전극(24TG 2)의 포토다이오드(PD2) 측의 단부 아래에는 포토다이오드(PD2)의 매립 N형 확산층(26PD 2)의 단부가 위치하고 있다.
포토다이오드(PD1)와 포토다이오드(PD2)는 형상이 서로 거의 동일하다. 게이 트 전극(24TG1)과 게이트 전극(24TG2)은 형성이 서로 거의 동일하다. 또한, 포토다이오드(PD1)에 대한 게이트 전극(24TG 1)의 위치 관계와, 포토다이오드(PD2)에 대한 게이트 전극(24TG 2)의 위치 관계는 서로 거의 같게 되어 있다. 즉, 포토다이오드(PD1)와 포토다이오드(PD2)는 서로 거의 1 픽셀 피치로 열방향으로 이격되고, 게이트 전극(24TG1)과 게이트 전극(24TG 2)은 서로 거의 1 픽셀 피치로 열방향으로 이격되어 있다. 그리고, 포토다이오드(PD1)의 매립 N형 확산층(26PD 1)과 게이트 전극(24TG 1)의 겹침과, 포토다이오드(PD2)의 매립 N형 확산층(26PD 2)과 게이트 전극(24TG 2)의 겹침은 서로 거의 동일하게 되어 있다. 즉, 게이트 전극(24TG 1)의 단부의 바로 아래에 존재하는 매립 N형 확산층(26PD 1) 부분의 면적과, 게이트 전극(24TG 2)의 단부의 바로 아래에 존재하는 매립 N형 확산층(26PD 2) 부분의 면적은 서로 거의 같게 되어 있다.
한편, 게이트 전극(24TG1, 24TG2)의 형상은, 적어도, 포토다이오드(PD1)의 열방향으로 평행한 한 쪽의 단부에서부터 다른 쪽의 단부까지의 사이의 게이트 전극(24TG1)의 형상과, 포토다이오드(PD2)의 열방향으로 평행한 일단부에서부터 타단부까지의 사이의 게이트 전극(24TG 2)의 형상이 서로 거의 같은 것이 좋다. 즉, 적어도, 픽셀(Pn)의 게이트 전극(24TG 1) 중의 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이에 존재하는 부분의 형상과, 픽셀(Pn +1)의 게이트 전극(24TG 2) 중의 열방향으로 인접하는 포토다이오드(PD2)와 포토다이오드(PD1) 사이에 존재하는 부분의 형상이 서로 거의 같은 것이 좋다.
제n행번째에 위치하는 픽셀(Pn)에서, Select/SF-Tr 영역(22c) 상에는, 제n행번째에서부터 제n+1행번째를 향해 순차 각각, 셀렉트 트랜지스터(Select)의 게이트 전극(24Select), 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF - Tr)이 행방향으로 Select/SF-Tr 영역(22c)을 걸치는 식으로 형성되어 있다.
제n+1행번째에 위치하는 픽셀(Pn +1)에서 RST 영역(22d) 상에는, 리셋 트랜지스터(RST)의 게이트 전극(24RST)이 행방향으로 RST 영역(22d)을 걸치는 식으로 형성되어 있다.
이렇게 해서, 제m열번째에 있어서 열방향으로 인접하는 픽셀(Pn, Pn +1)에 대해서, 공통화된 판독 트랜지스터부[셀렉트 트랜지스터(Select), 소스팔로워 트랜지스터(SF-Tr) 및 리셋 트랜지스터(RST)]가, 제m열번째의 포토다이오드(PD1, PD2)와 제m+1열번째의 포토다이오드(PD1, PD2) 사이의 영역에 형성되어 있다.
PD1/TG1/FD1 영역(22a) 및 RST 영역(22d) 중, 게이트 전극(24TG 1)과 게이트 전극(24RST) 사이의 부분에는 플로우팅 디퓨젼(FD1)이 형성되어 있다.
PD2/TG2/FD2 영역(22b) 중, 게이트 전극(24TG 2)과, PD2/TG2/FD2 영역(22b)의 돌출 영역에 형성된 컨택트부(25d) 사이의 부분에는 플로우팅 디퓨젼(FD2)이 형성되어 있다. 컨택트부(25d)에는 플로우팅 디퓨젼(FD1)과 플로우팅 디퓨젼(FD2)을 서 로 전기적으로 접속하기 위한 후술하는 FD-SF 접속선(36c)(도 4 참조)이, 컨택트 플러그(30j), 인출 배선(중계 배선)(32j)(도 3 참조) 및 컨택트 플러그(34f)(도 4 참조)를 통해 전기적으로 접속되어 있다.
이렇게 해서, 플로우팅 디퓨젼(FD1)과, 플로우팅 디퓨젼(FD2)은 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1) 및 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG2)에 대하여, 각각 열방향의 동일한 측에 위치하는 영역에 적어도 형성되어 있다.
도 3에 도시한 바와 같이, 제1 금속 배선층(32)은 컨택트 플러그(30a)를 통해 게이트 전극(24Select)에 전기적으로 접속된 Select선(32a)과, 컨택트 플러그(30b)를 통해 게이트 전극(24TG 1)에 전기적으로 접속된 TG선(TG1선)(32b)과, 컨택트 플러그(30c)를 통해 게이트 전극(24RST)에 전기적으로 접속된 RST선(32c)과, 컨택트 플러그(30d)를 통해 게이트 전극(24TG 2)에 전기적으로 접속된 TG선(TG2선)(32d)을 갖는다. 또한, 제1 금속 배선층(32)은 컨택트 플러그(30e)를 통해 셀렉트 트랜지스터(Select)의 소스 영역에 전기적으로 접속된 인출 배선(32e)과, 컨택트 플러그(30f)를 통해 게이트 전극(24SF - Tr)에 전기적으로 접속된 인출 배선(32f)과, 컨택트 플러그(30g)를 통해 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역에 전기적으로 접속된 인출 배선(32g)과, 컨택트 플러그(30h)를 통해 플로우팅 디퓨젼(FD1)에 전기적으로 접속된 인출 배선(32h)과, 컨택트 플러그(30i)를 통해 리셋 트랜지스터(RST)의 드 레인 영역에 전기적으로 접속된 인출 배선(32i)과, 컨택트 플러그(30j)를 통해 플로우팅 디퓨젼(FD2)에 전기적으로 접속된 인출 배선(32j)을 갖고 있다.
Select선(32a)은 포토다이오드(PD1)를 피하도록 사행(蛇行)하여 행방향으로 연장된다. 즉, 포토다이오드(PD1)의 근방에서는, Select선(32a)은 포토다이오드(PD1)의 가장자리에서부터 소정의 간격을 두고, 포토다이오드(PD1)의 가장자리를 따라서 연장된다.
RST선(32c)은 포토다이오드(PD2)를 피하도록 사행하여 행방향으로 연장된다. 즉, 포토다이오드(PD2)의 근방에서는, RST선(32c)은 포토다이오드(PD2)의 가장자리에서부터 소정의 간격을 두고, 포토다이오드(PD2)의 가장자리를 따라서 연장된다. 포토다이오드(PD2)의 가장자리를 따라서 연장되는 RST선(32c)과 포토다이오드(PD2)의 가장자리 사이의 간격은 포토다이오드(PD1)의 가장자리를 따라서 연장되는 Select선(32a)과 포토다이오드(PD1)의 가장자리의 간격과 거의 같다. 또, RST선(32c)의 포토다이오드(PD2)에 대향하고 있는 부분의 길이는 Select선(32a)의 포토다이오드(PD2)에 대향하고 있는 부분의 길이와 거의 같게 되어 있다.
게이트 전극(24TG 1)에 전기적으로 접속하는 TG1선(32b)은 행방향으로 연장된다. TG1선(32b)에는 포토다이오드(PD1) 측으로 폭이 넓게 된 광폭부(33b)가 형성되어 있다. 광폭부(33b)는 포토다이오드(PD1)의 가장자리에 소정의 간격을 두고 대향하고 있다.
마찬가지로, 게이트 전극(24TG2)에 전기적으로 접속하는 TG2선(32d)은 행방향 으로 연장된다. TG2선(32d)에는 포토다이오드(PD2) 측으로 폭이 넓은 광폭부(33d)가 형성되어 있다. 광폭부(33d)는 포토다이오드(PD2)의 가장자리에 소정의 간격을 두고 대향하고 있다. TG2선(32d)의 광폭부(33d)와 포토다이오드(PD2)의 가장자리 사이의 간격은 TG1선(32b)의 광폭부(33b)와 포토다이오드(PD1)의 가장자리 사이의 간격과 거의 같게 되어 있다. 또한, TG2선(32d)의 포토다이오드(PD2)에 대향하고 있는 광폭부(33d)의 길이는 TG1선(32b)의 포토다이오드(PD1)에 대향하고 있는 광폭부(33b)의 길이와 거의 같게 되어 있다.
TG1선(32b)을 게이트 전극(24TG 1)에 전기적으로 접속하는 컨택트 플러그(30b)는 게이트 전극(24TG 1)의 코너부에서부터 Select/SF-Tr 영역(22c)과 RST 영역(22d) 사이로 돌출된 게이트 전극(24TG1)의 컨택트부(25a)에 접속되어 있다. 이 컨택트부(25a)는 행방향으로 인접하는 픽셀의 Select/SF-Tr 영역(22c)과 RST 영역(22d) 사이로 돌출되어 있다. 이와 같이, 컨택트 플러그(30b)가 접속하는 게이트 전극(24TG1)의 컨택트부(25a)는 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있지 않다.
TG2선(32d)을 게이트 전극(24TG 2)에 전기적으로 접속하는 컨택트 플러그(30d)는 게이트 전극(24TG 2)의 코너부에서부터 RST 영역(22d)과 Select/SF-Tr 영역(22c) 사이로 돌출된 게이트 전극(24TG2)의 컨택트부(25b)에 접속되어 있다. 이 컨택트부(25b)는 행방향으로 인접하는 픽셀의 RST 영역(22d)과 Select/SF-Tr 영역(22c) 사 이로 돌출되어 있다. 이와 같이, 컨택트 플러그(30d)가 접속하는 게이트 전극(24TG2)의 컨택트부(25b)는 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있지 않다.
인출 배선(32h)을 플로우팅 디퓨젼(FD1)에 전기적으로 접속하는 컨택트 플러그(30h)는 PD1/TG1/FD1 영역(22a) 및 RST 영역(22d) 중 게이트 전극(24TG 1)과 게이트 전극(24RST) 사이의 부분에 형성된 컨택트부(25c)에 접속되어 있다. 이 플로우팅 디퓨젼(FD1)의 컨택트부(25c)는 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있지 않다.
인출 배선(32j)을 플로우팅 디퓨젼(FD2)에 전기적으로 접속하는 컨택트 플러그(30j)는 PD2/TG2/FD2 영역(22b)의 돌출 영역에 형성된 컨택트부(25d)에 접속되어 있다. 이 플로우팅 디퓨젼(FD2)의 컨택트부(25d)는 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있지 않다.
도 4에 도시한 바와 같이, 제2 금속 배선층(36)은 컨택트 플러그(34a)를 통해 셀렉트 트랜지스터(Select)의 소스 영역에 전기적으로 접속된 신호 판독선(36a)과, 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역 및 리셋 트랜지스터(RST)의 드레인 영역에 각각 컨택트 플러그(34b, 34c)를 통해 전기적으로 접속된 VR선(36b)과, 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF-Tr), 플로우팅 디퓨젼(FD1) 및 플로우팅 디퓨젼(FD2)에 각각 컨택트 플러그(34d, 34e, 34f)를 통해 전기적으로 접속된 FD-SF 접속선(36c)을 갖고 있다.
신호 판독선(36a), VR선(36b) 및 FD-SF 접속선(36c)은 각각 열방향으로 연장된다. FD-SF 접속선(36c)은 신호 판독선(36a)과 VR선(36b) 사이에 형성되어 있다.
신호 판독선(36a)은 컨택트 플러그(30e), 제1 금속 배선층(32)의 인출 배선(32e) 및 컨택트 플러그(34a)를 통해 셀렉트 트랜지스터(Select)의 소스 영역에 전기적으로 접속되어 있다.
VR선(36b)에는 플로우팅 디퓨젼(FD1) 측으로 폭이 넓게 된 광폭부(37b1)와, 플로우팅 디퓨젼(FD2) 측으로 폭이 넓게 된 광폭부(37b2)가 형성되어 있다. 광폭부(37b1)는 플로우팅 디퓨젼(FD1)을 덮어 차광하고, 광폭부(37b2)는 플로우팅 디퓨젼(FD2)을 덮어 차광하고 있다. VR선(36b)은 컨택트 플러그(30g), 제1 금속 배선층(32)의 인출 배선(32g) 및 컨택트 플러그(34b)를 통해 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역에 전기적으로 접속되어 있다. 또, VR선(36b)은 컨택트 플러그(30i), 제1 금속 배선층(32)의 인출 배선(32i) 및 컨택트 플러그(34c)를 통해 리셋 트랜지스터(RST)의 드레인 영역에 전기적으로 접속되어 있다.
FD-SF 접속선(36c)은 컨택트 플러그(30f), 제1 금속 배선층(32)의 인출 배선(32f) 및 컨택트 플러그(34d)를 통해 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF-Tr)에 전기적으로 접속되어 있다. 또, FD-SF 접속선(36c)은 컨택트 플러그(30h), 제1 금속 배선층(32)의 인출 배선(32h) 및 컨택트 플러그(34e)를 통해 플로우팅 디퓨젼(FD1)에 전기적으로 접속되어 있다. 또한, FD-SF 접속선(36c)은 컨택트 플러그(30j), 제1 금속 배선층(32)의 인출 배선(32j) 및 컨택트 플러그(34f)를 통 해 플로우팅 디퓨젼(FD2)에 전기적으로 접속되어 있다. 이렇게 해서, FD-SF 접속선(36c) 및 인출 배선(32f, 32h, 32j)에 의해, 플로우팅 디퓨젼(FD1), 플로우팅 디퓨젼(FD2) 및 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF - Tr)이 서로 전기적으로 접속되어 있다.
이렇게 해서, 본 실시형태에 따른 고체 촬상 장치가 구성된다.
본 실시형태에 따른 고체 촬상 장치는, 판독 트랜지스터부가 공통화된 열방향으로 인접하는 픽셀(Pn, Pn +1)에 있어서, 픽셀(Pn)의 트랜스퍼 트랜지스터(TG1)와, 픽셀(Pn+1)의 트랜스퍼 트랜지스터(TG2)가, 픽셀(Pn)의 포토다이오드(PD1) 및 픽셀(Pn+1)의 포토다이오드(PD2)에 대하여, 각각 열방향의 동일한 측에 위치하는 영역에 형성되어 있고, 공통화된 판독 트랜지스터부가 픽셀(Pn)의 포토다이오드(PD1) 및 픽셀(Pn+1)의 포토다이오드(PD2)에 대하여, 행방향의 동일한 측에 위치하는 영역에 형성되어 있는 것에 주된 특징이 있다.
이와 같이, 공통화된 판독 트랜지스터부가 열방향으로 인접하는 포토다이오드(PD1, PD2) 사이의 영역에는 형성되어 있지 않으며, 또한, 포토다이오드(PD1)에 대하여 트랜스퍼 트랜지스터(TG1)가 위치하는 방향과 포토다이오드(PD2)에 대하여 트랜스퍼 트랜지스터(TG2)가 위치하는 방향이 서로 같기 때문에, 포토다이오드(PD1, PD2)의 면적을 충분히 확보할 수 있는 동시에, 픽셀(Pn, Pn+1) 사이에서 광감도나 전하 전송 특성을 균일하게 할 수 있다.
또한, 본 실시형태에 따른 고체 촬상 장치에서는, 포토다이오드(PD1)의 형상과 포토다이오드(PD2)의 형상이 서로 거의 같게 되어 있다. 또한, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)의 형상과 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG2)의 형상이 서로 거의 같게 되어 있다. 이에 따라, 픽셀(Pn, Pn+1) 사이에서 광감도나 전하 전송 특성을 더욱 균일하게 할 수 있다. 한편, 게이트 전극(24TG 1, 24TG2)의 형상은, 적어도, 픽셀(Pn)의 게이트 전극(24TG 1) 중의 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이에 존재하는 부분의 형상과, 픽셀(Pn+1)의 게이트 전극(24TG2) 중의 열방향으로 인접하는 포토다이오드(PD2)와 포토다이오드(PD1) 사이에 존재하는 부분의 형상이 서로 거의 같게 되어 있으면 된다.
또한, 본 실시형태에 따른 고체 촬상 장치에서는, 포토다이오드(PD1)에 대한 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)의 위치 관계와, 포토다이오드(PD2)에 대한 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2)의 위치 관계가 서로 같게 되어 있다. 즉, 포토다이오드(PD1)와 포토다이오드(PD2)는 서로 열방향으로 1 픽셀 피치로 이격되고, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)과 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2)은 서로 열방향으로 1 픽셀 피치로 이격되어 있다. 이에 따라, 픽셀(Pn, Pn +1) 사이에서 광감도나 전하 전송 특성을 더욱 균일하게 할 수 있다.
또한, 상기와 같은 레이아웃에 의해, 포토다이오드(PD1, PD2), 트랜스퍼 트랜지스터(TG1, TG2)를 형성할 때에 위치 어긋남이 생긴 경우에, 포토다이오드(PD1) 및 트랜스퍼 트랜지스터(TG1)의 레이아웃의 변화와, 포토다이오드(PD2) 및 트랜스퍼 트랜지스터(TG2)의 레이아웃의 변화가 거의 동일하게 된다. 따라서, 위치 어긋남이 생긴 경우라도, 픽셀(Pn, Pn +1) 사이에서 광감도나 전하 전송 특성을 균일하게 유지할 수 있다.
또한, 본 실시형태에 따른 고체 촬상 장치는 포토다이오드(PD1)가 형성된 활성 영역의 행방향의 폭과 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1) 아래의 활성 영역의 행방향의 폭이 거의 같게 되어 있고, 포토다이오드(PD2)가 형성된 활성 영역의 행방향의 폭과 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2) 아래의 활성 영역의 행방향의 폭이 거의 같게 되어 있는 것에 특징이 있다. 이에 따라, 포토다이오드(PD1)에서 플로우팅 디퓨젼(FD1)으로의 전하 전송 및 포토다이오드(PD2)에서 플로우팅 디퓨젼(FD2)으로의 전하 전송을 높은 효율로 행할 수 있다.
한편, 특허문헌 1의 도 4에 나타낸 픽셀 레이아웃에서는, 판독 트랜지스터가 공통화된 열방향으로 인접하는 픽셀에 있어서, 포토다이오드에 대하여 트랜스퍼 트랜지스터가 행방향의 동일한 측에 형성되어 있고, 픽셀 사이의 경계선을 대칭축으로 하여, 포토다이오드에 대한 트랜스퍼 트랜지스터의 위치 관계가 인접하는 픽셀 사이에서 서로 선대칭으로 되어 있다. 이 경우, 포토다이오드에 대한 트랜스퍼 트랜지스터의 위치가 열방향으로 인접하는 픽셀에서 다르기 때문에, 픽셀에 입사하는 입사광이 반사되는 형태가 양 픽셀에서 다를 가능성이 있다. 또한, 포토다이오드에서 트랜스퍼 트랜지스터로 향하는 활성 영역의 폭이 좁혀지고 있기 때문에, 높은 전하 전송율을 얻기 어렵다고 생각된다. 더욱이, 포토다이오드에 대하여, 트랜스퍼 트랜지스터와 공통화된 판독부가 동일한 측에 형성되어 있고, 트랜스퍼 트랜지스터의 폭과 판독부의 폭은 서로 트레이드오프 관계에 있다. 이 때문에, 트랜스퍼 트랜지스터의 게이트 전극의 폭을 충분히 확보하는 것은 곤란할 수 있다.
또, 특허문헌 1의 도 2, 특허문헌 2의 도 2 및 특허문헌 3의 도 10에 도시된 픽셀 레이아웃에서는 판독부가 공통화된 열방향으로 인접하는 픽셀에 있어서, 포토다이오드에 대하여 트랜스퍼 트랜지스터가 함께 픽셀 사이의 경계 측에 설치되고, 픽셀 사이의 경계선을 대칭축으로 하여, 포토다이오드에 대한 트랜스퍼 트랜지스터의 위치 관계가 인접하는 픽셀 사이에서 서로 선대칭으로 되어 있다. 이 경우, 포토다이오드에 대한 트랜스퍼 트랜지스터의 위치가 열방향으로 인접하는 픽셀에서 열방향으로 반대로 되어 있다. 이 때문에, 포토다이오드와 트랜스퍼 트랜지스터가 열방향으로 위치 어긋남을 동반하여 형성된 경우에는, 한 쪽의 픽셀에 있어서는, 포토다이오드와 트랜스퍼 트랜지스터가 근접하고, 다른 쪽에 픽셀에 있어서는, 포토다이오드와 트랜스퍼 트랜지스터가 멀어지게 된다. 이 결과, 열방향으로 인접하는 픽셀 사이에서 전하 전송의 특성이 달라지게 된다.
특허문헌 4의 도 1에 도시된 픽셀 레이아웃도, 상기한 특허문헌 1의 도 2 등에 도시된 픽셀 레이아웃과 마찬가지로, 포토다이오드에 대한 트랜스퍼 트랜지스터의 위치가 열방향으로 인접하는 픽셀에서 열방향으로 반대로 되어 있다. 포토다이 오드와 트랜스퍼 트랜지스터가 열방향으로 위치 어긋남을 동반하여 형성된 경우에는, 열방향으로 인접하는 픽셀 사이에서 전하 전송의 특성이 달라지게 된다.
특허문헌 5의 도 3에는, 판독 트랜지스터가 공통화된 열방향으로 인접하는 픽셀에 있어서, 포토다이오드에 대하여 트랜스퍼 트랜지스터가 행방향의 동일한 측의 동일한 위치에 형성되어 있지만, 구체적인 픽셀의 레이아웃에 대해서는 언급되어 있지 않다.
또한, 본 실시형태에 따른 고체 촬상 장치는 금속 배선이 다음과 같이 구성되는 것에 특징이 있다.
제1 금속 배선층(32)에서, 포토다이오드(PD1)의 가장자리를 따라서 연장되는 배선층[Select선(32a), TG1선(32b)]과 포토다이오드(PD1)의 가장자리와의 간격과, 포토다이오드(PD2)의 가장자리를 따라서 연장되는 배선층[RST선(32c), TG2선(32d)]과 포토다이오드(PD2)의 가장자리와의 간격은 서로 같다. 또한, 포토다이오드(PD1)의 가장자리를 따라서 연장되는 배선층[Select선(32a), TG1선(32b)]의 포토다이오드(PD1)에 대향하고 있는 부분의 길이와, 포토다이오드(PD2)의 가장자리를 따라서 연장되는 배선층[RST선(32c), TG2선(32d)]의 포토다이오드(PD2)에 대향하는 부분의 길이는 거의 같다.
이에 따라, 판독 트랜지스터부가 공통화된 제n행번째 및 제n+1행번째에 위치하는 픽셀(Pn, Pn +1)에 있어서, 제1 금속 배선층(32)에 의해 입사광을 서로 거의 동일하게 차광할 수 있어, 균일한 수광 특성을 얻을 수 있다. 특히, 입사광이 비스듬 하게 입사하는 픽셀 어레이부(10)의 주연부에 있는 픽셀에 있어서도, 제1 금속 배선층(32)에 의해 인접하는 픽셀 사이에서 서로 거의 동일하게 입사광을 차폐할 수 있어, 균일한 수광 특성을 얻을 수 있다.
또, 제2 금속 배선층(36)에 있어서도, 포토다이오드(PD1)에 인접하는 배선층[신호 판독선(36a), VR선(36b)]과 포토다이오드(PD1)의 가장자리와의 간격과, 포토다이오드(PD2)에 인접하는 배선층[신호 판독선(36a), VR선(36b)]과 포토다이오드(PD2)의 가장자리와의 간격은 서로 거의 같다. 또, 포토다이오드(PD1)에 인접하는 배선층[신호 판독선(36a), VR선(36b)]의 포토다이오드(PD1)에 대향하는 부분의 길이와, 포토다이오드(PD2)에 인접하는 배선층[신호 판독선(36a), VR선(36b)]의 포토다이오드(PD2)에 대향하는 부분의 길이가 서로 거의 같게 되어 있다.
따라서, 제1 금속 배선층(32)과 마찬가지로, 판독 트랜지스터부가 공통화된 제n행번째 및 제n+1행번째에 위치하는 픽셀(Pn, Pn+1)에 있어서, 제2 금속 배선층(36)에 의해 입사광을 서로 거의 동일하게 차광할 수 있어, 균일한 수광 특성을 얻을 수 있다. 특히, 입사광이 비스듬하게 입사하는 픽셀 어레이부(10)의 주연부에 있어서의 픽셀에 있어서도, 제2 금속 배선층(36)에 의해 인접하는 픽셀 사이에서 서로 거의 동일하게 입사광을 차폐할 수 있어, 균일한 수광 특성을 얻을 수 있다.
또한, 플로우팅 디퓨젼(FD1), 플로우팅 디퓨젼(FD2) 및 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF - Tr)는 제2 금속 배선층(36)에 형성된 열방향으로 연장되는 FD-SF 접속선(36c)과, 제1 금속 배선층(32)에 형성된 인출 배선(32f, 32h, 32j)에 의해 서로 전기적으로 접속되어 있다. 열방향으로 배치된 플로우팅 디퓨젼(FD1), 플로우팅 디퓨젼(FD2) 및 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF-Tr)을 서로 전기적으로 접속하기 위해서, 행방향으로 연장되는 배선층을 갖는 제1 금속 배선층(32)에 있어서는, 열방향으로 연장하는 배선을 형성하지 않고서 인출 배선(32f, 32h, 32j)을 형성하고 있다. 따라서, 복잡한 배선 레이아웃을 이용하는 일없이, 플로우팅 디퓨젼(FD1), 플로우팅 디퓨젼(FD2) 및 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF - Tr)을 서로 전기적으로 접속할 수 있다.
또한, 활성 영역 및 게이트 배선의 레이아웃에 있어서는, 트랜스퍼 트랜지스터(TG1, TG2)의 게이트 전극(24TG1, 24TG2)의 컨택트부(25a, 25b) 및 플로우팅 디퓨젼(FD1, FD2)의 컨택트부(25c, 25d)가, 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있다. 이러한 컨택트부의 레이아웃에 의해, 포토다이오드(PD1, PD2)의 길이를 열방향으로 크게 할 수 있어, 1 픽셀당의 수광량을 크게 할 수 있다.
더욱이, 플로우팅 디퓨젼에 접속된 컨택트 플러그의 수가 종래와 비교하여 적어지고 있기 때문에, 접합 누설을 저감할 수 있다.
한편, 도 2 내지 도 4에 도시하는 구조에서는, 플로우팅 디퓨젼(FD1, FD2)이 형성된 활성 영역이 함께, 공통화된 판독 트랜지스터부가 형성된 활성 영역 측까지 연장되어 형성되어 있다. 또, 플로우팅 디퓨젼(FD1)이 형성된 활성 영역과, 플로우팅 디퓨젼(FD2)이 형성된 활성 영역에서 형상이 다르다. 이 때문에, 플로우팅 디퓨 젼(FD1, FD2)이 형성된 활성 영역을 제1 및 제2 금속 배선층(32, 36)에 의해 완전히 차광하는 것이 곤란하게 되는 경우도 상정할 수 있다. 이 경우, 제2 금속 배선층(36) 상에 절연막을 통해 제3 금속 배선층을 형성하고, 이 제3 금속 배선층에 의해 플로우팅 디퓨젼(FD1, FD2)이 형성된 활성 영역을 차광할 수도 있다. 그러나, 실리콘 기판(18)으로부터 높은 위치에 금속 배선층을 형성하면, 빛의 입사 각도에 따라서는, 포토다이오드(PD1, PD2)에 입사하는 빛까지 금속 배선층에 의해 차광되어, 포토다이오드(PD1, PD2)에 입사되는 빛의 입사량이 감소되어 버릴 우려가 있다.
전술한 포토다이오드(PD1, PD2)로의 빛의 입사량의 저하를 피하면서 플로우팅 디퓨젼(FD1, FD2)이 형성된 활성 영역을 차광하려면, 플로우팅 디퓨젼(FD1, FD2)이 형성된 활성 영역의 표면을 실리사이드화하는 것이 좋다. 도 5는, 이러한 실리사이드화를 행하는 경우의 픽셀 어레이부에서의 활성 영역 및 게이트 배선의 레이아웃을 도시하는 평면도이다. 한편, 도 5에서는, 판독 트랜지스터부가 공통화된 열방향으로 인접하는 제n행번째 및 제n+1행번째의 픽(Pn, Pn +1)의 1조를 나타내고 있다.
도 5에 도시한 바와 같이, 포토다이오드(PD1)가 형성된 활성 영역 및 게이트 전극(24TG1)의 포토다이오드(PD1)와 겹치는 부분 상에는, 이들을 덮도록, 실리사이드화를 방지하기 위한 직사각형의 실리사이드화 방지 패턴(38a)이 형성되어 있다. 마찬가지로, 포토다이오드(PD2)가 형성된 활성 영역 및 게이트 전극(24TG2)의 포토 다이오드(PD2)와 겹치는 부분 상에는, 이들을 덮도록, 실리사이드화를 방지하기 위한 직사각형의 실리사이드화 방지 패턴(38b)이 형성되어 있다.
실리사이드화 방지 패턴(38a, 38b)에 의해 덮여 있지 않은 다른 활성 영역 및 게이트 전극 상에는 CoSi막이나 TiSi막 등으로 이루어지는 금속 실리사이드막이 형성되어 있다.
이렇게 해서, 플로우팅 디퓨젼(FD1, FD2)이 형성된 활성 영역의 표면을 실리사이드화함으로써, 금속 배선층 사이에서 플로우팅 디퓨젼(FD1, FD2)으로 입사하는 빛을 충분히 차광할 수 있다.
한편, 도 5는 플로우팅 디퓨젼(FD1, FD2)이 형성된 활성 영역의 표면을 전부 실리사이드화하는 경우에 대해서 나타내고 있다. 그러나, 플로우팅 디퓨젼(FD1, FD2)이 형성된 활성 영역 중 적어도, 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이의 영역 이외의 영역[도 5에서 굵은 점선으로 둘러싸인 영역(39)]에 포함되는 부분의 표면을 실리사이드화하는 것이 좋다. 이러한 부분적인 실리사이드화에 의해서도, 금속 배선층 사이에서 플로우팅 디퓨젼(FD1, FD2)으로 입사하는 빛을 충분히 차광할 수 있다.
또한, 상기한 바와 같이 실리사이드화를 실시하는 경우, 포토다이오드(PD1, PD2)의 매립 N형 확산층(26PD1, 26PD2) 상의 게이트 전극(24TG1, 24TG2 ) 표면은 실리사이드화되지 않도록 하는 것이 바람직하다. 이에 따라, 포토다이오드(PD1, PD2)의 게이트 전극(24TG1, 24TG2)과 겹치는 부분에서도 입사광을 수광할 수 있게 되어, 실리 사이드화에 의한 포토다이오드(PD1, PD2)의 수광 면적의 저하를 피할 수 있다.
또한, 게이트 전극(24TG1) 상에 형성된 금속 실리사이드막과 포토다이오드(PD1)의 위치 관계와, 게이트 전극(24TG2) 상에 형성된 금속 실리사이드막과 포토다이오드(PD2)의 위치 관계를 서로 거의 같게 하는 것이 좋다. 이에 따라, 실리사이드화를 행한 경우에 있어서도, 포토다이오드(PD1, PD2)의 수광 특성을 균일하게 할 수 있다.
이어서, 본 실시형태에 따른 고체 촬상 장치의 제조 방법에 관해서 도 6a 내지 도 10을 이용하여 설명한다. 도 6a 내지 도 10은 도 2의 A-A'선 단면 및 B-B'선 단면에 따른 공정 단면도이다. 도 6a 내지 도 10에서는 A-A'선 단면 및 B-B'선 단면을 모두 나타내고 있다. 한편, 이하에서는, 도 5에 도시한 바와 같이 플로우팅 디퓨젼이 형성된 활성 영역의 표면 등을 실리사이드화하는 경우에 관해서 설명한다.
우선, 실리콘 기판(18) 상에, 예컨대 STI법에 의해 소자 분리 영역(20)을 형성한다(도 6a 참조). 이에 따라, 도 2에 도시한 바와 같은 패턴을 갖는 활성 영역(22)을 각 픽셀에 획정한다. 한편, 소자 분리 영역(20)은 STI법 외에, 예컨대 LOCOS법으로 형성하여도 좋다.
이어서, 실리콘 기판(18)에, 다음과 같은 식으로 소정의 우물층 등을 형성한다.
우선, 포토다이오드(PD1)의 형성 영역(23PD 1)과, 트랜스퍼 트랜지스터(TG1)의 형성 영역(23TG 1)과, 플로우팅 디퓨젼(FD1)의 형성 영역(23FD 1) 중 포토다이오드(PD1) 측의 일부의 영역을 제외한 영역에, 예컨대 붕소 이온을, 가속 에너지 300 keV, 도우즈량 1×1013∼3×1013 cm-2로 이온을 주입한다. 이에 따라, 실리콘 기판(18)의 깊이 750∼850 nm 정도의 위치에, P 우물층(40) 매립한다.
계속해서, 포토다이오드(PD1)의 형성 영역(23PD 1)과, 트랜스퍼 트랜지스터(TG1)의 형성 영역(23TG1)과, 플로우팅 디퓨젼(FD1)의 형성 영역(23FD1) 중 포토다이오드(PD1) 측의 일부의 영역에, 예컨대 붕소 이온을, 가속 에너지를 30 keV, 도우즈량을 0.5×1012∼3×1012 cm-2로 하여 이온 주입하고, 또한, 예컨대 붕소 이온을, 가속 에너지 150 keV, 도우즈량 1×1012∼2×1012 cm-2로 하여 이온 주입한다. 이에 따라, P 우물층(40)보다도 얕은 P 우물층(42)을 형성한다.
계속해서, 리셋 트랜지스터(RST)의 형성 영역(23RST), 소스팔로워 트랜지스터(SF-Tr)의 형성 영역(23SF - Tr) 및 셀렉트 트랜지스터(Select)의 형성 영역(23 Select)에, 예컨대 붕소 이온을, 가속 에너지 30 keV, 도우즈량 ∼5×1012 cm-2로 하여 이온 주입한다. 이에 따라, P 우물층(42)보다 얕은 임계치 전압 제어층(44)을 형성한다. 이 임계치 전압 제어층(44)은 리셋 트랜지스터(RST), 소스팔로워 트랜지스터(SF-Tr), 셀렉트 트랜지스터(Select)의 임계치 전압을 제어하기 위한 것이다.
이렇게 해서, 실리콘 기판(18)에 소정의 우물층 등이 형성된다(도 6b 참조).
계속해서, 포토다이오드(PD1)의 형성 영역(23PD 1)에, 매립 N형 확산층(26PD 1)을 형성하기 위한 불순물을, 가속 에너지를 변경하여 이온 주입한다. 즉, 예컨대 인 이온을, 가속 에너지 135 keV, 도우즈량 1×1012∼2×1012 cm-2로 하여 이온 주입한다. 계속해서, 예컨대 인 이온을, 가속 에너지 207 keV, 도우즈량 1×1012∼2×1012 cm-2로 하여 이온 주입한다. 또 계속해서, 예컨대 인 이온을, 가속 에너지 325 keV, 도우즈량을1×1012∼2×1012 cm-2로 하여 이온 주입한다. 한편, 처음의 가속 에너지 135 keV에서의 인 이온의 이온 주입 대신에, 가속 에너지 250∼300 keV에서 비소 이온을 이온 주입하여도 좋다. 이에 따라, 포토다이오드(PD1)의 형성 영역(23PD1)에, 매립 N형 확산층(26PD 1)을 형성한다(도 7a 참조). 한편, 소자 분리 영역(20)과 매립 N형 확산층(26PD 1)은 예컨대 0.2∼0.3 ㎛ 정도 이격시킨다.
계속해서, 예컨대, 소자 분리 영역(20)에 의해 획정된 활성 영역 상에, 예컨대 열 산화법에 의해, 예컨대 막 두께 8 nm 정도의 실리콘 산화막으로 이루어지는 게이트 절연막(46)을 형성한다.
이어서, 예컨대 CVD법에 의해, 예컨대 막 두께 ∼180 nm의 폴리실리콘막을 퇴적한다.
계속해서, 폴리실리콘막에, 예컨대 인 이온을, 가속 에너지 20 keV, 도우즈량 4×1015∼5×1015 cm-2로 하여 이온 주입한다.
이어서, 예컨대 800℃, 30∼60분의 열처리를 하여, 이온 주입된 불순물을 활성화한다.
이렇게 해서, 픽셀 어레이부(10), 주변 회로의 N형 트랜지스터 영역(도시 생략)의 폴리실리콘막이 N+형으로 된다.
계속해서, 포토리소그래피 및 드라이 에칭에 의해, 폴리실리콘막을 패터닝하여, 게이트 전극(24)을 형성한다(도 7b 참조).
이 때, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)은 포토다이오드(PD1)의 매립 N형 확산층(26PD 1)과 예컨대 0.3 ㎛ 정도의 폭으로 서로 겹치도록 형성한다.
또한, 게이트 전극(24)은 게이트 길이의 대소 관계에 있어서, 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF - Tr)과 리셋 트랜지스터(RST)의 게이트 전극(24RST)이 서로 거의 같고, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)이 가장 길며, 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF - Tr) 및 리셋 트랜지스터(RST)의 게이트 전극(24RST)이 2번째로 길고, 셀렉트 트랜지스터(Select)의 게이트 전극(24Select)이 가장 짧게 되도록 형성한다. 또는, 리셋 트랜지스터(RST)의 게이트 전극(24RST)과 셀렉트 트랜지스터(Select)의 게이트 전극(24Select)이 서로 거의 같고, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)이 가장 길며, 소스팔로워 트랜지스 터(SF-Tr)의 게이트 전극(24SF - Tr)이 2번째로 길고, 리셋 트랜지스터(RST)의 게이트 전극(24RST) 및 셀렉트 트랜지스터(Select)의 게이트 전극(24Select)이 가장 짧게 되도록 형성한다. 이와 같이, 게이트 전극(24)은 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1)의 게이트 길이가 픽셀 내의 트랜지스터 중에서 가장 길게 되도록 형성한다. 또한, 스위치로서만 이용하는 셀렉트 트랜지스터(Select)보다도, 변동을 억제해야 할 소스팔로워 트랜지스터(SF-Tr)의 게이트 길이를 길게 하는 것이 좋다.
게이트 전극(24)을 형성한 후, 다음과 같은 식으로 하여, 각 트랜지스터의 LDD 영역이 되는 불순물 확산 영역 등을 형성한다.
우선, 포토리소그래피에 의해, 포토다이오드(PD1)의 형성 영역(23PD1)과, 트랜스퍼 트랜지스터(TG1)의 형성 영역(23TG 1)과, 플로우팅 디퓨젼(FD1)의 형성 영역(23FD1) 중 트랜스퍼 트랜지스터(TG1)의 형성 영역(23TG1) 근방의 영역을 덮는 레지스트막(도시 생략)을 형성한다. 이어서, 이 레지스트막 및 게이트 전극(24)을 마스크로 하여, 예컨대 인 이온을, 가속 에너지 20 keV, 도우즈량 ∼4×1013 cm-2로 하여 이온 주입하여, 리셋 트랜지스터(RST), 소스팔로워 트랜지스터(SF-Tr) 및 셀렉트 트랜지스터(Select)의 LDD 영역이 되는 불순물 확산 영역(48)을 형성한다. 불순물 확산 영역(48)을 형성한 후, 마스크로서 이용한 레지스트막을 제거한다.
이어서, 트랜스퍼 트랜지스터(TG1)의 형성 영역(23TG1) 중 플로우팅 디퓨젼 (FD1)의 형성 영역(23FD 1) 측의 영역과, 플로우팅 디퓨젼(FD1)의 형성 영역(23FD 1) 중 트랜스퍼 트랜지스터(TG1)의 형성 영역(23TG 1) 근방의 영역을 노출하는 레지스트막(도시하지 않음)을 형성한다. 계속해서, 이 레지스트막 및 게이트 전극(24)을 마스크로 하여, 예컨대 인 이온을, 가속 에너지 20 keV, 도우즈량 5×1012∼5×1014 cm -2로 하여 이온 주입하여, 트랜스퍼 트랜지스터(TG1)의 LDD 영역이 되는 불순물 확산 영역(50)을 형성한다. 불순물 확산 영역(50)은 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1)에 대해서는 자기 정합적으로 형성한다. 불순물 확산 영역(50)을 형성한 후, 마스크로서 이용한 레지스트막을 제거한다.
계속해서, 포토다이오드(PD1)의 형성 영역(23PD 1)에, 예컨대 붕소 이온을, 가속 에너지 5∼10 keV, 도우즈량 1×1013∼5×1013 cm-2로 하여 이온 주입하여, 포토다이오드(PD1)의 형성 영역(23PD1)의 표면에, P+형 실드층(52)을 형성한다. P+형 실드층(52)은 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1)에 대해서는 자기정합적으로 형성한다. P+형 실드층(52)에 의해, 포토다이오드(PD1)는 매립 N형 확산층(26PD1)으로부터 신장되는 공핍층이 표면의 실리콘/실리콘 산화막 계면에 접촉하지 않도록 매립된 구조로 된다. 이에 따라, 포토다이오드(PD1)는 접합 누설에 대하여 강한 구조가 된다.
이렇게 해서, 불순물 확산 영역(48, 50), P+형 실드층(52)이 형성된다(도 8a 참조).
계속해서, 예컨대 CVD법에 의해, 예컨대 막 두께 100 nm의 실리콘 산화막(54)을 형성한다.
이어서, 포토리소그래피에 의해 포토다이오드(PD1)의 형성 영역(23PD1)과, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)의 포토다이오드(PD1)의 형성 영역(23PD1) 측의 부분을 덮는 레지스트막(도시 생략)을 형성한 후, 실리콘 산화막(54)을 이방성 에칭한다. 이에 따라, 게이트 전극(24)의 측벽에 실리콘 산화막(54)으로 이루어지는 측벽 절연막(56)을 형성하는 동시에, 포토다이오드(PD1)의 형성 영역(23PD1)과, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)의 포토다이오드(PD1)의 형성 영역(23PD 1) 측의 부분에 실리콘 산화막(54)을 잔존시킨다. 포토다이오드(PD1)의 형성 영역(23PD1)과, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1)의 포토다이오드(PD1)의 형성 영역(23PD 1) 측의 부분에 잔존한 실리콘 산화막(54)은 도 5에 도시하는 실리사이드화를 방지하기 위한 실리사이드화 방지 패턴(38a)으로서 기능한다.
계속해서, 실리콘 산화막(54), 게이트 전극(24) 및 측벽 절연막(56)을 마스크로 하여, 예컨대 인 이온을, 가속 에너지 15 keV 정도, 도우즈량 2×1015 cm-2 정도로 하여 이온 주입을 하여, 트랜지스터의 소스/드레인 영역이 되는 고농도 불순 물 확산 영역(58)을 형성한다. 고농도 불순물 확산 영역(58)을 형성한 후, 예컨대 1000℃, 10초간 정도의 열처리를 행하여, 이온 주입한 불순물을 활성화한다.
이어서, 예컨대 스퍼터법에 의해, 예컨대 10 nm 정도의 코발트막을 퇴적하여, 예컨대 500∼600℃, 수십초 동안 정도의 RTA 열처리를 하여, 실리사이드화 반응을 한다. 계속해서, 미반응 그대로 잔존하는 Co막을 제거한 후, 500∼600℃, 수십초 동안 정도의 RTA 열처리를 한다. 이렇게 해서, 표면에 실리콘이 노출된 영역 상에 금속 실리사이드막(60)을 선택적으로 형성한다. 이 때, 포토다이오드(PD1)의 형성 영역(23PD1) 및 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1)의 포토다이오드(PD1)의 형성 영역(23PD 1) 측의 부분 위에는 실리콘 산화막(54)이 형성되어 있기 때문에, 금속 실리사이드막(60)은 형성되지 않는다(도 8b 참조).
계속해서, 예컨대 플라즈마 CVD법에 의해, 예컨대 막 두께 70 nm 정도의 실리콘 질화막(62)과, 예컨대 막 두께 1000 nm 정도의 실리콘 산화막(64)을 퇴적한다.
이어서, 예컨대 CMP법에 의해, 실리콘 산화막(64)의 표면을 연마하여 평탄화한다.
계속해서, 포토리소그래피 및 드라이 에칭에 의해, 실리콘 산화막(64) 및 실리콘 질화막(62)에, 게이트 전극(24) 또는 소스/드레인 확산층 상에 형성된 금속 실리사이드막(60)에 달하는 컨택트 홀(66)을 형성한다.
이어서, 예컨대 스퍼터법에 의해, 예컨대 막 두께 ∼30 nm의 티탄막과, 예컨 대 막 두께 ∼50 nm의 질화티탄막을 순차 퇴적한다. 계속해서, 질화티탄막 상에, 예컨대 CVD법에 의해, 예컨대 막 두께 ∼300 nm의 텅스텐막을 퇴적한다.
이어서, 예컨대 CMP법에 의해 실리콘 산화막이 노출될 때까지 텅스텐막, 질화티탄막 및 티탄막을 연마하여, 컨택트 홀(66)에 매립된 컨택트 플러그(30)를 형성한다. 한편, 도 9 및 도 10에서는 컨택트 플러그(30)로서, 컨택트 플러그(30h, 30i, 20e, 30g)를 도시하고 있다.
계속해서, 컨택트 플러그(30)가 매립된 실리콘 산화막(64) 상에, 예컨대 스퍼터법에 의해, 예컨대 막 두께 ∼30 nm의 티탄막과, 예컨대 막 두께 ∼50 nm의 질화티탄막과, 예컨대 막 두께 400 nm의 알루미늄막과, 예컨대 막 두께 ∼5 nm의 티탄막과, 예컨대 막 두께 ∼50 nm의 질화티탄막을 순차 퇴적한다. 이어서, 포토리소그래피 및 드라이 에칭에 의해 이들 금속막을 패터닝하여, 제1 금속 배선층(32)을 형성한다. 한편, 도 10에서는, 제1 금속 배선층(32)으로서, Select선(32a), TG1선(32b), RST선(32c), 인출 배선(32e, 32f, 32g, 32h, 32i)을 도시하고 있다.
이어서, 제1 금속 배선층(32)이 형성된 층간 절연막(64) 상에, 예컨대 고밀도 플라즈마 CVD법에 의해, 예컨대 막 두께 ∼750 nm의 실리콘 산화막을 퇴적한다. 계속해서, 플라즈마 CVD법에 의해, 예컨대 막 두께 ∼1100 nm의 실리콘 산화막을 형성한다. 실리콘 산화막을 퇴적한 후, 예컨대 CMP법에 의해, 실리콘 산화막의 표면을 연마하여 평탄화한다. 이렇게 해서, 제1 금속 배선층(32)이 형성된 층간 절연막(64) 상에, 실리콘 산화막으로 이루어지는 층간 절연막(68)이 형성된다.
층간 절연막(68)을 형성한 후, 층간 절연막(68)에 매립된 컨택트 플러그(34) 와, 컨택트 플러그(34)를 통해 제1 금속 배선층(32)에 접속된 제2 금속 배선층(36)을 형성한다. 한편, 도 10에서는, 컨택트 플러그(34)로서, 컨택트 플러그(30a, 34d, 34e)를 나타내고, 제2 금속 배선층(36)으로서, 신호 판독선(36a), VR선(36b), FD-SF 접속선(36c)을 나타내고 있다.
계속해서, 제2 금속 배선층(36)이 형성된 층간 절연막(68) 상에, 층간 절연막(68)과 같은 식으로 층간 절연막(70)을 형성한다.
이어서, 층간 절연막(70) 상에, 예컨대 플라즈마 CVD법에 의해, 실리콘 질화막으로 이루어지는 커버막(72)을 퇴적한다(도 10 참조).
이렇게 해서, 도 2 내지 도 5에 도시하는 본 실시형태에 따른 고체 촬상 장치가 제조된다.
이와 같이, 본 실시형태에 따르면, 판독 트랜지스터부가 공통화된 열방향으로 인접하는 픽셀(Pn, Pn+1)에 있어서, 픽셀(Pn)의 트랜스퍼 트랜지스터(TG1)와, 픽셀(Pn+1)의 트랜스퍼 트랜지스터(TG2)가, 픽셀(Pn)의 포토다이오드(PD1) 및 픽셀(Pn+1)의 포토다이오드(PD2)에 대하여, 각각 열방향의 동일한 측에 위치하는 영역에 형성되어 있고, 공통화된 판독 트랜지스터부가, 픽셀(Pn)의 포토다이오드(PD1) 및 픽셀(Pn+1)의 포토다이오드(PD2)에 대하여, 행방향의 동일한 측에 위치하는 영역에 형성되어 있기 때문에, 포토다이오드(PD1, PD2)의 면적을 충분히 확보할 수 있는 동시에, 픽셀(Pn, Pn +1) 사이에서 광감도나 전하 전송 특성을 균일하게 할 수 있다.
또한, 본 실시형태에 따르면, 상기한 레이아웃에 있어서, 포토다이오드(PD1)의 형상과 포토다이오드(PD2)의 형상이 서로 거의 같게 되어 있고, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)의 형상과 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG2)의 형상이 서로 거의 같게 되어 있기 때문에, 픽셀(Pn, Pn+1) 사이에서 광감도나 전하 전송특성을 더욱 균일하게 할 수 있다.
또, 본 실시형태에 따르면, 상기한 레이아웃에 있어서, 포토다이오드(PD1)에 대한 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1)의 위치 관계와, 포토다이오드(PD2)에 대한 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2)의 위치 관계가 서로 같게 되어 있는, 즉 포토다이오드(PD1)와 포토다이오드(PD2)는 서로 열방향으로 1 픽셀 피치로 이격되고, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)과 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2)은 서로 열방향으로 1 픽셀 피치로 이격되어 있기 때문에, 픽셀(Pn, Pn +1) 사이에서 광감도나 전하 전송 특성을 더욱 균일하게 할 수 있다.
또, 본 실시형태에 따르면, 포토다이오드(PD1, PD2), 트랜스퍼 트랜지스터(TG1, TG2)를 형성할 때에 위치 어긋남이 생긴 경우에도, 픽셀(Pn, Pn +1)에 있어서의 레이아웃의 변화는 서로 거의 같기 때문에, 픽셀(Pn, Pn +1) 사이에 광감도나 전하 전송 특성을 균일하게 유지할 수 있다.
또, 본 실시형태에 따르면, 포토다이오드(PD1)가 형성된 활성 영역의 행방향의 폭과 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1) 아래의 활성 영역의 행방향의 폭이 거의 같게 되어 있고, 포토다이오드(PD2)가 형성된 활성 영역의 행방향의 폭과 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG2) 아래의 활성 영역의 행방향의 폭이 거의 같게 되어 있기 때문에, 포토다이오드(PD1)에서 플로우팅 디퓨젼(FD1)으로의 전하 전송 및 포토다이오드(PD2)에서 플로우팅 디퓨젼(FD2)으로 높은 효율을 전하를 전송할 수 있다.
또, 본 실시형태에 따르면, 트랜스퍼 트랜지스터(TG1, TG2)의 게이트 전극(24TG1, 24TG 2)의 컨택트부(25a, 25b) 및 플로우팅 디퓨젼(FD1, FD2)의 컨택트부(25c, 25d)가 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이의 영역 이외의 영역에 형성되어 있기 때문에, 포토다이오드(PD1, PD2)의 길이를 열방향으로 크게 할 수 있어, 1 픽셀당의 수광량을 크게 할 수 있다.
또한, 본 실시형태에 따르면, 포토다이오드(PD1)에 인접하는 제1 및 제2 금속 배선층(32, 36)과 포토다이오드(PD1)의 가장자리와의 간격과, 포토다이오드(PD2)에 인접하는 제1 및 제2 금속 배선층(32, 36)과 포토다이오드(PD2)의 가장자리와의 간격이 서로 거의 같게 되어 있고, 또한, 포토다이오드(PD1)에 인접하는 제1 및 제2 금속 배선층(32, 36)의 포토다이오드(PD1)에 대향하는 부분의 길이와, 포토다이오드(PD2)에 인접하는 제1 및 제2 금속 배선층(32, 36)의 포토다이오드(PD2)에 대향하는 부분의 길이가 서로 거의 같게 되어 있기 때문에, 제1 및 제2 금속 배 선층(32, 36)에 의해, 판독 트랜지스터부가 공통화된 픽셀(Pn, Pn +1) 사이에서 서로 거의 동일하게 입사광이 차폐되기 때문에, 픽셀(Pn, Pn +1) 사이에서 균일한 수광 특성을 얻을 수 있다.
[제2 실시형태]
본 발명의 제2 실시형태에 따른 고체 촬상 장치에 대해서 도 11 내지 도 16을 이용하여 설명한다. 도 11 내지 도 13은 본 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도, 도 14 내지 도 16은 본 실시형태에 따른 고체 촬상 장치의 제조 방법을 도시하는 공정 단면도이다. 한편, 제1 실시형태에 따른 고체 촬상 장치와 동일한 구성 요소에는 동일한 부호를 붙여 설명을 생략하거나 또는 간략하게 한다.
본 실시형태에 따른 고체 촬상 장치는 제1 및 제2 금속 배선층(32, 36)의 레이아웃이 다르고, 또 제3 금속 배선층을 갖는 점을 제외하고, 회로 및 기본적 구성 및 제조 방법이 제1 실시형태에 따른 고체 촬상 장치와 같다. 이하, 본 실시형태에 따른 고체 촬상 장치의 구조에 관해서 도 11 내지 도 13을 이용하여 설명한다. 도 11은 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레이부에 있어서의 제1 금속 배선층의 레이아웃을 도시하는 평면도, 도 12는 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레이부에서의 제2 금속 배선층의 레이아웃을 도시하는 평면도, 도 13은 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레이부에서의 제3 금속 배선층의 레이아웃을 도시하는 평면도이다.
픽셀 어레이부(10)에서의 활성 영역 및 게이트 배선의 레이아웃은 도 2에 도시하는 제1 실시형태에 따른 고체 촬상 장치와 동일하기 때문에 그에 대한 설명은 생략하기로 한다.
도 11에 도시한 바와 같이, 제1 금속 배선층(32)은 제1 실시형태에 따른 고체 촬상 장치와 마찬가지로, 컨택트 플러그(30a)를 통해 게이트 전극(24Select)에 전기적으로 접속된 Select선(32a)과, 컨택트 플러그(30b)를 통해 게이트 전극(24TG 1)에 전기적으로 접속된 TG1선(32b)과, 컨택트 플러그(30c)를 통해 게이트 전극(24RST)에 전기적으로 접속된 RST선(32c)과, 컨택트 플러그(30d)를 통해 게이트 전극(24TG2)에 전기적으로 접속된 TG2선(32d)을 갖고 있다. 또, 제1 금속 배선층(32)은 컨택트 플러그(30e)를 통해 셀렉트 트랜지스터(Select)의 소스 영역에 전기적으로 접속된 인출 배선(32e)과, 컨택트 플러그(30f)를 통해 게이트 전극(24SF - Tr )에 전기적으로 접속된 인출 배선(32f)과, 컨택트 플러그(30g)를 통해 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역에 전기적으로 접속된 인출 배선(32g)과, 컨택트 플러그(30h)를 통해 플로우팅 디퓨젼(FD1)에 전기적으로 접속된 인출 배선(32h)과, 컨택트 플러그(30i)를 통해 리셋 트랜지스터(RST)의 드레인 영역에 전기적으로 접속된 인출 배선(32i)과, 컨택트 플러그(30j)를 통해 플로우팅 디퓨젼(FD2)에 전기적으로 접속된 인출 배선(32j)을 갖고 있다.
본 실시형태에 따른 고체 촬상 장치에서는, 컨택트 플러그(30h)를 통해 플로 우팅 디퓨젼(FD1)에 전기적으로 접속된 인출 배선(32h)과, 컨택트 플러그(30j)를 통해 플로우팅 디퓨젼(FD2)에 전기적으로 접속된 인출 배선(32j)이 서로 거의 동일한 형상을 갖고 있다. 그리고, 플로우팅 디퓨젼(FD1)에 전기적으로 접속된 인출 배선(32h)과 TG1선(32b)의 간격과, 플로우팅 디퓨젼(FD2)에 전기적으로 접속된 인출 배선(32j)과 TG2선(32d)의 간격이 서로 거의 같게 되어 있다. 또한, 플로우팅 디퓨젼(FD1)에 전기적으로 접속된 인출 배선(32h)의 TG1선(32b)에 대향하고 있는 부분의 길이와, 플로우팅 디퓨젼(FD2)에 전기적으로 접속된 인출 배선(32j)의 TG2선(32d)에 대향하고 있는 부분의 길이가 거의 같게 되어 있다.
도 12에 도시한 바와 같이, 제2 금속 배선층(36)은 컨택트 플러그(34a)를 통해 셀렉트 트랜지스터(Select)의 소스 영역에 전기적으로 접속된 신호 판독선(36a)과, 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF - Tr), 플로우팅 디퓨젼(FD1) 및 플로우팅 디퓨젼(FD2)에 각각 컨택트 플러그(34d, 34e, 34f)를 통해 전기적으로 접속된 FD-SF 접속선(36c)을 갖고 있다. 한편, 제2 금속 배선층(36)은 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역 및 리셋 트랜지스터(RST)의 드레인 영역에 각각 컨택트 플러그(34g, 34h)를 통해 전기적으로 접속된 인출 배선(중계 배선)(36g, 36h)을 갖고 있다. 한편, 제1 실시형태에 따른 고체 촬상 장치와는 달리, 제2 금속 배선층(36)은 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역 및 리셋 트랜지스터(RST)의 드레인 영역에 각각 컨택트 플러그를 통해 전기적으로 접속된 VR선을 갖고 있지 않다.
신호 판독선(36a) 및 FD-SF 접속선(36c)은 각각 열방향으로 연장된다. 인출 배선(36g, 36h)은 신호 판독선(36a)과 FD-SF 접속선(36c) 사이에 설치되어 있다.
신호 판독선(36a)에는 플로우팅 디퓨젼(FD1) 측으로 폭이 넓게 된 광폭부(37a1)와, 플로우팅 디퓨젼(FD2) 측으로 폭이 넓게 된 광폭부(37a2)가 형성되어 있다. 광폭부(37a1)는 플로우팅 디퓨젼(FD1)을 덮어 차광하고, 광폭부(37a2)는 플로우팅 디퓨젼(FD2)을 덮어 차광하고 있다.
FD-SF 접속선(36c)은 신호 판독선(36a) 및 후술하는 제3 금속 배선층(76)에 의해 구성되는 VR선(도 13 참조)에 전기적으로 접속되는 인출 배선(36g, 36h)의 각각에 대하여 짧은 대향 길이로 대향하고 있다.
또한, 포토다이오드(PD1)에 인접하는 배선층[신호 판독선(36a), FD-SF 접속선(36c)]과 포토다이오드(PD1)의 가장자리와의 간격과, 포토다이오드(PD2)에 인접하는 배선층[신호 판독선(36a), FD-SF 접속선(36c)]과 포토다이오드(PD2)의 가장자리와의 간격이 서로 거의 같게 되어 있다. 또한, 포토다이오드(PD1)에 인접하는 배선층[신호 판독선(36a), FD-SF 접속선(36c)]의 포토다이오드(PD1)에 대향하는 부분의 길이와, 포토다이오드(PD2)에 인접하는 배선층[신호 판독선(36a), FD-SF 접속선(36c)]의 포토다이오드(PD2)에 대향하는 부분의 길이가 서로 거의 같게 되어 있다.
특히, 포토다이오드(PD1, PD2)에 인접하는 FD-SF 접속선(36c)은 컨택트 플러그(34d, 34f) 사이로 연장될 뿐만 아니라, 도 12에서, 점선의 타원으로 둘러싸 도시한 바와 같이, 컨택트 플러그(34d)에서부터 포토다이오드(PD1)의 단부까지의 사 이도 연장된다. 이에 따라, FD-SF 접속선(36c)이 포토다이오드(PD1)에 대향하는 부분의 길이와, FD-SF 접속선(36c)이 포토다이오드(PD2)에 대향하는 부분의 길이가 서로 거의 같게 되어 있다.
또, 신호 판독선(36a)의 포토다이오드(PD1)에 대향하는 광폭부(37a1)의 길이와, 신호 판독선(36a)의 포토다이오드(PD2)에 대향하는 광폭부(37a2)의 길이가 거의 동일하게 되어 있다.
이렇게 해서, 포토다이오드(PD1)에 인접하는 제2 금속 배선층(36)의 포토다이오드(PD1)에 대향하는 부분의 길이와, 포토다이오드(PD2)에 인접하는 제2 금속 배선층(36)의 포토다이오드(PD2)에 대향하는 부분의 길이가 서로 거의 동일하게 되어 있다.
본 실시형태에 따른 고체 촬상 장치는, 제2 금속 배선층(36) 상에 층간 절연막을 통해 형성된 제3 금속 배선층(76)을 더 갖는다.
도 13에 도시한 바와 같이, 제3 금속 배선층(76)은 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역 및 리셋 트랜지스터(RST)의 드레인 영역에 각각 컨택트 플러그(74a, 74b)를 통해 전기적으로 접속된 VR선을 구성하고 있다.
VR선(76)은 열방향으로 연장된다. VR선(76)은 컨택트 플러그(30g), 제1 금속 배선층(32)의 인출 배선(32g), 컨택트 플러그(34g), 제2 금속 배선층(36)의 인출 배선(36g) 및 컨택트 플러그(74a)를 통해 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역에 전기적으로 접속되어 있다. 또한, VR선(76)은 컨택트 플러그(30i), 제1 금 속 배선층(32)의 인출 배선(32i), 컨택트 플러그(34h), 제2 금속 배선층(36)의 인출 배선(36h) 및 컨택트 플러그(74b)를 통해 리셋 트랜지스터(RST)의 드레인 영역에 전기적으로 접속되어 있다.
본 실시형태에 따른 고체 촬상 장치는 제1 금속 배선층(32)에 있어서, 플로우팅 디퓨젼(FD1)에 전기적으로 접속된 인출 배선(32h)과 TG1선(32b)의 간격과, 플로우팅 디퓨젼(FD2)에 전기적으로 접속된 인출 배선(32j)과 TG2선(32d)의 간격이 서로 거의 같게 되어 있고, 플로우팅 디퓨젼(FD1)에 전기적으로 접속된 인출 배선(32h)의 TG1선(32b)에 대향하고 있는 부분의 길이와, 플로우팅 디퓨젼(FD2)에 전기적으로 접속된 인출 배선(32j)의 TG2선(32d)에 대향하고 있는 부분의 길이가 서로 거의 같게 되어 있는 데에 주된 특징이 있다.
이에 따라, 플로우팅 디퓨젼(FD1)에 전기적으로 접속된 인출 배선(32h)과 TG1선(32b)의 배선간 용량과, 플로우팅 디퓨젼(FD2)에 전기적으로 접속된 인출 배선(32j)의 TG2선(32d)의 배선간 용량을 거의 동일하게 할 수 있다. 이 결과, TG1선(32b)의 전압의 플로우팅 디퓨젼(FD1)에 대한 영향과, TG2선(32d)의 전압의 플로우팅 디퓨젼(FD2)에 대한 영향을 거의 동일하게 할 수 있다. 따라서, 트랜스퍼 트랜지스터(TG1)가 온으로 되는 전하 전송 시의 플로우팅 디퓨젼(FD1)의 전압과, 트랜스퍼 트랜지스터(TG2)가 온으로 되는 전하 전송시의 플로우팅 디퓨젼(FD2)의 전압과의 사이에 큰 차가 생기지 않도록 할 수 있다.
또한, 제1 금속 배선층(32)에 있어서, 포토다이오드(PD1)에 인접하는 배선층[Select선(32a), TG1선(32b)]과 포토다이오드(PD1)의 가장자리의 간격과, 포토다이 오드(PD2)에 인접하는 배선층[RST선(32c), TG2선(32d)]과 포토다이오드(PD2)의 가장자리의 간격이 서로 거의 같게 되어 있다. 포토다이오드(PD1)에 인접하는 배선층[Select선(32a), TG1선(32b)]의 포토다이오드(PD1)에 대향하는 부분의 길이와, 포토다이오드(PD2)에 인접하는 배선층[RST선(32c), TG2선(32d)]의 포토다이오드(PD2)에 대향하는 부분의 길이가 서로 거의 같게 되어 있다. 따라서, 판독 트랜지스터부가 공통화된 제n행번째 및 제n+1행번째에 위치하는 픽셀(Pn, Pn +1)에 있어서, 제1 금속 배선층(32)에 의해 입사광을 서로 거의 동일하게 차광할 수 있어, 균일한 수광 특성을 얻을 수 있다. 특히, 입사광이 비스듬하게 입사하는 픽셀 어레이부(10)의 주연부에서의 픽셀에 있어서도, 제1 금속 배선층(32)에 의해 인접하는 픽셀 사이에서 서로 거의 동일하게 입사광을 차폐할 수 있어, 균일한 수광 특성을 얻을 수 있다.
또, 본 실시형태에 따른 고체 촬상 장치는 제2 금속 배선층(36)에 있어서, FD-SF 접속선(36c)이 신호 판독선(36a), 제3 금속 배선층(76)에 의해 구성되는 VR선에 전기적으로 접속되는 인출 배선(36g, 36h)의 각각에 대하여 짧은 대향 길이로 대향하는 것에 특징이 있다.
이에 따라, FD-SF 접속선(36c)과 신호 판독선(36a)의 배선간 용량 및 FD-SF 접속선(36c)과 VR선(76)의 배선간 용량의 각각이 저감되어, 플로우팅 디퓨젼(FD1, FD2)의 용량을 저감할 수 있다. 이 때문에, 신호 전하의 변환 효율을 향상시킬 수 있다.
더욱이, 제2 금속 배선층(36)에 있어서, 포토다이오드(PD1)에 인접하는 배선층[신호 판독선(36a), FD-SF 접속선(36c)]과 포토다이오드(PD1)의 가장자리의 간격과, 포토다이오드(PD2)에 인접하는 배선층[신호 판독선(36a), FD-SF 접속선(36c)])과 포토다이오드(PD2)의 가장자리의 간격은 서로 거의 같다. 포토다이오드(PD1)에 인접하는 배선층[신호 판독선(36a), FD-SF 접속선(36c)]의 포토다이오드(PD1)에 대향하는 부분의 길이와, 포토다이오드(PD2)에 인접하는 배선층[신호 판독선(36a), FD-SF 접속선(36c)]의 포토다이오드(PD2)에 대향하는 부분의 길이는 서로 거의 같다. 따라서, 판독 트랜지스터부가 공통화된 제n행번째 및 제n+1행번째에 위치하는 픽셀(Pn, Pn +1)에 있어서, 제2 금속 배선층(36)에 의해 입사광을 서로 거의 동일하게 차광할 수 있어, 균일한 수광 특성을 얻을 수 있다. 특히, 입사광이 비스듬하게 입사하는 픽셀 어레이부(10)의 주연부에서의 픽셀에 있어서도, 제2 금속 배선층(36)에 의해 인접하는 픽셀 사이에서 서로 거의 동일하게 입사광을 차폐할 수 있어, 균일한 수광 특성을 얻을 수 있다.
다음에, 본 실시형태에 따른 고체 촬상 장치의 제조 방법에 관해서 도 14 내지 도 16을 이용하여 설명한다. 도 14 내지 도 16은 도 12의 A-A'선 단면 및 B-B'선 단면에 따른 공정 단면도이다. 도 14 내지 도 16에서는 A-A'선 단면 및 B-B'선 단면을 모두 나타내고 있다.
우선, 제1 실시형태에 따른 고체 촬상 장치의 제조 방법과 같은 식으로, 층간 절연막(68)에 매립된 제1 금속 배선층(32)에 접속하는 컨택트 플러그(34)까지를 형성한다(도 14 참조).
계속해서, 제1 실시형태에 따른 고체 촬상 장치의 제조 방법과 같은 식으로, 제2 금속 배선층(36)을 형성한다. 본 실시형태에서는, 제2 금속 배선층(36)에 VR선을 형성하지 않고, 인출 배선(36g, 36h)을 형성한다(도 15 참조).
이어서, 제2 금속 배선층(36)을 매립하는 층간 절연막(70)을 형성한 후, 다른 금속 배선층을 형성하는 것과 같은 식으로, 층간 절연막(70)에 매립된 컨택트 플러그(34)와, 컨택트 플러그(34)를 통해 제2 금속 배선층(32)에 접속된 제3 금속 배선층(76)을 형성한다. 제3 금속 배선층(76)은 VR선을 구성한다.
계속해서, 제3 금속 배선층(76)이 형성된 층간 절연막(70) 상에, 층간 절연막(68, 70)과 같은 식으로 층간 절연막(78)을 형성한다.
이어서, 층간 절연막(78) 상에, 예컨대 플라즈마 CVD법에 의해, 실리콘 질화막으로 이루어지는 커버막(72)을 퇴적한다(도 16 참조).
이렇게 해서, 본 실시형태에 따른 고체 촬상 장치가 제조된다.
(변형예)
다음에, 본 실시형태의 변형예에 따른 고체 촬상 장치에 관해서 도 17을 이용하여 설명한다. 도 17은 본 변형예에 따른 고체 촬상 장치의 픽셀 어레이부에서의 제3 금속 배선층의 레이아웃을 도시하는 평면도이다.
본 변형예에 의한 고체 촬상 장치에서는 도 17에 도시한 바와 같이, VR선(76)이, 행방향 및 열방향의 양방향으로 연장되어 형성되어 있다. 즉, VR선(76)이 격자형으로 형성되어 있다. 이에 따라, VR선(76)은 차광막으로서도 기능하고 있다. 여기서, VR선(76)이 형성되어 있지 않은 개구부(80)에, 포토다이오드(PD1, PD2)가 위치하고 있다.
제1 금속 배선층(32) 및 제2 금속 배선층(36)의 포토다이오드(PD1, PD2)에 인접하는 배선층의 단부는 개구부(80)의 내측에 위치하고 있다.
여기서, 상기와 같이, 제1 금속 배선층(32)에 있어서, 포토다이오드(PD1)에 인접하는 배선층[Select선(32a), TG1선(32b)]과 포토다이오드(PD1)의 가장자리의 간격과, 포토다이오드(PD2)에 인접하는 배선층[RST선(32c), TG2선(32d)]과 포토다이오드(PD2)의 가장자리의 간격이 서로 거의 같게 되어 있다. 포토다이오드(PD1)에 인접하는 배선층[Select선(32a), TG1선(32b)]의 포토다이오드(PD1)에 대향하는 부분의 길이와, 포토다이오드(PD2)에 인접하는 배선층[RST선(32c), TG2선(32d)]의 포토다이오드(PD2)에 대향하는 부분의 길이가 서로 거의 같게 되어 있다.
또한, 제2 금속 배선층(36)에 있어서도, 상기와 같이, 포토다이오드(PD1)에 인접하는 배선층[신호 판독선(36a), FD-SF 접속선(36c)]과 포토다이오드(PD1)의 가장자리의 간격과, 포토다이오드(PD2)에 인접하는 배선층[신호 판독선(36a), FD-SF 접속선(36c)]과 포토다이오드(PD2)의 가장자리의 간격이 서로 거의 같게 되어 있다. 포토다이오드(PD1)에 인접하는 배선층[신호 판독선(36a), FD-SF 접속선(36c)])의 포토다이오드(PD1)에 대향하는 부분의 길이와, 포토다이오드(PD2)에 인접하는 배선층[신호 판독선(36a), FD-SF 접속선(36c)]의 포토다이오드(PD2)에 대향하는 부분의 길이가 서로 거의 같게 되어 있다.
더욱이, 제3 금속 배선층(76)에 의해 구성되는 VR선에서는, 포토다이오드 (PD1)에 인접하는 VR선(76)과 포토다이오드(PD1)의 가장자리의 간격과, 포토다이오드(PD2)에 인접하는 VR선(76)과 포토다이오드(PD2)의 가장자리의 간격이 서로 거의 같게 되어 있다. 포토다이오드(PD1)에 인접하는 VR선(76)의 포토다이오드(PD1)에 대향하는 부분의 길이와, 포토다이오드(PD2)에 인접하는 VR선(76)의 포토다이오드(PD2)에 대향하는 부분의 길이가 서로 거의 같게 되어 있다.
따라서, 포토다이오드(PD1, PD2)의 주위는 제1 내지 제3 금속 배선층(32, 36, 76)에 의해 서로 동일하게 차광되고, 제n행번째에 위치하는 픽셀(Pn)과 제n+1행번째에 위치하는 픽셀(Pn +1) 사이의 광감도를 균일하게 할 수 있다.
이와 같이, VR선(76)을 행방향 및 열방향으로 연장하도록 하여 VR선(76)을 차광막으로서 기능하게 하여도 좋다.
[제3 실시형태]
본 발명의 제3 실시형태에 따른 고체 촬상 장치에 관해서 도 18을 이용하여 설명한다. 도 18은 본 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도이다. 한편, 제1 실시형태에 따른 고체 촬상 장치와 동일한 구성 요소에는, 동일한 부호를 붙여 설명을 생략하거나 또는 간략하게 한다.
본 실시형태에 따른 고체 촬상 장치는, 트랜스퍼 트랜지스터(TG1, TG2)의 게이트 전극(24TG 1, 24TG 2)의 평면 형상이 다른 점을 제외하고, 회로 및 기본적 구성 및 제조 방법은 제1 실시형태에 따른 고체 촬상 장치와 동일하다. 이하, 본 실시형태에 따른 고체 촬상 장치의 구조에 관해서 도 18을 이용하여 설명한다. 도 18은 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레이부에서의 활성 영역 및 게이트 배선의 레이아웃을 도시하는 평면도이다.
본 실시형태에 따른 고체 촬상 장치에서는, 도 18에 도시한 바와 같이, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)은 PD1/TG1/FD1 영역(22a)의 행방향으로 평행한 단부를 덮도록 형성되어 있다. 이에 따라, 플로우팅 디퓨젼(FD1)은 PD1/TG1/FD1 영역(22a)의 돌출 영역 및 RST 영역(22d)의 게이트 전극(24TG 1)과 게이트 전극(24RST) 사이에 형성되어 있다. 즉, 플로우팅 디퓨젼(FD1)은 열방향으로 인접하는 트랜스퍼 트랜지스터(TG1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있지 않다. 게이트 전극(24TG1)의 포토다이오드(PD1) 측 단변(端邊)과 플로우팅 디퓨젼(FD1) 측 단변은 서로 거의 직교하고 있다. 게이트 전극(24TG1)의 포토다이오드(PD1) 측 단변의 길이는 플로우팅 디퓨젼(FD1) 측 단변의 길이보다도 길게 되어 있다.
트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG2)의 평면 형상도, 상기한 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)과 같은 식으로 되어 있다. 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2)은 PD2/TG2/FD2 영역(22b)의 행방향으로 평행한 단부를 덮도록 형성되어 있다. 이에 따라, 플로우팅 디퓨젼(FD2)은 PD2/TG2/FD2 영역(22b)의 컨택트부(25d)가 형성되는 돌출 영역에 형성되어 있다. 즉, 플로우팅 디퓨젼(FD2)은 열방향으로 인접하는 트랜스퍼 트랜지스터(TG2)와 포토다이오드(PD1) 사이의 영역에는 형성되어 있지 않다. 게이트 전극(24TG 2)의 포토다이오드(PD2) 측 단변과 플로우팅 디퓨젼(FD2) 측 단변은 서로 거의 직교하고 있다. 게이트 전극(24TG2)의 포토다이오드(PD2) 측 단변의 길이는 플로우팅 디퓨젼(FD2) 측 단부의 길이보다도 길게 되어 있다.
이렇게 해서, 플로우팅 디퓨젼(FD1)과, 플로우팅 디퓨젼(FD2)은 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1) 및 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG2)에 대하여, 각각 행방향의 동일한 측에 위치하는 영역에 형성되어 있다.
픽셀 어레이부(10)에서의 제1 및 제2 금속 배선층(32, 36)의 레이아웃은 도 3 및 도 4에 도시하는 제1 실시형태에 따른 고체 촬상 장치와 동일하기 때문에, 그에 대한 설명은 생략하기로 한다.
본 실시형태에 따른 고체 촬상 장치는, 판독 트랜지스터부가 공통화된 열방향으로 인접하는 제n행번째 및 제n+1행번째에 위치하는 픽셀(Pn, Pn+1)에 있어서, 플로우팅 디퓨젼(FD1)이, 열방향으로 인접하는 트랜스퍼 트랜지스터(TG1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있지 않고, 플로우팅 디퓨젼(FD2)이, 열방향으로 인접하는 트랜스퍼 트랜지스터(TG2)와 포토다이오드(PD1) 사이의 영역에는 형성되어 있지 않는 것에 주된 특징이 있다. 즉, 플로우팅 디퓨젼(FD1)과, 플로우팅 디퓨젼(FD2)이 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1) 및 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2)에 대하여, 각각 행방향의 동일한 측에 위치하는 영 역에 형성되어 있는 것에 주된 특징이 있다.
판독 트랜지스터부가 공통화된 픽셀 조에서는, 양 픽셀의 플로우팅 디퓨젼이 금속 배선에 의해 전기적으로 접속되게 된다. 이 때문에, 플로우팅 디퓨젼의 용량이 전체적으로 증가하여, 전하 전압 변환의 효율이 저하되어 버리는 경우가 있다.
본 실시형태에 따른 고체 촬상 장치에서는, 플로우팅 디퓨젼(FD1)은 열방향으로 인접하는 트랜스퍼 트랜지스터(TG1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있지 않고, 플로우팅 디퓨젼(FD2)은 열방향으로 인접하는 트랜스퍼 트랜지스터(TG2)와 포토다이오드(PD1) 사이의 영역에는 형성되어 있지 않다. 이에 따라, 제1 실시형태에 따른 고체 촬상 장치와 비교하여, 플로우팅 디퓨젼(FD1, FD2)의 총면적을 작게 할 수 있다. 따라서, 제1 실시형태에 따른 고체 촬상 장치와 비교하여, 플로우팅 디퓨젼(FD1, FD2)의 총용량을 저감할 수 있어, 전하 전압 변환의 효율 저하를 억제할 수 있다.
또한, 플로우팅 디퓨젼(FD1)이, 열방향으로 인접하는 트랜스퍼 트랜지스터(TG1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있지 않고, 플로우팅 디퓨젼(FD2)이, 열방향으로 인접하는 트랜스퍼 트랜지스터(TG2)와 포토다이오드(PD1) 사이의 영역에는 형성되어 있지 않기 때문에, 포토다이오드(PD1, PD2)의 열방향의 길이를 크게 할 수 있다.
(변형예)
다음에, 본 실시형태의 변형예에 의한 고체 촬상 장치에 관해서 도 19를 이용하여 설명한다. 도 19는 본 변형예에 의한 고체 촬상 장치의 픽셀 어레이부에 있 어서의 활성 영역 및 게이트 배선의 레이아웃을 도시하는 평면도이다.
본 변형예에 의한 고체 촬상 장치에서는, 도 19에 도시한 바와 같이, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1)은 그 일부가 PD1/TG1/FD1 영역(22a)의 행방향으로 평행한 단부의 일부를 덮도록 형성되어 있다. 이 게이트 전극(24TG 1)의 평면 형상은 상기한 도 18에 도시하는 게이트 전극(24TG 1)의 플로우팅 디퓨젼(FD1) 근방의 코너부가 직사각형으로 절결된 형상으로 되어 있다. 게이트 전극(24TG1)의 포토다이오드(PD1) 측 단변과 플로우팅 디퓨젼(FD1) 측 단변의 일부는 서로 거의 직교하고 있다. 게이트 전극(24TG 1)의 포토다이오드(PD1) 측 단변의 길이는 플로우팅 디퓨젼(FD1) 측 단변의 길이보다도 길게 되어 있다. 이에 따라, 플로우팅 디퓨젼(FD1)은 상기한 도 18에 도시하는 영역 외에, 게이트 전극(24TG1)의 코너부가 절결된 영역에 노출되어 있는 활성 영역(22)에도 형성되어 있다.
트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG2)의 평면 형상도, 상기한 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1)과 같은 식으로 되어 있다. 즉, 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG2)은 그 일부가 PD2/TG2/LD2 영역(22b)의 행방향으로 평행한 단부의 일부를 덮도록 형성되어 있다. 이 게이트 전극(24TG 2)의 평면 형상은 상기한 도 18에 도시하는 게이트 전극(24TG 2)의 플로우팅 디퓨젼(FD2) 근 방의 코너부가 직사각형으로 절결된 형상으로 되어 있다. 게이트 전극(24TG2)의 포토다이오드(PD2) 측 단변과 플로우팅 디퓨젼(FD2) 측 단변의 일부는 서로 거의 직교하고 있다. 게이트 전극(24TG 2)의 포토다이오드(PD2) 측 단변의 길이는 플로우팅 디퓨젼(FD2) 측 단부의 길이보다도 길게 되어 있다. 이에 따라, 플로우팅 디퓨젼(FD2)은 상기한 도 18에 도시하는 영역 외에, 게이트 전극(24TG2)의 코너부가 절결된 영역에 노출되어 있는 활성 영역(22)에도 형성되어 있다.
이와 같이, 본 변형예에 의한 고체 촬상 장치에서는, 게이트 전극(24TG 1, 24TG2)의 코너부가 절결된 영역에 노출되어 있는 활성 영역에도 플로우팅 디퓨젼(FD1, FD2)이 형성되어 있다. 이 때문에, 트랜스퍼 트랜지스터(TG1)에 의한 플로우팅 디퓨젼(FD1)로의 전하의 전송 및 트랜스퍼 트랜지스터(TG2)에 의한 플로우팅 디퓨젼(FD2)로의 전하의 전송을 원활하게 할 수 있어, 도 18에 도시하는 경우와 비교하여, 전하 전송 효율을 향상시킬 수 있다.
[제4 실시형태]
본 발명의 제4 실시형태에 따른 고체 촬상 장치에 관해서 도 20을 이용하여 설명한다. 도 20은 본 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도이다. 한편, 제1 실시형태에 따른 고체 촬상 장치와 동일한 구성 요소에는, 동일한 부호를 붙여 설명을 생략하거나 또는 간략하게 한다.
본 실시형태에 따른 고체 촬상 장치는, 판독 트랜지스터부가 공통화된 픽셀 의 픽셀 어레이부(10)에서의 위치 관계가 다른 점을 제외하고, 회로 및 기본적 구성 및 제조 방법은 제1 실시형태에 따른 고체 촬상 장치와 동일하다. 이하, 본 실시형태에 따른 고체 촬상 장치의 구조에 관해서 도 20을 이용하여 설명한다. 도 20은 픽셀 어레이부에서의 활성 영역 및 게이트 배선의 레이아웃을 도시하는 평면도이다.
본 실시형태에 따른 고체 촬상 장치에서는, 도 20에 도시한 바와 같이, 픽셀 어레이부(10)에 있어서 대각 방향으로 인접하는 픽셀 사이, 즉 제n행 제m열에 위치하는 픽셀(Pn,m)과 제n+1행 제m+1열에 위치하는 픽셀(Pn +1, m+1) 사이에서 판독 트랜지스터부가 공통화되어 있다.
판독 트랜지스터부가 공통화된 픽셀(Pn,m, Pn +1,m+1)에는 제1 실시형태에 따른 고체 촬상 장치와 동일하게, 각각 포토다이오드(PD1, PD2), 트랜스퍼 트랜지스터(TG1, TG2), 플로우팅 디퓨젼(FD1, FD2)이 형성되어 있다. 픽셀(Pn,m, Pn+1,m+1)의 포토다이오드(PD1, PD2)는 형상이 서로 거의 동일하고, 행방향 및 열방향의 각각에 1 픽셀 피치로 서로 이격되어 있다. 픽셀(Pn,m, Pn +1,m+1)의 트랜스퍼 트랜지스터(TG1, TG2)의 게이트 전극(24TG 1, 24TG 2)은 컨택트부(25a, 25b)를 제외한 형상이 서로 거의 동일하며, 행방향 및 열방향의 각각에 1 픽셀 피치로 서로 이격되어 있다.
공통화된 판독 트랜지스터부가 형성되는 활성 영역(22)은 제n행 제m열에 위치하는 픽셀(Pn,m)과, 픽셀(Pn,m)과 열방향으로 인접하며, 또한 제n+1행 제m+1열에 위 치하는 픽셀(Pn +1,m+1)과 행방향으로 인접하는 제n+1행 제m열에 위치하는 픽셀(Pn +1,m)에 형성되어 있다.
즉, 픽셀(Pn,m)에는 공통화된 판독 트랜지스터부 중 셀렉트 트랜지스터(Select) 및 소스팔로워 트랜지스터(SF-Tr)가 형성되는 Select/SF-Tr 영역(22c)이 형성되어 있다. 픽셀(Pn +1,m)에는 공통화된 판독 트랜지스터부 중 리셋 트랜지스터(RST)가 형성되는 RST 영역(22d)이 형성되어 있다. 픽셀(Pn +1,m)에 형성된 RST 영역(22d)은 픽셀(Pn,m)에 형성된 PD1/TG1/FD1 영역(22a)에 일체적으로 연속해 있다.
Select/SF-Tr 영역(22c) 및 RST 영역(22d)은 픽셀(Pn,m)의 포토다이오드(PD1) 및 픽셀(Pn+1,m)의 포토다이오드(PD2)와, 픽셀(Pn,m+1)의 포토다이오드(PD1) 및 픽셀(Pn+1,m+1)의 포토다이오드(PD2) 사이의 영역에 형성되어 있다. 이렇게 해서, 공통화된 판독 트랜지스터부는 픽셀(Pn), m의 포토다이오드(PD1) 및 픽셀(Pn+1,m)의 포토다이오드(PD2)와, 픽셀(Pn,m+1)의 포토다이오드(PD1) 및 픽셀(Pn+1,m+1)의 포토다이오드(PD2) 사이의 영역에 형성되어 있다.
한편, 픽셀(Pn +1,m+1)에서는, 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2)의 컨택트부(25b)가 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1)의 컨택트부(25a)와는 반대 방향으로 인출되어 있다. 또한, 플로우팅 디퓨젼(FD2)의 컨택트부 (25d)는 픽셀(Pn +1,m)으로 인출되어, 플로우팅 디퓨젼(FD1)의 컨택트부(25c)가 위치하는 픽셀(Pn +1,m)의 포토다이오드(PD2)와 픽셀(Pn +1,m+1)의 포토다이오드(PD2) 사이에 위치하고 있다.
이와 같이, 픽셀 어레이부(10)에 있어서 대각 방향으로 인접하는 픽셀 사이에서, 판독 트랜지스터부를 공통화하여도 좋다.
(변형예)
다음에, 본 실시형태의 변형예에 의한 고체 촬상 장치에 관해서 도 21을 이용하여 설명한다. 도 21은 본 변형예에 의한 고체 촬상 장치의 픽셀 어레이부에 있어서의 활성 영역 및 게이트 배선의 레이아웃을 도시하는 평면도이다.
본 변형예에 의한 고체 촬상 장치에서는, 상기한 바와 같이 대각 방향으로 인접하는 픽셀 사이에서 판독 트랜지스터부를 공통화한 경우에 있어서, 각 픽셀에 있어서의 트랜스퍼 트랜지스터의 게이트 전극의 형상이, 도 18에 도시하는 제3 실시형태에 따른 고체 촬상 장치와 같은 식으로 되어 있다.
도 21에 도시한 바와 같이, 제n행 제m열에 위치하는 픽셀(Pn,m)에 있어서의 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1)은 PD1/TG1/FD1 영역(22a)의 행방향으로 평행한 단부를 덮도록 형성되어 있다. 이에 따라, 플로우팅 디퓨젼(FD1)은 PD1/TG1/FD1 영역(22a)의 돌출 영역 및 RST 영역(22d)의 게이트 전극(24TG 1)과 게이트 전극(24RST) 사이에 형성되어 있다. 즉, 플로우팅 디퓨젼(FD1)은 열방향으로 인 접하는 트랜스퍼 트랜지스터(TG1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있지 않다. 게이트 전극(24TG1)의 포토다이오드(PD1) 측 단변과 플로우팅 디퓨젼(FD1) 측 단변은 서로 거의 직교하고 있다. 게이트 전극(24TG1)의 포토다이오드(PD1) 측 단변의 길이는 플로우팅 디퓨젼(FD1) 측 단변의 길이보다도 길게 되어 있다.
제n+1행 제m+1열에 위치하는 픽셀(Pn +1,m+1)에 있어서의 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2)의 평면 형상도, 상기한 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)과 같은 식으로 되어 있다. 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG2)은 PD2/TG2/FD2 영역(22b)의 행방향으로 평행한 단부를 덮도록 형성되어 있다. 이에 따라, 플로우팅 디퓨젼(FD2)은 PD2/TG2/FD2 영역(22b)의 컨택트부(25d)가 설치되는 돌출 영역에 형성되어 있다. 즉, 플로우팅 디퓨젼(FD2)은 열방향으로 인접하는 트랜스퍼 트랜지스터(TG2)와 포토다이오드(PD1) 사이의 영역에는 형성되어 있지 않다. 게이트 전극(24TG2)의 포토다이오드(PD2) 측 단변과 플로우팅 디퓨젼(FD1) 측 단변은 서로 거의 직교하고 있다. 게이트 전극(24TG2)의 포토다이오드(PD2) 측 단부의 길이는 플로우팅 디퓨젼(FD2) 측 단부의 길이보다도 길게 되어 있다.
상기한 픽셀(Pn,m)에서의 게이트 전극(24TG1)의 플로우팅 디퓨젼(FD1) 측 단변 과, 픽셀(Pn +1,m+1)에서의 게이트 전극(24TG 2)의 플로우팅 디퓨젼(FD2) 측 단변은 서로 대향하는 위치 관계에 있다.
상기한 레이아웃에 있어서, 제조 공정에서 행방향으로 위치 어긋남이 생긴 경우, 플로우팅 디퓨젼(FD1)의 면적의 변화량과, 플로우팅 디퓨젼(FD2)의 면적의 변화량은 서로 정반대가 된다. 즉, 플로우팅 디퓨젼(FD1)의 면적의 증가분만큼 플로우팅 디퓨젼(FD2)의 면적은 감소하고, 플로우팅 디퓨젼(FD1)의 면적의 감소분만큼 플로우팅 디퓨젼(FD2)의 면적은 증가하게 된다.
따라서, 행방향으로 위치 어긋남이 생긴 경우라도, 플로우팅 디퓨젼(FD1, FD2)의 총면적은 변화하는 일이 없다. 즉, 플로우팅 디퓨젼(FD1, FD2)의 총용량이 변화하는 일은 없다.
이와 같이, 대각 방향으로 인접하는 픽셀 사이에서 판독 트랜지스터부를 공통화한 경우에 있어서, 각 픽셀에서의 트랜스퍼 트랜지스터의 게이트 전극의 형상을, 도 18에 도시하는 제3 실시형태에 따른 고체 촬상 장치와 같은 식으로 함으로써, 제조 공정에서 행방향으로 위치 어긋남이 생기더라도, 플로우팅 디퓨젼(FD1, FD2)의 총용량이 변화되는 것을 방지할 수 있다.
[제5 실시형태]
본 발명의 제5 실시형태에 따른 고체 촬상 장치에 관해서 도 22 및 도 23을 이용하여 설명한다. 도 22는 본 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도, 도 23은 본 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 단면도 이다. 한편, 제1 및 제2 실시형태에 따른 고체 촬상 장치와 동일한 구성 요소에는 동일한 부호를 붙여 설명을 생략하거나 또는 간략하게 한다.
본 실시형태에 따른 고체 촬상 장치는 도 17에 도시하는 제2 실시형태의 변형예에 의한 고체 촬상 장치에 있어서, 포토다이오드에 입사하는 빛을 집광하기 위한 마이크로 렌즈가 배치되어 있는 것이다. 이하, 본 실시형태에 따른 고체 촬상 장치의 구조에 관해서 도 22 및 도 23을 이용하여 설명한다. 도 22는 픽셀 어레이부에 있어서의 마이크로 렌즈의 레이아웃을 도시하는 평면도, 도 23은 도 22의 A-A'선 단면 및 B-B'선 단면에 따른 단면도이다. 한편, 도 23에서는 A-A'선 단면 및 B-B'선 단면을 모두 나타내고 있다.
도 23에 도시한 바와 같이, 제3 금속 배선층(76)에 의해 구성되는 VR선을 매립하는 층간 절연막(78) 상에는 커버막(72)이 형성되어 있다. 커버막(72) 상에는 절연막(80)이 형성되어 있다. 커버막(72)의 포토다이오드(PD1) 상의 영역에는 마이크로 렌즈(82)가 배치되어 있다. 마이크로 렌즈(82) 아래의 절연막(80) 중에는 컬러 필터(84)가 매립되어 있다.
이렇게 해서, 포토다이오드(PD1) 상에, 컬러 필터(84)를 통해 마이크로 렌즈(82)가 배치되어 있다.
픽셀 어레이부(10)에서의 각 픽셀 상에는 상기한 포토다이오드(PD1)와 마찬가지로, 칼러 필터(84)를 통해 마이크로 렌즈(82)가 배치되어 있다. 즉, 도 22에 도시한 바와 같이, 마이크로 렌즈(82)는 포토다이오드의 행방향 및 열방향의 피치와 동일한 피치로, 픽셀 어레이부(10)에 있어서의 각 픽셀의 포토다이오드마다 배 치되어 있다. 픽셀 어레이부(10)의 중앙부 부근에서는 포토다이오드의 중심과 마이크로 렌즈의 중심이 거의 일치하도록 배치되어 있다.
이와 같이, 본 실시형태에 따른 고체 촬상 장치는 포토다이오드의 행방향 및 열방향과 동일한 피치로 마이크로 렌즈(82)가 포토다이오드마다 배치되고, 픽셀 어레이부(10)의 중앙부 부근에 있어서 포토다이오드의 중심과 마이크로 렌즈(82)의 중심이 거의 일치하는 것에 주된 특징이 있다. 이와 같이 마이크로 렌즈(82)를 배치함으로써, 픽셀 사이에서 판독 트랜지스터부를 공통화한 경우라도, 픽셀 사이의 수광 특성을 균일하게 할 수 있다.
한편, 본 실시형태에서는, 도 17에 도시하는 제2 실시형태의 변형예에 의한 고체 촬상 장치에 있어서 마이크로 렌즈(82)를 배치하는 경우에 관해서 설명했지만, 다른 실시형태에 따른 고체 촬상 장치에 있어서도 마찬가지로 마이크로 렌즈(82)를 배치할 수 있다.
[제6 실시형태]
본 발명의 제6 실시형태에 따른 고체 촬상 장치에 관해서 도 24 및 도 25를 이용하여 설명한다. 도 24 및 도 25는 본 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도이다. 한편, 제1 및 제2 실시형태에 따른 고체 촬상 장치와 동일한 구성 요소에는, 동일한 부호를 붙여 설명을 생략하거나 또는 간략하게 한다.
본 실시형태에 따른 고체 촬상 장치는, 판독 트랜지스터부가 공통화된 픽셀의 픽셀 어레이부(10)에 있어서의 제2 및 제3 금속 배선층(36, 76)의 레이아웃 및 판독 트랜지스터부가 공통화되는 픽셀의 조가 다른 점을 제외하고, 기본적 구성 및 제조 방법은 제2 실시형태에 따른 고체 촬상 장치와 마찬가지다. 이하, 본 실시형태에 따른 고체 촬성 장치의 구조에 관해서 도 24 및 25를 이용하여 설명한다. 도 24는 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레이부에 있어서의 제2 금속 배선층의 레이아웃을 도시하는 평면도, 도 25는 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레이부에 있어서의 제3 금속 배선층의 레이아웃을 도시하는 평면도이다. 한편, 도 24 및 도 25에서는 대략 정방형의 단위 픽셀 2×3개를 나타내고 있다.
열방향으로 인접하는 픽셀 중 제n행번째와 제n+1행번째에 위치하는 픽셀(Pn, Pn+1)은 제2 실시형태에 따른 고체 촬상 장치와 같은 활성 영역 및 게이트 배선의 레이아웃을 갖고 있다. 한편, 제n-1행번째에 위치하는 픽셀(Pn -1)은 제n+1행번째에 위치하는 픽셀(Pn +1)과 같은 활성 영역 및 게이트 배선의 레이아웃을 갖는다. 즉, 픽셀(Pn-1)에서 포토다이오드(PD0), 트랜스퍼 트랜지스터(TG0), 플로우팅 디퓨젼(FD0)은 픽셀(Pn +1)에서 포토다이오드(PD2), 트랜스퍼 트랜지스터(TG2), 플로우팅 디퓨젼(FD2)과 같은 것으로 되어 있다.
본 실시형태에 따른 고체 촬상 장치에서는, 열방향으로 인접하는 픽셀 중, 제n-1행번째에 위치하는 픽셀(Pn -1)과 제n행번째에 위치하는 픽셀(Pn) 사이에서 판독 트랜지스터부가 공통화되어 있다.
공통화된 판독 트랜지스터부 중, 셀렉트 트랜지스터(Select) 및 소스팔로워 트랜지스터(SF-Tr)는 제n행번째에 위치하는 픽셀(Pn)에 배치되어 있다. 리셋 트랜지 스터(RST)는 제n+1행번째에 위치하는 픽셀(Pn +1)에 배치되어 있다.
이와 같이 판독 트랜지스터부가 공통화되기 때문에, 제2 금속 배선층(36)에서는, 도 24에 도시한 바와 같이, FD-SF 접속선(36c)이, 제n-1행번째에 위치하는 픽셀(Pn-1)에서의 플로우팅 디퓨젼(FD0), 제n행번째에 위치하는 픽셀(Pn)에 배치된 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF - Tr) 및 제n+1행번째에 위치하는 픽셀(Pn+1)에 컨택트부(25c)가 인출된 제n행번째에 위치하는 픽셀(Pn)의 플로우팅 디퓨젼(FD1)의 순으로, 각각 컨택트 플러그(34i, 34j, 34k)를 통해 전기적으로 접속되어 있다.
이렇게 해서, 판독 트랜지스터부가 공통화된 열방향으로 인접하는 픽셀(Pn -1, Pn)에 있어서, 플로우팅 디퓨젼(FD0), 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF-Tr) 및 플로우팅 디퓨젼(FD1)은 이 순서로 열방향으로 늘어서고, 이들이 FD-SF 접속선(36c)에 의해 서로 전기적으로 접속되어 있다.
제3 금속 배선층(76)에 의해 구성되는 VR선은 도 25에 도시한 바와 같이, 행방향 및 열방향의 양방향으로 연장되어, 차광막으로서도 기능하고 있다. 여기서, VR선(76)이 형성되어 있지 않은 개구부(80)에, 각 픽셀에 있어서의 포토다이오드가 위치하고 있다. 행방향 및 열방향으로 연장되는 VR선(76)이 교차하는 영역에는, 직사각형의 금속층(86)이 VR선(76)과 일체적으로 형성되어 있다. 이에 따라, 각 픽셀에서 포토다이오드가 위치하는 개구부(80)는 8각형으로 성형되어 있다. 즉, 개구부 (80)의 형상은 보다 원형에 가깝다.
본 실시형태와 같이, 금속 배선의 레이아웃을 적절하게 변경함으로써, 제n+1행번째에 위치하는 픽셀(Pn +1)과 같은 활성 영역 및 게이트 배선의 레이아웃을 갖는 제n-1행번째에 위치하는 픽셀(Pn -1)과, 제n행번째에 위치하는 픽셀(Pn) 사이에서 판독 트랜지스터부를 공통화하더라도 좋다.
또한, 제3 금속 배선층(76)에 형성되는 개구부(80)를, 보다 원형에 근사된 형상의 것으로 함으로써, 포토다이오드에 의한 수광을 픽셀 사이에서 더욱 균일하게 할 수 있다.
[제7 실시형태]
본 발명의 제7 실시형태에 따른 고체 촬상 장치에 관해서 도 26 내지 도 29를 이용하여 설명한다. 도 26 내지 도 29는 본 실시형태에 따른 고체 촬상 장치의 구조를 도시하는 평면도이다. 한편, 제1 및 제2 실시형태에 따른 고체 촬상 장치와 동일한 구성 요소에는 동일한 부호를 붙여 설명을 생략하거나 또는 간략하게 한다.
본 실시형태에 따른 고체 촬상 장치는 픽셀(Pn)에서의 플로우팅 디퓨젼(FD1)의 형상과, 픽셀(Pn +1)에 있어서의 플로우팅 디퓨젼(FD2)의 형상이 서로 거의 같은 것에 특징이 있다. 또, 공통화된 셀렉트 트랜지스터(Select), 소스팔로워 트랜지스터(SF-Tr) 및 리셋 트랜지스터(RST)가 일련의 활성 영역에 형성되는 것에도특징이 있다. 이하, 본 실시형태에 따른 고체 촬상 장치의 구조에 관해서 도 26 내지 도 29를 이용하여 설명한다. 도 26은 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레 이부에서의 활성 영역 및 게이트 배선의 레이아웃을 도시하는 평면도, 도 27은 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레이부에서의 제1 금속 배선층의 레이아웃을 도시하는 평면도, 도 28은 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레이부에서의 제2 금속 배선층의 레이아웃을 도시하는 평면도, 도 29는 본 실시형태에 따른 고체 촬상 장치의 픽셀 어레이부에서의 제3 금속 배선층의 레이아웃을 도시하는 평면도이다.
한편, 도 26 내지 도 29에서는, 픽셀 어레이부(10)에 있어서 매트릭스형으로 배치된 복수의 픽셀 중, 제m열에 있어서 열방향으로 인접하고, 판독 트랜지스터부가 공통화된 제n행번째 및 제n+1행번째에 위치하는 픽셀(Pn, Pn +1)을 나타내고 있다. 실제의 픽셀 어레이부(10)에서는 판독 트랜지스터부가 공통화된 열방향으로 인접하는 픽셀(Pn, Pn +1)의 조가 행방향으로 1 픽셀 피치로 배치되고, 열방향으로 2 픽셀 피치로 배치되어 있다.
도 26에 도시한 바와 같이, 실리콘 기판(18) 상에는 소자 분리 영역(20)에 의해 획정된 활성 영역(22a∼22f)이 형성되어 있다. 판독 트랜지스터부가 공통화된 열방향으로 인접하는 픽셀(Pn, Pn +1)에서의 활성 영역(22)은 이하에 설명하는 PD1/TG1/FD1 영역(22a)과, PD2/TG2/FD2 영역(22b)과, 판독 트랜지스터 영역(22e)을 갖는다.
제n행번째에 위치하는 픽셀(Pn)에는 열방향으로 긴 직사각형의 넓은 영역과, 직사각형의 넓은 영역에 연속해 있고 직사각형의 넓은 영역의 열방향으로 평행한 한변으로부터 돌출된 돌출 영역을 가지며, 포토다이오드(PD1), 트랜스퍼 트랜지스터(TG1) 및 플로우팅 디퓨젼(FD1)이 형성되는 PD1/TG1/FD1 영역(22a)이 형성되어 있다. PD1/TG1/FD1 영역(22a)의 돌출 영역의 단부에는 컨택트부(25c)가 형성되어 있다. 컨택트부(25c)에는 플로우팅 디퓨젼(FD1)과 플로우팅 디퓨젼(FD2)을 서로 전기적으로 접속하기 위한 후술하는 FD-SF 접속선(36c)(도 28 참조)이, 컨택트 플러그(30h), 인출 배선(32h)(도 27 참조) 및 컨택트 플러그(34e)(도 28 참조)를 통해 전기적으로 접속되어 있다.
제n+1행번째에 위치하는 픽셀(Pn +1)에는 열방향으로 긴 직사각형의 넓은 영역과, 직사각형의 넓은 영역에 연속해 있고 직사각형의 넓은 영역의 열방향으로 평행한 1변으로부터 돌출된 돌출 영역을 가지며, 포토다이오드(PD2), 트랜스퍼 트랜지스터(TG2) 및 플로우팅 디퓨젼(FD2)이 형성되는 PD2/TG2/FD2 영역(22b)이 형성되어 있다. PD2/TG2/FD2 영역(22b)의 돌출 영역의 단부에는 컨택트부(25d)가 형성되어 있다. 컨택트부(25d)에는 플로우팅 디퓨젼(FD1)과 플로우팅 디퓨젼(FD2)을 서로 전기적으로 접속하기 위한 후술하는 FD-SF 접속선(36c)(도 28 참조)이, 컨택트 플러그(30j), 인출 배선(32j)(도 27 참조) 및 컨택트 플러그(34f)(도 28 참조)를 통해 전기적으로 접속되어 있다.
PD1/TG1/FD1 영역(22a)과 PD2/TG2/FD2 영역(22b)은 서로 거의 동일한 형상으로 되어 있다. 그리고, 픽셀(Pn)에서 PD1/TG1/FD1 영역(22a)의 위치와 픽셀(Pn +1)에서 PD2/TG2/FD2 영역(22b)의 위치는 서로 거의 같다. 즉, PD1/TG1/FD1 영역(22a)과 PD2/TG2/FD2 영역(22b)은 서로 거의 1 픽셀 피치로 열방향으로 이격되어 있다.
본 실시형태에 따른 고체 촬상 장치는 제1 및 제2 실시형태에 따른 고체 촬상 장치와 비교하여, 상술된 바와 같이 PD1/TG1/FD1 영역(22a)과 PD2/TG2/FD2 영역(22b)이 서로 거의 동일한 형상이 되도록 변경되어 있는 것과 함께, 이하에 설명하는 것과 같이, 공통화된 판독 트랜지스터부가 형성되는 활성 영역의 레이아웃도 변경된다.
제n행번째에 위치하는 픽셀(Pn)에는 공통화된 판독 트랜지스터부 중 리셋 트랜지스터(RST)가 형성되는 RST 영역(22d)이 형성되어 있다. RST 영역(22d)은 PD1/TG1/FD1 영역(22a)에 대하여 픽셀(Pn)의 열방향으로 평행한 1변 측에 형성되어 있다. RST 영역(22d)의 형상은 열방향으로 긴 직사각형으로 되어 있다.
제n+1행번째에 위치하는 픽셀(Pn+1)에는 공통화된 판독 트랜지스터부 중 셀렉트 트랜지스터(Select) 및 소스팔로워 트랜지스터(SF-Tr)가 형성되는 Select/SF-Tr 영역(22c)이 형성되어 있다. Select/SF-Tr 영역(22c)은 PD2/TG2/FD2 영역(22b)에 대하여 픽셀(Pn +1)의 열방향으로 평행한 1변 측에 형성되어 있다. Select/SF-Tr 영역(22c)의 형상은 열방향으로 긴 직사각형으로 되어 있다.
Select/SF-Tr 영역(22c)과 RST 영역(22d)은 PD1/TG1/FD1 영역(22a) 및 PD2/TG2/FD2 영역(22b)에 대하여, 함께 행방향의 동일한 측에 형성되어 있다.
여기서, 픽셀(Pn)과 열방향으로 인접하고 제n-1행번째에 위치하는 픽셀(Pn - 1)(도시 생략)에는 픽셀(Pn+1)과 같은 식의 활성 영역이 형성되어 있다. 또한, 픽셀Pn+1과 열방향으로 인접하고 제n+2행번째에 위치하는 픽셀(Pn+2)(도시 생략)에는 픽셀(Pn)과 같은 식의 활성 영역이 형성되어 있다. 그리고, 픽셀(Pn)의 RST 영역(22d)은 열방향으로 가늘고 긴 활성 영역(22f)을 통해, 픽셀(Pn -1)의 Select/SF-Tr 영역(22c)과 일체적으로 연속해 있다. 또한, 픽셀(Pn+1)의 Select/SF-Tr 영역(22c)은 열방향으로 가늘고 긴 활성 영역(22f)을 통해, 픽셀(Pn +2)의 RST 영역(22d)과 일체적으로 연속해 있다. 이렇게 해서, 픽셀(Pn -1)과 픽셀(Pn)에 걸쳐서, Select/SF-Tr 영역(22c)과 RST 영역(22d)이 일체적으로 연속해 있는 일련의 활성 영역인 판독 트랜지스터 영역(22e)이 형성되어 있다. 마찬가지로, 픽셀(Pn +1)와 픽셀(Pn +2)에 걸쳐서, Select/SF-Tr 영역(22c)과 RST 영역(22d)이 일체적으로 연속해 있는 일련의 활성 영역인 판독 트랜지스터 영역(22e)이 형성되어 있다.
제n행번째에 위치하는 픽셀(Pn)에 있어서의 PD1/TG1/FD1 영역(22a)의 직사각형의 넓은 영역에는 포토다이오드(PD1)가 형성되어 있다. PD1/TG1/FD1 영역(22a)의 지면 아래쪽의 포토다이오드(PD1) 단부 근방에서는, PD1/TG1/FD1 영역(22a) 상에, PD1/TG1/FD1 영역(22a)을 행방향으로 걸치는 식으로 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)이 형성되어 있다. 게이트 전극(24TG 1)의 포토다이오드(PD1) 측의 단부 아래에는 포토다이오드(PD1)의 매립 N형 확산층(26PD 1)의 단부가 위치하고 있 다. 또, 게이트 전극(24TG1)에는 게이트 전극(24TG1)의 RST 영역(22d) 측의 단부로부터 돌출된 컨택트부(25a)가 형성되어 있다. 컨택트부(25a)에는 TG1선(32b)(도 27 참조)이 컨택트 플러그(30b)를 통해 전기적으로 접속되어 있다. 게이트 전극(24TG 1)의 형상은 예컨대, 컨택트부(25a)를 제외하고, 도 19에 도시하는 제3 실시형태의 변형예에 의한 고체 촬상 장치와 같은 식으로 되어 있다.
제n+1행번째에 위치하는 픽셀(Pn +1)에서 PD2/TG2/FD2 영역(22b)의 직사각형의 넓은 영역에는 포토다이오드(PD2)가 형성되어 있다. PD2/TG2/FD2 영역(22b)의 지면 아래쪽의 포토다이오드(PD2) 단부 근방에서는, PD2/TG2/FD2 영역(22b) 상에, PD2/TG2/FD2 영역(22b)을 행방향으로 걸치는 식으로 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2)이 형성되어 있다. 게이트 전극(24TG 2)의 포토다이오드(PD2) 측의 단부 아래에는 포토다이오드(PD2)의 매립 N형 확산층(26PD 2)의 단부가 위치하고 있다. 또한, 게이트 전극(24TG 2)에는 게이트 전극(24TG 2)의 Select/SF-Tr 영역(22c) 측의 단부로부터 돌출된 컨택트부(25b)가 형성되어 있다. 컨택트부(25b)에는 TG2선(32d)(도 27 참조)이 컨택트 플러그(30d)를 통해 전기적으로 접속되어 있다. 게이트 전극(24TG 2)의 형상은, 예컨대 컨택트부(25b)를 제외하고, 도 19에 도시하는 제3 실시형태의 변형예에 따른 고체 촬상 장치와 동일하다.
포토다이오드(PD1)와 포토다이오드(PD2)는 서로 거의 동일한 형상을 갖고 있다. 게이트 전극(24TG 1)과 게이트 전극(24TG 2)은 컨택트부(25a, 25b)의 형상도 포함시 켜, 서로 거의 동일한 형상을 갖고 있다. 더욱이, 포토다이오드(PD1)에 대한 게이트 전극(24TG 1)의 위치 관계와, 포토다이오드(PD2)에 대한 게이트 전극(24TG 2)의 위치 관계는 서로 거의 같게 되어 있다. 즉, 포토다이오드(PD1)와 포토다이오드(PD2)는 서로 거의 1 픽셀 피치로 열방향으로 이격되며, 게이트 전극(24TG 1)과 게이트 전극(24TG2)은 서로 거의 1 픽셀 피치로 열방향으로 이격되어 있다. 그리고, 포토다이오드(PD1)의 매립 N형 확산층(26PD1)과 게이트 전극(24TG1)의 겹침과, 포토다이오드(PD2)의 매립 N형 확산층(26PD 2)과 게이트 전극(24TG 2)의 겹침은 서로 거의 동일하게 되어 있다. 즉, 게이트 전극(24TG1)의 단부의 바로 아래에 존재하는 매립 N형 확산층(26PD1) 부분의 면적과, 게이트 전극(24TG 2)의 단부의 바로 아래에 존재하는 매립 N형 확산층(26PD 2) 부분의 면적이 서로 거의 같게 되어 있다.
제n행번째에 위치하는 픽셀(Pn)에서, RST 영역(22d) 상에는, 리셋 트랜지스터(RST)의 게이트 전극(24RST)이 행방향으로 RST 영역(22d)을 걸치는 식으로 형성되어 있다.
제n+1행번째에 위치하는 픽셀(Pn+1)에서의 Select/SF-Tr 영역(22c) 상에는 셀렉트 트랜지스터(Select)의 게이트 전극(24Select), 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF - Tr)이 각각 행방향으로 Select/SF-Tr 영역(22c)을 걸치는 식으로 형성되어 있다. 게이트 전극(24Select), 게이트 전극(24SF - Tr)은 제n+1행번째에서부터 제n+2행번째를 향해 이 순서로 배치되어 있다.
여기서, 전술한 바와 같이, 픽셀(Pn)에 있어서의 RST 영역(22d)은 열방향으로 가늘고 긴 활성 영역(22f)을 통해, 픽셀(Pn)에 열방향으로 인접하는 제n-1행번째에 위치하는 픽셀(Pn -1)의 Select/SF-Tr 영역(22c)과 일체적으로 연속해 있다. 이에 따라, 픽셀(Pn)에 있어서의 리셋 트랜지스터(RST)의 드레인 영역과, 픽셀(Pn -1 )에서의 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역이 활성 영역(22f)을 통해 일련으로 되어 있다. 즉, 픽셀(Pn)에서 리셋 트랜지스터(RST)의 드레인 영역과, 픽셀(Pn -1)에서 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역이 공통의 불순물 확산 영역에 의해 구성되어 있다. 또, 픽셀(Pn +1)에서 Select/SF-Tr 영역(22c)은 열방향으로 가늘고 긴 활성 영역(22f)을 통해, 픽셀(Pn +1)에 열방향으로 인접하는 제n+2행번째에 위치하는 픽셀(Pn+2)의 RST 영역(22d)과 일체적으로 연속해 있다. 이에 따라, 픽셀(Pn+1)에서 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역과, 픽셀(Pn +2)에서 리셋 트랜지스터(RST)의 드레인 영역이 활성 영역(22f)을 통해 일련으로 되어 있다. 즉, 픽셀(Pn+1)에서 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역과, 픽셀(Pn +2)에서 리셋 트랜지스터(RST)의 드레인 영역이 공통의 불순물 확산 영역에 의해 구성되어 있다.
이렇게 해서, 제m열번째에 있어서 열방향으로 인접하는 픽셀(Pn, Pn +1)에 대해서, 공통화된 판독 트랜지스터부[셀렉트 트랜지스터(Select), 소스팔로워 트랜지스터(SF-Tr) 및 리셋 트랜지스터(RST)]가, 제m열번째의 포토다이오드(PD1, PD2)와 제m+1열번째의 포토다이오드(PD1, PD2) 사이의 영역에 형성되어 있다.
PD1/TG1/FD1 영역(22a) 중, 게이트 전극(24TG 1)과 컨택트부(25c) 사이의 부분에는 플로우팅 디퓨젼(FD1)이 형성되어 있다. PD2/TG2/FD2 영역(22b) 중, 게이트 전극(24TG2)과 컨택트부(25d) 사이의 부분에는, 플로우팅 디퓨젼(FD2)이 형성되어 있다. 이와 같이, 플로우팅 디퓨젼(FD1)과 플로우팅 디퓨젼(FD2)은 서로 거의 동일한 형상의 활성 영역에 형성되어 있다. 또, 픽셀(Pn)에서 플로우팅 디퓨젼(FD1)의 위치와 픽셀(Pn+1)에서 플로우팅 디퓨젼(FD2)의 위치는 서로 거의 같다. 즉, 플로우팅 디퓨젼(FD1)과 플로우팅 디퓨젼(FD2)은 서로 거의 1 픽셀 피치로 열방향으로 이격되어 있다.
도 27에 도시한 바와 같이, 제1 금속 배선층(32)은 컨택트 플러그(30a)를 통해 게이트 전극(24Select)에 전기적으로 접속된 Select선(32a)과, 컨택트 플러그(30b)를 통해 게이트 전극(24TG 1)에 전기적으로 접속된 TG1선(32b)과, 컨택트 플러그(30c)를 통해 게이트 전극(24RST)에 전기적으로 접속된 RST선(32c)과, 컨택트 플러그(30d)를 통해 게이트 전극(24TG 2)에 전기적으로 접속된 TG2선(32d)을 갖고 있다. 또, 제1 금속 배선층(32)은 컨택트 플러그(30e)를 통해 셀렉트 트랜지스터(Select)의 소스 영역에 전기적으로 접속된 인출 배선(32e)과, 컨택트 플러그(30f)를 통해 게이트 전극(24SF - Tr)에 전기적으로 접속된 인출 배선(32f)과, 컨택트 플러그(30h)를 통해 플로우팅 디퓨젼(FD1)에 전기적으로 접속된 인출 배선(32h)과, 컨택트 플러그(30i)를 통해 리셋 트랜지스터(RST)의 드레인 영역에 전기적으로 접속된 인출 배선(32i)과, 컨택트 플러그(30j)를 통해 플로우팅 디퓨젼(FD2)에 전기적으로 접속된 인출 배선(32j)과, 컨택트 플러그(30k)를 통해 리셋 트랜지스터(RST)의 소스 영역에 전기적으로 접속된 인출 배선(32k)을 갖는다.
Select선(32a)은 포토다이오드(PD2)를 피하도록 사행하여 행방향으로 연장된다. 즉, 포토다이오드(PD2)의 행방향으로 평행한 가장자리의 한 쪽의 근방에서는 Select선(32a)은 포토다이오드(PD2)의 가장자리에서부터 소정의 간격을 두고, 포토다이오드(PD2)의 가장자리를 따라서 연장된다. 포토다이오드(PD2)의 코너부 근방에서는 Select선(32a)은 포토다이오드(PD2)의 코너부와 약간 겹치도록 행방향에 대하여 비스듬하게 연장된다.
RST선(32c)은 포토다이오드(PD1)를 피하도록 사행하여 행방향으로 연장된다. 즉, 포토다이오드(PD1)의 행방향으로 평행한 가장자리의 한 쪽의 근방에서는, RST선(32c)은 포토다이오드(PD1)의 가장자리에서부터 소정의 간격을 두고, 포토다이오드(PD1)의 가장자리를 따라서 연장된다. 포토다이오드(PD1)의 코너부의 근방에서는, RST선(32c)은 포토다이오드(PD1)의 코너부와 약간 겹치도록 행방향에 대하여 비스듬하게 연장된다. RST선(32c)의 패턴 형상은 Select선(32a)의 패턴 형상과 거의 같게 되어 있다.
게이트 전극(24TG 1)에 전기적으로 접속하는 TG1선(32b)은 포토다이오드(PD1)의 게이트 전극(24TG 1) 측의 단부와 겹치면서 행방향으로 연장된다. TG1선(32b) 중 포토다이오드(PD1) 단부 근방의 부분에는 지면 아래쪽으로 폭이 넓게 된 광폭부(33b)로 되어 있다.
마찬가지로, 게이트 전극(24TG2)에 전기적으로 접속하는 TG2선(32d)은 포토다이오드(PD2)의 게이트 전극(24TG 2) 측의 단부와 겹치면서 행방향으로 연장된다. TG2선(32d) 중 포토다이오드(PD2) 단부 근방의 부분은 지면 아래쪽으로 폭이 넓게 된 광폭부(33d)로 되어 있다. TG2선(32d)의 패턴 형상은 TG1선(32b)의 패턴 형상과 거의 같다. TG2선(32d)의 포토다이오드(PD2) 단부와의 겹침은 TG1선(32b)의 포토다이오드(PD1) 단부와의 겹침과 거의 같다.
TG1선(32b)을 게이트 전극(24TG 1)에 전기적으로 접속하는 컨택트 플러그(30b)는 게이트 전극(24TG 1)의 RST 영역(22d) 측의 단부로부터 돌출된 게이트 전극(24TG 1)의 컨택트부(25a)에 접속되어 있다. 이와 같이, 컨택트 플러그(30b)가 접속하는 게이트 전극(24TG1)의 컨택트부(25a)는 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있지 않다.
TG2선(32d)을 게이트 전극(24TG 2)에 전기적으로 접속하는 컨택트 플러그(30d) 는 게이트 전극(24TG 2)의 Select/SF-Tr 영역(22c) 측의 단부로부터 돌출된 게이트 전극(24TG2)의 컨택트부(25b)에 접속되어 있다. 이와 같이, 컨택트 플러그(30d)가 접속하는 게이트 전극(24TG2)의 컨택트부(25b)는 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이의 영역에는 형성되고 있지 않다.
인출 배선(32h)을 플로우팅 디퓨젼(FD1)에 전기적으로 접속하는 컨택트 플러그(30h)는 PD1/TG1/FD1 영역(22a)의 돌출 영역에 형성된 컨택트부(25c)에 접속되어 있다. 이 플로우팅 디퓨젼(FD1)의 컨택트부(25c)는 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있지 않다.
인출 배선(32j)을 플로우팅 디퓨젼(FD2)에 전기적으로 접속하는 컨택트 플러그(30j)는 PD2/TG2/FD2 영역(22b)의 돌출 영역에 형성된 컨택트부(25d)에 접속되어 있다. 이 플로우팅 디퓨젼(FD2)의 컨택트부(25d)는 열방향으로 인접하는 포토다이오드(PD1)와 포토다이오드(PD2) 사이의 영역에는 형성되어 있지 않다.
제1 금속 배선층(32)에서, RST선(32c)과 Select선(32a)이 서로 거의 동일한 패턴 형상을 갖고, TG1선(32b)과 TG2선(32d)이 서로 거의 동일한 패턴 형상을 갖는 것과 함께, 인출 배선도 다음과 같이 서로 거의 동일한 패턴 형상을 갖고 있다. 즉, 인출 배선(32i)과 인출 배선(32e)은 서로 거의 동일한 패턴 형상을 갖고 있다. 인출 배선(32k)과 인출 배선(32f)은 서로 거의 동일한 패턴 형상을 갖고 있다. 인출 배선(32h)과 인출 배선(33j)은 서로 거의 동일한 패턴 형상을 갖고 있다. 이렇게 해서, 제1 금속 배선층(32)에서는, 픽셀(Pn)의 배선층[RST선(32c), TG1선(32b), 인출 배선(32i, 32k, 32h)]과, 픽셀(Pn +1)의 배선층[Select선(32a), TG2선(32d), 인출 배선(32e, 32f, 32j)]이 서로 거의 동일한 패턴 형상을 갖는다.
도 28에 도시한 바와 같이, 제2 금속 배선층(36)은, 컨택트 플러그(34a)를 통해 셀렉트 트랜지스터(Select)의 소스 영역에 전기적으로 접속된 신호 판독선(36a)과, 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF-Tr), 플로우팅 디퓨젼(FD1), 플로우팅 디퓨젼(FD2) 및 리셋 트랜지스터(RST)의 소스 영역에 각각 컨택트 플러그(34d, 34e, 34f, 34l)를 통해 전기적으로 접속된 FD-SF 접속선(36c)을 갖고 있다. 또, 제2 금속 배선층(36)은 리셋 트랜지스터(RST)의 드레인 영역에 컨택트 플러그(34h)를 통해 전기적으로 접속된 인출 배선(36h)을 갖고 있다. 또한, 제2 금속 배선층(36)은 게이트 전극(24TG 1, 24TG 2) 상에 각각 형성되어, 후술하는 바와 같이, 각각 컨택트 플러그(74c, 74d)(도 29 참조)를 통해 VR선(76)(도 29 참조)에 전기적으로 접속되는 VR선(36i, 36j)을 갖고 있다.
신호 판독선(36a) 및 FD-SF 접속선(36c)은 각각 열방향으로 연장된다. 인출 배선(36h)은 FD-SF 접속선(36c)에 대하여 열방향으로 늘어서도록 형성되어 있다.
신호 판독선(36a)은 컨택트 플러그(30e), 제1 금속 배선층(32)의 인출 배선(32e) 및 컨택트 플러그(34a)를 통해 셀렉트 트랜지스터(Select)의 소스 영역에 전기적으로 접속되어 있다.
FD-SF 접속선(36c)은 컨택트 플러그(30f), 제1 금속 배선층(32)의 인출 배선(32f) 및 컨택트 플러그(34d)를 통해 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극 (24SF-Tr)에 전기적으로 접속되어 있다. 또한, FD-SF 접속선(36c)은 컨택트 플러그(30h), 제1 금속 배선층(32)의 인출 배선(32h) 및 컨택트 플러그(34e)를 통해 플로우팅 디퓨젼(FD1)에 전기적으로 접속되어 있다. 또한, FD-SF 접속선(36c)은 컨택트 플러그(30j), 제1 금속 배선층(32)의 인출 배선(32j) 및 컨택트 플러그(34f)를 통해 플로우팅 디퓨젼(FD2)에 전기적으로 접속되어 있다. 또한, FD-SF 접속선(36c)은 컨택트 플러그(30k), 제1 금속 배선층(32)의 인출 배선(32k) 및 컨택트 플러그(34l)를 통해 리셋 트랜지스터(RST)의 소스 영역에 전기적으로 접속되어 있다. 이렇게 해서, FD-SF 접속선(36c) 및 인출 배선(32f, 32h, 32j, 32k)에 의해, 플로우팅 디퓨젼(FD1), 플로우팅 디퓨젼(FD2), 소스팔로워 트랜지스터(SF-Tr)의 게이트 전극(24SF-Tr) 및 리셋 트랜지스터(RST)의 소스 영역이 서로 전기적으로 접속되어 있다.
VR선(36i)은 게이트 전극(24TG 1) 상에, TG1선(32b)에 대하여 지면 아래쪽에 형성되어 있다. VR선(36i)의 패턴 형상은 TG1선(32b)을 따라서 행방향으로 긴 직사각형 부분과, 그 직사각형 부분으로부터 지면 아래쪽으로 돌출된 직사각형 부분을 갖는 T자형으로 되어 있다. VR선(36i)의 TG1선(32b) 측의 단부 아래에는 TG1선(32b)의 광폭부(33b)의 단부가 위치하고 있다.
VR선(36j)은 게이트 전극(24TG 2) 상에, TG2선(32d)에 대하여 지면 아래쪽에 형성되어 있다. VR선(36j)의 패턴 형상은 VR선(36j)의 패턴 형상과 거의 같고, TG2선(32d)을 따라서 행방향으로 긴 직사각형 부분과, 그 직사각형 부분에서 지면 아 래쪽으로 돌출된 직사각형 부분을 갖는 T자형으로 되어 있다. VR선(36j)의 TG2선(32d) 측의 단부 아래에는 TG2선(32d)의 광폭부(33d)의 단부가 위치하고 있다.
도 29에 도시한 바와 같이, 제3 금속 배선층(76)은 리셋 트랜지스터(RST)의 드레인 영역에 컨택트 플러그(74b)를 통해 전기적으로 접속되고, 제2 금속 배선층(36)의 VR선(36i, 36j)에 각각 컨택트 플러그(74c, 74d)를 통해 전기적으로 접속된 VR선을 구성하고 있다.
VR선(76)은 도 25에 도시하는 제6 실시형태에 따른 고체 촬상 장치와 마찬가지로, 행방향 및 열방향의 양방향으로 연장되어, 차광막으로서도 기능하고 있다. 여기서, VR선(76)이 형성되어 있지 않은 개구부(80)에, 포토다이오드(PD1, PD2)가 위치하고 있다. 행방향 및 열방향으로 연장되는 VR선(76)이 교차하는 영역에는, 직사각형의 금속층(86)이 VR선(76)과 일체적으로 형성되어 있다. 이에 따라, 각 픽셀에 있어서의 포토다이오드(PD1, PD2)가 위치하는 개구부(80)는 8각형으로 성형되어 있다.
VR선(76)은 컨택트 플러그(30i), 제1 금속 배선층(32)의 인출 배선(32i), 컨택트 플러그(34h), 제2 금속 배선층(36)의 인출 배선(36h) 및 컨택트 플러그(74b)를 통해 리셋 트랜지스터(RST)의 드레인 영역에 전기적으로 접속되어 있다.
또한, VR선(76)은 게이트 전극(24TG1) 상에 형성된 제2 금속 배선층(36)의 VR선(36i)에 컨택트 플러그(74c)를 통해 전기적으로 접속되고, 또한, 게이트 전극(24TG2) 상에 형성된 제2 금속 배선층(36)의 VR선(36j)에 컨택트 플러그(74d)를 통 해 전기적으로 접속되어 있다. 한편, VR선(76)에 전기적으로 접속된 제2 금속 배선(36)의 VR선(36i)은 게이트 전극(24TG 1)의 상측의 Select선(32a)와 TG1선(32b)의 간극을 덮어 게이트 전극(24TG 1)을 차광하기 위한 것이다. 또한, VR선(76)에 전기적으로 접속된 제2 금속 배선(36)의 VR선(36j)은 게이트 전극(24TG 2)의 상측의 RST선(32c)과 TG2선(32d)의 간극을 덮어 게이트 전극(24TG 2)을 차광하기 위한 것이다.
이렇게 해서, 본 실시형태에 따른 고체 촬상 장치가 구성되어 있다.
본 실시형태에 따른 고체 촬상 장치는, 판독 트랜지스터부가 공통화된 열방향으로 인접하는 픽셀(Pn, Pn+1) 사이에서, 플로우팅 디퓨젼(FD1)의 형상과, 플로우팅 디퓨젼(FD2)의 형상이 각각의 컨택트부(25c, 25d)의 형상도 포함시켜, 서로 거의 같게 되어 있는 데에 주된 특징이 있다.
이에 따라, 플로우팅 디퓨젼(FD1)의 용량과, 플로우팅 디퓨젼(FD2)의 용량을 서로 거의 같게 할 수 있다. 특히, 트랜스퍼 트랜지스터(TG1)와 플로우팅 디퓨젼(FD1) 사이의 용량과, 트랜스퍼 트랜지스터(TG2)와 플로우팅 디퓨젼(FD2) 사이의 용량을 서로 거의 같게 할 수 있는 레이아웃으로 되어 있다. 따라서, 트랜스퍼 트랜지스터(TG1)에 의한 포토다이오드(PD1)에서 플로우팅 디퓨젼(FD1)으로의 전하 전송의 특성과, 트랜스퍼 트랜지스터(TG2)에 의한 포토다이오드(PD2)에서 플로우팅 디퓨젼(FD2)으로의 전하 전송의 특성을 서로 거의 같게 할 수 있다.
또한, 본 실시형태에 따른 고체 촬상 장치에서는, 제1 실시형태에 따른 고체 촬상 장치와 마찬가지로, 포토다이오드(PD1)의 형상과 포토다이오드(PD2)의 형상이 서로 거의 같고, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1)의 형상과 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2)의 형상이 서로 거의 같게 되어 있다. 또한, 포토다이오드(PD1), 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG1) 및 플로우팅 디퓨젼(FD1) 상호간의 위치 관계와, 포토다이오드(PD2), 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG 2) 및 플로우팅 디퓨젼(FD2) 상호간의 위치 관계가 서로 거의 같게 되어 있다. 즉, 포토다이오드(PD1)와 포토다이오드(PD2)는 서로 거의 1 픽셀 피치로 열방향으로 이격되고, 트랜스퍼 트랜지스터(TG1)의 게이트 전극(24TG 1)과 트랜스퍼 트랜지스터(TG2)의 게이트 전극(24TG2)은 서로 거의 1 픽셀 피치로 열방향으로 이격되어 있다. 또한, 플로우팅 디퓨젼(FD1)과 플로우팅 디퓨젼(FD2)은 서로 거의 1 픽셀 피치로 열방향으로 이격되어 있다. 이러한 픽셀(Pn, Pn +1) 사이에서의 레이아웃의 동일성에 의해, 트랜스퍼 트랜지스터(TG1)에 의한 포토다이오드(PD1)에서 플로우팅 디퓨젼(FD1)으로의 전하 전송의 특성과, 트랜스퍼 트랜지스터(TG2)에 의한 포토다이오드(PD2)에서 플로우팅 디퓨젼(FD2)으로의 전하 전송의 특성을 높은 정밀도로 동일하게 갖출 수 있다.
또한, 본 실시형태에 따른 고체 촬상 장치는 공통화된 리셋 트랜지스터(RST), 셀렉트 트랜지스터(Select) 및 소스팔로워 트랜지스터(SF-Tr)가 일련의 활성 영역인 판독 트랜지스터 영역(22e)에 형성되어 있는 것에도 특징이 있다.
공통화된 리셋 트랜지스터(RST), 셀렉트 트랜지스터(Select) 및 소스팔로워 트랜지스터(SF-Tr)가 형성되는 활성 영역을 일련의 활성 영역으로 하여, 본 실시형태에 따른 고체 촬상 장치는 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역과, 리셋 트랜지스터(RST)의 드레인 영역이 공통의 불순물 확산 영역에 의해 구성된다. 따라서, 소스팔로워 트랜지스터(SF-Tr)의 드레인 영역과, 리셋 트랜지스터(RST)의 드레인 영역을 전기적으로 접속하기 위해서 별도 배선을 인출할 필요가 없어, 배선구조를 간략하게 할 수 있다.
한편, 본 실시형태에서는, 열방향으로 인접하는 픽셀 사이에서 판독 트랜지스터부를 공통화했지만, 대각 방향으로 인접하는 픽셀 사이에 대해서도, 상기와 같은 식으로 판독 트랜지스터부를 공통화할 수 있다.
[변형 실시형태]
본 발명은 상기 실시형태에 한하지 않고 여러 가지 변형이 가능하다.
예컨대, 상기 실시형태에서는, 대략 정방형의 픽셀이 행방향 및 열방향으로 같은 피치로 배열된 정방 배열의 경우에 관해서 설명했지만, 픽셀의 형상 및 그 배열의 형태는 적절하게 설계 변경할 수 있다.
또한, 상기 실시형태에서는, 제1 및 제2 금속 배선층(32, 36) 또는 제1 내지 제3 금속 배선층(32, 36, 76)에 Select선, TG1선, RST선, TG2선, 신호 판독선, VR선, FD-SF 접속선을 형성하는 경우에 관해서 설명하였지만, 또한 복수의 금속 배선층을 이용하여 이들 신호선을 적절하게 나눠 형성하여도 좋다. 예컨대, 상기 실시형태에서는, Select선, TG1선, RST선, TG2선을 같은 층에 형성하는 경우에 대해 설 명했지만, 이들 신호선을 복수의 금속 배선층을 이용하여 나누어 형성하여도 좋다.
또, 상기 실시형태에서는, 제1 금속 배선층(32) 상에 제2 금속 배선층(36)을 형성하는 경우에 관해서 설명했지만, 적절하게 인출 배선을 이용하여 양자의 상하를 역으로 하더라도 좋다.
이상 설명한 바와 같이, 본 발명의 특징을 정리하면 다음과 같이 된다.
(부기1) 행방향 및 열방향으로 매트릭스형으로 배열된 복수의 화소부를 갖고, 복수의 상기 화소부의 각각이 광전 변환 수단(포토다이오드)과, 상기 광전 변환 수단에서 발생한 신호 전하를 전송하는 제1 트랜지스터(트랜스퍼 트랜지스터)와, 상기 광전 변환 수단으로부터 상기 제1 트랜지스터를 통해 출력되는 상기 신호 전하를 축적하는 불순물 확산 영역(플로우팅 디퓨젼)과, 상기 불순물 확산 영역에 축적된 상기 신호 전하에 기초하여 신호를 출력하는 제2 트랜지스터(소스팔로워 트랜지스터)와, 상기 제2 트랜지스터의 입력 단자를 리셋하는 제3 트랜지스터(리셋 트랜지스터)와, 상기 제2 트랜지스터로부터 출력되는 신호를 판독하는 제4 트랜지스터(셀렉트 트랜지스터)를 갖는 고체 촬상 장치에 있어서,
n행번째의 제1 상기 화소부의 상기 제2 트랜지스터와, n+1행번째의 제2 상기 화소부의 상기 제2 트랜지스터가 공통화되어 있고,
상기 제1 화소부의 상기 제3 트랜지스터와, 상기 제2 화소부의 상기 제3 트랜지스터가 공통화되어 있고,
상기 제1 화소부의 상기 제4 트랜지스터와, 상기 제2 화소부의 상기 제4 트랜지스터가 공통화되어 있고,
상기 제1 화소부의 상기 제1 트랜지스터와, 상기 제2 화소부의 상기 제1 트랜지스터는, 상기 제1 화소부의 상기 광전 변환 수단 및 상기 제2 화소부의 상기 광전 변환 수단에 대하여, 각각 상기 열방향의 동일한 측에 위치하는 영역에 형성되어 있고,
상기 공통화된 제2 트랜지스터, 상기 공통화된 제3 트랜지스터 및 상기 공통화된 제4 트랜지스터 중의 적어도 어느 하나는, 상기 제1 화소부의 상기 광전 변환 수단 및 상기 제2 화소부의 상기 광전 변환 수단에 대하여, 상기 행방향 측에 위치하는 영역에 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 2) 부기 1에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 불순물 확산 영역과, 상기 제2 화소부의 상기 불순물 확산 영역은 상기 제1 화소부의 상기 제1 트랜지스터의 게이트 전극 및 상기 제2 화소부의 상기 제1 트랜지스터의 게이트 전극에 대하여, 각각 상기 열방향의 동일한 측에 위치하는 영역에 적어도 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 3) 부기 1에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 불순물 확산 영역과, 상기 제2 화소부의 상기 불순물 확산 영역은 상기 제1 화소부의 상기 제1 트랜지스터의 게이트 전극 및 상기 제2 화소부의 상기 제1 트랜지스터의 게이트 전극에 대하여, 각각 상기 행방향의 측에 위치하는 영역에 적어도 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 4) 부기 3에 기재한 고체 촬상 장치에 있어서,
상기 제1 트랜지스터의 게이트 전극에는 절취부가 형성되어 있고,
상기 불순물 확산 영역은 상기 절취부에 노출되어 있는 영역에도 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 5) 부기 1 내지 4 중 어느 것에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단의 형상과, 상기 제2 화소부의 상기 광전 변환 수단의 형상은 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 6) 부기 1에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 제1 트랜지스터의 게이트 전극의 형상과, 상기 제2 화소부의 상기 제1 트랜지스터의 게이트 전극의 형상은 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 7) 부기 1에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부는 n행 m열의 상기 화소부이며,
상기 제2 화소부는 n+1행 m열의 상기 화소부인 것을 특징으로 하는 고체 촬상 장치.
(부기 8) 부기 1에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부는 n행 m열의 상기 화소부이며,
상기 제2 화소부는 n+1행 m+1열의 상기 화소부인 것을 특징으로 하는 고체 촬상 장치.
(부기 9) 부기 1에 기재한 고체 촬상 장치에 있어서,
상기 공통화된 제2 트랜지스터 및 상기 공통화된 제4 트랜지스터는, 상기 제 1 화소부의 상기 광전 변환 수단에 대하여, 상기 행방향의 측에 위치하는 영역에 형성되어 있고,
상기 공통화된 제3 트랜지스터는 상기 제2 화소부의 상기 광전 변환 수단에 대하여, 상기 행방향의 측에 위치하는 영역에 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 10) 부기 7 또는 8에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단과, 상기 제2 화소부의 상기 광전 변환 수단은 상기 복수의 화소부의 상기 열방향의 배열 피치와 거의 동일한 피치로 상기 열방향으로 배열되어 있고,
상기 제1 화소부의 상기 제1 트랜지스터의 게이트 전극과, 상기 제2 화소부의 상기 제1 트랜지스터의 게이트 전극은, 상기 복수의 화소부의 상기 열방향의 배열 피치와 거의 동일한 피치로 상기 열방향으로 배열되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 11) 부기 8에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단과, 상기 제2 화소부의 상기 광전 변환 수단은 상기 복수의 화소부의 상기 행방향의 배열 피치와 거의 동일한 피치로 상기 행방향으로 배열되어 있고,
상기 제1 화소부의 상기 제1 트랜지스터의 상기 게이트 전극과, 상기 제2 화소부의 상기 제1 트랜지스터의 상기 게이트 전극은 상기 복수의 화소부의 상기 행방향의 배열 피치와 거의 동일한 피치로 상기 행방향으로 배열되어 있는 것을 특징 으로 하는 고체 촬상 장치.
(부기 12) 부기 1 내지 11 중 어느 하나에 기재한 반도체 장치에 있어서,
상기 열방향으로 인접하는 상기 광전 변환 수단 사이의 영역 이외의 영역에, 컨택트 플러그가 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 13) 부기 1에 기재한 고체 촬상 장치에 있어서,
상기 광전 변환 수단이 형성되는 활성 영역의 상기 행방향의 폭과, 상기 제1 트랜지스터의 게이트 전극 아래의 상기 활성 영역의 상기 행방향의 폭이 서로 거의 같게 되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 14) 부기 1에 기재한 고체 촬상 장치에 있어서,
상기 광전 변환 수단은 반도체 기판에 매립된 불순물 확산층을 갖는 포토다이오드이며,
상기 제1 화소부의 상기 제1 트랜지스터의 게이트 전극의 바로 아래에 존재하는 상기 불순물 확산층 부분의 면적과, 상기 제2 화소부의 상기 제1 트랜지스터의 게이트 전극의 바로 아래에 존재하는 상기 불순물 확산층 부분의 면적이 서로 거의 같게 되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 15) 부기 1에 기재한 고체 촬상 장치에 있어서,
상기 행방향으로 연장하여 형성되고, 상기 제1 화소부의 상기 제1 트랜지스터의 게이트 전극에 전기적으로 접속된 제1 신호선(TG1선)과,
상기 행방향으로 연장하여 형성되고, 상기 제2 화소부의 상기 제1 트랜지스터의 게이트 전극에 전기적으로 접속된 제2 신호선(TG2선)과,
상기 행방향으로 연장하여 형성되고, 상기 공통화된 제3 트랜지스터의 게이트 전극에 전기적으로 접속된 제3 신호선(RST선)과,
상기 행방향으로 연장하여 형성되고, 상기 공통화된 제4 트랜지스터의 게이트 전극에 전기적으로 접속된 제4 신호선(Select선)과,
상기 열방향으로 연장하여 형성되고, 상기 공통화된 제4 트랜지스터의 소스 단자에 전기적으로 접속된 제5 신호선(신호 판독선)과,
상기 공통화된 제2 트랜지스터의 드레인 단자와 상기 공통화된 제3 트랜지스터의 드레인 단자에 전기적으로 접속된 제6 신호선(VR선)과,
상기 제1 화소부의 상기 불순물 확산 영역과, 상기 제2 화소부의 상기 불순물 확산 영역과, 상기 공통화된 제2 트랜지스터의 게이트 전극을 서로 전기적으로 접속하는 제7 신호선(FD-SF 접속선)을 더 갖는 것을 특징으로 하는 고체 촬상 장치.
(부기 16) 부기 15에 기재한 고체 촬상 장치에 있어서,
상기 제1 신호선, 상기 제2 신호선, 상기 제3 신호선 및 상기 제4 신호선은 제1 금속 배선층에 형성되어 있고,
상기 제5 신호선 및 제7 신호선은 제2 금속 배선층에 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 17) 부기 16에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단에 인접하는 상기 제1 신호선과 상기 제1 화소부의 상기 광전 변환 수단의 가장자리의 간격과, 상기 제2 화소부의 상기 광전 변환 수단에 인접하는 상기 제2 신호와 상기 제2 화소부의 상기 광전 변환 수단의 가장자리의 간격이 서로 거의 같게 되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 18) 부기 16 또는 17에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단에 인접하는 상기 제4 신호선과 상기 제1 화소부의 상기 광전 변환 수단의 가장자리의 간격과, 상기 제2 화소부의 상기 광전 변환 수단에 인접하는 상기 제3 신호선과 상기 제2 화소부의 상기 광전 변환 수단의 가장자리의 간격은 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 19) 부기 16 내지 18 중 어느 하나에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단에 인접하는 상기 제5 신호선과 상기 제1 화소부의 상기 광전 변환 수단의 가장자리의 간격과, 상기 제2 화소부의 상기 광전 변환 수단에 인접하는 상기 제5 신호선과 상기 제2 화소부의 상기 광전 변환 수단의 가장자리의 간격은 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 20) 부기 16 내지 19 중 어느 하나에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단에 인접하는 상기 제7 신호선과 상기 제1 화소부의 상기 광전 변환 수단의 가장자리의 간격과, 상기 제2 화소부의 상기 광전 변환 수단에 인접하는 상기 제7 신호선과 상기 제2 화소부의 상기 광전 변환 수단의 가장자리의 간격은 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 21) 부기 16 내지 20 중 어느 하나에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단에 인접하는 상기 제1 신호선과 상기 제1 화소부의 상기 광전 변환 수단이 대향하는 부분의 길이와, 상기 제2 화소부의 상기 광전 변환 수단에 인접하는 상기 제2 신호선과 상기 제2 화소부의 상기 광전 변환 수단이 대향하는 부분의 길이는 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 22) 부기 16 내지 21 중 어느 하나에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단에 인접하는 상기 제4 신호선과 상기 제1 화소부의 상기 광전 변환 수단이 대향하는 부분의 길이와, 상기 제2 화소부의 상기 광전 변환 수단에 인접하는 상기 제3 신호선과 상기 제2 화소부의 상기 광전 변환 수단이 대향하는 부분의 길이는 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 23) 부기 16 내지 22 중 어느 하나에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단에 인접하는 상기 제5 신호선과 상기 제1 화소부의 상기 광전 변환 수단이 대향하는 부분의 길이와, 상기 제2 화소부의 상기 광전 변환 수단에 인접하는 상기 제5 신호선과 상기 제2 화소부의 상기 광전 변환 수단이 대향하는 부분의 길이는 서로 거의 같은 것을 특징으로 하는 고체 촬 상 장치.
(부기 24) 부기 16 내지 23 중 어느 하나에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단에 인접하는 상기 제7 신호선과 상기 제1 화소부의 상기 광전 변환 수단이 대향하는 부분의 길이와, 상기 제2 화소부의 상기 광전 변환 수단에 인접하는 상기 제7 신호선과 상기 제2 화소부의 상기 광전 변환 수단이 대향하는 부분의 길이는 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 25) 부기 16 내지 24 중 어느 하나에 기재한 고체 촬상 장치에 있어서,
상기 제7 신호선은 상기 제1 금속 배선층에 형성된 제1 인출 배선을 통해 상기 제1 화소부의 상기 불순물 확산 영역에 전기적으로 접속되고, 상기 제1 금속 배선층에 형성된 제2 인출 배선을 통해 상기 제2 화소부의 상기 불순물 확산 영역에 전기적으로 접속되며, 상기 제1 금속 배선층에 형성된 제3 인출 배선을 통해 상기 공통화된 제2 트랜지스터의 게이트 전극에 전기적으로 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 26) 부기 25에 기재한 고체 촬상 장치에 있어서,
상기 제1 인출 배선과 상기 제1 신호선이 대향하는 부분의 길이와, 상기 제2 인출 배선과 상기 제2 신호선이 대향하는 부분의 길이는 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 27) 부기 25 또는 26에 기재한 고체 촬상 장치에 있어서,
상기 공통화된 제2 트랜지스터는 상기 제1 화소부의 상기 불순물 확산 영역과 상기 제2 화소부의 상기 불순물 확산 영역 사이의 영역에 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 28) 부기 16 내지 27 중 어느 하나에 기재한 고체 촬상 장치에 있어서,
상기 제6 신호선은 상기 제2 금속 배선층에 상기 열방향으로 연장하여 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 29) 부기 16 내지 27 중 어느 하나에 기재한 고체 촬상 장치에 있어서,
상기 제6 신호선은 제3 금속 배선층에 상기 열방향으로 연장하여 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 30) 부기 16 내지 27 중 어느 하나에 기재한 고체 촬상 장치에 있어서,
상기 제6 신호선은 제3 금속 배선층에 격자형으로 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 31) 부기 30에 기재한 고체 촬상 장치에 있어서,
격자형의 상기 제6 신호선의 개구부의 내측에는, 상기 제1 금속 배선층 및 상기 제2 금속 배선층의 적어도 일부가 존재하고 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 32) 부기 28 내지 31 중 어느 하나에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단에 인접하는 상기 제6 신호선과 상기 제1 화소부의 상기 광전 변환 수단의 가장자리의 간격과, 상기 제2 화소부의 상기 광전 변환 수단에 인접하는 상기 제6 신호선과 상기 제2 화소부의 상기 광전 변환 수단의 가장자리의 간격은 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 33) 부기 28 내지 32 중 어느 하나에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 광전 변환 수단에 인접하는 상기 제6 신호선과 상기 제1 화소부의 상기 광전 변환 수단이 대향하는 부분의 길이와, 상기 제2 화소부의 상기 광전 변환 수단에 인접하는 상기 제6 신호선과 상기 제2 화소부의 상기 광전 변환 수단이 대향하는 부분의 길이는 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 34) 부기 1에 기재한 고체 촬상 장치에 있어서,
상기 불순물 확산 영역 상의 적어도 일부에 형성된 금속 실리사이드막을 더 갖는 것을 특징으로 하는 고체 촬상 장치.
(부기 35) 부기 34에 기재한 고체 촬상 장치에 있어서,
상기 금속 실리사이드막은 또한, 상기 제1 화소부의 상기 제1 트랜지스터의 게이트 전극 상 및 상기 제2 화소부의 상기 제1 트랜지스터의 게이트 전극 상에 형성되어 있고,
상기 제1 화소부의 상기 제1 트랜지스터의 상기 게이트 전극 상에 형성된 상기 금속 실리사이드막 부분과 상기 제1 화소부의 상기 광전 변환 수단과의 간격과, 상기 제2 화소부의 상기 제1 트랜지스터의 상기 게이트 전극 상에 형성된 상기 금속 실리사이드막 부분과 상기 제2 화소부의 상기 광전 변환 수단과의 간격은 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 36) 부기 1에 기재한 고체 촬상 장치에 있어서,
상기 제1 화소부의 상기 불순물 확산 영역의 형상과, 상기 제2 화소부의 상기 불순물 확산 영역의 형상은 서로 거의 같은 것을 특징으로 하는 고체 촬상 장치.
(부기 37) 부기 36에 기재한 고체 촬상 장치에 있어서,
상기 공통화된 제2 트랜지스터 및 상기 공통화된 제4 트랜지스터는 상기 제2 화소부의 상기 광전 변환 수단에 대하여, 상기 행방향 측에 위치하는 영역에 형성되어 있고,
상기 공통화된 제3 트랜지스터는 상기 제1 화소부의 상기 광전 변환 수단에 대하여, 상기 행방향 측에 위치하는 영역에 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
(부기 38) 부기 36 또는 37에 기재한 고체 촬상 장치에 있어서,
n+2행의 제3 상기 화소부의 상기 제2 트랜지스터와, n+3행의 제4 상기 화소부의 상기 제2 트랜지스터가 공통화되어 있고,
상기 제3 화소부의 상기 제3 트랜지스터와, 상기 제4 화소부의 상기 제3 트 랜지스터가 공통화되어 있고,
상기 제3 화소부의 상기 제4 트랜지스터와, 상기 제4 화소부의 상기 제4 트랜지스터가 공통화되어 있고,
상기 제1 화소부와 상기 제2 화소부 사이에서 공통화된 상기 제2 트랜지스터 및 상기 제4 트랜지스터와, 상기 제3 화소부와 상기 제4 화소부 사이에서 공통화된 상기 제3 트랜지스터가 상기 제2 화소부와 상기 제3 화소부에 걸쳐서 설치된 일련의 활성 영역에 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
이상과 같이, 본 발명에 따르면, n행번째 픽셀 및 n+1행번째 픽셀에 대해서 소스팔로워 트랜지스터, 리셋 트랜지스터 및 셀렉트 트랜지스터가 공통화된 4Tr형 픽셀을 갖는 고체 촬상 장치에 있어서, n행번째 픽셀의 트랜스퍼 트랜지스터와, n+1행번째 픽셀의 트랜스퍼 트랜지스터는 n행번째 픽셀의 포토다이오드 및 n+1행번째 픽셀의 포토다이오드에 대하여, 각각 열방향의 동일한 측에 위치하는 영역에 형성되어 있고, 공통화된 소스팔로워 트랜지스터, 리셋 트랜지스터 및 셀렉트 트랜지스터 중의 적어도 어느 하나는 n행번째 픽셀의 포토다이오드 및 n+1행번째 픽셀의 포토다이오드에 대하여, 행방향 측에 위치하는 영역에 형성되어 있기 때문에, 포토다이오드의 면적을 충분히 확보할 수 있는 동시에, 픽셀 사이에서 광감도나 전하 전송 특성을 균일하게 할 수 있다. 더구나, 본 발명에 따르면, n행번째의 픽셀과 n+1행번째의 픽셀 사이에서, 포토다이오드의 형상, 트랜스퍼 트랜지스터의 게이트 전극의 포토다이오드 사이에 존재하는 부분의 형상이 서로 거의 같기 때문에, 픽셀 사이에서 광감도나 전하 전송 특성을 더욱 균일하게 할 수 있다. 또한, 본 발명에 따르면, n행번째의 픽셀과 n+1행번째의 픽셀 사이에서, 포토다이오드에 대한 트랜스퍼 트랜지스터의 게이트 전극의 위치 관계가 서로 거의 같게 되어 있기 때문에, 픽셀 사이에서 광감도나 전하 전송 특성을 더욱 균일하게 할 수 있다.
또한, 본 발명에 따르면, 포토다이오드가 형성되는 활성 영역의 행방향의 폭과, 트랜스퍼 트랜지스터의 게이트 전극 아래의 활성 영역의 행방향의 폭이 서로 거의 같게 되어 있기 때문에, 포토다이오드에서 플로우팅 디퓨젼으로의 전하 전송을 높은 효율로 행할 수 있다.
또한, 본 발명에 따르면, 열방향으로 인접하는 포토다이오드 사이의 영역 이외의 영역에, 컨택트 플러그가 형성되어 있기 때문에, 포토다이오드의 길이를 열방향으로 크게 할 수 있어, 1 픽셀당의 수광량을 크게 할 수 있다.
더욱이, 본 발명에 따르면, 픽셀 위에 형성된 금속 배선층에 의해, 픽셀 사이에서 서로 거의 동일하게 입사광이 차폐되기 때문에, 픽셀 사이에서 균일한 수광 특성을 얻을 수 있다.

Claims (10)

  1. 행방향 및 열방향으로 매트릭스형으로 배열된 복수의 화소부를 갖고, 복수의 상기 화소부의 각각이 광전 변환 수단과, 상기 광전 변환 수단에서 발생한 신호 전하를 전송하는 제1 트랜지스터와, 상기 광전 변환 수단으로부터 상기 제1 트랜지스터를 통해 출력되는 상기 신호 전하를 축적하는 불순물 확산 영역과, 상기 불순물 확산 영역에 축적된 상기 신호 전하에 기초하여 신호를 출력하는 제2 트랜지스터와, 상기 제2 트랜지스터의 입력 단자를 리셋하는 제3 트랜지스터와, 상기 제2 트랜지스터로부터 출력되는 신호를 판독하는 제4 트랜지스터를 갖는 고체 촬상 장치에 있어서,
    n행번째의 제1 상기 화소부의 상기 제2 트랜지스터와, n+1행번째의 제2 상기 화소부의 상기 제2 트랜지스터가 공통화되어 있고,
    상기 제1 화소부의 상기 제3 트랜지스터와, 상기 제2 화소부의 상기 제3 트랜지스터가 공통화되어 있고,
    상기 제1 화소부의 상기 제4 트랜지스터와, 상기 제2 화소부의 상기 제4 트랜지스터가 공통화되어 있고,
    상기 제1 화소부의 상기 제1 트랜지스터와, 상기 제2 화소부의 상기 제1 트랜지스터는 상기 제1 화소부의 상기 광전 변환 수단 및 상기 제2 화소부의 상기 광전 변환 수단에 대하여, 각각 상기 열방향의 동일한 측에 위치하는 영역에 형성되어 있고,
    상기 공통화된 제2 트랜지스터, 상기 공통화된 제3 트랜지스터 및 상기 공통화된 제4 트랜지스터 중의 적어도 어느 하나는 상기 제1 화소부의 상기 광전 변환 수단 및 상기 제2 화소부의 상기 광전 변환 수단에 대하여, 상기 행방향 측에 위치하는 영역에 형성되어 있으며,
    상기 광전 변환 수단이 형성되는 활성 영역의 상기 행방향의 폭과, 상기 제1 트랜지스터의 게이트 전극 아래의 상기 활성 영역의 상기 행방향의 폭은 서로 같은 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서, 상기 제1 화소부의 상기 불순물 확산 영역과, 상기 제2 화소부의 상기 불순물 확산 영역은 상기 제1 화소부의 상기 제1 트랜지스터의 게이트 전극 및 상기 제2 화소부의 상기 제1 트랜지스터의 게이트 전극에 대하여, 각각 상기 열방향의 동일한 측에 위치하는 영역에 적어도 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항에 있어서, 상기 제1 화소부의 상기 불순물 확산 영역과, 상기 제2 화소부의 상기 불순물 확산 영역은 상기 제1 화소부의 상기 제1 트랜지스터의 게이트 전극 및 상기 제2 화소부의 상기 제1 트랜지스터의 게이트 전극에 대하여, 각각 상기 행방향 측에 위치하는 영역에 적어도 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항에 있어서, 상기 제1 화소부는 n행 m열의 상기 화소부이며, 상기 제2 화소부는 n+1행 m열의 상기 화소부인 것을 특징으로 하는 고체 촬상 장치.
  5. 제1항에 있어서, 상기 제1 화소부는 n행 m열의 상기 화소부이며, 상기 제2 화소부는 n+1행 m+1열의 상기 화소부인 것을 특징으로 하는 고체 촬상 장치.
  6. 제1항에 있어서, 상기 공통화된 제2 트랜지스터 및 상기 공통화된 제4 트랜지스터는 상기 제1 화소부의 상기 광전 변환 수단에 대하여, 상기 행방향 측에 위치하는 영역에 형성되어 있고,
    상기 공통화된 제3 트랜지스터는 상기 제2 화소부의 상기 광전 변환 수단에 대하여, 상기 행방향 측에 위치하는 영역에 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 열방향으로 인접하는 상기 광전 변환 수단 사이의 영역 이외의 영역에, 컨택트 플러그가 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  8. 제1항에 있어서, 상기 불순물 확산 영역 상의 적어도 일부에 형성된 금속 실리사이드막을 더 갖는 것을 특징으로 하는 고체 촬상 장치.
  9. 제1항에 있어서, 상기 제1 화소부의 상기 불순물 확산 영역의 형상과, 상기 제2 화소부의 상기 불순물 확산 영역의 형상은 서로 같은 것을 특징으로 하는 고체 촬상 장치.
  10. 삭제
KR1020040076864A 2004-04-27 2004-09-24 고체 촬상 장치 KR100736192B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004130806A JP4230406B2 (ja) 2004-04-27 2004-04-27 固体撮像装置
JPJP-P-2004-00130806 2004-04-27

Publications (2)

Publication Number Publication Date
KR20050103867A KR20050103867A (ko) 2005-11-01
KR100736192B1 true KR100736192B1 (ko) 2007-07-06

Family

ID=34930606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040076864A KR100736192B1 (ko) 2004-04-27 2004-09-24 고체 촬상 장치

Country Status (6)

Country Link
US (1) US7557846B2 (ko)
EP (1) EP1592066B1 (ko)
JP (1) JP4230406B2 (ko)
KR (1) KR100736192B1 (ko)
CN (1) CN100477242C (ko)
TW (1) TWI242882B (ko)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145122B2 (en) * 2004-06-14 2006-12-05 Omnivision Technologies, Inc. Imaging sensor using asymmetric transfer transistor
JP4971586B2 (ja) 2004-09-01 2012-07-11 キヤノン株式会社 固体撮像装置
JP4595464B2 (ja) * 2004-09-22 2010-12-08 ソニー株式会社 Ｃｍｏｓ固体撮像素子の製造方法
JP2006120710A (ja) * 2004-10-19 2006-05-11 Toshiba Corp 固体撮像装置
KR100690880B1 (ko) * 2004-12-16 2007-03-09 삼성전자주식회사 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법
CN100536151C (zh) * 2005-03-11 2009-09-02 富士通微电子株式会社 具有嵌入式光电二极管区域的图像传感器及其制造方法
JP4224036B2 (ja) * 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
US7342213B2 (en) * 2005-06-01 2008-03-11 Eastman Kodak Company CMOS APS shared amplifier pixel with symmetrical field effect transistor placement
US8253214B2 (en) * 2005-06-02 2012-08-28 Omnivision Technologies, Inc. CMOS shared amplifier pixels with output signal wire below floating diffusion interconnect for reduced floating diffusion capacitance
CN101194363B (zh) * 2005-06-02 2011-04-20 伊斯曼柯达公司 Cmos有源像素传感器共享的放大器像素
KR100723487B1 (ko) * 2005-06-08 2007-06-04 삼성전자주식회사 이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동방법
JP4695979B2 (ja) * 2005-12-26 2011-06-08 パナソニック株式会社 固体撮像装置
JP4777772B2 (ja) * 2005-12-28 2011-09-21 富士通セミコンダクター株式会社 半導体撮像装置
US7667183B2 (en) * 2006-03-10 2010-02-23 Samsung Electronics Co., Ltd. Image sensor with high fill factor pixels and method for forming an image sensor
KR100688589B1 (ko) * 2006-03-10 2007-03-02 삼성전자주식회사 필 팩터가 증대된 이미지 센서 및 그의 제조방법
JP2007243093A (ja) * 2006-03-13 2007-09-20 Matsushita Electric Ind Co Ltd 固体撮像装置、撮像装置および信号処理方法
JPWO2007108129A1 (ja) * 2006-03-23 2009-07-30 富士通マイクロエレクトロニクス株式会社 固体撮像素子
CN101064787B (zh) * 2006-04-29 2010-08-11 格科微电子（上海）有限公司 一种cmos图像传感器像素
JP5116264B2 (ja) * 2006-07-10 2013-01-09 キヤノン株式会社 光電変換装置、光電変換装置の製造方法および光電変換装置を用いた撮像システム
JP4956084B2 (ja) * 2006-08-01 2012-06-20 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5110820B2 (ja) * 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
KR100828943B1 (ko) * 2006-12-19 2008-05-13 (주)실리콘화일 3t-4s 스텝 ＆ 리피트 단위 셀 및 상기 단위 셀을 구비한 이미지센서, 데이터 저장 장치, 반도체 공정 마스크, 반도체 웨이퍼
KR100828942B1 (ko) 2006-12-19 2008-05-13 (주)실리콘화일 4ｔ-4ｓ 스텝 ＆ 리피트 단위 셀 및 상기 단위 셀을 구비한 이미지센서, 데이터 저장장치, 반도체 공정 마스크, 반도체 웨이퍼
JP2009059811A (ja) * 2007-08-30 2009-03-19 Sharp Corp 固体撮像装置および電子情報機器
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
JP5038188B2 (ja) * 2008-02-28 2012-10-03 キヤノン株式会社 撮像装置及びそれを用いた撮像システム
JP5134427B2 (ja) * 2008-04-30 2013-01-30 浜松ホトニクス株式会社 固体撮像装置
US8035716B2 (en) * 2008-06-13 2011-10-11 Omnivision Technologies, Inc. Wide aperture image sensor pixel
JP2010016056A (ja) * 2008-07-01 2010-01-21 Canon Inc 光電変換装置
JP5371330B2 (ja) * 2008-08-29 2013-12-18 キヤノン株式会社 固体撮像装置
JP5274166B2 (ja) 2008-09-10 2013-08-28 キヤノン株式会社 光電変換装置及び撮像システム
US8130302B2 (en) * 2008-11-07 2012-03-06 Aptina Imaging Corporation Methods and apparatus providing selective binning of pixel circuits
JP5539104B2 (ja) * 2009-09-24 2014-07-02 キヤノン株式会社 光電変換装置およびそれを用いた撮像システム
JP5539105B2 (ja) * 2009-09-24 2014-07-02 キヤノン株式会社 光電変換装置およびそれを用いた撮像システム
JP5568934B2 (ja) * 2009-09-29 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、電子機器、レンズアレイ
JP2011129723A (ja) * 2009-12-17 2011-06-30 Sharp Corp 固体撮像素子の製造方法
JP5537172B2 (ja) * 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP5751766B2 (ja) 2010-07-07 2015-07-22 キヤノン株式会社 固体撮像装置および撮像システム
JP5885401B2 (ja) 2010-07-07 2016-03-15 キヤノン株式会社 固体撮像装置および撮像システム
JP5697371B2 (ja) 2010-07-07 2015-04-08 キヤノン株式会社 固体撮像装置および撮像システム
US9252171B2 (en) * 2010-09-06 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR20120047368A (ko) * 2010-11-02 2012-05-14 삼성전자주식회사 이미지 센서
CN102158663B (zh) * 2011-04-15 2013-09-11 北京思比科微电子技术股份有限公司 Cmos图像传感器像素及其控制时序
JP6188281B2 (ja) * 2012-05-24 2017-08-30 キヤノン株式会社 光電変換装置
KR101989567B1 (ko) * 2012-05-31 2019-06-14 삼성전자주식회사 이미지 센서
WO2014002367A1 (ja) * 2012-06-25 2014-01-03 パナソニック株式会社 固体撮像装置
JP6094086B2 (ja) * 2012-08-02 2017-03-15 株式会社ニコン 撮像素子及び撮像装置
JP5619093B2 (ja) * 2012-08-21 2014-11-05 キヤノン株式会社 固体撮像装置及び固体撮像システム
JP2014049727A (ja) * 2012-09-04 2014-03-17 Canon Inc 固体撮像装置
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
JP6162999B2 (ja) * 2013-04-15 2017-07-12 キヤノン株式会社 固体撮像装置およびカメラ
JP6175970B2 (ja) * 2013-08-12 2017-08-09 株式会社ニコン 固体撮像素子および撮像装置
TWI539816B (zh) * 2013-12-25 2016-06-21 恆景科技股份有限公司 影像感測器
JP5868451B2 (ja) * 2014-05-07 2016-02-24 キヤノン株式会社 光電変換装置
KR102419715B1 (ko) 2014-06-09 2022-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
TW202243228A (zh) * 2014-06-27 2022-11-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
US9690892B2 (en) 2014-07-14 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Masks based on gate pad layout patterns of standard cell having different gate pad pitches
KR102366416B1 (ko) * 2014-08-11 2022-02-23 삼성전자주식회사 Cmos 이미지 센서
CN107360738B (zh) * 2015-04-03 2020-10-27 索尼半导体解决方案公司 固态成像元件、成像设备和电子器械
JP2017085065A (ja) * 2015-10-30 2017-05-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6813971B2 (ja) 2016-07-07 2021-01-13 キヤノン株式会社 光電変換装置及び撮像システム
KR102354991B1 (ko) 2017-05-24 2022-01-24 삼성전자주식회사 픽셀 회로 및 이를 포함하는 이미지 센서
JP6481718B2 (ja) * 2017-07-13 2019-03-13 株式会社ニコン 固体撮像素子および撮像装置
JP6601520B2 (ja) * 2018-03-12 2019-11-06 株式会社ニコン 撮像素子、撮像素子の製造方法、及び電子機器
US11805324B2 (en) * 2018-04-05 2023-10-31 Sony Semiconductor Solutions Corporation Imaging device and image-capturing apparatus
KR102560775B1 (ko) * 2018-12-20 2023-07-28 삼성전자주식회사 이미지 센서
JP2019080081A (ja) * 2019-02-14 2019-05-23 株式会社ニコン 固体撮像素子および撮像装置
WO2021235101A1 (ja) * 2020-05-20 2021-11-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
US11658201B2 (en) 2021-08-25 2023-05-23 Silead Inc. Dual conversion gain image sensor pixels

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000052598A (ko) * 1998-12-31 2000-08-25 로버트 디. 크루그 화상 센서

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031606B2 (ja) 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
JPH10256520A (ja) 1997-03-14 1998-09-25 Toshiba Corp 増幅型固体撮像装置
US6674470B1 (en) 1996-09-19 2004-01-06 Kabushiki Kaisha Toshiba MOS-type solid state imaging device with high sensitivity
JP3461265B2 (ja) 1996-09-19 2003-10-27 株式会社東芝 固体撮像装置および固体撮像装置応用システム
US6160281A (en) 1997-02-28 2000-12-12 Eastman Kodak Company Active pixel sensor with inter-pixel function sharing
US6107655A (en) 1997-08-15 2000-08-22 Eastman Kodak Company Active pixel image sensor with shared amplifier read-out
US6977684B1 (en) * 1998-04-30 2005-12-20 Canon Kabushiki Kaisha Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus
US6466266B1 (en) 1998-07-28 2002-10-15 Eastman Kodak Company Active pixel sensor with shared row timing signals
JP2001285717A (ja) * 2000-03-29 2001-10-12 Toshiba Corp 固体撮像装置
JP4721380B2 (ja) 2000-04-14 2011-07-13 キヤノン株式会社 固体撮像装置および撮像システム
JP4246890B2 (ja) 2000-06-26 2009-04-02 株式会社東芝 固体撮像装置
JP2002083949A (ja) 2000-09-07 2002-03-22 Nec Corp Ｃｍｏｓイメージセンサ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000052598A (ko) * 1998-12-31 2000-08-25 로버트 디. 크루그 화상 센서

Also Published As

Publication number Publication date
CN1691345A (zh) 2005-11-02
TW200536114A (en) 2005-11-01
TWI242882B (en) 2005-11-01
EP1592066B1 (en) 2011-05-25
KR20050103867A (ko) 2005-11-01
US7557846B2 (en) 2009-07-07
US20050237405A1 (en) 2005-10-27
CN100477242C (zh) 2009-04-08
EP1592066A2 (en) 2005-11-02
JP2005317581A (ja) 2005-11-10
JP4230406B2 (ja) 2009-02-25
EP1592066A3 (en) 2006-06-28

Similar Documents

Publication Publication Date Title
KR100736192B1 (ko) 고체 촬상 장치
JP4530747B2 (ja) 固体撮像装置及びその製造方法
US7491990B2 (en) CMOS image sensors for preventing optical crosstalk
EP1804297B1 (en) Semiconductor imaging device
EP1562233B1 (en) Solid-state image pickup device
US7535037B2 (en) Solid state image sensor devices having non-planar transistors
US7884401B2 (en) CMOS image sensor and manufacturing method thereof
JP4486015B2 (ja) 固体撮像装置
US20070158713A1 (en) CMOS imaging device
US9508773B2 (en) Solid-state image pickup device
EP1703563A2 (en) Mos image sensor
US9935141B2 (en) Semiconductor device and manufacturing method thereof
US7719040B2 (en) Solid-state imaging device
KR20080009742A (ko) 능동 영역 상에 게이트 접점을 가진 픽셀 및 그 형성 방법
JP2007067379A (ja) 固体撮像装置
KR20170084519A (ko) 이미지 센서
US8773559B2 (en) Solid-state imaging device and method of manufacturing the same, and imaging apparatus
JP2012109540A (ja) 固体撮像装置の製造方法
JP2005005573A (ja) 撮像装置
CN112542475A (zh) 像素传感器、用于形成其的方法及图像传感器
KR20070030659A (ko) 고체 촬상 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 13