CN102158663B - Cmos图像传感器像素及其控制时序 - Google Patents

Cmos图像传感器像素及其控制时序 Download PDF

Info

Publication number
CN102158663B
CN102158663B CN201110095448.2A CN201110095448A CN102158663B CN 102158663 B CN102158663 B CN 102158663B CN 201110095448 A CN201110095448 A CN 201110095448A CN 102158663 B CN102158663 B CN 102158663B
Authority
CN
China
Prior art keywords
pixel
row
transistor
line
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110095448.2A
Other languages
English (en)
Other versions
CN102158663A (zh
Inventor
郭同辉
旷章曲
陈杰
刘志碧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Superpix Micro Technology Co Ltd
Original Assignee
Beijing Superpix Micro Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Superpix Micro Technology Co Ltd filed Critical Beijing Superpix Micro Technology Co Ltd
Priority to CN201110095448.2A priority Critical patent/CN102158663B/zh
Priority to PCT/CN2011/075391 priority patent/WO2012139322A1/zh
Priority to JP2013554778A priority patent/JP5650337B2/ja
Priority to KR1020137020098A priority patent/KR20130133824A/ko
Publication of CN102158663A publication Critical patent/CN102158663A/zh
Application granted granted Critical
Publication of CN102158663B publication Critical patent/CN102158663B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array

Abstract

本发明公开了一种CMOS图像传感器像素及其控制时序。CMOS图像传感器像素阵列中，由4个像素排列成2X2像素阵列作为一组像素单元，其中第一列和第二列中的两个像素分别在列内共享选择晶体管、源跟随晶体管、复位晶体管和有源区，并且第一列和第二列以背靠背式排列；多组像素单元在垂直和水平方向上排列成为二维像素阵列。在像素阵列中，同行像素通过第二层金属连线实现器件互连，同列像素通过第一层金属连线实现器件互连；第一层金属连线为信号输出线和列控制器时序控制线及电源控制线，第二层金属连线为行译码器时序输出控制线。本像素结构能够提高小面积像素传感器的用光效率，从而提高灵敏度，所以可以有效提高小面积像素图像传感器的图像品质。

Description

CMOS图像传感器像素及其控制时序
技术领域
本发明涉及一种CMOS图像传感器，尤其涉及一种CMOS图像传感器像素及其控制时序。
背景技术
图像传感器已经广泛应用于数码相机、移动手机、医疗器械、汽车和其他应用场合。特别是CMOS(互补型金属氧化物半导体)图像传感器的快速发展，使人们对低功耗小尺寸高分辨率图像传感器有了更高的要求。
现有技术中的CMOS图像传感器像素结构的排布方式以4T2S为例，由于依赖于像素本身的结构特性，其阵列一股需要第一层金属，第二层金属和第三层金属作为器件互连线，相邻行像素间需要多行第一层金属或第二层金属连线，相邻列像素间需要多列第二层金属或第一层金属连线。
上述现有技术至少包含以下缺点：
小尺寸像素传感器的感光面积小，灵敏度低，使得传递暗光下的信息不够清晰。尤其在使用第一层金属，第二层金属和第三层金属作为器件互连线时，光电二极管Si(硅)表面上的介质高度较高，影响光线入射到光电二极管中。而相邻行和相邻列像素间的多条金属连线导致金属窗口开口率低。
发明内容
本发明的目的是提供一种较大金属窗口开口率、灵敏度高的小尺寸CMOS图像传感器像素及其控制时序。
本发明的目的是通过以下技术方案实现的：
本发明的CMOS图像传感器像素，包括光电二极管、电荷传输晶体管、选择晶体管、源跟随晶体管、复位晶体管、有源区：
具体由4个像素排列成2X2像素阵列作为一组像素单元；其中第一列和第二列中的两个像素分别在列内共享选择晶体管、源跟随晶体管、复位晶体管和有源区，并且第一列和第二列以背靠背式排列；
多组像素单元在垂直和水平方向上排列成为二维像素阵列中，同邻行像素通过第二层金属连线实现器件互连，同列像素通过第一层金属连线实现器件互连。
所述第一列中的两个像素的器件的布置方式是：
选择晶体管(SX1)和源跟随晶体管(SF1)位于像素(11)的光电二极管(PD11)上方，复位晶体管(RX1)位于像素(11)的光电二极管(PD11)和像素(21)的光电二极管(PD21)之间；
所述第二列中的两个像素的器件的布置方式是：
选择晶体管(SX2)和源跟随晶体管(SF2)位于像素(22)的光电二极管(PD22)的下方，复位晶体管(RX2)位于像素(12)的光电二极管(PD12)和像素(22)的光电二极管(PD22)之间；
所述第一列中的两个像素的器件的布置方式中，选择晶体管(SX1)位于源跟随晶体管(SF1)的左侧；
所述第二列中的两个像素的器件的布置方式中，选择晶体管(SX2)位于源跟随晶体管(SF2)的右侧。
所述第一列中的两个像素的器件的布置方式中，有源区(FD1)位于像素(11)的光电二极管(PD11)和像素(21)的光电二极管(PD21)之间，复位晶体管(RX1)的右侧；
所述第二列中的两个像素的器件的布置方式中，有源区(FD2)位于像素(12)的光电二极管(PD12)和像素(22)的光电二极管(PD22)之间，复位晶体管(RX2)的左侧。
所述第一列中的两个像素的器件的布置方式中，有源区(FD1)与源跟随晶体管(SF1)栅极用第一层金属连线连接；
所述第二列中的两个像素的器件的布置方式中，有源区(FD2)与源跟随晶体管(SF2)栅极用第一层金属连线连接。
该CMOS图像传感器像素可以包括由多组所述的像素单元构成的像素阵列。
本发明的上述的CMOS图像传感器像素的控制时序，所述控制时序包括CMOS图像传感器像素阵列行译码器时序和列控制器时序。
所述第一层金属连线为信号输出线和列控制器时序控制线及电源控制线；
所述第二层金属连线为行译码器时序输出控制线。
由以上所述可以得知，本发明中CMOS图像传感器像素采用4T2S(4个晶体管，2个像素共享选择晶体管、源跟随晶体管和复位晶体管)结构。4个像素排列成2X2像素阵列作为一组；其中第一列和第二列中的两个像素分别在列内共享选择晶体管、源跟随晶体管和复位晶体管，并且第一列和第二列以背靠背式排列。
本发明CMOS图像传感器像素阵列仅使用第一层金属和第二层金属作为器件的互连线。不使用第三层金属作为器件互连线，可降低光电二极管Si(硅)表面上的介质高度，使得更多的光入射到光电二极管。本发明的CMOS图像传感器像素结构和各晶体管排布方式使得相邻行像素间仅布置两行第二层金属连线，相邻列像素间仅布置两列第一层金属连线即可实现功能。这种金属连线结构，有效提高了金属窗口开口率。
此外基于本发明的像素结构，可使用两种控制时序：CMOS图像传感器像素阵列行译码器时序和列控制器时序。
本发明的CMOS图像传感器像素结构能够提高小面积像素传感器的用光效率，从而提高灵敏度，所以可以有效提高小面积像素图像传感器的图像品质。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1是本发明提供的CMOS图像传感器像素的具体实施例中4个像素组成的4T2S背靠背结构版图示意图；
图2是本发明提供的CMOS图像传感器像素的具体实施例中4个像素组成的4T2S背靠背结构电路示意图；
图3是本发明提供的CMOS图像传感器像素的具体实施例中6x4像素阵列版图示意图：
图4是本发明提供的CMOS图像传感器像素的具体实施例中6x4像素阵列电路示意图；
图5是本发明提供的CMOS图像传感器像素的具体实施例中附有行译码器和列控制器的像素阵列示意图；
图6是本发明提供的CMOS图像传感器像素的具体实施例中像素阵列的行译码器时序和列控制器时序示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
本发明的CMOS图像传感器像素及其控制时序，其较佳的具体实施方式如图1至图6所示：
包括光电二极管，电荷传输晶体管，选择晶体管，源跟随晶体管，复位晶体管，有源区，第一层金属连线和第二层金属连线。其中位于像素阵列列1的像素11和像素21共用选择晶体管SX1，源跟随晶体管SF1，复位晶体管RX1和有源区FD1；位于像素阵列列2的像素12和像素22共用选择晶体管SX2，源跟随晶体管SF2，复位晶体管RX2和有源区FD2。其中选择晶体管SX1和源跟随晶体管SF1位于像素11的光电二极管PD11上方，复位晶体管RX1位于像素11的光电二极管PD11和像素21的光电二极管PD21之间；选择晶体管SX2和源跟随晶体管SF2位于像素22的光电二极管PD22下方，复位晶体管RX2位于像素12的光电二极管PD11和像素22的光电二极管PD11之间；像素11和像素21与像素12和像素22在水平方向上形成背靠背式结构。
所述选择晶体管SX1位于源跟随晶体管SF1的左侧；所述选择晶体管SX2位于源跟随晶体管SF2的右侧。
所述有源区FD1位于像素11的光电二极管PD11和像素21的光电二极管PD21之间，复位晶体管RX1右侧；所述有源区FD2位于像素12的光电二极管PD12和像素22的光电二极管PD22之间，复位晶体管RX2左侧。
所述有源区FD1与源跟随晶体管SF1栅极用第一层金属线连接；所述有源区FD2与源跟随晶体管SF2栅极用第一层金属线连接。
所述电源第一层金属连线Vdd，连接SF1和SF2的漏极。
所述第一层金属连线SC1，连接选择晶体管SX1的源极，复位晶体管RX1的栅极和源极；所述第一层金属连线SC2，连接选择晶体管SX2的源极和复位晶体管RX2的栅极和源极；所述第一层金属连线SC1和第一层金属连线SC2为信号输出线和列控制器时序控制线。
所述第二层金属连线SX，连接选择晶体管SX1和选择晶体管SX2的栅极。
所述第二层金属连线TX1，连接电荷传输晶体管TX11和电荷传输晶体管TX12的栅极；所述第二层金属连线TX2，连接电荷传输晶体管TX21和电荷传输晶体管TX22的栅极。
所述第二层金属连线SX，第二层金属连线TX1和第二层金属连线TX2为行译码器时序输出控制线。
本发明解决现有图像传感器小面积像素灵敏度低的问题，
具体实施例一：
如图1所示，CMOS图像传感器像素采用4T2S结构，包括四个像素，像素11、像素12、像素21和像素22的光电二极管分别为PD11、PD12、PD21、PD22；TX11和TX12分别是像素11和像素12的电荷传输晶体管，TX21和TX22分别是像素21和像素22的电荷传输晶体管；SX1、SF1和RX1分别是像素11和像素21的选择晶体管、源跟随晶体管和复位晶体管；SX2、SF2和RX2分别是像素12和像素22的选择晶体管、源跟随晶体管和复位晶体管。像素11和像素21共享晶体管SX1、SF1、RX1和有源区FD1(Floating Diffusion)，像素12和像素22共享晶体管SX2、SF2、RX2和有源区FD2；共享的像素11和像素21与共享的像素12和像素22在水平方向上形成背靠背式结构。
CMOS图像传感器像素使用的金属互连线表述如下。有源区FD1与SF1栅极用第一层金属线连接；有源区FD2与SF2栅极用第一层金属线连接。电源第一层金属连线Vdd，连接SF1和SF2的漏极。SC1线为第一层金属连线，连接SX1的源极，连接RX1的栅极和源极，SC1第一层金属连线即为信号输出线也为列控制器时序控制线。SC2线为第一层金属连线，连接SX2的源极，连接RX2的栅极和源极，SC2第一层金属连线即为信号输出线也为列控制器时序控制线。SX线为第二层金属连线，连接SX1和SX2的栅极；TX1线为第二层金属连线，连接TX11和TX12的栅极；TX2线为第二层金属连线，连接TX21和TX22的栅极。SX第二层金属连线、TX1第二层金属连线和TX2第二层金属连线都为行译码器时序输出控制线。
如图2所示，上面所述的是四个像素组成背靠背式版图结构示意图，上面所述的四个像素记为一组，多组背靠背式像素在垂直和水平方向上排列成为二维像素阵列。
具体实施例二：
如图3所示，为6X4像素阵列版图示意图；图3所示像素阵列版图示意图所对应的电路示意图如图4所示。
图3和图4所示像素阵列中，各像素FD区与各相应源跟随晶体管栅极用第一层金属连线相连，电源Vdd线使用第一层金属连线；SC1～SC6线为第一层金属连线，作为信号输出线和列控制器时序控制线。第二层金属连线SX1连接SX11～SX16的栅极，第二层金属连线TX1连接TX11～TX16的栅极，第二层金属连线TX2连接TX21～TX26的栅极；第二层金属连线SX2连接SX21～SX26的栅极，第二层金属连线TX3连接TX31～TX36的栅极，第二层金属连线TX4连接TX41～TX46的栅极。此二维像素阵列中，仅使用了两层金属互连线，相邻行像素间仅有两行第二层金属连线，相邻列像素间仅有两列第一层金属连线。本发明仅两层金属的使用及高金属窗口开口率，有效提高了小面积像素传感器的灵敏度。
具体实施例三：
CMOS图像传感器像素阵列信号采集细节表述如下：
如图5所示，为附有行译码器和列控制器的像素阵列示意图。行译码器放在像素阵列的左侧(也可以放到阵列的右侧)，列控制器放于像素阵列的顶部，信号读出器件放于像素阵列的底部；译码器、控制器和信号读出器件的位置并非本发明唯一方式，也可以根据芯片的具体设计布局情况而有所调整。图5所示的示意图，详细标注了阵列像素的具体位置，也详细标注了译码器时序输出控制线和列控制器时序控制线的具体编号。m和n为非负整数，分别表征像素阵列的像素行和列位置，例如像素(2m+1，2n+1)表示此像素的位置是处于第2m+1行，第2n+1列；金属连线Vdd为电源线，传感器正常工作时，Vdd为电源电压；金属连线SC为信号输出连线也为列控制器时序控制线，金属连线SX和TX为行译码器时序输出控制线。
如图6所示，为CMOS图像传感器像素阵列所采用的行译码器输出时序和列控制器时序示意图，本发明像素阵列中，全部采用N型晶体管，N型晶体管栅极置为高电平，即控制此晶体管栅极的信号置为高电平，表示开启晶体管；N型晶体管栅极置为低电平，即控制此晶体管栅极的信号置为低电平，表明关闭晶体管；N型晶体管开启时间长短，即控制此晶体管栅极的信号置为高电平时间长短，由传感器工作具体情况而定；像素阵列底部的信号读出器件读取信号时，SC线由列控制器时序控制线转换为信号输出线，信号读出器件通过信号输出线读取信号，在图6中以带有对角线的矩形表示信号读出器件读取像素信号的操作，像素信号被信号读出器件读取完毕后，信号输出线转换为列控制器时序控制线。
本发明CMOS图像传感器像素阵列正常工作时，采用行滚动式曝光方式，第2m+1行像素首先开始曝光，然后第2m+2行像素开始曝光，再然后是第2m+3行，第2m+4行；曝光结束的顺序与曝光开始的顺序相同；每行像素的信号读取顺序也与行像素曝光开始的顺序相同。传感器采集同一帧像素阵列信号时，每行像素的曝光时间相等。
下面针对一行像素的时序控制做详细说明。行像素的曝光时间是从TX信号第一个高电平下降沿开始，至TX信号下一个高电平下降沿结束。曝光时间开始前，在像素光电二极管势井中存放的电荷需要被清除，即SX信号处于低电平，TX信号和SC信号由低电平置为高电平开启电荷传输晶体管和复位晶体管；像素光电二极管势井中存放的电荷清除后，先关闭电荷传输晶体管，然后关闭复位晶体管，即SX信号处于低电平，将TX信号和SC信号由高电平先后置为低电平，此时像素光电二极管开始曝光。像素曝光过程中，TX信号始终处于低电平。曝光时间结束前，需要采集像素的复位信号，首先，SX信号和TX信号处于低电平，SC信号由低电平置为高电平，把像素相应FD区复位为高电平，把FD区复位为高电平后SC信号由高电平置为低电平，关闭复位晶体管；然后，SC线由列控制器控制线转换为信号输出线，TX信号保持低电平，SX信号由低电平置为高电平开启选择晶体管，并通过信号输出线，由信号读出器件读取相应整行每个像素的信号，并储存下来，记为信号1；读取信号1后，SX信号保持高电平，信号读出器件停止读取像素信号，SC线由信号输出线转换为列控制器控制线，并将SC信号置于低电平。SC信号处于低电平，SX信号处于高电平，TX信号由低电平置为高电平开启电荷传输管，光电二极管势井中的光电电荷转移到像素相应FD区。像素光电二极管势井中的光电电荷转移到像素相应FD区完毕后，关闭电荷传输晶体管，即SC时序处于低电平，SX时序处于高电平，TX时序由高电平置为低电平，曝光时间结束；然后，SC线由列控制器控制线转换为信号输出线，通过信号输出线，由信号读出器件读取相应整行每个像素的信号，记为信号2；读取信号2后，信号读出器件停止读取像素信号，SX时序由高电平置为低电平，SC线由信号输出线转换为列控制器控制线。
本发明CMOS图像传感器像素阵列所采用的时序控制方式，并非唯一方式；例如，信号读出器件通过信号输出线先后读取同一帧同一像素信号1和信号2过程中，可以读取信号1后先将SX时序由高电平置为低电平关闭选择晶体管，在读取信号2前再将SX时序由低电平置为高电平打开选择晶体管，而后由信号读出器件读取信号2。由传感器像素所搜集的光电信号，被信号读出器件读取并记录下来，真实的光电信号为信号1与信号2的差值信号。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (8)

1.一种CMOS图像传感器像素，包括光电二极管、电荷传输晶体管、选择晶体管、源跟随晶体管、复位晶体管、有源区，其特征在于：
由4个像素排列成2X2像素阵列作为一组像素单元，其中第一列和第二列中的两个像素分别在列内共享选择晶体管、源跟随晶体管、复位晶体管和有源区，并且第一列和第二列以背靠背式排列；
多组像素单元在垂直和水平方向上排列成为二维像素阵列中，同行像素通过第二层金属连线实现器件互连，同列像素通过第一层金属连线实现器件互连。
2.根据权利要求1所述的CMOS图像传感器像素，其特征在于：
所述第一列中的两个像素的器件的布置方式是：
选择晶体管（SX1）和源跟随晶体管（SF1）位于第一行第一列像素（11）的光电二极管（PD11）上方，复位晶体管（RX1）位于第一行第一列像素（11）的光电二极管（PD11）和第二行第一列像素（21）的光电二极管（PD21）之间；
所述第二列中的两个像素的器件的布置方式是：
选择晶体管（SX2）和源跟随晶体管（SF2）位于第二行第二列像素（22）的光电二极管（PD22）的下方，复位晶体管（RX2）位于第一行第二列像素（12）的光电二极管（PD12）和第二行第二列像素（22）的光电二极管（PD22）之间。
3.根据权利要求2所述的CMOS图像传感器像素，其特征在于：
所述第一列中的两个像素的器件的布置方式中，选择晶体管（SX1）位于源跟随晶体管（SF1）的左侧；
所述第二列中的两个像素的器件的布置方式中，选择晶体管（SX2）位于源跟随晶体管（SF2）的右侧。
4.根据权利要求3所述的CMOS图像传感器像素，其特征在于：
所述第一列中的两个像素的器件的布置方式中，有源区（FD1）位于第一行第一列像素（11）的光电二极管（PD11）和第二行第一列像素（21）的光电二极管（PD21）之间，复位晶体管（RX1）的右侧；
所述第二列中的两个像素的器件的布置方式中，有源区（FD2）位于第一行第二列像素（12）的光电二极管（PD12）和第二行第二列像素（22）的光电二极管（PD22）之间，复位晶体管（RX2）的左侧。
5.根据权利要求4所述的CMOS图像传感器像素，其特征在于：
所述第一列中的两个像素的器件的布置方式中，有源区（FD1）与源跟随晶体管（SF1）栅极用第一层金属连线连接；
所述第二列中的两个像素的器件的布置方式中，有源区（FD2）与源跟随晶体管（SF2）栅极用第一层金属连线连接。
6.根据权利要求1至5任一项所述的CMOS图像传感器像素，其特征在于：
该CMOS图像传感器像素包括由多组所述的像素单元构成的像素阵列。
7.一种权利要求1至5任一项所述的CMOS图像传感器像素的控制时序的方法，其特征在于，所述控制时序包括CMOS图像传感器像素阵列行译码器时序和列控制器时序；
所述第一层金属连线为信号输出线和列控制器时序控制线；
所述第二层金属连线为行译码器时序输出控制线。
8.一种权利要求6所述的CMOS图像传感器像素的控制时序的方法，其特征在于，所述控制时序包括CMOS图像传感器像素阵列行译码器时序和列控制器时序；
所述第一层金属连线为信号输出线和列控制器时序控制线；
所述第二层金属连线为行译码器时序输出控制线。
CN201110095448.2A 2011-04-15 2011-04-15 Cmos图像传感器像素及其控制时序 Expired - Fee Related CN102158663B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110095448.2A CN102158663B (zh) 2011-04-15 2011-04-15 Cmos图像传感器像素及其控制时序
PCT/CN2011/075391 WO2012139322A1 (zh) 2011-04-15 2011-06-07 Cmos图像传感器像素及其控制时序
JP2013554778A JP5650337B2 (ja) 2011-04-15 2011-06-07 Ｃｍｏｓイメージセンサ画素およびその制御シーケンス
KR1020137020098A KR20130133824A (ko) 2011-04-15 2011-06-07 Cmos 이미지 센서 화소 및 그의 제어 타이밍시퀀스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110095448.2A CN102158663B (zh) 2011-04-15 2011-04-15 Cmos图像传感器像素及其控制时序

Publications (2)

Publication Number Publication Date
CN102158663A CN102158663A (zh) 2011-08-17
CN102158663B true CN102158663B (zh) 2013-09-11

Family

ID=44439815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110095448.2A Expired - Fee Related CN102158663B (zh) 2011-04-15 2011-04-15 Cmos图像传感器像素及其控制时序

Country Status (4)

Country Link
JP (1) JP5650337B2 (zh)
KR (1) KR20130133824A (zh)
CN (1) CN102158663B (zh)
WO (1) WO2012139322A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102572320A (zh) * 2011-11-28 2012-07-11 北京思比科微电子技术股份有限公司 降低cmos图像传感器模组高度的方法及cmos图像传感器模组
CN102447851B (zh) * 2011-12-26 2014-07-30 深港产学研基地 高填充系数的双cmos图像传感器像素单元及工作方法
CN102595057B (zh) * 2012-02-27 2014-09-24 北京思比科微电子技术股份有限公司 Cmos图像传感器像素及其控制时序
CN102856339B (zh) * 2012-09-24 2015-09-02 北京思比科微电子技术股份有限公司 Cmos图像传感器列共享像素单元及像素阵列
CN102868866B (zh) * 2012-09-24 2015-09-16 北京思比科微电子技术股份有限公司 Cmos图像传感器列共享2×2像素单元及像素阵列
CN103165636B (zh) * 2013-03-21 2015-10-21 北京思比科微电子技术股份有限公司 Cmos图像传感器的像素单元组及cmos图像传感器
CN103391408B (zh) * 2013-07-31 2017-02-15 北京思比科微电子技术股份有限公司 一种cmos图像传感器的像素结构及该图像传感器
CN103391407B (zh) * 2013-07-31 2016-08-17 北京思比科微电子技术股份有限公司 一种cmos图像传感器的像素结构及该图像传感器
CN104465690B (zh) * 2014-12-26 2018-01-26 上海集成电路研发中心有限公司 版图、像素单元结构及其制备方法
KR102398025B1 (ko) * 2017-03-15 2022-05-17 에스케이하이닉스 주식회사 이미지 센서

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1490878A (zh) * 2002-09-02 2004-04-21 ��ʿͨ��ʽ���� 固态图像传感器和图像读取方法
CN1497733A (zh) * 2002-10-11 2004-05-19 株式会社东芝 Cmos图像传感器
CN101742131A (zh) * 2008-11-25 2010-06-16 上海华虹Nec电子有限公司 Cmos图像传感器的光电转换器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031606B2 (ja) * 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
US7369168B2 (en) * 2003-07-29 2008-05-06 Micron Technology, Inc. Circuit for an active pixel sensor
US7087883B2 (en) * 2004-02-04 2006-08-08 Omnivision Technologies, Inc. CMOS image sensor using shared transistors between pixels with dual pinned photodiode
JP4553612B2 (ja) * 2004-03-18 2010-09-29 ルネサスエレクトロニクス株式会社 撮像素子およびそれを備えた撮像装置
JP4230406B2 (ja) * 2004-04-27 2009-02-25 富士通マイクロエレクトロニクス株式会社 固体撮像装置
JP5089017B2 (ja) * 2004-09-01 2012-12-05 キヤノン株式会社 固体撮像装置及び固体撮像システム
JP4768305B2 (ja) * 2005-04-15 2011-09-07 岩手東芝エレクトロニクス株式会社 固体撮像装置
JP4479736B2 (ja) * 2007-03-02 2010-06-09 ソニー株式会社 撮像装置およびカメラ
JP2009032953A (ja) * 2007-07-27 2009-02-12 Panasonic Corp 固体撮像装置
US7989749B2 (en) * 2007-10-05 2011-08-02 Aptina Imaging Corporation Method and apparatus providing shared pixel architecture
JP4720813B2 (ja) * 2007-10-19 2011-07-13 ソニー株式会社 固体撮像装置
JP5173542B2 (ja) * 2008-04-04 2013-04-03 キヤノン株式会社 光電変換装置
GB2466213B (en) * 2008-12-12 2013-03-06 Cmosis Nv Pixel array with shared readout circuitry
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5537172B2 (ja) * 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1490878A (zh) * 2002-09-02 2004-04-21 ��ʿͨ��ʽ���� 固态图像传感器和图像读取方法
CN1497733A (zh) * 2002-10-11 2004-05-19 株式会社东芝 Cmos图像传感器
CN101742131A (zh) * 2008-11-25 2010-06-16 上海华虹Nec电子有限公司 Cmos图像传感器的光电转换器

Also Published As

Publication number Publication date
JP2014507905A (ja) 2014-03-27
JP5650337B2 (ja) 2015-01-07
WO2012139322A1 (zh) 2012-10-18
KR20130133824A (ko) 2013-12-09
CN102158663A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
CN102158663B (zh) Cmos图像传感器像素及其控制时序
CN102595057B (zh) Cmos图像传感器像素及其控制时序
CN101110439B (zh) 互补金属氧化物半导体图像传感器及用其的图像传感方法
CN101467443B (zh) 图像传感器以及显示器
CN101888490B (zh) 固体摄像装置、固体摄像装置的驱动方法及电子设备
CN102316281B (zh) 固态成像装置和成像系统
WO2019036238A1 (en) VARIATION OF THE EXPOSURE TIME OF PIXELS IN AN OPTICAL SENSOR USING MOTION PREDICTION
CN104822034A (zh) 固态成像装置和成像系统
CN103907133A (zh) 堆叠芯片成像系统
CN105681696B (zh) 像素单元、图像传感器及提升像素单元中复位电平的方法
CN102917185A (zh) 固态成像装置和成像装置
CN102569321A (zh) 固体摄像器件和电子装置
CN103855174A (zh) 摄像器件及其驱动方法和摄像装置
CN102137237A (zh) 图像传感器、数据读出方法、电子系统
CN103248834B (zh) 固态成像设备、驱动方法及电子设备
US20150029355A1 (en) Image sensors and imaging devices including the same
US20170302872A1 (en) Solid-state imaging device, signal processing method, and electronic device
CN106169492A (zh) 摄像装置和电子设备
CN102856339B (zh) Cmos图像传感器列共享像素单元及像素阵列
CN103137642B (zh) Cmos图像传感器的像素单元及cmos图像传感器
CN102868866B (zh) Cmos图像传感器列共享2×2像素单元及像素阵列
CN103139498B (zh) Cmos图像传感器的像素单元及cmos图像传感器
CN103391407A (zh) 一种cmos图像传感器的像素结构及该图像传感器
CN102655573A (zh) 固体拍摄装置
CN103165636B (zh) Cmos图像传感器的像素单元组及cmos图像传感器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130911