CN104465690B - 版图、像素单元结构及其制备方法 - Google Patents

Abstract

本发明提供了一种版图、像素单元结构及其制备方法，包括光电二极管阵列和用于光电二极管之间互连的互连层，互连层包括：第一金属互连线和位于第一金属互连线间的第一介质层，以及位于其上方的第二金属互连线和位于第二金属互连线间的第二介质层，第一金属互连线包括用作信号输出线的横向互连线，以及用作传输控制线、复位控制线或行选控制线的纵向互连线；纵向互连线由与横向金属互连线在同一高度上的纵向金属互连线、和与纵向金属互连线通过接触孔连接的多晶跳线构成；表面覆盖有金属硅化物层的多晶跳线位于纵向互连线与横向互连线相交的区域下方；第二金属互连线用作电源线，其将光电二极管之间的区域覆盖，将用于光电二极管区域暴露出来。

Description

版图、像素单元结构及其制备方法

技术领域

本发明涉及图像传感器领域，具体涉及一种CMOS图像传感器像素单元结构及其制备方法，以及像素单元结构版图。

背景技术

通常，图像传感器是指将光信号转换为电信号的装置。图像传感器包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器芯片.

CMOS图像传感器和传统的CCD传感器相比具有的低功耗，低成本和与CMOS工艺兼容等特点，因此得到越来越广泛的应用。现在CMOS图像传感器不仅用于微型数码相机(DSC)、手机摄像头、摄像机和数码单反(DSLR)等消费电子领域，而且在汽车电子、监控、生物技术和医学等领域也得到了广泛的应用。

CMOS图像传感器的像素单元是图像传感器实现感光的核心器件。最常用像素单元为包含一个光电二极管和四个晶体管的有源像素结构，这些器件中光电二极管是感光单元，实现对光线的收集和光电转换，其它的MOS晶体管是控制单元，主要实现对光电二极管的选中、复位、信号放大和读出的控制。

在图像传感器芯片的各种性能评价指标中，灵敏度和暗角现象都是影响图像质量的重要的技术指标，像素单元的灵敏度指的是单位入射光强对应的像素单元输出的大小，灵敏度越高则对于相同的入射光强得到的输出信号越强。对于图像传感器在低照度条件下的使用，只有高灵敏度的像素单元才能得到足够幅度的输出信号供后续电路进行处理，灵敏度偏低则像素单元的输出信号可能被电路噪声完全淹没，无法产生有效的信号输出，因此高灵敏度的像素单元在CMOS图像传感器在暗光条件下的应用尤其重要。在CMOS图像传感器的实际应用中，入射光是有一定角度进入像素单元表面的，在像素阵列边缘由于入射光的角度最大，因此入射光线较难到达像素单元的感光二极管区域，造成输出信号偏小，也就是所谓的暗角现象，暗角现象造成输出图像的中间区域较亮，图像边缘区域较暗，严重影响图像质量。

影响像素单元灵敏度的因素有很多，包括光电二极管的面积、光电二极管上介质层的类型和厚度、像素单元的悬浮漏极电容和光电二极管的注入能量、剂量等。其中光电二极管上介质层的厚度直接影响入射光子到达光电二极管的数量，介质层越薄则入射光损耗越少，像素单元的灵敏度越高；因此，影响图像暗角现象的主要因素是介质层的厚度，介质层的较薄有利于有角度的入射光到达光电二极管的表面，减轻暗角现象。但是，像素单元通常需要三层金属层来实现复位、行选、传输管、电源电压和信号输出，使用三层金属层造成入射光线到达光电二极管的感光区域之前需要经过三层金属层之间的介质层，造成入射光子的损耗和灵敏度的下降，较厚的介质层也造成暗角现象较严重。

常规的CMOS图像传感器像素单元阵列的版图结构，请参阅图1和图2，图1为常规的CMOS图像传感器像素单元结构版图的示意图，图2为常规的CMOS图像传感器像素单元结构沿图1中AB方向的截面结构示意图；这里以2x2的像素单元阵列为例，阵列中一共四个像素单元，每个像素单元中的感光部分即光电二极管101处于像素单元的中心，负责将光信号转换为电信号；在光电二极管101之间的水平方向是使用金属一的信号输出线102，每一行共用一条信号输出线102；在光电二极管101之间的垂直是使用金属二108的传输控制线104、复位控制线105和行选控制线106每一列共用这三条控制线；电源线107使用金属三109，在光电二极管101之间形成网格状分布，可以防止不同像素之间的光学串扰。常规的像素单元工作时序是逐列或逐行输出，这就要求控制线和信号输出线是互相垂直分布的，也就意味着控制线和信号输出线需要使用不同的金属层，也就是使用金属一和金属二两层互连金属层。为了保证每个像素单元得到的光学信号就是入射到其表面的光线，而不是从相邻的像素单元通过金属层间隙串扰进入的光线，我们需要进行防光线串扰的版图设计。如图1所示，为了防止像素单元之间的光学串扰，常规像素单元使用网格状的金属三109互连层，通过大面积的金属三109进行像素单元之间的光学隔离，这样常规的像素单元就需要用到三层金属互连。同时由于金属硅化物是不透光的，因此常规像素单元被硅化物阻挡层103全部覆盖，以保证在光电二极管区域没有金属硅化物形成。

如图2所示为图1沿AB方向的截面图，其中传输控制线104、复位控制线105和行选控制线106使用金属二108，金属三109为网格状的电源线。由于常规像素单元使用三层金属互连，光电二极管101上面覆盖的介质层110较厚，造成了入射光线的损耗；如图2所示，对于有一定入射角度的入射光而言，较厚的介质层110可能造成光线无法到达光电二极管101表面，由于在CMOS图像传感器的应用中，通过镜头进入传感器表面的光线在图像边缘区域入射角最大，因此较厚的介质层降低了图像边缘像素的灵敏度，造成了暗角现象。

发明内容

为了克服以上问题，本发明提出了一种CMOS图像传感器像素单元结构及其制备方法，以及像素单元结构版图，通过减少介质层厚度来提高像素单元的灵敏度。

为了实现上述目的，本发明提供了一种像素单元结构，其应用于CMOS图像传感器中，其包括光电二极管阵列和用于将各个所述光电二极管之间进行互连的互连层，所述互连层包括：

第一金属互连线和位于第一金属互连线间的第一介质层，其具有：

横向互连线，用作信号输出线；

纵向互连线，用作传输控制线、复位控制线或行选控制线；其由与所述横向金属互连线在同一高度上的纵向金属互连线、和与所述纵向金属互连线通过接触孔连接的多晶跳线构成；所述多晶跳线表面覆盖有金属硅化物层，其位于所述纵向互连线与所述横向互连线相交的区域下方，避免所述横向互连线与所述纵向互连线在所述相交的区域产生短路；

第二金属互连线和位于第二金属互连线间的第二介质层，其位于所述第一金属互连线和所述第一介质层上方，用作电源线；其将用于感光的光电二极管之间的区域覆盖，将所述用于感光的光电二极管区域暴露出来。

优选地，所述横向互连线与所述纵向互连线相互垂直。

优选地，所述纵向互连线呈条状。

优选地，所述多晶跳线的材料为多晶硅材料。

优选地，所述第二金属互连线呈网格状分布。

为了实现上述目的，本发明还提供了一种像素单元结构版图，包括：光电二极管阵列图形和用于将各个所述光电二极管之间进行互连的互连层图形，所述互连层图形包括：

第一金属互连线图形，其具有：

横向互连线图形，用作信号输出线图形；

纵向互连线图形，用作传输控制线图形、复位控制线图形或行选控制线图形；其由纵向金属互连线图形、位于所述纵向金属互连线图形下方的多晶跳线图形，所述多晶跳线图形的端部与所述纵向金属互连线图形的端部相连接，且在其连接区域具有接触孔图形；

第二金属互连线图形，其位于所述第一金属互连线图形上方，用作电源线图形；其将用于感光的光电二极管图形之间的区域覆盖，将所述用于感光的光电二极管图形区域暴露出来；其中，

在整个像素单元结构版图图形中，在所述多晶跳线图形区域无金属硅化物阻挡层图形覆盖，在其它区域有金属硅化物阻挡层图形覆盖。

优选地，所述横向互连线图形与所述纵向互连线图形相互垂直。

优选地，所述纵向互连线图形呈条状。

优选地，所述第二金属互连线图形呈网格状分布。

为了实现上述目的，本发明还提供了一种对上述的像素单元结构的制备方法，包括以下步骤：

步骤01：提供一具有光电二极管阵列的衬底；

步骤02：在所述衬底上形成所述第一金属互连线和所述第一介质层；其中，包括：

步骤021：在所述衬底上沉积多晶跳线材料层，经光刻和刻蚀工艺，在所述多晶跳线材料层中形成所述多晶跳线；

步骤022：对所述衬底进行金属硅化物工艺，在所述多晶跳线表面形成金属硅化物层；

步骤023：在完成所述步骤022的衬底上沉积第一介质层；

步骤024：经光刻和刻蚀工艺，在所述第一介质层中形成接触孔、所述横向互连线和纵向互连线；

步骤03：在完成步骤02的衬底上沉积第二介质层；

步骤04：经光刻和刻蚀工艺，在所述第二介质层中形成所述第二金属互连线，其将用于感光的光电二极管之间的区域覆盖，将所述用于感光的光电二极管区域暴露出来。

同常规的使用三层金属互连的像素单元相比，本发明通过在像素单元中使用多晶跳线和两层金属互连代替了常规像素单元中的三层金属互连。由于本方明提出的像素单元仅使用了两层金属互连，因此介质层厚度小于常规像素单元的三分之二，减少了入射光线到达光电二极管之前的损耗，提高了像素单元的灵敏度，而且由于介质层较薄，光电二极管更容易收集到有一定入射角度的光线，有效提高了CMOS图像传感器边缘区域像素单元的灵敏度，有效减少了图像的暗角现象。

附图说明

图1为常规的CMOS图像传感器像素单元结构版图的示意图

图2为常规的CMOS图像传感器像素单元结构沿图1中AB方向的截面结构示意图

图3为本发明的一个较佳实施例的像素单元结构版图的示意图

图4为本发明的一个较佳实施例的像素单元结构的俯视结构示意图

图5为本发明的一个较佳实施例的像素单元结构的沿图4中CD方向的横向截面示意图

图6为本发明的一个较佳实施例的像素单元结构的沿图4中EF方向的纵向截面示意图

图7为本发明的一个较佳实施例的像素单元结构的制备方法的流程示意图

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

本发明的像素单元结构，其应用于CMOS图像传感器中，其包括光电二极管阵列和用于将各个光电二极管之间进行互连的互连层，该互连层包括：第一金属互连线和位于第一金属互连线间的第一介质层，以及位于第一金属互连线和第一介质层上方的第二金属互连线和位于第二金属互连线间的第二介质层；第一金属互连线具有：用作信号输出线相连的横向互连线；用作传输控制线、复位控制线或行选控制线相连的纵向互连线，其由与横向金属互连线在同一高度上的纵向金属互连线、和与纵向金属互连线通过接触孔连接的多晶跳线构成；多晶跳线位于纵向互连线与横向互连线相交的区域下方，避免横向互连线与纵向互连线在相交的区域产生短路，其表面覆盖有金属硅化物层；第二金属互连线用作电源线；其将用于感光的光电二极管之间的区域覆盖，将用于感光的光电二极管区域暴露出来。

以下结合附图3-6和具体实施例对本发明的CMOS图像传感器像素单元结构版图、以及像素单元结构作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。

请参阅图3，为本发明的一个较佳实施例的像素单元结构版图的示意图；在本实施例中，以2×2像素单元阵列版图为例进行说明；该版图包括：2×2光电二极管阵列图形201和用于将各个光电二极管图形201之间进行互连的互连层图形；该互连层图形包括：第一金属互连线图形202和位于其上的第二金属互连线图形210；其中，第一金属互连线图形202具有：条状横向互连线图形203，用作信号输出线图形，以及与横向互连线图形203呈垂直相交分布的条状纵向互连线图形204、205和206，分别用作传输控制线图形、复位控制线图形和行选控制线图形；纵向互连线图形204、205和206由纵向金属互连线图形207、位于纵向金属互连线图形207下方的多晶跳线图形208，多晶跳线图形208的端部与纵向金属互连线图形207的端部相连接，且在其连接区域具有接触孔图形209；第二金属互连线图形210，呈网格状分布，用作电源线图形；其网格的边框将用于感光的光电二极管图形201之间的区域覆盖，其网格的镂空区域将用于感光的光电二极管图形201区域暴露出来；并且，在整个像素单元结构版图图形中，在多晶跳线图形区域211无金属硅化物阻挡层图形覆盖，在其它区域有金属硅化物阻挡层图形212覆盖。这样，可以确保利用该版图所形成的像素单元结构中的多晶跳线表面具有金属硅化物层，降低多晶跳线的电阻；而像素单元结构的其它区域的金属硅化物阻挡层图形可以防止光电二极管表面生成金属硅化物层，避免不透光的金属硅化物影像像素单元的感光。

请参阅图4-6，图4为本发明的一个较佳实施例的像素单元结构的俯视结构示意图，图5为本发明的一个较佳实施例的像素单元结构的沿图4中CD方向的横向截面示意图，图6为本发明的一个较佳实施例的像素单元结构的沿图4中EF方向的纵向截面示意图；在本实施例中，以2×2像素单元阵列为例进行说明；本实施例的像素单元结构包括：2×2光电二极管阵列和用于将各个光电二极管301之间进行互连的互连层；请结合附图4和附图5，该互连层包括：第一金属互连线302和位于第一金属互连线302间的第一介质层313，以及位于第一金属互连线302和第一介质层313上方的第二金属互连线310和位于第二金属互连线310间的第二介质层314；第一金属互连线302具有：条状横向互连线303，用作信号输出线，以及与横向互连线303呈垂直相交分布的条状纵向互连线302，用作传输控制线304、复位控制线305或行选控制线306；请结合附图4、附图5和附图6，纵向互连线302由与横向金属互连线303在同一高度上的纵向金属互连线307、和与纵向金属互连线307通过接触孔309连接的多晶跳线308构成；多晶跳线的材料可以为多晶硅材料，其位于纵向互连线302与横向互连线303相交的区域下方，多晶跳线308之所以设置在横向303和纵向互连线302相交的区域，是为了避免横向互连线303与纵向互连线302在相交区域发生短路，从图中可以看到，多晶跳线308防止了信号输出线303与传输控制线304、复位控制线305、或行选控制线306之间的短路问题；为了降低多晶跳线308的电阻，对常规像素单元中全面覆盖像素单元阵列的硅化物阻挡层也进行了调整，在多晶跳线308的表面覆盖有金属硅化物层315，从而降低了多晶跳线308的电阻；第二金属互连线310，呈网格状分布，用作电源线；其网格的边框将用于感光的光电二极管301之间的区域覆盖，其网格的镂空区域将用于感光的光电二极管301区域暴露出来。并且，在除了多晶跳线308表面之外的整个像素单元阵列表面无金属硅化物覆盖，这样，可以确保像素单元结构中的多晶跳线表面具有金属硅化物层，降低多晶跳线的电阻；而像素单元结构的其它区域的光电二极管表面无金属硅化物层，避免不透光的金属硅化物影像像素单元的感光。

由此，所形成的像素单元结构的互连层仅有两层金属互连层和各自的介质层构成，相比于现有的三层金属互连线，减少了最上面一层金属互连层，而现有的最上面一层金属互连层的厚度是最厚的，因此，通过减少金属互连层可以减少像素单元中光电二极管上方的介质层厚度，其小于常规像素单元的互连层介质层厚度的三分之二，有效减少了入射光线到达光电二极管之前的损耗，提高了像素单元的灵敏度。同时介质层的减少，更容易吸收到一定入射角度的光线，有效地见笑了图像的暗角现象。而且本发明的第二金属互连层可以防止光学串扰。

本发明还提供了一种对上述的像素单元结构的制备方法，可以采用上述版图来进行制备，请参阅图7，其包括以下步骤：

步骤01：提供一具有光电二极管阵列的衬底；

具体的，这里为2×2光电二极管阵列；衬底可以为任意半导体衬底，例如硅衬底等。

步骤02：在衬底上形成第一金属互连线和第一介质层；

具体的可以包括，

步骤021：在衬底上沉积多晶跳线材料层，经光刻和刻蚀工艺，在多晶跳线材料层中形成多晶跳线；

具体的，可以采用上述像素单元结构版图中的多晶跳线图形来进行多晶跳线的制备。

步骤022：对衬底进行金属硅化物工艺，在多晶跳线表面形成金属硅化物层；

具体的，可以采用常规的金属硅化物工艺来在多晶跳线表面形成金属硅化物层。

步骤023：在完成步骤022的衬底上沉积第一介质层；

具体的，第一介质层的材料可以但不限于为，可以但不限于采用化学气相沉积法来沉积第一介质层。第一介质层在覆盖多晶跳线表面金属硅化物的同时，也填充于多晶跳线之间。

步骤024：经光刻和刻蚀工艺，在第一介质层中形成接触孔、横向互连线和纵向互连线；

具体的，可以采用上述像素单元结构版图中的第一金属互连线图形中的接触孔图形、横向互连线图形和纵向互连线图形，来刻蚀第一介质层，从而将版图中的第一金属互连线图形中的接触孔图形、横向互连线图形和纵向互连线图形转移至第一介质层中；其中，接触孔位于纵向金属互连线与多晶跳线之间的重叠区域，且将纵向金属互连线与多晶跳线的端部连接。

步骤03：在完成步骤02的衬底上沉积第二介质层；

具体的，第二介质层的材料可以但不限于为，可以但不限于采用化学气相沉积法来沉积第二介质层。

步骤04：经光刻和刻蚀工艺，在第二介质层中形成第二金属互连线，其将用于感光的光电二极管之间的区域覆盖，将用于感光的光电二极管区域暴露出来。

具体的，可以采用上述像素单元结构版图中的第二金属互连线图形来刻蚀第二介质层，从而将第二金属互连线图形转移至第二介质层中；最后，为了保护互连层，可以在完成步骤04的衬底表面在沉积一层很薄的介质层，这不用于限制本发明的范围。

综上所述，同常规的使用三层金属互连的像素单元相比，本发明通过在像素单元中使用多晶跳线和两层金属互连代替了常规像素单元中的三层金属互连。由于本方明提出的像素单元仅使用了两层金属互连，因此介质层厚度小于常规像素单元的三分之二，减少了入射光线到达光电二极管之前的损耗，提高了像素单元的灵敏度，而且由于介质层较薄，光电二极管更容易收集到有一定入射角度的光线，有效提高了CMOS图像传感器边缘区域像素单元的灵敏度，有效减少了图像的暗角现象

虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种像素单元结构，其应用于CMOS图像传感器中，其包括光电二极管阵列和用于将各个所述光电二极管之间进行互连的互连层，其特征在于，所述互连层包括：

第一金属互连线和位于第一金属互连线间的第一介质层，其具有：

横向互连线，用作信号输出线；

纵向互连线，用作传输控制线、复位控制线或行选控制线；其由与所述横向金属互连线在同一高度上的纵向金属互连线、和与所述纵向金属互连线通过接触孔连接的多晶跳线构成；其中，所述多晶跳线位于所述纵向金属互连线所在直线与所述横向互连线相交的区域下方，其表面覆盖有金属硅化物层，从而避免所述横向互连线与所述纵向互连线在所述相交的区域产生短路；

第二金属互连线和位于第二金属互连线间的第二介质层，用作电源线，其位于所述第一金属互连线和所述第一介质层上方，其将用于感光的光电二极管之间的区域覆盖，将所述用于感光的光电二极管区域暴露出来。

2.根据权利要求1所述的像素单元结构，其特征在于，所述横向互连线与所述纵向互连线相互垂直。

3.根据权利要求2所述的像素单元结构，其特征在于，所述纵向互连线呈条状。

4.根据权利要求1所述的像素单元结构，其特征在于，所述多晶跳线的材料为多晶硅材料。

5.根据权利要求1所述的像素单元结构，其特征在于，所述第二金属互连线呈网格状分布。

6.一种像素单元结构版图，其特征在于，包括：光电二极管阵列图形和用于将各个所述光电二极管之间进行互连的互连层图形，所述互连层图形包括：

第一金属互连线图形，其具有：

横向互连线图形，用作信号输出线图形；

纵向互连线图形，用作传输控制线图形、复位控制线图形或行选控制线图形；其由纵向金属互连线图形、位于所述纵向金属互连线图形下方的多晶跳线图形，所述多晶跳线图形的端部与所述纵向金属互连线图形的端部相连接，且在其连接区域具有接触孔图形；

第二金属互连线图形，其位于所述第一金属互连线图形上方，用作电源线图形；其将用于感光的光电二极管图形之间的区域覆盖，将所述用于感光的光电二极管图形区域暴露出来；其中，

在整个像素单元结构版图图形中，在所述多晶跳线图形区域无金属硅化物阻挡层图形覆盖，在其它区域有金属硅化物阻挡层图形覆盖。

7.根据权利要求6所述的像素单元结构版图，其特征在于，所述横向互连线图形与所述纵向互连线图形相互垂直。

8.根据权利要求6所述的像素单元结构版图，其特征在于，所述纵向互连线图形呈条状。

9.根据权利要求6所述的像素单元结构版图，其特征在于，所述第二金属互连线图形呈网格状分布。

10.一种权利要求1所述的像素单元结构的制备方法，其特征在于，包括以下步骤：

步骤01：提供一具有光电二极管阵列的衬底；

步骤02：在所述衬底上形成所述第一金属互连线和所述第一介质层；其中，包括：

步骤021：在所述衬底上沉积多晶跳线材料层，经光刻和刻蚀工艺，在所述多晶跳线材料层中形成所述多晶跳线；

步骤022：对所述衬底进行金属硅化物工艺，在所述多晶跳线表面形成金属硅化物层；

步骤023：在完成所述步骤022的衬底上沉积第一介质层；

步骤024：经光刻和刻蚀工艺，在所述第一介质层中形成所述接触孔、所述横向互连线和所述纵向互连线；

步骤03：在完成步骤02的衬底上沉积第二介质层；

步骤04：经光刻和刻蚀工艺，在所述第二介质层中形成所述第二金属互连线，其将用于感光的光电二极管之间的区域覆盖，将所述用于感光的光电二极管区域暴露出来。