CN101641789B - 用以减小像素阵列中的接地电阻的方法、设备和系统 - Google Patents

Abstract

本发明揭示用于图像传感器装置的方法、装置和系统。图像传感器装置包括图像像素(P1、P2)的阵列，其中每一像素(P1、P2)经配置以用于感测入射在所述像素(P1、P2)上的光。图像传感器装置可进一步包括在多个图像像素中的至少两个图像像素(P1、P2)之间共享的接地触点(310)。所述接地触点(310)可在所述阵列上以均匀图案、随机图案或重复随机图案提供。所述图像传感器装置可进一步包含包括多个像素的共享像素结构阵列，其中接地触点(310)可在所述像素结构阵列上均匀或随机地放置在每一像素结构内。

Description

用以减小像素阵列中的接地电阻的方法、设备和系统

优先权主张

本申请案主张2007年3月6日申请的标题为“用以减少像素阵列中的接地电阻的方法、设备和系统(METHOD，APPARATUS，AND SYSTEM TO REDUCE GROUNDRESISTANCE IN A PIXEL ARRAY)”的第11/714,561号美国专利申请案的申请日期的权益。

技术领域

在各种实施例中，本发明大体上涉及图像传感器装置，且更具体地说，涉及包括以可操作方式与之耦合的接地触点的像素阵列。

背景技术

图像传感器装置是具有将光学图像转换成电信号的能力的半导体装置。图像传感器装置用于多种成像应用中，包含医疗产品、导航装备以及例如数码相机和蜂窝式电话等消费型产品。

许多系统包含图像传感器装置以感测和捕捉可以电子方式转换为图像的数字表示的光学图像。图像传感器装置包含制造于(例如)互补金属氧化物半导体(CMOS)衬底上的例如光电二极管或光电晶体管等光敏装置的阵列。每一光敏装置以其可产生与照在光敏装置上的光的强度成比例的电荷的方式对光敏感。由图像传感器装置捕捉到的总体图像包含以阵列布置的许多像素，使得每一像素检测所述像素的位置处的光强度。

根据常规CMOS工艺制造的图像传感器装置被称为CMOS成像器，且可经配置以包含有源像素传感器(APS)。有源像素传感器(APS)包含含有像素阵列的集成电路，每一像素含有光电检测器(例如，光电二极管或其它类似装置)以及用于复位和门控光电检测器上所存储的电荷的其它晶体管。在常规CMOS成像器中，像素阵列中的每一像素单元操作以将光强度转换为电荷，累积与光强度成比例的电荷，且将累积的电荷转移到放大器。在许多CMOS成像器中，可在获取图像之前或之后，使像素复位到特定参考电压电平。

在各种配置中，常规图像传感器装置可包括形成于连结到正电压的n-型半导体衬底上的p-区中的像素阵列，或者可包括位于连结到正电压且形成于p-型衬底上的n-外延或n-型植入层上的p-区。上文提到的配置的一个目的是提供势垒区以减少像素阵列中的邻近像素之间的暗电流和串扰。利用n-型衬底或具有n-外延或n-型植入层的p-型衬底的不利副作用在于，像素阵列缺乏衬底来充当接地导体，且因此像素阵列内的仅有接地导体是表面p-型区，其具有位于像素阵列的外边缘上的接地带。因此，这些常规设计经历接地平面上从像素阵列的边缘到像素阵列的中心的较大电阻下降。尽管这些常规设计已在其减小像素阵列中的邻近像素之间的暗电流和串扰的既定功能方面获得成功，但这些常规设计已增加了像素阵列的接地电阻。

图1(a)和图1(b)说明利用n-衬底或者形成于p-型衬底上的n-外延或植入n-型层的常规图像像素阵列的横截面上的输出响应。由于由像素阵列上缺乏足够的接地连接引起的增加的接地电阻，阵列中心处的像素与位于阵列边缘处的像素相比可能显示较低的响应。因此，像素阵列上的输出响应可能在阵列的中心经历下沉(dip)104(图像中的暗点)，如图1(a)所示。或者，阵列中心处的像素与位于阵列边缘附近的像素相比可能显示较高的响应，且因此像素阵列上的输出响应可能在阵列中心经历峰值102(图像中的亮点)，如图1(b)所示。

存在对用以改进图像传感器装置的质量的方法、设备和系统的需要。具体地说，存在对通过维持像素阵列的邻近像素的电和光隔离，同时在像素阵列上提供足够的接地连接且减小像素阵列的接地电阻来改进像素阵列的布局的需要。

发明内容

在各种实施例中，本发明包括用于图像传感器装置的方法、设备和系统，所述图像传感器装置包含像素阵列和由至少两个像素共享以减少像素阵列上的接地电阻的接地触点。

本发明的实施例包含图像传感器装置，其包括衬底以及图像像素阵列。所述阵列的每一图像像素经配置以用于感测入射在所述图像像素上的光，且包括位于p-型区内的光敏区域，用于在所述区域内累积光生电荷。所述图像传感器装置进一步包括多个接地触点，其以可操作方式耦合到p-型区，至少一些接地触点在所述阵列的至少两个图像像素之间共享。在一个实施例中，n-型层或区可驻留在衬底与p-型区之间。

本发明的另一实施例包含一种电子系统，其包括以可操作方式耦合到根据本发明实施例的图像传感器装置的基于处理器的装置。

本发明的另一实施例包括减少图像像素阵列的接地电阻的方法。所述方法包括提供衬底和在衬底的表面上形成p-型区。所述方法进一步包括形成图像像素阵列。每一图像像素包括位于所述p-型区内的光敏区域，用于在所述光敏区域内累积光生电荷。所述方法进一步包含形成多个以可操作方式耦合到所述p-型区的接地触点，其中所述多个接地触点中的至少一些接地触点在所述阵列的至少两个图像像素之间共享。在一个实施例中，n-型层或区可形成于衬底与p-型区之间。

附图说明

在附图中：

图1(a)和图1(b)描绘常规图像传感器像素阵列的横截面上的输出响应；

图2是根据本发明实施例的像素结构的电路图；

图3是根据本发明实施例的像素结构的俯视布局图；

图4是根据本发明实施例的像素结构的横截面图；

图5是根据本发明实施例的邻近图像像素的横截面图；

图6是根据本发明实施例的包含具有像素的像素阵列的图像传感器装置的框图；

图7(a)和图7(b)说明根据本发明实施例的包含接地触点的像素阵列的一部分；以及

图8是根据本发明实施例的包含图像传感器装置的系统的图解。

具体实施方式

在以下描述中，可以框图展示电路和功能，以便不在不必要的细节上混淆本发明。相反，所展示和描述的特定电路实施方案仅是示范性的，且不应被解释为实施本发明的仅有方式，除非本文另有指定。另外，块定义以及各个块之间的逻辑的分割是特定实施方案的示范。所属领域的技术人员将容易明白，可通过大量其它分割解决方案来实践本发明。关于时序考虑等的细节多半已被省略，其中此些细节对于获得对本发明的完整理解并不是必要的，且在所属领域的一般技术人员的能力以内。

在本描述中，为了呈现和描述的清楚性，一些图式可能将多个信号说明为单个信号。所属领域的一般技术人员将理解，所述信号可表示一排信号，其中所述排信号可具有多种位宽度，且本发明可对任何数目的数据信号(包含单个数据信号)实施。

术语“断言”和“否定”分别是在提到将信号、状态位或类似设备再现为其逻辑真或逻辑假状态时使用。如果逻辑真状态是逻辑电平一，那么逻辑假状态将为逻辑电平零。相反，如果逻辑真状态是逻辑电平零，那么逻辑假状态将为逻辑电平一。

在描述本发明的实施例时，描述并入有本发明实施例的系统和元件，以促进对本发明的所描述实施例的功能的更好理解，因为所述功能可在这些系统和元件内实施。

像素阵列可包括像素阵列，其中每一像素包括其自己的一组控制晶体管(例如，复位、源极跟随器和行选择)，或者像素阵列可包括呈共享结构的像素阵列，其中所述阵列中的多个像素共享一组共用的控制晶体管，以便减小像素大小且增强像素阵列的填充因数。填充因数对应于阵列的光电检测器所占用的面积相对于阵列的总面积的比率。下文描述的图2、图3和图4涉及具有此共享结构的实施例。下文描述的图5说明其中每一像素单独包括一组控制电阻器的实施例。由此，上述两个实施例在本发明的范围内。

应注意，虽然相对于CMOS图像传感器装置的四晶体管(4T)像素而描述本发明的实施例，但本发明的实施例也适用于以像素阵列为特征的其它配置和其它类型的图像传感器装置。另外，术语“像素”或“像素单元”指代图片元素单位单元，其含有经配置以将电磁辐射转换为电信号的光电检测装置。

图2说明位于图像传感器装置内的呈共享像素结构200的像素阵列的一部分的电路图。如上文所述，在像素阵列内利用共享结构将增强像素阵列的填充因数。如所说明的像素结构200包含四个像素，各自包括经配置以用于收集光生电子的光电检测器PD1、PD2、PD3和PD4。作为实例而非限制，光电检测器PD1、PD2、PD3和PD4可包括光电门、光电二极管、针扎光电二极管(pinned photodiode)等。为了简洁且便于描述而不是作为限制，光电检测器PD1、PD2、PD3和PD4在下文中将被称为光电二极管PD1、PD2、PD3和PD4。每一光电二极管PD1、PD2、PD3和PD4可以可操作方式耦合到对应的转移晶体管TT1、TT2、TT3和TT4的源极，所述转移晶体管经配置以用于将电荷转移到以可操作方式耦合的浮动扩散区FD。如所说明，转移晶体管TT1、TT2、TT3和TT4的漏极以可操作方式耦合在浮动扩散区FD处。每一转移晶体管TT1、TT2、TT3和TT4的栅极可以可操作方式耦合到对应的转移电压TX1、TX2、TX3和TX4，所述转移电压可被断言以接通对应的转移晶体管，且允许电荷从对应的光电二极管PD1、PD2、PD3和PD4转移到以可操作方式耦合的浮动扩散区FD。因此，当一个转移电压被断言时，像素结构200内的其余转移电压通常被否定。

浮动扩散区FD经配置以用于将电荷传递到以可操作方式耦合的源极跟随器晶体管M_SF。另外，浮动扩散区FD以可操作方式耦合到复位晶体管M_RST的源极，复位晶体管M_RST经配置以在电荷从光电二极管转移到浮动扩散区FD之前，使浮动扩散区FD复位到预定电压。复位晶体管M_RST的漏极可以可操作方式耦合到电源电压Vaa，其也可以可操作方式耦合到源极跟随器晶体管M_SF。复位晶体管M_RST可由复位电压RST控制，复位电压RST可被断言以接通复位晶体管M_RST，且因此，使浮动扩散区FD处的电压复位到电源电压Vaa。

源极跟随器晶体管M_SF和行选择晶体管M_SEL可以可操作方式串联耦合，其中行选择晶体管M_SEL的源极以可操作方式耦合到列线输出211。行选择晶体管M_SEL的栅极可以可操作方式耦合到行启用电压ROW ENABLE，其可被断言以接通行选择晶体管M_SEL，且允许源极跟随器晶体管M_SF上的电压传递到列线输出211。如下文更详细地描述，像素结构200可包含接地触点310(参见图3、图4和图5)，其在至少两个像素之间共享，且经配置以在包括像素结构200的像素阵列上提供足够的接地连接。尽管如图2中所说明的像素结构200包括四个像素，但本发明的实施例不限于四像素结构，而是像素结构200可包括任何数目的像素。

图3说明根据本发明实施例的图像传感器装置的像素阵列内的像素结构200的俯视布局图。如图3中所说明，每一像素P1、P2、P3和P4可包括对应的光电二极管PD1、PD2、PD3和PD4，其各自以可操作方式耦合到对应的转移晶体管TT1、TT2、TT3和TT4。光电二极管PD1、PD2、PD3和PD4共享浮动扩散区FD，其以可操作方式耦合到源极跟随器晶体管M_SF的栅极。另外，像素结构200可包含复位晶体管M_RST、行选择晶体管M_SEL、电源电压Vaa、列线输出211以及接地触点310。接地触点310可由像素结构200内的每一像素P1、P2、P3和P4共享，且经配置以在像素阵列上提供足够的接地连接。尽管如图3中所说明，像素结构200描绘接地触点310位于光电二极管PD1与光电二极管PD2之间，但本发明的实施例并非如此加以限制，且接地触点310可随机放置在像素结构200内的任何光电二极管之间，例如在光电二极管PD4与光电二极管PD3之间或在光电二极管PD2与光电二极管PD4之间。另外，如上文所描述，像素结构200不限于四像素结构，而是可包括任何数目的像素。

图4说明像素结构200的沿图3中所示的虚线4-4切割的横截面图。像素结构200可包括邻近的像素P1、P2，其包含形成于p-型区260中的n-型电荷收集区402，且包括经配置以用于收集由入射到其的光产生的电荷的光电二极管PD1和PD2。仅举例来说且不作为限制，p-型区260可包括p-外延层或形成有p-型掺杂剂(例如硼)的植入区。衬底254可包括具有形成于衬底254上的n-外延或n-型层252的p-型衬底。作为实例而非限制，n-型层252可包括形成有n-型掺杂剂(例如磷、砷等)的植入区。在另一实施例中，衬底254可由n-型衬底组成，在此情况下，可能不需要n-外延或n-型植入区252。像素结构200也可包括位于邻近像素P1与P2之间且由浅沟槽隔离256、p+型区255以及p-阱层250组成的隔离区。可通过将沟槽蚀刻到p-型区260中以便在例如P1与P2等邻近像素单元之间提供物理势垒来形成浅沟槽隔离256。浅沟槽隔离256连同p-阱层250和n-外延或n-型层252一起经配置以使像素单元彼此电隔离且光学隔离，以减少邻近像素之间的暗电流和串扰。接地触点310可提供于邻近像素P1与P2之间，且经由任选的p+型区255以可操作方式耦合到p-型区260，p+型区255形成于浅沟槽隔离256之间和p-阱层250上，且经配置以减小接触电阻。因此，接地触点310可由周围的像素P1和P2(以及像素P3和P4，横截面图中未图示；见图3)共享，且因此可通过在包括像素结构200的像素阵列上提供足够的接地连接来减小像素阵列上的接地电阻。与每像素一个接地触点相反，通过在多个像素之间共享一个接地触点，节省了可分配给光敏区域的空间，从而改进了填充因数。

图5说明图像传感器装置内的包括两个邻近像素P1′和P2′的像素阵列800的一部分的横截面图，其中所述像素不共享控制晶体管。像素P1′、P2′各自包括使用n-型电荷收集区402的光电二极管PD，所述n-型电荷收集区402以可操作方式耦合到转移晶体管TT，且经配置以用于收集由入射在像素上的光产生的电荷。每一转移晶体管TT的漏极以可操作方式耦合到浮动扩散区FD，浮动扩散区FD又以可操作方式耦合到复位晶体管M_RST的源极。每一复位晶体管M_RST的漏极209以可操作方式耦合到电源电压Vaa。类似于图4所示的像素结构200，电荷收集区402可形成于p-型区260中。另外，衬底254可包括具有形成于衬底254上的n-外延或n-型层252的p-型衬底。在另一实施例中，衬底254可由n-型衬底组成，在此情况下，可能不需要n-外延或n-型层252。像素阵列800的所述部分还可包括隔离区，其位于邻近像素P1′与P2′之间且包含浅沟槽隔离256、p+型区255以及p-阱层250。P-阱层250也可形成于p-型区260中，位于浮动扩散区FD和复位晶体管M_RST的漏极区209下方，以在与像素P1′和P2′邻近的其它像素(未图示)之间形成隔离区。接地触点310可提供于邻近像素P1′与P2′之间，且经由任选的p+型区255以可操作方式耦合到p-型区260，所述p+型区255形成于浅沟槽隔离256之间和p-阱层250上方。因此，接地触点310可由周围的像素P1′和P2′(以及像素P3′和P4′，横截面图中未图示；见图3)共享，且因此可通过在像素阵列800上提供足够的接地连接来减小像素阵列800上的接地电阻。

图6是上文参看图2、图3、图4和图5而描述的具有根据本发明实施例而构造的像素阵列500的图像传感器装置642的框图。像素阵列500包括以预定数目的列和行布置的多个像素。阵列500中的每一行的像素由行选择线同时全部接通，且每一列的像素由列选择线选择性地输出。行线由行驱动器510响应于行地址解码器520而选择性地激活，且列选择线由列驱动器560响应于列地址解码器570而选择性地激活。因此，为像素阵列500中的每一像素提供行地址和列地址。图像传感器装置642由控制电路550操作，控制电路550控制用于选择适当的行线和列线以供像素读出的地址解码器520、570以及向选定行线和列线的驱动晶体管施加驱动电压的行驱动器电路510和列驱动器电路560。

仅作为实例而非限制，图像传感器装置可包含包括1,000,000个像素和250,000个均匀分布的接地触点的像素阵列500。因此，每一接地触点可由大约四个像素共享。在另一实施例中，为了防止任何重复图案或结构混叠，可将接地触点随机放置在整个像素阵列500上，且因此阵列500上的接地触点可取决于接地触点的随机放置而由变化数目的像素共享。在图7(a)中所说明的另一实例中，包含多个像素P的像素阵列500上的接地触点的数目可以可重复的随机图案变化。仅作为实例而非限制，像素阵列500的行1到3可包含多个随机分布的接地触点(表示为“X”)。接着可针对像素阵列500的其余行重复此三行图案。由此，行4到6可与行1到3包含相同数目的接地触点，且具有相同的定位。上文所描述的实例无意加以限制，且像素阵列500上的接地触点的任何均匀的、经计算的或随机的分布都在本发明的实施例的范围内。

图7(b)说明包含多个像素结构(例如上文参看图2、图3和图4而描述的像素结构200)的像素结构阵列500′。像素结构阵列500′内的接地触点可在整个阵列500′上以可重复图案变化。仅举例来说且不作为限制，像素结构阵列500′的行1和2可包含多个随机分布的接地触点(由“X”表示)。接着可针对像素结构阵列500′的其余部分重复此两行结构图案。由此，行4和5可与行1和2包含相同数目的接地触点，且具有相同的定位。上文所描述的实例无意加以限制，且像素结构阵列500′内的接地触点的任何均匀的、经计算的或随机的分布都在本发明的实施例的范围内。

图8中说明根据本发明实施例的包含图像传感器装置642的基于处理器的系统600。没有限制，此系统600可包含计算机系统、相机系统、扫描仪、机器视觉系统、交通工具导航系统、视频电话、监视系统、自动聚焦系统、星体跟踪仪系统、运动检测系统、图像稳定系统，其每一者可经配置以利用本发明的实施例。

例如计算机系统等基于处理器的系统600通常包括中央处理单元(CPU)644，例如可经由总线652与输入/输出(I/O)装置646通信的微处理器。图像传感器装置642也可经由总线652与系统600通信。系统600还包含随机存取存储器(RAM)648，且在计算机系统的情况下可包含例如软盘驱动器654和压缩光盘(CD)ROM驱动器656等外围装置，其也经由总线652与CPU 644通信。处理器654、图像传感器装置642和存储器648可集成在单个IC芯片上。

已在图中借助于实例展示并在本文中详细描述了特定实施例；然而，本发明可容易具有各种修改和替代形式。应理解，本发明无意限于所揭示的特定形式。相反，本发明包含属于如所附权利要求书所界定的本发明的精神和范围的所有修改、等效物和替代方案。

Claims (20)

1.一种包括图像传感器装置的电子装置，所述图像传感器装置包括：

衬底；

图像像素阵列，所述阵列的每一图像像素经配置以用于感测入射在所述像素上的光，其中所述阵列的每一图像像素包括位于p-型区内的光敏区域，用于在所述光敏区域内累积光生电荷，其中所述p-型区形成于所述衬底上；以及

多个接地触点，所述多个接地触点中的每一接地触点电连接到所述p-型区，且形成于所述p-型区中的隔离区上方并与所述隔离区大体横向对准，其中所述多个接地触点中的至少一些接地触点在所述阵列的至少两个图像像素之间共享。

2.根据权利要求1所述的电子装置，其进一步包括形成于所述衬底与所述p-型区之间的n-型层。

3.根据权利要求2所述的电子装置，其中所述n-型层包括n-外延层和形成有n-型掺杂剂的植入区中的至少一者。

4.根据权利要求1所述的电子装置，其中所述多个接地触点以选自由均匀图案、随机图案和重复随机图案中的组成的群组中的一种图案分布在所述阵列上。

5.根据权利要求1所述的电子装置，其中所述隔离层提供从所述多个接地触点到所述p-型区的电连接。

6.根据权利要求5所述的电子装置，其中所述隔离区包括选自由浅沟槽隔离、p-阱层和p+型区组成的群组中的一种区域。

7.根据权利要求1所述的电子装置，其中所述衬底包括p-型衬底和n-型衬底中的至少一者。

8.根据权利要求1所述的电子装置，其中所述p-型区包括p-外延层和形成有p-型掺杂剂的植入区中的至少一者。

9.根据权利要求1所述的电子装置，其中所述图像像素阵列包括多个图像像素结构，所述多个图像像素结构各自包括所述阵列的多个图像像素，其中所述多个图像像素结构中的每一图像像素结构经配置以接纳所述多个接地触点中的一接地触点。

10.根据权利要求9所述的电子装置，其中所述多个图像像素结构以均匀图案、随机图案和重复随机图案中的至少一者接纳所述接地触点。

11.根据权利要求1所述的电子装置，其进一步包括电子系统，所述电子系统包含电连接到所述图像传感器装置的基于处理器的装置。

12.一种在图像像素阵列中提供减小的接地电阻的方法，其包括：

提供衬底；

在所述衬底上形成p-型区；

形成图像像素阵列，其中每一图像像素包括位于所述p-型区内的光敏区域，用于在所述光敏区域内累积光生电荷；以及

形成多个接地触点，所述多个接地触点中的每一接地触点电连接到所述p-型区，且形成于所述p-型区中的隔离区上方并与所述隔离区大体横向对准，其中所述多个接地触点中的至少一些接地触点在所述阵列的至少两个图像像素之间共享。

13.根据权利要求12所述的方法，其进一步包括在所述衬底与所述p-型区之间形成n-型层。

14.根据权利要求13所述的方法，其中形成n-型层包括形成n-外延区和形成有n-型掺杂剂的植入区中的至少一者。

15.根据权利要求12所述的方法，其中形成所述多个接地触点包括以选自由均匀图案、随机图案和重复随机图案组成的群组中的一种图案在所述阵列上形成多个接地触点。

16.根据权利要求12所述的方法，其中形成所述多个接地触点包括形成以可操作方式耦合在至少一个隔离区上方的所述多个接地触点。

17.根据权利要求12所述的方法，其中提供衬底包括提供p-型衬底和n-型衬底中的至少一者。

18.根据权利要求12所述的方法，其中形成p-型区包括形成p-外延区和形成有p-型掺杂剂的植入区中的至少一者。

19.根据权利要求12所述的方法，其中形成图像像素阵列包括形成多个图像像素结构，所述多个图像像素结构各自包括所述阵列的多个图像像素且经配置以接纳接地触点。

20.根据权利要求19所述的方法，其进一步包括将所述多个接地触点以选自由均匀图案、随机图案和重复随机图案组成的群组中的一种图案分布在所述多个图像像素结构内。

Images