CN209880621U - 具有共享结构像素布局的图像传感器 - Google Patents
具有共享结构像素布局的图像传感器 Download PDFInfo
- Publication number
- CN209880621U CN209880621U CN201920782341.7U CN201920782341U CN209880621U CN 209880621 U CN209880621 U CN 209880621U CN 201920782341 U CN201920782341 U CN 201920782341U CN 209880621 U CN209880621 U CN 209880621U
- Authority
- CN
- China
- Prior art keywords
- image sensor
- pixel
- transistor
- shared
- photosensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本实用新型提供一种具有共享结构像素布局的图像传感器,所述图像传感器包括由多个按行和列设置的共享像素单元构成的像素阵列。所述共享像素单元包括第一感光像素单元和第二感光像素单元,其共享复位晶体管,浮动扩散点,源极跟随晶体管,还可以包括一行选择晶体管。浮动扩散点设置于所述第一感光像素单元和所述第二感光像素单元结构所形成的开口处,源极跟随晶体管靠近并面向所述开口设置。同时本实用新型提供的图像传感器设置有隔离结构以降低像素电路的暗电流。本实用新型提供的图像传感器结构布局紧凑,所述源极跟随晶体管靠近所述浮动扩散点,能有效降低所述浮动扩散点电容,提升像素电路的转换增益。
Description
技术领域
本实用新型涉及图像传感器技术,尤其涉及一种具有像素共享结构和紧凑布局设置,以降低浮动扩散点电容及提高像素电路转换增益的图像传感器。
背景技术
图像传感器广泛应用于各领域,例如智能手机,监控设备,无人机,人工智能等多种使用,且其应用需求日趋小型化。通常的图像传感器采用4晶体管设计,一个光电二极管加上一个传输晶体管,一个复位晶体管,一个源极跟随晶体管及一个行选择晶体管的电路结构。像素单元采用共享结构可用于减少像素尺寸及提高填充因子(fill factor)。填充因子相应于感光单元所占的区域面积相对于像素单元面积的比值,提高填充因子可以提升像素电路的灵敏度和信噪比。
图像传感器布局设计上,例如专利号为ZL200610006729.6,名称为“传感器阵列”文献中所公开的布局设计方案,采用2像素共享或4像素共享的布局,上述所述专利中图3、图4、图6布局及图7电路中所示,源极跟随晶体管SF与浮动扩散点FD设置相距较远的距离,这种布置方式浮动扩散点FD产生的电容相对大,电路转换增益较低,因此像素电路的灵敏度会降低。其次,行选择晶体管SEL和源极跟随晶体管设置在两个共享的像素单元之间,这种布置结构会对阻挡部分光电二极管PD1和PD2的入射光,降低感光像素的量子效率。
本实用新型基于上述问题,为进一步提高像素电路的设计布局并有效降低浮动扩散点FD的电容,提高像素电路转换增益,提升感光像素的量子效率,提出基于共享像素单元结构新的设置紧凑、布局合理的设计方案,以满足具有共享像素结构的图像传感器设计及应用。
发明内容
本实用新型提出一种具有共享结构像素布局的图像传感器,所述图像传感器包括由多个按行和列平铺设置的共享像素单元构成的像素阵列,每个所述共享像素单元包括:
第一感光像素单元,其包括光电二极管及连接到所述光电二极管的传输晶体管,所述光电二极管沿着一方向设置,所述传输晶体管沿着所述光电二极管的角部以一定倾斜角度设置;
第二感光像素单元,与所述第一感光像素单元相同且与所述第一感光像素单元沿水平方向镜像对称设置;
所述第一感光像素单元与所述第二感光像素单元共享一复位晶体管,浮动扩散点,及一源极跟随晶体管;
所述第一感光像素单元和所述第二感光像素单元的两个所述传输晶体管的设置结构形成一开口,所述浮动扩散点设置于所述开口处;所述源极跟随晶体管面向并靠近所述开口设置;所述复位晶体管设置于所述第一感光单元和所述第二感光单元之间;
所述源极跟随晶体管的栅极边缘,即所述栅极与所述浮动扩散点相对的边缘,与所述浮动扩散点的边缘之间的最近端距离小于0.25微米;优选地,所述距离小于0.15微米;
可选的,所述第一感光像素单元和所述第二感光像素单元还包括共享一行选择晶体管,所述行选择晶体管设置于所述共享像素单元的角部;
可选的,所述行选择晶体管设置于所述源极跟随晶体管近端的所述角部,以减少其对所述光电二极管入射光的影响;
可选的,所述传输晶体管沿所述光电二极管的角部以约45度倾斜角度设置;
可选的,所述第一感光像素单元和所述第二感光像素单元沿所述复位晶体管、所述浮动扩散点及所述源极跟随晶体管的水平方向中心线呈镜像对称;
可选的,所述第一感光像素单元和所述第二感光像素单元的两个所述传输晶体管的设置结构所形成的开口约为90度;
可选的,每个所述共享像素单元包括一转换增益控制晶体管,其布局设置在所述第一感光像素单元和所述第二感光像素单元之间,且靠近所述浮动扩散点的位置;在此种布局设计结构中,每个所述共享像素单元中的所述复位晶体管还可以设置于沿所述源跟随晶体管的布局方向,所述共享像素单元的边侧位置;
可选的,以掺杂硅连接方式代替金属连线连接所述源极跟随晶体管和所述行选择晶体管,以减少金属连线对所述光电二极管入射光的影响;所述复位晶体管以掺杂硅替代金属连线连接到所述浮动扩散点,以提高所述开口的开口率;
可选的,所述每个共享像素单元的四周采用高电势硅(silicon with positivevoltage)进行隔离设置,提高所述共享像素单元的对称性,防止电学信号串扰;
可选的,所述共享像素单元之间设置隔离结构,为离子注入隔离或STI隔离;
可选的,每个所述共享像素单元的所述光电二极管之间以及多个晶体管之间设置隔离结构,为离子注入方式隔离或STI隔离(浅沟槽隔离,shallow trench isolation);
可选的,所述图像传感器的所述源极跟随晶体管和所述浮动扩散点之间设置STI隔离,所述光电二极管之间以及其他多个晶体管之间设置离子注入方式隔离;
可选的,所述图像传感器为FSI(front side illumination,前照式)图像传感器或BSI(back side illumination,背照式)图像传感器。
本实用新型提出的具有共享结构像素布局的图像传感器,其像素阵列中平铺设置的每个共享像素单元采用紧凑的布局设置,浮动扩散点设置在两个感光像素布置结构的开口处,源极跟随晶体管面相并最小距离靠近所述开口设置,则源极跟随晶体管和浮动扩散点距离近,则浮动扩散点的电容小,能有效提高转换增益。同时,行选择晶体管设置在共享像素单元的角落部位,其对光电二极管的入射光遮挡影响较小,能有效提高像素单元的量子效率;源极跟随晶体管和行选择晶体管之间,以及复位晶体管和浮动扩散点之间的连接采用掺杂硅替代金属线连接,能进一步降低对光电二极管入射光的影响。
附图说明
图1为本实用新型给出的图像传感器实施例一的电路图;
图2为图1中实施例一的像素电路对应的一共享像素单元的布局结构示意图;
图3为本实用新型给出的图像传感器实施例二的电路图;
图4为图3中实施例二的像素电路对应的一共享像素单元的布局结构示意图;
图5~6为本实用新型给出的图像传感器隔离结构设置示意图;
图7为本发明实用新型给出的图像传感器实施例二的像素阵列布局结构示意图。
具体实施方式
以下结合各个附图及实施例对本给出的内容进行详细的说明。以下所提及的各附图及实施例是为了解释说明本内容,其各实施例中相应叙述并不对本实用新型内容构成限制。
图1是本发明实用新型给出的具有共享结构像素布局的图像传感器实施例一的电路图,如图1中所示,光电二极管PD1和传输晶体管TX1构成第一感光像素单元,光电二极管PD2和传输晶体管TX2构成第二感光像素单元。第一感光像素单元和第二感光像素单元构成共享结构,其共享浮动扩散点FD,复位晶体管RST,源极跟随晶体管SF。复位晶体管连接到可变电压源Vref,源极跟随晶体管的漏极连接到固定电源VDD,像素信号通过源极跟随晶体管SF的源极输出到列线(Pout)。图1中示出的电路图为本实用新型给出的图像传感器其中一种实施例的像素单元电路。以下针对图1中给出的图像传感器像素电路,提出一种布置结构紧凑,像素单元性能得到进一步提升的共享像素单元设计布局。
图2为本实用新型提出的图像传感器实施例一的其中一个共享像素单元的布局结构示意图。图2示意图是为了说明器件布置结构的目的,并非对各器件的具体形状,尺寸或角度构成限制。在具体电路设计中,可根据具体应用设计为不同的形状。结合图1中像素电路的各器件单元,传输晶体管TX1设置在光电二极管PD1的角部并按一个倾斜角度设置,通常情况下可以倾斜45度角度进行设置。传输晶体管TX2和光电二极管PD2以同样的结构方式进行设置。PD1和TX1构成的第一感光像素单元与PD1和TX2构成的第二感光像素单元沿着水平方向镜像对称设置,如图2中所示。复位晶体管RST设置在第一感光像素单元和第二感光像素单元之间。传输晶体管TX1和传输晶体管TX2的设置结构会形成一个开口,浮动扩散点FD设置在该开口处且距离开口最近处。在一应用例中,源极跟随晶体管SF的栅极与浮动扩散点对应的边缘,与浮动扩散点距离最近的边缘之间的间距不大于0.25微米。作为一优选的应用实施例,这个间距不大于0.15微米。这些应用实施例中针对不同的工艺技术平台,如0.13μm工艺技术,上述间距可设置在0.08~0.15微米范围,优选地,设置为0.12微米。对于0.11μm工艺技术平台,上述间距可设置在0.05~0.12微米范围,优选地,设置为0.10微米。根据不同的先进工艺技术平台,上述间距可以根据具体应用设计为0.08微米。源极跟随晶体管SF面相开口设置,并且靠近浮动扩散点FD设置,此种设置方式浮动扩散点FD所产生的电容小,可以提高像素电路的转换增益。第一感光像素单元和第二感光像素单元沿着复位晶体管RST,浮动扩散点FD以及源极跟随晶体管SF镜像对称,像素电路的对称性好能有效降低像素电路的噪声。
在像素阵列的每个共享像素单元中,复位晶体管RST到浮动扩散点的连接可以采用掺杂硅替代金属线进行连接,在具体布局设计中,布线比较简易,开口部的开口率较大,可以提高入射到光电二极管的光通量。在每个共享像素单元四周可以采用高电势硅进行隔离设置,保证共享像素单元之间良好的对称性,同时可以起到防止像素共享单元之间的电学串扰,进一步提高图像传感器性能。
图3为本实用新型给出的第二实施例的图像传感器像素电路,与图1中像素电路不同的,本实施例中的两个共享的感光像素单元除共享复位晶体管RST,浮动扩散点FD和源极跟随晶体管SF外,还包括一行选择晶体管RS。在本实施例像素电路中,复位晶晶体管RST和源极跟随晶体管SF连接到固定电源VDD。像素信号通过行选择晶体管RS输出到列线。图3像素电路对应的布局设计如图4所示,图4为本实用新型实施例二中一个共享像素单元的布局结构示意图。该示意图是为了说明器件布置结构的目的,并非对各器件的具体形状,尺寸或角度构成限制。在具体电路设计中,可根据具体应用设计为不同的形状。
本实用新型实施例二中给出的共享像素单元布局结构示意图与实施例一中的布局结构不同之处是,布局设置中还包括一个行选择晶体管RS,行选择晶体管RS布置在共享像素单元的角部位置。如图4中所示,靠近源极跟随晶体管SF近端的角端。这种设置方式行选择晶体管RS对入射到光电二极管PD1或PD2的光线影响小,以提高共享像素单元的量子效率。由于源极跟随晶体管SF和行选择晶体管RS的距离设定相对于其他器件的设置位置稍远,可以采用掺杂硅替代金属线连接源极跟随晶体管SF和行选择晶体管RS。这种连接方式会减少金属线连接对入射到光电二极管PD1的光线造成遮挡影响,避免降感光单元的低量子效率。同理,在本实施例中的每个共享像素单元四周可以采用高电势硅进行隔离设置,能保证共享像素单元良好的对称性,同时可以防止电学信号串扰带来的影响。
本实用新型还提供第三实施例和第四实施例。第三实施例为实施例一的像素电路,包括一个转换增益控制晶体管DCG,所述转换增益控制晶体管DCG连接到复位晶体管RST和浮动扩散点FD之间。第四实施例为实施例二的像素电路还包括一个转换增益控制晶体管DCG,所述转换增益控制晶体管DCG连接到复位晶体管RST和浮动扩散点FD之间。上述第三和第四实施例中的像素电路,通过对转换增益控制晶体管DCG以及电容的控制,实现像素电路高低增益的转换,以提升输出图像的动态范围。上述两个实施例在结构布局设置上,转换增益控制晶体管DCG设置在第一和第二感光像素单元之间,复位晶体管还可以设置在共享像素单元的边侧,且沿着源极跟随晶体管SF方向。此实施例未给出图示,但不影响对实施例三和实施例四给出的图像传感器布局设计结构的保护。
上述多个实施例中,图像传感器每个共享像素单元的光电二极管之间以及多个晶体管之间,各像素单元之间均设置有隔离结构,以防止像素电路中各器件之间信号串扰及产生漏电流。本实用新型方案具体实施例中,多个光电二极管之间、像素电路中多个晶体管之间,以及各像素单元之间可以采用离子注入的隔离方式,以减少像素电路中的暗电流。这种像素单元全部采用离子注入隔离方式,能有效降低像素电路中的暗电流。在某些应用例中,光电二极管之间采用离子注入的隔离方式,像素电路中各晶体管之间设置STI隔离结构。由于STI隔离容易因在形成沟槽结构的蚀刻工艺期间的损伤而导致晶格位错造成缺陷产生较高的暗电流,以致出现不希望的固定噪声,同时像素电路中过大的暗电流会降低图像传感器的动态范围。因此,在一应用例中,源极跟随晶体管和浮动扩散点之间设置STI隔离,共享像素单元其他部分以及各共享像素单元之间均采用离子注入隔离结构,以降低像素电路中暗电流,同时提高电路转换增益,提升图像传感器的性能。图5和图6为上述采用离子注入方式隔离以及部分STI隔离的示意图,图6中源极跟随晶体管和浮动扩散点之间的空白处示意为采用STI隔离。上述附图仅为示意说明的目的,并非对所采用隔离结构的位置关系及示意形式构成限制。
图7为图4中给出的共享像素单元按行和列平铺设置构成的像素阵列的示意图。本实用新型提出的具有共享结构像素布局的图像传感器包含但不限于图7所示像素阵列,所述像素阵列输出的像素信号经控制电路进行读取控制及处理并输出。本实用新型所提出的具有共享像素单元像素阵列的图像传感器可以为FSI图像传感器或者BSI图像传感器,均在本实用新型可实施的范围内。
本实用新型给出的各实施例及附图,是为了说明的目的,在不背离本实用新型更广泛的主旨和范围下,不同形式的等效修改是可行的。根据上述详细的说明可对本发明实用新型实施例进行修改。用于权利要求中的术语不应解释为限定于本实用新型具体实施内容和权利要求部分中所揭露的具体实施例。相反地,权利要求中完整确定的范围应解释为根据权利要求解释确立的声明。本实用新型的说明书和各个附图应被看作是解释性的,而不是约束性的。
Claims (12)
1.一种具有共享结构像素布局的图像传感器,包括由多个按行和列布局设置的共享像素单元构成的像素阵列,其特征在于,每个所述共享像素单元包括:
第一感光像素单元,包括光电二极管及连接到所述光电二极管的传输晶体管,所述光电二极管沿一方向设置,所述传输晶体管沿所述光电二极管的角部以一倾斜角度设置;第二感光像素单元,与所述第一感光单元相同且与所述第一感光像素单元沿水平方向镜像对称设置;
所述第一感光像素单元和所述第二感光像素单元的所述传输晶体管设置结构形成一开口,浮动扩散点设置于所述开口处;源极跟随晶体管面向并靠近所述开口设置,所述源极跟随晶体管的栅极边缘与所述浮动扩散点的边缘之间的近端距离小于0.25微米。
2.根据权利要求1所述的具有共享结构像素布局的图像传感器,其特征在于,所述第一感光像素单元与所述第二感光像素单元共享一复位晶体管,浮动扩散点,一源极跟随晶体管,及一行选择晶体管。
3.根据权利要求2所述的具有共享结构像素布局的图像传感器,其特征在于,所述行选择晶体管设置于所述共享像素单元的角部。
4.根据权利要求1所述的具有共享结构像素布局的图像传感器,其特征在于,所述传输晶体管沿所述光电二极管的角部以45度倾斜角度设置。
5.根据权利要求2或3所述的具有共享结构像素布局的图像传感器,其特征在于,所述复位晶体管设置于所述第一感光像素单元和所述第二感光像素单元之间,所述第一感光像素单元和所述第二感光像素单元沿所述复位晶体管、所述浮动扩散点及所述源极跟随晶体管的水平方向中心线镜像对称。
6.根据权利要求1或2所述的具有共享结构像素布局的图像传感器,其特征在于,每个所述共享像素单元包括一转换增益控制晶体管,布局设置在所述第一感光像素单元和所述第二感光像素单元之间,且靠近所述浮动扩散点设置。
7.根据权利要求2所述的具有共享结构像素布局的图像传感器,其特征在于,所述源极跟随晶体管通过掺杂硅连接到所述行选择晶体管。
8.根据权利要求2所述的具有共享结构像素布局的图像传感器,其特征在于,所述复位晶体管通过掺杂硅连接到所述浮动扩散点。
9.根据权利要求1所述的具有共享结构像素布局的图像传感器,其特征在于,所述共享像素单元之间设置隔离结构,为离子注入隔离或STI隔离。
10.根据权利要求1所述的具有共享结构像素布局的图像传感器,其特征在于,每个所述共享像素单元的所述光电二极管之间以及多个晶体管之间设置隔离结构,为离子注入方式隔离或STI隔离。
11.根据权利要求1所述的具有共享结构像素布局的图像传感器,其特征在于,所述图像传感器的所述源极跟随晶体管和所述浮动扩散点之间设置STI隔离,所述光电二极管之间以及其他多个晶体管之间设置离子注入方式隔离。
12.根据权利要求1所述的具有共享结构像素布局的图像传感器,其特征在于,所述图像传感器为FSI图像传感器或BSI图像传感器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920129471 | 2019-01-25 | ||
CN2019201294710 | 2019-01-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209880621U true CN209880621U (zh) | 2019-12-31 |
Family
ID=68947985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920782341.7U Active CN209880621U (zh) | 2019-01-25 | 2019-05-28 | 具有共享结构像素布局的图像传感器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209880621U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110061026A (zh) * | 2019-01-25 | 2019-07-26 | 思特威(上海)电子科技有限公司 | 具有共享结构像素布局的图像传感器 |
-
2019
- 2019-05-28 CN CN201920782341.7U patent/CN209880621U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110061026A (zh) * | 2019-01-25 | 2019-07-26 | 思特威(上海)电子科技有限公司 | 具有共享结构像素布局的图像传感器 |
CN110061026B (zh) * | 2019-01-25 | 2024-05-28 | 思特威(上海)电子科技股份有限公司 | 具有共享结构像素布局的图像传感器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11322535B2 (en) | Solid-state imaging device and camera | |
CN101641789B (zh) | 用以减小像素阵列中的接地电阻的方法、设备和系统 | |
CN110061026B (zh) | 具有共享结构像素布局的图像传感器 | |
CN110034147B (zh) | 具有背对背布局设计结构的图像传感器 | |
CN108777772B (zh) | 图像传感器 | |
US20100327391A1 (en) | Back-illuminated image sensor with electrically biased frontside and backside | |
EP1894246A2 (en) | Cmos active pixel sensor shared amplifier pixel | |
CN209880621U (zh) | 具有共享结构像素布局的图像传感器 | |
CN113725237A (zh) | 高转换增益图像传感器 | |
CN209859952U (zh) | 具有背对背布局设计结构的图像传感器 | |
CN215008234U (zh) | 像素单元、cmos图像传感器及电子设备 | |
CN209658175U (zh) | 具有紧凑设计布局的图像传感器 | |
CN212033025U (zh) | 高转换增益图像传感器 | |
CN109887947B (zh) | 具有紧凑设计布局的图像传感器 | |
CN210142651U (zh) | 具有新型布局的图像传感器 | |
CN110896082A (zh) | 具有新型布局的图像传感器 | |
CN115347007A (zh) | 像素单元、cmos图像传感器、电子设备及制备方法 | |
CN117957659A (zh) | 一种固态成像设备以及一种电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Room 612, 6th floor, No. 111 Building, Xiangke Road, Shanghai Pudong New Area Free Trade Pilot Area, 201203 Patentee after: Starway (Shanghai) Electronic Technology Co.,Ltd. Address before: Room 612, 6th floor, No. 111 Building, Xiangke Road, Shanghai Pudong New Area Free Trade Pilot Area, 201203 Patentee before: Siteway (Shanghai) Electronic Technology Co.,Ltd. |