CN115347007A - 像素单元、cmos图像传感器、电子设备及制备方法 - Google Patents

像素单元、cmos图像传感器、电子设备及制备方法 Download PDF

Info

Publication number
CN115347007A
CN115347007A CN202110528697.XA CN202110528697A CN115347007A CN 115347007 A CN115347007 A CN 115347007A CN 202110528697 A CN202110528697 A CN 202110528697A CN 115347007 A CN115347007 A CN 115347007A
Authority
CN
China
Prior art keywords
transistor
gate structure
image sensor
buried
cmos image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110528697.XA
Other languages
English (en)
Inventor
张盛鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SmartSens Technology Shanghai Co Ltd
Original Assignee
SmartSens Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SmartSens Technology Shanghai Co Ltd filed Critical SmartSens Technology Shanghai Co Ltd
Priority to CN202110528697.XA priority Critical patent/CN115347007A/zh
Publication of CN115347007A publication Critical patent/CN115347007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种像素单元、CMOS图像传感器、电子设备及制备方法，像素单元包括感光控制单元、复位晶体管及增益控制晶体管，复位晶体管及增益晶体管中至少一者具有埋入栅结构，至少位于对应晶体管的源极和漏极之间并延伸至衬底中以形成埋入沟道。本发明通过制备埋入栅结构，可以增加增益控制电容，有效实现双转换增益控制，特别适用于高光下，提高图像传感器的动态范围。基于本发明的设计，可以结合像素单元元件的布局，使得高转换增益及低转换增益均得到有效改善。本发明在无需外置电容的情况下实现了增益电容的增大，节约器件空间，减少各元件之间的相互影响。还可以通过顶部栅极实现电性引出，工艺简便，无需增加复杂工艺步骤便可实现器件的制备。

Description

像素单元、CMOS图像传感器、电子设备及制备方法
技术领域
本发明属于图像传感器制造技术领域，特别是涉及一种CMOS图像传感器像素单元、包括上述像素单元的CMOS图像传感器、电子设备及制备方法。
背景技术
图像传感器是利用光电器件的光电转换功能将感光面上的光像转换为与光像成相应比例关系的电信号。根据元件的不同，可以分为CCD(电荷耦合元件)和CMOS(金属氧化物半导体元件)两大类。随着CMOS图像传感器(CIS)设计及制造工艺的不断发展，CMOS图像传感器逐渐取代CCD图像传感器已经成为主流。其中，CMOS图像传感器可以分为FSI(FrontSide Illumination，前照式)和BSI(Back Side Illumination，背照式)两类。
动态范围是图像传感器成像质量的关键因素，动态范围大可输出更宽光强范围内的场景图像信息，呈现更丰富的图像细节。通常情况下，图像传感器输出的动态范围大约为60-70db，在一般自然环境应用中，为了同时捕获高光及阴影部分的图像信息所需要的动态范围约为100db。在图像传感器设计中，通常采用读取多帧图像进行多帧合成的方式来实现图像传感器高动态范围(HDR)。另外，部分传感器会设计双转换增益模式(DCG，DualConversion Gain)，以在不同的应用环境中采用不同增益。比如，在低光场景下，图像传感器的像素电路工作在高转换增益模式下；在高光场景下，图像传感器的像素电路工作在低转换增益模式下。
然而，采用多帧合成的高动态范围实现方式中多帧读取过程存在时间差，最后合成的图像中会出现拖尾的现象，电路的读取噪声大。而且，现有增益控制单元的增益电容难以有效增大，较小的增益电容限制了增益控制单元作用的发挥，限制了器件的动态范围，难以继续降低低增益部分。另外，也有通过设置器件电容的方式提高增益电容的做法，但该做法引入器件电容，增加信号间影响，工艺难度大等。导致现有图像传感器动态范围难以有效提高。
因此，如何提供一种CMOS图像传感器像素单元、CMOS图像传感器、电子设备及制备方法，以解决现有技术中的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种像素单元、CMOS图像传感器、电子设备及制备方法，用于解决现有技术中图像传感器动态范围难以有效提高，增益电容难以有效增大以及外置器件电容容易导致信号间产生影响及工艺复杂等问题。
为实现上述目的及其他相关目的，本发明提供一种CMOS图像传感器像素单元，所述像素单元包括：
感光控制单元，包括感光元件及传输晶体管，所述传输晶体管的分别与所述感光元件及浮动扩散点相连接，所述感光元件响应入射光产生电荷，所述传输晶体管传输所述电荷；
复位晶体管，连接至第一电压源；
增益控制晶体管，连接在所述复位晶体管与所述浮动扩散点之间；
其中，所述复位晶体管及所述增益晶体管中的至少一者具有埋入栅结构，所述埋入栅结构至少位于对应晶体管的源极和漏极之间并延伸至衬底中以形成埋入沟道。
可选地，所述埋入栅结构包括若干个间隔排布的埋入栅单元，以在所述衬底中对应形成若干个埋入沟道单元。
可选地，所述埋入栅结构包括连接部及延伸主体部，所述连接部与晶体管的源极和漏极相连接，所述延伸主体部与所述连接部相连接并向下延伸至所述衬底中。
可选地，所述埋入栅结构的横截面形状包括方形、圆形、S型、U型、田字型及环形中的至少一种。
可选地，所述埋入栅结构的深度大于对应晶体管的源极和漏极的深度；和/或，所述埋入栅结构的深度介于400-500nm之间，与所述埋入栅结构对应的晶体管的源极和漏极的深度介于300-400nm之间；和/或，所述埋入栅结构与两侧的源极和漏极之间的间距之和大于200nm。
可选地，所述像素单元包括具有共享结构的四个所述感光控制单元，所述传输晶体管以预设倾斜角度设置于对应所述感光元件的角部，且四个所述传输晶体管对向设置形成开口，其中，所述复位晶体管设置在所述增益控制晶体管一侧沿同一方向布置，并对应位于相邻行的所述感光元件之间。
可选地，所述像素单元还包括源极跟随晶体管和行选择晶体管中的至少一种，其中，所述源极跟随晶体管设置在所述开口的中心，且当均形成所述源极跟随晶体管及所述行选择晶体管时，所述行选择晶体管设置在所述源极跟随晶体管一侧沿同一方向布置，并对应位于相邻列的所述感光元件之间。
可选地，所述埋入栅结构包括与所述复位晶体管对应的第一埋入栅结构及与所述增益控制晶体管对应的第二埋入栅结构，所述埋入栅结构的设置包括：同一像素单元中，所述第一埋入栅结构与所述第二埋入栅结构关于列方向边缘线对称设置；以及，相邻像素单元中，所述第一埋入栅结构与靠近的所述第二埋入栅结构关于列方向轴线对称设置中的至少一种。
可选地，所述像素单元还包括顶部栅极，所述顶部栅极与所述埋入栅结构相连接且上下对应设置。
可选地，所述顶部栅极位于对应晶体管的源极和漏极之间形成MOS器件，并自所述顶部栅极实现晶体管的电性引出。
本发明还提供一种图像传感器，所述CMOS图像传感器包括包括若干个按行和按列布局的如上述方案中任意一项所述的CMOS图像传感器像素单元。
本发明还提供一种电子设备，包括如上述方案中任意一项所述的CMOS图像传感器。
本发明还提供一种CMOS图像传感器像素单元的制备方法，其中，本发明所提供的CMOS图像传感器像素单元优选基于本发明提供的制备方法制备得到，当然，还可以采用其他方法制备。其中，所述CMOS图像传感器像素单元的制备方法包括如下步骤：
提供衬底，所述衬底包括感光控制单元区、复位晶体管区及增益控制晶体管区；
对应所述复位晶体管区及所述增益晶体管区中的至少一者制备埋入栅结构，所述埋入栅结构至少位于对应晶体管的源极区和漏极区之间并延伸至所述衬底中以形成埋入沟道；
在所述感光控制单元区制备感光元件、传输晶体管及浮动扩散点；在所述复位晶体管区制备复位晶体管；在所述增益控制晶体管区制备增益控制晶体管；其中，所述传输晶体管的分别与所述感光元件及浮动扩散点连接，所述增益控制晶体管连接在所述浮动扩散点与所述复位晶体管之间，所述复位晶体管另一端连接第一电压源。
可选地，制备所述埋入栅结构的步骤包括：
采用刻蚀工艺在所述衬底中制备凹槽，并填充所述凹槽以形成所述埋入栅结构。
可选地，所述制备方法包括制备具有共享结构的四个所述感光控制单元以形成所述像素单元的步骤，所述传输晶体管以预设倾斜角度设置于对应所述感光元件的角部，且四个所述传输晶体管对向设置形成开口，其中，所述复位晶体管设置在所述增益控制晶体管一侧沿同一方向布置。
可选地，所述像素单元还包括源极跟随晶体管和行选择晶体管中的至少一种，其中，所述源极跟随晶体管设置在所述开口的中心，且当均形成所述源极跟随晶体管及所述行选择晶体管时，所述行选择晶体管设置在所述源极跟随晶体管一侧沿同一方向布置，并对应位于相邻列的所述感光元件之间。
可选地，所述制备方法还包括制备顶部栅极的步骤，其中，所述顶部栅极与所述埋入栅结构相连接且上下对应设置，所述顶部栅极与所述传输晶体管的栅极、所述复位晶体管的栅极以及所述增益控制晶体管的栅极基于同一工艺制备。
可选地，所述制备方法还包括制备顶部互连结构的步骤，其中，所述顶部互连结构与所述顶部栅极电连接，所述顶部栅极位于对应晶体管的源极和漏极之间形成MOS器件，以基于所述顶部互连结构自所述顶部栅极实现对应的晶体管的电性引出。
如上所述，本发明的像素单元、CMOS图像传感器、电子设备及制备方法，通过制备埋入栅结构，可以增加增益控制过程中的增益电容，有效实现传感器的双转换增益控制，提高图像传感器的动态范围。另外，基于本发明的设计，可以结合像素单元元件的布局，使得高转换增益及低转换增益均得到有效改善，本发明在原有双增益产品基础上，优化了低增益节点的物理结构，从而大幅减少低增益数值，配合高增益配置，使像素可以提供更高的动态范围。本发明在无需外置电容的情况下实现了增益电容的增大，节约器件空间，减少各元件之间的相互影响。基于本发明的设计，可以通过顶部栅极实现电性引出，制备工艺简便，无需增加过多额外复杂工艺步骤便可实现器件的制备。
附图说明
图1显示为本发明实施例中提供的图像传感器结构系统框架图。
图2显示为本发明实施例像素单元制备的工艺流程图。
图3显示为本发明实施例像素单元制备中提供衬底的示意图。
图4显示为本发明实施例像素单元制备中先制备埋入栅结构的示意图。
图5显示为本发明实施例像素单元制备中先形成晶体管源漏极的示意图。
图6显示为本发明实施例像素单元制备中形成埋入栅结构和晶体管源漏极后的示意图。
图7显示为本发明实施例像素单元制备中形成埋入栅结构后形成顶部栅极的示意图。
图8显示为本发明实施例像素单元制备中形成顶部栅极后再形成晶体管源漏的示意图。
图9显示为本发明实施例像素单元中一种埋入栅结构的横截面示意图。
图10显示为本发明实施例像素单元中另一种埋入栅结构的横截面示意图。
图11显示为本发明实施例像素单元中又一种埋入栅结构的横截面示意图。
图12显示为基于本发明像素单元设计的一像素电路示意图。
图13显示为基于本发明像素单元设计的一像素单元布局示意图。
图14显示为基于本发明像素单元设计的一像素阵列排布的局部示意图。
图15显示为基于本发明像素单元设计的一图像传感器操作示意图。
元件标号说明
101 衬底
101a 感光控制单元区
101b 复位晶体管区
101c 增益控制晶体管区
102 光电二极管
103 第一掺杂区
104 第二掺杂区
105 第三掺杂区
106 第一栅极控制区
107 第二栅极控制区
108 第一埋入栅结构
108a 第一埋入栅单元
108b 连接部
108c 延伸主体部
109 第二埋入栅结构
109a 第二埋入栅单元
110 复位晶体管栅极
111 增益晶体管栅极
112 传输晶体管栅极
S1～S3 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层；“位于……之间”包括位于二者之间的区域也可以与二者接触；本发明中使用的“介于……之间”包括两个端点值。在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
以下结合给本专利给出的各个附图对本发明提出的内容进行详细的说明。
实施例一：
图1显示为一图像传感器系统基本结构框图。如图1中所示，图像传感器包括连接到像素阵列的读出电路和控制电路，功能逻辑单元连接到读出电路，对像素电路的读取进行逻辑控制；读出电路和控制电路连接到状态寄存器，实现对像素阵列的读取控制。像素阵列包括按行(R1，R2，R3…Ry)和列(C1，C2，C3…Cx)排布的多个像素单元，像素阵列输出的像素信号经列线输出至读出电路。在一个实施例中，每一像素单元获取图像数据后，图像数据采用状态寄存器指定读出模式的读出电路读出，然后传输到功能逻辑单元。在具体应用中，读出电路可包括模数转换(ADC)电路，放大电路及其他。在某些应用实施例中，状态寄存器可包含有程序化选择系统用以确定读出系统是通过滚动曝光模式(rolling shutter)或是全局曝光模式(global shutter)读出。功能逻辑单元可仅存储图像数据或通过图像效果应用或处理的图像数据。在一应用例中，读出电路可沿读出列线(如图1所示)一次读出一行图像数据，或者可采用各种其他方式读出图形数据。控制电路的操作可通过状态寄存器的当前设置确定。例如，控制电路产生一快门信号用于控制图像获取。在某些应用例中，此快门信号可以是一全局曝光信号使得像素阵列的所有像素通过单一获取窗口同时获取其图像数据。在某些其他应用例中，此快门信号可以是一滚动曝光信号，每一像素行通过获取窗口连续实现读取操作。
图2-11显示为本发明的CMOS图像传感器像素单元的制备工艺流程图及制备过程中各步骤得到的结构示意图，图6和图8为本发明得到的两种像素单元示例的结构图。图12显示为基于本发明设计的一像素单元的电路连接示意图。图13-14显示为基于本发明设计的一像素单元中各元件布局的结构示意图。基于本发明像素单元设计的一图像传感器操作示意图。
请具体参阅图6和图8所示，本发明提供一种CMOS图像传感器像素单元。所述像素单元至少包括：感光控制单元、复位晶体管、增益控制晶体管及埋入栅结构，所述感光控制单元包括感光元件及传输晶体管，所述复位晶体管及所述增益晶体管中的至少一者具有所述埋入栅结构，且所述埋入栅结构至少位于对应晶体管的源极和漏极之间并延伸至衬底中以形成埋入沟道。通过本发明的上述设计，基于埋入栅结构的引入，可以解决现有技术中图像传感器动态范围难以有效改善，增益电容难以继续增大，以及外置器件电容容易导致信号间产生影响及工艺复杂等问题，并可基于埋入栅结构的设计，提高图像传感器整体性能。
下面将结合附图详细说明本发明的CMOS图像传感器像素单元。
请参阅图6和图8所示，所述像素单元的衬底101包括感光控制单元区101a、复位晶体管区101b以及增益控制晶体管区101c，其中，所述感光控制单元区101a还进一步包括感光元件区及传输晶体管区(图中未示出)。需要说明的是，所述衬底101中还可以具有除上述各个区域之外的其他结构区。所述衬底101中的上述各区域或其他区域的位置关系不以图示为限，附图中所示出各个区的位置关系只是为了示意性表示各个区域的存在及相关连接方式，其并不严格代表一个像素单元中各元件实际的位置关系，还可以是其他布局方式，只要能实现本发明效果的像素单元中各晶体管的布局方式均在本发明的保护范围之内。另外，各区中元件可以采用现有的电性连接方式进行连接及操作。
具体的，所述衬底101可以是CMOS图像传感器领域任意用于制备各个功能区的结构。其可以是单层材料层构成的结构，如由硅衬底构成，各个区中的元件制备在硅衬底中。所述衬底101还可以为两层及以上材料层构成的叠层结构，各个区域制备在其中任意需求层中。另外，所述衬底101还可以是具有n型掺杂或者p型掺杂的结构，以满足功能需求。
请继续参阅图6和图8所示，本发明的像素单元包括感光控制单元，制备在所述感光控制单元区101a，所述感光控制单元包括相连接的感光元件及传输晶体管(TX)，且所述传输晶体管还连接至浮动扩散点(FD)。所述感光元件响应入射光以产生电荷，所述传输晶体管用于将所述电荷转移，其中，所述传输晶体管的栅极连接传输信号线并响应于传输信号Vtx，在感光元件(如光电二极管PD)积分过程结束后将其累积的电荷转移至浮动扩散点。
具体的，在一示例中，如图6和图8所示，在衬底101中制备有光电二极管102，作为感光元件。另外，所述衬底101中还制备有第一掺杂区103。一方面，所述第一掺杂区103作为所述浮动扩散点，另一方面，所述第一掺杂区103、所述光电二极管102以及传输晶体管栅极112共同构成所述传输晶体管(TX)，以将感光元件产生的电荷基于传输晶体管转移至浮动扩散点。在一可选示例中，所述第一掺杂区103为n型掺杂区，所述光电二极管102可以是上下叠置的n型和p型掺杂区，还可以是钳位光电二极管(pinned-photodiode)。当然，所述感光控制单元区的元件布置还可以是本领域常用的其他方式，并不局限于此。
请继续参阅图6和图8所示，本发明的像素单元还包括电性连接的复位晶体管(RST)和增益控制晶体管(DCG)，分别制备在复位晶体管区101b和增益控制晶体管区101c。所述复位晶体管的一端(如漏极)连接至第一电压源，栅极连接并响应于复位信号Vrst，可以用于根据复位信号对所述浮动扩散点进行复位。在一示例中，所述第一电压源为可变电压，当然，还可以为电源电压Vdd，可以依据实际电路设计进行设定。所述增益控制晶体管电性连接在所述复位晶体管的另一端(如源极)与所述浮动扩散点之间，栅极连接并响应于增益控制信号Vdcg，可以在高低增益之间进行转换，提高图像传感器的动态范围。
具体的，在一示例中，如图6和图8所示，在增益控制晶体管区101c制备有增益控制晶体管栅极111，在复位晶体管区101b制备有复位晶体管栅极110，横跨增益控制晶体管区101c和复位晶体管区101b制备第二掺杂区104，所述第二掺杂区104同时作为复位晶体管的源极和增益控制晶体管的漏极。在复位晶体管区101b还制备有第三掺杂区105，所述第三掺杂区105作为复位晶体管的漏极。另外，该示例中，还可以是第一掺杂区103同时作为增益控制晶体管的源极。当然，所述复位晶体管区101b以及所述增益控制晶体管区101c的元件布置还可以本领域常用的其他方式，并不局限于此。
在一可选示例中，所述第二掺杂区104及所述第三掺杂区105均为n型掺杂区，从而像素单元中的各个晶体管形成n型MOS管。当然，还可以针对不同晶体管进行p型掺杂。
请继续参阅图6和图8所示，本发明的像素单元的设计中，所述复位晶体管及所述增益晶体管中的至少一者具有埋入栅结构，所述埋入栅结构至少位于对应晶体管的源极和漏极之间并向下延伸至衬底中，可以形成埋入沟道，当然，还可以延伸至其他可行的区域，如在所述衬底中还向其他方向延伸。其中，所述埋入栅结构可以仅位于所述复位晶体管对应的位置，还可以仅位于所述增益控制晶体管对应的位置，当然，还可以均在二者对应的位置设置所述埋入栅结构。在一示例中，如图中所示，显示为所述复位晶体管对应的位置具有第一埋入栅结构108，且所述增益控制晶体管对应的位置具有第二埋入栅结构109。
其中，所述埋入栅结构向下延伸至衬底当中，在一示例中，可以认为是自衬底的上表面向下延伸，各个晶体管的源极和漏极也自所述上表面进行离子注入制备。从而，所述衬底中的埋入栅结构的周围可以在工作时形成电子通道，得到环绕所述埋入栅结构的埋入沟道，基于所述埋入沟道，可以增加寄生电容，从而增加了双转换增益控制单元的增益电容，降低高光下的低增益部分，提高了图像传感器的动态范围。
作为示例，如图8所示，所述像素单元还包括顶部栅极，所述顶部栅极与所述埋入栅结构相连接且上下对应设置。在一示例中，所述顶部栅极包括复位晶体管栅极110及增益控制晶体管栅极111中的至少一者。在一具体可选示例中，所述顶部栅极包括复位晶体管栅极110和增益控制晶体管栅极111二者，并且，所述埋入栅结构包括第一埋入栅结构108和第二埋入栅结构109二者，所述第一埋入栅结构108与所述复位晶体管栅极110相连接且上下对应设置，所述第二埋入栅结构109与所述增益晶体管栅极111相连接且上下对应设置。
需要说明的是，这里上下对应指的是顶部栅极位于埋入栅结构上且具有相接触的区域，并不限制二者接触处的面积。在一示例中，在二者接触的界面处，所述顶部栅极覆盖所述埋入栅结构。在进一步可选示例中，所述顶部栅极覆盖对应晶体管源极和漏极之间的区域，构成传统MOS晶体管的栅极，即可以在晶体管工作中作为MOS管的栅极进行工作。
在一示例中，当存在所述顶部栅极时，所述顶部栅极位于对应晶体管的源极和漏极之间形成MOS器件，且自所述顶部栅极实现晶体管的电性引出。例如，存在复位晶体管栅极110和增益控制晶体管栅极111，且电路线路布置中，自复位晶体管栅极110和增益控制晶体管栅极111进行线路布置连接，实现对应晶体管的控制。
采用本示例中的方式，顶部栅极作为MOS晶体管的器件栅极，可以采用现有的像素单元制备工艺及采用现有的像素电路的连接引出方式，完成图像传感器的功能，从而可以灵活配置引入的埋入栅结构，包括其位置及形状等，以更有效的实现增益电容的增加，且有利于传感器整体性能的提升。当然，在其他示例中，如图6所示，还可以不制备所述顶部栅极，所述埋入栅结构作为MOS器件的栅极，同时具有增大增益控制电容的作用，其中，可以采用现有方式自埋入栅结构处实现电性引出。
请参阅图9-11所示，基于本发明的设计方案可以具有多种埋入栅结构的设计方式。
在一示例中，如图9所示，所述埋入栅结构呈条状设置在晶体管的源极和漏极之间，以与两侧的源极和漏极形成导通的埋入式沟通，埋入式沟道环绕所述埋入栅结构。进一步示例中，在横截面方向上，所述埋入栅结构前后端部贯穿有源区，与源极和漏极的端部相平齐。
具体的，所述埋入栅结构的横截面形状并不局限为上述条状，其横截面形状包括方形、圆形、S型、U型、田字型及环形中的至少一种，并不局限于此，还可以为不规则形状。
在另外一种示例中，如图10所示，所述埋入栅结构包括连接部及延伸主体部，所述连接部与晶体管的源极和漏极连接，所述延伸主体部与所述连接部相连接并向下延伸至所述衬底中，以形成所述埋入沟道。其中，图中以第一埋入栅结构108为例进行说明，包括相连接的连接部108b及延伸主体部108c，所述连接部108b与晶体管的源极和漏极连接，以利于形成埋入沟道，所示延伸主体部108c向下延伸至衬底中，利于增加沟道长度。另外，在一示例中，还可以是至少延伸主体部108c的前后两端与源漏极相平齐，图10示出了未平齐的情况。
其中，所述连接部与所述延伸主体部的深度可以依据实际需求设计。例如，在一示例中，所述连接部的深度小于所述延伸主体部的深度。另外，所述连接部及所述延伸主体部的横截面形状均可以依据实际需求设计，并不过分限制。
在又一种示例中，如图11所示，所述埋入栅结构包括若干个间隔排布的埋入栅单元，所述埋入栅单元可以在所述衬底中形成若干埋入沟道单元，从而整体得到埋入沟道，以进一步增加增益控制电容。例如，图中的示例中，第一埋入栅结构108包括若干个第一埋入栅单元108a，第二埋入栅结构109包括若干个第二埋入栅单元109a，图中均以3个埋入栅单元为例进行示出。各个埋入栅结构单元的形状以及相邻间距可以实际需求设定。
请参阅图6及图9所示，作为示例，所述埋入栅结构的深度d1大于对应晶体管的源极和漏极的深度d2，其中，源极和漏极深度相等。在另一示例中，所述埋入栅结构的深度介于400-500nm之间，如，可以是420nm、450nm、460nm、480nm。另外，与所述埋入栅结构对应的晶体管的源极和漏极的深度介于300-400nm之间，如，可以是320nm、350nm、360nm、380nm。另外，在一示例中，所述埋入栅结构与两侧的源极和漏极之间的间距之和大于200nm，例如，与漏极之间的距离w1和与源极之间的距离w2的和(w1+w2)大于200nm，如可以是300nm、400nm；进一步可以是，w1大于100nm，w2大于100nm，如，各为150nm，利于防止短路。其中，可以是在器件设置中上述特征均满足，当然也可依据实际需求进行设计。
另外，请参阅图12-14所示，提供一种本发明的像素单元的电路连接方式及像素单元的布局方式，所述像素单元包括具有共享结构的四个感光控制单元，分别包括感光元件PD0、PD1、PD2、PD3以及对应的传输晶体管TX0、TX1、TX2、TX3，构成四路感光像素，连接至浮动扩散点FD。复位晶体管RST进行复位，曝光结束后，像素信号经源极跟随晶体管SF信号放大和行选择晶体管RS选择输出至列线。本示例图示中，像素电路还包括转换增益控制晶体管DCG，以实现像素电路高低增益之间转换，提高图像传感器的动态范围。
在一示例中，参见图13所示，所述传输晶体管以预设倾斜角度设置于相应所述感光元件的角部，例如，所述预设倾斜角度为45°。进一步可以是，PD的横截面形状为正方形，传输晶体管与其对角线方向平行设置。另外，在一示例中，四个所述感光控制单元对向设置形成开口，可以认为是四个规则布置的传输晶体管形成规则形状且对称的所述开口。在一可选示例中，如图所示，浮动扩散点分成两个部分分别设置在左右两侧，例如，光电二极管PD1和PD2共用一个浮动扩散点，光电二极管PD0和PD3共用另外一个浮动扩散点。
其中，在具有共享结构的四个感光控制单元的像素单元中，所述复位晶体管设置在所述增益控制晶体管一侧且沿同一方向布置，对应位于相邻行所述感光元件之间。这里，本领域技术人员可以理解的是，位于感光元件之间并非严格对应位于元件之间，可以理解为相应的感光元件所属的像素单元行和像素单元列之间。
例如，参见图13-14所示，复位晶体管(RST)202设置在增益控制晶体管(DCG)204的一侧，且沿同一方向布置，如沿x方向布置。其中，该示例中，像素阵列的行方向定义为x方向，列方向定义为y方向，可选地，x与y方向相互垂直。另外，图中还显示出对应复位晶体管的第一埋入栅结构201以及对应增益控制晶体管的第二埋入栅结构203。具体结构可以参见图8示例中截面示意图所示。具体的，在进一步示例中，所述复位晶体管202和所述增益控制晶体管204设置在相邻行的光电二极管PD1和PD2之间，且光电二极管PD1和PD2关于复位晶体管202和增益控制晶体管204的中心的连线(沿x方向)呈轴对称设置，同理，光电二极管PD0和PD3也关于该连线对称。
请继续参阅图13-14所示，所述像素单元还包括源极跟随晶体管(SF)和行选择晶体管(RS)中的至少一种，图中以均包括二者为例进行示意。其中，所述源极跟随晶体管SF设置在所述开口的中心，此处的中心可以理解为四个传输晶体管(或者是光电二极管)关于源极跟随晶体管的中心对称设置，源极跟随晶体管的中心到每个传输晶体管(或者是光电二极管)的中心的距离均相同。另外，当均包括二者时，所述行选择晶体管设置在所述源极跟随晶体管一侧且沿同一方向布置，如y方向，对应位于相邻列所述感光元件之间。在一示例中，如图11所示源极跟随晶体管位于两部分的浮动扩散点连线的中心位置。
在一示例中，参见图13-14所示，像素单元的复位晶体管及增益控制晶体管共用源/漏设置，进一步可以参见图6和图8的截面示意图所示。在一示例中，参见图14所示，所述复位晶体管位于相邻像素单元中相邻两行的光电二极管之间。
其中，采用本示例中的上述像素单元中的各个元件的布局，可以有效减小重新布线层中的金属尺寸，例如，源极跟随晶体管的栅极与浮动扩散点之间的金属布线得以有效减少，从而可以降低该处形成的寄生电容，有利于在高增益模式下改善图像传感器的动态范围。但是其对低增益模式下改善难以有效实现，上述布局结合本发明的埋入栅结构的设计，可以基于埋入栅结构有效地增大增益电容，从而使得图像传感器可以有效工作在两种模式下。
在一可选示例中，同一像素单元中，复位晶体管对应的第一埋入栅结构(如对应复位晶体管303)与增益控制晶体管对应的第二埋入栅结构(如对应增益控制晶体管301)关于y方向边缘线(如虚线k2)对称设置，其中，y方向边缘线可以是左右相邻像素单元之间边界区域的中心轴线。在另一可选示例中，相邻像素单元中，复位晶体管对应的第一埋入栅结构(如对应复位晶体管302)与相靠近的增益控制晶体管对应的第二埋入栅结构(如对应增益控制晶体管301)关于y方向轴线(如虚线k1)对称设置，其中，y方向轴线可以是左右两部分光电二极管的对称轴。对称设置的埋入栅结构有利于提升传感器的整体稳定性。
请参阅图15所示，提供一种基于本发明的像素单元的传感器操作示意图。
在操作过程中，进行复位阶段T1过程中，复位晶体管RST的栅极电压和转换增益控制晶体管DCG的栅极电压均置为高电平，此时复位晶体管RST和转换增益控制晶体管DCG均导通，对光电二极管PD及浮动扩散点FD进行复位。进行曝光过程中，光电二极管PD响应入射光并产生电荷。进入低转换增益参考电压输出阶段T2过程中，复位晶体管RST的栅极电压置为低电平，复位晶体管RST关断，转换增益控制晶体管DCG的栅极电压置为高电平，转换增益控制晶体管DCG导通，浮动扩散点FD和第一电压源VDD之间的电容值因增益控制电容C而增大，行选择晶体管RS的栅极电压置为高电平，行选择晶体管RS导通，像素电路输出低转换增益时参考电压VL0。进入高转换增益参考电压输出阶段T3过程中，复位晶体管RST的栅极电压置为低电平，复位晶体管RST关断，转换增益控制晶体管DCG的栅极电压置为低电平，转换增益控制晶体管DCG关断，行选择晶体管RS的栅极电压置为高电平，行选择晶体管RS导通，像素电路输出高转换增益时参考电压VH0。
实施例二：
本发明还提供一种CMOS图像传感器，所述图像传感器包括像素阵列，所述像素阵列包括若干个按行和按列布局的如上述方案中任意一项所述的CMOS图像传感器像素单元，所述CMOS图像传感器可以为前照式(FSI)图像传感器，也可以为背照式(BSI)图像传感器。
实施例三：
本发明还提供一种电子设备，所述电子设备包括如上述方案中任意一项所述的CMOS图像传感器。其中，所述电子设备可以是安防摄像装置、汽车电子摄像装置、手机摄像装置、无人机、机器视觉以及现有摄像机等设备，并不局限于上述设备。
实施例四：
如图2-11所示，本发明还提供一种CMOS图像传感器像素单元的制备方法，其中，本发明实施例一所提供的CMOS图像传感器像素单元优选基于本实施例四提供的制备方法制备得到，当然，还可以采用其他方法制备。其中，本实施例制备方法中相关的材料层的结构及特征可以参见实施例一在像素单元中的描述，在此不再赘述。
如图2所示，所述CMOS图像传感器像素单元的制备方法包括如下步骤：
S1，提供衬底，所述衬底包括感光控制单元区、复位晶体管区及增益控制晶体管区；
S2，对应所述复位晶体管区及所述增益晶体管区中的至少一者制备埋入栅结构，所述埋入栅结构至少位于对应晶体管的源极区和漏极区之间并延伸至所述衬底中以形成埋入沟道；
S3，在所述感光控制单元区制备感光元件、传输晶体管及浮动扩散点；在所述复位晶体管区制备复位晶体管；在所述增益控制晶体管区制备增益控制晶体管；其中，所述传输晶体管的分别与所述感光元件及浮动扩散点连接，所述增益控制晶体管连接在所述浮动扩散点与所述复位晶体管之间，所述复位晶体管另一端连接第一电压源。
下面将结合附图详细说明本发明的CMOS图像传感器像素单元的制备方法，其中，图2-11代表本实施例的CMOS图像传感器像素单元制备中各步骤得到的结构示意图。另外，需要说明的是，上述顺序并不严格代表本发明所保护的CMOS图像传感器像素单元的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变，例如，可以在埋入栅结构制备之前制备感光元件。图2仅示出了本发明一种示例中的CMOS图像传感器像素单元的制备步骤。
首先，如图2中的S1及图3所示，进行步骤S1，提供衬底101，所述衬底101包括感光控制单元区101a、复位晶体管区101b及增益控制晶体管区101c。所述衬底101及各个区域的描述可以参见实施例一在像素单元结构中的描述。
接着，如图2中的S2及图4所示，进行步骤S2，对应所述复位晶体管区及所述增益晶体管区中的至少一者制备埋入栅结构，所述埋入栅结构至少位于对应晶体管的源极区和漏极区之间并延伸至所述衬底中以形成埋入沟道。
在一示例中，同时制备复位晶体管对应的第一埋入栅结构108和增益控制晶体管对应的第二埋入栅结构109。另外，可以在埋入栅结构制备之前已经在衬底中制备好各个阱区，还可以依据需求制备好隔离结构。此外，可以是在埋入栅结构制备之前已经制备光电二极管102，可以是光电二极管与阱区在同一阶段制备，也可以在埋入栅结构制备之后制备，依实际设定。
作为示例，制备所述埋入栅结构的步骤包括：采用光刻-刻蚀工艺在所述衬底101对应位置制备凹槽，并填充所述凹槽以形成所述埋入栅结构。其中，可以采用现有的物理化学气相沉积或者化学气相沉积工艺进行凹槽的填充。该方法工艺简便，无额外复杂步骤。易于实现，与现有的半导体制作流程兼容，无需额外的工艺开发，同时不影响其他增加寄生电容的设计。
最后，如图2中S3及图5-8所示，在所述感光控制单元区101a制备感光元件、传输晶体管的源极和漏极以及浮动扩散点；在所述复位晶体管区制备复位晶体管的源极和漏极；在所述增益控制晶体管区制备增益控制晶体管的源极和漏极。
具体的，各个元件以及各个掺杂区均可以采用现有的制备方法制备得到。其中，所述传输晶体管的分别与所述感光元件及浮动扩散点相连接，所述感光元件响应入射光产生电荷，所述传输晶体管传输所述电荷，所述增益控制晶体管连接在所述复位晶体管的源极与所述浮动扩散点之间，复位晶体管的漏极与第一电压源连接。
其中，需要说明的是，图4和图6的工艺显示为先制备埋入栅结构的工艺；图5和图6显示为先制备晶体管的源漏极再制备埋入栅结构的示意图。
作为示例，参见图7-8所示，所述制备方法还包括制备顶部栅极的步骤，所述顶部栅极与所述埋入栅结构相连接且上下对应设置，所述顶部栅极与所述传输晶体管的栅极、所述复位晶体管的栅极以及所述增益控制晶体管的栅极基于同一工艺制备。
具体的，在一示例中，如图7所示，制备完成所述埋入栅结构之后，先制备各个晶体管的栅极，如图8所示，其中，复位晶体管和增益控制晶体管对应位置的栅极作为所述顶部栅极。即，所述顶部栅极可以采用现有的复位晶体管及增益控制晶体管的栅极制备工艺制备，从而无需增加掩膜版，无需对掩膜版进行改进，与其他晶体管栅极等同时制备，相当于在整体上仅插入一步制备埋入栅结构的步骤，工艺简便，便可显著提高器件性能。其中，可以认为是复位晶体管的源极和漏极之间的区域定义为第一栅极控制区106，增益控制晶体管的源极和漏极之间的区域定义为第二栅极控制区107，所述顶部栅极对应位于上述两个区域。
进一步示例中，所述制备方法还包括制备顶部互连结构的步骤，其中，所述顶部栅极位于对应晶体管的源极和漏极之间形成MOS器件，所述顶部互连结构与所述顶部栅极电连接，以基于所述顶部互连结构自所述顶部栅极实现对应的晶体管的电性引出，所述顶部互连结构可以采用现有的布线工艺制备，如包括介质层和金属互连层。
作为示例，所述制备方法包括制备具有共享结构的四个所述感光控制单元以形成所述像素单元的步骤，所述传输晶体管以预设倾斜角度设置于对应所述感光元件的角部，且四个所述传输晶体管对向设置形成开口，其中，所述复位晶体管设置在所述增益控制晶体管一侧沿同一方向布置，并对应位于相邻行的所述感光元件之间。
作为示例，所述像素单元还包括源极跟随晶体管和行选择晶体管中的至少一种，其中，所述源极跟随晶体管设置在所述开口的中心，且当均形成所述源极跟随晶体管及所述行选择晶体管时，所述行选择晶体管设置在所述源极跟随晶体管一侧沿同一方向布置，并对应位于相邻列的所述感光元件之间。
作为示例，所述埋入栅结构包括与所述复位晶体管对应的第一埋入栅结构及与所述增益控制晶体管对应的第二埋入栅结构，所述埋入栅结构的设置包括：同一像素单元中，所述第一埋入栅结构与所述第二埋入栅结构关于列方向边缘线对称设置；以及，相邻像素单元中，所述第一埋入栅结构与靠近的所述第二埋入栅结构关于列方向轴线对称设置中的至少一种。
作为示例，所述埋入栅结构包括若干个间隔排布的埋入栅单元，以在所述衬底中对应形成若干个埋入沟道单元。
作为示例，所述埋入栅结构包括连接部及延伸主体部，所述连接部与晶体管的源极和漏极相连接，所述延伸主体部与所述连接部相连接并向下延伸至所述衬底中。
作为示例，所述埋入栅结构的横截面形状包括方形、圆形、S型、U型、田字型及环形中的至少一种。
作为示例，所述埋入栅结构的深度大于对应晶体管的源极和漏极的深度。
作为示例，所述埋入栅结构的深度介于400-500nm之间，与所述埋入栅结构对应的晶体管的源极和漏极的深度介于300-400nm之间。
作为示例，所述埋入栅结构与两侧的源极和漏极之间的间距之和大于200nm。
综上所述，本发明的像素单元、CMOS图像传感器、电子设备及制备方法，通过制备埋入栅结构，可以增加增益控制过程中的增益电容，有效实现传感器的双转换增益控制，特别适用于高光下，提高图像传感器的动态范围。另外，基于本发明的设计，可以结合像素单元元件的布局，使得高转换增益及低转换增益均得到有效改善。本发明在无需外置电容的情况下实现了增益电容的增大，节约器件空间，减少各元件之间的相互影响。基于本发明的设计，可以通过顶部栅极实现电性引出，制备工艺简便，无需增加过多额外复杂工艺步骤便可实现器件的制备。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (17)

1.一种CMOS图像传感器像素单元，其特征在于，所述像素单元包括：
感光控制单元，包括感光元件及传输晶体管，所述传输晶体管分别与所述感光元件及浮动扩散点相连接，所述感光元件响应入射光产生电荷，所述传输晶体管传输所述电荷；
复位晶体管，连接至第一电压源；
增益控制晶体管，连接在所述复位晶体管与所述浮动扩散点之间；
其中，所述复位晶体管及所述增益晶体管中的至少一者具有埋入栅结构，所述埋入栅结构至少位于对应晶体管的源极和漏极之间并延伸至衬底中以形成埋入沟道。
2.根据权利要求1所述的CMOS图像传感器像素单元，其特征在于，所述埋入栅结构包括若干个间隔排布的埋入栅单元，以在所述衬底中对应形成若干个埋入沟道单元。
3.根据权利要求1所述的CMOS图像传感器像素单元，其特征在于，所述埋入栅结构包括连接部及延伸主体部，其中，所述连接部与晶体管的源极和漏极相连接，所述延伸主体部与所述连接部相连接并向下延伸至所述衬底中。
4.根据权利要求1所述的CMOS图像传感器像素单元，其特征在于，所述像素单元包括具有共享结构的四个所述感光控制单元，所述传输晶体管以预设倾斜角度设置于对应所述感光元件的角部，且四个所述传输晶体管对向设置形成开口，其中，所述复位晶体管设置在所述增益控制晶体管一侧沿同一方向布置，并对应位于相邻行的所述感光元件之间。
5.根据权利要求4所述的CMOS图像传感器像素单元，其特征在于，所述像素单元还包括源极跟随晶体管和行选择晶体管中的至少一种，其中，所述源极跟随晶体管设置在所述开口的中心，且当均形成所述源极跟随晶体管及所述行选择晶体管时，所述行选择晶体管设置在所述源极跟随晶体管一侧沿同一方向布置，并对应位于相邻列的所述感光元件之间。
6.根据权利要求1所述的CMOS图像传感器像素单元，其特征在于，所述埋入栅结构包括与所述复位晶体管对应的第一埋入栅结构及与所述增益控制晶体管对应的第二埋入栅结构，其中，所述埋入栅结构的设置方式包括：同一像素单元中，所述第一埋入栅结构与所述第二埋入栅结构关于列方向边缘线对称设置；以及，相邻像素单元中，所述第一埋入栅结构与靠近的所述第二埋入栅结构关于列方向轴线对称设置中的至少一种。
7.根据权利要求1所述的CMOS图像传感器像素单元，其特征在于，所述埋入栅结构的横截面形状包括方形、圆形、S型、U型、田字型及环形中的至少一种。
8.根据权利要求1所述的CMOS图像传感器像素单元，其特征在于，所述埋入栅结构的深度大于对应晶体管的源极和漏极的深度；和/或，所述埋入栅结构的深度介于400-500nm之间，与所述埋入栅结构对应的晶体管的源极和漏极的深度介于300-400nm之间；和/或，所述埋入栅结构与两侧的源极和漏极之间的间距之和大于200nm。
9.根据权利要求1-8中任意一项所述的CMOS图像传感器像素单元，其特征在于，所述像素单元还包括顶部栅极，所述顶部栅极与所述埋入栅结构相连接且上下对应设置。
10.根据权利要求9所述的CMOS图像传感器像素单元，其特征在于，所述顶部栅极位于对应晶体管的源极和漏极之间形成MOS器件，并自所述顶部栅极实现晶体管的电性引出。
11.一种CMOS图像传感器，其特征在于，所述CMOS图像传感器包括包括若干个按行和按列布局的如权利要求1-10中任意一项所述的CMOS图像传感器像素单元。
12.一种电子设备，其特征在于，包括如权利要求11所述的CMOS图像传感器。
13.一种CMOS图像传感器像素单元的制备方法，其特征在于，所述制备方法包括如下步骤：
提供衬底，所述衬底包括感光控制单元区、复位晶体管区及增益控制晶体管区；
对应所述复位晶体管区及所述增益晶体管区中的至少一者制备埋入栅结构，所述埋入栅结构至少位于对应晶体管的源极区和漏极区之间并延伸至所述衬底中以形成埋入沟道；
在所述感光控制单元区制备感光元件、传输晶体管及浮动扩散点；在所述复位晶体管区制备复位晶体管；在所述增益控制晶体管区制备增益控制晶体管；其中，所述传输晶体管的分别与所述感光元件及浮动扩散点连接，所述增益控制晶体管连接在所述浮动扩散点与所述复位晶体管之间，所述复位晶体管另一端连接第一电压源。
14.根据权利要求13所述的CMOS图像传感器像素单元的制备方法，其特征在于，制备所述埋入栅结构的步骤包括：
采用刻蚀工艺在所述衬底中制备凹槽，并填充所述凹槽以形成所述埋入栅结构。
15.根据权利要求13所述的CMOS图像传感器像素单元的制备方法，其特征在于，所述制备方法还包括制备源极跟随晶体管和行选择晶体管中的至少一种的步骤，其中，所述像素单元具有共享结构的四个所述感光控制单元，所述传输晶体管以预设倾斜角度设置于对应所述感光元件的角部，且四个所述传输晶体管对向设置形成开口，所述复位晶体管设置在所述增益控制晶体管一侧沿同一方向布置；所述源极跟随晶体管设置在所述开口的中心，且当均形成所述源极跟随晶体管及所述行选择晶体管时，所述行选择晶体管设置在所述源极跟随晶体管一侧沿同一方向布置，并对应位于相邻列的所述感光元件之间。
16.根据权利要求13-15中任意一项所述的CMOS图像传感器像素单元的制备方法，其特征在于，所述制备方法还包括制备顶部栅极的步骤，其中，所述顶部栅极与所述埋入栅结构相连接且上下对应设置，所述顶部栅极与所述传输晶体管的栅极、所述复位晶体管的栅极以及所述增益控制晶体管的栅极基于同一工艺制备。
17.根据权利要求16所述的CMOS图像传感器像素单元的制备方法，其特征在于，所述制备方法还包括制备顶部互连结构的步骤，其中，所述顶部互连结构与所述顶部栅极电连接，所述顶部栅极位于对应晶体管的源极和漏极之间形成MOS器件，以基于所述顶部互连结构自所述顶部栅极实现晶体管的电性引出。
CN202110528697.XA 2021-05-14 2021-05-14 像素单元、cmos图像传感器、电子设备及制备方法 Pending CN115347007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110528697.XA CN115347007A (zh) 2021-05-14 2021-05-14 像素单元、cmos图像传感器、电子设备及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110528697.XA CN115347007A (zh) 2021-05-14 2021-05-14 像素单元、cmos图像传感器、电子设备及制备方法

Publications (1)

Publication Number Publication Date
CN115347007A true CN115347007A (zh) 2022-11-15

Family

ID=83947225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110528697.XA Pending CN115347007A (zh) 2021-05-14 2021-05-14 像素单元、cmos图像传感器、电子设备及制备方法

Country Status (1)

Country Link
CN (1) CN115347007A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121093A (ja) * 2004-10-20 2006-05-11 Samsung Electronics Co Ltd 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法
JP2006120679A (ja) * 2004-10-19 2006-05-11 Sony Corp 固体撮像装置
US20120080732A1 (en) * 2010-10-04 2012-04-05 International Business Machines Corporation Isolation structures for global shutter imager pixel, methods of manufacture and design structures
JP2014154562A (ja) * 2013-02-04 2014-08-25 Canon Inc 固体撮像装置、その製造方法、及び撮像システム
CN104201182A (zh) * 2014-09-04 2014-12-10 北京思比科微电子技术股份有限公司 一种背照式图像传感器像素及其制作方法
CN205159324U (zh) * 2014-11-25 2016-04-13 半导体元件工业有限责任公司 图像传感器像素电路及处理器系统
KR20180113726A (ko) * 2017-04-07 2018-10-17 삼성전자주식회사 이미지 센서
US20180315786A1 (en) * 2017-04-26 2018-11-01 Panasonic Intellectual Property Management Co., Ltd. Imaging device and camera system
CN108886046A (zh) * 2016-03-31 2018-11-23 索尼公司 固态摄像元件、传感器装置和电子设备
US20190215471A1 (en) * 2018-01-08 2019-07-11 Semiconductor Components Industries, Llc Image sensors with split photodiodes
CN110034147A (zh) * 2019-03-25 2019-07-19 思特威(上海)电子科技有限公司 具有背对背布局设计结构的图像传感器
CN112670306A (zh) * 2019-10-16 2021-04-16 豪威科技股份有限公司 Cmos图像传感器中的垂直栅极结构及布局
CN112750848A (zh) * 2019-10-31 2021-05-04 思特威(上海)电子科技股份有限公司 像素单元、图像传感器及电子设备
CN215008234U (zh) * 2021-05-14 2021-12-03 思特威(上海)电子科技股份有限公司 像素单元、cmos图像传感器及电子设备

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120679A (ja) * 2004-10-19 2006-05-11 Sony Corp 固体撮像装置
JP2006121093A (ja) * 2004-10-20 2006-05-11 Samsung Electronics Co Ltd 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法
US20120080732A1 (en) * 2010-10-04 2012-04-05 International Business Machines Corporation Isolation structures for global shutter imager pixel, methods of manufacture and design structures
JP2014154562A (ja) * 2013-02-04 2014-08-25 Canon Inc 固体撮像装置、その製造方法、及び撮像システム
CN104201182A (zh) * 2014-09-04 2014-12-10 北京思比科微电子技术股份有限公司 一种背照式图像传感器像素及其制作方法
CN205159324U (zh) * 2014-11-25 2016-04-13 半导体元件工业有限责任公司 图像传感器像素电路及处理器系统
CN108886046A (zh) * 2016-03-31 2018-11-23 索尼公司 固态摄像元件、传感器装置和电子设备
KR20180113726A (ko) * 2017-04-07 2018-10-17 삼성전자주식회사 이미지 센서
US20180315786A1 (en) * 2017-04-26 2018-11-01 Panasonic Intellectual Property Management Co., Ltd. Imaging device and camera system
US20190215471A1 (en) * 2018-01-08 2019-07-11 Semiconductor Components Industries, Llc Image sensors with split photodiodes
CN110034147A (zh) * 2019-03-25 2019-07-19 思特威(上海)电子科技有限公司 具有背对背布局设计结构的图像传感器
CN112670306A (zh) * 2019-10-16 2021-04-16 豪威科技股份有限公司 Cmos图像传感器中的垂直栅极结构及布局
CN112750848A (zh) * 2019-10-31 2021-05-04 思特威(上海)电子科技股份有限公司 像素单元、图像传感器及电子设备
CN215008234U (zh) * 2021-05-14 2021-12-03 思特威(上海)电子科技股份有限公司 像素单元、cmos图像传感器及电子设备

Similar Documents

Publication Publication Date Title
CN102376730B (zh) 嵌入传送栅
EP2065938B1 (en) Solid-state imaging device and camera
US9054003B2 (en) Image sensors and methods of fabricating the same
CN101641789B (zh) 用以减小像素阵列中的接地电阻的方法、设备和系统
JP4976273B2 (ja) シーモスイメージセンサ及びその製造方法
US10103190B2 (en) Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate
US20200168644A1 (en) Cmos image sensors
US20030042500A1 (en) CMOS imager and method of formation
CN101359675A (zh) 固态图像捕获装置及其制造方法和电子信息装置
EP2446473A1 (en) Imager with biased material and backside well
KR20080009742A (ko) 능동 영역 상에 게이트 접점을 가진 픽셀 및 그 형성 방법
WO2010151326A1 (en) Image sensor with biased frontside and backside
KR20080027380A (ko) 절연 에지 없는 전송 게이트를 갖는 픽셀
KR20090005169A (ko) 블루밍과 혼신으로부터의 다크 기준 칼럼 및 로우의 개선된보호를 위한 ｎ-웰 장벽 픽셀
KR101016545B1 (ko) 이미지센서 및 그 제조방법
CN215008234U (zh) 像素单元、cmos图像传感器及电子设备
EP0846339A1 (en) Method of manufacturing a capacitor coupled contactless imager with high resolution and wide dynamic range
CN113725237A (zh) 高转换增益图像传感器
CN215896396U (zh) 相位对焦像素结构、图像传感器及电子设备
CN115347007A (zh) 像素单元、cmos图像传感器、电子设备及制备方法
CN100587959C (zh) Cmos图像传感器及其制造方法
KR100718876B1 (ko) 이미지 센서의 픽셀 및 그 제조방법
CN209859952U (zh) 具有背对背布局设计结构的图像传感器
CN215896395U (zh) 相位对焦像素结构、图像传感器及电子设备
CN212033025U (zh) 高转换增益图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination