CN115207006B - 用于图像传感器的具有垂直栅极结构的双浮动扩散晶体管 - Google Patents

用于图像传感器的具有垂直栅极结构的双浮动扩散晶体管 Download PDF

Info

Publication number
CN115207006B
CN115207006B CN202210131886.8A CN202210131886A CN115207006B CN 115207006 B CN115207006 B CN 115207006B CN 202210131886 A CN202210131886 A CN 202210131886A CN 115207006 B CN115207006 B CN 115207006B
Authority
CN
China
Prior art keywords
dfd
gate
semiconductor substrate
transistor
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210131886.8A
Other languages
English (en)
Other versions
CN115207006A (zh
Inventor
臧辉
陈刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN115207006A publication Critical patent/CN115207006A/zh
Application granted granted Critical
Publication of CN115207006B publication Critical patent/CN115207006B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请案涉及用于图像传感器的具有垂直栅极结构的双浮动扩散晶体管。像素电路包含安置于半导体衬底中的光电二极管及浮动扩散部。传送门安置于所述光电二极管与所述浮动扩散部之间以将光生图像电荷从所述光电二极管传送到所述浮动扩散部。双浮动扩散DFD晶体管耦合于所述浮动扩散部与DFD电容器之间。所述DFD晶体管包含DFD栅极，所述DFD栅极包含安置于所述半导体衬底的表面之上的平面栅极部分及从所述平面栅极部分垂直延伸到所述半导体衬底中的垂直栅极部分。所述DFD栅极的所述垂直栅极部分经配置以增加所述DFD晶体管的栅极到衬底耦合电容。所述栅极到衬底耦合电容及所述DFD电容器经耦合以响应于所述DFD晶体管被接通增加与所述浮动扩散部相关联的有效电容。

Description

用于图像传感器的具有垂直栅极结构的双浮动扩散晶体管
技术领域
本公开大体上涉及图像传感器，且特定来说但非排他性地，涉及高动态范围(HDR)互补金属氧化物半导体(CMOS)图像传感器。
背景技术
图像传感器已经变得无处不在且现在广泛使用于数码相机、蜂窝电话、监控相机中，还广泛使用于医学、汽车及其它应用中。随着图像传感器集成到更广泛的电子装置中，期望通过装置架构设计以及图像获取处理两者以尽可能多的方式(例如，分辨率、功耗、动态范围等)增强其功能性、性能指标及类似者。
典型的互补金属氧化物半导体(CMOS)图像传感器响应于来自外部场景的图像光入射在图像传感器上而进行操作。图像传感器包含具有吸收入射图像光的部分且在吸收图像光后产生图像电荷的光敏元件(例如，光电二极管)的像素阵列。由像素光生的图像电荷可测量为列位线上的模拟输出图像信号，其随入射图像光的变化而变化。换句话说，所产生的图像电荷量与图像光的强度成比例，其被读出为来自列位线的模拟信号且被转换成数字值以产生表示外部场景的数字图像(即图像数据)。
标准图像传感器具有约60到70dB的有限动态范围。然而，真实世界的亮度动态范围要大得多。例如，自然场景通常横跨90dB及更大的范围。为了同时捕获明亮高光及昏暗阴影中的细节，在图像传感器中使用高动态范围(HDR)技术来增加捕获的动态范围。增加动态范围的一种常见技术是将使用标准(低动态范围)图像传感器以不同曝光设置捕获的多个曝光合并成单个线性HDR图像，这带来比单个曝光图像大得多的动态范围图像。
发明内容
根据本申请案的一方面，提供一种像素电路。所述像素电路包括：光电二极管，其安置于半导体衬底中，其中所述光电二极管经配置以响应于入射光光生图像电荷；浮动扩散部，其安置于所述半导体衬底中；传送门，其在所述半导体衬底的表面上安置于所述光电二极管与所述浮动扩散部之间，其中所述传送门经配置以将所述图像电荷从所述光电二极管传送到所述浮动扩散部；及双浮动扩散(DFD)晶体管，其耦合于所述浮动扩散部与DFD电容器之间，其中所述DFD晶体管包含DFD栅极结构，其包含：平面栅极部分，其安置于所述半导体衬底的所述表面之上；及垂直栅极部分，其从所述平面栅极部分垂直延伸到所述半导体衬底中，其中所述DFD栅极结构的所述垂直栅极部分经配置以增加所述DFD晶体管的栅极到衬底耦合电容，其中所述栅极到衬底耦合电容及所述DFD电容器经耦合以响应于所述DFD晶体管被接通增加与所述浮动扩散部相关联的有效电容。
根据本申请案的另一方面，提供一种成像系统。所述成像系统包括：像素阵列，其包含布置于行及列中的多个像素电路，其中所述像素电路中的每一者经耦合以响应于入射光产生图像电荷；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及读出电路，其耦合到所述像素阵列以从多个像素电路中的每一者读出所述图像电荷，其中所述多个像素电路中的每一者包含：光电二极管，其安置于半导体衬底中，其中所述光电二极管经配置以响应于入射光光生图像电荷；浮动扩散部，其安置于所述半导体衬底中；传送门，其在所述半导体衬底的表面上安置于所述光电二极管与所述浮动扩散部之间，其中所述传送门经配置以将所述图像电荷从所述光电二极管传送到所述浮动扩散部；及双浮动扩散(DFD)晶体管，其耦合于所述浮动扩散部与DFD电容器之间，其中所述DFD晶体管包含DFD栅极结构，DFD栅极结构包含：平面栅极部分，其安置于所述半导体衬底的所述表面之上；及垂直栅极部分，其从所述平面栅极部分垂直延伸到所述半导体衬底中，其中所述DFD栅极结构的所述垂直栅极部分经配置以增加所述DFD晶体管的栅极到衬底耦合电容，其中所述栅极到衬底耦合电容及所述DFD电容器经耦合以响应于所述DFD晶体管被接通增加与所述浮动扩散部相关联的有效电容。
附图说明
参考附图描述本发明的非限制性及非穷尽实施例，其中相似元件符号指代贯穿各种视图的相似部件，除非另外指定。
图1说明根据本发明的教示的包含具有像素电路的高动态范围像素阵列的成像系统的一个实例，所述像素电路包含具有包含一或多个垂直部分的DFD栅极结构的双浮动扩散(DFD)晶体管。
图2说明根据本发明的教示的高动态范围CMOS图像传感器的像素电路的一个实例示意图，所述CMOS图像传感器包含具有包含一或多个垂直部分的DFD栅极结构的DFD晶体管。
图3A说明根据本发明的教示的包含包括垂直部分的DFD栅极结构的实例DFD晶体管的平面图。
图3B说明根据本发明的教示的包含包括垂直部分的DFD栅极结构的实例DFD晶体管的纵向横截面图。
图3C说明根据本发明的教示的包含包括垂直部分的DFD栅极结构的实例DFD晶体管的横向横截面图。
图4A说明根据本发明的教示的包含多个光电二极管及具有包含垂直部分的实例DFD栅极结构的DFD晶体管的实例像素电路的平面图。
图4B说明根据本发明的教示的包含多个光电二极管及具有包含垂直部分的实例DFD栅极结构的DFD晶体管的实例像素电路的横截面图。
图5A说明根据本发明的教示的包含包括两个垂直部分的DFD栅极结构的实例DFD晶体管的平面图。
图5B说明根据本发明的教示的包含包括四个垂直部分的DFD栅极结构的另一实例DFD晶体管的平面图。
图5C说明根据本发明的教示的包含包括六个垂直部分的DFD栅极结构的又一实例DFD晶体管的平面图。
图5D说明根据本发明的教示的包含包括六个垂直部分的DFD栅极结构的实例DFD晶体管的纵向横截面图。
图5E说明根据本发明的教示的包含包括垂直部分的DFD栅极结构的又另一实例DFD晶体管的平面图。
图5F说明根据本发明的教示的包含包括两个垂直部分的DFD栅极结构的又一实例DFD晶体管的平面图。
图5G说明根据本发明的教示的包含包括在DFD晶体管中形成垂直沟道的两个垂直部分的DFD栅极结构的又另一实例DFD晶体管的平面图。
图5H说明根据本发明的教示的包含包括在DFD晶体管中形成垂直沟道的两个垂直部分的DFD栅极结构的实例DFD晶体管的横向横截面图。
对应参考字符指示贯穿诸图中若干视图的对应组件。所属领域的技术人员应了解，为了简单且清楚起见说明图中的元件，且并不一定按比例绘制元件。举例来说，图中一些元件的尺寸可相对于其它元件而被夸大以帮助改善对本发明的各个实施例的理解。另外，为了更方面地了解本发明的这些各种实施例，通常不描绘在商业可行的实施例中有用或必要的常见但好理解的元件。
具体实施方式
本文中描述涉及包含具有像素电路的高动态范围(HDR)像素阵列的成像系统的各个实例，所述像素电路包含带有双浮动扩散(DFD)栅极结构的DFD晶体管，所述DFD栅极包含一或多个垂直部分。在以下描述中，陈述众多特定细节以提供对实例的详尽理解。然而，相关领域的技术人员应认识到，可在没有所述特定细节中的一或多者的情况下或可运用其它方法、组件、材料等等来实践本文中描述的技术。在其它例子中，未详细展示或描述众所周知的结构、材料或操作以便避免使某些方面模糊不清。
贯穿此说明书对“一个实例”或“一个实施例”的参考意味着与实例相结合而描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，贯穿本说明书在多个地方出现短语“在一个实例中”或“在一个实施例”并不一定都指代相同的实例。此外，在一或多个实例中特定的特征、结构或特性可以任何合适方式组合。
为便于在本文中描述，空间相对术语(例如“下面”、“下方”、“之上”、“下”、“上方”、“上”、“顶部”、“底部”、“左”、“右”、“中心”、“中间”及类似者)可用于描述一个元件或特征相对于另一(些)元件或特征的关系，如图中说明。应理解，空间相对术语希望涵盖装置在使用或操作中的除图中所描绘的定向之外的不同定向。举例来说，如果图中的装置旋转或翻转，那么描述为在其它元件或特征“下方”或“下面”或“之下”的元件将定向成在其它元件或特征“上方”。因此，示范性术语“下面”或“之下”可涵盖上方及下方的定向两者。装置可以其它方式定向(旋转九十度或处于其它定向)，且可相应地解译本文使用的空间相对描述词。另外，还应理解，当一元件被称为“在另外两个元件之间”时，其可为另外两个元件之间的唯一元件，或也可存在一或多个中介元件。
贯穿此说明书，使用所属领域的若干术语。这些术语具有其在其所属领域中的普通含义，除非本文具体定义或其使用的上下文将另外明确指示。应注意，贯穿本文献可互换地使用元素名称与符号(例如，Si对硅)；然而，两者都具有相同意义。
如将论述，描述包含具有像素电路的HDR像素阵列的成像系统的各个实例，所述像素电路包含带有双浮动扩散(DFD)栅极的DFD晶体管，所述DFD栅极包含一或多个垂直部分。在各个实例中，DFD晶体管提供具有可切换转换增益的像素电路来在低光中以高转换增益(HCG)且在亮光中以低转换增益(LCG)实现良好的信噪比来实现高动态范围。当DFD晶体管关断时，像素电路经配置以具有高转换增益，这主要由与像素电路的浮动扩散部相关联的结电容确定。当DFD晶体管接通时，像素电路经配置以具有低转换增益，这由浮动扩散部相关联的结电容以及DFD晶体管的栅极到衬底耦合电容及耦合到DFD晶体管的DFD电容器确定，所述栅极到衬底耦合电容及DFD电容器根据本发明的教示耦合到浮动部。
在各个实例中，DFD晶体管具有DFD栅极结构，DFD栅极结构包含安置于半导体衬底的表面之上的平面栅极部分及从平面栅极部分垂直延伸到半导体衬底中的至少一个垂直栅极部分。DFD栅极结构的垂直栅极部分增加DFD晶体管的栅极到衬底耦合电容，根据本发明的教示，这在DFD晶体管接通时增加与浮动扩散部相关联的有效电容。因此，在像素电路的LCG操作期间与浮动扩散部相关联的总有效电容在DFD晶体管接通时进一步增加。当DFD晶体管关断时，由DFD栅极结构的垂直栅极部分提供的经增加栅极到衬底耦合电容对像素电路的HCG操作没有影响。因此，像素电路的HCG与LCG的比率更高，根据本发明的教示，这进一步加宽具有DFD晶体管的像素电路的动态范围。
为了说明，图1说明根据本发明的教示的包含具有像素电路的高动态范围像素阵列的成像系统100的一个实例，所述像素电路包含双浮动扩散(DFD)晶体管。在各个实例中，根据本发明的教示，DFD晶体管包含包括一或多个垂直部分的DFD栅极结构。如所说明实例中展示，成像系统100包含像素阵列102、控制电路110、读出电路106及功能逻辑108。在一个实例中，像素阵列102是包含多个像素电路104(例如，P1、P2、…、Pn)的二维(2D)阵列，所述像素电路104经布置成行(例如，R1到Ry)及列(例如，C1到Cx)以获取个人、位置、物体等的图像数据，接着，所述图像数据可用于呈现个人、位置或物体等的图像。
如下文将更详细论述，在一个实例中，每一像素电路104包含响应于入射光光生图像电荷的一或多个光电二极管。在每一像素电路104已获取其图像电荷之后，对应模拟图像电荷值由读出电路106通过列位线112读出。在实例中，每一像素电路104还包含双浮动扩散(DFD)晶体管，其可经接通或关断以在读出操作期间将像素电路104的转换增益设置或调整为LCG或HCG。在各个实例中，DFD晶体管包含具有一或多个垂直部分的DFD栅极结构，这在DFD晶体管接通时在像素电路104的LCG操作期间增加与浮动扩散部相关联的有效电容。在实例中，DFD晶体管可经关断以在像素电路104的HCG操作期间减小与浮动扩散部相关联的有效电容而不会影响HCG性能。
在各个实例中，模拟图像电荷信号可用包含于读出电路106中的模/数转换器(ADC)转换成数字值。在各个实例中，读出电路106还可包含放大电路系统或其它。接着，图像电荷值的数字表示可传送给功能逻辑108。功能逻辑108可简单地存储所述图像电荷值或甚至通过应用后图像效果(例如，剪裁、旋转、消除红眼、调整亮度、调整对比度或其它)操纵所述图像数据。在一个实例中，读出电路106可沿着列位线112一次读出一行图像电荷(已说明)或可使用例如串行读出或同时全并行读出所有像素电路104的多种其它技术(未说明)来读出所述图像电荷值。
在一个实例中，控制电路110耦合到像素阵列102以控制像素阵列102的操作特性。例如，在一个实例中，控制电路110产生传送门信号、DFD晶体管信号及其它控制信号以控制图像数据从像素阵列102的所有像素电路104的增益、传送及读出。另外，控制电路110可产生用于控制图像获取的快门信号。在一个实例中，所述快门信号是全局快门信号，其用于同时启用像素阵列102内的所有像素电路104以在单获取窗期间同时捕获其相应图像电荷值。在另一实例中，快门信号是滚动快门信号，使得像素的每一行、每一列或每一群组在连续获取窗期间循序地启用。快门信号还可确立曝光时间，其是快门保持打开的时间长度。在一个实施例中，帧中的每一者的曝光时间被设置为相同。
图2说明根据本公开的教示的高动态范围CMOS图像传感器的像素电路204的一个实例示意图，所述CMOS图像传感器包含带有DFD栅极结构的DFD晶体管，所述DFD栅极结构包含一或多个垂直部分。应了解，图2的像素电路204的实例示意图可为图1中所展示的像素阵列102的像素电路104中的一者的一个实例，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
在所描绘实例中，像素电路204包含多个光电二极管，包含光电二极管PD1 214、光电二极管PD2 216、光电二极管PD3 218及光电二极管PD4 220。根据本发明的教示，应了解，在所描绘实例中，出于解释目的，像素电路204包含四个光电二极管，且在其它实例中，像素电路204可包含单个光电二极管或更大数目个光电二极管。
继续图2中说明的实例，包含光电二极管PD1 214、光电二极管PD2 216、光电二极管PD3 218及光电二极管PD4 220的一或多个光电二极管中的每一者经配置以响应于入射光243光生图像电荷。在所描绘实例中，像素电路204还包含浮动扩散部FD 230，其经耦合以从包含光电二极管PD1 214、光电二极管PD2 216、光电二极管PD3 218及光电二极管PD4220的多个光电二极管接收图像电荷。
图2中描绘的实例还展示包含第一传送门222、第二传送门224、第三传送门226及第四传送门228的多个传送门，其耦合于浮动扩散部FD 230与包含光电二极管PD1 214、光电二极管PD2 216、光电二极管PD3 218及光电二极管PD4 220的相应光电二极管之间。在操作中，第一传送门222、第二传送门224、第三传送门226及第四传送门228经配置以分别响应于传送门信号TX1、TX2、TX3及TX4将光电二极管PD1 214、光电二极管PD2 216、光电二极管PD3 218及光电二极管PD4 220中光生的图像电荷传送到浮动扩散部230。
所说明实例展示像素电路204还包含具有耦合到供应电压的漏极及耦合到浮动扩散部FD 230的栅极的源极跟随器晶体管SF 232。行选择晶体管234耦合到源极跟随器晶体管SF 232的源极及列位线212，且经耦合以响应于选择信号SEL进行控制。在操作中，源极跟随器晶体管SF 232经耦合以响应于浮动扩散部FD 230中的图像电荷通过选择晶体管234将图像信号输出给位线212。在一个实例中，读出电路(例如，图1的读出电路106)耦合到位线212以从位线212读出图像信号。
继续图2中描绘的实例，像素电路204还包含耦合于浮动扩散部FD 230与DFD电容器Cdfd 240之间的双浮动扩散(DFD)晶体管236。在所描绘实例中，DFD电容器Cdfd 240耦合于偏置电压Vbias与DFD晶体管236的源极之间。复位晶体管238耦合于供应电压与DFD晶体管236之间。在操作中，复位晶体管238可经配置以响应于所展示的复位控制信号RST及DFD控制信号DFD复位浮动扩散部FD 230，且还复位光电二极管PD1 214、光电二极管PD2 216、光电二极管PD3 218及光电二极管PD4 220。
如将论述，在各个实例中，DFD晶体管236包含DFD栅极结构，DFD栅极结构包含安置于半导体衬底的表面之上的平面栅极部分以及从平面栅极部分垂直延伸到半导体衬底中的一或多个垂直栅极部分。在一个实例中，相关联沟道在DFD晶体管236接通时沿着DFD晶体管236的DFD栅极结构的至少一部分且在半导体衬底的表面下面形成于DFD晶体管236的源极区与漏极区之间。在各个实例中，DFD栅极结构的一或多个垂直栅极部分经配置以增加DFD栅极结构与半导体衬底之间的DFD晶体管236的栅极到衬底耦合电容Cg-sub 242。在操作中，根据本发明的教示，DFD晶体管236栅极到衬底耦合电容Cg-sub 242及DFD电容器Cdfd 240耦合到浮动扩散部FD 230以增加与浮动扩散部FD 230相关联的有效电容，从而在LCG操作期间响应于DFD晶体管236被接通而减小像素电路204的转换增益。
图3A说明根据本公开的教示的包含包括垂直部分的DFD栅极结构的实例DFD晶体管336的平面图。应了解，图3A的实例DFD晶体管336可为图2的DFD晶体管236的一个实例或包含于图1中所展示的像素电路104中的DFD晶体管的一个实例，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如在图3A中描绘的平面图实例中展示，DFD晶体管336包含具有安置于半导体衬底344的表面之上的平面栅极部分336A的DFD栅极结构。在一个实例中，半导体衬底344包含硅。在实例中，DFD晶体管336的DFD栅极结构还包含垂直栅极部分336B，其从平面栅极部分336A垂直延伸到半导体衬底344中。在一个实例中，垂直栅极部分336B在DFD晶体管336的源极/漏极区之间延伸到半导体衬底344中。应了解，DFD晶体管336的沟道在半导体衬底344中形成于DFD栅极结构下面，包含在平面栅极部分336A下方、沿着垂直栅极部分336B的底部及/或侧壁的部分、在DFD晶体管336的半导体衬底344中的源极/漏极区之间。
在所描绘实例中，应进一步了解，DFD晶体管336的沟道及源极/漏极区用沿着DFD晶体管336的横向侧安置于半导体衬底344中的浅沟槽隔离(STI)结构352与半导体衬底344中的有源像素区隔离，如展示。在各个实例中，STI结构352包含填充有氧化物材料或其它合适隔离材料的沟槽结构。在各个实例中，STI结构352提供晶体管区与有源像素区之间的隔离。DFD晶体管336的DFD栅极结构的垂直栅极部分336B经配置以在DFD晶体管接通时增加DFD晶体管336的栅极到衬底耦合电容。如上文论述，根据本发明的教示，以DFD晶体管336的DFD栅极结构提供的栅极到衬底耦合电容经配置以在LCG操作期间响应于DFD晶体管336被接通增加与耦合到DFD晶体管336的浮动扩散部相关联的有效电容。
图3B说明根据本公开的教示的包含包括垂直部分的DFD栅极结构的实例DFD晶体管336的纵向横截面图。应了解，图3B中说明的实例DFD晶体管336可为沿着虚线A-A’的图3A的DFD晶体管336的实例或图2的DFD晶体管236的一个实例或包含于图1中所展示的像素电路104中的DFD晶体管的一个实例的纵向横截面图，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如在图3B中描绘的实例的纵向横截面图中展示，DFD晶体管336的DFD栅极结构包含安置于半导体衬底344的表面358之上的平面栅极部分336A。在一个实例中，表面358是半导体衬底344的前侧表面。在实例中，DFD晶体管336的DFD栅极结构还包含垂直栅极部分336B，其在源极区350与漏极区348之间从平面栅极部分336A垂直延伸到半导体衬底344中。在实例中，DFD晶体管336的沟道形成于DFD栅极结构下面，包含沿着垂直栅极部分336B的底部及/或侧壁、在平面栅极部分336A下的半导体衬底344的表面358下面、DFD晶体管336的源极区350与漏极区348之间。
在各个实例中，垂直栅极部分336B的深度可为约～300到400纳米，其在所描绘实例中展示为比源极区350及漏极区348在半导体衬底344中的结深度更深的深度。在各个实例中，还应了解，垂直栅极部分336B可具有支柱结构且具有在约～20到100纳米范围内的横截面宽度，这取决于DFD晶体管336的DFD栅极结构的栅极大小。根据本发明的教示，应注意，这些尺寸是出于解释目的提供，且在其它实例中，应了解，垂直栅极部分336B及/或栅极结构336的尺寸可取决于所期望栅极到衬底电容及/或工艺设计规则而不同。
在一个实例中，源极区350通过导电路径354耦合到浮动扩散部FD 330，且漏极区348通过导电路径356耦合到DFD电容器Cdfd 340。在各个实例中，应了解，导电路径354及356可包含形成于其上制造包含DFD晶体管336的像素电路104的芯片的一或多个层间电介质层中的接触件及金属层互连件。在实施例中，DFD晶体管336的栅极氧化物层的厚度不同于至少一个像素晶体管的栅极氧化物层的厚度。如图3B中描绘的实例中展示，应了解，薄栅极氧化物层346形成于DFD晶体管336的DFD栅极结构与半导体衬底344之间。在一个实例中，栅极氧化物层346具有约～30到45埃的厚度。在实施例中，DFD晶体管336的薄栅极氧化物层346比像素晶体管的栅极氧化物层厚度(例如，约70到100埃)薄，例如例如传送门、复位晶体管或行选择晶体管的栅极氧化物层。
DFD晶体管336的DFD栅极结构的垂直栅极部分336B经配置以增加DFD晶体管336的栅极到衬底耦合电容。在一个实例中，薄栅极氧化物层346可进一步增加DFD晶体管336的栅极到衬底耦合电容。如上文论述，根据本发明的教示，以DFD晶体管336的DFD栅极结构提供的栅极到衬底耦合电容经配置以增加与耦合到DFD晶体管336的浮动扩散部FD 330相关联的有效电容，以在LCG操作期间响应于DFD晶体管336被接通减小相关联像素电路的转换增益。
图3C说明根据本公开的教示的包含具有垂直部分的DFD栅极结构的实例DFD晶体管336的横向横截面图。应了解，图3C中说明的实例DFD晶体管336可为沿着虚线B-B’的图3A的DFD晶体管336的实例或图2的DFD晶体管236的DFD栅极结构的一个实例或包含于图1中所展示的像素电路104中的DFD晶体管的一个实例的横向横截面图，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如在图3C中描绘的实例的横向横截面图中展示，DFD晶体管336的DFD栅极结构包含安置于半导体衬底344的表面358之上的平面栅极部分336A。在一个实例中，表面358是半导体衬底344的前侧表面。在一个实例中，表面358是半导体衬底344的不被照射的表面。在实例中，DFD晶体管336的DFD栅极结构还包含垂直栅极部分336B，其在DFD晶体管336的源极/漏极区之间从平面栅极部分336A垂直延伸到半导体衬底344中。
在所描绘实例中，应进一步了解，DFD晶体管336的沟道及源极/漏极区用沿着DFD晶体管336的横向侧安置于半导体衬底344中的STI结构352与半导体衬底344中的有源像素区隔离，如展示。在所描绘实例中，应了解，垂直栅极结构336B垂直延伸到半导体衬底344中的深度与STI结构352垂直延伸到半导体衬底344中的深度大致相同。在操作中，DFD栅极结构336的垂直栅极部分336B经配置以增加DFD晶体管336的栅极到衬底耦合电容。如上文论述，根据本发明的教示，以DFD晶体管336的DFD栅极结构提供的栅极到衬底耦合电容经配置以在LCG操作期间响应于DFD晶体管336被接通增加与耦合到DFD晶体管336的浮动扩散部相关联的有效电容。
图4A说明根据本发明的教示的包含多个光电二极管及具有包含垂直部分的实例DFD栅极结构的DFD晶体管的实例像素电路404的平面图。应了解，图4A的像素电路404的实例可为图2的像素电路204或图1中所展示的像素阵列102的像素电路104的一个实例。此外，应了解，图4A中说明的DFD晶体管436可为图3A到3C中说明的DFD晶体管336的一个实例或图2的DFD晶体管236的一个实例或包含于图1中所展示的像素电路104中的DFD晶体管的一个实例，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如图4A中描绘的平面图实例中展示，像素电路404包含浮动扩散部FD 430，其安置于半导体衬底444中。在所描绘实例中，像素电路404还包含安置于半导体衬底444中的多个光电二极管，包含光电二极管PD1 414、光电二极管PD2 416、光电二极管PD3 418及光电二极管PD4 420。在实例中，光电二极管PD1 414、光电二极管PD2 416、光电二极管PD3 418及光电二极管PD4 420经配置以响应于入射光产生图像电荷。
应了解，在所描绘实例中，出于解释目的，像素电路404在半导体衬底444中包含包围浮动扩散部FD 430的四个光电二极管，且在另一实例中，像素电路404还可包含单个光电二极管。在又一实例中，像素电路404还可包含更大数目个光电二极管。
继续所描绘实例，第一传送门422在半导体衬底444的表面上位于光电二极管PD1414与浮动扩散部FD 430之间。类似地，第二传送门424在半导体衬底444的表面上位于光电二极管PD2 416与浮动扩散部FD 430之间。第三传送门426在半导体衬底444的表面上位于光电二极管PD3 418与浮动扩散部FD 430之间。第四传送门428在半导体衬底444的表面上位于光电二极管PD4 420与浮动扩散部FD 430之间。在一个实例中，第一传送门422、第二传送门424、第三传送门426及第四传送门428由多晶硅或其它合适材料形成。应了解，在图4A中描绘的实例中，每一光电二极管有一个传送门。因此，在其中仅有一个光电二极管的实例中，仅有一个传送门。
在所描绘实例中，应注意，第一传送门422包含安置于半导体衬底444的表面之上的平面栅极部分422A及从平面栅极部分422A垂直延伸到半导体衬底444中的一或多个垂直栅极部分422B。类似地，第二传送门424包含安置于半导体衬底444的表面之上的平面栅极部分424A及从平面栅极部分424A垂直延伸到半导体衬底444中的一或多个垂直栅极部分424B。第三传送门426包含安置于半导体衬底444的表面之上的平面栅极部分426A及从平面栅极部分426A垂直延伸到半导体衬底444中的一或多个垂直栅极部分426B。第四传送门428包含安置于半导体衬底444的表面之上的平面栅极部分428A及从平面栅极部分428A垂直延伸到半导体衬底444中的一或多个垂直栅极部分428B。在操作中，第一传送门422、第二传送门424、第三传送门426及第四传送门428经配置以分别响应于传送门信号TX1、TX2、TX3及TX4将在光电二极管PD1 414、光电二极管PD2 416、光电二极管PD3 418及光电二极管PD4420中光生的图像电荷传送到浮动扩散部430。
所说明实例展示像素电路404还包含具有耦合到供应电压VDD的漏极(在图4A中说明为源极/漏极区S/D)及耦合到浮动扩散部FD 430的栅极的源极跟随器晶体管SF 432。行选择晶体管434通过相应源极/漏极区S/D耦合到源极跟随器晶体管SF 432及列位线412，且经耦合以响应于选择信号SEL进行控制。在操作中，源极跟随器晶体管SF 432经耦合以响应于浮动扩散部FD 430中的图像电荷通过选择晶体管434将图像信号输出给位线412。在一个实例中，读出电路(例如，图1的读出电路106)耦合到位线412以从位线412读出图像信号。
继续所描绘实例，像素电路404还包含耦合于浮动扩散部FD 430与DFD电容器Cdfd440之间的DFD晶体管436。特定来说，图4A中展示的实例展示DFD晶体管436包含耦合到浮动扩散部FD 430的第一源极/漏极区S/D及耦合到DFD电容器Cdfd 440及复位晶体管438的第二源极/漏极区S/D。特定来说，DFD晶体管436与复位晶体管438共享源极/漏极区S/D(例如，DFD晶体管436的第二源极/漏极区S/D)。如展示，复位晶体管438耦合于供应电压VDD与DFD晶体管436之间。在操作中，复位晶体管438可经配置以响应于复位控制信号RST、DFD控制信号DFD及传送门控制信号TX1、TX2、TX3、TX4通过DFD晶体管436复位浮动扩散部FD 430，且还复位光电二极管PD1 414、光电二极管PD2 416、光电二极管PD3 418及光电二极管PD4 420。
在所描绘实例中，DFD晶体管436包含DFD栅极结构，其包含安置于半导体衬底444的表面之上的平面栅极部分436A及在源极/漏极区S/D之间且在半导体衬底444的表面下面从平面栅极部分436A垂直延伸到半导体衬底444中的垂直栅极部分436B。如上文论述，DFD栅极结构的垂直栅极部分436B经配置以在DFD晶体管436被接通时增加DFD晶体管436的栅极到衬底耦合电容。因而，DFD晶体管436的栅极到衬底耦合电容及DFD电容器Cdfd 440经耦合以增加与浮动扩散部FD 430相关联的有效电容以响应于DFD晶体管436被接通而减小与像素电路404相关联的转换增益。
在一个实例中，应了解，DFD晶体管436的DFD栅极结构的垂直栅极部分436B可在分别与传送门422、424、426及428的垂直栅极部分422B、424B、426B及428B相同的工艺中形成。在各个实例中，DFD晶体管436的DFD栅极结构的垂直栅极部分436B的支柱结构的例如结构尺寸(例如，支柱长度或支柱宽度)、结构形状及栅极材料的物理性质可与传送门422、424、426及428的垂直栅极部分422B、424B、426B及428B的支柱结构相同或不同。
图4A中说明的实例展示像素电路404包含安置于半导体材料444中的STI结构452，其隔离浮动扩散部FD 430及光电二极管PD1 414、PD2 416、PD3 418及PD4 420形成于其中的有源像素区与其中源极跟随器晶体管432及行选择晶体管434形成于其中的晶体管区及DFD晶体管436及复位晶体管438形成于其中的晶体管区。图4A中说明的实例还展示像素电路404包含安置于半导体材料444中以使浮动扩散部FD 430与光电二极管PD1 414、PD2416、PD3 418及PD4 420彼此隔离的经植入隔离部454。在一个实例中，STI结构452也可形成于经植入隔离部454中。
在一个实例中，经植入隔离部454可经形成为植入到半导体衬底444中以使浮动扩散部FD 430与光电二极管PD1 414、PD2 416、PD3 418及PD4 420彼此隔离的P阱隔离区。例如，在一个实例中，半导体衬底444是硅衬底且经植入隔离部454形成于硅衬底中作为植入有P型掺杂剂(例如，硼)的P阱隔离区，P型掺杂剂具有与经植入以形成光电二极管PD1 414、PD2 416、PD3 418、PD4 420及浮动扩散部FD 430的N型掺杂剂(例如，磷、砷)相反的导电性类型。在一个实例中，经植入隔离部454是生长于半导体衬底444上的外延层(例如，原位P型掺杂外延层)。在一个实例中，第一光电二极管PD1 414、第二光电二极管PD2 416、第三光电二极管PD3 418、第四光电二极管PD4 420的光电二极管区全都使用光刻及植入制造以形成相应光电二极管区。
图4B说明根据本发明的教示的包含多个光电二极管及具有包含垂直部分的实例DFD栅极结构的DFD晶体管的实例像素电路404的横截面图。应了解，图4B的像素电路404的实例可为沿着虚线C-C’的图4A的像素电路404的实例的横截面图，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如所描绘横截面图实例中展示，像素电路404包含安置于半导体衬底444中的光电二极管420。光电二极管420经配置以响应于入射光而光生图像电荷。传送门在半导体衬底444的表面458上安置成接近光电二极管420且在光电二极管420与浮动扩散部(例如，图4A中展示的浮动扩散部FD 430)之间。在所描绘实例中，应注意，传送门428包含安置于半导体衬底444的表面458之上的平面栅极部分428A及从平面栅极部分422A垂直延伸到半导体衬底444中的一或多个垂直栅极部分428B。在一个实例中，表面458是半导体衬底444的不被照射的表面。如所描绘实例中展示，栅极氧化物446安置于传送门428的平面栅极部分428A及垂直栅极部分428B与半导体衬底444之间。在操作中，传送门428经配置以将图像电荷从光电二极管420传送到浮动扩散部FD 430。
在实例中，像素电路还包含双浮动扩散(DFD)晶体管436，其耦合于浮动扩散部与DFD电容器(例如，图4A中展示的DFD电容器Cdfd 440)之间。在所描绘实例中，应注意，DFD晶体管436包含DFD栅极结构，所述DFD栅极结构包含安置于半导体衬底444的表面458之上的平面栅极部分436A及从平面栅极部分436A垂直延伸到半导体衬底444中的一或多个垂直栅极部分436B。如所描绘实例中展示，栅极氧化物446安置于DFD晶体管436的平面栅极部分436A及垂直栅极部分436B与半导体衬底444之间。在操作中，DFD晶体管436的栅极结构经配置以在DFD晶体管436被接通时增加DFD晶体管436的栅极到衬底耦合电容。因而，DFD晶体管436的栅极到衬底耦合电容及DFD电容器Cdfd 440经耦合以增加与浮动扩散部FD 430相关联的有效电容以响应于DFD晶体管436被接通而减小与像素电路404相关联的转换增益。
在一个实例中，应了解，DFD晶体管436的DFD栅极结构的垂直栅极部分436B可在与传送门428的垂直栅极部分428B相同的工艺中形成。在各个实例中，DFD晶体管436的DFD栅极结构的垂直栅极部分436B的支柱结构的例如结构尺寸(例如，支柱长度或支柱宽度)、结构形状及栅极材料的物理性质可与传送门428的垂直栅极部分428B的支柱结构相同或不同。
图4B中说明的实例还展示像素电路404包含安置于半导体材料444中的经植入隔离部454，其可经形成以使浮动扩散部FD 430与包含光电二极管420的光电二极管彼此隔离。例如，在一个实例中，半导体衬底444是硅衬底且经植入隔离部454形成于硅衬底中作为植入有P型掺杂剂(例如，硼)的P阱隔离阱区，所述P型掺杂剂具有与经植入以形成包含光电二极管420的光电二极管及浮动扩散部FD 430的N型掺杂剂(例如，磷、砷)相反的导电性类型。在一个实例中，经植入隔离部454是生长于半导体衬底444上的外延层(例如，原位P型掺杂外延层)。在一个实例中，包含光电二极管420的光电二极管区全都使用光刻及植入制造以形成相应光电二极管区。
在一个实例中，STI结构452也可形成于经植入隔离部454中，如展示。在一个实例中，STI结构452填充有氧化物。在所描绘实例中，应了解，垂直栅极结构436B垂直延伸到半导体衬底444中的深度与STI结构452垂直延伸到半导体衬底444中的经植入隔离部454的深度大致相同。在一个实例中，STI结构452用于隔离浮动扩散部FD 430及包含光电二极管420的光电二极管形成于其中的有源像素区与源极跟随器晶体管432及行选择晶体管434(例如，在图4A中展示)形成于其中的晶体管区及DFD晶体管436及复位晶体管438(例如，在图4A中展示)形成于其中的晶体管区。
图5A说明根据本公开的教示的包含包括垂直部分的MxN布置的DFD栅极结构的实例DFD晶体管536-1的平面图。特定来说，图5A中描绘的实例说明其中M＝2且N＝1使得DFD栅极结构包含垂直部分的2x1布置的实例。应了解，图5A的实例DFD晶体管536-1可为图4A中展示的DFD晶体管436的实例或图3A到3C中展示的DFD晶体管336的实例或图2的DFD晶体管236的实例或包含于图1中所展示的像素电路104中的DFD晶体管的实例，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如在图5A中描绘的平面图实例中展示，DFD晶体管536-1包含具有安置于半导体衬底544的表面之上的平面栅极部分536A的DFD栅极结构。在所说明实例中，DFD晶体管536-1的DFD栅极结构还包含两个垂直栅极部分536B。在实例中，应注意，图5A中说明的两个垂直栅极部分536B的支柱结构具有圆形横截面，如展示。
在所描绘实例中，两个垂直栅极部分536B呈MxN布置(例如，M＝2，N＝1)跨DFD晶体管536-1的沟道横向布置且在DFD晶体管536-1的源极/漏极区之间从平面栅极部分536A垂直延伸到半导体衬底544中。应了解，在一个实例中，当DFD晶体管536-1接通时，DFD晶体管536-1的沟道形成于DFD栅极结构下面的半导体衬底544中，包含在平面栅极部分536A下面、沿着垂直栅极部分536B的底部及/或侧壁的部分、在DFD晶体管536-1的半导体衬底544中的源极/漏极区之间。
在所描绘实例中，应进一步了解，DFD晶体管536-1的沟道及源极/漏极区用沿着DFD晶体管536-1的横向侧安置于半导体衬底544中的STI结构552与半导体衬底544中的有源像素区隔离，如展示。DFD晶体管536-1的DFD栅极结构的两个垂直栅极部分536B经配置以在DFD晶体管536-1接通时增加DFD晶体管536-1的栅极到衬底耦合电容。如上文论述，根据本发明的教示，以DFD晶体管536-1的DFD栅极结构提供的栅极到衬底耦合电容经配置以在LCG操作期间响应于DFD晶体管536-1被接通增加与耦合到DFD晶体管536-1的浮动扩散部相关联的有效电容。
图5B说明根据本公开的教示的包含包括垂直部分的MxN布置的DFD栅极结构的另一实例DFD晶体管536-2的平面图。特定来说，图5B中描绘的实例说明其中M＝2且N＝2使得DFD栅极结构包含垂直部分的2x2布置的实例。应了解，图5B的实例DFD晶体管536-2可为图4A中展示的DFD晶体管436的另一实例或图3A到3C中展示的DFD晶体管336的实例或图2的DFD晶体管236的实例或包含于图1中所展示的像素电路104中的DFD晶体管的实例，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如在图5B中描绘的平面图实例中展示，DFD晶体管536-2包含具有安置于半导体衬底544的表面之上的平面栅极部分536A的DFD栅极结构。在所说明实例中，DFD晶体管536-2的DFD栅极结构还包含四个垂直栅极部分536B。在实例中，应注意，图5B中说明的四个垂直栅极部分536B的支柱结构具有圆形横截面，如展示。
如所描绘实例中展示，四个垂直栅极部分536B具有跨DFD晶体管536-2的沟道横向安置的MxN布置(例如，M＝2，N＝2)且在DFD晶体管536-2的源极/漏极区之间从平面栅极部分536A垂直延伸到半导体衬底544中。应了解，当DFD晶体管536-2接通时，DFD晶体管536-2的沟道形成于DFD栅极结构下面的半导体衬底544中，包含在平面栅极部分536A下面、沿着垂直栅极部分536B的底部及/或侧壁、在DFD晶体管536-2的半导体衬底544中DFD晶体管536-2的一对源极/漏极区之间。
在所描绘实例中，四个栅极部分536B经布置成在其之间具有相等间隔。在另一实例中，在四个垂直栅极部分536B之间可存在不同间隔。例如，在一个实例中，图5B中所展示的邻近垂直栅极部分536B之间的垂直间隔可不同于邻近垂直栅极部分536B之间的水平间隔，这取决于DFD晶体管536-2的栅极大小。
在所描绘实例中，四个垂直栅极部分536B在垂直方向及水平方向两者上对准；然而，四个垂直栅极部分536B可取决于DFD晶体管536-2的DFD栅极结构的栅极大小布置成不同对准。
在一个实例中，四个垂直栅极部分536B在半导体衬底中关于半导体衬底的前表面具有相同栅极深度，然而，四个垂直栅极部分536B可取决于与耦合到DFD晶体管536-2的浮动扩散部相关联的有效电容的所需增加而具有不同深度。
在所描绘实例中，应进一步了解，DFD晶体管536-2的沟道及源极/漏极区用沿着DFD晶体管536-2的横向侧安置于半导体衬底544中的STI结构552与半导体衬底544中的有源像素区隔离，如展示。DFD晶体管536-2的DFD栅极结构的四个垂直栅极部分536B经配置以增加DFD晶体管536-2的栅极到衬底耦合电容。如上文论述，根据本发明的教示，以DFD晶体管536-2的DFD栅极结构提供的栅极到衬底耦合电容经配置以在LCG操作期间响应于DFD晶体管536-2被接通增加与耦合到DFD晶体管536-2的浮动扩散部相关联的有效电容。
图5C说明根据本公开的教示的包含包括垂直部分的MxN布置的DFD栅极结构的又一实例DFD晶体管536-3的平面图。特定来说，图5C中描绘的实例说明其中M＝2且N＝3使得DFD栅极结构包含垂直部分的2x3布置的实例。应了解，图5C的实例DFD晶体管536-3可为图4A中展示的DFD晶体管436的又一实例或图3A到3C中展示的DFD晶体管336的实例或图2的DFD晶体管236的实例或包含于图1中所展示的像素电路104中的DFD晶体管的实例，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如在图5C中描绘的平面图实例中展示，DFD晶体管536-3包含具有安置于半导体衬底544的表面之上的平面栅极部分536A的DFD栅极结构。在所说明实例中，DFD晶体管536-3的DFD栅极结构还包含六个垂直栅极部分536B。在实例中，应注意，图5C中说明的六个垂直栅极部分536B的支柱结构具有圆形横截面，如展示。
如所描绘实例中展示，六个垂直部分536B具有安置为沿着DFD晶体管536-3的沟道长度方向安置于DFD晶体管536-3的源极/漏极区之间的3对横向垂直栅极部分536B的MxN布置(例如，M＝2，N＝3)，如展示。六个垂直栅极部分536B在DFD晶体管536-3的源极/漏极区之间从平面栅极部分536A垂直延伸到半导体衬底544中。应了解，DFD晶体管536-3的沟道可形成于DFD栅极结构下面的半导体衬底544中，包含在平面栅极部分536A下面、沿着垂直栅极部分536B的底部及/或侧壁、在DFD晶体管536-3的半导体衬底544中的源极/漏极区之间。
在一个实例中，DFD晶体管536-3的六个垂直栅极部分536B相等地间隔开。在另一实例中，可布置DFD晶体管536-3的六个垂直栅极部分536B之间的不同间隔。例如，在一个实例中，图5C中所展示的邻近垂直栅极部分536B之间的垂直间隔可不同于邻近垂直栅极部分536B之间的水平间隔，这取决于DFD晶体管536-3的DFD栅极结构的栅极大小。
在所描绘实例中，应进一步了解，DFD晶体管536-3的沟道及源极/漏极区用沿着DFD晶体管536-3的横向侧安置于半导体衬底544中的STI结构552与半导体衬底544中的有源像素区隔离，如展示。DFD晶体管536-3的DFD栅极结构的六个垂直栅极部分536B经配置以增加DFD晶体管536-3的栅极到衬底耦合电容。如上文论述，根据本发明的教示，以DFD晶体管536-3的DFD栅极结构提供的栅极到衬底耦合电容经配置以在LCG操作期间响应于DFD晶体管536-3被接通增加与耦合到DFD晶体管536-3的浮动扩散部相关联的有效电容。
图5D说明根据本公开的教示的包含包括六个垂直部分的DFD栅极结构的实例DFD晶体管536-4的纵向横截面图。应了解，图5D中说明的实例DFD晶体管536-4可为沿着虚线A-A’的图5C的DFD晶体管536-3的实例或图3A到3C中展示的DFD晶体管336的实例或或图2的DFD晶体管236的实例或包含于图1中所展示的像素电路104中的DFD晶体管的实例的纵向横截面图，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如在图5D中描绘的实例的纵向横截面图中展示，DFD晶体管536-4的DFD栅极结构包含安置于半导体衬底544的表面558之上的平面栅极部分536A。在一个实例中，表面558是半导体衬底544的前侧表面。在实例中，DFD晶体管536-4的DFD栅极结构还包含六个垂直栅极部分536B，其中仅三个在图5D的纵向横截面图中可见。如展示，垂直栅极部分536B在DFD晶体管536-4的源极/漏极区之间从平面栅极部分536A沿着DFD晶体管536-4的沟道长度方向垂直延伸到半导体衬底544中。在一个实例中，当DFD晶体管536-4接通时，DFD晶体管536-4的沟道形成于DFD栅极结构下面，包含沿着垂直栅极部分536B的底部及/或侧壁、平面栅极部分536A下面的半导体衬底544的表面558下面、DFD晶体管536-4的源极区550与漏极区548之间。如展示，在各个实例中，垂直栅极部分536B的深度比源极区550及漏极区548在半导体衬底544中的深度更深。
在一个实例中，源极区550通过导电路径554耦合到浮动扩散部FD 530，且漏极区548通过导电路径556耦合到DFD电容器Cdfd 540。在各个实例中，应了解，导电路径554及556可包含形成于其上制造包含DFD晶体管536-4的像素电路的芯片的一或多个层间电介质层中的接触件及金属层互连件。如图5D中描绘的实例中展示，应了解，薄栅极氧化物层546形成于DFD晶体管536-4的DFD栅极结构与半导体衬底544之间。
在一个实例中，垂直栅极部分536B在半导体衬底544中关于半导体衬底544的前表面558具有相同栅极深度；然而，垂直栅极部分536B可取决于与耦合到DFD晶体管536-4的浮动扩散部相关联的有效电容的所需增加而具有不同深度。DFD晶体管536-4的DFD栅极结构的垂直栅极部分536B经配置以增加DFD晶体管536-4的栅极到衬底耦合电容。如上文论述，根据本发明的教示，以DFD晶体管536-4的DFD栅极结构提供的栅极到衬底耦合电容经配置以在LCG操作期间响应于DFD晶体管536-4被接通增加与耦合到DFD晶体管536-4的浮动扩散部FD 530相关联的有效电容。
图5E说明根据本公开的教示的包含包括垂直部分的DFD栅极结构的又另一实例DFD晶体管535-5的平面图。应了解，图5E的实例DFD晶体管536-5可为图4A中展示的DFD晶体管436的实例或图3A到3C中展示的DFD晶体管336的实例或图2的DFD晶体管236的实例或包含于图1中所展示的像素电路104中的DFD晶体管的实例，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如在图5E中描绘的平面图实例中展示，DFD晶体管536-5包含具有安置于半导体衬底544的表面之上的平面栅极部分536A的DFD栅极结构。在所说明实例中，DFD晶体管536-5的DFD栅极结构还包含垂直栅极部分536B。在实例中，应注意，图5E中说明的垂直栅极部分536B的支柱结构具有多边形或正方形横截面，如展示。在其它实例中，应了解，根据本发明的教示，图5E中说明的垂直栅极部分536B的支柱结构的多边形横截面可具有不同形状或不同边数(例如，小于四或大于四)。
在所描绘实例中，垂直栅极部分536B在DFD晶体管536-5的源极/漏极区之间从平面栅极部分536A垂直延伸到半导体衬底544中。应了解，在一个实例中，当DFD晶体管536-5接通时，DFD晶体管536-5的沟道形成于DFD栅极结构下面的半导体衬底544中，包含在平面栅极部分536A下面、沿着垂直栅极部分536B的底部及/或侧壁、在DFD晶体管536-5的半导体衬底544中的源极/漏极区之间。
在所描绘实例中，应进一步了解，DFD晶体管536-5的沟道及源极/漏极区用沿着DFD晶体管536-5的横向侧安置于半导体衬底544中的STI结构552与半导体衬底544中的有源像素区隔离，如展示。DFD晶体管536-5的DFD栅极结构的垂直栅极部分536B经配置以增加DFD晶体管536-5的栅极到衬底耦合电容。如上文论述，根据本发明的教示，以DFD晶体管536-5的DFD栅极结构提供的栅极到衬底耦合电容经配置以在LCG操作期间响应于DFD晶体管536-5被接通增加与耦合到DFD晶体管536-5的浮动扩散部相关联的有效电容。
图5F说明根据本公开的教示的包含包括两个垂直部分的DFD栅极结构的又一实例DFD晶体管536-6的平面图。应了解，图5F的实例DFD晶体管536-6可为图4A中展示的DFD晶体管436的实例或图3A到3C中展示的DFD晶体管336的实例或图2的DFD晶体管236的实例或包含于图1中所展示的像素电路104中的DFD晶体管的实例，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如在图5F中描绘的平面图实例中展示，DFD晶体管536-6包含具有安置于半导体衬底544的表面之上的平面栅极部分536A的DFD栅极结构。在所说明实例中，DFD晶体管536-6的DFD栅极结构还包含两个垂直栅极部分536B。在实例中，应注意，图5F中说明的两个垂直栅极部分536B的支柱结构具有多边形或正方形横截面，如展示。在其它实例中，应了解，根据本发明的教示，图5E中说明的垂直栅极部分536B的支柱结构的多边形横截面可具有不同形状或不同边数(例如，小于四或大于四)。
在所描绘实例中，两个垂直栅极部分536B呈2x1布置跨DFD晶体管536-6的沟道横向布置且在DFD晶体管536-6的源极/漏极区之间从平面栅极部分536A垂直延伸到半导体衬底544中。应了解，在一个实例中，当DFD晶体管536-6接通时，DFD晶体管536-6的沟道形成于DFD栅极结构下面的半导体衬底544中，包含在平面栅极部分536A下面、沿着两个垂直栅极部分536B的底部及/或侧壁、在DFD晶体管536-6的半导体衬底544中的源极/漏极区之间。
在所描绘实例中，应进一步了解，DFD晶体管536-6的沟道及源极/漏极区用沿着DFD晶体管536-6的横向侧安置于半导体衬底544中的STI结构552与半导体衬底544中的有源像素区隔离，如展示。DFD晶体管536-6的DFD栅极结构的两个垂直栅极部分536B经配置以增加DFD晶体管536-6的栅极到衬底耦合电容。如上文论述，根据本发明的教示，以DFD晶体管536-6的DFD栅极结构提供的栅极到衬底耦合电容经配置以在LCG操作期间响应于DFD晶体管536-6被接通增加与耦合到DFD晶体管536-6的浮动扩散部相关联的有效电容。
图5G说明根据本公开的教示的包含包括在DFD晶体管中形成垂直沟道的两个垂直部分的DFD栅极结构的又另一实例DFD晶体管536-7的平面图。应了解，图5G的实例DFD晶体管536-7可为图4A中展示的DFD晶体管436的实例或图3A到3C中展示的DFD晶体管336的实例或图2的DFD晶体管236的实例或包含于图1中所展示的像素电路104中的DFD晶体管的实例，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如在图5G中描绘的平面图实例中展示，DFD晶体管536-7包含具有安置于半导体衬底544的表面之上的平面栅极部分536A的DFD栅极结构。在所说明实例中，DFD晶体管536-5的DFD栅极结构还包含两个垂直栅极部分536B。在实例中，应注意，图5F中说明的两个垂直栅极部分536B的支柱结构是鳍形结构且具有矩形横截面，如展示。在其它实例中，应了解，根据本发明的教示，图5E中说明的垂直栅极部分536B的支柱结构的矩形横截面可具有不同形状或不同边数(例如，小于四或大于四)。
在所描绘实例中，两个鳍形垂直栅极部分536B布置于DFD晶体管536-7的沟道的横向侧上且沿着创建于DFD晶体管536-7的源极/漏极区之间的DFD晶体管536-7的沟道的横向侧从平面栅极部分536A垂直延伸到半导体衬底544中。换句话说，两个鳍形垂直栅极部分536B沿着DFD晶体管536-7的沟道宽度方向形成于半导体衬底544中且增加DFD晶体管536-7的有效栅极宽度，这借此可提高垂直栅极部分536B的操作速度。应了解，在一个实例中，当DFD晶体管536-7接通时，DFD晶体管536-7的沟道形成于DFD栅极结构下面的半导体衬底544中，包含在平面栅极部分536A下面、沿着两个垂直栅极部分536B的底部及/或侧壁的部分、在DFD晶体管536-7的半导体衬底544中的源极/漏极区之间。
在所描绘实例中，应进一步了解，DFD晶体管536-7的沟道及源极/漏极区用沿着DFD晶体管536-7的横向侧安置于半导体衬底544中的STI结构552与半导体衬底544中的有源像素区隔离，如展示。在所描绘实例中，应注意，两个鳍形垂直栅极部分536B经安置成接近或邻近于沿着DFD晶体管536-7的沟道的横向侧安置的STI结构552。DFD晶体管536-7的DFD栅极结构的两个垂直栅极部分536B经配置以增加DFD晶体管536-7的栅极到衬底耦合电容。如上文论述，根据本发明的教示，以DFD晶体管536-7的DFD栅极结构提供的栅极到衬底耦合电容经配置以在LCG操作期间响应于DFD晶体管536-7被接通增加与耦合到DFD晶体管536-7的浮动扩散部相关联的有效电容。
图5H说明根据本公开的教示的包含包括在DFD晶体管中形成垂直沟道的两个垂直部分的DFD栅极结构的实例DFD晶体管536-8的横向横截面图。应了解，图5H中说明的实例DFD晶体管536-8可为沿着虚线B-B’或DFD晶体管536-7的沟道宽度方向的图5G的DFD晶体管536-7的实例或图3A到3C中展示的DFD晶体管336的实例或或图2的DFD晶体管236的实例或包含于图1中所展示的像素电路104中的DFD晶体管的实例的横向横截面图，且上文描述的类似地命名且编号的元件在下文类似地耦合及起作用。
如在图5H中描绘的实例的横向横截面图中展示，DFD晶体管536-8的DFD栅极结构包含安置于半导体衬底544的表面558之上的平面栅极部分536A。在所描绘实例中，DFD晶体管536-8的DFD栅极结构还包含两个垂直栅极部分536B，其跨DFD晶体管536-8的沟道横向布置且沿着创建于DFD晶体管536-8的源极/漏极区之间的DFD晶体管536-8的沟道的横向侧从平面栅极部分536A垂直延伸到半导体衬底544中。应了解，在一个实例中，当DFD晶体管536-7接通时，DFD晶体管536-8的沟道形成于DFD栅极结构下面的半导体衬底544中，包含在平面栅极部分536下面、沿着两个垂直栅极部分536B的底部及/或侧壁、在DFD晶体管536-8的半导体衬底544中的源极/漏极区之间。
在实例中，DFD晶体管536-8的沟道及源极/漏极区用沿着DFD晶体管536-8的横向侧安置于半导体衬底544中的STI结构552与半导体衬底544中的有源像素区隔离，如展示。在实例中，应注意，两个垂直栅极部分536B经安置成接近或邻近于沿着DFD晶体管536-8的沟道的横向侧安置的STI结构552。因而，DFD晶体管536-8的沟道的部分沿着两个垂直栅极部分536B的底部及/或侧壁形成以沿着沟道的横向侧形成垂直沟道。在实例中，两个垂直栅极部分536B中的每一者毗邻邻近于其安置的STI结构552。
在操作中，具有沿着两个垂直栅极部分536B的底部及/或侧壁的部分创建的垂直沟道的DFD晶体管536-8的DFD栅极结构的两个垂直栅极部分536B经配置以增加DFD晶体管536-8的栅极到衬底耦合电容。如上文论述，根据本发明的教示，以DFD晶体管536-8的DFD栅极结构提供的栅极到衬底耦合电容经配置以在LCG操作期间响应于DFD晶体管536-8被接通增加与耦合到DFD晶体管536-8的浮动扩散部相关联的有效电容。
对本发明所说明的实例的上文描述，包含说明书摘要中所描述的内容，不希望为详尽的或将本发明限制为所公开的精确形式。虽然本文出于说明性目的描述了本发明的具体实例，但相关领域的技术人员应认识到，各种修改在本发明的范围内是可行的。
鉴于上文详细描述，可对本发明的实例做出这些修改。所附权利要求书中所使用的术语不应被解释为将本发明限制于说明书中公开的具体实例。实情是，本发明的范围将完全由所附权利要求确定，所述权利要求应根据已建立的权利要求解释的公认原则来解释。

Claims (30)

1.一种像素电路，其包括：
光电二极管，其安置于半导体衬底中，其中所述光电二极管经配置以响应于入射光光生图像电荷；
浮动扩散部，其安置于所述半导体衬底中；
传送门，其在所述半导体衬底的表面上安置于所述光电二极管与所述浮动扩散部之间，其中所述传送门经配置以将所述图像电荷从所述光电二极管传送到所述浮动扩散部；及
双浮动扩散DFD晶体管，其耦合于所述浮动扩散部与DFD电容器之间，其中所述DFD晶体管包含DFD栅极结构，其包含：
平面栅极部分，其安置于所述半导体衬底的所述表面之上；及
垂直栅极部分，其从所述平面栅极部分垂直延伸到所述半导体衬底中，其中所述DFD栅极结构的所述垂直栅极部分经配置以增加所述DFD晶体管的栅极到衬底耦合电容，其中所述栅极到衬底耦合电容及所述DFD电容器经耦合以响应于所述DFD晶体管被接通增加与所述浮动扩散部相关联的有效电容。
2.根据权利要求1所述的像素电路，其进一步包括安置于所述DFD栅极结构与所述半导体衬底之间的栅极氧化物。
3.根据权利要求2所述的像素电路，其中所述栅极氧化物在所述DFD栅极结构与所述半导体衬底之间具有约30到45埃的厚度。
4.根据权利要求1所述的像素电路，其中所述像素电路的转换增益经配置以响应于所述DFD晶体管被接通而降低，其中所述像素电路的所述转换增益经配置以响应于所述DFD晶体管被关断而增加。
5.根据权利要求1所述的像素电路，其中所述垂直栅极部分是包含于所述DFD栅极结构中的多个垂直栅极部分中的第一垂直栅极部分，其中所述多个垂直栅极部分中的每一者在所述DFD晶体管的源极区与漏极区之间从所述平面栅极部分垂直延伸到所述半导体衬底中。
6.根据权利要求5所述的像素电路，其中所述多个垂直栅极部分进一步包含第二垂直栅极部分，其中所述第一垂直栅极部分及所述第二垂直栅极部分沿着所述DFD晶体管的沟道宽度方向布置于所述DFD晶体管的所述漏极区与所述源极区之间，以沿着所述第一垂直栅极部分及所述第二垂直栅极部分在所述DFD晶体管的所述源极区与所述漏极区之间形成垂直沟道。
7.根据权利要求6所述的像素电路，其中所述多个垂直栅极部分呈MxN布置从所述平面栅极部分布置到所述半导体衬底中。
8.根据权利要求1所述的像素电路，其中所述传送门包括：
平面栅极部分，其安置于所述半导体衬底的所述表面之上；及
垂直栅极部分，其从所述传送门的所述平面栅极部分垂直延伸到所述半导体衬底中。
9.根据权利要求8所述的像素电路，其中所述传送门的所述垂直栅极部分的支柱结构具有与所述DFD栅极结构的支柱结构相同的支柱结构。
10.根据权利要求1所述的像素电路，其中所述光电二极管是多个光电二极管中的第一光电二极管，其中所述多个光电二极管中的每一者安置于所述半导体衬底中且经配置以响应于入射光光生图像电荷。
11.根据权利要求10所述的像素电路，其中所述多个光电二极管进一步包含围绕所述浮动扩散部对称布置于所述半导体衬底中的第二光电二极管、第三光电二极管及第四光电二极管，其中所述传送门是多个传送门中的第一传送门，其中所述多个传送门包含：
所述第一传送门，其在所述半导体衬底的所述表面上安置于所述第一光电二极管与所述浮动扩散部之间；
第二传送门，其在所述半导体衬底的所述表面上安置于所述第二光电二极管与所述浮动扩散部之间；
第三传送门，其在所述半导体衬底的所述表面上安置于所述第三光电二极管与所述浮动扩散部之间；及
第四传送门，其在所述半导体衬底的所述表面上安置于所述第四光电二极管与所述浮动扩散部之间。
12.根据权利要求1所述的像素电路，其进一步包括安置于所述半导体衬底中的多个浅沟槽隔离STI结构，其中所述多个STI结构中的每一者包含氧化物材料，其中所述多个STI结构中的每一者布置于所述半导体衬底中以在所述像素电路中隔离有源区与晶体管区，其中所述有源区中的一者包含所述光电二极管及所述浮动扩散部，且所述晶体管区中的一者包含所述DFD晶体管。
13.根据权利要求12所述的像素电路，其进一步包括安置于所述半导体衬底中的多个经植入隔离区，其中所述多个STI结构形成于所述多个经植入隔离区中。
14.根据权利要求12所述的像素电路，其中所述DFD栅极结构的所述垂直栅极部分在所述多个STI结构中的第一者与所述多个STI结构中的第二者之间从所述平面栅极部分垂直延伸到所述半导体衬底中。
15.根据权利要求14所述的像素电路，其中所述DFD栅极结构的所述垂直栅极部分从所述平面栅极部分垂直延伸到所述半导体衬底中到与所述多个STI结构中的所述第一者及所述多个STI结构中的所述第二者垂直延伸到所述半导体衬底中的深度相同的到所述半导体衬底中的深度。
16.一种成像系统，其包括：
像素阵列，其包含布置于行及列中的多个像素电路，其中所述像素电路中的每一者经耦合以响应于入射光产生图像电荷；
控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及
读出电路，其耦合到所述像素阵列以从多个像素电路中的每一者读出所述图像电荷，
其中所述多个像素电路中的每一者包含：
光电二极管，其安置于半导体衬底中，其中所述光电二极管经配置以响应于入射光光生图像电荷；
浮动扩散部，其安置于所述半导体衬底中；
传送门，其在所述半导体衬底的表面上安置于所述光电二极管与所述浮动扩散部之间，其中所述传送门经配置以将所述图像电荷从所述光电二极管传送到所述浮动扩散部；及
双浮动扩散DFD晶体管，其耦合于所述浮动扩散部与DFD电容器之间，其中所述DFD晶体管包含DFD栅极结构，所述DFD栅极结构包含：
平面栅极部分，其安置于所述半导体衬底的所述表面之上；及
垂直栅极部分，其从所述平面栅极部分垂直延伸到所述半导体衬底中，其中所述DFD栅极结构的所述垂直栅极部分经配置以增加所述DFD晶体管的栅极到衬底耦合电容，其中所述栅极到衬底耦合电容及所述DFD电容器经耦合以响应于所述DFD晶体管被接通增加与所述浮动扩散部相关联的有效电容。
17.根据权利要求16所述的成像系统，其进一步包括功能逻辑，所述功能逻辑耦合到所述读出电路以存储来自所述像素阵列的所述图像电荷值的数字表示。
18.根据权利要求16所述的成像系统，其中所述多个像素电路中的每一者进一步包括安置于所述DFD栅极结构与所述半导体衬底之间的栅极氧化物。
19.根据权利要求18所述的成像系统，其中所述栅极氧化物在所述DFD栅极结构与所述半导体衬底之间具有约30到45埃的厚度。
20.根据权利要求16所述的成像系统，其中所述垂直栅极部分是包含于所述DFD栅极结构中的多个垂直栅极部分中的第一垂直栅极部分，其中所述多个垂直栅极部分中的每一者在所述半导体衬底的所述表面下面的所述DFD晶体管的源极区与漏极区之间从所述平面栅极部分垂直延伸到的所述半导体衬底中。
21.根据权利要求20所述的成像系统，其中所述多个垂直栅极部分进一步包含第二垂直栅极部分，其中所述第一垂直栅极部分及所述第二垂直栅极部分沿着沟道宽度方向布置于所述DFD晶体管的所述漏极区与所述源极区之间，以沿着所述第一垂直栅极部分及所述第二垂直栅极部分在所述DFD晶体管的所述源极区与所述漏极区之间形成垂直沟道。
22.根据权利要求21所述的成像系统，其中所述多个垂直栅极部分呈MxN布置从所述平面栅极部分布置到所述半导体衬底中。
23.根据权利要求16所述的成像系统，其中所述传送门包括：
平面栅极部分，其安置于所述半导体衬底的所述表面之上；及
垂直栅极部分，其从所述传送门的所述平面栅极部分垂直延伸到所述半导体衬底中。
24.根据权利要求23所述的成像系统，其中所述传送门的所述垂直栅极部分的支柱结构具有与所述DFD栅极结构的支柱结构相同的支柱结构。
25.根据权利要求16所述的成像系统，其中所述光电二极管是多个光电二极管中的第一光电二极管，其中所述多个光电二极管中的每一者安置于所述半导体衬底中且经配置以响应于入射光光生图像电荷。
26.根据权利要求25所述的成像系统，其中所述多个光电二极管进一步包含围绕所述浮动扩散部对称布置于所述半导体衬底中的第二光电二极管、第三光电二极管及第四光电二极管。
27.根据权利要求26所述的成像系统，其中所述传送门是多个传送门中的第一传送门，其中所述多个传送门包含：
所述第一传送门，其在所述半导体衬底的所述表面上安置于所述第一光电二极管与所述浮动扩散部之间；
第二传送门，其在所述半导体衬底的所述表面上安置于所述第二光电二极管与所述浮动扩散部之间；
第三传送门，其在所述半导体衬底的所述表面上安置于所述第三光电二极管与所述浮动扩散部之间；及
第四传送门，其在所述半导体衬底的所述表面上安置于所述第四光电二极管与所述浮动扩散部之间。
28.根据权利要求16所述的成像系统，其中所述多个像素电路中的每一者进一步包括安置于所述半导体衬底中的多个浅沟槽隔离STI结构，其中所述多个STI结构中的每一者包含氧化物材料，其中所述多个STI结构中的每一者布置于所述半导体衬底中以在所述像素电路中隔离有源区与晶体管区，其中有源区中的一者包含所述光电二极管及所述浮动扩散部，且晶体管区中的一者包含所述DFD晶体管。
29.根据权利要求28所述的成像系统，其中所述DFD栅极结构的所述垂直栅极部分在所述多个STI结构中的第一者与所述多个STI结构中的第二者之间从所述平面栅极部分垂直延伸到所述半导体衬底中。
30.根据权利要求28所述的成像系统，其中所述DFD栅极结构的所述垂直栅极部分从所述平面栅极部分垂直延伸到所述半导体衬底中到与所述多个STI结构中的第一者及所述多个STI结构中的第二者垂直延伸到所述半导体衬底中的深度相同的到所述半导体衬底中的深度。
CN202210131886.8A 2021-04-13 2022-02-14 用于图像传感器的具有垂直栅极结构的双浮动扩散晶体管 Active CN115207006B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/229,664 2021-04-13
US17/229,664 US11450696B1 (en) 2021-04-13 2021-04-13 Dual floating diffusion transistor with vertical gate structure for image sensor

Publications (2)

Publication Number Publication Date
CN115207006A CN115207006A (zh) 2022-10-18
CN115207006B true CN115207006B (zh) 2023-03-31

Family

ID=83286441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210131886.8A Active CN115207006B (zh) 2021-04-13 2022-02-14 用于图像传感器的具有垂直栅极结构的双浮动扩散晶体管

Country Status (3)

Country Link
US (1) US11450696B1 (zh)
CN (1) CN115207006B (zh)
TW (1) TWI800216B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020035916A (ja) * 2018-08-30 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
US11984464B2 (en) * 2020-07-08 2024-05-14 Omnivision Technologies, Inc. CMOS image sensor having front side and back side trench isolation structures enclosing pixel regions and a capacitor for storing the image charge

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103369266A (zh) * 2012-03-29 2013-10-23 全视科技有限公司 具有浮动扩散开关的成像传感器像素和系统及其操作方法
CN107437552A (zh) * 2016-05-25 2017-12-05 豪威科技股份有限公司 用于检测不闪烁发光二极管的系统及方法
CN109103207A (zh) * 2017-06-20 2018-12-28 豪威科技股份有限公司 单曝光高动态范围传感器
CN110504277A (zh) * 2018-05-18 2019-11-26 豪威科技股份有限公司 与垂直晶体管组合的垂直溢流漏极

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929204B2 (en) * 2014-03-13 2018-03-27 Samsung Electronics Co., Ltd. Unit pixel of image sensor, image sensor including the same and method of manufacturing image sensor
US20160202865A1 (en) * 2015-01-08 2016-07-14 Apple Inc. Coordination of static backgrounds and rubberbanding
US9502457B2 (en) * 2015-01-29 2016-11-22 Semiconductor Components Industries, Llc Global shutter image sensor pixels having centralized charge storage regions
US9936153B1 (en) * 2016-10-04 2018-04-03 Omnivision Technologies, Inc. CMOS image sensor with dual floating diffusions per pixel for flicker-free detection of light emitting diodes
US10218924B2 (en) * 2017-04-12 2019-02-26 Omnivision Technologies, Inc. Low noise CMOS image sensor by stack architecture
US10334191B1 (en) * 2018-03-02 2019-06-25 Omnivision Technologies, Inc. Pixel array with embedded split pixels for high dynamic range imaging
US11264419B2 (en) * 2019-12-30 2022-03-01 Omnivision Technologies, Inc. Image sensor with fully depleted silicon on insulator substrate
US11444108B2 (en) * 2020-07-08 2022-09-13 Omnivision Technologies, Inc. Isolation structure for suppression floating diffusion junction leakage in CMOS image sensor
US11140352B1 (en) * 2020-12-14 2021-10-05 Omnivision Technologies, Inc. High dynamic range high speed CMOS image sensor design

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103369266A (zh) * 2012-03-29 2013-10-23 全视科技有限公司 具有浮动扩散开关的成像传感器像素和系统及其操作方法
CN107437552A (zh) * 2016-05-25 2017-12-05 豪威科技股份有限公司 用于检测不闪烁发光二极管的系统及方法
CN109103207A (zh) * 2017-06-20 2018-12-28 豪威科技股份有限公司 单曝光高动态范围传感器
CN110504277A (zh) * 2018-05-18 2019-11-26 豪威科技股份有限公司 与垂直晶体管组合的垂直溢流漏极

Also Published As

Publication number Publication date
TWI800216B (zh) 2023-04-21
TW202240876A (zh) 2022-10-16
US20220328545A1 (en) 2022-10-13
US11450696B1 (en) 2022-09-20
CN115207006A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
TWI675465B (zh) 影像感測器
CN109686748B (zh) 用于图像传感器的沟槽隔离
US8138530B2 (en) CMOS image sensor having a crosstalk prevention structure
US8953076B2 (en) Photoelectric conversion device and camera having a photodiode cathode formed by an n-type buried layer
CN115207006B (zh) 用于图像传感器的具有垂直栅极结构的双浮动扩散晶体管
US20060255372A1 (en) Color pixels with anti-blooming isolation and method of formation
US20130026548A1 (en) Image sensor with controllable vertically integrated photodetectors
KR20080039529A (ko) 4-방향 공유 픽셀 상의 2-방향 공유 저장 게이트 제공 방법및 장치
CN113691748B (zh) 具有低色串扰的高动态范围分割像素cmos图像传感器
US20110240835A1 (en) Photoelectric conversion device manufacturing method thereof, and camera
US8829637B2 (en) Image sensor with controllable vertically integrated photodetectors using a buried layer
KR20080009742A (ko) 능동 영역 상에 게이트 접점을 가진 픽셀 및 그 형성 방법
CN106653785A (zh) 半导体器件和其制造方法
US8730362B2 (en) Image sensor with controllable vertically integrated photodetectors
US8773559B2 (en) Solid-state imaging device and method of manufacturing the same, and imaging apparatus
KR20080027380A (ko) 절연 에지 없는 전송 게이트를 갖는 픽셀
TW201813067A (zh) 用於前照式紅外線影像感測器的光電閘及其製造方法
US20070246788A1 (en) N-well barrier pixels for improved protection of dark reference columns and rows from blooming and crosstalk
US8946612B2 (en) Image sensor with controllable vertically integrated photodetectors
KR101016545B1 (ko) 이미지센서 및 그 제조방법
US8736728B2 (en) Image sensor with controllable vertically integrated photodetectors
US20080084490A1 (en) Solid-state imaging device and electronic device
US7994551B2 (en) Image sensor and method of fabricating the same
US11637138B2 (en) Tilted transfer gate for advanced CMOS image sensor
US20230307484A1 (en) Pixel Cell Having Anti-Blooming Structure and Image Sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant