JP2020035916A - 撮像装置および電子機器 - Google Patents

撮像装置および電子機器 Download PDF

Info

Publication number
JP2020035916A
JP2020035916A JP2018161752A JP2018161752A JP2020035916A JP 2020035916 A JP2020035916 A JP 2020035916A JP 2018161752 A JP2018161752 A JP 2018161752A JP 2018161752 A JP2018161752 A JP 2018161752A JP 2020035916 A JP2020035916 A JP 2020035916A
Authority
JP
Japan
Prior art keywords
imaging device
unit
semiconductor layer
trench
sensor pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018161752A
Other languages
English (en)
Inventor
貴志 町田
Takashi Machida
貴志 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018161752A priority Critical patent/JP2020035916A/ja
Priority to US17/267,117 priority patent/US20210203873A1/en
Priority to PCT/JP2019/032266 priority patent/WO2020045142A1/ja
Priority to CN201980054563.XA priority patent/CN112602195A/zh
Publication of JP2020035916A publication Critical patent/JP2020035916A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】より大きな飽和電荷量を有する電荷保持部を備えた撮像装置を提供する。【解決手段】この撮像装置は、第１導電型の半導体基板と、第２導電型の光電変換部と、第２導電型の電荷保持部と、転送部と、トレンチ部とを備える。半導体基板は、第１の面と、この第１の面と反対側の第２の面とを含む。光電変換部は、半導体基板に埋設され、受光量に応じた電荷を光電変換により生成する。電荷保持部は、半導体基板に埋設され、光電変換部において生成された電荷を保持する。転送部は、電荷を光電変換部から転送先へ転送する。トレンチ部は、電荷保持部において、第１の面から第２の面へ向かう厚さ方向へ延びている。トレンチ部は、第１基体と、その第１基体を覆うように設けられた第１導電型の第１半導体層とを有する。【選択図】図４

Description

本開示は、光電変換を行うことで撮像を行う撮像装置およびその撮像装置を備えた電子機器に関する。
これまでに、光電変換部とフローティングディフージョンとの間に電荷保持部（メモリ部）を設けることでグローバルシャッタを実現した固体撮像素子が提案されている（例えば、特許文献１参照）。グローバルシャッタとは、撮像に有効な全ての画素について同時に露光を開始したのち同時に露光を終了する一連の動作をいう。
特開２０１５−５３４１１号公報
ところで、このような固体撮像素子では、電荷保持部においてより大きな飽和電荷量を有することが望ましい。
したがって、より大きな飽和電荷量を有する電荷保持部を備えた撮像装置、およびそれを備えた電子機器を提供することが望まれる。
本開示の一実施形態としての撮像装置は、第１導電型の半導体基板と、第２導電型の光電変換部と、第２導電型の電荷保持部と、転送部と、トレンチ部とを備える。半導体基板は、第１の面と、この第１の面と反対側の第２の面とを含んでいる。光電変換部は、半導体基板に埋設され、受光量に応じた電荷を光電変換により生成するように構成されている。電荷保持部は、半導体層に埋設され、光電変換部において生成された電荷を保持するように構成されている。転送部は、電荷を光電変換部から転送先へ転送するように構成されている。トレンチ部は、電荷保持部において、第１の面から第２の面へ向かう厚さ方向へ延びている。トレンチ部は、第１基体と、その第１基体を覆うように設けられた第１導電型の第１半導体層とを有する。
また、本開示の一実施形態としての電子機器は、上記撮像装置を備えたものである。
本開示の一実施形態としての撮像装置および電子機器では、第１基体を覆う第１半導体層を有するトレンチ部が、第２導電型の電荷保持部において厚さ方向へ延びている。この構成により、トレンチ部の表面積の分だけ第１導電型半導体領域と第２導電型半導体領域との境界部分の面積が増加する。
本開示の第１の実施の形態に係る撮像装置の機能の構成例を示すブロック図である。 第１の実施の形態の第１の変形例としての撮像装置の機能の構成例を示すブロック図である。 第１の実施の形態の第２の変形例としての撮像装置の機能の構成例を示すブロック図である。 図１Ａに示した撮像装置における一のセンサ画素の回路構成を表す回路図である。 図１Ａに示した撮像装置における一部のセンサ画素の構成を模式的に表す平面図である。 図１Ａに示した撮像装置における一部のセンサ画素の構成を模式的に表す第１の断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 図１Ａに示した撮像装置における一部のセンサ画素の構成を模式的に表す第２の断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 図１Ａに示した撮像装置における一部のセンサ画素の構成を模式的に表す第３の断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 図１に示した撮像装置の要部の形成方法の一工程を表す断面図である。 図７Ａに続く一工程を表す断面図である。 図７Ｂに続く一工程を表す断面図である。 図７Ｃに続く一工程を表す断面図である。 図７Ｄに続く一工程を表す断面図である。 第１の実施の形態の第３の変形例としてのセンサ画素を模式的に表す平面図である。 第１の実施の形態の第３の変形例としてのセンサ画素を模式的に表す断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 第１の実施の形態の第４の変形例としてのセンサ画素を模式的に表す平面図である。 第１の実施の形態の第４の変形例としてのセンサ画素を模式的に表す断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 第１の実施の形態の第５の変形例としてのセンサ画素を模式的に表す平面図である。 第１の実施の形態の第５の変形例としてのセンサ画素を模式的に表す断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 第１の実施の形態の第６の変形例としてのセンサ画素を模式的に表す平面図である。 第１の実施の形態の第６の変形例としてのセンサ画素を模式的に表す断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 第１の実施の形態の第７の変形例としてのセンサ画素を模式的に表す平面図である。 第１の実施の形態の第７の変形例としてのセンサ画素を模式的に表す断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 第１の実施の形態の第８の変形例としてのセンサ画素を模式的に表す平面図である。 第１の実施の形態の第８の変形例としてのセンサ画素を模式的に表す断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 第１の実施の形態の第９の変形例としてのセンサ画素を模式的に表す平面図である。 第１の実施の形態の第９の変形例としてのセンサ画素を模式的に表す断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 第１の実施の形態の第１０の変形例としてのセンサ画素を模式的に表す平面図である。 第１の実施の形態の第１０の変形例としてのセンサ画素を模式的に表す断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 第１の実施の形態の第１１の変形例としてのセンサ画素を模式的に表す平面図である。 第１の実施の形態の第１１の変形例としてのセンサ画素を模式的に表す断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 第１の実施の形態の第１２の変形例としてのセンサ画素を模式的に表す断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 第１の実施の形態の第１３の変形例としてのセンサ画素を模式的に表す断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 第１の実施の形態の第１４の変形例としてのセンサ画素を模式的に表す断面図、およびその断面に沿ったセンサ画素のポテンシャル状態を表す模式図である。 本開示の第２の実施の形態に係る撮像装置における一部のセンサ画素の構成を模式的に表す平面図である。 図２９に示したセンサ画素の回路構成を表す回路図である。 図２９に示したセンサ画素の構成を模式的に表す第１の断面図である。 図２９に示したセンサ画素の構成を模式的に表す第２の断面図である。 電子機器の全体構成例を表す概略図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
面内方向において光電変換部と隣り合う電荷保持部にトレンチ部が設けられた固体撮像装置の例。
２．第１の実施の形態の変形例
３．第２の実施の形態
光電変換部と電荷保持部とを半導体基板の深さ方向において積層したセンサ画素の例。
４．電子機器への適用例
５．移動体への適用例
６．その他の変形例
＜１．第１の実施の形態＞
［固体撮像装置１０１Ａの構成］
図１Ａは、本技術の第１の実施の形態に係る固体撮像装置１０１Ａの機能の構成例を示すブロック図である。
固体撮像装置１０１Ａは、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの、いわゆるグローバルシャッタ方式の裏面照射型イメージセンサである。固体撮像装置１０１Ａは、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像するものである。
グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。
裏面照射型イメージセンサとは、被写体からの光を受光して電気信号に変換するフォトダイオード等の光電変換部が、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に設けられている構成のイメージセンサをいう。
固体撮像装置１０１Ａは、例えば、画素アレイ部１１１、垂直駆動部１１２、カラム信号処理部１１３、データ格納部１１９、水平駆動部１１４、システム制御部１１５、および信号処理部１１８を備えている。
固体撮像装置１０１Ａでは、半導体基板１１（後出）上に画素アレイ部１１１が形成される。垂直駆動部１１２、カラム信号処理部１１３、データ格納部１１９、水平駆動部１１４、システム制御部１１５、および信号処理部１１８などの周辺回路は、例えば、画素アレイ部１１１と同じ半導体基板１１上に形成される。
画素アレイ部１１１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換部５１（後出）を含むセンサ画素１１０を複数有する。センサ画素１１０は、図１に示したように、横方向（行方向）および縦方向（列方向）のそれぞれに配列される。画素アレイ部１１１では、行方向に一列に配列されたセンサ画素１１０からなる画素行ごとに、画素駆動線１１６が行方向に沿って配線され、列方向に一列に配列されたセンサ画素１１０からなる画素列ごとに、垂直信号線（ＶＳＬ）１１７が列方向に沿って配線されている。
垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどからなる。垂直駆動部１１２は、複数の画素駆動線１１６を介して複数のセンサ画素１１０に対し信号等をそれぞれ供給することにより、画素アレイ部１１１における複数のセンサ画素１１０の全てを同時に駆動させ、または画素行単位で駆動させる。
垂直駆動部１１２は、後出の排出トランジスタ（ＯＦＧ）５８に駆動信号Ｓ５８を入力しオンにすることで、各センサ画素１１０における後出の光電変換部（ＰＤ）５１と電源ＶＤＤ２との間を導通させる。この結果、ＰＤ５１から不要な電荷が掃き出される。これをリセットという。そののち、垂直駆動部１１２は、ＯＦＧ５８に駆動信号Ｓ５８を入力しオフすることで、各センサ画素１１０における露光を開始することができる。露光開始後、垂直駆動部１１２は、第１の転送トランジスタ（ＴＧ）５２Ａに駆動信号Ｓ５８を入力し、ＴＧ５２Ａをオンからオフに切り替えることにより、ＰＤ５１において生成および蓄積された電荷を後出の電荷保持部（ＭＥＭ）５９に転送することができる。ＰＤ５１からＭＥＭ５９への電荷の転送が完了した時点で露光が終了する。
ここで、ＯＦＧ５８のオフ動作およびＴＧ５２Ａのオフ動作は、画素アレイ部１１１における全てのセンサ画素１１０に対して同時に行われる。これにより、画素アレイ部１１１における全てのセンサ画素１１０における露光の開始および露光の終了が同時に行われるようになっている。
垂直駆動部１１２によって選択走査された画素行の各単位画素から出力される信号は、ＶＳＬ１１７の各々を通してカラム信号処理部１１３に供給されるようになっている。カラム信号処理部１１３は、画素アレイ部１１１の画素列ごとに、選択行の各単位画素からＶＳＬ１１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持するようになっている。
具体的には、カラム信号処理部１１３は、例えばシフトレジスタやアドレスデコーダなどからなり、ノイズ除去処理、相関二重サンプリング処理、アナログ画素信号のＡ／Ｄ（Analog/Digital）変換Ａ／Ｄ変換処理等を行い、ディジタル画素信号を生成する。カラム信号処理部１１３は、生成した画素信号を信号処理部１１８に供給する。
水平駆動部１１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム信号処理部１１３の画素列に対応する単位回路を順番に選択するようになっている。この水平駆動部１１４による選択走査により、カラム信号処理部１１３において単位回路ごとに信号処理された画素信号が順番に信号処理部１１８に出力されるようになっている。
システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータ等からなる。システム制御部１１５は、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部１１２、カラム信号処理部１１３、および水平駆動部１１４の駆動制御を行なうものである。
信号処理部１１８は、必要に応じてデータ格納部１１９にデータを一時的に格納しながら、カラム信号処理部１１３から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力するものである。
データ格納部１１９は、信号処理部１１８での信号処理にあたり、その信号処理に必要なデータを一時的に格納するようになっている。
なお、本技術の固体撮像装置は図１Ａに示した固体撮像装置１０１Ａに限定されるものではなく、例えば図１Ｂに示した固体撮像装置１０１Ｂや図１Ｃに示した固体撮像装置１０１Ｃのような構成を有していてもよい。図１Ｂは、本技術の第１の実施の形態に係る第１の変形例としての固体撮像装置１０１Ｂの機能の構成例を示すブロック図である。図１Ｃは、本技術の第１の実施の形態に係る第２の変形例としての固体撮像装置１０１Ｃの機能の構成例を示すブロック図である
図１Ｂの固体撮像装置１０１Ｂでは、カラム信号処理部１１３と水平駆動部１１４との間にデータ格納部１１９が配設され、カラム信号処理部１１３から出力される画素信号が、データ格納部１１９を経由して信号処理部１１８に供給されるようになっている。
また、図１Ｃの固体撮像装置１０１Ｃは、カラム信号処理部１１３と水平駆動部１１４との間にデータ格納部１１９と信号処理部１１８とを並列に配設するようにしたものである。固体撮像装置１０１Ｃでは、カラム信号処理部１１３が画素アレイ部１１１の列ごと、あるいは画素アレイ部１１１の複数列ごとにアナログ画素信号をディジタル画素信号に変換するＡ／Ｄ変換を行うようになっている。
［センサ画素１１０の構成］
（回路構成例）
次に、図２を参照して、図１Ａの画素アレイ部１１１に設けられたセンサ画素１１０の回路構成例について説明する。図２は、画素アレイ部１１１を構成する複数のセンサ画素１１０のうちの１つのセンサ画素１１０の回路構成例を示している。
図２に示した例では、画素アレイ部１１１におけるセンサ画素１１０は、メモリ保持型のグローバルシャッタを実現している。センサ画素１１０は、電源ＶＤＤ１，ＶＤＤ２、光電変換部（ＰＤ）５１、第１の転送トランジスタ（ＴＧ）５２Ａ、第２の転送トランジスタ（ＴＧ）５２Ｂ、電荷電圧変換部（ＦＤ）５３、リセットトランジスタ（ＲＳＴ）５４、増幅トランジスタ（ＡＭＰ）５５、選択トランジスタ（ＳＥＬ）５６、排出トランジスタ（ＯＦＧ）５８、および電荷保持部（ＭＥＭ）５９を含んでいる。
この例では、ＴＧ５２Ａ，５２Ｂ、ＲＳＴ５４、ＡＭＰ５５、ＳＥＬ５６およびＯＦＧ５８は、いずれもＮ型のＭＯＳトランジスタである。これらＴＧ５２Ａ，５２Ｂ、ＲＳＴ５４、ＡＭＰ５５、ＳＥＬ５６およびＯＦＧ５８における各ゲート電極には、駆動信号Ｓ５２Ａ，Ｓ５２Ｂ，Ｓ５４，Ｓ５５，Ｓ５６，Ｓ５８がそれぞれシステム制御部１１５の駆動制御に基づき垂直駆動部１１２および水平駆動部１１４により供給される。駆動信号Ｓ５２Ａ，Ｓ５２Ｂ，Ｓ５４，Ｓ５５，Ｓ５６，Ｓ５８は、高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号である。なお、以下、駆動信号をアクティブ状態にすることを、駆動信号をオンするとも称し、駆動信号を非アクティブ状態にすることを、駆動信号をオフするとも称する。
ＰＤ５１は、例えばＰＮ接合のフォトダイオードからなる光電変換素子であり、被写体からの光を受光して、その受光量に応じた電荷を光電変換により生成し、蓄積するように構成されている。
ＭＥＭ５９は、ＰＤ５１とＦＤ５３との間に設けられており、グローバルシャッタ機能を実現するため、ＰＤ５１において生成されて蓄積された電荷をＦＤ５３に転送するまでの間、一時的にその電荷を保持する領域である。
ＴＧ５２ＡはＰＤ５１とＭＥＭ５９との間に配置されており、ＴＧ５２ＢはＭＥＭ５９とＦＤ５３との間に配置されている。ＴＧ５２Ａは、ＴＧ５２Ａのゲート電極に印加される駆動信号Ｓ５２Ａに応じて、ＰＤ５１に蓄積されている電荷をＭＥＭ５９へ転送するように構成されている。ＴＧ５２Ｂは、ＴＧ５２Ｂのゲート電極に印加される駆動信号Ｓ５２Ｂに応じて、ＭＥＭ５９に一時的に保持された電荷をＦＤ５３に転送するように構成されている。これらのＴＧ５２Ａ，５２Ｂは、本開示の「転送部」に対応する一具体例である。センサ画素１１０では、例えば、駆動信号Ｓ５２Ａがオフし、ＴＧ５２Ａがオフし、駆動信号Ｓ５２Ｂがオンし、ＴＧ５２Ｂがオンすると、ＭＥＭ５９に保持されている電荷がＴＧ５２Ｂを介して、ＦＤ５３へ転送されるようになっている。
ＲＳＴ５４は、電源ＶＤＤ１に接続されたドレインと、ＦＤ５３に接続されたソースとを有している。ＲＳＴ５４は、そのゲート電極に印加される駆動信号Ｓ５４に応じて、ＦＤ５３を初期化、すなわちリセットする。例えば、駆動信号Ｓ５４がオンし、ＲＳＴ５４がオンすると、ＦＤ５３の電位が電源ＶＤＤ１の電圧レベルにリセットされる。すなわち、ＦＤ５３の初期化が行われる。
ＦＤ５３は、ＴＧ５２Ａ、ＭＥＭ５９およびＴＧ５２Ｂを介してＰＤ５１から転送されてきた電荷を電気信号（例えば、電圧信号）に変換して出力する浮遊拡散領域である。ＦＤ５３には、ＲＳＴ５４が接続されるとともに、ＡＭＰ５５およびＳＥＬ５６を介してＶＳＬ１１７が接続されている。
ＡＭＰ５５は、ＦＤ５３の電位に応じた電気信号を出力する。ＡＭＰ５５は、例えばカラム信号処理部１１３に設けられた定電流源とソースフォロワ回路を構成している。ＳＥＬ５６は、当該センサ画素１１０が選択されたときにオンされ、ＦＤ５３からＡＭＰ５５を経由した電気信号を、ＶＳＬ１１７を通してカラム信号処理部１１３へ出力するようになっている。
センサ画素１１０は、ＰＤ５１の電荷の転送先として、ＦＤ５３のほかに電源ＶＤＤ２をさらに備えている。排出トランジスタ（ＯＦＧ）５８は、ＰＤ５１とＶＤＤ２との間に配置されている。
ＯＦＧ５８は、電源ＶＤＤ２に接続されたドレインと、ＴＧ５２ＡとＰＤ５１とを結ぶ配線に接続されたソースとを有している。ＯＦＧ５８は、そのゲート電極に印加される駆動信号Ｓ５８に応じて、ＰＤ５１を初期化、すなわちリセットする。ＰＤ５１をリセットする、とは、ＰＤ５１を空乏化するという意味である。
また、ＯＦＧ５８は、ＴＧ５２Ａと電源ＶＤＤ２との間にオーバーフローパスを形成し、ＰＤ５１から溢れた電荷を電源ＶＤＤ２に排出するようになっている。このように、本実施の形態のセンサ画素１１０では、ＯＦＧ５８がＰＤ５１を直接リセットすることができる。
（平面構成例および断面構成例）
次に、図３から図６を参照して、図１Ａの画素アレイ部１１１に設けられたセンサ画素１１０の平面構成例および断面構成例について説明する。図３は、画素アレイ部１１１を構成する複数のセンサ画素１１０のうちの１つのセンサ画素１１０の平面構成例を示している。図４の（Ａ）は、１つのセンサ画素１１０の断面構成例を示しており、図３に示したＩＶ−ＩＶ切断線に沿った矢視方向の断面に相当する。また、図４の（Ｂ）は、ＩＶ−ＩＶ切断線に沿ったセンサ画素１１０のポテンシャル状態を表している。図５の（Ａ）は、Ｖ−Ｖ切断線に沿った矢視方向の断面構成例を表し、図５の（Ｂ）は、Ｖ−Ｖ切断線に沿ったセンサ画素１１０のポテンシャル状態を表している。さらに、図６の（Ａ）は、ＶＩ−ＶＩ切断線に沿った矢視方向の断面構成例を表し、図６の（Ｂ）は、ＶＩ−ＶＩ切断線に沿ったセンサ画素１１０のポテンシャル状態を表している。
図３、図４の（Ａ）、図５の（Ａ）および図６の（Ａ）に示したように、センサ画素１１０は、Ｓｉ（シリコン）などの半導体材料により形成された半導体基板１１と、ＰＤ５１と、転送部としてのＴＧ５２Ａ，５２Ｂとを備えている。さらに、ＴＧ５２Ａ，５２Ｂと半導体基板１１との間には、酸化物などからなる絶縁層１３が設けられている。半導体基板１１は、表面１１Ｓ１と、その表面１１Ｓ１と反対側の裏面１１Ｓ２とを含んでいる。半導体基板１１には、ＰＤ５１を取り囲むように遮光部が設けられていてもよい。
なお、本実施の形態では、半導体基板１１は例えばＰ型（第１導電型）であり、ＰＤ５１およびＭＥＭ５９はＮ型（第２導電型）である。
図３に示したように、センサ画素１１０では、ＰＤ５１と、ＴＧ５２Ａと、ＴＧ５２Ｂと、ＦＤ５３とが、表面１１Ｓ１に平行なＹ軸方向に沿って配置されている。センサ画素１１０のうちの周辺の領域にＲＳＴ５４、ＶＤＤ１、ＡＭＰ５５、ＳＥＬ５６、ＦＤ５７、ＶＳＳおよびＶＳＬ１１７が設けられている。ＯＦＧ５８は、Ｚ軸方向（厚さ方向あるいは深さ方向ともいう。）においてＰＤ５１と重なり合う位置に設けられている。ＴＧ５２Ａは、Ｚ軸方向においてＭＥＭ５９と重なり合う位置に設けられている。ＦＤ５７はメタル層によりＦＤ５３と接続されている。ＶＳＳはグラウンド端子であり、通常は０Ｖに設定される。
センサ画素１１０は、さらに、ＭＥＭ５９において、表面１１Ｓ１から裏面１１Ｓ２へ向けて厚さ方向へ延びるトレンチ部１２を備えている。トレンチ部１２は、基体１２０と、その基体１２０を覆うように設けられたＰ型の半導体層１２１と、その半導体層１２１を覆うように設けられたＮ型の半導体層１２２とを有する。ここで、半導体層１２２の不純物濃度（例えばＡｓ（ヒ素）やＰ（リン）の濃度）は、ＭＥＭ５９における不純物濃度よりも高いことが望ましい。さらにトレンチ部１２は、図３に示したように、ＰＤ５１と、ＭＥＭ５９と、ＦＤ５３とが並ぶ方向、すなわち、電荷が転送されるＹ軸方向に沿って延在しているとよい。また、半導体層１２１はＰ型の固相拡散層であり、半導体層１２２はＮ型の固相拡散層であるとよい。なお、固相拡散層とは、後述するように、半導体基板１１に、Ｐ型の不純物またはＮ型の不純物を熱処理などにより固相拡散させることによって得られる。例えば半導体層１２１は、基体１２０と半導体層１２１との境界からＰ型の不純物（Ｂ（ボロン）など）がドーピングされることにより形成されるものである。
（トレンチ部１２の形成方法）
次に、図７Ａ〜図７Ｅを参照して、センサ画素１１０のうちのトレンチ部１２の形成方法について説明する。図７Ａから図７Ｅは、それぞれ、図３に示したセンサ画素１１０のうちのトレンチ部１２の形成方法の一工程を表す拡大断面図である。
まず、図７Ａに示したように、ＭＥＭ５９の所定の位置にＺ軸方向に延びる縦溝１２０Ｖを形成する。縦溝１２０Ｖは、表面１１Ｓ１からドライエッチングによりＺ軸方向に掘り下げることにより形成する。
次に、図７Ｂに示したように、縦溝１２０Ｖの内面を覆うように、Ｎ型の不純物であるＰ（リン）を含むＳｉＯ2膜１２２Ｚを形成したのち熱処理を行い、ＳｉＯ2膜１２２Ｚから半導体基板１１へＰ（リン）を固相拡散させる。これにより、Ｐ（リン）を含む固相拡散領域１２２Ａが形成される。
次に、図７Ｃに示したように、縦溝１２０Ｖの内面を覆うＳｉＯ2膜１２２Ｚを除去したのち、再び熱処理を行う。これにより、半導体基板１１の内部にＰ（リン）を固相拡散され、縦溝１２０Ｖの内面の形状にならってセルフアラインされたＮ型固相拡散層として、半導体層１２２が形成される。
次に、図７Ｄに示したように、半導体層１２２が形成された縦溝１２０Ｖの内面を覆うように、Ｐ型の不純物であるＢ（ボロン）を含むＳｉＯ2膜１２１Ｚを形成したのち熱処理を行い、ＳｉＯ2膜１２１Ｚから半導体基板１１へＢ（ボロン）を固相拡散させる。これにより、Ｂ（ボロン）を含むＰ型固相拡散層として、半導体層１２１が半導体層１２２の内側に形成される。
最後に、図７Ｅに示したように、ＳｉＯ2膜１２１Ｚを除去したのち、縦溝１２０Ｖの内部空間をポリシリコンなどの充填材により充填することにより、基体１２０を形成する。以上により、トレンチ部１２が完成する。
（センサ画素１１０の動作）
次に、図２から図６などを参照して、センサ画素１１０の動作について説明する。センサ画素１１０では、まず、システム制御部１１５の駆動制御に基づき、露光を行う前に高レベルの駆動信号Ｓ５６がＯＦＧ５８に供給されることでＯＦＧ５８がオンされる。これにより、ＰＤ５１において蓄積されている電荷が電源ＶＤＤ２へ排出され、ＰＤ５１がリセットされる。
ＰＤ５１がリセットされたのち、システム制御部１１５の駆動制御に基づき、低レベルの駆動信号Ｓ５６がＯＦＧ５８に供給されることでＯＦＧ５８がオフされる。これにより、画素アレイ部１１１における全てのセンサ画素１１０において露光が開始され、被写体からの光を受光した各ＰＤ５１において電荷が生成および蓄積される。
予定された露光時間が経過したのち、画素アレイ部１１１の全てのセンサ画素１１０において、システム制御部１１５の駆動制御に基づき、ＴＧ５２Ａへの駆動信号Ｓ５２Ａがオンにされる。これにより、各センサ画素１１０において、ＰＤ５１に蓄積された電荷は、ＰＤ５１からＴＧ５２Ａを介してＭＥＭ５９へ転送され、ＭＥＭ５９において一時的に保持される。
続いて、システム制御部１１５の駆動制御に基づき、ＴＧ５２Ａへの駆動信号Ｓ５２Ａがオフにされたのち、各センサ画素１１０のＭＥＭ５９に保持されている電荷を順次読み出す読み出し動作が行われる。電荷の読み出し動作は、例えば画素アレイ部１１１の行単位で行われ、具体的には、読み出される行ごとにＴＧ５２Ｂを駆動信号Ｓ５２Ｂによりオンされる。これにより、各センサ画素１１０のＭＥＭ５９に保持されている電荷が、行単位にＦＤ５３へそれぞれ転送される。
そののち、ＳＥＬ５６が駆動信号Ｓ５６によりオンされると、ＦＤ５３に保持されている電荷に応じたレベルを示す電気信号が、ＡＭＰ５５とＳＥＬ５６とを順次経由してＶＳＬ１１７を通してカラム信号処理部１１３へ出力される。
［固体撮像装置１０１Ａの効果］
このように、本実施の形態の固体撮像装置１０１Ａにおけるセンサ画素１１０では、厚さ方向（Ｚ軸方向）へ延在するトレンチ部１２を、Ｐ型の半導体基板１１に埋設されたＮ型のＭＥＭ５９に設けるようにした。ここでトレンチ部１２は、基体１２０の表面を覆うＰ型の半導体層１２１を有する。このため、トレンチ部１２の表面積の分だけＰ型半導体層とＮ型半導体層との境界部分の面積が増加するので、ＭＥＭ５９における飽和電荷量を増加させることができる。その結果、ダイナミックレンジを向上させることができる。
また、本実施の形態のセンサ画素１１０では、トレンチ部１２が、半導体層１２１を覆うように設けられた半導体層１２２をさらに有するようにした。さらに、半導体層１２１および半導体層１２２がいずれも固相拡散層である。このため、ＭＥＭ５９においてより急峻な不純物濃度プロファイルを有するＰＮ接合が形成されるので、ＰＮ接合電界がより強くなる。よって、電荷保持部の飽和電荷量を増加させることができる。
また、本実施の形態のセンサ画素１１０では、トレンチ部１２が、ＰＤ５１とＭＥＭ５９とＦＤ５３とが並ぶ、電荷転送方向（Ｙ軸方向）に沿って延在するようにした。このため、仮にトレンチ部１２が電荷転送方向（Ｙ軸方向）と直交するＸ軸方向に沿って延在する場合と比較して、ＰＤ５１からＭＥＭ５９への電荷の転送、およびＭＥＭ５９からＦＤ５３への電荷の転送が円滑に行われる。よって、センサ画素１１０の動作信頼性が向上する。
＜２．第１の実施の形態の変形例＞
（第３の変形例）
［センサ画素１１０Ａの構成］
図８は、第１の実施の形態の第３の変形例としてのセンサ画素１１０Ａを表す平面図である。また、図９の（Ａ）は、センサ画素１１０Ａの断面構成例を示しており、図８に示したＩＸ−ＩＸ切断線に沿った矢視方向の断面に相当する。また、図９の（Ｂ）は、ＩＸ−ＩＸ切断線に沿ったセンサ画素１１０Ａのポテンシャル状態を表している。なお、図８は第１の実施の形態の図３に対応し、図９は第１の実施の形態の図４に対応する。
第３の変形例としてのセンサ画素１１０Ａでは、図８および図９に示したように、複数のトレンチ部１２（１２Ａ〜１２Ｃ）がＭＥＭ５９に設けられている。複数のトレンチ部１２Ａ〜１２Ｃは、それぞれＹ軸方向およびＺ軸方向に延在する壁状の部材であり、Ｘ軸方向に並ぶように配置されている。センサ画素１１０Ａは、この点を除き、他は上記第１の実施の形態としてのセンサ画素１１０と実質的に同じ構成を有する。
［センサ画素１１０Ａの作用効果］
このように、第３の変形例としてのセンサ画素１１０Ａによれば、上記第１の実施の形態に係るセンサ画素１１０と比較して、トレンチ部１２の数が多い。このため、トレンチ部１２の表面積の合計が増加するので、Ｐ型半導体層とＮ型半導体層との境界部分の面積がより増加する。よって、ＭＥＭ５９における飽和電荷量をより増加させることができる。
（第４の変形例）
［センサ画素１１０Ｂの構成］
図１０は、第１の実施の形態の第４の変形例としてのセンサ画素１１０Ｂを表す平面図である。また、図１１の（Ａ）は、センサ画素１１０Ｂの断面構成例を示しており、図１０に示したＸＩ−ＸＩ切断線に沿った矢視方向の断面に相当する。また、図１１の（Ｂ）は、ＸＩ−ＸＩ切断線に沿ったセンサ画素１１０Ｂのポテンシャル状態を表している。なお、図１０は第１の実施の形態の図３に対応し、図１１は第１の実施の形態の図４に対応する。
第４の変形例としてのセンサ画素１１０Ｂは、図１０および図１１に示したように、転送部として、ＴＧ５２Ａの代わりに、転送トランジスタ（ＴＧ）６１を備えている。ＴＧ６１は、トレンチ部１２と隣り合うように設けられて厚さ方向に延びるトレンチゲート部６２を有する。センサ画素１１０Ｂは、例えば複数のトレンチ部１２と複数のトレンチゲート部６２とを有し、例えばＸ軸方向において、複数のトレンチ部１２と複数のトレンチゲート部６２とが交互に配置されていてもよい。図１０および図１１に示した構成例では、センサ画素１１０Ｂは、トレンチ部１２をＸ軸方向に挟んで対向するように２つのトレンチゲート部６２を備えている。ただし、トレンチゲート部６２の数や配置位置は、図１０および図１１に示した態様に限定されるものではなく、任意に設定可能である。トレンチゲート部６２の表面は絶縁層１３によって覆われており、絶縁層１３と、ＭＥＭ５９を構成するＮ型半導体領域との間はＰ型半導体領域が占めている。センサ画素１１０Ｂは、この点を除き、他は上記第１の実施の形態としてのセンサ画素１１０と実質的に同じ構成を有する。
［センサ画素１１０Ｂの作用効果］
このように、第４の変形例としてのセンサ画素１１０Ｂによれば、厚さ方向に延びるトレンチゲート部６２を有するＴＧ６１を備えるようにしたので、半導体基板１１にバイアス電圧を印加することができる。その結果、半導体基板１１におけるポテンシャル状態を変調することができるので、ＰＤ５１からＭＥＭ５９を経てＦＤ５３へ至るまで電荷を円滑に転送することができる。
（第５の変形例）
［センサ画素１１０Ｃの構成］
図１２は、第１の実施の形態の第５の変形例としてのセンサ画素１１０Ｃを表す平面図である。また、図１３の（Ａ）は、センサ画素１１０Ｃの断面構成例を示しており、図１２に示したXIII−XIII切断線に沿った矢視方向の断面に相当する。また、図１３の（Ｂ）は、XIII−XIII切断線に沿ったセンサ画素１１０Ｃのポテンシャル状態を表している。なお、図１２は第１の実施の形態の図３に対応し、図１３は第１の実施の形態の図４に対応する。
第５の変形例としてのセンサ画素１１０Ｃは、図１２および図１３に示したように、ＭＥＭ５９の底面に設けられ、厚さ方向と直交するＸＹ面内方向に広がるプレート部６３をさらに備えている。プレート部６３は、基体６３０と、その基体６３０を覆うように設けられたＰ型の半導体層６３１と、その半導体層６３１を覆うように設けられたＮ型の半導体層６３２とを有する。また、半導体層６３１はＰ型の固相拡散層であり、半導体層６３２はＮ型の固相拡散層であるとよい。さらに、センサ画素１１０Ｃでは、トレンチ部１２とプレート部６３とが互いに接している。センサ画素１１０Ｃは、これらの点を除き、他は上記第１の実施の形態としてのセンサ画素１１０と実質的に同じ構成を有する。
［センサ画素１１０Ｃの作用効果］
このように、第５の変形例としてのセンサ画素１１０Ｃによれば、トレンチ部１２と接し、基体６３０を覆うＰ型の半導体層６３１とＮ型の半導体層６３２とを有するプレート部６３をさらに備えるようにした。このため、上記第１の実施の形態に係るセンサ画素１１０と比較して、プレート部６３の表面積の分だけＰ型半導体層とＮ型半導体層との境界部分の面積が増加する。よって、ＭＥＭ５９における飽和電荷量をさらに増加させることができる。
（第６の変形例）
［センサ画素１１０Ｄの構成］
図１４は、第１の実施の形態の第６の変形例としてのセンサ画素１１０Ｄを表す平面図である。また、図１５の（Ａ）は、センサ画素１１０Ｄの断面構成例を示しており、図１２に示したXV−XV切断線に沿った矢視方向の断面に相当する。また、図１５の（Ｂ）は、XV−XV切断線に沿ったセンサ画素１１０Ｄのポテンシャル状態を表している。なお、図１４は第１の実施の形態の図３に対応し、図１５は第１の実施の形態の図４に対応する。
第６の変形例としてのセンサ画素１１０Ｄは、図１４および図１５に示したように、トレンチ部１２に加え、隣り合う他のセンサ画素１１０Ｄとの分離を行う素子分離部に設けられた２つの追加のトレンチ部２１を有している。トレンチ部２１は、基体２１０と、その基体２１０を覆うように設けられたＰ型の半導体層２１１と、その半導体層２１１を覆うように設けられたＮ型の半導体層２１２とを有する。なお、半導体層２１１はＰ型の固相拡散層であり、半導体層２１２はＮ型の固相拡散層であるとよい。センサ画素１１０Ｄは、この点を除き、他は上記第４の変形例としてのセンサ画素１１０Ｂ（図１０および図１１）と実質的に同じ構成を有する。
［センサ画素１１０Ｄの作用効果］
このように、第６の変形例としてのセンサ画素１１０Ｄによれば、センサ画素１１０Ｄは厚さ方向に延びるトレンチゲート部６２を有するＴＧ６１を備えるようにしたので、半導体基板１１にバイアス電圧を印加することができる。その結果、半導体基板１１におけるポテンシャル状態を変調することができるので、ＰＤ５１からＭＥＭ５９を経てＦＤ５３へ至るまで電荷を円滑に転送することができる。そのうえ、センサ画素１１０Ｄは追加のトレンチ部２１を２つ有するので、上記第１の実施の形態に係るセンサ画素１１０と比較して、２つのトレンチ部２１の表面積の分だけＰ型半導体層とＮ型半導体層との境界部分の面積が増加する。よって、ＭＥＭ５９における飽和電荷量をさらに増加させることができる。
（第７の変形例）
［センサ画素１１０Ｅの構成］
図１６は、第１の実施の形態の第７の変形例としてのセンサ画素１１０Ｅを表す平面図である。また、図１７の（Ａ）は、センサ画素１１０Ｅの断面構成例を示しており、図１６に示したXVII−XVII切断線に沿った矢視方向の断面に相当する。また、図１７の（Ｂ）は、XVII−XVII切断線に沿ったセンサ画素１１０Ｅのポテンシャル状態を表している。なお、図１６は第１の実施の形態の図３に対応し、図１７は第１の実施の形態の図４に対応する。
第７の変形例としてのセンサ画素１１０Ｅは、図１６および図１７に示したように、素子分離部に設けられた一部のトレンチ部２１に替えて他のトレンチ部２２を有している。トレンチ部２２は、基体２２０と、その基体２２０を覆うように設けられたＰ型の半導体層２２１と、その半導体層２２１を覆うように設けられたＮ型の半導体層２２２とを有する。トレンチ部２２のうち、少なくともＰ型の半導体層２２１は、半導体基板１１の表面１１Ｓ１から裏面１１Ｓ２に至るまで連続するように半導体基板１１を厚さ方向に貫くように設けられている。さらに、トレンチ部２２は、図１６に示したように、ＭＥＭ５９を構成するＮ型半導体領域に留まらず、ＰＤ５１を構成するＮ型半導体領域の一部を取り囲むように設けられている。センサ画素１１０Ｅは、これらの点を除き、他は上記第６の変形例としてのセンサ画素１１０Ｄ（図１４および図１５）と実質的に同じ構成を有する。
なお、ＭＥＭ５９を構成するＮ型半導体領域よりもＰＤ５１を構成するＮ型半導体領域が、Ｚ軸方向において深い位置まで形成されている。センサ画素１１０Ｅでは、ＰＮ接合を含むトレンチ部２２が、Ｚ軸方向において、ＰＤ５１を構成するＮ型半導体領域の全てと対向するように設けられることから、ＭＥＭ５９における飽和電荷量を増加させることができる。そのうえ、隣接する他のセンサ画素１１０ＥにおけるＭＥＭ５９に対する、ＰＤ５１からのブルーミングを抑制する効果が期待できる。深い位置まで形成されたトレンチ部２２により、当該センサ画素１１０ＥのＰＤ５１と、隣接する他のセンサ画素１１０ＥにおけるＭＥＭ５９とが分離されるからである。
（第８の変形例）
［センサ画素１１０Ｆの構成］
図１８は、第１の実施の形態の第８の変形例としてのセンサ画素１１０Ｆを表す平面図である。また、図１９の（Ａ）は、センサ画素１１０Ｆの断面構成例を示しており、図１８に示したXIX−XIX切断線に沿った矢視方向の断面に相当する。また、図１９の（Ｂ）は、XIX−XIX切断線に沿ったセンサ画素１１０Ｆのポテンシャル状態を表している。なお、図１８は第１の実施の形態の図３に対応し、図１９は第１の実施の形態の図４に対応する。
第８の変形例としてのセンサ画素１１０Ｆは、図１８および図１９に示したように、トレンチ部１２を有さず、隣り合う他のセンサ画素１１０Ｄとの分離を行う素子分離部に設けられた２つの追加のトレンチ部２１を有している。センサ画素１１０Ｆは、この点を除き、他は上記第６の変形例としてのセンサ画素１１０Ｄ（図１４および図１５）と実質的に同じ構成を有する。第８の変形例としてのセンサ画素１１０Ｆでは、ＴＧ６１における２つのトレンチゲート部６２が対向配置されている。このため、それら２つのトレンチゲート部６２の間の変調力、すなわち、ＴＧ６１をオンしたときのポテンシャルの変動量が増大されるので、ＰＤ５１からＭＥＭ５９への転送がより良好になされる。
（第９の変形例）
［センサ画素１１０Ｇの構成］
図２０は、第１の実施の形態の第９の変形例としてのセンサ画素１１０Ｇを表す平面図である。また、図２１の（Ａ）は、センサ画素１１０Ｇの断面構成例を示しており、図２０に示したXXI−XXI切断線に沿った矢視方向の断面に相当する。また、図２１の（Ｂ）は、XXI−XXI切断線に沿ったセンサ画素１１０Ｇのポテンシャル状態を表している。なお、図２０は第１の実施の形態の図３に対応し、図２１は第１の実施の形態の図４に対応する。
第９の変形例としてのセンサ画素１１０Ｇは、図２０および図２１に示したように、トレンチ部１２を有さず、隣り合う他のセンサ画素１１０Ｄとの分離を行う素子分離部に設けられた２つの追加のトレンチ部２１を有している。センサ画素１１０Ｇは、さらに、ＭＥＭ５９の底面に設けられてＸＹ面内方向に広がるプレート部６３を備えている。プレート部６３は２つのトレンチ部２１とそれぞれ接続されている。センサ画素１１０Ｇは、これらの点を除き、他は上記第１の実施の形態としてのセンサ画素１１０と実質的に同じ構成を有する。
［センサ画素１１０Ｇの作用効果］
このように、第９の変形例としてのセンサ画素１１０Ｇでは、プレート部６３を備えるようにした。このため、上記第１の実施の形態に係るセンサ画素１１０と比較して、プレート部６３の表面積の分だけＰ型半導体層とＮ型半導体層との境界部分の面積が増加する。よって、ＭＥＭ５９における飽和電荷量をさらに増加させることができる。また、ＰＮ接合を含むトレンチ部２１を素子分離部に設けるようにしたので、空間を有効利用でき、固体撮像装置１０１Ａの小型化に有利となる。
（第１０の変形例）
［センサ画素１１０Ｈの構成］
図２２は、第１の実施の形態の第１０の変形例としてのセンサ画素１１０Ｈを表す平面図である。また、図２３の（Ａ）は、センサ画素１１０Ｈの断面構成例を示しており、図２２に示したXXIII−XXIII切断線に沿った矢視方向の断面に相当する。また、図２３の（Ｂ）は、XXIII−XXIII切断線に沿ったセンサ画素１１０Ｈのポテンシャル状態を表している。なお、図２２は第１の実施の形態の図３に対応し、図２３は第１の実施の形態の図４に対応する。
第１０の変形例としてのセンサ画素１１０Ｈは、図２２および図２３に示したように、転送部として、ＴＧ５２Ａの代わりに、ＴＧ６１を備えている。ＴＧ６１は、２つのトレンチ部２１１２の間に設けられて厚さ方向に延びるトレンチゲート部６２を有する。トレンチゲート部６２の表面は絶縁層１３によって覆われており、絶縁層１３と、ＭＥＭ５９を構成するＮ型半導体領域との間はＰ型半導体領域が占めている。センサ画素１１０Ｈは、この点を除き、他は上記第９の変形例としてのセンサ画素１１０Ｇと実質的に同じ構成を有する。
［センサ画素１１０Ｈの作用効果］
このように、第１０の変形例としてのセンサ画素１１０Ｈによれば、厚さ方向に延びるトレンチゲート部６２を有するＴＧ６１を備えるようにしたので、半導体基板１１にバイアス電圧を印加することができる。その結果、半導体基板１１におけるポテンシャル状態を変調することができるので、ＰＤ５１からＭＥＭ５９を経てＦＤ５３へ至るまで電荷を円滑に転送することができる。また、センサ画素１１０Ｈはプレート部６３を備えるようにした。このため、上記第１の実施の形態に係るセンサ画素１１０と比較して、プレート部６３の表面積の分だけＰ型半導体層とＮ型半導体層との境界部分の面積が増加する。よって、ＭＥＭ５９における飽和電荷量をさらに増加させることができる。また、ＰＮ接合を含むトレンチ部２１を素子分離部に設けるようにしたので、空間を有効利用でき、固体撮像装置１０１Ａの小型化に有利となる。
（第１１の変形例）
［センサ画素１１０Ｊの構成］
図２４は、第１の実施の形態の第１１の変形例としてのセンサ画素１１０Ｊを表す平面図である。また、図２５の（Ａ）は、センサ画素１１０Ｊの断面構成例を示しており、図２４に示したXXV−XXV切断線に沿った矢視方向の断面に相当する。また、図２４の（Ｂ）は、XXV−XXV切断線に沿ったセンサ画素１１０Ｊのポテンシャル状態を表している。なお、図２４は第１の実施の形態の図３に対応し、図２５は第１の実施の形態の図４に対応する。
第１１の変形例としてのセンサ画素１１０Ｊは、図２４および図２５に示したように、ＭＥＭ５９の底面に設けられ、厚さ方向と直交するＸＹ面内方向に広がるプレート部６３をさらに備えている。プレート部６３は、基体６３０と、その基体６３０を覆うように設けられたＰ型の半導体層６３１と、その半導体層６３１を覆うように設けられたＮ型の半導体層６３２とを有する。さらに、センサ画素１１０Ｊでは、トレンチ部１２とプレート部６３とが互いに接すると共に、２つのトレンチ部２１とプレート部６３とがそれぞれ互いに接している。センサ画素１１０Ｊは、これらの点を除き、他は上記第６の変形例としてのセンサ画素１１０Ｄと実質的に同じ構成を有する。
［センサ画素１１０Ｊの作用効果］
このように、第１１の変形例としてのセンサ画素１１０Ｊによれば、トレンチ部１２，２１とそれぞれ接し、基体６３０を覆うＰ型の半導体層６３１とＮ型の半導体層６３２とを有するプレート部６３をさらに備えるようにした。このため、上記第６の変形例としてのセンサ画素１１０Ｄと比較して、プレート部６３の表面積の分だけＰ型半導体層とＮ型半導体層との境界部分の面積が増加する。よって、ＭＥＭ５９における飽和電荷量をさらに増加させることができる。
（第１２の変形例）
図２６は、第１の実施の形態の第１２の変形例としてのセンサ画素１１０Ｋを表す断面模式図である。本開示では、センサ画素１１０Ｋのように、基体１２０の表面を覆う半導体層１２１を含むトレンチ部１２Ａを有していてもよい。すなわち、トレンチ部１２の代わりに、半導体層１２２を含まないトレンチ部１２Ａを有していてもよい。
（第１３の変形例）
図２７は、第１の実施の形態の第１３の変形例としてのセンサ画素１１０Ｌを表す断面模式図である。本開示では、センサ画素１１０Ｌのように、トレンチ部１２のうちの少なくとも半導体層１２１が、半導体基板１１において表面１１Ｓ１から裏面１１Ｓ２を貫くように設けられていてもよい。
（第１４の変形例）
図２８は、第１の実施の形態の第１４の変形例としてのセンサ画素１１０Ｍを表す断面模式図である。本開示では、センサ画素１１０Ｍのように、トレンチ部１２のうちの少なくとも半導体層１２１が、半導体基板１１において裏面１１Ｓ２に露出すると共に、裏面１１Ｓ２から表面１１Ｓ１に向かう途中まで延在していてもよい。
なお、上記した第１の実施の形態のセンサ画素１１０、ならびに第１から第１４の変形例としてのセンサ画素１１０Ａ〜１１０Ｍは、それぞれ、表面照射型の固体撮像装置および裏面照射型の固体撮像装置のいずれにおいても適用可能である。
＜３．第２の実施の形態＞
図２９は、本開示の第２の実施の形態に係るセンサ画素２００の平面構成例を示している。また、図３０は、センサ画素２００の回路構成例を示している。さらに、図３１は、また、図３１は、センサ画素２００における、図２９に示したXXXI−XXXI 切断線に沿った矢視方向の断面構成例を表している。さらに図３２は、センサ画素２００における、図２９に示したXXXII−XXXII 切断線に沿った矢視方向の断面構成例を表している。ただし、図３２において、位置Ｐ１から位置Ｐ２の間はＸ軸方向に沿ったＸＺ断面を示し、位置Ｐ２から位置Ｐ３の間はＹ軸方向に沿ったＹＺ断面を示している。
上記第１の実施の形態のセンサ画素１１０では、ＰＤ５１とＭＥＭ５９とがＸＹ面内において隣り合うように配置されるようにした。これに対し、本実施の形態のセンサ画素２００では、ＰＤ５１とＭＥＭ５９とが、厚さ方向（Ｚ軸方向）に積層されるようにした。より具体的には、半導体基板１１の裏面１１Ｓ２側にＰＤ５１を配置し、半導体基板１１の表面１１Ｓ１側にＭＥＭ５９を配置するようにした。センサ画素２００は、さらに、ＰＤ５１とＭＥＭ５９との間に、電荷を一時的に保持するバッファ領域７０を備えている（図３０および図３２）。センサ画素２００では、ＰＤ５１とバッファ領域７０との間に、転送トランジスタ（ＴＧ）５２Ｃが設けられている。図３１に示したように、ＴＧ５２Ｃは、表面１１Ｓ１に設けられており、ＰＤ５２へ到達するようにＺ軸方向へ延在するトレンチゲートを含んでいる。センサ画素２００では、ＴＧ５２Ｃがオンされることにより、ＰＤ５１から、表面１１Ｓ１の近傍に位置するバッファ領域７０へ電荷が転送されるようになっている。その際、併せてＴＧ６１をオンしたのち、ＴＧ６１をオフする前にＴＧ５２Ｃをオフすることにより、ＰＤ５１から転送されたバッファ領域７０の電荷がＭＥＭ５９へ転送されるようになっている。なお、ＴＧ５２ＣおよびＯＦＧ５８を同時にオンしたのち、ＯＦＧ５８をオフする前にＴＧ５２Ｃをオフすることにより、ＰＤ５１からＶＤＤ２へ不要な電荷を排出することができるようになっている。
センサ画素２００は、さらに、Ｚ軸方向において重なり合うＰＤ５１とＭＥＭ５９との間に、ＸＹ面内方向に広がるプレート部７３を備えている。プレート部７３は、基体７３０と、その基体７３０を覆うように設けられたＰ型の半導体層７３１と、その半導体層７３１を覆うように設けられたＮ型の半導体層７３２とを有する。基体７３０は、例えばアルミニウムなどの、遮光性に優れる金属材料を含んでいるとよい。また、半導体層７３１はＰ型の固相拡散層であり、半導体層７３２はＮ型の固相拡散層であるとよい。
センサ画素２００のＭＥＭ５９には、Ｚ軸方向およびＹ軸方向にそれぞれ延在する壁状のトレンチ部７１が複数設けられている。トレンチ部７１は、基体７１０と、その基体７１０を覆うように設けられたＰ型の半導体層７１１と、その半導体層７１１を覆うように設けられたＮ型の半導体層７１２とを有する。複数のトレンチ部７１は、それぞれプレート部７３と接している。また、半導体層７１１はＰ型の固相拡散層であり、半導体層７１２はＮ型の固相拡散層であるとよい。
センサ画素２００は、ＴＧ６１を備えている。ＴＧ６１は、トレンチ部７１とＸ軸方向において隣り合うように設けられて厚さ方向に延びるトレンチゲート部６２を有する。
センサ画素２００は、その外縁に沿って設けられ、隣り合う他のセンサ画素２００との分離を行う素子分離部に設けられたトレンチ部７２をさらに有している。トレンチ部７２は、基体７２０と、その基体７２０を覆うように設けられたＰ型の半導体層７２１と、その半導体層７２１を覆うように設けられたＮ型の半導体層７２２とを有する。また、半導体層７２１はＰ型の固相拡散層であり、半導体層７２２はＮ型の固相拡散層であるとよい。
このように、本実施の形態のセンサ画素２００においても、ＭＥＭ５９にトレンチ部７１、トレンチ部７２およびプレート部７３を設けるようにしたので、ＰＮ接合の面積が増加し、ＭＥＭ５９における飽和電荷量を増加させることができる。特に、ＰＤ５１とＭＥＭ５９との間に設けたプレート部７３が遮光性を有する材料により構成される場合には、ＭＥＭ５９への光入射を抑制することができるので、ノイズを低減でき、ＰＬＳ（Parasitic Light Sensitivity）特性が向上する。
＜４．電子機器への適用例＞
図３３は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
カメラ２０００は、レンズ群などからなる光学部２００１、上述の固体撮像装置１０１など（以下、固体撮像装置１０１等という。）が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、撮像装置２００２として、上述した固体撮像装置１０１Ａ等を用いることで、良好な画像の取得が期待できる。
＜５．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図３４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図３５は、撮像部１２０３１の設置位置の例を示す図である。
図３５では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図３５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１などに示した固体撮像装置１０１Ａ等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
＜６．その他の変形例＞
以上、いくつかの実施の形態および変形例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば第１の実施の形態等では、グローバルシャッタ方式の裏面照射型イメージセンサを例示して説明したが、本開示の撮像装置は裏面照射型イメージセンサに限定されるものではなく、表面照射型イメージセンサにも適用可能である。
また、本開示の撮像装置は、撮像部と信号処理部または光学系とがまとめてパッケージングされたモジュールの形態をなしていてもよい。
また、上記実施の形態等では、互いに分離された２つまたは３つの転送トランジスタを転送部として有するセンサ画素を例示したが、本開示の撮像装置は、４以上の転送トランジスタを転送部として有するようにしてもよい。
本開示の一実施形態としての撮像装置および電子機器によれば、電荷保持部の飽和電荷量を増加させることができ、ダイナミックレンジが拡大するなどの優れた撮像性能を実現できる。なお、本開示の効果はこれに限定されるものではなく、本明細書に記載のいずれの効果であってもよい。
なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本技術は以下のような構成を取り得るものである。
（１）
第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の半導体基板と、
前記半導体基板に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
前記半導体基板に埋設され、前記光電変換部において生成された前記電荷を保持する、前記第２導電型の電荷保持部と、
前記電荷を前記光電変換部から転送先へ転送する転送部と、
前記電荷保持部において、前記第１の面から前記第２の面へ向かう厚さ方向へ延びるトレンチ部と
を備え、
前記トレンチ部は、第１基体と、前記第１基体を覆うように設けられた前記第１導電型の第１半導体層とを有する
撮像装置。
（２）
前記トレンチ部は、前記第１半導体層を覆うように設けられた、前記電荷保持部の不純物濃度よりも高い不純物濃度を有する前記第２導電型の第２半導体層をさらに有する
上記（１）記載の撮像装置。
（３）
前記電荷保持部から前記電荷が転送される前記転送先としての電荷電圧変換部をさらに備え、
前記トレンチ部は、さらに、前記厚さ方向と直交する第１の方向へ延在しており、
前記電荷保持部と前記電荷電圧変換部とは前記第１の方向に沿って並んでいる
上記（１）または（２）記載の撮像装置。
（４）
前記光電変換部と前記電荷保持部とは、前記第１の方向に沿って並んでいる
上記（３）記載の撮像装置。
（５）
前記トレンチ部を複数備える
上記（１）から（４）のいずれか１つに記載の撮像装置。
（６）
複数の前記トレンチ部のうちの一部の前記トレンチ部は、前記第１の面から前記第２の面に至るまで前記半導体基板を貫いている
上記（５）記載の撮像装置。
（７）
転送部は、前記トレンチ部と隣り合うように設けられて前記厚さ方向に延びるトレンチゲート部を有する
上記（１）から（６）のいずれか１つに記載の撮像装置。
（８）
前記トレンチ部を複数備え、
前記転送部は、複数の前記トレンチゲート部を有し、
前記厚さ方向と直交する方向において、複数の前記トレンチ部と前記複数のトレンチゲート部とが交互に配置されている
上記（７）記載の撮像装置。
（９）
前記電荷保持部の底面に設けられ、前記厚さ方向と直交する面内方向に広がるプレート部をさらに備え、
前記プレート部は、第２基体と、前記第２基体を覆うように設けられた前記第１導電型の第３半導体層と、前記第３半導体層を覆うように設けられた前記第２導電型の第４半導体層とを有する
上記（１）から（８）のいずれか１つに記載の撮像装置。
（１０）
前記トレンチ部と前記プレート部とが接している
上記（９）記載の撮像装置。
（１１）
前記光電変換部と前記電荷保持部とが、前記第２の面から前記第１の面に向けて前記厚さ方向に積層されている
請求項１記載の撮像装置。
（１２）
前記光電変換部と前記電荷保持部との間に、前記厚さ方向と直交する面内方向に広がるプレート部をさらに備え、
前記プレート部は、第２基体と、前記第２基体を覆うように設けられた前記第１導電型の第３半導体層と、前記第３半導体層を覆うように設けられた前記第２導電型の第４半導体層とを有する
上記（１）または（２）に記載の撮像装置。
（１３）
前記プレート部における前記第２基体は、金属材料を含む
上記（１２）記載の撮像装置。
（１４）
前記第１半導体層は第１導電型固相拡散層であり、
前記第２半導体層は第２導電型固相拡散層である
上記（２）記載の撮像装置。
（１５）
前記トレンチ部は、前記第１の面に露出している
上記（１）から（１４）のいずれか１つに記載の撮像装置。
（１６）
前記半導体基板は、複数の画素を有し、
前記トレンチ部は、前記複数の画素を分離する素子分離部に設けられている
上記（１）から（１５）のいずれか１つに記載の撮像装置。
（１７）
前記第１半導体層は、前記第１基体と前記第１半導体層との境界から不純物がドーピングされることにより形成される
上記（１）から（１６）のいずれか１つに記載の撮像装置。
（１８）
撮像装置を備えた電子機器であって、
前記撮像装置は、
第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の半導体基板と、
前記半導体基板に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
前記半導体基板に埋設され、前記光電変換部において生成された前記電荷を保持する、前記第２導電型の電荷保持部と、
前記電荷を前記光電変換部から転送先へ転送する転送部と、
前記電荷保持部において、前記第１の面から前記第２の面へ向かう厚さ方向へ延びるトレンチ部と
を備え、
前記トレンチ部は、第１基体と、前記第１基体を覆うように設けられた前記第１導電型の第１半導体層とを有する
電子機器。
１１…半導体基板、１２，２１…トレンチ部、１２０…基体、１２１…半導体層、１２２…半導体層、１３…絶縁層、５１…光電変換部（ＰＤ）、５２Ａ，５２Ｂ…転送トランジスタ（ＴＧ）、５３…電荷電圧変換部（ＦＤ）、５４…リセットトランジスタ（ＲＳＴ）、５５…増幅トランジスタ（ＡＭＰ）、５６…選択トランジスタ（ＳＥＬ）、５８…排出トランジスタ（ＯＦＧ）、５９…電荷保持部（ＭＥＭ）、６１…転送トランジスタ（ＴＧ）、６２…トレンチゲート部、１０１Ａ〜１０１Ｃ…固体撮像装置、１１０，１１０Ａ〜１１０Ｍ，２００…センサ画素、１１１…画素アレイ部、１１２…垂直駆動部、１１３…カラム信号処理部、１１４…水平駆動部、１１５…システム制御部、１１６…画素駆動線、１１７…垂直信号線（ＶＳＬ）、１１８…信号処理部、１１９…データ格納部。

Claims (18)

  1. 第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の半導体基板と、
    前記半導体基板に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
    前記半導体基板に埋設され、前記光電変換部において生成された前記電荷を保持する、前記第２導電型の電荷保持部と、
    前記電荷を前記光電変換部から転送先へ転送する転送部と、
    前記電荷保持部において、前記第１の面から前記第２の面へ向かう厚さ方向へ延びるトレンチ部と
    を備え、
    前記トレンチ部は、第１基体と、前記第１基体を覆うように設けられた前記第１導電型の第１半導体層とを有する
    撮像装置。
  2. 前記トレンチ部は、前記第１半導体層を覆うように設けられた、前記電荷保持部の不純物濃度よりも高い不純物濃度を有する前記第２導電型の第２半導体層をさらに有する
    請求項１記載の撮像装置。
  3. 前記電荷保持部から前記電荷が転送される前記転送先としての電荷電圧変換部をさらに備え、
    前記トレンチ部は、さらに、前記厚さ方向と直交する第１の方向へ延在しており、
    前記電荷保持部と前記電荷電圧変換部とは前記第１の方向に沿って並んでいる
    請求項１記載の撮像装置。
  4. 前記光電変換部と前記電荷保持部とは、前記第１の方向に沿って並んでいる
    請求項３記載の撮像装置。
  5. 前記トレンチ部を複数備える
    請求項１記載の撮像装置。
  6. 複数の前記トレンチ部のうちの一部の前記トレンチ部は、前記第１の面から前記第２の面に至るまで前記半導体基板を貫いている
    請求項５記載の撮像装置。
  7. 転送部は、前記トレンチ部と隣り合うように設けられて前記厚さ方向に延びるトレンチゲート部を有する
    請求項１記載の撮像装置。
  8. 前記トレンチ部を複数備え、
    前記転送部は、複数の前記トレンチゲート部を有し、
    前記厚さ方向と直交する方向において、複数の前記トレンチ部と前記複数のトレンチゲート部とが交互に配置されている
    請求項７記載の撮像装置。
  9. 前記電荷保持部の底面に設けられ、前記厚さ方向と直交する面内方向に広がるプレート部をさらに備え、
    前記プレート部は、第２基体と、前記第２基体を覆うように設けられた前記第１導電型の第３半導体層と、前記第３半導体層を覆うように設けられた前記第２導電型の第４半導体層とを有する
    請求項１記載の撮像装置。
  10. 前記トレンチ部と前記プレート部とが接している
    請求項９記載の撮像装置。
  11. 前記光電変換部と前記電荷保持部とが、前記第２の面から前記第１の面に向けて前記厚さ方向に積層されている
    請求項１記載の撮像装置。
  12. 前記光電変換部と前記電荷保持部との間に、前記厚さ方向と直交する面内方向に広がるプレート部をさらに備え、
    前記プレート部は、第２基体と、前記第２基体を覆うように設けられた前記第１導電型の第３半導体層と、前記第３半導体層を覆うように設けられた前記第２導電型の第４半導体層とを有する
    請求項１記載の撮像装置。
  13. 前記プレート部における前記第２基体は、金属材料を含む
    請求項１２記載の撮像装置。
  14. 前記第１半導体層は第１導電型固相拡散層であり、
    前記第２半導体層は第２導電型固相拡散層である
    請求項２記載の撮像装置。
  15. 前記トレンチ部は、前記第１の面に露出している
    請求項１記載の撮像装置。
  16. 前記半導体基板は、複数の画素を有し、
    前記トレンチ部は、前記複数の画素を分離する素子分離部に設けられている
    請求項１記載の撮像装置。
  17. 前記第１半導体層は、前記第１基体と前記第１半導体層との境界から不純物がドーピングされることにより形成される
    請求項１記載の撮像装置。
  18. 撮像装置を備えた電子機器であって、
    前記撮像装置は、
    第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の半導体基板と、
    前記半導体基板に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
    前記半導体基板に埋設され、前記光電変換部において生成された前記電荷を保持する、前記第２導電型の電荷保持部と、
    前記電荷を前記光電変換部から転送先へ転送する転送部と、
    前記電荷保持部において、前記第１の面から前記第２の面へ向かう厚さ方向へ延びるトレンチ部と
    を備え、
    前記トレンチ部は、第１基体と、前記第１基体を覆うように設けられた前記第１導電型の第１半導体層とを有する
    電子機器。
JP2018161752A 2018-08-30 2018-08-30 撮像装置および電子機器 Pending JP2020035916A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018161752A JP2020035916A (ja) 2018-08-30 2018-08-30 撮像装置および電子機器
US17/267,117 US20210203873A1 (en) 2018-08-30 2019-08-19 Imaging device and electronic apparatus
PCT/JP2019/032266 WO2020045142A1 (ja) 2018-08-30 2019-08-19 撮像装置および電子機器
CN201980054563.XA CN112602195A (zh) 2018-08-30 2019-08-19 摄像装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018161752A JP2020035916A (ja) 2018-08-30 2018-08-30 撮像装置および電子機器

Publications (1)

Publication Number Publication Date
JP2020035916A true JP2020035916A (ja) 2020-03-05

Family

ID=69644231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018161752A Pending JP2020035916A (ja) 2018-08-30 2018-08-30 撮像装置および電子機器

Country Status (4)

Country Link
US (1) US20210203873A1 (ja)
JP (1) JP2020035916A (ja)
CN (1) CN112602195A (ja)
WO (1) WO2020045142A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021235101A1 (ja) * 2020-05-20 2021-11-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022068751A (ja) * 2020-10-22 2022-05-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR20230092888A (ko) * 2020-10-29 2023-06-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 그 제조 방법, 그리고 전자 기기

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012175067A (ja) * 2011-02-24 2012-09-10 Sony Corp 撮像素子、製造方法、および電子機器
TWI467751B (zh) * 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
JP2015228388A (ja) * 2012-09-25 2015-12-17 ソニー株式会社 固体撮像装置、電子機器
FR3000606B1 (fr) * 2013-01-02 2015-01-30 Commissariat Energie Atomique Capteur d'image
US9496304B2 (en) * 2013-08-15 2016-11-15 Omnivision Technologies, Inc. Image sensor pixel cell with switched deep trench isolation structure
JP2015053411A (ja) * 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP6138661B2 (ja) * 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR102286111B1 (ko) * 2014-08-21 2021-08-04 삼성전자주식회사 단위 픽셀, 상기 단위 픽셀을 포함하는 이미지 센서, 및 상기 단위 픽셀을 포함하는 이미지 처리 시스템
JP6417197B2 (ja) * 2014-11-27 2018-10-31 キヤノン株式会社 固体撮像装置
JP2016103513A (ja) * 2014-11-27 2016-06-02 キヤノン株式会社 撮像素子および撮像装置
JP2016136584A (ja) * 2015-01-23 2016-07-28 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
CN113437105B (zh) * 2015-02-27 2024-01-19 索尼公司 固态图像感测装置及电子装置
JP2017147353A (ja) * 2016-02-18 2017-08-24 株式会社東芝 固体撮像装置
KR102391042B1 (ko) * 2016-04-25 2022-04-27 소니그룹주식회사 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
KR102546550B1 (ko) * 2016-06-24 2023-06-23 에스케이하이닉스 주식회사 딥 트렌치들 내의 전달 게이트들을 갖는 이미지 센서
DE112019003845T5 (de) * 2018-07-31 2021-05-06 Sony Semiconductor Solutions Corporation Bildaufnahmevorrichtung und elektronisches gerät
WO2020137370A1 (ja) * 2018-12-27 2020-07-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US11444108B2 (en) * 2020-07-08 2022-09-13 Omnivision Technologies, Inc. Isolation structure for suppression floating diffusion junction leakage in CMOS image sensor
US11699713B2 (en) * 2021-03-05 2023-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation scheme for image sensor substrate
US11450696B1 (en) * 2021-04-13 2022-09-20 Omnivision Technologies, Inc. Dual floating diffusion transistor with vertical gate structure for image sensor
US11877071B1 (en) * 2022-09-22 2024-01-16 Apple Inc. Flicker and proximity detection in image sensors with embedded low power readout circuitry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021235101A1 (ja) * 2020-05-20 2021-11-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
US20210203873A1 (en) 2021-07-01
WO2020045142A1 (ja) 2020-03-05
CN112602195A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
JP7242666B2 (ja) 撮像装置およびその製造方法、電子機器
WO2021100675A1 (ja) 固体撮像装置および電子機器
WO2020054545A1 (ja) 固体撮像装置および電子機器
JPWO2019093150A1 (ja) 撮像素子、電子機器
WO2020045142A1 (ja) 撮像装置および電子機器
TWI835928B (zh) 固態攝像裝置及電子機器
US20230013149A1 (en) Solid-state image pickup device and electronic apparatus
US20220159208A1 (en) Imaging device and electronic apparatus
JP2022131910A (ja) 撮像装置および電子機器
WO2021100556A1 (ja) 撮像装置およびその製造方法、電子機器
WO2020241163A1 (ja) 撮像装置および電子機器
US11997400B2 (en) Imaging element and electronic apparatus
CN114008783A (zh) 摄像装置
CN114731380A (zh) 成像装置和电子设备
WO2022080124A1 (ja) 撮像装置および撮像装置の製造方法
WO2024127854A1 (ja) 撮像素子、撮像素子の製造方法、電子機器
WO2023090053A1 (ja) 光検出装置及び電子機器
WO2022124092A1 (ja) 固体撮像素子、撮像装置及び固体撮像素子の制御方法
WO2022196141A1 (ja) 固体撮像装置および電子機器
TW202105696A (zh) 攝像裝置及其製造方法、電子機器