WO2021100556A1 - 撮像装置およびその製造方法、電子機器 - Google Patents

撮像装置およびその製造方法、電子機器 Download PDF

Info

Publication number
WO2021100556A1
WO2021100556A1 PCT/JP2020/041910 JP2020041910W WO2021100556A1 WO 2021100556 A1 WO2021100556 A1 WO 2021100556A1 JP 2020041910 W JP2020041910 W JP 2020041910W WO 2021100556 A1 WO2021100556 A1 WO 2021100556A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
region
unit
light
charge
Prior art date
Application number
PCT/JP2020/041910
Other languages
English (en)
French (fr)
Inventor
英男 城戸
貴志 町田
敦彦 山本
由宇 椎原
僚 福井
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2021100556A1 publication Critical patent/WO2021100556A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the present disclosure relates to an image pickup apparatus that performs imaging by photoelectric conversion, a manufacturing method thereof, and an electronic device.
  • an embedded P-type layer is formed by ion implantation, and an N-type layer is formed around the embedded P-type layer.
  • a PN junction is formed above and below the P-type layer formed at a deep position on the silicon substrate, and a relatively high electric field is applied to that portion to increase the capacitance value and increase the saturation signal amount.
  • the impurity concentration gradually changes in the depth direction of the silicon substrate and the impurity profile becomes broad, so that a steep PN junction is formed. It becomes difficult to do. Therefore, there is a problem that the electric field becomes smaller than that of the PN junction region on the outermost surface of the silicon substrate, and the saturation signal amount cannot be increased.
  • the present disclosure provides an imaging device capable of increasing the amount of saturation signals, a manufacturing method thereof, and an electronic device.
  • a semiconductor substrate and A photoelectric conversion unit provided on the semiconductor substrate and generating an electric charge according to the amount of received light by photoelectric conversion, A charge holding unit arranged on the first surface side of the semiconductor substrate with respect to the photoelectric conversion unit and holding the charge transferred from the photoelectric conversion unit, and a charge holding unit.
  • a charge transfer unit that transfers the charge from the photoelectric conversion unit to the charge holding unit, and A first optical control member provided inside the photoelectric conversion unit and arranged along the first surface of the semiconductor substrate is provided.
  • the photoelectric conversion unit has a first photoelectric conversion region provided in a region separated from the first optical control member, and a second photoelectric conversion region arranged along at least a part of the surface of the first optical control member.
  • An imaging device comprising a photoelectric conversion region is provided.
  • the second photoelectric conversion region is A first P-type semiconductor region arranged along at least a part of the surface of the first optical control member, It may have a first N-type semiconductor region that covers the surface of the first P-type semiconductor region.
  • Each of the first P-type semiconductor region and the first N-type semiconductor region may be a solid phase diffusion region.
  • the first optical control member may have a first optical control region that is arranged inside the first P-type semiconductor region and has a property of absorbing or reflecting incident light.
  • At least a part of the first optical control member may be arranged at a position overlapping the charge holding portion when the semiconductor substrate is viewed in a plan view from the normal direction of the first surface.
  • a vertical electrode arranged in the depth direction of the semiconductor substrate for transmitting the charge generated by the photoelectric conversion unit to the charge transfer unit is provided.
  • the first light control member may extend along the direction of the first surface to a position where it abuts on the vertical electrode.
  • the vertical electrode may extend from the first optical control member to the second surface side opposite to the first surface.
  • a vertical electrode arranged in the depth direction of the semiconductor substrate for transmitting the charge generated by the photoelectric conversion unit to the charge transfer unit is provided.
  • the vertical electrode may be brought into contact with the surface of the first optical control member on the first surface side.
  • a charge discharge region may be provided to prevent the charged charge from flowing into the charge holding portion.
  • the photoelectric conversion unit may have a third photoelectric conversion region arranged along at least a part of the surface of the second optical control member.
  • the third photoelectric conversion region is A second P-type semiconductor region arranged along at least a part of the surface of the second optical control member, It may have a second N-type semiconductor region that covers the surface of the second P-type semiconductor region.
  • Each of the second P-type semiconductor region and the second N-type semiconductor region may be a solid phase diffusion region.
  • the second optical control member may have a second optical control region that is arranged inside the second P-type semiconductor region and has a property of absorbing or reflecting incident light.
  • a vertical electrode arranged in the depth direction of the semiconductor substrate for transmitting the charge generated by the photoelectric conversion unit to the charge transfer unit is provided.
  • the first light control member and the second light control member may extend along the direction of the first surface to a position where they abut on the vertical electrode.
  • the photoelectric conversion unit, the charge holding unit, and the charge transfer unit are provided for each pixel.
  • a device separating portion extending in the depth direction of the semiconductor substrate along the boundary of pixels is provided.
  • the photoelectric conversion unit may have a fourth photoelectric conversion region arranged along at least a part of the surface of the element separation unit.
  • the fourth photoelectric conversion region is A third P-type semiconductor region arranged along at least a part of the surface of the element separation portion, It may have a third N-type semiconductor region that covers the surface of the third P-type semiconductor region.
  • Each of the third P-type semiconductor region and the third N-type semiconductor region may be a solid phase diffusion region.
  • the element separation unit may have a third optical control region that is arranged inside the third P-type semiconductor region and has a characteristic of absorbing or reflecting incident light.
  • a step of forming a photoelectric conversion unit that generates an electric charge according to the amount of received light by photoelectric conversion on the semiconductor substrate.
  • a step of forming a charge holding unit which is arranged on the first surface side of the semiconductor substrate with respect to the photoelectric conversion unit and holds the electric charge transferred from the photoelectric conversion unit.
  • a step of forming a charge transfer unit that transfers the charge from the photoelectric conversion unit to the charge holding unit, and
  • a step of forming a first optical control member provided inside the photoelectric conversion unit and arranged along the first surface of the semiconductor substrate is provided.
  • the step of forming the photoelectric conversion unit is arranged along at least a part of the surface of the first photoelectric conversion region provided in the region separated from the first optical control member and the surface of the first optical control member.
  • a method for manufacturing an image pickup apparatus is provided, which comprises a step of forming a second photoelectric conversion region.
  • an electronic device including an imaging device.
  • the image pickup device A semiconductor substrate, a photoelectric conversion unit provided on the semiconductor substrate, and a photoelectric conversion unit that generates an electric charge according to the amount of received light by photoelectric conversion.
  • a charge holding unit arranged on the first surface side of the semiconductor substrate with respect to the photoelectric conversion unit and holding the charge transferred from the photoelectric conversion unit, and a charge holding unit.
  • a charge transfer unit that transfers the charge from the photoelectric conversion unit to the charge holding unit, and A first optical control member provided inside the photoelectric conversion unit and arranged along the first surface of the semiconductor substrate is provided.
  • the photoelectric conversion unit has a first photoelectric conversion region provided in a region separated from the first optical control member, and a second photoelectric conversion region arranged along at least a part of the surface of the first optical control member.
  • An electronic device having a photoelectric conversion region is provided.
  • FIG. 5 is a cross-sectional view taken along the line AA of FIG.
  • FIG. 5 is a cross-sectional view taken along the line BB.
  • FIG. 5 is a cross-sectional view taken along the line CC of FIG.
  • the graph which shows the change of the impurity concentration of P type and N type in a semiconductor substrate.
  • FIG. 5 is a cross-sectional view showing a manufacturing process following FIG. 9A.
  • FIG. 9 is a cross-sectional view showing a manufacturing process following FIG. 9B.
  • FIG. 9 is a cross-sectional view showing a manufacturing process following FIG. 9C.
  • FIG. 5 is a cross-sectional view showing a manufacturing process following FIG. 9D.
  • FIG. 5 is a cross-sectional view showing a manufacturing process following FIG. 9E.
  • FIG. 5 is a cross-sectional view showing a manufacturing process following FIG. 9F.
  • FIG. 9A is a cross-sectional view showing a manufacturing process following FIG. 9B.
  • FIG. 9 is a cross-sectional view showing a manufacturing process following FIG. 9C.
  • FIG. 5 is a cross-sectional view showing a manufacturing process following FIG. 9D.
  • FIG. 5 is a cross-sectional view showing a manufacturing process following FIG. 9E.
  • FIG. 5 is a cross-sectional view showing
  • FIG. 9 is a cross-sectional view showing a manufacturing process following FIG. 9G.
  • FIG. 9 is a cross-sectional view showing a manufacturing process following FIG. 9H.
  • FIG. 9 is a cross-sectional view showing a manufacturing process following FIG. 9I.
  • FIG. 9 is a cross-sectional view showing a manufacturing process following FIG. 9J.
  • FIG. 9 is a cross-sectional view showing a manufacturing process following FIG. 9K.
  • FIG. 9 is a cross-sectional view showing a manufacturing process following FIG. 9L.
  • FIG. 9 is a cross-sectional view showing a manufacturing process following FIG. 9M.
  • FIG. 5 is a cross-sectional view taken along the line AA of the image pickup apparatus according to the second embodiment shown in FIG. FIG.
  • FIG. 5 is a cross-sectional view taken along the line BB of the image pickup apparatus according to the second embodiment shown in FIG.
  • FIG. 5 is a cross-sectional view taken along the line AA of the image pickup apparatus according to the third embodiment shown in FIG.
  • FIG. 5 is a cross-sectional view taken along the line BB of the image pickup apparatus according to the second embodiment shown in FIG.
  • FIG. 13 is a cross-sectional view taken along the line DD.
  • FIG. 14 is a cross-sectional view taken along the line EE in FIG.
  • FIG. 13 is a cross-sectional view taken along the line GG.
  • FIG. 13 is a cross-sectional view taken along the line HH.
  • FIG. 13 is a cross-sectional view taken along the line DD of FIG. 13 in the image pickup apparatus according to the fifth embodiment.
  • FIG. 17 is a cross-sectional view taken along the line JJ in the horizontal plane direction.
  • FIG. 13 is a cross-sectional view taken along the line GG of FIG. 13 in the image pickup apparatus according to the fifth embodiment.
  • FIG. 13 is a cross-sectional view taken along the line HH of FIG. 13 in the image pickup apparatus according to the fifth embodiment.
  • FIG. 13 is a cross-sectional view taken along the line GG of FIG. 13 in the image pickup apparatus according to the sixth embodiment.
  • FIG. 13 is a cross-sectional view taken along the line HH of FIG. 13 in the image pickup apparatus according to the sixth embodiment.
  • FIG. 5 is a cross-sectional view of the case where the electric charge is discharged from the charge discharge region 55 to the floating diffusion FD via the vertical gate electrode.
  • FIG. 13 is a cross-sectional view taken along the line GG of FIG. 13 in the image pickup apparatus according to the seventh embodiment.
  • FIG. 13 is a cross-sectional view taken along the line HH of FIG. 13 in the image pickup apparatus according to the seventh embodiment.
  • FIG. 13 is a cross-sectional view taken along the line GG of FIG.
  • FIG. 13 is a cross-sectional view taken along the line HH of FIG. 13 in the image pickup apparatus according to the eighth embodiment.
  • FIG. 13 is a cross-sectional view taken along the line GG of FIG. 13 when a second light-shielding portion is provided below the first light-shielding portion.
  • FIG. 13 is a cross-sectional view taken along the line WH of FIG. 13 when a second light-shielding portion is provided below the first light-shielding portion.
  • the figure which showed the specific combination of the plane and the orientation in which the etching in the ⁇ 110> direction is established in the ⁇ 111 ⁇ plane.
  • the schematic diagram explaining the off-angle on the surface of the Si substrate of this disclosure The block diagram which shows the configuration example of the camera as an electronic device to which this technology is applied.
  • the block diagram which shows the schematic configuration example of the vehicle control system which is an example of a moving body control system.
  • the imaging device of the present disclosure is, for example, a back-illuminated CMOS (Complementary Metal Oxide Semiconductor) image sensor.
  • CMOS Complementary Metal Oxide Semiconductor
  • the image pickup apparatus of the present disclosure receives light from a subject for each pixel and performs photoelectric conversion to generate a pixel signal which is an electric signal.
  • the back-illuminated image sensor receives the light from the subject and converts it into an electric signal between the light receiving surface on which the light from the subject is incident and the wiring layer provided with wiring such as a transistor for driving each pixel.
  • a photoelectric conversion unit such as a photodiode for conversion is arranged for each pixel. It should be noted that the present disclosure may be applicable to an image sensor of an imaging method other than the CMOS image sensor.
  • FIG. 1 is a block diagram showing a schematic configuration of an image pickup apparatus 101 according to an embodiment of the present disclosure. Since the image pickup device 101 of FIG. 1 is formed on the semiconductor substrate 11, it is accurately a solid-state image pickup device 101, but hereinafter, it is simply referred to as an image pickup device 101.
  • the image pickup apparatus 101 of FIG. 1 includes a pixel array unit 111 in which a plurality of sensor pixels 121 that perform photoelectric conversion are arranged in a matrix, that is, in a two-dimensional plane.
  • the sensor pixel 121 corresponds to a specific example of the "pixel" of the present disclosure.
  • the pixel signal photoelectrically converted by the pixel array unit 111 is read out via the reading circuit 120.
  • the image pickup apparatus 101 includes, for example, a pixel array unit 111, a vertical drive unit 112, a lamp wave module 113, a column signal processing unit 114, a clock module 115, a data storage unit 116, a horizontal drive unit 117, a system control unit 118, and signal processing.
  • the unit 119 is provided.
  • the image pickup apparatus 101 is composed of a single or a plurality of semiconductor substrates 11.
  • the image pickup apparatus 101 has a vertical drive unit 112, a lamp wave module 113, a column signal processing unit 114, a clock module 115, a data storage unit 116, and a horizontal drive unit 117 on the semiconductor substrate 11 on which the pixel array unit 111 is formed.
  • Another semiconductor substrate 11 on which the system control unit 118, the signal processing unit 119, etc. are formed can be electrically connected by Cu-Cu bonding or the like.
  • the pixel array unit 111 has a plurality of sensor pixels 121 including a photoelectric conversion element that generates and stores electric charges according to the amount of light incident from the subject. As shown in FIG. 1, the sensor pixels 121 are arranged in the horizontal direction (row direction) and the vertical direction (column direction), respectively.
  • the pixel drive lines 122 are wired along the row direction for each pixel row consisting of the sensor pixels 121 arranged in a row in the row direction, and are composed of the sensor pixels 121 arranged in a row in the column direction.
  • a vertical signal line 123 is wired along the column direction for each pixel row.
  • the vertical drive unit 112 includes a shift register, an address decoder, and the like.
  • the vertical drive unit 112 simultaneously drives all of the plurality of sensor pixels 121 in the pixel array unit 111 by supplying signals or the like to the plurality of sensor pixels 121 via the plurality of pixel drive lines 122, or It is driven in pixel row units.
  • the lamp wave module 113 generates a lamp wave signal used for A / D (Analog / Digital) conversion of a pixel signal and supplies it to the column signal processing unit 114.
  • the column signal processing unit 114 is composed of, for example, a shift register, an address decoder, or the like, and performs noise removal processing, correlation double sampling processing, A / D conversion processing, and the like to generate a pixel signal.
  • the column signal processing unit 114 supplies the generated pixel signal to the signal processing unit 119.
  • the clock module 115 supplies clock signals for operation to each part of the image pickup apparatus 101.
  • the horizontal drive unit 117 sequentially selects unit circuits corresponding to the pixel strings of the column signal processing unit 114. By the selective scanning by the horizontal drive unit 117, the pixel signals signal-processed for each unit circuit in the column signal processing unit 114 are sequentially output to the signal processing unit 119.
  • the system control unit 118 includes a timing generator or the like that generates various timing signals.
  • the system control unit 118 controls the drive of the vertical drive unit 112, the ramp wave module 113, the column signal processing unit 114 clock module 115, and the horizontal drive unit 117 based on the timing signal generated by the timing generator.
  • the signal processing unit 119 performs signal processing such as arithmetic processing on the pixel signal supplied from the column signal processing unit 114 while temporarily storing data in the data storage unit 116 as necessary, and each pixel signal. Outputs an image signal consisting of.
  • FIG. 2 is an equivalent circuit diagram of the sensor pixel 121 and the readout circuit 120
  • FIG. 3 is a schematic planar layout diagram of a part of the pixel region in the pixel array unit 111.
  • FIG. 3 is a plan layout diagram of a pixel region in which two sensor pixels 121 are arranged in the X direction and two pixels in the Y direction.
  • the read circuit 120 includes a transfer transistor TRG, a reset transistor RST, an amplification transistor AMP, and a selection transistor SEL. These transistors are N-type MOS transistors.
  • the reset transistor RST, the amplification transistor AMP, and the selection transistor SEL can also be formed and bonded to a semiconductor substrate 11 different from the semiconductor substrate 11 on which the pixel array unit 111 is arranged.
  • the transfer transistor TRG is connected to the photodiode PD in the sensor pixel 121, and transfers the charge (pixel signal) photoelectrically converted by the photodiode PD to the floating diffusion FD.
  • the gate of the transfer transistor TRG is connected to the pixel drive line.
  • the floating diffusion FD is a floating diffusion region that temporarily holds the electric charge photoelectrically converted by the photodiode PD via the transfer transistor TRG.
  • a reset transistor RST is connected to the floating diffusion FD, and a vertical signal line VSL is connected via an amplification transistor AMP and a selection transistor SEL.
  • the reset transistor RST initializes (reset) the accumulated charge of the floating diffusion FD according to the control signal applied to the gate electrode.
  • the drain of the reset transistor RST is connected to the power supply line VDD, and the source is connected to the floating diffusion FD.
  • the transfer transistor TRG and the reset transistor RST are turned on, the potential of the floating diffusion FD is reset to the potential level of the power supply line VDD. That is, the floating diffusion FD is initialized by turning on the reset transistor RST.
  • the amplification transistor AMP has a gate electrode connected to a floating diffusion FD and a drain connected to a power supply line VDD, and serves as an input unit of a source follower circuit that reads out the electric charge obtained by photoelectric conversion in the photodiode PD. That is, the amplification transistor AMP constitutes a constant current source and a source follower circuit connected to one end of the vertical signal line VSL by connecting the source to the vertical signal line VSL via the selection transistor SEL.
  • the selection transistor SEL is connected between the source of the amplification transistor AMP and the vertical signal line VSL, and a control signal is supplied as a selection signal to the gate electrode of the selection transistor SEL.
  • the control signal is turned on, the selection transistor SEL is in a conductive state, and the sensor pixel 121 connected to the selection transistor SEL is in a selection state.
  • the sensor pixel 121 is in the selected state, the pixel signal output from the amplification transistor AMP is read out to the column signal processing unit 114 via the vertical signal line VSL.
  • each transfer transistor TRG of four sensor pixels 121 adjacent to each other in the XY direction and each floating diffusion FD are arranged so as to be close to each other.
  • the layout arrangement of the sensor pixel 121 in FIG. 3 is an example, and other layout arrangements can also be applied.
  • FIG. 4 is a plan view of the sensor pixel 121 as viewed from the surface side of the semiconductor substrate 11.
  • a photoelectric conversion unit 51 such as a photodiode is arranged in the center of the sensor pixel 121, and each transistor constituting the readout circuit 120 is arranged around the photoelectric conversion unit 51.
  • the transfer transistor TRG is arranged near the upper end side of the sensor pixel 121, and the floating diffusion FD is arranged in the vicinity thereof.
  • a reset transistor, an amplification transistor, and a selection transistor are arranged in this order along the right end side of the sensor pixel 121.
  • the layout layout shown in FIG. 4 is only an example, and various layout layouts can be applied.
  • the readout circuit 120 of FIG. 4 may be arranged on a semiconductor substrate separate from the semiconductor substrate 11 on which the pixel array portion 111 is formed, and these semiconductor substrates 11 may be bonded by Cu—Cu bonding or the like.
  • the readout circuit 120 is arranged on the surface side of the semiconductor substrate 11, and the plan view of the sensor pixel 121 below the reading circuit 120 is as shown in FIG.
  • element separation portions 20 are provided at the left and right boundary portions of the sensor pixels 121.
  • the element separating portion 20 is a wall member arranged in the depth direction of the semiconductor substrate 11, and is formed of, for example, an insulating material or a metal material.
  • the element separation portion 20 is also provided at the upper and lower boundary portions of the sensor pixel 121, but is omitted in FIG.
  • a photoelectric conversion unit 51 such as a photodiode occupies most of the pixel region inside the element separation unit 20 of the sensor pixel 121.
  • the transfer transistor TRG is arranged near the upper end side of the sensor pixel 121, and the floating diffusion FD is arranged in the vicinity thereof.
  • the photoelectric conversion unit 51 in the semiconductor substrate 11 has, for example, an N - type semiconductor region, an N-type semiconductor region, and a P-type semiconductor region in this order from the back surface side to the front surface side.
  • the element separating portion 20 is made of a material having a property of reflecting or absorbing light.
  • a P ++ layer is arranged along the surface of the element separating portion 20. Since the periphery of the element separation unit 20 is an N - type semiconductor region, the area of the PN junction can be expanded and the saturation signal amount can be increased by arranging the P ++ layer on the surface of the element separation unit 20. it can.
  • P and N represent a P-type semiconductor region and an N-type semiconductor region, respectively.
  • P ++", P +", “P -", and “P -” at the end of the "+” or in the symbol “-” are all represent the impurity concentration of the P-type semiconductor region There is.
  • N ++", “N +", “N -”, and “N -” "+” at the end of each symbol or "-” are all represent the impurity concentration of the N-type semiconductor region ing.
  • the transfer transistor in this embodiment has a horizontal gate electrode extending in the horizontal plane direction of the semiconductor substrate 11 and a vertical gate electrode 52V extending in the depth direction of the semiconductor substrate 11.
  • a first light-shielding portion 12 is arranged inside the semiconductor substrate 11.
  • the first light-shielding portion 12 has a horizontal light-shielding portion 12H extending in the horizontal plane direction of the semiconductor substrate 11 and a vertical light-shielding portion 12V extending in the depth direction of the semiconductor substrate 11.
  • the vertical light-shielding portion 12V is connected to the horizontal light-shielding portion 12H, and the vertical light-shielding portion 12V and the horizontal light-shielding portion 12H are integrally formed.
  • the vertical light-shielding portion 12V is arranged in the depth direction of the semiconductor substrate 11 along the boundary of the sensor pixel 121, and can also be called an element separation portion 20.
  • the horizontal light-shielding portion 12H and the vertical light-shielding portion 12V of the first light-shielding portion 12 may be made into separate members instead of an integral structure.
  • FIG. 6A an example in which the vertical light-shielding portion 12V penetrates from the front surface side to the back surface side of the semiconductor substrate 11 is shown, but the vertical light-shielding portion 12V extends from the front surface side to a portion connected to the horizontal light-shielding portion 12H.
  • An element separating portion 20 made of a separate member may be provided below the element separating portion 20.
  • an etching stopper 17 is arranged around the vertical gate electrode 52V so that the first light-shielding portion 12 in the semiconductor substrate 11 does not come into contact with the vertical gate electrode 52V.
  • the first light-shielding portion 12 is arranged so as to surround the vertical gate electrode 52V of the transfer transistor TRG. More specifically, the first light-shielding portion 12 extends in the horizontal direction to a position where it comes into contact with the etching stopper 17 arranged around the vertical gate electrode 52V.
  • the horizontal light-shielding portion 12H of the first light-shielding portion 12 is not arranged on the vertical gate electrode 52V side from the etching stopper 17. Therefore, the electrons generated by the photoelectric conversion in the photoelectric conversion unit 51 reach the vertical gate electrode 52V through the region where the first light-shielding unit 12 is not arranged.
  • the first light-shielding portion 12 is formed of a first light control region made of a material having a property of reflecting or absorbing light.
  • the first light control region in the first light-shielding portion 12 may have a single-layer structure or a two-layer structure having an inner layer portion and an outer layer portion covering the surface of the inner layer portion.
  • the inner layer portion is made of, for example, a material containing at least one of a light-shielding elemental metal, a metal alloy, a metal nitride, and a metal silicide.
  • examples thereof include (molybdenum), Cr (chromium), Ir (iridium), platinum iridium, TiN (titanium nitride), and tungsten silicon compounds.
  • Al (aluminum) is the most optically preferable constituent material.
  • the inner layer portion may be made of graphite or an organic material.
  • the outer layer portion is made of an insulating material such as SiOx (silicon oxide). The outer layer portion ensures electrical insulation between the inner layer portion and the semiconductor substrate 11.
  • a photoelectric conversion region is arranged on the surface of the first light-shielding portion 12.
  • the photoelectric conversion region originally possessed by the photoelectric conversion unit 51 is referred to as a first photoelectric conversion region 511
  • the photoelectric conversion region arranged on the surface of the first light-shielding portion 12 is referred to as a second photoelectric conversion region 512.
  • the first photoelectric conversion region 511 is provided in a region separated from the first light-shielding portion 12. More specifically, the first photoelectric conversion region 511 is provided on the back surface side of the first light-shielding portion 12. Further, a first photoelectric conversion region 511 is also provided near the surface of the semiconductor substrate 11.
  • the first photoelectric conversion region 511 is formed by, for example, impurity diffusion by ion implantation.
  • the second photoelectric conversion region 512 covers the surfaces of the first P-type semiconductor region 5121 arranged along at least a part of the surface of the first light-shielding portion 12 and the first P-type semiconductor region 5121. It has 1 N-type semiconductor region 5122.
  • the first P-type semiconductor region 5121 and the first N-type semiconductor region 5122 are solid phase diffusion regions formed by solid phase diffusion.
  • the reason for solid-phase diffusion instead of impurity diffusion by ion implantation is that the first P-type semiconductor region 5121 and the first N-type semiconductor region 5122 formed by solid-phase diffusion have steep impurity profiles in the PN junction region. Because it can be done. The steepness of the impurity profile can increase the amount of saturation signal.
  • the first P-type semiconductor region 5121 is, for example, a BSG (boron silicate glass) formed by solid-phase diffusion of boron on a semiconductor substrate 11 made of single crystal silicon.
  • the second N-type semiconductor region is, for example, PSG (phosphate glass) formed by solid-phase diffusion of phosphorus on a semiconductor substrate 11.
  • P-type impurities have the property of being more easily diffused than N-type impurities.
  • the diffusion layer of N-type impurities causes The diffusion of the diffusion layer of P-type impurities can be restricted, and the impurity profile of the PN junction region can be steepened. When the impurity profile in the PN junction region becomes steep, photoelectric conversion can be efficiently performed in the PN junction region, and the saturation signal amount can be increased, so that the photoelectric conversion efficiency Qe can be improved.
  • FIG. 7 is a graph showing changes in the concentration of P-type and N-type impurities in the semiconductor substrate 11 in the present embodiment.
  • a PN junction region is formed near the surface of (a) the semiconductor substrate 11 and (b) near the surface of the first light-shielding portion 12.
  • the PN junction region (a) is formed by impurity diffusion by ion implantation
  • the PN junction region (b) is formed by impurity diffusion by solid phase diffusion.
  • the change in the impurity concentration in the depth direction of the semiconductor substrate 11 becomes steep, so that photoelectric conversion can be efficiently performed.
  • FIG. 8 is a graph showing changes in the concentration of P-type and N-type impurities in the semiconductor substrate 11 according to a comparative example.
  • the PN junction region (a) is formed by impurity diffusion by ion implantation
  • the PN junction region (b) is formed by impurity diffusion by ion implantation. It differs from FIG. 7 in that. Therefore, in the PN junction region (b), the distribution of impurity diffusion is broader in FIG. 8, the photoelectric conversion efficiency is lower than in FIG. 7, and the saturation signal amount is smaller.
  • the second photoelectric conversion region 512 is formed by impurity diffusion by ion implantation.
  • the saturation signal amount can be increased.
  • 9A to 9N are cross-sectional views showing a manufacturing process of the image pickup apparatus 101 according to the present embodiment.
  • a photoelectric conversion unit 51 made of a photodiode PD is formed on a silicon substrate 11 having a surface index ⁇ 111 ⁇ .
  • the photoelectric conversion unit 51 has, for example , a structure in which an N- type semiconductor region, an N-type semiconductor region, and a P-type semiconductor region are laminated.
  • a thick semiconductor layer is formed on the silicon substrate 11 by epitaxial growth. This semiconductor layer is, for example, a P-type semiconductor region.
  • the trench 17T is formed in accordance with the position of the etching stopper 17 used when forming the horizontal light-shielding portion 12H of the first light-shielding portion 12.
  • the trench 17T is performed by, for example, dry etching using a hard mask.
  • the hard mask is made of an insulating material such as SiN (silicon nitride) or SiO2 (silicon oxide).
  • the inside of the trench 17T is filled with an insulator such as an oxide to form an etching stopper 17.
  • the trench 12T is formed in alignment with the position of the vertical light-shielding portion 12V of the first light-shielding portion 12 by dry etching or the like using a hard mask.
  • the sidewall 12S is formed so as to cover the side surface and the bottom surface of the trench 12T.
  • the sidewall 12S is formed of an insulating film made of, for example, SiN or SiO2.
  • the insulating film on the bottom surface is removed while leaving the insulating film on the side surface portion of the trench 12T by, for example, dry etching.
  • a part of the silicon substrate 11 is removed by injecting a predetermined alkaline aqueous solution into the trench 12T and performing wet etching.
  • a predetermined alkaline aqueous solution KOH, NaOH, CsOH or the like can be applied if it is an inorganic solution, and EDP (ethylenediamine pyrocatechol aqueous solution), N2H4 (hydrazine), NH4OH (ammonium hydroxide), or TMAH if it is an organic solution. (Tetramethylammonium hydroxide) and the like can be applied.
  • crystal anisotropic etching is performed by utilizing the property that the etching rate differs depending on the plane orientation of Si ⁇ 111 ⁇ . Specifically, in the silicon ⁇ 111 ⁇ substrate, the etching rate in the ⁇ 110> direction is sufficiently higher than the etching rate in the ⁇ 111> direction. Therefore, in the present embodiment, the etching proceeds in the X-axis direction, while the etching hardly proceeds in the Y-axis direction and the Z-axis direction. As a result, a space 12Z communicating with the trench 12T is formed inside the semiconductor substrate 11 which is a silicon ⁇ 111 ⁇ substrate, surrounded by the first crystal plane, the second crystal plane, and the third crystal plane. The Rukoto.
  • the distance of etching progress in the ⁇ 110> direction can be adjusted by the etching treatment time of the semiconductor substrate 11 with an alkaline aqueous solution.
  • the etching stopper 17 at a predetermined position in advance as in the present embodiment, the progress of etching in the ⁇ 110> direction can be easily controlled, and the region where Si ⁇ 111 ⁇ remains can be accurately controlled. Can be secured.
  • the progress of etching in the ⁇ 110> direction is stopped by the etching stopper 17, and as a result, the second and third crystal planes represented by the plane index ⁇ 111 ⁇ extending from one etching stopper 17 as a base point are formed.
  • the Rukoto The diamond-shaped region surrounded by the second crystal plane and the third crystal plane is the Si residual region 22 in which Si ⁇ 111 ⁇ finally surrounded by the horizontal light-shielding portion 12H of the light-shielding portion 12 remains.
  • the hard mask HM and the sidewall 12S are removed by, for example, wet etching.
  • the hard mask HM and the sidewall 12S can be removed by isotropic dry etching.
  • wet etching when the hard mask HM or the like is composed of SiO2, it is desirable to use a chemical solution containing HF (hydrofluoric acid) such as DHF (dilute hydrofluoric acid) or BHF (buffered hydrofluoric acid).
  • HF hydrofluoric acid
  • BHF biuffered hydrofluoric acid
  • the hard mask HM or the like is made of SiN, it is desirable to use a chemical solution containing hot phosphoric acid or HF. It is not necessary to remove the hard mask HM and the sidewall 12S.
  • an insulating layer such as a SiO2 film containing P (phosphorus), which is an N-type impurity element, is formed so as to cover the inner surface of the trench 12T and the inner surface of the space.
  • P (phosphorus) contained in the insulating layer is solid-phase diffused on the inner surface of the trench 12T and the inner surface of the space by heat treatment. Then, after removing the insulating layer, heat treatment is performed again to diffuse P (phosphorus) into the semiconductor substrate 11 to form the first N-type semiconductor region 5122.
  • an insulating layer such as a SiO2 film containing B (boron), which is a P-type impurity element, is formed inside the first N-type semiconductor region 5122.
  • B (boron) contained in the insulating layer is solid-phase diffused toward the inner surface of the trench 12T and the inner surface of the space.
  • a solid phase diffusion region in which the first P-type semiconductor region 5121 is arranged inside the first N-type semiconductor region 5122 can be obtained.
  • the inner layer portion inside the first P-type semiconductor region 5121 may be filled with some kind of light-shielding member.
  • the light-shielding member may be a metal material having excellent light absorption characteristics such as tungsten.
  • a metal material having excellent light reflection characteristics such as aluminum or an insulating material such as a polycyclone may be used.
  • the width of the trench 12T dimension in the X-axis direction
  • the thickness of the space 12Z dimension in the Z-axis direction
  • the trench 12T and the space 12Z are temporarily filled with a temporary filling material 12G having relatively excellent heat resistance such as SiO2, SiN, or polysilicon, and after the subsequent process involving high temperature is completed, for example, an element. It is desirable to replace the separation portion 20 with a predetermined metal material after the forming step of the separation portion 20 is completed.
  • FIG. 9I shows an example of forming a temporary embedding material such as SiO2 in the trench and the inner layer portion of the space.
  • FIG. 9J shows an example in which the first N-type semiconductor region 5122 and the first P-type semiconductor region 5121 are formed only on the surface of the space 12Z by solid phase diffusion, but the space 12Z is formed from the surface of the semiconductor substrate 11.
  • a first N-type semiconductor region 5122 and a first P-type semiconductor region 5121 may be formed on the surface of the trench 12T up to the above.
  • the trench 52T is formed in accordance with the position of the vertical gate electrode 52V.
  • the method of forming the trench 52T is the same as that of the trench 12T for the first light-shielding portion 12 described above.
  • the trench 52T is filled with, for example, a polysicon to form a vertical gate electrode 52V.
  • the trench 12T in the first light-shielding portion 12 and the insulator or the like which is the inner layer portion of the space 12Z are replaced with a metal material to form the first light-shielding portion 12.
  • the metal material of the inner layer portion includes a material containing at least one of a simple substance metal having a light-shielding property, a metal alloy, a metal nitride, and a metal silicide.
  • the readout circuit 120 and the wiring layer 80 are formed on the surface 11A side of the semiconductor substrate 11.
  • the readout circuit 120 may be formed on another semiconductor substrate 11 and the semiconductor substrates 11 may be bonded to each other.
  • a trench 20T for element separation is formed from the back surface 11B side of the semiconductor substrate 11 along the boundary portion of the sensor pixel 121, and an outer layer made of an insulating material is formed in the trench 20T.
  • a portion 20B and an inner layer portion 20A made of a metal material are formed.
  • a P ++ layer 20C is formed around the outer layer portion 20B by ion implantation or the like.
  • the element separation unit 20 may be omitted in the present embodiment. In this case, if the manufacturing process of FIG. 9A and subsequent steps is performed using the semiconductor substrate 11 in which the P ++ layer is formed in advance along the pixel boundary in the depth direction, the step of FIG. 9N can be omitted.
  • the first P-type semiconductor region 5121 and the first N-type are formed by solid-phase diffusion along the surface of the first light-shielding portion 12 provided inside the semiconductor substrate 11.
  • the semiconductor region 5122 is formed. Therefore, the impurity concentration of the PN junction region formed along the junction surface of the first P-type semiconductor region 5121 and the first N-type semiconductor region 5122 can be changed sharply. Therefore, the photoelectric conversion efficiency in the PN junction region can be improved, and the saturation signal amount can be increased.
  • the image pickup apparatus 101 according to the second embodiment is characterized in that not only the first light-shielding portion 12 but also the second light-shielding portion 13 is provided in the semiconductor substrate 11.
  • the image pickup apparatus 101 according to the second embodiment is represented by the same plan view as in FIG. 10A is a cross-sectional view of the image pickup apparatus 101 according to the second embodiment shown in FIG. 5 in the AA line direction, and FIG. 10B is a cross-sectional view of the image pickup apparatus 101 according to the second embodiment shown in FIG. 5 in the BB line direction. It is a figure.
  • the second light-shielding portion 13 is arranged on the back surface 11B side of the semiconductor substrate 11 with respect to the first light-shielding portion 12.
  • the second light-shielding portion 13 has a horizontal light-shielding portion 13H and a vertical light-shielding portion 13V.
  • the horizontal light-shielding portion 13H of the second light-shielding portion 13 is arranged substantially parallel to the horizontal light-shielding portion 12H of the first light-shielding portion 12. Like the horizontal light-shielding portion 12H, the horizontal light-shielding portion 13H has a second light control region made of a material having excellent light reflection or absorption characteristics.
  • the vertical light-shielding portion 13V of the second light-shielding portion 13 is integrally connected to the vertical light-shielding portion 12V of the first light-shielding portion 12, and penetrates from the front surface 11A to the back surface 11B of the semiconductor substrate 11. These vertical light-shielding portions 12V and 13V are provided in the boundary region of the sensor pixel 121.
  • the vertical light-shielding portion 12V of the first light-shielding portion 12 and the vertical light-shielding portion 13V of the second light-shielding portion 13 may be separated and arranged on the pixel boundary.
  • a second photoelectric conversion region 512 is provided along the surface of the horizontal light-shielding portion 12H of the first light-shielding portion 12.
  • the second photoelectric conversion region 512 has a first P-type semiconductor region 5121 and a first N-type semiconductor region 5122 formed by solid phase diffusion.
  • a third photoelectric conversion region 513 is provided along the surface of the horizontal light-shielding portion 13H of the second light-shielding portion 13.
  • the third photoelectric conversion region 513 has a second P-type semiconductor region 5131 and a second N-type semiconductor region 5132 formed by solid phase diffusion.
  • the second P-type semiconductor region 5131 is arranged along at least a part of the surface of the second light-shielding portion 13.
  • the second N-type semiconductor region 5132 covers the surface of the second P-type semiconductor region 5131.
  • the second P-type semiconductor region 5131 and the second N-type semiconductor region 5132 of the second light-shielding portion 13 form the semiconductor substrate 11 in the step of FIG. 9N described above after forming the first light-shielding portion 12.
  • a trench is formed in the depth direction from the back surface side, and then anisotropic etching is performed in the horizontal direction from the bottom of the trench to form a space that spreads in the horizontal direction, and an insulating layer containing N-type impurities is formed in this space. It is formed by forming and solid-phase diffusion, and then forming an insulating layer containing P-type impurities and solid-phase diffusion.
  • the inside of the second P-type semiconductor region 5131 may be filled with a metal material or an insulating material having excellent light absorption or reflection characteristics such as tungsten or aluminum.
  • the second N-type semiconductor region 5132 is formed of PSG or the like like the first N-type semiconductor region 5122, and the second P-type semiconductor region 5131 is formed of BSG or the like like the first P-type semiconductor region 5121. Is formed by.
  • a trench for the first light-shielding portion 12 is dug deeper from the front surface side of the semiconductor substrate 11 to form a space in the horizontal direction, and the second light-shielding portion 13 is formed. 13 may be formed.
  • the saturation signal amount is larger than that of the first embodiment. Can be increased.
  • the second light-shielding unit 13 is provided inside the photoelectric conversion unit 51, and if the volume of the second light-shielding unit 13 is large, the volume of the photoelectric conversion unit 51 that contributes to photoelectric conversion decreases. It is desirable that the thickness of the light-shielding portion 13 of 2 is as thin as possible so that the volume contributing to the photoelectric conversion of the photoelectric conversion unit 51 is not reduced as much as possible.
  • the surface of the horizontal light-shielding portion 13H of the second light-shielding portion 13 is also subjected to the second solid phase diffusion.
  • the P-type semiconductor region 5131 and the second N-type semiconductor region 5132 are formed. Therefore, the area of the PN junction region formed by solid phase diffusion can be expanded as compared with the first embodiment, and the saturation signal amount can be further increased.
  • the second light-shielding unit 13 the light incident on the vertical gate electrode 52V without being photoelectrically converted by the photoelectric conversion unit 51 can be suppressed, and noise can be reduced. Further, by providing the second light-shielding portion 13 and providing the vertical light-shielding portion 13V penetrating from the front surface to the back surface of the semiconductor substrate 11 along the pixel boundary, it becomes difficult for light to be incident on the adjacent pixels, and crosstalk Can be reduced.
  • the image pickup apparatus 101 according to the third embodiment is represented by the same plan view as in FIG. 11A is a cross-sectional view of the image pickup apparatus 101 according to the third embodiment shown in FIG. 5 in the AA line direction, and FIG. 11B is a cross-sectional view of the image pickup apparatus 101 according to the second embodiment shown in FIG. 5 in the BB line direction. It is a figure.
  • a first P-type semiconductor region 5121 and a first P-type semiconductor region 5121 are formed in the vicinity of the surface of the horizontal light-shielding portion 12H of the first light-shielding portion 12 by solid-phase diffusion. There is.
  • a fourth photoelectric conversion region 514 composed of a third P-type semiconductor region 5141 and a third N-type semiconductor region 5142 is formed by solid phase diffusion. It is formed.
  • the third P-type semiconductor region 5141 is formed by solid phase diffusion on a part of the surface of the vertical light-shielding portion 12V of the first light-shielding portion 12.
  • the third N-type semiconductor region 5142 is formed by solid phase diffusion so as to cover the third P-type semiconductor region 5141.
  • the vertical light-shielding portion 12V of the first light-shielding portion 12 extends along the boundary of the sensor pixel 121 in the depth direction of the semiconductor substrate 11, and can also be called the element separation portion 20.
  • the element separation portion 20 As described above, in the third embodiment, at least a part of the surface of the element separating portion 20 is composed of a third P-type semiconductor region 5141 and a third N-type semiconductor region 5142 by solid phase diffusion.
  • the photoelectric conversion region 514 of the above is formed.
  • the solid phase diffusion region is not provided near the surface of the element separating portion 20, but the third P-type semiconductor region 5141 similar to that of FIG. 11B is also provided near the surface of the element separating portion 20.
  • a fourth photoelectric conversion region 514 consisting of a third N-type semiconductor region 5142 and a third N-type semiconductor region 5142 may be formed by solid phase diffusion.
  • the vertical light-shielding portion of the element separation unit 20 and the vertical light-shielding portion 12V of the first light-shielding unit 12 have a third light control region having excellent light reflection or absorption characteristics.
  • a fourth photoelectric conversion region 514 composed of a third P-type semiconductor region 5141 and a third N-type semiconductor region 5142 is formed on the surface of the third optical control region.
  • the second light-shielding portion 13 is not provided in FIGS. 11A and 11B, when the second light-shielding portion 13 is provided, the vertical light-shielding portion 12V of the first light-shielding portion 12 or the second light-shielding portion 12 A P-type semiconductor region and an N-type semiconductor region may also be formed in the vertical light-shielding portion 13V of the light-shielding portion 13 by solid-phase diffusion.
  • solid-phase diffusion is performed not only in the horizontal light-shielding portions 12H and 13H of at least one of the first light-shielding portion 12 and the second light-shielding portion 13, but also in the vertical light-shielding portions 12V and 13V. Since the P-type semiconductor region and the N-type semiconductor region are formed in the above, the area of the PN junction region can be further expanded as compared with the first embodiment and the second embodiment, and the saturation signal amount can be further increased. ..
  • the image pickup apparatus 101 includes the charge holding unit (MEM) 54 and its charge. It can also be applied to a global shutter type back-illuminated image pickup apparatus 101 provided with a light-shielding portion that suppresses light incident on the holding portion (MEM) 54.
  • the global shutter method is a method in which the exposure of all pixels is started and ended at the same time.
  • all pixels refer to all pixels that form a valid image, and dummy pixels and the like that do not contribute to image formation are excluded. Further, as long as the image distortion and the exposure time difference are small enough not to cause a problem, they do not necessarily have to be simultaneous.
  • the global shutter method also includes a case where the operation of performing simultaneous exposure in units of a plurality of lines (such as several tens of lines) is repeated while shifting in units of a plurality of lines in the line direction. Further, the case where simultaneous exposure is performed only on a part of the pixel areas is also included in the global shutter method.
  • FIG. 12 is an equivalent circuit diagram of the readout circuit 120 of the image pickup apparatus 101 according to the fourth embodiment
  • FIG. 13 is a plan layout diagram of a part of the pixel region in the pixel array unit.
  • FIG. 3 shows a planar layout of a pixel region having 2 pixels in the X direction and 4 pixels in the Y direction.
  • the read circuit 120 has four transfer transistors TRZ, TRY, TRX, TRG, an emission transistor OFG, a reset transistor RST, an amplification transistor AMP, and a selection transistor SEL. These transistors are N-type MOS transistors. Since the reset transistor RST, the amplification transistor AMP, and the selection transistor SEL are formed and bonded to the semiconductor substrate 11 different from the semiconductor substrate 11 on which the pixel array unit 111 is arranged, these transistors are not included in the planar layout of FIG. Not specified.
  • the transfer transistor TRZ is connected to the photodiode PD in the sensor pixel 121, and transfers the charge (pixel signal) photoelectrically converted by the photodiode PD to the transfer transistor TRY.
  • the transfer transistor TRZ assumes a vertical transistor and has a vertical gate electrode 52V.
  • the transfer transistor TRY transfers the electric charge transferred from the transfer transistor TRZ to the transfer transistor TRX.
  • the transfer transistors TRY and TRX may be replaced with one transfer transistor.
  • a charge holding unit (MEM) 54 is connected to the transfer transistors TRY and TRX.
  • the potential of the charge holding unit (MEM) 54 is controlled by the control signals applied to the gate electrodes of the transfer transistors TRY and TRX. For example, when the transfer transistors TRY and TRX are turned on, the potential of the charge holding unit (MEM) 54 becomes deep, and when the transfer transistors TRY and TRX are turned off, the potential of the charge holding unit (MEM) 54 becomes shallow.
  • the transfer transistors TRZ, TRY and TRX are turned on, the charges stored in the photodiode PD are transferred to the charge holding unit (MEM) 54 via the transfer transistors TRZ, TRY and TRX.
  • the drain of the transfer transistor TRX is electrically connected to the source of the transfer transistor TRG, and the gates of the transfer transistors TRY and TRX are connected to the pixel drive line.
  • the charge holding unit (MEM) 54 is a region that temporarily holds the charge accumulated in the photodiode PD in order to realize the global shutter function.
  • the charge holding unit (MEM) 54 holds the charge transferred from the photodiode PD.
  • the transfer transistor TRG is connected between the transfer transistor TRX and the floating diffusion FD, and the charge held in the charge holding unit (MEM) 54 is transferred to the floating diffusion FD according to the control signal applied to the gate electrode. Transfer to. For example, when the transfer transistor TRX is turned off and the transfer transistor TRG is turned on, the charge held in the charge holding unit (MEM) 54 is transferred to the floating diffusion FD.
  • the drain of the transfer transistor TRG is electrically connected to the floating diffusion FD, and the gate of the transfer transistor TRG is connected to the pixel drive line.
  • the floating diffusion FD is a floating diffusion region that temporarily holds the electric charge output from the photodiode PD via the transfer transistor TRG.
  • a reset transistor RST is connected to the floating diffusion FD, and a vertical signal line VSL is connected via an amplification transistor AMP and a selection transistor SEL.
  • the discharge transistor OFG initializes (reset) the photodiode PD according to the control signal applied to the gate electrode.
  • the drain of the discharge transistor OFG is connected to the power supply line VDD, and the source is connected between the transfer transistor TRZ and the transfer transistor TRY.
  • the transfer transistor TRZ and the discharge transistor OFG are turned on, the potential of the photodiode PD is reset to the potential level of the power supply line VDD. That is, the photodiode PD is initialized.
  • the discharge transistor OFG forms, for example, an overflow path between the transfer transistor TRZ and the power supply line VDD, and discharges the electric charge overflowing from the photodiode PD to the power supply line VDD. Since the operations of the reset transistor RST, the amplification transistor AMP, and the selection transistor SEL are the same as those in FIG. 12, the description thereof will be omitted.
  • the transfer transistors TRG, TRX, TRY, and TRZ in the read circuit 120 of one sensor pixel 121 and the discharge transistor OFG are arranged in order in the Y direction.
  • the arrangement of each transistor in the two sensor pixels 121 adjacent to each other in the Y direction is symmetrical with respect to the boundary of the sensor pixels 121 in the Y direction.
  • the arrangement of the transistors in the readout circuit 120 for the two sensor pixels 121 adjacent to each other in the X direction is reversed and the same is repeated alternately.
  • a charge holding unit (MEM) 54 is arranged below the transfer transistors TRG, TRX, and TRY. Further, the photodiode PD in one sensor pixel 121 is below the transfer transistors TRG, TRX, and TRY of the sensor pixel 121, and below the discharge transistors ORG, transfer transistors TRZ, and TRY of the sensor pixel 121 adjacent to the X direction. It is arranged across and.
  • each transistor in the readout circuit 120 is not necessarily limited to that shown in FIG. If the arrangement of each transistor in the readout circuit 120 is changed, the arrangement location of the photodiode PD and the charge holding unit (MEM) 54 arranged below the transistor is also changed.
  • MEM charge holding unit
  • FIG. 14 is a cross-sectional view taken along the line DD of FIG.
  • the image pickup apparatus 101 shown in FIG. 14 includes a semiconductor substrate 11, a photoelectric conversion unit 51, a charge holding unit (MEM) 54, a charge transfer unit 50, a vertical gate electrode 52V which is a vertical electrode of the transfer transistor TRZ, and a second. It is provided with a light-shielding portion 12 of 1.
  • the semiconductor substrate 11 is, for example, a single crystal silicon substrate 11 having a crystal orientation of a plane index ⁇ 111 ⁇ .
  • the semiconductor substrate 11 may be referred to as a silicon ⁇ 111 ⁇ substrate.
  • One of the reasons for using the silicon ⁇ 111 ⁇ substrate 11 is that it includes a step of etching in the direction along the crystal plane, as will be described later.
  • the image pickup device 101 includes an element separation unit 20, a color filter CF, and a light receiving lens LNS.
  • an element separation unit 20 a color filter CF
  • a light receiving lens LNS a light receiving lens
  • one main surface of the semiconductor substrate 11 on the side where the light receiving lens LNS is arranged is referred to as a back surface 11B or a light receiving surface
  • one main surface on the side where the readout circuit 120 is arranged is the front surface. It is called surface 11A.
  • the photoelectric conversion unit 51 in the semiconductor substrate 11 has, for example, an N - type semiconductor region 51A, an N-type semiconductor region 51B, and a P-type semiconductor region 51C in order from a position closer to the back surface 11B.
  • the light incident on the back surface 11B is photoelectrically converted in the N- type semiconductor region 51A to generate an electric charge, and then the electric charge is accumulated in the N-type semiconductor region 51B.
  • the N - type semiconductor region 51A and the boundary between the N-type semiconductor region 51B is not always clear, for example, the N - type gradually N-type impurity concentration of as the semiconductor region 51A toward the N-type semiconductor region 51B is not higher Just do it.
  • a P + type semiconductor region having a higher P-type impurity concentration than the P-type semiconductor region 51C may be provided between the N-type semiconductor region and the P-type semiconductor region 51C.
  • the layer structure of the photoelectric conversion unit 51 formed in the semiconductor substrate 11 is not necessarily limited to that shown in FIG.
  • the first light-shielding portion 12 is a member that functions to prevent light from entering the charge-holding portion (MEM) 54, and is provided so as to surround the charge-holding portion (MEM) 54.
  • the first light-shielding portion 12 includes, for example, a horizontal light-shielding portion 12H extending along a horizontal plane (XY plane) between the photoelectric conversion unit 51 and the surface 11A of the semiconductor substrate 11, and the horizontal light-shielding portion 12H. It includes a vertical shading portion 12V that extends along the YZ plane so as to intersect.
  • the first light-shielding portion 12 is excellent in light absorption characteristics or light reflection characteristics, and may be referred to as a first light control member in the present specification.
  • the element separation unit 20 is provided along the boundary of the sensor pixel 121 in the depth direction of the semiconductor substrate 11.
  • the element separation unit 20 is a wall-shaped member that extends in the depth (Z-axis) direction along the boundary position between the sensor pixels 121 adjacent to each other and surrounds each photoelectric conversion unit 51.
  • the element separation unit 20 can electrically separate the sensor pixels 121 adjacent to each other.
  • the element separation unit 20 is made of an insulating material such as silicon oxide.
  • the element separation unit 20 can be used to prevent light from being incident on the adjacent sensor pixels 121.
  • the element separating portion 20 is formed of a material having excellent light absorption characteristics or reflection characteristics. In FIG.
  • the element separating portion 20 has only a vertical shading portion, but as will be described later, the element separating portion 20 may have a vertical shading portion and a horizontal shading portion, and the cross-sectional shape of the element separating portion 20 is also , T-shaped, cross-shaped, and various cross-sectional shapes are conceivable.
  • the element separation unit 20 can prevent the light incident in each sensor pixel 121 from leaking to the adjacent sensor pixel 121 from the back surface 11B side of the semiconductor substrate 11, and reduces crosstalk between pixels. Can be done.
  • the first light-shielding portion 12 and the element separating portion 20 are not necessarily composed of the same structure and the same material, but are common in that they include a material having excellent light absorption characteristics or reflection characteristics.
  • the element separation portion 20 has a vertical light-shielding portion extending in the depth direction from the back surface 11B side of the semiconductor substrate 11, whereas the first light-shielding portion 12 has a vertical light-shielding portion extending in the depth direction from the front surface 11A side of the semiconductor substrate 11. It has a portion of 12V.
  • the transfer transistors TRZ, TRY, TRX, and TRG in the readout circuit 120 and the gate electrodes of the discharge transistor ORG are all provided on the surface 11A side of the semiconductor substrate 11 via an insulating layer 18.
  • the charge holding unit (MEM) 54 which is an N-type semiconductor region, is provided in the P-type semiconductor region 51C in the semiconductor substrate 11. More specifically, the charge holding portion (MEM) 54 is arranged between the surface 11A of the semiconductor substrate 11 and the horizontal shading portion 12H of the first shading portion 12. As shown in FIG. 14, the first light-shielding portion 12 surrounds the charge holding portion (MEM) 54 so that the light from the back surface 11B side is not incident on the charge holding portion (MEM) 54.
  • the transfer transistors TRZ, TRY, TRX, and TRG are collectively referred to as a charge transfer unit 50.
  • the transfer transistor TRZ has a horizontal gate electrode 52H arranged in the horizontal plane direction of the semiconductor substrate 11 and a vertical gate electrode 52V extending in the depth direction of the semiconductor substrate 11.
  • the deepest position of the vertical gate electrode 52V is, for example, in the photoelectric conversion unit 51.
  • each sensor pixel 121 has two vertical gate electrodes 52V, but the number of vertical gate electrodes 52V is not limited and may be one or a plurality.
  • the transfer transistor TRZ transfers the electric charge photoelectrically converted by the photoelectric conversion unit 51 to the transfer electrode TRY via the vertical gate electrode 52V.
  • the photoelectric conversion unit 51 can efficiently generate electric charges in the depletion layer formed around the PN junction. Therefore, a P-type semiconductor region may be provided on the surface of the element separating portion 20 along the depth direction to increase the area of the PN junction surface.
  • a fixed charge film 15 is provided between the photoelectric conversion unit 51 and the back surface 11B.
  • the fixed charge film 15 is provided along the back surface 11B of the semiconductor substrate 11.
  • the fixed charge film 15 has a negative fixed charge in order to suppress the generation of dark current due to the interface state of the back surface 11B, which is the light receiving surface of the semiconductor substrate 11.
  • the electric field induced by the fixed charge film 15 forms a hole storage layer in the vicinity of the back surface 11B of the semiconductor substrate 11.
  • the hole accumulation layer suppresses the generation of electrons from the back surface 11B.
  • a color filter CF is arranged on the surface 11A of the fixed charge film 15, and a light receiving lens LNS is arranged on the surface 11A of the color filter CF.
  • the color filter CF and the light receiving lens LNS are provided for each pixel.
  • FIG. 15A is a horizontal sectional view taken along the line EE of FIG.
  • the vertical light-shielding portion 12V extends in the depth direction of the semiconductor substrate 11 at the boundary portion of the sensor pixel 121 and the substantially central portion of the sensor pixel 121.
  • the vertical light-shielding portion 12V extends from the surface 11A of the semiconductor substrate 11 in the depth direction and is connected to the horizontal light-shielding portion 12H.
  • the vertical light-shielding portions 12V are arranged at intervals of approximately half pixels in the X-axis direction, and have a length of a plurality of pixels in the Y-axis direction.
  • the light-shielding portion extending in the lateral direction shown by the broken line is the vertical light-shielding portion of the element separation portion 20 described later.
  • the vertical light-shielding portion of the element separation unit 20 is arranged on the back surface 11B side of the vertical light-shielding portion 12V of the first light-shielding portion 12, and both overlap in a plan view, but actually differ in the depth direction. They are located in position and they are not in contact with each other.
  • the horizontal light-shielding portion 12H extends in the horizontal (horizontal) direction from the deepest position of the vertical light-shielding portion 12V of the first light-shielding portion 12.
  • the hatched region is the horizontal shading portion 12H.
  • the horizontal light-shielding portion 12H is arranged except around the vertical gate electrode 52V of the transfer transistor TRZ.
  • a rectangular opening 12H1 is formed in the horizontal light-shielding portion 12H, and a vertical gate electrode 52V is arranged in the opening 12H1, but the shape of the opening 12H1 is a rhombus. And so on.
  • FIG. 15B is a cross-sectional view of the vertical light-shielding portion of the element separation portion 20.
  • FIG. 15B is a cross-sectional view taken along the line FF of FIG. As shown, the element separating portion 20 extends in the X direction and the Y direction along the boundary of the sensor pixel 121.
  • FIG. 16A is a cross-sectional view taken along the line GG of FIG. 13, and FIG. 16B is a cross-sectional view taken along the line HH of FIG.
  • a first P-type semiconductor region 5121 and a first N-type semiconductor region 5122 are formed on at least a part of the surface of the horizontal light-shielding portion 12H of the first light-shielding portion 12 by solid-phase diffusion. Has been done. Further, one end of the horizontal light-shielding portion 12H of the first light-shielding portion 12 is in contact with the vertical gate electrode 52V.
  • a trench formed in the depth direction from the front surface or the back surface of the semiconductor substrate 11 is expanded in the horizontal plane direction by anisotropic etching to form a space, and the trench is solidified in the space.
  • the first P-type semiconductor region 5121 and the first N-type semiconductor region 5122 are formed by phase diffusion. Etching in the horizontal plane direction when forming the space is stopped when the vertical gate electrode 52V is reached. For the vertical gate electrode 52V, it is necessary to use a material having resistance to the etching solution.
  • the vertical gate electrode 52V can be used as the etching stopper 17 of the horizontal light-shielding portion 12H, so that the step of forming the dedicated etching stopper 17 can be performed. It becomes unnecessary and the manufacturing process can be simplified. Further, since the space in the horizontal plane direction formed by anisotropic etching can be expanded until it reaches the vertical gate electrode 52V, the first P-type formed by solid phase diffusion in the photoelectric conversion unit 51 The area of the PN junction region of the semiconductor region 5121 and the first N-type semiconductor region 5122 can be increased, and the saturation signal amount can be increased.
  • the global shutter type image pickup apparatus 101 includes not only the first light-shielding unit 12 but also the second light-shielding unit 13.
  • FIG. 17 is a cross-sectional view taken along the line DD of FIG. 13 in the image pickup apparatus 101 according to the fifth embodiment.
  • a second light-shielding portion 13 arranged on the back surface side of the first light-shielding portion 12 is added as compared with FIG.
  • the second light-shielding portion 13 has a horizontal light-shielding portion 13H and a vertical light-shielding portion 13V, and the horizontal light-shielding portion 13H extends from the boundary of the sensor pixel 121 to a position where it contacts the vertical gate electrode 52V in the horizontal direction.
  • one end of the horizontal light-shielding portions 12H and 13H is in contact with the vertical gate electrode 52V.
  • the second light-shielding portion 13 is arranged closer to the back surface 11B of the semiconductor substrate 11 than the first light-shielding portion 12.
  • the second light-shielding portion 13 has a vertical light-shielding portion 13V extending in the depth direction of the semiconductor substrate 11 and a horizontal light-shielding portion 13H extending in the horizontal direction of the semiconductor substrate 11.
  • the vertical light-shielding portion 13V also serves as a part of the element separation portion 20.
  • the cross-sectional shape of the second light-shielding portion 13 is a cross shape formed by the vertical light-shielding portion 13V and the horizontal light-shielding portion 13H.
  • the vertical light-shielding portion 12V of the first light-shielding portion 12 and the vertical light-shielding portion 13V of the second light-shielding portion 13 are connected in the depth direction.
  • the first light-shielding portion 12 and the second light-shielding portion 13 are formed of a material having excellent light absorption or reflection characteristics.
  • FIG. 18 is a cross-sectional view taken along the line JJ of FIG. 17 in the horizontal plane direction.
  • the horizontal light-shielding portion 13H of the second light-shielding portion 13 spreads along the direction of the crystal plane and becomes, for example, a rhombus shape, but when overetching is performed, it becomes a polygonal shape as shown in FIG. 19A is a cross-sectional view taken along the line GG of FIG. 13 in the image pickup apparatus 101 according to the fifth embodiment, and FIG. 19B is a cross-sectional view taken along the line HH of FIG. 13 in the image pickup apparatus 101 according to the fifth embodiment. is there.
  • a first P-type semiconductor region 5121 and a second N-type semiconductor region 5132 are formed on the surface of the first light-shielding portion 12 by solid-phase diffusion, as in FIG. 16A. .. Further, a second P-type semiconductor region 5131 and a second N-type semiconductor region 5132 are also formed on a part of the surface of the horizontal light-shielding portion 13H of the second light-shielding portion 13 by solid-phase diffusion.
  • both the horizontal light-shielding portion 12H of the first light-shielding portion 12 and the horizontal light-shielding portion 13H of the second light-shielding portion 13 are P-type formed by solid-phase diffusion. Since it has a semiconductor region and an N-type semiconductor region, the area of the PN junction region can be further expanded and the saturation signal amount can be further increased.
  • the image pickup apparatus 101 according to the sixth embodiment is provided with a charge discharge region 55 in the cross-sectional structure of FIGS. 16A and 16B.
  • the image pickup apparatus 101 according to the sixth embodiment is represented by the same plan view as in FIG.
  • FIG. 20A is a cross-sectional view taken along the line GG of FIG. 13 in the image pickup apparatus 101 according to the sixth embodiment
  • FIG. 20B is a sectional view taken along the line HH of FIG. 13 in the image pickup apparatus 101 according to the sixth embodiment. is there.
  • FIG. 20A is a cross-sectional view taken along the line GG of FIG. 13 in the image pickup apparatus 101 according to the sixth embodiment
  • FIG. 20B is a sectional view taken along the line HH of FIG. 13 in the image pickup apparatus 101 according to the sixth embodiment. is there.
  • the image pickup apparatus 101 of FIGS. 20A and 20B includes a charge discharge region 55 between the first light-shielding portion 12 and the charge holding portion (MEM) 54.
  • the charge discharge region 55 prevents the charge generated in the second photoelectric conversion region 512 formed on the surface of the horizontal light-shielding portion 12H of the first light-shielding portion 12 from flowing into the charge holding portion (MEM) 54. It is provided for the purpose.
  • the charge discharge region 55 is connected to the floating diffusion FD, and charges the electrons leaked from the photoelectric conversion unit 51 so that the electrons leaked from the photoelectric conversion unit 51 do not enter the charge holding unit (MEM) 54. It is designed to discharge from the discharge area 55 to the floating diffusion FD.
  • the charge may be discharged from the charge discharge region 55 to the floating diffusion FD via the vertical gate electrode 52V.
  • the cross-sectional structure in this case is as shown in FIG. 20C, for example.
  • vertical gate electrodes 52V are provided on both the left and right sides of the first light-shielding portion 12.
  • the vertical gate electrode 52V on the left side is a normal vertical gate electrode 52V connected to the transfer transistor TRZ.
  • the vertical gate electrode 52V on the right side is for discharging the electrons in the charge discharge region 55 to the floating diffusion FD.
  • the charge discharge region 55 of FIGS. 20A to 20C may be provided in the image pickup apparatus 101 having the first light-shielding portion 12 and the second light-shielding portion 13, as shown in FIGS. 19A and 19B.
  • the charge discharge region 55 is provided between the first light-shielding unit 12 and the charge holding unit (MEM) 54, the electrons leaked from the photoelectric conversion unit 51 are removed. , Can be discharged to the floating diffusion FD through the charge discharge region 55.
  • the image pickup apparatus 101 according to the seventh embodiment is different from the fourth and fifth embodiments in the positional relationship between the first light-shielding portion 12 and the vertical gate electrode 52V.
  • the image pickup apparatus 101 according to the seventh embodiment is represented by the same plan view as in FIG.
  • FIG. 21A is a cross-sectional view taken along the line GG of FIG. 13 in the image pickup apparatus 101 according to the seventh embodiment
  • FIG. 21B is a cross-sectional view taken along the line HH of FIG. 13 in the image pickup apparatus 101 according to the seventh embodiment. is there.
  • a first P-type semiconductor region 5121 and a first N-type semiconductor region 5122 are formed by solid phase diffusion on at least a part of the surface of the first light-shielding portion 12.
  • One end of the vertical gate electrode 52V is in contact with the upper surface of the first light-shielding portion 12. More specifically, one end of the vertical gate electrode 52V is in contact with the first P-type semiconductor region 5121 formed on the surface of the first light-shielding portion 12.
  • the vertical gate electrode 52V is arranged on the upper surface side of the first light-shielding portion 12 means that the vertical gate electrode 52V does not function as an etching stopper when forming the first light-shielding portion 12. Therefore, the space formed by anisotropic etching for forming the first light-shielding portion 12 can be easily expanded in the horizontal plane direction, the area of the PN junction region can be expanded, and the saturation signal amount can be increased. ..
  • the first light-shielding portion 12 is more likely to extend in the horizontal direction, and the first light-shielding portion 12 is easily extended.
  • the surface area of the light-shielding portion 12 is larger than that of the first light-shielding portion 12 as shown in FIG. 16A, and the area of the second photoelectric conversion region 512 formed near the surface of the first light-shielding portion 12 is also large. Therefore, the amount of saturation signal can be increased as compared with the fourth embodiment.
  • the image pickup apparatus 101 shown in FIG. 21A includes only the first light-shielding unit 12, the second light-shielding unit 13 shown in FIG. 17A may be added. Further, the charge discharge region 55 shown in FIG. 20A may be provided.
  • the image pickup apparatus 101 according to the eighth embodiment extends the vertical gate electrode 52V to a position deeper than the bottom surface of the first light-shielding portion 12.
  • the image pickup apparatus 101 according to the eighth embodiment is represented by the same plan view as in FIG.
  • FIG. 22A is a cross-sectional view taken along the line GG of FIG. 13 in the image pickup apparatus 101 according to the eighth embodiment
  • FIG. 22B is a cross-sectional view taken along the line HH of FIG. 13 in the image pickup apparatus 101 according to the eighth embodiment. is there.
  • the horizontal light-shielding portion 12H of the first light-shielding portion 12 extends to a position where it comes into contact with the vertical gate electrode 52V. In this respect, it is common with FIG. 16A, but differs from FIG. 16A in that the vertical gate electrode 52V extends to a position deeper than the bottom surface of the horizontal shading portion 12H.
  • the reason why the vertical gate electrode 52V extends to a position deeper than the bottom surface of the horizontal shading portion 12H is as follows.
  • the first light-shielding portion 12 forms a trench in the depth direction from the surface side of the semiconductor substrate 11, and the trench is expanded horizontally from a predetermined depth position by anisotropic etching to form a space.
  • a first P-type semiconductor region 5121 and a first N-type semiconductor region 5122 are formed in space by solid-phase diffusion.
  • the formation location of the first light-shielding portion 12 also varies in the depth direction.
  • the length of the vertical gate electrode 52V is formed according to the design value of the depth position of the first light-shielding portion 12, when the first light-shielding portion 12 is formed at a position deeper than the design, the first There is a possibility that electrons cannot be transferred from the second photoelectric conversion region 512 formed on the surface of the light-shielding portion 12 to the vertical gate electrode 52V.
  • the vertical gate electrode 52V is formed longer in advance as shown in FIG. 22A, even if the depth position of the first light-shielding portion 12 fluctuates slightly, the vertical gate electrode from the second photoelectric conversion region 512 There is no hindrance to the movement of electrons to 52V.
  • the second light-shielding portion 13 is provided below the first light-shielding portion 12 as shown in FIG. 17A, the position is deeper than the bottom surface of the second light-shielding portion 13 as shown in FIGS. 23A and 23B.
  • the vertical gate electrode 52V may be extended to.
  • the vertical gate electrode 52V is formed longer in the depth direction in anticipation that the depth position of the first light-shielding portion 12 varies during the manufacturing process. Even if the depth position of the light-shielding portion 12 varies, the electrons photoelectrically converted in the second photoelectric conversion region 512 formed near the surface of the first light-shielding portion 12 can be transferred to the vertical gate electrode 52V.
  • the space 12Z shown in FIG. 9H for forming the first light-shielding portion 12 is subjected to crystal anisotropic etching utilizing the property that the etching rate differs depending on the plane orientation of Si ⁇ 111 ⁇ . It was explained that it is formed.
  • the Si ⁇ 111 ⁇ substrate in the present disclosure is a substrate or wafer made of a silicon single crystal and having a crystal plane represented by ⁇ 111 ⁇ in the notation of the Miller index.
  • the Si ⁇ 111 ⁇ substrate in the present disclosure also includes a substrate or wafer whose crystal orientation is deviated by several degrees, for example, a substrate or wafer deviated by several degrees from the ⁇ 111 ⁇ plane in the closest [110] direction. Further, it also includes a silicon single crystal grown on a part or the entire surface of these substrates or wafers by an epitaxial method or the like.
  • the ⁇ 111 ⁇ planes are crystal planes equivalent to each other in symmetry, which are (111) plane, (-111) plane, (1-11) plane, (11-1) plane, and (-) plane. It is a general term for the 1-11) plane, the (-11-1) plane, the (1-1-1) plane, and the (1-1-1) plane. Therefore, the description of the Si ⁇ 111 ⁇ substrate in the specification and the like of the present disclosure may be read as, for example, a Si (1-11) substrate.
  • the bar sign for expressing the negative index of the Miller index is replaced with a minus sign.
  • the ⁇ 110> direction in the description of the present disclosure is the [110] direction, the [101] direction, the [011] direction, the [-110] direction, and [1-10], which are crystal plane directions equivalent to each other in terms of symmetry.
  • Direction, [-101] direction, [10-1] direction, [0-11] direction, [01-1] direction, [-1-10] direction, [-10-1] direction and [0-1- 1] It is a general term for directions, and may be read as either.
  • etching is performed in a direction orthogonal to the element forming surface and a direction further orthogonal to the direction orthogonal to the element forming surface (that is, a direction parallel to the element forming surface).
  • FIG. 24 is a diagram showing a specific combination of a plane and an orientation in which etching in the ⁇ 110> direction is established on the ⁇ 111 ⁇ plane, which is the crystal plane of the Si ⁇ 111 ⁇ substrate in the present disclosure. ..
  • the ⁇ 110> direction of the present disclosure is limited to a direction orthogonal to the ⁇ 111 ⁇ plane which is an element forming surface and a direction parallel to the element forming surface. That is, the combination of the element forming surface of the Si ⁇ 111 ⁇ substrate of the present disclosure and the orientation for etching the Si ⁇ 111 ⁇ substrate is selected from any of the combinations shown by ⁇ in FIG. 24.
  • the case where the etching proceeds in the X-axis direction but does not proceed in the Y-axis direction and the Z-axis direction is illustrated by using the Si ⁇ 111 ⁇ substrate.
  • the present disclosure is not limited to this, and it is sufficient that the etching progress direction is in both the X-axis direction and the Y-axis direction, or in either the X-axis direction or the Y-axis direction.
  • the horizontal shading portion has one or two Si backbonds in a direction substantially horizontal to the substrate surface, at least three, whereas three Si backbonds are substantially perpendicular to the substrate surface.
  • the back bond represents a bond extending in the negative direction on the opposite side of the normal of the Si ⁇ 111 ⁇ plane, where the Si unbonded hand side is in the positive direction. ..
  • FIG. 25 shows an example of three back bonds at -19.47 ° to + 19.47 ° with respect to the ⁇ 111 ⁇ plane.
  • the horizontal light-shielding portion is orthogonal to the first direction and is represented by a plane index ⁇ 111 ⁇ .
  • ⁇ Along the first plane along the first crystal plane of the substrate and along the second crystal plane of the Si ⁇ 111 ⁇ substrate that is inclined with respect to the first direction and represented by a plane index ⁇ 111 ⁇ .
  • the electronic device as one embodiment of the present disclosure includes the above-mentioned imaging device.
  • the Si ⁇ 111 ⁇ substrate in each of the above-described embodiments includes, for example, a substrate processed so that the surface of the substrate has an off angle with respect to the ⁇ 112> direction, as shown in FIG. 26.
  • the off angle is 19.47 ° or less, even in the case of a substrate having an off angle, the etching rate in the ⁇ 111> direction, that is, the direction having three Si back bonds, is in the ⁇ 110> direction, that is, Si back.
  • the relationship in which the etching rate in the direction of having one bond is sufficiently high is maintained.
  • the off angle increases, the number of steps increases and the density of microsteps increases, so 5 ° or less is preferable. In the example of FIG.
  • the Si plane orientation can be analyzed by using an X-ray diffraction method, an electron beam diffraction method, an electron backscatter diffraction method, or the like. Since the number of Si backbonds is determined by the Si product structure, the number of backbonds can also be analyzed by analyzing the Si plane orientation.
  • FIG. 27 is a block diagram showing a configuration example of the camera 2000 as an electronic device to which the present technology is applied.
  • the camera 2000 includes an optical unit 2001 composed of a lens group and the like, an image pickup device (imaging device) 2002 to which the above-mentioned image pickup device 101 and the like (hereinafter referred to as an image pickup device 101 and the like) are applied, and a DSP (camera signal processing circuit).
  • a Digital Signal Processor) circuit 2003 is provided.
  • the camera 2000 also includes a frame memory 2004, a display unit 2005, a recording unit 2006, an operation unit 2007, and a power supply unit 2008.
  • the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, the operation unit 2007, and the power supply unit 2008 are connected to each other via the bus line 2009.
  • the optical unit 2001 captures incident light (image light) from the subject and forms an image on the image pickup surface of the image pickup apparatus 2002.
  • the image pickup apparatus 2002 converts the amount of incident light imaged on the image pickup surface by the optical unit 2001 into an electric signal in pixel units and outputs it as a pixel signal.
  • the display unit 2005 is composed of a panel-type display device such as a liquid crystal panel or an organic EL panel, and displays a moving image or a still image captured by the image pickup device 2002.
  • the recording unit 2006 records a moving image or a still image captured by the imaging device 2002 on a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 2007 issues operation commands for various functions of the camera 2000 under the operation of the user.
  • the power supply unit 2008 appropriately supplies various power sources serving as operating power sources for the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, and the operation unit 2007 to these supply targets.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 28 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (Interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating a braking force of a vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver can control the driver. It is possible to perform coordinated control for the purpose of automatic driving, etc., which runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs coordinated control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits the output signal of at least one of the audio and the image to the output device capable of visually or audibly notifying the passenger or the outside of the vehicle of the information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
  • FIG. 29 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as, for example, the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 29 shows an example of the photographing range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104.
  • pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and pattern matching processing for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above. Specifically, the image pickup apparatus 101 and the like shown in FIG. 1 and the like can be applied to the image pickup unit 12031. By applying the technique according to the present disclosure to the imaging unit 12031, excellent operation of the vehicle control system can be expected.
  • the present technology can have the following configurations.
  • a charge transfer unit that transfers the charge from the photoelectric conversion unit to the charge holding unit, and A first optical control member provided inside the photoelectric conversion unit and arranged along the first surface of the semiconductor substrate is provided.
  • the photoelectric conversion unit has a first photoelectric conversion region provided in a region separated from the first optical control member, and a second photoelectric conversion region arranged along at least a part of the surface of the first optical control member.
  • the second photoelectric conversion region is A first P-type semiconductor region arranged along at least a part of the surface of the first optical control member,
  • the imaging device according to (1) further comprising a first N-type semiconductor region that covers the surface of the first P-type semiconductor region.
  • the first optical control member is arranged inside the first P-type semiconductor region and has a first optical control region having a property of absorbing or reflecting incident light (2). Or the imaging device according to (3).
  • At least a part of the first optical control member is arranged at a position overlapping the charge holding portion when the semiconductor substrate is viewed in a plan view from the normal direction of the first surface (1).
  • the imaging apparatus according to any one of (4).
  • a vertical electrode arranged in the depth direction of the semiconductor substrate for transmitting the charge generated by the photoelectric conversion unit to the charge transfer unit is provided.
  • the imaging device according to any one of (1) to (5), wherein the first optical control member extends along the direction of the first surface to a position where it abuts on the vertical electrode.
  • the vertical electrode extends from the first optical control member to a second surface side opposite to the first surface.
  • a vertical electrode arranged in the depth direction of the semiconductor substrate for transmitting the charge generated by the photoelectric conversion unit to the charge transfer unit is provided.
  • the imaging device according to any one of (1) to (5), wherein the vertical electrode is in contact with the surface of the first optical control member on the first surface side.
  • the second photoelectric conversion region is arranged between the second photoelectric conversion region provided along the surface of the first optical control member on the first surface side and the charge holding portion.
  • the imaging apparatus according to any one of (1) to (8), further comprising a charge discharging region for preventing charges generated in the region from flowing into the charge holding portion.
  • the second surface is provided inside the photoelectric conversion unit and is closer to the second surface on the side of the semiconductor substrate opposite to the first surface than the first optical control member.
  • the photoelectric conversion unit has a third photoelectric conversion region arranged along at least a part of the surface of the second optical control member.
  • the third photoelectric conversion region is A second P-type semiconductor region arranged along at least a part of the surface of the second optical control member,
  • the imaging apparatus according to (10) further comprising a second N-type semiconductor region that covers the surface of the second P-type semiconductor region.
  • the second optical control member is arranged inside the second P-type semiconductor region and has a second optical control region having a property of absorbing or reflecting incident light (11). Or the imaging device according to (12).
  • a vertical electrode arranged in the depth direction of the semiconductor substrate for transmitting the charge generated by the photoelectric conversion unit to the charge transfer unit is provided.
  • the first optical control member and the second optical control member extend along the direction of the first surface to a position where they abut on the vertical electrode, any of (10) to (13).
  • the photoelectric conversion unit, the charge holding unit, and the charge transfer unit are provided for each pixel.
  • a device separating portion extending in the depth direction of the semiconductor substrate along the boundary of pixels is provided.
  • the imaging device according to any one of (1) to (9), wherein the photoelectric conversion unit has a fourth photoelectric conversion region arranged along at least a part of the surface of the element separation unit.
  • the fourth photoelectric conversion region is A third P-type semiconductor region arranged along at least a part of the surface of the element separation portion,
  • the imaging apparatus according to (15), further comprising a third N-type semiconductor region that covers the surface of the third P-type semiconductor region.
  • the element separating portion is arranged inside the third P-type semiconductor region and has a third optical control region having a property of absorbing or reflecting incident light (16) or (17). ).
  • a step of forming a photoelectric conversion unit that generates an electric charge according to the amount of received light by photoelectric conversion on a semiconductor substrate A step of forming a charge holding unit which is arranged on the first surface side of the semiconductor substrate with respect to the photoelectric conversion unit and holds the electric charge transferred from the photoelectric conversion unit.
  • a step of forming a charge transfer unit that transfers the charge from the photoelectric conversion unit to the charge holding unit, and A step of forming a first optical control member provided inside the photoelectric conversion unit and arranged along the first surface of the semiconductor substrate is provided.
  • the step of forming the photoelectric conversion unit is arranged along at least a part of the surface of the first photoelectric conversion region provided in the region separated from the first optical control member and the surface of the first optical control member.
  • a method for manufacturing an image pickup apparatus which comprises a step of forming a second photoelectric conversion region.
  • An electronic device equipped with an imaging device.
  • the image pickup device A semiconductor substrate, a photoelectric conversion unit provided on the semiconductor substrate, and a photoelectric conversion unit that generates an electric charge according to the amount of received light by photoelectric conversion.
  • a charge holding unit arranged on the first surface side of the semiconductor substrate with respect to the photoelectric conversion unit and holding the charge transferred from the photoelectric conversion unit, and a charge holding unit.
  • a charge transfer unit that transfers the charge from the photoelectric conversion unit to the charge holding unit, and A first optical control member provided inside the photoelectric conversion unit and arranged along the first surface of the semiconductor substrate is provided.
  • the photoelectric conversion unit has a first photoelectric conversion region provided in a region separated from the first optical control member, and a second photoelectric conversion region arranged along at least a part of the surface of the first optical control member.
  • An electronic device having a photoelectric conversion region and.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

［課題］飽和信号量を増やすことができる撮像装置を提供する。 ［解決手段］撮像装置は、半導体基板と、半導体基板に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、光電変換部よりも半導体基板の第１の面側に配置され、光電変換部から転送される電荷を保持する電荷保持部と、光電変換部から電荷保持部に電荷を転送する電荷転送部と、光電変換部の内部に設けられ、半導体基板の第１の面に沿って配置される第１の光制御部材と、を備える。光電変換部は、第１の光制御部材から離隔した領域に設けられる第１の光電変換領域と、第１の光制御部材の表面の少なくとも一部に沿って配置される第２の光電変換領域と、を有する。

Description

撮像装置およびその製造方法、電子機器
　本開示は、光電変換による撮像を行う撮像装置およびその製造方法、電子機器に関する。
　イメージセンサにおいて、飽和信号量を増やす技術として、シリコン基板中に埋め込みＰ型層を形成し、縦方向二層のフォトダイオードを形成する技術が知られている（特許文献１参照）。この技術では、イオン注入により埋め込みＰ型層を形成し、その周りにＮ型層を形成する。シリコン基板の深い位置に形成したＰ型層の上下にＰＮ接合を形成し、その部分に比較的高い電界をかけることで、容量値を増やして飽和信号量を大きくしている。
国際公開ＷＯ２０１６／１３６４８６
　しかしながら、シリコン基板の深い位置にあるＰＮ接合はイオン注入により形成されるため、不純物濃度がシリコン基板の深さ方向に徐々に変化し、不純物プロファイルがブロードになることから、急峻なＰＮ接合を形成しにくくなる。このため、シリコン基板の最表面のＰＮ接合領域に比べて電界が小さくなり、飽和信号量を大きくできないという問題がある。
　本開示は、飽和信号量を増やすことができる撮像装置およびその製造方法、電子機器を提供するものである。
　上記の課題を解決するために、本開示の一態様では、半導体基板と、
　前記半導体基板に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
　前記光電変換部よりも前記半導体基板の第１の面側に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部と、
　前記光電変換部から前記電荷保持部に前記電荷を転送する電荷転送部と、
　前記光電変換部の内部に設けられ、前記半導体基板の前記第１の面に沿って配置される第１の光制御部材と、を備え、
　前記光電変換部は、前記第１の光制御部材から離隔した領域に設けられる第１の光電変換領域と、前記第１の光制御部材の表面の少なくとも一部に沿って配置される第２の光電変換領域と、を有する、撮像装置が提供される。
　前記第２の光電変換領域は、
　前記第１の光制御部材の表面の少なくとも一部に沿って配置される第１のＰ型半導体領域と、
　前記第１のＰ型半導体領域の表面を覆う第１のＮ型半導体領域と、を有してもよい。
　前記第１のＰ型半導体領域及び前記第１のＮ型半導体領域のそれぞれは、固相拡散領域であってもよい。
　前記第１の光制御部材は、前記第１のＰ型半導体領域の内側に配置され、入射された光を吸収又は反射する特性を有する第１の光制御領域を有してもよい。
　前記第１の光制御部材の少なくとも一部は、前記半導体基板を前記第１の面の法線方向から平面視したときに、前記電荷保持部に重なる位置に配置されてもよい。
　前記光電変換部で生成された前記電荷を前記電荷転送部に伝送する、前記半導体基板の深さ方向に配置される縦電極を備え、
　前記第１の光制御部材は、前記第１の面の方向に沿って前記縦電極に当接する位置まで延在されてもよい。
　前記縦電極は、前記第１の光制御部材よりも前記第１の面の反対側の第２の面側まで延在されてもよい。
　前記光電変換部で生成された前記電荷を前記電荷転送部に伝送する、前記半導体基板の深さ方向に配置される縦電極を備え、
　前記縦電極は、前記第１の光制御部材の前記第１の面側の表面に当接されてもよい。
　前記第１の光制御部材の前記第１の面側の表面に沿って設けられる前記第２の光電変換領域と、前記電荷保持部との間に配置され、前記第２の光電変換領域で発生された電荷が前記電荷保持部に流入するのを防止する電荷排出領域を備えてもよい。
　前記光電変換部の内部に設けられ、前記第１の光制御部材よりも前記半導体基板の前記第１の面とは反対側の第２の面に近い側にて前記第２の面に沿って配置される第２の光制御部材を備え、
　前記光電変換部は、前記第２の光制御部材の表面の少なくとも一部に沿って配置される第３の光電変換領域を有してもよい。
　前記第３の光電変換領域は、
　前記第２の光制御部材の表面の少なくとも一部に沿って配置される第２のＰ型半導体領域と、
　前記第２のＰ型半導体領域の表面を覆う第２のＮ型半導体領域と、を有してもよい。
　前記第２のＰ型半導体領域及び前記第２のＮ型半導体領域のそれぞれは、固相拡散領域であってもよい。
　前記第２の光制御部材は、前記第２のＰ型半導体領域の内側に配置され、入射された光を吸収又は反射する特性を有する第２の光制御領域を有してもよい。
　前記光電変換部で生成された前記電荷を前記電荷転送部に伝送する、前記半導体基板の深さ方向に配置される縦電極を備え、
　前記第１の光制御部材及び前記第２の光制御部材は、前記第１の面の方向に沿って前記縦電極に当接する位置まで延在されてもよい。
　前記光電変換部、前記電荷保持部及び前記電荷転送部は、画素ごとに設けられ、
　画素の境界に沿って前記半導体基板の深さ方向に延在される素子分離部を備え、
　前記光電変換部は、前記素子分離部の表面の少なくとも一部に沿って配置される第４の光電変換領域を有してもよい。
　前記第４の光電変換領域は、
　前記素子分離部の表面の少なくとも一部に沿って配置される第３のＰ型半導体領域と、
　前記第３のＰ型半導体領域の表面を覆う第３のＮ型半導体領域と、を有してもよい。
　前記第３のＰ型半導体領域及び前記第３のＮ型半導体領域のそれぞれは、固相拡散領域であってもよい。
　前記素子分離部は、前記第３のＰ型半導体領域の内側に配置され、入射された光を吸収又は反射する特性を有する第３の光制御領域を有してもよい。
　本開示の他の一態様では、半導体基板に、受光量に応じた電荷を光電変換により生成する光電変換部を形成する工程と、
　前記光電変換部よりも前記半導体基板の第１の面側に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部を形成する工程と、
　前記光電変換部から前記電荷保持部に前記電荷を転送する電荷転送部を形成する工程と、
　前記光電変換部の内部に設けられ、前記半導体基板の前記第１の面に沿って配置される第１の光制御部材を形成する工程と、を備え、
　前記光電変換部を形成する工程は、前記第１の光制御部材から離隔した領域に設けられる第１の光電変換領域と、前記第１の光制御部材の表面の少なくとも一部に沿って配置される第２の光電変換領域と、を形成する工程を含む、撮像装置の製造方法が提供される。
　本開示の他の一態様では、撮像装置を備えた電子機器であって、
　前記撮像装置は、
　半導体基板と
　前記半導体基板に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
　前記光電変換部よりも前記半導体基板の第１の面側に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部と、
　前記光電変換部から前記電荷保持部に前記電荷を転送する電荷転送部と、
　前記光電変換部の内部に設けられ、前記半導体基板の前記第１の面に沿って配置される第１の光制御部材と、を備え、
　前記光電変換部は、前記第１の光制御部材から離隔した領域に設けられる第１の光電変換領域と、前記第１の光制御部材の表面の少なくとも一部に沿って配置される第２の光電変換領域と、を有する、電子機器が提供される。
本開示の一実施形態に係る撮像装置の概略構成を示すブロック図。 センサ画素及び読み出し回路の等価回路図。 画素アレイ部内の一部の画素領域の模式的な平面レイアウト図。 センサ画素を半導体基板の表面側から見た平面図。 読み出し回路の下方にあるセンサ画素の平面図。 図５のＡ－Ａ線方向の断面図。 図５のＢ－Ｂ線方向の断面図。 図５のＣ－Ｃ線方向の断面図。 半導体基板内のＰ型とＮ型の不純物濃度変化を示すグラフ。 一比較例による半導体基板内のＰ型とＮ型の不純物濃度変化を示すグラフ。 本実施形態による撮像装置の製造工程を示す断面図。 図９Ａに続く製造工程を示す断面図。 図９Ｂに続く製造工程を示す断面図。 図９Ｃに続く製造工程を示す断面図。 図９Ｄに続く製造工程を示す断面図。 図９Ｅに続く製造工程を示す断面図。 図９Ｆに続く製造工程を示す断面図。 図９Ｇに続く製造工程を示す断面図。 図９Ｈに続く製造工程を示す断面図。 図９Ｉに続く製造工程を示す断面図。 図９Ｊに続く製造工程を示す断面図。 図９Ｋに続く製造工程を示す断面図。 図９Ｌに続く製造工程を示す断面図。 図９Ｍに続く製造工程を示す断面図。 図５に示す第２の実施形態による撮像装置のＡ－Ａ線方向の断面図。 図５に示す第２の実施形態による撮像装置のＢ－Ｂ線方向の断面図。 図５に示す第３の実施形態による撮像装置のＡ－Ａ線方向の断面図。 図５に示す第２の実施形態による撮像装置のＢ－Ｂ線方向の断面図。 第４の実施形態による撮像装置の読み出し回路の等価回路図。 画素アレイ部内の一部の画素領域の平面レイアウト図。 図１３のＤ－Ｄ線方向の断面図。 図１４のＥ－Ｅ線方向の水平面断面図。 素子分離部２０の垂直遮光部分の断面図。 図１３のＧ－Ｇ線方向の断面図。 図１３のＨ－Ｈ線方向の断面図。 第５の実施形態による撮像装置における図１３のＤ－Ｄ線方向の断面図。 図１７のＪ－Ｊ線に沿った水平面方向の断面図。 第５の実施形態による撮像装置における図１３のＧ－Ｇ線方向の断面図。 第５の実施形態による撮像装置における図１３のＨ－Ｈ線方向の断面図。 第６の実施形態による撮像装置における図１３のＧ－Ｇ線方向の断面図。 第６の実施形態による撮像装置における図１３のＨ－Ｈ線方向の断面図。 電荷排出領域５５から垂直ゲート電極を介してフローティングディフュージョンＦＤに排出する場合の断面図。 第７の実施形態による撮像装置における図１３のＧ－Ｇ線方向の断面図。 第７の実施形態による撮像装置における図１３のＨ－Ｈ線方向の断面図。 第８の実施形態による撮像装置における図１３のＧ－Ｇ線方向の断面図。 第８の実施形態による撮像装置における図１３のＨ－Ｈ線方向の断面図。 第１の遮光部の下方に第２の遮光部を設ける場合の図１３のＧ－Ｇ線方向の断面図。 第１の遮光部の下方に第２の遮光部を設ける場合の図１３のＨ－Ｈ線方向の断面図。 ｛１１１｝面において＜１１０＞方向へのエッチングが成立することとなる面と方位との具体的な組み合わせを示した図。 本開示のＳｉ基板の結晶面におけるバックボンドを説明する模式図。 本開示のＳｉ基板の表面におけるオフ角を説明する模式図。 本技術を適用した電子機器としてのカメラの構成例を示すブロック図。 移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図。 撮像部の設置位置の例を示す図。
　（第１の実施形態）
　以下、本開示の実施の形態について、詳細に説明する。本開示の撮像装置は、例えば、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。本開示の撮像装置は、被写体からの光を画素ごとに受光して光電変換し、電気信号である画素信号を生成する。
　裏面照射型のイメージセンサは、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に、被写体からの光を受光して電気信号に変換するフォトダイオード等の光電変換部を画素ごとに配置している。なお、本開示は、ＣＭＯＳイメージセンサ以外の撮像方式のイメージセンサにも適用できる場合がありうる。
　（撮像装置１０１のブロック構成）
　図１は、本開示の一実施形態に係る撮像装置１０１の概略構成を示すブロック図である。図１の撮像装置１０１は、半導体基板１１上に形成されるため、正確には固体撮像装置１０１であるが、以下では、単に撮像装置１０１と呼ぶ。図１の撮像装置１０１は、光電変換を行う複数のセンサ画素１２１が行列状、すなわち二次元平面状に配置された画素アレイ部１１１を備えている。センサ画素１２１は、本開示の「画素」の一具体例に相当する。画素アレイ部１１１で光電変換された画素信号は、読み出し回路１２０を介して読み出される。
　撮像装置１０１は、例えば、画素アレイ部１１１、垂直駆動部１１２、ランプ波モジュール１１３、カラム信号処理部１１４、クロックモジュール１１５、データ格納部１１６、水平駆動部１１７、システム制御部１１８、および信号処理部１１９を備えている。
　撮像装置１０１は、単一又は複数の半導体基板１１にて構成される。例えば、撮像装置１０１は、画素アレイ部１１１が形成される半導体基板１１に、垂直駆動部１１２、ランプ波モジュール１１３、カラム信号処理部１１４、クロックモジュール１１５、データ格納部１１６、水平駆動部１１７、システム制御部１１８、および信号処理部１１９等が形成される別の半導体基板１１をＣｕ－Ｃｕ接合等にて電気的に接続して構成可能である。
　画素アレイ部１１１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換素子を含むセンサ画素１２１を複数有する。センサ画素１２１は、図１に示したように、横方向（行方向）および縦方向（列方向）のそれぞれに配列される。画素アレイ部１１１では、行方向に一列に配列されたセンサ画素１２１からなる画素行ごとに、画素駆動線１２２が行方向に沿って配線され、列方向に一列に配列されたセンサ画素１２１からなる画素列ごとに、垂直信号線１２３が列方向に沿って配線されている。
　垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどからなる。垂直駆動部１１２は、複数の画素駆動線１２２を介して複数のセンサ画素１２１に対して信号等をそれぞれ供給することにより、画素アレイ部１１１における複数のセンサ画素１２１の全てを同時に駆動させ、または画素行単位で駆動させる。
　ランプ波モジュール１１３は、画素信号のＡ／Ｄ（Analog/Digital）変換に用いるランプ波信号を生成し、カラム信号処理部１１４に供給する。カラム信号処理部１１４は、例えば、シフトレジスタやアドレスデコーダなどからなり、ノイズ除去処理、相関二重サンプリング処理、Ａ／Ｄ変換処理等を行い、画素信号を生成するものである。カラム信号処理部１１４は、生成した画素信号を信号処理部１１９に供給する。
　クロックモジュール１１５は、撮像装置１０１の各部に動作用のクロック信号を供給する。
　水平駆動部１１７は、カラム信号処理部１１４の画素列に対応する単位回路を順番に選択する。この水平駆動部１１７による選択走査により、カラム信号処理部１１４において単位回路ごとに信号処理された画素信号が順番に信号処理部１１９に出力されるようになっている。
　システム制御部１１８は、各種のタイミング信号を生成するタイミングジェネレータ等からなる。システム制御部１１８は、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部１１２、ランプ波モジュール１１３、カラム信号処理部１１４クロックモジュール１１５、および水平駆動部１１７の駆動制御を行なう。
　信号処理部１１９は、必要に応じてデータ格納部１１６にデータを一時的に格納しながら、カラム信号処理部１１４から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力する。
　（読み出し回路１２０の回路構成）
　図２はセンサ画素１２１及び読み出し回路１２０の等価回路図、図３は画素アレイ部１１１内の一部の画素領域の模式的な平面レイアウト図である。図３は、センサ画素１２１をＸ方向に２画素、Ｙ方向に２画素並べた画素領域の平面レイアウト図である。
　図２及び図３に示すように、読み出し回路１２０は、転送トランジスタＴＲＧと、リセットトランジスタＲＳＴと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬとを有する。これらトランジスタは、Ｎ型ＭＯＳトランジスタである。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬは、画素アレイ部１１１が配置される半導体基板１１とは別の半導体基板１１に形成されて貼り合わされることも可能である。
　以下では、光電変換部５１としてフォトダイオードＰＤを用いる例を主に説明する。転送トランジスタＴＲＧは、センサ画素１２１内のフォトダイオードＰＤに接続されており、フォトダイオードＰＤで光電変換された電荷（画素信号）をフローティングディフュージョンＦＤに転送する。転送トランジスタＴＲＧのゲートは画素駆動線に接続されている。
　フローティングディフュージョンＦＤは、フォトダイオードＰＤで光電変換された電荷を転送トランジスタＴＲＧを介して一時的に保持する浮遊拡散領域である。フローティングディフュージョンＦＤには、例えば、リセットトランジスタＲＳＴが接続されるとともに、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを介して垂直信号線ＶＳＬが接続されている。
　リセットトランジスタＲＳＴは、ゲート電極に印加される制御信号に応じて、フローティングディフュージョンＦＤの蓄積電荷を初期化（リセット）する。リセットトランジスタＲＳＴのドレインは電源線ＶＤＤに接続され、ソースはフローティングディフュージョンＦＤに接続されている。例えば、転送トランジスタＴＲＧおよびリセットトランジスタＲＳＴがオンすると、フローティングディフュージョンＦＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、リセットトランジスタＲＳＴをオンすることで、フローティングディフュージョンＦＤの初期化が行われる。
　増幅トランジスタＡＭＰは、ゲート電極がフローティングディフュージョンＦＤに接続され、ドレインが電源線ＶＤＤに接続されており、フォトダイオードＰＤでの光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタＡＭＰは、ソースが選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに接続されることにより、垂直信号線ＶＳＬの一端に接続される定電流源とソースフォロワ回路を構成する。
　選択トランジスタＳＥＬは、増幅トランジスタＡＭＰのソースと垂直信号線ＶＳＬとの間に接続されており、選択トランジスタＳＥＬのゲート電極には、選択信号として制御信号が供給される。選択トランジスタＳＥＬは、制御信号がオンすると導通状態となり、選択トランジスタＳＥＬに連結されたセンサ画素１２１が選択状態となる。センサ画素１２１が選択状態になると、増幅トランジスタＡＭＰから出力される画素信号が垂直信号線ＶＳＬを介してカラム信号処理部１１４に読み出される。
　図３に示す例では、ＸＹ方向に隣接する４個のセンサ画素１２１の各転送トランジスタＴＲＧと各フローティングディフュージョンＦＤは近接するように配置されている。なお、図３のセンサ画素１２１のレイアウト配置は一例であり、他のレイアウト配置も適用可能である。
　図４はセンサ画素１２１を半導体基板１１の表面側から見た平面図である。図示のように、センサ画素１２１の中央部に、フォトダイオード等の光電変換部５１が配置され、その周囲に読み出し回路１２０を構成する各トランジスタが配置されている。図４の例では、センサ画素１２１の上側端辺の近くに転送トランジスタＴＲＧが配置され、その近傍にフローティングディフュージョンＦＤが配置されている。また、センサ画素１２１の右側端辺に沿って、リセットトランジスタ、増幅トランジスタ、及び選択トランジスタが順に配置されている。図４のレイアウト配置は一例に過ぎず、種々のレイアウト配置が適用可能である。図４の読み出し回路１２０は、画素アレイ部１１１が形成される半導体基板１１とは別個の半導体基板に配置されて、これら半導体基板１１をＣｕ－Ｃｕ接合等で貼り合わせてもよい。
　読み出し回路１２０は、半導体基板１１の表面側に配置されており、その下方におけるセンサ画素１２１の平面図は図５のようになる。図示のように、センサ画素１２１の左右境界部分には、素子分離部２０が設けられている。素子分離部２０は、半導体基板１１の深さ方向に配置される壁部材であり、例えば絶縁材料や金属材料などで形成される。なお、センサ画素１２１の上下境界部分にも、素子分離部２０が設けられるが、図５では省略している。センサ画素１２１の素子分離部２０よりも内側の画素領域内の大半は、フォトダイオード等の光電変換部５１が占めている。図５の例では、センサ画素１２１の上側端辺の近くに転送トランジスタＴＲＧが配置され、その近傍にフローティングディフュージョンＦＤが配置されている。
　半導体基板１１内の光電変換部５１は、例えば裏面側から表面側にかけて順に、Ｎ－型半導体領域、Ｎ型半導体領域、及びＰ型半導体領域を有する。素子分離部２０は、光を反射又は吸収する特性を持つ材料で形成されている。素子分離部２０の表面に沿ってＰ＋＋層が配置されている。素子分離部２０の周囲は、Ｎ－型半導体領域であるため、素子分離部２０の表面にＰ＋＋層を配置することで、ＰＮ接合の面積を広げることができ、飽和信号量を増やすことができる。
　なお、本明細書及び図面において、「Ｐ」及び「Ｎ」の記号は、それぞれＰ型半導体領域およびＮ型半導体領域を表している。さらに、「Ｐ＋＋」、「Ｐ＋」、「Ｐ－」、および「Ｐ－－」の各記号における末尾の「＋」または「－」は、いずれもＰ型半導体領域の不純物濃度を表している。同様に、「Ｎ＋＋」、「Ｎ＋」、「Ｎ－」、および「Ｎ－－」の各記号における末尾の「＋」または「－」は、いずれもＮ型半導体領域の不純物濃度を表している。ここで、「＋」の数が多いほど不純物濃度が高いことを示し、「－」の数が多いほど不純物濃度が低いことを示す。これは、以降の図面についても同様である。
　図６Ａは図５のＡ－Ａ線方向の断面図、図６Ｂは図５のＢ－Ｂ線方向の断面図、図６Ｃは図５のＣ－Ｃ線方向の断面図である。これらの図に示すように、本実施形態における転送トランジスタは、半導体基板１１の水平面方向に延びる水平ゲート電極と、半導体基板１１の深さ方向に延びる垂直ゲート電極５２Ｖとを有する。
　半導体基板１１の内部には、第１の遮光部１２が配置されている。第１の遮光部１２は、半導体基板１１の水平面方向に延びる水平遮光部分１２Ｈと、半導体基板１１の深さ方向に延びる垂直遮光部分１２Ｖとを有する。垂直遮光部分１２Ｖは水平遮光部分１２Ｈに接続されており、垂直遮光部分１２Ｖと水平遮光部分１２Ｈは一体に形成されている。垂直遮光部分１２Ｖは、センサ画素１２１の境界に沿って半導体基板１１の深さ方向に配置されており、素子分離部２０と呼ぶこともできる。第１の遮光部１２の水平遮光部分１２Ｈと垂直遮光部分１２Ｖを一体構造でなく、別部材にしてもよい。図６Ａの例では、垂直遮光部分１２Ｖが半導体基板１１の表面側から裏面側まで貫通している例を示しているが、垂直遮光部分１２Ｖを表面側から水平遮光部分１２Ｈに接続する箇所まで延在させ、その下方には、別部材からなる素子分離部２０を設けてもよい。
　図６Ｃに示すように、半導体基板１１内の第１の遮光部１２が垂直ゲート電極５２Ｖに接触しないように、垂直ゲート電極５２Ｖの周囲にはエッチングストッパ１７が配置されている。第１の遮光部１２は、転送トランジスタＴＲＧの垂直ゲート電極５２Ｖを取り囲むように配置されている。より具体的には、第１の遮光部１２は、垂直ゲート電極５２Ｖの周囲に配置されるエッチングストッパ１７に接触する位置まで水平方向に延在されている。エッチングストッパ１７から垂直ゲート電極５２Ｖ側には第１の遮光部１２の水平遮光部分１２Ｈは配置されていない。よって、光電変換部５１で光電変換により発生された電子は、第１の遮光部１２が配置されていない領域を通って、垂直ゲート電極５２Ｖに到達する。
　第１の遮光部１２は、光を反射又は吸収する特性を持つ材料からなる第１の光制御領域で形成されている。第１の遮光部１２における第１の光制御領域は単層構造でもよいし、内層部分と、内層部分の表面を覆う外層部分とを有する二層構造でもよい。内層部分は、例えば遮光性を有する単体金属、金属合金、金属窒化物、および金属シリサイドのうちの少なくとも１種を含む材料からなる。より具体的には、内層部分の構成材料としては、Ａｌ（アルミニウム），Ｃｕ（銅），Ｃｏ（コバルト），Ｗ（タングステン），Ｔｉ（チタン），Ｔａ（タンタル），Ｎｉ（ニッケル），Ｍｏ（モリブデン），Ｃｒ（クロム），Ｉｒ（イリジウム），白金イリジウム，ＴｉＮ（窒化チタン）またはタングステンシリコン化合物などが挙げられる。なかでもＡｌ（アルミニウム）が最も光学的に好ましい構成材料である。なお、内層部分は、グラファイトや有機材料により構成されていてもよい。外層部分は、例えばＳｉＯｘ（シリコン酸化物）などの絶縁材料により構成されている。外層部分により、内層部分と半導体基板１１との電気的絶縁性が確保される。
　第１の遮光部１２の表面には光電変換領域が配置されている。本明細書では、光電変換部５１が本来有する光電変換領域を第１の光電変換領域５１１と呼び、第１の遮光部１２の表面に配置された光電変換領域を第２の光電変換領域５１２と呼ぶ。第１の光電変換領域５１１は、第１の遮光部１２から離隔した領域に設けられる。より具体的には、第１の光電変換領域５１１は、第１の遮光部１２よりも裏面側に設けられる。また、半導体基板１１の表面付近にも、第１の光電変換領域５１１が設けられる。第１の光電変換領域５１１は、例えばイオン注入による不純物拡散にて形成される。
　第２の光電変換領域５１２は、第１の遮光部１２の表面の少なくとも一部に沿って配置される第１のＰ型半導体領域５１２１と、第１のＰ型半導体領域５１２１の表面を覆う第１のＮ型半導体領域５１２２とを有する。後述するように、第１のＰ型半導体領域５１２１と第１のＮ型半導体領域５１２２は、固相拡散により形成される固相拡散領域である。イオン注入による不純物拡散の代わりに固相拡散を行う理由は、固相拡散により形成される第１のＰ型半導体領域５１２１及び第１のＮ型半導体領域５１２２は、ＰＮ接合領域の不純物プロファイルを急峻にできるためである。不純物プロファイルが急峻になることで、飽和信号量を増やすことができる。
　第１のＰ型半導体領域５１２１は、例えばボロンを単結晶シリコンからなる半導体基板１１に固相拡散させて形成されるＢＳＧ（ボロンシリケートガラス）である。また、第２のＮ型半導体領域は、例えばリンを半導体基板１１に固相拡散させて形成されるＰＳＧ（リンシリケートガラス）である。一般にＰ型不純物は、Ｎ型不純物よりも拡散しやすい性質を持っているが、Ｎ型不純物を固相拡散させた後に、Ｐ型不純物を固相拡散させることで、Ｎ型不純物の拡散層によりＰ型不純物の拡散層の拡散を制限でき、ＰＮ接合領域の不純物プロファイルを急峻にできる。ＰＮ接合領域の不純物プロファイルが急峻になると、ＰＮ接合領域で効率よく光電変換を行うことができ、飽和信号量を増やすことができることから、光電変換効率Ｑｅを向上できる。
　図７は本実施形態における半導体基板１１内のＰ型とＮ型の不純物濃度変化を示すグラフである。本実施形態による撮像装置１０１では、（ａ）半導体基板１１の表面近くと、（ｂ）第１の遮光部１２の表面付近に、ＰＮ接合領域が形成されている。図７に示すように、（ａ）のＰＮ接合領域はイオン注入による不純物拡散で形成されるのに対し、（ｂ）のＰＮ接合領域は固相拡散による不純物拡散で形成される。固相拡散による不純物拡散では、半導体基板１１の深さ方向における不純物濃度の変化が急峻になるため、効率よく光電変換を行うことができる。
　図８は一比較例による半導体基板１１内のＰ型とＮ型の不純物濃度変化を示すグラフである。図８の一比較例では、（ａ）のＰＮ接合領域は図７と同様にイオン注入による不純物拡散で形成されるのに対し、（ｂ）のＰＮ接合領域がイオン注入による不純物拡散で形成される点で図７とは異なる。このため、（ｂ）のＰＮ接合領域では、図８の方が不純物拡散の分布がブロードになり、図７に比べて光電変換効率が低下して飽和信号量が少なくなる。このように、第１の遮光部１２の表面付近に形成される第２の光電変換領域５１２を固相拡散により形成することで、イオン注入による不純物拡散で第２の光電変換領域５１２を形成するよりも、飽和信号量を増やすことができる。
　次に、本実施形態による撮像装置１０１の製造工程を説明する。図９Ａ～図９Ｎは本実施形態による撮像装置１０１の製造工程を示す断面図である。
　まず、図９Ａに示すように、面指数｛１１１｝のシリコン基板１１上に、フォトダイオードＰＤからなる光電変換部５１を形成する。光電変換部５１は、例えばＮ－型半導体領域、Ｎ型半導体領域及びＰ型半導体領域を積層した構造を有する。次に、図９Ｂに示すように、シリコン基板１１上にエピタキシャル成長により半導体層を厚く形成する。この半導体層は、例えばＰ型半導体領域である。
　次に、図９Ｃに示すように、第１の遮光部１２の水平遮光部分１２Ｈを形成する際に用いられるエッチングストッパ１７の位置に合わせてトレンチ１７Ｔを形成する。トレンチ１７Ｔは、例えばハードマスクを用いたドライエッチングにより行う。ハードマスクは、ＳｉＮ（窒化珪素）やＳｉＯ2（酸化珪素）などの絶縁材料からなる。
　次に、図９Ｄに示すように、トレンチ１７Ｔの内部に、酸化物等の絶縁体を充填して、エッチングストッパ１７を形成する。次に、図９Ｅに示すように、ハードマスクを用いたドライエッチング等により、第１の遮光部１２の垂直遮光部分１２Ｖの位置に合わせてトレンチ１２Ｔを形成する。
　次に、図９Ｆに示すように、トレンチ１２Ｔの側面及び底面を覆うようにサイドウォール１２Ｓを形成する。サイドウォール１２Ｓは、例えばＳｉＮやＳｉＯ2などからなる絶縁膜で形成される。次に、図９Ｇに示すように、例えばドライエッチングにより、トレンチ１２Ｔの側面部分の絶縁膜は残しつつ、底面の絶縁膜を除去する。このとき、シリコン基板１１の表面を選択的に覆うハードマスクをドライエッチングにより除去せずに残存させるため、サイドウォール１２Ｓの構成材料は、ハードマスクの構成材料とは異なるものを用いるのが望ましい。
　次に、図９Ｈに示すように、トレンチ１２Ｔに所定のアルカリ水溶液を注入してウェットエッチングを行うことで、シリコン基板１１を一部除去する。アルカリ水溶液としては、無機溶液であればＫＯＨ，ＮａＯＨ，またはＣｓＯＨなどが適用可能であり、有機溶液であればＥＤＰ（エチレンジアミンピロカテコール水溶液），Ｎ2Ｈ4（ヒドラジン），ＮＨ4ＯＨ（水酸化アンモニウム），またはＴＭＡＨ（水酸化テトラメチルアンモニウム）などを適用可能である。
　ここでは、Ｓｉ｛１１１｝の面方位に応じてエッチングレートが異なる性質を利用した結晶異方性エッチングを行う。具体的には、シリコン｛１１１｝基板においては、＜１１１＞方向のエッチングレートに対して＜１１０＞方向のエッチングレートが十分に高くなる。したがって、本実施形態では、Ｘ軸方向へのエッチングが進行する一方、Ｙ軸方向およびＺ軸方向にはほとんどエッチングが進行しないこととなる。その結果、シリコン｛１１１｝基板である半導体基板１１の内部に、第１の結晶面、第２の結晶面、および第３の結晶面によって囲まれた、トレンチ１２Ｔと連通する空間１２Ｚが形成されることとなる。
　なお、＜１１０＞方向へのエッチングの進行の距離は、半導体基板１１に対するアルカリ水溶液によるエッチング処理時間によって調整できる。但し、本実施の形態のように所定の位置にエッチングストッパ１７を予め設けておくことにより、＜１１０＞方向へのエッチングの進行を容易に制御でき、Ｓｉ｛１１１｝が残存する領域を精度良く確保できる。＜１１０＞方向へのエッチングの進行はエッチングストッパ１７によって停止され、その結果、１つのエッチングストッパ１７を基点として広がる、面指数｛１１１｝で表される第２及び第３の結晶面が形成されることとなる。これら第２の結晶面及び第３の結晶面が取り囲む菱形の領域が、最終的に遮光部１２の水平遮光部分１２Ｈに取り囲まれるＳｉ｛１１１｝が残存するＳｉ残存領域２２である。
　水平方向に延びる空間１２Ｚが形成された後、ハードマスクＨＭおよびサイドウォール１２Ｓを、例えばウェットエッチングにより除去する。なお、等方性のドライエッチングによりハードマスクＨＭおよびサイドウォール１２Ｓを除去できる場合もある。ウェットエッチングでは、ハードマスクＨＭ等がＳｉＯ2からなる場合には例えばＤＨＦ（希フッ酸）やＢＨＦ（バッファードフッ酸）などのＨＦ（フッ酸）が含有される薬液を用いるのが望ましい。あるいは、ハードマスクＨＭ等がＳｉＮからなる場合にはホットりん酸（hot phosphoricacid）やＨＦが含有される薬液を用いるのが望ましい。なお、ハードマスクＨＭおよびサイドウォール１２Ｓの除去を行わなくともよい。
　次に、図９Ｉに示すように、トレンチ１２Ｔの内面及び空間の内面を覆うように、例えばＮ型の不純物元素であるＰ（リン）を含むＳｉＯ2膜などの絶縁層を形成する。次に、図９Ｊに示すように、熱処理により、絶縁層に含まれるＰ（リン）をトレンチ１２Ｔの内面及び空間の内面に固相拡散させる。その後、絶縁層を除去した後、再び熱処理を行い、Ｐ（リン）を半導体基板１１の内部に拡散させて、第１のＮ型半導体領域５１２２を形成する。次に、第１のＮ型半導体領域５１２２の内側に、Ｐ型の不純物元素であるＢ（ボロン）を含むＳｉＯ2膜などの絶縁層を形成する。その後、熱処理により、絶縁層に含まれるＢ（ボロン）をトレンチ１２Ｔの内面及び空間の内面に向けて固相拡散させる。これにより、第１のＮ型半導体領域５１２２の内側に第１のＰ型半導体領域５１２１が配置された固相拡散領域が得られる。
　また、第１のＰ型半導体領域５１２１の内側の内層部分に、何らかの遮光部材を充填してもよい。遮光部材としては、タングステン等の光の吸収特性に優れた金属材料でもよい。あるいは、アルミニウム等の光の反射特性に優れた金属材料や、ポリシコン等の絶縁材料でもよい。なお、空間１２Ｚを隙間なく充填するためには、空間１２Ｚの厚さ（Ｚ軸方向の寸法）よりもトレンチ１２Ｔの幅（Ｘ軸方向の寸法）が広いことが望ましい。また、内層部分１２Ａは、この段階において上述の金属材料を充填した場合、その後の高温を伴う処理を行うことが困難となる。そこで、ＳｉＯ2やＳｉＮ、あるいはポリシリコンなどの比較的耐熱性に優れる仮埋め材料１２Ｇを用いて一時的にトレンチ１２Ｔおよび空間１２Ｚを埋めておき、後の高温を伴う工程が終了した後、例えば素子分離部２０の形成工程が終了してから、所定の金属材料に置換するのが望ましい。図９Ｉは、トレンチ及び空間の内層部分に、ＳｉＯ2等の仮の埋め込み材を形成する例を示している。
　図９Ｊでは、空間１２Ｚの表面のみに、固相拡散により第１のＮ型半導体領域５１２２と第１のＰ型半導体領域５１２１を形成する例を示しているが、半導体基板１１の表面から空間１２Ｚに至るまでのトレンチ１２Ｔの表面にも、固相拡散により第１のＮ型半導体領域５１２２と第１のＰ型半導体領域５１２１を形成してもよい。
　次に、図９Ｋに示すように、垂直ゲート電極５２Ｖの位置に合わせてトレンチ５２Ｔを形成する。トレンチ５２Ｔの形成方法は、上述した第１の遮光部１２用のトレンチ１２Ｔと同様である。次に、図９Ｌに示すように、トレンチ５２Ｔ内に例えばポリシコンを充填して垂直ゲート電極５２Ｖを形成する。
　次に、図９Ｌに示すように、第１の遮光部１２におけるトレンチ１２Ｔ及び空間１２Ｚの内層部分である絶縁物等を金属材料に置換して第１の遮光部１２を形成する。内層部分の金属材料としては、遮光性を有する単体金属、金属合金、金属窒化物、および金属シリサイドのうちの少なくとも１種を含む材料を有する。
　次に、図９Ｍに示すように、半導体基板１１の表面１１Ａ側に読み出し回路１２０及び配線層８０を形成する。読み出し回路１２０は、別の半導体基板１１に形成して、半導体基板１１同士を貼り合わせてもよい。
　次に、図９Ｎに示すように、半導体基板１１の裏面１１Ｂ側から、センサ画素１２１の境界部分に沿って、素子分離用のトレンチ２０Ｔを形成して、そのトレンチ２０Ｔ内に絶縁材料からなる外層部分２０Ｂと、金属材料からなる内層部分２０Ａとを形成する。また、外層部分２０Ｂの周囲にＰ＋＋層２０Ｃをイオン注入等により形成する。なお、素子分離部２０は本実施形態では省略してもよい。この場合、予め画素境界に沿って深さ方向にＰ＋＋層が形成された半導体基板１１を用いて図９Ａ以降の製造工程を行えば、図９Ｎの工程を省略することができる。
　このように、第１の実施形態では、半導体基板１１の内部に設けられる第１の遮光部１２の表面に沿って、固相拡散により、第１のＰ型半導体領域５１２１と第１のＮ型半導体領域５１２２を形成する。したがって、第１のＰ型半導体領域５１２１と第１のＮ型半導体領域５１２２の接合面に沿って形成されるＰＮ接合領域の不純物濃度を急峻に変化させることができる。よって、ＰＮ接合領域での光電変換効率を向上でき、飽和信号量を増やすことができる。
　（第２の実施形態）
　第２の実施形態による撮像装置１０１は、半導体基板１１内に第１の遮光部１２だけでなく、第２の遮光部１３を備えることを特徴とする。
　第２の実施形態による撮像装置１０１は、図５と同様の平面図で表される。図１０Ａは図５に示す第２の実施形態による撮像装置１０１のＡ－Ａ線方向の断面図、図１０Ｂは図５に示す第２の実施形態による撮像装置１０１のＢ－Ｂ線方向の断面図である。第２の遮光部１３は、第１の遮光部１２よりも半導体基板１１の裏面１１Ｂ側に配置されている。第２の遮光部１３は、水平遮光部分１３Ｈと垂直遮光部分１３Ｖを有する。
　第２の遮光部１３の水平遮光部分１３Ｈは、第１の遮光部１２の水平遮光部分１２Ｈに略平行に配置されている。水平遮光部分１３Ｈは、水平遮光部分１２Ｈと同様に、光の反射又は吸収特性に優れた材料からなる第２の光制御領域を有する。第２の遮光部１３の垂直遮光部分１３Ｖは、第１の遮光部１２の垂直遮光部分１２Ｖと一体に接続されており、半導体基板１１の表面１１Ａから裏面１１Ｂまで貫通している。これら垂直遮光部分１２Ｖ、１３Ｖは、センサ画素１２１の境界領域に設けられている。なお、第１の遮光部１２の垂直遮光部分１２Ｖと、第２の遮光部１３の垂直遮光部分１３Ｖは分離して画素境界上に配置されていてもよい。
　図９Ａ及び図９Ｂと同様に、第１の遮光部１２の水平遮光部分１２Ｈの表面に沿って第２の光電変換領域５１２が設けられている。第２の光電変換領域５１２は、固相拡散により形成される第１のＰ型半導体領域５１２１と第１のＮ型半導体領域５１２２を有する。同様に、第２の遮光部１３の水平遮光部分１３Ｈの表面に沿って第３の光電変換領域５１３が設けられている。第３の光電変換領域５１３は、固相拡散により形成される第２のＰ型半導体領域５１３１と第２のＮ型半導体領域５１３２を有する。第２のＰ型半導体領域５１３１は、第２の遮光部１３の表面の少なくとも一部に沿って配置される。第２のＮ型半導体領域５１３２は、第２のＰ型半導体領域５１３１の表面を覆う。
　第２の遮光部１３の第２のＰ型半導体領域５１３１と第２のＮ型半導体領域５１３２は、第１の遮光部１２を形成した後に、上述した図９Ｎの工程にて、半導体基板１１の裏面側から深さ方向にトレンチを形成し、その後、このトレンチの底部から水平方向に異方性エッチングを行って、水平方向に広がる空間を形成し、この空間にＮ型不純物を含む絶縁層を形成して固相拡散させた後、Ｐ型不純物を含む絶縁層を形成して固相拡散させることにより形成される。第２のＰ型半導体領域５１３１の内側に、タングステンやアルミニウム等の光の吸収特性又は反射特性に優れた金属材料や絶縁材料を充填してもよい。第２のＮ型半導体領域５１３２は、第１のＮ型半導体領域５１２２と同様にＰＳＧ等で形成され、第２のＰ型半導体領域５１３１は、第１のＰ型半導体領域５１２１と同様にＢＳＧ等で形成される。
　第２の遮光部１３を裏面側から形成する代わりに、半導体基板１１の表面側から第１の遮光部１２用のトレンチをさらに深く掘って水平方向に空間を形成して、第２の遮光部１３を形成してもよい。
　第２の実施形態による撮像装置１０１は、第１の実施形態による撮像装置１０１よりも、固相拡散により形成されたＰＮ接合領域の面積が大きいため、第１の実施形態よりも、飽和信号量を増やすことができる。ただし、第２の遮光部１３は光電変換部５１の内部に設けられており、第２の遮光部１３の体積が大きいと、光電変換部５１の光電変換に寄与する体積が減少するため、第２の遮光部１３の厚みはできるだけ薄くして、光電変換部５１の光電変換に寄与する体積ができるだけ減らないようにするのが望ましい。
　このように、第２の実施形態では、第１の遮光部１２の水平遮光部分１２Ｈに加えて、第２の遮光部１３の水平遮光部分１３Ｈの表面にも、固相拡散にて、第２のＰ型半導体領域５１３１と第２のＮ型半導体領域５１３２を形成する。このため、固相拡散で形成されたＰＮ接合領域の面積を第１の実施形態よりも広げることができ、飽和信号量をより増やすことができる。
　また、第２の遮光部１３を設けることで、光電変換部５１で光電変換されずに垂直ゲート電極５２Ｖに入射される光を抑制でき、ノイズの低減が図れる。さらに、第２の遮光部１３を設けて、画素境界に沿って、半導体基板１１の表面から裏面まで貫通する垂直遮光部分１３Ｖを設けることで、隣接する画素に光が入射されにくくなり、クロストークを低減できる。
　（第３の実施形態）
　第３の実施形態による撮像装置１０１では、第１の遮光部１２の水平遮光部分１２Ｈだけでなく、垂直遮光部分１２Ｖの表面にも、固相拡散にて、Ｐ型半導体領域及びＮ型半導体領域を形成するものである。
　第３の実施形態による撮像装置１０１は、図５と同様の平面図で表される。図１１Ａは図５に示す第３の実施形態による撮像装置１０１のＡ－Ａ線方向の断面図、図１１Ｂは図５に示す第２の実施形態による撮像装置１０１のＢ－Ｂ線方向の断面図である。
　第１の遮光部１２の水平遮光部分１２Ｈの表面付近には、図６Ａと同様に、固相拡散にて、第１のＰ型半導体領域５１２１と第１のＰ型半導体領域５１２１が形成されている。同様に、第１の遮光部１２の垂直遮光部分１２Ｖには、固相拡散にて、第３のＰ型半導体領域５１４１と第３のＮ型半導体領域５１４２からなる第４の光電変換領域５１４が形成されている。第３のＰ型半導体領域５１４１は、第１の遮光部１２の垂直遮光部分１２Ｖの表面の一部に固相拡散にて形成されている。第３のＮ型半導体領域５１４２は、第３のＰ型半導体領域５１４１を覆うように固相拡散にて形成されている。
　第１の遮光部１２の垂直遮光部分１２Ｖは、センサ画素１２１の境界に沿って半導体基板１１の深さ方向に延在しており、素子分離部２０と呼ぶこともできる。このように、第３の実施形態では、素子分離部２０の表面の少なくとも一部に、固相拡散にて、第３のＰ型半導体領域５１４１と第３のＮ型半導体領域５１４２からなる第４の光電変換領域５１４を形成している。なお、図１１Ａの断面図では、素子分離部２０の表面付近に固相拡散領域を備えていないが、素子分離部２０の表面付近にも、図１１Ｂと同様の第３のＰ型半導体領域５１４１と第３のＮ型半導体領域５１４２からなる第４の光電変換領域５１４を固相拡散により形成してもよい。素子分離部２０の垂直遮光部分と第１の遮光部１２の垂直遮光部分１２Ｖは、光の反射又は吸収特性に優れた第３の光制御領域を有する。第３の光制御領域の表面に第３のＰ型半導体領域５１４１と第３のＮ型半導体領域５１４２からなる第４の光電変換領域５１４が形成される。
　図１１Ａ及び図１１Ｂには、第２の遮光部１３が設けられていないが、第２の遮光部１３が設けられている場合に、第１の遮光部１２の垂直遮光部分１２Ｖや第２の遮光部１３の垂直遮光部分１３Ｖにも、固相拡散にて、Ｐ型半導体領域とＮ型半導体領域を形成してもよい。
　このように、第３の実施形態では、第１の遮光部１２と第２の遮光部１３の少なくとも一方の水平遮光部分１２Ｈ、１３Ｈだけでなく、垂直遮光部分１２Ｖ、１３Ｖにも、固相拡散にてＰ型半導体領域とＮ型半導体領域を形成するため、第１の実施形態や第２の実施形態よりもさらにＰＮ接合領域の面積を広げることができ、飽和信号量をさらに増やすことができる。
　（第４の実施形態）
　第１～第３の実施形態は、グローバルシャッタ用の電荷保持部（ＭＥＭ）５４を備えていない例を説明したが、本開示による撮像装置１０１は、電荷保持部（ＭＥＭ）５４と、その電荷保持部（ＭＥＭ）５４への光の入射を抑制する遮光部を備えたグローバルシャッタ方式の裏面照射型の撮像装置１０１にも適用可能である。
　ここで、グローバルシャッタ方式とは、全画素の露光の開始と終了を同時に行う方式である。ここで、全画素とは、有効な画像を形成する全ての画素を指し、画像形成に寄与しないダミー画素等は除外される。また、画像の歪みや露光時間差が問題にならない程度に十分小さければ、必ずしも同時で無くてもよい。例えば、複数行（数十行など）単位で同時露光を行う動作を、行方向に複数行単位でずらしながら繰り返す場合も、グローバルシャッタ方式に含まれる。また、一部の画素領域に対してのみ、同時露光を行う場合も、グローバルシャッタ方式に含まれる。
　図１２は第４の実施形態による撮像装置１０１の読み出し回路１２０の等価回路図、図１３は画素アレイ部内の一部の画素領域の平面レイアウト図である。図３では、Ｘ方向に２画素、Ｙ方向に４画素の画素領域の平面レイアウトを示している。
　図１２及び図１３に示すように、読み出し回路１２０は、４つの転送トランジスタＴＲＺ、ＴＲＹ、ＴＲＸ、ＴＲＧと、排出トランジスタＯＦＧと、リセットトランジスタＲＳＴと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬとを有する。これらトランジスタは、Ｎ型ＭＯＳトランジスタである。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬは、画素アレイ部１１１が配置される半導体基板１１とは別の半導体基板１１に形成されて貼り合わされるため、図１３の平面レイアウトにはこれらトランジスタは明示されていない。
　転送トランジスタＴＲＺは、センサ画素１２１内のフォトダイオードＰＤに接続されており、フォトダイオードＰＤで光電変換された電荷（画素信号）を転送トランジスタＴＲＹに転送する。転送トランジスタＴＲＺは縦型トランジスタを想定しており、垂直ゲート電極５２Ｖを有する。
　転送トランジスタＴＲＹは、転送トランジスタＴＲＺから転送された電荷を転送トランジスタＴＲＸに転送する。転送トランジスタＴＲＹとＴＲＸは一つの転送トランジスタに置換してもよい。転送トランジスタＴＲＹとＴＲＸには、電荷保持部（ＭＥＭ）５４が接続されている。転送トランジスタＴＲＹとＴＲＸのゲート電極に印加される制御信号により、電荷保持部（ＭＥＭ）５４のポテンシャルが制御される。例えば、転送トランジスタＴＲＹとＴＲＸがオンすると、電荷保持部（ＭＥＭ）５４のポテンシャルが深くなり、転送トランジスタＴＲＹとＴＲＸがオフすると、電荷保持部（ＭＥＭ）５４のポテンシャルが浅くなる。そして、例えば、転送トランジスタＴＲＺ、ＴＲＹ及びＴＲＸがオンすると、フォトダイオードＰＤに蓄積されている電荷が、転送トランジスタＴＲＺ、ＴＲＹ及びＴＲＸを介して、電荷保持部（ＭＥＭ）５４に転送される。転送トランジスタＴＲＸのドレインは転送トランジスタＴＲＧのソースに電気的に接続されており、転送トランジスタＴＲＹ、ＴＲＸのゲートは画素駆動線に接続されている。
　電荷保持部（ＭＥＭ）５４は、グローバルシャッタ機能を実現するために、フォトダイオードＰＤに蓄積された電荷を一時的に保持する領域である。電荷保持部（ＭＥＭ）５４は、フォトダイオードＰＤから転送された電荷を保持する。
　転送トランジスタＴＲＧは、転送トランジスタＴＲＸとフローティングディフュージョンＦＤとの間に接続されており、ゲート電極に印加される制御信号に応じて、電荷保持部（ＭＥＭ）５４に保持されている電荷をフローティングディフュージョンＦＤに転送する。例えば、転送トランジスタＴＲＸがオフして、転送トランジスタＴＲＧがオンすると、電荷保持部（ＭＥＭ）５４に保持されている電荷が、フローティングディフュージョンＦＤに転送される。転送トランジスタＴＲＧのドレインがフローティングディフュージョンＦＤに電気的に接続されており、転送トランジスタＴＲＧのゲートは画素駆動線に接続されている。
　フローティングディフュージョンＦＤは、転送トランジスタＴＲＧを介してフォトダイオードＰＤから出力された電荷を一時的に保持する浮遊拡散領域である。フローティングディフュージョンＦＤには、例えば、リセットトランジスタＲＳＴが接続されるとともに、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを介して垂直信号線ＶＳＬが接続されている。
　排出トランジスタＯＦＧは、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤを初期化（リセット）する。排出トランジスタＯＦＧのドレインは電源線ＶＤＤに接続され、ソースは転送トランジスタＴＲＺと転送トランジスタＴＲＹの間に接続されている。
　例えば、転送トランジスタＴＲＺおよび排出トランジスタＯＦＧがオンすると、フォトダイオードＰＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、フォトダイオードＰＤの初期化が行われる。また、排出トランジスタＯＦＧは、例えば、転送トランジスタＴＲＺと電源線ＶＤＤの間にオーバーフローパスを形成し、フォトダイオードＰＤから溢れた電荷を電源線ＶＤＤに排出する。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬの動作は図１２と同様であるため、説明を省略する。
　図１３に示すように、一つのセンサ画素１２１の読み出し回路１２０内の転送トランジスタＴＲＧ、ＴＲＸ、ＴＲＹ、ＴＲＺと、排出トランジスタＯＦＧはＹ方向に順に配置されている。Ｙ方向に隣接する２つのセンサ画素１２１内の各トランジスタの配置は、Ｙ方向のセンサ画素１２１の境界に対して対称に配置されている。Ｘ方向に隣接する２つのセンサ画素１２１用の読み出し回路１２０内の各トランジスタの配列は逆である場合と、同じである場合が交互に繰り返される。
　転送トランジスタＴＲＧ、ＴＲＸ、ＴＲＹの下方には、電荷保持部（ＭＥＭ）５４が配置されている。また、一つのセンサ画素１２１内のフォトダイオードＰＤは、そのセンサ画素１２１の転送トランジスタＴＲＧ、ＴＲＸ、ＴＲＹの下方と、Ｘ方向に隣接するセンサ画素１２１の排出トランジスタＯＲＧ、転送トランジスタＴＲＺ、ＴＲＹの下方とにまたがって配置されている。
　読み出し回路１２０内の各トランジスタの平面レイアウトは、必ずしも図１３に示したものに限定されない。読み出し回路１２０内の各トランジスタの配置が変われば、その下方に配置されるフォトダイオードＰＤや電荷保持部（ＭＥＭ）５４の配置場所も変化する。
　（撮像装置１０１の断面構造）
　図１４は図１３のＤ－Ｄ線方向の断面図である。図１４に示す撮像装置１０１は、半導体基板１１と、光電変換部５１と、電荷保持部（ＭＥＭ）５４と、電荷転送部５０と、転送トランジスタＴＲＺの縦電極である垂直ゲート電極５２Ｖと、第１の遮光部１２とを備えている。
　半導体基板１１は、例えば、面指数｛１１１｝の結晶方位を有する単結晶シリコン基板１１である。以下では、半導体基板１１をシリコン｛１１１｝基板と呼ぶこともある。シリコン｛１１１｝基板１１を用いる理由の一つは、後述するように、結晶面に沿った方向にエッチング加工する工程を含むためである。
　この他、撮像装置１０１は、素子分離部２０と、カラーフィルタＣＦと、受光レンズＬＮＳとを備えている。本明細書では、半導体基板１１における受光レンズＬＮＳが配置されている側の一主面を裏面１１Ｂ又は受光面と呼び、読み出し回路１２０が配置される側の一主面を表（おもて）面１１Ａと呼ぶ。
　半導体基板１１内の光電変換部５１は、例えば裏面１１Ｂに近い位置から順に、Ｎ－型半導体領域５１Ａ、Ｎ型半導体領域５１Ｂ、及びＰ型半導体領域５１Ｃを有する。裏面１１Ｂに入射された光は、Ｎ－型半導体領域５１Ａで光電変換されて電荷が生成されたのち、その電荷がＮ型半導体領域５１Ｂに蓄積される。なお、Ｎ－型半導体領域５１ＡとＮ型半導体領域５１Ｂとの境界は必ずしも明確ではなく、例えばＮ－型半導体領域５１ＡからＮ型半導体領域５１Ｂへ向かうにつれて徐々にＮ型の不純物濃度が高くなっていればよい。また、Ｎ型半導体領域とＰ型半導体領域５１Ｃの間に、Ｐ型半導体領域５１ＣよりもＰ型不純物濃度の高いＰ＋型半導体領域を設けてもよい。このように、半導体基板１１内に形成される光電変換部５１の層構成は、必ずしも図１に示したものに限定されない。
　第１の遮光部１２は、電荷保持部（ＭＥＭ）５４への光の入射を妨げるように機能する部材であり、電荷保持部（ＭＥＭ）５４を取り囲むように設けられている。具体的には、第１の遮光部１２は、例えば光電変換部５１と半導体基板１１の表面１１Ａとの間の水平面（ＸＹ面）に沿って広がる水平遮光部分１２Ｈと、その水平遮光部分１２Ｈと交差するようにＹＺ面に沿って広がる垂直遮光部分１２Ｖとを含んでいる。第１の遮光部１２は、光の吸収特性又は反射特性に優れており、本明細書では、第１の光制御部材と呼ぶことがある。
　素子分離部２０は、センサ画素１２１の境界に沿って半導体基板１１の深さ方向に設けられている。素子分離部２０は、互いに隣り合うセンサ画素１２１同士の境界位置に沿って深さ（Ｚ軸）方向に延在すると共に、各光電変換部５１を取り囲む壁状の部材である。素子分離部２０により、互いに隣り合うセンサ画素１２１同士を電気的に分離することができる。素子分離部２０は、例えば酸化珪素などの絶縁材料によって構成されている。素子分離部２０は、隣接するセンサ画素１２１に光が入射されるのを防止するために用いることができる。素子分離部２０は、光の吸収特性又は反射特性に優れた材料で形成される。図１４では、素子分離部２０は垂直遮光部分のみを有するが、後述するように、素子分離部２０は垂直遮光部分と水平遮光部分を有していてもよく、素子分離部２０の断面形状も、Ｔ字形状や十字形状など、種々の断面形状が考えられる。
　素子分離部２０は、半導体基板１１の裏面１１Ｂ側から各センサ画素１２１内に入射された光が隣接するセンサ画素１２１に漏れ出すのを防止することができ、画素間クロストークの低減を図ることができる。
　第１の遮光部１２及び素子分離部２０は、必ずしも同じ構造及び同じ材料で構成されるとは限らないが、光の吸収特性又は反射特性に優れた材料を含む点では共通する。素子分離部２０は、半導体基板１１の裏面１１Ｂ側から深さ方向に延びる垂直遮光部分を有するのに対し、第１の遮光部１２は半導体基板１１の表面１１Ａ側から深さ方向に延びる垂直遮光部分１２Ｖを有する。
　読み出し回路１２０内の転送トランジスタＴＲＺ、ＴＲＹ、ＴＲＸ、ＴＲＧと、排出トランジスタＯＲＧの各ゲート電極は、いずれも半導体基板１１の表面１１Ａ側に、絶縁層１８を介して設けられている。また、Ｎ型半導体領域である電荷保持部（ＭＥＭ）５４は、半導体基板１１内のＰ型半導体領域５１Ｃ内に設けられている。より具体的には、電荷保持部（ＭＥＭ）５４は、半導体基板１１の表面１１Ａと第１の遮光部１２の水平遮光部分１２Ｈとの間に配置されている。図１４に示すように、電荷保持部（ＭＥＭ）５４に裏面１１Ｂ側からの光が入射されないように、第１の遮光部１２は電荷保持部（ＭＥＭ）５４の周囲を取り囲んでいる。本明細書では、転送トランジスタＴＲＺ、ＴＲＹ、ＴＲＸ、ＴＲＧを総称して電荷転送部５０と呼ぶ。
　転送トランジスタＴＲＺは、半導体基板１１の水平面方向に配置される水平ゲート電極５２Ｈと、半導体基板１１の深さ方向に延びる垂直ゲート電極５２Ｖとを有する。垂直ゲート電極５２Ｖの最深位置は、例えば光電変換部５１内にある。図１４の例では、各センサ画素１２１が２つの垂直ゲート電極５２Ｖを有する例を示しているが、垂直ゲート電極５２Ｖの本数に制限はなく、１本でも複数本でもよい。転送トランジスタＴＲＺは、光電変換部５１で光電変換された電荷を、垂直ゲート電極５２Ｖを介して転送電極ＴＲＹまで転送する。
　光電変換部５１は、ＰＮ接合の周辺にできる空乏層にて効率よく電荷を発生させることができる。このため、素子分離部２０の表面に、深さ方向に沿ってＰ型半導体領域を設けて、ＰＮ接合面の面積を広げてもよい。
　図１４に示すように、光電変換部５１と裏面１１Ｂとの間には固定電荷膜１５が設けられている。固定電荷膜１５は、半導体基板１１の裏面１１Ｂに沿って設けられている。固定電荷膜１５は、半導体基板１１の受光面である裏面１１Ｂの界面準位に起因する暗電流の発生を抑制するために負の固定電荷を有する。固定電荷膜１５が誘起する電界により、半導体基板１１の裏面１１Ｂ近傍にホール蓄積層が形成される。このホール蓄積層によって裏面１１Ｂからの電子の発生が抑制される。
　図１４に示すように、固定電荷膜１５の表面１１ＡにはカラーフィルタＣＦが配置され、カラーフィルタＣＦの表面１１Ａには受光レンズＬＮＳが配置されている。カラーフィルタＣＦと受光レンズＬＮＳは、画素ごとに設けられている。
　図１５Ａは図１４のＥ－Ｅ線方向の水平面断面図である。垂直遮光部分１２Ｖは、図１４及び図１５Ａに示すように、センサ画素１２１の境界部分とセンサ画素１２１の略中央部において、半導体基板１１の深さ方向に延びている。垂直遮光部分１２Ｖは、半導体基板１１の表面１１Ａから深さ方向に延びて、水平遮光部分１２Ｈに接続されている。垂直遮光部分１２Ｖは、Ｘ軸方向では略半画素の間隔で配置されており、Ｙ軸方向には複数画素分の長さを有する。
　なお、図１５Ａにおいて、破線で示した横方向に延びる遮光部分は、後述する素子分離部２０の垂直遮光部分である。素子分離部２０の垂直遮光部分は、第１の遮光部１２の垂直遮光部分１２Ｖよりも裏面１１Ｂ側に配置されており、両者は平面視では重なっているが、実際には深さ方向の異なる位置に配置されており、両者は接触していない。
　図１５Ａに示すように、第１の遮光部１２の垂直遮光部分１２Ｖの最深位置から横（水平）方向に水平遮光部分１２Ｈが広がっている。図１５Ａにおいて、ハッチング領域が水平遮光部分１２Ｈである。水平遮光部分１２Ｈは、転送トランジスタＴＲＺの垂直ゲート電極５２Ｖの周囲を除いて配置されている。図１５Ａの例では、水平遮光部分１２Ｈに矩形状の開口部１２Ｈ１が形成され、この開口部１２Ｈ１内に垂直ゲート電極５２Ｖが配置されている例を示しているが、開口部１２Ｈ１の形状は菱形等であってもよい。
　図１５Ｂは素子分離部２０の垂直遮光部分の断面図である。図１５Ｂは図１４のＦ－Ｆ線方向の断面図である。図示のように、センサ画素１２１の境界に沿って、素子分離部２０がＸ方向及びＹ方向に延在されている。
　図１６Ａは図１３のＧ－Ｇ線方向の断面図、図１６Ｂは図１３のＨ－Ｈ線方向の断面図である。図示のように、第１の遮光部１２の水平遮光部分１２Ｈの表面の少なくとも一部には、固相拡散にて、第１のＰ型半導体領域５１２１と第１のＮ型半導体領域５１２２が形成されている。また、第１の遮光部１２の水平遮光部分１２Ｈの一端部は、垂直ゲート電極５２Ｖに接触している。第１の遮光部１２は、例えば、半導体基板１１の表面又は裏面から深さ方向に形成されたトレンチを、異方性エッチングにて、水平面方向に広げて空間を形成し、この空間内に固相拡散にて、第１のＰ型半導体領域５１２１と第１のＮ型半導体領域５１２２を形成したものである。空間を形成する際の水平面方向のエッチングは、垂直ゲート電極５２Ｖに到達した時点で停止される。なお、垂直ゲート電極５２Ｖは、エッチング液に対する耐性を持つ材料を用いる必要がある。
　このように、図１６Ａ及び図１６Ｂに示す断面構造を持つ撮像装置１０１は、垂直ゲート電極５２Ｖを水平遮光部分１２Ｈのエッチングストッパ１７として用いることができるため、専用のエッチングストッパ１７を形成する工程が不要となり、製造工程を簡略化できる。また、異方性エッチングにて形成される水平面方向の空間は、垂直ゲート電極５２Ｖに到達するまで広げることができるため、光電変換部５１内で、固相拡散により形成される第１のＰ型半導体領域５１２１と第１のＮ型半導体領域５１２２のＰＮ接合領域の面積を広げることができ、飽和信号量を増やすことができる。
　（第５の実施形態）
　第５の実施形態は、グローバルシャッタ方式の撮像装置１０１において、第１の遮光部１２だけでなく、第２の遮光部１３を備えるものである。
　第５の実施形態による撮像装置１０１の平面図は図１３と同様である。図１７は第５の実施形態による撮像装置１０１における図１３のＤ－Ｄ線方向の断面図である。図１７は、図１４と比べて、第１の遮光部１２よりも裏面側に配置される第２の遮光部１３が追加になっている。第２の遮光部１３は、水平遮光部分１３Ｈと垂直遮光部分１３Ｖを有し、水平遮光部分１３Ｈはセンサ画素１２１の境界から水平方向に垂直ゲート電極５２Ｖに接触する位置まで延在されている。このように、第１の遮光部１２と第２の遮光部１３はいずれも、水平遮光部分１２Ｈ、１３Ｈの一端部が垂直ゲート電極５２Ｖに接触されている。
　第２の遮光部１３は、第１の遮光部１２よりも、半導体基板１１の裏面１１Ｂに近い側に配置されている。第２の遮光部１３は、半導体基板１１の深さ方向に延在される垂直遮光部分１３Ｖと、半導体基板１１の水平方向に延在される水平遮光部分１３Ｈとを有する。垂直遮光部分１３Ｖは、素子分離部２０の一部を兼ねている。図１７に示すように、第２の遮光部１３の断面形状は、垂直遮光部分１３Ｖと水平遮光部分１３Ｈにて形成される十字形状である。第１の遮光部１２の垂直遮光部分１２Ｖと第２の遮光部１３の垂直遮光部分１３Ｖは深さ方向に繋がっている。第１の遮光部１２と第２の遮光部１３は、光の吸収特性又は反射特性に優れた材料で形成される。
　図１７のＩ－Ｉ線に沿った水平面方向の断面図は図１５Ａと同じであるが、図１７のＪ－Ｊ線に沿った水平面方向の断面図は図１５Ｂとは異なる。図１８は図１７のＪ－Ｊ線に沿った水平面方向の断面図である。第２の遮光部１３の水平遮光部分１３Ｈは、結晶面の方向に沿って広がり、例えば菱形形状になるが、オーバーエッチングを行うと、図１８に示すような多角形形状になる。図１９Ａは第５の実施形態による撮像装置１０１における図１３のＧ－Ｇ線方向の断面図、図１９Ｂは第５の実施形態による撮像装置１０１における図１３のＨ－Ｈ線方向の断面図である。
　図示のように、第１の遮光部１２の表面には、図１６Ａと同様に、固相拡散にて、第１のＰ型半導体領域５１２１と第２のＮ型半導体領域５１３２が形成されている。また、第２の遮光部１３の水平遮光部分１３Ｈの表面の一部にも、固相拡散にて、第２のＰ型半導体領域５１３１と第２のＮ型半導体領域５１３２が形成されている。
　このように、第５の実施形態による撮像装置１０１は、第１の遮光部１２の水平遮光部分１２Ｈと第２の遮光部１３の水平遮光部分１３Ｈがともに、固相拡散により形成されたＰ型半導体領域とＮ型半導体領域を有するため、ＰＮ接合領域の面積をより広げることができ、飽和信号量をより増やすことができる。
　（第６の実施形態）
　第６の実施形態による撮像装置１０１は、図１６Ａ及び図１６Ｂの断面構造に、電荷排出領域５５を設けたものである。第６の実施形態による撮像装置１０１は、図１３と同様の平面図で表される。
　図２０Ａは第６の実施形態による撮像装置１０１における図１３のＧ－Ｇ線方向の断面図、図２０Ｂは第６の実施形態による撮像装置１０１における図１３のＨ－Ｈ線方向の断面図である。第１の遮光部１２の水平遮光部分１２Ｈの表面部分の少なくとも一部に、固相拡散にて、第１のＰ型半導体領域５１２１と第１のＮ型半導体領域５１２２を配置する点では、図１６Ａ及び図１６Ｂの撮像装置１０１と共通する。
　図２０Ａ及び図２０Ｂの撮像装置１０１は、第１の遮光部１２と電荷保持部（ＭＥＭ）５４との間に電荷排出領域５５を備えている。電荷排出領域５５は、第１の遮光部１２の水平遮光部分１２Ｈの表面に形成される第２の光電変換領域５１２で発生された電荷が電荷保持部（ＭＥＭ）５４に流入するのを防止するために設けられている。電荷排出領域５５は、フローティングディフュージョンＦＤに接続されており、光電変換部５１から漏れ出た電子が電荷保持部（ＭＥＭ）５４に入り込まないように、光電変換部５１から漏れ出た電子を、電荷排出領域５５からフローティングディフュージョンＦＤに排出するようにしている。
　なお、電荷排出領域５５から垂直ゲート電極５２Ｖを介してフローティングディフュージョンＦＤに排出するようにしてもよい。この場合の断面構造は例えば図２０Ｃのようになる。図２０Ｃの撮像装置１０１では、第１の遮光部１２の左右両側に垂直ゲート電極５２Ｖが設けられている。左側の垂直ゲート電極５２Ｖは、転送トランジスタＴＲＺに接続される通常の垂直ゲート電極５２Ｖである。一方、右側の垂直ゲート電極５２Ｖは、電荷排出領域５５内の電子をフローティングディフュージョンＦＤに排出するためのものである。
　なお、図２０Ａ～図２０Ｃの電荷排出領域５５は、図１９Ａや図１９Ｂのように、第１の遮光部１２と第２の遮光部１３を有する撮像装置１０１に設けてもよい。
　このように、第６の実施形態による撮像装置１０１では、第１の遮光部１２と電荷保持部（ＭＥＭ）５４の間に電荷排出領域５５を設けるため、光電変換部５１から漏れ出た電子を、電荷排出領域５５を通してフローティングディフュージョンＦＤに排出することができる。
　（第７の実施形態）
　第７の実施形態による撮像装置１０１は、第１の遮光部１２と垂直ゲート電極５２Ｖとの位置関係が第４及び第５の実施形態とは異なっている。第７の実施形態による撮像装置１０１は、図１３と同様の平面図で表される。
　図２１Ａは第７の実施形態による撮像装置１０１における図１３のＧ－Ｇ線方向の断面図、図２１Ｂは第７の実施形態による撮像装置１０１における図１３のＨ－Ｈ線方向の断面図である。第１の遮光部１２の表面の少なくとも一部には、固相拡散にて、第１のＰ型半導体領域５１２１と第１のＮ型半導体領域５１２２が形成されている。垂直ゲート電極５２Ｖの一端部は、第１の遮光部１２の上面に接触している。より詳細には、垂直ゲート電極５２Ｖの一端部は、第１の遮光部１２の表面に形成された第１のＰ型半導体領域５１２１に接触している。
　垂直ゲート電極５２Ｖが第１の遮光部１２の上面側に配置されるということは、垂直ゲート電極５２Ｖは、第１の遮光部１２を形成する際のエッチングストッパとして機能しないことを意味する。このため、第１の遮光部１２を形成するために異方性エッチングで形成された空間が水平面方向により広がりやすくなり、ＰＮ接合領域の面積を広げることができ、飽和信号量を増やすことができる。
　このように、第７の実施形態では、垂直ゲート電極５２Ｖが第１の遮光部１２の上面側に接触するようにしたため、第１の遮光部１２はより水平方向に延びやすくなり、第１の遮光部１２の表面積が図１６Ａ等の第１の遮光部１２よりも大きくなり、第１の遮光部１２の表面付近に形成される第２の光電変換領域５１２の面積も広くなる。よって、第４の実施形態よりも、飽和信号量を増やすことができる。
　なお、図２１Ａに示す撮像装置１０１は、第１の遮光部１２のみを備えているが、図１７Ａに示した第２の遮光部１３を追加してもよい。また、図２０Ａに示す電荷排出領域５５を設けてもよい。
　（第８の実施形態）
　第８の実施形態による撮像装置１０１は、第１の遮光部１２の底面よりも深い位置まで垂直ゲート電極５２Ｖを延在させるものである。第８の実施形態による撮像装置１０１は、図１３と同様の平面図で表される。
　図２２Ａは第８の実施形態による撮像装置１０１における図１３のＧ－Ｇ線方向の断面図、図２２Ｂは第８の実施形態による撮像装置１０１における図１３のＨ－Ｈ線方向の断面図である。
　第１の遮光部１２の水平遮光部分１２Ｈは、垂直ゲート電極５２Ｖに接触する位置まで延在されている。この点では、図１６Ａと共通するが、垂直ゲート電極５２Ｖが水平遮光部分１２Ｈの底面よりも深い位置まで延在している点で、図１６Ａと異なる。
　垂直ゲート電極５２Ｖを水平遮光部分１２Ｈの底面よりも深い位置まで延在させている理由は以下の通りである。第１の遮光部１２は、半導体基板１１の表面側から深さ方向にトレンチを形成し、このトレンチを所定の深さ位置から、異方性エッチングにより水平方向に広げて空間を形成し、この空間に固相拡散にて第１のＰ型半導体領域５１２１と第１のＮ型半導体領域５１２２を形成するものである。
　ここで、空間の形成場所は、精度よく一致させるのは困難であり、深さ方向にばらついてしまう。空間の深さ方向のばらつきにより、第１の遮光部１２の形成場所も深さ方向にばらついてしまう。垂直ゲート電極５２Ｖの長さが第１の遮光部１２の深さ位置の設計値に合わせて形成されている場合、第１の遮光部１２が設計よりも深い位置に形成されると、第１の遮光部１２の表面に形成された第２の光電変換領域５１２から垂直ゲート電極５２Ｖに電子を転送できなくなるおそれがある。
　一方、図２２Ａのように、垂直ゲート電極５２Ｖが予め長めに形成されていれば、第１の遮光部１２の深さ位置が多少変動しても、第２の光電変換領域５１２から垂直ゲート電極５２Ｖへの電子の移動に支障はない。
　なお、図１７Ａのように、第１の遮光部１２の下方に第２の遮光部１３を設ける場合も、図２３Ａ及び図２３Ｂに示すように、第２の遮光部１３の底面よりも深い位置まで垂直ゲート電極５２Ｖを延在させてもよい。
　このように、第８の実施形態では、第１の遮光部１２の深さ位置が製造過程でばらつくことを見越して、垂直ゲート電極５２Ｖを深さ方向に長めに形成しておくため、第１の遮光部１２の深さ位置がばらついても、第１の遮光部１２の表面付近に形成される第２の光電変換領域５１２で光電変換された電子を垂直ゲート電極５２Ｖに転送できる。
　上述した各実施形態では、第１の遮光部１２を形成するための図９Ｈに示す空間１２Ｚは、Ｓｉ｛１１１｝の面方位に応じてエッチングレートが異なる性質を利用した結晶異方性エッチングにて形成されることを説明した。ここで、本開示におけるＳｉ｛１１１｝基板とは、シリコン単結晶からなり、ミラー指数の表記において｛１１１｝で表される結晶面を有する基板またはウェハである。本開示におけるＳｉ｛１１１｝基板は、結晶方位が数度ずれた、例えば｛１１１｝面から最近接の［１１０］方向へ数度ずれた基板またはウェハも含む。さらに、これらの基板またはウェハ上の一部または全面にエピタキシャル法等によりシリコン単結晶を成長させたものをも含む。
　また、本開示の表記において｛１１１｝面は、対称性において互いに等価な結晶面である（１１１）面、（－１１１）面、（１－１１）面、（１１－１）面、（－１－１１）面、（－１１－１）面、（１－１－１）面および（－１－１－１）面の総称である。したがって、本開示の明細書等におけるＳｉ｛１１１｝基板という記載を、例えばＳｉ（１－１１）基板と読み替えてもよい。ここで、ミラー指数の負方向の指数を表記するためのバー符号はマイナス符号で代用している。
　また、本開示の記載における＜１１０＞方向は、対称性において互いに等価な結晶面方向である［１１０］方向、［１０１］方向、［０１１］方向、［－１１０］方向、［１－１０］方向、［－１０１］方向、［１０－１］方向、［０－１１］方向、［０１－１］方向、［－１－１０］方向、［－１０－１］方向および［０－１－１］方向の総称であり、いずれかに読み替えてもよい。但し、本開示は、素子形成面と直交する方向と、この素子形成面に直交する方向に対してさらに直交する方向（すなわち素子形成面と平行な方向）とにエッチングを行うものである。
　図２４は、本開示におけるＳｉ｛１１１｝基板の結晶面である｛１１１｝面において＜１１０＞方向へのエッチングが成立することとなる面と方位との具体的な組み合わせを示した図である。
　図２４に示したように、｛１１１｝面と＜１１０＞方向との組み合わせは、９６（＝８×１２）通り存在する。しかしながら、本開示の＜１１０＞方向は、素子形成面である｛１１１｝面と直交する方向と、素子形成面と平行な方向とに限られる。すなわち、本開示のＳｉ｛１１１｝基板における素子形成面と、そのＳｉ｛１１１｝基板に対してエッチングを行う方位との組み合わせは、図２４において○で示した組合せのいずれかから選択される。
　また、上記第１の実施の形態では、Ｓｉ｛１１１｝基板を用いて、Ｘ軸方向へのエッチングが進行する一方、Ｙ軸方向およびＺ軸方向には進行しない場合を例示した。しかしながら、本開示はこれに限定されず、Ｘ軸方向およびＹ軸方向の双方、または、Ｘ軸方向もしくはＹ軸方向のいずれか一方にエッチング進行方位があればよい。
　Ｓｉ基板に対して、エッチング溶液を用いた結晶異方性エッチングを行う際、例えばアルカリ溶液を用いたエッチングを行うと、アルカリ溶液によるＳｉエッチング反応では、Ｓｉの結合手とＯＨイオンの反応により進行するため、表面側に露出する未結合手が多いほどエッチングが進行しやすく、バルク側に伸びるバックボンドが多いほどエッチングが進行しにくいことが知られている。
　すなわち、水平遮光部分は基板表面と略水平方向には、Ｓｉバックボンドを１または２本、少なくとも３本より少ない数を有するの対して、基板表面と略垂直方向にはＳｉバックボンドを３本有する。バックボンドとは、例えば図２５を例に挙げて説明すると、Ｓｉ｛１１１｝面の法線に対して、Ｓｉ未結合手側を正方向とすると、反対側の負方向に伸びる結合手を表す。
　図２５は、｛１１１｝面に対して、－１９．４７°～＋１９．４７°で、バックボンド３本の例を示している。具体的に、光電変換部、水平遮光部分、電荷保持部をＳｉ｛１１１｝基板に設ける場合、水平遮光部分は、第１の方向と直交すると共に面指数｛１１１｝で表されるＳｉ｛１１１｝基板の第１の結晶面に沿った第１の面と、第１の方向に対して傾斜すると共に面指数｛１１１｝で表されるＳｉ｛１１１｝基板の第２の結晶面に沿った第２の面とを含む。また、本開示の一実施形態としての電子機器は、上記撮像装置を備えたものである。
　上述した各実施形態におけるＳｉ｛１１１｝基板には、例えば、図２６に示したように、基板表面が＜１１２＞方向に対してオフ角があるように加工された基板の場合も含まれる。オフ角が１９．４７°以下の場合、オフ角を有する基板の場合においても、＜１１１＞方向、すなわちＳｉバックボンドを３本有する方向のエッチングレートに対して、＜１１０＞方向、すなわちＳｉバックボンドを１本有する方向のエッチングレートが十分に高くなる関係性は保たれる。オフ角が大きくなるとステップ数が多くなり、ミクロな段差の密度が高くなるので、好ましくは５°以下がよい。なお、図２６の例では基板表面が＜１１２＞方向にオフ角がある場合を挙げたが、＜１１０＞方向にオフ角がある場合でも構わなく、オフ角の方向は問わない。また、Ｓｉ面方位は、Ｘ線回折法、電子線回折法、電子線後方散乱回折法などを用いて解析可能である。Ｓｉバックボンド数は、Ｓｉの結品構造で決定されているものであるため、Ｓｉ面方位を解析することによって、バックボンド数も解析可能である。
　（電子機器への適用例）
　図２７は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
　カメラ２０００は、レンズ群などからなる光学部２００１、上述の撮像装置１０１など（以下、撮像装置１０１等という。）が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
　光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、撮像装置２００２として、上述した撮像装置１０１等を用いることで、良好な画像の取得が期待できる。
　（移動体への応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２９は、撮像部１２０３１の設置位置の例を示す図である。
　図２９では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１などに示した撮像装置１０１等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
　なお、本技術は以下のような構成を取ることができる。
　（１）半導体基板と、
　前記半導体基板に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
　前記光電変換部よりも前記半導体基板の第１の面側に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部と、
　前記光電変換部から前記電荷保持部に前記電荷を転送する電荷転送部と、
　前記光電変換部の内部に設けられ、前記半導体基板の前記第１の面に沿って配置される第１の光制御部材と、を備え、
　前記光電変換部は、前記第１の光制御部材から離隔した領域に設けられる第１の光電変換領域と、前記第１の光制御部材の表面の少なくとも一部に沿って配置される第２の光電変換領域と、を有する、撮像装置。
　（２）前記第２の光電変換領域は、
　前記第１の光制御部材の表面の少なくとも一部に沿って配置される第１のＰ型半導体領域と、
　前記第１のＰ型半導体領域の表面を覆う第１のＮ型半導体領域と、を有する、（１）に記載の撮像装置。
　（３）前記第１のＰ型半導体領域及び前記第１のＮ型半導体領域のそれぞれは、固相拡散領域である、（２）に記載の撮像装置。
　（４）前記第１の光制御部材は、前記第１のＰ型半導体領域の内側に配置され、入射された光を吸収又は反射する特性を有する第１の光制御領域を有する、（２）又は（３）に記載の撮像装置。
　（５）前記第１の光制御部材の少なくとも一部は、前記半導体基板を前記第１の面の法線方向から平面視したときに、前記電荷保持部に重なる位置に配置される、（１）乃至（４）のいずれか一項に記載の撮像装置。
　（６）前記光電変換部で生成された前記電荷を前記電荷転送部に伝送する、前記半導体基板の深さ方向に配置される縦電極を備え、
　前記第１の光制御部材は、前記第１の面の方向に沿って前記縦電極に当接する位置まで延在される、（１）乃至（５）のいずれか一項に記載の撮像装置。
　（７）前記縦電極は、前記第１の光制御部材よりも前記第１の面の反対側の第２の面側まで延在される、（６）に記載の撮像装置。
　（８）前記光電変換部で生成された前記電荷を前記電荷転送部に伝送する、前記半導体基板の深さ方向に配置される縦電極を備え、
　前記縦電極は、前記第１の光制御部材の前記第１の面側の表面に当接される、（１）乃至（５）のいずれか一項に記載の撮像装置。
　（９）前記第１の光制御部材の前記第１の面側の表面に沿って設けられる前記第２の光電変換領域と、前記電荷保持部との間に配置され、前記第２の光電変換領域で発生された電荷が前記電荷保持部に流入するのを防止する電荷排出領域を備える、（１）乃至（８）のいずれか一項に記載の撮像装置。
　（１０）前記光電変換部の内部に設けられ、前記第１の光制御部材よりも前記半導体基板の前記第１の面とは反対側の第２の面に近い側にて前記第２の面に沿って配置される第２の光制御部材を備え、
　前記光電変換部は、前記第２の光制御部材の表面の少なくとも一部に沿って配置される第３の光電変換領域を有する、（１）乃至（９）のいずれか一項に記載の撮像装置。
　（１１）前記第３の光電変換領域は、
　前記第２の光制御部材の表面の少なくとも一部に沿って配置される第２のＰ型半導体領域と、
　前記第２のＰ型半導体領域の表面を覆う第２のＮ型半導体領域と、を有する、（１０）に記載の撮像装置。
　（１２）前記第２のＰ型半導体領域及び前記第２のＮ型半導体領域のそれぞれは、固相拡散領域である、（１１）に記載の撮像装置。
　（１３）前記第２の光制御部材は、前記第２のＰ型半導体領域の内側に配置され、入射された光を吸収又は反射する特性を有する第２の光制御領域を有する、（１１）又は（１２）に記載の撮像装置。
　（１４）前記光電変換部で生成された前記電荷を前記電荷転送部に伝送する、前記半導体基板の深さ方向に配置される縦電極を備え、
　前記第１の光制御部材及び前記第２の光制御部材は、前記第１の面の方向に沿って前記縦電極に当接する位置まで延在される、（１０）乃至（１３）のいずれか一項に記載の撮像装置。
　（１５）前記光電変換部、前記電荷保持部及び前記電荷転送部は、画素ごとに設けられ、
　画素の境界に沿って前記半導体基板の深さ方向に延在される素子分離部を備え、
　前記光電変換部は、前記素子分離部の表面の少なくとも一部に沿って配置される第４の光電変換領域を有する、（１）乃至（９）のいずれか一項に記載の撮像装置。
　（１６）前記第４の光電変換領域は、
　前記素子分離部の表面の少なくとも一部に沿って配置される第３のＰ型半導体領域と、
　前記第３のＰ型半導体領域の表面を覆う第３のＮ型半導体領域と、を有する、（１５）に記載の撮像装置。
　（１７）前記第３のＰ型半導体領域及び前記第３のＮ型半導体領域のそれぞれは、固相拡散領域である、（１６）に記載の撮像装置。
　（１８）前記素子分離部は、前記第３のＰ型半導体領域の内側に配置され、入射された光を吸収又は反射する特性を有する第３の光制御領域を有する、（１６）又は（１７）に記載の撮像装置。
　（１９）半導体基板に、受光量に応じた電荷を光電変換により生成する光電変換部を形成する工程と、
　前記光電変換部よりも前記半導体基板の第１の面側に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部を形成する工程と、
　前記光電変換部から前記電荷保持部に前記電荷を転送する電荷転送部を形成する工程と、
　前記光電変換部の内部に設けられ、前記半導体基板の前記第１の面に沿って配置される第１の光制御部材を形成する工程と、を備え、
　前記光電変換部を形成する工程は、前記第１の光制御部材から離隔した領域に設けられる第１の光電変換領域と、前記第１の光制御部材の表面の少なくとも一部に沿って配置される第２の光電変換領域と、を形成する工程を含む、撮像装置の製造方法。
　（２０）撮像装置を備えた電子機器であって、
　前記撮像装置は、
　半導体基板と
　前記半導体基板に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
　前記光電変換部よりも前記半導体基板の第１の面側に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部と、
　前記光電変換部から前記電荷保持部に前記電荷を転送する電荷転送部と、
　前記光電変換部の内部に設けられ、前記半導体基板の前記第１の面に沿って配置される第１の光制御部材と、を備え、
　前記光電変換部は、前記第１の光制御部材から離隔した領域に設けられる第１の光電変換領域と、前記第１の光制御部材の表面の少なくとも一部に沿って配置される第２の光電変換領域と、を有する、電子機器。
　１１　半導体基板、１２　第１の遮光部、１２Ａ　内層部分、１２Ｂ　外層部分、１２Ｈ　水平遮光部分、１２Ｖ　垂直遮光部分、１２　第１の遮光部、１２Ｈ　水平遮光部分、１２Ｖ　垂直遮光部分、１３　第２の遮光部、１３Ｈ　水平遮光部分、１３Ｖ　垂直遮光部分、１５　固定電荷膜、１７　エッチングストッパ、１８　絶縁層、２０　素子分離部、５１　光電変換部、ＴＲＸ、ＴＲＹ、ＴＲＺ、ＴＲＧ、
　転送トランジスタ、５２Ｈ　水平端子部、５２Ｖ　垂直ゲート電極、５４　電荷保持部（ＭＥＭ）、ＦＤ　電荷電圧変換部（ＦＤ）、ＯＲＧ　排出トランジスタ、５８　ＲＳＴ　リセットトランジスタ、ＡＭＰ　増幅トランジスタ、ＳＥＬ　選択トランジスタ、１０１　撮像装置、１１１　画素アレイ部、１１２　垂直駆動部、１１３　ランプ波モジュール、１１４　カラム信号処理部、１１５　クロックモジュール、１１６　データ格納部、１１７　水平駆動部、１１８　システム制御部、１１９　信号処理部、１２１　センサ画素、１２２　画素駆動線、１２３　垂直信号線

Claims (20)

  1. 　半導体基板と、
    　前記半導体基板に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
    　前記光電変換部よりも前記半導体基板の第１の面側に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部と、
    　前記光電変換部から前記電荷保持部に前記電荷を転送する電荷転送部と、
    　前記光電変換部の内部に設けられ、前記半導体基板の前記第１の面に沿って配置される第１の光制御部材と、を備え、
    　前記光電変換部は、前記第１の光制御部材から離隔した領域に設けられる第１の光電変換領域と、前記第１の光制御部材の表面の少なくとも一部に沿って配置される第２の光電変換領域と、を有する、撮像装置。
  2. 　前記第２の光電変換領域は、
    　前記第１の光制御部材の表面の少なくとも一部に沿って配置される第１のＰ型半導体領域と、
    　前記第１のＰ型半導体領域の表面を覆う第１のＮ型半導体領域と、を有する、請求項１に記載の撮像装置。
  3. 　前記第１のＰ型半導体領域及び前記第１のＮ型半導体領域のそれぞれは、固相拡散領域である、請求項２に記載の撮像装置。
  4. 　前記第１の光制御部材は、前記第１のＰ型半導体領域の内側に配置され、入射された光を吸収又は反射する特性を有する第１の光制御領域を有する、請求項２に記載の撮像装置。
  5. 　前記第１の光制御部材の少なくとも一部は、前記半導体基板を前記第１の面の法線方向から平面視したときに、前記電荷保持部に重なる位置に配置される、請求項１に記載の撮像装置。
  6. 　前記光電変換部で生成された前記電荷を前記電荷転送部に伝送する、前記半導体基板の深さ方向に配置される縦電極を備え、
    　前記第１の光制御部材は、前記第１の面の方向に沿って前記縦電極に当接する位置まで延在される、請求項１に記載の撮像装置。
  7. 　前記縦電極は、前記第１の光制御部材よりも前記第１の面の反対側の第２の面側まで延在される、請求項６に記載の撮像装置。
  8. 　前記光電変換部で生成された前記電荷を前記電荷転送部に伝送する、前記半導体基板の深さ方向に配置される縦電極を備え、
    　前記縦電極は、前記第１の光制御部材の前記第１の面側の表面に当接される、請求項１に記載の撮像装置。
  9. 　前記第１の光制御部材の前記第１の面側の表面に沿って設けられる前記第２の光電変換領域と、前記電荷保持部との間に配置され、前記第２の光電変換領域で発生された電荷が前記電荷保持部に流入するのを防止する電荷排出領域を備える、請求項１に記載の撮像装置。
  10. 　前記光電変換部の内部に設けられ、前記第１の光制御部材よりも前記半導体基板の前記第１の面とは反対側の第２の面に近い側にて前記第２の面に沿って配置される第２の光制御部材を備え、
    　前記光電変換部は、前記第２の光制御部材の表面の少なくとも一部に沿って配置される第３の光電変換領域を有する、請求項１に記載の撮像装置。
  11. 　前記第３の光電変換領域は、
    　前記第２の光制御部材の表面の少なくとも一部に沿って配置される第２のＰ型半導体領域と、
    　前記第２のＰ型半導体領域の表面を覆う第２のＮ型半導体領域と、を有する、請求項１０に記載の撮像装置。
  12. 　前記第２のＰ型半導体領域及び前記第２のＮ型半導体領域のそれぞれは、固相拡散領域である、請求項１１に記載の撮像装置。
  13. 　前記第２の光制御部材は、前記第２のＰ型半導体領域の内側に配置され、入射された光を吸収又は反射する特性を有する第２の光制御領域を有する、請求項１１に記載の撮像装置。
  14. 　前記光電変換部で生成された前記電荷を前記電荷転送部に伝送する、前記半導体基板の深さ方向に配置される縦電極を備え、
    　前記第１の光制御部材及び前記第２の光制御部材は、前記第１の面の方向に沿って前記縦電極に当接する位置まで延在される、請求項１０に記載の撮像装置。
  15. 　前記光電変換部、前記電荷保持部及び前記電荷転送部は、画素ごとに設けられ、
    　画素の境界に沿って前記半導体基板の深さ方向に延在される素子分離部を備え、
    　前記光電変換部は、前記素子分離部の表面の少なくとも一部に沿って配置される第４の光電変換領域を有する、請求項１に記載の撮像装置。
  16. 　前記第４の光電変換領域は、
    　前記素子分離部の表面の少なくとも一部に沿って配置される第３のＰ型半導体領域と、
    　前記第３のＰ型半導体領域の表面を覆う第３のＮ型半導体領域と、を有する、請求項１５に記載の撮像装置。
  17. 　前記第３のＰ型半導体領域及び前記第３のＮ型半導体領域のそれぞれは、固相拡散領域である、請求項１６に記載の撮像装置。
  18. 　前記素子分離部は、前記第３のＰ型半導体領域の内側に配置され、入射された光を吸収又は反射する特性を有する第３の光制御領域を有する、請求項１６又は１７に記載の撮像装置。
  19. 　半導体基板に、受光量に応じた電荷を光電変換により生成する光電変換部を形成する工程と、
    　前記光電変換部よりも前記半導体基板の第１の面側に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部を形成する工程と、
    　前記光電変換部から前記電荷保持部に前記電荷を転送する電荷転送部を形成する工程と、
    　前記光電変換部の内部に設けられ、前記半導体基板の前記第１の面に沿って配置される第１の光制御部材を形成する工程と、を備え、
    　前記光電変換部を形成する工程は、前記第１の光制御部材から離隔した領域に設けられる第１の光電変換領域と、前記第１の光制御部材の表面の少なくとも一部に沿って配置される第２の光電変換領域と、を形成する工程を含む、撮像装置の製造方法。
  20. 　撮像装置を備えた電子機器であって、
    　前記撮像装置は、
    　半導体基板と
    　前記半導体基板に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
    　前記光電変換部よりも前記半導体基板の第１の面側に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部と、
    　前記光電変換部から前記電荷保持部に前記電荷を転送する電荷転送部と、
    　前記光電変換部の内部に設けられ、前記半導体基板の前記第１の面に沿って配置される第１の光制御部材と、を備え、
    　前記光電変換部は、前記第１の光制御部材から離隔した領域に設けられる第１の光電変換領域と、前記第１の光制御部材の表面の少なくとも一部に沿って配置される第２の光電変換領域と、を有する、電子機器。
PCT/JP2020/041910 2019-11-19 2020-11-10 撮像装置およびその製造方法、電子機器 WO2021100556A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-208804 2019-11-19
JP2019208804 2019-11-19

Publications (1)

Publication Number Publication Date
WO2021100556A1 true WO2021100556A1 (ja) 2021-05-27

Family

ID=75981253

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/041910 WO2021100556A1 (ja) 2019-11-19 2020-11-10 撮像装置およびその製造方法、電子機器

Country Status (1)

Country Link
WO (1) WO2021100556A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024057806A1 (ja) * 2022-09-15 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2024127854A1 (ja) * 2022-12-16 2024-06-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098446A (ja) * 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP2016219849A (ja) * 2011-08-08 2016-12-22 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2019145544A (ja) * 2018-02-16 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP2019165136A (ja) * 2018-03-20 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219849A (ja) * 2011-08-08 2016-12-22 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2013098446A (ja) * 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP2019145544A (ja) * 2018-02-16 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP2019165136A (ja) * 2018-03-20 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024057806A1 (ja) * 2022-09-15 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2024127854A1 (ja) * 2022-12-16 2024-06-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、電子機器

Similar Documents

Publication Publication Date Title
CN112119503B (zh) 摄像装置、摄像装置的制造方法和电子设备
WO2021112128A1 (ja) 撮像装置およびその製造方法、電子機器
WO2021112098A1 (ja) 撮像装置およびその製造方法、電子機器
JP2020047616A (ja) 固体撮像装置および電子機器
WO2020045142A1 (ja) 撮像装置および電子機器
US20220159208A1 (en) Imaging device and electronic apparatus
EP4060740B1 (en) Solid-state imaging element and method for manufacturing same
WO2022181155A1 (ja) 撮像装置および電子機器
WO2021100556A1 (ja) 撮像装置およびその製造方法、電子機器
US20220013557A1 (en) Solid-state imaging device and electronic apparatus
WO2021111816A1 (ja) 固体撮像装置およびその製造方法
EP4075482A1 (en) Solid-state imaging device and electronic apparatus
US20220239849A1 (en) Imaging device and electronic apparatus
WO2023013137A1 (ja) 撮像装置及びその製造方法、電子機器
JP2022086611A (ja) 固体撮像装置及びその製造方法
WO2021111818A1 (ja) 固体撮像装置およびその製造方法
WO2024127854A1 (ja) 撮像素子、撮像素子の製造方法、電子機器
WO2022080124A1 (ja) 撮像装置および撮像装置の製造方法
WO2021100509A1 (ja) 撮像装置およびその製造方法、電子機器
TW202105696A (zh) 攝像裝置及其製造方法、電子機器
JP2023073713A (ja) 光検出装置及び電子機器
JP2024146132A (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20890872

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20890872

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP