JP2023073713A - 光検出装置及び電子機器 - Google Patents

光検出装置及び電子機器 Download PDF

Info

Publication number
JP2023073713A
JP2023073713A JP2021186341A JP2021186341A JP2023073713A JP 2023073713 A JP2023073713 A JP 2023073713A JP 2021186341 A JP2021186341 A JP 2021186341A JP 2021186341 A JP2021186341 A JP 2021186341A JP 2023073713 A JP2023073713 A JP 2023073713A
Authority
JP
Japan
Prior art keywords
region
insulating film
wiring
semiconductor layer
peripheral region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021186341A
Other languages
English (en)
Inventor
裕之 森
Hiroyuki Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021186341A priority Critical patent/JP2023073713A/ja
Priority to PCT/JP2022/039349 priority patent/WO2023090053A1/ja
Publication of JP2023073713A publication Critical patent/JP2023073713A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】素子に特性の劣化が生じるのが抑制された光検出装置を提供する。【解決手段】光検出装置は、一方の面が第１の面であり他方の面が第２の面であり、第２の面から入射した入射光に対して光電変換を行うことが可能な光電変換部が行列状に複数配置された画素領域及び画素領域の外側に画素領域を囲むようにして設けられた周辺領域を有する第１半導体層と、第１半導体層の第２の面に重ね合わされ、固定電荷膜、絶縁膜、絶縁膜に設けられ平面視で周辺領域に重なる位置に配置されたランド、及びランドに接続された第１配線を有する積層体と、第１半導体層の第１の面に重ね合わされ、第２配線を有する第１配線層と、周辺領域を厚み方向に沿って貫通し、一端が第１配線に接続され、他端が第２配線に接続された貫通導体と、を備え、固定電荷膜は、周辺領域において、絶縁膜の一部である第１絶縁膜を介して第１半導体層に重ね合わされている。【選択図】図４

Description

本技術（本開示に係る技術）は、光検出装置及び電子機器に関し、特に、固定電荷膜を有する光検出装置及び電子機器に関する。
半導体層の受光面に存在する微小欠陥から発生する信号電荷が暗電流として検知されることを抑制するために、半導体層に固定電荷膜を積層する場合がある（例えば、特許文献１）。
特開２００９－８８４３０号公報
しかし、固定電荷膜が周辺回路部に影響を与える可能性がある。本技術は、素子に特性の劣化が生じるのが抑制された光検出装置及び電子機器を提供することを目的とする。
本技術の一態様に係る光検出装置は、一方の面が第１の面であり他方の面が第２の面であり、上記第２の面から入射した入射光に対して光電変換を行うことが可能な光電変換部が行列状に複数配置された画素領域及び上記画素領域の外側に上記画素領域を囲むようにして設けられた周辺領域を有する第１半導体層と、上記第１半導体層の上記第２の面に重ね合わされ、固定電荷膜、絶縁膜、上記絶縁膜に設けられ平面視で上記周辺領域に重なる位置に配置されたランド、及び上記ランドに接続された第１配線を有する積層体と、上記第１半導体層の上記第１の面に重ね合わされ、第２配線を有する第１配線層と、上記周辺領域を厚み方向に沿って貫通し、一端が上記第１配線に接続され、他端が上記第２配線に接続された貫通導体と、を備え、上記固定電荷膜は、上記周辺領域において、上記絶縁膜の一部である第１絶縁膜を介して上記第１半導体層に重ね合わされている。
本技術の他の態様に係る電子機器は、上記光検出装置と、上記光検出装置に被写体からの像光を結像させる光学系と、を備える。
本技術の第１実施形態に係る光検出装置の一構成例を示すチップレイアウト図である。 本技術の第１実施形態に係る光検出装置の一構成例を示すブロック図である。 本技術の第１実施形態に係る光検出装置の画素の等価回路図である。 図１のＡ－Ａ切断線に沿って断面視した時の断面構造を示す縦断面図である。 本技術の第１実施形態に係る光検出装置の製造方法を示す工程断面図である。 図５Ａに引き続く工程断面図である。 図５Ｂに引き続く工程断面図である。 図５Ｃに引き続く工程断面図である。 図５Ｄに引き続く工程断面図である。 従来の光検出装置の要部の縦断面図である。 従来の光検出装置の要部の縦断面図である。 本技術の第２実施形態に係る電子機器の概略構成を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための好適な形態について図面を参照しながら説明する。なお、以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。
以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す各実施形態は、本技術の技術的思想を具体化するための装置や方法を例示するものであって、本技術の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本技術の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
説明は以下の順序で行う。
１．第１実施形態
２．第２実施形態
電子機器への応用例
移動体への応用例
［第１実施形態］
この第１実施形態では、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである光検出装置に本技術を適用した一例について説明する。
≪光検出装置の全体構成≫
まず、光検出装置１の全体構成について説明する。図１に示すように、本技術の第１実施形態に係る光検出装置１は、平面視したときの二次元平面形状が方形状の半導体チップ２を主体に構成されている。すなわち、光検出装置１は、半導体チップ２に搭載されている。この光検出装置１は、図７に示すように、光学系（光学レンズ）１０２を介して被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
図１に示すように、光検出装置１が搭載された半導体チップ２は、第１半導体チップ２－１と、第１半導体チップ２－１に実装された第２半導体チップ２－２とを備えている。第１半導体チップ２－１は、互いに交差するＸ方向及びＹ方向を含む二次元平面において、中央部に設けられた方形状の画素領域２Ａと、この画素領域２Ａの外側に画素領域２Ａを囲むようにして設けられた周辺領域２Ｂとを備えている。第２半導体チップ２－２は、第１半導体チップ２－１の周辺領域２Ｂに実装されている。より具体的には、第２半導体チップ２－２は、周辺領域２Ｂに配置されたランド１４Ｂに実装されている。なお、図１は、第１半導体チップ２－１に２つの第２半導体チップ２－２が実装された例を示しているが、第２半導体チップ２－２の数及び実装位置はこれには限定されない。第１半導体チップ２－１は、後述の光電変換素子ＰＤが構成されたセンサ半導体チップである。そして、第２半導体チップ２－２は、後述のロジック回路１３の少なくとも一部が搭載されたロジック半導体チップである。また、第１半導体チップ２－１と第２半導体チップ２－２とにまたがって引き回された各種信号線は、第１半導体チップ２－１側の部分と第２半導体チップ２－２側の部分とがランド１４Ｂを介して接続されている。そのような信号線として、例えば、後述の画素駆動線１０、垂直信号線１１、及び水平信号線１２等を挙げることができる。
画素領域２Ａは、例えば図７に示す光学系１０２により集光される光を受光する受光面である。そして、画素領域２Ａには、Ｘ方向及びＹ方向を含む二次元平面において複数の画素３が行列状に配置されている。換言すれば、画素３は、二次元平面内で互いに交差するＸ方向及びＹ方向のそれぞれの方向に繰り返し配置されている。なお、本実施形態においては、一例としてＸ方向とＹ方向とが直交している。また、Ｘ方向とＹ方向との両方に直交する方向がＺ方向（厚み方向、積層方向）である。また、Ｚ方向に垂直な方向が水平方向である。
図１に示すように、周辺領域２Ｂには、複数のボンディングパッド１４Ａが配置されている。複数のボンディングパッド１４Ａの各々は、例えば、半導体チップ２の二次元平面における４つの辺の各々の辺に沿って配列されている。複数のボンディングパッド１４Ａの各々は、半導体チップ２を外部装置と電気的に接続する際に用いられる入出力端子である。
ランド１４Ｂは、これには限定されないが、例えば、画素領域２Ａの対向する一対の端部に沿って一列ずつ配列されている。そして、一列のランド１４Ｂにつき１つの第２半導体チップ２－２が実装されている。第２半導体チップ２－２は、後述のバンプ電極７１を介して第１半導体チップ２－１のランド１４Ｂに接続されている。ランド１４Ｂの数及び配列方向は、図１に限定されない。ランド１４Ｂは、例えば、画素領域２Ａの対向する一対の端部に沿って複数列ずつ配列されていても良い。
＜ロジック回路＞
図２に示すように、半導体チップ２は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８などを含むロジック回路１３を備えている。ロジック回路１３は、電界効果トランジスタとして、例えば、ｎチャネル導電型のＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransistor）及びｐチャネル導電型のＭＯＳＦＥＴを有するＣＭＯＳ（Ｃomplenentary ＭＯＳ）回路で構成されている。
垂直駆動回路４は、例えばシフトレジスタによって構成されている。垂直駆動回路４は、所望の画素駆動線１０を順次選択し、選択した画素駆動線１０に画素３を駆動するためのパルスを供給し、各画素３を行単位で駆動する。即ち、垂直駆動回路４は、画素領域２Ａの各画素３を行単位で順次垂直方向に選択走査し、各画素３の光電変換素子が受光量に応じて生成した信号電荷に基づく画素３からの画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
カラム信号処理回路５は、例えば画素３の列毎に配置されており、１行分の画素３から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのＣＤＳ（Correlated Double Sampling：相関２重サンプリング）及びＡＤ（Analog Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１２との間に接続されて設けられる。
水平駆動回路６は、例えばシフトレジスタによって構成されている。水平駆動回路６は、水平走査パルスをカラム信号処理回路５に順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から信号処理が行われた画素信号を水平信号線１２に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して順次に供給される画素信号に対し、信号処理を行って出力する。信号処理としては、例えば、バッファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
＜画素＞
図３は、画素３の一構成例を示す等価回路図である。画素３は、光電変換素子ＰＤと、この光電変換素子ＰＤで光電変換された信号電荷を蓄積（保持）する電荷蓄積領域（フローティングディフュージョン：Ｆloating Ｄiffusion）ＦＤと、この光電変換素子ＰＤで光電変換された信号電荷を電荷蓄積領域ＦＤに転送する転送トランジスタＴＲと、を備えている。また、画素３は、電荷蓄積領域ＦＤに電気的に接続された読出し回路１５を備えている。
光電変換素子ＰＤは、受光量に応じた信号電荷を生成する。光電変換素子ＰＤはまた、生成された信号電荷を一時的に蓄積（保持）する。光電変換素子ＰＤは、カソード側が転送トランジスタＴＲのソース領域と電気的に接続され、アノード側が基準電位線（例えばグランド）と電気的に接続されている。光電変換素子ＰＤとしては、例えばフォトダイオードが用いられている。
転送トランジスタＴＲのドレイン領域は、電荷蓄積領域ＦＤと電気的に接続されている。転送トランジスタＴＲのゲート電極は、画素駆動線１０（図２参照）のうちの転送トランジスタ駆動線と電気的に接続されている。
電荷蓄積領域ＦＤは、光電変換素子ＰＤから転送トランジスタＴＲを介して転送された信号電荷を一時的に蓄積して保持する。
読出し回路１５は、電荷蓄積領域ＦＤに蓄積された信号電荷を読み出し、信号電荷に基づく画素信号を出力する。読出し回路１５は、これに限定されないが、画素トランジスタとして、例えば、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴと、を備えている。これらのトランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ）は、例えば、酸化シリコン膜（ＳｉＯ２膜）からなるゲート絶縁膜と、ゲート電極と、ソース領域及びドレイン領域として機能する一対の主電極領域と、を有するＭＯＳＦＥＴで構成されている。また、これらのトランジスタとしては、ゲート絶縁膜が窒化シリコン膜（Ｓｉ３Ｎ４膜）、或いは窒化シリコン膜及び酸化シリコン膜などの積層膜からなるＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemiconductor ＦＥＴ）でも構わない。
増幅トランジスタＡＭＰは、ソース領域が選択トランジスタＳＥＬのドレイン領域と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及びリセットトランジスタのドレイン領域と電気的に接続されている。そして、増幅トランジスタＡＭＰのゲート電極は、電荷蓄積領域ＦＤ及びリセットトランジスタＲＳＴのソース領域と電気的に接続されている。
選択トランジスタＳＥＬは、ソース領域が垂直信号線１１（ＶＳＬ）と電気的に接続され、ドレインが増幅トランジスタＡＭＰのソース領域と電気的に接続されている。そして、選択トランジスタＳＥＬのゲート電極は、画素駆動線１０（図２参照）のうちの選択トランジスタ駆動線と電気的に接続されている。
リセットトランジスタＲＳＴは、ソース領域が電荷蓄積領域ＦＤ及び増幅トランジスタＡＭＰのゲート電極と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及び増幅トランジスタＡＭＰのドレイン領域と電気的に接続されている。リセットトランジスタＲＳＴのゲート電極は、画素駆動線１０（図２参照）のうちのリセットトランジスタ駆動線と電気的に接続されている。
≪光検出装置の具体的な構成≫
次に、光検出装置１の具体的な構成について、図４を用いて説明する。
＜光検出装置の積層構造＞
図４に示すように、光検出装置１が搭載された半導体チップ２は、第１半導体チップ２－１と、第１半導体チップ２－１にフリップチップ実装された第２半導体チップ２－２とを有している。光検出装置１は、第１半導体チップ２－１において、裏面側積層体２０と、第１半導体層３０と、第１配線層４０と、支持基板５０とをこの順で積層した積層構造を有している。さらに、光検出装置１は、第２半導体チップ２－２において、第２半導体層６０と第２配線層７０とを積層した積層構造を有している。以下、各層について説明する。まず、第２半導体層６０及び第２配線層７０から説明する。
＜第２半導体層及び第２配線層＞
第２半導体層６０は、半導体基板で構成されている。第２半導体層６０は、これには限定されないが、例えば、単結晶シリコン基板で構成されている。第２半導体層６０の素子形成面側には、第２配線層７０が重ね合わされている。詳細な図示は省略するが、第２半導体層６０及び第２配線層７０は、ロジック回路１３の少なくとも一部を搭載している。本実施形態では、第２半導体層６０及び第２配線層７０は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８を搭載しているとして、説明する。また、第２配線層７０はバンプ電極７１を有している。バンプ電極７１として、例えばＰｂを実質的に含まないＰｂフリー組成の半田バンプを用いている。
＜第１半導体層＞
第１半導体層３０は、半導体基板で構成されている。第１半導体層３０は、これには限定されないが、例えば、単結晶シリコン基板で構成されている。第１半導体層３０は、一方の面が第１の面Ｓ１であり他方の面が第２の面Ｓ２であり、光電変換部３２が行列状に複数配置された画素領域３１及び画素領域３１の外側に画素領域３１を囲むようにして設けられた周辺領域３３を有している。光電変換部３２は、第２の面Ｓ２、より具体的には後述の第２の面Ｓ２Ａから入射した入射光に対して光電変換を行うことが可能である。ここで、第１半導体層３０の画素領域３１は、第１半導体チップ２－１の画素領域２Ａと厚み方向に重なる領域である。同様に、第１半導体層３０の周辺領域３３は、第１半導体チップ２－１の周辺領域２Ｂと厚み方向に重なる領域である。また、第１の面Ｓ１を素子形成面又は主面と呼び、第２の面Ｓ２を光入射面又は裏面と呼ぶこともある。
第１半導体層３０の画素領域３１は、第２導電型、例えばｎ型の半導体領域３１ａと、第１導電型、例えばｐ型のウエル領域３１ｂと、ウエル領域３１ｂに形成された第２導電型、例えばｎ型の半導体領域３２と、を含む基板部分である。半導体領域３２は、画素３毎に設けられている。これにより、図３に示した光電変換素子ＰＤが画素３毎に構成されている。なお、本実施形態では、この半導体領域３２を光電変換部３２と呼ぶ。光電変換部３２同士の間は、図示しない公知の分離領域で分離されていても良い。分離領域は、これには限定されないが、例えば不純物分離やトレンチ分離である。また、第１半導体層３０の画素領域３１には、図３に示した電荷蓄積領域ＦＤ、転送トランジスタＴＲ、及び読出し回路１５を構成する素子が画素３毎に構成されていても良い。
第１半導体層３０の周辺領域３３は、第２導電型、例えばｎ型の基板部分である。周辺領域３３の第１の面Ｓ１寄りの部分には、これには限定されないが、例えば、トランジスタ等の素子が形成されている。より具体的には、周辺領域３３の第１の面Ｓ１寄りの部分には、第１の面Ｓ１側に負電位を形成するようなウエル領域、拡散領域、回路等が形成されている。図４に示す例では、第１導電型（例えばｐ型）の拡散領域が、周辺領域３３の第１の面Ｓ１寄りの部分に設けられている。より具体的には、第１導電型（例えばｐ型）の拡散層３４及びウエル領域３５が、周辺領域３３の第１の面Ｓ１寄りの部分に設けられている。
第１半導体層３０の第２の面Ｓ２は、画素領域３１と周辺領域３３との境界において、段差を有している。第２の面Ｓ２のうち、第１半導体層３０の画素領域３１の面に相当する部分と周辺領域３３の面に相当する部分とを区別するために、画素領域３１の面に相当する部分を第２の面Ｓ２Ａと呼び、周辺領域３３の面に相当する部分を第２の面Ｓ２Ｂと呼ぶ場合がある。また、両者を区別する必要が無い場合には、第２の面Ｓ２Ａと第２の面Ｓ２Ｂとを区別せず、単に第２の面Ｓ２と呼ぶ。周辺領域３３の第２の面Ｓ２Ｂは、厚み方向において、画素領域３１の第２の面Ｓ２Ａより、第１の面Ｓ１寄りに位置している。なお、第１半導体層３０の第１の面Ｓ１については、画素領域３１と周辺領域３３との境界部分はおおむね平坦であり、段差を有していない。
＜裏面側積層体＞
裏面側積層体２０は、第１半導体層３０の第２の面Ｓ２に重ね合わされた積層体である。裏面側積層体２０は、固定電荷膜２２と絶縁膜２１との積層構造を含む。固定電荷膜２２は、画素領域３１に正孔蓄積領域を形成するために設けられている。そのため、固定電荷膜２２は、負の固定電荷膜である。負の固定電荷膜を構成する材料としては、例えば、酸化アルミニウム（A12O3）、酸化ハフニウム（Hf2O3）、及び酸化タンタル（Ta2O3）等を挙げることができる。
固定電荷膜２２は、第１半導体層３０に重ね合わされている。より具体的には、固定電荷膜２２は、画素領域３１においては、第１半導体層３０に直接重ね合わされていて、周辺領域３３においては、絶縁膜２１を介して第１半導体層３０に重ね合わされている。そして、固定電荷膜２２の第１半導体層３０側とは反対側の面にも、絶縁膜２１が積層されている。なお、固定電荷膜２２と周辺領域３３との間に積層された絶縁膜２１と、固定電荷膜２２の第１半導体層３０側とは反対側の面に積層された絶縁膜２１とを区別するために、固定電荷膜２２と周辺領域３３との間に積層された絶縁膜２１を絶縁膜（第１絶縁膜）２１ａと呼び、固定電荷膜２２の第１半導体層３０側とは反対側の面に積層された絶縁膜２１を絶縁膜２１ｂと呼ぶ場合がある。両者を区別しない場合には、単に絶縁膜２１と呼ぶ。絶縁膜２１，２１ａ，２１ｂは、これには限定されないが、例えば酸化シリコン（SiO2）のような絶縁膜で構成されている。絶縁膜２１ａについては、後に詳細に説明する。また、固定電荷膜２２が第１半導体層３０の画素領域３１に直接重ね合わされていることは、固定電荷膜２２と第１半導体層３０との間に自然酸化膜が形成されている場合を含んでいても良い。
裏面側積層体２０は、平面視で画素領域３１に重なる領域と周辺領域３３に重なる領域とでは、その構造が一部異なる。裏面側積層体２０のうち平面視で画素領域３１に重なる領域は、これには限定されないが、例えば、第１レンズ（オンチップレンズ）２５と、カラーフィルタ２６と、絶縁膜２１（２１ｂ）と、固定電荷膜２２とをこの順で積層した積層構造を有している。また、裏面側積層体２０のうち平面視で画素領域３１に重なる領域は、絶縁膜２１内に設けられた第２レンズ２７及び遮光壁２８を有している。第１レンズ２５、カラーフィルタ２６、第２レンズ２７、及び遮光壁２８は、それぞれ画素３毎に設けられている。第１レンズ２５及びカラーフィルタ２６は、例えば樹脂性の材料で構成されている。第２レンズ２７は、無機膜で構成されている。入射光は、第１レンズ２５及び第２レンズ２７を経て光電変換部３２に集められる。カラーフィルタは、第１半導体層３０への入射光を色分離する。遮光壁２８は、金属で構成されていて、隣の画素に光が混色するのを抑制する。絶縁膜２１は、平坦化膜としても機能する。
裏面側積層体２０のうち平面視で周辺領域３３に重なる領域には、ランド１４Ｂと、裏面側配線２３と、貫通導体２４とがそれぞれ複数設けられている。ランド１４Ｂは、絶縁膜２１、より具体的には絶縁膜２１ｂに設けられ、平面視で周辺領域３３に重なる位置に配置されている。裏面側配線２３は、絶縁膜２１、より具体的には絶縁膜２１ｂに設けられ、ランド１４Ｂに接続された第１配線である。貫通導体２４は、周辺領域３３を厚み方向に沿って貫通し、貫通方向の一端（第２の面Ｓ２側の端部）が裏面側積層体２０内に延びて裏面側配線２３に接続され、貫通方向の他端（第１の面Ｓ１側の端部）が第１配線層４０に延びて第１配線層４０が有する配線（第２配線）４２に接続されている。つまり、一の裏面側配線２３は、一のランド１４Ｂと一の貫通導体２４とに接続されている。そして、一の貫通導体２４は、一の裏面側配線２３と一の配線４２とを接続している。また、絶縁膜２１ｂのうち平面視でランド１４Ｂと重なる部分には穴ｈが設けられていて、穴ｈの底面にはランド１４Ｂが臨んでいる。そして、ランド１４Ｂには、バンプ電極７１を介してロジック半導体チップである第２半導体チップ２－２が実装されている。ランド１４Ｂ、裏面側配線２３及び、貫通導体２４は、金属材料により構成されている。金属材料として、これには限定されないが、例えば、銅、アルミニウム等を挙げることができる。
ランド１４Ｂは、平面視の寸法及び配列ピッチが貫通導体２４より大きい。裏面側配線２３は、平面視の寸法及び配列ピッチが異なるランド１４Ｂと貫通導体２４とを接続し、貫通導体２４は裏面側配線２３と配線４２とを接続している。なお、貫通導体２４が接続された配線４２は接続パッドを含む。このような構成により、第２半導体チップ２－２に搭載された電気回路は、ランド１４Ｂと、裏面側配線２３と、貫通導体２４とを介して、第１半導体チップ２－１に搭載された電気回路、より具体的には後述の第１配線層４０に設けられた配線４２に電気的に接続されている。
裏面側配線２３は、第１半導体チップ２－１に搭載された画素３と第２半導体チップ２－２に搭載されたロジック回路１３とを接続する信号線の一部を構成している。裏面側配線２３は、これには限定されないが、例えば、垂直信号線１１の一部を構成している。そして、貫通導体２４及び貫通導体２４を介して裏面側配線２３と接続された配線４２も、垂直信号線１１の一部を構成している。
（絶縁膜２１ａ）
絶縁膜２１ａは、第１半導体層３０の画素領域３１と周辺領域３３とのうちの周辺領域３３にのみ設けられている。絶縁膜２１ａは、膜厚ａを有していて、画素領域３１の第２の面Ｓ２Ａと周辺領域３３の第２の面Ｓ２Ｂとの段差を埋めている。そして、固定電荷膜２２と第２の面Ｓ２Ｂとの間の距離は、絶縁膜２１ａの膜厚ａと同じになっている。絶縁膜２１ａを設けて固定電荷膜２２を周辺領域３３から離間させることにより、図４に示す、裏面側配線２３と後述の第１配線層４０の配線４２との間の寄生容量Ｃが大きくなることを抑制することができる。また、固定電荷膜２２を周辺領域３３から離間させることにより、周辺領域３３において、第２の面Ｓ２Ｂとウエル領域３５との間に空乏層が広がることを抑制できる。これにより、固定電荷膜２２が周辺領域３３に影響を与えることを抑制できる。より具体的には、周辺領域３３において第２の面Ｓ２から第１の面Ｓ１へ向けて電流が流れることを抑制できる。また、周辺領域３３に形成されたウエル領域３５同士の間にリーク電流が流れることを抑制できる。
また、絶縁膜２１ａの膜厚ａの具体的な値は、光検出装置１を構成する素子及び電気回路の性能要求に応じて決めればよい。例えば、膜厚ａの具体的な値は、第１半導体層３０に形成された素子及び電気回路の性能要求に応じて決めれば良い。膜厚ａを大きくすればする程、固定電荷膜２２が周辺領域３３からより離れるので、寄生容量Ｃが大きくなることをより抑制でき、固定電荷膜２２が周辺領域３３に影響を与えることをより抑制できる。すなわち、寄生容量Ｃの大きさは膜厚ａの大きさに依存している。膜厚ａは、これには限定されないが、例えば、数十ｎｍ以上百数十ｎｍ以下である。より具体的には、膜厚ａは、これには限定されないが、例えば、２０ｎｍ以上１２０ｎｍ以下である。膜厚ａは、例えば、１００ｎｍである。
＜第１配線層＞
第１配線層４０は、第１半導体層３０の第１の面Ｓ１に重ね合わされている。第１配線層４０は、絶縁膜４１、配線４２、及び図示しないビア（コンタクト）やゲート電極等を含む。配線４２は、図示のように絶縁膜４１を介して積層されている。絶縁膜４１は、これには限定されないが、例えば、酸化シリコンにより構成されている。配線４２を構成する材料として、これには限定されないが、例えば、銅及びアルミニウムを挙げることができる。
＜支持基板＞
支持基板５０は、光検出装置１の製造工程において第１半導体層３０及び第１配線層４０等を補強し、支持する基板である。支持基板５０は、半導体基板で構成されている。支持基板５０は、これには限定されないが、例えば、単結晶シリコン基板で構成されている。支持基板５０は、これには限定されないが、例えば、プラズマ接合、或いは、接着材料で第１配線層４０と張り合わされている。
≪光検出装置の製造方法≫
以下、図５Ａから図５Ｅまでを参照して、光検出装置１の製造方法について説明する。まず、図５Ａに示すように、第２導電型、例えばｎ型の第１半導体層３０に対して第１の面Ｓ１側から不純物を注入し、拡散層３４、ウエル領域３５、ウエル領域３１ｂ、及び光電変換部３２等の拡散領域及び素子等を形成する。その後、第１の面Ｓ１に対して第１配線層４０を積層し、第１配線層４０の露出面に支持基板５０を貼り合わせる。そして、第１半導体層３０の第１の面Ｓ１とは反対側の面を研削し、第１半導体層３０を薄くする。研削された側の面が、第２の面Ｓ２となる。このようにして、第１半導体層３０と、第１配線層４０と、支持基板５０とがその順で積層された積層体を準備する。
次に、図５Ｂに示すように、第２の面Ｓ２側から、公知のリソグラフィ技術及びエッチング技術を用いて、画素領域３１と周辺領域３３とのうち、周辺領域３３のみをエッチングし、画素領域３１に対して周辺領域３３を窪ませる。これにより、画素領域３１の第２の面Ｓ２Ａに対して周辺領域３３の第２の面Ｓ２Ｂを窪ませている。なお、窪んだ部分に絶縁膜２１ａを形成するので、第２の面Ｓ２Ｂを窪ませる量は、絶縁膜２１ａの厚みと同じ又は同程度にすれば良い。
その後、図５Ｃに示すように、第２の面Ｓ２全面に絶縁膜２１ａを堆積する。そして、図５Ｄに示すように、化学機械研磨（Chemical Mechanical Etching, ＣＭＰ）法により、ウエハの絶縁膜２１ａが堆積された側の面を研削して、平坦化する。なお、研削は、第２の面Ｓ２Ａが露出されるまで行う。この工程により、絶縁膜２１ａは画素領域３１と周辺領域３３とのうちの周辺領域３３にのみ残される。
次に、図５Ｅに示すように、ウエハの平坦化された面（ウエハの第２の面Ｓ２側）に対して、固定電荷膜２２を堆積する。その後、裏面側積層体２０の残りの部分を完成させる。そして、チップオンウエハ（Chip on Wafer, ＣｏＷ）方式で、第２半導体チップ２－２を、ウエハに形成されている第１半導体チップ２－１に実装する。その後、第１半導体チップ２－１を個片化し、図４に示す光検出装置１がほぼ完成する。
≪第１実施形態の主な効果≫
以下、第１実施形態の主な効果を説明するが、その前に、図６Ａ及び図６Ｂに示す従来の構造について、説明する。まず、図６Ａに示す従来の構造について、説明する。従来の構造では、固定電荷膜２２は周辺領域３３に直接重ね合わされていた。そのため、ｎ型の半導体領域である周辺領域３３は、負の固定電荷膜２２に沿って正孔が集まりｐ型化していた。すなわち、ｎ型の半導体領域である周辺領域３３に、負の固定電荷膜２２に沿ってｐ型の半導体領域３６が形成されていた。このｐ型の半導体領域３６は電界強度が強いため、正孔及び電子の対が発生する。また、条件によっては、ｐ型のウエル領域３５に隣接する空乏層３７が広がり、ｐ型の半導体領域３６まで達する可能性があった。そのような状況では、ｐ型の半導体領域３６に発生した正孔と電子とのうち、正孔は空乏層３７及びウエル領域３５を介してｐ型の拡散層３４に流れ、電子はｎ型の半導体領域に流れる可能性があった。そして、第１の面Ｓ１側において、拡散層３４は基準電位線ＶＳＳに接続され、周辺領域３３のｎ型の半導体領域は電源線Ｖｄｄに接続されているので、基準電位線ＶＳＳと電源線Ｖｄｄとが短絡してしまう可能性があった。これにより、光検出装置１を構成する素子に特性の劣化が生じる可能性があった。
また、空乏層３７がｐ型の半導体領域３６まで達していると、ｐ型のウエル領域３５の電気的耐圧が低下し、隣り合うｐ型のウエル領域３５同士が空乏層３７及びｐ型の半導体領域３６を介して短絡する可能性があった。これにより、光検出装置１を構成する素子に特性の劣化が生じる可能性があった。
そのため、図６Ｂに示す従来構造では、例えばイオン注入によりｎ型不純物領域３８を周辺領域３３に設けて、空乏層３７がｐ型の半導体領域３６に達するのを抑制していた。ｎ型不純物領域３８の不純物濃度は、周辺領域３３の不純物濃度より高い。このように、ｎ型不純物領域３８を設けることにより、基準電位線ＶＳＳと電源線ｄｄとの短絡を抑制し、また、隣り合うｐ型のウエル領域３５同士の短絡を抑制していた。
また、周辺領域３３にｐ型の半導体領域３６が形成されていると、ｐ型の半導体領域３６と負の固定電荷膜２２との境界に図６Ａ及び図６Ｂに示す寄生容量Ｃ１が生じる可能性があった。この寄生容量Ｃ１は、図４に示す裏面側配線２３と後述の第１配線層４０の配線４２との間の寄生容量Ｃの一部を構成している。そのため、寄生容量Ｃ１に起因して寄生容量Ｃが大きくなる可能性があった。そして、寄生容量Ｃ１及び寄生容量Ｃが大きくなることにより、光検出装置１を構成する素子に特性の劣化が生じる可能性があった。
これに対して、本技術の第１実施形態に係る光検出装置１では、固定電荷膜２２を第１半導体層３０の周辺領域３３に直接重ね合わせるのではなく、絶縁膜２１ａを介して重ね合わせているので、第２の面Ｓ２Ｂに沿ってｐ型の半導体領域３６が生じるのを抑制することができる。これにより、空乏層３７がｐ型の半導体領域３６に達するのを抑制することができる。より具体的には、空乏層の拡大を抑制する２導電型の拡散領域であるｎ型不純物領域３８を設けることなく、空乏層３７がｐ型の半導体領域３６に達するのを抑制することができる。これにより、基準電位線ＶＳＳと電源線Ｖｄｄとが短絡するのを抑制でき、また、隣り合うｐ型のウエル領域３５同士が短絡するのを抑制できる。これにより、光検出装置１を構成する素子に特性の劣化が生じるのを抑制できる。さらに、技術の第１実施形態に係る光検出装置１では、ｎ型不純物領域３８を設けていないので、製造工程が増えることを抑制できる。
また、本技術の第１実施形態に係る光検出装置１では、絶縁膜２１ａにより固定電荷膜２２を周辺領域３３から離間させている。そのため、周辺領域３３にｐ型の半導体領域３６が生じるのが抑制され、寄生容量Ｃ１が大きくなることを抑制できる。これにより、裏面側配線２３と後述の第１配線層４０の配線４２との間の寄生容量Ｃが大きくなることを抑制できる。これにより、光検出装置１を構成する素子に特性の劣化が生じるのを抑制できる。
また、寄生容量Ｃ１の大きさは絶縁膜２１ａの膜厚ａの大きさに依存すると考えられる。より具体的には、膜厚ａを大きくすればする程、固定電荷膜２２が周辺領域３３からより離れるので、ｐ型の半導体領域３６が生じるのがより抑制され、寄生容量Ｃ１が大きくなることをより抑制できる。これにより、裏面側配線２３と後述の第１配線層４０の配線４２との間の寄生容量Ｃが大きくなることをより抑制できる。さらには、膜厚ａを十分大きくすることにより、寄生容量Ｃ１が生じることを抑制できる。その場合、固定電荷膜２２は単なる絶縁膜の一部となる。これにより、裏面側配線２３と後述の第１配線層４０の配線４２との間の寄生容量Ｃが大きくなることをより抑制できる。これにより、光検出装置１を構成する素子に特性の劣化が生じるのをより抑制できる。絶縁膜２１ａの膜厚ａの具体的な値は、光検出装置１を構成する素子及び電気回路の性能要求、例えば第１半導体層３０に形成された素子及び電気回路の性能要求に応じて決めることができる。
なお、上記第１実施形態において、第１導電型がｐ型であり、第２導電型がｎ型であるとして説明したが、第１導電型がｎ型であり、第２導電型がｐ型であっても良い。すなわち、半導体基板のｐ、ｎが逆転していても良い。このような光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
［第２実施形態］
＜１．電子機器への応用例＞
次に、図７に示す本技術の第２実施形態に係る電子機器１００について説明する。電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。電子機器１００は、これに限定されないが、例えば、カメラ等の電子機器である。また、電子機器１００は、固体撮像装置１０１として、上述の光検出装置１を備えている。
光学レンズ（光学系）１０２は、被写体からの像光（入射光１０６）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置１０３は、固体撮像装置１０１への光照射期間及び遮光期間を制御する。駆動回路１０４は、固体撮像装置１０１の転送動作及びシャッタ装置１０３のシャッタ動作を制御する駆動信号を供給する。駆動回路１０４から供給される駆動信号（タイミング信号）により、固体撮像装置１０１の信号転送を行う。信号処理回路１０５は、固体撮像装置１０１から出力される信号（画素信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
このような構成により、電子機器１００では、固体撮像装置１０１において固定電荷膜２２を第１半導体層３０の周辺領域３３に絶縁膜２１ａを介して重ね合わせているので、固体撮像装置１０１を構成する素子に特性の劣化が生じるのを抑制でき、映像信号の画質の向上を図ることができる。
なお、電子機器１００は、カメラに限られるものではなく、他の電子機器であっても良い。例えば、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置であっても良い。
＜２．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図９は、撮像部１２０３１の設置位置の例を示す図である。
図９では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図４に示す光検出装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１を構成する素子に特性の劣化が生じるのを抑制でき、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
［その他の実施形態］
上記のように、本技術は複数の実施形態によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、本技術は、上述したイメージセンサとしての固体撮像装置の他、ToF（Time of Flight）センサともよばれる距離を測定する測距センサなども含む光検出装置全般に適用することができる。測距センサは、物体に向かって照射光を発光し、その照射光が物体の表面で反射され返ってくる反射光を検出し、照射光が発光されてから反射光が受光されるまでの飛行時間に基づいて物体までの距離を算出するセンサである。この測距センサの構造として、上述した接続パッド及び絶縁膜の構造を採用することができる。また、例えば、上述の構成要素を構成するとして挙げられた材料は、添加物や不純物等を含んでいても良い。
このように、本技術はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本技術の技術的範囲は上記の説明から妥当な特許請求の範囲に記載された発明特定事項によってのみ定められるものである。
また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があっても良い。
なお、本技術は、以下のような構成としてもよい。
（１）
一方の面が第１の面であり他方の面が第２の面であり、前記第２の面から入射した入射光に対して光電変換を行うことが可能な光電変換部が行列状に複数配置された画素領域及び前記画素領域の外側に前記画素領域を囲むようにして設けられた周辺領域を有する第１半導体層と、
前記第１半導体層の前記第２の面に重ね合わされ、固定電荷膜、絶縁膜、前記絶縁膜に設けられ平面視で前記周辺領域に重なる位置に配置されたランド、及び前記ランドに接続された第１配線を有する積層体と、
前記第１半導体層の前記第１の面に重ね合わされ、第２配線を有する第１配線層と、
前記周辺領域を厚み方向に沿って貫通し、一端が前記第１配線に接続され、他端が前記第２配線に接続された貫通導体と、
を備え、
前記固定電荷膜は、前記周辺領域において、前記絶縁膜の一部である第１絶縁膜を介して前記第１半導体層に重ね合わされている、光検出装置。
（２）
前記固定電荷膜は、前記画素領域において、前記第１半導体層に直接重ね合わされている、（１）に記載の光検出装置。
（３）
前記周辺領域の前記第２の面は、前記画素領域の前記第２の面より、前記第１の面寄りに位置している、（１）又は（２）に記載の光検出装置。
（４）
前記第１絶縁膜の膜厚は、１００ｎｍである、（１）から（３）のいずれかに記載の光検出装置。
（５）
前記ランドに実装されたロジック半導体チップを有する、（１）から（４）のいずれかに記載の光検出装置。
（６）
前記周辺領域内の前記第１の面寄りの位置には、第１導電型の拡散領域が設けられていて、
前記第２の面と前記第１導電型の拡散領域との間には、空乏層の拡大を抑制する第２導電型の拡散領域が設けられていない、（１）から（５）のいずれかに記載の光検出装置。
（７）
光検出装置と、前記光検出装置に被写体からの像光を結像させる光学系と、を備え、
前記光検出装置は、
一方の面が第１の面であり他方の面が第２の面であり、前記第２の面から入射した入射光に対して光電変換を行うことが可能な光電変換部が行列状に複数配置された画素領域及び前記画素領域の外側に前記画素領域を囲むようにして設けられた周辺領域を有する第１半導体層と、
前記第１半導体層の前記第２の面に重ね合わされ、固定電荷膜、絶縁膜、前記絶縁膜に設けられ平面視で前記周辺領域に重なる位置に配置されたランド、及び前記ランドに接続された第１配線を有する積層体と、
前記第１半導体層の前記第１の面に重ね合わされ、第２配線を有する第１配線層と、
前記周辺領域を厚み方向に沿って貫通し、一端が前記第１配線に接続され、他端が前記第２配線に接続された貫通導体と、
を備え、
前記固定電荷膜は、前記周辺領域において、前記絶縁膜の一部である第１絶縁膜を介して前記第１半導体層に重ね合わされている、電子機器。
本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
１ 光検出装置
２ 半導体チップ
２Ａ 画素領域
２Ｂ 周辺領域
３ 画素
４ 垂直駆動回路
５ カラム信号処理回路
６ 水平駆動回路
７ 出力回路
８ 制御回路
１０ 画素駆動線
１１ 垂直信号線
１２ 水平信号線
１３ ロジック回路
１４Ａ ボンディングパッド
１４Ｂ ランド
１５ 読出し回路
２０ 裏面側積層体（積層体）
２１，２１ａ，２１ｂ 絶縁膜
２２ 固定電荷膜
２３ 裏面側配線（第１配線）
２４ 貫通導体
２５ 第１レンズ
２６ カラーフィルタ
２７ 第２レンズ
２８ 遮光壁
３０ 第１半導体層
３１ 画素領域
３２ 光電変換部
３３ 周辺領域
３４ 拡散層
３５ ウエル領域
３６ 半導体領域
３７ 空乏層
３８ ｎ型不純物領域
４０ 第１配線層
４１ 絶縁膜
４２ 配線（第２配線）
５０ 支持基板
６０ 第２半導体層
７０ 第２配線層
７１ バンプ電極
１００ 電子機器
１０１ 固体撮像装置
１０２ 光学系（光学レンズ）
１０３ シャッタ装置
１０４ 駆動回路
１０５ 信号処理回路
ＶＳＳ 基準電位線
Ｖｄｄ 電源線

Claims (7)

  1. 一方の面が第１の面であり他方の面が第２の面であり、前記第２の面から入射した入射光に対して光電変換を行うことが可能な光電変換部が行列状に複数配置された画素領域及び前記画素領域の外側に前記画素領域を囲むようにして設けられた周辺領域を有する第１半導体層と、
    前記第１半導体層の前記第２の面に重ね合わされ、固定電荷膜、絶縁膜、前記絶縁膜に設けられ平面視で前記周辺領域に重なる位置に配置されたランド、及び前記ランドに接続された第１配線を有する積層体と、
    前記第１半導体層の前記第１の面に重ね合わされ、第２配線を有する第１配線層と、
    前記周辺領域を厚み方向に沿って貫通し、一端が前記第１配線に接続され、他端が前記第２配線に接続された貫通導体と、
    を備え、
    前記固定電荷膜は、前記周辺領域において、前記絶縁膜の一部である第１絶縁膜を介して前記第１半導体層に重ね合わされている、光検出装置。
  2. 前記固定電荷膜は、前記画素領域において、前記第１半導体層に直接重ね合わされている、請求項１に記載の光検出装置。
  3. 前記周辺領域の前記第２の面は、前記画素領域の前記第２の面より、前記第１の面寄りに位置している、請求項１に記載の光検出装置。
  4. 前記第１絶縁膜の膜厚は、１００ｎｍである、請求項１に記載の光検出装置。
  5. 前記ランドに実装されたロジック半導体チップを有する、請求項１に記載の光検出装置。
  6. 前記周辺領域内の前記第１の面寄りの位置には、第１導電型の拡散領域が設けられていて、
    前記第２の面と前記第１導電型の拡散領域との間には、空乏層の拡大を抑制する第２導電型の拡散領域が設けられていない、請求項１に記載の光検出装置。
  7. 光検出装置と、前記光検出装置に被写体からの像光を結像させる光学系と、を備え、
    前記光検出装置は、
    一方の面が第１の面であり他方の面が第２の面であり、前記第２の面から入射した入射光に対して光電変換を行うことが可能な光電変換部が行列状に複数配置された画素領域及び前記画素領域の外側に前記画素領域を囲むようにして設けられた周辺領域を有する第１半導体層と、
    前記第１半導体層の前記第２の面に重ね合わされ、固定電荷膜、絶縁膜、前記絶縁膜に設けられ平面視で前記周辺領域に重なる位置に配置されたランド、及び前記ランドに接続された第１配線を有する積層体と、
    前記第１半導体層の前記第１の面に重ね合わされ、第２配線を有する第１配線層と、
    前記周辺領域を厚み方向に沿って貫通し、一端が前記第１配線に接続され、他端が前記第２配線に接続された貫通導体と、
    を備え、
    前記固定電荷膜は、前記周辺領域において、前記絶縁膜の一部である第１絶縁膜を介して前記第１半導体層に重ね合わされている、電子機器。
JP2021186341A 2021-11-16 2021-11-16 光検出装置及び電子機器 Pending JP2023073713A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021186341A JP2023073713A (ja) 2021-11-16 2021-11-16 光検出装置及び電子機器
PCT/JP2022/039349 WO2023090053A1 (ja) 2021-11-16 2022-10-21 光検出装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021186341A JP2023073713A (ja) 2021-11-16 2021-11-16 光検出装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2023073713A true JP2023073713A (ja) 2023-05-26

Family

ID=86396675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021186341A Pending JP2023073713A (ja) 2021-11-16 2021-11-16 光検出装置及び電子機器

Country Status (2)

Country Link
JP (1) JP2023073713A (ja)
WO (1) WO2023090053A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI426602B (zh) * 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
JP2012191005A (ja) * 2011-03-10 2012-10-04 Sony Corp 固体撮像素子、固体撮像素子の製造方法および撮像装置
JP6295983B2 (ja) * 2015-03-05 2018-03-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
KR102639539B1 (ko) * 2018-11-05 2024-02-26 삼성전자주식회사 이미지 센서 및 이의 형성 방법

Also Published As

Publication number Publication date
WO2023090053A1 (ja) 2023-05-25

Similar Documents

Publication Publication Date Title
JP2020047616A (ja) 固体撮像装置および電子機器
US12041368B2 (en) Imaging device
CN114556576A (zh) 固态摄像装置和电子设备
US20220159208A1 (en) Imaging device and electronic apparatus
US20230013149A1 (en) Solid-state image pickup device and electronic apparatus
EP4060740B1 (en) Solid-state imaging element and method for manufacturing same
TW202127643A (zh) 成像裝置
US20240170518A1 (en) Solid-state imaging device and electronic device
WO2022113757A1 (ja) 固体撮像装置及びその製造方法
WO2023090053A1 (ja) 光検出装置及び電子機器
US20220239849A1 (en) Imaging device and electronic apparatus
US11757053B2 (en) Package substrate having a sacrificial region for heat sink attachment
TW202133411A (zh) 攝像裝置及電子機器
WO2024128103A1 (en) Light sensing device
WO2024004222A1 (ja) 光検出装置およびその製造方法
WO2023132052A1 (ja) 光検出素子
WO2022080124A1 (ja) 撮像装置および撮像装置の製造方法
WO2023058556A1 (ja) 光検出装置及び電子機器
US20240304648A1 (en) Solid-state imaging device and manufacturing method for solid-state imaging device
WO2023127110A1 (ja) 光検出装置及び電子機器
WO2022244384A1 (ja) 光検出装置および測距装置
WO2022163373A1 (ja) 光検出装置および測距装置
WO2023062846A1 (ja) 光電変換素子及び撮像装置
JP2024146132A (ja) 光検出装置及び電子機器
CN118715617A (zh) 光检测装置和电子设备