WO2023058556A1 - 光検出装置及び電子機器 - Google Patents

光検出装置及び電子機器 Download PDF

Info

Publication number
WO2023058556A1
WO2023058556A1 PCT/JP2022/036499 JP2022036499W WO2023058556A1 WO 2023058556 A1 WO2023058556 A1 WO 2023058556A1 JP 2022036499 W JP2022036499 W JP 2022036499W WO 2023058556 A1 WO2023058556 A1 WO 2023058556A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
pixel
region
pixels
carrier generation
Prior art date
Application number
PCT/JP2022/036499
Other languages
English (en)
French (fr)
Inventor
恭範 佃
翔平 島田
ヤニック ベインズ
健司 松沼
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2023552841A priority Critical patent/JPWO2023058556A1/ja
Priority to CN202280065431.9A priority patent/CN118044219A/zh
Priority to EP22878426.0A priority patent/EP4415376A1/en
Priority to KR1020247013751A priority patent/KR20240089072A/ko
Publication of WO2023058556A1 publication Critical patent/WO2023058556A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4816—Constructional features, e.g. arrangements of optical elements of receivers alone
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Definitions

  • the present disclosure relates to photodetection devices and electronic devices.
  • a SPAD Single Photon Avalanche Diode
  • SPAD is sometimes used to accurately detect weak light.
  • SPAD is widely used in ToF (Time of Flight) sensors and the like.
  • ToF Time of Flight
  • the cathode potential of the SPAD drops sharply.
  • the bottom potential of the SPAD fluctuates depending on temperature and other factors, and also affects the sensitivity of the SPAD.
  • the bottom potential of the SPAD can be variably controlled by adjusting the bias voltage such as the cathode potential of the SPAD.
  • a monitor SPAD is provided separately from the pixel signal generation SPAD, the bottom potential is detected by the monitor SPAD, and the bias voltage of the SPAD is adjusted based on the detected bottom potential.
  • a technique to do is disclosed (see Patent Document 1)
  • Patent Document 1 In Patent Document 1, light from the outside is incident on a SPAD for monitoring to detect the bottom potential. As described above, the bottom potential fluctuates depending on the temperature and the like. Therefore, in Patent Document 1, the bottom potential is measured a plurality of times and the bottom potential of each measurement is averaged to improve the accuracy of the bias voltage. I am planning.
  • the present disclosure provides a photodetector and an electronic device that can accurately adjust the bias voltage of a photoelectric conversion element regardless of the amount of incident light.
  • a first pixel having a photoelectric conversion element that generates carriers by photoelectric conversion; a second pixel having a carrier generating portion that generates carriers by a factor other than photoelectric conversion; a control circuit that controls a bias voltage applied to the photoelectric conversion element and the carrier generation unit based on the carriers generated in the second pixel;
  • the photoelectric conversion element is a first photoelectric conversion region capable of photoelectric conversion; a first pinning film disposed at a location in contact with the first photoelectric conversion region;
  • the carrier generating portion has a second photoelectric conversion region capable of photoelectric conversion, and a partially removed second pinning film is disposed at a location in contact with the second photoelectric conversion region;
  • a photodetector is provided in which a member for suppressing dark current is not provided over the entire second photoelectric conversion region.
  • the second pinning film may be partially removed on at least one of the surface side of the carrier generating portion opposite to the wiring region and the boundary region between adjacent pixels.
  • the carrier generating section may generate the carriers by an interface state generated in the second photoelectric conversion region.
  • a light blocking member may be provided for blocking light from entering the second pixel.
  • the material of the light shielding member may include the same material as the pixel separator arranged in the boundary region of the second pixel and shielding light from adjacent pixels.
  • an on-chip lens that collects light onto the first pixel; a light-emitting element that emits light,
  • the second pixel may be arranged in a region different from a region through which light emitted by the light emitting element passes and a region through which light transmitted through the on-chip lens passes.
  • a support that supports the first pixel, the second pixel, the on-chip lens, and the light emitting element, A part of the support may be used as the light shielding member.
  • the carrier generation portion has a P region and an N region that are joined together;
  • the carrier generation section may cause breakdown when the carriers are generated in a state in which a potential difference corresponding to the bias voltage is applied between the P region and the N region.
  • a readout circuit that generates a pixel signal corresponding to the carrier generated in the second pixel may be provided, and the control circuit may control the bias voltage based on the potential level of the pixel signal.
  • a count circuit that counts the number of times the carrier generation unit has caused breakdown; and a count circuit that determines whether or not the number of times counted by the count circuit has reached a predetermined reference number of times, and determines that the reference number of times has been reached. and a frequency comparison determination circuit for changing the operation condition of the second pixel.
  • the number comparison determination circuit may control the potential difference so that the carrier generation section does not break down when the counted number reaches the reference number.
  • control circuit, the readout circuit, the count circuit, and the number-of-times comparison determination circuit may be provided for each of the second pixels, or may be provided for each of a plurality of the second pixels.
  • control circuit, the readout circuit, the count circuit, and the number-of-times comparison determination circuit may be arranged on the same substrate as the first pixel and the second pixel.
  • first substrate on which the first pixel and the second pixel are arranged; a second substrate on which at least a part of the control circuit, the readout circuit, the count circuit, and the number of times comparison and determination circuit is arranged;
  • the first substrate and the second substrate may be laminated and joined to each other by a conductive member for signal transmission.
  • a pixel array unit having a plurality of the first pixels and a plurality of the second pixels;
  • Each of the plurality of first pixels is provided corresponding to any one of the second pixels, or the second pixel is provided at a ratio of one to two or more of the first pixels provided, or the first pixels may be provided at a ratio of one to two or more of the second pixels.
  • the pixel array section a first pixel region in which the plurality of first pixels are arranged and a second pixel region in which the plurality of second pixels are arranged; or in which the plurality of first pixels are arranged
  • the plurality of second pixels may be arranged within a pixel region in which the plurality of second pixels are arranged, or the plurality of first pixels may be arranged within a pixel region in which the plurality of second pixels are arranged.
  • a first pixel having a photoelectric conversion element that generates carriers by photoelectric conversion; a second pixel having a carrier generation portion having a structure for generating carriers different from that of the photoelectric conversion element; and a control circuit for controlling a bias voltage applied to the photoelectric conversion element and the carrier generation section based on the carriers generated in the second pixel.
  • the photoelectric conversion element has a first photoelectric conversion region capable of photoelectric conversion
  • the carrier generation unit has a second photoelectric conversion region capable of photoelectric conversion
  • the second photoelectric conversion region may have a carrier generation source that generates the carriers by a factor other than incident light.
  • the carrier generation source may be arranged in the second photoelectric conversion region and include a floating diffusion region having an impurity concentration higher than that of the second photoelectric conversion region.
  • the carrier generation source may include at least one of a crystal defect site and a heavy metal presence site in the second photoelectric conversion region.
  • the carrier generation source may include a portion where the surface of the second photoelectric conversion region is partially removed.
  • the carrier generation source may have a floating conductive member connected to the second photoelectric conversion region.
  • the carrier generation unit has a stress applying member that applies stress to the second photoelectric conversion region
  • the carrier generation source may include a portion of the second photoelectric conversion region that is distorted by stress applied by the stress applying member.
  • the carrier generation unit has a transistor arranged in the second photoelectric conversion region,
  • the carrier generation source may generate the carriers by controlling the gate voltage of the transistor.
  • the carrier generation unit has an electrode connected to the second photoelectric conversion region,
  • the carrier generation source may generate the carriers by applying a predetermined voltage to the electrodes.
  • the second photoelectric conversion region has a plurality of diffusion layers spaced apart from each other in the planar direction;
  • the carrier generation source may generate the carriers moving between the plurality of diffusion layers by applying a potential difference between the plurality of diffusion layers.
  • the carrier generation unit is a first semiconductor layer of a first conductivity type; a second conductivity type second semiconductor layer disposed in contact with the first semiconductor layer for multiplying the carriers; a third semiconductor layer of a second conductivity type arranged to surround at least a portion of the first semiconductor layer and the second semiconductor layer; a first contact electrode for cathode connection connected to the first semiconductor layer; a second contact electrode for anode connection connected to the third semiconductor layer; At least one of the first contact electrode and the first semiconductor layer and the second contact electrode and the third semiconductor layer is connected by a Schottky junction,
  • the carrier generation source may include the Schottky junction.
  • a photodetector that outputs pixel signals corresponding to carriers generated by photoelectric conversion;
  • a signal processing unit that performs predetermined signal processing on the pixel signal, the electronic device comprising:
  • the photodetector is a first pixel having a photoelectric conversion element that generates carriers by photoelectric conversion; a second pixel having a carrier generating portion that generates carriers by a factor other than photoelectric conversion; a control circuit that controls a bias voltage applied to the photoelectric conversion element and the carrier generation unit based on the carriers generated in the second pixel;
  • the photoelectric conversion element is a first photoelectric conversion region capable of photoelectric conversion; a first pinning film disposed at a location in contact with the first photoelectric conversion region;
  • the carrier generating portion has a second photoelectric conversion region capable of photoelectric conversion, and a partially removed second pinning film is disposed at a location in contact with the second photoelectric conversion region;
  • an electronic device is provided in which a member for suppressing dark current is not provided over the entire second
  • FIG. 1 is a block diagram showing a schematic configuration of a photodetector according to a first embodiment; FIG. The figure which shows a mode that a cathode potential changes with time.
  • FIG. 2 is a cross-sectional view of an imaging pixel; Sectional drawing of a monitor pixel.
  • FIG. 3B is a cross-sectional view of a monitor pixel according to a variation of FIG. 3B; Schematic cross-sectional view of a ToF sensor.
  • FIG. 6 is a block diagram showing a schematic configuration of a distance measuring device including the ToF sensor of FIG. 5;
  • FIG. 2 is a plan view showing part of a pixel array section; FIG.
  • FIG. 4 is a diagram showing an example of a pixel array section in which one readout circuit and one determination circuit are associated with a plurality of SPAD pixels;
  • FIG. 4 is a diagram showing an example of stacking a first substrate and a second substrate; The figure which shows the example of a changed completely type of FIG. 7C.
  • FIG. 2 is a schematic plan view showing a first example of the arrangement locations of imaging pixels and monitor pixels;
  • FIG. 11 is a schematic plan view showing a second example of arrangement locations of imaging pixels and monitor pixels;
  • FIG. 11 is a schematic plan view showing a third example of arrangement locations of imaging pixels and monitor pixels;
  • FIG. 11 is a schematic plan view showing a fourth example of arrangement locations of imaging pixels and monitor pixels;
  • FIG. 1 is a schematic plan view showing a first example of the arrangement locations of imaging pixels and monitor pixels;
  • FIG. 11 is a schematic plan view showing a second example of arrangement locations of imaging pixels and monitor pixels;
  • FIG. 11 is a schematic plan view showing a
  • FIG. 11 is a schematic plan view showing a fifth example of arrangement locations of imaging pixels and monitor pixels;
  • the top view which shows the 1st example of a light-shielding structure.
  • the top view which shows the 2nd example of a light-shielding structure.
  • the top view which shows the 3rd example of a light-shielding structure.
  • FIG. 4 is a diagram showing a first example of changing operating conditions of monitor pixels;
  • FIG. 4 is a diagram showing a first example of changing operating conditions of monitor pixels;
  • FIG. 4 is a diagram showing a first example of changing operating conditions of monitor pixels;
  • FIG. 7 is a diagram showing a second example of changing the operating conditions of monitor pixels; 5 is a flowchart showing processing operations when monitor pixels are operated in accordance with the operation of the ToF sensor; 4 is a flowchart showing processing operations when imaging pixels and monitor pixels are operated in parallel. 4 is a flow chart showing processing operations of monitor pixels that operate independently of imaging pixels.
  • FIG. 2 is a plan view showing a first example of a pinning film;
  • FIG. 8 is a plan view showing a second example of the pinning film;
  • FIG. 4 is a plan view in which all the pinning films on the side opposite to the wiring layer are removed;
  • FIG. 10 is a plan view in the case where a plurality of partial removal locations are provided in the pinning film;
  • FIG. 10 is a plan view when a slit-shaped removed portion is provided in the pinning film;
  • FIG. 10 is a plan view when a plurality of removed portions are provided evenly on the left, right, top and bottom in the pinning film;
  • FIG. 10 is a plan view when a mesh-shaped removal portion is provided in the pinning film;
  • FIG. 18B is a cross-sectional view according to a variation of FIG.
  • FIG. 18A Sectional drawing of the carrier generation part by the 3rd modification of 3rd Embodiment.
  • FIG. 19B is a cross-sectional view according to a variation of FIG. 19A; Sectional drawing of the carrier generation part by the 4th modification of 3rd Embodiment. Sectional drawing of the carrier generation part by the 5th modification of 3rd Embodiment.
  • FIG. 21B is a cross-sectional view according to a variation of FIG. 21A;
  • FIG. 11 is a cross-sectional view of a carrier generating portion according to a sixth modification of the third embodiment;
  • FIG. 11 is a cross-sectional view of a carrier generation portion according to a seventh modification of the third embodiment; Sectional drawing of the carrier generation part by the 8th modification of 3rd Embodiment. Sectional drawing of SPAD by 4th Embodiment.
  • FIG. 25B is an equivalent circuit diagram of the connection between the hole accumulation layer and the anode in FIG. 25A. Sectional drawing of SPAD by the 1st modification of 4th Embodiment.
  • FIG. 26B is an equivalent circuit diagram of a path leading to the SPAD of FIG. 26A; Sectional drawing of SPAD by the 2nd modification of 4th Embodiment.
  • FIG. 27B is an equivalent circuit diagram of the path leading to the SPAD of FIG. 27A.
  • 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
  • FIG. FIG. 2 is an explanatory diagram showing an example of installation positions of an information detection unit outside the vehicle and an imaging unit;
  • Embodiments of a photodetector and an electronic device will be described below with reference to the drawings. Although the main components of the photodetector and the electronic device will be mainly described below, the photodetector and the electronic device may have components and functions that are not illustrated or described. The following description does not exclude components or features not shown or described.
  • FIG. 1 is a block diagram showing a schematic configuration of a photodetector 1 according to the first embodiment.
  • the photodetector 1 in FIG. 1 includes an imaging pixel (first pixel) 2, a monitor pixel (second pixel) 3, a first readout circuit 4, a second readout circuit 5, and a count circuit 6. , a number of times comparison determination circuit 7 and a control circuit 8 .
  • the imaging pixels 2 are pixels that detect incident light, and have photoelectric conversion elements 9 that generate carriers through photoelectric conversion. Carriers are electrons or holes generated by photoelectric conversion. A plurality of imaging pixels 2 are provided, for example.
  • the photoelectric conversion element 9 has a first photoelectric conversion region capable of photoelectric conversion, and a first pinning film arranged at a location in contact with the first photoelectric conversion region.
  • the photoelectric conversion element 9 is a SPAD (Single Photon Avalanche Diode) capable of operating in Geiger mode.
  • the Geiger mode is a mode in which photons are detected in a state in which a reverse bias with a potential difference exceeding the breakdown voltage is applied between the anode and cathode of the SPAD.
  • the photoelectric conversion element 9 may be called SPAD9. A cross-sectional structure of the photoelectric conversion element 9 will be described later.
  • the monitor pixel 3 has a carrier generator 10 that generates carriers by factors other than photoelectric conversion.
  • the monitor pixel 3 is characterized in that it can generate carriers without light incident thereon.
  • a plurality of monitor pixels 3 are provided.
  • the carrier generation unit 10 has a second photoelectric conversion region capable of photoelectric conversion.
  • the layer structure and material of the second photoelectric conversion region may be the same as those of the first photoelectric conversion region.
  • the monitor pixel 3 is characterized by generating carriers by factors other than photoelectric conversion. is incident, carriers can be generated by photoelectric conversion.
  • the carrier generator 10 has a SPAD capable of operating in Geiger mode. This SPAD can generate carriers and cause breakdown without incident light. Below, the carrier generator 10 may be referred to as a SPAD 10 .
  • the imaging pixel 2 has a photoelectric conversion element 9, and the process of generating a pixel signal according to the carriers generated by the photoelectric conversion element 9 is performed by a first readout circuit 4 connected to the imaging pixel 2. It is explained as what is done in Similarly, the monitor pixel 3 has a carrier generator 10, and the process of generating a pixel signal corresponding to the carrier generated by the carrier generator 10 is performed by the second readout circuit 5 connected to the monitor pixel 3. described as a thing.
  • the carrier generation section 10 may have a second pinning film arranged at a location in contact with the second photoelectric conversion region.
  • the second pinning film is characterized in that at least part of it is partially removed. By partially removing the second pinning film, as described later, dark current is likely to occur, and carriers can be generated by factors other than photoelectric conversion. It is possible to break down the generator 10 .
  • the second pinning film is not an essential component of the carrier generating section 10, as will be described later.
  • the carrier generating section 10 may not include a member such as a second pinning film that suppresses dark current. Since a member for suppressing dark current is not provided, dark current is likely to be generated on the surface or inside the second photoelectric conversion region, and carriers are likely to be generated by factors other than photoelectric conversion.
  • the first readout circuit 4 generates a pixel signal corresponding to the carrier generated by photoelectric conversion generated in the imaging pixel 2 .
  • the first readout circuit 4 has a PMOS transistor 11 functioning as a current source and an inverter 12 .
  • a plurality of transistors may be provided instead of the PMOS transistor 11 and the inverter 12 .
  • the plurality of transistors are, for example, transfer transistors, reset transistors, amplification transistors, selection transistors, and the like.
  • the second readout circuit 5 generates pixel signals corresponding to carriers generated by the monitor pixels 3 .
  • the second readout circuit 5 has a PMOS transistor 13 functioning as a current source, a buffer 14 , a timing detection circuit 15 , a sample hold circuit 16 and a buffer 17 .
  • the buffer 14 on the preceding stage side of the sample and hold circuit 16 is provided to equalize the capacitance of the input node of the sample and hold circuit 16 and the output node of the inverter 12 in the first readout circuit 4 connected to the imaging pixel 2 . ing.
  • the buffer 14 By providing the buffer 14, the breakdown voltages of the photoelectric conversion element 9 in the imaging pixel 2 and the carrier generation section 10 in the monitor pixel 3 can be made uniform.
  • the timing detection circuit 15 monitors the cathode potential of the carrier generation section 10 .
  • the cathode potential is the power supply potential when the carrier generating section 10 does not generate carriers.
  • the timing detection circuit 15 detects timing when a predetermined period has passed since the cathode potential started to drop from the power supply potential.
  • the sample hold circuit 16 takes in and holds the cathode potential based on the timing detected by the timing detection circuit 15 .
  • the sample hold circuit 16 outputs the held potential to the buffer 17 .
  • the count circuit 6 counts the number of times the timing detection circuit 15 detects the above timing. This number indicates the number of times the carrier generator 10 has caused breakdown.
  • a frequency comparison/determination circuit 7 determines whether or not the number of times counted by the count circuit 6 has reached a predetermined reference number of times. change.
  • a first example of changing the operating conditions of the monitor pixels 3 is to prevent the monitor pixels 3 from generating carriers. As a result, the carrier generator 10 does not break down, and the power consumption of the monitor pixel 3 can be reduced.
  • a second example of changing the operating conditions of the monitor pixel 3 is to apply a reverse bias having a potential difference lower than that in the Geiger mode between the anode and the cathode of the carrier generation section 10 in the monitor pixel 3 to operate in the non-Geiger mode. It is to let When the carrier generating section 10 is operated in the non-Geiger mode, even if the carrier generating section 10 generates carriers, breakdown does not occur, and power consumption can be reduced as compared with the operation in the Geiger mode.
  • the control circuit 8 has an inter-pixel average acquisition unit 21, a time acquisition unit 22, and a potential control unit 23.
  • the inter-pixel average acquisition unit 21 obtains an average of holding potentials of a plurality of monitor images as an inter-pixel average value.
  • the time average obtaining unit obtains a time average value of inter-pixel average values.
  • the potential control unit 23 controls the anode potential to a lower potential as the time average value of the cathode potential is higher than the preset target voltage. All anodes of the plurality of monitor pixels 3 and the plurality of imaging pixels 2 are commonly connected to the output node of the potential control section 23 . Therefore, the potential control section 23 can control each anode potential.
  • monitor pixel 3 may monitor the anode potential instead of the cathode potential.
  • potential control section 23 controls each cathode potential.
  • FIG. 2 is a diagram showing how the cathode potential Vs changes over time. Specifically, FIG. 2 shows magnitude relationships among the cathode potential Vs, the anode potential VSPAD, and the bottom potential (quench voltage) VBT.
  • the cathode of the carrier generating section 10 is supplied with a power supply voltage by the PMOS transistor 13, and the cathode potential is the power supply potential in a steady state. If the carrier generating section 10 generates carriers by factors other than photoelectric conversion, the cathode potential Vs drops to the bottom potential VBT. Thereafter, the PMOS transistor 13 recharges the cathode potential Vs of the carrier generating section 10, thereby returning the cathode potential Vs to the original power supply potential.
  • the potential difference between the power supply potential and the bottom potential VBT is called excess bias VEX.
  • a potential difference between the bottom potential VBT and the anode potential VSPAD is called a breakdown voltage VBD.
  • the excess bias VEX fluctuates due to variations in the breakdown voltage VBD and temperature.
  • the control circuit 8 lowers the anode potential VSPAD when the potential held by the sample-and-hold circuit 16 is higher than the predetermined target value of the bottom potential VBT.
  • the potential held by the sample-and-hold circuit 16 is lower than the target value of the bottom potential VBT, the maximum allowable potential of the second readout circuit 5 may be exceeded and the element may be destroyed. set higher. This voltage control achieves the intended carrier detection efficiency.
  • FIG. 3A is a cross-sectional view of the imaging pixel 2
  • FIG. 3B is a cross-sectional view of the monitor pixel 3.
  • FIG. The imaging pixel 2 shown in FIG. 3A has a laminated structure in which a sensor substrate 41, a sensor-side wiring layer 42, and a logic-side wiring layer 43 are laminated.
  • a logic circuit board (not shown) is laminated on the logic-side wiring layer 43 .
  • the first readout circuit 4, the second readout circuit 5, the count circuit 6, the number of times comparison/determination circuit 7, and the control circuit 8 shown in FIG. 1 are arranged. At least part of the first readout circuit 4, the second readout circuit 5, the count circuit 6, the number of times comparison determination circuit 7, and the control circuit 8 may be arranged on the sensor substrate 41 side.
  • the sensor substrate 41 is, for example, a semiconductor substrate obtained by thinly slicing single crystal silicon.
  • a plurality of photoelectric conversion elements 9 are arranged on the sensor substrate 41 along the substrate surface.
  • FIG. 3A shows a cross-sectional structure of one imaging pixel 2 having one photoelectric conversion element 9 .
  • the photoelectric conversion element 9 includes an N-well 51, a P-type diffusion layer 52, an N-type diffusion layer 53, a hole accumulation layer 54, a pinning film (first pinning film) 55, and a high-concentration P It has a mold diffusion layer 56 .
  • a depletion layer formed in a region where the P-type diffusion layer 52 and the N-type diffusion layer 53 are connected forms an avalanche multiplication region 57 .
  • the lower end side of FIG. 3A is the light incident surface side, and is referred to as the back surface in this specification.
  • the N-well 51 is a region in which N-type impurity ions are implanted and diffused into the sensor substrate 41 .
  • N-well 51 forms an electric field that transfers electrons generated by photoelectric conversion element 9 to avalanche multiplication region 57 .
  • a P-well into which P-type impurity ions are implanted and diffused may be provided as described later.
  • the P-type diffusion layer 52 is a dense P-type (P+) diffusion layer formed near the surface of the sensor substrate 41 and on the back side of the N-type diffusion layer 53 .
  • the N-type diffusion layer 53 is a dense N-type (N+) diffusion layer formed near the surface of the sensor substrate 41 and on the surface side with respect to the P-type diffusion layer 52 .
  • the N-type diffusion layer 53 is connected to a contact electrode 71 for cathode connection.
  • the hole accumulation layer 54 is a P-type diffusion layer formed so as to surround the side and bottom surfaces of the N well 51, and accumulates holes. Further, the hole accumulation layer 54 is connected to a contact electrode 72 for anode connection of the photoelectric conversion element 9, so that the bias voltage can be adjusted. As a result, the hole concentration in the hole accumulation layer 54 is enhanced, the pinning including the pinning film 55 is strengthened, and the generation of dark current can be suppressed.
  • the pinning film 55 is a dense P-type (P+) diffusion layer formed on the surface outside the hole accumulation layer 54 (more specifically, the side surface in contact with the back surface of the sensor substrate 41 and the insulating film 62). As with the hole accumulation layer 54, it suppresses the generation of dark current.
  • the high-concentration P-type diffusion layer 56 is a high-concentration P-type (P++) diffusion layer formed near the surface of the sensor substrate 41 so as to surround the outer periphery of the N-well 51 . is used to connect with the contact electrode 72 for anode connection of the .
  • the avalanche multiplication region 57 is a high electric field region formed at the interface between the P-type diffusion layer 52 and the N-type diffusion layer 53 by a voltage applied to the N-type diffusion layer 53 via the contact electrode 71 for cathode connection. , and multiplies electrons generated by one photon incident on the photoelectric conversion element 9 .
  • a double-structured inter-pixel separation section 63 is provided with a metal film 61 and an insulating film 62. Adjacent photoelectric conversion elements 9 are insulated and separated from each other at this inter-pixel separation portion 63 .
  • the inter-pixel separation part 63 is formed so as to penetrate from the rear surface to the front surface of the sensor substrate 41 .
  • the metal film 61 is a film made of a metal (for example, tungsten) that reflects or absorbs light.
  • the insulating film 62 is an insulating film such as SiO 2 .
  • the inter-pixel separation portion 63 is formed. Adjacent photoelectric conversion elements 9 are electrically and optically separated from each other by the inter-pixel separation section 63 .
  • the sensor-side wiring layer 42 has contact electrodes 71-73, metal wirings 74-76, contact electrodes 77-79, and metal pads 80-82.
  • the contact electrode 71 connects the N-type diffusion layer 53 and the metal wiring 74 .
  • Contact electrode 72 connects high-concentration P-type diffusion layer 56 and metal wiring 75 .
  • the contact electrode 73 connects the metal film 61 and the metal wiring 76 .
  • the metal wiring 74 is formed wider than the avalanche multiplication region 57 so as to cover at least the avalanche multiplication region 57 .
  • the metal wiring 74 reflects the light transmitted through the photoelectric conversion element 9 toward the photoelectric conversion element 9 .
  • the metal wiring 75 is formed so as to cover the outer circumference of the metal wiring 74 and overlap the high-concentration P-type diffusion layer 56 .
  • the metal wiring 76 is formed so as to connect to the metal film 61 at the four corners of the photoelectric conversion element 9 .
  • the contact electrode 77 connects the metal wiring 74 and the metal pad 80 .
  • Contact electrode 78 connects metal wiring 75 and metal pad 81 .
  • the contact electrode 79 connects the metal wiring 76 and the metal pad 82 .
  • the metal pads 80 to 82 are connected to the metal pads 93 to 95 formed on the logic wiring layer 43 by Cu--Cu bonding.
  • the logic-side wiring layer 43 has electrode pads 83-85, an insulating layer 86, contact electrodes 87-92, and metal pads 93-95.
  • the electrode pads 83-85 are used for connection with the logic circuit board.
  • the insulating layer 86 insulates the electrode pads 83-85 from each other.
  • the contact electrodes 87 and 88 connect the electrode pad 83 and the metal pad 93 .
  • Contact electrodes 89 and 90 connect electrode pad 84 and metal pad 94 .
  • Contact electrodes 91 and 92 connect electrode pad 85 and metal pad 95 .
  • the metal pad 93 is joined with the metal pad 80 .
  • Metal pad 94 is joined to metal pad 81 .
  • Metal pad 95 is joined to metal pad 82 .
  • the electrode pad 83 for cathode connection of the photoelectric conversion element 9 includes the contact electrodes 87 and 88, the metal pad 93, the metal pad 80, the contact electrode 77, the metal wiring 74, and the contact electrode 71. It is electrically connected to the N-type diffusion layer 53 via. Further, the electrode pad 84 for anode connection of the photoelectric conversion element 9 is formed through the contact electrodes 89 and 90, the metal pad 94, the metal pad 81, the contact electrode 78, the metal wiring 75, and the contact electrode 72. It is electrically connected to layer 56 . For example, by applying a bias voltage to the electrode pad 83, the cathode potential of the photoelectric conversion element 9 can be adjusted.
  • the electrode pad 85 is configured to be connected to the metal film 61 via the contact electrodes 91 and 92 , the metal pad 95 , the metal pad 82 , the contact electrode 79 , the metal wiring 76 and the contact electrode 73 . Therefore, in the photoelectric conversion element 9 , the bias voltage supplied from the logic circuit board to the electrode pad 85 can be applied to the metal film 61 . Thereby, the potential of the boundary region between adjacent pixels can be set to a desired potential level.
  • FIG. 3B shows an example of partially removing the pinning film 55 arranged on the surface (light incident surface) opposite to the sensor-side wiring layer 42 .
  • the location where the pinning film 55 is partially removed may be a location other than along the light incident surface.
  • the size and shape for partially removing the pinning film 55 are also arbitrary.
  • the pinning film 55 may be partially removed at multiple locations.
  • a dark current is likely to occur at a location where the pinning film is partially removed, and the carrier generating section 10 generates electrons due to the dark current.
  • the monitor pixel 3 can cause the carrier generation section 10 to break down regardless of whether light is incident or not, and regardless of the amount of incident light.
  • the monitor pixel 3 may have a structure in which light is not incident.
  • FIG. 4 is a cross-sectional view of a monitor pixel 3 according to a variation of FIG. 3B.
  • the light blocking member 25 is arranged on the pinning film 55 on the light incident surface side.
  • the light shielding member 25 in FIG. 4 is also called OPB (Optical Black).
  • the light shielding member 25 in FIG. 4 can be made of the same material as the inter-pixel separation portion 63 .
  • the location where the pinning film 55 is partially removed is a location different from the light incident surface (for example, a pixel boundary region), or the entire pinning film 55 may be removed.
  • the carrier generator 10 can generate carriers only by factors other than photoelectric conversion. As a result, variations in the bottom potential and excess bias when the carrier generation section 10 in the monitor pixel 3 is broken down can be suppressed, and the bias voltages of the photoelectric conversion element 9 and the carrier generation section 10 can be adjusted with high accuracy.
  • FIG. 5 is a schematic cross-sectional view of the ToF sensor 26. As shown in FIG.
  • the ToF sensor 26 of FIG. 5 includes a light emitting section 27 that irradiates light onto an object whose distance is to be measured, and a light receiving section 28 that receives reflected light from the object.
  • the photodetector 1 according to this embodiment is used in the light receiving section 28 of FIG.
  • the light-receiving portion 28 and the light-emitting portion 27 are supported by a supporting member 29, and a light-shielding wall 30 is provided between the light-emitting portion 27 and the light-receiving portion 28 so that the light emitted from the light-emitting portion 27 is not received by the light-receiving portion 28. are placed.
  • the light shielding wall 30 is formed integrally with the support member 29 .
  • the light receiving unit 28 in FIG. 5 has imaging pixels 2 and monitor pixels 3 .
  • An on-chip lens 2a is arranged on the light incident surface side of the imaging pixel 2, and a condensing lens 31 is arranged in front of the optical axis of the imaging pixel 2.
  • Light incident on the condensing lens 31 is , are collected and incident on the imaging pixels 2 .
  • a light-shielding wall 30 is arranged on the light incident surface side of the monitor pixel 3 so as to prevent the light condensed by the condensing lens 31 and the light emitted by the light emitting unit 27 from entering the monitor pixel 3. I'm trying
  • the imaging pixels 2 and the monitor pixels 3 are formed on the same substrate by a common semiconductor process, the imaging pixels 2 and the monitor pixels 3 may be arranged close to each other. Therefore, dummy pixels 32 may be arranged around the monitor pixels 3, such as between the imaging pixels 2 and the monitor pixels 3, as shown in FIG. Dummy pixels 32 are pixels that are neither used as imaging pixels 2 nor as monitor pixels 3, but may be used for other purposes. By arranging the dummy pixels 32 around the monitor pixels 3 in this manner, the risk of light entering the monitor pixels 3 can be further reduced.
  • FIG. 6 is a block diagram showing a schematic configuration of a distance measuring device 40 equipped with the ToF sensor 26 of FIG.
  • the distance measuring device 40 includes a light emitting portion 27, a light receiving portion 28, a light receiving side optical system (condensing lens) 31, a driving portion 33, a power supply circuit 34, a light emitting side optical system 35, a signal processing portion 36, a control portion 37, and a temperature sensor.
  • a detection unit 38 is provided.
  • the light emitting unit 27 emits light from a plurality of light sources.
  • the light emitting unit 27 has, for example, a plurality of light emitting elements by VCSEL (Vertical Cavity Surface Emitting LASER) as each light source, and these light emitting elements are arranged in a predetermined manner such as a matrix. configured as follows.
  • the light emitting unit 27 corresponds to the photodetector 1 in FIG. 1, and the light emitting element corresponds to the photoelectric conversion element 9.
  • the driving section 33 has a power supply circuit 34 for driving the light emitting section 27 .
  • the power supply circuit 34 generates a power supply voltage for the drive unit 33 based on an input voltage from a battery (not shown) provided in the distance measuring device 40, for example.
  • the driving section 33 drives the light emitting section 27 based on this power supply voltage.
  • the light emitted from the light emitting unit 27 is irradiated onto the subject S as the distance measurement target via the light emitting side optical system 35 .
  • Reflected light of the irradiated light from the subject S enters the light receiving surface of the light receiving section 28 via the light receiving side optical system 31 .
  • the light receiving section 28 has a plurality of imaging pixels 2 as described above.
  • the imaging pixels 2 to which the reflected light is incident receive the reflected light from the subject S incident via the light receiving side optical system 31, convert it into an electrical signal, and output it.
  • the light-receiving unit 28 converts a voltage change caused by, for example, breakdown into an electric signal obtained by photoelectrically converting the received light into a digital signal, and outputs the digital signal to the signal processing unit 36 in the subsequent stage.
  • the light receiving section 28 outputs a frame synchronization signal to the driving section 33 .
  • the driving section 33 can cause the light emitting element in the light emitting section 27 to emit light at a timing corresponding to the frame period of the light receiving section 28 .
  • the signal processing unit 36 is configured as a signal processing processor such as a DSP (Digital Signal Processor).
  • the signal processing section 36 performs various signal processing on the digital signal input from the light receiving section 28 .
  • the control unit 37 includes, for example, a microcomputer having a CPU (Central Processing Unit), ROM (Read Only Memory), RAM (Random Access Memory), etc., or an information processing device such as a DSP. It controls the driving unit 33 for controlling the operation and controls the light receiving operation of the light receiving unit 28 .
  • a microcomputer having a CPU (Central Processing Unit), ROM (Read Only Memory), RAM (Random Access Memory), etc., or an information processing device such as a DSP. It controls the driving unit 33 for controlling the operation and controls the light receiving operation of the light receiving unit 28 .
  • the control unit 37 has a function as a distance measurement unit 39.
  • the distance measuring section 39 measures the distance to the subject S based on a signal input via the signal processing section 36 (that is, a signal obtained by receiving reflected light from the subject S).
  • the distance measurement unit 39 according to the present embodiment measures the distance of each part of the subject S in order to specify the three-dimensional shape of the subject S. FIG.
  • the temperature detection section 38 detects the temperature of the light emitting section 27 .
  • the temperature detection unit 38 for example, a configuration that detects temperature using a diode can be adopted.
  • Information about the temperature detected by the temperature detection unit 38 is supplied to the driving unit 33, so that the driving unit 33 can drive the light emitting unit 27 based on the temperature information.
  • the light emitting unit 27 is pulse-driven.
  • the distance measurement unit 39 calculates the time difference from light emission to light reception based on the light emitted from the light emitting unit 27 and received by the light receiving unit 28 based on the signal input via the signal processing unit 36. Then, the distance of each part of the subject S is calculated based on the time difference and the speed of light.
  • the distance is detected from the phase difference of the signal received by the light receiving unit 28 .
  • iTOF indirect ToF
  • the photodetector 1 includes a pixel array section 45 having a plurality of imaging pixels 2 and a plurality of monitor pixels 3 .
  • FIG. 7A is a plan view showing part of the pixel array section 45.
  • FIG. A single monitor pixel 3 is called a SPAD pixel 46 in FIG. 7A.
  • the second readout circuit 5 corresponding to one SPAD pixel 46 is called a readout circuit 47 .
  • the count circuit 6, the number of times comparison determination circuit 7, and the control circuit 8 corresponding to one SPAD pixel 46 are called a determination circuit 48.
  • FIG. 7A the SPAD pixel 46, the readout circuit 47, and the determination circuit 48 are arranged close to each other as a configuration for one pixel.
  • FIG. 7A shows a layout arrangement for four pixels, the number of pixels in the pixel array section 45 is arbitrary.
  • FIG. 7B shows an example of the pixel array section 45 in which one readout circuit 47 and one determination circuit 48 are associated with a plurality of SPAD pixels 46.
  • FIG. 7B multiple SPAD pixels 46 share one readout circuit 47 and one decision circuit 48 . This increases the probability that at least one pixel will break down, making it possible to easily obtain the bottom potential VBT at a high frequency. As a result, potential control can be executed in a short time.
  • FIG. 7C shows an example of stacking a first substrate 49a on which a pixel array section 45 having SPAD pixels 46 is arranged and a second substrate 49b on which a readout circuit 47 and a determination circuit 48 are arranged.
  • the first substrate 49a and the second substrate 49b are connected, for example, by Cu--Cu bonding or the like to perform signal transmission between the two substrates.
  • one SPAD pixel 46 on the first substrate 49a is associated with one readout circuit 47 and one determination circuit 48 on the second substrate 49b.
  • FIG. 7D is a modification of FIG. 7C, in which a plurality of SPAD pixels 46 on the first substrate 49a are associated with one readout circuit 47 and one decision circuit 48 on the second substrate 49b. ing. In the case of FIG. 7D, since the degree of integration of the second substrate 49b can be lowered, other circuits may be arranged on the second substrate 49b.
  • FIG. 7C and 7D show an example in which the SPAD pixel 46, the readout circuit 47, and the determination circuit 48 are arranged separately on the first substrate 49a and the second substrate 49b.
  • the readout circuit 47 and the determination circuit 48 may be divided and arranged on two or more substrates.
  • the specific arrangement locations of the plurality of imaging pixels 2 and the plurality of monitor pixels 3 arranged in the pixel array section 45 are arbitrary, and various arrangement locations are possible.
  • FIG. 8A is a schematic plan view showing a first example of arrangement locations of the imaging pixels 2 and the monitor pixels 3 in the pixel array section 45.
  • FIG. 8A shows an example having a first pixel array portion 45a for imaging pixels 2 and a second pixel array portion 45b for monitor pixels 3.
  • FIG. The first pixel array section 45a and the second pixel array section 45b are arranged on the same substrate 49a at locations separated from each other. While the plurality of imaging pixels 2 in the first pixel array section 45a are arranged in two-dimensional directions, the plurality of monitor pixels 3 in the second pixel array section 45b are arranged along one direction. arranged in a line.
  • FIG. 8B is a schematic plan view showing a second example of arrangement locations of the imaging pixels 2 and the monitor pixels 3 in the pixel array section 45.
  • FIG. FIG. 8B is different from FIG. 8A in that a plurality of monitor pixels 3 in the second pixel array section 45b are arranged two-dimensionally.
  • FIG. 8C is a schematic plan view showing a third example of arrangement locations of the imaging pixels 2 and the monitor pixels 3 in the pixel array section 45.
  • FIG. FIG. 8C shows an example in which a plurality of imaging pixels 2 and a plurality of monitor pixels 3 are arranged close to the same pixel array section 45 .
  • the plurality of monitor pixels 3 are arranged near the upper end of the pixel array section 45 in FIG. 8C, the arrangement locations of the plurality of monitor pixels 3 within the pixel array section 45 are arbitrary.
  • FIG. 8D is a schematic plan view showing a fourth example of arrangement locations of the imaging pixels 2 and the monitor pixels 3 in the pixel array section 45.
  • FIG. FIG. 8D shows an example in which a plurality of imaging pixels 2 and a plurality of monitor pixels 3 are spaced apart from each other within the same pixel array section 45 .
  • dummy pixels 32 are arranged between the plurality of imaging pixels 2 and the plurality of monitor pixels 3 in the pixel array section 45 .
  • the dummy pixels 32 are pixels that are used neither as the imaging pixels 2 nor as the monitor pixels 3 .
  • FIG. 8E is a schematic plan view showing a fifth example of arrangement locations of the imaging pixels 2 and the monitor pixels 3 in the pixel array section 45.
  • the monitor pixels 3 are arranged between the arrangement locations of the plurality of imaging pixels 2 in the pixel array section 45 in which the plurality of imaging pixels 2 are arranged.
  • the monitor pixels 3 are dispersedly arranged in the pixel array section 45 .
  • a light blocking member 25 may be arranged between the imaging pixels 2 and the monitor pixels 3 .
  • a plurality of forms can be considered for the light shielding structure of the photodetector 1 according to the present embodiment.
  • FIG. 9A is a plan view showing a first example of the light shielding structure.
  • a light shielding member 25 is arranged between a first pixel array section 45a in which a plurality of imaging pixels 2 are arranged and a second pixel array section 45b in which a plurality of monitor pixels 3 are arranged. It is something to do.
  • the light shielding member 25 extends in the depth direction of the substrate 49a, and the light passing through the first photoelectric conversion region in the imaging pixel 2 is shielded by the light shielding member 25, and is blocked by the second photoelectric conversion region in the monitor pixel 3. is prevented from entering.
  • FIG. 9B is a plan view showing a second example of the light shielding structure.
  • the light shielding member 25 is arranged above (in the direction of light incidence) the second pixel array portion 45b in which the plurality of monitor pixels 3 are arranged so as to cover the entire second pixel array portion 45b. It is something to do. As a result, the light that enters the first pixel array section 45a is blocked by the light shielding member 25 and does not enter the second pixel array section 45b.
  • FIG. 9C is a plan view showing a third example of the light shielding structure.
  • a plurality of imaging pixels 2 and a plurality of monitor pixels 3 are separated from each other and arranged in the same pixel array section 45, and between the plurality of imaging pixels 2 and the plurality of monitor pixels 3, for example, dummy pixels are arranged.
  • a pixel 32 is arranged.
  • a light blocking member 25 is arranged above the dummy pixels 32 (in the light incident direction). The light blocking member 25 in FIG. 9C prevents the light incident on the plurality of imaging pixels 2 from entering the plurality of monitor pixels 3 .
  • FIG. 9D is a plan view showing a fourth example of the light shielding structure.
  • the light shielding structure of FIG. 9D is a modified example of FIG. 9C, in which the light shielding member 25 above the dummy pixels 32 (in the direction of light incidence) is arranged so as to cover not only the dummy pixels 32 but also the plurality of monitor pixels 3. . Therefore, the light-shielding member 25 in FIG. 9D makes it more difficult for light to enter the monitor pixels 3 than the light-shielding member 25 in FIG. 9C, and the light-shielding performance is improved.
  • FIG. 9E is a plan view showing a fifth example of the light shielding structure.
  • FIG. 9E assumes the ToF sensor 26 as in FIG.
  • a first pixel array section 45a in which a plurality of imaging pixels 2 are arranged and a second pixel array section 45b in which a plurality of monitor pixels 3 are arranged are arranged apart from each other.
  • a light blocking member 25 is arranged between the pixel array section 45b and the light emitting section 27 . Since the light shielding member 25 extends in the depth direction of the substrate 49 a , the light emitted from the light emitting section 27 is shielded by the light shielding member 25 and does not enter the monitor pixel 3 .
  • FIG. 10A (Modification of operating conditions of monitor pixel 3)
  • FIG. 10A when the reference number of times is reached, for example, the current source 13a made up of a PMOS transistor in the monitor pixel 3 is turned off. As a result, the cathode potential of the carrier generating section 10 cannot be raised, and the monitor pixel 3 does not break down.
  • a cathode potential control circuit 8 composed of an NMOS transistor or the like is connected between the cathode of the carrier generating section 10 and the ground node, and the cathode potential of the carrier generating section 10 is set to a potential at which the carrier generating section 10 does not operate in the Geiger mode.
  • the cathode potential control circuit 8 controls the potential difference between the cathode and the anode of the carrier generation section 10 to be less than the breakdown voltage.
  • the cathode potential is set so that is applied.
  • FIG. 10B is a diagram showing a second example of changing the operating conditions of the monitor pixel 3.
  • FIG. 10B controls the anode potential of the carrier generation section 10.
  • FIG. 10B when the reference count is reached, for example, the current source 13b made up of an NMOS transistor in the monitor pixel 3 is turned off. As a result, the anode potential of the carrier generating section 10 cannot be lowered, and the monitor pixel 3 does not break down.
  • an anode voltage control circuit 8a composed of a PMOS transistor or the like is connected between the anode of the carrier generation section 10 and the power supply node, and the anode potential of the carrier generation section 10 is set to a potential at which the carrier generation section 10 does not operate in the Geiger mode. can be set to
  • the photodetector 1 according to this embodiment can be used in the ToF sensor 26, but the photodetector 1 according to this embodiment can also be used for applications other than the ToF sensor 26.
  • the monitor pixel 3 may be used for the purpose of adjusting the bias voltage of the photoelectric conversion element 9 in the imaging pixel 2 with the detection of weak light in mind.
  • monitor pixels 3 may operate independently of imaging pixels 2 .
  • FIG. 11 is a flow chart showing the processing operation when the monitor pixels 3 are operated in accordance with the operation of the ToF sensor 26.
  • a distance measuring operation is started (step S1). Specifically, light emission processing by the light emitting unit 27 in the ToF sensor 26, pixel signal generation processing by the imaging pixels 2, and bias voltage generation processing by the monitor pixels 3 are started in parallel.
  • the light emitting unit 27 determines whether or not the number of times of light emission has reached a predetermined number (step S2), and periodically emits a pulsed optical signal until the predetermined number of times is reached (step S3).
  • the imaging pixels 2 are activated to enable photoelectric conversion (step S4).
  • Activation means applying a potential difference equal to or higher than the breakdown voltage between the anode and cathode of the photoelectric conversion element 9 .
  • step S5 it is determined whether or not the number of light receptions (the number of firings) of the photoelectric conversion elements 9 in the imaging pixels 2 has reached a predetermined number. Until the predetermined number of times is reached, the process of detecting the time when the photoelectric conversion element 9 fires or the number of firings is repeated (step S6). Note that firing means that the photoelectric conversion element 9 receives a photon and breaks down. If it is determined in step S5 that the predetermined number of times has been reached, the imaging pixel 2 is deactivated (step S7). Deactivation means applying a potential difference less than the breakdown voltage between the anode and cathode of the photoelectric conversion element 9 .
  • the monitor pixels 3 are activated to detect carriers (step S8), and it is determined whether or not a predetermined time has passed (step S9). If the predetermined time has not elapsed, the number of times the carrier generating section 10 has ignited is counted, and it is detected that the cathode of the carrier generating section 10 has reached the bottom potential (step S10). Next, it is determined whether or not the number of firings has reached a predetermined number (step S11), and if the predetermined number has not yet been reached, the processing from step S9 onwards is repeated. When the predetermined number of times has been reached, or when it is determined in step S9 that the predetermined time has elapsed, the monitor pixel 3 is deactivated (step S12).
  • step S13 When it is determined in step S2 that light has been emitted a predetermined number of times, or when the process of step S7 or S12 is completed, the distance measurement operation is terminated (step S13).
  • step S14 distance measurement is performed based on the time when the light emitting unit 27 emits the optical signal and the time when the photoelectric conversion element 9 fires in step S6 (step S14).
  • the control circuit 8 averages and AD-converts the bottom potential of the cathode of the carrier generation section 10, thereby increasing the bias voltage (for example, the anode) of the photoelectric conversion element 9 and the carrier generation section 10. potential) is generated (step S15).
  • the bias voltage for example, anode potential
  • FIG. 12 is a flow chart showing processing operations when the imaging pixels 2 and the monitor pixels 3 are operated in parallel.
  • the processing operation of FIG. 12 is not intended to be used in the ToF sensor 26, but is to adjust the bias voltage of the photoelectric conversion element 9 when the imaging pixel 2 performs light detection.
  • the imaging pixels 2 and the monitor pixels 3 start exposure operations in parallel (step S21).
  • the imaging pixel 2 performs the same operation as steps S4 to S7 in FIG. 11 to count the number of times the photoelectric conversion element 9 fires (steps S22 to S25).
  • step S24 it is not necessary to detect the time when the photoelectric conversion element 9 fires, and only the number of fires may be counted.
  • the monitor pixel 3 performs the same operations as steps S8 to S12 in FIG. 11 to detect the number of times the carrier generating section 10 has fired and the bottom potential of the cathode of the carrier generating section 10 (steps S26 to S30).
  • step S31 When the processing of steps S25 and S30 is finished, the exposure is finished (step S31), and the pixel signal generated by the imaging pixel 2 is output (step S32).
  • the control circuit 8 performs the process of adjusting the bias voltage (for example, the anode potential) of the photoelectric conversion element 9 and the carrier generation section 10 in the same manner as in steps S15 and S16 of FIG. Steps S33, S34).
  • FIG. 13 is a flow chart showing the processing operation of the monitor pixel 3 that operates independently of the imaging pixel 2.
  • the monitor pixel 3 performs the same operations as steps S8 to S13, S15 and S16 in FIG. 11 (steps S41 to S49).
  • the monitor pixel 3 detects the bottom potential of the cathode of the carrier generation section 10 independently of the imaging pixel 2, and based on the detected bottom potential, the bias voltage (for example, the anode voltage) of the carrier generation section 10 is applied. potential) can be controlled.
  • the monitor pixels 3 are provided separately from the imaging pixels 2, and the carrier generator 10 in the monitor pixels 3 generates carriers by a factor other than photoelectric conversion, and the generated carriers causes a breakdown.
  • the bottom potential of the cathode is detected when the carrier generation section 10 breaks down, and the bias of the photoelectric conversion element 9 in the imaging pixel 2 and the carrier generation section 10 in the monitor pixel 3 is applied based on the detected bottom potential. Adjust the voltage (eg the anode potential). As a result, the bias voltage does not fluctuate depending on the amount of light incident on the monitor pixel 3, and the bias voltage can be stabilized.
  • the carrier generating section 10 in the monitor pixel 3 when the carrier generating section 10 in the monitor pixel 3 is ignited a predetermined number of times and the bias voltage of the photoelectric conversion element 9 and the carrier generating section 10 is generated, the operating condition of the monitor pixel 3 is changed to change. As a result, the power consumption of the monitor pixels 3 can be reduced.
  • the imaging pixels 2 and the monitor pixels 3 have different structures. Due to the difference in structure, the imaging pixels 2 perform photoelectric conversion according to incident light, while the monitor pixels 3 generate carriers due to factors other than photoelectric conversion.
  • a second embodiment described below provides a specific example of the structure of the monitor pixel 3 .
  • the pinning film (second pinning film) 55 on the side opposite to the wiring layer is partially removed to generate carriers (for example, electrons) by dark current.
  • carriers for example, electrons
  • an example of partially removing the pinning film 55 on the surface opposite to the wiring layer (the surface corresponding to the light incident surface) will be described. can be partially removed.
  • FIG. 14A is a plan view showing a first example of the pinning film 55
  • FIG. 14B is a plan view showing a second example of the pinning film 55
  • FIG. FIG. 14A shows the pinning film 55 for one pixel.
  • An inter-pixel separation portion 63 is arranged on the outer peripheral side of the pinning film 55 .
  • a substantially central portion of the pinning film 55 is removed into a rectangular shape 55a.
  • the rectangular size 55a to be removed is arbitrary.
  • the pinning film 55 may be removed with a size 55a of about 1 ⁇ 3 of one side of one pixel.
  • FIG. 14C shows an example in which the hole accumulation layer 54 is exposed as a result of removing the pinning film 55 on the side opposite to the wiring layer.
  • a plurality of partial removal portions 55a may be provided in the pinning film 55.
  • the removed portions 55a By providing the removed portions 55a at a plurality of locations within the pinning film 55, carriers can be generated at a plurality of locations within the photoelectric conversion region of the carrier generating portion 10, and the carrier detection efficiency can be improved.
  • the removed portion 55a may be formed in a slit shape as shown in FIG. 14E.
  • a plurality of rectangular removal portions 55a may be evenly arranged in the left, right, up and down directions.
  • a mesh-shaped removal portion 55a may be provided in the pinning film 55 .
  • FIG. 15 is a cross-sectional view of a carrier generating section 10 according to a modified example of the second embodiment.
  • a P well 51a is provided instead of the N well 51 of FIG. 3B.
  • the same reference numerals are assigned to the components common to those in FIG. 3B, and the following description will focus on the differences.
  • the pinning film 55 on the side opposite to the wiring layer is completely removed from the carrier generating portion 10, but the pinning film 55 on the side opposite to the wiring layer may be partially removed. good.
  • the formation of the interface state 55b by plasma damage is applicable to any of FIGS. 14A to 14G.
  • the interface level 55b By forming the interface level 55b at the location where the pinning film 55 is removed, carriers are more likely to be generated, and the carrier generating portion 10 is more likely to break down.
  • the monitor pixel 3 by partially removing the pinning film 55 of the carrier generation section 10 in the monitor pixel 3, carriers can be generated by factors other than photoelectric conversion. Since the partial removal of the pinning film 55 can be relatively easily performed by etching, the monitor pixel 3 can be formed in the same manufacturing process as the imaging pixel 2 and can be easily manufactured. In addition, it is relatively easy to partially remove the pinning film 55 with the optimum size for breaking down the carrier generation section 10 in the monitor pixel 3 .
  • the interface level 55b can be formed by plasma damage at the location where the pinning film 55 is removed, more carriers can be generated, and the carrier generation portion 10 can be broken. Easier to bring down.
  • FIG. 16 is a cross-sectional view of the carrier generation section 10 according to the third embodiment.
  • a P well 51a is provided instead of the N well 51 in FIG. 3B.
  • the same reference numerals are assigned to the components common to those in FIG. 3B, and the differences will be mainly described below.
  • the carrier generating section 10 in FIG. 16 has a floating high-concentration impurity region 64 in the P-well 51a on the wiring layer 42 side.
  • the high-concentration impurity region 64 is a region in which, for example, P-type impurity ions are implanted from the wiring layer 42 side and diffused. By providing the high-concentration impurity region 64, more electrons are attracted to the cathode, and the electron detection efficiency can be improved.
  • a high-concentration P-type diffusion layer 56 is originally formed on the wiring layer 42 side of the hole accumulation layer 54 for connection with the contact electrode 72 .
  • a high-concentration impurity region 64 can be formed. Therefore, it is not necessary to provide an additional manufacturing process for forming the high-concentration impurity region 64 of FIG. Thus, the carrier generating section 10 of FIG. 16 can be manufactured without changing the manufacturing process.
  • FIG. 17 is a cross-sectional view of the carrier generating section 10 according to the first modified example of the third embodiment.
  • the carrier generating portion 10 in FIG. 17 overlaps in the lamination direction with an avalanche multiplication region 57 (also called a strong electric field region) formed by a depletion layer formed in a region where the P-type diffusion layer 52 and the N-type diffusion layer 53 are connected.
  • a concave-convex structure 65 is provided at the position.
  • the uneven structure 65 is formed by forming a plurality of trenches in the N-well 51 arranged closer to the wiring layer 42 than the avalanche multiplication region 57 and filling these trenches with an insulating material, for example.
  • the concave-convex structure 65 and the avalanche multiplication region 57 are arranged so as to overlap each other when viewed from the stacking direction.
  • the uneven structure 65 may be provided within the region of the N-type diffusion layer 53 .
  • Electrons are generated from the interface between the insulating material in the uneven structure 65 and the N well 51 . Since the generated electrons are attracted to the cathode, the electron detection efficiency can be improved, and the carrier generating section 10 can be easily broken down.
  • FIGS. 18A and 18B are cross-sectional views of the carrier generation section 10 according to the second modification of the third embodiment.
  • a crystal defect 66 formed in a partial region of the carrier generation portion 10 is used as a carrier generation source.
  • the crystal defect 66 can be formed relatively easily by, for example, implanting silicon or argon into a photoelectric conversion region made of silicon.
  • FIGS. 18A and 18B the positions of the crystal defects 66 are schematically indicated by "x".
  • 18A shows an example of forming a crystal defect 66 in the P-well 51a on the side opposite to the wiring layer 42
  • FIG. 18B shows an example of forming a crystal defect 66 in the P-well 51a on the side closer to the wiring layer 42.
  • FIG. ing In both cases of FIGS. 18A and 18B, electrons are generated at the position of the crystal defect 66, and the generated electrons are attracted to the cathode, so that the carrier generating section 10 can be broken down.
  • FIGS. 19A and 19B are cross-sectional views of a carrier generation section 10 according to a third modified example of the third embodiment.
  • the heavy metal 67 contained in a partial region of the carrier generating portion 10 is used as the carrier generation source.
  • the heavy metal 67 is a metal such as molybdenum (Mo) or yttrium (It) having a specific gravity of 4 or more.
  • the heavy metal 67 can be implanted into a partial region of the carrier generating section 10 by ion implantation, sputtering, or the like. Heavy metal 67 generates electrons.
  • 19A shows an example of injecting heavy metal 67 into P-well 51a on the wiring layer 42 side
  • FIG. 19B shows an example of injecting heavy metal 67 into P-well 51a on the light incident surface side.
  • the carrier generating section 10 can be broken down.
  • FIG. 20 is a cross-sectional view of a carrier generating section 10 according to a fourth modified example of the third embodiment.
  • a floating contact electrode 68 is formed in the P-well 51a on the wiring layer 42 side when forming the contact electrode 71 for cathode connection, the contact electrode 72 for anode connection, and the like. Therefore, no additional manufacturing process is required to form this contact electrode 68 .
  • This contact electrode 68 is floating and generates electrons. The generated electrons are attracted to the cathode. Therefore, the carrier generator 10 can be broken down.
  • the contact electrode 68 may be made larger than the contact electrode 71 for cathode connection and the contact electrode 72 for anode connection. Thereby, the amount of generated electrons can be increased.
  • a plurality of floating contact electrodes 68 may be provided.
  • 21A and 21B are cross-sectional views of the carrier generation section 10 according to the fifth modification of the third embodiment.
  • a stress applying member 69 is arranged at a location in contact with the P-well 51a, which is the photoelectric conversion region.
  • the stress applying member 69 is a member that applies stress to the P-well 51a.
  • 21A shows an example in which the stress-applying member 69 is brought into contact with the end surface of the P-well 51a opposite to the wiring layer 42
  • FIG. 21B shows an example in which the stress-applying member 69 is brought into contact with the end surface of the P-well 51a on the wiring layer 42 side. show.
  • FIG. 22 is a cross-sectional view of the carrier generating section 10 according to the sixth modification of the third embodiment.
  • the carrier generating portion 10 in FIG. 22 has a transistor 101 formed in the P-well 51a on the wiring layer 42 side.
  • the transistor 101 has a drain diffusion layer 101a, a source diffusion layer 101b, a gate insulating film 101c arranged above a channel formed between these diffusion layers, and a gate 101d.
  • the drain diffusion layer 101a and the source diffusion layer 101b are formed by implanting and diffusing impurity ions into the P-well 51a.
  • the gate voltage of the transistor 101 By controlling the gate voltage of the transistor 101 and causing a current to flow between the drain and source, carriers (for example, electrons) can be generated in the channel region. Since the generated carriers are attracted to the cathode, the carrier detection efficiency can be improved.
  • carriers for example, electrons
  • FIG. 23 is a cross-sectional view of the carrier generating section 10 according to the seventh modification of the third embodiment.
  • the contact electrode 102 is connected to the P-well 51a on the wiring layer 42 side, and the power supply voltage is applied to the contact electrode 102.
  • the contact electrode 102 can be formed in the process of forming the contact electrode 71 for cathode connection and the contact electrode 72 for anode connection, no additional manufacturing process is required.
  • carriers for example, electrons
  • the carrier detection efficiency can be improved.
  • contact electrode 102 may be connected to a ground node or a dedicated power supply node, or may be connected to a predetermined bias voltage node or the like.
  • FIG. 24 is a cross-sectional view of the carrier generating section 10 according to the eighth modification of the third embodiment.
  • a P-type high-concentration impurity region 103 and an N-type high-concentration impurity region 104 are arranged along the end surface of the P-well 51a on the opposite side of the wiring layer 42, and these impurity regions.
  • Contact electrodes 105 and 106 are connected to 103 and 104, respectively. By applying a potential difference between these contact electrodes 105 and 106 , current can flow between the P-type high concentration impurity region 103 and the N-type high concentration impurity region 104 . Carriers are generated by this current, and the generated carriers (for example, electrons) can be attracted to the cathode, so that carrier detection efficiency can be improved.
  • the potential level applied to these contact electrodes 105 and 106 is arbitrary.
  • the structure of the carrier generation section 10 in the monitor pixel 3 is made different from the structure of the photoelectric conversion element 9 in the imaging pixel 2 so that the carrier generation section Carriers can be generated inside 10 by factors other than photoelectric conversion. Since the generated carriers can cause the carrier generation section 10 to break down, the bottom potential due to the breakdown of the carrier generation section 10 can be detected to generate the bias voltage for the photoelectric conversion element 9 and the carrier generation section 10 .
  • the SPAD which is the photoelectric conversion element 9 and the carrier generation unit 10
  • the SPAD is avalanche-increased due to the depletion layer formed in the region where the P-type diffusion layer 52 and the N-type diffusion layer 53 are in contact.
  • a double region 57 is provided, a cathode is connected to the N-type diffusion layer 53 through a contact electrode 71 , and an anode is connected to the hole accumulation layer 54 through a contact electrode 72 .
  • the concentration of the N-type diffusion layer 53 must be high.
  • the distance between the anode and the cathode must be shortened, and a strong electric field is generated between the high-concentration P-type diffusion layer 56 and the N-type diffusion layer 53 .
  • the connection between at least one electrode on the anode side and the cathode side is not an ohmic junction but a Schottky junction.
  • a Schottky junction By forming a Schottky junction, a strong electric field region does not occur in the vicinity of the avalanche multiplication region 57, and deterioration of the carrier multiplication capability of the avalanche multiplication region 57 can be prevented.
  • FIG. 25A is a cross-sectional view of SPAD 110 according to the fourth embodiment.
  • the SPAD 110 of FIG. 25A can be applied to both the photoelectric conversion element 9 of the imaging pixel 2 and the carrier generation section 10 of the monitor pixel 3.
  • FIG. When the SPAD 110 of FIG. 25A is used as the carrier generating section 10, it is necessary to have a structure in which carriers are generated by factors other than photoelectric conversion, such as partial removal of the pinning film 55, as described above.
  • the SPAD 110 of FIG. 25A has a layer configuration similar to that of FIG. 3A, so common members are given the same reference numerals.
  • the high-concentration P-type diffusion layer 56 of FIG. 3A is omitted, and the hole accumulation layer 54 is directly connected to the contact electrode 72 .
  • the hole accumulation layer 54 and the contact electrode 72 are connected by a Schottky junction.
  • a high-concentration N-type diffusion layer 58 is arranged above the N-type diffusion layer 53, and this high-concentration N-type diffusion layer 58 is connected to a contact electrode 71 for cathode connection by an ohmic junction.
  • FIG. 25B is an equivalent circuit of the connection point between the hole accumulation layer 54 and the anode in FIG. 25A.
  • a circuit is formed in which a P-type Schottky barrier diode (hereinafter referred to as SBD) 111 is connected to the anode side of the SPAD 110, as shown in FIG. 25B.
  • SBD P-type Schottky barrier diode
  • the anode of the SPAD 110 and the anode of the SBD 111 are connected, and the cathode of the SBD 111 is connected to the contact electrode 72 which is the positive side readout terminal. Since the SBD 111 has a small forward voltage, even if the hole accumulation layer 54 and the contact electrode 72 are connected by a Schottky junction, the electrical characteristics of the SPAD 110 are hardly affected.
  • FIG. 26A is a cross-sectional view of SPAD 110 according to the first modification of the fourth embodiment.
  • the SPAD 110 of FIG. 26A uses Schottky junctions for wiring connections on both the anode and cathode sides.
  • the SPAD 110 of FIG. 26A has the hole accumulation layer 54 directly connected to the contact electrode 72 and the N-type diffusion layer 53 directly connected to the contact electrode 71 . Thereby, the hole accumulation layer 54 and the contact electrode 72 are connected by a Schottky junction, and the N-type diffusion layer 53 and the contact electrode 71 are connected by a Schottky junction.
  • a strong electric field region is not formed not only in the vicinity of the connection between the hole accumulation layer 54 and the contact electrode 72 but also in the vicinity of the connection between the N-type diffusion layer 53 and the contact electrode 71 . There is no possibility of lowering the double capacity.
  • FIG. 26B is an equivalent circuit diagram of the path leading to the SPAD 110 in FIG. 26A.
  • the contact electrode 72 serving as a hole readout terminal is connected to the cathode of the P-type SBD 111
  • the anode of the P-type SBD 111 is connected to the anode of the SPAD 110
  • the cathode of the SPAD 110 is connected to the N-type SBD 112.
  • the cathode is connected
  • the anode of the N-type SBD 112 is connected to a contact electrode 71, which is an electron readout terminal.
  • FIG. 27A is a cross-sectional view of SPAD 110 according to the second modification of the fourth embodiment.
  • the SPAD 110 in FIG. 27A uses a Schottky junction for wiring connection on the cathode side and an ohmic junction for wiring connection on the anode side.
  • the SPAD 110 of FIG. 27A has a high-concentration P-type diffusion layer arranged at the end of the hole accumulation layer 54, and the high-concentration P-type diffusion layer is connected to the contact electrode 72 by an ohmic junction.
  • the N-type diffusion layer 53 is connected to the contact electrode 71 by Schottky junction. Therefore, in the SPAD 110 of FIG. 27A, a strong electric field region is not formed near the connecting portion between the N-type diffusion layer 53 and the contact electrode 71, but a strong electric field region is formed near the edge of the hole accumulation layer 54. There is a risk.
  • FIG. 27B is an equivalent circuit diagram of the path leading to the SPAD 110 in FIG. 27A.
  • the anode of the SPAD 110 is connected to the contact electrode 72, which is the positive side readout terminal
  • the cathode of the N-type SBD 112 is connected to the cathode of the SPAD 110
  • the anode of the N-type SBD 112 is connected to the electron readout terminal.
  • a certain contact electrode 71 is connected.
  • the Schottky junctions of FIGS. 25A, 26A, and 27A are formed of a metal having a work function greater than 4.05 eV, which is the electron affinity of silicon, when a metal contact electrode is formed on an n-type silicon layer, for example. to form a Schottky junction.
  • Desirable metal materials are materials that form silicide, which is an alloy with silicon (for example, cobalt, titanium, tantalum, and aluminum).
  • the Schottky junction region tends to generate dark current. Therefore, by attracting carriers (for example, electrons) generated in the Schottky junction region to the cathode, carrier detection efficiency can be improved.
  • a strong electric field region is generated in at least one of the vicinity of the connection between the hole accumulation layer 54 and the contact electrode 72 and the vicinity of the connection between the N-type diffusion layer 53 and the contact electrode 71.
  • At least one of the connection between the hole accumulation layer 54 and the contact electrode 72 and the connection between the N-type diffusion layer 53 and the contact electrode 71 is a Schottky junction. Although the Schottky junction is likely to generate dark current, the carriers generated by the generation of the dark current can be used for the breakdown of the carrier generating section 10 .
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure can be realized as a device mounted on any type of moving body such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots. may
  • FIG. 28 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an exterior information detection unit 12030, an interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (Interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • the body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging section 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12030 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062 and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 29 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 has imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose, side mirrors, rear bumper, back door, and windshield of the vehicle 12100, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • the imaging unit 12105 provided above the windshield in the passenger compartment is mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 29 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided on the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the traveling path of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 and the like among the configurations described above.
  • the photodetector 1 of the present disclosure can be applied to the imaging unit 12031 .
  • this technique can take the following structures. (1) a first pixel having a photoelectric conversion element that generates carriers by photoelectric conversion; a second pixel having a carrier generating portion that generates carriers by a factor other than photoelectric conversion; a control circuit that controls a bias voltage applied to the photoelectric conversion element and the carrier generation unit based on the carriers generated in the second pixel;
  • the photoelectric conversion element is a first photoelectric conversion region capable of photoelectric conversion; a first pinning film disposed at a location in contact with the first photoelectric conversion region;
  • the carrier generating portion has a second photoelectric conversion region capable of photoelectric conversion, and a partially removed second pinning film is disposed at a location in contact with the second photoelectric conversion region;
  • the photodetector wherein a member for suppressing dark current is not provided over the entire second photoelectric conversion region.
  • an on-chip lens that condenses light onto the first pixel; a light-emitting element that emits light, (4) or (5), wherein the second pixel is arranged in a region different from a region through which light emitted by the light emitting element passes and a region through which light transmitted through the on-chip lens passes;
  • the carrier generation section has a P region and an N region that are joined together; any one of (1) to (7), wherein the carrier generating section causes a breakdown when generating the carriers in a state in which a potential difference corresponding to the bias voltage is applied between the P region and the N region;
  • the photodetector according to item 1. (9) comprising a readout circuit for generating a pixel signal corresponding to the carrier generated in the second pixel;
  • (10) a counting circuit that counts the number of times that the carrier generating section causes breakdown; a frequency comparison/determination circuit for determining whether or not the number of times counted by the counting circuit has reached a predetermined reference number of times, and changing the operating condition of the second pixel when it is determined that the number of times has reached the reference number of times; and the photodetector according to (9).
  • (11) The photodetector according to (10), wherein, when the counted number of times reaches the reference number, the number of times comparison/determination circuit controls the potential difference so that the carrier generation section does not break down. .
  • the control circuit, the readout circuit, the count circuit, and the count comparison/determination circuit are provided for each of the second pixels, or provided for each of a plurality of the second pixels, (10) Or the photodetector according to (11).
  • the control circuit, the readout circuit, the count circuit, and the count comparison/determination circuit are arranged on the same substrate as the first pixel and the second pixel, (10) to (12) ).
  • first substrate on which the first pixel and the second pixel are arranged; a second substrate on which at least a part of the control circuit, the readout circuit, the count circuit, and the number of times comparison and determination circuit is arranged;
  • the photodetector according to any one of (10) to (12), wherein the first substrate and the second substrate are laminated and joined to each other by a conductive member to perform signal transmission.
  • a pixel array section having a plurality of the first pixels and a plurality of the second pixels; Each of the plurality of first pixels is provided corresponding to any one of the second pixels, or the second pixel is provided at a ratio of one to two or more of the first pixels.
  • the photodetector according to any one of (1) to (14), wherein the first pixel is provided, or the first pixel is provided at a ratio of one to two or more of the second pixels.
  • the pixel array section a first pixel region in which the plurality of first pixels are arranged and a second pixel region in which the plurality of second pixels are arranged; or in which the plurality of first pixels are arranged or the plurality of first pixels are arranged in a pixel region in which the plurality of second pixels are arranged; ).
  • the photoelectric conversion element has a first photoelectric conversion region capable of photoelectric conversion
  • the carrier generation unit has a second photoelectric conversion region capable of photoelectric conversion
  • the photodetector according to (17) wherein the second photoelectric conversion region has a carrier generation source that generates the carriers by a factor other than incident light.
  • the carrier generation source is arranged in the second photoelectric conversion region and includes a floating diffusion region having an impurity concentration higher than that of the second photoelectric conversion region. .
  • the photodetector according to (18) or (19), wherein the carrier generation source includes at least one of a crystal defect site and a heavy metal presence site in the second photoelectric conversion region.
  • the carrier generation unit has a stress applying member that applies stress to the second photoelectric conversion region,
  • the carrier generation unit has a transistor arranged in the second photoelectric conversion region, The photodetector according to any one of (18) to (23), wherein the carrier generation source generates the carriers by controlling the gate voltage of the transistor.
  • the carrier generation unit has an electrode connected to the second photoelectric conversion region;
  • the second photoelectric conversion region has a plurality of diffusion layers spaced apart from each other in the planar direction;
  • the carrier generation source according to any one of (18) to (25), wherein the carrier generation source generates the carriers moving between the plurality of diffusion layers by applying a potential difference between the plurality of diffusion layers.
  • the carrier generation unit a first semiconductor layer of a first conductivity type; a second conductivity type second semiconductor layer disposed in contact with the first semiconductor layer for multiplying the carriers; a third semiconductor layer of a second conductivity type arranged to surround at least a portion of the first semiconductor layer and the second semiconductor layer; a first contact electrode for cathode connection connected to the first semiconductor layer; a second contact electrode for anode connection connected to the third semiconductor layer; At least one of the first contact electrode and the first semiconductor layer and the second contact electrode and the third semiconductor layer is connected by a Schottky junction,
  • the photodetector according to any one of (18) to (24), wherein the carrier generation source includes the Schottky junction.
  • the material of the light shielding member includes the same material as the pixel separator arranged in the boundary region of the second pixel and shielding light from adjacent pixels.
  • an on-chip lens that condenses light onto the first pixel; a light-emitting element that emits light, (31) or (32), wherein the second pixel is arranged in a region different from a region through which light emitted by the light emitting element passes and a region through which light transmitted through the on-chip lens passes;
  • a support that supports the first pixel, the second pixel, the on-chip lens, and the light emitting element;
  • the carrier generation section has a P region and an N region that are joined together, any one of (27) to (34), wherein the carrier generation section causes a breakdown when generating the carriers in a state in which a potential difference corresponding to the bias voltage is applied between the P region and the N region;
  • the photodetector according to item 1.
  • a readout circuit that generates a pixel signal corresponding to the carrier generated in the second pixel; The photodetector according to (35), wherein the control circuit controls the bias voltage based on the potential level of the pixel signal.
  • a counting circuit that counts the number of times that the carrier generating section causes breakdown; a frequency comparison/determination circuit for determining whether or not the number of times counted by the counting circuit has reached a predetermined reference number of times, and changing the operating condition of the second pixel when it is determined that the number of times has reached the reference number of times; and the photodetector according to (36).
  • the control circuit, the readout circuit, the count circuit, and the count comparison/determination circuit are provided for each of the second pixels, or provided for each of a plurality of the second pixels, (37) Or the photodetector according to (38).
  • the control circuit, the readout circuit, the count circuit, and the count comparison/determination circuit are arranged on the same substrate as the first pixel and the second pixel, (37) to (39) ).
  • a pixel array section having a plurality of the first pixels and a plurality of the second pixels; Each of the plurality of first pixels is provided corresponding to any one of the second pixels, or the second pixel is provided at a ratio of one to two or more of the first pixels
  • the photodetector according to any one of (27) to (41), wherein the first pixels are provided, or the first pixels are provided at a ratio of one to two or more of the second pixels.
  • the pixel array section a first pixel region in which the plurality of first pixels are arranged and a second pixel region in which the plurality of second pixels are arranged; or in which the plurality of first pixels are arranged (42 ).
  • the photodetector is a first pixel having a photoelectric conversion element that generates carriers by photoelectric conversion; a second pixel having a carrier generating portion that generates carriers by a factor other than photoelectric conversion; a control circuit that controls a bias voltage applied to the photoelectric conversion element and the carrier generation unit based on the carriers generated in the second pixel;
  • the photoelectric conversion element is a first photoelectric conversion region capable of photoelectric conversion; a first pinning film disposed at a location in contact with the first photoelectric conversion region;
  • the carrier generating portion has a second photoelectric conversion region capable of photoelectric conversion, and a partially removed second pinning film is disposed at a location in contact with the second photoelectric conversion region;
  • the electronic device wherein a member for suppressing dark current is not provided over the entire second photoelectric conversion region.
  • the photodetector is a first pixel having a photoelectric conversion element that generates carriers by photoelectric conversion; a second pixel having a carrier generation portion having a structure for generating carriers different from that of the photoelectric conversion element; and a control circuit that controls a bias voltage applied to the photoelectric conversion element and the carrier generation unit based on carriers generated in the second pixel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

［課題］光の入射光量によらず、光電変換素子のバイアス電圧を精度よく調整できる。 ［解決手段］光検出装置は、光電変換によりキャリアを発生させる光電変換素子を有する第１の画素と、光電変換以外の要因でキャリアを発生させるキャリア発生部を有する第２の画素と、第２の画素で発生されたキャリアに基づいて、光電変換素子及びキャリア発生部に印加するバイアス電圧を制御する制御回路と、を備える。光電変換素子は、光電変換が可能な第１の光電変換領域と、第１の光電変換領域に接する箇所に配置される第１のピニング膜と、を有し、キャリア発生部は、光電変換が可能な第２の光電変換領域を有するとともに、第２の光電変換領域に接する箇所に、部分的に除去された第２のピニング膜が配置されるか、又は第２の光電変換領域の全域には、暗電流を抑制する部材が設けられない。

Description

光検出装置及び電子機器
　本開示は、光検出装置及び電子機器に関する。
　微弱な光を精度よく検出するために、ＳＰＡＤ（Single Photon Avalanche Diode）が用いられることがある。ＳＰＡＤは、ＴｏＦ（Time of Flight）センサなどで広く用いられている。ＳＰＡＤでは、アノード－カソード間にブレークダウン電圧以上の逆バイアス電圧を与えた状態で光検出を行う。光が検出されると、ＳＰＡＤのカソード電位が急激に低下する。ＳＰＡＤのカソード電位は、いったんボトム電位（クエンチ電圧とも呼ばれる）にまで低下すると、その後に元の電圧レベルに回復するまでは、光検出を再開できない。ＳＰＡＤのボトム電位は、温度等によって変動し、ＳＰＡＤの感度にも影響する。ＳＰＡＤのボトム電位は、ＳＰＡＤのカソード電位等のバイアス電圧を調整することで可変制御することができる。
　このため、画素信号生成用のＳＰＡＤとは別に、モニタ用のＳＰＡＤを設けて、モニタ用のＳＰＡＤで上述したボトム電位を検出して、検出されたボトム電位に基づいて、ＳＰＡＤのバイアス電圧を調整する技術が開示されている（特許文献１参照）
特開２０２１－０５６０１６号公報
　特許文献１では、モニタ用のＳＰＡＤに外部からの光を入射してボトム電位を検出している。上述したように、ボトム電位は温度等により変動するため、特許文献１では、ボトム電位を複数回測定して、各回のボトム電位を平均化する処理を行うことで、バイアス電圧の精度の向上を図っている。
　しかしながら、モニタ用のＳＰＡＤに入射される光の光量が十分でない場合、ノイズ光の影響を受けやすくなり、仮に平均化処理を行ったとしても、ボトム電位の時間変動が大きくなり、ＰＤＥ（Photon Detection Efficiency）の時間変動も大きくなる。
　そこで、本開示では、光の入射光量によらず、光電変換素子のバイアス電圧を精度よく調整できる光検出装置及び電子機器を提供するものである。
　上記の課題を解決するために、本開示によれば、光電変換によりキャリアを発生させる光電変換素子を有する第１の画素と、
　光電変換以外の要因でキャリアを発生させるキャリア発生部を有する第２の画素と、
　前記第２の画素で発生されたキャリアに基づいて、前記光電変換素子及び前記キャリア発生部に印加するバイアス電圧を制御する制御回路と、を備え、
　前記光電変換素子は、
　光電変換が可能な第１の光電変換領域と、
　前記第１の光電変換領域に接する箇所に配置される第１のピニング膜と、を有し、
　前記キャリア発生部は、光電変換が可能な第２の光電変換領域を有するとともに、前記第２の光電変換領域に接する箇所に、部分的に除去された第２のピニング膜が配置されるか、又は前記第２の光電変換領域の全域には、暗電流を抑制する部材が設けられない、光検出装置が提供される。
　前記第２のピニング膜は、前記キャリア発生部の配線領域と反対の面側と、隣接画素との境界領域との少なくとも一方において部分的に除去されてもよい。
　前記キャリア発生部は、前記第２の光電変換領域内に生じる界面準位により前記キャリアを発生させてもよい。
　前記第２の画素への光の入射を遮光する遮光部材を備えてもよい。
　前記遮光部材の材料は、前記第２の画素の境界領域に配置され隣接画素からの光を遮光する画素分離体と同じ材料を含んでもよい。
　前記第１の画素に光を集光するオンチップレンズと、
　光を発光する発光素子と、を備え、
　前記第２の画素は、前記発光素子で発光された光が通過する領域と、前記オンチップレンズを透過した光が通過する領域とは異なる場所に配置されてもよい。
　前記第１の画素、前記第２の画素、前記オンチップレンズ、及び前記発光素子を支持する支持体を備え、
　前記支持体の一部が前記遮光部材として用いられてもよい。
　前記キャリア発生部は、互いに接合されるＰ領域及びＮ領域を有し、
　前記キャリア発生部は、前記Ｐ領域及び前記Ｎ領域の間に、前記バイアス電圧に応じた電位差を与えた状態で前記キャリアを発生すると、ブレークダウンを起こしてもよい。
　前記第２の画素で発生されたキャリアに応じた画素信号を生成する読出し回路を備え、　前記制御回路は、前記画素信号の電位レベルに基づいて、前記バイアス電圧を制御してもよい。
　前記キャリア発生部がブレークダウンを起こした回数をカウントするカウント回路と、　前記カウント回路でカウントされた回数が所定の基準回数に到達したか否かを判定し、前記基準回数に到達したと判定されると、前記第２の画素の動作条件を変更する回数比較判定回路と、を備えてもよい。
　前記回数比較判定回路は、前記カウントされた回数が前記基準回数に到達すると、前記キャリア発生部がブレークダウンを起こさないように前記電位差を制御してもよい。
　前記制御回路、前記読出し回路、前記カウント回路、及び前記回数比較判定回路は、前記第２の画素ごとに設けられるか、又は複数の前記第２の画素ごとに設けられてもよい。　
　前記制御回路、前記読出し回路、前記カウント回路、及び前記回数比較判定回路は、前記第１の画素及び前記第２の画素と同一の基板上に配置されてもよい。
　前記第１の画素及び前記第２の画素が配置される第１基板と、
　前記制御回路、前記読出し回路、前記カウント回路、及び前記回数比較判定回路の少なくとも一部が配置される第２基板と、を備え、
　前記第１基板及び前記第２基板は積層されて、導電部材により互いに接合されて信号伝送を行ってもよい。
　複数の前記第１の画素と、複数の前記第２の画素とを有する画素アレイ部を備え、
　前記複数の第１の画素のそれぞれは、いずれかの前記第２の画素に対応づけて設けられるか、又は
　前記第２の画素は２以上の前記第１の画素に対して１個の割合で設けられるか、又は
　前記第１の画素は２以上の前記第２の画素に対して１個の割合で設けられてもよい。
　前記画素アレイ部は、
　前記複数の第１の画素が配置される第１の画素領域と、前記複数の第２の画素が配置される第２の画素領域とを有するか、又は
　前記複数の第１の画素が配置される画素領域内に、前記複数の第２の画素が配置されるか、又は
　前記複数の第２の画素が配置される画素領域内に、前記複数の第１の画素が配置されてもよい。
　本開示によれば、光電変換によりキャリアを発生させる光電変換素子を有する第１の画素と、
　前記光電変換素子とはキャリアを発生させる構造が異なるキャリア発生部を有する第２の画素と、
　前記第２の画素で発生されたキャリアに基づいて、前記光電変換素子及び前記キャリア発生部に印加するバイアス電圧を制御する制御回路と、を備える光検出装置が提供される。
　前記光電変換素子は、光電変換が可能な第１の光電変換領域を有し、
　前記キャリア発生部は、光電変換が可能な第２の光電変換領域を有し、
　前記第２の光電変換領域は、光が入射される以外の要因で前記キャリアを発生させるキャリア発生源を有してもよい。
　前記キャリア発生源は、前記第２の光電変換領域内に配置され、前記第２の光電変換領域よりも不純物濃度が高いフローティングの拡散領域を含んでもよい。
　前記キャリア発生源は、前記第２の光電変換領域内の結晶欠陥箇所と重金属の存在箇所との少なくとも一方を含んでもよい。
　前記キャリア発生源は、前記第２の光電変換領域の表面を部分的に除去した箇所を含んでもよい。
　前記キャリア発生源は、前記第２の光電変換領域に接続されるフローティングの導電部材を有してもよい。
　前記キャリア発生部は、前記第２の光電変換領域に応力を付与する応力付与部材を有し、
　前記キャリア発生源は、前記第２の光電変換領域内の前記応力付与部材による応力を受けて歪む箇所を含んでもよい。
　前記キャリア発生部は、前記第２の光電変換領域に配置されるトランジスタを有し、
　前記キャリア発生源は、前記トランジスタのゲート電圧の制御により前記キャリアを発生させてもよい。
　前記キャリア発生部は、前記第２の光電変換領域に接続される電極を有し、
　前記キャリア発生源は、前記電極に所定の電圧を印加することにより、前記キャリアを発生させてもよい。
　前記第２の光電変換領域は、面方向に互いに距離を隔てて配置される複数の拡散層を有し、
　前記キャリア発生源は、前記複数の拡散層の間に電位差を与えることにより、前記複数の拡散層の間を移動する前記キャリアを発生させてもよい。
　前記キャリア発生部は、
　第１導電型の第１半導体層と、
　前記第１半導体層に接するように配置され前記キャリアを増倍させる第２導電型の第２半導体層と、
　前記第１半導体層及び前記第２半導体層の少なくとも一部を取り囲むように配置される第２導電型の第３半導体層と、
　前記第１半導体層に接続されるカソード接続用の第１コンタクト電極と、
　前記第３半導体層に接続されるアノード接続用の第２コンタクト電極、を有し、
　前記第１コンタクト電極及び前記第１半導体層と、前記第２コンタクト電極及び前記第３半導体層との少なくとも一方は、ショットキー接合により接続され、
　前記キャリア発生源は、前記ショットキー接合された箇所を含んでもよい。
　本開示によれば、光電変換により生じたキャリアに応じた画素信号を出力する光検出装置と、
　前記画素信号に対して所定の信号処理を行う信号処理部と、を備える電子機器であって、
　前記光検出装置は、
　光電変換によりキャリアを発生させる光電変換素子を有する第１の画素と、
　光電変換以外の要因でキャリアを発生させるキャリア発生部を有する第２の画素と、
　前記第２の画素で発生されたキャリアに基づいて、前記光電変換素子及び前記キャリア発生部に印加するバイアス電圧を制御する制御回路と、を備え、
　前記光電変換素子は、
　光電変換が可能な第１の光電変換領域と、
　前記第１の光電変換領域に接する箇所に配置される第１のピニング膜と、を有し、
　前記キャリア発生部は、光電変換が可能な第２の光電変換領域を有するとともに、前記第２の光電変換領域に接する箇所に、部分的に除去された第２のピニング膜が配置されるか、又は前記第２の光電変換領域の全域には、暗電流を抑制する部材が設けられない、電子機器が提供される。
第１の実施形態に係る光検出装置の概略構成を示すブロック図。 カソード電位が時間により変化する様子を示す図。 イメージング画素の断面図。 モニタ画素の断面図。 図３Ｂの一変形例によるモニタ画素の断面図。 ＴｏＦセンサの模式的な断面図。 図５のＴｏＦセンサを備えた測距装置の概略構成を示すブロック図。 画素アレイ部の一部を示す平面図。 複数のＳＰＡＤ画素に対して、１個の読出し回路と、１個の判定回路とを対応づけた画素アレイ部の例を示す図。 第１基板と第２基板を積層する例を示す図。 図７Ｃの一変形例を示す図。 イメージング画素とモニタ画素の配置場所の第１例を示す模式的な平面図。 イメージング画素とモニタ画素の配置場所の第２例を示す模式的な平面図。 イメージング画素とモニタ画素の配置場所の第３例を示す模式的な平面図。 イメージング画素とモニタ画素の配置場所の第４例を示す模式的な平面図。 イメージング画素とモニタ画素の配置場所の第５例を示す模式的な平面図。 遮光構造の第１例を示す平面図。 遮光構造の第２例を示す平面図。 遮光構造の第３例を示す平面図。 遮光構造の第４例を示す平面図。 遮光構造の第５例を示す平面図。 モニタ画素の動作条件の変更の第１例を示す図。 モニタ画素の動作条件の変更の第２例を示す図。 ＴｏＦセンサの動作に合わせてモニタ画素を動作させる場合の処理動作を示すフローチャート。 イメージング画素とモニタ画素を並行して動作させる場合の処理動作を示すフローチャート。 イメージング画素とは独立した動作を行うモニタ画素の処理動作を示すフローチャート。 ピニング膜の第１例を示す平面図。 ピニング膜の第２例を示す平面図。 配線層と反対側のピニング膜をすべて除去した平面図。 ピニング膜内の複数箇所に部分的な除去箇所を設けた場合の平面図。 ピニング膜にスリット形状の除去箇所を設けた場合の平面図。 ピニング膜内の左右上下に均等に複数の除去箇所を設けた場合の平面図。 ピニング膜内にメッシュ状の除去箇所を設けた場合の平面図。 第２の実施形態の一変形例によるキャリア発生部の断面図。 第３の実施形態によるキャリア発生部の断面図。 第３の実施形態の第１変形例によるキャリア発生部の断面図。 第３の実施形態の第２変形例によるキャリア発生部の断面図。 図１８Ａの一変形例による断面図。 第３の実施形態の第３変形例によるキャリア発生部の断面図。 図１９Ａの一変形例による断面図。 第３の実施形態の第４変形例によるキャリア発生部の断面図。 第３の実施形態の第５変形例によるキャリア発生部の断面図。 図２１Ａの一変形例による断面図。 第３の実施形態の第６変形例によるキャリア発生部の断面図。 第３の実施形態の第７変形例によるキャリア発生部の断面図。 第３の実施形態の第８変形例によるキャリア発生部の断面図。 第４の実施形態によるＳＰＡＤの断面図。 図２５Ａにおけるホール蓄積層とアノードとの接続箇所の等価回路図。 第４の実施形態の第１変形例によるＳＰＡＤの断面図。 図２６ＡのＳＰＡＤに繋がる経路の等価回路図。 第４の実施形態の第２変形例によるＳＰＡＤの断面図。 図２７ＡのＳＰＡＤに繋がる経路の等価回路図。 車両制御システムの概略的な構成の一例を示すブロック図。 車外情報検出部及び撮像部の設置位置の一例を示す説明図。
　以下、図面を参照して、光検出装置及び電子機器の実施形態について説明する。以下では、光検出装置及び電子機器の主要な構成部分を中心に説明するが、光検出装置及び電子機器には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
　（第１の実施形態）
　図１は第１の実施形態に係る光検出装置１の概略構成を示すブロック図である。図１の光検出装置１は、イメージング画素（第１の画素）２と、モニタ画素（第２の画素）３と、第１の読出し回路４と、第２の読出し回路５と、カウント回路６と、回数比較判定回路７と、制御回路８とを備えている。
　イメージング画素２は、入射光を検出する画素であり、光電変換によりキャリアを発生させる光電変換素子９を有する。キャリアとは、光電変換により生じる電子又は正孔である。イメージング画素２は、例えば複数個設けられる。光電変換素子９は、光電変換が可能な第１の光電変換領域と、第１の光電変換領域に接する箇所に配置される第１のピニング膜とを有する。光電変換素子９は、ガイガーモードで動作可能なＳＰＡＤ（Single Photon Avalanche Diode）である。ガイガーモードとは、ＳＰＡＤのアノードとカソード間にブレークダウン電圧を超える電位差の逆バイアスを与えた状態で光子を検出するモードとである。以下では、光電変換素子９をＳＰＡＤ９と呼ぶことがある。光電変換素子９の断面構造は後述する。
　モニタ画素３は、光電変換以外の要因でキャリアを発生させるキャリア発生部１０を有する。モニタ画素３は、光が入射されなくても、キャリア（キャリア）を発生させることができることを特徴とする。モニタ画素３は、例えば複数個設けられる。キャリア発生部１０は、光電変換が可能な第２の光電変換領域を有する。第２の光電変換領域の層構成や材料は、第１の光電変換領域と同じでよい。上述したように、モニタ画素３は光電変換以外の要因でキャリアを発生させることを特徴とするが、モニタ画素３の素子構造はイメージング画素２の素子構造に類似しており、モニタ画素３に光が入射されると、光電変換によるキャリアを発生させることができる。キャリア発生部１０は、ガイガーモードで動作可能なＳＰＡＤを有する。このＳＰＡＤは、光を入射しなくても、キャリアを発生させてブレークダウンを起こすことができる。以下では、キャリア発生部１０をＳＰＡＤ１０と呼ぶことがある。
　本明細書では、イメージング画素２は光電変換素子９を有し、光電変換素子９で発生されたキャリアに応じた画素信号を生成する処理は、イメージング画素２に接続された第１の読出し回路４で行うものとして説明する。同様に、モニタ画素３はキャリア発生部１０を有し、キャリア発生部１０で発生されたキャリアに応じた画素信号を生成する処理は、モニタ画素３に接続された第２の読出し回路５で行うものとして説明する。
　キャリア発生部１０は、第２の光電変換領域に接する箇所に配置される第２のピニング膜を有していてもよい。第２のピニング膜は、少なくとも一部が部分的に除去されていることを特徴としている。第２のピニング膜を部分的に除去することで、後述するように、暗電流が発生しやすくなり、光電変換以外の要因でキャリアを発生させることができ、光が入射されなくても、キャリア発生部１０をブレークダウンさせることが可能となる。
　なお、後述するように、第２のピニング膜は、キャリア発生部１０の必須構成部材ではない。例えば、キャリア発生部１０は、第２のピニング膜等の暗電流を抑制する部材を備えていなくてもよい。暗電流を抑制する部材を備えていないことで、第２の光電変換領域の表面や内部で暗電流が発生しやすくなり、光電変換以外の要因でキャリアを発生させやすくなる。
　第１の読出し回路４は、イメージング画素２で発生された光電変換によるキャリアに応じた画素信号を生成する。第１の読出し回路４は、電流源として機能するＰＭＯＳトランジスタ１１と、インバータ１２とを有する。ＰＭＯＳトランジスタ１１とインバータ１２の代わりに、複数のトランジスタを設けてもよい。複数のトランジスタは、例えば、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタなどである。
　第２の読出し回路５は、モニタ画素３で発生されたキャリアに応じた画素信号を生成する。第２の読出し回路５は、電流源として機能するＰＭＯＳトランジスタ１３と、バッファ１４と、タイミング検出回路１５と、サンプルホールド回路１６と、バッファ１７とを有する。
　サンプルホールド回路１６の前段側のバッファ１４は、サンプルホールド回路１６の入力ノードと、イメージング画素２に接続された第１の読出し回路４内のインバータ１２の出力ノードとの容量を揃えるために設けられている。このバッファ１４を設けることで、イメージング画素２内の光電変換素子９とモニタ画素３内のキャリア発生部１０のブレークダウン電圧を揃えることができる。
　タイミング検出回路１５は、キャリア発生部１０のカソード電位を監視する。カソード電位は、キャリア発生部１０がキャリアを発生させない状態では、電源電位である。タイミング検出回路１５は、カソード電位が電源電位から降下を開始した時点から所定期間が経過したタイミングを検出する。サンプルホールド回路１６は、タイミング検出回路１５により検出されたタイミングに基づいてカソード電位を取り込んで保持する。サンプルホールド回路１６は、保持電位をバッファ１７に出力する。
　カウント回路６は、タイミング検出回路１５が上記のタイミングを検出した回数をカウントする。この回数は、キャリア発生部１０がブレークダウンを起こした回数を示している。
　回数比較判定回路７は、カウント回路６でカウントされた回数が所定の基準回数に到達したか否かを判定し、所定の基準回数に到達したと判定されると、モニタ画素３の動作条件を変更する。
　モニタ画素３の動作条件の変更の第１例は、モニタ画素３でキャリアを発生させないようにすることである。これにより、キャリア発生部１０はブレークダウンを起こさなくなり、モニタ画素３での消費電力を削減できる。また、モニタ画素３の動作条件の変更の第２例は、モニタ画素３内のキャリア発生部１０のアノード－カソード間に、ガイガーモードよりも低い電位差の逆バイアスを与えて、非ガイガーモードで動作させることである。キャリア発生部１０を非ガイガーモードで動作させると、キャリア発生部１０がキャリアを発生しても、ブレークダウンを起こさなくなり、ガイガーモード動作時よりも、消費電力を削減できる。
　制御回路８は、画素間平均取得部２１と、時間取得部２２と、電位制御部２３とを有する。画素間平均取得部２１は、複数のモニタ画像の保持電位の平均を画素間平均値として求める。時間平均取得部は、画素間平均値の時間平均値を求める。電位制御部２３は、あらかじめ設定された目標電圧と比較してカソード電位の時間平均値が高いほど、アノード電位を低い電位に制御する。複数のモニタ画素３と複数のイメージング画素２との全てのアノードは、電位制御部２３の出力ノードに共通に接続されている。したがって、電位制御部２３は、各アノード電位を制御することができる。
　なお、モニタ画素３は、カソード電位の代わりにアノード電位を監視してもよい。この場合、電位制御部２３は、各カソード電位を制御することになる。
　（ＳＰＡＤのカソード電位と超過バイアス）
　図２はカソード電位Ｖｓが時間により変化する様子を示す図である。具体的には、図２は、カソード電位Ｖｓ、アノード電位ＶＳＰＡＤ、及びボトム電位（クエンチ電圧）ＶＢＴの大小関係を示している。
　図１に示すように、キャリア発生部１０のカソードには、ＰＭＯＳトランジスタ１３により電源電圧が供給され、定常状態ではカソード電位は電源電位になる。キャリア発生部１０が光電変換以外の要因でキャリアを発生させると、カソード電位Ｖｓはボトム電位ＶＢＴまで降下する。その後、ＰＭＯＳトランジスタ１３でキャリア発生部１０のカソード電位Ｖｓをリチャージすることで、カソード電位Ｖｓは元の電源電位に復帰する。
　ここで、電源電位とボトム電位ＶＢＴとの間の電位差は、超過バイアスＶＥＸと呼ばれる。また、ボトム電位ＶＢＴとアノード電位ＶＳＰＡＤとの間の電位差は、ブレークダウン電圧ＶＢＤと呼ばれる。電源電位とアノード電位ＶＳＰＡＤが変動しないとすると、超過バイアスＶＥＸは、ブレークダウン電圧ＶＢＤのばらつきや温度により変動する。
　ブレークダウン電圧ＶＢＤが大きくなると、キャリア発生部１０がブレークダウンして到達するボトム電位ＶＢＴが高くなる。すなわち、超過バイアスＶＥＸが低下する。超過バイアスＶＥＸが小さくなると、キャリア発生部１０の感度は低下する。この場合、キャリアの検出効率が低下する。キャリアの検出効率を向上させるためには、サンプルホールド回路１６が保持する電位が所定のボトム電位ＶＢＴの目標値と比較して高い場合には制御回路８によってアノード電位ＶＳＰＡＤを低くする。一方、サンプルホールド回路１６が保持する電位がボトム電位ＶＢＴの目標値より低い場合には、第２の読出し回路５の許容最大電位を超えて素子が破壊される可能性があるため、アノード電位ＶＳＰＡＤを高く設定する。この電圧制御によって意図したキャリア検出効率が実現される。
　（ＳＰＡＤの断面構造）
　図３Ａはイメージング画素２の断面図、図３Ｂはモニタ画素３の断面図である。図３Ａに示すイメージング画素２は、センサ基板４１と、センサ側配線層４２と、ロジック側配線層４３とが積層された積層構造である。ロジック側配線層４３には、不図示のロジック回路基板が積層される。ロジック回路基板には、図１に示した第１の読出し回路４、第２の読出し回路５、カウント回路６、回数比較判定回路７、及び制御回路８が配置される。なお、第１の読出し回路４、第２の読出し回路５、カウント回路６、回数比較判定回路７、及び制御回路８の少なくとも一部をセンサ基板４１側に配置してもよい。
　センサ基板４１は、例えば、単結晶のシリコンを薄くスライスした半導体基板である。センサ基板４１には、複数の光電変換素子９が基板面に沿って配置されている。図３Ａは、１個の光電変換素子９を有する１画素分のイメージング画素２の断面構造を示している。光電変換素子９は、センサ基板４１上に配置されるＮウェル５１、Ｐ型拡散層５２、Ｎ型拡散層５３、ホール蓄積層５４、ピニング膜（第１のピニング膜）５５、及び高濃度Ｐ型拡散層５６を有する。Ｐ型拡散層５２とＮ型拡散層５３とが接続する領域に形成される空乏層によって、アバランシェ増倍領域５７が形成される。図３Ａの下端側が光入射面側であり、本明細書では裏面と呼ぶ。
　Ｎウェル５１は、センサ基板４１にＮ型の不純物イオンを注入及び拡散した領域である。Ｎウェル５１は、光電変換素子９により発生される電子をアバランシェ増倍領域５７に転送する電界を形成する。Ｎウェル５１の代わりに、後述するように、Ｐ型の不純物イオンを注入及び拡散したＰウェルを設けてもよい。
　Ｐ型拡散層５２は、センサ基板４１の表面近傍であって、Ｎ型拡散層５３に対して裏面側に形成される濃いＰ型（Ｐ＋）の拡散層である。Ｎ型拡散層５３は、センサ基板４１の表面近傍であってＰ型拡散層５２に対して表面側に形成される濃いＮ型（Ｎ＋）の拡散層である。Ｎ型拡散層５３は、カソード接続用のコンタクト電極７１に接続されている。
　ホール蓄積層５４は、Ｎウェル５１の側面と底面を囲うように形成されるＰ型の拡散層であり、ホールを蓄積している。また、ホール蓄積層５４は、光電変換素子９のアノード接続用のコンタクト電極７２に接続されており、バイアス電圧の調整が可能とされている。これにより、ホール蓄積層５４のホール濃度が強化され、ピニング膜５５を含むピニングを強固にして、暗電流の発生を抑制することができる。
　ピニング膜５５は、ホール蓄積層５４よりも外側の表面（より具体的には、センサ基板４１の裏面や絶縁膜６２と接する側面）に形成される濃いＰ型（Ｐ＋）の拡散層であり、ホール蓄積層５４と同様に、暗電流の発生を抑制する。
　高濃度Ｐ型拡散層５６は、センサ基板４１の表面近傍において、Ｎウェル５１の外周を囲うように形成される濃いＰ型（Ｐ＋＋）の拡散層であり、ホール蓄積層５４を光電変換素子９のアノード接続用のコンタクト電極７２と接続するために用いられる。
　アバランシェ増倍領域５７は、カソード接続用のコンタクト電極７１を介してＮ型拡散層５３に印加される電圧によってＰ型拡散層５２及びＮ型拡散層５３の境界面に形成される高電界領域であり、光電変換素子９に入射される１フォトンで発生される電子を増倍する。
　隣接する光電変換素子９同士の間には、メタル膜６１及び絶縁膜６２による二重構造の画素間分離部６３が設けられる。この画素間分離部６３にて、隣接する光電変換素子９同士が絶縁されて分離される。例えば、画素間分離部６３は、センサ基板４１の裏面から表面まで貫通するように形成される。
　メタル膜６１は、光を反射又は吸収する金属（例えば、タングステンなど）により形成される膜である。絶縁膜６２は、ＳｉＯ２などの絶縁性を備えた膜である。例えば、メタル膜６１の表面が絶縁膜６２で覆われるようにセンサ基板４１に埋め込まれることで、画素間分離部６３が形成される。画素間分離部６３によって、隣接する光電変換素子９同士は電気的及び光学的に分離される。
　センサ側配線層４２は、コンタクト電極７１～７３、メタル配線７４～７６、コンタクト電極７７～７９、及びメタルパッド８０～８２を有する。
　コンタクト電極７１は、Ｎ型拡散層５３とメタル配線７４とを接続する。コンタクト電極７２は、高濃度Ｐ型拡散層５６とメタル配線７５とを接続する。コンタクト電極７３は、メタル膜６１とメタル配線７６とを接続する。
　メタル配線７４は、少なくともアバランシェ増倍領域５７を覆うように、アバランシェ増倍領域５７よりも広く形成される。メタル配線７４は、光電変換素子９を透過した光を光電変換素子９の方向に反射する。
　メタル配線７５は、メタル配線７４の外周を覆うように、高濃度Ｐ型拡散層５６と重なるように形成される。メタル配線７６は、光電変換素子９の四隅でメタル膜６１に接続するように形成される。
　コンタクト電極７７は、メタル配線７４とメタルパッド８０とを接続する。コンタクト電極７８は、メタル配線７５とメタルパッド８１とを接続する。コンタクト電極７９は、メタル配線７６とメタルパッド８２とを接続する。
　メタルパッド８０～８２は、ロジック側配線層４３に形成されているメタルパッド９３～９５と、Ｃｕ－Ｃｕ接合により接続される。
　ロジック側配線層４３は、電極パッド８３～８５と、絶縁層８６と、コンタクト電極８７～９２と、メタルパッド９３～９５とを有する。
　電極パッド８３～８５は、ロジック回路基板との接続に用いられる。絶縁層８６は、電極パッド８３～８５同士を絶縁する。
　コンタクト電極８７、８８は、電極パッド８３とメタルパッド９３とを接続する。コンタクト電極８９、９０は、電極パッド８４とメタルパッド９４とを接続する。コンタクト電極９１、９２は、電極パッド８５とメタルパッド９５とを接続する。
　メタルパッド９３は、メタルパッド８０と接合される。メタルパッド９４は、メタルパッド８１と接合される。メタルパッド９５は、メタルパッド８２と接合される。
　このような配線構造により、例えば、光電変換素子９のカソード接続用の電極パッド８３は、コンタクト電極８７、８８、メタルパッド９３、メタルパッド８０、コンタクト電極７７、メタル配線７４、及びコンタクト電極７１を介して、Ｎ型拡散層５３と電気的に接続される。また、光電変換素子９のアノード接続用の電極パッド８４は、コンタクト電極８９、９０、メタルパッド９４、メタルパッド８１、コンタクト電極７８、メタル配線７５、コンタクト電極７２を介して、高濃度Ｐ型拡散層５６に電気的に接続される。例えば電極パッド８３にバイアス電圧を付与することで、光電変換素子９のカソード電位を調整できる。
　また、電極パッド８５は、コンタクト電極９１、９２、メタルパッド９５、メタルパッド８２、コンタクト電極７９、メタル配線７６、及びコンタクト電極７３を介して、メタル膜６１に接続される構成になっている。したがって、光電変換素子９では、ロジック回路基板から電極パッド８５に供給されるバイアス電圧をメタル膜６１に印加することができる。これにより、隣接画素間の境界領域の電位を所望の電位レベルに設定できる。
　図３Ｂに示すモニタ画素３の断面構造は、図３Ａと似通っており、対応する部材には同一の符号を付している。図３Ｂに示すモニタ画素３は、例えば、ピニング膜（第２のピニング膜）５５が部分的に除去されている。図３Ｂでは、センサ側配線層４２と反対の面（光入射面）側に配置されるピニング膜５５を部分的に除去する例を示す。後述するように、ピニング膜５５を部分的に除去する場所は、光入射面に沿った場所以外の場所でもよい。また、ピニング膜５５を部分的に除去するサイズや形状も任意である。さらに、ピニング膜５５を複数箇所で部分的に除去してもよい。
　ピニング膜を部分的に除去した場所では、暗電流が発生しやすくなり、キャリア発生部１０は、暗電流による電子を発生させる。
　本実施形態によるモニタ画素３は、光が入射したか否かに関係なく、また、入射光量に依存せずに、キャリア発生部１０をブレークダウンさせることができる。
　なお、キャリア発生部１０に光が入射されると、キャリア発生部１０に光が入射されない場合と比べて、上述したボトム電位が変動し、アノード電圧の調整に誤差が生じるおそれがある。そこで、モニタ画素３は、光が入射されないような構造にしてもよい。
　（キャリア発生部１０の遮光構造）
　図４は図３Ｂの一変形例によるモニタ画素３の断面図である。図４のモニタ画素３は、光入射面側のピニング膜５５の上に遮光部材２５を配置している。図４の遮光部材２５は、ＯＰＢ（Optical Black）とも呼ばれる。図４の遮光部材２５は、画素間分離部６３と同じ材料で形成することができる。図４では、光入射面側のピニング膜５５の一部を除去しているが、上述したように、ピニング膜５５を部分的に除去する場所は、光入射面とは異なる場所（例えば、画素の境界領域）でもよいし、ピニング膜５５をすべて除去してもよい。
　モニタ画素３の光入射面側を遮光部材２５で覆うことにより、モニタ画素３内のキャリア発生部１０には光が入射されなくなる。よって、キャリア発生部１０は、光電変換以外の要因でのみキャリアを発生させることができる。これにより、モニタ画素３内のキャリア発生部１０をブレークダウンさせた場合のボトム電位や超過バイアスの変動を抑制でき、光電変換素子９及びキャリア発生部１０のバイアス電圧を精度よく調整できる。
　（ＴｏＦセンサへの適用）
　本実施形態による光検出装置１は、距離計測用のＴｏＦセンサで用いることができる。図５はＴｏＦセンサ２６の模式的な断面図である。図５のＴｏＦセンサ２６は、距離計測を行うべき対象物に光を照射する発光部２７と、対象物からの反射光を受光する受光部２８とを備えている。本実施形態による光検出装置１は、図５の受光部２８で用いられる。受光部２８と発光部２７は支持部材２９に支持されており、発光部２７から発光された光が受光部２８で受光されないように、発光部２７と受光部２８の間には遮光壁３０が配置されている。遮光壁３０は支持部材２９に一体に形成されている。
　図５の受光部２８は、イメージング画素２とモニタ画素３を有する。イメージング画素２の光入射面側にはオンチップレンズ２ａが配置され、また、イメージング画素２の光軸前方には、集光レンズ３１が配置されており、集光レンズ３１に入射された光は、集光されてイメージング画素２に入射される。また、モニタ画素３の光入射面側には遮光壁３０が対向して配置されており、集光レンズ３１で集光された光と発光部２７で発光された光がモニタ画素３に入射されないようにしている。
　イメージング画素２とモニタ画素３は、同一の基板上に共通の半導体プロセスにて形成されるため、イメージング画素２とモニタ画素３が近接して配置されるおそれがある。そこで、図５に示すように、イメージング画素２とモニタ画素３の間など、モニタ画素３の周囲にダミー画素３２を配置してもよい。ダミー画素３２は、イメージング画素２としても、またモニタ画素３としても用いられない画素であるが、他の目的に使用してもよい。このように、モニタ画素３の周囲にダミー画素３２を配置することで、モニタ画素３に光が入射されるおそれをさらに低くすることができる。
　図６は図５のＴｏＦセンサ２６を備えた測距装置４０の概略構成を示すブロック図である。測距装置４０は、発光部２７、受光部２８、受光側光学系（集光レンズ）３１、駆動部３３、電源回路３４、発光側光学系３５、信号処理部３６、制御部３７、及び温度検出部３８を備えている。
　発光部２７は、複数の光源により光を発する。発光部２７は、例えば、各光源としてＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER：垂直共振器面発光レーザ）による複数の発光素子を有しており、これら発光素子が例えばマトリクス状等の所定態様により配列されて構成されている。発光部２７は図１の光検出装置１に該当し、発光素子は、光電変換素子９に該当する。
　駆動部３３は、発光部２７を駆動するための電源回路３４を有する。電源回路３４は、例えば測距装置４０に設けられた不図示のバッテリ等からの入力電圧に基づき、駆動部３３の電源電圧を生成する。駆動部３３は、この電源電圧に基づいて発光部２７を駆動する。
　発光部２７より発光された光は、発光側光学系３５を介して測距対象としての被写体Ｓに照射される。照射された光の被写体Ｓからの反射光は、受光側光学系３１を介して受光部２８の受光面に入射する。
　受光部２８は、上述したように複数のイメージング画素２を有する。反射光が入射されたイメージング画素２は、受光側光学系３１を介して入射する被写体Ｓからの反射光を受光し、電気信号に変換して出力する。
　受光部２８は、受光した光を光電変換して得た電気信号について、例えばブレークダウンによって生じる電圧変化をデジタル信号に変換して、後段の信号処理部３６に出力する。
　また、本実施形態による受光部２８は、フレーム同期信号を駆動部３３に出力する。これにより駆動部３３は、発光部２７における発光素子を受光部２８のフレーム周期に応じたタイミングで発光させることができる。
　信号処理部３６は、例えばＤＳＰ（Digital Signal Processor）等により信号処理プロセッサとして構成される。信号処理部３６は、受光部２８から入力されるデジタル信号に対して、各種の信号処理を施す。
　制御部３７は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を有するマイクロコンピュータ、或いはＤＳＰ等の情報処理装置を備えて構成され、発光部２７による発光動作を制御するための駆動部３３の制御や、受光部２８による受光動作に係る制御を行う。
　制御部３７は、測距部３９としての機能を有する。測距部３９は、信号処理部３６を介して入力される信号（つまり被写体Ｓからの反射光を受光して得られる信号）に基づき、被写体Ｓまでの距離を測定する。本実施形態による測距部３９は、被写体Ｓの三次元形状の特定を可能とするために、被写体Ｓの各部について距離の測定を行う。
　温度検出部３８は、発光部２７の温度を検出する。温度検出部３８としては、例えばダイオードを用いて温度検出を行う構成を採ることができる。
　温度検出部３８により検出された温度の情報は駆動部３３に供給され、これにより、駆動部３３は該温度の情報に基づいて発光部２７を駆動することができる。
　ＴｏＦ方式として、いわゆるダイレクトＴｏＦ（ｄＴＯＦ）方式を採用する場合、発光部２７はパルス駆動する。この場合、測距部３９は、信号処理部３６を介して入力される信号に基づき、発光部２７より発せられて受光部２８により受光される光に基づいて、発光から受光までの時間差を計算し、該時間差と光の速度とに基づいて被写体Ｓの各部の距離を計算する。
　なお、ＴｏＦ方式として、いわゆるインダイレクトＴｏＦ（ｉＴＯＦ）方式（位相差法）を採用する場合、受光部２８で受光した信号の位相差により距離を検出する。
　（光検出装置１のレイアウト配置）
　本実施形態による光検出装置１は、複数のイメージング画素２と複数のモニタ画素３とを有する画素アレイ部４５を備えている。図７Ａは画素アレイ部４５の一部を示す平面図である。図７Ａでは、１個のモニタ画素３をＳＰＡＤ画素４６と呼んでいる。また、図７Ａでは、１個のＳＰＡＤ画素４６に対応する第２の読出し回路５を読出し回路４７と呼んでいる。さらに、１個のＳＰＡＤ画素４６に対応するカウント回路６、回数比較判定回路７、及び制御回路８を判定回路４８と呼んでいる。
　図７Ａでは、ＳＰＡＤ画素４６と、読出し回路４７と、判定回路４８とを１画素分の構成として近接して配置している。図７Ａは、４画素分のレイアウト配置を示しているが、画素アレイ部４５内の画素数は任意である。
　図７Ｂは、複数のＳＰＡＤ画素４６に対して、１個の読出し回路４７と、１個の判定回路４８とを対応づけた画素アレイ部４５の例を示している。図７Ｂの場合、複数のＳＰＡＤ画素４６が、１個の読出し回路４７と１個の判定回路４８とを共用する。これにより、少なくとも一つの画素がブレークダウンする確率が高まるため、容易に高頻度のボトム電位ＶＢＴの取得が可能となる。その結果、電位制御を短時間で実行可能となる。
　図７Ｃは、ＳＰＡＤ画素４６を有する画素アレイ部４５が配置された第１基板４９ａと、読出し回路４７と判定回路４８が配置された第２基板４９ｂとを積層する例を示している。第１基板４９ａと第２基板４９ｂは、例えばＣｕ－Ｃｕ接合等により接続されて両基板間で信号伝送を行う。図７Ｃの場合、第１基板４９ａ上の１個のＳＰＡＤ画素４６と、第２基板４９ｂ上の１個の読出し回路４７及び１個の判定回路４８とが対応づけられている。
　図７Ｄは、図７Ｃの一変形例であり、第１基板４９ａ上の複数のＳＰＡＤ画素４６と、第２基板４９ｂ上の１個の読出し回路４７及び１個の判定回路４８とが対応づけられている。図７Ｄの場合、第２基板４９ｂの集積度を下げることができるため、他の回路を第２基板４９ｂに配置してもよい。
　図７Ｃ及び図７Ｄでは、ＳＰＡＤ画素４６、読出し回路４７、及び判定回路４８を第１基板４９ａと第２基板４９ｂに分けて配置する例を示したが、３つ以上の基板を積層して、読出し回路４７と判定回路４８を２つ以上の基板に分けて配置してもよい。
　画素アレイ部４５に配置される複数のイメージング画素２と複数のモニタ画素３の具体的な配置場所は任意であり、種々の配置場所を取りうる。
　（イメージング画素２とモニタ画素３のレイアウト配置）
　図８Ａは画素アレイ部４５内のイメージング画素２とモニタ画素３の配置場所の第１例を示す模式的な平面図である。図８Ａは、イメージング画素２用の第１の画素アレイ部４５ａと、モニタ画素３用の第２の画素アレイ部４５ｂを有する例を示している。第１の画素アレイ部４５ａと第２の画素アレイ部４５ｂは、同一の基板４９ａ上の互いに離隔した場所に配置されている。また、第１の画素アレイ部４５ａ内の複数のイメージング画素２は二次元方向に配置されているのに対し、第２の画素アレイ部４５ｂ内の複数のモニタ画素３は、一方向に沿ってライン状に配置されている。
　図８Ｂは画素アレイ部４５内のイメージング画素２とモニタ画素３の配置場所の第２例を示す模式的な平面図である。図８Ｂは、第２の画素アレイ部４５ｂ内の複数のモニタ画素３が二次元方向に配置されている点で図８Ａとは異なっている。
　図８Ｃは画素アレイ部４５内のイメージング画素２とモニタ画素３の配置場所の第３例を示す模式的な平面図である。図８Ｃでは、複数のイメージング画素２と複数のモニタ画素３を同一の画素アレイ部４５に近接して配置する例を示している。図８Ｃでは、画素アレイ部４５の上端付近に複数のモニタ画素３を配置しているが、画素アレイ部４５内の複数のモニタ画素３の配置場所は任意である。
　図８Ｄは画素アレイ部４５内のイメージング画素２とモニタ画素３の配置場所の第４例を示す模式的な平面図である。図８Ｄでは、複数のイメージング画素２と複数のモニタ画素３を、同一の画素アレイ部４５内に、互いに離隔して配置する例を示している。画素アレイ部４５内の複数のイメージング画素２と複数のモニタ画素３の間には、例えばダミー画素３２が配置される。ダミー画素３２は、イメージング画素２としても、モニタ画素３としても用いられない画素である。
　図８Ｅは画素アレイ部４５内のイメージング画素２とモニタ画素３の配置場所の第５例を示す模式的な平面図である。図８Ｅでは、複数のイメージング画素２が配置された画素アレイ部４５内の複数のイメージング画素２の配置場所の合間にモニタ画素３を配置している。この結果、モニタ画素３は、画素アレイ部４５内に分散して配置される。
　図５に示したように、イメージング画素２には光が入射されるのに対して、モニタ画素３には光が入射されないようにするのが望ましい。このため、イメージング画素２とモニタ画素３の間には、遮光部材２５を配置してもよい。本実施形態による光検出装置１の遮光構造には複数の形態が考えられる。
　（遮光構造）
　図９Ａは遮光構造の第１例を示す平面図である。図９Ａの遮光構造は、複数のイメージング画素２が配置される第１の画素アレイ部４５ａと、複数のモニタ画素３が配置される第２の画素アレイ部４５ｂとの間に遮光部材２５を配置するものである。遮光部材２５は、基板４９ａの深さ方向に延びており、イメージング画素２内の第１の光電変換領域を通過した光は遮光部材２５によって遮光され、モニタ画素３内の第２の光電変換領域に入り込むことが防止される。
　図９Ｂは遮光構造の第２例を示す平面図である。図９Ｂの遮光構造は、複数のモニタ画素３が配置される第２の画素アレイ部４５ｂの上方（光入射方向）に、第２の画素アレイ部４５ｂの全域を覆うように遮光部材２５を配置するものである。これにより、第１の画素アレイ部４５ａに入射される光が遮光部材２５によって遮光されて、第２の画素アレイ部４５ｂに入射されなくなる。
　図９Ｃは遮光構造の第３例を示す平面図である。図９Ｃの遮光構造は、複数のイメージング画素２と複数のモニタ画素３を互いに離隔して同一の画素アレイ部４５に配置し、複数のイメージング画素２と複数のモニタ画素３の間に、例えばダミー画素３２を配置するものである。ダミー画素３２の上方（光入射方向）には、遮光部材２５が配置されている。図９Ｃの遮光部材２５により、複数のイメージング画素２に入射される光が複数のモニタ画素３に入射されなくなる。
　図９Ｄは遮光構造の第４例を示す平面図である。図９Ｄの遮光構造は図９Ｃの一変形例であり、ダミー画素３２の上方（光入射方向）の遮光部材２５がダミー画素３２だけでなく、複数のモニタ画素３を覆うように配置されている。よって、図９Ｄの遮光部材２５は、図９Ｃの遮光部材２５よりも、モニタ画素３に光が入射されにくくなり、遮光性能が向上する。
　図９Ｅは遮光構造の第５例を示す平面図である。図９Ｅは図５のようなＴｏＦセンサ２６を想定したものである。図９Ｅでは、複数のイメージング画素２が配置された第１の画素アレイ部４５ａと、複数のモニタ画素３が配置された第２の画素アレイ部４５ｂとが互いに離隔して配置され、第２の画素アレイ部４５ｂと発光部２７の間には遮光部材２５が配置されている。遮光部材２５は基板４９ａの深さ方向に延びているため、発光部２７から発光された光は遮光部材２５で遮光されて、モニタ画素３に入射されなくなる。
　（モニタ画素３の動作条件の変更）
　図１の光検出装置１内の回数比較判定回路７は、モニタ画素３内のキャリア発生部１０のカソード電位がボトム電位になった回数が所定の基準回数に到達した場合には、モニタ画素３の動作条件を変更する。図１０Ａはモニタ画素３の動作条件の変更の第１例を示す図である。図１０Ａでは、基準回数に到達した場合には、例えば、モニタ画素３内のＰＭＯＳトランジスタからなる電流源１３ａをオフにする。これにより、キャリア発生部１０のカソード電位を引き上げることができなくなり、モニタ画素３はブレークダウンを起こさなくなる。あるいは、キャリア発生部１０のカソードと接地ノードとの間にＮＭＯＳトランジスタ等からなるカソード電位制御回路８を接続して、キャリア発生部１０のカソード電位を、キャリア発生部１０がガイガーモードで動作しない電位に設定してもよい。キャリア発生部１０は、カソード－アノード間にブレークダウン電圧以上の電圧を印加するとガイガーモードで動作するため、カソード電位制御回路８は、キャリア発生部１０のカソード－アノード間にブレークダウン電圧未満の電位差が印加されるように、カソード電位を設定する。
　図１０Ｂはモニタ画素３の動作条件の変更の第２例を示す図である。図１０Ｂは、キャリア発生部１０のアノード電位を制御するものである。図１０Ｂでは、基準回数に到達した場合には、例えば、モニタ画素３内のＮＭＯＳトランジスタからなる電流源１３ｂをオフする。これにより、キャリア発生部１０のアノード電位を引き下げることができなくなり、モニタ画素３はブレークダウンを起こさなくなる。あるいは、キャリア発生部１０のアノードと電源ノードとの間にＰＭＯＳトランジスタ等からなるアノード電圧制御回路８ａを接続して、キャリア発生部１０のアノード電位を、キャリア発生部１０がガイガーモードで動作しない電位に設定してもよい。
　（光検出装置１の処理動作）
　図５及び図６で示したように、本実施形態による光検出装置１はＴｏＦセンサ２６で用いることができるが、本実施形態による光検出装置１はＴｏＦセンサ２６以外の用途でも用いることができる。例えば、微弱な光を検出することを念頭に置いたイメージング画素２内の光電変換素子９のバイアス電圧を調整する目的で、モニタ画素３を用いてもよい。あるいは、イメージング画素２とは独立してモニタ画素３を動作させてもよい。
　図１１はＴｏＦセンサ２６の動作に合わせてモニタ画素３を動作させる場合の処理動作を示すフローチャートである。まず、測距動作が開始される（ステップＳ１）。具体的には、ＴｏＦセンサ２６内の発光部２７による発光処理と、イメージング画素２による画素信号の生成処理と、モニタ画素３によるバイアス電圧の生成処理とが並行して開始される。
　発光部２７は、発光回数が所定の回数に到達したか否かを判定し（ステップＳ２）、所定の回数に到達するまでは、周期的にパルス状の光信号を発光する（ステップＳ３）。
　一方、イメージング画素２は、光電変換が可能な状態に活性化される（ステップＳ４）。活性化とは、光電変換素子９のアノード－カソード間にブレークダウン電圧以上の電位差を与えることを意味する。
　その後、イメージング画素２内の光電変換素子９の受光回数（発火回数）が所定の回数に到達したか否かを判定する（ステップＳ５）。所定の回数に到達するまでは、光電変換素子９が発火した時刻または発火回数を検出する処理を繰り返す（ステップＳ６）。なお、発火とは、光電変換素子９が光子を受光して、ブレークダウンを起こすことを意味する。ステップＳ５で所定の回数に到達したと判定されると、イメージング画素２を非活性化する（ステップＳ７）。非活性化とは、光電変換素子９のアノード－カソード間にブレークダウン電圧未満の電位差を与えることを意味する。
　一方、モニタ画素３は、キャリアを検出可能な状態に活性化され（ステップＳ８）、所定の時間が経過したか否かを判定する（ステップＳ９）。所定の時間が経過していなければ、キャリア発生部１０が発火した回数をカウントするとともに、キャリア発生部１０のカソードがボトム電位になったことを検出する（ステップＳ１０）。次に、発火した回数が所定の回数に到達しか否かを判定し（ステップＳ１１）、まだ所定の回数に到達していなければ、ステップＳ９以降の処理を繰り返す。所定の回数に到達した場合、又はステップＳ９で所定の時間が経過したと判定された場合、モニタ画素３を非活性化する（ステップＳ１２）。
　ステップＳ２で所定回数発光したと判定された場合、又はステップＳ７又はＳ１２の処理が終わると、測距動作を終了する（ステップＳ１３）。
　次に、発光部２７が光信号を発光した時刻と、ステップＳ６で光電変換素子９が発火した時刻とに基づいて、距離計測を行う（ステップＳ１４）。ステップＳ１４の処理に並行して、制御回路８は、キャリア発生部１０のカソードのボトム電位を平均化及びＡＤ変換するなどして、光電変換素子９とキャリア発生部１０のバイアス電圧（例えば、アノード電位）を生成する（ステップＳ１５）。次に、光電変換素子９とキャリア発生部１０のバイアス電圧（例えば、アノード電位）を調整する（ステップＳ１６）。
　図１２はイメージング画素２とモニタ画素３を並行して動作させる場合の処理動作を示すフローチャートである。図１２の処理動作は、ＴｏＦセンサ２６での使用は念頭に置いておらず、イメージング画素２で光検出を行う際に、光電変換素子９のバイアス電圧を調整するものである。
　まず、イメージング画素２とモニタ画素３は並行して露光動作を開始する（ステップＳ２１）。イメージング画素２は、図１１のステップＳ４～Ｓ７と同様の動作を行って、光電変換素子９が発火した回数をカウントする（ステップＳ２２～Ｓ２５）。ステップＳ２４では、光電変換素子９が発火した時刻を検出する必要はなく、発火した回数のカウントのみを行えばよい。
　モニタ画素３は、図１１のステップＳ８～Ｓ１２と同様の動作を行って、キャリア発生部１０が発火した回数と、キャリア発生部１０のカソードのボトム電位を検出する（ステップＳ２６～Ｓ３０）。
　ステップＳ２５とＳ３０の処理終わると、露光を終了し（ステップＳ３１）、イメージング画素２で生成した画素信号を出力する（ステップＳ３２）。ステップＳ３２の処理に並行して、制御回路８は、図１１のステップＳ１５とＳ１６と同様に、光電変換素子９とキャリア発生部１０のバイアス電圧（例えば、アノード電位）を調整する処理を行う（ステップＳ３３、Ｓ３４）。
　図１３はイメージング画素２とは独立した動作を行うモニタ画素３の処理動作を示すフローチャートである。モニタ画素３は、図１１のステップＳ８～Ｓ１３、Ｓ１５、Ｓ１６と同様の動作を行う（ステップＳ４１～Ｓ４９）。これにより、モニタ画素３は、イメージング画素２とは無関係に、キャリア発生部１０のカソードのボトム電位を検出して、検出されたボトム電位に基づいて、キャリア発生部１０のバイアス電圧（例えば、アノード電位）を制御できる。
　このように、第１の実施形態では、イメージング画素２とは別個にモニタ画素３を設け、モニタ画素３内のキャリア発生部１０は、光電変換以外の要因でキャリアを発生させ、発生されたキャリアによりブレークダウンを起こす。キャリア発生部１０がブレークダウンを起こしたときのカソードのボトム電位を検出し、検出されたボトム電位に基づいて、イメージング画素２内の光電変換素子９とモニタ画素３内のキャリア発生部１０のバイアス電圧（例えばアノード電位）を調整する。これにより、モニタ画素３への入射光の光量によってバイアス電圧が変動するおそれがなくなり、バイアス電圧を安定化させることができる。
　また、本実施形態では、モニタ画素３内のキャリア発生部１０を所定回数発火させて、光電変換素子９とキャリア発生部１０のバイアス電圧が生成された場合には、モニタ画素３の動作条件を変更する。これにより、モニタ画素３での消費電力を削減できる。
　さらに、モニタ画素３に光が入射されないように遮光部材２５を配置することで、モニタ画素３を用いて生成したバイアス電圧の変動を抑制できる。
　（第２の実施形態）
　第１の実施形態で説明したように、イメージング画素２とモニタ画素３は互いに構造が異なっている。構造の違いにより、イメージング画素２は入射光に応じた光電変換を行うのに対して、モニタ画素３は光電変換以外の要因によりキャリアを発生させる。以下に説明する第２の実施形態は、モニタ画素３の構造の具体例を明示するものである。
　図３Ｂでは、配線層と反対側のピニング膜（第２のピニング膜）５５を部分的に除去して、暗電流によるキャリア（例えば電子）を発生させている。ピニング膜５５を除去するサイズが大きいほど、暗電流を発生させやすくなるが、ピニング膜５５を除去する場所、除去するサイズ、及び除去する形状は任意である。以下では、例えば、配線層と反対側の面（光入射面に該当する面）のピニング膜５５を部分的に除去する例を説明するが、画素間分離部６３に沿った面のピニング膜５５を部分的に除去してもよい。
　図１４Ａはピニング膜５５の第１例を示す平面図、図１４Ｂはピニング膜５５の第２例を示す平面図である。図１４Ａは、１画素分のピニング膜５５を示している。ピニング膜５５の外周側には、画素間分離部６３が配置されている。図１４Ａでは、ピニング膜５５の略中央部を矩形状５５ａに除去している。除去する矩形サイズ５５ａは任意であり、例えば図１４Ｂに示すように１画素の一辺の１／３程度のサイズ５５ａでピニング膜５５を除去してもよい。ピニング膜５５を部分的に除去すると、除去した部分は、除去しない部分よりも、暗電流が発生しやすくなる。暗電流による電子は、キャリア発生部１０内のカソードに引き寄せられるため、アバランシェ増倍領域５７で電子を増倍させ、キャリア発生部１０はブレークダウンを起こす。
　図３Ｂのホール蓄積層５４に接するピニング膜５５の面積が小さいほど、暗電流が発生しやすくなるため、図１４Ｃのように、例えば配線層と反対側の面のピニング膜５５をすべて除去してもよい。図１４Ｃでは、配線層と反対側の面のピニング膜５５を除去した結果、ホール蓄積層５４が露出した例を示している。
　また、図１４Ｄに示すように、ピニング膜５５内の複数箇所に部分的な除去箇所５５ａを設けてもよい。ピニング膜５５内の複数箇所に除去箇所５５ａを設けることで、キャリア発生部１０の光電変換領域内の複数箇所でキャリアを発生させることができ、キャリアの検出効率を向上できる。
　また、除去箇所５５ａを矩形状にする代わりに、図１４Ｅに示すように、スリット形状にしてもよい。
　あるいは、図１４Ｆに示すように、矩形状の除去箇所５５ａを左右上下に均等に複数個配置してもよい。あるいは、図１４Ｇに示すように、ピニング膜５５内にメッシュ状の除去箇所５５ａを設けてもよい。
　上述したように、ピニング膜５５を除去した箇所５５ａでは、暗電流によるキャリアが発生しやすくなるが、よりキャリアを発生させるには、ピニング膜５５を除去した箇所５５ａにプラズマによるダメージを与えて、界面準位を形成してもよい。
　図１５は第２の実施形態の一変形例によるキャリア発生部１０の断面図である。図１５では、図３ＢのＮウェル５１の代わりにＰウェル５１ａを設けている。また、図１５では、図３Ｂと共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
　図１５におけるキャリア発生部１０は、配線層と反対側の面のピニング膜５５をすべて除去した例を示しているが、配線層と反対側の面のピニング膜５５を部分的に除去してもよい。
　図１５では、ピニング膜５５を除去した箇所にプラズマ中のイオンを衝突させてダメージを与えて界面準位５５ｂを生じさせる。この界面準位５５ｂはキャリアの発生源となる。そこで、キャリア発生部１０は、配線層と反対側の面の近傍に形成された界面準位５５ｂで発生されたキャリアにより、ブレークダウンを生じさせる。
　プラズマのダメージによる界面準位５５ｂの形成は、図１４Ａ～図１４Ｇのいずれにおいても適用可能である。ピニング膜５５を除去した箇所に界面準位５５ｂを形成することで、よりキャリアが発生しやすくなり、キャリア発生部１０をブレークダウンさせやすくなる。
　このように、第２の実施形態では、モニタ画素３内のキャリア発生部１０のピニング膜５５を部分的に除去することで、光電変換以外の要因でキャリアを発生させることができる。ピニング膜５５の部分的な除去は、エッチングにより比較的に簡易に行うことができるため、イメージング画素２と同じ製造工程でモニタ画素３を形成でき、容易に製造できる。また、モニタ画素３内のキャリア発生部１０をブレークダウンさせるのに最適なサイズでピニング膜５５を部分的に除去することも、比較的容易に行うことができる。
　また、第２の実施形態では、ピニング膜５５を除去した箇所にプラズマのダメージによる界面準位５５ｂを形成することができるため、より多くのキャリアを発生させることができ、キャリア発生部１０をブレークダウンさせやすくなる。
　（第３の実施形態）
　第３の実施形態は、ピニング膜５５の部分的な除去以外の構造的な特徴により、モニタ画素３内のキャリア発生部１０にて光電変換以外の要因でキャリアを発生させるものである。
　図１６は第３の実施形態によるキャリア発生部１０の断面図である。図１６と、後述する図１８～図２４では、図３ＢのＮウェル５１の代わりにＰウェル５１ａを設けている。また、図１６～図２４では、図３Ｂと共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
　図１６におけるキャリア発生部１０は、配線層４２側のＰウェル５１ａ内にフローティングの高濃度不純物領域６４を設けている。この高濃度不純物領域６４は、例えばＰ型不純物イオンを配線層４２側から注入して拡散させた領域である。この高濃度不純物領域６４を設けることで、より多くの電子がカソードに引き寄せられ、電子の検出効率を向上させることができる。
　もともとホール蓄積層５４の配線層４２側には、コンタクト電極７２との接続のために高濃度Ｐ型拡散層５６が形成されており、この高濃度Ｐ型拡散層５６を形成する工程で、上述した高濃度不純物領域６４を形成できる。よって、図１６の高濃度不純物領域６４を形成するために追加の製造工程を設ける必要がない。このように、図１６のキャリア発生部１０は、製造プロセスを変更することなく製造できる。
　図１６以外にも、光電変換以外の要因でキャリアを発生させる複数の構造が考えられる。以下、これらの構造のうち、代表的な構造を順に説明する。
　図１７は第３の実施形態の第１変形例によるキャリア発生部１０の断面図である。図１７におけるキャリア発生部１０は、Ｐ型拡散層５２とＮ型拡散層５３とが接続する領域に形成される空乏層によるアバランシェ増倍領域５７（強電界領域とも呼ばれる）と、積層方向に重なる位置に凹凸構造体６５を設けるものである。
　凹凸構造体６５は、アバランシェ増倍領域５７よりも配線層４２側に配置されたＮウェル５１内に複数のトレンチを形成し、これらトレンチ内に例えば絶縁材料を充填することで形成される。凹凸構造体６５とアバランシェ増倍領域５７は、積層方向から見て重なるように配置されている。また、凹凸構造体６５は、Ｎ型拡散層５３の領域内に設けられてもよい。
　凹凸構造体６５における絶縁材料とＮウェル５１との界面からは電子が発生される。発生された電子はカソードに引き寄せられるため、電子の検出効率を向上でき、キャリア発生部１０をよりブレークダウンさせやすくなる。
　図１８Ａ及び図１８Ｂは第３の実施形態の第２変形例によるキャリア発生部１０の断面図である。図１８Ａ及び図１８Ｂはいずれも、キャリア発生部１０の一部の領域に形成された結晶欠陥６６をキャリアの発生源とするものである。結晶欠陥６６は、例えばシリコンを材料とする光電変換領域にシリコンやアルゴンなどを注入することで、比較的容易に形成することができる。
　図１８Ａ及び図１８Ｂでは、結晶欠陥６６の位置を模式的に「×」で明示している。図１８Ａは配線層４２とは反対側のＰウェル５１ａ内に結晶欠陥６６を形成する例を示し、図１８Ｂは配線層４２に近い側のＰウェル５１ａ内に結晶欠陥６６を形成する例を示している。図１８Ａと図１８Ｂのいずれの場合も、結晶欠陥６６の位置で電子が発生され、発生された電子はカソードに引き寄せられることから、キャリア発生部１０をブレークダウンさせることができる。
　図１９Ａ及び図１９Ｂは第３の実施形態の第３変形例によるキャリア発生部１０の断面図である。図１９Ａ及び図１９Ｂはいずれも、キャリア発生部１０の一部の領域に含まれる重金属６７をキャリアの発生源とするものである。重金属６７は、例えばモリブデン（Ｍｏ）やイットリウム（Ｉｔ）などの比重が４以上の金属である。重金属６７は、イオン注入やスパッタなどで、キャリア発生部１０の一部の領域に注入することができる。重金属６７は、電子を発生させる。図１９Ａは配線層４２側のＰウェル５１ａに重金属６７を注入する例を示し、図１９Ｂは光入射面側のＰウェル５１ａに重金属６７を注入する例を示す。
　重金属６７で発生された電子はカソードに引き寄せられるため、キャリア発生部１０をブレークダウンさせることができる。
　図２０は第３の実施形態の第４変形例によるキャリア発生部１０の断面図である。図２０は、カソード接続用のコンタクト電極７１とアノード接続用のコンタクト電極７２等を形成する際に、配線層４２側のＰウェル５１ａ内にフローティングのコンタクト電極６８を形成する。よって、このコンタクト電極６８を形成するために追加の製造工程は不要である。このコンタクト電極６８はフローティングであり、電子を発生させる。発生された電子は、カソードに引き寄せられる。よって、キャリア発生部１０をブレークダウンさせることができる。コンタクト電極６８は、カソード接続用のコンタクト電極７１とアノード接続用のコンタクト電極７２よりも大きいサイズにしてもよい。これにより、電子の発生量を増やすことができる。なお、フローティングのコンタクト電極６８を複数個設けてもよい。
　図２１Ａ及び図２１Ｂは第３の実施形態の第５変形例によるキャリア発生部１０の断面図である。キャリア発生部１０の光電変換領域に応力がかかると、光電変換領域が歪んでキャリア（例えば電子）が発生する。そこで、第５変形例では、光電変換領域であるＰウェル５１ａに接する場所に応力付与部材６９を配置する。応力付与部材６９は、Ｐウェル５１ａに応力を付与する部材である。図２１Ａは配線層４２と反対側のＰウェル５１ａの端面に応力付与部材６９を接触させる例を示し、図２１ＢはＰウェル５１ａの配線層４２側の端面に応力付与部材６９を接触させる例を示す。
　図２１Ａと図２１Ｂのいずれの場合も、応力付与部材６９をＰウェル５１ａに接触させることで、Ｐウェル５１ａ内に応力が発生して歪みが生じ、キャリア（例えば電子）を発生させることができる。発生されたキャリアはカソードに引き寄せられるため、キャリアの検出効率を向上できる。
　図２２は第３の実施形態の第６変形例によるキャリア発生部１０の断面図である。図２２におけるキャリア発生部１０は、配線層４２側のＰウェル５１ａに形成されたトランジスタ１０１を有する。トランジスタ１０１は、ドレイン用の拡散層１０１ａと、ソース用の拡散層１０１ｂと、これら拡散層の間に形成されるチャネルの上方に配置されるゲート絶縁膜１０１ｃと、ゲート１０１ｄとを有する。ドレイン用の拡散層１０１ａとソース用の拡散層１０１ｂは、Ｐウェル５１ａ内に不純物イオンを注入して拡散させることで形成される。
　トランジスタ１０１のゲート電圧を制御して、ドレインとソース間に電流を流すことで、チャネル領域にキャリア（例えば電子）を発生させることができる。発生されたキャリアはカソードに引き寄せられるため、キャリアの検出効率を向上できる。
　図２３は第３の実施形態の第７変形例によるキャリア発生部１０の断面図である。図２３におけるキャリア発生部１０は、配線層４２側のＰウェル５１ａにコンタクト電極１０２を接続して、コンタクト電極１０２に電源電圧を印加する。コンタクト電極１０２は、カソード接続用のコンタクト電極７１とアノード接続用のコンタクト電極７２を形成する工程で形成できるため、追加の製造工程は不要である。これにより、配線層４２側のＰウェル５１ａにキャリア（例えば電子）を発生させることができる。発生されたキャリアはカソードに引き寄せられるため、キャリアの検出効率を向上できる。
　なお、コンタクト電極１０２に印加する電位レベルは任意であり、このコンタクト電極１０２を接地ノードや専用の電源ノードに接続してもよいし、所定のバイアス電圧ノードなどに接続してもよい。
　図２４は第３の実施形態の第８変形例によるキャリア発生部１０の断面図である。図２４におけるキャリア発生部１０では、配線層４２の反対側のＰウェル５１ａの端面に沿って、Ｐ型高濃度不純物領域１０３と、Ｎ型高濃度不純物領域１０４とを配置し、これらの不純物領域１０３、１０４にそれぞれコンタクト電極１０５、１０６を接続している。これらコンタクト電極１０５、１０６間に電位差を与えることで、Ｐ型高濃度不純物領域１０３とＮ型高濃度不純物領域１０４との間に電流を流すことができる。この電流によりキャリアが発生し、発生されたキャリア（例えば電子）をカソードに引き寄せることができるため、キャリアの検出効率を向上できる。これらのコンタクト電極１０５、１０６に印加する電位レベルは任意である。
　図１６～図２４に示すように、第３の実施形態では、モニタ画素３内のキャリア発生部１０の構造をイメージング画素２内の光電変換素子９の構造とは相違させることで、キャリア発生部１０の内部で、光電変換以外の要因によるキャリアを発生させることができる。発生されたキャリアによりキャリア発生部１０をブレークダウンさせることができるため、キャリア発生部１０のブレークダウンによるボトム電位を検出して、光電変換素子９とキャリア発生部１０のバイアス電圧を生成できる。
　（第４の実施形態）
　図３Ａ及び図３Ｂに示したように、光電変換素子９及びキャリア発生部１０であるＳＰＡＤは、Ｐ型拡散層５２とＮ型拡散層５３とが接触する領域に形成される空乏層によるアバランシェ増倍領域５７を有するとともに、Ｎ型拡散層５３にコンタクト電極７１を介してカソードを接続し、ホール蓄積層５４にコンタクト電極７２を介してアノードを接続している。
　アノード側のホール蓄積層５４とコンタクト電極７２とをオーミック接合で接続させるには、ホール蓄積層５４の端部側に高濃度Ｐ型拡散層５６を設ける必要がある。また、カソード側のＮ型拡散層５３とコンタクト電極７１とをオーミック接合で接続させるには、Ｎ型拡散層５３を高濃度にする必要がある。ＳＰＡＤの微細化のためには、アノードとカソードの距離を短縮しなければならず、高濃度Ｐ型拡散層５６とＮ型拡散層５３との間に強電界が発生する。高濃度Ｐ型拡散層５６とＮ型拡散層５３との間に強電界が発生すると、空乏層が形成されにくくなり、アバランシェ増倍領域５７のキャリア（電子）の増倍能力が低下してしまう。
　このため、本実施形態では、アノード側とカソード側の少なくとも一方の電極との接続をオーミック接合ではなく、ショットキー接合にする。ショットキー接合にすることにより、アバランシェ増倍領域５７の近傍に強電界領域が生じなくなり、アバランシェ増倍領域５７のキャリアの増倍能力の低下を防止できる。
　図２５Ａは第４の実施形態によるＳＰＡＤ１１０の断面図である。図２５ＡのＳＰＡＤ１１０は、イメージング画素２の光電変換素子９と、モニタ画素３のキャリア発生部１０のいずれにも適用可能である。図２５ＡのＳＰＡＤ１１０をキャリア発生部１０として用いる場合は、上述したように、ピニング膜５５の部分的な除去などの光電変換以外の要因でキャリアを発生させる構造にする必要がある。
　図２５ＡのＳＰＡＤ１１０は、図３Ａに似通った層構成を有するため、共通する部材には同一の符号を付している。図２５ＡのＳＰＡＤ１１０では、図３Ａの高濃度Ｐ型拡散層５６が省略されており、ホール蓄積層５４は直接コンタクト電極７２に接続されている。ホール蓄積層５４とコンタクト電極７２とはショットキー接合により接続されている。一方、Ｎ型拡散層５３の上方には高濃度Ｎ型拡散層５８が配置され、この高濃度Ｎ型拡散層５８がカソード接続用のコンタクト電極７１とオーミック接合で接続されている。
　図３Ａのホール蓄積層５４の端部に高濃度Ｐ型拡散層を設けないことで、この端部付近に強電界領域が形成されなくなり、アバランシェ増倍領域５７のキャリア増倍能力を低下させるおそれがなくなる。
　図２５Ｂは図２５Ａにおけるホール蓄積層５４とアノードとの接続箇所の等価回路である。図２５Ａの断面構造の場合、図２５Ｂに示すように、ＳＰＡＤ１１０のアノード側に、Ｐ型のショットキーバリアダイオード（以下、ＳＢＤ）１１１が接続された回路が形成される。ＳＰＡＤ１１０のアノードとＳＢＤ１１１のアノードが接続され、ＳＢＤ１１１のカソードが正側読出し端子であるコンタクト電極７２に接続される。ＳＢＤ１１１は順方向電圧が小さいため、ホール蓄積層５４とコンタクト電極７２とをショットキー接合で接続しても、ＳＰＡＤ１１０の電気的特性に与える影響はほとんどない。
　図２６Ａは第４の実施形態の第１変形例によるＳＰＡＤ１１０の断面図である。図２６ＡのＳＰＡＤ１１０は、アノード側とカソード側の両方の配線接続をショットキー接合にしている。図２６ＡのＳＰＡＤ１１０は、ホール蓄積層５４がコンタクト電極７２に直接接続されるとともに、Ｎ型拡散層５３がコンタクト電極７１に直接接続される。これにより、ホール蓄積層５４とコンタクト電極７２とはショットキー接合により接続され、Ｎ型拡散層５３とコンタクト電極７１とはショットキー接合により接続される。よって、ホール蓄積層５４とコンタクト電極７２との接続箇所付近だけでなく、Ｎ型拡散層５３とコンタクト電極７１との接続箇所付近に強電界領域が形成されなくなり、アバランシェ増倍領域５７のキャリア増倍能力を低下させるおそれがなくなる。
　図２６Ｂは図２６ＡのＳＰＡＤ１１０に繋がる経路の等価回路図である。図示のように、正孔読出し端子であるコンタクト電極７２にはＰ型のＳＢＤ１１１のカソードが接続され、Ｐ型のＳＢＤ１１１のアノードはＳＰＡＤ１１０のアノードに接続され、ＳＰＡＤ１１０のカソードにはＮ型のＳＢＤ１１２のカソードが接続され、Ｎ型のＳＢＤ１１２のアノードは電子読出し端子であるコンタクト電極７１に接続される。
　図２７Ａは第４の実施形態の第２変形例によるＳＰＡＤ１１０の断面図である。図２７ＡのＳＰＡＤ１１０は、カソード側の配線接続をショットキー接合にし、アノード側の配線接続はオーミック接合にする。図２７ＡのＳＰＡＤ１１０は、ホール蓄積層５４の端部には高濃度Ｐ型拡散層が配置されており、高濃度Ｐ型拡散層はコンタクト電極７２とオーミック接合により接続されている。Ｎ型拡散層５３はコンタクト電極７１にショットキー接合により接続されている。よって、図２７ＡのＳＰＡＤ１１０では、Ｎ型拡散層５３とコンタクト電極７１との接続箇所付近には強電界領域は形成されなくなるものの、ホール蓄積層５４の端部付近には強電界領域が形成されるおそれがある。
　図２７Ｂは図２７ＡのＳＰＡＤ１１０に繋がる経路の等価回路図である。図示のように、正側読出し端子であるコンタクト電極７２にはＳＰＡＤ１１０のアノードが接続され、ＳＰＡＤ１１０のカソードにはＮ型のＳＢＤ１１２のカソードが接続され、Ｎ型のＳＢＤ１１２のアノードには電子読出し端子であるコンタクト電極７１が接続されている。
　図２５Ａ、図２６Ａ、及び図２７Ａのショットキー接合は、例えばｎ型シリコン層に金属からなるコンタクト電極を形成する場合には、シリコンの電子親和力である４．０５ｅＶよりも大きな仕事関数を持つ金属を接続すれば、ショットキー接合になる。金属の材料としては、シリコンとの合金であるシリサイドを形成する材料（例えば、コバルト、チタン、タンタル、アルミニウム）が望ましい。
　ショットキー接合領域は、暗電流を発生させやすい。このため、ショットキー接合領域にて発生されたキャリア（例えば、電子）をカソードに引き寄せることで、キャリアの検出効率を向上させることができる。
　このように、第４の実施形態では、ホール蓄積層５４とコンタクト電極７２との接続箇所付近と、Ｎ型拡散層５３とコンタクト電極７１との接続箇所付近との少なくとも一方に強電界領域が生じないように、ホール蓄積層５４とコンタクト電極７２との接続と、Ｎ型拡散層５３とコンタクト電極７１との接続との少なくとも一方をショットキー接合にする。ショットキー接合にすることで、暗電流が発生しやすくなるが、暗電流の発生により生じたキャリアをキャリア発生部１０のブレークダウンに利用できる。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２９は、撮像部１２０３１の設置位置の例を示す図である。
　図２９では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には、本開示の光検出装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より鮮明な撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　なお、本技術は以下のような構成を取ることができる。
　（１）光電変換によりキャリアを発生させる光電変換素子を有する第１の画素と、
　光電変換以外の要因でキャリアを発生させるキャリア発生部を有する第２の画素と、
　前記第２の画素で発生されたキャリアに基づいて、前記光電変換素子及び前記キャリア発生部に印加するバイアス電圧を制御する制御回路と、を備え、
　前記光電変換素子は、
　光電変換が可能な第１の光電変換領域と、
　前記第１の光電変換領域に接する箇所に配置される第１のピニング膜と、を有し、
　前記キャリア発生部は、光電変換が可能な第２の光電変換領域を有するとともに、前記第２の光電変換領域に接する箇所に、部分的に除去された第２のピニング膜が配置されるか、又は前記第２の光電変換領域の全域には、暗電流を抑制する部材が設けられない、光検出装置。
　（２）前記第２のピニング膜は、前記キャリア発生部の配線領域と反対の面側と、隣接画素との境界領域との少なくとも一方において部分的に除去される、（１）に記載の光検出装置。
　（３）前記キャリア発生部は、前記第２の光電変換領域内に生じる界面準位により前記キャリアを発生させる、（１）又は（２）に記載の光検出装置。
　（４）前記第２の画素への光の入射を遮光する遮光部材を備える、（１）乃至（３）のいずれか一項に記載の光検出装置。
　（５）前記遮光部材の材料は、前記第２の画素の境界領域に配置され隣接画素からの光を遮光する画素分離体と同じ材料を含む、（４）に記載の光検出装置。
　（６）前記第１の画素に光を集光するオンチップレンズと、
　光を発光する発光素子と、を備え、
　前記第２の画素は、前記発光素子で発光された光が通過する領域と、前記オンチップレンズを透過した光が通過する領域とは異なる場所に配置される、（４）又は（５）に記載の光検出装置。
　（７）前記第１の画素、前記第２の画素、前記オンチップレンズ、及び前記発光素子を支持する支持体を備え、
　前記支持体の一部が前記遮光部材として用いられる、（６）に記載の光検出装置。
　（８）前記キャリア発生部は、互いに接合されるＰ領域及びＮ領域を有し、
　前記キャリア発生部は、前記Ｐ領域及び前記Ｎ領域の間に、前記バイアス電圧に応じた電位差を与えた状態で前記キャリアを発生すると、ブレークダウンを起こす、（１）乃至（７）のいずれか一項に記載の光検出装置。
　（９）前記第２の画素で発生されたキャリアに応じた画素信号を生成する読出し回路を備え、
　前記制御回路は、前記画素信号の電位レベルに基づいて、前記バイアス電圧を制御する、（８）に記載の光検出装置。
　（１０）前記キャリア発生部がブレークダウンを起こした回数をカウントするカウント回路と、
　前記カウント回路でカウントされた回数が所定の基準回数に到達したか否かを判定し、前記基準回数に到達したと判定されると、前記第２の画素の動作条件を変更する回数比較判定回路と、を備える、（９）に記載の光検出装置。
　（１１）前記回数比較判定回路は、前記カウントされた回数が前記基準回数に到達すると、前記キャリア発生部がブレークダウンを起こさないように前記電位差を制御する、（１０）に記載の光検出装置。
　（１２）前記制御回路、前記読出し回路、前記カウント回路、及び前記回数比較判定回路は、前記第２の画素ごとに設けられるか、又は複数の前記第２の画素ごとに設けられる、（１０）又は（１１）に記載の光検出装置。
　（１３）前記制御回路、前記読出し回路、前記カウント回路、及び前記回数比較判定回路は、前記第１の画素及び前記第２の画素と同一の基板上に配置される、（１０）乃至（１２）のいずれか一項に記載の光検出装置。
　（１４）前記第１の画素及び前記第２の画素が配置される第１基板と、
　前記制御回路、前記読出し回路、前記カウント回路、及び前記回数比較判定回路の少なくとも一部が配置される第２基板と、を備え、
　前記第１基板及び前記第２基板は積層されて、導電部材により互いに接合されて信号伝送を行う、（１０）乃至（１２）のいずれか一項に記載の光検出装置。
　（１５）複数の前記第１の画素と、複数の前記第２の画素とを有する画素アレイ部を備え、
　前記複数の第１の画素のそれぞれは、いずれかの前記第２の画素に対応づけて設けられるか、又は
　前記第２の画素は２以上の前記第１の画素に対して１個の割合で設けられるか、又は
　前記第１の画素は２以上の前記第２の画素に対して１個の割合で設けられる、（１）乃至（１４）のいずれか一項に記載の光検出装置。
　（１６）前記画素アレイ部は、
　前記複数の第１の画素が配置される第１の画素領域と、前記複数の第２の画素が配置される第２の画素領域とを有するか、又は
　前記複数の第１の画素が配置される画素領域内に、前記複数の第２の画素が配置されるか、又は
　前記複数の第２の画素が配置される画素領域内に、前記複数の第１の画素が配置される、（１５）に記載の光検出装置。
　（１７）光電変換によりキャリアを発生させる光電変換素子を有する第１の画素と、
　前記光電変換素子とはキャリアを発生させる構造が異なるキャリア発生部を有する第２の画素と、
　前記第２の画素で発生されたキャリアに基づいて、前記光電変換素子及び前記キャリア発生部に印加するバイアス電圧を制御する制御回路と、を備える、光検出装置。
　（１８）前記光電変換素子は、光電変換が可能な第１の光電変換領域を有し、
　前記キャリア発生部は、光電変換が可能な第２の光電変換領域を有し、
　前記第２の光電変換領域は、光が入射される以外の要因で前記キャリアを発生させるキャリア発生源を有する、（１７）に記載の光検出装置。
　（１９）前記キャリア発生源は、前記第２の光電変換領域内に配置され、前記第２の光電変換領域よりも不純物濃度が高いフローティングの拡散領域を含む、（１８）に記載の光検出装置。
　（２０）前記キャリア発生源は、前記第２の光電変換領域内の結晶欠陥箇所と重金属の存在箇所との少なくとも一方を含む、（１８）又は（１９）に記載の光検出装置。
　（２１）前記キャリア発生源は、前記第２の光電変換領域の表面を部分的に除去した箇所を含む、（１８）乃至（２０）のいずれか一項に記載の光検出装置。
　（２２）前記キャリア発生源は、前記第２の光電変換領域に接続されるフローティングの導電部材を有する、（１８）乃至（２１）のいずれか一項に記載の光検出装置。
　（２３）前記キャリア発生部は、前記第２の光電変換領域に応力を付与する応力付与部材を有し、
　前記キャリア発生源は、前記第２の光電変換領域内の前記応力付与部材による応力を受けて歪む箇所を含む、（１８）乃至（２２）のいずれか一項に記載の光検出装置。
　（２４）前記キャリア発生部は、前記第２の光電変換領域に配置されるトランジスタを有し、
　前記キャリア発生源は、前記トランジスタのゲート電圧の制御により前記キャリアを発生させる、（１８）乃至（２３）のいずれか一項に記載の光検出装置。
　（２５）前記キャリア発生部は、前記第２の光電変換領域に接続される電極を有し、
　前記キャリア発生源は、前記電極に所定の電圧を印加することにより、前記キャリアを発生させる、（１８）乃至（２４）のいずれか一項に記載の光検出装置。
　（２６）前記第２の光電変換領域は、面方向に互いに距離を隔てて配置される複数の拡散層を有し、
　前記キャリア発生源は、前記複数の拡散層の間に電位差を与えることにより、前記複数の拡散層の間を移動する前記キャリアを発生させる、（１８）乃至（２５）のいずれか一項に記載の光検出装置。
　（２７）前記キャリア発生部は、
　第１導電型の第１半導体層と、
　前記第１半導体層に接するように配置され前記キャリアを増倍させる第２導電型の第２半導体層と、
　前記第１半導体層及び前記第２半導体層の少なくとも一部を取り囲むように配置される第２導電型の第３半導体層と、
　前記第１半導体層に接続されるカソード接続用の第１コンタクト電極と、
　前記第３半導体層に接続されるアノード接続用の第２コンタクト電極、を有し、
　前記第１コンタクト電極及び前記第１半導体層と、前記第２コンタクト電極及び前記第３半導体層との少なくとも一方は、ショットキー接合により接続され、
　前記キャリア発生源は、前記ショットキー接合された箇所を含む、（１８）乃至（２４）のいずれか一項に記載の光検出装置。
　（２８）前記キャリア発生源は、前記第２の光電変換領域に配置されるピニング膜の少なくとも一部を除去した箇所を含む、（１８）乃至（２７）のいずれか一項に記載の光検出装置。
　（２９）前記ピニング膜は、前記キャリア発生部の配線領域と反対の面側と、隣接画素との境界領域との少なくとも一方において部分的に除去される、（２８）に記載の光検出装置。
　（３０）前記キャリア発生部は、前記第２の光電変換領域内に生じる界面準位により前記キャリアを発生させる、（２７）乃至（２９）のいずれか一項に記載の光検出装置。
　（３１）前記第２の画素への光の入射を遮光する遮光部材を備える、（２７）乃至（３０）のいずれか一項に記載の光検出装置。
　（３２）前記遮光部材の材料は、前記第２の画素の境界領域に配置され隣接画素からの光を遮光する画素分離体と同じ材料を含む、（３１）に記載の光検出装置。
　（３３）前記第１の画素に光を集光するオンチップレンズと、
　光を発光する発光素子と、を備え、
　前記第２の画素は、前記発光素子で発光された光が通過する領域と、前記オンチップレンズを透過した光が通過する領域とは異なる場所に配置される、（３１）又は（３２）に記載の光検出装置。
　（３４）前記第１の画素、前記第２の画素、前記オンチップレンズ、及び前記発光素子を支持する支持体を備え、
　前記支持体の一部が前記遮光部材として用いられる、（３３）に記載の光検出装置。
　（３５）前記キャリア発生部は、互いに接合されるＰ領域及びＮ領域を有し、
　前記キャリア発生部は、前記Ｐ領域及び前記Ｎ領域の間に、前記バイアス電圧に応じた電位差を与えた状態で前記キャリアを発生すると、ブレークダウンを起こす、（２７）乃至（３４）のいずれか一項に記載の光検出装置。
　（３６）前記第２の画素で発生されたキャリアに応じた画素信号を生成する読出し回路を備え、
　前記制御回路は、前記画素信号の電位レベルに基づいて、前記バイアス電圧を制御する、（３５）に記載の光検出装置。
　（３７）前記キャリア発生部がブレークダウンを起こした回数をカウントするカウント回路と、
　前記カウント回路でカウントされた回数が所定の基準回数に到達したか否かを判定し、前記基準回数に到達したと判定されると、前記第２の画素の動作条件を変更する回数比較判定回路と、を備える、（３６）に記載の光検出装置。
　（３８）前記回数比較判定回路は、前記カウントされた回数が前記基準回数に到達すると、前記キャリア発生部がブレークダウンを起こさないように前記電位差を制御する、（３７）に記載の光検出装置。
　（３９）前記制御回路、前記読出し回路、前記カウント回路、及び前記回数比較判定回路は、前記第２の画素ごとに設けられるか、又は複数の前記第２の画素ごとに設けられる、（３７）又は（３８）に記載の光検出装置。
　（４０）前記制御回路、前記読出し回路、前記カウント回路、及び前記回数比較判定回路は、前記第１の画素及び前記第２の画素と同一の基板上に配置される、（３７）乃至（３９）のいずれか一項に記載の光検出装置。
　（４１）前記第１の画素及び前記第２の画素が配置される第１基板と、
　前記制御回路、前記読出し回路、前記カウント回路、及び前記回数比較判定回路の少なくとも一部が配置される第２基板と、を備え、
　前記第１基板及び前記第２基板は積層されて、導電部材により互いに接合されて信号伝送を行う、（３７）乃至（３９）のいずれか一項に記載の光検出装置。
　（４２）複数の前記第１の画素と、複数の前記第２の画素とを有する画素アレイ部を備え、
　前記複数の第１の画素のそれぞれは、いずれかの前記第２の画素に対応づけて設けられるか、又は
　前記第２の画素は２以上の前記第１の画素に対して１個の割合で設けられるか、又は
　前記第１の画素は２以上の前記第２の画素に対して１個の割合で設けられる、（２７）乃至（４１）のいずれか一項に記載の光検出装置。
　（４３）前記画素アレイ部は、
　前記複数の第１の画素が配置される第１の画素領域と、前記複数の第２の画素が配置される第２の画素領域とを有するか、又は
　前記複数の第１の画素が配置される画素領域内に、前記複数の第２の画素が配置されるか、又は
　前記複数の第２の画素が配置される画素領域内に、前記複数の第１の画素が配置される、（４２）に記載の光検出装置。
　（４４）光電変換により生じたキャリアに応じた画素信号を出力する光検出装置と、
　前記画素信号に対して所定の信号処理を行う信号処理部と、を備える電子機器であって、
　前記光検出装置は、
　光電変換によりキャリアを発生させる光電変換素子を有する第１の画素と、
　光電変換以外の要因でキャリアを発生させるキャリア発生部を有する第２の画素と、
　前記第２の画素で発生されたキャリアに基づいて、前記光電変換素子及び前記キャリア発生部に印加するバイアス電圧を制御する制御回路と、を備え、
　前記光電変換素子は、
　光電変換が可能な第１の光電変換領域と、
　前記第１の光電変換領域に接する箇所に配置される第１のピニング膜と、を有し、
　前記キャリア発生部は、光電変換が可能な第２の光電変換領域を有するとともに、前記第２の光電変換領域に接する箇所に、部分的に除去された第２のピニング膜が配置されるか、又は前記第２の光電変換領域の全域には、暗電流を抑制する部材が設けられない、電子機器。
　（４５）光電変換により生じたキャリアに応じた画素信号を出力する光検出装置と、
　前記画素信号に対して所定の信号処理を行う信号処理部と、を備える電子機器であって、
　前記光検出装置は、
　光電変換によりキャリアを発生させる光電変換素子を有する第１の画素と、
　前記光電変換素子とはキャリアを発生させる構造が異なるキャリア発生部を有する第２の画素と、
　前記第２の画素で発生されたキャリアに基づいて、前記光電変換素子及び前記キャリア発生部に印加するバイアス電圧を制御する制御回路と、を備える、電子機器。
　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
　１　光検出装置、２　イメージング画素、２ａ　オンチップレンズ、３　モニタ画素、４　第１の読出し回路、５　第２の読出し回路、６　カウント回路、７　回数比較判定回路、８　制御回路、８ａ　アノード電圧制御回路、９　光電変換素子、１０　キャリア発生部、１１　ＰＭＯＳトランジスタ、１２　インバータ、１３　ＰＭＯＳトランジスタ、１３ａ　電流源、１３ｂ　電流源、１４　バッファ、１５　タイミング検出回路、１６　サンプルホールド回路、１７　バッファ、２１　画素間平均取得部、２２　時間取得部、２３　電位制御部、２５　遮光部材、２６　ＴｏＦセンサ、２７　発光部、２８　受光部、２９　支持部材、３０　遮光壁、３１　集光レンズ（受光側光学系）、３２　ダミー画素、３３　駆動部、３４　電源回路、３５　発光側光学系、３６　信号処理部、３７　制御部、３８　温度検出部、３９　測距部、４０　測距装置、４１　センサ基板、４２　配線層（センサ側配線層）、４３　ロジック側配線層、４５　画素アレイ部、４５ａ　第１の画素アレイ部、４５ｂ　第２の画素アレイ部、４６　ＳＰＡＤ画素、４７　読出し回路、４８　判定回路、４９ａ　第１基板、４９ｂ　第２基板、５１　Ｎウェル、５１ａ　Ｐウェル、５２　Ｐ型拡散層、５３　Ｎ型拡散層、５４　ホール蓄積層、５５　ピニング膜、５５ａ　除去箇所、５５ｂ　界面準位、５６　高濃度Ｐ型拡散層、５７　アバランシェ増倍領域、５８　高濃度Ｎ型拡散層、６１　メタル膜、６２　絶縁膜、６３　画素間分離部、６４　高濃度不純物領域、６５　凹凸構造体、６６　結晶欠陥、６７　重金属、６８　コンタクト電極、６９　応力付与部材、７１　コンタクト電極、７２　直接コンタクト電極、７２　コンタクト電極、７３　コンタクト電極、７４　メタル配線、７５　メタル配線、７６　メタル配線、７７　コンタクト電極、７８　コンタクト電極、７９　コンタクト電極、８０　メタルパッド、８１　メタルパッド、８２　メタルパッド、８３　電極パッド、８４　電極パッド、８５　電極パッド、８６　絶縁層、８７　コンタクト電極、８８　コンタクト電極、８９　コンタクト電極、９０　コンタクト電極、９１　コンタクト電極、９２　コンタクト電極、９３　メタルパッド、９４　メタルパッド、９５　メタルパッド、１０１　トランジスタ、１０１ａ　拡散層、１０１ｂ　拡散層、１０１ｃ　ゲート絶縁膜、１０１ｄ　ゲート、１０２　コンタクト電極、１０３　Ｐ型高濃度不純物領域、１０４　Ｎ型高濃度不純物領域、１０５　コンタクト電極、１０６　コンタクト電極、１１１　ショットキーバリアダイオード

Claims (28)

  1. 　光電変換によりキャリアを発生させる光電変換素子を有する第１の画素と、
    　光電変換以外の要因でキャリアを発生させるキャリア発生部を有する第２の画素と、
    　前記第２の画素で発生されたキャリアに基づいて、前記光電変換素子及び前記キャリア発生部に印加するバイアス電圧を制御する制御回路と、を備え、
    　前記光電変換素子は、
    　光電変換が可能な第１の光電変換領域と、
    　前記第１の光電変換領域に接する箇所に配置される第１のピニング膜と、を有し、
    　前記キャリア発生部は、光電変換が可能な第２の光電変換領域を有するとともに、前記第２の光電変換領域に接する箇所に、部分的に除去された第２のピニング膜が配置されるか、又は前記第２の光電変換領域の全域には、暗電流を抑制する部材が設けられない、光検出装置。
  2. 　前記第２のピニング膜は、前記キャリア発生部の配線領域と反対の面側と、隣接画素との境界領域との少なくとも一方において部分的に除去される、請求項１に記載の光検出装置。
  3. 　前記キャリア発生部は、前記第２の光電変換領域内に生じる界面準位により前記キャリアを発生させる、請求項１に記載の光検出装置。
  4. 　前記第２の画素への光の入射を遮光する遮光部材を備える、請求項１に記載の光検出装置。
  5. 　前記遮光部材の材料は、前記第２の画素の境界領域に配置され隣接画素からの光を遮光する画素分離体と同じ材料を含む、請求項４に記載の光検出装置。
  6. 　前記第１の画素に光を集光するオンチップレンズと、
    　光を発光する発光素子と、を備え、
    　前記第２の画素は、前記発光素子で発光された光が通過する領域と、前記オンチップレンズを透過した光が通過する領域とは異なる場所に配置される、請求項４に記載の光検出装置。
  7. 　前記第１の画素、前記第２の画素、前記オンチップレンズ、及び前記発光素子を支持する支持体を備え、
    　前記支持体の一部が前記遮光部材として用いられる、請求項６に記載の光検出装置。
  8. 　前記キャリア発生部は、互いに接合されるＰ領域及びＮ領域を有し、
    　前記キャリア発生部は、前記Ｐ領域及び前記Ｎ領域の間に、前記バイアス電圧に応じた電位差を与えた状態で前記キャリアを発生すると、ブレークダウンを起こす、請求項１に記載の光検出装置。
  9. 　前記第２の画素で発生されたキャリアに応じた画素信号を生成する読出し回路を備え、　前記制御回路は、前記画素信号の電位レベルに基づいて、前記バイアス電圧を制御する、請求項８に記載の光検出装置。
  10. 　前記キャリア発生部がブレークダウンを起こした回数をカウントするカウント回路と、　前記カウント回路でカウントされた回数が所定の基準回数に到達したか否かを判定し、前記基準回数に到達したと判定されると、前記第２の画素の動作条件を変更する回数比較判定回路と、を備える、請求項９に記載の光検出装置。
  11. 　前記回数比較判定回路は、前記カウントされた回数が前記基準回数に到達すると、前記キャリア発生部がブレークダウンを起こさないように前記電位差を制御する、請求項１０に記載の光検出装置。
  12. 　前記制御回路、前記読出し回路、前記カウント回路、及び前記回数比較判定回路は、前記第２の画素ごとに設けられるか、又は複数の前記第２の画素ごとに設けられる、請求項１０に記載の光検出装置。
  13. 　前記制御回路、前記読出し回路、前記カウント回路、及び前記回数比較判定回路は、前記第１の画素及び前記第２の画素と同一の基板上に配置される、請求項１０に記載の光検出装置。
  14. 　前記第１の画素及び前記第２の画素が配置される第１基板と、
    　前記制御回路、前記読出し回路、前記カウント回路、及び前記回数比較判定回路の少なくとも一部が配置される第２基板と、を備え、
    　前記第１基板及び前記第２基板は積層されて、導電部材により互いに接合されて信号伝送を行う、請求項１０に記載の光検出装置。
  15. 　複数の前記第１の画素と、複数の前記第２の画素とを有する画素アレイ部を備え、
    　前記複数の第１の画素のそれぞれは、いずれかの前記第２の画素に対応づけて設けられるか、又は
    　前記第２の画素は２以上の前記第１の画素に対して１個の割合で設けられるか、又は
    　前記第１の画素は２以上の前記第２の画素に対して１個の割合で設けられる、請求項１に記載の光検出装置。
  16. 　前記画素アレイ部は、
    　前記複数の第１の画素が配置される第１の画素領域と、前記複数の第２の画素が配置される第２の画素領域とを有するか、又は
    　前記複数の第１の画素が配置される画素領域内に、前記複数の第２の画素が配置されるか、又は
    　前記複数の第２の画素が配置される画素領域内に、前記複数の第１の画素が配置される、請求項１５に記載の光検出装置。
  17. 　光電変換によりキャリアを発生させる光電変換素子を有する第１の画素と、
    　前記光電変換素子とはキャリアを発生させる構造が異なるキャリア発生部を有する第２の画素と、
    　前記第２の画素で発生されたキャリアに基づいて、前記光電変換素子及び前記キャリア発生部に印加するバイアス電圧を制御する制御回路と、を備える、光検出装置。
  18. 　前記光電変換素子は、光電変換が可能な第１の光電変換領域を有し、
    　前記キャリア発生部は、光電変換が可能な第２の光電変換領域を有し、
    　前記第２の光電変換領域は、光が入射される以外の要因で前記キャリアを発生させるキャリア発生源を有する、請求項１７に記載の光検出装置。
  19. 　前記キャリア発生源は、前記第２の光電変換領域内に配置され、前記第２の光電変換領域よりも不純物濃度が高いフローティングの拡散領域を含む、請求項１８に記載の光検出装置。
  20. 　前記キャリア発生源は、前記第２の光電変換領域内の結晶欠陥箇所と重金属の存在箇所との少なくとも一方を含む、請求項１８に記載の光検出装置。
  21. 　前記キャリア発生源は、前記第２の光電変換領域の表面を部分的に除去した箇所を含む、請求項１８に記載の光検出装置。
  22. 　前記キャリア発生源は、前記第２の光電変換領域に接続されるフローティングの導電部材を有する、請求項１８に記載の光検出装置。
  23. 　前記キャリア発生部は、前記第２の光電変換領域に応力を付与する応力付与部材を有し、
    　前記キャリア発生源は、前記第２の光電変換領域内の前記応力付与部材による応力を受けて歪む箇所を含む、請求項１８に記載の光検出装置。
  24. 　前記キャリア発生部は、前記第２の光電変換領域に配置されるトランジスタを有し、
    　前記キャリア発生源は、前記トランジスタのゲート電圧の制御により前記キャリアを発生させる、請求項１８に記載の光検出装置。
  25. 　前記キャリア発生部は、前記第２の光電変換領域に接続される電極を有し、
    　前記キャリア発生源は、前記電極に所定の電圧を印加することにより、前記キャリアを発生させる、請求項１８に記載の光検出装置。
  26. 　前記第２の光電変換領域は、面方向に互いに距離を隔てて配置される複数の拡散層を有し、
    　前記キャリア発生源は、前記複数の拡散層の間に電位差を与えることにより、前記複数の拡散層の間を移動する前記キャリアを発生させる、請求項１８に記載の光検出装置。
  27. 　前記キャリア発生部は、
    　第１導電型の第１半導体層と、
    　前記第１半導体層に接するように配置され前記キャリアを増倍させる第２導電型の第２半導体層と、
    　前記第１半導体層及び前記第２半導体層の少なくとも一部を取り囲むように配置される第２導電型の第３半導体層と、
    　前記第１半導体層に接続されるカソード接続用の第１コンタクト電極と、
    　前記第３半導体層に接続されるアノード接続用の第２コンタクト電極、を有し、
    　前記第１コンタクト電極及び前記第１半導体層と、前記第２コンタクト電極及び前記第３半導体層との少なくとも一方は、ショットキー接合により接続され、
    　前記キャリア発生源は、前記ショットキー接合された箇所を含む、請求項１８に記載の光検出装置。
  28. 　光電変換により生じたキャリアに応じた画素信号を出力する光検出装置と、
    　前記画素信号に対して所定の信号処理を行う信号処理部と、を備える電子機器であって、
    　前記光検出装置は、
    　光電変換によりキャリアを発生させる光電変換素子を有する第１の画素と、
    　光電変換以外の要因でキャリアを発生させるキャリア発生部を有する第２の画素と、
    　前記第２の画素で発生されたキャリアに基づいて、前記光電変換素子及び前記キャリア発生部に印加するバイアス電圧を制御する制御回路と、を備え、
    　前記光電変換素子は、
    　光電変換が可能な第１の光電変換領域と、
    　前記第１の光電変換領域に接する箇所に配置される第１のピニング膜と、を有し、
    　前記キャリア発生部は、光電変換が可能な第２の光電変換領域を有するとともに、前記第２の光電変換領域に接する箇所に、部分的に除去された第２のピニング膜が配置されるか、又は前記第２の光電変換領域の全域には、暗電流を抑制する部材が設けられない、電子機器。
PCT/JP2022/036499 2021-10-05 2022-09-29 光検出装置及び電子機器 WO2023058556A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023552841A JPWO2023058556A1 (ja) 2021-10-05 2022-09-29
CN202280065431.9A CN118044219A (zh) 2021-10-05 2022-09-29 光检测装置和电子设备
EP22878426.0A EP4415376A1 (en) 2021-10-05 2022-09-29 Photodetection apparatus and electronic device
KR1020247013751A KR20240089072A (ko) 2021-10-05 2022-09-29 광 검출 장치 및 전자기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021164180 2021-10-05
JP2021-164180 2021-10-05

Publications (1)

Publication Number Publication Date
WO2023058556A1 true WO2023058556A1 (ja) 2023-04-13

Family

ID=85803397

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/036499 WO2023058556A1 (ja) 2021-10-05 2022-09-29 光検出装置及び電子機器

Country Status (6)

Country Link
EP (1) EP4415376A1 (ja)
JP (1) JPWO2023058556A1 (ja)
KR (1) KR20240089072A (ja)
CN (1) CN118044219A (ja)
TW (1) TW202320353A (ja)
WO (1) WO2023058556A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018201015A (ja) * 2017-05-29 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
JP2019075394A (ja) * 2017-10-12 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、電子装置
JP2021056016A (ja) 2019-09-27 2021-04-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、測距システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018201015A (ja) * 2017-05-29 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
JP2019075394A (ja) * 2017-10-12 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、電子装置
JP2021056016A (ja) 2019-09-27 2021-04-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、測距システム

Also Published As

Publication number Publication date
CN118044219A (zh) 2024-05-14
EP4415376A1 (en) 2024-08-14
JPWO2023058556A1 (ja) 2023-04-13
TW202320353A (zh) 2023-05-16
KR20240089072A (ko) 2024-06-20

Similar Documents

Publication Publication Date Title
JPWO2018008614A1 (ja) 撮像素子、撮像素子の製造方法、及び、電子機器
JP7445397B2 (ja) 受光素子および電子機器
CN110036491B (zh) 雪崩光电二极管传感器
US11849200B2 (en) Light-receiving device, imaging device, and distance measurement device for expanded range of photon detection efficiency
WO2020189082A1 (ja) センサチップ、電子機器、及び測距装置
US20240072192A1 (en) Optical detection device
US20240213281A1 (en) Light receiving element and distance measuring system
CN114556576A (zh) 固态摄像装置和电子设备
CN111052404A (zh) 雪崩光电二极管传感器和电子装置
WO2022113757A1 (ja) 固体撮像装置及びその製造方法
US20240038913A1 (en) Light receiving element, distance measuring system, and electronic device
WO2023058556A1 (ja) 光検出装置及び電子機器
US20220384493A1 (en) Solid-state imaging apparatus and distance measurement system
WO2024004222A1 (ja) 光検出装置およびその製造方法
WO2023090053A1 (ja) 光検出装置及び電子機器
WO2022163373A1 (ja) 光検出装置および測距装置
JP2020167249A (ja) センサチップおよび測距装置
WO2022244384A1 (ja) 光検出装置および測距装置
WO2022118635A1 (ja) 光検出装置および測距装置
WO2023132052A1 (ja) 光検出素子
US20240244349A1 (en) Light-receiving element
WO2023157497A1 (ja) 光検出装置およびその製造方法
WO2023090277A1 (ja) 半導体装置及び光検出装置
WO2024090095A1 (en) Photodetection device and electronic equipment
TW202422894A (zh) 光偵測器及距離量測裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22878426

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18683631

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2023552841

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280065431.9

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20247013751

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2022878426

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022878426

Country of ref document: EP

Effective date: 20240506