JP2018201015A - 固体撮像装置、及び電子機器 - Google Patents

固体撮像装置、及び電子機器 Download PDF

Info

Publication number
JP2018201015A
JP2018201015A JP2018095949A JP2018095949A JP2018201015A JP 2018201015 A JP2018201015 A JP 2018201015A JP 2018095949 A JP2018095949 A JP 2018095949A JP 2018095949 A JP2018095949 A JP 2018095949A JP 2018201015 A JP2018201015 A JP 2018201015A
Authority
JP
Japan
Prior art keywords
pixel
photoelectric conversion
pixels
inter
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018095949A
Other languages
English (en)
Other versions
JP7316764B2 (ja
Inventor
卓哉 丸山
Takuya Maruyama
卓哉 丸山
八木　慎一郎
Shinichiro Yagi
慎一郎 八木
翔平 島田
Shohei Shimada
翔平 島田
佐藤　信也
Shinya Sato
信也 佐藤
勝一郎 白石
Katsuichiro Shiraishi
勝一郎 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to PCT/JP2018/020309 priority Critical patent/WO2018221443A1/ja
Priority to CN201880014245.6A priority patent/CN110383479A/zh
Priority to CN202311387838.6A priority patent/CN117577654A/zh
Priority to KR1020197023182A priority patent/KR102554501B1/ko
Priority to CN202010330788.8A priority patent/CN111477645B/zh
Priority to CN202310361423.5A priority patent/CN116598325A/zh
Priority to DE112018002728.7T priority patent/DE112018002728T5/de
Priority to KR1020247002711A priority patent/KR20240016450A/ko
Priority to US16/486,936 priority patent/US11075236B2/en
Priority to KR1020237015984A priority patent/KR102630866B1/ko
Publication of JP2018201015A publication Critical patent/JP2018201015A/ja
Priority to US17/354,191 priority patent/US11688747B2/en
Priority to US18/129,383 priority patent/US12027540B2/en
Priority to JP2023116664A priority patent/JP2023133370A/ja
Publication of JP7316764B2 publication Critical patent/JP7316764B2/ja
Application granted granted Critical
Priority to US18/378,496 priority patent/US20240038791A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00—Arrangements for holding or mounting articles, not otherwise provided for
    • B60R11/04—Mounting of cameras operative during drive; Arrangement of controls thereof relative to the vehicle
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/28—Systems for automatic generation of focusing signals
    • G02B7/34—Systems for automatic generation of focusing signals using different areas in a pupil plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Mechanical Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)

Abstract

【課題】撮像画像の劣化を抑制しつつ、位相差検出の精度の向上を図ることができるようにする。【解決手段】１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、画素の中心に向けて突起状にせり出して、突起部を形成している固体撮像装置が提供される。本技術は、例えば、位相差検出用の画素を有するCMOSイメージセンサに適用することができる。【選択図】図１１

Description

本技術は、固体撮像装置、及び電子機器に関し、特に、撮像画像の劣化を抑制しつつ、位相差検出の精度の向上を図ることができるようにした固体撮像装置、及び電子機器に関する。
近年、オートフォーカスの速度向上を図るために、像面位相差検出画素を配置した固体撮像装置が使用されている。
この種の固体撮像装置においては、オンチップレンズで集光した光を瞳分割するために、金属膜等によって、部分的に遮光する方式が多く採用され、一般的であるが、遮光画素で得られる情報は、撮像画像の情報としては使用できないため、周辺の画素から得られる情報を用いて補間しなければならない。
また、遮光画素は、有効画素に対し、全面配置ができないため、位相差画素全体が受ける光量が少なくなり、特に弱光量時における位相差検出の精度が低下するという欠点がある。
これを回避するための技術としては、１つのオンチップレンズの下側に、光電変換素子を複数埋め込むことで、瞳分割を行う方式があり、例えば、一眼レフカメラやスマートフォン内蔵カメラ向けの固体撮像装置として採用されている（例えば、特許文献１参照）。
特開２００２−１６５１２６号公報
ところで、単一のオンチップレンズ直下に、２つの光電変換素子を有する固体撮像装置においては、一方の光電変換素子の出力に、他方の光電変換素子の出力が混じることで、位相差検出の精度の低下を招いてしまう場合がある。
これを回避するための技術としては、２つの光電変換素子の間に、物理的な分離部を設けることが想定される。しかしながら、特にフォーカスが一致している場合に、この分離部が、光電変換素子での光電変換の妨げとなり、感度が低下してしまうことに加えて、この分離部にて光の散乱が発生することで、分光特性が劣化し、結果として、撮像画像の画質の低下を招いてしまう恐れがある。
本技術はこのような状況に鑑みてなされたものであり、撮像画像の劣化を抑制しつつ、位相差検出の精度の向上を図ることができるようにするものである。
本技術の一側面の固体撮像装置は、１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、前記画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記画素の中心に向けて突起状にせり出して、突起部を形成している固体撮像装置である。
本技術の一側面の固体撮像装置においては、１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部が設けられ、前記画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記画素の中心に向けて突起状にせり出すことによって、突起部が形成される。
本技術の一側面の固体撮像装置は、１つの光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、前記画素アレイ部は、１つのオンチップレンズに対して配置された複数の画素を含み、前記複数の画素を構成する画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記複数の画素の中心に向けて突起状にせり出して、突起部を形成している固体撮像装置である。
本技術の一側面の固体撮像装置においては、１つの光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部が設けられ、前記画素アレイ部には、１つのオンチップレンズに対して配置された複数の画素が含まれ、前記複数の画素を構成する画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記複数の画素の中心に向けて突起状にせり出すことによって、突起部が形成される。
本技術の一側面の電子機器は、１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を有し、前記画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記画素の中心に向けて突起状にせり出して、突起部を形成している固体撮像装置が搭載された電子機器である。
本技術の一側面の電子機器に搭載される固体撮像装置においては、１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部が設けられ、前記画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記画素の中心に向けて突起状にせり出すことで、突起部が形成される。
本技術の一側面によれば、撮像画像の劣化を抑制しつつ、位相差検出の精度の向上を図ることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した固体撮像装置の一実施の形態の構成例を示す図である。 １つのオンチップレンズの直下に２つの光電変換素子を有する画素の構造を示す断面図である。 光電変換素子ごとの光の入射角に応じた出力結果を示す図である。 １つのオンチップレンズの直下に２つの光電変換素子を有する画素の構造を示す図である。 位相差検出の精度を向上させるための画素の構造を示す図である。 一般的な画素の平面レイアウトを示す図である。 一般的な画素の構造を示す断面図である。 一般的な画素のシリコン層の内部のＮ型ポテンシャルを説明する図である。 第１の実施の形態の画素の平面レイアウトを示す図である。 第１の実施の形態の画素のシリコン層の内部のＮ型ポテンシャルを説明する図である。 第１の実施の形態の画素の構造を示す第１の断面図である。 第１の実施の形態の画素の構造を示す第２の断面図である。 第１の実施の形態の画素の構造を示す第３の断面図である。 第１の実施の形態の画素の構造を示す３次元の図である。 第２の実施の形態の画素の構造を示す３次元の図である。 第３の実施の形態の画素の構造を示す３次元の図である。 第４の実施の形態の画素の構造を示す平面図である。 第４の実施の形態の画素の構造の第１の変形例を示す平面図である。 第４の実施の形態の画素の構造の第２の変形例を示す平面図である。 第４の実施の形態の画素の構造の第３の変形例を示す平面図である。 第４の実施の形態の画素の構造の第４の変形例を示す平面図である。 第５の実施の形態の画素の構造を示す平面図である。 入射光のスポットの径と突起部の長さとの関係を説明する図である。 第６の実施の形態の画素の構造を示す平面図である。 第７の実施の形態の画素の構造を示す平面図である。 第７の実施の形態の画素の構造の変形例を示す平面図である。 第８の実施の形態の画素の構造を示す平面図である。 第９の実施の形態の画素の平面レイアウトを示す図である。 第９の実施の形態の画素のシリコン層の内部のＮ型ポテンシャルを説明する図である。 第９の実施の形態の画素の構造を示す断面図である。 第１０の実施の形態の画素の構造の第１の例を示す断面図である。 第１０の実施の形態の画素の構造の第２の例を示す断面図である。 第１０の実施の形態の画素の構造の第３の例を示す断面図である。 第１０の実施の形態の画素の構造の第４の例を示す断面図である。 第１０の実施の形態の画素の構造の第５の例を示す断面図である。 第１０の実施の形態の画素の構造の第６の例を示す断面図である。 第１０の実施の形態の画素の構造の第７の例を示す断面図である。 第１０の実施の形態の画素の構造の第８の例を示す断面図である。 第１０の実施の形態の画素の構造の第９の例を示す断面図である。 第１０の実施の形態の画素の構造の第１０の例を示す断面図である。 第１０の実施の形態の画素の構造の第１１の例を示す断面図である。 第１０の実施の形態の画素の電位分布を模式的に表した図である。 第１１の実施の形態の画素の構造の第１の例を示す断面図である。 第１１の実施の形態の画素の構造の第２の例を示す断面図である。 第１１の実施の形態の画素の構造の第３の例を示す断面図である。 第１１の実施の形態の画素の構造の第４の例を示す平面図である。 第１１の実施の形態の画素の構造の第５の例を示す平面図である。 第１１の実施の形態の画素の構造の第６の例を示す断面図である。 第１２の実施の形態の画素の構造の第１の例を示す断面図である。 光電変換素子ごとの光の入射角に応じた出力結果を示す図である。 第１２の実施の形態の画素の構造の第２の例を示す断面図である。 第１２の実施の形態の画素の構造の第３の例を示す断面図である。 第１２の実施の形態の画素の構造の第４の例を示す断面図である。 第１２の実施の形態の画素の構造の第５の例を示す断面図である。 第１２の実施の形態の画素の構造の第６の例を示す平面図である。 第１２の実施の形態の画素の構造の第７の例を示す平面図である。 第１３の実施の形態の画素の平面レイアウトと断面の例を示す図である。 一般的な画素の構造を示す断面図である。 第１３の実施の形態の画素の構造の第１の例を示す断面図である。 第１３の実施の形態の画素の構造の第２の例を示す断面図である。 第１３の実施の形態の画素の構造の第３の例を示す断面図である。 各実施の形態の画素の回路構成を示す図である。 本技術を適用した固体撮像装置を有する電子機器の構成例を示すブロック図である。 本技術を適用した固体撮像装置の使用例を示す図である。 本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。 積層型の固体撮像装置の第１の構成例を示す断面図である。 積層型の固体撮像装置の第２の構成例を示す断面図である。 積層型の固体撮像装置の第３の構成例を示す断面図である。 本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、図面を参照しながら本技術の実施の形態について説明する。なお、説明は以下の順序で行うものとする。
１．固体撮像装置の構成
２．前提となる技術
３．本技術の実施の形態
（１）第１の実施の形態：画素間Si分離での突起部を設けた構造（基本構造）
（２）第２の実施の形態：画素間遮光での突起部を設けた構造
（３）第３の実施の形態：画素間Si分離と画素間遮光での突起部を設けた構造
（４）第４の実施の形態：Ｒ，Ｇ，Ｂ画素ごとに突起部を形成した構造
（５）第５の実施の形態：突起部の長さを調整した構造
（６）第６の実施の形態：画素ごとに突起部の長さを調整した構造
（７）第７の実施の形態：楕円型オンチップレンズを用いた構造
（８）第８の実施の形態：単一オンチップレンズに複数画素を配置した構造
（９）第９の実施の形態：光の入射側の反対側の面から物理分離した構造
（１０）第１０の実施の形態：PDの中央部分とその他の部分とで固定電荷量を変えた構造
（１１）第１１の実施の形態：同色のPDの中央部分を低屈折の領域とし、異色のPDの中央部分を金属の領域とした構造
（１２）第１２の実施の形態：OCLを複数種類の屈折率の異なる物質で構成した構造
（１３）第１３の実施の形態：同色のPDの中央部分に縦型トランジスタを形成した構造
４．画素の回路構成
５．変形例
６．電子機器の構成
７．固体撮像装置の使用例
８．本開示に係る技術を適用し得る積層型の固体撮像装置の構成例
９．移動体への応用例
＜１．固体撮像装置の構成＞
（固体撮像装置の構成例）
図１は、本技術を適用した固体撮像装置の一実施の形態の構成例を示す図である。
図１のCMOSイメージセンサ１０は、CMOS(Complementary Metal Oxide Semiconductor)を用いた固体撮像装置の一例である。CMOSイメージセンサ１０は、光学レンズ系（不図示）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
図１において、CMOSイメージセンサ１０は、画素アレイ部１１、垂直駆動回路１２、カラム信号処理回路１３、水平駆動回路１４、出力回路１５、制御回路１６、及び入出力端子１７を含んで構成される。
画素アレイ部１１には、複数の画素１００が２次元状（行列状）に配列される。画素１００は、光電変換素子としてのフォトダイオード（PD：Photodiode）と、複数の画素トランジスタを有して構成される。例えば、画素トランジスタは、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、及び選択トランジスタから構成される。
なお、以下の説明では、画素アレイ部１１に配列される画素として、画素１００のほか、画素２００、画素３００、画素４００、及び画素５００についても説明する。
垂直駆動回路１２は、例えばシフトレジスタによって構成され、所定の画素駆動線２１を選択して、選択された画素駆動線２１に画素１００を駆動するためのパルスを供給し、行単位で画素１００を駆動する。すなわち、垂直駆動回路１２は、画素アレイ部１１の各画素１００を行単位で順次垂直方向に選択走査し、各画素１００の光電変換素子において受光量に応じて生成された信号電荷（電荷）に基づく画素信号を、垂直信号線２２を通してカラム信号処理回路１３に供給する。
カラム信号処理回路１３は、画素１００の列ごとに配置されており、１行分の画素１００から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路１３は、画素固有の固定パターンノイズを除去するための相関二重サンプリング（CDS：Correlated Double Sampling）及びAD(Analog Digital)変換等の信号処理を行う。
水平駆動回路１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１３の各々を順番に選択し、カラム信号処理回路１３の各々から画素信号を水平信号線２３に出力させる。
出力回路１５は、カラム信号処理回路１３の各々から水平信号線２３を通して順次に供給される信号に対し、信号処理を行って出力する。なお、出力回路１５は、例えば、バッファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。
制御回路１６は、CMOSイメージセンサ１０の各部の動作を制御する。
また、制御回路１６は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路１２、カラム信号処理回路１３、及び水平駆動回路１４などの動作の基準となるクロック信号や制御信号を生成する。制御回路１６は、生成したクロック信号や制御信号を、垂直駆動回路１２、カラム信号処理回路１３、及び水平駆動回路１４などに出力する。
入出力端子１７は、外部と信号のやりとりを行う。
以上のように構成される、図１のCMOSイメージセンサ１０は、CDS処理及びAD変換処理を行うカラム信号処理回路１３が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサとされる。また、図１のCMOSイメージセンサ１０は、例えば、裏面照射型のCMOSイメージセンサとすることができる。
＜２．前提となる技術＞
（画素の構造）
図２は、１つのオンチップレンズ７１１の直下に２つの光電変換素子７１３Ａ，７１３Ｂを有する画素７００の構造を示す断面図である。なお、画素７００は、オンチップレンズ７１１と光電変換素子７１３Ａ，７１３Ｂのほかに、カラーフィルタ７１２、画素間遮光部７１４、画素間分離部７１５、及び転送ゲート１５１Ａ，１５１Ｂを含んで構成される。
図２において、画素７００は、１つのオンチップレンズ７１１に対し、光電変換素子７１３Ａと光電変換素子７１３Ｂの２つの光電変換素子が設けられた構造からなる。なお、以下の説明では、このような構造を、2PD構造とも表記する。
画素７００において、オンチップレンズ７１１により集光された入射光ＩＬは、カラーフィルタ７１２を通過して、光電変換素子７１３Ａ又は光電変換素子７１３Ｂにおける光電変換領域に照射される。
図２の例では、入射光ＩＬが、その入射角θiに応じて、光電変換素子７１３Ａの光電変換領域に集中的に照射されている。このとき、理想的には、光電変換素子７１３Ａの出力を100とすれば、光電変換素子７１３Ｂの出力は0となっているべきであるが、実際には、光電変換素子７１３Ｂからも一定量の出力がなされる。
図３には、光電変換素子７１３ごとの光の入射角θiに応じた出力結果を示している。図３においては、光電変換素子７１３Ａの出力を、実線の曲線Ａにより表し、光電変換素子７１３Ｂの出力を、点線の曲線Ｂにより表している。
図３において、光電変換素子７１３Ａの出力に応じた曲線Ａと、光電変換素子７１３Ｂの出力に応じた曲線Ｂとは、入射角θiが0度となるとき、すなわち、光が真上から入射されたときにその出力の値が一致している。すなわち、曲線Ａと曲線Ｂとは、入射角θi = 0のときの出力を対称軸とした線対称の関係を有している。
このような関係を有していることから、例えば、図２に示したような光電変換素子７１３Ａの光電変換領域に対し、入射光ＩＬが集中的に照射されている場合に、光電変換素子７１３Ａの出力だけでなく、光電変換素子７１３Ｂの出力が多くなってしまうと、位相差検出の精度の低下を招くことになる。例えば、図３において、入射角θaに注目すれば、光電変換素子７１３Ａからの出力だけでなく、光電変換素子７１３Ｂからの出力がなされている。
すなわち、光電変換素子７１３Ａと光電変換素子７１３Ｂとは、位相差検出のために対になって用いられるが、一方の光電変換素子７１３（７１３Ａ、又は７１３Ｂ）の出力に対し、他方の光電変換素子７１３（７１３Ｂ，又は７１３Ａ）の出力が混じってしまうと、検出精度の低下に繋がることになる。
ここで、一方の光電変換素子７１３の出力に対し、他方の光電変換素子７１３の出力が混じらないようにするための構造として、シリコン（Si）層内に形成される光電変換素子７１３Ａと光電変換素子７１３Ｂとの間に、物理的な分離部を形成する構造が想定される。
具体的には、図４には、図２に対応した2PD構造を有する画素７００を示しており、その平面図やＸ−Ｘ'断面の図に示すように、画素間遮光部７１４や画素間分離部７１５は形成されているが、光電変換素子７１３Ａと光電変換素子７１３Ｂとの間には、物理的な分離部は形成されていない。
それに対し、図５には、光電変換素子の間に物理的な分離部が設けられた画素８００を示している。図５の画素８００において、光電変換素子８１３Ａと光電変換素子８１３Ｂとの間には、シリコン層内に、素子間分離部８１６が形成され、光電変換素子８１３Ａと光電変換素子８１３Ｂとが物理的に分離されている。
このように、2PD構造を有する画素８００においては、素子間分離部８１６を形成することで、一方の光電変換素子８１３（８１３Ａ、又は８１３Ｂ）の出力に対し、他方の光電変換素子８１３（８１３Ｂ、又は８１３Ａ）の出力が混じらないようにして、位相差検出の精度を向上させることができる。
しかしながら、図５に示した画素８００において、素子間分離部８１６を形成した場合には、特に、フォーカスが一致しているときに、素子間分離部８１６が、光電変換素子８１３Ａ又は光電変換素子８１３Ｂの光電変換領域での光電変換の妨げとなって、感度が低下する恐れがある。また、素子間分離部８１６にて光の散乱（図５の「ＳＬ」）が発生することで、分光特性が劣化し、撮像画像の画質の低下をもたらすことが確認されている。
＜３．本技術の実施の形態＞
次に、本技術を適用した画素１００の構造について説明するが、ここでは、比較のために、図６ないし図８を参照して、一般的な画素９００の構造を説明した後に、図９ないし図６２を参照して、本技術を適用した画素１００の構造について説明する。
（一般的な画素の構造）
まず、図６ないし図８を参照しながら、一般的な画素９００の構造を説明する。図６は、一般的な画素９００の平面レイアウトを示す図である。なお、画素９００は、オンチップレンズ９１１、カラーフィルタ９１２、光電変換素子９１３Ａ，９１３Ｂ、画素間遮光部９１４、画素間分離部９１５、及び転送ゲート９５１Ａ，９５１Ｂを含んで構成される。
図６においては、画素アレイ部に２次元状（行列状）に配列される複数の画素９００のうち、一部の領域に配列配置される４行４列の画素９００を代表して例示している。また、図６においては、画素アレイ部に配列された画素９００のｉ行ｊ列を、画素９００−ｉｊと表記している。
この画素アレイ部においては、ベイヤー配列によって、複数の画素９００を２次元状に配列している。ここで、ベイヤー配列とは、緑（Ｇ：Green）のＧ画素が市松状に配され、残った部分に、赤（Ｒ：Red）のＲ画素と、青（Ｂ：Blue）のＢ画素とが一列ごとに交互に配される配列パターンである。
なお、以下の説明では、カラーフィルタとして、赤（Ｒ）の波長成分を透過するＲカラーフィルタが設けられ、当該Ｒカラーフィルタを透過した光から、Ｒ成分の光に対応した電荷を得る画素を、Ｒ画素と表記する。また、緑（Ｇ）の波長成分を透過するＧカラーフィルタを透過した光から、Ｇ成分の光に対応した電荷を得る画素を、Ｇ画素と表記する。また、青（Ｂ）の波長成分を透過するＢカラーフィルタを透過した光から、Ｂ成分の光に対応した電荷を得る画素を、Ｂ画素と表記する。
画素アレイ部において、各画素９００は、2PD構造からなる正方単位の画素であって、正方格子状（正方形の格子状）に配置される画素間分離部９１５によって、シリコン層内で物理的に分離されている。なお、図６には示されていないが、この画素アレイ部においては、画素間遮光部９１４が、画素間分離部９１５と同様に、正方格子状に配置されている。
また、各画素９００は、2PD構造を有するため、シリコン層内に、光電変換素子９１３Ａの光電変換領域と、光電変換素子９１３Ｂの光電変換領域とが形成されている。これらの光電変換領域は、図中の列方向の点線で示すように、シリコン層内の不純物によって分離されている。
ここで、図６に示した平面図におけるＸ−Ｘ'断面であるが、図７に示すような断面図で表すことができる。ただし、ここでは、図６に示した４行４列の画素配列において、左上の画素９００が、画素９００−１１であるものとする。したがって、Ｘ−Ｘ'断面の対象となる画素９００は、Ｇ画素９００−４１，Ｂ画素９００−４２，Ｇ画素９００−４３，Ｂ画素９００−４４の４つである。
図７において、Ｇ画素９００−４１は、光電変換素子９１３Ａと光電変換素子９１３Ｂを有する2PD構造となっている。光電変換素子９１３Ａでは、オンチップレンズ９１１により集光され、Ｇカラーフィルタ９１２を透過した光から、Ｇ成分の光に対応した電荷が生成される。また、光電変換素子９１３Ｂでは、光電変換素子９１３Ａと同様に、Ｇ成分の光に対応した電荷が生成される。
Ｇ画素９００−４３においては、Ｇ画素９００−４１と同様に、光電変換素子９１３Ａと光電変換素子９１３Ｂによって、Ｇ成分に対応した電荷が生成される。また、Ｂ画素９００−４２，Ｂ画素９００−４４においては、光電変換素子９１３Ａと光電変換素子９１３Ｂによって、Ｂ成分に対応した電荷が生成される。
このようにして、各画素９００において、光電変換素子９１３Ａと光電変換素子９１３Ｂにより生成された電荷は、転送ゲート９５１Ａと転送ゲート９５１Ｂを介して読み出され、位相差検出の情報として用いられる。
ここで、図８には、画素９００の光の入射側の面（光入射面）の平面図であって、シリコン層の内部のＮ型のポテンシャルを表している。すなわち、正方格子状に形成される画素間分離部９１５によって物理的に分離されている画素９００において、光電変換素子９１３Ａの光電変換領域と、光電変換素子９１３Ｂの光電変換領域は、Ｎ型の領域として形成され、それらの光電変換領域を除いた領域は、Ｐ型の領域として形成される。
このような構造からなる画素９００においては、光電変換領域を除いたＰ型の領域では、電荷が溜まらないため、Ｐ型の領域にて発生した電荷は、光電変換素子９１３Ａと光電変換素子９１３Ｂのどちらの光電変換領域側に移動すればよいのかが分からない状態になってしまう。なお、Ｎ型となる光電変換領域では、その断面を考慮した場合に、転送ゲート９５１側に行くほど、その濃度が高くなるため、光入射面側では、濃度が低くなっている。そのため、光電変換領域において、Ｎ型の濃度の低い光の入射面側で発生した電荷は引き込みにくくなる。
すなわち、図８においては、Ｐ型の領域Ａ１，Ａ２での光電変換素子間の分離性の寄与が低いため、光電変換素子９１３Ａと光電変換素子９１３Ｂとの間を分離したいが、単に光電変換素子９１３Ａと光電変換素子９１３Ｂとの間に物理的な分離部（図５の素子間分離部８１６）を設けた場合には撮像画像の画質が低下してしまうのは先に述べた通りである。
そこで、本開示に係る技術（本技術）では、Ｐ型の領域Ａ１，Ａ２に対し、画素間分離部又は画素間遮光部から突起状にせり出した突起部を設けて、Ｐ型の領域にて発生した電荷の行き先を分けることで、撮像画像の劣化を抑制しつつ、位相差検出の精度の向上を図ることができるようにする。
以下、本技術の具体的な内容について、第１の実施の形態ないし第１３の実施の形態によって説明するが、まず、第１の実施の形態ないし第９の実施の形態で、突起部を設けた構造を説明し、その後に、第１０の実施の形態ないし第１３の実施の形態で、それ以外の構造についても説明する。
（１）第１の実施の形態
（画素の平面レイアウト）
図９は、第１の実施の形態の画素１００の平面レイアウトを示す図である。
図９においては、画素アレイ部１１に２次元状に配列される複数の画素１００のうち、一部の領域に配列される４行４列の画素１００を代表して例示している。画素アレイ部１１においては、ベイヤー配列によって、複数の画素１００が、２次元状に配列されている。
また、図９においては、画素アレイ部１１に配列された画素１００のｉ行ｊ列を、画素１００−ｉｊと表記している。なお、この表記については、後述する他の実施の形態においても同様とされる。
画素アレイ部１１において、各画素１００は、2PD構造からなる正方単位の画素であって、正方格子状に配置される画素間分離部１１５によって、シリコン層（半導体層）内で物理的に分離されている。
ただし、画素アレイ部１１に配列される画素１００のうち、Ｇ画素１００においては、画素間分離部１１５の一部が、Ｇ画素１００の中心に向けて突起状にせり出すように形成されている。以下の説明では、この突起状にせり出している部分を、突起部１１５Ｐと表記する。
例えば、図９に示した画素アレイ部１１における４行４列の画素配列において、左上の画素１００が、画素１００−１１であるとすれば、Ｇ画素１００−１２，Ｇ画素１００−１４，Ｇ画素１００−２１，Ｇ画素１００−２３，Ｇ画素１００−３２，Ｇ画素１００−３４，Ｇ画素１００−４１，及びＧ画素１００−４３が、突起部１１５Ｐが形成される対象のＧ画素１００とされる。
すなわち、これらのＧ画素１００においては、画素間分離部１１５の一部が、Ｇ画素１００の中心に向けて突起状にせり出して、突起部１１５Ｐが形成されている。ここで、図１０に示すように、突起部１１５Ｐが形成されている領域は、上述した図８において、光電変換素子間の分離性の寄与が低いとされたＰ型の領域Ａ１，Ａ２に対応している。
このＰ型の領域Ａ１，Ａ２に対応した２箇所の領域に、画素間分離部１１５から突起状にせり出した突起部１１５Ｐがそれぞれ形成されるようにすることで、Ｐ型の領域にて発生した電荷の行き先が分けられるため、感度の低下や混色の増加を抑制しつつ、位相差検出の精度向上を実現することができる。
また、Ｇ画素１００は、2PD構造を有するため、シリコン層に、光電変換素子１１３Ａの光電変換領域と、光電変換素子１１３Ｂの光電変換領域とが形成されている。これらの光電変換領域は、図９の列方向の点線で示すように、シリコン層内の不純物によって分離されている。つまり、瞳分割を担うＧ画素１００の中心には、物理的な分離部（図５の素子間分離部８１６）は形成せずに、シリコン層の内部の不純物分布によって、光電変換領域が分離されている。
ここで、図９に示した平面図におけるＸ１−Ｘ１'断面であるが、図１１に示すような断面図で表すことができる。ただし、ここでも、４行４列の画素配列において、左上の画素１００が、画素１００−１１であるとすれば、Ｘ１−Ｘ１'断面の対象となるのは、Ｇ画素１００−４１，Ｂ画素１００−４２，Ｇ画素１００−４３，Ｂ画素１００−４４の４つである。
図１１において、Ｇ画素１００−４１は、光電変換素子１１３Ａと光電変換素子１１３Ｂを有する2PD構造となっている。光電変換素子１１３Ａでは、オンチップレンズ１１１により集光され、Ｇカラーフィルタ１１２を透過した光から、Ｇ成分の光に対応した電荷が生成される。また、光電変換素子１１３Ｂでは、光電変換素子１１３Ａと同様に、Ｇ成分の光に対応した電荷が生成される。
Ｇ画素１００−４３においては、Ｇ画素１００−４１と同様に、光電変換素子１１３Ａと光電変換素子１１３Ｂによって、Ｇ成分に対応した電荷が生成される。また、Ｂ画素１００−４２，Ｂ画素１００−４４においては、光電変換素子１１３Ａと光電変換素子１１３Ｂによって、Ｂ成分に対応した電荷が生成される。
このようにして、各画素１００において、光電変換素子１１３Ａと光電変換素子１１３Ｂにより生成された電荷は、転送ゲート１５１Ａと転送ゲート１５１Ｂを介して読み出され、位相差検出の情報として用いられる。
なお、画素１００−４１ないし１００−４４は、2PD構造からなる正方単位の画素であって、正方格子状に配置される画素間遮光部１１４によって、隣り合う画素の間が遮光されている。画素間遮光部１１４は、例えば、タングステン（Ｗ）やアルミニウム（Al）を含む金属等の物質により形成され、オンチップレンズ１１１と、光電変換領域が形成されたシリコン層との間の領域に配置される。
また、画素１００−４１ないし１００−４４は、正方格子状に配置される画素間分離部１１５によって、シリコン層内で隣り合う画素の間が物理的に分離されている。すなわち、ここでは、例えば、DTI(Deep Trench Isolation)技術を用いて、光電変換領域が形成されたシリコン層内に、光の入射側の面（光入射面）から、正方単位の画素の形状に応じて正方格子状に掘り込まれた溝部（トレンチ）に対し、例えば、酸化膜や金属等の物質を埋め込むことで、画素間分離部１１５が形成される。
ここで、Ｇ画素１００−４１とＧ画素１００−４３には、光電変換素子１１３Ａと光電変換素子１１３Ｂとの間に、突起部１１５Ｐが形成されている。すなわち、図１１に示したＧ画素１００−４１とＧ画素１００−４３においては、画素間分離部１１５の一部が、そのＧ画素１００の中心に向けて突起状にせり出すことで、突起部１１５Ｐが形成されている。
また、図９に示した平面図におけるＸ２−Ｘ２'断面であるが、図１２に示すような断面図で表すことができる。ただし、図１２においては、図１１と同様に、Ｇ画素１００−４１，Ｂ画素１００−４２，Ｇ画素１００−４３，Ｂ画素１００−４４が、Ｘ２−Ｘ２'断面の対象とされる。
ここで、Ｘ２−Ｘ２'断面は、Ｇ画素１００の中心を含む断面であるため、その中心に向けて突起状にせり出した突起部１１５Ｐは含まれていない。すなわち、図１２に示したＧ画素１００−４１とＧ画素１００−４３において、光電変換素子１１３Ａと光電変換素子１１３Ｂとの間には、突起部１１５Ｐが形成されていない。
さらに、図９に示した平面図におけるＹ−Ｙ'断面であるが、図１３に示すような断面図で表すことができる。ただし、ここでも、４行４列の画素配列において、左上の画素１００が、画素１００−１１であるとすれば、Ｙ−Ｙ'断面の対象となるのは、Ｇ画素１００−１２，Ｂ画素１００−２２，Ｇ画素１００−３２，Ｂ画素１００−４２の４つである。
図１３において、Ｇ画素１００−１２とＧ画素１００−３２では、画素間分離部１１５の一部が、そのＧ画素１００の中心に向けて突起状にせり出すことで、突起部１１５Ｐが形成されている。ただし、図１３に示した突起部１１５Ｐにおいては、せり出している部分ごとにその深さが異なっている（深さが均一ではない）。
すなわち、図９に示した平面図で見たときに、突起部１１５Ｐは、画素間分離部１１５に対し、Ｔ字型に形成されていると捉えることができるが、図１３に示すように、突起部１１５Ｐの根元部分は、画素間分離部１１５と同等の深さからなり、突起部１１５Ｐの先端側に行くほど、その深さが、徐々に浅くなっている。
以上のように、Ｇ画素１００においては、画素間分離部１１５の一部が、そのＧ画素１００の中心に向けて突起状にせり出すことで、突起部１１５Ｐが形成されているが、図１１ないし図１３に示したように、その断面の切り口によって、突起部１１５Ｐの有無や、その形状（深さ）などが異なっている。
換言すれば、2PD構造からなる画素１００において、画素間分離部１１５の突起部１１５Ｐが形成される場合に、画素１００の中心を含んでいない第１の断面（例えば、図１１の断面）では、２つの光電変換領域の間に、突起部１１５Ｐの断面が含まれるが、画素１００の中心を含む第２の断面（例えば、図１２の断面）では、２つの光電変換領域の間に、突起部１１５Ｐの断面は含まれていない。
（第１の実施の形態の画素の構造）
図１４は、第１の実施の形態の画素１００の立体的な構造を示す３次元の図である。
図１４においては、画素アレイ部１１に２次元状に配列される複数の画素１００のうち、任意の画素１００（例えば、突起部１１５Ｐが形成されたＧ画素１００）を図示している。画素アレイ部１１において、隣り合う画素の間には、正方格子状に、画素間遮光部１１４と画素間分離部１１５が形成されている。
画素間遮光部１１４は、タングステン（Ｗ）やアルミニウム（Al）等の金属により正方格子状に形成され、隣り合う画素の間を遮光している。また、画素間分離部１１５は、シリコン層内に掘り込まれた正方格子状の溝部（トレンチ）に埋め込まれた酸化膜や金属等により形成され、隣り合う画素の間を物理的に分離している。
第１の実施の形態においては、2PD構造からなる正方単位の画素１００に対し、正方格子状に形成される画素間遮光部１１４及び画素間分離部１１５のうち、画素間分離部１１５の一部が、画素１００の中心に向けて突起状にせり出すことで、突起部１１５Ｐを形成している。
突起部１１５Ｐの材料としては、画素間分離部１１５と同一の材料であってもよいし、異なる材料であってもよい。例えば、画素間分離部１１５が酸化膜により形成される場合には、突起部１１５Ｐも酸化膜により形成することができる。また、例えば、画素間分離部１１５を金属により形成した場合に、突起部１１５Ｐが酸化膜により形成されるようにしてもよい。
このように、画素１００において、画素間分離部１１５に対し、２箇所に形成された突起部１１５Ｐは、シリコン層内で分離性の寄与が低い領域に対して形成されており、このような領域に対し、突起部１１５Ｐを形成することで、感度の低下や混色の増加を抑制しつつ、位相差検出の精度向上を実現することができる。
なお、詳細な内容は、図２２及び図２３を参照して後述するが、オンチップレンズ１１１の直下では、突起部１１５Ｐによる物理的な分離（シリコン分離）がなされないようにするため、例えば、突起部１１５Ｐのせり出している部分の長さは、オンチップレンズ１１１による集光スポット径に応じて決定することができる。
以上、第１の実施の形態について説明した。
（２）第２の実施の形態
（第２の実施の形態の画素の構造）
図１５は、第２の実施の形態の画素１００の立体的な構造を示す３次元の図である。
図１５においては、上述した図１４と同様に、画素アレイ部１１に２次元状に配列される複数の画素１００のうち、任意の画素１００が図示されている。画素アレイ部１１において、隣り合う画素の間には、正方格子状に、画素間遮光部１１４と画素間分離部１１５が形成されている。
第２の実施の形態においては、2PD構造からなる正方単位の画素１００に対し、正方格子状に形成される画素間遮光部１１４及び画素間分離部１１５のうち、画素間遮光部１１４の一部が、画素１００の中心に向けて突起状にせり出すことで、突起部１１４Ｐを形成している。
なお、突起部１１４Ｐの材料としては、画素間遮光部１１４と同一の材料であってもよいし、異なる材料であってもよい。
このように、上述した第１の実施の形態では、画素間分離部１１５に対し、突起部１１５Ｐを形成した場合を説明したが、第２の実施の形態においては、画素間遮光部１１４に対し、突起部１１４Ｐを形成している。
すなわち、画素１００において、画素間遮光部１１４に対し、２箇所に形成された突起部１１４Ｐは、シリコン層内で分離性の寄与が低い領域に対して形成されており、このような領域に対し、突起部１１４Ｐを形成することで、感度の低下や混色の増加を抑制しつつ、位相差検出の精度向上を実現することができる。
なお、詳細な内容は、図２２及び図２３を参照して後述するが、例えば、突起部１１４Ｐのせり出している部分の長さは、オンチップレンズ１１１による集光スポット径に応じて決定することができる。
以上、第２の実施の形態について説明した。
（３）第３の実施の形態
（第３の実施の形態の画素の構造）
図１６は、第３の実施の形態の画素１００の立体的な構造を示す３次元の図である。
図１６においては、上述した図１４及び図１５と同様に、画素アレイ部１１に２次元状に配列される複数の画素１００のうち、任意の画素１００が図示されている。画素アレイ部１１において、隣り合う画素の間には、正方格子状に、画素間遮光部１１４と画素間分離部１１５が形成されている。
第３の実施の形態においては、2PD構造からなる正方単位の画素１００に対し、正方格子状に形成される画素間遮光部１１４及び画素間分離部１１５の双方の一部が、画素１００の中心に向けて突起状にせり出すことで、突起部１１４Ｐ及び突起部１１５Ｐを形成している。
なお、突起部１１４Ｐの材料としては、画素間遮光部１１４と同一の材料であってもよいし、異なる材料であってもよい。また、突起部１１５Ｐの材料としては、画素間分離部１１５と同一の材料であってもよいし、異なる材料であってもよい。
このように、上述した第１の実施の形態では、画素間分離部１１５に対し、突起部１１５Ｐを形成した場合を説明し、上述した第２の実施の形態では、画素間遮光部１１４に対し、突起部１１４Ｐを形成した場合を説明したが、第３の実施の形態においては、画素間遮光部１１４と画素間分離部１１５の双方に対し、突起部１１４Ｐと突起部１１５Ｐがそれぞれ形成されている。
すなわち、画素１００において、画素間遮光部１１４に対し、２箇所に形成された突起部１１４Ｐは、シリコン層内で分離性の寄与が低い領域に対して形成されている。また、画素１００において、画素間分離部１１５に対し、２箇所に形成された突起部１１５Ｐは、シリコン層内で分離性の寄与が低い領域に対して形成されている。このような領域に対し、突起部１１４Ｐと突起部１１５Ｐを形成することで、感度の低下や混色の増加を抑制しつつ、位相差検出の精度向上を実現することができる。
なお、詳細な内容は、図２２及び図２３を参照して後述するが、例えば、突起部１１４Ｐと突起部１１５Ｐのせり出している部分の長さは、オンチップレンズ１１１による集光スポット径に応じて決定することができる。
以上、第３の実施の形態について説明した。
（４）第４の実施の形態
（Ｇ画素にのみ突起部を形成した構造）
図１７は、第４の実施の形態の画素１００の構造を示す平面図である。
図１７においては、画素アレイ部１１に２次元状に配列される複数の画素１００のうち、一部の領域に配列される４行４列の画素１００を代表して例示しているが、ベイヤー配列で配置される画素１００のうち、Ｇ画素１００にのみ、画素間分離部１１５に対し、突起部１１５Ｐが形成されている。
例えば、図１７に示した４行４列の画素配列において、左上の画素１００が、画素１００−１１であるとすれば、Ｇ画素１００−１２，Ｇ画素１００−１４，Ｇ画素１００−２１，Ｇ画素１００−２３，Ｇ画素１００−３２，Ｇ画素１００−３４，Ｇ画素１００−４１，及びＧ画素１００−４３が、突起部１１５Ｐを形成した対象のＧ画素１００とされる。
ここで、Ｇ画素１００の出力から得られる情報と、Ｒ画素１００及びＢ画素１００の出力から得られる情報とを比較した場合に、Ｇ画素１００の出力から得られる情報が最も多く、例えば、位相差検出の情報を取得する際に、Ｇ画素１００の出力から得られる情報が支配的であるとするときには、図１７に示しているような、突起部１１５ＰをＧ画素１００にのみ形成する構成を採用することができる。
なお、図１７に示したＧ画素１００にのみ、画素間分離部１１５に対し、突起部１１５Ｐを形成した構造は、上述した図９に示した構造と同様とされる。また、画素１００に対する、図中の列方向の点線で示すように、光電変換素子１１３Ａの光電変換領域と、光電変換素子１１３Ｂの光電変換領域とは、シリコン層内の不純物によって分離されている。
また、図１７においては、上述した第１の実施の形態に対応して、画素間分離部１１５に対し、突起部１１５Ｐが形成される場合を説明したが、上述した第２の実施の形態に対応して、Ｇ画素１００にのみ、画素間遮光部１１４に対し、突起部１１４Ｐが形成されるようにしてもよい。さらに、上述した第３の実施の形態に対応して、Ｇ画素１００にのみ、画素間遮光部１１４及び画素間分離部１１５の双方に対し、突起部が形成されるようにしてもよい。
（すべての画素に突起部を形成した構造）
図１８は、第４の実施の形態の画素１００の構造の第１の変形例を示す平面図である。
図１８においては、画素アレイ部１１にベイヤー配列で配置される複数の画素１００のうち、任意の４行４列の画素１００を例示しているが、すべての画素１００で、画素間分離部１１５に対し、突起部１１５Ｐが形成されている。
例えば、図１８に示した４行４列の画素配列において、左上の画素１００が、画素１００−１１であるとすれば、Ｒ画素１００（１００−１１，１００−１３，１００−３１，１００−３３）と、Ｇ画素１００（１００−１２，１００−１４，１００−２１，１００−２３，１００−３２，１００−３４，１００−４１，１００−４３）と、Ｂ画素１００（１００−２２，１００−２４，１００−４２，１００−４４）が、突起部１１５Ｐを形成した対象の画素１００とされる。
ここで、Ｒ画素１００，Ｇ画素１００，及びＢ画素１００において、突起部１１５Ｐを形成した場合には、すべての画素１００の出力から位相差検出の情報が得られるため、例えば、位相差検出の情報を、すべての画素１００から取得したいときには、図１８に示しているような、突起部１１５Ｐをすべての画素１００に対して形成する構成を採用することができる。
なお、図１８においては、上述した第１の実施の形態に対応して、画素間分離部１１５に対し、突起部１１５Ｐが形成される場合を説明したが、上述した第２の実施の形態に対応して、すべての画素１００で、画素間遮光部１１４に対し、突起部１１４Ｐが形成されるようにしてもよい。さらに、上述した第３の実施の形態に対応して、すべての画素１００で、画素間遮光部１１４及び画素間分離部１１５の双方に対し、突起部が形成されるようにしてもよい。
（Ｒ画素にのみ突起部を形成した構造）
図１９は、第４の実施の形態の画素１００の構造の第２の変形例を示す平面図である。
図１９においては、画素アレイ部１１にベイヤー配列で配置される複数の画素１００のうち、任意の４行４列の画素１００を例示しているが、Ｒ画素１００にのみ、画素間分離部１１５に対し、突起部１１５Ｐが形成されている。
例えば、図１９に示した４行４列の画素配列において、左上の画素１００が、画素１００−１１であるとすれば、Ｒ画素１００−１１，Ｒ画素１００−１３，Ｒ画素１００−３１，及びＲ画素１００−３３が、突起部１１５Ｐを形成した対象のＲ画素１００とされる。
なお、図１９においては、上述した第１の実施の形態に対応して、画素間分離部１１５に対し、突起部１１５Ｐが形成される場合を説明したが、上述した第２の実施の形態に対応して、Ｒ画素１００にのみ、画素間遮光部１１４に対し、突起部１１４Ｐが形成されるようにしてもよい。さらに、上述した第３の実施の形態に対応して、Ｒ画素１００にのみ、画素間遮光部１１４及び画素間分離部１１５の双方に対し、突起部が形成されるようにしてもよい。
（Ｂ画素にのみ突起部を形成した構造）
図２０は、第４の実施の形態の画素１００の構造の第３の変形例を示す平面図である。
図２０においては、画素アレイ部１１にベイヤー配列で配置される複数の画素１００のうち、任意の４行４列の画素１００を例示しているが、Ｂ画素１００にのみ、画素間分離部１１５に対し、突起部１１５Ｐが形成されている。
例えば、図２０に示した４行４列の画素配列において、左上の画素１００が、画素１００−１１であるとすれば、Ｂ画素１００−２２，Ｂ画素１００−２４，Ｂ画素１００−４２，及びＢ画素１００−４４が、突起部１１５Ｐを形成した対象のＢ画素１００とされる。
なお、図２０においては、上述した第１の実施の形態に対応して、画素間分離部１１５に対し、突起部１１５Ｐが形成される場合を説明したが、上述した第２の実施の形態に対応して、Ｂ画素１００にのみ、画素間遮光部１１４に対し、突起部１１４Ｐが形成されるようにしてもよい。さらに、上述した第３の実施の形態に対応して、Ｂ画素１００にのみ、画素間遮光部１１４及び画素間分離部１１５の双方に対し、突起部が形成されるようにしてもよい。
（Ｇ，Ｂ画素にのみ突起部を形成した構造）
図２１は、第４の実施の形態の画素１００の構造の第４の変形例を示す平面図である。
図２１においては、画素アレイ部１１にベイヤー配列で配置される複数の画素１００のうち、任意の４行４列の画素１００を例示しているが、Ｇ画素１００とＢ画素１００にのみ、画素間分離部１１５に対し、突起部１１５Ｐが形成されている。
例えば、図２１に示した４行４列の画素配列において、左上の画素１００が、画素１００−１１であるとすれば、Ｇ画素１００（１００−１２，１００−１４，１００−２１，１００−２３，１００−３２，１００−３４，１００−４１，１００−４３）と、Ｂ画素１００（１００−２２，１００−２４，１００−４２，１００−４４）が、突起部１１５Ｐを形成した対象の画素１００とされる。
なお、図２１においては、上述した第１の実施の形態に対応して、画素間分離部１１５に対し、突起部１１５Ｐが形成される場合を説明したが、上述した第２の実施の形態に対応して、Ｇ画素１００とＢ画素１００にのみ、画素間遮光部１１４に対し、突起部１１４Ｐが形成されるようにしてもよい。さらに、上述した第３の実施の形態に対応して、Ｇ画素１００とＢ画素１００にのみ、画素間遮光部１１４及び画素間分離部１１５の双方に対し、突起部が形成されるようにしてもよい。
また、ここでは、突起部１１５Ｐを形成した画素１００の組み合わせとして、Ｇ画素１００とＢ画素１００との組み合わせを例示したが、例えば、Ｒ画素１００とＧ画素１００とを組み合わせたり、あるいは、Ｒ画素１００とＢ画素１００とを組み合わせたりするなど、突起部１１５Ｐを形成する画素１００の組み合わせのパターンは、任意である。
以上、第４の実施の形態について説明した。
（５）第５の実施の形態
（突起部の長さの決定）
図２２は、第５の実施の形態の画素１００の構造を示す平面図である。
図２２において、画素１００では、正方格子状に配置される画素間分離部１１５の一部が、当該画素１００の中心に向けて突起状にせり出し、突起部１１５Ｐを形成している。この突起部１１５Ｐにおけるせり出している部分の長さ（以下、突出し長ともいう）は、任意の長さとされるが、例えば、次のように決定することができる。
すなわち、例えば、オンチップレンズ１１１の光軸方向（積層方向）の高さを変更する場合などに、何らかの理由で、光電変換素子１１３Ａ，１１３Ｂが形成されたシリコン（Si）層における光入射面の集光スポットＳの径が大きくなると、光の散乱を避けるために、突起部１１５Ｐの突出し長を短くする必要がある。
このように、突起部１１５Ｐの突出し長は、オンチップレンズ１１１の集光スポットＳの径と相関があるので、突起部１１５Ｐの突出し長を、オンチップレンズ１１１の集光スポットＳの径に応じて決定することができる。
例えば、本技術の発明者は、詳細なるシミュレーションを行うことで、突起部１１５Ｐの突出し長を、Ｌ１とし、オンチップレンズ１１１のピッチの一辺の長さを、Ｌ２としたときに、Ｌ１は、Ｌ２の1/7から1/4程度の長さとすることが好適であることを見出した。
ここで、図２３には、シリコン層の光入射面に対し、オンチップレンズ１１１の位置が高い場合の構造を、図２３のＡの断面図で表し、オンチップレンズ１１１の位置が低い場合の構造を、図２３のＢの断面図で表している。なお、図２３の断面図は、図９に示した平面図におけるＹ−Ｙ'断面に対応している。
図２３のＡにおいては、シリコン層の光入射面に対するオンチップレンズ１１１の光軸方向の高さを、ＨＡとし、入射光ＩＬＡによる光入射面の集光スポットを、ＳＡで表している。一方で、図２３のＢにおいては、シリコン層の光入射面に対するオンチップレンズ１１１の光軸方向の高さを、ＨＢとし、入射光ＩＬＢによる光入射面の集光スポットを、ＳＢで表している。
図２３のＡと図２３のＢとで、オンチップレンズ１１１の高さを比較すれば、ＨＡ ＞ ＨＢの関係となる。そして、オンチップレンズ１１１の高さがこのような関係を有することから、図２３のＡと図２３のＢとで、集光スポットの径を比較すれば、ＳＡ ＜ ＳＢの関係となる。
このような関係に基づき、図２３のＡにおいては、集光スポットＳＡの径に応じて、突起部１１５Ｐの突出し長Ｌ１Ａが調整され、図２３のＢにおいては、集光スポットＳＢの径に応じて、突起部１１５Ｐの突出し長Ｌ１Ｂが調整される。ただし、先に述べたように、集光スポットの径が大きいほど、光の散乱を避けるために突出し長を短くする必要があるため、ＳＡ ＜ ＳＢの関係に応じて、Ｌ１Ａ ＞ Ｌ１Ｂの関係となる。
なお、ここでは、画素間分離部１１５の突起部１１５Ｐの突出し長を、オンチップレンズ１１１の集光スポットＳの径に応じて決定する方法を説明したが、画素間遮光部１１４の突起部１１４Ｐのせり出している部分の長さ（突出し長）についても同様に、オンチップレンズ１１１の集光スポットＳの径に応じて決定することができる。
また、上述した突起部１１５Ｐの突出し長の決定方法は一例であって、オンチップレンズ１１１の集光スポットＳの径を用いる方法以外の方法によって、突起部１１５Ｐの突出し長が決定されるようにしてもよい。
以上、第５の実施の形態について説明した。
（６）第６の実施の形態
（画素ごとに突起部の長さを変えた構造）
図２４は、第６の実施の形態の画素１００の構造を示す平面図である。
図２４においては、画素アレイ部１１にベイヤー配列で配置される複数の画素１００のうち、任意の４行４列の画素１００を例示しているが、すべての画素１００で、画素間分離部１１５に対し、突起部１１５Ｐが形成されている。
例えば、図２４に示した４行４列の画素配列において、左上の画素１００が、画素１００−１１であるとすれば、Ｒ画素１００（１００−１１，１００−１３，１００−３１，１００−３３）と、Ｇ画素１００（１００−１２，１００−１４，１００−２１，１００−２３，１００−３２，１００−３４，１００−４１，１００−４３）と、Ｂ画素１００（１００−２２，１００−２４，１００−４２，１００−４４）が、突起部１１５Ｐを形成した対象の画素１００とされる。
ここで、図２４においては、Ｒ画素１００，Ｇ画素１００，Ｂ画素１００の色画素ごとに、突起部１１５Ｐの突出し長の長さが異なっている。すなわち、図２４においては、Ｇ画素１００に形成された突起部１１５Ｐの突出し長と比べて、Ｒ画素１００に形成された突起部１１５Ｐの突出し長は、短くなっている一方で、Ｂ画素１００に形成された突起部１１５Ｐの突出し長は、長くなっている。
すなわち、Ｒ画素１００の突起部１１５Ｐの突出し長を、Ｌ１Ｒとし、Ｇ画素１００の突起部１１５Ｐの突出し長を、Ｌ１Ｇとし、Ｂ画素１００の突起部１１５Ｐの突出し長を、Ｌ１Ｂとしたとき、Ｌ１Ｂ ＞ Ｌ１Ｇ ＞ Ｌ１Ｒの関係となる。
例えば、赤（Ｒ）の波長は、緑（Ｇ）や青（Ｂ）の波長と比べて長いため、Ｒ画素１００では、Ｇ画素１００やＢ画素１００と比べて、光の散乱が発生する可能性が高いので、Ｒ画素１００の突起部１１５Ｐの突出し長を、Ｇ画素１００やＢ画素１００の突出し長と比べて、短くするなどの対応が想定される。
なお、ここでは、画素間分離部１１５の突起部１１５Ｐの突出し長を、画素１００ごとに変える場合を説明したが、画素間遮光部１１４の突起部１１４Ｐのせり出している部分の長さ（突出し長）についても同様に、画素１００ごとに変えるようにしてもよい。
また、上述した説明では、Ｒ画素１００，Ｇ画素１００，Ｂ画素１００のすべてについて、突起部１１５Ｐの突出し長を変える場合を説明したが、例えば、Ｇ画素１００とＢ画素１００の突起部１１５Ｐの突出し長を同一の長さとし、Ｒ画素１００の突起部１１５Ｐの突出し長のみを短くするなど、突起部１１５Ｐの突出し長を変える画素１００の組み合わせは、任意である。さらに、異なる色の画素１００だけでなく、同色の画素１００で、突起部１１５Ｐの突出し長を変えるようにしてもよい。
以上、第６の実施の形態について説明した。
（７）第７の実施の形態
（行方向の楕円型オンチップレンズを用いた構造）
図２５は、第７の実施の形態の画素１００の構造を示す平面図である。
図２５においては、画素アレイ部１１に、２次元状に配列される複数の画素１００のうち、任意の４行４列の画素１００を例示している。ただし、図２５に示した４行４列の画素配列において、各画素１００は、１つの光電変換素子１１３を有する構造からなる。すなわち、図２５において、各画素１００は、2PD構造ではなく、いわば1PD構造となっている。ここでは、上述した2PD構造の画素１００と区別するために、1PD構造の画素１００を、画素１００（1PD）と表記するものとする。
ここで、例えば、図２５に示した４行４列の画素配列において、左上の画素１００（1PD）が、画素１００−１１（1PD）であるとすれば、同一行に配置されたＧ画素１００−２１（1PD）とＧ画素１００−２２（1PD）に対し、楕円型のオンチップレンズ１１１Ｅが形成されている。なお、図示はしていないが、Ｇ画素１００−２１（1PD）とＧ画素１００−２２（1PD）を除いた他の画素１００（1PD）においては、１つのオンチップレンズ１１１に対し、１つの光電変換素子１１３が形成されている。
すなわち、同一行に配置された２画素（Ｇ画素１００−２１（1PD），１００−２２（1PD））から構成される画素においては、１つのオンチップレンズ１１１Ｅに対し、Ｇ画素１００−２１（1PD）の光電変換素子１１３と、Ｇ画素１００−２２（1PD）の光電変換素子１１３とが設けられた構造からなる。そして、ここでは、同一行に配置されたＧ画素１００−２１（1PD）の光電変換素子１１３と、Ｇ画素１００−２２（1PD）の光電変換素子１１３のそれぞれの出力を用いることで、位相差検出が行われる。
また、ここでは、楕円型のオンチップレンズ１１１Ｅが、Ｇ画素１００−２１（1PD）とＧ画素１００−２２（1PD）に対し、行方向に跨がった構造からなる場合において、画素間分離部１１５に形成される突起部１１５Ｐが、Ｇ画素１００−２１（1PD）とＧ画素１００−２２（1PD）との間に形成されるようにしている。
この場合においても、画素間分離部１１５の一部が、Ｇ画素１００−２１（1PD）とＧ画素１００−２２（1PD）からなる領域の中心に向けて突起状にせり出すことで、突起部１１５Ｐが、２箇所に形成されている。また、突起部１１５Ｐの突出し長は、例えば、楕円型のオンチップレンズ１１１Ｅの集光スポットの径に応じて決定することができる。
（列方向の楕円型オンチップレンズを用いた構造）
図２６は、第７の実施の形態の画素１００の構造の変形例を示す平面図である。
図２６においては、画素アレイ部１１に、２次元状に配列される複数の画素１００のうち、任意の４行４列の画素１００を例示している。ただし、図２６に示した４行４列の画素配列の画素１００は、上述した図２５に示した画素１００と同様に、1PD構造からなり、この1PD構造の画素１００を、画素１００（1PD）と表記するものとする。
ここで、例えば、図２６に示した４行４列の画素配列において、同一列に配置されたＧ画素１００−１２（1PD）とＧ画素１００−２２（1PD）に対し、楕円型のオンチップレンズ１１１Ｅが形成されている。なお、図示はしていないが、Ｇ画素１００−１２（1PD）とＧ画素１００−２２（1PD）を除いた他の画素１００（1PD）においては、１つのオンチップレンズ１１１に対し、１つの光電変換素子１１３が形成されている。
すなわち、同一列に配置された２画素（Ｇ画素１００−１２（1PD），１００−２２（1PD））から構成される画素においては、１つのオンチップレンズ１１１Ｅに対し、Ｇ画素１００−１２（1PD）の光電変換素子１１３と、Ｇ画素１００−２２（1PD）の光電変換素子１１３とが設けられた構造からなる。そして、ここでは、同一列に配置されたＧ画素１００−１２（1PD）の光電変換素子１１３と、Ｇ画素１００−２２（1PD）の光電変換素子１１３のそれぞれの出力を用いることで、位相差検出が行われる。
また、ここでは、楕円型のオンチップレンズ１１１Ｅが、Ｇ画素１００−１２（1PD）とＧ画素１００−２２（1PD）に対し、列方向に跨がった構造からなる場合において、画素間分離部１１５に形成される突起部１１５Ｐが、Ｇ画素１００−１２（1PD）とＧ画素１００−２２（1PD）との間に形成されるようにしている。
この場合においても、画素間分離部１１５の一部が、Ｇ画素１００−１２（1PD）とＧ画素１００−２２（1PD）からなる領域の中心に向けて突起状にせり出すことで、突起部１１５Ｐが、２箇所に形成されている。また、突起部１１５Ｐの突出し長は、例えば、楕円型のオンチップレンズ１１１Ｅの集光スポットの径に応じて決定することができる。
なお、ここでは、画素間分離部１１５の突起部１１５Ｐが、楕円型のオンチップレンズ１１１Ｅごとに配置される同一行の２つの画素１００（1PD）や、同一列の２つの画素１００（1PD）に対して形成される場合を説明したが、画素間遮光部１１４の突起部１１４Ｐが形成されるようにしてもよい。
また、上述した説明では、楕円型のオンチップレンズ１１１Ｅに対し、２つのＧ画素１００（1PD）が配置される場合を説明したが、Ｇ画素１００（1PD）に限らず、Ｒ画素１００（1PD）やＢ画素１００（1PD）が、楕円型のオンチップレンズ１１１Ｅに対して配置されるようにしてもよい。
以上、第７の実施の形態について説明した。
（８）第８の実施の形態
（単一オンチップレンズに複数画素を配置した構造）
図２７は、第８の実施の形態の画素１００の構造を示す平面図である。
図２７においては、画素アレイ部１１に、２次元状に配列される複数の画素１００のうち、任意の４行４列の画素１００を例示している。ただし、図２７に示した４行４列の画素配列の画素１００は、上述した図２５及び図２６に示した画素１００と同様に、1PD構造からなり、この1PD構造の画素１００を、画素１００（1PD）と表記するものとする。
ここで、図２７に示した４行４列の画素配列においては、同一色からなる４つの画素１００（1PD）ごとに、円型のオンチップレンズ１１１が形成されている。
例えば、図２７に示した４行４列の画素配列において、左上の画素１００（1PD）が、画素１００−１１（1PD）であるとすれば、Ｒ画素１００−１１（1PD），Ｒ画素１００−１２（1PD），Ｒ画素１００−２１（1PD），及びＲ画素１００−２２（1PD）からなる４つのＲ画素１００（1PD）（から構成される画素）に対し、１つのオンチップレンズ１１１−１１が形成されている。
また、円型のオンチップレンズ１１１−１１が、４つのＲ画素１００（1PD）（１００−１１（1PD），１００−１２（1PD），１００−２１（1PD），１００−２２（1PD））に跨がった構造からなる場合において、画素間分離部１１５の一部が、４つのＲ画素１００（1PD）からなる領域の中心に向けて突起状にせり出すことで、突起部１１５Ｐが４箇所に形成されている。
図２７の画素配列においては、Ｇ画素１００−１３（1PD），Ｇ画素１００−１４（1PD），Ｇ画素１００−２３（1PD），及びＧ画素１００−２４（1PD）からなる４つのＧ画素１００（1PD）（から構成される画素）に対し、１つのオンチップレンズ１１１−１２が形成されている。また、円型のオンチップレンズ１１１−１２が、４つのＧ画素１００（1PD）（１００−１３（1PD），１００−１４（1PD），１００−２３（1PD），１００−２４（1PD））に跨がった構造からなる場合において、画素間分離部１１５の一部が、４つのＧ画素１００（1PD）からなる領域の中心に向けて突起状にせり出すことで、突起部１１５Ｐが４箇所に形成されている。
また、図２７の画素配列においては、Ｇ画素１００−３１（1PD），Ｇ画素１００−３２（1PD），Ｇ画素１００−４１（1PD），及びＧ画素１００−４２（1PD）からなる４つのＧ画素１００（1PD）（から構成される画素）に対し、１つのオンチップレンズ１１１−２１が形成されている。また、円型のオンチップレンズ１１１−２１が、４つのＧ画素１００（1PD）（１００−３１（1PD），１００−３２（1PD），１００−４１（1PD），１００−４２（1PD））に跨がった構造からなる場合において、画素間分離部１１５の一部が、４つのＧ画素１００（1PD）からなる領域の中心に向けて突起状にせり出すことで、突起部１１５Ｐが４箇所に形成されている。
また、図２７の画素配列においては、Ｂ画素１００−３３（1PD），Ｂ画素１００−３４（1PD），Ｂ画素１００−４３（1PD），及びＢ画素１００−４４（1PD）からなる４つのＢ画素１００（1PD）（から構成される画素）に対し、１つのオンチップレンズ１１１−２２が形成されている。また、円型のオンチップレンズ１１１−２２が、４つのＢ画素１００（1PD）（１００−３３（1PD），１００−３４（1PD），１００−４３（1PD），１００−４４（1PD））に跨がった構造からなる場合において、画素間分離部１１５の一部が、４つのＧ画素１００（1PD）からなる領域の中心に向けて突起状にせり出すことで、突起部１１５Ｐが４箇所に形成されている。
このように、図２７の画素配列においては、１つのオンチップレンズ１１１及び１つのカラーフィルタ１１２を設けた画素（４つの画素１００（1PD）から構成される画素）に対し、４つの画素１００（1PD）の光電変換素子１１３がそれぞれ設けられた構造からなる。そして、ここでは、１つのオンチップレンズ１１１及び１つのカラーフィルタ１１２を共有している４つの画素１００（1PD）の光電変換素子１１３のそれぞれの出力を用いることで、位相差検出が行われる。ここでは、１つのオンチップレンズ１１１に対し、２行２列の画素１００（1PD）が配置されていることから、例えば、行方向と列方向の両方の方向で、位相差検出の情報を得ることができる。
なお、ここでは、画素間分離部１１５の突起部１１５Ｐが、１つのオンチップレンズ１１１ごとに配置される２行２列の画素１００（1PD）に対して形成される場合を説明したが、画素間遮光部１１４の突起部１１４Ｐが形成されるようにしてもよい。
以上、第８の実施の形態について説明した。
（９）第９の実施の形態
（画素の平面レイアウト）
図２８は、第９の実施の形態の画素１００の平面レイアウトを示す図である。
図２８においては、画素アレイ部１１にベイヤー配列で配列される複数の画素１００のうち、任意の４行４列の画素１００を例示している。ただし、図２８に示した４行４列の画素配列の画素１００は、上述した図９等に示した画素１００と同様に、2PD構造となっている。
また、図２８においては、上述した図９等と同様に、４行４列の画素配列の画素１００のうち、Ｇ画素１００においては、画素間分離部１１５の一部が、Ｇ画素１００の中心に向けて突起状にせり出し、突起部１１５Ｐが形成されている。より具体的には、図２９に示すように、画素間分離部１１５の突起部１１５Ｐは、上述した図８において、光電変換素子間の分離性の寄与が低いとされたＰ型の領域Ａ１，Ａ２に対応する領域に形成されている。
ここで、図２８に示した平面図におけるＸ−Ｘ'断面であるが、図３０に示すような断面図で表すことができる。ただし、ここでは、４行４列の画素配列において、左上の画素１００が、画素１００−１１であるとすれば、Ｘ−Ｘ'断面の対象となるのは、Ｇ画素１００−４１，Ｂ画素１００−４２，Ｇ画素１００−４３，Ｂ画素１００−４４の４つである。
図３０の断面図は、上述した図１１の断面図と基本的に同様の構造を有しているが、画素間分離部１１５の加工の方法（製造過程）が異なっている。
すなわち、上述した図１１においては、DTI技術を用いて、光の入射側の面（光入射面）から、シリコン層に対し、溝部（トレンチ）を掘り込んで、その溝部に、酸化膜や金属等の物質を埋め込むことで、画素間分離部１１５が形成されている。一方で、図３０においては、光の入射側の反対側の面（転送ゲート１５１Ａ，１５１Ｂ側の面）から、シリコン層に対し、溝部（トレンチ）を掘り込んで、その溝部に、酸化膜や金属等の物質を埋め込むことで、画素間分離部１１５が形成されている。
以上、第９の実施の形態について説明した。
（１０）第１０の実施の形態
ところで、CMOSイメージセンサ等の固体撮像装置においては、単一のオンチップレンズの直下の２つの光電変換素子の間の素子間分離を、不純物をインプランテーション法により注入すること（以下、不純物インプラという）により実現した場合に、次のような問題を生じることが想定される。すなわち、不純物インプラによって電界をつけにくい光入射面（例えば裏面側）のシリコン界面近傍や、素子間分離部の電界が弱い箇所で発生した電荷（負電荷、すなわち、電子（キャリア））が、所望の左右の光電変換素子に蓄積されずに、位相差検出の精度が低下する問題である。
そこで、第１０の実施の形態においては、CMOSイメージセンサ１０（図１）の画素アレイ部１１に２次元状に配列される画素２００として、左右の光電変換素子の中央部分と、その他の部分とのシリコン界面の固定電荷量を変えて、中央部から左右の光電変換素子へのポテンシャル勾配を形成した構造を採用する。このような構造を採用することで、シリコン界面の近傍にて光電変換された電荷（電子）を、所望の左右の光電変換素子に蓄積して、位相差の検出精度を向上させることができる。
以下、図３１ないし図４２を参照しながら、第１０の実施の形態の画素の構造について説明する。
（構造の第１の例）
図３１は、第１０の実施の形態の画素の構造の第１の例を示す断面図である。
図３１において、画素２００は、2PD構造からなり、オンチップレンズ２１１、カラーフィルタ２１２、光電変換素子２１３Ａ，２１３Ｂ、画素間遮光部２１４、及び画素間分離部２１５を含んで構成される。
なお、画素２００において、オンチップレンズ２１１ないし画素間分離部２１５は、上述した実施の形態の画素１００（図１１等）を構成するオンチップレンズ１１１、カラーフィルタ１１２、光電変換素子１１３Ａ，１１３Ｂ、画素間遮光部１１４、及び画素間分離部１１５にそれぞれ対応しているため、ここでは、その説明を適宜省略する。ただし、図３１の画素２００において、画素間分離部２１５は、酸化膜により形成されている。
画素２００において、オンチップレンズ２１１により集光された入射光ＩＬは、カラーフィルタ２１２を通過して、光電変換素子２１３Ａ又は光電変換素子２１３Ｂにおける光電変換領域に照射される。
図３１のＡは、入射光ＩＬＡの集光スポットが左右の光電変換素子２１３Ａ，２１３Ｂの中央部から左側にずれている場合、すなわち、位相差のずれがある場合を示している。一方で、図３１のＢは、入射光ＩＬＢの集光スポットが左右の光電変換素子２１３Ａ，２１３Ｂの中央部にある場合、すなわち、位相差のずれがない場合を示している。
ここで、シリコン層（半導体層）において、左右の光電変換素子２１３Ａ，２１３Ｂの中央部分と、その他の部分では、光の入射側のシリコン界面の固定電荷量が異なっている。
具体的には、光の入射側のシリコン界面において、中央部の領域である中央領域２２１（第１の領域）における固定電荷量と、当該中央部を除いた領域（中央部の左右の領域）である左右領域２２２（第２の領域）における固定電荷量を比較すると、中央領域２２１における固定電荷量が、左右領域２２２における固定電荷量よりも多くなっている。
このように、光の入射側のシリコン界面における中央領域２２１と左右領域２２２との固定電荷量を変えて、左右の光電変換素子２１３Ａ，２１３Ｂとの中央部から、左右の光電変換素子２１３Ａ，２１３Ｂへのポテンシャル勾配を形成することで、シリコン界面にて光電変換された電子を、所望の左右の光電変換素子２１３Ａ，２１３Ｂに蓄積することができる。
例えば、図３１のＡの画素２００では、図中の入射光ＩＬＡで示したような位相差のずれがある場合において、シリコン界面の近傍にて光電変換された電子が、ポテンシャル勾配によって所望の左右の光電変換素子２１３Ａ，２１３Ｂに蓄積され、分離比が向上されるため、位相差の検出精度を向上させることができる。
（構造の第２の例）
図３２は、第１０の実施の形態の画素の構造の第２の例を示す断面図である。
図３２は、図３１に示した画素２００の断面のうち、光の入射側のシリコン界面における中央領域２２１と左右領域２２２を含む領域を拡大して示している。この拡大図に示すように、シリコン層２１０（の界面層２２０）上に形成された絶縁層２３０においては、酸化膜２３１と酸化膜２３３に対し、High-k膜２３２ＡとHigh-k膜２３２Ｂからなる層を積層した構造となっている。
High-k膜は、二酸化シリコン（SiO2）等の絶縁膜より比誘電率の高い材料からなる高誘電率絶縁膜（高誘電率膜）である。
ここで、絶縁層２３０において、High-k膜２３２Ａは、界面層２２０における左右領域２２２に対応するように、酸化膜２３１上に形成される。また、絶縁層２３０において、High-k膜２３２Ｂは、界面層２２０における中央領域２２１に対応するように、酸化膜２３１上に形成される。なお、絶縁層２３０において、High-k膜２３２ＡとHigh-k膜２３２Ｂからなる層の上層は、酸化膜２３３が形成される。
High-k膜２３２ＡとHigh-k膜２３２Ｂとは、異なる高誘電率膜であって、例えば、酸化アルミニウム（Al2O3）や酸化ハフニウム（HfO2）などを用いることができる。また、酸化膜２３１と酸化膜２３３としては、例えば、二酸化シリコン（SiO2）を用いることができる。
このように、図３２の画素２００においては、絶縁層２３０として、左右の光電変換素子２１３Ａ，２１３Ｂの中央部の固定電荷量が多い中央領域２２１に対応した部分に、High-k膜２３２Ｂが形成され、当該中央部を除いた固定電荷量が少ない左右領域２２２に対応した部分に、High-k膜２３２Ａが形成される構造を有している。
このような構造を有することで、図３２の画素２００では、図中の入射光ＩＬで示したような位相差ずれがある場合に、シリコン界面の近傍にて光電変換された電子が、所望の左右の光電変換素子２１３Ａ，２１３Ｂに蓄積されるため、位相差の検出精度を向上させることができる。
（構造の第３の例）
図３３は、第１０の実施の形態の画素の構造の第３の例を示す断面図である。
図３３は、上述した図３２と同様に、図３１に示した画素２００の断面のうち、シリコン界面の中央領域２２１と左右領域２２２を含む領域の拡大図を示しているが、上述した図３２の拡大図と比べて、絶縁層２３０の断面の構造が異なっている。
すなわち、図３３の絶縁層２３０においては、酸化膜２３１と酸化膜２３３との間に形成される層が、High-k膜２３２Ａのみからなる下層と、High-k膜２３２Ａ及びHigh-k膜２３２Ｂからなる上層とを積層した構造であって、凹型の形状となるHigh-k膜２３２Ａの凹みの部分に、High-k膜２３２Ｂを埋め込んだ構造となっている
このように、図３３の画素２００においては、絶縁層２３０として、左右の光電変換素子２１３Ａ，２１３Ｂの中央部の固定電荷量が多い中央領域２２１に対応する部分に、High-k膜２３２Ａ，２３２Ｂ（Ａ＋Ｂ）が形成され、当該中央部を除いた固定電荷量が少ない左右領域２２２に対応する部分に、High-k膜２３２Ａ（Ａ）が形成される構造を有している。
換言すれば、中央領域２２１に対応した部分のHigh-k膜と、左右領域２２２に対応した部分のHigh-k膜の少なくとも一方の膜は、２以上の異なる高誘電率膜が積層されていると言える。
このような構造を有することで、図３３の画素２００では、図中の入射光ＩＬで示したような位相差ずれがある場合に、シリコン界面の近傍にて光電変換された電子が、所望の左右の光電変換素子２１３Ａ，２１３Ｂに蓄積されるため、位相差の検出精度を向上させることができる。
（構造の第４の例）
図３４は、第１０の実施の形態の画素の構造の第４の例を示す断面図である。
図３４は、上述した図３２等と同様に、図３１に示した画素２００の断面のうち、シリコン界面の中央領域２２１と左右領域２２２を含む領域の拡大図を示しているが、上述した図３２等の拡大図と比べて、絶縁層２３０の断面の構造が異なっている。
すなわち、図３４の絶縁層２３０においては、酸化膜２３１と酸化膜２３３との間に形成される層が、High-k膜２３２Ａのみからなる下層と、High-k膜２３２Ｂ及びHigh-k膜２３２Ｃからなる上層とを積層した構造となっている。ここで、High-k膜２３２Ｃは、High-k膜２３２Ａ，２３２Ｂと異なる高誘電率膜である。
このように、図３４の画素２００においては、絶縁層２３０として、左右の光電変換素子２１３Ａ，２１３Ｂの中央部の固定電荷量が多い中央領域２２１に対応した部分に、High-k膜２３２Ａ，２３２Ｃ（Ａ＋Ｃ）が形成され、当該中央部を除いた固定電荷量が少ない左右領域２２２に対応した部分に、High-k膜２３２Ａ，２３２Ｂ（Ａ＋Ｂ）が形成される構造を有している。
換言すれば、中央領域２２１に対応した部分のHigh-k膜と、左右領域２２２に対応した部分のHigh-k膜の少なくとも一方の膜は、２以上の異なる高誘電率膜が積層されていると言える。
このような構造を有することで、図３４の画素２００では、図中の入射光ＩＬで示したような位相差ずれがある場合に、シリコン界面の近傍にて光電変換された電子が、所望の左右の光電変換素子２１３Ａ，２１３Ｂに蓄積されるため、位相差の検出精度を向上させることができる。
（構造の第５の例）
図３５は、第１０の実施の形態の画素の構造の第５の例を示す断面図である。
図３５は、上述した図３２等と同様に、図３１に示した画素２００の断面のうち、シリコン界面の中央領域２２１と左右領域２２２を含む領域の拡大図を示しているが、上述した図３２等の拡大図と比べて、絶縁層２３０の断面の構造が異なっている。
すなわち、図３５の絶縁層２３０においては、酸化膜２３１と酸化膜２３３との間に形成される層が、High-k膜２３２Ａのみからなる第１の層と、High-k膜２３２Ｂ及びHigh-k膜２３２Ｃからなる第２の層と、High-k膜２３２Ｄを一部に含む第３の層とを積層した構造となっている。
ここで、High-k膜２３２Ｄは、High-k膜２３２Ａないし２３２Ｃと異なる高誘電率膜である。また、絶縁層２３０において、第３の層におけるHigh-k膜２３２Ｄを除いた部分は、その上層となる酸化膜２３３の一部を含んで形成される。
このように、図３５の画素２００においては、絶縁層２３０として、左右の光電変換素子２１３Ａ，２１３Ｂの中央部の固定電荷量が多い中央領域２２１に対応した部分に、High-k膜２３２Ａ，２３２Ｃ，２３２Ｄ（Ａ＋Ｃ＋Ｄ）が形成され、当該中央部を除いた固定電荷量が少ない左右領域２２２に対応した部分に、High-k膜２３２Ａ，２３２Ｂ（Ａ＋Ｂ）が形成される構造を有している。
換言すれば、中央領域２２１に対応した部分のHigh-k膜と、左右領域２２２に対応した部分のHigh-k膜の少なくとも一方の膜は、２以上の異なる高誘電率膜が積層されていると言える。また、中央領域２２１に対応した部分のHigh-k膜は、左右領域２２２に対応した部分のHigh-k膜よりも、High-k膜の積層数が多いとも言える。
このような構造を有することで、図３５の画素２００では、図中の入射光ＩＬで示したような位相差ずれがある場合に、シリコン界面の近傍にて光電変換された電子が、所望の左右の光電変換素子２１３Ａ，２１３Ｂに蓄積されるため、位相差の検出精度を向上させることができる。
（構造の第６の例）
図３６は、第１０の実施の形態の画素の構造の第６の例を示す断面図である。
図３６は、上述した図３２等と同様に、図３１に示した画素２００の断面のうち、シリコン界面の中央領域２２１と左右領域２２２を含む領域の拡大図を示しているが、上述した図３２等の拡大図と比べて、絶縁層２３０の断面の構造が異なっている。
すなわち、図３６の絶縁層２３０においては、酸化膜２３１と酸化膜２３３との間に形成される層が、High-k膜２３２Ａのみからなる第１の層と、High-k膜２３２Ｂ及びHigh-k膜２３２Ｃからなる第２の層と、High-k膜２３２Ｄ及びHigh-k膜２３２Ｅからなる第３の層とを積層した構造となっている。ここで、High-k膜２３２Ｅは、High-k膜２３２Ａないし２３２Ｄと異なる高誘電率膜である。
このように、図３６の画素２００においては、絶縁層２３０として、左右の光電変換素子２１３Ａ，２１３Ｂの中央部の固定電荷量が多い中央領域２２１に対応する部分に、High-k膜２３２Ａ，２３２Ｃ，２３２Ｄ（Ａ＋Ｃ＋Ｄ）が形成され、当該中央部を除いた固定電荷量が少ない左右領域２２２に対応する部分に、High-k膜２３２Ａ，２３２Ｂ，２３２Ｅ（Ａ＋Ｂ＋Ｅ）が形成される構造を有している。
換言すれば、中央領域２２１に対応した部分のHigh-k膜と、左右領域２２２に対応した部分のHigh-k膜の少なくとも一方の膜は、２以上の異なる高誘電率膜が積層されていると言える。また、中央領域２２１に対応した部分のHigh-k膜と、左右領域２２２に対応した部分のHigh-k膜とは、同一の積層数であるとも言える。
このような構造を有することで、図３６の画素２００では、図中の入射光ＩＬで示したような位相差ずれがある場合に、シリコン界面の近傍にて光電変換された電子が、所望の左右の光電変換素子２１３Ａ，２１３Ｂに蓄積されるため、位相差の検出精度を向上させることができる。
（構造の第７の例）
図３７は、第１０の実施の形態の画素の構造の第７の例を示す断面図である。
図３７は、上述した図３２等と同様に、図３１に示した画素２００の断面のうち、シリコン界面の中央領域２２１と左右領域２２２を含む領域の拡大図を示しているが、上述した図３２等の拡大図と比べて、絶縁層２３０の断面の構造が異なっている。
すなわち、図３７の絶縁層２３０においては、酸化膜２３１と酸化膜２３３との間に形成される層が、High-k膜２３２Ａのみからなる第１の層と、High-k膜２３２Ａを一部に含む第２の層とを積層した構造となっている。また、絶縁層２３０において、第２の層におけるHigh-k膜２３２Ａを除いた部分は、その上層となる酸化膜２３３の一部を含んで形成される。
このように、図３７の画素２００においては、絶縁層２３０として、左右の光電変換素子２１３Ａ，２１３Ｂの中央部の固定電荷量が多い中央領域２２１に対応する部分と、当該中央部を除いた固定電荷量が少ない左右領域２２２に対応する部分とで、異なる高さのHigh-k膜２３２Ａが形成される構造を有している。
換言すれば、図３７の絶縁層２３０において、High-k膜２３２Ａは、中央部の中央領域２２１に対応した部分が、中央部を除いた左右領域２２２に対応した部分と比べて高くなって、凸形状の構造となっていると言える。また、このような構造から、図３７の絶縁層２３０において、中央領域２２１に対応した部分と、左右領域２２２に対応した部分とは、酸化膜２３３の厚みが異なっているとも言える。
このような構造を有することで、図３７の画素２００では、図中の入射光ＩＬで示したような位相差ずれがある場合に、シリコン界面の近傍にて光電変換された電子が、所望の左右の光電変換素子２１３Ａ，２１３Ｂに蓄積されるため、位相差の検出精度を向上させることができる。
（構造の第８の例）
図３８は、第１０の実施の形態の画素の構造の第８の例を示す断面図である。
図３８は、上述した図３２等と同様に、図３１に示した画素２００の断面のうち、シリコン界面の中央領域２２１と左右領域２２２を含む領域の拡大図を示しているが、上述した図３２等の拡大図と比べて、絶縁層２３０の断面の構造が異なっている。
すなわち、図３８の絶縁層２３０においては、酸化膜２３１と酸化膜２３３との間に形成される層が、High-k膜２３２Ａのみからなる層を形成しているが、その層の一部であって、中央部の中央領域２２１に対応した部分が、中央部を除いた左右領域２２２に対応した部分に対して下側に突き出した構造となっている。
このように、図３８の画素２００においては、絶縁層２３０として、左右の光電変換素子２１３Ａ，２１３Ｂの中央部の固定電荷量が多い中央領域２２１に対応する部分と、当該中央部を除いた固定電荷量が少ない左右領域２２２に対応する部分とで、酸化膜２３１の厚みが異なる構造を有している。
このような構造を有することで、図３８の画素２００では、図中の入射光ＩＬで示したような位相差ずれがある場合に、シリコン界面の近傍にて光電変換された電子が、所望の左右の光電変換素子２１３Ａ，２１３Ｂに蓄積されるため、位相差の検出精度を向上させることができる。
（構造の第９の例）
図３９は、第１０の実施の形態の画素の構造の第９の例を示す断面図である。
上述した図３１ないし図３８においては、画素間分離部２１５が、酸化膜により形成される場合を示したが、画素間分離部２１５の材料としては、酸化膜に限らず、例えば、金属などの他の材料を用いることができる。図３９は、画素２００において、上述した画素間分離部２１５の代わりに、金属を埋め込むことで、画素間分離部２１５Ａを形成した場合の構造を示している。
ここでは、例えば、DTI技術を用いて、光電変換領域が形成されたシリコン層内に、光入射面側から、正方単位の画素の形状に応じて正方格子状に掘り込まれた溝部（トレンチ）に対し、金属を埋め込むことで、画素間分離部２１５Ａが形成される。ここで、金属としては、例えば、タングステン（Ｗ）やアルミニウム（Al）、銀（Ag）、ロジウム（Rh）などを用いることができる。
例えば、図３９のＡの画素２００では、図中の入射光ＩＬＡで示したような位相差のずれがある場合において、シリコン界面の近傍にて光電変換された電子が、ポテンシャル勾配によって所望の左右の光電変換素子２１３Ａ，２１３Ｂに蓄積される際に、画素間分離部２１５Ａによって、シリコン層内で隣り合う画素の間が物理的に分離されているため、当該電子が、隣り合う画素に流れ込むことを防止することができる。なお、図３９のＢに示すように、位相差がない場合についても同様に、電子が隣り合う画素に流れ込むことを防止することができる。
このように、図３９の画素２００においては、画素間分離部２１５Ａを形成して、金属による異色間の画素間分離によって、バルク内の混色を抑制し、分離比を向上させることができる。なお、上述した説明では、画素間分離部２１５（２１５Ａ）の材料として、酸化膜と金属を説明したが、他の物質を用いるようにしてもよい。
なお、図３９の画素２００においては、画素間分離部２１５Ａを形成するに際し、光電変換領域が形成されたシリコン層２１０内に、光入射面側から溝部を掘り込んで金属を埋め込むことになるが、その際に、溝部の側壁に、ピニング膜（負の固定電荷膜）、及び絶縁膜を設けることができる。ここで、ピニング膜としては、例えば、酸化ハフニウム（HfO2）や、酸化タンタル（Ta2O5）などを用いることができる。また、絶縁膜としては、例えば、二酸化シリコン（SiO2）などを用いることができる。
（構造の第１０の例）
図４０は、第１０の実施の形態の画素の構造の第１０の例を示す断面図である。
上述した図３１ないし図３８、又は図３９においては、酸化膜からなる画素間分離部２１５、又は金属からなる画素間分離部２１５Ａによって、隣り合う画素の間を物理的に分離する構造を示したが、シリコン層内の不純物によって分離するようにしてもよい。
図４０の画素２００は、隣り合う画素の間に物理的な分離部（画素間分離部）を形成せずに、シリコン層の内部の不純物分布によって、隣り合う画素の間を分離する構造を有している。ここでは、図４０のＡに、入射光ＩＬＡによる位相差ずれがある場合を示す一方で、図４０のＢには、入射光ＩＬＢによる位相差ずれがない場合を示している。
（構造の第１１の例）
図４１は、第１０の実施の形態の画素の構造の第１１の例を示す断面図である。
図４１は、上述した図３１と同様に、画素２００の断面を示しているが、上述した図３１の断面と比べて、左右の光電変換素子２１３Ａ，２１３Ｂの中央部に、透明電極２４１が形成されている点が異なる。なお、図４１のＡは、入射光ＩＬＡによる位相差ずれがある場合を示す一方で、図４１のＢには、入射光ＩＬＢによる位相差ずれがない場合を示している。
図４１の画素２００においては、透明電極２４１に対し、負バイアスを印加することで、左右の光電変換素子２１３Ａ，２１３Ｂの中央部から、左右の光電変換素子２１３Ａ，２１３Ｂへのポテンシャル勾配を形成することができる。これにより、図４１の画素２００では、シリコン界面の近傍にて光電変換された電子を、所望の左右の光電変換素子２１３Ａ，２１３Ｂに蓄積することができる。
例えば、図４１のＡの画素２００では、図中の入射光ＩＬＡで示したような位相差のずれがある場合において、透明電極２４１に負バイアスを印加してポテンシャル勾配を形成することで、シリコン界面の近傍にて光電変換された電子が、所望の左右の光電変換素子２１３Ａ，２１３Ｂに蓄積されるため、位相差の検出精度を向上させることができる。
（電位分布の模式図）
図４２は、第１０の実施の形態の画素の電位分布を模式的に表した図である。
なお、図４２においては、比較のために、図４２のＢに、本技術を適用した画素２００の電位分布を示すとともに、図４２のＡに、一般的な画素９００の電位分布を示している。ここでは、左右の光電変換素子やその間の領域上に描かれた線によって電位分布を表しているが、これらの線が密なほど、電位勾配がついていることを表している。
図４２のＡの画素９００の電位分布に示すように、一般的に、シリコン層において光入射面（例えば裏面側）や、左右の光電変換素子９１３Ａ，９１３Ｂの中央部の領域は、電位勾配をつけにくいものである。
それに対して、画素２００では、光入射面（例えば裏面側）のシリコン界面における中央領域２２１と左右領域２２２との固定電荷量を変えることで、光入射面や中央部の領域にて電位勾配をつけやすくして、左右の光電変換素子２１３Ａ，２１３Ｂとの中央部から、左右の光電変換素子２１３Ａ，２１３Ｂへのポテンシャル勾配を形成している。
また、図４２のＡに示した転送パスＰＡと、図４２のＢに示した転送パスＰＢは、画素９００と画素２００の電位分布から導かれた転送経路をそれぞれ示している。ここで、電子の転送に際しては、電位と拡散の効果があるため、転送に時間がかかるとその分だけ拡散してしまい、電子を、所望の光電変換素子２１３（２１３Ａ又は２１３Ｂ）に蓄積できなくなることが想定される。
例えば、図４２のＡにおいては、転送パスＰＡが、下方向のパスと左斜め下方向のパスとの組み合わせになっており、電子の転送に時間がかかって拡散してしまう恐れがある。一方で、例えば、図４２のＢにおいては、転送パスＰＢが、左斜め下方向のパスのみとなっており、電子の転送を素早く行うことができる。
すなわち、図４２のＢの画素２００では、光入射面（例えば裏面側）のシリコン界面における中央領域２２１と左右領域２２２との固定電荷量を変えることで電位勾配がついているため、いわば素子境界の横方向（積層方向と垂直な方向）の電界アシストによって、転送パスＰＢが実現され、より迅速に電子の転送を行うことができる。そのため、図４２のＢの画素２００では、シリコン界面の近傍にて光電変換された電子を、所望の光電変換素子２１３（２１３Ａ又は２１３Ｂ）に蓄積することが可能となる。
以上、第１０の実施の形態について説明した。
（１１）第１１の実施の形態
上述したように、CMOSイメージセンサ等の固体撮像装置においては、単一のオンチップレンズの直下に複数の光電変換素子を形成した画素の構造を採用することで、各画素から得られる位相差検出用の信号に基づき、距離情報が得られるため、撮像と測距を同時に行うことが可能となる。また、当該画素において、左右の光電変換素子の間は、不純物インプラによる分離構造を用いることができる。
このような構造を採用することで、撮像用の信号と位相差検出用の信号を同時に取得することができるが、１つのオンチップレンズから入射された光を光電変換する際に、左右の光電変換素子の中心に位置する分離壁となる部分で、光電変換の対象となる成分が発生することになる。
この分離壁は、インプラ分離で形成されるため、ある程度の幅を有していることから、その領域で光電変換された電荷（電子）は、位相差として想定される側の光電変換素子と反対側の光電変換素子に流れることで不要な成分（混色成分）となる恐れがある。この影響により、分離比が不足して位相差検出の精度が低下することになる。
また、例えば、画素において、左右の光電変換素子の中心に位置する分離壁を、インプラ分離ではなく、低屈折材などを用いた分離構造にした場合、その領域に入射された光が屈折され、より角度のついた光として、隣接する他の画素の光電変換素子に入射されやすくなってしまい、異色の光学混色が生じる恐れがある。
そこで、第１１の実施の形態においては、CMOSイメージセンサ１０（図１）の画素アレイ部１１に２次元状に配列される画素３００として、同色の光電変換素子の中央部分（同色間中央部）に低屈折の埋め込み素子分離領域を形成するとともに、異色の光電変換素子の中央部分（異色間中央部）に金属の埋め込み素子分離領域を形成した構造を採用する。このような構造を採用することで、分離比を向上させるとともに、混色を防止することができる。
以下、図４３ないし図４８を参照しながら、第１１の実施の形態の画素の構造について説明する。
（構造の第１の例）
図４３は、第１１の実施の形態の画素の構造の第１の例を示す断面図である。
図４３において、画素３００は、2PD構造からなり、オンチップレンズ３１１、カラーフィルタ３１２、光電変換素子３１３Ａ，３１３Ｂ、画素間遮光部３１４、及び画素間分離部３１５を含んで構成される。
なお、画素３００において、オンチップレンズ３１１ないし画素間分離部３１５は、上述した実施の形態の画素１００（図１１等）を構成するオンチップレンズ１１１、カラーフィルタ１１２、光電変換素子１１３Ａ，１１３Ｂ、画素間遮光部１１４、及び画素間分離部１１５にそれぞれ対応しているため、ここでは、その説明を適宜省略する。
また、説明の都合上、画素３００ごとの色を、特に区別する必要がある場合には、Ｒ画素３００を、「３００（Ｒ）」と表記し、Ｇ画素３００を、「３００（Ｇ）」と表記するものとする。
画素３００において、オンチップレンズ３１１により集光された入射光ＩＬは、カラーフィルタ３１２を通過して、光電変換素子３１３Ａ又は光電変換素子３１３Ｂにおける光電変換領域に照射される。
ここで、Ｇ画素３００において、光電変換素子３１３Ａと光電変換素子３１３Ｂとの間の同色間中央部３２１には、光入射面側に、低屈折材（埋め込み素子）を埋め込んで、素子分離領域としての低屈折領域３３１を形成している。この低屈折材としては、例えば、酸化膜やガラス等の低屈折材を用いることができる。より具体的には、低屈折材として、例えば、光電変換領域を形成したシリコン層３１０（半導体層）に対して低い屈折率からなる材料を用いることができる。
低屈折領域３３１の断面形状は、テーパーがつけられており、光入射面に近づくにつれて幅が広がる三角形状となっている。また、同色間中央部３２１においては、光入射面から所定のバルク深さ（例えば数100nm程度）で、分離材としての低屈折材（埋め込み素子）がなくなり、その下側の領域は不純物により分離されている。
また、Ｇ画素３００とＲ画素３００とが左右に隣接している場合に、Ｇ画素３００の右側の光電変換素子３１３Ｂと、Ｒ画素３００の左側の光電変換素子３１３Ａとの間の異色間中央部３２２には、光入射面側から、画素３００の形状に応じて掘り込まれた溝部（トレンチ）に金属を埋め込んで、画素間分離部３１５を形成している。ここで、金属としては、例えば、タングステン（Ｗ）やアルミニウム（Al）、銀（Ag）、ロジウム（Rh）などを用いることができる。
このように、図４３の画素３００においては、同色間中央部３２１に、その断面が逆三角形状となる低屈折領域３３１を形成した構造を有しているため、低屈折領域３３１に入射した光は、その屈折面により進行方向が曲げられることになる。例えば、画素３００において、低屈折領域３３１に入射した光のうち、右斜め上方向から入射した光は、屈折面３３１Ａにより屈折されて左側の光電変換素子３１３Ａに入射する一方で、左斜め上方向から入射した光は、屈折面３３１Ｂにより屈折されて光電変換素子３１３Ｂに入射することになる（図中の矢印）。
そのため、オンチップレンズ３１１により集光される光の集光スポットが、左右の光電変換素子３１３Ａ，３１３Ｂの間の同色間中央部３２１に形成された低屈折領域３３１に入射したとき、その入射光は、ある深さまで光電変換されずにそのまま進行し、ある深さに達したときに光電変換素子３１３Ａ又は光電変換素子３１３Ｂに入射して光電変換されることになる。特に、図４３の画素３００において、同色間中央部３２１における光入射面の中心に入射した光を、左右の光電変換素子３１３Ａ，３１３Ｂに分けることが可能となる。
ここで、同色間中央部３２１において、分離壁をインプラ分離により形成した場合、分離壁となる領域で光電変換された電子が、位相差として想定される側の光電変換素子と反対側の光電変換素子に流れることに起因して位相差検出の精度が低下する恐れがあるのは先に述べた通りである。
それに対して、図４３の画素３００では、同色間中央部３２１に形成された低屈折領域３３１を用いた分離構造を有し、低屈折領域３３１に入射した入射光ＩＬが、ある深さまで光電変化されずにそのまま左右の光電変換素子３１３Ａ，３１３Ｂに入射するため、そのような事象を回避することができる。その結果として、図４３の画素３００においては、光学的、かつ電気的に分離比を向上させて、位相差の検出精度を向上させることができる。
一方で、同色間中央部３２１において、低屈折領域３３１を用いた分離構造にした場合には、その低屈折領域３３１に入射された光が屈折され、より角度のついた光として、異色の隣接する画素３００の光電変換素子３１３に入射する恐れがあるのは先に述べた通りである。
それに対して、図４３の画素３００では、同色間中央部３２１において低屈折領域３３１を用いた分離構造を設けるとともに、異色間中央部３２２においては、金属からなる画素間分離部３１５を形成しているため、同色間中央部３２１に形成された低屈折領域３３１により屈折された光が、画素間分離部３１５により反射される。その結果として、図４３の画素３００においては、異色の光学混色を防止することができる。
なお、図４３の画素３００においては、光電変換領域が形成されたシリコン層３１０内に、光入射面側から、溝部（トレンチ）を掘り込んで金属を埋め込むことで、画素間分離部３１５を形成するが、溝部の側壁には、ピニング膜（負の固定電荷膜）、及び絶縁膜を設けることができる。ここで、ピニング膜としては、例えば、酸化ハフニウム（HfO2）や、酸化タンタル（Ta2O5）などを用いることができる。また、絶縁膜としては、例えば、二酸化シリコン（SiO2）などを用いることができる。
（構造の第２の例）
図４４は、第１１の実施の形態の画素の構造の第２の例を示す断面図である。
図４４の画素３００は、図４３の画素３００と比べて、同色間中央部３２１の断面の形状が異なっている。すなわち、図４４の画素３００の同色間中央部３２１においては、テーパーの形状からなる低屈折領域３３１の分離形状（断面の形状）が、光入射面から所定のバルク深さ（例えば数100nm程度）で、一定の幅で下側に延びており、その下側の領域の形状が、長方形の形状（縦長の形状）となっている。
つまり、図４３の画素３００の同色間中央部３２１では、低屈折領域３３１の下側の領域には、分離材としての低屈折材を形成せずに不純物により分離していたが、図４４の画素３００の同色間中央部３２１では、低屈折領域３３１が一定の幅で下側に延びることで、その下側の長方形（縦長の形状）の部分によって、光電変換素子３１３Ａと光電変換素子３１３Ｂとの間が分離されている。
このように、図４４の画素３００においては、低屈折領域３３１における三角形状の部分とその下側に延びた部分によって、いわば素子間分離部を形成することで、光電変換素子３１３Ａと光電変換素子３１３Ｂとが物理的に分離されている。これにより、図４４の画素３００では、一方の光電変換素子３１３（３１３Ａ、又は３１３Ｂ）の出力に対し、他方の光電変換素子３１３（３１３Ｂ、又は３１３Ａ）の出力が混じらないようにして、位相差検出の精度を向上させることができる。
（構造の第３の例）
図４５は、第１１の実施の形態の画素の構造の第３の例を示す断面図である。
図４５の画素３００は、図４３の画素３００と比べて、同色間中央部３２１の断面の形状が異なっている。すなわち、図４５の画素３００の同色間中央部３２１において、低屈折領域３３１の分離形状（断面の形状）は、光入射面から、その反対側の面（トランジスタ素子面側）までテーパーがつけられており、台形状（上底よりも下底の方が短い台形）の形状となっている。
このように、図４５の画素３００においては、低屈折領域３３１における台形状の部分によって、いわば素子間分離部を形成することで、光電変換素子３１３Ａと光電変換素子３１３Ｂとを物理的に分離している。これにより、図４５の画素３００では、一方の光電変換素子３１３の出力に対し、他方の光電変換素子３１３の出力が混じらないようにして、位相差検出の精度を向上させることができる。
（構造の第４の例）
図４６は、第１１の実施の形態の画素の構造の第４の例を示す平面図である。
図４６に示した平面図において、Ｘ−Ｘ'断面が、図４３の画素３００の断面図に対応している。すなわち、図４６の画素３００において、低屈折領域３３１を含む同色間中央部３２１は、光電変換素子３１３Ａと光電変換素子３１３Ｂとの間に形成され、光入射面側から見た場合に、その形状が、長方形の形状（縦長の形状）となっている。
ここで、図中の点線は、入射光ＩＬを表しており、オンチップレンズ３１１により集光される光が、低屈折領域３３１に入射したとき、その入射光は、ある深さまで光電変換されずにそのまま進行し、ある深さに達したときに光電変換素子３１３Ａ又は光電変換素子３１３Ｂに入射して光電変換されることになる。
なお、ここでは、図４６に示した平面図が、図４３の画素３００の断面図に対応している場合を示したが、図４４の画素３００、又は図４５の画素３００についても同様に、同色間中央部３２１（の低屈折領域３３１）は、光電変換素子３１３Ａと光電変換素子３１３Ｂとの間に形成されている。
（構造の第５の例）
図４７は、第１１の実施の形態の画素の構造の第５の例を示す平面図である。
図４７に示した平面図において、Ｘ−Ｘ'断面が、図４３の画素３００の断面図に対応している。すなわち、図４７の画素３００において、低屈折領域３３１を含む同色間中央部３２１は、光電変換素子３１３Ａと、光電変換素子３１３Ｂと、光電変換素子３１３Ｃと、光電変換素子３１３Ｄの４つの光電変換素子３１３に対して形成され、光入射面側から見た場合に、その形状が、菱形の形状となっている。
ここで、図中の点線は、入射光ＩＬを表しており、オンチップレンズ３１１により集光される光が、低屈折領域３３１に入射したとき、その入射光は、ある深さまで光電変換されずにそのまま進行し、ある深さに達したときに、光電変換素子３１３Ａないし３１３Ｄのいずれかに入射して光電変換されることになる。
なお、ここでは、図４７に示した平面図が、図４３の画素３００の断面図に対応している場合を示したが、図４４の画素３００、又は図４５の画素３００についても同様に、同色間中央部３２１（の低屈折領域３３１）を、４つの光電変換素子３１３に対して形成することができる。
また、図４６及び図４７に示した同色間中央部３２１（の低屈折領域３３１）による分離レイアウトは、一例であって、２つの光電変換素子３１３に対する長方形の形状や、４つの光電変換素子３１３に対する菱形の形状以外の他の分離レイアウトを用いるようにしてもよい。
（構造の第６の例）
図４８は、第１１の実施の形態の画素の構造の第６の例を示す断面図である。
図４８の画素３００は、図４４の画素３００と比べて、異色間中央部３２２の断面の形状が異なっている。すなわち、図４８の画素３００の異色間中央部３２２においては、金属からなる画素間分離部３１５の下側の領域（深さ方向の領域）に、低屈折材からなる低屈折領域３４１が形成されている。
より具体的には、光電変換領域が形成されたシリコン内に掘り込まれた溝部（トレンチ）に対し、物質を埋め込むことで、異色の画素間を分離するための分離部が形成されるが、図４８の画素３００では、フロントサイドトレンチ（Front Side Trench）として低屈折材を埋め込むことで、低屈折領域３４１が形成され、バックサイドトレンチ（Back Side Trench）として金属を埋め込むことで、画素間分離部３１５が形成される。
そして、図４８の画素３００において、異色間中央部３２２は、画素間分離部３１５と低屈折領域３４１とを組み合わせた構造によって、例えば、図４８に示したＧ画素３００の右側の光電変換素子３１３ＢとＲ画素３００の左側の光電変換素子３１３Ａとの間など、異色の画素間の分離がなされるようにしている。
以上、第１１の実施の形態について説明した。
（１２）第１２の実施の形態
上述したように、単一のオンチップレンズの直下に複数の光電変換素子を形成した画素を有する固体撮像装置においては、各画素から得られる位相差検出用の信号に基づいて、距離情報を得ることができる。
しかしながら、一般的な画素の構造では、分離比と混色とのトレードオフが発生していたため、混色を抑えつつ、位相差検出の精度を上げることが困難となっていた。従来、このようなトレードオフを解消するために、単純にバルクのみで位相差の情報を取得したり、高精度な検出の際にはオンチップレンズを用いずに光導波路を用いて分離比を高めたりしていたが、混色を抑えつつ、より位相差検出の精度を向上させることが求められていた。
そこで、第１２の実施の形態においては、CMOSイメージセンサ１０（図１）の画素アレイ部１１に２次元状に配列される画素４００として、オンチップレンズを複数種類の屈折率の異なる物質で構成した構造を採用する。このような構造を採用することで、混色を抑えつつ、より位相差検出の精度を向上させることができる。ここで、混色には、単一のオンチップレンズの直下に形成された複数の光電変換素子の間の混色も含んでいるものとする。
以下、図４９ないし図５６を参照しながら、第１２の実施の形態の画素の構造について説明する。
（構造の第１の例）
図４９は、第１２の実施の形態の画素の構造の第１の例を示す断面図である。
図４９において、画素４００は、2PD構造からなり、オンチップレンズ４１１、カラーフィルタ４１２、光電変換素子４１３Ａ，４１３Ｂ、画素間遮光部４１４、及び画素間分離部４１５を含んで構成される。
なお、画素４００において、オンチップレンズ４１１ないし画素間分離部４１５は、上述した実施の形態の画素１００（図１１等）を構成するオンチップレンズ１１１、カラーフィルタ１１２、光電変換素子１１３Ａ，１１３Ｂ、画素間遮光部１１４、及び画素間分離部１１５にそれぞれ対応しているため、ここでは、その説明を適宜省略する。
また、説明の都合上、画素４００ごとの色を、特に区別する必要がある場合には、Ｒ画素４００を「４００（Ｒ）」、Ｇ画素４００を「４００（Ｇ）」、Ｂ画素４００を「４００（Ｂ）」とそれぞれ表記するものとする。
画素４００において、オンチップレンズ４１１は、屈折率の異なる２種類の物質として、部材４１１Ａ及び部材４１１Ｂから構成される。オンチップレンズ４１１においては、部材４１１ＢがＶ字型に掘り込まれた形状を有し、そのＶ字型の部分に、部材４１１Ａの一部（光入射面の反対側の部分）が埋め込まれている。
すなわち、部材４１１Ａ（第１の部材）は、光が入射される曲面と、部材４１１ＢのＶ字型の部分に対応した部分を含み、部材４１１Ｂ（第２の部材）は、光が入射される曲面と反対側の面と、Ｖ字型の形状からなる部分を含んでいる。なお、ここでは、部材４１１Ａと部材４１１Ｂとの接合部がＶ字型の形状からなる場合を説明するが、接合部の形状は、Ｖ字型以外の他の形状であってもよい。
例えば、部材４１１Ａは、部材４１１Ｂよりも屈折率が高い材料である高屈折材（High-n材料）から構成される。一方で、例えば、部材４１１Ｂは、部材４１１Ａよりも屈折率の低い材料である低屈折材（Low-n材料）から構成される。また、オンチップレンズ４１１の光入射側の面には、反射防止膜４３１が形成されている。
画素４００において、オンチップレンズ４１１に入射した入射光ＩＬは、図４９の矢印で示すように、部材４１１Ａの光入射面で屈折された後に、部材４１１Ａと部材４１１Ｂとの境界で屈折されて、光電変換素子４１３Ａの光電変換領域に照射される。
このように、図４９の画素４００においては、オンチップレンズ４１１を、屈折率の異なる部材４１１Ａと部材４１１Ｂから構成して、光電変換素子４１３Ａ，４１３Ｂのそれぞれに対して入射した光が混じることなく（混色することなく）、所望の左右の光電変換素子４１３Ａ，４１３Ｂに蓄積するようにしている。
図５０は、図４９の画素４００における光電変換素子４１３ごとの光の入射角に応じた出力結果を示している。
なお、図５０においては、比較のために、図４９の画素４００の光電変換素子４１３Ａ，４１３Ｂ（本技術の構造）の出力結果とともに、一般的な画素９００の左右の光電変換素子９１３Ａ，９１３Ｂ（従来の構造）の出力結果も示している。ただし、画素９００では、オンチップレンズ９１１の構造が、画素４００のオンチップレンズ４１１の構造と異なる。すなわち、画素９００において、オンチップレンズ９１１は、屈折率の異なる複数の物質から構成されていないものとする。
すなわち、図５０においては、図４９の画素４００について、左側の光電変換素子４１３Ａの出力を実線の曲線Ａ１で表し、右側の光電変換素子４１３Ｂの出力を点線の曲線Ｂ１で表している。また、一般的な画素９００について、左側の光電変換素子９１３Ａの出力を実線の曲線Ａ２で表し、右側の光電変換素子９１３Ｂの出力を点線の曲線Ｂ２で表している。
ここで、左側の光電変換素子４１３Ａの出力に応じた曲線Ａ１と、右側の光電変換素子４１３Ｂの出力に応じた曲線Ｂ１とは、入射角θiが0度となるとき、すなわち、光が真上から入射されたときにその出力の値が一致している。すなわち、曲線Ａ１と曲線Ｂ１とは、入射角θi = 0のときの出力を対称軸とした線対称の関係を有している。
同様に、左側の光電変換素子９１３Ａの出力に応じた曲線Ａ２と、右側の光電変換素子９１３Ｂの出力に応じた曲線Ｂ２とは、入射角θi = 0のときの出力を対称軸とした線対称の関係となっている。
このとき、図４９の画素４００の曲線Ａ１，Ｂ１と、一般的な画素９００の曲線Ａ２，Ｂ２とを比べれば、次のような関係を有している。
すなわち、入射角θiが負となる場合であって、曲線Ａ１と曲線Ａ２に注目した場合、光電変換素子４１３Ａの出力と、光電変換素子９１３Ａの出力のピークの値は、略同一とされるが、光電変換素子４１３Ａの出力に対しては光電変換素子４１３Ｂの出力が混じる一方で、光電変換素子９１３Ａの出力に対しては光電変換素子９１３Ｂの出力が混じることになる。
このとき、曲線Ｂ１と曲線Ｂ２に注目すれば、光電変換素子４１３Ｂの出力は、光電変換素子９１３Ｂの出力と比べて小さいため、光電変換素子４１３Ａの出力に対して混じる光電変換素子４１３Ｂの出力が低減されていることになる。
一方で、入射角θiが正となる場合であって、曲線Ｂ１と曲線Ｂ２に注目した場合、光電変換素子４１３Ｂの出力と、光電変換素子９１３Ｂの出力のピークの値は、略同一とされるが、光電変換素子４１３Ｂの出力に対しては光電変換素子４１３Ａの出力が混じる一方で、光電変換素子９１３Ｂの出力に対しては光電変換素子９１３Ａの出力が混じっている。
このとき、曲線Ａ１と曲線Ａ２に注目すれば、光電変換素子４１３Ａの出力は、光電変換素子９１３Ａの出力と比べて小さいため、光電変換素子４１３Ｂの出力に対して混じる光電変換素子４１３Ａの出力が低減されていることになる。
このように、図４９の画素４００においては、オンチップレンズ４１１を、屈折率の異なる部材４１１Ａと部材４１１Ｂから構成することで、一方の光電変換素子４１３（４１３Ａ、又は４１３Ｂ）の出力に対し、他方の光電変換素子４１３（４１３Ｂ、又は４１３Ａ）の出力が混じらないようにして、位相差検出の精度を向上させることができる。その結果として、CMOSイメージセンサ１０を搭載した電子機器では、より高精度なオートフォーカスを実現することができる。
（構造の第２の例）
図５１は、第１２の実施の形態の画素の構造の第２の例を示す断面図である。
図５１の画素４００は、図４９の画素４００と比べて、左右の光電変換素子４１３Ａ，４１３Ｂの間に素子間分離部４１６が形成されるとともに、オンチップレンズ４１１の断面の形状が異なっている。すなわち、図５１の画素４００において、オンチップレンズ４１１は、部材４１１Ａ及び部材４１１Ｂの屈折率の異なる２種類の物質のほかに、さらに異なる物質からなる部材４１１Ｃを含んでいる。
オンチップレンズ４１１においては、部材４１１Ｂが光入射面側にＶ字型に掘り込まれた形状を有し、そのＶ字型の部分に、部材４１１Ａの一部（光入射面の反対側の部分）が埋め込まれている。また、オンチップレンズ４１１では、部材４１１Ｂが光入射面の反対側にもＶ字型に掘り込まれた形状を有し、そのＶ字型の部分に、部材４１１Ｃ（の全部）が埋め込まれている。
ここでは、部材４１１Ｂに対して部材４１１Ａと部材４１１ＣをＶ字型の断面になるように形成するに際して、それらのＶ字型の頂点が接するとともに、部材４１１ＣのＶ字型の断面が、部材４１１ＡのＶ字型の断面よりも小さくなるような形状になるようにしたが、図５１に示した断面の形状は一例であって、他の形状を採用してもよい。
また、オンチップレンズ４１１において、部材４１１Ａを、高屈折材（High-n材料）から構成し、部材４１１Ｂを、低屈折材（Low-n材料）から構成した場合に、部材４１１Ｃは、シリコン層４１０に形成した素子間分離部４１６に入射される光の量を低減させることが可能な屈折率の材料から構成することができる。この場合において、部材４１１Ｃの屈折率は、部材４１１Ａ及び部材４１１Ｂと異なる屈折率とすることができる。なお、部材４１１Ｃの屈折率は、部材４１１Ａと同一の屈折率としてもよい。
このように、図５１の画素４００においては、左右の光電変換素子４１３Ａ，４１３Ｂの間に素子間分離部４１６を設ける場合に、オンチップレンズ４１１を、部材４１１Ａ及び部材４１１Ｂのほかに、部材４１１Ｃを含めた構造とすることで、素子間分離部４１６への光の入射量を低減することができる。
（構造の第３の例）
図５２は、第１２の実施の形態の画素の構造の第３の例を示す断面図である。
図５２の画素４００は、図５１の画素４００と比べて、素子間分離部４１６が設けられ、かつ、オンチップレンズ４１１が部材４１１Ａないし部材４１１Ｃを含んで構成される点で一致しているが、オンチップレンズ４１１の材料に応じて色ごとに、その光軸方向（積層方向）の高さが最適化されている点が異なっている。
図５２では、各画素４００において、部材４１１Ａ、部材４１１Ｂ、部材４１１Ｃの屈折率を、ｎ１，ｎ２，ｎ３で表している。また、Ｇ画素４００において、オンチップレンズ４１１は、その曲率半径をｒＧで表し、その高さをｈＧで表している。同様に、Ｒ画素４００では、オンチップレンズ４１１の曲率半径と高さを、ｒＲ，ｈＲで表し、Ｂ画素４００では、オンチップレンズ４１１の曲率半径と高さを、ｒＢ，ｈＢで表している。
ここで、Ｇ画素４００における高さｈＧと、Ｒ画素４００における高さｈＲと、Ｂ画素４００における高さｈＢは、オンチップレンズ４１１の材料、すなわち、部材４１１Ａないし部材４１１Ｃの屈折率ｎ１，ｎ２，ｎ３に合わせて色ごとに最適化されている。
例えば、オンチップレンズ４１１の色ごとの高さｈＧ，ｈＲ，ｈＢの関係であるが、色収差を考慮に入れれば、下記の式（１）のような関係とすることができる。
ｈＲ > ｈＧ > ｈＢ ・・・（１）
なお、ここでは、色ごとに最適化するためのパラメータとして、オンチップレンズ４１１の高さｈを調整する場合について例示したが、他のパラメータが用いられるようにしてもよい。例えば、オンチップレンズ４１１の曲率半径ｒを調整する場合には、例えば、色収差を考慮して、下記の式（２）のような関係とすることができる。
ｒＲ > ｒＧ > ｒＢ ・・・（２）
このように、図５２の画素４００においては、オンチップレンズ４１１の材料（複数種類の部材の屈折率）に応じて色ごとにその高さや曲率半径等のパラメータを最適化することで、例えば、各色の量子効率や分離比を向上させたり、あるいは、混色を抑制したりすることができる。
なお、図５２には、Ｇ画素４００において、部材４１１Ｂにおける部材４１１Ａとの境界面と水平面とがなす角度をθＧで表している。同様に、Ｒ画素４００、Ｂ画素４００では、部材４１１Ｂにおける部材４１１Ａとの境界面と水平面とがなす角度をθＲ，θＢで表している。例えば、これらの角度θＧ，θＲ，θＢを、上述したオンチップレンズ４１１の高さｈや曲率半径ｒ以外のパラメータとして用いて最適化されるようにしてもよい。
（構造の第４の例）
図５３は、第１２の実施の形態の画素の構造の第４の例を示す断面図である。
図５３の画素４００は、図４９の画素４００と比べて、素子間分離部４１６が設けられるとともに、オンチップレンズ４１１における部材４１１Ａと部材４１１Ｂとの間に、制御部材４２１が設けられる点で異なっている。
制御部材４２１は、例えば、フォトニック結晶から構成される。フォトニック結晶は、屈折率が周期的に変化するナノ構造体である。オンチップレンズ４１１においては、部材４１１Ａと部材４１１Ｂとの間に、制御部材４２１を形成して、光の入射角度依存を制御可能な構造としている。
すなわち、画素４００においては、フォトニック結晶としての制御部材４２１を設けることで、例えば、図中の左側の方向からの入射光に対して左側の光電変換素子４１３Ａに光が入らないように全反射させる構造としたり、あるいは、図中の右側の方向からの入射光に対して右側の光電変換素子４１３Ｂに光が入らないように全反射させる構造としたりすることができる。つまり、画素４００では、フォトニック結晶の入射角度依存を効率良く利用して、より入射角度依存性を高めるような構造にしている。
このように、図５３の画素４００においては、オンチップレンズ４１１における部材４１１Ａと部材４１１Ｂとの間に、フォトニック結晶としての制御部材４２１を形成して、光の入射角度依存を制御可能な構造とすることで、混色を抑えながら、より位相差検出の精度を向上させることができる。
（構造の第５の例）
図５４は、第１２の実施の形態の画素の構造の第５の例を示す断面図である。
図５４の画素４００は、図５３の画素４００と比べて、各色に対応したカラーフィルタ４１２が取り除かれ、分光の機能を制御部材４２１（４２１Ｒ，４２１Ｇ，４２１Ｂ）が有している点で異なっている。
制御部材４２１（４２１Ｒ，４２１Ｇ，４２１Ｂ）は、例えば、フォトニック結晶から構成される。ここで、フォトニック結晶では、特定の波長の光だけが周期構造体と共鳴して反射や透過を起こすため、この特性を利用してカラーフィルタと同様に分光の機能を持たせることができる。
すなわち、図５４のＧ画素４００においては、部材４１１Ａと部材４１１Ｂとの間に、フォトニック結晶としての制御部材４２１Ｇを形成するに際して、フォトニック結晶構造によって緑（Ｇ）の波長成分を透過するフィルタとして機能させることを可能とすることで、Ｇカラーフィルタ４１２を設けない構造としている。
同様に、図５４のＲ画素４００においては、制御部材４２１Ｒを形成する際に、フォトニック結晶構造によって赤（Ｒ）の波長成分を透過するフィルタとして機能させることで、Ｒカラーフィルタ４１２を設けない構造としている。同様にまた、図５４のＢ画素４００においては、フォトニック結晶構造によって青（Ｂ）の波長成分を透過するフィルタとして機能させることで、Ｂカラーフィルタ４１２を設けない構造としている。
このように、図５４の画素４００においては、フォトニック結晶としての制御部材４２１を設ける際に、フォトニック結晶構造を用いて各色のカラーフィルタと同等に機能させることで、フォトニック結晶の入射角度依存を効率良く利用して、より入射角度依存性を高めるような構造とするだけでなく、カラーフィルタ４１２を設けない構造とすることができる。
（構造の第６の例）
図５５は、第１２の実施の形態の画素の構造の第６の例を示す平面図である。
画素４００は、画素アレイ部１１（図１）に２次元状（行列状）に配列されるが、画素アレイ部１１（図１）に配列される画素のうち、すべての画素を画素４００と同様の構造とすることは勿論、その一部の画素を画素４００と同様の構造とするようにしてもよい。
例えば、図５５に示すように、画素アレイ部１１において、近傍の同色の画素（同色の２×２の４画素）で画素回路を共有した共有画素を、規則的に配列した配列パターンを採用した場合においても、一部の画素を、画素４００と同様の構造とすることができる。
ただし、図５５に示した画素配列において、各画素４００は、１つの光電変換素子を有する構造（1PD構造）からなる。ここでは、上述した2PD構造の画素４００と区別するために、1PD構造の画素４００を、画素４００（1PD）と表記するものとする。
ここで、例えば、図５５に示した画素配列において、同一行に配置されたＧ画素４００−１１（1PD）とＧ画素４００−１２（1PD）に対し、楕円型のオンチップレンズ４１１Ｅが形成されている。このオンチップレンズ４１１Ｅは、上述したオンチップレンズ４１１（図４９等）と同様に、屈折率の異なる複数種類の物質からなる構造を有している。
すなわち、１つのオンチップレンズ４１１Ｅに対し、Ｇ画素４００−１１（1PD）の１つの光電変換素子４１３（例えば、図４９の光電変換素子４１３Ａに相当）と、Ｇ画素４００−１２（1PD）の１つの光電変換素子４１３（例えば、図４９の光電変換素子４１３Ｂに相当）とが設けられた構造からなる。そして、ここでは、同一行に配置されたＧ画素４００−１１（1PD）の光電変換素子４１３と、Ｇ画素４００−１２（1PD）の光電変換素子４１３のそれぞれの出力を用いて、位相差検出が行われる。
同様にまた、同一行に配置されたＧ画素４００−２１（1PD）とＧ画素４００−２２（1PD）などについても、楕円型のオンチップレンズ４１１Ｅが形成され、それらのＧ画素４００（1PD）の光電変換素子４１３（例えば、図４９の光電変換素子４１３Ａ，４１３Ｂに相当）のそれぞれの出力を用いた位相差検出が行われる。
さらに、例えば、同一列に配置されたＧ画素４００−３３（1PD）とＧ画素４００−４３（1PD）や、Ｇ画素４００−３４（1PD）とＧ画素４００−４４（1PD）などのように、列方向に、楕円型のオンチップレンズ４１１Ｅが形成されるようにしてもよい。
なお、図５５に示した画素配列においては、楕円型のオンチップレンズ４１１Ｅに対し、２つのＧ画素４００（1PD）が配置される場合を説明したが、Ｒ画素４００（1PD）やＢ画素４００（1PD）が、行方向又は列方向の楕円型のオンチップレンズ４１１Ｅに対して配置されるようにしてもよい。
（構造の第７の例）
図５６は、第１２の実施の形態の画素の構造の第７の例を示す平面図である。
図５６に示すように、画素アレイ部１１（図１）において、ベイヤー配列を採用した場合においても、一部の画素を、画素４００と同様の構造とすることができる。ただし、図５６に示した画素配列においても、各画素４００は、１つの光電変換素子を有する構造（1PD構造）からなり、この1PD構造の画素４００を、画素４００（1PD）と表記するものとする。
ここで、例えば、図５６に示した画素配列において、同一列に配置されたＧ画素４００−２２（1PD）とＧ画素４００−３２（1PD）に対し、楕円型のオンチップレンズ４１１Ｅが形成されている。このオンチップレンズ４１１Ｅは、上述したオンチップレンズ４１１（図４９等）と同様に、屈折率の異なる複数種類の物質からなる構造を有している。
すなわち、１つのオンチップレンズ４１１Ｅに対し、Ｇ画素４００−２２（1PD）の１つの光電変換素子４１３（例えば、図４９の光電変換素子４１３Ａに相当）と、Ｇ画素４００−３２（1PD）の１つの光電変換素子４１３（例えば、図４９の光電変換素子４１３Ｂに相当）とが設けられた構造からなり、それらのＧ画素４００（1PD）の光電変換素子４１３のそれぞれの出力を用いた位相差検出が行われる。
同様にまた、同一列に配置されたＧ画素４００−２７（1PD）とＧ画素４００−３７（1PD）などについても、楕円型のオンチップレンズ４１１Ｅが形成され、それらのＧ画素４００の光電変換素子４１３（例えば、図４９の光電変換素子４１３Ａ，４１３Ｂに相当）のそれぞれの出力を用いた位相差検出が行われる。
さらに、例えば、同一行に配置されたＧ画素４００−７１（1PD）とＧ画素４００−７２（1PD）や、Ｇ画素４００−６６（1PD）とＧ画素４００−６７（1PD）などのように、行方向の楕円型のオンチップレンズ４１１Ｅが形成されるようにしてもよい。
なお、図５６に示したベイヤー配列においては、楕円型のオンチップレンズ４１１Ｅに対し、２つのＧ画素４００（1PD）が配置される場合を説明したが、Ｒ画素４００（1PD）やＢ画素４００（1PD）が、行方向又は列方向の楕円型のオンチップレンズ４１１Ｅに対して配置されるようにしてもよい。
以上、第１２の実施の形態について説明した。
（１３）第１３の実施の形態
図５７は、CMOSイメージセンサの画素アレイ部に２次元状に配列される画素の構造を示している。
図５７において、画素９００は、光電変換素子９１３Ａと光電変換素子９１３Ｂを有する2PD構造からなる。光電変換素子９１３Ａ，９１３Ｂでは、オンチップレンズ９１１により集光され、赤（Ｒ），緑（Ｇ），又は青（Ｂ）の各色の波長を透過するカラーフィルタを透過した光から、各色の成分に対応した電荷が生成される。
画素９００において、光電変換素子９１３Ａと光電変換素子９１３Ｂにより生成された電荷は、転送ゲートを介して読み出され、位相差検出の情報として用いられる。
ところで、画素９００において、一方の光電変換素子９１３の出力に対し、他方の光電変換素子９１３の出力が混じらないようにするための構造として、左右の光電変換素子９１３の間に、物理的な分離部を形成する構造を採用することができる。
図５８は、左右の光電変換素子の間に物理的な分離部が設けられた画素の構造を示している。
図５８の画素９００においては、光電変換素子９１３Ａと光電変換素子９１３Ｂとの間に、素子間分離部９１６が形成され、物理的に分離されている。このように、素子間分離部９１６を形成することで、一方の光電変換素子９１３の出力に対し、他方の光電変換素子９１３の出力が混じらないようにして、位相差検出の精度を向上させることができる。
しかしながら、画素９００において、位相差の特性を改善するために、光電変換素子９１３Ａと光電変換素子９１３Ｂとの間に、光入射面側（裏面側）からDTI技術を用いて素子間分離部９１６を形成した場合、集光スポットが加工面直上に位置するため、加工界面からの光の散乱（図５８の矢印ＳＬ）が発生することで、分光特性が劣化し、撮像画像が劣化してしまう恐れがある。
そこで、第１３の実施の形態では、CMOSイメージセンサ１０（図１）の画素アレイ部１１に２次元状に配列される画素５００として、同色の光電変換素子の中央部分（同色間中央部）に、縦型トランジスタを形成した構造を採用する。このような構造を採用することで、より効率的に、入射光を所望の左右の光電変換素子に光学分離することができる。
以下、図５９ないし図６１を参照しながら、第１３の実施の形態の画素の構造について説明する。
（構造の第１の例）
図５９は、第１３の実施の形態の画素の構造の第１の例を示す断面図である。
図５９において、画素５００は、2PD構造からなり、オンチップレンズ５１１、カラーフィルタ５１２、光電変換素子５１３Ａ，５１３Ｂ、画素間遮光部５１４、及び画素間分離部５１５を含んで構成される。
なお、画素５００において、オンチップレンズ５１１ないし画素間分離部５１５は、上述した実施の形態の画素１００（図１１等）を構成するオンチップレンズ１１１、カラーフィルタ１１２、光電変換素子１１３Ａ，１１３Ｂ、画素間遮光部１１４、及び画素間分離部１１５にそれぞれ対応しているため、ここでは、その説明を適宜省略する。
画素５００において、オンチップレンズ５１１により集光された入射光ＩＬは、カラーフィルタ５１２を透過して、光電変換素子５１３Ａ又は光電変換素子５１３Ｂにおける光電変換領域に照射される。
ここで、画素５００において、光電変換素子５１３Ａと光電変換素子５１３Ｂとの間の同色間中央部５２１には、光入射面の反対側の面（表面側）から、シリコン層５１０内に、縦型トランジスタ５３１を形成している。すなわち、ここでは、光電変換素子５１３Ａ，５１３Ｂに対してそれぞれ設けられる転送トランジスタ１５１のほかに、それらの素子の間に、縦型トランジスタ５３１が設けられている。
このように、同色間中央部５２１において、光入射面（裏面側）から素子間分離部を形成するのではなく、その反対側の面（表面側）から縦型トランジスタ５３１を形成することで、加工面直上に光を集中させることなく、左右の光電変換素子５１３Ａ，５１３Ｂに対し、効率的な光学分離を実現することができる。
また、ここでは、同色間中央部５２１に形成された縦型トランジスタ５３１の機能を利用するようにしてもよい。すなわち、縦型トランジスタ５３１に対し、電圧（例えば正の電圧）を印加することで、光電変換素子５１３Ａと光電変換素子５１３Ｂとの間（縦型トランジスタ５３１の上部）に、ブルーミングパス（チャネル）を生成することが可能となる。画素５００では、このブルーミングパスを介して、左右の光電変換素子５１３Ａ，５１３Ｂに蓄積された電荷をやりとりすることができる。
ここで、画素５００は、画像取得用の画素と、位相差検出用の画素の両方の用途に用いることができるため、オートフォーカス時には、位相差検出用の画素として機能する一方で、オートフォーカス終了後の撮像時には、画像取得用の画素として機能することができる。
そして、画素５００が画像取得用の画素として機能する際に、例えば、左右の光電変換素子５１３Ａ，５１３Ｂのうち、一方の光電変換素子５１３（５１３Ａ又は５１３Ｂ）に蓄積される電荷が飽和しそうになったとき（左右の光電変換素子５１３Ａ，５１３Ｂにより生成される電荷がアンバランスなとき）に、ブルーミングパスを介して他方の光電変換素子５１３（５１３Ｂ又は５１３Ａ）に蓄積させることで、電荷が飽和することを抑制することができる。これにより、画素５００においては、縦型トランジスタ５３１に対する電圧の制御によって、出力リニアリティを制御することが可能となる。
なお、画素５００において、光電変換素子５１３Ａ，５１３Ｂと、隣接する画素の光電変換素子との間の異色間中央部５２２には、光入射面（裏面側）から、シリコン層５１０内に、金属などの画素間分離部５１５が形成されている。ここで、金属としては、例えば、タングステン（Ｗ）やアルミニウム（Al）、銀（Ag）、ロジウム（Rh）などを用いることができる。
また、図５９の画素５００においては、画素間分離部５１５を形成するに際し、光電変換領域が形成されたシリコン層５１０内に、光入射面側から溝部を掘り込んで金属を埋め込むことになるが、その際に、溝部の側壁に、ピニング膜（負の固定電荷膜）、及び絶縁膜を設けることができる。ここで、ピニング膜としては、例えば、酸化ハフニウム（HfO2）や、酸化タンタル（Ta2O5）などを用いることができる。また、絶縁膜としては、例えば、二酸化シリコン（SiO2）などを用いることができる。
このように、図５９の画素５００においては、光電変換素子５１３Ａと光電変換素子５１３Ｂとの間の同色間中央部５２１に、光入射面の反対側の面（表面側）から縦型トランジスタ５３１を形成した構造とすることで、光電変換素子５１３Ａ，５１３Ｂの受光面側に加工面を出さずに溝部（トレンチ）を形成することができるため、高い位相差分離特性を得ることができる。
（構造の第２の例）
図６０は、第１３の実施の形態の画素の構造の第２の例を示す断面図である。
図６０の画素５００は、図５９の画素５００と比べて、異色間中央部５２２において、画素間分離部５１５の代わりに、縦型トランジスタ５３２が形成されている。
すなわち、図６０の画素５００においては、同色間中央部５２１に、光入射面の反対側の面（表面側）から縦型トランジスタ５３１を形成するとともに、異色間中央部５２２にも、光入射面の反対側の面（表面側）から縦型トランジスタ５３２を形成した構造としている。
異色間中央部５２２において、光入射面（裏面側）から画素間分離部を形成するのではなく、その反対側の面（表面側）から縦型トランジスタ５３２を形成することで、画素間分離部を形成した構造よりは劣るものの、長波長光による混色の抑制効果を維持することができる。
また、ここでは、異色間中央部５２２に形成された縦型トランジスタ５３２の機能を利用するようにしてもよい。すなわち、縦型トランジスタ５３２に対し、電圧（例えば負の電圧）を印加することで、シリコン層５１０内に電荷（負の電荷）を発生させてピニングを強化することができる。その結果として白点の抑制が可能となる。さらに、ここでも、同色間中央部５２１に形成された縦型トランジスタ５３１に対して電圧（例えば正の電圧）を印加することで、左右の光電変換素子５１３Ａ，５１３Ｂの出力リニアリティを制御することが可能となる。
このように、図６０の画素５００においては、同色間中央部５２１と異色間中央部５２２に、光入射面の反対側の面（表面側）から、縦型トランジスタ５３１と縦型トランジスタ５３２をそれぞれ形成した構造とすることで、高い位相差分離特性を得るとともに、長波長光による混色の抑制効果を維持しつつ、ピニングの強化や出力リニアリティの制御を実現することができる。
（構造の第３の例）
図６１は、第１３の実施の形態の画素の構造の第３の例を示す断面図である。
図６１の画素５００は、図５９の画素５００と比べて、同色間中央部５２１だけでなく、異色間中央部５２２においても、縦型トランジスタ５３２が形成されている。
すなわち、図６１の画素５００においては、異色間中央部５２２にて、光入射面（裏面側）から、金属等の画素間分離部５１５を形成するとともに、その反対側の面（表面側）から縦型トランジスタ５３２を形成した構造としている。
このような構造を採用することで、異色間中央部５２２にて、単に画素間分離部５４１のみを形成した場合と比べて、縦型トランジスタ５３２をさらに形成している分だけ、混色の抑制効果を高めることができる。
また、ここでも、異色間中央部５２２に形成された縦型トランジスタ５３２の機能を利用して、縦型トランジスタ５３２に対し、電圧（例えば負の電圧）を印加することで、ピニングを強化することができ、白点の抑制が可能となる。なお、同色間中央部５２１に形成された縦型トランジスタ５３１に対して電圧（例えば正の電圧）を印加することで、左右の光電変換素子５１３Ａ，５１３Ｂの出力リニアリティを制御することが可能となる。
このように、図６１の画素５００においては、異色間中央部５２２に、光入射面（裏面側）から、画素間分離部５１５を形成するとともに、同色間中央部５２１と異色間中央部５２２に、光入射面と反対側の面（表面側）から、縦型トランジスタ５３１と縦型トランジスタ５３２をそれぞれ形成した構造とすることで、高い位相差分離特性を得るとともに、混色の抑制効果をさらに高め、さらには、ピニングの強化や出力リニアリティの制御を実現することができる。
以上、第１３の実施の形態について説明した。
＜４．画素の回路構成＞
図６２は、各実施の形態の画素１００の回路構成を示す図である。
図６２においては、図中の上段と下段にそれぞれ設けられた２つの画素１００によって、浮遊拡散領域（FD：Floating Diffusion）が共有されている。ただし、各画素１００は、光電変換素子１１３Ａと光電変換素子１１３Ｂを有する2PD構造からなり、１つのオンチップレンズ１１１及び１つのカラーフィルタ１１２を共有している。また、転送トランジスタ１５１Ａ，１５１Ｂは、上述した転送ゲート１５１Ａ，１５１Ｂに対応している。
光電変換素子１１３Ａとしてのフォトダイオードのアノードは接地されており、フォトダイオードのカソードは、転送トランジスタ１５１Ａのソースに接続されている。転送トランジスタ１５１Ａのドレインは、それぞれリセットトランジスタ１５２のソース及び増幅トランジスタ１５３のゲートに接続されている。
光電変換素子１１３Ｂとしてのフォトダイオードのアノードは接地されており、フォトダイオードのカソードは、転送トランジスタ１５１Ｂのソースに接続されている。転送トランジスタ１５１Ｂのドレインは、それぞれリセットトランジスタ１５２のソース及び増幅トランジスタ１５３のゲートに接続されている。
上段の２つの画素のそれぞれの転送トランジスタ１５１Ａ，１５１Ｂのドレインと、リセットトランジスタ１５２のソース及び増幅トランジスタ１５３のゲートとの接続点が、浮遊拡散領域（FD）１６１を構成している。同様に、下段の２つの画素のそれぞれの転送トランジスタ１５１Ａ，１５１Ｂのドレインと、リセットトランジスタ１５２のソース及び増幅トランジスタ１５３のゲートとの接続点が、浮遊拡散領域（FD）１６１を構成している。
リセットトランジスタ１５２のドレイン及び増幅トランジスタ１５３のソースは、電源に接続されている。増幅トランジスタ１５３のドレインは、選択トランジスタ１５４のソースに接続されており、選択トランジスタ１５４のドレインは、垂直信号線２２に接続されている。
転送トランジスタ１５１Ａ，１５１Ｂのゲート、リセットトランジスタ１５２のゲート、及び選択トランジスタ１５４のゲートは、画素駆動線２１を介して、垂直駆動回路１２（図１）にそれぞれ接続されており、駆動信号としてのパルスがそれぞれ供給される。
次に、図６２に示した画素１００の基本機能について説明する。
リセットトランジスタ１５２は、そのゲートに入力される駆動信号RSTに従って、浮遊拡散領域（FD）１６１に蓄積されている電荷の排出をオン／オフする。
光電変換素子１１３Ａは、入射光を光電変換し、その光量に応じた電荷を生成し、蓄積する。転送トランジスタ１５１Ａは、そのゲートに入力される駆動信号TRGに従って、光電変換素子１１３Ａから浮遊拡散領域（FD）１６１への電荷の転送をオン／オフする。
光電変換素子１１３Ｂは、入射光を光電変換し、その光量に応じた電荷を生成し、蓄積する。転送トランジスタ１５１Ｂは、そのゲートに入力される駆動信号TRGに従って、光電変換素子１１３Ｂから浮遊拡散領域（FD）１６１への電荷の転送をオン／オフする。
浮遊拡散領域（FD）１６１は、光電変換素子１１３Ａから転送トランジスタ１５１Ａを介して転送されてくる電荷、又は光電変換素子１１３Ｂから転送トランジスタ１５１Ｂを介して転送されてくる電荷を蓄積する機能を有している。浮遊拡散領域（FD）１６１の電位は、蓄積された電荷量に応じて変調される。
増幅トランジスタ１５３は、そのゲートに接続された浮遊拡散領域（FD）１６１の電位変動を入力信号とする増幅器として動作し、その出力信号電圧は、選択トランジスタ１５４を介して垂直信号線２２に出力される。
選択トランジスタ１５４は、そのゲートに入力される駆動信号SELに従って、増幅トランジスタ１５３からの電圧信号の垂直信号線２２への出力をオン／オフする。
以上のように、2PD構造からなる画素１００は、垂直駆動回路１２（図１）から供給される駆動信号（TRG，RST，SEL）に従って駆動される。
なお、図６２においては、第１の実施の形態ないし第９の実施の形態の画素１００の回路構成について説明したが、第１０の実施の形態の画素２００、第１１の実施の形態の画素３００、第１２の実施の形態の画素４００、又は第１３の実施の形態の画素５００についても同様の回路構成を採用することができる。
＜５．変形例＞
（実施の形態の組み合わせの例）
上述した９つの実施の形態は、それぞれが単独の実施の形態として成立することは勿論、複数の実施の形態の全て又は一部を可能な範囲で組み合わせた形態を採用するようにしてもよい。
例えば、上述した第７の実施の形態に対し、第２の実施の形態を組み合わせることで、行方向又は列方向の楕円型のオンチップレンズ１１１Ｅに対し、行方向又は列方向に複数の画素１００（1PD構造の画素１００）を配置した構成で、当該複数の画素１００において、画素間遮光部１１４によって、突起部１１４Ｐが形成されるようにすることができる。
また、例えば、上述した第７の実施の形態に対し、第３の実施の形態を組み合わせることで、行方向又は列方向の楕円型のオンチップレンズ１１１Ｅに対し、行方向又は列方向に複数の画素１００（1PD構造の画素１００）を配置した構成で、当該複数の画素１００において、画素間分離部１１５による突起部１１５Ｐとともに、画素間遮光部１１４によって、突起部１１４Ｐが形成されるようにすることができる。
例えば、上述した第８の実施の形態に対し、第２の実施の形態を組み合わせることで、１つのオンチップレンズ１１１に対し、２行２列の画素１００（1PD構造の画素１００）を配置した構成で、当該２行２列の画素１００において、画素間遮光部１１４によって、突起部１１４Ｐが形成されるようにすることができる。
また、例えば、上述した第８の実施の形態に対し、第３の実施の形態を組み合わせることで、１つのオンチップレンズ１１１に対し、２行２列の画素１００（1PD構造の画素１００）を配置した構成で、当該２行２列の画素１００において、画素間分離部１１５による突起部１１５Ｐとともに、画素間遮光部１１４によって、突起部１１４Ｐが形成されるようにすることができる。
さらに、例えば、第１０の実施の形態ないし第１３の実施の形態のいずれかに対し、上述した第１の実施の形態ないし第９の実施の形態のいずれかを組み合わせることで、例えば、画素２００（画素３００、画素４００、又は画素５００）において、画素間分離部２１５（画素間分離部３１５、画素間分離部４１５、又は画素間分離部５１５）によって突起部２１５Ｐ（突起部３１５Ｐ、突起部４１５Ｐ、又は突起部５１５Ｐ）が形成されるようにしてもよい。
この場合において、例えば、画素２００（画素３００、画素４００、又は画素５００）において、画素間遮光部２１４（画素間遮光部３１４、画素間遮光部４１４、又は画素間遮光部５１４）によって突起部２１４Ｐ（突起部３１４Ｐ、突起部４１４Ｐ、又は突起部５１４Ｐ）が形成されるようにしてもよい。
なお、上述した説明では、画素１００は、１つのオンチップレンズ１１１に対し、左右の光電変換素子１１３Ａ，１１３Ｂを設けた構造（2PD構造）からなるとして説明したが、左右の光電変換素子１１３Ａ，１１３Ｂを、左画素１００Ａ、右画素１００Ｂとして捉えるようにしてもよい。すなわち、画素１００は、光電変換素子１１３Ａを有する左画素１００Ａと、光電変換素子１１３Ｂを有する右画素１００Ｂから構成される画素部であるとも言える。
同様にして、画素２００（画素３００、画素４００、又は画素５００）についても、光電変換素子２１３Ａ（光電変換素子３１３Ａ、光電変換素子４１３Ａ、又は光電変換素子５１３Ａ）を有する左画素２００Ａ（左画素３００Ａ、左画素４００Ａ、又は左画素５００Ａ）と、光電変換素子２１３Ｂ（光電変換素子３１３Ｂ、光電変換素子４１３Ｂ、又は光電変換素子５１３Ｂ）を有する右画素２００Ｂ（右画素３００Ｂ、右画素４００Ｂ、又は右画素５００Ｂ）から構成される画素部と捉えることができる。
なお、上述した説明では、画素１００の光電変換素子１１３Ａ，１１３Ｂとして、フォトダイオード（PD）が用いられる場合を説明したが、例えば、光電変換膜などの他の部材（素子）が用いられるようにしてもよい。また、オンチップレンズ１１１は、焦点検出を行う画素上のレンズであって、マイクロレンズであるとも言える。これらについては、画素２００、画素３００、画素４００、又は画素５００についても同様である。
また、上述した説明では、画素１００に対して、画素間遮光部１１４及び画素間分離部１１５が正方格子状に形成されるとして説明したが、正方格子状に限らず、例えば、長方形を含む矩形などの他の形状であってもよい。さらにまた、画素１００についても正方単位に限らず、他の単位で形成されるようにしてもよい。これらについては、画素２００、画素３００、画素４００、又は画素５００についても同様である。
また、上述した説明では、画素アレイ部１１（図１）に２次元状に配列される画素１００（画素２００、画素３００、画素４００、又は画素５００）として、Ｒ画素、Ｇ画素、及びＢ画素を示したが、例えば、白（Ｗ：White）に対応したＷ画素や、赤外線（IR：infrared）に対応したIR画素など、ＲＧＢ画素以外の画素が含まれるようにしてもよい。なお、Ｗ画素は、全波長領域の光を透過させてその光に対応した電荷を得る画素である。また、IR画素は、赤外線（IR）を透過し、赤外光の波長帯に対して感度を有する画素である。
（固体撮像装置の他の例）
また、上述した実施の形態では、画素が２次元状に配列されてなるCMOSイメージセンサに適用した場合を例に挙げて説明したが、本技術はCMOSイメージセンサへの適用に限られるものではない。すなわち、本技術は、例えば、CCD(Charge Coupled Device)イメージセンサなど、画素が２次元配列されてなるＸ−Ｙアドレス方式の固体撮像装置全般に対して適用可能である。
さらに、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置全般に対して適用可能である。また、上述した実施の形態では、１つのオンチップレンズ１１１に対し、２つの光電変換素子１１３が形成された2PD構造の画素１００を中心に説明したが、本技術は、１つのオンチップレンズ１１１に対し、複数の光電変換素子１１３が形成された画素１００についても同様に適用することができる。
＜６．電子機器の構成＞
図６３は、本技術を適用した固体撮像装置を有する電子機器の構成例を示すブロック図である。
電子機器１０００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。
電子機器１０００は、固体撮像装置１００１、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、操作部１００６、及び、電源部１００７から構成される。また、電子機器１０００において、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、操作部１００６、及び電源部１００７は、バスライン１００８を介して相互に接続されている。
固体撮像装置１００１は、上述したCMOSイメージセンサ１０（図１）に対応しており、画素アレイ部１１（図１）に２次元状に配列される画素１００として、上述した第１の実施の形態ないし第９の実施の形態に示した画素１００を採用することができる。これにより、電子機器１０００では、第１の実施の形態ないし第９の実施の形態に示した画素１００（像面位相差検出画素）から得られる位相差検出用の信号に基づき位相差を検出して、合焦対象物に対してフォーカスを合わせる制御を行うことができる。
また、画素アレイ部１１（図１）に２次元状に配列される画素として、上述した第１０の実施の形態ないし第１３の実施の形態に示した画素２００、画素３００、画素４００、又は画素５００を配列するようにしてもよい。この場合においても、電子機器１０００では、画素２００、画素３００、画素４００、又は画素５００から得られる位相差検出用の信号に基づき位相差を検出して、合焦対象物に対してフォーカスを合わせる制御を行うことができる。
なお、画素１００は、１つのオンチップレンズ１１１に対し、２つの光電変換素子１１３Ａ，１１３Ｂを設けた構造（2PD構造）からなるため、光電変換素子１１３Ａ，１１３Ｂに蓄積された電荷を合算して生成される画素信号（Ａ＋Ｂ信号）を、画像取得用の信号として用いるとともに、光電変換素子１１３Ａに蓄積された電荷から得られる画素信号（Ａ信号）と、光電変換素子１１３Ｂに蓄積された電荷から得られる画素信号（Ｂ信号）とをそれぞれ独立に読み出して、位相差検出用の信号として用いることができる。
このように、画素１００は、2PD構造を有し、画像取得用の画素と、位相差検出用の画素（像面位相差検出画素）の両方の用途に用いることができる。また、詳細な説明は省略するが、画素２００、画素３００、画素４００、及び画素５００についても同様に、2PD構造を有することから、画像取得用の画素と、位相差検出用の画素の両方の用途に用いることができる。
DSP回路１００２は、固体撮像装置１００１から供給される信号を処理するカメラ信号処理回路である。DSP回路１００２は、固体撮像装置１００１からの信号を処理して得られる画像データを出力する。フレームメモリ１００３は、DSP回路１００２により処理された画像データを、フレーム単位で一時的に保持する。
表示部１００４は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置１００１で撮像された動画又は静止画を表示する。記録部１００５は、固体撮像装置１００１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
操作部１００６は、ユーザによる操作に従い、電子機器１０００が有する各種の機能についての操作指令を出力する。電源部１００７は、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、及び、操作部１００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
電子機器１０００は、以上のように構成される。本技術は、以上説明したように、固体撮像装置１００１に適用される。具体的には、CMOSイメージセンサ１０（図１）は、固体撮像装置１００１に適用することができる。固体撮像装置１００１に本技術を適用して、画素１００において、分離性寄与が低い領域に対し、画素間遮光部１１４又は画素間分離部１１５によって突起部を形成することで、撮像画像の劣化を抑制しつつ、位相差検出の精度の向上を図ることができる。
＜７．固体撮像装置の使用例＞
図６４は、本技術を適用した固体撮像装置の使用例を示す図である。
CMOSイメージセンサ１０（図１）は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。すなわち、図６４に示すように、鑑賞の用に供される画像を撮影する鑑賞の分野だけでなく、例えば、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、又は、農業の分野などにおいて用いられる装置でも、CMOSイメージセンサ１０を使用することができる。
具体的には、鑑賞の分野において、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置（例えば、図６３の電子機器１０００）で、CMOSイメージセンサ１０を使用することができる。
交通の分野において、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置で、CMOSイメージセンサ１０を使用することができる。
家電の分野において、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、CMOSイメージセンサ１０を使用することができる。また、医療・ヘルスケアの分野において、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置で、CMOSイメージセンサ１０を使用することができる。
セキュリティの分野において、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置で、CMOSイメージセンサ１０を使用することができる。また、美容の分野において、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置で、CMOSイメージセンサ１０を使用することができる。
スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置で、CMOSイメージセンサ１０を使用することができる。また、農業の分野において、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置で、CMOSイメージセンサ１０を使用することができる。
＜８．本開示に係る技術を適用し得る積層型の固体撮像装置の構成例＞
図６５は、本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
図６５のＡは、非積層型の固体撮像装置の概略構成例を示している。固体撮像装置２３０１０は、図６５のＡに示すように、１枚のダイ（半導体基板）２３０１１を有する。このダイ２３０１１には、画素がアレイ状に配置された画素領域２３０１２と、画素の駆動その他の各種の制御を行う制御回路２３０１３と、信号処理するためのロジック回路２３０１４とが搭載されている。
図６５のＢ及びＣは、積層型の固体撮像装置の概略構成例を示している。固体撮像装置２３０２０は、図６５のＢ及びＣに示すように、センサダイ２３０２１とロジックダイ２３０２４との２枚のダイが積層され、電気的に接続されて、１つの半導体チップとして構成されている。
図６５のＢでは、センサダイ２３０２１には、画素領域２３０１２と制御回路２３０１３が搭載され、ロジックダイ２３０２４には、信号処理を行う信号処理回路を含むロジック回路２３０１４が搭載されている。
図６５のＣでは、センサダイ２３０２１には、画素領域２３０１２が搭載され、ロジックダイ２３０２４には、制御回路２３０１３及びロジック回路２３０１４が搭載されている。
図６６は、積層型の固体撮像装置２３０２０の第１の構成例を示す断面図である。
センサダイ２３０２１には、画素領域２３０１２となる画素を構成するＰＤ（フォトダイオード）や、ＦＤ（フローティングディフュージョン）、Ｔｒ（ＭＯＳ ＦＥＴ）、及び、制御回路２３０１３となるＴｒ等が形成される。さらに、センサダイ２３０２１には、複数層、本例では３層の配線２３１１０を有する配線層２３１０１が形成される。なお、制御回路２３０１３（となるＴｒ）は、センサダイ２３０２１ではなく、ロジックダイ２３０２４に構成することができる。
ロジックダイ２３０２４には、ロジック回路２３０１４を構成するＴｒが形成される。さらに、ロジックダイ２３０２４には、複数層、本例では３層の配線２３１７０を有する配線層２３１６１が形成される。また、ロジックダイ２３０２４には、内壁面に絶縁膜２３１７２が形成された接続孔２３１７１が形成され、接続孔２３１７１内には、配線２３１７０等と接続される接続導体２３１７３が埋め込まれる。
センサダイ２３０２１とロジックダイ２３０２４とは、互いの配線層２３１０１及び２３１６１が向き合うように貼り合わされ、これにより、センサダイ２３０２１とロジックダイ２３０２４とが積層された積層型の固体撮像装置２３０２０が構成されている。センサダイ２３０２１とロジックダイ２３０２４とが貼り合わされる面には、保護膜等の膜２３１９１が形成されている。
センサダイ２３０２１には、センサダイ２３０２１の裏面側（ＰＤに光が入射する側）（上側）からセンサダイ２３０２１を貫通してロジックダイ２３０２４の最上層の配線２３１７０に達する接続孔２３１１１が形成される。さらに、センサダイ２３０２１には、接続孔２３１１１に近接して、センサダイ２３０２１の裏面側から１層目の配線２３１１０に達する接続孔２３１２１が形成される。接続孔２３１１１の内壁面には、絶縁膜２３１１２が形成され、接続孔２３１２１の内壁面には、絶縁膜２３１２２が形成される。そして、接続孔２３１１１及び２３１２１内には、接続導体２３１１３及び２３１２３がそれぞれ埋め込まれる。接続導体２３１１３と接続導体２３１２３とは、センサダイ２３０２１の裏面側で電気的に接続され、これにより、センサダイ２３０２１とロジックダイ２３０２４とが、配線層２３１０１、接続孔２３１２１、接続孔２３１１１、及び、配線層２３１６１を介して、電気的に接続される。
図６７は、積層型の固体撮像装置２３０２０の第２の構成例を示す断面図である。
固体撮像装置２３０２０の第２の構成例では、センサダイ２３０２１に形成する１つの接続孔２３２１１によって、センサダイ２３０２１（の配線層２３１０１（の配線２３１１０））と、ロジックダイ２３０２４（の配線層２３１６１（の配線２３１７０））とが電気的に接続される。
すなわち、図６７では、接続孔２３２１１が、センサダイ２３０２１の裏面側からセンサダイ２３０２１を貫通してロジックダイ２３０２４の最上層の配線２３１７０に達し、且つ、センサダイ２３０２１の最上層の配線２３１１０に達するように形成される。接続孔２３２１１の内壁面には、絶縁膜２３２１２が形成され、接続孔２３２１１内には、接続導体２３２１３が埋め込まれる。上述の図６６では、２つの接続孔２３１１１及び２３１２１によって、センサダイ２３０２１とロジックダイ２３０２４とが電気的に接続されるが、図６７では、１つの接続孔２３２１１によって、センサダイ２３０２１とロジックダイ２３０２４とが電気的に接続される。
図６８は、積層型の固体撮像装置２３０２０の第３の構成例を示す断面図である。
図６８の固体撮像装置２３０２０は、センサダイ２３０２１とロジックダイ２３０２４とが貼り合わされる面に、保護膜等の膜２３１９１が形成されていない点で、センサダイ２３０２１とロジックダイ２３０２４とが貼り合わされる面に、保護膜等の膜２３１９１が形成されている図６６の場合と異なる。
図６８の固体撮像装置２３０２０は、配線２３１１０及び２３１７０が直接接触するように、センサダイ２３０２１とロジックダイ２３０２４とを重ね合わせ、所要の加重をかけながら加熱し、配線２３１１０及び２３１７０を直接接合することで構成される。
図６９は、本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。
図６９では、固体撮像装置２３４０１は、センサダイ２３４１１と、ロジックダイ２３４１２と、メモリダイ２３４１３との３枚のダイが積層された３層の積層構造になっている。
メモリダイ２３４１３は、例えば、ロジックダイ２３４１２で行われる信号処理において一時的に必要となるデータの記憶を行うメモリ回路を有する。
図６９では、センサダイ２３４１１の下に、ロジックダイ２３４１２及びメモリダイ２３４１３が、その順番で積層されているが、ロジックダイ２３４１２及びメモリダイ２３４１３は、逆順、すなわち、メモリダイ２３４１３及びロジックダイ２３４１２の順番で、センサダイ２３４１１の下に積層することができる。
なお、図６９では、センサダイ２３４１１には、画素の光電変換部となるＰＤや、画素Ｔｒのソース／ドレイン領域が形成されている。
ＰＤの周囲にはゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース／ドレイン領域により画素Ｔｒ２３４２１、画素Ｔｒ２３４２２が形成されている。
ＰＤに隣接する画素Ｔｒ２３４２１が転送Ｔｒであり、その画素Ｔｒ２３４２１を構成する対のソース／ドレイン領域の一方がＦＤになっている。
また、センサダイ２３４１１には、層間絶縁膜が形成され、層間絶縁膜には、接続孔が形成される。接続孔には、画素Ｔｒ２３４２１、及び、画素Ｔｒ２３４２２に接続する接続導体２３４３１が形成されている。
さらに、センサダイ２３４１１には、各接続導体２３４３１に接続する複数層の配線２３４３２を有する配線層２３４３３が形成されている。
また、センサダイ２３４１１の配線層２３４３３の最下層には、外部接続用の電極となるアルミパッド２３４３４が形成されている。すなわち、センサダイ２３４１１では、配線２３４３２よりもロジックダイ２３４１２との接着面２３４４０に近い位置にアルミパッド２３４３４が形成されている。アルミパッド２３４３４は、外部との信号の入出力に係る配線の一端として用いられる。
さらに、センサダイ２３４１１には、ロジックダイ２３４１２との電気的接続に用いられるコンタクト２３４４１が形成されている。コンタクト２３４４１は、ロジックダイ２３４１２のコンタクト２３４５１に接続されるとともに、センサダイ２３４１１のアルミパッド２３４４２にも接続されている。
そして、センサダイ２３４１１には、センサダイ２３４１１の裏面側（上側）からアルミパッド２３４４２に達するようにパッド孔２３４４３が形成されている。
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
＜９．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図７０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図７０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図７０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図７１は、撮像部１２０３１の設置位置の例を示す図である。
図７１では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図７１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１のCMOSイメージセンサ１０は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像画像の劣化を抑制しつつ、位相差検出の精度の向上を図ることができるため、例えば、より高品質な撮像画像を取得して、より正確に歩行者等の障害物を認識することが可能になる。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
また、本技術は、以下のような構成をとることができる。
（１）
１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、
前記画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記画素の中心に向けて突起状にせり出して、突起部を形成している
固体撮像装置。
（２）
前記画素は、正方単位の画素であり、
前記突起部は、前記正方単位の画素の中心に向けて形成される
前記（１）に記載の固体撮像装置。
（３）
前記画素間分離部は、前記複数の光電変換素子が形成される半導体層内に、正方格子状に掘り込まれた溝部に埋め込まれた物質によって、隣り合う画素の間を物理的に分離し、
前記画素間分離部の一部が、前記正方単位の画素の中心に向けて突起状にせり出し、前記突起部を形成している
前記（２）に記載の固体撮像装置。
（４）
前記画素間遮光部は、前記オンチップレンズと前記複数の光電変換素子が形成される半導体層との間の領域に、正方格子状に形成された物質によって、隣り合う画素の間を遮光し、
前記画素間遮光部の一部が、前記正方単位の画素の中心に向けて突起状にせり出し、前記突起部を形成している
前記（２）に記載の固体撮像装置。
（５）
前記画素間分離部は、前記複数の光電変換素子が形成される半導体層内に、正方格子状に掘り込まれた溝部に埋め込まれた物質によって、隣り合う画素の間を物理的に分離し、
前記画素間遮光部は、前記オンチップレンズと前記複数の光電変換素子が形成される半導体層との間の領域に、正方格子状に形成された物質によって、隣り合う画素の間を遮光し、
前記画素間分離部及び前記画素間遮光部の双方の一部が、前記正方単位の画素の中心に向けて突起状にせり出し、前記突起部を形成している
前記（２）に記載の固体撮像装置。
（６）
前記正方単位の画素は、前記オンチップレンズの直下に配置される、赤（Ｒ）、緑（Ｇ）、又は青（Ｂ）のカラーフィルタに応じて、Ｒ画素、Ｇ画素、又はＢ画素として構成され、
前記画素アレイ部に配列された複数の画素のうち、前記Ｒ画素、前記Ｇ画素、及び前記Ｂ画素の少なくとも１つの画素に対し、前記突起部が形成される
前記（１）ないし（５）のいずれかに記載の固体撮像装置。
（７）
前記Ｒ画素にのみ、前記Ｇ画素にのみ、又は前記Ｂ画素にのみに、前記突起部が形成される
前記（６）に記載の固体撮像装置。
（８）
前記Ｒ画素、前記Ｇ画素、及び前記Ｂ画素のすべての画素に、前記突起部が形成される
前記（６）に記載の固体撮像装置。
（９）
前記Ｒ画素、前記Ｇ画素、及び前記Ｂ画素のうち、組み合わされた２つの画素に、前記突起部が形成される
前記（６）に記載の固体撮像装置。
（１０）
前記Ｒ画素、前記Ｇ画素、及び前記Ｂ画素を含む画素ごとに、前記突起部のせり出している部分の長さが異なる
前記（６）ないし（９）のいずれかに記載の固体撮像装置。
（１１）
前記突起部のせり出している部分の長さは、前記オンチップレンズによる集光スポット径に応じて決定される
前記（２）ないし（１０）のいずれかに記載の固体撮像装置。
（１２）
前記突起部のせり出している部分の長さは、前記オンチップレンズのピッチの一辺の1/7から1/4の長さに対応している
前記（１１）に記載の固体撮像装置。
（１３）
光の入射側の面に対する前記突起部の断面は、突起状にせり出している部分ごとにその深さが異なっている
前記（２）ないし（１２）のいずれかに記載の固体撮像装置。
（１４）
前記溝部は、光の入射側の面である第１の面、又は光の入射側の反対側の面である第２の面から掘り込まれる
前記（３）又は（５）に記載の固体撮像装置。
（１５）
前記正方単位の画素において、半導体層内に形成される前記複数の光電変換素子の間は、不純物によって分離されている
前記（２）ないし（１４）のいずれかに記載の固体撮像装置。
（１６）
前記複数の光電変換素子の出力は、位相差検出に用いられる
前記（２）ないし（１５）のいずれかに記載の固体撮像装置。
（１７）
１つの光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、
前記画素アレイ部は、１つのオンチップレンズに対して配置された複数の画素を含み、
前記複数の画素を構成する画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記複数の画素の中心に向けて突起状にせり出して、突起部を形成している
固体撮像装置。
（１８）
前記オンチップレンズは、行方向又は列方向に連続する２つの画素に跨がった楕円型の形状からなり、
前記画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記２つの画素の間にせり出し、前記突起部を形成している
前記（１７）に記載の固体撮像装置。
（１９）
前記オンチップレンズは、２行２列の４つの画素に跨がった円型の形状からなり、
前記画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記４つの画素の中心に向けてせり出し、前記突起部を形成している
前記（１７）に記載の固体撮像装置。
（２０）
１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を有し、
前記画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記画素の中心に向けて突起状にせり出して、突起部を形成している
固体撮像装置
が搭載された電子機器。
（２１）
１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、
前記複数の光電変換素子を形成した半導体層における光の入射面側の界面又はその近傍において、前記複数の光電変換素子の間の第１の領域と、前記第１の領域を除いた第２の領域とは、固定電荷量が異なる
固体撮像装置。
（２２）
前記第１の領域における固定電荷量は、前記第２の領域における固定電荷量よりも多くなる
前記（２１）に記載の固体撮像装置。
（２３）
前記半導体層上に形成される絶縁層は、酸化膜とともに、前記第１の領域に対応した部分の第１の膜と、前記第２の領域に対応した部分の第２の膜とを含み、
前記第１の膜、及び前記第２の膜は、異なる高誘電率膜により形成される
前記（２１）又は（２２）に記載の固体撮像装置。
（２４）
前記第１の膜、及び前記第２の膜の少なくとも一方の膜は、２以上の異なる高誘電率膜が積層されている
前記（２３）に記載の固体撮像装置。
（２５）
前記第１の膜は、前記第２の膜よりも積層数が多い
前記（２４）に記載の固体撮像装置。
（２６）
前記半導体層上に形成される絶縁層は、酸化膜及び高誘電率膜を含み、
前記絶縁層において、前記第１の領域に対応した部分と、前記第２の領域に対応した部分とは、前記酸化膜の厚みが異なる
前記（２１）又は（２２）に記載の固体撮像装置。
（２７）
前記画素は、前記オンチップレンズの直下に配置されるカラーフィルタに応じた色の画素として構成される
前記（２１）ないし（２６）のいずれかに記載の固体撮像装置。
（２８）
第１の色に応じた画素に形成される第１の光電変換素子と、前記第１の色と異なる第２の色に応じた画素に形成される第２の光電変換素子との間は、不純物により分離される
前記（２７）に記載の固体撮像装置。
（２９）
第１の色に応じた画素に形成される第１の光電変換素子と、前記第１の色と異なる第２の色に応じた画素に形成される第２の光電変換素子との間は、酸化膜又は金属を含む画素間分離部により分離される
前記（２７）に記載の固体撮像装置。
（３０）
特定の色に応じた画素に形成される前記複数の光電変換素子の間に、透明電極を形成している
前記（２７）に記載の固体撮像装置。
（３１）
前記画素は、Ｒ画素、Ｇ画素、及びＢ画素を含む
前記（２７）ないし（３０）のいずれかに記載の固体撮像装置。
（３２）
１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、
前記複数の光電変換素子を形成した半導体層における光の入射面側の界面又はその近傍において、前記複数の光電変換素子の間の第１の領域と、前記第１の領域を除いた第２の領域とは、固定電荷量が異なる
固体撮像装置
が搭載された電子機器。
（３３）
１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、
特定の色に応じた画素に形成される前記複数の光電変換素子の間に、低屈折材を含む第１の埋め込み素子を埋め込んだ第１の分離領域を形成し、
第１の色に応じた画素に形成される第１の光電変換素子と、前記第１の色と異なる第２の色に応じた画素に形成される第２の光電変換素子との間に、金属を含む第２の埋め込み素子を埋め込んだ第２の分離領域を形成している
固体撮像装置。
（３４）
前記第１の分離領域の断面は、光の入射側の面に近づくにつれて幅が広がるテーパー形状とされる
前記（３３）に記載の固体撮像装置。
（３５）
前記第１の分離領域の断面は、三角形状とされる
前記（３４）に記載の固体撮像装置。
（３６）
前記第１の分離領域の断面は、光の入射側の面から所定の深さで前記第１の埋め込み素子がなくなり、
前記第１の分離領域の下側の領域は、不純物によって分離される
前記（３５）に記載の固体撮像装置。
（３７）
前記第１の分離領域の断面は、光の入射側の面から所定の深さまでは三角形状とされ、前記所定の深さを超えると長方形の形状とされる
前記（３４）に記載の固体撮像装置。
（３８）
前記第１の分離領域の断面は、光の入射側の面から、光の入射側の反対側の面まで、テーパーがついた台形状の形状とされる
前記（３４）に記載の固体撮像装置。
（３９）
前記第１の分離領域の平面は、光の入射側の面から見た場合に、長方形の形状とされる
前記（３３）ないし（３８）のいずれかに記載の固体撮像装置。
（４０）
前記第１の分離領域の平面は、光の入射側の面から見た場合に、菱形の形状とされる
前記（３３）ないし（３８）のいずれかに記載の固体撮像装置。
（４１）
前記第２の埋め込み素子は、低屈折材をさらに含み、
前記第２の分離領域の断面は、光の入射側の面から所定の深さまで前記金属が埋め込まれるとともに、光の入射側の反対側の面から所定の深さまで前記低屈折材が埋め込まれる
前記（３３）ないし（４０）のいずれかに記載の固体撮像装置。
（４２）
前記第２の分離領域の側壁に、固定電荷膜を形成している
前記（３３）ないし（４１）のいずれかに記載の固体撮像装置。
（４３）
前記画素は、前記オンチップレンズの直下に配置されるカラーフィルタに応じた色の画素として構成される
前記（３３）ないし（４２）のいずれかに記載の固体撮像装置。
（４４）
前記画素は、Ｒ画素、Ｇ画素、及びＢ画素を含む
前記（４３）に記載の固体撮像装置。
（４５）
１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、
特定の色に応じた画素に形成される前記複数の光電変換素子の間に、低屈折材を含む第１の埋め込み素子を埋め込んだ第１の分離領域を形成し、
第１の色に応じた画素に形成される第１の光電変換素子と、前記第１の色と異なる第２の色に応じた画素に形成される第２の光電変換素子との間に、金属を含む第２の埋め込み素子を埋め込んだ第２の分離領域を形成している
固体撮像装置
が搭載された電子機器。
（４６）
１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、
前記オンチップレンズは、複数種類の物質により形成される
固体撮像装置。
（４７）
前記オンチップレンズは、屈折率の異なる２種類の物質により形成される
前記（４６）に記載の固体撮像装置。
（４８）
前記オンチップレンズは、第１の屈折率を有する第１の部材と、前記第１の屈折率よりも低い第２の屈折率を有する第２の部材から構成され、
前記第１の部材は、光が入射される曲面と、前記第２の部材のＶ字型の形状からなる部分に対応した部分を含み、
前記第２の部材は、光が入射される曲面と反対側の面と、Ｖ字型の形状からなる部分を含む
前記（４７）に記載の固体撮像装置。
（４９）
前記オンチップレンズは、屈折率の異なる３種類の物質により形成される
前記（４６）に記載の固体撮像装置。
（５０）
前記オンチップレンズは、第１の屈折率を有する第１の部材と、第２の屈折率を有する第２の部材と、第３の屈折率を有する第３の部材から構成され、
前記画素に形成される前記複数の光電変換素子の間は、素子間分離部により物理的に分離されており、
前記第１の部材は、光が入射される曲面と、前記第２の部材のＶ字型の形状からなる部分に対応した部分を含み、
前記第２の部材は、光が入射される曲面と反対側の面と、Ｖ字型の形状からなる部分を含み、
前記第３の部材は、前記素子間分離部に対応した領域に形成される
前記（４９）に記載の固体撮像装置。
（５１）
前記画素は、特定の色に応じた画素として構成され、
特定の色ごとに、前記画素における前記オンチップレンズの高さが異なる
前記（４９）に記載の固体撮像装置。
（５２）
前記画素は、Ｒ画素、Ｇ画素、及びＢ画素を含み、
前記Ｒ画素、前記Ｇ画素、前記Ｂ画素の順に、前記オンチップレンズの高さが低くなる
前記（５１）に記載の固体撮像装置。
（５３）
前記画素は、特定の色に応じた画素として構成され、
特定の色ごとに、前記画素における前記オンチップレンズの曲率半径が異なる
前記（４９）に記載の固体撮像装置。
（５４）
前記画素は、Ｒ画素、Ｇ画素、及びＢ画素を含み、
前記Ｒ画素、前記Ｇ画素、前記Ｂ画素の順に、前記オンチップレンズの曲率半径が小さくなる
前記（５３）に記載の固体撮像装置。
（５５）
前記画素は、前記オンチップレンズの直下に配置されるカラーフィルタに応じた色の画素として構成される
前記（４６）ないし（５４）のいずれかに記載の固体撮像装置。
（５６）
前記オンチップレンズを形成する部材に対し、光の入射角度依存を制御する制御部材を形成する
前記（４６）に記載の固体撮像装置。
（５７）
前記オンチップレンズは、第１の屈折率を有する第１の部材と、前記第１の屈折率よりも低い第２の屈折率を有する第２の部材から構成され、
前記第１の部材は、光が入射される曲面と、前記第２の部材のＶ字型の形状からなる部分に対応した部分を含み、
前記第２の部材は、光が入射される曲面と反対側の面と、Ｖ字型の形状からなる部分を含み、
前記制御部材は、前記第１の部材と前記第２の部材との間に形成される
前記（５６）に記載の固体撮像装置。
（５８）
前記制御部材は、フォトニック結晶である
前記（５６）又は（５７）に記載の固体撮像装置。
（５９）
前記画素は、前記制御部材による分光に応じた色の画素として構成される
前記（５６）ないし（５８）のいずれかに記載の固体撮像装置。
（６０）
前記画素は、Ｒ画素、Ｇ画素、及びＢ画素を含む
前記（５９）に記載の固体撮像装置。
（６１）
１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、
前記オンチップレンズは、複数種類の物質により形成される
固体撮像装置
が搭載された電子機器。
（６２）
１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、
特定の色に応じた画素に形成される前記複数の光電変換素子の間に、光の入射側の反対側の面から、第１の縦型トランジスタを形成している
固体撮像装置。
（６３）
前記第１の縦型トランジスタに電圧を印加して、前記複数の光電変換素子の間に、ブルーミングパスを生成する
前記（６２）に記載の固体撮像装置。
（６４）
第１の色に応じた画素に形成される第１の光電変換素子と、前記第１の色と異なる第２の色に応じた画素に形成される第２の光電変換素子との間に、光の入射側の反対側の面から、第２の縦型トランジスタを形成している
前記（６２）又は（６３）に記載の固体撮像装置。
（６５）
前記第２の縦型トランジスタに電圧を印加して、電荷を発生させる
前記（６４）に記載の固体撮像装置。
（６６）
前記第１の光電変換素子と前記第２の光電変換素子との間に、光の入射側の面から、画素間分離部を形成している
前記（６４）又は（６５）に記載の固体撮像装置。
（６７）
前記画素は、前記オンチップレンズの直下に配置されるカラーフィルタに応じた色の画素として構成される
前記（６２）ないし（６６）のいずれかに記載の固体撮像装置。
（６８）
前記画素は、Ｒ画素、Ｇ画素、及びＢ画素を含む
前記（６７）に記載の固体撮像装置。
（６９）
１つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、
特定の色に応じた画素に形成される前記複数の光電変換素子の間に、光の入射側の反対側の面から第１の縦型トランジスタを形成している
固体撮像装置
が搭載された電子機器。
１０ CMOSイメージセンサ， １１ 画素アレイ部， １００，１００−ｉｊ 画素， １１１，１１１Ｅ オンチップレンズ， １１２ カラーフィルタ， １１３Ａ，１１３Ｂ 光電変換素子， １１４ 画素間遮光部， １１４Ｐ 突起部， １１５ 画素間分離部， １１５Ｐ 突起部， １５１Ａ，１５１Ｂ 転送ゲート部， ２００ 画素， ２１０ シリコン層， ２１１ オンチップレンズ， ２１２ カラーフィルタ， ２１３Ａ，２１３Ｂ 光電変換素子， ２１４ 画素間遮光部， ２１５ 画素間分離部， ２２０ 界面層， ２２１ 中央領域， ２２２ 左右領域， ２３０ 絶縁層， ２３１ 酸化膜， ２３２Ａ，２３２Ｂ，２３２Ｃ，２３２Ｄ，２３２Ｅ High-k膜， ２３３ 酸化膜， ２４１ 透明電極， ３００ 画素， ３１０ シリコン層， ３１１ オンチップレンズ， ３１２ カラーフィルタ， ３１３Ａ，３１３Ｂ 光電変換素子， ３１４ 画素間遮光部， ３１５ 画素間分離部， ３２１ 同色間中央部， ３２２ 異色間中央部， ３３１ 低屈折領域， ３４１ 低屈折領域， ４００ 画素， ４１０ シリコン層， ４１１，４１１Ｅ オンチップレンズ， ４１１Ａ，４１１Ｂ，４１１Ｃ 部材， ４１２ カラーフィルタ， ４１３Ａ，４１３Ｂ 光電変換素子， ４１４ 画素間遮光部， ４１５ 画素間分離部， ４１６ 素子間分離部， ４２１，４２１Ｒ，４２１Ｇ，４２１Ｂ 制御部材， ５００ 画素， ５１０ シリコン層， ５１１ オンチップレンズ， ５１２ カラーフィルタ， ５１３Ａ，５１３Ｂ 光電変換素子， ５１４ 画素間遮光部， ５１５ 画素間分離部， ５２１ 同色間中央部， ５２２ 異色間中央部， ５３１ 縦型トランジスタ， ５３２ 縦型トランジスタ， １０００ 電子機器， １００１ 固体撮像装置， １２０３１ 撮像部

Claims (20)

  1. １つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、
    前記画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記画素の中心に向けて突起状にせり出して、突起部を形成している
    固体撮像装置。
  2. 前記画素は、正方単位の画素であり、
    前記突起部は、前記正方単位の画素の中心に向けて形成される
    請求項１に記載の固体撮像装置。
  3. 前記画素間分離部は、前記複数の光電変換素子が形成される半導体層内に、正方格子状に掘り込まれた溝部に埋め込まれた物質によって、隣り合う画素の間を物理的に分離し、
    前記画素間分離部の一部が、前記正方単位の画素の中心に向けて突起状にせり出し、前記突起部を形成している
    請求項２に記載の固体撮像装置。
  4. 前記画素間遮光部は、前記オンチップレンズと前記複数の光電変換素子が形成される半導体層との間の領域に、正方格子状に形成された物質によって、隣り合う画素の間を遮光し、
    前記画素間遮光部の一部が、前記正方単位の画素の中心に向けて突起状にせり出し、前記突起部を形成している
    請求項２に記載の固体撮像装置。
  5. 前記画素間分離部は、前記複数の光電変換素子が形成される半導体層内に、正方格子状に掘り込まれた溝部に埋め込まれた物質によって、隣り合う画素の間を物理的に分離し、
    前記画素間遮光部は、前記オンチップレンズと前記複数の光電変換素子が形成される半導体層との間の領域に、正方格子状に形成された物質によって、隣り合う画素の間を遮光し、
    前記画素間分離部及び前記画素間遮光部の双方の一部が、前記正方単位の画素の中心に向けて突起状にせり出し、前記突起部を形成している
    請求項２に記載の固体撮像装置。
  6. 前記正方単位の画素は、前記オンチップレンズの直下に配置される、赤（Ｒ）、緑（Ｇ）、又は青（Ｂ）のカラーフィルタに応じて、Ｒ画素、Ｇ画素、又はＢ画素として構成され、
    前記画素アレイ部に配列された複数の画素のうち、前記Ｒ画素、前記Ｇ画素、及び前記Ｂ画素の少なくとも１つの画素に対し、前記突起部が形成される
    請求項２に記載の固体撮像装置。
  7. 前記Ｒ画素にのみ、前記Ｇ画素にのみ、又は前記Ｂ画素にのみに、前記突起部が形成される
    請求項６に記載の固体撮像装置。
  8. 前記Ｒ画素、前記Ｇ画素、及び前記Ｂ画素のすべての画素に、前記突起部が形成される
    請求項６に記載の固体撮像装置。
  9. 前記Ｒ画素、前記Ｇ画素、及び前記Ｂ画素のうち、組み合わされた２つの画素に、前記突起部が形成される
    請求項６に記載の固体撮像装置。
  10. 前記Ｒ画素、前記Ｇ画素、及び前記Ｂ画素を含む画素ごとに、前記突起部のせり出している部分の長さが異なる
    請求項６に記載の固体撮像装置。
  11. 前記突起部のせり出している部分の長さは、前記オンチップレンズによる集光スポット径に応じて決定される
    請求項２に記載の固体撮像装置。
  12. 前記突起部のせり出している部分の長さは、前記オンチップレンズのピッチの一辺の1/7から1/4の長さに対応している
    請求項１１に記載の固体撮像装置。
  13. 光の入射側の面に対する前記突起部の断面は、突起状にせり出している部分ごとにその深さが異なっている
    請求項２に記載の固体撮像装置。
  14. 前記溝部は、光の入射側の面である第１の面、又は光の入射側の反対側の面である第２の面から掘り込まれる
    請求項３に記載の固体撮像装置。
  15. 前記正方単位の画素において、半導体層内に形成される前記複数の光電変換素子の間は、不純物によって分離されている
    請求項２に記載の固体撮像装置。
  16. 前記複数の光電変換素子の出力は、位相差検出に用いられる
    請求項２に記載の固体撮像装置。
  17. １つの光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を備え、
    前記画素アレイ部は、１つのオンチップレンズに対して配置された複数の画素を含み、
    前記複数の画素を構成する画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記複数の画素の中心に向けて突起状にせり出して、突起部を形成している
    固体撮像装置。
  18. 前記オンチップレンズは、行方向又は列方向に連続する２つの画素に跨がった楕円型の形状からなり、
    前記画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記２つの画素の間にせり出し、前記突起部を形成している
    請求項１７に記載の固体撮像装置。
  19. 前記オンチップレンズは、２行２列の４つの画素に跨がった円型の形状からなり、
    前記画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記４つの画素の中心に向けてせり出し、前記突起部を形成している
    請求項１７に記載の固体撮像装置。
  20. １つのオンチップレンズに対して複数の光電変換素子を形成した画素を含む複数の画素を２次元状に配列した画素アレイ部を有し、
    前記画素の間に形成される画素間分離部及び画素間遮光部の少なくとも一方は、その一部が、前記画素の中心に向けて突起状にせり出して、突起部を形成している
    固体撮像装置
    が搭載された電子機器。
JP2018095949A 2017-05-29 2018-05-18 固体撮像装置、及び電子機器 Active JP7316764B2 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
CN201880014245.6A CN110383479A (zh) 2017-05-29 2018-05-28 固态摄像装置和电子设备
US16/486,936 US11075236B2 (en) 2017-05-29 2018-05-28 Solid-state imaging device and electronic apparatus
KR1020197023182A KR102554501B1 (ko) 2017-05-29 2018-05-28 고체 촬상 장치 및 전자 기기
CN202010330788.8A CN111477645B (zh) 2017-05-29 2018-05-28 固态摄像装置和电子设备
CN202310361423.5A CN116598325A (zh) 2017-05-29 2018-05-28 摄像装置
DE112018002728.7T DE112018002728T5 (de) 2017-05-29 2018-05-28 Festkörperbildgebungsvorrichtung und elektronische vorrichtung
KR1020247002711A KR20240016450A (ko) 2017-05-29 2018-05-28 고체 촬상 장치 및 전자 기기
CN202311387838.6A CN117577654A (zh) 2017-05-29 2018-05-28 固态摄像装置和电子设备
PCT/JP2018/020309 WO2018221443A1 (ja) 2017-05-29 2018-05-28 固体撮像装置、及び電子機器
KR1020237015984A KR102630866B1 (ko) 2017-05-29 2018-05-28 고체 촬상 장치 및 전자 기기
US17/354,191 US11688747B2 (en) 2017-05-29 2021-06-22 Solid-state imaging device and electronic apparatus
US18/129,383 US12027540B2 (en) 2017-05-29 2023-03-31 Solid-state imaging device and electronic apparatus
JP2023116664A JP2023133370A (ja) 2017-05-29 2023-07-18 固体撮像装置、及び電子機器
US18/378,496 US20240038791A1 (en) 2017-05-29 2023-10-10 Solid-state imaging device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017105715 2017-05-29
JP2017105715 2017-05-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023116664A Division JP2023133370A (ja) 2017-05-29 2023-07-18 固体撮像装置、及び電子機器

Publications (2)

Publication Number Publication Date
JP2018201015A true JP2018201015A (ja) 2018-12-20
JP7316764B2 JP7316764B2 (ja) 2023-07-28

Family

ID=64667350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018095949A Active JP7316764B2 (ja) 2017-05-29 2018-05-18 固体撮像装置、及び電子機器

Country Status (5)

Country Link
US (2) US11075236B2 (ja)
JP (1) JP7316764B2 (ja)
KR (1) KR102554501B1 (ja)
CN (1) CN110383479A (ja)
DE (1) DE112018002728T5 (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021068788A (ja) * 2019-10-21 2021-04-30 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
WO2021131318A1 (ja) * 2019-12-24 2021-07-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2021166689A1 (ja) * 2020-02-18 2021-08-26 ソニーセミコンダクタソリューションズ株式会社 受光装置、受光装置の製造方法、および、測距モジュール
WO2021193254A1 (ja) * 2020-03-27 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2021193915A1 (ja) * 2020-03-27 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2021256086A1 (ja) * 2020-06-16 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2022080124A1 (ja) * 2020-10-12 2022-04-21 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法
EP3968377A4 (en) * 2019-05-10 2022-07-20 Sony Semiconductor Solutions Corporation IMAGING ELEMENT AND ELECTRONICS
WO2022163351A1 (ja) * 2021-01-26 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2022163296A1 (ja) * 2021-01-26 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022185785A1 (ja) * 2021-03-04 2022-09-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JPWO2022209681A1 (ja) * 2021-03-31 2022-10-06
WO2022209366A1 (ja) * 2021-03-30 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2022270110A1 (ja) * 2021-06-25 2022-12-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2023276240A1 (ja) * 2021-06-30 2023-01-05 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
WO2023047632A1 (ja) * 2021-09-24 2023-03-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2023058556A1 (ja) * 2021-10-05 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
KR20230071123A (ko) 2020-09-25 2023-05-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 전자 기기
WO2023188899A1 (ja) * 2022-03-29 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023233872A1 (ja) * 2022-06-02 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023243429A1 (ja) * 2022-06-13 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP7404447B1 (ja) 2022-06-22 2023-12-25 ゼタテクノロジーズ株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP7455945B1 (ja) 2022-12-21 2024-03-26 ゼタテクノロジーズ株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
US11942499B2 (en) 2020-08-10 2024-03-26 Samsung Electronics Co., Ltd. Image sensor
WO2024135057A1 (ja) * 2022-12-21 2024-06-27 ゼタテクノロジーズ株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
US12034026B2 (en) 2020-12-16 2024-07-09 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
JP7557172B2 (ja) 2020-03-06 2024-09-27 Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 固体撮像装置用画素

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7316764B2 (ja) 2017-05-29 2023-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
WO2018221443A1 (ja) 2017-05-29 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
KR102375989B1 (ko) * 2017-08-10 2022-03-18 삼성전자주식회사 화소 사이의 신호 차이를 보상하는 이미지 센서
EP3674973A1 (en) * 2018-12-28 2020-07-01 Samsung Electronics Co., Ltd. Method and apparatus with liveness detection and object recognition
TWI818256B (zh) * 2020-05-28 2023-10-11 台灣積體電路製造股份有限公司 影像感測器的透明折射結構及其形成方法
US11749700B2 (en) 2020-05-28 2023-09-05 Taiwan Semiconductor Manufacturing Company Limited Transparent refraction structure for an image sensor and methods of forming the same
US11201993B1 (en) * 2020-06-15 2021-12-14 Samsung Electronics Co., Ltd. Multi-camera on a chip and camera module design
KR20220050385A (ko) * 2020-10-16 2022-04-25 삼성전자주식회사 이미지 센서
KR20220108918A (ko) * 2021-01-28 2022-08-04 삼성전자주식회사 이미지 센서
TWI798834B (zh) * 2021-03-18 2023-04-11 神盾股份有限公司 光感測陣列模組與光收發裝置
KR20220144549A (ko) * 2021-04-20 2022-10-27 삼성전자주식회사 이미지 센서
US20220344382A1 (en) * 2021-04-22 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation structure in a pixel sensor
KR20220146117A (ko) * 2021-04-23 2022-11-01 삼성전자주식회사 이미지 센서

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158109A (ja) * 2005-12-06 2007-06-21 Nikon Corp 焦点検出用信号の生成機能を有する固体撮像装置、および電子カメラ
JP2008071920A (ja) * 2006-09-14 2008-03-27 Sony Corp 撮像素子および撮像装置
WO2011142065A1 (ja) * 2010-05-14 2011-11-17 パナソニック株式会社 固体撮像装置及びその製造方法
WO2012042963A1 (ja) * 2010-09-29 2012-04-05 富士フイルム株式会社 固体撮像素子及び撮像装置
JP2013084742A (ja) * 2011-10-07 2013-05-09 Canon Inc 光電変換装置および撮像システム
JP2013149743A (ja) * 2012-01-18 2013-08-01 Canon Inc 撮像装置および撮像システム
JP2014090214A (ja) * 2014-02-06 2014-05-15 Sony Corp 固体撮像素子及びカメラ
JP2014204043A (ja) * 2013-04-08 2014-10-27 キヤノン株式会社 光電変換装置および撮像システム
WO2016002574A1 (ja) * 2014-07-03 2016-01-07 ソニー株式会社 固体撮像素子および電子機器
WO2016098640A1 (ja) * 2014-12-18 2016-06-23 ソニー株式会社 固体撮像素子、および電子装置
US20170047363A1 (en) * 2015-08-11 2017-02-16 Samsung Electronics Co., Ltd. Auto-focus image sensor
JP2017212351A (ja) * 2016-05-26 2017-11-30 キヤノン株式会社 撮像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4500434B2 (ja) 2000-11-28 2010-07-14 キヤノン株式会社 撮像装置及び撮像システム、並びに撮像方法
JP2012238648A (ja) 2011-05-10 2012-12-06 Sony Corp 固体撮像装置及び電子機器
JP6303803B2 (ja) 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
CN109155323A (zh) * 2016-03-31 2019-01-04 株式会社尼康 拍摄元件以及拍摄装置
JP7316764B2 (ja) 2017-05-29 2023-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158109A (ja) * 2005-12-06 2007-06-21 Nikon Corp 焦点検出用信号の生成機能を有する固体撮像装置、および電子カメラ
JP2008071920A (ja) * 2006-09-14 2008-03-27 Sony Corp 撮像素子および撮像装置
WO2011142065A1 (ja) * 2010-05-14 2011-11-17 パナソニック株式会社 固体撮像装置及びその製造方法
WO2012042963A1 (ja) * 2010-09-29 2012-04-05 富士フイルム株式会社 固体撮像素子及び撮像装置
JP2013084742A (ja) * 2011-10-07 2013-05-09 Canon Inc 光電変換装置および撮像システム
JP2013149743A (ja) * 2012-01-18 2013-08-01 Canon Inc 撮像装置および撮像システム
JP2014204043A (ja) * 2013-04-08 2014-10-27 キヤノン株式会社 光電変換装置および撮像システム
JP2014090214A (ja) * 2014-02-06 2014-05-15 Sony Corp 固体撮像素子及びカメラ
WO2016002574A1 (ja) * 2014-07-03 2016-01-07 ソニー株式会社 固体撮像素子および電子機器
WO2016098640A1 (ja) * 2014-12-18 2016-06-23 ソニー株式会社 固体撮像素子、および電子装置
US20170047363A1 (en) * 2015-08-11 2017-02-16 Samsung Electronics Co., Ltd. Auto-focus image sensor
JP2017212351A (ja) * 2016-05-26 2017-11-30 キヤノン株式会社 撮像装置

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3968377A4 (en) * 2019-05-10 2022-07-20 Sony Semiconductor Solutions Corporation IMAGING ELEMENT AND ELECTRONICS
US11930287B2 (en) 2019-05-10 2024-03-12 Sony Semiconductor Solutions Corporation Imaging element and electronic device
JP2021068788A (ja) * 2019-10-21 2021-04-30 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
US11990485B2 (en) 2019-10-21 2024-05-21 Canon Kabushiki Kaisha Photoelectric conversion device having a semiconductor substrate with first, second and third photoelectric conversion portions
WO2021131318A1 (ja) * 2019-12-24 2021-07-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2021166689A1 (ja) * 2020-02-18 2021-08-26 ソニーセミコンダクタソリューションズ株式会社 受光装置、受光装置の製造方法、および、測距モジュール
JP7557172B2 (ja) 2020-03-06 2024-09-27 Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 固体撮像装置用画素
WO2021193254A1 (ja) * 2020-03-27 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2021193915A1 (ja) * 2020-03-27 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
EP4131429A4 (en) * 2020-03-27 2023-10-11 Sony Semiconductor Solutions Corporation IMAGING DEVICE AND ELECTRONIC DEVICE
WO2021256086A1 (ja) * 2020-06-16 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11942499B2 (en) 2020-08-10 2024-03-26 Samsung Electronics Co., Ltd. Image sensor
KR20230071123A (ko) 2020-09-25 2023-05-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 전자 기기
DE112021005005T5 (de) 2020-09-25 2023-08-17 Sony Semiconductor Solutions Corporation Festkörperbildaufnahmevorrichtung und elektronisches gerät
WO2022080124A1 (ja) * 2020-10-12 2022-04-21 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法
US12034026B2 (en) 2020-12-16 2024-07-09 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
WO2022163296A1 (ja) * 2021-01-26 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022163351A1 (ja) * 2021-01-26 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2022185785A1 (ja) * 2021-03-04 2022-09-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2022209366A1 (ja) * 2021-03-30 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JPWO2022209681A1 (ja) * 2021-03-31 2022-10-06
WO2022209681A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
JP7422943B2 (ja) 2021-03-31 2024-01-26 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2022270110A1 (ja) * 2021-06-25 2022-12-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2023276240A1 (ja) * 2021-06-30 2023-01-05 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
WO2023047632A1 (ja) * 2021-09-24 2023-03-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2023058556A1 (ja) * 2021-10-05 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023188899A1 (ja) * 2022-03-29 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023233872A1 (ja) * 2022-06-02 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023243429A1 (ja) * 2022-06-13 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2024001490A (ja) * 2022-06-22 2024-01-10 ゼタテクノロジーズ株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP7404447B1 (ja) 2022-06-22 2023-12-25 ゼタテクノロジーズ株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP7455945B1 (ja) 2022-12-21 2024-03-26 ゼタテクノロジーズ株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
WO2024135057A1 (ja) * 2022-12-21 2024-06-27 ゼタテクノロジーズ株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
WO2024135058A1 (ja) * 2022-12-21 2024-06-27 ゼタテクノロジーズ株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP7525586B2 (ja) 2022-12-21 2024-07-30 ゼタテクノロジーズ株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器

Also Published As

Publication number Publication date
US11075236B2 (en) 2021-07-27
JP7316764B2 (ja) 2023-07-28
CN110383479A (zh) 2019-10-25
US20200235149A1 (en) 2020-07-23
US11688747B2 (en) 2023-06-27
US20210313362A1 (en) 2021-10-07
KR102554501B1 (ko) 2023-07-12
KR20200014722A (ko) 2020-02-11
DE112018002728T5 (de) 2020-02-27

Similar Documents

Publication Publication Date Title
JP7316764B2 (ja) 固体撮像装置、及び電子機器
WO2018221443A1 (ja) 固体撮像装置、及び電子機器
US11101305B2 (en) Imaging element and electronic device
US11336860B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus
TWI822909B (zh) 固態攝像裝置及電子機器
US20200219921A1 (en) Imaging element and imaging device
WO2019093150A1 (ja) 撮像素子、電子機器
KR102590054B1 (ko) 고체 촬상 장치 및 전자 기기
US20180376089A1 (en) Image sensing device
WO2019188043A1 (ja) 撮像装置および撮像装置の製造方法
US20240145507A1 (en) Imaging device
JPWO2019078291A1 (ja) 撮像装置
WO2022270371A1 (ja) 固体撮像装置および電子機器
US12003878B2 (en) Imaging device
WO2023079840A1 (ja) 撮像装置および電子機器
WO2023080197A1 (ja) 撮像素子、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230718

R150 Certificate of patent or registration of utility model

Ref document number: 7316764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150