KR20220050385A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20220050385A
KR20220050385A KR1020200133997A KR20200133997A KR20220050385A KR 20220050385 A KR20220050385 A KR 20220050385A KR 1020200133997 A KR1020200133997 A KR 1020200133997A KR 20200133997 A KR20200133997 A KR 20200133997A KR 20220050385 A KR20220050385 A KR 20220050385A
Authority
KR
South Korea
Prior art keywords
region
substrate
photoelectric conversion
separation pattern
pattern
Prior art date
Application number
KR1020200133997A
Other languages
English (en)
Inventor
이경덕
설두식
이경호
정태섭
마사토 후지타
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200133997A priority Critical patent/KR20220050385A/ko
Priority to US17/360,447 priority patent/US20220123032A1/en
Priority to CN202111176548.8A priority patent/CN114388544A/zh
Publication of KR20220050385A publication Critical patent/KR20220050385A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N9/0455—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

성능이 향상된 이미지 센서가 제공된다. 이미지 센서는, 광이 입사되는 제1 면 및 제1 면과 반대되는 제2 면을 포함하는 기판, 기판 내에, 복수의 단위 픽셀들을 정의하는 픽셀 분리 패턴, 각각의 단위 픽셀 내에, 제1 방향을 따라 배열되는 제1 광전 변환 영역 및 제2 광전 변환 영역, 및 픽셀 분리 패턴으로부터 제1 방향과 교차하는 제2 방향으로 돌출되며, 제1 광전 변환 영역과 제2 광전 변환 영역 사이의 분리 영역을 정의하는 영역 분리 패턴을 포함하되, 제1 면에서 분리 영역의 제2 방향으로의 제1 폭은, 제2 면에서 분리 영역의 제2 방향으로의 제2 폭의 1.1배 이상이다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것이다. 보다 구체적으로, 본 발명은 픽셀 분리 패턴을 포함하는 이미지 센서에 관한 것이다.
이미지 센서(image sensor)는 광학 정보를 전기 신호로 변환시키는 반도체 소자 중 하나이다. 이러한 이미지 센서는 전하 결합형(CCD; Charge Coupled Device) 이미지 센서와 씨모스형(CMOS; Complementary Metal-Oxide Semiconductor) 이미지 센서를 포함할 수 있다.
이미지 센서는 패키지(package) 형태로 구성될 수 있는데, 이 때 패키지는 이미지 센서를 보호하는 동시에, 이미지 센서의 수광면(photo receiving surface) 또는 센싱 영역(sensing area)에 광이 입사될 수 있는 구조로 구성될 수 있다.
최근에는 이미지 센서에 형성되는 픽셀들이 향상된 수광 효율 및 광 감도(sensitivity)를 가지도록 반도체 기판의 후면을 통하여 입사광이 조사되는 후면 조사형(BSI; backside illumination) 이미지 센서가 연구되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 성능이 향상된 이미지 센서를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 이미지 센서는, 광이 입사되는 제1 면 및 제1 면과 반대되는 제2 면을 포함하는 기판, 기판 내에, 복수의 단위 픽셀들을 정의하는 픽셀 분리 패턴, 각각의 단위 픽셀 내에, 제1 방향을 따라 배열되는 제1 광전 변환 영역 및 제2 광전 변환 영역, 및 픽셀 분리 패턴으로부터 제1 방향과 교차하는 제2 방향으로 돌출되며, 제1 광전 변환 영역과 제2 광전 변환 영역 사이의 분리 영역을 정의하는 영역 분리 패턴을 포함하되, 제1 면에서 분리 영역의 제2 방향으로의 제1 폭은, 제2 면에서 분리 영역의 제2 방향으로의 제2 폭의 1.1배 이상이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 이미지 센서는, 서로 반대되는 제1 면 및 제2 면을 포함하는 기판, 기판 내에, 복수의 단위 픽셀들을 정의하는 픽셀 분리 패턴, 각각의 단위 픽셀 내에, 제1 방향을 따라 배열되는 제1 광전 변환 영역 및 제2 광전 변환 영역, 픽셀 분리 패턴으로부터 제1 방향과 교차하는 제2 방향으로 돌출되며, 제1 광전 변환 영역과 제2 광전 변환 영역 사이의 분리 영역을 정의하는 영역 분리 패턴, 기판의 제1 면 상에, 복수의 단위 픽셀들에 대응되도록 배치되는 복수의 마이크로 렌즈들, 기판의 제2 면 상의 전자 소자, 및 전자 소자를 덮는 배선간 절연막 및 배선간 절연막 내의 복수의 배선들을 포함하는 배선 구조체를 포함하되, 제1 면에서 분리 영역의 제2 방향으로의 제1 폭은, 제2 면에서 분리 영역의 제2 방향으로의 제2 폭의 1.1배 이상이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 이미지 센서는, 광이 입사되는 제1 면 및 제1 면과 반대되는 제2 면을 포함하는 기판, 기판 내의 단위 픽셀, 단위 픽셀을 둘러싸는 픽셀 분리 패턴, 단위 픽셀 내에, 제1 방향을 따라 배열되는 제1 광전 변환 영역 및 제2 광전 변환 영역, 및 픽셀 분리 패턴으로부터 제1 방향과 교차하는 제2 방향으로 돌출되어, 제1 광전 변환 영역과 제2 광전 변환 영역 사이에 개재되는 제1 영역 분리 패턴, 및 제1 영역 분리 패턴으로부터 제2 방향으로 이격되며, 픽셀 분리 패턴으로부터 제1 방향과 교차하는 제2 방향으로 돌출되어, 제1 광전 변환 영역과 제2 광전 변환 영역 사이에 개재되는 제2 영역 분리 패턴을 포함하되, 제1 면에서 제1 영역 분리 패턴과 제2 영역 분리 패턴이 이격되는 제1 폭은, 제2 면에서 제1 영역 분리 패턴과 제2 영역 분리 패턴이 이격되는 제2 폭보다 크다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 예시적인 블록도이다.
도 2는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다.
도 3은 몇몇 실시예에 따른 이미지 센서의 단위 픽셀들을 설명하기 위한 레이아웃도이다.
도 4는 도 3의 A-A를 따라서 절단한 단면도이다.
도 5는 도 3의 B-B를 따라서 절단한 단면도이다.
도 6은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 7 및 도 8은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 다양한 단면도들이다.
도 9 및 도 10은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도들이다.
도 11 및 도 12는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도들이다.
도 13은 몇몇 실시예에 따른 이미지 센서의 단위 픽셀들을 설명하기 위한 레이아웃도이다.
도 14는 도 13의 C-C를 따라서 절단한 단면도이다.
도 15는 도 13의 D-D를 따라서 절단한 단면도이다.
도 16 및 도 17은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도들이다.
도 18 및 도 19는 은 몇몇 실시예에 따른 이미지 센서의 단위 픽셀들을 설명하기 위한 다양한 레이아웃도들이다.
도 20은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 예시적인 회로도이다.
도 21 및 도 22는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀들의 컬러 배열을 설명하기 위한 다양한 레이아웃도들이다.
도 23 및 도 24는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀들의 배치를 설명하기 위한 다양한 레이아웃도들이다.
도 25는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 개략적인 레이아웃도이다.
도 26은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 개략적인 단면도이다.
이하에서, 도 1 내지 도 26을 참조하여, 몇몇 실시예에 따른 다양한 이미지 센서들을 설명한다.
도 1은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 예시적인 블록도이다. 도 2는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다.
도 1을 참조하면, 몇몇 실시예에 따른 이미지 센서는 액티브 픽셀 센서 어레이(10; APS, active pixel sensor array), 행 디코더(20; Row Decoder), 행 드라이버(30; Row Driver), 열 디코더(40; Column Cecoder), 타이밍 발생기(50; Timing Generator), 상관 이중 샘플러(60; CDS, correlated double sampler), 아날로그 디지털 컨버터(70; ADS, analog to digital converter) 및 입출력 버퍼(80; I/O Buffer)를 포함한다.
액티브 픽셀 센서 어레이(10)는 2차원적으로 배열된 복수의 단위 픽셀들을 포함하고, 광 신호를 전기적 신호로 변환할 수 있다. 액티브 픽셀 센서 어레이(10)는 행 드라이버(30)로부터 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 복수의 구동 신호들에 의해 구동될 수 있다. 또한, 액티브 픽셀 센서 어레이(10)에 의해 변환된 전기적 신호는 상관 이중 샘플러(60)에 제공될 수 있다.
행 드라이버(30)는 행 디코더(20)에서 디코딩된 결과에 따라 복수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호들을 액티브 픽셀 센서 어레이(10)로 제공할 수 있다. 단위 픽셀들이 행렬(matrix) 형태로 배열된 경우에는 각 행별로 구동 신호들이 제공될 수 있다.
타이밍 발생기(50)는 행 디코더(20) 및 열 디코더(40)에 타이밍(timing) 신호 및 제어 신호를 제공할 수 있다.
상관 이중 샘플러(CDS; 60)는 액티브 픽셀 센서 어레이(10)에서 생성된 전기적 신호를 수신하여 유지(hold) 및 샘플링(sampling)할 수 있다. 상관 이중 샘플러(60)는 특정한 잡음 레벨(noise level)과 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력할 수 있다.
아날로그 디지털 컨버터(ADC; 70)는 상관 이중 샘플러(60)에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.
입출력 버퍼(80)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(40)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(미도시)로 디지털 신호를 출력할 수 있다.
도 2를 참조하면, 각각의 단위 픽셀은 제1 광전 변환부(PD1L), 제2 광전 변환부(PD1R), 제1 전송 게이트(TG1L), 제2 전송 게이트(TG1R), 부유 확산 영역(FD; Floating Diffusion region), 리셋 게이트(RG), 소오스 팔로워 게이트(SF) 및 선택 게이트(SEL)를 포함할 수 있다.
제1 광전 변환부(PD1L) 및 제2 광전 변환부(PD1R)는 각각 외부로부터 입사되는 광의 양에 비례하여 전하를 생성할 수 있다. 제1 광전 변환부(PD1L)는 제1 전송 게이트(TG1L)와 커플링될 수 있다. 제2 광전 변환부(PD1R)는 제2 전송 게이트(TG1R)와 커플링될 수 있다.
부유 확산 영역(FD1)은 전하를 전압으로 전환하는 영역으로, 기생 커패시턴스를 갖고 있어 전하가 누적적으로 저장될 수 있다. 제1 전송 게이트(TG1L)는 소정의 바이어스를 인가하는 제1 전송 라인에 의해 구동되어, 제1 광전 변환부(PD1L)로부터 생성된 전하를 부유 확산 영역(FD1)으로 전송할 수 있다. 제2 전송 게이트(TG1R)는 소정의 바이어스를 인가하는 제2 전송 라인에 의해 구동되어, 제2 광전 변환부(PD1R)로부터 생성된 전하를 부유 확산 영역(FD1)으로 전송할 수 있다.
몇몇 실시예에서, 제1 전송 게이트(TG1L)와 제2 전송 게이트(TG1R)는 부유 확산 영역(FD1)을 공유할 수 있다. 예를 들어, 제1 전송 게이트(TG1L)의 일단은 제1 광전 변환부(PD1L)와 연결되고, 제1 전송 게이트(TG1L)의 타단은 부유 확산 영역(FD1)과 연결될 수 있다. 제2 전송 게이트(TG1R)의 일단은 제2 광전 변환부(PD1R)와 연결되고, 제2 전송 게이트(TG1R)의 타단은 부유 확산 영역(FD1)과 연결될 수 있다.
소오스 팔로워 게이트(SF)는, 제1 광전 변환부(PD1L) 및 제2 광전 변환부(PD1R)로부터 전하를 전달받은 부유 확산 영역(FD1)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 전압(VOUT)으로 출력할 수 있다. 소오스 팔로워 게이트(SF)가 턴온(turn-on)되면, 소오스 팔로워 게이트(SF)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 선택 게이트(SEL)의 드레인 영역으로 전달될 수 있다.
선택 게이트(SEL)는 행 단위로 읽어낼 단위 픽셀을 선택할 수 있다. 선택 게이트(SEL)는 소정의 바이어스를 인가하는 선택 라인에 의해 구동될 수 있다.
리셋 게이트(RG)는 부유 확산 영역(FD1)을 주기적으로 리셋시킬 수 있다. 리셋 게이트(RG)는 소정의 바이어스를 인가하는 리셋 라인에 의해 구동될 수 있다. 리셋 게이트(RG)가 턴온되면, 리셋 게이트(RG)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 부유 확산 영역(FD1)으로 전달될 수 있다.
도 3은 몇몇 실시예에 따른 이미지 센서의 단위 픽셀들을 설명하기 위한 레이아웃도이다. 도 4는 도 3의 A-A를 따라서 절단한 단면도이다. 도 5는 도 3의 B-B를 따라서 절단한 단면도이다.
도 3 내지 도 5를 참조하면, 몇몇 실시예에 따른 이미지 센서는 제1 기판(110), 복수의 단위 픽셀들(UP1~UP4), 픽셀 분리 패턴(120), 제1 및 제2 영역 분리 패턴(120I1, 120I2), 제1 배선 구조체(IS1), 표면 절연막(140), 컬러 필터(170) 및 마이크로 렌즈(180)를 포함할 수 있다.
제1 기판(110)은 반도체 기판일 수 있다. 예를 들어, 제1 기판(110)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 제1 기판(110)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘 게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다. 또는, 제1 기판(110)은 베이스 기판 상에 에피층이 형성된 것일 수도 있다.
제1 기판(110)은 서로 반대되는 제1 면(110a) 및 제2 면(110b)을 포함할 수 있다. 후술되는 실시예들에서, 제1 면(110a)은 제1 기판(110)의 후면(back side)으로 지칭될 수 있고, 제2 면(110b)은 제1 기판(110)의 전면(front side)으로 지칭될 수 있다. 몇몇 실시예에서, 제1 기판(110)의 제1 면(110a)은 광이 입사되는 수광면일 수 있다. 즉, 몇몇 실시예에 따른 이미지 센서는 후면 조사형(BSI) 이미지 센서일 수 있다.
몇몇 실시예에서, 제1 기판(110)은 제1 도전형의 불순물을 포함할 수 있다. 이하의 실시예들에서 제1 도전형은 p형인 것으로 설명되지만, 이는 예시적인 것일 뿐이고, 제1 도전형은 n형일 수도 있음은 물론이다.
몇몇 실시예에서, 제1 기판(110)의 두께는 약 5000 nm 내지 약 6000 nm일 수 있다. 여기서, 제1 기판(110)의 두께란, 수직 방향(Z)에서의 두께를 의미한다. 예를 들어, 제1 면(110a)과 제2 면(110b)이 이격되는 거리(H1)는 약 5000 nm 내지 약 6000 nm일 수 있다.
제1 기판(110)에는 복수의 단위 픽셀들(UP1~UP4)이 형성될 수 있다. 복수의 단위 픽셀들(UP1~UP4)은 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열될 수 있다. 예를 들어, 제1 단위 픽셀(UP1)과 제2 단위 픽셀(UP2)은 제2 방향(Y)으로 배열될 수 있다. 제1 단위 픽셀(UP1)과 제3 단위 픽셀(UP3)은 제1 방향(X)으로 배열될 수 있다. 제4 단위 픽셀(UP4)은 제2 단위 픽셀(UP2)과 제1 방향(X)으로 배열되고, 제3 단위 픽셀(UP3)과 제2 방향(Y)으로 배열될 수 있다. 즉, 제1 단위 픽셀(UP1)과 제4 단위 픽셀(UP4)은 대각선 방향으로 배열될 수 있다.
각각의 단위 픽셀들(UP1~UP4)은 제1 전자 소자(TR1)를 포함할 수 있다. 몇몇 실시예에서, 제1 전자 소자(TR1)는 제1 기판(110)의 제2 면(110b) 상에 형성될 수 있다. 제1 전자 소자(TR1)는 후술되는 제1 광전 변환부(PD1L~PD4L) 및/또는 제2 광전 변환부(PD1R~PD4R)와 연결되어 전기적 신호를 처리하기 위한 다양한 트랜지스터들을 구성할 수 있다. 예를 들어, 제1 전자 소자(TR1)는 도 2에 관한 설명에서 상술한 제1 전송 게이트(TG1L), 제2 전송 게이트(TG1R), 리셋 게이트(RG), 소오스 팔로워 게이트(SF) 또는 선택 게이트(SEL) 등을 포함하는 트랜지스터들을 구성할 수 있다.
몇몇 실시예에서, 제1 전자 소자(TR1)는 수직형(vertical) 전송 트랜지스터를 포함할 수 있다. 예를 들어, 상술한 제1 전송 게이트(TG1L)를 포함하는 제1 전자 소자(TR1)의 적어도 일부는 제1 기판(110) 내에 매립될 수 있다. 이러한 형태의 제1 전자 소자(TR1)는 단위 픽셀의 면적을 축소시킬 수 있어 이미지 센서의 고집적화에 유리할 수 있다.
픽셀 분리 패턴(120)은 제1 기판(110) 내에 형성될 수 있다. 픽셀 분리 패턴(120)은 제1 기판(110) 내의 복수의 단위 픽셀들(UP1~UP4)을 정의할 수 있다. 예를 들어, 도 3에 도시된 것처럼, 픽셀 분리 패턴(120)은 각각의 단위 픽셀들(UP1~UP4)을 둘러쌀 수 있다.
몇몇 실시예에서, 픽셀 분리 패턴(120)은 제1 방향(X)으로 연장되는 제1 측면(S11) 및 제2 방향(Y)으로 연장되는 제2 측면(S12)을 포함할 수 있다. 예를 들어, 픽셀 분리 패턴(120)의 제1 측면(S11)은 각각의 단위 픽셀들(UP1~UP4)의 일 측면을 따라 연장될 수 있다. 픽셀 분리 패턴(120)의 제2 측면(S12)은 각각의 단위 픽셀들(UP1~UP4)의 상기 일 측면과 교차하는 각각의 단위 픽셀들(UP1~UP4)의 타 측면을 따라 연장될 수 있다.
몇몇 실시예에서, 픽셀 분리 패턴(120)은 제1 기판(110)의 제2 면(110b)으로부터 제1 기판(110)의 제1 면(110a)까지 연장될 수 있다. 예를 들어, 픽셀 분리 패턴(120)은 제1 기판(110) 내에 형성된 깊은 트렌치(deep trench) 내에 절연 물질이 매립되어 형성될 수 있다.
몇몇 실시예에서, 픽셀 분리 패턴(120)의 폭은 제1 기판(110)의 제2 면(110b)으로부터 제1 기판(110)의 제1 면(110a)을 향함에 따라 감소할 수 있다. 예를 들어, 픽셀 분리 패턴(120)의 제1 측면(S11)은 제1 기판(110)의 제2 면(110b)과 예각인 제1 내각(θ11)을 형성할 수 있다. 또한, 픽셀 분리 패턴(120)의 제2 측면(S12)은 제1 기판(110)의 제2 면(110b)과 예각인 제2 내각(θ12)을 형성할 수 있다. 제1 내각(θ11)과 제2 내각(θ12)은 동일한 것으로 도시되었으나, 이는 예시적인 것일 뿐이며, 제1 내각(θ11)과 제2 내각(θ12)은 서로 다를 수도 있음은 물론이다. 또한, 본 명세서에서, "동일"이란, 완전히 동일한 것뿐만 아니라 공정 상의 마진 등으로 인해 발생할 수 있는 미세한 차이를 포함하는 의미이다.
픽셀 분리 패턴(120)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
각각의 단위 픽셀들(UP1~UP4) 내에는 제1 광전 변환부(PD1L~PD4L) 및 제2 광전 변환부(PD1R~PD4R)가 형성될 수 있다. 예를 들어, 제1 광전 변환부(PD1L~PD4L) 및 제2 광전 변환부(PD1R~PD4R)는 각각의 단위 픽셀들(UP1~UP4) 내에서 제1 방향(X)으로 배열될 수 있다. 제1 광전 변환부(PD1L~PD4L) 및 제2 광전 변환부(PD1R~PD4R)는 각각 외부로부터 입사되는 광의 양에 비례하여 전하를 생성할 수 있다.
제1 광전 변환부(PD1L~PD4L)는 제1 기판(110) 내에 제2 도전형의 불순물을 포함하는 제1 광전 변환 영역(112)을 포함할 수 있다. 제2 광전 변환부(PD1R~PD4R)는 제1 기판(110) 내에 상기 제2 도전형의 불순물을 포함하는 제2 광전 변환 영역(114)을 포함할 수 있다. 상기 제2 도전형은 상기 제1 도전형과 다를 수 있다. 이하의 실시예들에서 제2 도전형은 n형인 것으로 설명되지만, 이는 예시적인 것일 뿐이고, 제2 도전형은 p형일 수도 있음은 물론이다.
제1 광전 변환 영역(112) 및 제2 광전 변환 영역(114)은 예를 들어, p형의 제1 기판(110) 내에 n형 불순물(예를 들어, 인(P) 또는 비소(As))이 이온 주입되어 형성될 수 있다.
몇몇 실시예에서, 제1 광전 변환 영역(112) 및/또는 제2 광전 변환 영역(114)은 제1 기판(110)의 제1 면(110a)보다 제1 기판(110)의 제2 면(110b)에 인접할 수 있다.
몇몇 실시예에서, 제1 광전 변환 영역(112) 및/또는 제2 광전 변환 영역(114)은 제1 기판(110)의 제1 면(100a) 및 제2 면(100b)과 교차하는 수직 방향(Z)에서 포텐셜 기울기를 가질 수도 있다. 예를 들어, 제1 광전 변환 영역(112) 및/또는 제2 광전 변환 영역(114)의 불순물 농도는 제2 면(100b)으로부터 제1 면(100a)을 향함에 따라 감소할 수 있다.
몇몇 실시예에서, 단위 픽셀들(UP1~UP4) 중 적어도 일부는 자동 초점(AF; auto focus) 기능을 수행할 수 있다. 예를 들어, 각각의 단위 픽셀들(UP1~UP4)은 2개의 광전 변환부(즉, 제1 광전 변환부(PD1L~PD4L) 및 제2 광전 변환부(PD1R~PD4R))를 포함할 수 있으므로, 위상 검출 AF(PDAF; phase detection AF)를 이용하여 자동 초점 기능을 수행할 수 있다.
제1 및 제2 영역 분리 패턴(120I1, 120I2)은 제1 기판(110) 내에 형성될 수 있다. 제1 및 제2 영역 분리 패턴(120I1, 120I2)은 각각의 단위 픽셀들(UP1~UP4) 내에 배치될 수 있다. 제1 및 제2 영역 분리 패턴(120I1, 120I2)은 각각 픽셀 분리 패턴(120)으로부터 돌출되어 제1 광전 변환부(PD1L~PD4L)와 제2 광전 변환부(PD1R~PD4R) 사이에 개재될 수 있다. 예를 들어, 제1 영역 분리 패턴(120I1)은 제1 방향(X)으로 연장되는 픽셀 분리 패턴(120)의 일 측면으로부터 제2 방향(Y)으로 돌출되어 제1 광전 변환부(PD1L~PD4L)와 제2 광전 변환부(PD1R~PD4R) 사이에 개재될 수 있다. 제2 영역 분리 패턴(120I2)은 픽셀 분리 패턴(120)의 상기 일 측면과 대향되는 픽셀 분리 패턴(120)의 타 측면(예를 들어, 제1 측면(S11))으로부터 제2 방향(Y)으로 돌출되어 제1 광전 변환부(PD1L~PD4L)와 제2 광전 변환부(PD1R~PD4R) 사이에 개재될 수 있다.
제1 및 제2 영역 분리 패턴(120I1, 120I2)은 서로 대향될 수 있다. 예를 들어, 제1 및 제2 영역 분리 패턴(120I1, 120I2)은 제2 방향(Y)으로 배열될 수 있다. 제1 및 제2 영역 분리 패턴(120I1, 120I2)은 제2 방향(Y)에서 서로 이격될 수 있다. 제1 및 제2 영역 분리 패턴(120I1, 120I2)은 제1 광전 변환부(PD1L~PD4L)와 제2 광전 변환부(PD1R~PD4R) 사이의 분리 영역(IR1~IR4)을 정의할 수 있다. 분리 영역(IR1~IR4)은 제1 영역 분리 패턴(120I1)과 제2 영역 분리 패턴(120I2) 사이의 각각의 단위 픽셀들(UP1~UP4) 내에 정의될 수 있다. 제1 영역 분리 패턴(120I1), 분리 영역(IR1~IR4) 및 제2 영역 분리 패턴(120I2)은 제2 방향(Y)을 따라 차례로 배열될 수 있다. 이에 따라, 제1 광전 변환부(PD1L~PD4L)와 제2 광전 변환부(PD1R~PD4R)는 제1 영역 분리 패턴(120I1), 분리 영역(IR1~IR4) 및 제2 영역 분리 패턴(120I2)에 의해 서로 분리될 수 있다.
몇몇 실시예에서, 제1 및 제2 영역 분리 패턴(120I1, 120I2)은 각각 제2 방향(Y)과 교차하는 제3 측면(S21) 및 제1 방향(X)과 교차하는 제4 측면(S22)을 포함할 수 있다. 예를 들어, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제3 측면(S21)은 제1 방향(X)으로 연장될 수 있다. 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제4 측면(S22)은 제2 방향(Y)으로 연장될 수 있다.
몇몇 실시예에서, 제1 및 제2 영역 분리 패턴(120I1, 120I2)은 각각 제1 기판(110)의 제2 면(110b)으로부터 제1 기판(110)의 제1 면(110a)까지 연장될 수 있다. 예를 들어, 제1 및 제2 영역 분리 패턴(120I1, 120I2)은 제1 기판(110) 내에 형성된 깊은 트렌치(deep trench) 내에 절연 물질이 매립되어 형성될 수 있다.
몇몇 실시예에서, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 각각의 폭은 제1 기판(110)의 제2 면(110b)으로부터 제1 기판(110)의 제1 면(110a)을 향함에 따라 감소할 수 있다. 예를 들어, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제3 측면(S21)은 제1 기판(110)의 제2 면(110b)과 예각인 제3 내각(θ21)을 형성할 수 있다. 또한, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제4 측면(S22)은 제1 기판(110)의 제2 면(110b)과 예각인 제4 내각(θ22)을 형성할 수 있다. 제3 내각(θ21)과 제4 내각(θ22)은 동일한 것으로 도시되었으나, 이는 예시적인 것일 뿐이며, 제3 내각(θ21)과 제4 내각(θ22)은 서로 다를 수도 있음은 물론이다. 또한, 제1 내각(θ11)과 제3 내각(θ21)은 동일하고, 제2 내각(θ12)과 제4 내각(θ22)은 동일한 것으로 도시되었으나, 이 또한 예시적인 것일 뿐이며, 제1 내각(θ11)과 제3 내각(θ21)은 서로 다르고, 제2 내각(θ12)과 제4 내각(θ22)은 서로 다를 수도 있음은 물론이다.
제1 및 제2 영역 분리 패턴(120I1, 120I2)은 각각 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제1 및 제2 영역 분리 패턴(120I1, 120I2)은 픽셀 분리 패턴(120)과 동일 레벨에서 형성될 수 있다. 본 명세서에서, "동일 레벨에서 형성"이라 함은 동일한 제조 공정에 의해 형성되는 것을 의미한다. 예를 들어, 제1 및 제2 영역 분리 패턴(120I1, 120I2)은 픽셀 분리 패턴(120)과 동일한 물질을 포함할 수 있다.
제1 기판(110)의 제1 면(110a)에서 분리 영역(IR1~IR4)의 제2 방향(Y)으로의 제1 폭(W11)은, 제1 기판(110)의 제2 면(110b)에서 분리 영역(IR1~IR4)의 제2 방향(Y)으로의 제2 폭(W12)보다 클 수 있다. 예를 들어, 도 4에 도시된 것처럼, 제1 기판(110)의 제1 면(110a)에서 제1 영역 분리 패턴(120I1)과 제2 영역 분리 패턴(120I2)이 이격되는 제1 폭(W11)은, 제1 기판(110)의 제2 면(110b)에서 제1 영역 분리 패턴(120I1)과 제2 영역 분리 패턴(120I2)이 이격되는 제2 폭(W12)보다 클 수 있다.
몇몇 실시예에서, 제1 폭(W11)은 제2 폭(W12)의 1.1배 이상일 수 있다. 예시적으로, 제1 폭(W11)은 제2 폭(W12)의 1.1배 이상 10배 이하일 수 있다. 일례로, 제1 폭(W11)은 약 280 nm 내지 약 320 nm이고, 제2 폭(W12)은 약 230 nm 내지 약 270 nm일 수 있다. 바람직하게는, 제1 폭(W11)은 약 285 nm 내지 약 315 nm이고, 제2 폭(W12)은 약 235 nm 내지 약 265 nm일 수 있다.
몇몇 실시예에서, 분리 영역(IR1~IR4)의 제2 방향(Y)으로의 폭은 제1 기판(110)의 제2 면(110b)으로부터 제1 기판(110)의 제1 면(110a)을 향함에 따라 점점 증가할 수 있다. 예를 들어, 도 4에 도시된 것처럼, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 각각의 제2 방향(Y)으로의 폭은 제1 기판(110)의 제2 면(110b)으로부터 제1 기판(110)의 제1 면(110a)을 향함에 따라 점점 감소할 수 있다.
제1 배선 구조체(IS1)는 제1 기판(110) 상에 형성될 수 있다. 몇몇 실시예에서, 제1 배선 구조체(IS1)는 제1 기판(110)의 제2 면(110b)을 덮을 수 있다. 제1 배선 구조체(IS1)는 하나 또는 복수의 배선들로 구성될 수 있다. 예를 들어, 제1 배선 구조체(IS1)는 제1 배선간 절연막(130) 및 제1 배선간 절연막(130) 내의 복수의 제1 배선(132)을 포함할 수 있다. 도 4 및 도 5에서, 제1 배선 구조체(IS1)를 구성하는 배선들의 층 수 및 그 배치 등은 예시적인 것일 뿐이며, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1 배선(132)은 단위 픽셀들(UP1~UP4)과 전기적으로 연결될 수 있다. 예를 들어, 제1 배선(132)은 제1 전자 소자(TR1)와 접속될 수 있다.
표면 절연막(140)은 제1 기판(110) 상에 형성될 수 있다. 몇몇 실시예에서, 표면 절연막(140)은 제1 기판(110)의 제1 면(110a)을 따라 연장될 수 있다. 표면 절연막(140)은 절연 물질을 포함할 수 있다. 예를 들어, 표면 절연막(140)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 표면 절연막(140)은 다중막으로 형성될 수 있다. 예를 들어, 도시된 것과 달리, 표면 절연막(140)은 제1 기판(110)의 제1 면(110a) 상에 차례로 적층되는 알루미늄 산화막, 하프늄 산화막, 실리콘 산화막, 실리콘 질화막 및 하프늄 산화막을 포함할 수 있다.
표면 절연막(140)은 반사 방지막으로 기능하여 제1 기판(110)으로 입사되는 광의 반사를 방지함으로써 제1 광전 변환부(PD1L~PD4L) 및 제2 광전 변환부(PD1R~PD4R)의 수광률을 향상시킬 수 있다. 또한, 표면 절연막(140)은 평탄화막으로 기능하여, 후술되는 컬러 필터(170) 및 마이크로 렌즈(180)를 균일한 높이로 형성할 수 있다.
컬러 필터(170)는 표면 절연막(140) 상에 형성될 수 있다. 컬러 필터(170)는 단위 픽셀들(UP1~UP4)에 대응되도록 배열될 수 있다. 예를 들어, 복수의 컬러 필터(170)들은 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열될 수 있다.
컬러 필터(170)는 단위 픽셀들(UP1~UP4)에 따라 다양한 컬러를 가질 수 있다. 예를 들어, 컬러 필터(170)는 적색(red) 컬러 필터, 녹색(green) 컬러 필터 및 청색(blue) 컬러 필터를 포함하는 베이어 패턴(bayer pattern)으로 배열될 수 있다. 그러나, 이는 예시적인 것일 뿐이고, 컬러 필터(170)는 옐로우 필터(yellow filter), 마젠타 필터(magenta filter) 및 시안 필터(cyan filter)를 포함할 수도 있고, 화이트 필터(white filter)를 더 포함할 수도 있다.
몇몇 실시예에서, 컬러 필터(170)들 사이에 그리드 패턴(150, 160)이 형성될 수 있다. 그리드 패턴(150, 160)은 표면 절연막(140) 상에 형성될 수 있다. 그리드 패턴(150, 160)은 평면적 관점에서 격자형으로 형성되어 컬러 필터(170)들 사이에 개재될 수 있다. 몇몇 실시예에서, 그리드 패턴(150, 160)은 수직 방향(Z)에서 픽셀 분리 패턴(120)과 중첩되도록 배치될 수 있다.
몇몇 실시예에서, 그리드 패턴(150, 160)은 도전 패턴(150) 및 저굴절률 패턴(160)을 포함할 수 있다. 도전 패턴(150) 및 저굴절률 패턴(160)은 예를 들어, 표면 절연막(140) 상에 차례로 적층될 수 있다.
도전 패턴(150)은 도전 물질을 포함할 수 있다. 예를 들어, 도전 패턴(150)은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 도전 패턴(150)은 ESD 등에 의해 발생된 전하들이 제1 기판(110)의 표면(예를 들어, 제1 면(110a))에 축적되는 것을 방지하여, ESD 멍 불량을 효과적으로 방지할 수 있다.
저굴절률 패턴(160)은 실리콘(Si)보다 굴절률이 낮은 저굴절률(low refractive index) 물질을 포함할 수 있다. 예를 들어, 저굴절률 패턴(160)은 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 저굴절률 패턴(160)은 비스듬히 입사되는 광을 굴절 또는 반사시킴으로써 집광 효율을 향상시켜 이미지 센서의 품질을 향상시킬 수 있다.
몇몇 실시예에서, 표면 절연막(140) 및 그리드 패턴(150, 160) 상에 제1 보호막(165)이 형성될 수 있다. 예를 들어, 제1 보호막(165)은 표면 절연막(140)의 상면, 그리드 패턴(150, 160)의 측면 및 상면의 프로파일을 따라 컨포멀하게 연장될 수 있다.
제1 보호막(165)은 예를 들어, 알루미늄 산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 보호막(165)은 표면 절연막(140) 및 그리드 패턴(150, 160)의 손상을 방지할 수 있다.
마이크로 렌즈(180)는 컬러 필터(170) 상에 형성될 수 있다. 마이크로 렌즈(180)는 단위 픽셀들(UP1~UP4)에 대응되도록 배열될 수 있다. 예를 들어, 복수의 마이크로 렌즈(180)들은 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열될 수 있다.
마이크로 렌즈(180)는 볼록한 형상을 가지며, 소정의 곡률 반경을 가질 수 있다. 이에 따라, 마이크로 렌즈(180)는 제1 광전 변환부(PD1L~PD4L) 및 제1 광전 변환부(PD1L~PD4L)에 입사되는 광을 집광시킬 수 있다. 마이크로 렌즈(180)는 예를 들어, 광투과성 수지를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 마이크로 렌즈(180) 상에 제2 보호막(185)이 형성될 수 있다. 제2 보호막(185)은 마이크로 렌즈(180)의 표면을 따라 연장될 수 있다. 제2 보호막(185)은 예를 들어, 무기물 산화막을 포함할 수 있다. 예를 들어, 제2 보호막(185)은 실리콘 산화물, 티타늄 산화물, 지르코늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제2 보호막(185)은 저온 산화물(LTO; low temperature oxide)을 포함할 수 있다.
제2 보호막(185)은 외부로부터 마이크로 렌즈(180)를 보호할 수 있다. 예를 들어, 제2 보호막(185)은 무기물 산화막을 포함함으로써, 유기 물질을 포함하는 마이크로 렌즈(180)를 보호할 수 있다. 또한, 제2 보호막(185)은 마이크로 렌즈(180)의 집광 효율을 향상시킴으로써 이미지 센서의 품질을 향상시킬 수 있다. 예를 들어, 제2 보호막(185)은 마이크로 렌즈(180)들 사이의 공간을 채움으로써, 마이크로 렌즈(180)들 사이의 공간으로 도달하는 입사광의 반사, 굴절, 산란 등을 감소시킬 수 있다.
이미지 센서의 자동 초점(AF) 기능을 향상시키기 위해, 단위 픽셀 당 2개의 광전 변환부들을 포함하는 이미지 센서가 제안되었다. 예를 들어, 단위 픽셀 내에 2개의 광전 변환부를 분리하는 영역 분리 패턴(예를 들어, 제1 및 제2 영역 분리 패턴(120I1, 120I2))이 형성될 수 있다. 그러나, 이미지 센서가 점점 고집적화됨에 따라, 영역 분리 패턴으로 인해 수광 면적이 감소하여 단위 픽셀의 감도(sensitivity)가 손실되고 크로스톡(crosstalk)이 발생하는 문제가 있다. 이를 방지하기 위해 영역 분리 패턴의 크기를 감소시키면, 단위 픽셀 내 광전 변화부들 간의 분리가 어려운 문제가 있다.
그러나, 몇몇 실시예에 따른 이미지 센서는, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 폭을 조절하여 이미지 센서의 성능을 향상시킬 수 있다. 예를 들어, 상술한 것처럼, 제1 및 제2 영역 분리 패턴(120I1, 120I2)에 의해 정의되는 분리 영역(IR1~IR4)은 제2 폭(W12)보다 큰 제1 폭(W11)을 가질 수 있다. 이에 따라, 몇몇 실시예에 따른 이미지 센서는 제1 면(110a)에서 넓은 수광 면적을 확보함으로써 감도를 향상시킬 수 있고, 제1 및 제2 영역 분리 패턴(120I1, 120I2)으로 인한 크로스톡을 저하시킬 수 있다.
또한, 몇몇 실시예에 따른 이미지 센서의 분리 영역(IR1~IR4)은 제1 면(110a)과 반대되는 제2 면(110b)에서 제1 폭(W11)보다 작은 제2 폭(W12)을 가질 수 있다. 즉, 제1 기판(110)의 제2 면(110b)에서, 제1 및 제2 영역 분리 패턴(120I1, 120I2) 간의 간격은 좁게 제공될 수 있다. 이에 따라, 몇몇 실시예에 따른 이미지 센서는 각각의 단위 픽셀들(UP1~UP4)에서 제1 광전 변환부(PD1L~PD4L)와 제2 광전 변환부(PD1R~PD4R) 간의 분리를 용이하게 할 수 있다.
상술한 것처럼, 제1 폭(W11)은 제2 폭(W12)의 1.1배 이상일 수 있다. 제1 폭(W11)이 제2 폭(W12)의 1.1배 이상인 경우에, 제1 면(110a)에서 충분한 수광 면적이 확보될 수 있고, 제2 면(110b)에서 제1 광전 변환부(PD1L~PD4L)와 제2 광전 변환부(PD1R~PD4R) 간의 분리가 보다 용이할 수 있다.
도 6은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다. 참고적으로, 도 6은 도 3의 A-A를 따라서 절단한 다른 단면도이다. 설명의 편의를 위해, 도 1 내지 도 5를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 3, 도 5 및 도 6을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 제1 영역 분리 패턴(120I1)의 측면 및/또는 제2 영역 분리 패턴(120I1, 120I2)의 측면은 단차를 포함할 수 있다.
예를 들어, 제1 영역 분리 패턴(120I1)의 제3 측면(S21)은 제1 경사면(120S1a), 수평면(120S1c) 및 제2 경사면(120S1b)을 포함할 수 있다. 제1 경사면(120S1a)은 제1 기판(110)의 제2 면(110b)으로부터 연장될 수 있다. 제2 경사면(120S1b)은 제1 기판(110)의 제1 면(110a)으로부터 연장될 수 있다. 수평면(120S1c)은 제1 기판(110)의 표면(예를 들어, 제1 면(110a) 또는 제2 면(110b))과 평행한 방향으로 연장되어 제1 경사면(120S1a)과 제2 경사면(120S1b)을 연결할 수 있다.
몇몇 실시예에서, 제1 경사면(120S1a)은 제1 기판(110)의 제2 면(110b)과 예각인 제5 내각(θ21a)을 형성할 수 있다. 또한, 제2 경사면(120S1b)은 수평면(120S1c)과 예각인 제6 내각(θ21b)을 형성할 수 있다. 제5 내각(θ21a)과 제6 내각(θ21b)은 동일한 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 분리 영역(IR1~IR4)의 제1 폭(W11) 및 제2 폭(W12)을 조절하기 위해, 제5 내각(θ21a)과 제6 내각(θ21b)은 서로 다를 수도 있음은 물론이다.
도 6에서, 제5 내각(θ21a) 및 제6 내각(θ21b)은 각각 제1 내각(θ11)보다 큰 것으로 도시되었으나, 이는 예시적인 것일 뿐이며, 제5 내각(θ21a) 및 제6 내각(θ21b)은 각각 제1 내각(θ11)과 같거나 그보다 작을 수도 있음은 물론이다.
또한, 도 6에서, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제3 측면(S21)만이 단차를 갖는 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제4 측면(S22) 또한 제1 측면(S11)과 유사하게 단차를 가질 수 있다. 또는, 예를 들어, 픽셀 분리 패턴(120)의 측면(예를 들어, 제1 측면(S11) 또는 제2 측면(S12))이 제1 측면(S11)과 유사하게 단차를 가질 수도 있다.
도 7 및 도 8은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 다양한 단면도들이다. 참고적으로, 도 7 및 도 8은 도 3의 B-B를 따라서 절단한 다른 단면도들이다. 설명의 편의를 위해, 도 1 내지 도 5를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 3, 도 4 및 도 7을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제3 측면(S21)의 기울기는 픽셀 분리 패턴(120)의 측면의 기울기보다 완만할 수 있다.
예를 들어, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제3 내각(θ21)은, 픽셀 분리 패턴(120)의 제2 내각(θ12, 또는 제1 내각(θ11))보다 작은 예각일 수 있다.
몇몇 실시예에서, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제4 측면(S22)의 기울기는 픽셀 분리 패턴(120)의 측면의 기울기보다 완만할 수 있다. 예를 들어, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제4 내각(θ22)은, 픽셀 분리 패턴(120)의 제2 내각(θ12, 또는 제1 내각(θ11))보다 작은 예각일 수 있다.
도 3, 도 4 및 도 8을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제3 측면(S21)의 기울기는 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제4 측면(S22)의 기울기보다 완만할 수 있다.
예를 들어, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제3 내각(θ21)은, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제4 내각(θ22)보다 작은 예각일 수 있다. 제2 내각(θ12)과 제4 내각(θ22)은 동일한 것으로 도시되었으나, 이는 예시적인 것일 뿐이며, 제2 내각(θ12)과 제4 내각(θ22)은 서로 다를 수도 있음은 물론이다.
도 9 및 도 10은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도들이다. 참고적으로, 도 9은 도 3의 A-A를 따라서 절단한 다른 단면도이고, 도 10은 도 3의 B-B를 따라서 절단한 다른 단면도이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 3, 도 9 및 도 10을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 픽셀 분리 패턴(120), 제1 영역 분리 패턴(120I1) 및 제2 영역 분리 패턴(120I2)은 각각 필링막(120a) 및 스페이서막(120b)을 포함할 수 있다.
예를 들어, 제1 기판(110) 내에, 픽셀 분리 패턴(120), 제1 영역 분리 패턴(120I1) 및 제2 영역 분리 패턴(120I2)을 매립하기 위한 트렌치가 형성될 수 있다. 스페이서막(120b)은 상기 트렌치의 측면을 따라 컨포멀하게 연장될 수 있다. 필링막(120a)은 스페이서막(120b) 상에 형성되어 상기 트렌치의 적어도 일부를 채울 수 있다. 즉, 스페이서막(120b)은 필링막(120a)의 측면을 따라 연장되어 제1 기판(110)으로부터 필링막(120a)을 분리할 수 있다.
몇몇 실시예에서, 필링막(120a)은 도전 물질을 포함할 수 있다. 예를 들어, 필링막(120a)은 폴리 실리콘(poly Si)을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 도전 물질을 포함하는 필링막(120a)에 그라운드 전압 또는 마이너스 전압이 인가될 수 있다. 이러한 경우에, 몇몇 실시예에 따른 이미지 센서의 ESD(electrostatic discharge) 멍(bruise) 불량이 효과적으로 방지될 수 있다. 여기서, ESD 멍 불량이란, ESD 등에 의해 발생된 전하들이 제1 기판(110)의 표면(예를 들어, 제1 면(110a))에 축적됨으로써 생성되는 이미지에 멍과 같은 얼룩을 발생시키는 현상을 의미한다.
스페이서막(120b)은 절연 물질을 포함할 수 있다. 이에 따라, 스페이서막(120b)은 제1 기판(110)으로부터 필링막(120a)을 전기적으로 절연할 수 있다. 몇몇 실시예에서, 스페이서막(120b)은 제1 기판(110)보다 굴절률이 낮은 산화물을 포함할 수 있다. 예를 들어, 스페이서막(120b)은 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 기판(110)보다 굴절률이 낮은 스페이서막(120b)은 제1 광전 변환부(PD1L~PD4L) 또는 제2 광전 변환부(PD1R~PD4R)로 비스듬히 입사되는 광을 굴절 또는 반사시킬 수 있다. 또한, 스페이서막(120b)은 입사광에 의해 특정 단위 픽셀에서 생성된 광전하들이 랜덤 드리프트(random drift)에 의해 인접하는 단위 픽셀으로 이동하는 것을 방지할 수 있다. 즉, 스페이서막(120b)은 제1 광전 변환부(PD1L~PD4L) 또는 제2 광전 변환부(PD1R~PD4R)의 수광률을 향상시켜 몇몇 실시예에 따른 이미지 센서의 품질을 향상시킬 수 있다.
도 11 및 도 12는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도들이다. 참고적으로, 도 11은 도 3의 A-A를 따라서 절단한 다른 단면도이고, 도 12는 도 3의 B-B를 따라서 절단한 다른 단면도이다. 설명의 편의를 위해, 도 1 내지 도 10을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 3, 도 11 및 도 12를 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 픽셀 분리 패턴(120), 제1 영역 분리 패턴(120I1) 및 제2 영역 분리 패턴(120I2)은 각각 하부 분리 패턴(120L) 및 상부 분리 패턴(120U)을 포함할 수 있다.
하부 분리 패턴(120L)은 제1 기판(110)의 제2 면(110b)으로부터 연장될 수 있다. 몇몇 실시예에서, 하부 분리 패턴(120L)의 폭은 제1 기판(110)의 제2 면(110b)으로부터 멀어짐에 따라 감소할 수 있다. 예를 들어, 도 11에 도시된 것처럼, 제2 방향(Y)과 교차하는 하부 분리 패턴(120L)의 측면은 제1 기판(110)의 제2 면(110b)과 예각(예를 들어, 제1 내각(θ11) 또는 제3 내각(θ21))을 형성할 수 있다. 또는, 예를 들어, 도 12에 도시된 것처럼, 제1 방향(X)과 교차하는 하부 분리 패턴(120L)의 측면은 제1 기판(110)의 제2 면(110b)과 예각(예를 들어, 제2 내각(θ12) 또는 제4 내각(θ22))을 형성할 수 있다.
몇몇 실시예에서, 하부 분리 패턴(120L)은 필링막(120a) 및 스페이서막(120b)을 포함할 수 있다. 필링막(120a)은 도전 물질을 포함할 수 있다. 예를 들어, 필링막(120a)은 폴리 실리콘(poly Si)을 포함할 수 있으나, 이에 제한되는 것은 아니다. 스페이서막(120b)은 절연 물질을 포함할 수 있다. 예를 들어, 스페이서막(120b)은 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
상부 분리 패턴(120U)은 제1 기판(110)의 제1 면(110a)으로부터 연장될 수 있다. 몇몇 실시예에서, 상부 분리 패턴(120U)의 폭은 제1 기판(110)의 제1 면(110a)으로부터 멀어짐에 따라 감소할 수 있다. 예를 들어, 도 11에 도시된 것처럼, 제2 방향(Y)과 교차하는 상부 분리 패턴(120U)의 측면은 제1 기판(110)의 제1 면(110a)과 예각(예를 들어, 제7 내각(θ31) 또는 제9 내각(θ41))을 형성할 수 있다. 또는, 예를 들어, 도 12에 도시된 것처럼, 제1 방향(X)과 교차하는 상부 분리 패턴(120U)의 측면은 제1 기판(110)의 제1 면(110a)과 예각(예를 들어, 제8 내각(θ32) 또는 제10 내각(θ42))을 형성할 수 있다.
상부 분리 패턴(120U)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 내각(θ11)과 제7 내각(θ31)은 동일하고, 제3 내각(θ21)과 제9 내각(θ41)은 동일한 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 분리 영역(IR1~IR4)의 제1 폭(W11) 및 제2 폭(W12)을 조절하기 위해, 제1 내각(θ11)과 제7 내각(θ31)은 서로 다르고 제3 내각(θ21)과 제9 내각(θ41)은 서로 다를 수도 있음은 물론이다. 또한, 제2 내각(θ12)과 제8 내각(θ32)은 동일하고, 제4 내각(θ22)과 제10 내각(θ42)은 동일한 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 분리 영역(IR1~IR4)의 제1 폭(W11) 및 제2 폭(W12)을 조절하기 위해, 제2 내각(θ12)과 제8 내각(θ32)은 서로 다르고, 제4 내각(θ22)과 제10 내각(θ42)은 서로 다를 수도 있음은 물론이다.
하부 분리 패턴(120L)의 높이(H2)는 상부 분리 패턴(120U)의 높이(H3)보다 큰 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 분리 영역(IR1~IR4)의 제1 폭(W11) 및 제2 폭(W12)을 조절하기 위해, 하부 분리 패턴(120L)의 높이(H2)는 상부 분리 패턴(120U)의 높이(H3)와 같거나 그보다 작을 수도 있음은 물론이다.
도 13은 몇몇 실시예에 따른 이미지 센서의 단위 픽셀들을 설명하기 위한 레이아웃도이다. 도 14는 도 13의 C-C를 따라서 절단한 단면도이다. 도 15는 도 13의 D-D를 따라서 절단한 단면도이다. 설명의 편의를 위해, 도 1 내지 도 12를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 13 내지 도 15를 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 각각의 단위 픽셀들(UP1~UP4)은 불순물 영역(116)을 포함할 수 있다.
불순물 영역(116)은 분리 영역(IR1~IR4) 내에 형성될 수 있다. 즉, 불순물 영역(116)은 제1 영역 분리 패턴(120I1)과 제2 영역 분리 패턴(120I2) 사이의 각각의 단위 픽셀들(UP1~UP4) 내에 형성될 수 있다. 제1 영역 분리 패턴(120I1), 불순물 영역(116) 및 제2 영역 분리 패턴(120I2)은 제2 방향(Y)을 따라 차례로 배열될 수 있다. 이에 따라, 제1 광전 변환부(PD1L~PD4L)와 제2 광전 변환부(PD1R~PD4R)는 제1 영역 분리 패턴(120I1), 불순물 영역(116) 및 제2 영역 분리 패턴(120I2)에 의해 서로 분리될 수 있다.
불순물 영역(116)은 상기 제1 도전형의 불순물을 포함할 수 있다. 예를 들어, 불순물 영역(116)은 p형의 불순물을 포함할 수 있다. 이에 따라, 불순물 영역(116)은 제1 광전 변환부(PD1L~PD4L)와 제2 광전 변환부(PD1R~PD4R) 간의 분리를 보다 용이하게 할 수 있다. 예를 들어, 불순물 영역(116)은 제1 광전 변환부(PD1L~PD4L) 및 제2 광전 변환부(PD1R~PD4R)의 전하가 분리 영역(IR1~IR4)을 넘어 이동되는 것을 방지할 수 있다.
몇몇 실시예에서, 불순물 영역(116)이 형성되는 제1 깊이(D1)는 제1 광전 변환 영역(112) 및/또는 제2 광전 변환 영역(114)이 형성되는 제2 깊이(D2)와 같거나 그보다 작을 수 있다. 이러한 경우에, 불순물 영역(116)은 제1 광전 변환 영역(112) 및 제2 광전 변환 영역(114)의 전하가 분리 영역(IR1~IR4)을 넘어 이동되는 것을 효과적으로 방지할 수 있다.
도 16 및 도 17은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도들이다. 참고적으로, 도 16은 도 13의 C-C를 따라서 절단한 다른 단면도이고, 도 17은 도 13의 D-D를 따라서 절단한 다른 단면도이다. 설명의 편의를 위해, 도 1 내지 도 15를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 13, 도 16 및 도 17을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 제1 광전 변환 영역(112) 및/또는 제2 광전 변환 영역(114)은 제1 기판(110)의 제1 면(110a)보다 제1 기판(110)의 제2 면(110b)에 인접할 수 있다.
즉, 제1 광전 변환 영역(112) 및/또는 제2 광전 변환 영역(114)은 제1 기판(110)의 깊은 영역에 형성될 수 있다. 예시적으로, 제1 광전 변환 영역(112) 및/또는 제2 광전 변환 영역(114)이 형성되는 제2 깊이(D2)는 약 2000 nm 이상일 수 있다.
몇몇 실시예에서, 불순물 영역(116)이 형성되는 제1 깊이(D1)는 제1 광전 변환 영역(112) 및/또는 제2 광전 변환 영역(114)이 형성되는 제2 깊이(D2)와 같거나 그보다 작을 수 있다. 이러한 경우에, 불순물 영역(116)은 제1 광전 변환 영역(112) 및 제2 광전 변환 영역(114)의 전하가 분리 영역(IR1~IR4)을 넘어 이동되는 것을 효과적으로 방지할 수 있다.
도 18 및 도 19는 은 몇몇 실시예에 따른 이미지 센서의 단위 픽셀들을 설명하기 위한 다양한 레이아웃도들이다. 설명의 편의를 위해, 도 1 내지 도 17을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 18 및 도 19를 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 제1 및 제2 영역 분리 패턴(120I1, 120I2)의 제1 방향(X)으로의 폭은 픽셀 분리 패턴(120)으로부터 멀어짐에 따라 감소할 수 있다.
예를 들어, 픽셀 분리 패턴(120)에 인접하는 제1 영역 분리 패턴(120I1)의 제1 방향(X)으로의 제3 폭(W21)은 픽셀 분리 패턴(120)으로부터 이격된 제1 영역 분리 패턴(120I1)의 제1 방향(X)으로의 제4 폭(W22)보다 클 수 있다.
도 18을 참조하면, 제1 및 제2 영역 분리 패턴(120I1, 120I2)은 각각 평면적 관점에서 사다리꼴 모양을 가질 수 있다.
도 19를 참조하면, 제1 및 제2 영역 분리 패턴(120I1, 120I2)은 각각 평면적 관점에서 반타원 모양을 가질 수 있다. 예를 들어, 제1 영역 분리 패턴(120I1)은 곡면을 형성하는 제5 측면(S23)을 포함할 수 있다.
도 20은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 예시적인 회로도이다. 설명의 편의를 위해, 도 1 내지 도 19를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 20을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 단위 픽셀들(UP1~UP4) 중 적어도 일부는 부유 확산 영역(FD1)을 공유할 수 있다.
예를 들어, 도시된 것처럼, 2개의 단위 픽셀들(제1 단위 픽셀(UP1) 및 제2 단위 픽셀(UP2))이 부유 확산 영역(FD1)을 공유할 수 있다. 즉, 제1 단위 픽셀(UP1)의 제1 및 제2 전송 게이트(TG1L, TG1R) 및 제2 단위 픽셀(UP2)의 제3 및 제4 전송 게이트(TG2L, TG2R)는 부유 확산 영역(FD1)을 공유할 수 있다.
도시되지 않았으나, 몇몇 실시예에서, 4개의 단위 픽셀들(예를 들어, 제1 내지 제4 단위 픽셀(UP1, UP2, UP3, UP4))이 부유 확산 영역(FD1)을 공유할 수도 있다.
도 21 및 도 22는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀들의 컬러 배열을 설명하기 위한 다양한 레이아웃도들이다. 설명의 편의를 위해, 도 1 내지 도 20을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 21을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 제1 내지 제4 단위 픽셀(UP1, UP2, UP3, UP4)은 테트라 패턴(tetra pattern) 형태로 배열될 수 있다.
테트라 패턴은 4개의 단위 픽셀들이 동일한 색을 갖는 배열을 포함할 수 있다. 도 21에서, 제1 내지 제4 단위 픽셀(UP1, UP2, UP3, UP4)은 모두 적색(R)으로 배열되는 것만이 도시되었으나, 제1 내지 제4 단위 픽셀(UP1, UP2, UP3, UP4)은 모두 녹색(G)이거나, 모두 청색(B)이거나, 또는 모두 적색(R), 녹색(G), 청색(B)인 아닌 다른 컬러를 구비할 수도 있음은 물론이다.
도 22를 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 제1 내지 제4 단위 픽셀(UP1, UP2, UP3, UP4)은 베이어 패턴(tetra pattern) 형태로 배열될 수 있다.
베이어 패턴은 적색(R)과 녹색(G)이 반복하여 배치되는 제1 열과, 녹색(G)과 청색(B)이 반복하여 배치되는 제2 열을 포함할 수 있다. 그러나, 이는 예시적인 것일 뿐이고, 제1 내지 제4 단위 픽셀(UP1, UP2, UP3, UP4)은 적색(R), 녹색(G), 청색(B)이 아닌 다른 컬러를 구비할 수도 있음은 물론이다.
도 23 및 도 24는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀들의 배치를 설명하기 위한 다양한 레이아웃도들이다. 설명의 편의를 위해, 도 1 내지 도 22를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 23 및 도 24를 참조하면, 몇몇 실시예에 따른 이미지 센서는 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열된 복수의 단위 픽셀들을 포함한다.
복수의 단위 픽셀들은 예를 들어, 베이어 패턴(bayer pattern) 형태로 배열될 수 있다. 베이어 패턴은 적색(R)과 녹색(G)이 반복하여 배치되는 제1 열과, 녹색(G)과 청색(B)이 반복하여 배치되는 제2 열을 포함할 수 있다. 그러나, 이는 예시적인 것일 뿐이고, 복수의 단위 픽셀들은 베이어 패턴이 아닌 다른 패턴으로 배열되거나, 적색(R), 녹색(G), 청색(B)이 아닌 다른 컬러를 구비할 수도 있음은 물론이다.
도 23을 참조하면, 복수의 단위 픽셀들은 도 1 내지 도 22를 이용하여 상술한 단위 픽셀들(예를 들어, 제1 내지 제4 단위 픽셀(UP1, UP2, UP3, UP4))을 포함할 수 있다. 예를 들어, 복수의 단위 픽셀들은 도 1 내지 도 22를 이용하여 상술한 제1 광전 변환부(PD1L~PD4L) 및 제2 광전 변환부(PD1R~PD4R)를 포함할 수 있다.
몇몇 실시예에서, 제1 내지 제4 단위 픽셀(UP1, UP2, UP3, UP4)은 녹색(G)의 단위 픽셀들 중 일부를 대체할 수 있다. 그러나, 이는 예시적인 것일 뿐이고, 제1 내지 제4 단위 픽셀(UP1, UP2, UP3, UP4)은 적색(R)의 단위 픽셀들 중 일부 또는 청색(B)의 단위 픽셀들 중 일부를 대체할 수도 있음은 물론이다.
몇몇 실시예에서, 제1 내지 제4 단위 픽셀(UP1, UP2, UP3, UP4) 중 적어도 일부는 자동 초점(AF; auto focus) 기능을 수행할 수 있다. 예를 들어, 제1 단위 픽셀(UP1)은 제1 광전 변환부(PD1L) 및 제2 광전 변환부(PD1R)를 포함할 수 있으므로, 위상 검출 AF(PDAF; phase detection AF)를 이용하여 자동 초점 기능을 수행할 수 있다.
도 24를 참조하면, 제1 내지 제4 단위 픽셀(UP1, UP2, UP3, UP4) 중 적어도 일부는 제2 방향(Y)으로 배열되는 제1 광전 변환부(PD1L~PD4L) 및 제2 광전 변환부(PD1R~PD4R)를 포함할 수 있다. 예를 들어, 제1 단위 픽셀(UP1) 및 제4 단위 픽셀(UP4)은 제1 방향(X)으로 배열되는 제1 광전 변환부(PD1L, PD4L) 및 제2 광전 변환부(PD1R, PD4R)를 포함할 수 있고, 제2 단위 픽셀(UP2) 및 제3 단위 픽셀(UP3)은 제2 방향(Y)으로 배열되는 제1 광전 변환부(PD2L, PD3L) 및 제2 광전 변환부(PD2R, PD3R)를 포함할 수 있다.
도 25는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 개략적인 레이아웃도이다. 도 26은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 개략적인 단면도이다. 설명의 편의를 위해, 도 1 내지 도 24를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 25 및 도 26을 참조하면, 몇몇 실시예에 따른 이미지 센서는 센서 어레이 영역(SAR), 연결 영역(CR) 및 패드 영역(PR)을 포함할 수 있다.
센서 어레이 영역(SAR)은 도 1의 액티브 픽셀 센서 어레이(10)에 대응되는 영역을 포함할 수 있다. 예를 들어, 센서 어레이 영역(SAR) 내에는 2차원적으로(예를 들어, 행렬 형태로) 배열되는 복수의 단위 픽셀들(예를 들어, 도 3의 UP1~UP4)이 형성될 수 있다.
센서 어레이 영역(SAR)은 수광 영역(APS) 및 차광 영역(OB)을 포함할 수 있다. 수광 영역(APS)에는 광을 제공받아 액티브(active) 신호를 생성하는 액티브 픽셀들이 배열될 수 있다. 차광 영역(OB)에는 광이 차단되어 옵티컬 블랙(optical black) 신호를 생성하는 옵티컬 블랙 픽셀들이 배열될 수 있다. 차광 영역(OB)은 예를 들어, 수광 영역(APS)의 주변을 따라 형성될 수 있으나, 이는 예시적인 것일 뿐이다.
몇몇 실시예에서, 차광 영역(OB)의 일부 내에는 광전 변환 영역(112, 114)이 형성되지 않을 수 있다. 예를 들어, 광전 변환 영역(112, 114)은 수광 영역(APS)에 인접하는 차광 영역(OB)의 제1 기판(110) 내에 형성될 수 있으나, 수광 영역(APS)으로부터 이격되는 차광 영역(OB)의 제1 기판(110) 내에는 형성되지 않을 수 있다.
몇몇 실시예에서, 차광 영역(OB)에 인접하는 수광 영역(APS)에 더미 픽셀들(미도시)이 형성될 수도 있다.
연결 영역(CR)은 센서 어레이 영역(SAR)의 주변에 형성될 수 있다. 연결 영역(CR)은 센서 어레이 영역(SAR)의 일측에 형성될 수 있으나, 이는 예시적인 것일 뿐이다. 연결 영역(CR)에는 배선들이 형성되어, 센서 어레이 영역(SAR)의 전기적 신호를 송수신하도록 구성될 수 있다.
패드 영역(PR)은 센서 어레이 영역(SAR)의 주변에 형성될 수 있다. 패드 영역(PR)은 몇몇 실시예에 따른 이미지 센서의 가장자리에 인접하여 형성될 수 있으나, 이는 예시적인 것일 뿐이다. 패드 영역(PR)은 외부 장치 등과 접속되어, 몇몇 실시예에 따른 이미지 센서와 외부 장치 간의 전기적 신호를 송수신하도록 구성될 수 있다.
연결 영역(CR)은 센서 어레이 영역(SAR)과 패드 영역(PR) 사이에 개재되는 것으로 도시되었으나, 예시적인 것일 뿐이다. 센서 어레이 영역(SAR), 연결 영역(CR) 및 패드 영역(PR)의 배치는 필요에 따라 다양할 수 있음은 물론이다.
몇몇 실시예에 따른 이미지 센서에서, 제1 기판(110) 및 제1 배선 구조체(IS1)는 제1 기판 구조체(100)를 형성할 수 있다.
몇몇 실시예에서, 제1 배선 구조체(IS1)는 센서 어레이 영역(SAR) 내의 제1 배선(132) 및 연결 영역(CR) 내의 제2 배선(134)을 포함할 수 있다. 제1 배선(132)은 센서 어레이 영역(SAR)의 단위 픽셀들(예를 들어, 도 3의 UP1~UP4)과 전기적으로 연결될 수 있다. 예를 들어, 제1 배선(132)은 제1 전자 소자(TR1)와 접속될 수 있다. 제2 배선(134) 중 적어도 일부는 센서 어레이 영역(SAR)으로부터 연장될 수 있다. 예를 들어, 제2 배선(134) 중 적어도 일부는 제1 배선(132) 중 적어도 일부와 전기적으로 연결될 수 있다. 이에 따라, 제2 배선(134)은 센서 어레이 영역(SAR)의 단위 픽셀들(예를 들어, 도 3의 UP1~UP4)과 전기적으로 연결될 수 있다.
몇몇 실시예에 따른 이미지 센서는 제2 기판(210) 및 제2 배선 구조체(IS2)를 포함할 수 있다.
제2 기판(210)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 제2 기판(210)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘 게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다. 또는, 제2 기판(210)은 베이스 기판 상에 에피층이 형성된 것일 수도 있다.
제2 기판(210)은 서로 반대되는 제3 면(210a) 및 제4 면(210b)을 포함할 수 있다. 몇몇 실시예에서, 제2 기판(210)의 제3 면(210a)은 제1 기판(110)의 제2 면(110b)과 대향되는 면일 수 있다.
제2 기판(210) 상에는 복수의 전자 소자들이 형성될 수 있다. 예를 들어, 제2 기판(210)의 제3 면(210a) 상에 제2 전자 소자(TR2)가 형성될 수 있다. 제2 전자 소자(TR2)는 센서 어레이 영역(SAR)과 전기적으로 연결되어, 센서 어레이 영역(SAR)의 각각의 단위 픽셀들(예를 들어, 도 3의 UP1~UP4)과 전기적 신호를 송수신할 수 있다. 예를 들어, 제2 전자 소자(TR2)는 도 1의 행 디코더(20), 행 드라이버(30), 열 디코더(40), 타이밍 발생기(50), 상관 이중 샘플러(60), 아날로그 디지털 컨버터(70) 또는 입출력 버퍼(80)를 구성하는 전자 소자들을 포함할 수 있다.
제2 배선 구조체(IS2)는 제2 기판(210) 상에 형성될 수 있다. 몇몇 실시예에서, 제2 배선 구조체(IS2)는 제2 기판(210)의 제3 면(210a) 상에 형성될 수 있다. 제2 기판(210) 및 제2 배선 구조체(IS2)는 제2 기판 구조체(200)를 형성할 수 있다.
제2 배선 구조체(IS2)는 제1 배선 구조체(IS1)에 부착될 수 있다. 예를 들어, 도 26에 도시된 것처럼, 제2 배선 구조체(IS2)의 상면은 제1 배선 구조체(IS1)의 하면에 부착될 수 있다.
제2 배선 구조체(IS2)는 하나 또는 복수의 배선들로 구성될 수 있다. 예를 들어, 제2 배선 구조체(IS2)는 제2 배선간 절연막(230) 및 제2 배선간 절연막(230) 내의 복수의 배선들(232, 234, 236)을 포함할 수 있다. 도 26에서, 제2 배선 구조체(IS2)를 구성하는 배선들의 층 수 및 그 배치 등은 예시적인 것일 뿐이고, 이에 제한되는 것은 아니다.
제2 배선 구조체(IS2)의 배선들(232, 234, 236) 중 적어도 일부는 제2 전자 소자(TR2)와 접속될 수 있다. 몇몇 실시예에서, 제2 배선 구조체(IS2)는 센서 어레이 영역(SAR) 내의 제3 배선(232), 연결 영역(CR) 내의 제4 배선(234) 및 패드 영역(PR) 내의 제5 배선(236)을 포함할 수 있다. 몇몇 실시예에서, 제4 배선(234)은 연결 영역(CR) 내의 복수의 배선들 중 최상부의 배선일 수 있고, 제5 배선(236)은 패드 영역(PR) 내의 복수의 배선들 중 최상부의 배선일 수 있다.
몇몇 실시예에 따른 이미지 센서는 제1 연결 구조체(350), 제2 연결 구조체(450) 및 제3 연결 구조체(550)를 포함할 수 있다.
제1 연결 구조체(350)는 차광 영역(OB) 내에 형성될 수 있다. 제1 연결 구조체(350)는 차광 영역(OB)의 표면 절연막(140) 상에 형성될 수 있다. 몇몇 실시예에서, 제1 연결 구조체(350)는 픽셀 분리 패턴(120)과 접촉할 수 있다. 예를 들어, 차광 영역(OB)의 제1 기판(110) 및 표면 절연막(140) 내에, 픽셀 분리 패턴(120)을 노출시키는 제1 트렌치(355t)가 형성될 수 있다. 제1 연결 구조체(350)는 제1 트렌치(355t) 내에 형성되어 차광 영역(OB) 내의 픽셀 분리 패턴(120)과 접촉할 수 있다. 몇몇 실시예에서, 제1 연결 구조체(350)는 제1 트렌치(355t)의 측면 및 하면의 프로파일을 따라 연장될 수 있다.
제1 연결 구조체(350)는 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1 연결 구조체(350)는 픽셀 분리 패턴(120)과 전기적으로 연결되어 픽셀 분리 패턴(120)에 그라운드 전압 또는 마이너스 전압을 인가할 수 있다. 이에 따라, ESD 등에 의해 발생된 전하들은 픽셀 분리 패턴(120)을 통해 제1 연결 구조체(350)으로 배출될 수 있고, ESD 멍 불량이 효과적으로 방지될 수 있다.
몇몇 실시예에서, 제1 연결 구조체(350) 상에, 제1 트렌치(355t)를 채우는 제1 패드(355)가 형성될 수 있다. 제1 패드(355)는 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1 보호막(165)은 제1 연결 구조체(350) 및 제1 패드(355)를 덮을 수 있다. 예를 들어, 제1 보호막(165)은 제1 연결 구조체(350) 및 제1 패드(355)의 프로파일을 따라 연장될 수 있다.
제2 연결 구조체(450)는 연결 영역(CR) 내에 형성될 수 있다. 제2 연결 구조체(450)는 연결 영역(CR)의 표면 절연막(140) 상에 형성될 수 있다. 제2 연결 구조체(450)는 제1 기판 구조체(100)와 제2 기판 구조체(200)를 전기적으로 연결할 수 있다. 예를 들어, 연결 영역(CR)의 제1 기판 구조체(100) 및 제2 기판 구조체(200) 내에, 제2 배선(134)과 제4 배선(234)을 노출시키는 제2 트렌치(455t)가 형성될 수 있다. 제2 연결 구조체(450)는 제2 트렌치(455t) 내에 형성되어 제2 배선(134)과 제4 배선(234)을 연결할 수 있다. 몇몇 실시예에서, 제2 연결 구조체(450)는 제2 트렌치(455t)의 측면 및 하면의 프로파일을 따라 연장될 수 있다.
제2 연결 구조체(450)는 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제2 연결 구조체(450)는 제1 연결 구조체(350)와 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제1 보호막(165)은 제2 연결 구조체(450)를 덮을 수 있다. 예를 들어, 제1 보호막(165)은 제2 연결 구조체(450)의 프로파일을 따라 연장될 수 있다.
몇몇 실시예에서, 제2 연결 구조체(450) 상에, 제2 트렌치(455t)를 채우는 제1 필링 절연막(460)이 형성될 수 있다. 제1 필링 절연막(460)은 예를 들어, 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제3 연결 구조체(550)는 패드 영역(PR) 내에 형성될 수 있다. 제3 연결 구조체(550)는 패드 영역(PR)의 표면 절연막(140) 상에 형성될 수 있다. 제3 연결 구조체(550)는 제2 기판 구조체(200)와 외부 장치 등을 전기적으로 연결될 수 있다.
예를 들어, 패드 영역(PR)의 제1 기판 구조체(100) 및 제2 기판 구조체(200) 내에, 제5 배선(236)을 노출시키는 제3 트렌치(550t)가 형성될 수 있다. 제3 연결 구조체(550)는 제3 트렌치(550t) 내에 형성되어 제5 배선(236)과 접촉할 수 있다. 또한, 패드 영역(PR)의 제1 기판(110) 내에, 제4 트렌치(555t)가 형성될 수 있다. 제3 연결 구조체(550)는 제4 트렌치(555t) 내에 형성되어 노출될 수 있다. 몇몇 실시예에서, 제3 연결 구조체(550)는 제3 트렌치(550t) 및 제4 트렌치(555t)의 측면 및 하면의 프로파일을 따라 연장될 수 있다.
제3 연결 구조체(550)는 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제3 연결 구조체(550)는 제1 연결 구조체(350) 및 제2 연결 구조체(450)와 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제3 연결 구조체(550) 상에, 제3 트렌치(550t)를 채우는 제2 필링 절연막(560)이 형성될 수 있다. 제2 필링 절연막(560)은 예를 들어, 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제2 필링 절연막(560)은 제1 필링 절연막(460)과 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제3 연결 구조체(550) 상에, 제4 트렌치(555t)를 채우는 제2 패드(555)가 형성될 수 있다. 제2 패드(555)는 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제2 패드(555)는 제1 패드(355)와 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제1 보호막(165)은 제3 연결 구조체(550)를 덮을 수 있다. 예를 들어, 제1 보호막(165)은 제3 연결 구조체(550)의 프로파일을 따라 연장될 수 있다. 몇몇 실시예에서, 제1 보호막(165)은 제2 패드(555)를 노출시킬 수 있다.
몇몇 실시예에서, 제1 기판(110) 내에 소자 분리 패턴(115)이 형성될 수 있다. 예를 들어, 제1 기판(110) 내에 소자 분리 트렌치(115t)가 형성될 수 있다. 소자 분리 패턴(115)은 소자 분리 트렌치(115t) 내에 형성될 수 있다.
도 26에서, 소자 분리 패턴(115)은 연결 영역(CR)의 제2 연결 구조체(450)의 주변 및 패드 영역(PR)의 제3 연결 구조체(550)의 주변에만 형성되는 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 소자 분리 패턴(115)은 차광 영역(OB)의 제1 연결 구조체(350)의 주변에도 형성될 수 있음은 물론이다.
소자 분리 패턴(115)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 소자 분리 패턴(115)은 표면 절연막(140)과 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제1 연결 구조체(350) 및 제2 연결 구조체(450) 상에 차광 컬러 필터(170C)가 형성될 수 있다. 예를 들어, 차광 컬러 필터(170C)는 차광 영역(OB) 및 연결 영역(CR) 내의 제1 보호막(165)의 일부를 덮도록 형성될 수 있다. 차광 컬러 필터(170C)는 예를 들어, 청색(blue) 컬러 필터를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 차광 컬러 필터(170C) 상에 제3 보호막(380)이 형성될 수 있다. 예를 들어, 제3 보호막(380)은 차광 영역(OB), 연결 영역(CR) 및 패드 영역(PR) 내의 제1 보호막(165)의 일부를 덮도록 형성될 수 있다. 몇몇 실시예에서, 제2 보호막(185)은 제3 보호막(380)의 표면을 따라 연장될 수 있다. 제3 보호막(380)은 예를 들어, 광투과성 수지를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제3 보호막(380)은 마이크로 렌즈(180)와 동일한 물질을 포함할 수 있다.
몇몇 실시예에서, 제2 보호막(185) 및 제3 보호막(380)은 제2 패드(555)를 노출시킬 수 있다. 예를 들어, 제2 보호막(185) 및 제3 보호막(380) 내에, 제2 패드(555)를 노출시키는 노출 개구(ER)가 형성될 수 있다. 이에 따라, 제2 패드(555)는 외부 장치 등과 접속되어, 몇몇 실시예에 따른 이미지 센서와 외부 장치 간의 전기적 신호를 송수신하도록 구성될 수 있다. 즉, 제2 패드(555)는 몇몇 실시예에 따른 이미지 센서의 입출력 패드일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 제1 기판 120: 픽셀 분리 패턴
120I1: 제1 영역 분리 패턴 120I2: 제2 영역 분리 패턴
130: 배선간 절연막 132: 제1 배선들
140: 표면 절연막 150: 도전 패턴
160: 저굴절률 패턴 165: 제1 보호막
170: 컬러 필터 180: 마이크로 렌즈
185: 제2 보호막
IR1~IR4: 분리 영역 PD1L~PD4L: 제1 광전 변환부
PD1R~PD4R: 제2 광전 변환부 UP1~UP4: 단위 픽셀

Claims (20)

  1. 광이 입사되는 제1 면 및 상기 제1 면과 반대되는 제2 면을 포함하는 기판;
    상기 기판 내에, 복수의 단위 픽셀들을 정의하는 픽셀 분리 패턴;
    각각의 상기 단위 픽셀 내에, 제1 방향을 따라 배열되는 제1 광전 변환 영역 및 제2 광전 변환 영역; 및
    상기 픽셀 분리 패턴으로부터 상기 제1 방향과 교차하는 제2 방향으로 돌출되며, 상기 제1 광전 변환 영역과 상기 제2 광전 변환 영역 사이의 분리 영역을 정의하는 영역 분리 패턴을 포함하되,
    상기 제1 면에서 상기 분리 영역의 상기 제2 방향으로의 제1 폭은, 상기 제2 면에서 상기 분리 영역의 상기 제2 방향으로의 제2 폭의 1.1배 이상인 이미지 센서.
  2. 제 1항에 있어서,
    상기 분리 영역의 상기 제2 방향으로의 폭은, 상기 기판의 상기 제2 면으로부터 상기 기판의 상기 제1 면을 향함에 따라 증가하는 이미지 센서.
  3. 제 1항에 있어서,
    상기 영역 분리 패턴의 상기 제1 방향으로의 폭은, 상기 픽셀 분리 패턴으로부터 멀어짐에 따라 감소하는 이미지 센서.
  4. 제 1항에 있어서,
    상기 영역 분리 패턴은 상기 제2 방향과 교차하는 제1 측면을 포함하고,
    상기 영역 분리 패턴의 상기 제1 측면은 상기 기판의 상기 제2 면과 예각인 제1 내각을 형성하는 이미지 센서.
  5. 제 4항에 있어서,
    상기 영역 분리 패턴은 상기 제1 방향과 교차하는 제2 측면을 더 포함하고,
    상기 영역 분리 패턴의 상기 제2 측면은 상기 기판의 상기 제2 면과 상기 제1 내각보다 큰 예각인 제2 내각을 형성하는 이미지 센서.
  6. 제 4항에 있어서,
    상기 픽셀 분리 패턴의 측면은 상기 기판의 상기 제2 면과 상기 제1 내각보다 큰 예각인 제2 내각을 형성하는 이미지 센서.
  7. 제 1항에 있어서,
    상기 픽셀 분리 패턴 및 상기 영역 분리 패턴은 각각,
    도전 물질을 포함하는 필링막과,
    상기 필링막의 측면을 따라 연장되어 상기 기판으로부터 상기 필링막을 분리하는 스페이서막을 포함하는 이미지 센서.
  8. 제 1항에 있어서,
    상기 픽셀 분리 패턴 및 상기 영역 분리 패턴은 각각, 상기 기판의 상기 제2 면으로부터 연장되는 하부 분리 패턴과, 상기 기판의 상기 제1 면으로부터 연장되는 상부 분리 패턴을 포함하고,
    상기 하부 분리 패턴의 폭은 상기 기판의 상기 제2 면으로부터 멀어짐에 따라 감소하고,
    상기 상부 분리 패턴의 폭은 상기 기판의 상기 제1 면으로부터 멀어짐에 따라 감소하는 이미지 센서.
  9. 제 8항에 있어서,
    상기 하부 분리 패턴은,
    도전 물질을 포함하는 필링막과,
    상기 필링막의 측면을 따라 연장되어 상기 기판으로부터 상기 필링막을 분리하는 스페이서막을 포함하는 이미지 센서.
  10. 제 1항에 있어서,
    상기 기판은 제1 도전형의 불순물을 포함하고,
    상기 제1 광전 변환 영역 및 상기 제2 광전 변환 영역은 각각, 상기 제1 도전형과 다른 제2 도전형의 불순물을 포함하는 이미지 센서.
  11. 제 10항에 있어서,
    상기 분리 영역은 상기 제1 도전형의 불순물을 포함하는 이미지 센서.
  12. 제 1항에 있어서,
    상기 제1 광전 변환 영역 및 상기 제2 광전 변환 영역은 각각, 상기 기판의 상기 제1 면보다 상기 기판의 상기 제2 면에 인접하는 이미지 센서.
  13. 제 1항에 있어서,
    상기 기판의 상기 제1 면 상의 마이크로 렌즈와,
    상기 기판의 상기 제2 면 상의 전자 소자와,
    상기 전자 소자를 덮는 배선간 절연막 및 상기 배선간 절연막 내의 복수의 배선들을 포함하는 배선 구조체를 더 포함하는 이미지 센서.
  14. 서로 반대되는 제1 면 및 제2 면을 포함하는 기판;
    상기 기판 내에, 복수의 단위 픽셀들을 정의하는 픽셀 분리 패턴;
    각각의 상기 단위 픽셀 내에, 제1 방향을 따라 배열되는 제1 광전 변환 영역 및 제2 광전 변환 영역;
    상기 픽셀 분리 패턴으로부터 상기 제1 방향과 교차하는 제2 방향으로 돌출되며, 상기 제1 광전 변환 영역과 상기 제2 광전 변환 영역 사이의 분리 영역을 정의하는 영역 분리 패턴;
    상기 기판의 상기 제1 면 상에, 복수의 상기 단위 픽셀들에 대응되도록 배치되는 복수의 마이크로 렌즈들;
    상기 기판의 상기 제2 면 상의 전자 소자; 및
    상기 전자 소자를 덮는 배선간 절연막 및 상기 배선간 절연막 내의 복수의 배선들을 포함하는 배선 구조체를 포함하되,
    상기 제1 면에서 상기 분리 영역의 상기 제2 방향으로의 제1 폭은, 상기 제2 면에서 상기 분리 영역의 상기 제2 방향으로의 제2 폭의 1.1배 이상인 이미지 센서.
  15. 제 14항에 있어서,
    상기 분리 영역의 상기 제2 방향으로의 폭은, 상기 기판의 상기 제2 면으로부터 상기 기판의 상기 제1 면을 향함에 따라 증가하는 이미지 센서.
  16. 제 14항에 있어서,
    상기 전자 소자는 상기 제1 광전 변환 영역과 전기적으로 접속되는 전송 트랜지스터를 포함하는 이미지 센서.
  17. 제 16항에 있어서,
    상기 전송 트랜지스터는 적어도 일부가 상기 기판 내에 매립되는 수직형 전송 게이트를 포함하는 이미지 센서.
  18. 제 14항에 있어서,
    상기 제1 폭은 280 nm 내지 320 nm이고,
    상기 제2 폭은 230 nm 내지 270 nm인 이미지 센서.
  19. 제 14항에 있어서,
    상기 기판의 상기 제1 면과 상기 기판의 상기 제2 면이 이격되는 거리는 5000 nm 내지 6000 nm인 이미지 센서.
  20. 광이 입사되는 제1 면 및 상기 제1 면과 반대되는 제2 면을 포함하는 기판;
    상기 기판 내의 단위 픽셀;
    상기 단위 픽셀을 둘러싸는 픽셀 분리 패턴;
    상기 단위 픽셀 내에, 제1 방향을 따라 배열되는 제1 광전 변환 영역 및 제2 광전 변환 영역; 및
    상기 픽셀 분리 패턴으로부터 상기 제1 방향과 교차하는 제2 방향으로 돌출되어, 상기 제1 광전 변환 영역과 상기 제2 광전 변환 영역 사이에 개재되는 제1 영역 분리 패턴; 및
    상기 제1 영역 분리 패턴으로부터 상기 제2 방향으로 이격되며, 상기 픽셀 분리 패턴으로부터 상기 제1 방향과 교차하는 제2 방향으로 돌출되어, 상기 제1 광전 변환 영역과 상기 제2 광전 변환 영역 사이에 개재되는 제2 영역 분리 패턴을 포함하되,
    상기 제1 면에서 상기 제1 영역 분리 패턴과 상기 제2 영역 분리 패턴이 이격되는 제1 폭은, 상기 제2 면에서 상기 제1 영역 분리 패턴과 상기 제2 영역 분리 패턴이 이격되는 제2 폭보다 큰 이미지 센서.
KR1020200133997A 2020-10-16 2020-10-16 이미지 센서 KR20220050385A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200133997A KR20220050385A (ko) 2020-10-16 2020-10-16 이미지 센서
US17/360,447 US20220123032A1 (en) 2020-10-16 2021-06-28 Image sensor
CN202111176548.8A CN114388544A (zh) 2020-10-16 2021-10-09 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200133997A KR20220050385A (ko) 2020-10-16 2020-10-16 이미지 센서

Publications (1)

Publication Number Publication Date
KR20220050385A true KR20220050385A (ko) 2022-04-25

Family

ID=81185194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200133997A KR20220050385A (ko) 2020-10-16 2020-10-16 이미지 센서

Country Status (3)

Country Link
US (1) US20220123032A1 (ko)
KR (1) KR20220050385A (ko)
CN (1) CN114388544A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200108133A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서 및 이미징 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577844B1 (ko) * 2016-08-09 2023-09-15 삼성전자주식회사 이미지 센서
JP7210288B2 (ja) * 2017-01-30 2023-01-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子機器
JP7316764B2 (ja) * 2017-05-29 2023-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
KR20210007684A (ko) * 2019-07-12 2021-01-20 에스케이하이닉스 주식회사 이미지 센서
CN110911433B (zh) * 2019-12-03 2022-08-26 豪威科技(上海)有限公司 图像传感器及电子设备

Also Published As

Publication number Publication date
US20220123032A1 (en) 2022-04-21
CN114388544A (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
US20210327930A1 (en) Image sensor and method for fabricating the same
KR20220050385A (ko) 이미지 센서
US20220013552A1 (en) Image sensor
KR20220063996A (ko) 이미지 센서 및 그 제조 방법
US20230057857A1 (en) Image sensor including a light blocking film
US11929381B2 (en) Image sensor and a method of fabricating the same
US11810937B2 (en) Image sensor and method for fabricating the same
US20220375983A1 (en) Image sensor
US20220216257A1 (en) Image sensor
US20220190017A1 (en) Image sensor with varying grid width
US20220238569A1 (en) Image sensor
US20220352216A1 (en) Image sensor
US20230275041A1 (en) Image sensor
US11791362B2 (en) Image sensor and method of fabricating the same
US20220344384A1 (en) Image sensor
US20220139993A1 (en) Image sensor and image processing device including the same
KR20230150556A (ko) 이미지 센서 및 그의 제조 방법
KR20230160705A (ko) 이미지 센서
KR20240014781A (ko) 이미지 센서
KR20230094490A (ko) 이미지 센서 및 그의 제조 방법
KR20240054578A (ko) 복수개의 곡률을 가지는 마이크로 렌즈를 포함하는 이미지 센서 및 이의 제조 방법
KR20230131055A (ko) 이미지 센서
KR20220045643A (ko) 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination