TWI818256B - 影像感測器的透明折射結構及其形成方法 - Google Patents

影像感測器的透明折射結構及其形成方法 Download PDF

Info

Publication number
TWI818256B
TWI818256B TW110116594A TW110116594A TWI818256B TW I818256 B TWI818256 B TW I818256B TW 110116594 A TW110116594 A TW 110116594A TW 110116594 A TW110116594 A TW 110116594A TW I818256 B TWI818256 B TW I818256B
Authority
TW
Taiwan
Prior art keywords
pixel
conductivity type
sub
semiconductor substrate
image
Prior art date
Application number
TW110116594A
Other languages
English (en)
Other versions
TW202145550A (zh
Inventor
林銘祥
陳昀澔
吳國裕
盧澤華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/232,175 external-priority patent/US11749700B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202145550A publication Critical patent/TW202145550A/zh
Application granted granted Critical
Publication of TWI818256B publication Critical patent/TWI818256B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)

Abstract

本發明實施例係關於一種影像感測器的透明折射結構及其形成方法。可在一半導體基板中形成用於一子像素之複數個光伏打接面。在薄化該半導體基板之背側之後，可在該薄化之半導體基板之該背側表面上形成至少一透明折射結構。各透明折射結構具有隨著距穿過用於該子像素之第二導電性類型柱結構之一幾何中心之一垂直軸的一橫向距離而減小之一可變厚度。可在該至少一透明折射結構上方形成包含一光學透鏡之一子像素光學器件總成。各透明折射結構可減小向下傳播至光電偵測器中之光之傾斜角，且增加光之全內反射並提高該等光電偵測器之效率。

Description

影像感測器的透明折射結構及其形成方法
本發明實施例係有關影像感測器的透明折射結構及其形成方法。
半導體影像感測器係用於感測電磁輻射，諸如可見範圍光、紅外輻射及/或紫外光。互補式金屬氧化物半導體(CMOS)影像感測器(CIS)及電荷耦合裝置(CCD)感測器係用於各種應用(諸如數位相機或如行動裝置中之嵌入式相機)中。此等裝置利用一影像像素陣列(其可包含光電二極體及電晶體)以使用電子-電洞對之光生成來偵測輻射。
本發明的一實施例係關於一種包括定位於一半導體基板上之一影像像素陣列之影像感測器，其中：該影像像素陣列內之各影像像素包括至少一子像素；各子像素包括複數個光伏打接面、一感測電路、經組態以將入射光引導至該複數個光伏打接面上且包括一光學透鏡之一子像素光學器件總成，及至少一透明折射結構；該複數個光伏打接面之各者包括一各自第一導電性類型釘紮層及一各自第二導電性類型柱結構；且該至少一透明折射結構在楔形介面處接觸該等第二導電性類型柱結構。
本發明的一實施例係關於一種包括定位於一半導體基板上之一影像像素陣列之影像感測器，其中：該影像像素陣列內之各影像像素包括至少一子像素；各子像素包括定位於該半導體基板之一前表面與一背側表面之間的複數個光伏打接面、一感測電路、上覆該背側表面且經組態以將入射光引導至該複數個光伏打接面上且包括一光學透鏡之一子像素光學器件總成，及定位於該光學透鏡與該背側表面之間且具有隨著距穿過該光學透鏡之一焦點之一垂直軸之一橫向距離而減小的一可變厚度之一透明折射結構；且該複數個光伏打接面之各者包括一各自第一導電性類型釘紮層及一各自第二導電性類型柱結構。
本發明的一實施例係關於一種形成一影像感測器之方法，其包括：藉由摻雜一半導體基板之部分而在該半導體基板中形成用於一子像素之複數個光伏打接面，其中該複數個光伏打接面之各者包括一各自第一導電性類型釘紮層及一各自第二導電性類型柱結構；在該半導體基板之一前表面上形成一感測電路；藉由薄化該半導體基板之一背側而實體地暴露該等第二導電性類型柱結構，其中一薄化之半導體基板之一背側表面經實體地暴露；在該薄化之半導體基板之該背側表面上形成至少一透明折射結構，其中該至少一透明折射結構之各者具有隨著距穿過該等第二導電性類型柱結構之一幾何中心之一垂直軸的一橫向距離而減小之一可變厚度；及在該至少一透明折射結構上方形成包括一光學透鏡之一子像素光學器件總成，其中該子像素光學器件總成經組態以將入射光引導至該複數個光伏打接面上。
以下揭露內容提供用於實施所提供標的物之不同特徵之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。例如，在下列描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成為直接接觸之實施例，且亦可包含其中可在該第一構件與該第二構件之間形成額外構件，使得該第一構件與該第二構件可不直接接觸之實施例。另外，本揭露可在各項實例中重複元件符號及/或字母。此重複係出於簡潔及清楚目的，且其本身並不指示所論述之各項實施例及/或組態之間的一關係。
此外，為便於描述，可在本文中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中所繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。裝置可以其他方式定向(旋轉90度或按其他定向)且本文中使用之空間相對描述詞同樣可相應地解釋。
半導體影像感測器係用於感測光。互補式金屬氧化物半導體(CMOS)影像感測器(CIS)及電荷耦合裝置(CCD)感測器係廣泛用於各種應用(諸如數位靜態相機或行動電話相機應用)中。此等影像感測器裝置利用一基板中之包含光電二極體及電晶體之一像素陣列，該像素陣列可吸收朝向該基板投射之輻射且將經感測輻射轉換成電信號。一背側照明(BSI)影像感測器裝置係一種類型之影像感測器裝置。在電晶體裝置尺寸隨著各技術形成而縮小時，現有BSI影像感測器裝置可開始遭受與串擾及輝散有關之問題。此等問題可由BSI影像感測器之相鄰像素之間的不充分隔離所引起，尤其是對於具有全相偵測自動對焦(PDAF)功能之像素陣列架構。因此，雖然製造BSI影像感測器裝置之現有方法對於其等之預期目標通常已係足夠的，但其等尚未在每個方面皆完全令人滿意。
本文中所揭露之各項實施例係關於半導體裝置，且明確言之係關於包含在一光學透鏡下方之透明折射結構之一影像感測器。各項實施例影像感測器可經組態以使光朝向一垂直方向折射以便增加在光電二極體層與一深溝槽隔離結構之間的一介面處之全反射之概率。各項實施例包含其製造方法。通常，一子像素內保持之光子之百分比愈高，逸出至相鄰影像像素並引起影像解析度之降級之光子之百分比愈低。根據一項實施例，可藉由增加照射至各子像素中之光子之全反射之概率來增強一影像感測器之影像解析度。根據一項實施例，除了一光學透鏡之外，亦可使用一透明折射結構以沿著一垂直方向對準入射光子之方向，從而增加光電二極體層與深溝槽隔離結構之間的垂直介面處之光子之入射角且增加光電二極體層與深溝槽隔離結構之間的垂直介面處之全反射之概率。因此，照射至一子像素中之光子在藉由該子像素內之一光電二極體層偵測之前具有停留在子像素內之一更高概率。因此可提供具有一更高影像解析度之一影像感測器。
參考圖1A及圖1B，在一各自平面視圖中繪示一影像感測器之影像像素900之一陣列1000之一第一組態及一影像感測器之影像像素900之一陣列1000之一第二組態。該影像感測器可為一背側照明(BSI)影像感測器裝置。然而，應瞭解，本揭露之實施例可用於一前側照明(FSI)影像感測器中。
各影像像素900表示用於自影像感測器產生一影像之目的之一最小單位區域。包含影像像素900之陣列1000之區在本文中被稱為一影像像素陣列區。該影像像素陣列區中之影像像素900可配置成列及行。例如，影像像素陣列區可包含M列及N行，其中M及N係在自1至216 (諸如自28 至21 4 )之一範圍內之整數。影像像素900之列可用在1至M之範圍內之整數連續地編號，且影像像素900之行可用在1至N之範圍內之整數連續地編號。一影像像素Pij 係指在第i列中及在第j行中之一影像像素900。
各影像像素900包含經組態以偵測一給定波長範圍之輻射之至少一光電偵測器。各影像像素900可包含複數個光電偵測器，該複數個光電偵測器經組態以偵測可不同於複數個光電偵測器之各者之一各自波長範圍之輻射。在一項實施例中，各影像像素900可包含複數個子像素，該複數個子像素之各者包含經組態以偵測照射至一光電偵測器中之輻射之該光電偵測器及一電子電路之一各自組合。例如，一影像像素900可包含經組態以偵測在一紅色波長範圍(諸如自635 nm至700 nm之一範圍)中之輻射之一子像素、經組態以偵測在一綠色波長範圍(諸如自520 nm至560 nm之一範圍)中之輻射之一子像素及經組態以偵測在一藍色波長範圍(諸如自450 nm至490 nm之一範圍)中之輻射之一子像素。此等子像素分別被稱為一紅色子像素、綠色子像素及一藍色子像素。
通常，一影像像素900產生關於用於一單位偵測區域之照射輻射之資訊。一子像素產生關於如在該單位偵測區域之一區內偵測之在一特定波長範圍內之照射輻射之強度的資訊。一單色影像像素900可包含僅一單一子像素。經組態以偵測照射輻射之光譜分佈之一影像像素900包含具有至少兩個不同偵測波長範圍之多個子像素。一影像像素陣列區中之光電偵測器可包含光電二極體、互補式金屬氧化物半導體(CMOS)影像感測器、電荷耦合裝置(CCD)感測器、主動感測器、被動感測器、其他可應用感測器或其等之一組合。
一影像感測器之影像像素900之各陣列1000內之影像像素900之一主要子組包括影像像素，該等影像像素係用於產生一二維影像之影像像素。該影像感測器之影像像素900之各陣列1000內之影像像素900之另一子組可包括黑階校正(BLC)影像像素，該等BLC影像像素係用於判定黑階校正信號之影像像素。通常，一BLC影像像素內之各子像素量測在無照射光之情況下在一各自光電二極體區內累積之電荷。在一項實施例中，BLC影像像素可圍繞影像感測器之影像像素900之陣列100之圖框配置。在一闡釋性實例中，BLC影像像素可包含第一列影像像素(諸如影像像素P1j ，其中索引j自1改變至N)、最後列影像像素(諸如第M列影像像素PMj ，其中索引j自1改變至N)、第一行影像像素(諸如影像像素Pi1 ，其中索引i自1改變至M)及最後行影像像素(諸如影像像素PiN ，其中索引i自1改變至M)。
圖2A係根據本揭露之一實施例之在一例示性結構中之一子像素之區域內之前側感測器組件的一平面視圖。圖2B係沿著圖2A之鉸接垂直平面B – B’ – B” – B’” – B””之該例示性結構之一垂直剖面圖。一起參考圖2A及圖2B，繪示一例示性結構中之一光電偵測器電路，該光電偵測器電路包含在一子像素之區域內之一組前側感測器組件600。前側感測器組件600係指可形成於一半導體基板500之前表面609上或可形成於基板半導體層601內之影像感測器之所有組件。光電偵測器電路包含一光電偵測器(包括一傳送電晶體630)及一感測電路(640、650、660)，該感測電路包含一重設電晶體640、一源極隨耦器電晶體650及一選擇電晶體660。
各子像素包含一各自光電偵測器電路，該各自光電偵測器電路包含可定位於一子像素之區域內之前側感測器組件600之一子組。至少一子像素800之一組可用於一影像像素900。各子像素包括可沿著至少一水平方向重複以提供用於一單一影像像素(其可包含一單一子像素、兩個子像素、或三個或三個以上子像素)之前側感測器組件600之一單位晶胞(「UC」)。在一項實施例中，單位晶胞UC之多個例項可沿著至少一水平方向重複。例如，單位晶胞UC可作為沿著一第一水平方向hd1以一第一週期性及沿著一第二水平方向hd2以一第二週期性複製之單位晶胞UC之一二維陣列重複。如上文參考圖1A及圖1B所論述，該二維陣列可為一矩形陣列或一六邊形陣列。因而，第二水平方向hd2可垂直於或可不垂直於第一水平方向hd1。
返回參考圖2A及圖2B，半導體基板500包含一基板半導體層601。各子像素可形成於基板半導體層601上或中，該基板半導體層601具有一前表面609及一背表面。基板半導體層601包含一半導體材料，諸如矽、鍺、矽鍺合金、化合物半導體材料，或具有不超過待偵測之光子之能量之一帶隙之另一半導體材料。可基於待藉由子像素偵測之光子之能量範圍來選擇基板半導體層601內之材料。在一項實施例中，基板半導體層601可包含單晶矽。一商業上可購得之單晶半導體基板可用於半導體基板500。如在此處理步驟提供之半導體基板500具有一足夠高厚度以能夠耐受標準互補式金屬氧化物半導體(CMOS)處理步驟。例如，半導體基板500之厚度可在自200微米至1 mm之一範圍內，但亦可使用更小及更大厚度。
基板半導體層601之一頂部分可經適當摻雜以具有可為p型或n型之一第一導電性類型。例如，可執行一磊晶半導體沉積程序以在基板半導體層之一上部分處形成一單晶磊晶半導體材料層，使得第一導電性類型之摻雜物之原子濃度係在自1.0 x 1013 /cm3 至1.0 x 1016 /cm3 之一範圍內，但亦可使用更小及更大原子濃度。單晶磊晶半導體材料層之厚度可在自1微米至10微米之一範圍內。
可在其中隨後可形成淺溝槽隔離結構620之區周圍藉由離子植入形成第一導電性類型井。第一導電性類型井中之第一導電性類型之摻雜物之原子濃度可在自1.0 x 1015 /cm3 至1.0 x 1018 /cm3 之一範圍內，但亦可使用更小及更大原子濃度。淺溝槽隔離結構620可經形成以提供至及自子像素內之各種組件的電隔離。
可使用至少一經遮罩離子植入程序通過半導體基板500之前表面609植入一第二導電性類型之摻雜物。該第二導電性類型係與第一導電性類型相反。例如，若第一導電性類型係p型，則第二導電性類型係n型，且反之亦然。藉由至少一經遮罩離子植入程序形成具有第二導電性類型之一摻雜之各種經摻雜區。可在各單位晶胞UC中之半導體基板500之前表面609下方形成一源極第二導電性類型光電二極體層602，使得在一平面視圖中，源極第二導電性類型光電二極體層602之一周邊與傳送閘極電極605之一邊緣重疊。源極第二導電性類型光電二極體層602之橫向範圍可限於隨後將形成之一傳送閘極電極之一側。因此，源極第二導電性類型光電二極體層602之邊緣可藉由其中隨後可形成一傳送閘極電極及一浮動擴散區之一區與淺溝槽隔離結構620橫向間隔。
可藉由用高於形成源極第二導電性類型光電二極體層602之植入程序期間之一植入能量植入第二導電性類型之摻雜物而在源極第二導電性類型光電二極體層602下方在第一導電性類型井之底部分之深度處形成一第二導電性類型柱結構606。第二導電性類型柱結構606可鄰接第一導電性類型井。在一項實施例中，各第二導電性類型柱結構606可具有鄰接第一導電性類型井之一周邊。一第二導電性類型柱結構606及一源極第二導電性類型光電二極體層602之各組合被統稱為一第二導電性類型光電二極體層(602、606)。
在一項實施例中，第二導電性類型柱結構606之頂表面之深度可在自400 nm至1,500 nm之一範圍內，但亦可使用更小及更大深度。在一項實施例中，第二導電性類型柱結構606之底表面之深度可在自800 nm至2,500 nm之一範圍內，但亦可使用更小及更大深度。
基板半導體層601之上覆第二導電性類型柱結構606之未植入部分可具有第一導電性類型之一摻雜，且隨後可用作一傳送電晶體之一本體區。因而，基板半導體層601之上覆第二導電性類型柱結構606之未植入部分在本文中被稱為一傳送電晶體本體區611。在一項實施例中，第二導電性類型柱結構606可具有與隨後將形成之一傳送電晶體630相同之橫向範圍，且可與淺溝槽隔離結構620之環繞源極第二導電性類型光電二極體層602及傳送電晶體本體區611之組合之部分重合。
可藉由沉積及圖案化包含一閘極介電層及一閘極電極層之一層堆疊而在半導體基板500之前表面609上方形成閘極堆疊結構(614、605、615)。該層堆疊之各經圖案化部分構成可為一傳送閘極堆疊結構(614T、605)及一控制閘極堆疊結構(614、615)之一閘極堆疊結構(614、605、615)。各傳送閘極堆疊結構(614T、605)包含在本文中被稱為一傳送閘極介電質614T之一閘極介電質，及在本文中被稱為一傳送閘極電極605之一閘極電極。各傳送閘極堆疊結構(614T、605)定位於源極第二導電性類型光電二極體層602與浮動擴散區608之間。各控制閘極堆疊結構(614、615)包含一閘極介電質614及一閘極電極615。
控制閘極堆疊結構(614、615)之各者包含一感測電路中之其他電晶體之一閘極介電質614及一閘極電極615之一各自層堆疊，該感測電路可包含一重設電晶體640、一源極隨耦器電晶體650、一選擇電晶體660及可用於放大由子像素之光電偵測器產生之信號之其他合適電晶體。
可形成具有第二導電性類型之一摻雜之各種主動區(608、612)。各種主動區(608、612)可包含用作傳送電晶體630之汲極區之一浮動擴散區608。可藉由傳送閘極電極605控制源極第二導電性類型光電二極體層602與浮動擴散區608之間的電流流動。
源極第二導電性類型光電二極體層602可在感測期間(即，在子像素(例如)出於拍攝一圖框或一照片之目的而主動地偵測照射於其上之光子時)累積電荷(諸如在其中第二導電性類型係n型之實施例中之電子)且可用作傳送電晶體630之源極區。主動區612包含感測電路中之各種電晶體(640、650、660)之源極區及汲極區。浮動擴散區608可藉由傳送電晶體本體區611與第二導電性類型柱結構606垂直地間隔。
可使用經遮罩離子植入程序藉由離子植入第二導電性類型之摻雜物來形成各單位晶胞UC之浮動擴散區608及主動區612。一各自經圖案化光阻劑層及閘極堆疊結構(614、605、615)之組合可在離子植入程序期間用作離子植入阻擋結構(即，遮罩結構)。浮動擴散區608之底表面之深度可在自100 nm至400 nm (諸如自150 nm至250 nm)之一範圍內，但亦可使用更小及更大深度。主動區612之底表面之深度可在自100 nm至600 nm (諸如自150 nm至400 nm)之一範圍內，但亦可使用更小及更大深度。
可藉由離子植入第一導電性類型之摻雜物而在源極第二導電性類型光電二極體層602之頂部上直接形成一第一導電性類型釘紮層603。第一導電性類型釘紮層603抑制源極第二導電性類型光電二極體層602與第一導電性類型釘紮層603之間的介面之耗盡，且電穩定化源極第二導電性類型光電二極體層602。在本揭露之各種例示性結構之所有自上而下俯視圖中省略第一導電性類型釘紮層603以便清楚地繪示在第一導電性類型釘紮層603下方之源極第二導電性類型光電二極體層602之橫向範圍。第一導電性類型釘紮層603與源極第二導電性類型光電二極體層602之間的p-n接面之深度可在自5 nm至100 nm之一範圍內，但亦可使用更小及更大深度。除了源極第二導電性類型光電二極體層602與基板半導體層601之間的p-n接面之外，第一導電性類型釘紮層603與源極第二導電性類型光電二極體層602形成一額外p-n接面。
可在半導體基板500之前表面609上方形成互連層級介電層670，且可在各子像素內形成連接電晶體(630、640、650、660)之各種節點之金屬互連結構680。互連層級介電層670可包含一各自介電材料，諸如無摻雜之矽酸鹽玻璃、一經摻雜之矽酸鹽玻璃、有機矽酸鹽玻璃、一多孔介電材料或其等之組合。在互連層級介電層670中可視需要使用包含各種介電材料(諸如氮化矽、氮氧化矽、碳氧化矽及/或介電金屬氧化物)之介電襯層。金屬互連結構680可包含各種金屬通路結構682 (680)及各種金屬線結構684 (680)。例如，浮動擴散區608之各者可藉由金屬互連結構680之一子組連接至一各自源極隨耦器電晶體650之閘極電極615。一光電偵測器可包括一傳送電晶體630，且可連接至包含額外電晶體(640、650、660)之一感測電路。
感測電路(640、650、660)包含一重設電晶體640、一源極隨耦器電晶體650及一選擇電晶體660之一組。通常，各子像素之感測電路(640、650、660)可提供於單位晶胞UC之區域內。在一項實施例中，可每子像素800提供一個感測電路(640、650、660)。在一項實施例中，感測電路之電晶體(640、650、660)之各互連組可並排配置於一各自條帶之一區域內，該各自條帶靠近單位晶胞UC之一邊緣定位且沿著單位晶胞UC之一側之整個長度或沿著單位晶胞UC之該側之長度之至少30%延伸。在另一實施例中，感測電路之電晶體(640、650、660)之各互連組可在靠近單位晶胞UC之一邊角定位之一區塊之一區域內圍繞傳送電晶體630之浮動擴散區608配置。
根據本揭露之一實施例，可藉由摻雜一半導體基板500之部分而在半導體基板500中形成用於一子像素800之複數個光伏打接面。該複數個光伏打接面之各者包括一各自第一導電性類型釘紮層603及一各自第二導電性類型柱結構606，且可包含一各自源極第二導電性類型光電二極體層602。可在用於各子像素800之半導體基板500之一前表面上形成一感測電路(640、650、660)。
圖3A至圖3D繪示在第二導電性類型柱結構606之層級下之一影像像素900之各種組態。
參考圖3A，繪示一影像像素900之一第一組態。各影像像素900可包含一或多個子像素800。在一項實施例中，各影像像素900可包含一第一子像素801、一第二子像素802、一第三子像素803及一第四子像素804。在一非限制闡釋性實例中，第一子像素801可為經組態以偵測在自635 nm至700 nm之波長範圍內之光之一紅色影像像素，第二子像素802及第三子像素可為經組態以偵測在自520 nm至560 nm之波長範圍內之光之綠色影像像素，且第四子像素804可為經組態以偵測在自450 nm至490 nm之波長範圍內之光之一藍色影像像素。
根據本揭露之一實施例，各子像素800可包含複數個第二導電性類型柱結構606。複數個第二導電性類型柱結構606可圍繞穿過各子像素800內之複數個第二導電性類型柱結構606之幾何中心之一垂直軸VA配置。根據本揭露之一實施例，各垂直軸VA可定位於第二導電性類型柱結構606之間，且可能不與第二導電性類型柱結構606相交。第二導電性類型柱結構606可具有垂直側壁。在一項實施例中，可每子像素800提供四個第二導電性類型柱結構606，且第二導電性類型柱結構606之各者可具有藉由切割一各自矩形形狀之一邊角而導出之一五邊形水平剖面形狀。對應於一矩形之經切割邊角之側可面向且可靠近穿過子像素800之第二導電性類型柱結構606之幾何中心之垂直軸VA。子像素800之第二導電性類型柱結構606之幾何中心係子像素800之第二導電性類型柱結構606之重心之位置，且可定位於子像素800之第二導電性類型柱結構606之體積之間。
參考圖3B，繪示一影像像素900之一第二組態。可藉由將各子像素800之相鄰對之第二導電性類型柱結構606合併成一單一第二導電性類型柱結構606而自圖3A之影像像素900之第一組態導出影像像素900之該第二組態。在此實施例中，各子像素800可包含兩個第二導電性類型柱結構606。子像素800之第二導電性類型柱結構606之幾何中心係子像素800之第二導電性類型柱結構606之重心之位置，且可定位於子像素800之第二導電性類型柱結構606之體積之間。
參考圖3C，繪示一影像像素900之一第三組態。可藉由改變一矩形水平形狀之一邊角處之一切口之形狀而自圖3A之影像像素900之第一組態導出影像像素900之該第三組態。例如，各切口之形狀可具有兩側，且具有一大體上矩形水平剖面形狀之一區可圍繞穿過各子像素800之第二導電性類型柱結構606之幾何中心之垂直軸VA形成。
參考圖3D，繪示一影像像素900之一第四組態。可藉由不切割圍繞穿過各子像素800之第二導電性類型柱結構606之幾何中心之垂直軸VA之各子像素800之第二導電性類型柱結構606之邊角部分而自影像像素之第一組態導出影像像素900之該第四組態。在此實施例中，各第二導電性類型柱結構606可具有一各自矩形水平形狀。
通常，可在各子像素800內提供複數個第二導電性類型柱結構606，且可在穿過複數個第二導電性類型柱結構606之幾何中心之一垂直軸VA處及周圍提供並非為複數個第二導電性類型柱結構606之一部分之一區。各子像素800之藉由複數個第二導電性類型柱結構606橫向圍繞之體積可由基板半導體層601佔據。隨後將形成之一光學透鏡之焦點可在用於各子像素800之垂直軸VA內之一點處。雖然本揭露中繪示影像像素900之四個組態，但應理解，各子像素800內之複數個第二導電性類型柱結構606可具有各種幾何形狀。各第二導電性類型柱結構606可由一組各自垂直側壁橫向限制，且基板半導體層601之藉由複數個第二導電性類型柱結構606橫向圍繞之一部分可圍繞穿過子像素800之複數個第二導電性類型柱結構606之幾何中心之垂直軸VA定位。
圖4係根據本揭露之一實施例之在形成於互連層級介電層內之金屬互連結構之形成及一載體基板之附接之後之例示性結構的一垂直剖面圖。參考圖4，可在半導體基板500之前側上形成額外互連層級介電層670及額外金屬互連結構680。半導體基板500、互連層級介電層670及形成於其中之結構之總成之前側可接合至一載體基板690。載體基板690可暫時地附接至半導體基板500及互連層級介電層670之總成以提供半導體基板500之後續薄化，及提供一薄化之半導體基板510及互連層級介電層670之總成之後續處置。載體基板690可包含一半導體材料、一絕緣材料或一金屬材料，且可具有在自300微米至1 mm之一範圍內之一厚度，但亦可使用更小及更大厚度。
任何合適接合方法可用於將載體基板690接合至互連層級介電層670之前側。可用於將載體基板690接合至互連層級介電層670之例示性接合方法包含(但不限於)氧化物至氧化物接合、氧化物至半導體接合、熔融接合、混合接合、陽極接合、直接接合、其他合適接合程序及/或其等之組合。視需要，包含一中間接合材料(例如，氧化矽、氮化矽或一半導體材料)之一接合緩衝層689可用於提供互連層級介電層670與載體基板690之間的接合。
圖5係根據本揭露之一實施例之在薄化一半導體基板之後之例示性結構之一垂直剖面圖。參考圖5，可(例如)藉由研磨、拋光、一等向性蝕刻程序及/或一非等向性蝕刻程序來薄化半導體基板500之背側。載體基板690可在薄化程序期間對半導體基板500提供機械支撐。藉由薄化半導體基板500之背側而實體地暴露第二導電性類型柱結構606之底表面。
在一項實施例中，可將半導體基板500薄化至在自1微米至12微米(諸如自1.5微米至8微米)之一範圍內之一厚度。如在薄化程序之後薄化之半導體基板500在本文中被稱為一薄化之半導體基板510，或被稱為一半導體基板510。通常，一薄化之半導體基板510之背側表面709可經實體地暴露。可藉由隨後將形成於薄化之半導體基板510之背側上之深溝槽之最大深度來判定薄化之半導體基板510之厚度。在一項實施例中，可選擇薄化之半導體基板510之厚度，使得隨後將形成於半導體基板510之背側上之深溝槽到達淺溝槽隔離結構620之近端表面。可拋光薄化之半導體基板510之背側表面709以提供平行於薄化之半導體基板510之前表面609之一平坦水平表面。隨後可倒置例示性結構以供進一步處理。
圖6A係根據本揭露之一實施例之在形成深溝槽之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。圖6B係圖6A之該影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖6A之包含垂直軸A、A’及A”之垂直剖面圖之平面。參考圖6A及圖6B且根據本揭露之一第一實施例，可在薄化之半導體基板510之背側表面709上方施覆一光阻劑層(未展示)，且可微影地圖案化該光阻劑層以形成橫向圍繞第二導電性類型柱結構606之區域之開口。在一項實施例中，光阻劑層中之該等開口之圖案可為第二導電性類型柱結構606之圖案之補充。
可藉由執行將光阻劑層中之開口之圖案轉印至半導體基板510中之一非等向性蝕刻程序來蝕刻半導體基板510之未遮罩部分。可藉由自圍繞第二導電性類型柱結構606之區域中之背側蝕刻薄化之半導體基板510之部分來形成互連之深溝槽79。第二導電性類型柱結構606之垂直側壁經實體地暴露至深溝槽79。深溝槽79之深度可在自1微米至10微米(諸如自1.5微米至8微米)之一範圍內。深溝槽可形成於半導體基板510中。隨後可(例如)藉由灰化來移除光阻劑層。
圖7係根據本揭露之一第一實施例之在形成一深溝槽隔離結構之後之一影像像素之一區的一垂直剖面圖。參考圖7，可在深溝槽79中及在薄化之半導體基板510之背側表面709上方沉積至少一光學透明介電材料(諸如氧化矽或聚合物材料)以形成一深溝槽隔離結構76。深溝槽隔離結構76可橫向圍繞一子像素800內之各第二導電性類型柱結構606。在一項實施例中，深溝槽隔離結構76可接觸淺溝槽隔離結構620之底表面。深溝槽隔離結構76及淺溝槽隔離結構620之組合可提供各相鄰對之光伏打接面之間、相鄰對之子像素800之間及相鄰對之影像像素900之間的電隔離。
圖8A係根據本揭露之第一實施例之在形成倒角區之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。圖8B係圖8A之該影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖8A之包含垂直軸A、A’及A”之垂直剖面圖之平面。參考圖8A及圖8B，可在深溝槽隔離結構76上方施覆一光阻劑層73，且可微影地圖案化光阻劑層73以形成在穿過各子像素800之第二導電性類型柱結構606之幾何中心之垂直軸VA居中之離散開口。在一項實施例中，上覆一各自子像素800之光阻劑層73中之各離散開口之形狀可複製藉由子像素800之第二導電性類型柱結構606橫向圍繞之基板半導體層601之一下伏區之外邊界之形狀。例如，若藉由子像素800之第二導電性類型柱結構606橫向圍繞之基板半導體層601之該下伏區具有一斜方形之一形狀(即，一菱形形狀)，則光阻劑層73中之各離散開口之形狀可具有相同尺寸、更大尺寸或更小尺寸之一斜方形之一形狀。
可執行一蝕刻程序以蝕刻深溝槽隔離結構76及第二導電性類型柱結構606之下伏部分。該蝕刻程序使用一等向性蝕刻程序(諸如一濕式蝕刻程序)，且可視需要使用一非等向性蝕刻程序。該等向性蝕刻程序可包含至少一乾式蝕刻程序(諸如一化學乾式蝕刻程序)及/或至少一濕式蝕刻程序。例如，在其中深溝槽隔離結構76包含氧化矽之實施例中，等向性蝕刻程序可包含使用稀氫氟酸之一第一濕式蝕刻步驟及使用熱三甲基-2羥基乙基氫氧化銨(「熱TMY」)、四甲基氫氧化銨(TMAH)或氫氧化鉀之一第二濕式蝕刻步驟。該第一濕式蝕刻步驟可使深溝槽隔離結構76之近端部分垂直及橫向地凹陷，且該第二濕式蝕刻步驟可使圍繞光阻劑層73中之各開口之第二導電性類型柱結構606之半導體材料垂直及橫向地凹陷。一凹陷空腔經形成於藉由移除深溝槽隔離結構76及第二導電性類型柱結構606之近端部分而形成之各體積內。該等凹陷空腔可形成於上覆穿過一各自子像素800之第二導電性類型柱結構606之幾何中心之垂直軸VA之區中。可(例如)藉由灰化來移除光阻劑層73。
圖9A係根據本揭露之第一實施例之在形成一透明介電材料層之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。圖9B係圖9A之該影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖9A之包含垂直軸A、A’及A”之垂直剖面圖之平面。參考圖9A及圖9B，可在凹陷空腔中及在深溝槽隔離結構76之水平頂表面上方沉積一透明介電材料層78L。透明介電材料層78L包含一光學透明材料。在一項實施例中，透明介電材料層78L可包含具有高於深溝槽隔離結構76之材料之折射率之一折射率的一介電材料。在一項實施例中，透明介電材料層78L可包含氧化矽、氮化矽或介電金屬氧化物。可選擇透明介電材料層78L之厚度，使得填充各凹陷空腔之整個體積。
圖10A係根據本揭露之第一實施例之在形成透明折射結構之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。圖10B係圖10A之該影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖10A之包含垂直軸A、A’及A”之垂直剖面圖之平面。參考圖10A及圖10B，可執行一平坦化程序(諸如一化學機械拋光(CMP)程序)以自包含深溝槽隔離結構76之頂表面之水平平面上方移除透明介電材料層78L之部分。透明介電材料層78L之各剩餘部分包括一透明折射結構78。各透明折射結構78可形成於薄化之半導體基板510之背側表面709上。在一項實施例中，各透明折射結構78可具有隨著距穿過一各自子像素800之第二導電性類型柱結構606之一幾何中心之一垂直軸VA的一橫向距離而減小之一可變厚度。通常，各透明折射結構78之水平剖面形狀可相同於或可類似於藉由一子像素800內之一組第二導電性類型柱結構606橫向圍繞之基板半導體層601之一下伏部分之邊界的形狀。例如，若藉由一子像素800內之一組第二導電性類型柱結構606橫向圍繞之基板半導體層601之一下伏部分之邊界具有一斜方形之一形狀，則一上覆透明折射結構78可具有一斜方形之一水平剖面形狀。
圖11A及圖11B係在對應於圖10A及圖10B之處理步驟之一處理步驟之呈替代組態之一影像像素的自上而下俯視圖。參考圖11A，繪示對應於圖10A及圖10B之處理步驟之一處理步驟的呈一替代組態之一影像像素900。在此替代組態中，透明折射結構78可具有擁有平行於下伏第二導電性類型柱結構606之側壁之側之一矩形的一各自水平剖面形狀。
參考圖11B，繪示在對應於圖10A及圖10B之處理步驟之一處理步驟的呈另一替代組態之一影像像素900。在此替代組態中，透明折射結構78可具有一圓形或一橢圓形之一各自水平剖面形狀。
通常，可藉由改變在圖8A及圖8B之處理步驟之光阻劑層73中之開口的形狀來修改透明折射結構78之水平剖面形狀。各透明折射結構78可具有圍繞穿過子像素800之下伏組之第二導電性類型柱結構606之幾何中心的垂直軸VA之一旋轉對稱性。
圖12A係根據本揭露之第一實施例之在形成子像素光學器件總成之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。圖12B係圖12A之該影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖12A之包含垂直軸A、A’及A”之垂直剖面圖之平面。參考圖12A及圖12B，可圍繞各子像素800之周邊形成包含至少一光學反射材料之一網格結構740。可藉由沉積及圖案化至少一反射材料層(諸如至少一金屬材料層)來形成網格結構740。
可在網格結構740上方形成具有一平坦頂表面之一光學透明層770。可藉由沉積一自平坦化介電材料(諸如可流動氧化物(FOX))來形成光學透明層770。替代性地，可(例如)藉由化學機械平坦化沉積及平坦化一透明介電材料以提供光學透明層770。
可在光學透明層770上方施覆各種彩色濾光材料，且可圖案化該等彩色濾光材料以形成各種彩色濾光器780。彩色濾光器780可包含形成於第一子像素801之區內之第一類型彩色濾光器781 (780)、形成於第二子像素802之區內之第二類型彩色濾光器782 (780)、形成於第三子像素803之區內之第三類型彩色濾光器及形成於第四子像素804之區內之第四類型彩色濾光器。可選擇各彩色濾光材料之組合物，使得在一目標波長範圍內之光穿過彩色濾光材料，而在該目標波長範圍之外之光則由彩色濾光材料吸收。
可藉由在彩色濾光器780上方施覆一光學透明材料及藉由將該光學透明材料圖案化成具有在網格結構740內之下伏開口之一各自者上居中之凸表面之材料部分而在彩色濾光器780上方形成光學透鏡790。
一光學透鏡790、一彩色濾光器780及光學透明層770之一下伏部分之各組合構成經組態以對光進行濾光且將光聚焦至一子像素800之一各自下伏組之光伏打接面上之一子像素光學器件總成。通常，包括一光學透鏡790之一子像素光學器件總成(770、780、790)可形成於各透明折射結構78上方。各子像素800中之子像素光學器件總成(770、780、790)可經組態以將入射光引導至下方之複數個光伏打接面上。在一項實施例中，各子像素800中之子像素光學器件總成(770、780、790)之焦點FP可定位於穿過子像素800之第二導電性類型柱結構606組之幾何中心之垂直軸VA上。
通常，各子像素800內之各透明折射結構78與第二導電性類型柱結構606之間的光學介面可係楔形的，即，非垂直且非水平。可選擇透明折射結構78之接觸第二導電性類型柱結構606之側壁之錐角，使得照射至透明折射結構78之側壁上之光之入射角具有小於至任何垂直表面或任何水平表面上之入射角之一入射角。入射角係入射光之方向與一透明折射結構78之一各自側壁之表面法線之間的角度。因此，歸因於透明折射結構78之存在，在定位於透明折射結構78之側壁處之光學介面處使一較高分率之入射光折射。
載體基板690及接合緩衝層689 (若存在)可與互連層級介電層670分離。在將載體基板690與半導體基板510分離之前或之後可將半導體基板510及其上之裝置結構單粒化成離散影像感測器。
圖13A係根據本揭露之一第二實施例之在形成倒角區之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。圖13B係圖13A之該影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖13A之包含垂直軸A、A’及A”之垂直剖面圖之平面。參考圖13A及圖13B，繪示根據本揭露之一第二實施例之在形成倒角區之後之一影像像素900之一區。可藉由在薄化之半導體基板510之背側表面709上方施覆及微影地圖案化一光阻劑層173，及藉由使用光阻劑層173作為一蝕刻遮罩執行一蝕刻程序而自圖5之結構導出圖13A及圖13B中所繪示之結構。光阻劑層173中之微影圖案可為可用於圖案化在圖8A及圖8B之處理步驟之光阻劑層73之圖案之任一者。
蝕刻程序蝕刻薄化之半導體基板510中之半導體材料之下伏部分。明確言之，可藉由蝕刻程序移除基板半導體層601及第二導電性類型柱結構606之接近於光阻劑層173中之開口之部分。蝕刻程序使用一等向性蝕刻程序(諸如一濕式蝕刻程序)，且可視需要使用一非等向性蝕刻程序。該等向性蝕刻程序可包含至少一乾式蝕刻程序(諸如一化學乾式蝕刻程序)及/或至少一濕式蝕刻程序。例如，等向性蝕刻程序可包含使用熱三甲基-2羥基乙基氫氧化銨(「熱TMY」)、四甲基氫氧化銨(TMAH)或氫氧化鉀之濕式蝕刻步驟。取決於蝕刻化學物，可在或可不在基板半導體層601及第二導電性類型柱結構606之經蝕刻表面上形成結晶小面。一凹陷空腔經形成於藉由移除基板半導體層601及第二導電性類型柱結構606之近端部分而形成之各體積內。該等凹陷空腔可形成於上覆穿過一各自子像素800之第二導電性類型柱結構606之幾何中心之垂直軸VA之區中。可(例如)藉由灰化來移除光阻劑層173。
圖14A係根據本揭露之一第二實施例之在形成透明折射結構之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。圖14B係圖14A之該影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖14A之包含垂直軸A、A’及A”之垂直剖面圖之平面。參考圖14A及圖14B，可在凹陷空腔中沉積一透明介電材料層。該透明介電材料層包含一光學透明材料。在一項實施例中，透明介電材料層78L可包含具有高於隨後將形成之一深溝槽隔離結構之材料之折射率之一折射率的一介電材料。在一項實施例中，透明介電材料層可包含氧化矽、氮化矽或介電金屬氧化物。可選擇透明介電材料層之厚度，使得填充各凹陷空腔之整個體積。
可執行一平坦化程序(諸如一化學機械拋光(CMP)程序)以自包含薄化之半導體基板510之背側表面709之水平平面上方移除透明介電材料層之部分。透明介電材料層之各剩餘部分包括一透明折射結構78。各透明折射結構78可形成於薄化之半導體基板510之背側表面709上。在一項實施例中，各透明折射結構78可具有隨著距穿過一各自子像素800之第二導電性類型柱結構606之一幾何中心之一垂直軸VA的一橫向距離而減小之一可變厚度。通常，各透明折射結構78之水平剖面形狀可相同於或可類似於藉由一子像素800內之一組第二導電性類型柱結構606橫向圍繞之基板半導體層601之一下伏部分之邊界的形狀。例如，若藉由一子像素800內之一組第二導電性類型柱結構606橫向圍繞之基板半導體層601之一下伏部分之邊界具有一斜方形之一形狀，則一上覆透明折射結構78可具有一斜方形之一水平剖面形狀。
圖15係根據本揭露之第二實施例之在形成深溝槽之後之一影像像素之一區的一垂直剖面圖。參考圖15，可在薄化之半導體基板510之背側表面709上方施覆一光阻劑層(未展示)，且可微影地圖案化該光阻劑層以形成開口之一圖案。光阻劑層中之該等開口之圖案可與在圖6A及圖6B之處理步驟中所使用之光阻劑層中之開口之圖案相同。在一項實施例中，光阻劑層中之開口之圖案可為第二導電性類型柱結構606之圖案之補充。
可藉由執行將光阻劑層中之開口之圖案轉印至半導體基板510中之一非等向性蝕刻程序來蝕刻半導體基板510之未遮罩部分。可藉由自圍繞第二導電性類型柱結構606之區域中之背側蝕刻薄化之半導體基板510之部分來形成互連之深溝槽79。可藉由非等向性蝕刻程序來蝕刻透明折射結構78之中心部分。在一項實施例中，可將各透明折射結構78劃分成複數個透明折射結構78。第二導電性類型柱結構606及透明折射結構78之垂直側壁可實體地暴露至深溝槽79。深溝槽79之深度可在自1微米至10微米(諸如自1.5微米至8微米)之一範圍內。深溝槽可形成於半導體基板510中。隨後可(例如)藉由灰化來移除光阻劑層。
圖16係根據本揭露之第二實施例之在形成一深溝槽隔離結構之後之一影像像素之一區的一垂直剖面圖。參考圖16，可在深溝槽79中及在薄化之半導體基板510之背側表面709上方沉積至少一光學透明介電材料(諸如氧化矽或聚合物材料)以形成一深溝槽隔離結構76。深溝槽隔離結構76可橫向圍繞一子像素800內之各第二導電性類型柱結構606及各透明折射結構78。在一項實施例中，深溝槽隔離結構76可接觸淺溝槽隔離結構620之底表面。深溝槽隔離結構76及淺溝槽隔離結構620之組合可提供各相鄰對之光伏打接面之間、相鄰對之子像素800之間及相鄰對之影像像素900之間的電隔離。
圖17係根據本揭露之第二實施例之在形成子像素光學器件總成之後之一影像像素之一區的一垂直剖面圖。參考圖17，可執行圖12A及圖12B之處理步驟以形成一網格結構740及子像素光學器件總成(770、780、790)。載體基板690及接合緩衝層689 (若存在)可與互連層級介電層670分離。在將載體基板690與半導體基板510分離之前或之後可將半導體基板510及其上之裝置結構單粒化成離散影像感測器。
參考圖1A至圖17且根據本揭露之各項實施例，可提供包括定位於一半導體基板510上之影像像素900之一陣列之一影像感測器。影像像素900之該陣列內之各影像像素900包括至少一子像素800。各子像素800包括複數個光伏打接面(602、606、603)、一感測電路(640、650、660)、經組態以將入射光引導至複數個光伏打接面(602、606、603)上且包括一光學透鏡790之一子像素光學器件總成(770、780、790)，及至少一透明折射結構78。複數個光伏打接面(602、606、603)之各者包括一各自第一導電性類型釘紮層603及一各自第二導電性類型柱結構606。至少一透明折射結構78在楔形介面處接觸第二導電性類型柱結構606。
在一項實施例中，第一導電性類型釘紮層603定位於半導體基板510之一前表面609上，且第二導電性類型柱結構606定位於半導體基板510之一背側表面709上。在一項實施例中，各子像素800包括橫向圍繞及接觸第二導電性類型柱結構606之各者之一深溝槽隔離結構76。
根據本揭露之第一實施例，至少一透明折射結構78包括接觸各子像素800內之第二導電性類型柱結構606之各者之一單一透明折射結構78。在一項實施例中，單一透明折射結構78包括接觸上覆及接觸半導體基板510之背側表面709之深溝槽隔離結構76之一水平延伸部分之楔形側壁。在一項實施例中，單一透明折射結構78之一水平表面接觸深溝槽隔離結構76之一水平延伸部分，且係與半導體基板510之背側表面709垂直地間隔。
根據本揭露之第二實施例，至少一透明折射結構78包括接觸各子像素800內之第二導電性類型柱結構606之一各自者之複數個透明折射結構78。在一項實施例中，深溝槽隔離結構76之垂直延伸部分橫向圍繞複數個透明折射結構78，且深溝槽隔離結構76之一水平延伸部分上覆且接觸複數個透明折射結構78之各者。在一項實施例中，複數個透明折射結構78之各者包括定位於包含半導體基板510之背側表面709之一水平平面內之一水平表面且接觸深溝槽隔離結構76之一水平延伸部分。
在一項實施例中，至少一透明折射結構78具有隨著距穿過各子像素800內之光學透鏡790之一焦點FP之一垂直軸VA的一橫向距離而減小之一可變厚度。通常，包括一光學透鏡790之一子像素光學器件總成(770、780、790)可形成於各透明折射結構78上方。各子像素800中之子像素光學器件總成(770、780、790)可經組態以將入射光引導至下方之複數個光伏打接面上。在一項實施例中，各子像素800中之子像素光學器件總成(770、780、790)之焦點FP可定位於穿過子像素800之第二導電性類型柱結構606組之幾何中心之垂直軸VA上。
圖18A係根據本揭露之一第三實施例之在形成一透明介電材料層及一圖案化之光阻劑層177之後之一影像像素之一區的一垂直剖面圖。圖18B係圖18A之該影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖18A之包含垂直軸A、A’及A”之垂直剖面圖之平面。參考圖18A及圖18B，繪示根據本揭露之一第三實施例之一影像像素900之一區。可藉由在深溝槽隔離結構76之水平頂表面上方沉積一透明介電材料層178L而自圖7之結構導出圖18A及圖18B中所繪示之結構。透明介電材料層178L包含一光學透明材料。在一項實施例中，透明介電材料層178L可包含具有高於深溝槽隔離結構76之材料之折射率之一折射率的一介電材料。在一項實施例中，透明介電材料層178L可包含氧化矽、氮化矽或介電金屬氧化物。透明介電材料層178L之厚度可在自200 nm至2,000 nm (諸如自400 nm至1,000 nm)之一範圍內，但亦可使用更小及更大厚度。
圖19A係根據本揭露之一第三實施例之在形成一透明折射結構之後之一影像像素之一區的一垂直剖面圖。圖19B係圖19A之該影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖19A之包含垂直軸A、A’及A”之垂直剖面圖之平面。參考圖19A及圖19B，可在透明介電材料層178L上方施覆一光阻劑層(未展示)，且可微影地圖案化該光阻劑層以覆蓋圍繞穿過一各自子像素800內之一組第二導電性類型柱結構606之幾何中心之各垂直軸VA的離散區域。光阻劑層之各經圖案化部分之水平剖面形狀可為一斜方形、一圓形、一矩形或具有一n重旋轉對稱性之任何二維形狀的一形狀，其中n係一下伏子像素800內之第二導電性類型柱結構606之總數目。
可執行一等向性蝕刻程序以蝕刻透明介電材料層178L之未遮罩部分。在一項實施例中，該等向性蝕刻程序可使用對深溝槽隔離結構76之材料具選擇性之蝕刻透明介電材料層178L之材料之一蝕刻劑。例如，若深溝槽隔離結構76包含氧化矽且若透明介電材料層178L包含氮化矽，則可執行使用熱磷酸之一濕式蝕刻程序。在等向性蝕刻程序之後之透明介電材料層178L之各剩餘部分包括一透明折射結構178。透明介電材料層178L之側壁係楔形的，且可為凹的或可為平坦的。
各透明折射結構178可形成於薄化之半導體基板510之背側表面709上方，且可形成於深溝槽隔離結構76之水平延伸部分上方。在一項實施例中，各透明折射結構178可具有隨著距穿過一各自子像素800之第二導電性類型柱結構606之一幾何中心之一垂直軸VA的一橫向距離而減小之一可變厚度。在一項實施例中，透明折射結構178包括定位於穿過光學透鏡790之一焦點FP之一垂直軸VA上之一頂點。通常，各透明折射結構178之水平剖面形狀可相同於或可類似於藉由一子像素800內之一組第二導電性類型柱結構606橫向圍繞之基板半導體層601之一下伏部分之邊界的形狀。例如，若藉由一子像素800內之一組第二導電性類型柱結構606橫向圍繞之基板半導體層601之一下伏部分之邊界具有一斜方形之一形狀，則一上覆透明折射結構178可具有一斜方形之一水平剖面形狀。
圖20係根據本揭露之第三實施例之在形成子像素光學器件總成之後之一影像像素之一區的一垂直剖面圖。參考圖20，可執行圖12A及圖12B之處理步驟以形成一網格結構740及子像素光學器件總成(770、780、790)。載體基板690及接合緩衝層689 (若存在)可與互連層級介電層670分離。在將載體基板690與半導體基板510分離之前或之後可將半導體基板510及其上之裝置結構單粒化成離散影像感測器。
通常，包括一光學透鏡790之一子像素光學器件總成(770、780、790)可形成於各透明折射結構78上方。各子像素800中之子像素光學器件總成(770、780、790)可經組態以將入射光引導至下方之複數個光伏打接面上。在一項實施例中，各子像素800中之子像素光學器件總成(770、780、790)之焦點FP可定位於穿過子像素800之第二導電性類型柱結構606組之幾何中心之垂直軸VA上。
參考圖1A至圖7及圖18A至圖20且根據本揭露之各項實施例，提供包括定位於一半導體基板510上之影像像素900之一陣列之一影像感測器。該影像像素陣列內之各影像像素900包括至少一子像素800。各子像素800包括定位於半導體基板510之一前表面609與一背側表面709之間的複數個光伏打接面(602、606、603)、一感測電路(640、650、660)、上覆背側表面709且經組態以將入射光引導至複數個光伏打接面(602、606、603)上且包括一光學透鏡790之一子像素光學器件總成(770、780、790)，及定位於光學透鏡790與背側表面709之間且具有隨著距穿過光學透鏡790之一焦點FP之一垂直軸VA之一橫向距離而減小的一可變厚度之一透明折射結構78、178。複數個光伏打接面(602、606、603)之各者包括一各自第一導電性類型釘紮層603及一各自第二導電性類型柱結構606。
在一項實施例中，各子像素800包括橫向圍繞及接觸第二導電性類型柱結構606之各者之一深溝槽隔離結構76。各子像素800中之透明折射結構178上覆深溝槽隔離結構76之接觸半導體基板510之背側表面709之一水平延伸部分。
在一項實施例中，透明折射結構178之一底表面接觸深溝槽隔離結構76之一水平延伸部分之一水平表面。在一項實施例中，透明折射結構178包括定位於穿過光學透鏡790之一焦點FP之一垂直軸VA上之一頂點。
參考圖21，一程序流程圖繪示根據本揭露之一實施例之用於形成一影像感測器之一例示性程序序列。參考步驟2110及圖2A、圖2B，以及圖3A至圖3D，可藉由摻雜一半導體基板500之部分而在半導體基板500中形成用於一子像素800之複數個光伏打接面(602、606、603)。複數個光伏打接面(602、606、603)之各者包括一各自第一導電性類型釘紮層603及一各自第二導電性類型柱結構606。參考步驟2120及圖2A、圖2B以及圖3A至圖3D，可在半導體基板500之一前表面609上形成一感測電路(640、650、660)。參考步驟2130及圖4及圖5，可藉由薄化半導體基板500之一背側而實體地暴露第二導電性類型柱結構606。實體地暴露一薄化之半導體基板510之一背側表面709。參考步驟2140及圖6A至圖11B、圖13A至圖16及圖18A至圖19B，可在薄化之半導體基板510之背側表面709上形成至少一透明折射結構(78、178)。至少一透明折射結構(78、178)之各者具有隨著距穿過第二導電性類型柱結構606之一幾何中心之一垂直軸VA的一橫向距離而減小之一可變厚度。參考步驟2150及圖12A及圖12B、圖17及圖20，可在至少一透明折射結構(78、178)上方形成包括一光學透鏡790之一子像素光學器件總成(770、780、790)。子像素光學器件總成(770、780、790)經組態以將入射光引導至複數個光伏打接面(602、606、603)上。
本揭露之各項實施例可用於提供子像素800，其中藉由至少一透明折射結構(78、178)在與一第二導電性類型柱結構606之一楔形介面處使穿過一光學透鏡790之入射光進一步折射，使得在第二導電性類型柱結構606之一側壁處之反射及在第二導電性類型柱結構606內之光之方向更有利於全反射。因此，本揭露之使用透明折射結構(78、178)之一影像感測器可提供更高光捕獲效率及更高影像解析度。
前述內容概述若干實施例之特徵，使得熟習此項技術者可更佳理解本揭露之態樣。熟習此項技術者應瞭解，其等可易於使用本揭露作為用於設計或修改用於實行本文中介紹之實施例之相同目的及/或達成相同優點之其他程序及結構之一基礎。熟習此項技術者亦應認識到此等等效構造不脫離本揭露之精神及範疇，且其等可在本文中做出各種改變、替代及更改而不脫離本揭露之精神及範疇。
73:光阻劑層 76:深溝槽隔離結構 78:透明折射結構 78L:透明介電材料層 79:互連之深溝槽/深溝槽 173:光阻劑層 177:圖案化之光阻劑層 178:透明折射結構 178L:透明介電材料層 500:半導體基板 510:薄化之半導體基板/半導體基板 600:前側感測器組件 601:基板半導體層 602:源極第二導電性類型光電二極體層/光伏打接面 603:第一導電性類型釘紮層/光伏打接面 605:傳送閘極電極 606:第二導電性類型柱結構/光伏打接面 608:浮動擴散區 609:前表面 611:傳送電晶體本體區 612:主動區 614:控制閘極堆疊結構/閘極介電質 614T:傳送閘極堆疊結構/傳送閘極介電質 615:閘極電極 620:淺溝槽隔離結構 630:傳送電晶體 640:感測電路/重設電晶體 650:感測電路/源極隨耦器電晶體 660:感測電路/選擇電晶體 670:互連層級介電層 680:金屬互連結構 682:金屬通路結構 684:金屬線結構 689:接合緩衝層 690:載體基板 709:背側表面 740:網格結構 770:光學透明層/子像素光學器件總成 780:彩色濾光器/子像素光學器件總成 781:第一類型彩色濾光器 782:第二類型彩色濾光器 790:光學透鏡/子像素光學器件總成 800:子像素 801:第一子像素 802:第二子像素 803:第三子像素 804:第四子像素 900:影像像素/單色影像像素 1000:陣列 2110:步驟 2120:步驟 2130:步驟 2140:步驟 2150:步驟 FP:焦點 hd1:第一水平方向 hd2:第二水平方向 Pij :影像像素 UC:單位晶胞 VA:垂直軸
當結合附圖閱讀時自以下詳細描述最佳理解本揭露之態樣。應注意，根據業界中之標準實踐，各種構件未按比例繪製。事實上，為了清楚論述起見，可任意增大或減小各種構件之尺寸。
圖1A係根據本揭露之一實施例之用於一影像感測器之一影像像素陣列之一第一組態的一平面視圖。
圖1B係根據本揭露之另一實施例之用於一影像感測器之一影像像素陣列之一第二組態的一平面視圖。
圖2A係根據本揭露之一實施例之在一例示性結構中之一子像素之區域內之前側感測器組件的一平面視圖。
圖2B係沿著圖2A之鉸接垂直平面B – B’ – B” – B’” – B””之例示性結構之一垂直剖面圖。
圖3A至圖3D係根據本揭露之實施例之在第二導電性類型柱結構之層級下之一影像像素之各種組態的水平剖面圖。
圖4係根據本揭露之一實施例之在形成於互連層級介電層內之金屬互連結構之形成及一載體基板之附接之後之例示性結構的一垂直剖面圖。
圖5係根據本揭露之一實施例之在薄化一半導體基板之後之例示性結構的一垂直剖面圖。
圖6A係根據本揭露之一實施例之在形成深溝槽之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。
圖6B係圖6A之影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖6A之包含垂直軸A、A’及A”之垂直剖面圖之平面。
圖7係根據本揭露之一第一實施例之在形成一深溝槽隔離結構之後之一影像像素之一區的一垂直剖面圖。
圖8A係根據本揭露之第一實施例之在形成倒角區之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。
圖8B係圖8A之影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖8A之包含垂直軸A、A’及A”之垂直剖面圖之平面。
圖9A係根據本揭露之第一實施例之在形成一透明介電材料層之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。
圖9B係圖9A之影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖9A之包含垂直軸A、A’及A”之垂直剖面圖之平面。
圖10A係根據本揭露之第一實施例之在形成透明折射結構之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。
圖10B係圖10A之影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖10A之包含垂直軸A、A’及A”之垂直剖面圖之平面。
圖11A及圖11B係在對應於圖10A及圖10B之處理步驟之一處理步驟之呈替代組態之一影像像素的自上而下俯視圖。
圖12A係根據本揭露之第一實施例之在形成子像素光學器件總成之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。
圖12B係圖12A之影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖12A之包含垂直軸A、A’及A”之垂直剖面圖之平面。
圖13A係根據本揭露之一第二實施例之在形成倒角區之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。
圖13B係圖13A之影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖13A之包含垂直軸A、A’及A”之垂直剖面圖之平面。
圖14A係根據本揭露之一第二實施例之在形成透明折射結構之後之一影像像素之一區的一垂直剖面圖。繪示垂直軸A、A’及A”。
圖14B係圖14A之影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖14A之包含垂直軸A、A’及A”之垂直剖面圖之平面。
圖15係根據本揭露之第二實施例之在形成深溝槽之後之一影像像素之一區的一垂直剖面圖。
圖16係根據本揭露之第二實施例之在形成一深溝槽隔離結構之後之一影像像素之一區的一垂直剖面圖。
圖17係根據本揭露之第二實施例之在形成子像素光學器件總成之後之一影像像素之一區的一垂直剖面圖。
圖18A係根據本揭露之一第三實施例之在形成一透明介電材料層及一圖案化之光阻劑層之後之一影像像素之一區的一垂直剖面圖。
圖18B係圖18A之影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖18A之包含垂直軸A、A’及A”之垂直剖面圖之平面。
圖19A係根據本揭露之一第三實施例之在形成一透明折射結構之後之一影像像素之一區的一垂直剖面圖。
圖19B係圖19A之影像像素之一自上而下俯視圖。鉸接垂直平面A – A’ – A”對應於圖19A之包含垂直軸A、A’及A”之垂直剖面圖之平面。
圖20係根據本揭露之第三實施例之在形成子像素光學器件總成之後之一影像像素之一區的一垂直剖面圖。
圖21係繪示根據本揭露之一實施例之用於形成一影像感測器之一例示性程序序列的一程序流程圖。
76:深溝槽隔離結構
510:薄化之半導體基板/半導體基板
600:前側感測器組件
606:第二導電性類型柱結構/光伏打接面
609:前表面
620:淺溝槽隔離結構
670:互連層級介電層
680:金屬互連結構
689:接合緩衝層
690:載體基板
709:背側表面

Claims (10)

  1. 一種包括定位於一半導體基板上之一影像像素陣列之影像感測器，其中：該影像像素陣列內之各影像像素包括至少一子像素；各子像素包括複數個光伏打接面、一感測電路、經組態以將入射光引導至該複數個光伏打接面上且包括一光學透鏡之一子像素光學器件總成，及至少一透明折射結構；該複數個光伏打接面之各者包括一各自第一導電性類型釘紮層及一各自第二導電性類型柱結構；一隔離結構，其覆蓋各該第二導電性類型柱結構之一上表面；且該至少一透明折射結構在一第一楔形介面處接觸該等第二導電性類型柱結構，且該至少一透明折射結構在一第二楔形介面處接觸該隔離結構。
  2. 如請求項1之影像感測器，其中：該等第一導電性類型釘紮層定位於該半導體基板之一前表面上；且該等第二導電性類型柱結構定位於該半導體基板之一背側表面上。
  3. 如請求項1之影像感測器，其中各子像素包括橫向圍繞且接觸該等第二導電性類型柱結構之各者之一深溝槽隔離結構。
  4. 如請求項1之影像感測器，其中該至少一透明折射結構具有隨著距穿過各子像素內之該光學透鏡之一焦點之一垂直軸的一橫向距離而減小之一可變厚度。
  5. 一種包括定位於一半導體基板上之一影像像素陣列之影像感測器，其中：該影像像素陣列內之各影像像素包括至少一子像素；各子像素包括定位於該半導體基板之一前表面與一背側表面之間的複數個光伏打接面、一感測電路、上覆該背側表面且經組態以將入射光引導至該複數個光伏打接面上且包括一光學透鏡之一子像素光學器件總成，及定位於該光學透鏡與該背側表面之間且具有隨著距穿過該光學透鏡之一焦點之一垂直軸之一橫向距離而減小的一可變厚度之一透明折射結構；且該複數個光伏打接面之各者包括一各自第一導電性類型釘紮層及一各自第二導電性類型柱結構，其中該透明折射結構與該等第二導電性類型柱結構分離。
  6. 如請求項5之影像感測器，其中：各子像素包括橫向圍繞且接觸該等第二導電性類型柱結構之各者之一深溝槽隔離結構；且各子像素中之該透明折射結構上覆該深溝槽隔離結構之接觸該半導體基板之該背側表面之一水平延伸部分。
  7. 一種形成一影像感測器之方法，其包括：藉由摻雜一半導體基板之部分而在該半導體基板中形成用於一子像素之複數個光伏打接面，其中該複數個光伏打接面之各者包括一各自第一導電性類型釘紮層及一各自第二導電性類型柱結構；在該半導體基板之一前表面上形成一感測電路；藉由薄化該半導體基板之一背側而實體地暴露該等第二導電性類型柱結構，其中一薄化之半導體基板之一背側表面經實體地暴露；在該薄化之半導體基板之該背側表面上形成至少一透明折射結構，其中該至少一透明折射結構之各者具有隨著距穿過該等第二導電性類型柱結構之一幾何中心之一垂直軸的一橫向距離而減小之一可變厚度；及在該至少一透明折射結構上方形成包括一光學透鏡之一子像素光學器件總成，其中該子像素光學器件總成經組態以將入射光引導至該複數個光伏打接面上，該子像素光學器件總成包括一網格結構和一彩色濾光器，該網格結構與該彩色濾光器分離。
  8. 如請求項7之方法，其進一步包括：藉由自圍繞該等第二導電性類型柱結構之區域中之該背側蝕刻該薄化之半導體基板之部分來形成一深溝槽；及藉由在形成該至少一透明折射結構之前或之後在該深溝槽中沉積一介電材料而形成一深溝槽隔離結構。
  9. 如請求項8之方法，其中：在形成該至少一透明折射結構之前形成該深溝槽隔離結構；該方法包括藉由在包含穿過該等第二導電性類型柱結構之該幾何中心之該垂直軸之一區中蝕刻該深溝槽隔離結構之一部分及該等第二導電性類型柱結構之部分而形成一凹陷空腔；且藉由沉積一透明介電材料而在該凹陷空腔中形成該至少一透明折射結構。
  10. 如請求項7之方法，其中：該光學透鏡之一焦點定位於穿過該等第二導電性類型柱結構之該幾何中心之該垂直軸上；該方法包括在該至少一透明折射結構上或上方形成該彩色濾光器；且該光學透鏡經形成於該彩色濾光器上方。
TW110116594A 2020-05-28 2021-05-07 影像感測器的透明折射結構及其形成方法 TWI818256B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063031129P 2020-05-28 2020-05-28
US63/031,129 2020-05-28
US17/232,175 2021-04-16
US17/232,175 US11749700B2 (en) 2020-05-28 2021-04-16 Transparent refraction structure for an image sensor and methods of forming the same

Publications (2)

Publication Number Publication Date
TW202145550A TW202145550A (zh) 2021-12-01
TWI818256B true TWI818256B (zh) 2023-10-11

Family

ID=77574756

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116594A TWI818256B (zh) 2020-05-28 2021-05-07 影像感測器的透明折射結構及其形成方法

Country Status (3)

Country Link
US (1) US20230352507A1 (zh)
CN (1) CN113380844A (zh)
TW (1) TWI818256B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240088187A1 (en) * 2022-09-12 2024-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation structure for high resolution cis pixel
CN117119850A (zh) * 2023-08-31 2023-11-24 惠科股份有限公司 像素结构以及显示基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110383479A (zh) * 2017-05-29 2019-10-25 索尼半导体解决方案公司 固态摄像装置和电子设备
CN110620121A (zh) * 2018-06-19 2019-12-27 爱思开海力士有限公司 具有嵌入在防反射层中的栅格图案的图像传感器
TW202011060A (zh) * 2018-09-13 2020-03-16 日商Ｊｓｒ股份有限公司 攝像裝置
TW202011594A (zh) * 2018-09-05 2020-03-16 美商菲絲博克科技有限公司 具有多個光電二極體的像素單元
US20200152682A1 (en) * 2016-12-29 2020-05-14 Thomson Licensing An image sensor comprising at least one sensing unit with light guiding means

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507840B2 (en) * 2010-12-21 2013-08-13 Zena Technologies, Inc. Vertically structured passive pixel arrays and methods for fabricating the same
US9954022B2 (en) * 2015-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Extra doped region for back-side deep trench isolation
KR102431210B1 (ko) * 2017-07-28 2022-08-11 에스케이하이닉스 주식회사 위상차 검출 픽셀을 구비한 이미지 센서
US10367023B1 (en) * 2018-06-12 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor
US10790326B2 (en) * 2018-09-26 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device on deep trench isolation (DTI) structure for image sensor
KR102589608B1 (ko) * 2018-10-22 2023-10-16 삼성전자주식회사 이미지 센서 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200152682A1 (en) * 2016-12-29 2020-05-14 Thomson Licensing An image sensor comprising at least one sensing unit with light guiding means
CN110383479A (zh) * 2017-05-29 2019-10-25 索尼半导体解决方案公司 固态摄像装置和电子设备
CN110620121A (zh) * 2018-06-19 2019-12-27 爱思开海力士有限公司 具有嵌入在防反射层中的栅格图案的图像传感器
TW202011594A (zh) * 2018-09-05 2020-03-16 美商菲絲博克科技有限公司 具有多個光電二極體的像素單元
TW202011060A (zh) * 2018-09-13 2020-03-16 日商Ｊｓｒ股份有限公司 攝像裝置

Also Published As

Publication number Publication date
US20230352507A1 (en) 2023-11-02
CN113380844A (zh) 2021-09-10
TW202145550A (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
KR102218563B1 (ko) Cmos 이미지 센서용 다중 딥 트렌치 격리(mdti) 구조체
KR102050016B1 (ko) 이미지 센서용 흡수 강화 구조체를 형성하는 방법
KR102600673B1 (ko) 이미지 센서
US8212297B1 (en) High optical efficiency CMOS image sensor
US20230352507A1 (en) Transparent refraction structure for an image sensor and methods of forming the same
KR20100091891A (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
US20220367546A1 (en) Photodetector using a buried gate electrode for a transfer transistor and methods of manufacturing the same
CN113013184A (zh) 图像传感器及其制造方法
JP2022104803A (ja) 半導体デバイス
US20230369361A1 (en) Fast charge transfer floating diffusion region for a photodetector and methods of forming the same
US20230369364A1 (en) Optical blocking structures for black level correction pixels in an image sensor
US11749700B2 (en) Transparent refraction structure for an image sensor and methods of forming the same
US20230207594A1 (en) Backside refraction layer for backside illuminated image sensor and methods of forming the same
US11258971B2 (en) Multi-function transfer gate electrode for a photodetector and methods of operating the same
CN110770908A (zh) 图像传感器及其制作方法、电子设备