JP7404447B1 - 固体撮像装置、固体撮像装置の製造方法、および電子機器 - Google Patents

Abstract

【課題】微細化画素においても位相差画素の感度低下を抑制でき、入射光量の低い撮影シーンにおいても高速かつ良好な合焦性能を持つ高い位相差性能を実現することが可能な固体撮像装置、その製造方法および電子機器を提供する。【解決手段】画素部２０は、隣接する複数（本例では４つ）の同色画素ＰＸを含む複数（本例では４）の画素ユニットＰＵにより形成される通常画素群ＮＰＸＧと、焦点機能を制御するための位相差情報を検出するための位相差検出画素群ＰＤＸＧと、が混載され、位相差検出画素群ＰＤＸＧ１０は、通常画素群ＮＰＸＧ１１,ＮＰＸＧ１２,ＮＰＸＧ１４の画素ユニットＰＵを形成する画素ＮＰＸの数（４）より多い数（５以上）の同色（Ｇ）の位相差検出画素ＰＤＰＸを含んで形成されている。【選択図】図４

Description

本発明は、固体撮像装置、固体撮像装置の製造方法、および電子機器に関するものである。

光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。

ＣＭＯＳイメージセンサは、一般的に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色フィルタやシアン、マゼンタ、イエロー、グリーンの４色補色フィルタを用いてカラー画像を撮像する。

一般的に、ＣＭＯＳイメージセンサにおいて、画素（ピクセル）は個別にカラーフィルタを備えている。フィルタとしては、主として赤色光を透過させる赤（Ｒ）フィルタ、主として緑色光を透過させる緑（Ｇｒ，Ｇｂ）フィルタ、および主として青色光を透過させる青（Ｂ）フィルタを含む。
各カラーフィルタを含む画素ユニットが正方配列されて１つの画素群が形成され、複数の画素群が２次元状に配列されて画素部の画素アレイが形成される。
このカラーフィルタ配列としては、ベイヤ配列が広く知られている。また、たとえば各画素に対してマイクロレンズが形成されている。
また、高感度化や高ダイナミックレンジ化を図るために、ベイヤ配列の各画素ユニットを複数の同色画素により形成したＣＭＯＳイメージセンサも提案されている（たとえば特許文献１、２参照）。

このようなＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。

特に近年、携帯電話等の携帯端末装置(モバイル機器)に搭載するイメージセンサの小型化・多画素化が進み、画素サイズも1μｍを切るサイズが主流となりつつある。
多画素化、微細化による高解像度化を維持し、かつ、画素ピッチ縮小による感度やダイナミックレンジの低下を抑制するため、隣接した複数の同色画素をたとえば４画素ずつ配置し、解像度を追求する際には個別の画素信号を読み出し、高感度やダイナミックレンジ性能を必要とする局面では同色の画素の信号を加算して読み出す手法が一般的に採用されている。
そして、このＣＭＯＳイメージセンサは、たとえば画素ユニットの隣接する複数（２、４または９）の同色画素で一つのマイクロレンズを共有する。

この複数の同色画素で一つのマイクロレンズを共有する固体撮像装置（ＣＭＯＳイメージセンサ）では、画素に距離情報が存在し、ＰＤＡＦ（Phase Detection Auto Focus）機能を持つことが可能である。
なお、このＣＭＯＳイメージセンサにおいては、画素アレイに、ＰＤＡＦ(位相検出オートフォーカス)画素が同色で形成されていることから、通常の撮影モードでは、これらのＰＤＡＦ画素の感度等を補正する必要がある。

図１は、４つの同色画素で一つのマイクロレンズを共有し、かつ、ＰＤＡＦ機能を有する固体撮像装置（ＣＭＯＳイメージセンサ）の画素アレイの画素群の一例を示す図である（たとえば特許文献３参照）。

図１の画素群１は、Ｇｒ画素の画素ユニットＰＵ１、Ｒ画素の画素ユニットＰＵ２、Ｂ画素の画素ユニットＰＵ３、およびＧｂ画素の画素ユニットＰＵ４がベイヤ配列されている。
画素ユニットＰＵ１は、隣接する複数、たとえば２×２の同色（Ｇｒ）の４画素ＰＸＧｒＡ、ＰＸＧｒＢ，ＰＸＧｒＣ，ＰＸＧｒＤが配置されている。画素ユニットＰＵ１において、４画素ＰＸＧｒＡ、ＰＸＧｒＢ，ＰＸＧｒＣ，ＰＸＧｒＤに対して１つのマイクロレンズＭＣＬ１が配置されている。
画素ユニットＰＵ２は、隣接する複数、たとえば２×２の同色（Ｒ）の４画素ＰＸＲＡ、ＰＸＲＢ，ＰＸＲＣ，ＰＸＲＤが配置されている。画素ユニットＰＵ２において、４画素ＰＸＲＡ、ＰＸＲＢ，ＰＸＲＣ，ＰＸＲＤに対して１つのマイクロレンズＭＣＬ２が配置されている。
画素ユニットＰＵ３は、隣接する複数、たとえば２×２の同色（Ｂ）の４画素ＰＸＢＡ、ＰＸＢＢ，ＰＸＢＣ，ＰＸＢＤが配置されている。画素ユニットＰＵ３において、４画素ＰＸＢＡ、ＰＸＢＢ，ＰＸＢＣ，ＰＸＢＤに対して１つのマイクロレンズＭＣＬ３が配置されている。
画素ユニットＰＵ４は、隣接する複数、たとえば２×２の同色（Ｇｂ）の４画素ＰＸＧｂＡ、ＰＸＧｂＢ，ＰＸＧｂＣ，ＰＸＧｂＤが配置されている。画素ユニットＰＵ４において、４画素ＰＸＧｂＡ、ＰＸＧｂＢ，ＰＸＧｂＣ，ＰＸＧｂＤに対して１つのマイクロレンズＭＣＬ４が配置されている。

この第１の固体撮像装置は、隣接する２つの画素が同時にＰＤＡＦピクセルとして機能するため、低照度のＰＤＡＦパフォーマンスが高くなる。

図２は、２つの同色画素で一つのマイクロレンズを共有し、かつ、ＰＤＡＦ機能を有する固体撮像装置（ＣＭＯＳイメージセンサ）の画素アレイの画素群の一例を示す図である（たとえば特許文献４参照）。

図２の画素群１ａは、図１と同様に、Ｇｒ画素の画素ユニットＰＵ１、Ｒ画素の画素ユニットＰＵ２、Ｂ画素の画素ユニットＰＵ３、およびＧｂ画素の画素ユニットＰＵ４がベイヤ配列されている。
画素ユニットＰＵ１は、隣接する複数、たとえば２×２の同色（Ｇｒ）の４画素ＰＸＧｒＡ、ＰＸＧｒＢ，ＰＸＧｒＣ，ＰＸＧｒＤが配置されている。画素ユニットＰＵ１において、４画素ＰＸＧｒＡ、ＰＸＧｒＢ，ＰＸＧｒＣ，ＰＸＧｒＤに対してそれぞれマイクロレンズＭＣＬ０１，ＭＣＬ０２，ＭＣＬ０３，ＭＣＬ０４が配置されている。
画素ユニットＰＵ２は、隣接する複数、たとえば２×２の同色（Ｒ）の４画素ＰＸＲＡ、ＰＸＲＢ，ＰＸＲＣ，ＰＸＲＤが配置されている。画素ユニットＰＵ２において、４画素ＰＸＲＡ、ＰＸＲＢ，ＰＸＲＣ，ＰＸＲＤに対してそれぞれマイクロレンズＭＣＬ１１，ＭＣＬ１２，ＭＣＬ１３，ＭＣＬ１４が配置されている。

画素ユニットＰＵ３は、隣接する複数、同色（Ｂ）の４画素ＰＸＢＡ、ＰＸＢＢ，ＰＸＢＣ，ＰＸＢＤのうちＢ画素ＰＸＢＢに代えてＧ画素ＰＸＧＢが配置されている。そして、画素ユニットＰＵ３において、３画素ＰＸＢＡ、ＰＸＢＣ，ＰＸＢＤに対してそれぞれ１つのマイクロレンズＭＣＬ２０，ＭＣＬ２２，ＭＣＬ２３が配置されている。
画素ユニットＰＵ４は、隣接する複数、２×２の同色（Ｇｂ）の４画素ＰＸＧｂＡ、ＰＸＧｂＢ，ＰＸＧｂＣ，ＰＸＧｂＤが配置されている。画素ユニットＰＵ４において、３画素ＰＸＧｂＢ，ＰＸＧｂＣ，ＰＸＧｂＤに対してそれぞれ１つのマイクロレンズＭＣＬ３１，ＭＣＬ３２，ＭＣＬ３３が配置されている。

そして、図２の第２の固体撮像装置においては、画素ユニットＰＵ３の画素ＰＸＧＢと画素ユニットＰＵ４の画素ＰＸＧｂＡに対し画素ユニットをまたがってマイクロレンズＭＣＬ３４が配置され、ＰＤＡＦ機能を持つように構成されている。

この第２の固体撮像装置においては、ＰＤＡＦ画素として機能するのは１画素のみであるため、低照度ＰＤＡＦのパフォーマンスは低くなる傾向にあるが、光学中心の遮光面積が小さいため、周辺部の遮光特性や感度比特性が高くなる。

また、第３の固体撮像装置として、各画素ユニットにおいては各画素に対してそれぞれマイクロレンズが配置され、画素配列中の特定の画素ユニット、たとえばＢ画素４つに代えてＧ画素４つを有する画素ユニットにおいて４画素に対して１つのマイクロレンズが配置され、ＰＤＡＦ機能を持つように構成されたものが知られている（たとえば特許文献５参照）。

特開平１１－２９８８００号公報 特許第５４７１１１７号 ＵＳ ９７９３３１３ Ｂ２ ＵＳ １０２４９６６３ Ｂ２ ＵＳ ９８０７２９４ Ｂ２

しかしながら、図１の固体撮像装置においては、隣接する２つの画素が同時にＰＤＡＦ画素として機能するため、低照度のＰＤＡＦパフォーマンスが高くなるが、光学中心の遮光面積が広いため、周辺部の遮光特性や感度比特性が低くなるという不利益がある。

また、図２の固体撮像装置においては、ＰＤＡＦ画素として機能するのは１画素のみであるため、低照度ＰＤＡＦのパフォーマンスは低くなる傾向にあるが、光学中心の遮光面積が小さいため、周辺部の遮光特性や感度比特性が高くなるものの、この構造は２種類の異なるレンズ形状が必要なため、感度のばらつきが大きくなるという不利益がある。

また、上記第３の固体撮像装置においては、隣接する２つの画素が同時にＰＤＡＦ画素として機能するため、低照度のＰＤＡＦパフォーマンスが高くなり、光学中心の遮光面積が小さいため、周辺部の遮光特性や感度比特性が高いという利点があるものの、以下の不利益がある。
この構成は２種類の異なるレンズ形状が必要なため、感度のばらつきが大きくなる。
また、ＰＤＡＦ画素部分が青（Ｂ）から緑（Ｇ）に置き換わるため、色補正が必要になり、青（Ｂ）の解像度が低下してしまう。

さらに、画素サイズの小型化、微細化に伴う課題について考察する。
前述したように、近年、スマートフォンなどのカメラセットの小型化に伴い、画素サイズの小型化が進んでいる。感度劣化を改善するためには、同一色の複数の画素が隣接する画素配列が主流となっている。
一方、カメラセットのオートフォーカスの手法は、合焦速度の速いＰＤＡＦ方式が主流となっている。スマートフォン用の微細画素では、隣接する２つ、または４つのピクセル上に共通のマイクロレンズを形成することで位相差検出機能を付与している。

ところが、上記の従来の方式では、オートフォーカスに使える画素の数はせいぜい１画素か２画素であり、画素の微細化に伴いオートフォーカス時の感度の低下が課題となってきている。

また、この合焦時の感度改善のため、該当位相差画素に比較的近い他の位相差画素の信号を信号処理時に加算する手法も開発されているが、加算処理によるフレームレートの低下や、位相差画素の物理的な距離が離れることによる位相差性能が低下するデメリットも併せ持つ。

本発明は、微細化画素においても位相差画素の感度低下を抑制することができ、入射光量の低い撮影シーンにおいても高速かつ良好な合焦性能を持つ高い位相差性能を実現することが可能な固体撮像装置、固体撮像装置の製造方法、および電子機器を提供することにある。

本発明の第１の観点の固体撮像装置は、光電変換部を含む複数の画素がアレイ状に配置された画素部を有し、前記画素部においては、隣接する複数の同色画素を含む複数の画素ユニットにより形成される通常画素群と、焦点機能を制御するための位相差情報を検出するための位相差検出画素群と、が混載され、前記位相差検出画素群は、前記通常画素群の前記画素ユニットを形成する画素の数より多い数の同色の位相差検出画素を含んで形成され、少なくとも２つの位相差検出画素の光電変換部に光を入射する少なくとも一つの共有型マイクロレンズを含む。

本発明の第２の観点は、光電変換部を含む複数の画素がアレイ状に配置された画素部を有し、前記画素部においては、隣接する複数の同色画素を含む複数の画素ユニットにより形成される通常画素群と、焦点機能を制御するための位相差情報を検出するための位相差検出画素群と、が混載されている固体撮像装置の製造方法であって、前記位相差検出画素群においては、前記通常画素群の前記画素ユニットを形成する画素の数より多い数の同色の位相差検出画素を含んで形成し、少なくとも２つの位相差検出画素の光電変換部に光を入射する少なくとも一つの共有型マイクロレンズを形成する。

本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換部を含む複数の画素がアレイ状に配置された画素部を有し、前記画素部においては、隣接する複数の同色画素を含む複数の画素ユニットにより形成される通常画素群と、焦点機能を制御するための位相差情報を検出するための位相差検出画素群と、が混載され、前記位相差検出画素群は、前記通常画素群の前記画素ユニットを形成する画素の数より多い数の同色の位相差検出画素を含んで形成され、少なくとも２つの位相差検出画素の光電変換部に光を入射する少なくとも一つの共有型マイクロレンズを含む。

本発明によれば、微細化画素においても位相差画素の感度低下を抑制することができ、入射光量の低い撮影シーンにおいても高速かつ良好な合焦性能を持つ高い位相差性能を実現することが可能となる。

４つの同色画素で一つのマイクロレンズを共有し、かつ、ＰＤＡＦ機能を有する固体撮像装置（ＣＭＯＳイメージセンサ）の画素アレイの画素群の一例を示す図である。 ２つの同色画素で一つのマイクロレンズを共有し、かつ、ＰＤＡＦ機能を有する固体撮像装置（ＣＭＯＳイメージセンサ）の画素アレイの画素群の一例を示す図である。 本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。 本発明の第１の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第１の実施形態に係る画素アレイを形成する画素群の一例を抽出して示す図である。 本発明の第１の実施形態に係る固体撮像装置の画素群の４つの画素で１つのフローティングディフュージョンを共有する画素ユニットの一例を示す回路図である。 本発明の第２の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第３の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第４の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第５の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第６の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第７の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第８の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第９の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第１０の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第１１の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第１２の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第１３の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第１４の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第１５の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の第１６の実施形態に係る画素部における画素アレイの形成例を示す図である。 本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。

以下、本発明の実施形態を図面に関連付けて説明する。

（第１の実施形態）
図３は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
図４は、本発明の第１の実施形態に係る画素部における画素アレイの形成例を示す図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。

この固体撮像装置１０は、図３に示すように、画素アレイを含む画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
また、これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し駆動制御部７０が構成される。

本第１の実施形態の固体撮像装置１０において、図４に示すように、画素部２０は、光電変換部（ＰＤ）を含む複数の画素ＰＸがアレイ状（マトリクス状）に配置されて形成されている。
本第１の実施形態の画素部２０においては、隣接する複数（本例では４つ）の同色画素ＰＸを含む複数（本例では４）の画素ユニットＰＵにより形成される画素群ＰＸＧ１１，ＰＸＧ１１２，ＰＸＧ１３，ＰＸＧ１４が２×２のマトリクス状に配置されている。
より具体的には、本第１の実施形態の画素部２０においては、隣接する複数（本例では４つ）の同色画素ＰＸを含む複数（本例では４）の画素ユニットＰＵにより形成される通常画素群ＮＰＸＧと、焦点機能を制御するための位相差情報を検出するための位相差検出画素群ＰＤＸＧと、が混載されて構成されている。

図４の例では、後述するように、画素群ＰＸＧ１１，ＰＸＧ１２，ＰＸＧ１４が通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４として適用され、画素群ＰＸＧ１３の一部が位相差検出画素群ＰＤＸＧ１０として援用されている。

位相差検出画素群ＰＤＸＧ１０は、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４の画素ユニットＰＵを形成する画素ＮＰＸの数（４）より多い数（５以上、本例では８）の同色（本例では緑色（Ｇ））の位相差検出画素ＰＤＰＸを含んで形成されている。

さらに、本第１の実施形態の通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４においては、各画素ユニットＰＵを形成する各画素ＮＰＸに対して平面視して略円形をなすように形成された１つの個別型マイクロレンズＰＭＣＬ１が配置されている。
これに対して、位相差検出画素群ＰＤＸＧ１０は、位相差検出画素群を形成するすべて位相差検出画素ＰＤＰＸの光電変換部に光を入射する平面視して長円形（楕円形）をなすように形成された１つの共有型マイクロレンズＣＭＣＬ１０が配置されている。

位相差検出画素群ＰＤＸＧ１０は、たとえば、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４に隣接して配置されている２つの画素ユニットＰＵ２１１，ＰＵ２１２を第１方向および前記第１方向に直交する第２方向の少なくともいずれか一方の方向に延設するようにして形成されている。

これによると、位相差検出画素群ＰＤＸＧ１０は、たとえば、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４に隣接して配置されている２つの画素ユニットＰＵ２１１，ＰＵ２１２を第１方向（Ｘ方向）に延設するようにして形成されている。

そして、２つの画素ユニットＰＵ２１１，ＰＵ２１２は、同色（Ｇ）の画素ユニットとして形成されている。

以上のように、本実施形態では、画素部２０において、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４は、第１の同色画素ユニットＰＵ１１１、第２の同色画素ユニットＰＵ１１２、第３の同色画素ユニットＰＵ１１３、および第４の同色画素ユニットの４つが、第１方向に、第１の同色画素ユニットＰＵ１１１と第２の同色画素ユニットＰＵ１１２が隣接するとともに、第３の同色画素ユニットＰＵ１１３と第４の同色画素ユニットＰＵ１１４が隣接し、第１方向に直交する第２方向に、第１の同色画素ユニットＰＵ１１１と第３の同色画素ユニットＰＵ１１３が隣接するとともに、第２の同色画素ユニットＰＵ１１２と第４の同色画素ユニットＰＵ１１４が隣接するように正方配列されている。
そして、第１の同色画素ユニットＰＵ１１１、第２の同色画素ユニットＰＵ１１２、第３の同色画素ユニットＰＵ１１３、および第４の同色画素ユニットＰＵ１１４のそれぞれは、画素ユニットＰUを形成する複数の同色の通常画素ＮＰＸが、ｑ×ｑ（ｑは２以上の正の整数）のマトリクス状に配列され、通常画素ＮＰＸごとに、通常画素ＮＰＸの光電変換部に光を入射する個別型マイクロレンＰＭＣＬ１がそれぞれ形成されている。
あるいは、第１の同色画素ユニットＰＵ１１１、第２の同色画素ユニットＰＵ１１２、第３の同色画素ユニットＰＵ１１３、および第４の同色画素ユニットＰＵ１１４のそれぞれは、画素ユニットＰUを形成する複数の同色の通常画素ＮＰＸが、ｑ×ｑ（ｑは２以上の正の整数）のマトリクス状に配列され、各画素ユニットの４通常画素ＮＰＸに対して１つの共有型のマイクロレンズＣＭＣＬ２０が配置されていてもよい。

また、本実施形態では、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４の第１の同色画素ユニットＰＵ１１１および第４の同色画素ユニットＰＵ１１４を形成する通常画素ＮＰＸ、並びに、位相差検出画素群ＰＤＸＧ１０内の位相差検出画素ユニットＰＵ２１１，ＰＵ２１２を形成する位相差検出画素ＰＤＰＸは、同色の画素（たとえば緑色（Ｇ））により形成されている。

また、本実施形態では、混色やブルーミングを抑制するために、位相差検出画素ＰＤＰＸと通常画素ＮＰＸの境界部、位相差検出画素群ＰＤＸＧ１０内の画素境界部のうちの少なくともいずれ一方で遮光膜ＳＬＤＦの幅が他の領域より太く形成されている。

なお、本実施形態においては、読み出し駆動制御部７０の制御の下、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４の通常画素ＮＰＸの画素信号、並びに、位相差検出画素群ＰＤＸＧ１０の位相差検出画素ＰＤＰＸによる位相差情報を全て加算して読み出し可能に構成されている。

以下、固体撮像装置１０の画素部２０、並びに、画素部２０における複数の同色画素（本例では同色の４画素）を含む画素ユニット、通常画素群、位相差検出画素群等の具体的な構成、配置等、並びに、各部の構成および機能の概要について説明する。

（画素部２０の画素アレイ２００、画素群ＰＸＧ、画素ユニットＰＵの構成）
図４は、本発明の第１の実施形態に係る画素部における画素アレイの形成例を示す図である。
図５は、本発明の第１の実施形態に係る画素アレイを形成する画素群の一例を抽出して示す図である。

なお、本実施形態において、第１方向は、たとえば複数の画素が行列状に配列される画素部２０の列方向（水平方向、Ｘ方向）または行方向（垂直方向、Ｙ方向）または斜め方向である、
以下の説明では、一例として、第１方向は列方向（水平方向、Ｘ方向）とする。これに伴い第２方向は行方向（垂直方向、Ｙ方向）とする。

画素部２０は、フォトダイオード（光電変換部）と画素内アンプとを含む複数の画素ＰＸが２次元の行列状（マトリクス状）に配列されて画素アレイ２００が形成されている。

上述したように、画素部２０は、図４に示すように、光電変換を行う複数の同色画素（ＰＸ）を含む画素ユニット（ＰＵ）がアレイ状（図４の例ではマトリクス状）に配置されて形成されている。
画素部２０においては、隣接する複数（本例では４つ）の同色画素ＰＸを含む複数（本例では４）の画素ユニットＰＵにより形成される画素群ＰＸＧ１１，ＰＸＧ１２，ＰＸＧ１３，ＰＸＧ１４が２×２のマトリクス状に配置されている。
より具体的には、画素部２０は、隣接する複数（本例では４つ）の同色画素ＰＸを含む複数（本例では４）の画素ユニットＰＵにより形成される通常画素群ＮＰＸＧと、焦点機能を制御するための位相差情報を検出するための位相差検出画素群ＰＤＸＧ１０と、が混載されて構成されている。

図４の例では、後述するように、画素群ＰＸＧ１１，ＰＸＧ１２，ＰＸＧ１４が通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４として適用され、画素群ＰＸＧ１３の一部が位相差検出画素群ＰＤＸＧ１０として援用されている。

画素ＰＸは、基本的には、フォトダイオードと複数の画素トランジスタを含んで構成される。複数の画素トランジスタとしては、たとえば転送トランジスタ、リセットトランジスタ、増幅機能を有するソースフォロワトランジスタ、選択トランジスタを含む。
ただし、本第１の実施形態では、一例として、図５および図６に示すように、画素ユニットＰＵの４つの同色画素ＰＸで１つのフローティングディフュージョンＦＤ（Floating Diffusion；浮遊拡散層）を共有する４画素共有構成が採用されている。
具体的には、後で詳述するように、４つの色画素フローティングディフュージョンＦＤ１１、リセットトランジスタＲＳＴ１１－Ｔｒ、ソースフォロワトランジスタＳＦ１１－Ｔｒ、および選択トランジスタＳＥＬ１１－Ｔｒが共有されている。
また、共有されるフローティングディフュージョンＦＤ１１は、たとえば任意の画素の感度値の補正の際に、補正で参照する同じ画素ユニットＰＵの複数の画素から読み出す画素信号の加算部として機能する。

本第１の実施形態の画素アレイ２００は、隣接した複数（本第１の実施形態では４）の同色画素ＰＸを、ｑ×ｑ（ｑは２以上の整数、本第１の実施形態では２×２）の正方配列にして画素ユニットＰＵが形成されて、隣接する４つの画素ユニットＰＵにより画素群ＰＸＧが形成され、複数の画素群ＰＸＧがマトリクス状に配列されて画素アレイ２００が構成されている。

図４の例では、図面の簡単化のため、４つの画素群ＰＸＧ１１，ＰＸＧ１２，ＰＸＧ１３，ＰＸＧ１４が２×２のマトリクス状に配置された画素アレイ２００が示されている。

（画素群ＰＸＧおよび画素ユニットＰＵの構成）
図４において、画素群ＰＸＧ１１は、Ｇ（Ｇｂ）画素の画素ユニットＰＵ１１１、Ｂ画素の画素ユニットＰＵ１１２、Ｒ画素の画素ユニットＰＵ１１３、およびＧ（Ｇｒ）画素の画素ユニットＰＵ１１４がベイヤ配列されている。画素群ＰＸＧ１１は通常画素群ＮＰＸＧ１１として形成されている。

画素群ＰＸＧ１２は、Ｇ（Ｇｂ）画素の画素ユニットＰＵ１２１、Ｂ画素の画素ユニットＰＵ１２２、Ｒ画素の画素ユニットＰＵ１２３、およびＧ（Ｇｒ）画素の画素ユニットＰＵ１２４がベイヤ配列されている。画素群ＰＸＧ１２は通常画素群ＮＰＸＧ１２として形成されている。

画素群ＰＸＧ１３は、Ｇ（Ｇｂ）画素の画素ユニットＰＵ１３１、Ｇ画素の画素ユニットＰＵ１３２、Ｒ画素の画素ユニットＰＵ１３３、およびＧ（Ｇｒ）画素の画素ユニットＰＵ１３４がベイヤ配列されている。
画素群ＰＸＧ１３は、通常画素群ＮＰＸＧ１３として形成する場合にはＢ画素が適用される画素ユニットＰＵ１３２の画素が画素ユニットＰＵ１３１（または画素ユニットＰＵ１３４）と同色のＧ画素により形成されている。
そして、画素群ＰＸＧ１３の一部が位相差検出画素群ＰＤＸＧ１０として援用されている。
具体的には、Ｇ画素の画素ユニットＰＵ１３１を位相差検出用の画素ユニットＰＵ２１１として、画素ユニットＰＵ１３１に対してＸ方向に隣接して延設するように接続されたＧ画素の画素ユニット１３２を位相差検出用の画素ユニットＰＵ２１２として援用して、位相差検出画素群ＰＤＸＧ１０が形成されている。

そして、位相差検出画素群ＰＤＸＧ１０は、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４の画素ユニットＰＵを形成する画素ＮＰＸの数（４）より多い数（５以上、本例では２×４＝８）の同色（本例では緑色（Ｇ））の位相差検出画素ＰＤＰＸを含んで形成されている。
これにより、固体撮像装置１０は、微細化画素においても位相差画素の感度低下を抑制することができ、入射光量の低い撮影シーンにおいても高速かつ良好な合焦性能を持つ高い位相差性能を実現することが可能となることを実現している。

画素群ＰＸＧ１４は、Ｇ（Ｇｒ）画素の画素ユニットＰＵ１４１、Ｂ画素の画素ユニットＰＵ１４２、Ｒ画素の画素ユニットＰＵ１４３、およびＧ（Ｇｒ）画素の画素ユニットＰＵ１４４がベイヤ配列されている。画素群ＰＸＧ１４は通常画素群ＮＰＸＧ１４として形成されている。

また、本実施形態では、混色やブルーミングを抑制するために、位相差検出画素ＰＤＰＸと通常画素ＮＰＸの境界部、位相差検出画素群ＰＤＸＧ１０内の画素境界部のうちの少なくともいずれ一方で遮光膜ＳＬＤＦの幅が他の領域より厚く（太く、広く）形成されている。

さらに、本第１の実施形態の通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４においては、各画素ユニットＰＵを形成する各画素ＮＰＸに対して平面視して略円形をなすように形成された１つの個別型マイクロレンズＰＭＣＬ１が配置されている。
これに対して、位相差検出画素群ＰＤＸＧ１０は、位相差検出画素群を形成するすべての位相差検出画素ＰＤＰＸの光電変換部に光を入射する平面視して長円形（楕円形）をなすように形成された１つの共有型マイクロレンズＣＭＣＬ２０が配置されている。

位相差検出画素群ＰＤＸＧ１０は、たとえば、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４に隣接して配置されている２つの画素ユニットＰＵ２１１，ＰＵ２１２を第１方向および第１方向に直交する第２方向の少なくともいずれか一方の方向に延設するようにして形成されている。

これによると、位相差検出画素群ＰＤＸＧ１０は、たとえば、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４に隣接して配置されている２つの画素ユニットＰＵ２１１，ＰＵ２１２を第１方向（Ｘ方向）に延設するようにして形成されている。

そして、２つの画素ユニットＰＵ２１１，ＰＵ２１２は、同色（Ｇ）の画素ユニットとして形成されている。

なお、各画素ユニットＰＵ２１１～ＰＵ２１２において、各同色画素としての２画素ＰＸ－Ａ～ＰＸ－Ｂは、光電変換領域ＰＤ（１，２）の光入射部分において、バックサイド分離部としてのバックサイドメタルＢＳＭにより２つに分離されている。
また、光電変換領域ＰＤにおいて、バックサイドメタルＢＳＭと光電変換領域ＰＤの深さ方向に重なるように、トレンチ型バックサイド分離としてのバックサイドディープトレンチアイソレーション（ＢＤＴＩ）が形成されている。
これにより、同色画素ＰＸ－Ａは第１の光電変換領域を含み、同色画素ＰＸ－Ｂは第２の光電変換領域を含んでいる。
また、色が異なる画素ユニット間も、ＢＳＭ、あるいはＢＳＭとＢＤＴＩにより分離されている。

そして、本実施形態では、上述したように、混色やブルーミングを抑制するために、位相差検出画素ＰＤＰＸと通常画素ＮＰＸの境界部、位相差検出画素群ＤＰＸＧ１０内の画素境界部のうちの少なくともいずれ一方で遮光膜ＳＬＤＦ幅が他の領域より厚く（太く、広く）形成されている。

上述したように、本第１の実施形態では、図６に示すように、画素ユニットの４つの同色画素で１つのフローティングディフュージョンＦＤを共有する４画素共有構成が採用されていてもよい。
ここで、画素ユニットの４つの同色画素で１つのフローティングディフュージョンＦＤを共有する４画素共有の一構成例について説明する。

（画素ユニットの４画素共有の構成例）
図６は、本発明の第１の実施形態に係る固体撮像装置の画素群の４つの画素で１つのフローティングディフュージョンを共有する画素ユニットの一例を示す回路図である。

図６の画素部２０において、画素群ＰＸＧの画素ユニットＰＵは、４つの画素（本実施形態では色画素、ここではＧ画素）、すなわち、第１色画素ＰＸ１１、第２色画素ＰＸ１２、第３色画素ＰＸ１３、および第４色画素ＰＸ１４が２×２の正方に配置されている。

第１色画素ＰＸ１１は、第１光電変換領域により形成されるフォトダイオードＰＤ１１、および転送トランジスタＴＧ１１－Ｔｒを含んで構成されている。

第２色画素ＰＸ１２は、第２光電変換領域により形成されるフォトダイオードＰＤ１２、および転送トランジスタＴＧ１２－Ｔｒを含んで構成されている。

第３色画素ＰＸ１３は、第３光電変換領域により形成されるフォトダイオードＰＤ１３、および転送トランジスタＴＧ１３－Ｔｒを含んで構成されている。

第４色画素ＰＸ１４は、第４光電変換領域により形成されるフォトダイオードＰＤ１４、および転送トランジスタＴＧ１４－Ｔｒを含んで構成されている。

そして、画素群ＰＸＧを形成する画素ユニットＰＵは、４つの色画素ＰＸ１１，ＰＸ１２，ＰＸ１３，ＰＸ１４で、フローティングディフュージョンＦＤ１１、リセットトランジスタＲＳＴ１１－Ｔｒ、ソースフォロワトランジスタＳＦ１１－Ｔｒ、および選択トランジスタＳＥＬ１１－Ｔｒが共有されている。

このような４画素共有構成において、たとえば第１色画素ＰＸ１１、第２色画素ＰＸ１２、第３色画素ＰＸ１３、第４色画素ＰＸ１４が、同色、たとえばＧ（Ｇｒ，Ｇｂ（緑））画素として形成される。
たとえば、第１色画素ＰＸ１１のフォトダイオードＰＤ１１が第１の緑色（Ｇ）光電変換部として機能し、第２色画素ＰＸ１２のフォトダイオードＰＤ１２が第２の緑色（Ｇ）光電変換部として機能し、第３色画素ＰＸ１３のフォトダイオードＰＤ１３が第３の緑色（Ｇ）光電変換部として機能し、第４色画素ＰＸ１４のフォトダイオードＰＤ１４が第４の緑色（Ｇ）光電変換部として機能する。

フォトダイオードＰＤ１１、ＰＤ１２、ＰＤ１３、ＰＤ１４としては、たとえば埋め込みフォトダイオード（ＰＰＤ）が用いられる。
フォトダイオードＰＤ１１，ＰＤ１２，ＰＤ１３，ＰＤ１４を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
埋め込みフォトダイオード（ＰＰＤ）では、フォトダイオードＰＤの電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。

フォトダイオードＰＤ１１，ＰＤ１２，ＰＤ１３，ＰＤ１４は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。

転送トランジスタＴＧ１１－Ｔｒは、フォトダイオードＰＤ１１とフローティングディフュージョンＦＤ１１の間に接続され、制御信号ＴＧ１１により導通状態が制御される。
転送トランジスタＴＧ１１－Ｔｒは、読み出し制御系の制御の下、制御信号ＴＧ１１が所定レベルのハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤ１１で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１１に転送する。

転送トランジスタＴＧ１２－Ｔｒは、フォトダイオードＰＤ１２とフローティングディフュージョンＦＤ１１の間に接続され、制御信号ＴＧ１２により導通状態が制御される。
転送トランジスタＴＧ１２－Ｔｒは、読み出し制御系の制御の下、制御信号ＴＧ１２が所定レベルのハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤ１２で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１１に転送する。

転送トランジスタＴＧ１３－Ｔｒは、フォトダイオードＰＤ１３とフローティングディフュージョンＦＤ１１の間に接続され、制御信号ＴＧ１３により導通状態が制御される。
転送トランジスタＴＧ１３－Ｔｒは、読み出し制御系の制御の下、制御信号ＴＧ１３が所定レベルのハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤ１３で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１１に転送する。

転送トランジスタＴＧ１４－Ｔｒは、フォトダイオードＰＤ１４とフローティングディフュージョンＦＤ１１の間に接続され、制御信号ＴＧ１４により導通状態が制御される。
転送トランジスタＴＧ１４－Ｔｒは、読み出し制御系の制御の下、制御信号ＴＧ１４が所定レベルのハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤ１４で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１１に転送する。

リセットトランジスタＲＳＴ１１－Ｔｒは、図６に示すように、電源線ＶＤＤ（または電源電位）とフローティングディフュージョンＦＤ１１の間に接続され、制御信号ＲＳＴ１１により導通状態が制御される。
リセットトランジスタＲＳＴ１１－Ｔｒは、読み出し制御系の制御の下、たとえば読み出しスキャン時に、制御信号ＲＳＴ１１がＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１１を電源線ＶＤＤ（またはＶＲｓｔ）の電位にリセットする。

ソースフォロワトランジスタＳＦ１１－Ｔｒと選択トランジスタＳＥＬ１１－Ｔｒは、電源線ＶＤＤと垂直信号線ＬＳＧＮの間に直列に接続されている。
ソースフォロワトランジスタＳＦ１１－ＴｒのゲートにはフローティングディフュージョンＦＤ１１が接続され、選択トランジスタＳＥＬ１１－Ｔｒは制御信号）ＳＥＬ１１により導通状態が制御される。
選択トランジスタＳＥＬ１１－Ｔｒは、制御信号ＳＥＬ１１がＨレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ１１－ＴｒはフローティングディフュージョンＦＤ１１の電荷を電荷量（電位）に応じた利得をもって電圧信号に変換した列出力の読み出し電圧（信号）ＶＳＬ（ＰＩＸＯＵＴ）を垂直信号線ＬＳＧＮに出力する。

このような構成において、画素ユニットＰＵの各画素ＰＸ１１、ＰＸ１２、ＰＸ１３、ＰＸ１４の転送トランジスタＴＧ１１－Ｔｒ，ＴＧ１２－Ｔｒ，ＴＧ１３－Ｔｒ，ＴＧ１４－Ｔｒを個別にオン、オフさせ、フォトダイオードＰＤ１１、ＰＤ１２、ＰＤ１３、ＰＤ１４で光電変換されて蓄積された電荷を順次共通フローティングディフュージョンＦＤ１１に転送させた場合、画素単位の画素信号ＶＳＬが垂直信号線ＬＳＧＮに送出され、カラム読み出し回路４０に入力される。

一方、各画素ＰＸ１１、ＰＸ１２、ＰＸ１３、ＰＸ１４の転送トランジスタＴＧ１１－Ｔｒ，ＴＧ１２－Ｔｒ，ＴＧ１３－Ｔｒ，ＴＧ１４－Ｔｒの複数を同時にオン、オフさせ、ＴＧ１２－Ｔｒ，ＴＧ１３－Ｔｒ，ＴＧ１４－Ｔｒを個別にオン、オフさせ、フォトダイオードＰＤ１１、ＰＤ１２、ＰＤ１３、ＰＤ１４で光電変換されて蓄積された電荷を共通フローティングディフュージョンＦＤ１１に同時並列的に転送させた場合、フローティングディフュージョンＦＤ１１は加算部として機能する。
この場合、画素ユニットＰＵ内の複数、すなわち、２，３、または４画素の画素信号を加算した加算信号が垂直信号線ＬＳＧＮに送出され、カラム読み出し回路４０に入力される。

垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。

通常のピクセル読み出し動作においては、読み出し制御系の垂直走査回路３０による駆動により、シャッタースキャンが行われ、その後、読み出しスキャンが行われる。

読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。

読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。

水平走査回路５０は、読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、信号処理回路に出力する。

タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。

以上説明したように、本第１の実施形態においては、画素部２０は、光電変換部（ＰＤ）を含む複数の画素ＰＸがアレイ状に配置されて形成されている。
画素部２０においては、隣接する複数（本例では４つ）の同色画素ＰＸを含む複数（本例では４）の画素ユニットＰＵにより形成される画素群ＰＸＧ１１，ＰＸＧ１１２，ＰＸＧ１３，ＰＸＧ１４が２×２のマトリクス状に配置されている。本第１の実施形態の画素部２０においては、隣接する複数（本例では４つ）の同色画素ＰＸを含む複数（本例では４）の画素ユニットＰＵにより形成される通常画素群ＮＰＸＧと、焦点機能を制御するための位相差情報を検出するための位相差検出画素群ＰＤＸＧと、が混載され、画素群ＰＸＧ１１，ＰＸＧ１２，ＰＸＧ１４が通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４として適用され、画素群ＰＸＧ１３の一部が位相差検出画素群ＰＤＸＧ１０として援用されている。
そして、位相差検出画素群ＰＤＸＧ１０は、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４の画素ユニットＰＵを形成する画素ＮＰＸの数（４）より多い数（５以上、本例では２×４＝８）の同色（本例では緑色（Ｇ））の位相差検出画素ＰＤＰＸを含んで形成されている。

さらに、本第１の実施形態の通常画素群ＮＰＸＧ１１,ＮＰＸＧ１２，ＮＰＸＧ１４においては、各画素ユニットＰＵを形成する各画素ＮＰＸに対して平面視して略円形をなすように形成された１つの個別型マイクロレンズＣＭＣＬ１が配置されている。
これに対して、位相差検出画素群ＰＤＸＧ１０は、位相差検出画素群ＰＤＸＧ１０を形成するすべて（８個）の位相差検出画素ＰＤＰＸの光電変換部に光を入射する平面視して長円形（楕円形）をなすように形成された１つの共有型マイクロレンズＣＭＣＬ２０が配置されている。
位相差検出画素群ＰＤＸＧ１０は、たとえば、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４に隣接して配置されている２つの同色（Ｇ）の画素ユニットＰＵ２１１，ＰＵ２１２を第１方向（Ｘ方向）に延設するようにして形成されている。

したがって、本第１の実施形態によれば、微細化画素においても位相差画素の感度低下を抑制することができ、入射光量の低い撮影シーンにおいても高速かつ良好な合焦性能を持つ高い位相差性能を実現することが可能となる。

また、本第１の実施形態によれば、位相差検出画素と通常画素の境界部、位相差検出画素群ＤＰＸＧ１０内の画素境界部のうちの少なくともいずれ一方で遮光膜幅が他の領域より厚く（太く、広く）形成されていることから、混色やブルーミングを効率よく抑制することが可能となる。

また、本第１の実施形態によれば、より優れた低照度ＰＤＡＦ(位相検出オートフォーカス)性能とより優れた遮光性能を同時に実現することが可能で、ひいてはより精度の高い画質を実現することが可能となる。

（第２の実施形態）
図７は、本発明の第２の実施形態に係る画素部における画素アレイの形成例を示す図である。

本第２の実施形態の画素部２０Ａが、上述した第１の実施形態の画素部２０と異なる点は、次の通りである。

第１の実施形態においては、画素群ＰＸＧ１３の一部が位相差検出画素群ＰＤＸＧ１０Ａとして援用されている。
具体的には、Ｇ画素の画素ユニットＰＵ１３１を位相差検出用の画素ユニットＰＵ２１１として、画素ユニットＰＵ１３１に対してＸ方向に隣接して延設するように接続されたＧ画素の画素ユニット１３２を位相差検出用の画素ユニットＰＵ２１２として援用して、位相差検出画素群ＰＤＸＧ１０が形成されている。
そして、位相差検出画素群ＰＤＸＧ１０は、通常画素群ＮＰＸＧ１１,ＮＰＸＧ１２,ＮＰＸＧ１４の画素ユニットＰＵを形成する画素ＮＰＸの数（４）より多い数（５以上、本例では２×４＝８）の同色（本例では緑色（Ｇ））の位相差検出画素ＰＤＰＸを含んで形成されている。
そして、位相差検出画素群ＰＤＸＧ１０は、位相差検出画素群ＰＤＸＧ１０を形成するすべて（８個）の位相差検出画素ＰＤＰＸの光電変換部に光を入射する平面視して楕円形をなすように形成された１つの共有型マイクロレンズＣＭＣＬ２０が配置されている。

これに対して、本第２の実施形態においては、画素群ＰＸＧ１３の一部および画素群ＰＸＧ１４の一部が位相差検出画素群ＰＤＸＧ１０Ａとして援用されている。
具体的には、画素群ＰＸＧ１３のＧ画素の画素ユニットＰＵ１３１を位相差検出用の画素ユニットＰＵ２１１として、画素ユニットＰＵ１３１に対してＸ方向に隣接して延設するように接続されたＧ画素の画素ユニット１３２を位相差検出用の画素ユニットＰＵ２１２として、画素ユニットＰＵ１３２に対してＸ方向に隣接して延設するように接続された画素群ＰＸＧ１４のＧ画素の画素ユニット１４１を位相差検出用の画素ユニットＰＵ２１３として援用して、位相差検出画素群ＰＤＸＧ１０Ａが形成されている。
そして、位相差検出画素群ＰＤＸＧ１０Ａは、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４の画素ユニットＰＵを形成する画素ＮＰＸの数（４）より多い数（５以上、本例では２×６＝１２）の同色（本例では緑色（Ｇ））の位相差検出画素ＰＤＰＸを含んで形成されている。
そして、位相差検出画素群ＰＤＸＧ１０Ａは、位相差検出画素群ＰＤＸＧ１０Ａを形成するすべて（１２個）の位相差検出画素ＰＤＰＸの光電変換部に光を入射する平面視して長円形（楕円形）をなすように形成された１つの共有型マイクロレンズＣＭＣＬ２１が配置されている。

本第２の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができる。
すなわち、本第２の実施形態によれば、微細化画素においても位相差画素の感度低下を抑制することができ、入射光量の低い撮影シーンにおいても高速かつ良好な合焦性能を持つ高い位相差性能を実現することが可能となる。

（第３の実施形態）
図８は、本発明の第３の実施形態に係画素部における画素アレイの形成例を示す図である。

本第３の実施形態の画素部２０Ｂが、上述した第２の実施形態の画素部２０Ａと異なる点は、次の通りである。

第２の実施形態においては、画素群ＰＸＧ１３のＧ画素の画素ユニットＰＵ１３１を位相差検出用の画素ユニットＰＵ２１１として、画素ユニットＰＵ１３１に対してＸ方向に隣接して延設するように接続されたＧ画素の画素ユニット１３２を位相差検出用の画素ユニットＰＵ２１２として、画素ユニットＰＵ１３２に対してＸ方向に隣接して延設するように接続された画素群ＰＸＧ１４のＧ画素の画素ユニット１４１を位相差検出用の画素ユニットＰＵ２１３として援用して、位相差検出画素群ＰＤＸＧ１０Ａが形成されている。
そして、位相差検出画素群ＰＤＸＧ１０Ａは、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４の画素ユニットＰＵを形成する画素ＮＰＸの数（４）より多い数（５以上、本例では２×６＝１２）の同色（本例では緑色（Ｇ））の位相差検出画素ＰＤＰＸを含んで形成されている

これに対して、本第３の実施形態では、第１の方向に縦続接続された３つの画素ユニット２１１、２１２，２１３のうち、両端の画素ユニット２１１，２１３はＧ画素の画素ユニットのままとし、真ん中の画素ユニット２１２ＢをＢ画素の画素ユニットとして起用している。

具体的には、本第３の実施形態においては、画素群ＰＸＧ１３のＧ画素の画素ユニットＰＵ１３１を位相差検出用の画素ユニットＰＵ２１１として、画素ユニットＰＵ１３１に対してＸ方向に隣接して延設するように接続されたＢ画素の画素ユニット１３２を位相差検出用の画素ユニットＰＵ２１２Ｂとして、画素ユニットＰＵ１３２に対してＸ方向に隣接して延設するように接続された画素群ＰＸＧ１４のＧ画素の画素ユニット１４１を位相差検出用の画素ユニットＰＵ２１３として援用して、位相差検出画素群ＰＤＸＧ１０Ｂが形成されている。
位相差検出画素群ＰＤＸＧ１０Ｂは、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４の画素ユニットＰＵを形成する画素ＮＰＸの数（４）より多い数（５以上、本例では２×６＝１２）のＧ画素が８個、Ｂ画素が４個の位相差検出画素ＰＤＰＸを含んで形成されている。
そして、Ｂ画素の画素ユニットＰＵ２１２Ｂは、たとえば感度補正用画素ユニットとして、位相差検出画素群ＰＤＸＧ１０Ｂに適用されている。

なお、感度補正用画素ユニット２１２Ｂを形成する画素の色は、画素アレイ２００の画素配列に準じた画素の色である。

本第３の実施形態によれば、上述した第３の実施形態と同様の効果を得ることができる。
すなわち、本第３の実施形態によれば、微細化画素においても位相差画素の感度低下を抑制することができ、入射光量の低い撮影シーンにおいても高速かつ良好な合焦性能を持つより高い位相差性能を実現することが可能となる。

（第４の実施形態）
図９は、本発明の第４の実施形態に係る画素部における画素アレイの形成例を示す図である。

本第４の実施形態の画素部２０Ｃが、上述した第１の実施形態の画素部２０と異なる点は、次の通りである。

第１の実施形態においては、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４においては、各画素ユニットＰＵを形成する各画素ＮＰＸに対して平面視して略円形をなすように形成された１つの個別型マイクロレンズＭＣＬ１０が配置されている。
そして、位相差検出画素群ＰＤＸＧ１０は、たとえば、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４に隣接して配置されている２つの同色（Ｇ）の画素ユニットＰＵ２１１，ＰＵ２１２を第１方向（Ｘ方向）に延設するようにして形成されており、位相差検出画素群ＰＤＸＧ１０を形成するすべて（８個）の位相差検出画素ＰＤＰＸの光電変換部に光を入射する平面視して楕円形をなすように形成された１つの共有型マイクロレンズＣＭＣＬ２０が配置されている。

これに対して、本第４の実施形態では、位相差検出画素群ＰＤＸＧ１０Ｃにおいては、位相差検出画素群ＰＤＸＧ１０Ｃを形成する位相差検出画素領域が複数（本例では２）の分割位相差検出領域ＤＰＤＲ１,ＤＰＤＲ２に分割され（区分けされ）、分割位相差検出領域ＤＰＤＲ１，ＤＰＤＲ２のそれぞれには、複数の位相差検出画素の光電変換部に光を入射する平面視して円形の共有型マイクロレンズＭＣＬ２１，ＭＣＬ２２が配置されている。
本第４の実施形態では、分割位相差検出領域ＤＰＤＲとしては画素ユニットＰＵ２１１、ＰＵ２１２単位で区分けされ、各画素ユニット２１１，２１２の４つの同色画素ＰＸの光電変換部に光を入射する共有型マイクロレンズＣＭＣＬ２１，ＣＭＣＬ２２が配置されている。

本第４の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができる。

（第５の実施形態）
図１０は、本発明の第５の実施形態に係る画素部における画素アレイの形成例を示す図である。

本第５の実施形態の画素部２０Ｄが、上述した第２の実施形態の画素部２０Ａと異なる点は、次の通りである。

第２の実施形態の画素部２０Ａにおいては、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４においては、各画素ユニットＰＵを形成する各画素ＮＰＸに対して平面視して長円形（略円形）をなすように形成された１つの個別型マイクロレンズＰＭＣＬ１が配置されている。
そして、位相差検出画素群ＰＤＸＧ１０は、たとえば、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４に隣接して配置されている３つの同色（Ｇ）の画素ユニットＰＵ２１１，ＰＵ２１２、ＰＵ２１３が第１方向（Ｘ方向）に延設するようにして形成されており、位相差検出画素群ＰＤＸＧ１０Ａを形成するすべて（１２個）の位相差検出画素ＰＤＰＸの光電変換部に光を入射する平面視して長円形（楕円形）をなすように形成された１つの共有型マイクロレンズＣＭＣＬ２１が配置されている。

これに対して、本第５の実施形態では、位相差検出画素群ＰＤＸＧ１０Ｄにおいては、位相差検出画素群ＰＤＸＧ１０Ｄを形成する位相差検出画素領域が複数（本例では３）の分割位相差検出領域ＤＰＤＲ１，ＤＰＤＲ２，ＤＰＤＲ３に分割され（区分けされ）、分割位相差検出領域ＤＰＤＲ１，ＤＰＤＲ２，ＤＰＤＲ３のそれぞれには、複数の位相差検出画素の光電変換部に光を入射する平面視して円形の共有型マイクロレンズＣＭＣＬ２１，ＣＭＣＬ２２，ＣＭＣＬ２３が配置されている。
本第５の実施形態では、分割位相差検出領域ＤＰＤＲとして画素ユニットＰＵ２１１、ＰＵ２１２，ＰＵ２１３単位で第１方向（Ｘ方向）に区分けされ、各画素ユニットＰＵ２１１，ＰＵ２１２，ＰＵ２１３の４つの同色画素ＰＸの光電変換部に光を入射する共有型マイクロレンズＣＭＣＬ２１，ＣＭＣＬ２２，ＣＭＣＬ２３が配置されている。

本第５の実施形態によれば、上述した第２の実施形態と同様の効果を得ることができる。

（第６の実施形態）
図１１は、本発明の第６の実施形態に係る画素部における画素アレイの形成例を示す図である。

本第６の実施形態の画素部２０Ｅが、上述した第５の実施形態の画素部２０Ｄと異なる点は、次の通りである。

本第６の実施形態の画素部２０Ｅにおいては、２つの共有型マイクロレンズＭＣＬ２１，ＭＣＬ２２の配置を、第５の実施形態の画素部２０Ｄの正位置から第１方向（Ｘ方向）に画素ユニットの半ピッチ分ずらした位置に配置されている。

マイクロレンズＭＣＬ２１は画素ＰＵユニット２１１の右側半分と画素ユニットＰＵ２１２の左半分にまたがるようにして配置されている。
マイクロレンズＭＣＬ２１２は画素ユニット２１２の左側半分と右隣の画素群の画素ユニットＰＵ２１３の左半分にまたがるようにして配置されている。

このような構成においても、十分な位相差情報を得ることができる。
本第６の実施形態によれば、上述した第５の実施形態と同様の効果を得ることができる。

（第７の実施形態）
図１２は、本発明の第７の実施形態に係る画素部における画素アレイの形成例を示す図である。

本第７の実施形態の画素部２０Ｆが、上述した第５の実施形態の画素部２０Ｄと異なる点は、次の通りである。

第５の実施形態においては、分割位相差検出領域ＤＰＤＲとして画素ユニットＰＵ２１１、ＰＵ２１２，ＰＵ２１３単位で第１方向（Ｘ方向）に区分けされ、各画素ユニットＰＵ２１１，ＰＵ２１２，ＰＵ２１３の４つの同色画素ＰＸの光電変換部に光を入射する共有型マイクロレンズＣＭＣＬ２１，ＣＭＣＬ２２，ＣＭＣＬ２３が配置されている。

これに対して、本第７の実施形態の画素部２０Ｆにおいては、分割位相差検出領域ＤＰＤＲとして画素ユニットＰＵ２１１、ＰＵ２１２，ＰＵ２１３単位で第１方向（Ｘ方向）に区分けされ、かつ、画素ユニットＰＵ２１４、ＰＵ２１２，ＰＵ２１５単位で第２方向（Ｙ方向）に区分けされ、各画素ユニットＰＵ２１１，ＰＵ２１２，ＰＵ２１３，ＰＵ２１４，ＰＵ２１５の４つの同色画素ＰＸの光電変換部に光を入射する共有型マイクロレンズＣＭＣＬ２１，ＣＭＣＬ２２，ＣＭＣＬ２３，ＣＭＣＬ２４，ＣＭＣＬ２５が配置されている。

このような構成においては、第１方向（Ｘ方向）および第２方向（Ｙ方向）の十分な位相差情報を得ることができる。
そして、本第７の実施形態によれば、上述した第５の実施形態と同様の効果を得ることができる。

（第８の実施形態）
図１３は、本発明の第８の実施形態に係る画素部における画素アレイの形成例を示す図である。

本第８の実施形態の画素部２０Ｇが、上述した第５の実施形態の画素部２０Ｄと異なる点は、次の通りである。

第５の実施形態においては、分割位相差検出領域ＤＰＤＲ２としてのＧ画素の画素ユニット２１２に対して、４つの同色画素ＰＸの光電変換部に光を入射する共有型マイクロレンズＭＣＬ２２が配置されている。
これに対して、本第８の実施形態においては、画素ユニットＰＵ２１２を形成する各画素に対して平面視して略円形をなすように形成された１つの個別型マイクロレンズＰＭＣＬ１～ＰＭＣＬ４が配置されている。

このような構成においても、十分な位相差情報を得ることができる。
そして、本第８の実施形態によれば、上述した第５の実施形態と同様の効果を得ることができることはもとより、位相差画素の感度補正、欠陥補正、および感度シェーディング補正の精度を向上させることが可能となる。

（第９の実施形態）
図１４は、本発明の第９の実施形態に係る画素部における画素アレイの形成例を示す図である。

本第９の実施形態の画素部２０Ｈが、上述した第７の実施形態の画素部２０Ｆと異なる点は、次の通りである。

第７の実施形態においては、分割位相差検出領域ＤＰＤＲ２としてのＧ画素の画素ユニット２１２に対して、４つの同色画素ＰＸの光電変換部に光を入射する共有型マイクロレンズＣＭＣＬ２２が配置されている。
これに対して、本第９の実施形態においては、画素ユニットＰＵ２１２を形成する各画素に対して平面視して略円形をなすように形成された１つの個別型マイクロレンズＰＭＣＬ１１～ＰＭＣＬ１４が配置されている。

このような構成においては、第１方向（Ｘ方向）および第２方向（Ｙ方向）の十分な位相差情報を得ることができる。
そして、本第９の実施形態によれば、上述した第７の実施形態と同様の効果を得ることができることはもとより、位相差画素の感度補正、欠陥補正、および感度シェーディング補正の精度を向上させることが可能となる。

（第１０の実施形態）
図１５は、本発明の第１０の実施形態に係る画素部における画素アレイの形成例を示す図である。

本第１０の実施形態の画素部２０Ｉが、上述した第８の実施形態の画素部２０Ｇと異なる点は、次の通りである。

第８の実施形態においては、分割位相差検出領域ＤＰＤＲ２としての位相差検出画素であるＧ画素の画素ユニット２１２を形成する各画素に対して平面視して略円形をなすように形成された１つの個別型マイクロレンズＰＭＣＬ１～ＰＭＣＬ４が配置されている。
これに対して、本第１０の実施形態においては、画素ユニットＰＵ２１２を通常画素群に適用されるＢ画素の画素ユニットにより形成し、各Ｂ画素に対して平面視して略円形をなすように形成された１つの個別型マイクロレンズＰＭＣＬ１１～ＭＣＬ１４が配置されている。

なお、ここで、通常画素群に適用される画素ユニットＰＵ２１２の色画素として選定される画素の色Ｂ（青）は、画素アレイ２００Ｉの画素配列に準じた画素の色に相当するからである。

このような構成においても、十分な位相差情報を得ることができる。
そして、本第１０の実施形態によれば、上述した第８の実施形態と同様の効果を得ることができることはもとより、ＰＤＡＦ画素領域の色補正がさらに容易になる。

（第１１の実施形態）
図１６は、本発明の第１１の実施形態に係る画素部における画素アレイの形成例を示す図である。

本第１１の実施形態の画素部２０Ｊが、上述した第９の実施形態の画素部２０Ｈと異なる点は、次の通りである。

第９の実施形態においては、分割位相差検出領域ＤＰＤＲ２としての位相差検出画素であるＧ画素の画素ユニット２１２を形成する各画素に対して平面視して略円形をなすように形成された１つの個別型マイクロレンズＰＭＣＬ１～ＰＭＣＬ４が配置されている。
これに対して、本第１１の実施形態においては、画素ユニットＰＵ２１２を通常画素群に適用されるＢ画素の画素ユニットにより形成し、各Ｂ画素に対して平面視して略円形をなすように形成された１つの個別型マイクロレンズＰＭＣＬ１１～ＰＭＣＬ１４が配置されている。

なお、ここで、通常画素群に適用される画素ユニットＰＵ２１２の色画素として選定される画素の色Ｂ（青）は、画素アレイ２００Ｊの画素配列に準じた画素の色に相当するからである。

このような構成においては、第１方向（Ｘ方向）および第２方向（Ｙ方向）の十分な位相差情報を得ることができる。
そして、本第１１の実施形態によれば、上述した第９の実施形態と同様の効果を得ることができることはもとより、ＰＤＡＦ画素領域の色補正がさらに容易になる。

（第１２の実施形態）
図１７（Ａ）および（Ｂ）は、本発明の第１２の実施形態に係る画素部における画素アレイの形成例を示す図である。図１７（Ａ）は画素ユニットが４個の同色画素を２×２に配列して構成した例を、図１７（Ｂ）は画素ユニットが９個の同色画素を３×３に配列して構成した例を示している。

本第１２の実施形態の画素部２０Ｋ１，２０Ｋ２が、上述した第５の実施形態の画素部２０Ｄと異なる点は、次の通りである。

第５の実施形態においては、分割位相差検出領域ＤＰＤＲとして画素ユニットＰＵ２１１、ＰＵ２１２，ＰＵ２１３単位で第１方向（Ｘ方向）に区分けされ、各画素ユニットＰＵ２１１，ＰＵ２１２，ＰＵ２１３の４つの同色画素ＰＸの光電変換部に光を入射する共有型マイクロレンズＣＭＣＬ２１，CＭＣＬ２２，CＭＣＬ２３が配置されている。

これに対して、本第１２の実施形態の画素部２０Ｋにおいては、分割位相差検出領域ＤＰＤＲとして画素ユニットＰＵ２１１、ＰＵ２１２，ＰＵ２１３単位で第１方向（Ｘ方向）に区分けされ、各画素ユニットＰＵ２１１，ＰＵ２１２，ＰＵ２１３の隣接する２つの同色画素ＰＸの光電変換部に光を入射する共有型マイクロレンズＣＭＣＬ２０１，ＣＭＣＬ２０２，ＣＭＣＬ２０３，ＣＭＣＬ２０４，ＣＭＣＬ２０５，ＣＭＣＬ２０６（図１７（A）が配置されている（図１７（B）の例ではＣＭＣＬ２０１～ＣＭＣＬ２１２）。

位相差検出画素群は、分割位相差検出領域ＤＰＤＲとして画素ユニットＰＵ２１１、ＰＵ２１２，ＰＵ２１３単位で、複数のいわゆる２in1オンチップレンズが並べて配置されている。

すなわち、本第１２の実施形態においては、位相差検出画素群ＰＤＸＧ１０Ｋには、隣接する複数の（２つの）位相差検出画素の光電変換部ごとに光を入射する複数の共有型マイクロレンズが並べて配置されている。

このような構成においては、十分な位相差情報を得ることができる。
そして、本第１２の実施形態によれば、上述した第５の実施形態と同様の効果を得ることができることはもとより、レンズを再現性よく作製することが可能となる。

（第１３の実施形態）
図１８（A）および（B）は、本発明の第１３の実施形態に係る画素部における画素アレイの形成例を示す図である。図１８（Ａ）は画素ユニットが４個の同色画素を２×２に配列して構成した例を、図１８（Ｂ）は画素ユニットが９個の同色画素を３×３に配列して構成した例を示している。

本第１３の実施形態の画素部２０Ｌが、上述した第１２の実施形態の画素部２０Ｋと異なる点は、次の通りである。

第１２の実施形態の画素部２０Ｋにおいて、位相差検出画素群ＰＤＸＧ１０Ｋは、分割位相差検出領域ＤＰＤＲとして画素ユニットＰＵ２１１、ＰＵ２１２，ＰＵ２１３単位で、複数のいわゆる２in1オンチップレンズが並べて配置されている。
すなわち、第１２の実施形態においては、位相差検出画素群には、隣接する複数の（２つの）位相差検出画素ＰＤＰＸの光電変換部ごとに光を入射する複数の共有型マイクロレンズが並べて配置されている。

これに対して、本第１３の実施形態においては、位相差検出画素群ＰＤＸＧ１０Ｌにおいて、第１方向（Ｘ方向）または第２方向（方向）に隣接する共有型マイクロレンズはピッチをずらして配置されている。
本例では、隣接する共有型マイクロレンズの光学中心を半ピッチＨＰＴずらして配置されている。

このような構成においては、十分な位相差情報を得ることができる。
そして、本第１３の実施形態によれば、上述した第５の実施形態と同様の効果を得ることができることはもとより、レンズを再現性よく作製することが可能となり、オンチップレンズ間のデッドスペースの発生を解消でき、しかも感度向上を図ることが可能となる。

（第１４の実施形態）
図１９（A）および（B）は、本発明の第１４の実施形態に係る画素部における画素アレイの形成例を示す図である。図１９（Ａ）は画素ユニットが４個の同色画素を２×２に配列して構成した例を、図１９（Ｂ）は画素ユニットが９個の同色画素を３×３に配列して構成した例を示している。

本第１４の実施形態の画素部２０Ｍが、上述した第１３の実施形態の画素部２０Ｌと異なる点は、次の通りである。

第１３の実施形態の画素部２０Ｌにおいては、位相差検出画素群ＰＤＸＧ１０Ｌ内において共有型マイクロレンズを共用する相手のない位相差検出画素ＰＤＰＸは、そのままの状態で何も接続されていない。
これに対して、本第１４の実施形態の画素部２０Ｍでは、その位相差検出画素群ＰＤＸＧ１０Ｍに隣接する通常画素群ＮＰＸＧ内の通常画素ＮＰＸと共有型マイクロレンズを共用するように形成されている。

このような構成においては、十分な位相差情報を得ることができる。
そして、本第１４の実施形態によれば、上述した第５の実施形態と同様の効果を得ることができることはもとより、レンズを再現性よく作製することが可能となり、オンチップレンズ間のデッドスペースの発生を解消でき、しかも感度向上を図ることが可能となる。

（第１５の実施形態）
図２０（Ａ）および（Ｂ）は、本発明の第１５の実施形態に係る画素部における画素アレイの形成例を示す図である。

本第１５の実施形態の画素部２０Ｎが、上述した第１の実施形態の画素部２０と異なる点は、次の通りである。

第１の実施形態においては、位相差検出画素群ＰＤＸＧ１０Ａを形成するすべて（１２個）の位相差検出画素ＰＤＰＸの略全面的に光電変換部に光を入射する平面視して長円形（楕円形）をなすように形成された１つの共有型マイクロレンズＣＭＣＬ２０が配置されている。

これに対して、本第１５の実施形態において、共有型マイクロレンズＣＭＣＬ２０Ｎがブルーミングや混色を抑制するために、画素ピッチより小さく形成されている。

本第１５の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができることはもとより、ブルーミングや混色を確実に抑制することが可能となる。

（第１６の実施形態）
図２１は、本発明の第１６の実施形態に係る画素部における画素アレイの形成例を示す図である。

本第１６の実施形態の画素部２０Ｏが、上述した第１の実施形態の画素部２０と異なる点は、次の通りである。

第１の実施形態においては、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４においては、各画素ユニットＰＵを形成する各画素ＮＰＸに対して平面視して略円形をなすように形成された１つの個別型マイクロレンズＰＭＣＬ１が配置されている。

これに対して、本第１６の実施形態では、通常画素群ＮＰＸＧ１１，ＮＰＸＧ１２，ＮＰＸＧ１４においては、各画素ユニットＰＵを形成する４つの同色画素ＰＸの光電変換部に光を入射する共有型マイクロレンズＣＭＣＬ２１が配置されている。

本第１６の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができる。

以上説明した固体撮像装置１０，１０Ａ～１０Ｏは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。

図２２は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。

本電子機器８００は、図２２に示すように、本実施形態に係る固体撮像装置１０，１０Ａ～１０Oが適用可能なＣＭＯＳイメージセンサ８１０を有する。
さらに、電子機器８００は、このＣＭＯＳイメージセンサ８１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）８２０を有する。
電子機器８００は、ＣＭＯＳイメージセンサ８１０の出力信号を処理する信号処理回路(ＰＲＣ)８３０を有する。

信号処理回路８３０は、ＣＭＯＳイメージセンサ８１０の出力信号に対して所定の信号処理を施す。
信号処理回路８３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。

上述したように、ＣＭＯＳイメージセンサ８１０として、前述した固体撮像装置１０，１０Ａ～１０Ｏを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。

１０，１０Ａ～１０Ｏ・・・固体撮像装置、２０，２０Ａ～２０Ｏ・・・画素部、２００，２００Ａ～２００Ｏ・・・画素アレイ、ＰＸ・・・画素、ＰＤＰＸ・・・位相差検出画素、ＰＸＧ・・・画素群、ＮＰＸＧ・・・通常画素群、ＰＤＸＧ・・・位相差検出画素群、ＰＵ・・・画素ユニット、ＭＣＬ・・・マイクロレンズ、３０・・・垂直走査回路、４０・・・読み出し回路、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・読み出し駆動制御部、８００・・・電子機器、８１０・・・ＣＭＯＳイメージセンサ、８２０・・・光学系、８３０・・・信号処理回路（ＰＲＣ）。

Claims (17)

1. 光電変換部を含む複数の画素がアレイ状に配置された画素部を有し、
   前記画素部においては、
   隣接する複数の同色画素を含む複数の画素ユニットにより形成される通常画素群と、
   焦点機能を制御するための位相差情報を検出するための位相差検出画素群と、が混載され、
   前記位相差検出画素群は、
   前記通常画素群の前記画素ユニットを形成する画素の数より多い数の同色の位相差検出画素を含んで形成され、
   少なくとも２つの位相差検出画素の光電変換部に光を入射する少なくとも一つの共有型マイクロレンズを含む
   固体撮像装置。
2. 前記位相差検出画素群は、
   前記通常画素群に隣接して配置されている少なくとも２つの前記画素ユニットを第１方向および前記第１方向に直交する第２方向の少なくともいずれか一方の方向に延設するようにして形成されている
   請求項１記載の固体撮像装置。
3. 前記位相差検出画素群において、
   前記少なくとも２つの画素ユニットは、同色の画素ユニットとして形成されている
   請求項２記載の固体撮像装置。
4. 前記画素部において、
   前記画素間の境界部には不要な光の入射を防止する遮光膜が形成され、
   前記位相差検出画素と通常画素の境界部、前記位相差検出画素群内の画素境界部のうちの少なくともいずれかで遮光膜幅が他の領域より厚く形成されている
   請求項２記載の固体撮像装置。
5. 前記共有型マイクロレンズは、
   画素ピッチより小さく形成されている
   請求項２記載の固体撮像装置。
6. 前記位相差検出画素群には、
   前記位相差検出画素群を形成するすべての前記位相差検出画素の光電変換部に光を入射する一つの共有型マイクロレンズを含む
   請求項３記載の固体撮像装置。
7. 前記通常画素群の通常画素の画素信号、並びに、前記位相差検出画素群の前記位相差検出画素による位相差情報を全て加算して読み出し可能な読み出し部を含む
   請求項６記載の固体撮像装置。
8. 前記位相差検出画素群においては、
   前記位相差検出画素群を形成する位相差検出画素領域が複数の分割位相差検出領域に分割され、
   前記分割位相差検出領域のそれぞれには、複数の前記位相差検出画素の光電変換部に光を入射する共有型マイクロレンズが配置されている
   請求項３記載の固体撮像装置。
9. 所定の２つの分割位相差検出領域間には、感度補正用画素ユニットとして前記位相差検出画素に代えて前記通常画素群に適用される画素ユニットが配置されている
   請求項８記載の固体撮像装置。
10. 通常画素群に適用される画素ユニットの色画素として選定される画素の色は、画素アレイの画素配列に準じた画素の色である
    請求項９記載の固体撮像装置。
11. 前記位相差検出画素群には、
    隣接する複数の前記位相差検出画素の光電変換部ごとに光を入射する複数の共有型マイクロレンズを含む
    請求項３記載の固体撮像装置。
12. 前記位相差検出画素群において、
    前記第１方向または前記第２方向に隣接する前記共有型マイクロレンズはピッチをずらして配置されている
    請求項１１記載の固体撮像装置。
13. 前記位相差検出画素群内において前記共有型マイクロレンズを共用する相手のない位相差検出画素は、当該位相差検出画素群に隣接する通常画素群内の通常画素と共有型マイクロレンズを共用するように形成されている
    請求項１２記載の固体撮像装置。
14. 前記画素部において、
    前記通常画素群は、
    第１の同色画素ユニット、第２の同色画素ユニット、第３の同色画素ユニット、および第４の同色画素ユニットの４つが、
    第１方向に、前記第１の同色画素ユニットと前記第２の同色画素ユニットが隣接するとともに、前記第３の同色画素ユニットと前記第４の同色画素ユニットが隣接し、
    前記第１方向に直交する第２方向に、前記第１の同色画素ユニットと前記第３の同色画素ユニットが隣接するとともに、前記第２の同色画素ユニットと前記第４の同色画素ユニットが隣接するように正方配列され、
    前記第１の同色画素ユニット、前記第２の同色画素ユニット、前記第３の同色画素ユニット、および前記第４の同色画素ユニットのそれぞれは、
    画素ユニットを形成する複数の同色の通常画素が、ｑ×ｑ（ｑは２以上の正の整数）のマトリクス状に配列され、
    前記通常画素ごとに、当該通常画素の光電変換部に光を入射する個別型マイクロレンズがそれぞれ形成されている
    請求項３、４，５，６，７または１１記載の固体撮像装置。
15. 前記通常画素群の前記第１の同色画素ユニットおよび前記第４の同色画素ユニットを形成する通常画素、並びに、前記位相差検出画素群内の位相差検出画素ユニットを形成する位相差検出画素は、同色の画素により形成されている
    請求項１４記載の固体撮像装置。
16. 光電変換部を含む複数の画素がアレイ状に配置された画素部を有し、
    前記画素部においては、
    隣接する複数の同色画素を含む複数の画素ユニットにより形成される通常画素群と、
    焦点機能を制御するための位相差情報を検出するための位相差検出画素群と、が混載されている固体撮像装置の製造方法であって、
    前記位相差検出画素群においては、
    前記通常画素群の前記画素ユニットを形成する画素の数より多い数の同色の位相差検出画素を含んで形成し、
    少なくとも２つの位相差検出画素の光電変換部に光を入射する少なくとも一つの共有型マイクロレンズを形成する
    固体撮像装置の製造方法。
17. 固体撮像装置と、
    前記固体撮像装置に被写体像を結像する光学系と、を有し、
    前記固体撮像装置は、
    光電変換部を含む複数の画素がアレイ状に配置された画素部を有し、
    前記画素部においては、
    隣接する複数の同色画素を含む複数の画素ユニットにより形成される通常画素群と、
    焦点機能を制御するための位相差情報を検出するための位相差検出画素群と、が混載され、
    前記位相差検出画素群は、
    前記通常画素群の前記画素ユニットを形成する画素の数より多い数の同色の位相差検出画素を含んで形成され、
    少なくとも２つの位相差検出画素の光電変換部に光を入射する少なくとも一つの共有型マイクロレンズを含む
    電子機器。
    

Images