WO2023062846A1 - 光電変換素子及び撮像装置 - Google Patents

光電変換素子及び撮像装置 Download PDF

Info

Publication number
WO2023062846A1
WO2023062846A1 PCT/JP2021/038328 JP2021038328W WO2023062846A1 WO 2023062846 A1 WO2023062846 A1 WO 2023062846A1 JP 2021038328 W JP2021038328 W JP 2021038328W WO 2023062846 A1 WO2023062846 A1 WO 2023062846A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
photoelectric conversion
electrode
layer
light incident
Prior art date
Application number
PCT/JP2021/038328
Other languages
English (en)
French (fr)
Inventor
祐介 田尻
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to PCT/JP2021/038328 priority Critical patent/WO2023062846A1/ja
Priority to JP2023554493A priority patent/JPWO2023063252A1/ja
Priority to PCT/JP2022/037593 priority patent/WO2023063252A1/ja
Priority to CN202280067392.6A priority patent/CN118284973A/zh
Priority to KR1020247010875A priority patent/KR20240087780A/ko
Priority to EP22880947.1A priority patent/EP4418322A1/en
Publication of WO2023062846A1 publication Critical patent/WO2023062846A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Definitions

  • the present disclosure relates to photoelectric conversion elements and imaging devices.
  • An image sensor also called an infrared sensor that has sensitivity in the infrared region is widely used in surveillance cameras and the like (see Patent Document 1).
  • the photoelectric conversion layer does not have a pixel separation structure, so-called crosstalk, in which electric charges generated near the light incident surface flow into adjacent pixels, may occur.
  • Patent Document 2 discloses a photoelectric conversion element in which each pixel having a light absorption layer containing a compound semiconductor material is separated by a groove.
  • each pixel since each pixel is separated by a groove, crosstalk can be suppressed. easier.
  • photoelectric conversion since photoelectric conversion is not performed in the groove region, the photoelectric conversion region is narrowed and the sensitivity may be lowered.
  • the present disclosure provides a photoelectric conversion element and an imaging device capable of suppressing crosstalk without lowering sensitivity.
  • a first semiconductor layer of a first conductivity type containing a compound semiconductor material a second semiconductor layer of a first conductivity type, which contains a compound semiconductor material having a bandgap larger than that of the first semiconductor layer and is laminated on the side opposite to the light incident surface of the first semiconductor layer; a third semiconductor layer of the first conductivity type, which contains a compound semiconductor material having a bandgap larger than that of the first semiconductor layer and is laminated on the light incident surface side of the first semiconductor layer; a first diffusion layer of a second conductivity type arranged from the side opposite to the light incident surface of the second semiconductor layer through the second semiconductor layer to the inside of the first semiconductor layer; a first electrode in contact with the first diffusion layer on the side opposite to the light incident surface of the second semiconductor layer; a second diffusion layer of a second conductivity type arranged in the depth direction of the third semiconductor layer from the light incident surface side of the third semiconductor layer; a second electrode in contact with the second diffusion layer on the light
  • the first diffusion layer, the second diffusion layer, the first electrode, and the second electrode are provided for each pixel, Each of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer may be arranged across a plurality of pixel regions.
  • the first diffusion layers and the first electrodes are provided m (m is an integer of 1 or more) for each pixel, or are provided for m (m is an integer of 1 or more) pixels,
  • Each of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer may be arranged across a plurality of pixel regions.
  • n (n is an integer of 1 or more) pieces of the second diffusion layers and the second electrodes are provided for each pixel, or n (n is an integer of 1 or more) pieces of the pixels are provided;
  • Each of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer may be arranged across a plurality of pixel regions.
  • a plurality of the second diffusion layers and a plurality of the corresponding second electrodes are provided for each pixel; a via electrically conducting to the plurality of second electrodes in the same pixel and penetrating the third semiconductor layer, the first semiconductor layer, and the second semiconductor layer; and a wiring layer electrically conducting the plurality of second electrodes in the same pixel to the corresponding vias.
  • All the second electrodes within the plurality of pixels may be electrically connected to the via.
  • a first readout circuit disposed on the side opposite to the light incident surface of the second semiconductor layer and electrically connected to the first electrode; a via electrically conducting to the second electrode and penetrating the third semiconductor layer, the first semiconductor layer, and the second semiconductor layer;
  • a second readout circuit may be provided on the side of the second semiconductor layer opposite to the light incident surface and electrically connected to the via.
  • a first substrate on which the first semiconductor layer, the second semiconductor layer, the third semiconductor layer, the first diffusion layer, the second diffusion layer, the first electrode, and the second electrode are arranged;
  • the first readout circuit and the second readout circuit are arranged, and a readout circuit is arranged to generate a pixel signal based on the charge extracted by the first readout circuit and the charge extracted by the second readout circuit.
  • a second substrate to be a plurality of bonding portions for bonding the first substrate and the second substrate and transmitting and receiving a plurality of signals between the first substrate and the second substrate;
  • the vias may be connected to the corresponding junctions.
  • a first substrate on which the first semiconductor layer, the second semiconductor layer, the third semiconductor layer, the first diffusion layer, the second diffusion layer, the first electrode, and the second electrode are arranged; a second substrate on which the first readout circuit and the second readout circuit are arranged and which generates a pixel signal based on the charges read out by the first readout circuit and the charges read out by the second readout circuit; , and
  • the via may extend through the first substrate to the second readout circuitry in the second substrate.
  • the voltage applied to the first readout circuit may be set independently of the voltage applied to the second readout circuit.
  • the via is a first via for transferring a first charge generated by photoelectric conversion to the second readout circuit; and a second via for discharging a second charge generated by photoelectric conversion.
  • the first via and the second via are provided for each of a plurality of pixels, the first via discharges the first charge of the plurality of corresponding pixels;
  • the second vias may discharge the second charges of the corresponding plurality of pixels.
  • the second diffusion layer may be arranged from the light incident surface side of the third semiconductor layer to the inside of the first semiconductor layer through the third semiconductor layer.
  • the first electrode and the second electrode may collect charges obtained by photoelectrically converting light in the same wavelength band.
  • the second diffusion layer may be arranged so as to remain inside the third semiconductor layer without penetrating the third semiconductor layer from the light incident surface side of the third semiconductor layer.
  • the first electrode and the second electrode may collect charges obtained by photoelectrically converting light in different wavelength bands.
  • the compound semiconductor material of the second semiconductor layer may be the same as the compound semiconductor material of the third semiconductor layer.
  • a fourth semiconductor layer of the first conductivity type which is arranged on the light incident surface side of the third semiconductor layer, has a higher impurity concentration than the third semiconductor layer, and is arranged electrically separated from the second electrode. and, and a third electrode electrically connected to the fourth semiconductor layer.
  • a pixel array section having a plurality of pixels, each of the plurality of pixels, a first conductivity type first semiconductor layer containing a compound semiconductor material that performs photoelectric conversion; a second semiconductor layer of a first conductivity type, which contains a compound semiconductor material having a bandgap larger than that of the first semiconductor layer and is laminated on the side opposite to the light incident surface of the first semiconductor layer; a third semiconductor layer of the first conductivity type, which contains a compound semiconductor material having a bandgap larger than that of the first semiconductor layer and is laminated on the light incident surface side of the first semiconductor layer; a first diffusion layer of a second conductivity type arranged from the side opposite to the light incident surface of the second semiconductor layer through the second semiconductor layer to the inside of the first semiconductor layer; a first electrode in contact with the first diffusion layer on the side opposite to the light incident surface of the second semiconductor layer; a second diffusion layer of a second conductivity type arranged in the depth direction of the third semiconductor layer from the light incident surface side of
  • FIG. 1 is a cross-sectional view of a photoelectric conversion element according to a first embodiment
  • FIG. FIG. 2 is a plan view of the photoelectric conversion element of FIG. 1 as seen from the light incident surface side; Sectional drawing of the photoelectric conversion element by 2nd Embodiment.
  • FIG. 3 is a cross-sectional view taken along line BB of FIG. 2; Sectional drawing of the photoelectric conversion element by 3rd Embodiment. The top view seen from the light-incidence surface side of FIG. Sectional drawing of the photoelectric conversion element by 4th Embodiment. Sectional drawing of the photoelectric conversion element by 5th Embodiment.
  • FIG. 3 is a cross-sectional view taken along line BB of FIG.
  • FIG. 11 is a plan view of the photoelectric conversion element of FIG. 10 viewed from the light incident surface side;
  • FIG. 4 is a process drawing showing a manufacturing process of the photoelectric conversion element of FIG. 3 ;
  • the process drawing following FIG. 12A The process drawing following FIG. 12B.
  • the process drawing following FIG. 12C The process drawing following FIG. 12D.
  • the process drawing following FIG. 12E The process drawing following FIG. 12F.
  • FIG. 12G The process drawing following FIG. 12H.
  • FIG. 12I Sectional drawing of the photoelectric conversion element by 8th Embodiment.
  • FIG. 15 is a cross-sectional view taken along line BB of FIG. 14; Sectional drawing of the photoelectric conversion element by 9th Embodiment.
  • FIG. 17 is a plan view of the photoelectric conversion element of FIG. 16 as seen from the light incident surface side; Sectional drawing of the photoelectric conversion element by 10th Embodiment. Sectional drawing of the photoelectric conversion element by 11th Embodiment.
  • FIG. 15 is a cross-sectional view taken along line BB of FIG. 14;
  • FIG. 21 is a cross-sectional view of a photoelectric conversion element according to a twelfth embodiment;
  • FIG. 20 is a cross-sectional view of a photoelectric conversion element according to a thirteenth embodiment;
  • FIG. 23 is a plan view of the photoelectric conversion element of FIG. 22 viewed from the light incident surface side;
  • FIG. 23 is a cross-sectional view of a photoelectric conversion element according to a modified example of FIG. 22;
  • FIG. 25 is a plan view of the photoelectric conversion element of FIG. 24 as seen from the light incident surface side;
  • 1 is a block diagram showing a schematic configuration of an imaging device;
  • FIG. The figure which shows typically a mode that a 1st board
  • 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
  • FIG. FIG. 2 is an explanatory diagram showing an example of installation positions of an information detection unit outside the vehicle and an imaging unit;
  • FIG. 1 is a cross-sectional view of a photoelectric conversion element 1 according to the first embodiment
  • FIG. 2 is a plan view of the photoelectric conversion element 1 of FIG. 1 as seen from the light incident surface side.
  • FIG. 1 shows a cross-sectional structure along line AA in FIG.
  • FIG. 1 shows the cross-sectional structure of the photoelectric conversion element 1 for two pixels in the X direction
  • FIG. 2 shows a plan view of two pixels each in the X direction and the Y direction.
  • a large number of pixels are actually arranged in the X and Y directions.
  • a pixel array portion is configured by arranging a plurality of photoelectric conversion elements 1 in FIG. 1 in a two-dimensional direction.
  • the photoelectric conversion element 1 in FIG. 1 is applied to an infrared sensor or the like using a compound semiconductor material such as a III-V group semiconductor.
  • the photoelectric conversion element 1 in FIG. 1 can perform photoelectric conversion on light with wavelengths in the visible region (380 nm or more and less than 780 nm) to the short infrared region (780 nm or more and less than 2400 nm), for example.
  • the lower surface of the photoelectric conversion element 1 in FIG. 1 is the light incident surface f1.
  • the light incident surface f1 of the photoelectric conversion element 1 is sometimes referred to as the rear surface f1
  • the surface opposite to the light incident surface f1 is sometimes referred to as the front surface f2.
  • the photoelectric conversion element 1 of FIG. 1 includes a first conductivity type first semiconductor layer 2, a first conductivity type second semiconductor layer 3, a first conductivity type third semiconductor layer 4, and a second conductivity type A first diffusion layer 5 , a first electrode 6 , a second conductivity type second diffusion layer 7 , a second electrode 8 , and an insulating layer 9 are provided.
  • the first semiconductor layer 2, the second semiconductor layer 3, and the third semiconductor layer 4 constitute a photoelectric conversion layer.
  • the second semiconductor layer 3 and the third semiconductor layer 4 are arranged on both surface sides of the first semiconductor layer 2 .
  • All of the first semiconductor layer 2, the second semiconductor layer 3, and the third semiconductor layer 4 contain a compound semiconductor material that performs photoelectric conversion.
  • the second semiconductor layer 3 contains a compound semiconductor material having a bandgap larger than that of the first semiconductor layer 2 , and is laminated on the side opposite to the light incident surface of the first semiconductor layer 2 .
  • the third semiconductor layer 4 contains a compound semiconductor material having a bandgap larger than that of the first semiconductor layer 2 and is laminated on the light incident surface side of the first semiconductor layer 2 .
  • the first semiconductor layer 2 is an n-type InGaAs layer
  • the second semiconductor layer 3 and the third semiconductor layer 4 are n-type InP layers
  • the first diffusion layer 5 and the second diffusion layer 7 are p+ diffusion layers.
  • the photoelectric conversion element 1 of FIG. 1 has a laminated structure in which, for example, an InGaAs layer is sandwiched between two InP layers.
  • the first diffusion layer 5 is arranged from the side opposite to the light incident surface of the second semiconductor layer 3 to the inside of the first semiconductor layer 2 through the second semiconductor layer 3 .
  • the first diffusion layer 5 is a p+ diffusion layer in which zinc (Zn) ions or the like are diffused. Although a pn junction is formed at the interface between the first diffusion layer 5 and the second semiconductor layer 3, since the bandgap of the second semiconductor layer 3 is large, generation of dark current can be suppressed. Since the first diffusion layer 5 is arranged inside the first semiconductor layer 2 through the second semiconductor layer 3, the charge generated by the photoelectric conversion inside the first semiconductor layer 2 is transferred to the first diffusion layer 5 to the first electrode 6 .
  • the second diffusion layer 7 is arranged in the depth direction of the third semiconductor layer 4 from the light incident surface side of the third semiconductor layer 4 . More specifically, the second diffusion layer 7 is arranged inside the first semiconductor layer 2 through the third semiconductor layer 4 from the light incident surface side of the third semiconductor layer 4 .
  • the second diffusion layer 7 is a p+ diffusion layer in which zinc (Zn) ions or the like are diffused.
  • the first electrode 6 is in contact with the first diffusion layer 5 on the side opposite to the light incident surface of the second semiconductor layer 3 .
  • the second electrode 8 is in contact with the second diffusion layer 7 on the light incident surface side of the third semiconductor layer 4 .
  • An insulating layer 9 is arranged between the second electrode 8 and the third semiconductor layer 4 .
  • the first diffusion layer 5, first electrode 6, second diffusion layer 7, and second electrode 8 are provided for each pixel.
  • Each of the first to third semiconductor layers 2 to 4 is arranged across a plurality of pixel regions. Inside the first to third semiconductor layers 2 to 4, there is no structure (for example, a light shielding member) that separates pixels. Therefore, photoelectric conversion can be performed in substantially the entire area of the first to third semiconductor layers 2 to 4, and sensitivity can be improved.
  • a fourth semiconductor layer 10 of the first conductivity type is arranged on the light incident surface side of the third semiconductor layer 4 .
  • the fourth semiconductor layer 10 has a higher impurity concentration than the third semiconductor layer 4 and is electrically separated from the second electrode 8 .
  • the fourth semiconductor layer 10 is an n+InP layer.
  • a fourth semiconductor layer 10 is arranged between patterned insulating layers 9 .
  • a transparent electrode 11 is arranged on the light incident surface side of the fourth semiconductor layer 10 .
  • the surfaces of the second electrode 8 , the insulating layer 9 and the transparent electrode 11 are covered with a protective film (passivation film) 12 .
  • An on-chip lens (not shown) may be arranged on the light incident surface side of the protective film 12 .
  • a second electrode 8 is arranged substantially in the center of each pixel, and an insulating layer 9 is arranged around the second electrode 8 .
  • This insulating layer 9 is for preventing the second electrode 8 from coming into contact with the third semiconductor layer 4 .
  • the potential of the third semiconductor layer 4 is set by the transparent electrode 11 .
  • the transparent electrode 11 is arranged around the second electrode 8 and the insulating layer 9, as shown in FIG.
  • the photoelectric conversion element 1 in FIG. 1 reads holes generated by photoelectric conversion
  • the voltage applied to the transparent electrode 11 is made higher than the voltages applied to the first electrode 6 and the second electrode 8 .
  • holes generated by photoelectric conversion inside the first semiconductor layer 2 are collected in the first electrode 6 and the second electrode 8 via the first diffusion layer 5 and the second diffusion layer 7 .
  • the first semiconductor layer 2, the second semiconductor layer 3, the third semiconductor layer 4, the first diffusion layer 5, the first electrode 6, the second diffusion layer 7, the second electrode 8, the insulating layer 9, etc. are placed in The charge collected by the first electrode 6 is transferred to the first readout circuit 15 in the second substrate 14 to generate a pixel signal. Although omitted in FIG. 1, the charges collected by the second electrode 8 are also transferred to the second substrate 14 by some means, and pixel signals are generated in the second substrate 14 .
  • the first substrate 13 and the second substrate 14 are bonded by Cu--Cu bonding, vias, bumps, etc., and transmit and receive various signals.
  • the periphery of the first electrode 6 in the first substrate 13 is covered with an insulating layer 36 .
  • a wiring layer 16 that conducts to the first electrode 6 is formed on a part of the insulating layer 36, and charges collected by the first electrode 6 are transferred to the second substrate via the wiring layer 16 and the Cu--Cu junction 17 or the like. 14 to the first readout circuit 15 .
  • both the first diffusion layer 5 and the second diffusion layer 7 are arranged inside the first semiconductor layer 2 . Therefore, electric charges generated by photoelectric conversion inside the first semiconductor layer 2 are attracted to either the first diffusion layer 5 or the second diffusion layer 7 and collected by the first electrode 6 or the second electrode 8. be. More specifically, electric charges generated by photoelectric conversion inside the first semiconductor layer 2 are attracted to the closer one of the first diffusion layer 5 and the second diffusion layer 7 . Charges attracted to the first diffusion layer 5 are collected on the first electrode 6 . Also, the charges attracted to the second diffusion layer 7 are collected by the second electrode 8 .
  • the charges generated by photoelectric conversion inside the first semiconductor layer 2 are electrons and holes. Either electrons or holes are collected in the first electrode 6 or the second electrode 8 via the first diffusion layer 5 or the second diffusion layer 7 .
  • the example of FIG. 1 shows an example in which holes are collected by the first electrode 6 and the second electrode 8 and electrons are discharged. As described above, by making the voltage applied to the transparent electrode 11 higher than the voltage applied to the first electrode 6 and the second electrode 8, the first electrode 6 and the second electrode 8 can collect holes. can.
  • both the first diffusion layer 5 and the second diffusion layer 7 are arranged inside the first semiconductor layer 2, so that the first diffusion layer 5 and the second diffusion layer 7 are separated from each other.
  • Charges collected in the first electrode 6 and the second electrode 8 via the first semiconductor layer 2 are charges photoelectrically converted in the first semiconductor layer 2 . Therefore, the first electrode 6 and the second electrode 8 detect light in the same wavelength band.
  • the photoelectric conversion element 1 In the case of a photoelectric conversion layer made of a compound semiconductor material, such as the first to third semiconductor layers 2 to 4, it is difficult in terms of process to form a light shielding wall at the boundary between pixels. Further, when the light shielding wall is provided, dark current is likely to occur in the vicinity of the surface of the light shielding wall, increasing the noise component contained in the pixel signal.
  • the first semiconductor layer 2 is sandwiched between the second semiconductor layer 3 and the third semiconductor layer 4 having a bandgap larger than that of the first semiconductor layer 2, and the second semiconductor layer 3 and the third semiconductor layer 4 A first diffusion layer 5 and a second diffusion layer 7 reaching the first semiconductor layer 2 are provided in the semiconductor layer 4 .
  • the photoelectric conversion element 1 since there is no structure such as a light blocking member for separating pixels inside the first to third semiconductor layers 2 to 4, the area capable of photoelectric conversion can be increased. It is possible to improve the sensitivity. Further, by not providing a light shielding member, generation of dark current can be suppressed.
  • the first to third semiconductor layers 2 to 4 are n-type, and the first diffusion layer 5 and second diffusion layer 7 are p-type, but the conductivity types may be reversed.
  • FIG. 1 shows an example in which holes generated by photoelectric conversion are read out, electrons may be read out. When reading electrons, the voltage applied to the first electrode 6 and the second electrode 8 should be higher than the voltage applied to the transparent electrode 11 .
  • the photoelectric conversion element 1 since the first diffusion layer 5 and the second diffusion layer 7 are arranged on both surface sides of the first semiconductor layer 2 , photoelectric conversion is performed inside the first semiconductor layer 2 .
  • the charges generated by the conversion can be attracted to the closer one of the first diffusion layer 5 and the second diffusion layer 7, thereby suppressing the charges from entering adjacent pixels.
  • the photoelectric conversion element 1 according to the first embodiment since there is no structure for separating pixels inside the first to third semiconductor layers 2 to 4, the sensitivity can be improved.
  • FIG. 3 is a cross-sectional view of a photoelectric conversion element 1a according to the second embodiment.
  • a plan view of the photoelectric conversion element 1a according to the second embodiment as seen from the light incident surface side is the same as FIG.
  • the cross-sectional view of FIG. 3 shows the cross-sectional structure along line AA of FIG.
  • the photoelectric conversion element 1a of FIG. 3 has a via 18 connected to the second electrode 8. As shown in FIG. The via 18 is arranged in the depth direction from the light incident surface side of the first substrate 13, and the end portion of the via 18 on the front surface f2 side is connected to the second It is connected to a second readout circuit 19 in the substrate 14 . The second readout circuit 19 generates a pixel signal according to the charge transferred from the second electrode 8 via the via 18 .
  • the via 18 is formed by placing an insulating film 21 in a trench 20 formed in the first substrate 13 and placing a conductive film 22 thereon. Some member may be filled inside the conductive film 22 .
  • the diameter and width of the via 18 are arbitrary, but if the diameter and width of the via 18 are increased, the photoelectric conversion area in the first to third semiconductor layers 2 to 4 becomes narrower, the sensitivity is lowered, and the dark current increases. There is a risk. Therefore, it is desirable that the diameter and width of the via 18 be set to the extent that the decrease in sensitivity does not pose a problem.
  • one or more vias 18 are provided for each pixel, but if the number of vias 18 increases, the area where photoelectric conversion is performed becomes narrower, which may lead to a decrease in sensitivity and an increase in dark current. Therefore, it is desirable to provide the minimum number of vias 18 necessary.
  • FIG. 4 is a cross-sectional view taken along line BB in FIG.
  • the diameter of the via 18 is made narrower than the widths of the first diffusion layer 5 and the second diffusion layer 7 . Therefore, there is no possibility that the via 18 will interfere with photoelectric conversion, and a decrease in sensitivity can be suppressed.
  • FIG. 4 is only an example, and the diameter of the via 18 may be made larger than the widths of the first diffusion layer 5 and the second diffusion layer 7 if the decrease in sensitivity does not pose a problem.
  • the charges collected by the second electrode 8 are transferred to the second electrode in the second substrate 14 via the via 18 extending in the depth direction of the first substrate 13 . Transfer to read circuit 19 . Therefore, the charges collected by the first electrode 6 and the second electrode 8 can be transferred to the first readout circuit 15 and the second readout circuit 19 in the second substrate 14 to generate pixel signals. Since the via 18 extending in the depth direction of the first substrate 13 has a size that does not interfere with the photoelectric conversion of the first semiconductor layer 2, there is no risk of lowering the sensitivity. Further, as in the first embodiment, charges generated by photoelectric conversion inside the first semiconductor layer 2 are attracted to the first diffusion layer 5 or the second diffusion layer 7, so that charges are prevented from entering adjacent pixels. can be prevented and crosstalk can be suppressed.
  • one second diffusion layer 7 and one second electrode 8 are provided for each pixel. may be provided individually.
  • FIG. 5 is a cross-sectional view of a photoelectric conversion element 1b according to the third embodiment
  • FIG. 6 is a plan view seen from the light incident surface side of FIG. 5 and 6 show an example in which four second diffusion layers 7 and four second electrodes 8 are provided for each pixel.
  • the four second electrodes 8 provided for each pixel are electrically connected by the wiring layer 23 .
  • one or more vias 18 are provided for each pixel, and the vias 18 are electrically connected to the four second electrodes 8 .
  • the vias 18 are arranged in the depth direction from the light incident surface side of the first substrate 13, and are electrically connected to the second readout circuit 19 in the second substrate 14 via the Cu—Cu junction 17, for example. there is Therefore, the charges collected by the four second electrodes 8 provided for each pixel are transferred to the second readout circuit 19 via the vias 18 .
  • each pixel has a plurality of second diffusion layers 7 and a plurality of second electrodes 8
  • electric charges generated by photoelectric conversion inside the first photoelectric conversion portion are transferred to a plurality of second diffusion layers. It can be efficiently collected in layer 7 and the quantum efficiency can be improved.
  • the plurality of second electrodes 8 in the pixels are electrically connected by the wiring layer 23 and connected to the second readout circuit 19 in the second substrate 14 through the vias 18. Charges collected by the four second diffusion layers 7 can be efficiently transferred to the second readout circuit 19 through the vias 18 .
  • the aperture ratio of the pixel can be secured, and even if the plurality of second electrodes 8 are provided, the sensitivity is lowered. No fear.
  • FIG. 6 shows an example in which one first diffusion layer 5 and one first electrode 6 are provided for each pixel, and four second diffusion layers 7 and four second electrodes 8 are provided for each pixel.
  • the layers 5 and the first electrodes 6 may be provided m (where m is an integer equal to or greater than 1) for each pixel.
  • n (n is an integer equal to or greater than 1)
  • second diffusion layers 7 and second electrodes 8 may be provided for each pixel.
  • the first diffusion layer 5 and the first electrode 6 may be provided for every m (m is an integer equal to or greater than 1) pixels.
  • the first to third semiconductor layers 2 to 4 are arranged across a plurality of pixels.
  • FIG. 7 is a sectional view of a photoelectric conversion element 1c according to the fourth embodiment.
  • the amount of charges (eg holes) collected by the first electrode 6 depends on the potential difference between the voltage VDD applied to the transparent electrode 11 and the voltage V1 applied to the first electrode 6 .
  • the amount of charges (eg holes) collected by the second electrode 8 depends on the potential difference between the voltage VDD applied to the transparent electrode 11 and the voltage V2 applied to the second electrode 8 .
  • the first readout circuit 15 generates a pixel signal according to the charge collected by the first electrode 6, and the second readout circuit 19 generates a pixel signal according to the charge collected by the second electrode 8.
  • the first electrode 6 and the first readout circuit 15 are electrically connected, and the voltage of the first electrode 6 can be controlled by the voltage V1 applied to the first readout circuit 15.
  • the second electrode 8 and the second readout circuit 19 are electrically connected, and the voltage of the second electrode 8 can be controlled by the voltage V2 applied to the second readout circuit 19 .
  • the first readout circuit 15 can arbitrarily control the voltage of the first electrode 6 and the second readout circuit 19 can arbitrarily control the voltage of the second electrode 8 .
  • the via 18 extending in the depth direction from the light incident surface side of the first substrate 13 is electrically connected to the second readout circuit 19 in the second substrate 14 by the Cu--Cu junction 17 or the like.
  • vias 18 may be provided that penetrate through the first substrate 13 and reach the second readout circuit 19 in the second substrate 14 .
  • FIG. 8 is a cross-sectional view of a photoelectric conversion element 1d according to the fifth embodiment.
  • a plan view of the photoelectric conversion element 1d according to the fifth embodiment as seen from the light incident surface side is the same as FIG. 2, and
  • FIG. 8 shows a cross-sectional structure taken along line AA of FIG.
  • FIG. 9 is a cross-sectional view taken along line BB of FIG.
  • the photoelectric conversion element 1d of FIG. 8 differs from those of FIGS. 3 to 7 in the shape of the via 18.
  • FIG. A via 18 in the photoelectric conversion element 1 d in FIG. 8 penetrates the first substrate 13 from the light incident surface side of the first substrate 13 and reaches the second readout circuit 19 in the second substrate 14 . .
  • the diameter of the via 18 is narrower than the width of the first diffusion portion and the second diffusion portion.
  • the first diffusion layer 5, the first electrode 6, the second diffusion layer 7, the second electrode 8, and the via 18 are provided for each pixel.
  • 5, the first electrode 6, the second diffusion layer 7, the second electrode 8, and the via 18 may be shared by a plurality of pixels.
  • one first diffusion layer 5, one first electrode 6, one second diffusion layer 7, one second electrode 8, and one via 18 may be provided for all pixels in the pixel array section.
  • the first diffusion layer 5, the first electrode 6, the second diffusion layer 7, the second electrode 8, and the via 18 may be provided for every plurality of pixels.
  • FIG. 10 is a cross-sectional view of a photoelectric conversion element 1e according to the sixth embodiment
  • FIG. 11 is a plan view of the photoelectric conversion element 1e of FIG. 10 viewed from the light incident surface side.
  • FIG. 10 shows an example in which two vias 18 (hereinafter referred to as a first via 18a and a second via 18b) are shared by a plurality of pixels in the pixel array section. An example in which all pixels in the pixel array section share the first via 18a and the second via 18b will be described below.
  • the first via 18a and the second via 18b in FIG. 10 are used not for reading the charge generated by photoelectric conversion, but for discharging the charge.
  • the first via 18a is electrically connected to the transparent electrode 11 on the light incident surface side.
  • the transparent electrode 11 can collect electrons generated by photoelectric conversion. Electrons collected by the transparent electrode 11 are discharged to the second substrate 14 side through the first via 18a.
  • the second via 18b is electrically connected to the second electrode 8. As shown in FIG.
  • the second electrode 8 collects holes generated by photoelectric conversion. Holes collected by the second electrode 8 are discharged to the second substrate 14 side through the second via 18b.
  • FIG. 11 shows an example in which the first via 18a and the second via 18b extend not only in the depth direction of the first substrate 13 but also in the X direction. , may be narrow in the X direction. This prevents the first via 18a and the second via 18b from interfering with the photoelectric conversion of the first to third semiconductor layers 2 to 4, thereby suppressing a decrease in sensitivity.
  • 12A to 12I are process diagrams showing the manufacturing process of the photoelectric conversion element 1 of FIG. First, on an n-type InP substrate 100, an n-type InGaAs layer corresponding to the first semiconductor layer 2, an n-type InP layer corresponding to the second semiconductor layer 3, and an n-type InP layer corresponding to the third semiconductor layer 4 are formed. , and an n+InP layer corresponding to the fourth semiconductor layer 10 are sequentially formed by epitaxial growth. 12A to 12I, the first to fourth semiconductor layers 2 to 4, 10 are collectively referred to as a semiconductor layer 30. In FIGS. After that, an adhesive layer 31 is formed on the semiconductor layer 30 (more specifically, the second semiconductor layer 3). The adhesive layer 31 is an insulating material such as TEOS (tetraethoxysilane).
  • TEOS tetraethoxysilane
  • FIG. 12B shows an example of bonding a plurality of semiconductor layers 30 onto the support substrate 32 .
  • the surfaces of the plurality of semiconductor layers 30 on the supporting substrate 32 are covered with an insulating film 33 for a hard mask.
  • This insulating film 33 is also made of an insulating material such as TEOS.
  • a portion of the insulating film 33 is removed by photolithography or the like, and a layer corresponding to the fourth semiconductor layer 10 is removed from the portion of the semiconductor layer 30 from which the insulating film 33 has been removed.
  • zinc (Zn) ions are implanted from the upper surface to form a P+ diffusion layer corresponding to the second diffusion layer 7 .
  • the embedded insulating film 34 is an inorganic insulating material such as silicon oxide (SiOx), silicon nitride (SiN), silicon oxynitride (SiON), carbon-containing silicon oxide (SiOC), and silicon carbide (SiC).
  • An adhesive layer 35 is arranged on the buried insulating film 34 .
  • This adhesion layer 35 is an insulating material such as TEOS.
  • a support substrate 37 is adhered with an adhesive layer 35 to the surface opposite to the support substrate 32 (light incident surface).
  • the support substrate 32 and the adhesive layer 31 are peeled off, and after forming an insulating film 38 on the peeled surface, the insulating film 38 is partially removed by lithography to correspond to the second semiconductor layer 3.
  • Zinc (Zn) ions are implanted into the n-type InP layer to form a P+ diffusion layer corresponding to the first diffusion layer 5 .
  • the first electrode 6 is formed on the P+ diffusion layer corresponding to the first diffusion layer 5, and the insulating layer 36 is arranged thereon. Next, a portion of the insulating layer 36 is removed by lithography or the like to form a wiring layer 39 electrically conducting to the first electrode 6 .
  • the first electrode 6 and the wiring layer 39 are made of a conductive material such as copper (Cu) or tungsten (W).
  • the second substrate 14 on which the first readout circuit 15 and the second readout circuit 19 are formed is bonded to the surface on which the wiring layer 39 is formed by a Cu--Cu joint 17.
  • the insulating layer 9 is partly removed to form the second electrode 8 .
  • the transparent electrode 11 is formed on the fourth semiconductor layer 10 as shown in FIG. 12J.
  • a trench 20 is formed in the depth direction from the light incident surface (back surface f1) side.
  • An insulating film 21 and a conductive film 22 are sequentially formed inside the trench 20 to form a via 18 .
  • a protective film 12 is formed over the entire back surface f1 (light incident surface).
  • an on-chip lens may be formed on the rear surface f1 side.
  • the photoelectric conversion elements 1 to 1e according to the first to sixth embodiments can be formed by a general-purpose semiconductor process, and the yield can be improved.
  • the second diffusion layer 7 penetrates the third semiconductor layer 4 and extends into the first semiconductor layer 2.
  • the first electrode 6 and the second electrode 8 can detect light in different wavelength bands.
  • FIG. 13 is a cross-sectional view of a photoelectric conversion element 1f according to the eighth embodiment
  • FIG. 14 is a plan view of the photoelectric conversion element 1f of FIG. 13 viewed from the light incident surface side.
  • components common to those in FIGS. 1 to 11 are denoted by the same reference numerals, and differences will be mainly described below.
  • FIG. 14 The plan view of FIG. 14 is substantially the same as the plan view of FIG. As can be seen by comparing the cross-sectional structure of FIG. 13 with the cross-sectional structure of FIG. 3, in the photoelectric conversion element 1f of FIG. It stays inside 4. In contrast, in the photoelectric conversion element 1a of FIG. 3, the second diffusion layer 7 penetrates the third semiconductor layer 4 and reaches the inside of the first semiconductor layer 2 made of the n-type InGaAs layer. Other structures are common between FIG. 3 and FIG.
  • the third semiconductor layer 4 Since the third semiconductor layer 4 has a larger bandgap than the first semiconductor layer 2, it does not absorb infrared light and can absorb only light in the visible light band for photoelectric conversion. Therefore, of the light incident from the light incident surface, the light in the visible light band is absorbed by the third semiconductor layer 4, and the electric charge generated by photoelectric conversion inside the third semiconductor layer 4 is transferred to the second electrode 8. Collected. On the other hand, of the light incident from the light incident surface, most of the light in the infrared light band passes through the third semiconductor layer 4 and is absorbed by the first semiconductor layer 2, and is photoelectrically generated inside the first semiconductor layer 2. The charge generated by the conversion is collected at the first electrode 6 .
  • the first electrode 6 is used to read out charges generated by photoelectric conversion of infrared light
  • the second electrode 8 is used to read out charges generated by photoelectric conversion of visible light.
  • the photoelectric conversion elements 1 to 1e according to the above-described first to sixth embodiments since both the first diffusion layer 5 and the second diffusion layer 7 are arranged inside the first semiconductor layer 2, the first The electrode 6 and the second electrode 8 are used to read charges generated by photoelectric conversion of light in the same wavelength band (mainly infrared light band), and light in different wavelength bands cannot be read separately. . This point is the major difference between the photoelectric conversion element 1f according to the eighth embodiment and the photoelectric conversion elements 1 to 1e according to the first to sixth embodiments.
  • charges (for example, holes) collected by the first electrode 6 are transferred to the first readout circuit 15 in the second substrate 14 via the Cu--Cu junction 17, and the red A pixel signal corresponding to light in the ambient light band is generated.
  • the charges (for example, holes) collected by the second electrode 8 are transferred to the second readout circuit 19 in the second substrate 14 via the via 18 and the Cu—Cu junction 17, and the light in the visible light band is transferred to the second readout circuit 19.
  • a pixel signal corresponding to is generated.
  • the vias 18 need only be formed on part of the boundaries of the pixels.
  • 15 is a cross-sectional view taken along line BB of FIG. 14.
  • FIG. 15 the diameter (width) of via 18 is narrower than the widths of first diffusion layer 5 and second diffusion layer 7 .
  • One or a plurality of vias 18 are provided in each pixel.
  • the charge generated by photoelectric conversion of infrared light and the charge generated by photoelectric conversion of visible light can be read out separately.
  • the first diffusion layer 5 is arranged inside the first semiconductor layer 2 and the second diffusion layer 7 is arranged inside the third semiconductor layer 4 for each pixel, the first semiconductor layer in each pixel Electric charges generated by photoelectric conversion inside the second or third semiconductor layer 4 can be collected by the first electrode 6 or the second electrode 8 through the first diffusion layer 5 or the second diffusion layer 7 without leakage, and can be transferred to adjacent pixels. So-called crosstalk, in which charges leak out, can be suppressed.
  • FIG. 16 is a sectional view of a photoelectric conversion element 1g according to the ninth embodiment
  • FIG. 17 is a plan view of the photoelectric conversion element 1g of FIG. 16 viewed from the light incident surface side.
  • FIGS. 16 and 17 parts common to those in FIGS. 5 and 6 are denoted by the same reference numerals, and differences will be mainly described below.
  • the plan view of FIG. 17 is substantially the same as the plan view of FIG. Unlike the photoelectric conversion element 1b shown in FIG. 5, the photoelectric conversion element 1g shown in FIG. Other structures are common between FIG. 16 and FIG. Therefore, in the photoelectric conversion element 1g of FIG. 16, the first electrode 6 collects charges generated by photoelectric conversion of infrared light, and the second electrode 8 collects charges generated by photoelectric conversion of visible light.
  • the photoelectric conversion element 1g of FIG. 16 has a plurality of second electrodes 8 for each pixel and the wiring layer 23 that electrically connects the second electrodes 8, electric charges generated by photoelectric conversion of visible light are completely discharged. , can be collected by these second electrodes 8 and the sensitivity of visible light can be improved.
  • FIG. 18 is a cross-sectional view of a photoelectric conversion element 1h according to the tenth embodiment.
  • parts common to those in FIG. 7 are denoted by the same reference numerals, and differences will be mainly described below.
  • the potential difference between the transparent electrode 11 and the first diffusion layer 5 and the potential difference between the transparent electrode 11 and the second diffusion layer 7 can be individually controlled.
  • the signal levels of the pixel signal generated by 15 and the pixel signal generated by the second readout circuit 19 can be optimized, and the S/N ratio can be improved.
  • FIG. 19 is a sectional view of the photoelectric conversion element 1 according to the eleventh embodiment.
  • components common to those in FIG. 8 are denoted by the same reference numerals, and differences will be mainly described below.
  • FIG. 20 The plan view of the photoelectric conversion element 1i in FIG. 19 as seen from the light incident surface side is common to FIG. 20 is a cross-sectional view taken along line BB of FIG. 14.
  • the via 18 is provided only partially within the pixel, as shown in FIG. Therefore, a decrease in sensitivity can be suppressed.
  • the via 18 and the Cu—Cu bonding are formed. 17 is no longer required, which facilitates manufacturing.
  • the first electrode 6 and the second electrode 8 convert electric charges corresponding to light in the infrared light band and electric charges corresponding to light in the visible light band.
  • the thickness of the first semiconductor layer 2 is set to be suitable for photoelectric conversion of light in the infrared light band
  • the third semiconductor layer 4 is set to a thickness suitable for photoelectric conversion. It is necessary to set the film thickness to be suitable for photoelectric conversion of light in the visible light band.
  • FIG. 21 is a cross-sectional view of a photoelectric conversion element 1j according to the twelfth embodiment.
  • the first semiconductor layer 2 in the photoelectric conversion element 1j of FIG. 21 is set to have a film thickness suitable for photoelectrically converting light in the infrared band included in the light incident from the light incident surface.
  • the third semiconductor layer 4 is set to have a film thickness suitable for photoelectrically converting light in the visible light band included in the light incident from the light incident surface.
  • the number of pixels that perform photoelectric conversion of visible light and the number of pixels that perform photoelectric conversion of infrared light are not necessarily the same, and may be different.
  • FIG. 22 is a cross-sectional view of a photoelectric conversion element 1k according to the thirteenth embodiment
  • FIG. 23 is a plan view of the photoelectric conversion element 1k of FIG. 22 viewed from the light incident surface side.
  • four second electrodes 8 collect charges generated by photoelectric conversion of visible light
  • first electrodes 6 collect charges generated by photoelectric conversion of infrared light. are provided at a rate of one. That is, one pixel for photoelectrically converting infrared light is provided for four pixels for photoelectrically converting visible light. Thereby, visible light can be detected with higher resolution than infrared light.
  • FIG. 24 is a cross-sectional view of a photoelectric conversion element 1m according to a modified example of FIG. 22, and FIG. 25 is a plan view of the photoelectric conversion element 1m of FIG. 24 as viewed from the light incident surface side.
  • one second electrode 8 collects charges generated by photoelectric conversion of visible light
  • a first electrode 6 collects charges generated by photoelectric conversion of infrared light. It is provided at a rate of four. That is, four pixels that perform photoelectric conversion of infrared light are provided for one pixel that performs photoelectric conversion of visible light. As a result, infrared light can be detected with higher resolution than visible light.
  • the photoelectric conversion elements 1f to 1m according to the eighth to twelfth embodiments described above are similar to the photoelectric conversion elements 1 according to the first to sixth embodiments in that the second diffusion layer 7 remains inside the third semiconductor layer 4. Although different from ⁇ 1e, other structures are common. Therefore, the photoelectric conversion elements 1f to 1m according to the eighth to twelfth embodiments can also be manufactured by the manufacturing steps shown in FIGS. 12A to 12I.
  • FIG. 26 is a block diagram showing a schematic configuration of an imaging device 40 having photoelectric conversion elements 1 to 1m according to the first to twelfth embodiments described above.
  • the imaging device 40 of FIG. 26 includes a pixel array section 41 including at least part of the photoelectric conversion elements 1 to 1m according to the first to twelfth embodiments, a row scanning section 42, a horizontal selection section 43, and a column scanning section. 44 and a system control unit 45 .
  • the pixel array section 41 has a plurality of pixels PX arranged in two-dimensional directions (row direction and column direction). Each pixel PX has photoelectric conversion elements 1 to 1m according to the first to twelfth embodiments.
  • a pixel drive line Lread is arranged for each pixel row consisting of a plurality of pixels PX arranged in the row direction, and a vertical signal line Lsig is arranged for each pixel column consisting of a plurality of pixels PX arranged in the column direction. there is The pixel drive line Lread transmits a drive signal for driving the corresponding pixel row.
  • Each pixel drive line Lread is connected to the row scanning section 42 .
  • the row scanning unit 42 is composed of a shift register, an address decoder, and the like.
  • a plurality of pixel driving lines Lread are connected to the row scanning section 42 .
  • the row scanning unit 42 sequentially outputs drive signals to the plurality of pixel drive lines Lread. Thereby, a plurality of pixel rows in the pixel array section 41 are driven in turn.
  • Each pixel row in the pixel array section 41 outputs a pixel signal to the corresponding vertical signal line Lsig when a drive signal is sent from the corresponding pixel drive line Lread.
  • a plurality of pixel signals are output at the same timing to a plurality of vertical signal lines Lsig corresponding to a plurality of pixels PX forming a pixel row. These pixel signals are input to the horizontal selection section 43 .
  • the horizontal selection unit 43 has comparators, counters, switches, and the like, and analog-to-digital converts a plurality of pixel signals output from the plurality of pixels PX forming the pixel row based on a control signal from the system control unit 45. to generate pixel data.
  • the column scanning unit 44 has a shift register, an address decoder, and the like.
  • the column scanning unit 44 switches and controls the switches of the horizontal selection unit 43 to sequentially select and output a plurality of pixel data corresponding to a plurality of pixels PX forming a pixel row.
  • the system control unit 45 receives a clock supplied from the outside, data instructing an operation mode, etc., and supplies various clocks and data to each unit in the imaging device 40 .
  • the system control unit 45 also has a timing generator that generates various timing signals, and supplies the various timing signals generated by the timing generator to each unit in the imaging device 40 .
  • the photoelectric conversion elements 1 are constructed by joining the first substrate 13 and the second substrate 14 with a Cu--Cu junction 17 or the like. At least part of the pixel array section 41 in FIG. 26 is arranged on the first substrate 13 . At least part of the row scanning section 42, the horizontal selection section 43, the column scanning section 44, and the system control section 45 other than the pixel array section 41 of FIG.
  • FIG. 27 is a diagram schematically showing how the first substrate 13 and the second substrate 14 are bonded together.
  • the first substrate 13 and the second substrate 14 are bonded by the Cu--Cu bonding 17, vias 18, bumps, etc., as described above.
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure can be realized as a device mounted on any type of moving body such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots. may
  • FIG. 28 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an exterior information detection unit 12030, an interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (Interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • the body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging section 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12030 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062 and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 29 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 has imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose, side mirrors, rear bumper, back door, and windshield of the vehicle 12100, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • the imaging unit 12105 provided above the windshield in the passenger compartment is mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 29 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided on the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the traveling path of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 and the like among the configurations described above.
  • the imaging device 40 of the present disclosure can be applied to the imaging unit 12031 .
  • this technique can take the following structures. (1) a first semiconductor layer of a first conductivity type comprising a compound semiconductor material; a second semiconductor layer of a first conductivity type, which contains a compound semiconductor material having a bandgap larger than that of the first semiconductor layer and is laminated on the side opposite to the light incident surface of the first semiconductor layer; a third semiconductor layer of the first conductivity type, which contains a compound semiconductor material having a bandgap larger than that of the first semiconductor layer and is laminated on the light incident surface side of the first semiconductor layer; a first diffusion layer of a second conductivity type arranged from the side opposite to the light incident surface of the second semiconductor layer through the second semiconductor layer to the inside of the first semiconductor layer; a first electrode in contact with the first diffusion layer on the side opposite to the light incident surface of the second semiconductor layer; a second diffusion layer of a second conductivity type arranged in the depth direction of the third semiconductor layer from the light incident surface side of the third semiconductor layer; a second electrode in contact with the second diffusion layer on the light incident surface
  • the first diffusion layer, the second diffusion layer, the first electrode, and the second electrode are provided for each pixel;
  • the first diffusion layers and the first electrodes are provided m (where m is an integer equal to or greater than 1) for each pixel, or are provided for each m (where m is an integer equal to or greater than 1) pixels.
  • the photoelectric conversion element according to (1), wherein each of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer is arranged across a plurality of pixel regions.
  • the second diffusion layers and the second electrodes are provided n (n is an integer of 1 or more) for each pixel, or are provided for each n (n is an integer of 1 or more) pixels.
  • a plurality of second diffusion layers and a plurality of corresponding second electrodes are provided for each pixel; a via electrically conducting to the plurality of second electrodes in the same pixel and penetrating the third semiconductor layer, the first semiconductor layer, and the second semiconductor layer;
  • the photoelectric conversion element according to (4) further comprising: a wiring layer electrically conducting the plurality of second electrodes in the same pixel to the corresponding vias.
  • the third semiconductor layer, the first semiconductor layer, and the second semiconductor layer are provided for a plurality of pixels and are electrically connected to the plurality of second electrodes in the plurality of pixels. with vias through the The photoelectric conversion element according to (5), wherein all the second electrodes in the plurality of pixels are electrically connected to the vias.
  • a first readout circuit disposed on the side opposite to the light incident surface of the second semiconductor layer and electrically connected to the first electrode; a via electrically conducting to the second electrode and penetrating the third semiconductor layer, the first semiconductor layer, and the second semiconductor layer;
  • the second readout circuit according to any one of (1) to (5), which is arranged on the side of the second semiconductor layer opposite to the light incident surface and is electrically connected to the via. Photoelectric conversion element.
  • a first substrate on which the first semiconductor layer, the second semiconductor layer, the third semiconductor layer, the first diffusion layer, the second diffusion layer, the first electrode, and the second electrode are arranged; and, The first readout circuit and the second readout circuit are arranged, and a readout circuit is arranged to generate a pixel signal based on the charge extracted by the first readout circuit and the charge extracted by the second readout circuit.
  • a second substrate to be a plurality of bonding portions for bonding the first substrate and the second substrate and transmitting and receiving a plurality of signals between the first substrate and the second substrate;
  • the via is a first via for transferring a first charge generated by photoelectric conversion to the second readout circuit;
  • the first via and the second via are provided for each of a plurality of pixels; the first via discharges the first charge of the plurality of corresponding pixels; The photoelectric conversion element according to (11), wherein the second via discharges the second charge of the plurality of corresponding pixels.
  • the second diffusion layer is arranged so as to remain inside the third semiconductor layer without penetrating the third semiconductor layer from the light incident surface side of the third semiconductor layer.
  • a first-conductivity-type first-conductivity-type first electrode disposed on the light incident surface side of the third semiconductor layer, having a higher impurity concentration than the third semiconductor layer, and electrically separated from the second electrode. 4 semiconductor layers; The photoelectric conversion element according to any one of (1) to (17), further comprising a third electrode electrically conducting to the fourth semiconductor layer.
  • (19) comprising a pixel array section having a plurality of pixels; each of the plurality of pixels, a first conductivity type first semiconductor layer containing a compound semiconductor material that performs photoelectric conversion; a second semiconductor layer of a first conductivity type, which contains a compound semiconductor material having a bandgap larger than that of the first semiconductor layer and is laminated on the side opposite to the light incident surface of the first semiconductor layer; a third semiconductor layer of the first conductivity type, which contains a compound semiconductor material having a bandgap larger than that of the first semiconductor layer and is laminated on the light incident surface side of the first semiconductor layer; a first diffusion layer of a second conductivity type arranged from the side opposite to the light incident surface of the second semiconductor layer through the second semiconductor layer to the inside of the first semiconductor layer; a first electrode in contact with the first diffusion layer on the side opposite to the light incident surface of the second semiconductor layer; a second diffusion layer of a second conductivity type arranged in the depth direction of the third semiconductor layer from the light incident surface side of the third semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

［課題］感度を低下させずにクロストークを抑制する。 ［解決手段］光電変換素子は、化合物半導体材料を含む第１導電型の第１半導体層と、第１半導体層よりもバンドギャップが大きい化合物半導体材料を含み、第１半導体層の光入射面と反対の面側に積層される第１導電型の第２半導体層と、第１半導体層よりもバンドギャップの大きい化合物半導体材料を含み、第１半導体層の光入射面側に積層される第１導電型の第３半導体層と、第２半導体層の光入射面と反対の面側から、第２半導体層を貫通して第１半導体層の内部まで配置される第２導電型の第１拡散層と、第２半導体層の光入射面と反対の面側で、第１拡散層に接する第１電極と、第３半導体層の光入射面側から第３半導体層の深さ方向に配置される第２導電型の第２拡散層と、第３半導体層の光入射面側で第２拡散層に接する第２電極と、第２電極と第３半導体層との間に配置される絶縁層と、を備える。

Description

光電変換素子及び撮像装置
　本開示は、光電変換素子及び撮像装置に関する。
　赤外領域に感度を有するイメージセンサ（赤外線センサとも呼ばれる）は、監視カメラ等に幅広く使用されている（特許文献１参照）。特許文献１に記載のイメージセンサは、光電変換層に画素分離構造が存在しないため、光入射面付近で発生した電荷が隣接画素に流れ込む、いわゆるクロストークが発生するおそれがある。
　また、特許文献２には、化合物半導体材料を含む光吸収層を有する各画素を溝で分離した光電変換素子が開示されている。特許文献２の光電変換素子は、各画素が溝で分離されているため、クロストークを抑制できるものの、溝は絶縁層で形成されることから、絶縁層との界面付近で暗電流が発生しやすくなる。また、溝の領域では光電変換が行われないため、光電変換領域が狭くなり、感度が低下するおそれがある。
国際公開２０１８／１９４０３０号公報 国際公開２０１８／２１２１７５号公報
　そこで、本開示では、感度を低下させずにクロストークを抑制可能な光電変換素子及び撮像装置を提供するものである。
　上記の課題を解決するために、本開示によれば、化合物半導体材料を含む第１導電型の第１半導体層と、
　前記第１半導体層よりもバンドギャップが大きい化合物半導体材料を含み、前記第１半導体層の光入射面と反対の面側に積層される第１導電型の第２半導体層と、
　前記第１半導体層よりもバンドギャップの大きい化合物半導体材料を含み、前記第１半導体層の光入射面側に積層される第１導電型の第３半導体層と、
　前記第２半導体層の光入射面と反対の面側から、前記第２半導体層を貫通して前記第１半導体層の内部まで配置される第２導電型の第１拡散層と、
　前記第２半導体層の光入射面と反対の面側で、前記第１拡散層に接する第１電極と、
　前記第３半導体層の光入射面側から前記第３半導体層の深さ方向に配置される第２導電型の第２拡散層と、
　前記第３半導体層の光入射面側で前記第２拡散層に接する第２電極と、
　前記第２電極と前記第３半導体層との間に配置される絶縁層と、を備える、光電変換素子が提供される。
　前記第１拡散層、前記第２拡散層、前記第１電極及び前記第２電極は、画素ごとに設けられ、
　前記第１半導体層、前記第２半導体層、及び前記第３半導体層のそれぞれは、複数の画素の領域に跨がって配置されてもよい。
　前記第１拡散層及び前記第１電極は、画素ごとにｍ（ｍは１以上の整数）個ずつ設けられるか、又はｍ（ｍは１以上の整数）個の画素ごとに設けられ、
　前記第１半導体層、前記第２半導体層、及び前記第３半導体層のそれぞれは、複数の画素の領域に跨がって配置されてもよい。
　前記第２拡散層及び前記第２電極は、画素ごとにｎ（ｎは１以上の整数）個ずつ設けられるか、又はｎ（ｎは１以上の整数）個の画素ごとに設けられ、
　前記第１半導体層、前記第２半導体層、及び前記第３半導体層のそれぞれは、複数の画素の領域に跨がって配置されてもよい。
　画素ごとに、複数の前記第２拡散層と、対応する複数の前記第２電極とが設けられ、
　同一画素内の前記複数の第２電極に電気的に導通するとともに、前記第３半導体層、前記第１半導体層、及び前記第２半導体層を貫通するビアと、
　同一画素内の前記複数の第２電極を対応する前記ビアに電気的に導通する配線層と、を備えてもよい。
　複数の画素に対して設けられ、前記複数の画素内の複数の前記第２電極に電気的に導通するとともに、前記第３半導体層、前記第１半導体層、及び前記第２半導体層を貫通するビアを備え、
　前記複数の画素内のすべての前記第２電極は、前記ビアと電気的に導通してもよい。
　前記第２半導体層の光入射面と反対の面側に配置され、前記第１電極に電気的に導通する第１読出し回路と、
　前記第２電極に電気的に導通するとともに、前記第３半導体層、前記第１半導体層、及び前記第２半導体層を貫通するビアと、
　前記第２半導体層の光入射面と反対の面側に配置され、前記ビアに電気的に導通する第２読出し回路と、を備えてもよい。
　前記第１半導体層、前記第２半導体層、前記第３半導体層、前記第１拡散層、前記第２拡散層、前記第１電極、及び前記第２電極が配置される第１基板と、
　前記第１読出し回路及び前記第２読出し回路が配置され、前記第１読出し回路で取り出された電荷と前記第２読出し回路で取り出された電荷とに基づいて、画素信号を生成する読出し回路が配置される第２基板と、
　前記第１基板と前記第２基板とを接合するとともに、前記第１基板と前記第２基板との間で複数の信号を送受する複数の接合部と、を備え、
　前記ビアは、対応する前記接合部に接続されてもよい。
　前記第１半導体層、前記第２半導体層、前記第３半導体層、前記第１拡散層、前記第２拡散層、前記第１電極、及び前記第２電極が配置される第１基板と、
　前記第１読出し回路及び前記第２読出し回路が配置され、前記第１読出し回路で取り出された電荷と前記第２読出し回路で取り出された電荷とに基づいて、画素信号を生成する第２基板と、を備え、
　前記ビアは、前記第１基板を貫通して前記第２基板内の前記第２読出し回路まで延在されてもよい。
　前記第１読出し回路に印加される電圧は、前記第２読出し回路に印加される電圧とは独立して設定されてもよい。
　前記ビアは、
　光電変換により生じた第１電荷を前記第２読出し回路に転送する第１ビアと、
　光電変換により生じた第２電荷を排出する第２ビアと、を有してもよい。
　前記第１ビア及び前記第２ビアは、複数の画素ごとに設けられ、
　前記第１ビアは、対応する前記複数の画素の前記第１電荷を排出し、
　前記第２ビアは、対応する前記複数の画素の前記第２電荷を排出してもよい。
　前記第２拡散層は、前記第３半導体層の光入射面側から前記第３半導体層を貫通して前記第１半導体層の内部まで配置されてもよい。
　前記第１電極及び前記第２電極は、同一の波長帯域の光を光電変換した電荷を収集してもよい。
　前記第２拡散層は、前記第３半導体層の光入射面側から前記第３半導体層を貫通せずに前記第３半導体層の内部に留まるように配置されてもよい。
　前記第１電極及び前記第２電極は、互いに異なる波長帯域の光を光電変換した電荷を収集してもよい。
　前記第２半導体層の化合物半導体材料は、前記第３半導体層の化合物半導体材料と同一であってもよい。
　前記第３半導体層の光入射面側に配置され、前記第３半導体層よりも不純物濃度が高く、かつ前記第２電極と電気的に分離して配置される第１導電型の第４半導体層と、
　前記第４半導体層に電気的に導通する第３電極と、を備えてもよい。
　本開示によれば、複数の画素を有する画素アレイ部を備え、
　前記複数の画素のそれぞれは、
　光電変換を行う化合物半導体材料を含む第１導電型の第１半導体層と、
　前記第１半導体層よりもバンドギャップが大きい化合物半導体材料を含み、前記第１半導体層の光入射面と反対の面側に積層される第１導電型の第２半導体層と、
　前記第１半導体層よりもバンドギャップの大きい化合物半導体材料を含み、前記第１半導体層の光入射面側に積層される第１導電型の第３半導体層と、
　前記第２半導体層の光入射面と反対の面側から、前記第２半導体層を貫通して前記第１半導体層の内部まで配置される第２導電型の第１拡散層と、
　前記第２半導体層の光入射面と反対の面側で、前記第１拡散層に接する第１電極と、
　前記第３半導体層の光入射面側から前記第３半導体層の深さ方向に配置される第２導電型の第２拡散層と、
　前記第３半導体層の光入射面側で前記第２拡散層に接する第２電極と、
　前記第２電極と前記第３半導体層との間に配置される絶縁層と、を備える、撮像装置が提供される。
第１の実施形態による光電変換素子の断面図。 図１の光電変換素子を光入射面側から見た平面図。 第２の実施形態による光電変換素子の断面図。 図２のＢ－Ｂ線に沿った断面図。 第３の実施形態による光電変換素子の断面図。 図５の光入射面側から見た平面図。 第４の実施形態による光電変換素子の断面図。 第５の実施形態による光電変換素子の断面図。 図２のＢ－Ｂ線に沿った断面図。 第６の実施形態による光電変換素子の断面図。 図１０の光電変換素子の光入射面側から見た平面図。 図３の光電変換素子の製造工程を示す工程図。 図１２Ａに続く工程図。 図１２Ｂに続く工程図。 図１２Ｃに続く工程図。 図１２Ｄに続く工程図。 図１２Ｅに続く工程図。 図１２Ｆに続く工程図。 図１２Ｇに続く工程図。 図１２Ｈに続く工程図。 図１２Ｉに続く工程図。 第８の実施形態による光電変換素子の断面図。 図１３の光電変換素子を光入射面側から見た平面図。 図１４のＢ－Ｂ線に沿った断面図。 第９の実施形態による光電変換素子の断面図。 図１６の光電変換素子の光入射面側から見た平面図。 第１０の実施形態による光電変換素子の断面図。 第１１の実施形態による光電変換素子の断面図。 図１４のＢ－Ｂ線に沿った断面図。 第１２の実施形態による光電変換素子の断面図。 第１３の実施形態による光電変換素子の断面図。 図２２の光電変換素子の光入射面側から見た平面図。 図２２の一変形例による光電変換素子の断面図。 図２４の光電変換素子の光入射面側から見た平面図。 撮像装置の概略構成を示すブロック図。 第１基板と第２基板を貼り合わせる様子を模式的に示す図。 車両制御システムの概略的な構成の一例を示すブロック図。 車外情報検出部及び撮像部の設置位置の一例を示す説明図。
　以下、図面を参照して、光電変換素子及び撮像装置の実施形態について説明する。以下では、光電変換素子及び撮像装置の主要な構成部分を中心に説明するが、光電変換素子及び撮像装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
　（第１の実施形態）
　図１は第１の実施形態による光電変換素子１の断面図、図２は図１の光電変換素子１を光入射面側から見た平面図である。図１は、図２のＡ－Ａ線方向の断面構造を示している。
　図１はＸ方向の２画素分の光電変換素子１の断面構造を示し、図２はＸ方向及びＹ方向に２画素ずつの平面図を示している。実際にはＸ方向及びＹ方向に多数の画素が配置される。図１の光電変換素子１を二次元方向に複数配置することで、画素アレイ部が構成される。
　図１の光電変換素子１は、例えばＩＩＩ－Ｖ族半導体などの化合物半導体材料を用いた赤外線センサ等に適用される。図１の光電変換素子１は、例えば、可視領域（３８０ｎｍ以上７８０ｎｍ未満）から、短赤外領域（７８０ｎｍ以上２４００ｎｍ未満）の波長の光に対して光電変換を行うことができる。
　図１の光電変換素子１の下面が光入射面ｆ１である。本明細書では、光電変換素子１の光入射面ｆ１を裏面ｆ１と呼び、光入射面ｆ１と反対の面を表（おもて）面ｆ２と呼ぶことがある。
　図１の光電変換素子１は、第１導電型の第１半導体層２と、第１導電型の第２半導体層３と、第１導電型の第３半導体層４と、第２導電型の第１拡散層５と、第１電極６と、第２導電型の第２拡散層７と、第２電極８と、絶縁層９とを備えている。第１半導体層２、第２半導体層３、及び第３半導体層４は、光電変換層を構成している。このように、第１半導体層２の両面側に第２半導体層３と第３半導体層４が配置されている。
　第１半導体層２、第２半導体層３、及び第３半導体層４のいずれも、光電変換を行う化合物半導体材料を含んでいる。第２半導体層３は、第１半導体層２よりもバンドギャップが大きい化合物半導体材料を含み、第１半導体層２の光入射面と反対の面側に積層される。第３半導体層４は、第１半導体層２よりもバンドギャップの大きい化合物半導体材料を含み、第１半導体層２の光入射面側に積層される。
　一例として、第１半導体層２はｎ型ＩｎＧａＡｓ層であり、第２半導体層３と第３半導体層４はｎ型ＩｎＰ層である。また、第１拡散層５と第２拡散層７はｐ＋拡散層である。このように、図１の光電変換素子１は、例えばＩｎＧａＡｓ層を２つのＩｎＰ層で挟み込んだ積層構造を有する。
　第１拡散層５は、第２半導体層３の光入射面と反対の面側から、第２半導体層３を貫通して第１半導体層２の内部まで配置されている。例えば、第１拡散層５は亜鉛（Ｚｎ）イオン等を拡散させたｐ＋拡散層である。第１拡散層５と第２半導体層３の界面にはｐｎ接合が形成されるが、第２半導体層３のバンドギャップが大きいため、暗電流の発生を抑制できる。第１拡散層５は、第２半導体層３を貫通して第１半導体層２の内部にまで配置されるため、第１半導体層２の内部で光電変換により生じた電荷を、第１拡散層５を介して第１電極６に収集できる。
　第２拡散層７は、第３半導体層４の光入射面側から第３半導体層４の深さ方向に配置される。より具体的には、第２拡散層７は、第３半導体層４の光入射面側から第３半導体層４を貫通して第１半導体層２の内部にまで配置されている。例えば、第２拡散層７は亜鉛（Ｚｎ）イオン等を拡散させたｐ＋拡散層である。
　第１電極６は、第２半導体層３の光入射面と反対の面側で、第１拡散層５に接している。第２電極８は、第３半導体層４の光入射面側で第２拡散層７に接している。第２電極８と第３半導体層４との間には絶縁層９が配置されている。第２電極８と第３半導体層４の間に絶縁層９を配置することで、第２電極８と第３半導体層４との短絡を防止できる。
　第１拡散層５、第１電極６、第２拡散層７、及び第２電極８は、画素ごとに設けられている。第１～第３半導体層２～４のそれぞれは、複数の画素の領域に跨がって配置されている。第１～第３半導体層２～４の内部には、画素を分離する構造体（例えば、遮光部材）が存在しない。このため、第１～第３半導体層２～４のほぼ全域で光電変換を行うことができ、感度の向上が図れる。
　第３半導体層４の光入射面側には、第１導電型の第４半導体層１０が配置されている。第４半導体層１０は、第３半導体層４よりも不純物濃度を高くしており、かつ第２電極８と電気的に分離して配置されている。例えば、第４半導体層１０は、ｎ＋ＩｎＰ層である。第４半導体層１０は、パターニングされた絶縁層９の間に配置されている。
　第４半導体層１０の光入射面側には透明電極１１が配置されている。第２電極８、絶縁層９及び透明電極１１の表面は保護膜（パッシベーション膜）１２で覆われている。保護膜１２の光入射面側には、不図示のオンチップレンズが配置される場合もありうる。
　図２に示すように、各画素の略中央部に第２電極８が配置され、第２電極８の周囲には絶縁層９が配置されている。この絶縁層９は、第２電極８が第３半導体層４に接触しないようにするためである。第３半導体層４の電位は、透明電極１１にて設定される。透明電極１１は、図２に示すように、第２電極８及び絶縁層９の周囲に配置されている。
　図１の光電変換素子１が光電変換により生じた正孔を読み出す場合、透明電極１１に印加する電圧を、第１電極６と第２電極８に印加する電圧よりも高くする。これにより、第１半導体層２の内部で光電変換により生じた正孔は、第１拡散層５と第２拡散層７を介して、第１電極６と第２電極８に収集される。
　第１半導体層２、第２半導体層３、第３半導体層４、第１拡散層５、第１電極６、第２拡散層７、第２電極８、及び絶縁層９等は第１基板１３に配置されている。第１電極６が収集した電荷は第２基板１４内の第１読出し回路１５に転送されて画素信号が生成される。図１では省略しているが、第２電極８が収集した電荷も、何らかの手段で、第２基板１４側に転送されて、第２基板１４にて画素信号が生成される。
　第１基板１３と第２基板１４は、Ｃｕ－Ｃｕ接合、ビア、バンプなどで接合されるとともに、各種の信号を送受する。第１基板１３内の第１電極６の周囲は絶縁層３６で覆われている。絶縁層３６の一部には、第１電極６に導通する配線層１６が形成され、この配線層１６とＣｕ－Ｃｕ接合１７等を介して、第１電極６が収集した電荷が第２基板１４内の第１読出し回路１５に転送される。
　図１の光電変換素子１では、第１拡散層５と第２拡散層７がいずれも、第１半導体層２の内部にまで配置されている。このため、第１半導体層２の内部で光電変換により生じた電荷は、第１拡散層５と第２拡散層７のいずれかに引き寄せられて、第１電極６又は第２電極８で収集される。より具体的には、第１半導体層２の内部で光電変換により生じた電荷は、第１拡散層５と第２拡散層７のうち、より近い方に引き寄せられる。第１拡散層５に引き寄せられた電荷は、第１電極６に収集される。また、第２拡散層７に引き寄せられた電荷は、第２電極８に収集される。
　第１半導体層２の内部で光電変換により発生される電荷は、電子と正孔である。電子と正孔のうち、どちらか一方が第１拡散層５又は第２拡散層７を介して、第１電極６又は第２電極８に収集される。図１の例では、第１電極６と第２電極８にて正孔を収集し、電子を排出する例を示している。上述したように、透明電極１１に印加する電圧を第１電極６及び第２電極８に印加する電圧よりも高くすることで、第１電極６及び第２電極８では正孔を収集することができる。
　図１の光電変換素子１では、第１拡散層５と第２拡散層７がいずれも第１半導体層２の内部にまで配置されているため、第１拡散層５と第２拡散層７を介して第１電極６と第２電極８に収集される電荷は、第１半導体層２で光電変換された電荷である。よって、第１電極６と第２電極８は、同じ波長帯域の光を検出することになる。
　第１～第３半導体層２～４のように、化合物半導体材料からなる光電変換層の場合、画素の境界部分に遮光壁を形成するのがプロセス的に困難である。また、遮光壁を設けると、遮光壁の表面付近で暗電流が発生しやすくなり、画素信号に含まれるノイズ成分が多くなる。本実施形態による光電変換素子１では、第１半導体層２を、第１半導体層２よりもバンドギャップが大きい第２半導体層３と第３半導体層４で挟み込み、第２半導体層３と第３半導体層４に第１半導体層２まで到達する第１拡散層５と第２拡散層７を設ける。これにより、第１半導体層２の内部で光電変換により生じた電荷を、第１拡散層５と第２拡散層７のうち、より近い方に引き寄せることができる。よって、本実施形態によれば、第１半導体層２の内部で光電変換により生じた電荷を効率よく第１電極６と第２電極８で収集でき、電荷が隣接画素に侵入するおそれがなくなるため、クロストークを抑制できる。
　また、本実施形態による光電変換素子１は、第１～第３半導体層２～４の内部に遮光部材等の画素を分離する構造体が存在しないため、光電変換が可能な領域を増やすことができ、感度の向上が図れる。また、遮光部材を設けないことで、暗電流の発生も抑制できる。
　図１の光電変換素子１では、第１～第３半導体層２～４をｎ型、第１拡散層５と第２拡散層７をｐ型にしたが、導電型が逆であってもよい。また、図１では、光電変換により生じた正孔を読み出す例を示しているが、電子を読み出してもよい。電子を読み出す場合は、透明電極１１に印加する電圧よりも、第１電極６及び第２電極８に印加する電圧を高くすればよい。
　このように、第１の実施形態による光電変換素子１では、第１半導体層２の両面側に第１拡散層５と第２拡散層７を配置するため、第１半導体層２の内部で光電変換により生じた電荷を、第１拡散層５と第２拡散層７のうち、より近い方に引き寄せることができ、隣接画素への電荷の侵入を抑制できる。また、第１の実施形態による光電変換素子１では、第１～第３半導体層２～４の内部に画素を分離する構造体が存在しないため、感度の向上が図れる。
　（第２の実施形態）
　図１の光電変換素子１では、第１電極６が収集した電荷を表（おもて）面ｆ２側で読出し、第２電極８が収集した電荷を裏面ｆ１側で読み出す例を示した。これに対して、第２の実施形態による光電変換素子１は、第１電極６と第２電極８が収集した電荷をいずれも表（おもて）面ｆ２側で読み出すものである。
　図３は第２の実施形態による光電変換素子１ａの断面図である。第２の実施形態による光電変換素子１ａの光入射面側から見た平面図は図２と同様である。図３の断面図は、図２のＡ－Ａ線に沿った断面構造を示している。
　図３では、図１と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。図３の光電変換素子１ａは、第２電極８に接続されるビア１８を有する。このビア１８は、第１基板１３の光入射面側から深さ方向に配置されており、ビア１８の表（おもて）面ｆ２側の端部は、Ｃｕ－Ｃｕ接合１７により、第２基板１４内の第２読出し回路１９に接続されている。第２読出し回路１９は、第２電極８からビア１８を介して転送された電荷に応じた画素信号を生成する。
　ビア１８は、第１基板１３に形成されたトレンチ２０内に絶縁膜２１を配置し、その上に導電膜２２を配置することで形成される。導電膜２２の内側に何らかの部材を充填してもよい。ビア１８の径や幅は任意であるが、ビア１８の径や幅を大きくすると、第１～第３半導体層２～４で光電変換する領域が狭くなり、感度が低下し、暗電流が増えるおそれがある。よって、ビア１８の径や幅は、感度の低下が問題にならない程度にするのが望ましい。
　また、ビア１８は、画素ごとに１個以上設けられるが、ビア１８の数が増えると、光電変換を行う領域が狭くなるため、感度の低下と暗電流の増加を招くおそれがある。よって、ビア１８は必要最小限の数だけ設けるのが望ましい。
　図４は図２のＢ－Ｂ線に沿った断面図である。図４からわかるように、ビア１８の径を第１拡散層５や第２拡散層７の幅よりも狭くしている。よって、ビア１８が光電変換の妨げになるおそれがなくなり、感度の低下を抑制できる。なお、図４は一例であり、感度の低下がそれほど問題にならないのであれば、ビア１８の径を第１拡散層５や第２拡散層７の幅よりも大きくしてもよい。
　このように、第２の実施形態による光電変換素子１ａでは、第２電極８が収集した電荷を、第１基板１３の深さ方向に延びるビア１８を介して、第２基板１４内の第２読出し回路１９まで転送する。よって、第１電極６と第２電極８が収集した電荷を第２基板１４内の第１読出し回路１５と第２読出し回路１９に転送して、画素信号を生成できる。第１基板１３の深さ方向に延びるビア１８は、第１半導体層２が光電変換を行う妨げにならない程度のサイズであるため、感度を低下させるおそれがない。また、第１の実施形態と同様に、第１半導体層２の内部で光電変換により生じた電荷を、第１拡散層５又は第２拡散層７に引き寄せるため、隣接画素への電荷の侵入を防止でき、クロストークを抑制できる。
　（第３の実施形態）
　第１及び第２の実施形態では、画素ごとに第２拡散層７と第２電極８を１個ずつ設ける例を示したが、画素ごとに第２拡散層７と第２電極８を複数個ずつ設けてもよい。
　図５は第３の実施形態による光電変換素子１ｂの断面図、図６は図５の光入射面側から見た平面図である。図５及び図６は、画素ごとに第２拡散層７と第２電極８を４つずつ設けた例を示している。図６に示すように、画素ごとに設けられる４つの第２電極８は、配線層２３により電気的に導通している。また、画素ごとに１本又は複数本のビア１８が設けられており、ビア１８は４つの第２電極８と電気的に導通している。ビア１８は、第１基板１３の光入射面側から深さ方向に配置されており、例えばＣｕ－Ｃｕ接合１７を介して第２基板１４内の第２読出し回路１９と電気的に導通している。よって、画素ごとに設けられる４つの第２電極８が収集した電荷は、ビア１８を介して第２読出し回路１９に転送される。
　図５の光電変換素子１ｂでは、画素ごとに第２拡散層７と第２電極８を複数個ずつ有するため、第１光電変換部の内部で光電変換により生じた電荷を、複数の第２拡散層７で効率よく収集でき、量子効率を向上できる。特に、本実施形態では、画素内の複数の第２電極８を配線層２３にて電気的に導通させて、ビア１８を介して第２基板１４内の第２読出し回路１９と接続するため、４つの第２拡散層７で収集した電荷を、ビア１８を介して第２読出し回路１９に効率よく転送できる。
　図６に示すように、画素内の複数の第２電極８は画素の四隅に配置されているため、画素の開口率を確保でき、複数の第２電極８を設けても、感度が低下するおそれがない。
　図６では、第１拡散層５と第１電極６を画素ごとに一つずつ設け、第２拡散層７と第２電極８を画素ごとに４個ずつ設ける例を示したが、第１拡散層５と第１電極６を画素ごとにｍ（ｍは１以上の整数）個設けてもよい。また、第２拡散層７と第２電極８を画素ごとにｎ（ｎは１以上の整数）個設けてもよい。あるいは、第１拡散層５と第１電極６をｍ（ｍは１以上の整数）個の画素ごとに設けてもよい。いずれの場合であっても、第１～第３半導体層２～４は、複数の画素に跨がって配置される。
　（第４の実施形態）
　図７は第４の実施形態による光電変換素子１ｃの断面図である。第１電極６が収集する電荷（例えば正孔）の量は、透明電極１１に印加される電圧ＶDDと、第１電極６に印加される電圧Ｖ１との電位差に依存する。同様に、第２電極８が収集する電荷（例えば正孔）の量は、透明電極１１に印加される電圧ＶDDと、第２電極８に印加される電圧Ｖ２との電位差に依存する。
　第１読出し回路１５は、第１電極６が収集する電荷に応じた画素信号を生成し、第２読出し回路１９は、第２電極８が収集する電荷に応じた画素信号を生成する。
　第１電極６と第１読出し回路１５は電気的に導通しており、第１読出し回路１５に印加される電圧Ｖ１により、第１電極６の電圧を制御できる。同様に、第２電極８と第２読出し回路１９は電気的に導通しており、第２読出し回路１９に印加される電圧Ｖ２により、第２電極８の電圧を制御できる。
　図７では、第１読出し回路１５が第１電極６の電圧を任意に制御でき、かつ第２読出し回路１９が第２電極８の電圧を任意に制御できるようにしている。これにより、第１読出し回路１５は、第１電極６が収集する電荷量を制御でき、かつ第２読出し回路１９は、第２電極８が収集する電荷量を制御できる。よって、本実施形態によれば、第１読出し回路１５と第２読出し回路１９の電気的特性に合わせて、第１電極６と第２電極８に印加する電圧を制御でき、光電変換素子１ｃの設計の自由度を広げることができる。
　（第５の実施形態）
　図３～図７では、第１基板１３の光入射面側から深さ方向に延びるビア１８を、Ｃｕ－Ｃｕ接合１７等により第２基板１４内の第２読出し回路１９と電気的に接続する例を示したが、第１基板１３を貫通して第２基板１４内の第２読出し回路１９まで到達するビア１８を設けてもよい。
　図８は第５の実施形態による光電変換素子１ｄの断面図である。第５の実施形態による光電変換素子１ｄは、光入射面側から見た平面図は図２と同様であり、図８は図２のＡ－Ａ線に沿った断面構造を示している。図９は図２のＢ－Ｂ線に沿った断面図である。
　図８の光電変換素子１ｄは、ビア１８の形状が図３～図７とは異なっている。図８の光電変換素子１ｄ内のビア１８は、第１基板１３の光入射面側から、第１基板１３を貫通して、第２基板１４内の第２読出し回路１９にまで到達している。
　これにより、ビア１８の端部とＣｕ－Ｃｕ接合１７部との位置合わせを行わなくて済み、製造プロセスを簡略化できる。
　また、図９に示すように、ビア１８の径は、第１拡散部や第２拡散部の幅よりも狭いため、ビア１８を設けても、感度が低下するおそれはない。
　（第６の実施形態）
　第１～第５の実施形態では、第１拡散層５、第１電極６、第２拡散層７、第２電極８、及びビア１８を画素ごとに設ける例を説明したが、第１拡散層５、第１電極６、第２拡散層７、第２電極８、及びビア１８を複数の画素で共有してもよい。例えば、画素アレイ部内の全画素に対して、第１拡散層５、第１電極６、第２拡散層７、第２電極８、及びビア１８を１つずつ設けてもよい。あるいは、第１拡散層５、第１電極６、第２拡散層７、第２電極８、及びビア１８を複数の画素ごとに設けてもよい。
　図１０は第６の実施形態による光電変換素子１ｅの断面図、図１１は図１０の光電変換素子１ｅの光入射面側から見た平面図である。図１０では、画素アレイ部内の複数の画素で、２本のビア１８（以下、第１ビア１８ａと第２ビア１８ｂ）を共有する例を示している。以下では、画素アレイ部内の全画素で、第１ビア１８ａと第２ビア１８ｂを共有する例を説明する。
　図１０の光電変換素子１ｅは、第１半導体層２の内部で光電変換により生じた電荷を、第１拡散層５を介して第１電極６が収集して第２基板１４内の第１読出し回路１５に転送して、画素信号を生成する。一方、第２電極８が収集した電荷は排出することを想定している。
　すなわち、図１０の第１ビア１８ａと第２ビア１８ｂは、光電変換により生じた電荷を読み出すためのものではなく、電荷を排出するために用いられる。第１ビア１８ａは、光入射面側の透明電極１１と電気的に導通する。透明電極１１に第１電極６及び第２電極８よりも高い電圧を印加した場合には、透明電極１１は光電変換により生じた電子を収集することができる。透明電極１１で収集された電子は、第１ビア１８ａを介して第２基板１４側に排出される。第２ビア１８ｂは、第２電極８と電気的に導通する。第２電極８は、光電変換により生じた正孔を収集する。第２電極８で収集された正孔は、第２ビア１８ｂを介して第２基板１４側に排出される。第２ビア１８ｂを介して正孔を排出することで、隣接画素に流れ込む正孔を減らしてクロストークを低減できる。
　図１１に示すように、複数の第２電極８は配線層２３で繋がっており、この配線層２３は第２ビア１８ｂに接続されている。図１１では、第１ビア１８ａと第２ビア１８ｂが第１基板１３の深さ方向だけでなく、Ｘ方向にも延びている例を示しているが、第１ビア１８ａと第２ビア１８ｂは、Ｘ方向には幅狭であってもよい。これにより、第１ビア１８ａと第２ビア１８ｂが第１～第３半導体層２～４の光電変換の妨げにならなくなり、感度の低下を抑制できる。
　（第７の実施形態）
　次に、第１～第６の実施形態による光電変換素子１の製造工程を説明する。第１～第６の実施形態による光電変換素子１の製造工程の順序は、ほとんど同じである。以下では、第２の実施形態（図３）の光電変換素子１の製造工程を説明する。
　図１２Ａ～図１２Ｉは、図３の光電変換素子１の製造工程を示す工程図である。まず、ｎ型ＩｎＰ基板１００上に、第１半導体層２に対応するｎ型ＩｎＧａＡｓ層と、第２半導体層３に対応するｎ型ＩｎＰ層と、第３半導体層４に対応するｎ型ＩｎＰ層と、第４半導体層１０に対応するｎ＋ＩｎＰ層とを順にエピタキシャル成長により形成する。図１２Ａ～図１２Ｉでは、第１～第４半導体層２～４、１０をまとめて半導体層３０と表記している。その後、半導体層３０（より具体的には第２半導体層３）の上に接着層３１を形成する。接着層３１は、ＴＥＯＳ（テトラエトキシシラン）などを材料とする絶縁材料である。
　次に、図１２Ｂに示すように、シリコンからなる支持基板３２上に、図１２Ａで作製された半導体層３０を、接着層３１を介して接合する。これにより、半導体層３０は、接着層３１にて支持基板３２に接着される。図１２Ｂでは、複数の半導体層３０を支持基板３２上に接着する例を示している。
　次に、図１２Ｃに示すように、ＩｎＰ基板を除去した後、支持基板３２上の複数の半導体層３０の表面を、ハードマスク用の絶縁膜３３で覆う。この絶縁膜３３もＴＥＯＳなどの絶縁材料で形成される。続いて、絶縁膜３３の一部をフォトリソグラフィなどで除去し、絶縁膜３３を除去した部分の半導体層３０のうち、第４半導体層１０に対応する層を除去する。その後、亜鉛（Ｚｎ）イオンを上面から注入し、第２拡散層７に対応するＰ＋拡散層を形成する。
　次に、図１２Ｄに示すように、絶縁膜３３の表面を埋込絶縁膜３４で覆う。埋込絶縁膜３４は、例えば酸化シリコン（ＳｉＯｘ)、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、炭素含有酸化シリコン（ＳｉＯＣ）、及びシリコンカーバイト（ＳｉＣ）などの無機絶縁材料である。埋込絶縁膜３４の上には接着層３５が配置される。この接着層３５は、ＴＥＯＳなどの絶縁材料である。
　次に、図１２Ｅに示すように、支持基板３２と反対側の面（光入射面）に、接着層３５にて支持基板３７を接着させる。次に、図１２Ｆに示すように、支持基板３２と接着層３１を剥離し、剥離面に絶縁膜３８を形成した後にリソグラフィにより絶縁膜３８を部分的に除去し、第２半導体層３に対応するｎ型ＩｎＰ層に亜鉛（Ｚｎ）イオンを注入して、第１拡散層５に対応するＰ＋拡散層を形成する。
　次に、図１２Ｇに示すように、第１拡散層５に対応するＰ＋拡散層の上に、第１電極６を形成し、その上に絶縁層３６を配置する。次に、絶縁層３６の一部をリソグラフィ等で除去して、第１電極６に電気的に導通する配線層３９を形成する。第１電極６と配線層３９は、銅（Ｃｕ）やタングステン（Ｗ）などの導電材料で形成される。
　次に、図１２Ｈに示すように、配線層３９が形成された側の表面に、第１読出し回路１５と第２読出し回路１９が形成された第２基板１４をＣｕ－Ｃｕ接合１７により接合する。次に、図１２Ｉに示すように、支持基板３７と絶縁膜３６を除去して絶縁層９を形成した後、絶縁層９の一部を除去して第２電極８を形成する。その後、図１２Ｊに示すように、第４半導体層１０の上に透明電極１１を形成する。その後、光入射面（裏面ｆ１）側から深さ方向にトレンチ２０を形成する。トレンチ２０の内部に絶縁膜２１と導電膜２２を順に形成して、ビア１８を形成する。その後、裏面ｆ１（光入射面）側全域に保護膜１２を形成する。その後、裏面ｆ１側にオンチップレンズを形成してもよい。
　このように、第１～第６の実施形態による光電変換素子１～１ｅは、汎用的な半導体プロセスにより形成でき、歩留まりを向上できる。
　（第８の実施形態）
　上述した第１～第６の実施形態では、第２拡散層７が第３半導体層４を貫通して第１半導体層２の内部にまで延びていたが、第２拡散層７を第３半導体層４の内部に留めることで、第１電極６と第２電極８で、互いに異なる波長帯域の光を検出することができる。
　図１３は第８の実施形態による光電変換素子１ｆの断面図、図１４は図１３の光電変換素子１ｆを光入射面側から見た平面図である。図１３及び図１４では、図１～図１１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
　図１４の平面図は図２の平面図と実質的に同一である。図１３の断面構造を図３の断面構造と比較すればわかるように、図１３の光電変換素子１ｆでは、ｐ＋拡散層からなる第２拡散層７が、ｎ型ＩｎＰ層からなる第３半導体層４の内部に留まっている。これに対して、図３の光電変換素子１ａでは、第２拡散層７が第３半導体層４を貫通して、ｎ型ＩｎＧａＡｓ層からなる第１半導体層２の内部まで到達している。それ以外の構造は、図３と図１３で共通する。
　第３半導体層４は、第１半導体層２よりもバンドギャップが大きいため、赤外光は吸収せず、可視光帯域の光のみを吸収して光電変換を行うことができる。このため、光入射面から入射された光のうち、可視光帯域の光は、第３半導体層４で吸収され、第３半導体層４の内部で光電変換により生じた電荷は第２電極８で収集される。一方、光入射面から入射された光のうち、赤外光帯域の光の大半は、第３半導体層４を透過して第１半導体層２で吸収され、第１半導体層２の内部で光電変換により生じた電荷は第１電極６で収集される。
　このように、第１電極６は赤外光の光電変換により生じた電荷を読み出すために用いられ、第２電極８は可視光の光電変換により生じた電荷を読み出すために用いられる。上述した第１～第６の実施形態による光電変換素子１～１ｅでは、第１拡散層５と第２拡散層７がいずれも第１半導体層２の内部にまで配置されていたために、第１電極６と第２電極８は、同じ波長帯域（主には赤外光帯域）の光の光電変換により生じた電荷を読み出すために用いられ、波長帯域の異なる光を分離して読み出すことはできない。この点が、第８の実施形態による光電変換素子１ｆと、第１～第６の実施形態による光電変換素子１～１ｅとの大きな違いである。
　図１３の光電変換素子１ｆでは、第１電極６が収集した電荷（例えば正孔）は、Ｃｕ－Ｃｕ接合１７を介して、第２基板１４内の第１読出し回路１５に転送されて、赤外光帯域の光に対応する画素信号が生成される。また、第２電極８が収集した電荷（例えば正孔）は、ビア１８とＣｕ－Ｃｕ接合１７を介して、第２基板１４内の第２読出し回路１９に転送されて、可視光帯域の光に対応する画素信号が生成される。
　ビア１８は、画素の境界の一部だけに形成されればよい。図１５は図１４のＢ－Ｂ線に沿った断面図である。図１５に示すように、ビア１８の径（幅）は第１拡散層５と第２拡散層７の幅よりも狭い。また、ビア１８は、画素内に１本又は複数本設けられるが、ビア１８の径を小さくし、かつビア１８の本数を減らすことで、感度の低下を抑制できる。
　このように、第８の実施形態による光電変換素子１ｆでは、赤外光の光電変換により生じた電荷と、可視光の光電変換により生じた電荷とを分離して読み出すことができる。また、画素ごとに、第１半導体層２の内部に第１拡散層５を配置するとともに、第３半導体層４の内部に第２拡散層７を配置するため、各画素内の第１半導体層２又は第３半導体層４の内部で光電変換により生じた電荷を、漏れなく第１拡散層５又は第２拡散層７を介して第１電極６又は第２電極８で収集でき、隣接画素に電荷が漏れ出る、いわゆるクロストークを抑制できる。
　また、第１～第３半導体層２～４の内部には、遮光部材等が存在しないため、暗電流を抑制できるとともに、光電変換領域の体積を広げることができることから、感度の低下を抑制できる。
　（第９の実施形態）
　図１６は第９の実施形態による光電変換素子１ｇの断面図、図１７は図１６の光電変換素子１ｇの光入射面側から見た平面図である。図１６及び図１７では、図５及び図６と共通する部分に同一符号を付しており、以下では相違点を中心に説明する。
　図１７の平面図は図６の平面図と実質的に同一である。図１６の光電変換素子１ｇは、図５の光電変換素子１ｂとは異なり、第２拡散層７が第３半導体層４の内部に留まっている。それ以外の構造は、図１６と図５で共通する。よって、図１６の光電変換素子１ｇは、第１電極６にて赤外光の光電変換により生じた電荷を収集し、第２電極８にて可視光の光電変換により生じた電荷を収集する。
　また、図１６の光電変換素子１ｇは、画素ごとに複数の第２電極８と、これら第２電極８を導通させる配線層２３とを有するため、可視光の光電変換により生じた電荷を漏れなく、これら第２電極８で収集でき、可視光の感度を向上できる。
　（第１０の実施形態）
　図１８は第１０の実施形態による光電変換素子１ｈの断面図である。図１８では、図７と共通する部分には同一符号を付しており、以下では相違点を中心に説明する。
　図１８の光電変換素子１ｈは、図７の光電変換素子１ｃと異なり、第２拡散層７が第３半導体層４の内部に留まっている。それ以外の構造は、図１８と図７で共通する。
　図１８の光電変換素子１ｈでは、透明電極１１と第１拡散層５との間の電位差と、透明電極１１と第２拡散層７との間の電位差とを個別に制御でき、第１読出し回路１５で生成される画素信号と、第２読出し回路１９で生成される画素信号の信号レベルを最適化でき、Ｓ／Ｎ比を向上できる。
　（第１１の実施形態）
　図１９は第１１の実施形態による光電変換素子１の断面図である。図１９では、図８と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
　図１９の光電変換素子１ｉは、図８の光電変換素子１ｄと異なり、第２拡散層７が第３半導体層４の内部に留まっている。それ以外の構造は、図１９と図８で共通する。
　図１９の光電変換素子１ｉの光入射面側から見た平面図は図１４と共通する。図２０は図１４のＢ－Ｂ線に沿った断面図である。図１９の光電変換素子１ｉは、図８の光電変換素子１ｄと同様に、第１基板１３の光入射面側から、第１基板１３を貫通して第２基板１４内の第２読出し回路１９まで到達するビア１８を有する。このビア１８は、図２０に示すように、画素内の一部だけに設けられる。よって、感度の低下を抑制できる。また、第１基板１３の光入射面側から第１基板１３を貫通して、第２基板１４内の第２読出し回路１９まで到達するビア１８を形成することで、ビア１８とＣｕ－Ｃｕ接合１７との位置合わせが不要となり、製造が容易になる。
　（第１２の実施形態）
　第８～第１１の実施形態による光電変換素子１ｆ～１ｉでは、第１電極６と第２電極８にて、赤外光帯域の光に応じた電荷と可視光帯域の光に応じた電荷を分離して読み出すことができるが、感度をより向上させるには、第１半導体層２を赤外光帯域の光を光電変換するのに適した膜厚に設定し、かつ第３半導体層４を可視光帯域の光を光電変換するのに適した膜厚に設定する必要がある。
　図２１は第１２の実施形態による光電変換素子１ｊの断面図である。図２１の光電変換素子１ｊにおける第１半導体層２は、光入射面から入射された光に含まれる赤外光帯域の光を光電変換するのに適した膜厚に設定される。同様に、第３半導体層４は、光入射面から入射された光に含まれる可視光帯域の光を光電変換するのに適した膜厚に設定される。これにより、第１電極６にて収集される赤外光帯域の光電変換により生じた電荷と、第２電極８にて収集される可視光帯域の光電変換により生じた電荷とを増やすことができ、感度向上を図れる。
　（第１３の実施形態）
　可視光の光電変換を行う画素の数と、赤外光の光電変換を行う画素の数は必ずしも同じである必要はなく、異なっていてもよい。
　図２２は第１３の実施形態による光電変換素子１ｋの断面図、図２３は図２２の光電変換素子１ｋの光入射面側から見た平面図である。図２２及び図２３に示すように、可視光の光電変換により生じた電荷を収集する第２電極８が４個に対して、赤外光の光電変換により生じた電荷を収集する第１電極６が１個の割合で設けられている。すなわち、可視光の光電変換を行う４つの画素に対して、赤外光の光電変換を行う１つの画素が設けられている。これにより、可視光を赤外光よりも、高い解像度で検出できる。
　図２４は図２２の一変形例による光電変換素子１ｍの断面図、図２５は図２４の光電変換素子１ｍの光入射面側から見た平面図である。図２４及び図２５に示すように、可視光の光電変換により生じた電荷を収集する第２電極８が１個に対して、赤外光の光電変換により生じた電荷を収集第１電極６が４個の割合で設けられている。すなわち、可視光の光電変換を行う１つの画素に対して、赤外光の光電変換を行う４つの画素が設けられている。これにより、赤外光を可視光よりも、高い解像度で検出できる。
　上述した第８～第１２の実施形態による光電変換素子１ｆ～１ｍは、第２拡散層７が第３半導体層４の内部に留まる点で、第１～第６の実施形態による光電変換素子１～１ｅとは異なるものの、それ以外の構造は共通する。よって、第８～第１２の実施形態による光電変換素子１ｆ～１ｍにおいても、図１２Ａ～図１２Ｉに示した製造工程にて作製することができる。
　（撮像装置の構成）
　図２６は上述した第１～第１２の実施形態による光電変換素子１～１ｍを備える撮像装置４０の概略構成を示すブロック図である。図２６の撮像装置４０は、第１～第１２の実施形態による光電変換素子１～１ｍの少なくとも一部を含む画素アレイ部４１と、行走査部４２と、水平選択部４３と、列走査部４４と、システム制御部４５とを備えている。
　画素アレイ部４１は、二次元方向（行方向及び列方向）に配置される複数の画素ＰＸを有する。各画素ＰＸは、第１～第１２の実施形態による光電変換素子１～１ｍを有する。行方向に配置される複数の画素ＰＸからなる画素行ごとに、画素駆動線Ｌreadが配置され、列方向に配置される複数の画素ＰＸからなる画素列ごとに、垂直信号線Ｌsigが配置されている。画素駆動線Ｌreadは、対応する画素行を駆動するための駆動信号を伝送する。個々の画素駆動線Ｌreadは、行走査部４２に接続されている。
　行走査部４２は、シフトレジスタやアドレスデコーダ等で構成される。行走査部４２には複数の画素駆動線Ｌreadが接続されている。行走査部４２は、複数の画素駆動線Ｌreadに対して、順繰りに駆動信号を出力する。これにより、画素アレイ部４１内の複数の画素行が順繰りに駆動される。
　画素アレイ部４１内の各画素行は、対応する画素駆動線Ｌreadから駆動信号が送られてくると、画素信号を対応する垂直信号線Ｌsigに出力する。画素行を構成する複数の画素ＰＸに対応する複数の垂直信号線Ｌsigに同タイミングで、複数の画素信号が出力される。これら画素信号は、水平選択部４３に入力される。
　水平選択部４３は、コンパレータやカウンタ、スイッチなどを有し、システム制御部４５からの制御信号に基づいて、画素行を構成する複数の画素ＰＸから出力された複数の画素信号をアナログ－デジタル変換して画素データを生成する。
　列走査部４４は、シフトレジスタやアドレスデコーダなどを有する。列走査部４４は、水平選択部４３のスイッチを切替制御して、画素行を構成する複数の画素ＰＸに対応する複数の画素データを順繰りに選択して、出力する。
　システム制御部４５は、外部から供給されるクロックや、動作モードを指令するデータ等を受け取り、撮像装置４０内の各部に各種のクロックやデータを供給する。また、システム制御部４５は、各種のタイミング信号を生成するタイミング生成器を有し、タイミング生成器で生成された各種のタイミング信号を撮像装置４０内の各部に供給する。
　第１～第１２の実施形態による光電変換素子１は、第１基板１３と第２基板１４をＣｕ－Ｃｕ接合１７等で接合して構成される。図２６の画素アレイ部４１の少なくとも一部は第１基板１３に配置される。図２６の画素アレイ部４１以外の行走査部４２、水平選択部４３、列走査部４４、及びシステム制御部４５の少なくとも一部は、第２基板１４に配置される。
　図２７は第１基板１３と第２基板１４を貼り合わせる様子を模式的に示す図である。第１基板１３と第２基板１４は、上述したように、Ｃｕ－Ｃｕ接合１７、ビア１８、バンプ等により接合される。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２９は、撮像部１２０３１の設置位置の例を示す図である。
　図２９では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には、本開示の撮像装置４０は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より鮮明な撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　なお、本技術は以下のような構成を取ることができる。
　（１）化合物半導体材料を含む第１導電型の第１半導体層と、
　前記第１半導体層よりもバンドギャップが大きい化合物半導体材料を含み、前記第１半導体層の光入射面と反対の面側に積層される第１導電型の第２半導体層と、
　前記第１半導体層よりもバンドギャップの大きい化合物半導体材料を含み、前記第１半導体層の光入射面側に積層される第１導電型の第３半導体層と、
　前記第２半導体層の光入射面と反対の面側から、前記第２半導体層を貫通して前記第１半導体層の内部まで配置される第２導電型の第１拡散層と、
　前記第２半導体層の光入射面と反対の面側で、前記第１拡散層に接する第１電極と、
　前記第３半導体層の光入射面側から前記第３半導体層の深さ方向に配置される第２導電型の第２拡散層と、
　前記第３半導体層の光入射面側で前記第２拡散層に接する第２電極と、
　前記第２電極と前記第３半導体層との間に配置される絶縁層と、を備える、光電変換素子。
　（２）前記第１拡散層、前記第２拡散層、前記第１電極及び前記第２電極は、画素ごとに設けられ、
　前記第１半導体層、前記第２半導体層、及び前記第３半導体層のそれぞれは、複数の画素の領域に跨がって配置される、（１）に記載の光電変換素子。
　（３）前記第１拡散層及び前記第１電極は、画素ごとにｍ（ｍは１以上の整数）個ずつ設けられるか、又はｍ（ｍは１以上の整数）個の画素ごとに設けられ、
　前記第１半導体層、前記第２半導体層、及び前記第３半導体層のそれぞれは、複数の画素の領域に跨がって配置される、（１）に記載の光電変換素子。
　（４）前記第２拡散層及び前記第２電極は、画素ごとにｎ（ｎは１以上の整数）個ずつ設けられるか、又はｎ（ｎは１以上の整数）個の画素ごとに設けられ、
　前記第１半導体層、前記第２半導体層、及び前記第３半導体層のそれぞれは、複数の画素の領域に跨がって配置される、（１）又は（３）に記載の光電変換素子。
　（５）画素ごとに、複数の前記第２拡散層と、対応する複数の前記第２電極とが設けられ、
　同一画素内の前記複数の第２電極に電気的に導通するとともに、前記第３半導体層、前記第１半導体層、及び前記第２半導体層を貫通するビアと、
　同一画素内の前記複数の第２電極を対応する前記ビアに電気的に導通する配線層と、を備える、（４）に記載の光電変換素子。
　（６）複数の画素に対して設けられ、前記複数の画素内の複数の前記第２電極に電気的に導通するとともに、前記第３半導体層、前記第１半導体層、及び前記第２半導体層を貫通するビアを備え、
　前記複数の画素内のすべての前記第２電極は、前記ビアと電気的に導通する、（５）に記載の光電変換素子。
　（７）前記第２半導体層の光入射面と反対の面側に配置され、前記第１電極に電気的に導通する第１読出し回路と、
　前記第２電極に電気的に導通するとともに、前記第３半導体層、前記第１半導体層、及び前記第２半導体層を貫通するビアと、
　前記第２半導体層の光入射面と反対の面側に配置され、前記ビアに電気的に導通する第２読出し回路と、を備える、（１）乃至（５）のいずれか一項に記載の光電変換素子。
　（８）前記第１半導体層、前記第２半導体層、前記第３半導体層、前記第１拡散層、前記第２拡散層、前記第１電極、及び前記第２電極が配置される第１基板と、
　前記第１読出し回路及び前記第２読出し回路が配置され、前記第１読出し回路で取り出された電荷と前記第２読出し回路で取り出された電荷とに基づいて、画素信号を生成する読出し回路が配置される第２基板と、
　前記第１基板と前記第２基板とを接合するとともに、前記第１基板と前記第２基板との間で複数の信号を送受する複数の接合部と、を備え、
　前記ビアは、対応する前記接合部に接続される、（７）に記載の光電変換素子。
　（９）前記第１半導体層、前記第２半導体層、前記第３半導体層、前記第１拡散層、前記第２拡散層、前記第１電極、及び前記第２電極が配置される第１基板と、
　前記第１読出し回路及び前記第２読出し回路が配置され、前記第１読出し回路で取り出された電荷と前記第２読出し回路で取り出された電荷とに基づいて、画素信号を生成する第２基板と、を備え、
　前記ビアは、前記第１基板を貫通して前記第２基板内の前記第２読出し回路まで延在される、（７）に記載の光電変換素子。
　（１０）前記第１読出し回路に印加される電圧は、前記第２読出し回路に印加される電圧とは独立して設定される、（７）乃至（９）のいずれか一項に記載の光電変換素子。
　（１１）前記ビアは、
　光電変換により生じた第１電荷を前記第２読出し回路に転送する第１ビアと、
　光電変換により生じた第２電荷を排出する第２ビアと、を有する、（７）乃至（１０）のいずれか一項に記載の光電変換素子。
　（１２）前記第１ビア及び前記第２ビアは、複数の画素ごとに設けられ、
　前記第１ビアは、対応する前記複数の画素の前記第１電荷を排出し、
　前記第２ビアは、対応する前記複数の画素の前記第２電荷を排出する、（１１）に記載の光電変換素子。
　（１３）前記第２拡散層は、前記第３半導体層の光入射面側から前記第３半導体層を貫通して前記第１半導体層の内部まで配置される、（１）乃至（１２）のいずれか一項に記載の光電変換素子。
　（１４）前記第１電極及び前記第２電極は、同一の波長帯域の光を光電変換した電荷を収集する、（１３）に記載の光電変換素子。
　（１５）前記第２拡散層は、前記第３半導体層の光入射面側から前記第３半導体層を貫通せずに前記第３半導体層の内部に留まるように配置される、（１）乃至（１２）のいずれか一項に記載の光電変換素子。
　（１６）前記第１電極及び前記第２電極は、互いに異なる波長帯域の光を光電変換した電荷を収集する、（１５）に記載の光電変換素子。
　（１７）前記第２半導体層の化合物半導体材料は、前記第３半導体層の化合物半導体材料と同一である、（１）乃至（１６）のいずれか一項に記載の光電変換素子。
　（１８）前記第３半導体層の光入射面側に配置され、前記第３半導体層よりも不純物濃度が高く、かつ前記第２電極と電気的に分離して配置される第１導電型の第４半導体層と、
　前記第４半導体層に電気的に導通する第３電極と、を備える、（１）乃至（１７）のいずれか一項に記載の光電変換素子。
　（１９）複数の画素を有する画素アレイ部を備え、
　前記複数の画素のそれぞれは、
　光電変換を行う化合物半導体材料を含む第１導電型の第１半導体層と、
　前記第１半導体層よりもバンドギャップが大きい化合物半導体材料を含み、前記第１半導体層の光入射面と反対の面側に積層される第１導電型の第２半導体層と、
　前記第１半導体層よりもバンドギャップの大きい化合物半導体材料を含み、前記第１半導体層の光入射面側に積層される第１導電型の第３半導体層と、
　前記第２半導体層の光入射面と反対の面側から、前記第２半導体層を貫通して前記第１半導体層の内部まで配置される第２導電型の第１拡散層と、
　前記第２半導体層の光入射面と反対の面側で、前記第１拡散層に接する第１電極と、
　前記第３半導体層の光入射面側から前記第３半導体層の深さ方向に配置される第２導電型の第２拡散層と、
　前記第３半導体層の光入射面側で前記第２拡散層に接する第２電極と、
　前記第２電極と前記第３半導体層との間に配置される絶縁層と、を備える、撮像装置。
　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ、１ｈ、１ｉ、１ｊ、１ｋ、１ｍ　光電変換素子、２　第１半導体層、３　第２半導体層、４　第３半導体層、５　第１拡散層、６　第１電極、７　第２拡散層、８　第２電極、９　絶縁層、１０　第４半導体層、１１　透明電極、１２　保護膜、１３　第１基板、１４　第２基板、１５　第１読出し回路、１６　配線層、１７　Ｃｕ－Ｃｕ接合、１８　ビア、１８ａ　第１ビア、１８ｂ　第２ビア、１９　第２読出し回路、２０　トレンチ、２１　絶縁膜、２２　導電膜、２３　配線層、３０　半導体層、３１　接着層、３２　支持基板、３３　絶縁膜、３４　埋込絶縁膜、３５　接着層、３６　絶縁層、３７　支持基板、３８　絶縁膜、３９　配線層、４０　撮像装置、４１　画素アレイ部、４２　行走査部、４３　水平選択部、４４　列走査部、４５　システム制御部

Claims (19)

  1. 　化合物半導体材料を含む第１導電型の第１半導体層と、
    　前記第１半導体層よりもバンドギャップが大きい化合物半導体材料を含み、前記第１半導体層の光入射面と反対の面側に積層される第１導電型の第２半導体層と、
    　前記第１半導体層よりもバンドギャップの大きい化合物半導体材料を含み、前記第１半導体層の光入射面側に積層される第１導電型の第３半導体層と、
    　前記第２半導体層の光入射面と反対の面側から、前記第２半導体層を貫通して前記第１半導体層の内部まで配置される第２導電型の第１拡散層と、
    　前記第２半導体層の光入射面と反対の面側で、前記第１拡散層に接する第１電極と、
    　前記第３半導体層の光入射面側から前記第３半導体層の深さ方向に配置される第２導電型の第２拡散層と、
    　前記第３半導体層の光入射面側で前記第２拡散層に接する第２電極と、
    　前記第２電極と前記第３半導体層との間に配置される絶縁層と、を備える、光電変換素子。
  2. 　前記第１拡散層、前記第２拡散層、前記第１電極及び前記第２電極は、画素ごとに設けられ、
    　前記第１半導体層、前記第２半導体層、及び前記第３半導体層のそれぞれは、複数の画素の領域に跨がって配置される、請求項１に記載の光電変換素子。
  3. 　前記第１拡散層及び前記第１電極は、画素ごとにｍ（ｍは１以上の整数）個ずつ設けられるか、又はｍ（ｍは１以上の整数）個の画素ごとに設けられ、
    　前記第１半導体層、前記第２半導体層、及び前記第３半導体層のそれぞれは、複数の画素の領域に跨がって配置される、請求項１に記載の光電変換素子。
  4. 　前記第２拡散層及び前記第２電極は、画素ごとにｎ（ｎは１以上の整数）個ずつ設けられるか、又はｎ（ｎは１以上の整数）個の画素ごとに設けられ、
    　前記第１半導体層、前記第２半導体層、及び前記第３半導体層のそれぞれは、複数の画素の領域に跨がって配置される、請求項１に記載の光電変換素子。
  5. 　画素ごとに、複数の前記第２拡散層と、対応する複数の前記第２電極とが設けられ、
    　同一画素内の前記複数の第２電極に電気的に導通するとともに、前記第３半導体層、前記第１半導体層、及び前記第２半導体層を貫通するビアと、
    　同一画素内の前記複数の第２電極を対応する前記ビアに電気的に導通する配線層と、を備える、請求項４に記載の光電変換素子。
  6. 　複数の画素に対して設けられ、前記複数の画素内の複数の前記第２電極に電気的に導通するとともに、前記第３半導体層、前記第１半導体層、及び前記第２半導体層を貫通するビアを備え、
    　前記複数の画素内のすべての前記第２電極は、前記ビアと電気的に導通する、請求項５に記載の光電変換素子。
  7. 　前記第２半導体層の光入射面と反対の面側に配置され、前記第１電極に電気的に導通する第１読出し回路と、
    　前記第２電極に電気的に導通するとともに、前記第３半導体層、前記第１半導体層、及び前記第２半導体層を貫通するビアと、
    　前記第２半導体層の光入射面と反対の面側に配置され、前記ビアに電気的に導通する第２読出し回路と、を備える、請求項１に記載の光電変換素子。
  8. 　前記第１半導体層、前記第２半導体層、前記第３半導体層、前記第１拡散層、前記第２拡散層、前記第１電極、及び前記第２電極が配置される第１基板と、
    　前記第１読出し回路及び前記第２読出し回路が配置され、前記第１読出し回路で取り出された電荷と前記第２読出し回路で取り出された電荷とに基づいて、画素信号を生成する読出し回路が配置される第２基板と、
    　前記第１基板と前記第２基板とを接合するとともに、前記第１基板と前記第２基板との間で複数の信号を送受する複数の接合部と、を備え、
    　前記ビアは、対応する前記接合部に接続される、請求項７に記載の光電変換素子。
  9. 　前記第１半導体層、前記第２半導体層、前記第３半導体層、前記第１拡散層、前記第２拡散層、前記第１電極、及び前記第２電極が配置される第１基板と、
    　前記第１読出し回路及び前記第２読出し回路が配置され、前記第１読出し回路で取り出された電荷と前記第２読出し回路で取り出された電荷とに基づいて、画素信号を生成する第２基板と、を備え、
    　前記ビアは、前記第１基板を貫通して前記第２基板内の前記第２読出し回路まで延在される、請求項７に記載の光電変換素子。
  10. 　前記第１読出し回路に印加される電圧は、前記第２読出し回路に印加される電圧とは独立して設定される、請求項７に記載の光電変換素子。
  11. 　前記ビアは、
    　光電変換により生じた第１電荷を前記第２読出し回路に転送する第１ビアと、
    　光電変換により生じた第２電荷を排出する第２ビアと、を有する、請求項７に記載の光電変換素子。
  12. 　前記第１ビア及び前記第２ビアは、複数の画素ごとに設けられ、
    　前記第１ビアは、対応する前記複数の画素の前記第１電荷を排出し、
    　前記第２ビアは、対応する前記複数の画素の前記第２電荷を排出する、請求項１１に記載の光電変換素子。
  13. 　前記第２拡散層は、前記第３半導体層の光入射面側から前記第３半導体層を貫通して前記第１半導体層の内部まで配置される、請求項１に記載の光電変換素子。
  14. 　前記第１電極及び前記第２電極は、同一の波長帯域の光を光電変換した電荷を収集する、請求項１３に記載の光電変換素子。
  15. 　前記第２拡散層は、前記第３半導体層の光入射面側から前記第３半導体層を貫通せずに前記第３半導体層の内部に留まるように配置される、請求項１に記載の光電変換素子。
  16. 　前記第１電極及び前記第２電極は、互いに異なる波長帯域の光を光電変換した電荷を収集する、請求項１５に記載の光電変換素子。
  17. 　前記第２半導体層の化合物半導体材料は、前記第３半導体層の化合物半導体材料と同一である、請求項１に記載の光電変換素子。
  18. 　前記第３半導体層の光入射面側に配置され、前記第３半導体層よりも不純物濃度が高く、かつ前記第２電極と電気的に分離して配置される第１導電型の第４半導体層と、
    　前記第４半導体層に電気的に導通する第３電極と、を備える、請求項１に記載の光電変換素子。
  19. 　複数の画素を有する画素アレイ部を備え、
    　前記複数の画素のそれぞれは、
    　光電変換を行う化合物半導体材料を含む第１導電型の第１半導体層と、
    　前記第１半導体層よりもバンドギャップが大きい化合物半導体材料を含み、前記第１半導体層の光入射面と反対の面側に積層される第１導電型の第２半導体層と、
    　前記第１半導体層よりもバンドギャップの大きい化合物半導体材料を含み、前記第１半導体層の光入射面側に積層される第１導電型の第３半導体層と、
    　前記第２半導体層の光入射面と反対の面側から、前記第２半導体層を貫通して前記第１半導体層の内部まで配置される第２導電型の第１拡散層と、
    　前記第２半導体層の光入射面と反対の面側で、前記第１拡散層に接する第１電極と、
    　前記第３半導体層の光入射面側から前記第３半導体層の深さ方向に配置される第２導電型の第２拡散層と、
    　前記第３半導体層の光入射面側で前記第２拡散層に接する第２電極と、
    　前記第２電極と前記第３半導体層との間に配置される絶縁層と、を備える、撮像装置。
PCT/JP2021/038328 2021-10-15 2021-10-15 光電変換素子及び撮像装置 WO2023062846A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
PCT/JP2021/038328 WO2023062846A1 (ja) 2021-10-15 2021-10-15 光電変換素子及び撮像装置
JP2023554493A JPWO2023063252A1 (ja) 2021-10-15 2022-10-07
PCT/JP2022/037593 WO2023063252A1 (ja) 2021-10-15 2022-10-07 光電変換素子及び撮像装置
CN202280067392.6A CN118284973A (zh) 2021-10-15 2022-10-07 光电转换元件和摄像装置
KR1020247010875A KR20240087780A (ko) 2021-10-15 2022-10-07 광전 변환 소자 및 촬상 장치
EP22880947.1A EP4418322A1 (en) 2021-10-15 2022-10-07 Photoelectric conversion element and imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/038328 WO2023062846A1 (ja) 2021-10-15 2021-10-15 光電変換素子及び撮像装置

Publications (1)

Publication Number Publication Date
WO2023062846A1 true WO2023062846A1 (ja) 2023-04-20

Family

ID=85987772

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2021/038328 WO2023062846A1 (ja) 2021-10-15 2021-10-15 光電変換素子及び撮像装置
PCT/JP2022/037593 WO2023063252A1 (ja) 2021-10-15 2022-10-07 光電変換素子及び撮像装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/037593 WO2023063252A1 (ja) 2021-10-15 2022-10-07 光電変換素子及び撮像装置

Country Status (5)

Country Link
EP (1) EP4418322A1 (ja)
JP (1) JPWO2023063252A1 (ja)
KR (1) KR20240087780A (ja)
CN (1) CN118284973A (ja)
WO (2) WO2023062846A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1183619A (ja) * 1997-09-03 1999-03-26 Sumitomo Electric Ind Ltd 受光素子及び受光素子モジュ−ル
WO2005093857A1 (ja) * 2004-03-29 2005-10-06 Hamamatsu Photonics K.K. 半導体光検出素子及びその製造方法
JP2009105309A (ja) * 2007-10-25 2009-05-14 Sumitomo Electric Ind Ltd 受光素子アレイおよび撮像装置
JP2013234106A (ja) * 2012-02-17 2013-11-21 Semiconductor Energy Lab Co Ltd ｐ型半導体材料および半導体装置
JP2018093126A (ja) * 2016-12-07 2018-06-14 ソニーセミコンダクタソリューションズ株式会社 受光素子、撮像素子および電子機器
WO2018212175A1 (ja) * 2017-05-15 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および撮像素子
WO2019211968A1 (ja) * 2018-05-02 2019-11-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
WO2021070586A1 (ja) * 2019-10-07 2021-04-15 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および撮像素子

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018193747A1 (en) 2017-04-19 2018-10-25 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing the same, and electronic apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1183619A (ja) * 1997-09-03 1999-03-26 Sumitomo Electric Ind Ltd 受光素子及び受光素子モジュ−ル
WO2005093857A1 (ja) * 2004-03-29 2005-10-06 Hamamatsu Photonics K.K. 半導体光検出素子及びその製造方法
JP2009105309A (ja) * 2007-10-25 2009-05-14 Sumitomo Electric Ind Ltd 受光素子アレイおよび撮像装置
JP2013234106A (ja) * 2012-02-17 2013-11-21 Semiconductor Energy Lab Co Ltd ｐ型半導体材料および半導体装置
JP2018093126A (ja) * 2016-12-07 2018-06-14 ソニーセミコンダクタソリューションズ株式会社 受光素子、撮像素子および電子機器
WO2018212175A1 (ja) * 2017-05-15 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および撮像素子
WO2019211968A1 (ja) * 2018-05-02 2019-11-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
WO2021070586A1 (ja) * 2019-10-07 2021-04-15 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および撮像素子

Also Published As

Publication number Publication date
KR20240087780A (ko) 2024-06-19
CN118284973A (zh) 2024-07-02
JPWO2023063252A1 (ja) 2023-04-20
WO2023063252A1 (ja) 2023-04-20
EP4418322A1 (en) 2024-08-21

Similar Documents

Publication Publication Date Title
CN109997019B (zh) 摄像元件和摄像装置
KR102531774B1 (ko) 거리측정 소자
WO2022158288A1 (ja) 光検出装置
WO2020045142A1 (ja) 撮像装置および電子機器
CN110959194A (zh) 固态摄像器件及电子设备
KR102498387B1 (ko) 반도체 장치 및 제조 방법, 고체 촬상 소자 및 전자 기기
WO2022196141A1 (ja) 固体撮像装置および電子機器
WO2022113757A1 (ja) 固体撮像装置及びその製造方法
WO2023062846A1 (ja) 光電変換素子及び撮像装置
WO2020202888A1 (ja) センサチップおよび測距装置
JP7261168B2 (ja) 固体撮像装置及び電子機器
EP3890016A1 (en) Light receiving element and electronic device
WO2022163373A1 (ja) 光検出装置および測距装置
WO2022244384A1 (ja) 光検出装置および測距装置
WO2023090277A1 (ja) 半導体装置及び光検出装置
WO2023090053A1 (ja) 光検出装置及び電子機器
WO2024128103A1 (en) Light sensing device
WO2022196096A1 (ja) イベント検出素子及び電子機器
WO2024004222A1 (ja) 光検出装置およびその製造方法
WO2023132052A1 (ja) 光検出素子
WO2021153030A1 (ja) 固体撮像装置およびその製造方法
WO2023095491A1 (ja) 受光素子及び電子機器
WO2023157497A1 (ja) 光検出装置およびその製造方法
WO2023127110A1 (ja) 光検出装置及び電子機器
JP2023059071A (ja) 光検出装置および測距装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21960699

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE