WO2005093857A1 - 半導体光検出素子及びその製造方法 - Google Patents

半導体光検出素子及びその製造方法 Download PDF

Info

Publication number
WO2005093857A1
WO2005093857A1 PCT/JP2005/005759 JP2005005759W WO2005093857A1 WO 2005093857 A1 WO2005093857 A1 WO 2005093857A1 JP 2005005759 W JP2005005759 W JP 2005005759W WO 2005093857 A1 WO2005093857 A1 WO 2005093857A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
multilayer structure
light
semiconductor
layer
Prior art date
Application number
PCT/JP2005/005759
Other languages
English (en)
French (fr)
Inventor
Akimasa Tanaka
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to EP05727554A priority Critical patent/EP1742276A1/en
Priority to US10/594,619 priority patent/US7868408B2/en
Publication of WO2005093857A1 publication Critical patent/WO2005093857A1/ja
Priority to KR1020067022520A priority patent/KR101079919B1/ko
Priority to US12/453,588 priority patent/US7968429B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Definitions

  • the present invention relates to a semiconductor photodetector and a method for manufacturing the same.
  • optical interconnection technology for transmitting signals within a system device and between devices by light has attracted attention.
  • optical semiconductor elements such as a semiconductor light detecting element and a semiconductor light emitting element are used.
  • an electrode (signal electrode) for extracting a signal from the photodetector is opposite to the light incident surface in consideration of the mountability on an external substrate. Is preferably arranged on the surface. Examples of such a semiconductor photodetector are disclosed in JP-A-3-104287, JP-A-6-296035, and JP-A-2002-353564. These publications disclose a back-illuminated semiconductor photodetector in which a plurality of compound semiconductor layers are formed on one main surface side of a semiconductor substrate and light is incident from the other main surface side.
  • a part of the substrate located below the light receiving part is partially thinned, and the thickness of the substrate is set so as to surround the part.
  • the maintained part is formed.
  • a first object is to prevent deterioration or disappearance of an optical signal due to light absorption of a semiconductor substrate.
  • a second object is to prevent the semiconductor photodetector from being damaged or damaged when the semiconductor photodetector is mounted on an external substrate by wire bonding or bump bonding.
  • the present invention relates to a semiconductor photodetector.
  • the photodetector has a multilayer structure including a plurality of compound semiconductor layers stacked and having first and second main surfaces facing each other, and a light emitting element formed near the first main surface inside the multilayer structure.
  • a first electrode disposed on the first main surface of the multilayer structure and electrically connected to the light receiving region; a first electrode disposed on the second main surface of the multilayer structure;
  • An electrode and a light transmitting layer disposed on the first main surface of the multilayer structure, covering the light receiving region and the first electrode, and being optically transparent to incident light.
  • the mechanical strength of the multilayer structure is maintained by the light transmitting layer even when the plurality of compound semiconductor layers included in the multilayer structure are thinned.
  • this photodetector the second and third electrodes for extracting an output signal are arranged on the second main surface of the multilayer structure. Therefore, this photodetector can be mounted with the second main surface located on the opposite side of the light receiving area facing the mounting surface such as an external substrate. As a result, the photodetector can be easily mounted.
  • the light transmission layer may include a film having a silicon oxide force and a glass substrate.
  • the glass substrate may be fixed to the multilayer structure via a film that also has silicon oxide properties. Since silicon oxide can be fused to glass, the multilayer structure and the glass substrate can be bonded without using any other adhesive. Therefore, light incident from the glass substrate side can reach the multilayer structure without being absorbed by the adhesive.
  • the light transmitting layer may include a film made of silicon oxide or resin without including the glass substrate.
  • the plurality of compound semiconductor layers are a high-concentration carrier layer of the first conductivity type and a light of the first conductivity type. It may include an absorption layer and a cap layer of the first conductivity type.
  • the light receiving region may be a region of the second conductivity type including at least a part of the cap layer.
  • the multilayer structure may further include a dent formed around the light receiving region, and a wiring electrode disposed in the dent.
  • the first electrode may be electrically connected to the second electrode via a wiring electrode.
  • the third electrode may be electrically connected to a portion of the high concentration carrier layer located near the light receiving region. Since the light receiving region is at least partially separated from other portions of the multilayer structure by the depression formed around the light receiving region, the parasitic capacitance can be further reduced.
  • the wiring electrode disposed in the depression is used as a through electrode penetrating the multilayer structure, the formation of the through electrode can be performed extremely easily. Further, by using the through electrode, the high-concentration carrier layer of the light receiving section is directly drawn out from the electrode, so that the series resistance can be significantly reduced.
  • the photodetector of the present invention may further include a through wiring penetrating the multilayer structure.
  • the first electrode may be electrically connected to the second electrode via a through wiring.
  • the third electrode may be electrically connected to the high-concentration carrier layer. In this case, the electrical connection between the first electrode and the second electrode can be reliably performed by the through wiring. Further, since the electrode is directly drawn from the high-concentration carrier layer, the series resistance can be significantly reduced.
  • the second and third electrodes each include a pad electrode, and a bump electrode may be arranged on each of the pad electrodes.
  • the photodetector according to the present invention may further include a light reflection film provided on the second main surface of the multilayer structure and covering the light receiving region. Light that has passed through the multilayer structure without being absorbed is reflected by the light reflecting film and is incident on the multilayer structure again, so that more light is absorbed by the multilayer structure and, as a result, the light sensitivity is further improved. Can be.
  • the light transmission layer may include a lens unit that collects incident light. In this case, even if the light receiving area is smaller than the irradiation range of the incident light, the incident light can be efficiently emitted. Further, the photodetector according to the present invention may include a plurality of the light receiving regions arranged in parallel.
  • Another aspect of the present invention relates to a method for manufacturing a semiconductor photodetector.
  • This method includes a step of preparing a semiconductor substrate and a step of providing a multilayer structure on a semiconductor substrate.
  • the structure includes a plurality of compound semiconductor layers stacked, has first and second main surfaces opposed to each other, a step in which the second main surface is directed to the semiconductor substrate, and a multi-layer structure.
  • Forming a light receiving region near the first main surface inside the body providing a first electrode electrically connected to the light receiving region on the first main surface of the multilayer structure, Forming a light transmitting layer optically transparent on the first main surface of the multilayer structure so as to cover the light receiving region and the first electrode; and forming the light transmitting layer on the semiconductor substrate.
  • the semiconductor substrate is removed after forming the light transmitting layer on the first main surface of the multilayer structure, the light transmitting layer is provided on the opposite side of the second and third electrodes for extracting output signals.
  • the arranged semiconductor photodetector can be easily manufactured.
  • the mechanical strength of the multilayer structure is maintained by the light transmitting layer. You will be drowned. It is not necessary to leave a portion where the thickness of the substrate is maintained as in the above-described prior art, and therefore, it is easy to reduce the size of the device. Before the formation of the light transmitting layer, the mechanical strength is maintained by the semiconductor substrate.
  • the step of forming the light transmitting layer includes the step of forming a film made of silicon oxide so as to cover the light receiving region and the first electrode; Fixing an optically transparent glass substrate. Since silicon oxide can be fused to glass, the multilayer structure and the glass substrate can be bonded to each other without using an adhesive. Therefore, light incident from the glass substrate side can reach the multilayer structure without being absorbed by the adhesive.
  • the step of forming the light transmitting layer may include a step of forming a film made of silicon oxide or resin so as to cover the light receiving region and the first electrode.
  • the step of removing the semiconductor substrate may include a step of removing the semiconductor substrate by wet etching. In the step of forming a multilayer structure, the wet etching is stopped. Forming an etching stop layer between the semiconductor substrate and the plurality of compound semiconductor layers. By using an etchant that can etch the semiconductor substrate and cannot etch the etching stop layer, the semiconductor substrate can be selectively removed. Therefore, the semiconductor substrate can be reliably and easily removed while leaving the plurality of compound semiconductor layers.
  • the method according to the present invention may further include a step of removing the etching stop layer by wet etching after removing the semiconductor substrate.
  • a step of removing the etching stop layer by wet etching after removing the semiconductor substrate.
  • the plurality of compound semiconductor layers may include a high-concentration carrier layer of the first conductivity type, a light absorption layer of the first conductivity type, and a cap layer of the first conductivity type.
  • the step of forming a multilayer structure may include a step of sequentially stacking a high-concentration carrier layer, a light absorbing layer, and a cap layer on a semiconductor substrate.
  • the step of forming the light receiving region may include a step of forming, as the light receiving region, a region of the second conductivity type including at least a part of the cap layer.
  • the method may further include a step of forming a depression around the light receiving region, and a step of providing a wiring electrode in the depression that electrically connects the first electrode to the second electrode.
  • the step of forming the third electrode includes the step of forming the third electrode so that the third electrode is electrically connected to a portion of the high-concentration carrier layer located near the light receiving region.
  • the parasitic capacitance can be further reduced.
  • the wiring electrodes arranged in the depressions are used as through electrodes penetrating the multilayer structure, the formation of the through electrodes can be performed extremely easily.
  • the step of forming the second electrode may include a step of forming a through wiring penetrating the multilayer structure, and electrically connecting the first electrode to the second electrode via the through wiring.
  • the step of forming the third electrode may include a step of forming the third electrode such that the third electrode is electrically connected to the high-concentration carrier layer. In this case, the electrical connection between the first electrode and the second electrode can be reliably performed by the through wiring. Also, from the high concentration carrier layer Is directly extracted, so that the series resistance can be greatly reduced.
  • the method according to the present invention may further include a step of forming a light reflecting film covering the light receiving region on the second main surface of the multilayer structure.
  • a step of forming a light reflecting film covering the light receiving region on the second main surface of the multilayer structure In this case, light that has passed through the multilayer structure without being absorbed is reflected by the light reflecting film and is incident on the light absorbing layer again, so that more light is absorbed by the multilayer structure and, as a result, the light sensitivity is improved. can do.
  • the light transmission layer may include a lens unit that collects incident light. In this case, even if the light receiving area is smaller than the irradiation range of the incident light, the incident light can be efficiently emitted.
  • FIG. 1 is a schematic plan view showing a semiconductor photodetector according to a first embodiment.
  • FIG. 2 is a schematic sectional view taken along the line II-II in FIG. 1.
  • FIG. 3 is a schematic cross-sectional view showing a step of manufacturing the semiconductor photodetector according to the first embodiment.
  • FIG. 4 is a schematic cross-sectional view showing a step of manufacturing the semiconductor photodetector according to the first embodiment.
  • FIG. 5 is a schematic sectional view showing a manufacturing step of the semiconductor photodetector according to the first embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a step of manufacturing the semiconductor photodetector according to the first embodiment.
  • FIG. 7 is a schematic cross-sectional view showing a manufacturing step of the semiconductor photodetector according to the first embodiment.
  • FIG. 8 is a schematic cross-sectional view showing a step of manufacturing the semiconductor photodetector according to the first embodiment.
  • FIG. 9 is a schematic cross-sectional view showing a step of manufacturing the semiconductor photodetector according to the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing a manufacturing step of the semiconductor photodetector according to the first embodiment.
  • FIG. 11 is a schematic cross-sectional view showing a step of manufacturing the semiconductor photodetector according to the first embodiment.
  • FIG. 12 is a schematic cross-sectional view showing a manufacturing step of the semiconductor photodetector according to the first embodiment.
  • FIG. 13 is a schematic sectional view showing a manufacturing step of the semiconductor photodetector according to the first embodiment.
  • FIG. 14 is a schematic sectional view showing a manufacturing step of the semiconductor photodetector according to the first embodiment.
  • FIG. 15 is a schematic cross-sectional view showing a manufacturing step of the semiconductor photodetector according to the first embodiment.
  • FIG. 16 is a schematic sectional view showing a semiconductor photodetector according to a second embodiment.
  • FIG. 17 is a schematic sectional view showing a manufacturing step of the semiconductor photodetector according to the second embodiment.
  • FIG. 18 is a schematic sectional view showing a semiconductor photodetector according to a third embodiment.
  • FIG. 19 is a schematic sectional view showing a manufacturing step of the semiconductor photodetector according to the third embodiment.
  • FIG. 20 is a schematic sectional view showing a manufacturing step of the semiconductor photodetector according to the third embodiment.
  • FIG. 21 is a schematic sectional view showing a semiconductor photodetector according to a fourth embodiment.
  • FIG. 22 is a schematic sectional view showing a manufacturing step of the semiconductor photodetector according to the fourth embodiment.
  • FIG. 23 is a schematic sectional view showing a manufacturing step of the semiconductor photodetector according to the fourth embodiment.
  • FIG. 24 is a schematic plan view showing a semiconductor photodetector according to a fifth embodiment.
  • FIG. 25 is a schematic sectional view of the semiconductor photodetector shown in FIG. 24, taken along the line XXV-XXV.
  • FIG. 26 is a schematic cross-sectional view showing a manufacturing process of the semiconductor photodetector according to the fifth embodiment.
  • FIG. 27 is a schematic cross-sectional view showing the manufacturing process of the semiconductor photodetector according to the fifth embodiment.
  • FIG. 29 is a schematic cross-sectional view illustrating a manufacturing process of the semiconductor photodetector according to the fifth embodiment.
  • FIG. 29 A schematic cross-sectional view illustrating the manufacturing process of the semiconductor photodetector according to the fifth embodiment.
  • FIG. 30 is a schematic sectional view showing a manufacturing step of the semiconductor photodetector according to the fifth embodiment.
  • FIG. 31 is a schematic sectional view showing a manufacturing step of the semiconductor photodetector according to the fifth embodiment.
  • FIG. 32 is a schematic sectional view showing a manufacturing step of the semiconductor photodetector according to the fifth embodiment.
  • FIG. 33 is a schematic sectional view of a semiconductor photodetector according to a sixth embodiment.
  • FIG. 34 is a schematic sectional view showing a manufacturing step of the semiconductor photodetector according to the sixth embodiment.
  • FIG. 35 is a schematic sectional view of a semiconductor photodetector according to a seventh embodiment.
  • FIG. 36 is a schematic sectional view showing the manufacturing process of the semiconductor photodetector according to the seventh embodiment.
  • FIG. 37 is a schematic sectional view showing the manufacturing process of the semiconductor photodetector according to the seventh embodiment.
  • FIG. 38 is a schematic sectional view of a semiconductor photodetector according to an eighth embodiment.
  • FIG. 39 is a schematic sectional view of a semiconductor photodetector array according to the embodiment.
  • FIG. 40 is a schematic sectional view of a semiconductor photodetector array according to the embodiment.
  • FIG. 41 is a schematic diagram showing a configuration of an optical interconnection system according to an embodiment. Explanation of symbols
  • FIG. 1 is a schematic plan view showing the semiconductor photodetector according to the first embodiment.
  • FIG. 2 is a schematic sectional view taken along the line II-II in FIG. In FIG. 1, illustration of the bump electrode 41 is omitted.
  • the semiconductor photodetector PD1 includes a multilayer structure LSI and a glass substrate 1.
  • the glass substrate 1 has two main surfaces facing each other, that is, a front surface 121 and a back surface 122.
  • the multilayer structure LSI is provided on the back surface 122 of the glass substrate 1.
  • the semiconductor photodetector PD1 is a front-illuminated photodetector in which light is incident on the glass substrate 1 with a force on the glass substrate 1 as well.
  • the semiconductor photodetector PD1 is, for example, a photodetector for short-range optical communication in a wavelength band of 0.85 m.
  • the multilayer structure LSI includes an etching stop layer 2, an n-type (first conductivity type) high-concentration carrier layer 3, an n-type light absorbing layer 5, and an n-type cap layer 7, which are sequentially stacked. Contains.
  • the multilayer structure LSI has two main surfaces facing each other, that is, a front surface 101 and a back surface 102. On the front surface 101, a passivation film 19 described later is formed, and on the back surface 102, an electric insulating film (passivation film) 20 is formed.
  • the electric insulating film 20 is made of, for example, SiN and has a thickness of about 0.2 m.
  • the multilayer structure LSI has a light receiving section 11 and a depression 12 surrounding the light receiving section 11.
  • the light receiving section 11 includes an n-type high-concentration carrier layer 3a, an n-type light absorption layer 5a, and an n-type cap layer 7a, and has a mesa shape (a truncated cone in the present embodiment).
  • the light receiving section 11 has a p-type (second conductivity type) light receiving region 9.
  • the light receiving region 9 includes at least a part of the cap layer 7a. In the present embodiment, a part of the cap layer 7 a and a part of the light absorbing layer 5 are included in the light receiving region 9.
  • the top of the light receiving section 11 and the light receiving area 9 have a circular shape when viewed from the light incident direction.
  • a depression 13 is formed outside the light receiving area 9 when viewed from the light incident direction.
  • the depression 13 is formed in a groove shape so as to reach the high concentration carrier layer 3a and surround the light receiving region 9.
  • the light receiving section 11 includes the mesa-shaped inner portion 11a including the light receiving area 9. And an outer part l ib surrounding the inner part 11a.
  • the depression 13 is formed in a C-shape so as to be along the edge of the light receiving region 9 and leave a part of the top of the light receiving portion 11 when viewed from the light incident direction.
  • a contact electrode 17 is arranged at the bottom of the depression 13. This contact electrode 17 is electrically connected to the high concentration carrier layer 3a. Contact electrode 17 is Au—GeZNiZ
  • a passivation film 19 is formed on the surface of the light receiving unit 11, that is, on the surface 101 of the multilayer structure LSI, so as to cover the light receiving region 9.
  • the passivation film 19 is made of, for example, SiN
  • the notification film 19 functions as an anti-reflection film. Therefore, the thickness of the passivation film 19 is set to ⁇ / (4 ⁇ ), where n is the refractive index of the passivation film 19 and ⁇ is the light receiving wavelength. For example, in the case of a short-range optical communication photodetector having a wavelength band of 0.85 ⁇ m, the thickness of the nomination film 19 is 1000 to 300 OA.
  • an anti-reflection film may be formed so as to cover the light receiving region 9 separately from the noise film 19.
  • the high-concentration carrier layers 3 and 3a are compound semiconductor layers and have a carrier concentration of 1
  • AlGaAs Al composition 0.3
  • X 10 18 Zcm 3 The thickness of the high concentration carrier layers 3 and 3a is about 2 ⁇ m.
  • the light absorbing layer 5 and 5a is a compound semiconductor layer, for example, a carrier concentration of the GaAs of the order of 1 X lo cm 3.
  • the thickness of the light absorbing layers 5 and 5a is about 3 ⁇ m.
  • the cap layers 7 and 7a are compound semiconductor layers and are made of, for example, AlGaAs (Al composition ratio 0.3) having a carrier concentration of about 5 ⁇ 10 15 / cm 3 .
  • the thickness of the cap layers 7 and 7a is about 0.3 / zm.
  • the A1 composition ratio of the cap layers 7 and 7a is preferably set to 0.3 or more.
  • the A1 yarn composition ratio X is sufficient if 0.04 is sufficient. More preferably, the A1 composition ratio is 0.3 or more.
  • the A1 composition ratio of the cap layers 7 and 7a may be appropriately determined according to the wavelength of light to be detected.
  • the light receiving area 9 is provided on the surface 101 of the multilayer structure LSI.
  • the light receiving region 9 is formed by thermally diffusing a p-type impurity (for example, Zn) into a desired region of the cap layer 7a and inverting the region to p-type.
  • the depth of the light receiving region 9 is about 0, and the diameter of the light receiving region 9 is 5-200 ⁇ .
  • the width of the depression (groove) 13 is about 5 ⁇ m.
  • the light receiving diameter depends on the characteristics required for the photodetector, and can be designed in a wide range from m to LOmm.
  • the first electrode 21 is arranged on the surface 101 of the multilayer structure LSI.
  • the first electrode 21 includes a contact electrode 23 and an electrode portion 25a described later.
  • the contact electrode 23 is formed in a ring shape on the surface of the light receiving region 9 and is electrically connected to the light receiving region 9.
  • the contact electrode 23 is made of TiZPtZAu and has a thickness of about 100Onm.
  • the contact electrode 23 may be disposed on the cap layer 7a and the light receiving region 9 other than the force arranged in FIG. 2 so as to be embedded in the light receiving region 9 in the cap layer 7a. .
  • the first wiring electrode 25 is electrically connected to the contact electrode 23.
  • the first wiring electrode 25 partially covers the light receiving portion 11 and the depression 12 and is disposed on the noise film 19.
  • the first wiring electrode 25 has an electrode portion 25a disposed on the top of the light receiving section 11, and an electrode portion 25b disposed in the depression 12.
  • the first wiring electrode 25 is made of Ti / PtZAu, and has a thickness of about 1.
  • the electrode portion 25a located on the light receiving portion 11 is arranged on the contact electrode 23 so that at least a part of the light receiving region 9 is exposed, and has an annular shape.
  • the electrode portion 25a is connected to the contact electrode 23 through a contact hole 19a formed in the nomination film 19.
  • a first pad electrode 27 is arranged as a second electrode.
  • the first pad electrode 27 is made of TiZPtZAu and has a thickness of about 1.5 m.
  • the first pad electrode 27 is electrically connected to the first wiring electrode 25 (electrode portion 25b) via a contact hole 29 penetrating through the electric insulating film 20, the etching stop layer 2, and the passivation film 19.
  • the contact electrode 23 is electrically connected to the first pad electrode 27 via the first wiring electrode 25.
  • a bump electrode 41 is provided on the first pad electrode 27, a bump electrode 41 is provided.
  • the third electrode 31 is disposed on the back surface 102 of the multilayer structure LSI.
  • the third electrode 31 includes a second pad electrode 33 and a second wiring electrode 35.
  • the second pad electrode 33 and the second wiring electrode 35 have a TiZPtZAu force, and their thickness is about 1.
  • the second pad electrode 33 is electrically connected to the high-concentration carrier layer 3a and the contact electrode 17 via a contact hole 37 that penetrates the electric insulating film 20, the etching stop layer 2, and the high-concentration carrier layer 3.
  • the second wiring electrode 35 is formed below the back surface of the light receiving region 9 so as to cover the back surface, and functions as a light reflection film. Note that a light reflection film may be formed below the light receiving region 9 separately from the second wiring electrode 35.
  • a bump electrode 41 is arranged on the second pad electrode 33 as well as the first pad electrode 27, a bump electrode 41 is arranged.
  • the extraction of the electrode from the light receiving region 9 is realized by the contact electrode 23, the first wiring electrode 25, the first pad electrode 27, and the bump electrode 41.
  • Extraction of the electrode from the high-concentration carrier layer 3a is realized by the contact electrode 17, the second pad electrode 33, and the bump electrode 41.
  • a film 10 is formed so as to cover the light receiving region 9 and the first electrode 21 (the electrode portion 25a of the contact electrode 23 and the first wiring electrode 25).
  • the film 10 is made of silicon oxide (SiO 2) and is optically transparent to incident light. Out of membrane 10
  • the surface 10a opposite to the multilayer structure LSI is flattened.
  • the thickness of the film 10 is about 3 to: LO / zm.
  • the glass substrate 1 is bonded in contact with the surface 10 a of the film 10.
  • the glass substrate 1 has a thickness of about 0.3 mm and is optically transparent to incident light.
  • FIGS. 3 to 15 are diagrams for explaining this manufacturing method, and show a vertical cross section of the semiconductor photodetector PD1.
  • this manufacturing method the following steps (1) to (13) are sequentially performed.
  • a semiconductor substrate 51 is prepared.
  • the semiconductor substrate 51 is made of, for example, n-type GaAs having a thickness of 300 to 500 ⁇ m and a carrier concentration of about 1 ⁇ 10 18 Zcm 3 .
  • a buffer is formed on one main surface (front surface) 111 of the semiconductor substrate 51 by hydride vapor phase epitaxy, chloride vapor phase epitaxy, metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), or the like.
  • Layer 53 and etch stop layer 2 are grown sequentially and stacked (see FIG. 3).
  • the n-type high-concentration carrier layer 3, the n-type light absorbing layer 5, and the n-type are formed on the etching stop layer 2 by hydride vapor phase epitaxy, chloride vapor phase epitaxy, MOCVD, MBE, or the like.
  • the cap layers 7 are sequentially grown and stacked (see FIG. 3).
  • the buffer layer 53 is made of non-doped GaAs, and has a thickness of about 0.05 ⁇ m.
  • the etching stop layer 2 is made of non-doped AlGaAs (Al thread 0.5) and has a thickness of about 1. O / zm.
  • the etching stop layer 2 is formed so as to be located between the semiconductor substrate 51 and the high-concentration carrier layer 3.
  • the A1 composition ratio of the etching stopper layer 2 is preferably set to 0.4 or more. This is because AlGaAs having an A1 composition ratio of 0.4 or more is difficult to be etched by an etchant used for etching GaAs described later.
  • the multilayer structure LSI and the buffer layer 53 are formed on the surface 111 of the semiconductor substrate 51.
  • An opening 55a is provided at a position where the light receiving region 9 is to be formed by performing nottering (see FIG. 4). After that, using the patterned film 55 as a mask, impurities (for example, Zn) are thermally diffused into the cap layer 7 to invert the conductivity type of a part of the cap layer 7 to p-type. In this way, the light receiving region 9 is formed in the multilayer structure LSI near the surface 101 far from the semiconductor substrate 51 (see FIG. 4). Thereafter, the film 55 is removed with buffered hydrofluoric acid (BHF).
  • BHF buffered hydrofluoric acid
  • a resist film 56 having an opening 56 a at a position where the depression 13 is to be formed is formed on the cap layer 7.
  • the resist film 56 can be formed using a photolithography method. Then, using the resist film 56 as a mask, a highly concentrated mixture of Br and methanol is used.
  • a resist film 57 having an opening 57a at a position where the depression 12 is to be formed is capped. Formed on layer 7.
  • the resist film 57 can be formed using a photolithography method. Then, using the resist film 57 as a mask, a mixture of Br and methanol is used as a mask.
  • the light receiving section 11 is formed in a mesa shape (see FIG. 6). That is, the light receiving section 11 includes the high concentration carrier layer 3a, the light absorbing layer 5a, and the cap layer 7a.
  • the resist film 57 is arranged above the outer portion lib, it is possible to appropriately control the progress of etching not only in the depth direction but also in the lateral direction, thereby forming the depression 13 and Thus, the formation of the light receiving section 11 can be appropriately performed. As a result, the yield in manufacturing the semiconductor photodetector PD1 can be increased. Thereafter, the resist film 57 is removed.
  • a resist film (not shown) having an opening at a position corresponding to the depression 13 is formed.
  • a contact electrode 17 having Au—GeZNiZAu force is formed on the high-concentration carrier layer 3 (3a) exposed by the formation of the depression 13 by vapor deposition using this resist film as a mask and a lift-off method (see FIG. 7).
  • the resist film is formed again so as to have an opening at a position where the contact electrode 23 is to be formed, and the contact electrode 23 having a TiZPtZAu force is received by vapor deposition and a lift-off method using the resist film as a mask. Formed in region 9 (see Figure 7).
  • the resist film is removed.
  • the contact electrode 23 is formed so as to be embedded in the light receiving region 9 in the cap layer 7a in FIG. 7, but is not limited to this, and is formed on the surface of the cap layer 7a and the light receiving region 9. It may be.
  • a passive base made of SiN is formed on the surface 101 of the multilayer structure LSI by the PCVD method.
  • the film 19 is formed. Then, a resist film (not shown) having an opening located above the contact electrodes 17 and 23 is formed, and using the resist film as a mask, a contact hole 19a is formed in the noise film 19. (See Figure 8). Subsequently, the resist film is removed.
  • a resist film (not shown) having an opening at a position corresponding to the first wiring electrode 25 is formed.
  • a first wiring electrode 25 made of Ti / Pt / Au is formed by a lift-off method (see FIG. 9).
  • the first electrode 21 is formed on the surface 101 side of the multilayered structure LSI.
  • the resist film is removed. Thereafter, sintering is performed under an H atmosphere.
  • a film 10 is formed on the surface 101 of the multilayer structure LSI so as to cover the light receiving region 9 and the first electrode 21 and is flattened (see FIG. 10).
  • the surface 10 Oa of the film 10 located on the opposite side of the multilayer structure LSI is flattened as the surface of the structure including the multilayer structure LS 1 and the semiconductor substrate 51.
  • the film 10 can be formed by using a plasma chemical vapor deposition (PCVD) method or a coating method.
  • PCVD plasma chemical vapor deposition
  • “flat” does not necessarily mean that there is no unevenness at all.
  • the glass substrate 1 and the semiconductor substrate 51 are overlapped with the film 10 therebetween, and both are pressed and heated, so that the surface of the glass substrate 1 and the surface 10a of the film 10 come into contact with each other. If the glass substrate 1 and the film 10 are fused together in a state in which the glass substrate 1 is bonded, slight irregularities may be present.
  • the glass substrate 1 is bonded to the semiconductor substrate 51 on which the multilayer structure LS1, the buffer layer 53, and the film 10 are formed (see FIG. 11).
  • the glass substrate 1 is prepared, and one main surface (back surface) 122 of the glass substrate 1 is cleaned.
  • the glass substrate 1 and the semiconductor substrate 51 are overlapped so that the cleaned back surface 122 of the glass substrate 1 and the surface 10a of the film 10 are in contact with each other.
  • the superposed glass substrate 1 and semiconductor substrate 51 are pressurized and heated, and the glass substrate 1 and the film 10 are bonded together by fusing each other.
  • the pressure at which the glass substrate 1 and the semiconductor substrate 51 are superimposed is about 98 kPa, and the heating temperature is preferably 500 to 700 ° C. Since the uppermost film 10 on the semiconductor substrate 51 is made of silicon oxide, by applying pressure and heating under such conditions, the surface 10a of the film 10 is fused to the rear surface 122 of the glass substrate 1 to form a multilayer structure. The body LS 1 and the semiconductor substrate 51 are fixed to the glass substrate 1.
  • the back surface 122 of the glass substrate 1 is squeezed with force. It is desirable that the surface 10a of the peeling film 10 is also clean. For this purpose, for example, it is advisable to perform a fusing operation immediately after taking out the semiconductor substrate 51 from the PCVD apparatus having the film 10 formed thereon.
  • the glass substrate used preferably has a thermal expansion coefficient close to that of GaAs. As a result, in the cooling step after heating, the stress generated between the semiconductor substrate 51 and the glass substrate 1 due to the difference in the thermal expansion coefficient can be reduced as much as possible. Can be minimized.
  • the semiconductor substrate 51 is removed. After the multilayer structure LSI and the semiconductor substrate 51 are fixed to the glass substrate 1, the main surface of the semiconductor substrate 51 located on the opposite side to the glass substrate 1, that is, the back surface 112 is exposed. In this step, etching is performed from the back surface 112 side of the semiconductor substrate 51 to remove the semiconductor substrate 51 and the buffer layer 53 (see FIG. 12).
  • the semiconductor substrate 51 and the buffer layer 53 are removed by using an etching solution with a lower etching rate than the etching stopper layer 2. Thereby, the glass substrate 1 on which the multilayer structure LSI is mounted is obtained.
  • the etching solution used is ammonia water (NH
  • the bonded glass substrate 1 and semiconductor substrate 51 are mixed together with a mixed solution of NH OH and H 2 O.
  • the semiconductor substrate 51 is etched from the back side.
  • the etching stop layer 2 is exposed in the etching solution.
  • the etching rate becomes very slow. Therefore, the etching stops automatically when the etching stop layer 2 is exposed. Thus, the semiconductor substrate 51 and the buffer layer 53 are removed. Note that the semiconductor substrate 51 and the buffer layer 53 may be removed by chemical mechanical polishing (CMP) instead of etching.
  • CMP chemical mechanical polishing
  • An edge film 20 is formed (see FIG. 13).
  • Step (12) a resist film (not shown) having an opening at a position where the contact hole 37 is to be formed is formed on the electric insulating film 20. Then, using this resist film as a mask, the electrical insulating film 20, the etching stop layer 2, and the high-concentration carrier layer 3 are etched (wet-etched) until the contact electrode 17 is exposed. As a result, a contact hole 37 is formed (see FIG. 14).
  • the etching solution used is buffered hydrofluoric acid (BHF) for the electrical insulating film 20, hydrochloric acid (HC1) for the etching stopper layer 2, and ammonia water (NH1) for the high-concentration carrier layer 3. OH) and mixed solution of hydrogen peroxide (HO 2)
  • a resist film (not shown) having an opening at a position where the contact hole 29 is to be formed is formed on the electric insulating film 20. Then, using this resist film as a mask, the electric insulating film 20, the etching stop layer 2, and the passivation film 19 are etched (wet-etched) until the first wiring electrode 25 (electrode portion 25b) is exposed. Thereby, a contact hole 29 is formed (see FIG. 14).
  • the etching solution used is buffered hydrofluoric acid (BHF) for the electric insulating film 20, hydrochloric acid (HC1) for the etching stop layer 2, and buffered hydrofluoric acid (BHF) for the passivation film 19. Is preferred. Subsequently, the resist film is removed.
  • a resist film (not shown) having openings at positions corresponding to the first pad electrode 27, the second pad electrode 33, and the second wiring electrode 35 is formed. Then, using this resist film as a mask, a first pad electrode 27, a second pad electrode 33, and a second wiring electrode 35 which also have TiZPtZAu force are formed by a lift-off method (see FIG. 15). At this time, the second wiring electrode 35 is formed so as to cover the back surface of the light receiving region 9 (the surface opposite to the light incident surface). Here, the second node electrode 33 and the second wiring electrode 35 are formed integrally. Subsequently, the resist film is removed. Thereafter, sintering is performed under an H atmosphere. Note that the second pad electrode 33 and the second
  • the two wiring electrodes 35 are formed integrally, the present invention is not limited to this, and they may be formed separately.
  • the bump electrode 41 is obtained by forming solder on the first pad electrode (second electrode) 27 and the second pad electrode 33 by a plating method, a solder ball mounting method, or a printing method, and performing reflow. Can be.
  • the bump electrode 41 is not limited to solder, and may be a conductive resin bump containing a metal such as a conductive bumper such as a gold bump, a nickel bump, or a copper bump.
  • the multilayered structure LSI (the high-concentration carrier layer 3, the light-absorbing layer 5, and the cap layer 7 ) Is maintained by the glass substrate 1 and the film 10. Also, unlike the conventional semiconductor photodetector, it is not necessary to form a portion maintaining the thickness of the substrate, so that the semiconductor photodetector PD1 can be easily miniaturized.
  • the semiconductor photodetector PD1 can be mounted with the back surface 102 (the main surface opposite to the front surface 101 on which the light receiving region 9 is arranged) facing a mounting surface such as an external substrate. Therefore, the semiconductor photodetector PD1 can be easily mounted.
  • the glass substrate 1 can be bonded to the multilayer structure LSI without using an adhesive.
  • the silicon oxide constituting the film 10 is, like the glass substrate 1, optically transparent to light to be detected. Therefore, the incident light passing through the glass substrate 1 can reach the multilayer structure LSI (light receiving region 9) without being absorbed by the adhesive. As a result, a decrease in photodetection sensitivity can be prevented.
  • the light receiving section 11 has a mesa structure including the high-concentration carrier layer 3a, the light absorbing layer 5a, the cap layer 7a, and the light receiving region 9, whereby the surrounding semiconductor layer power is also separated. Thereby, the parasitic capacitance can be further reduced.
  • the first electrode 21 (the contact electrode 23 and the electrode portion 25a of the first wiring electrode 25) is an electrode portion of the first wiring electrode 25 located in the recess 12 formed so as to surround the light receiving portion 11. 25b, it is electrically connected to the first pad electrode (second electrode) 27.
  • the third electrode 31 (the second pad electrode 33 and the second wiring electrode 35) is provided with a high-concentration carrier layer included in the light receiving section 11. Electrically connected to part 3a.
  • the electrode portion 25b in the depression 12 can be used as a part of the through electrode penetrating the multilayered structure LSI, so that the through electrode can be formed extremely easily. Further, by using a wet etching technique as a method of forming the contact hole 29, the semiconductor photodetector PD1 can be manufactured at low cost and with high yield.
  • the series resistance can be significantly reduced.
  • a second wiring electrode 35 that covers the light receiving region 9 is formed on the back surface 102 of the multilayer structure LSI. For this reason, light that has passed through the light absorption layer 5a without being absorbed is reflected by the second wiring electrode 35, and is again incident on the light absorption layer 5a and absorbed, so that the light sensitivity can be further enhanced.
  • the film 10 covering the light receiving region 9 and the first electrode 21 is formed on the front surface 101 of the multilayer structure LSI, and the surface 10 a of the film 10 is The semiconductor substrate 51 is removed after the glass substrate 1 is bonded to the film 10 so as to be in contact with the semiconductor substrate 51.
  • the semiconductor photodetector PD1 having a structure in which the glass substrate 1 is bonded to the surface 101 of the multilayer structure LSI via the film 10 can be easily manufactured.
  • the mechanical strength of the multilayer structure LSI is maintained by the glass substrate 1 and the film 10 even in the subsequent manufacturing process. It is. Before bonding the glass substrate 1, the mechanical strength of the multilayer structure LSI is maintained by the semiconductor substrate 51.
  • an etching stop layer 2 for stopping wet etching is formed between the semiconductor substrate 51 and the high-concentration carrier layer 3. Therefore, the semiconductor substrate 51 can be selectively removed by using an etching solution while the etching stop layer 2 cannot be etched. Therefore, the semiconductor substrate 51 can be reliably and easily removed while leaving the high-concentration carrier layer 3, the light absorption layer 5, and the cap layer 7.
  • FIG. 16 is a schematic cross-sectional view illustrating a configuration of a semiconductor photodetector according to the second embodiment.
  • This semiconductor photodetector PD2 is different from the glass substrate 1 in that a lens portion 121a is formed. This is different from the semiconductor photodetector PD1 according to the first embodiment.
  • the semiconductor photodetector PD2 includes a multilayer structure LSI and a glass substrate 1.
  • the semiconductor photodetector PD2 is a surface-incident type photodetector in which light also enters the multi-layer structure LSI with the force on the glass substrate 1 side. Further, the semiconductor photodetector PD2 has, for example, a wavelength band of 0.
  • a lens portion 121a for condensing incident light is formed on the surface 121 of the glass substrate 1.
  • Another part 121b in the surface 121 is higher than the lens part 121a. That is, this lens section
  • 121a is more concave than the highest part 121b in the surface 121.
  • FIG. 7 is a view for explaining this manufacturing method, and shows a longitudinal section of the semiconductor photodetector PD2.
  • Steps (1) to (13) are sequentially performed.
  • Steps (1) to (8) are the same as steps (1) to (8) in the first embodiment, and a description thereof will not be repeated.
  • the glass substrate 1 is bonded to the semiconductor substrate 51 on which the multilayer structure LS1, the buffer layer 53, and the film 10 are formed (see FIG. 17).
  • the bonding method is the same as step (9) in the first embodiment. Specifically, a glass substrate 1 having a lens portion 121a formed on a front surface 121 is provided, and a rear surface 122 of the glass substrate 1 is cleaned. Next, the glass substrate 1 and the semiconductor substrate 51 are overlapped so that the cleaned back surface 122 and the surface 10a of the film 10 farther from the multilayer structure LSI are in contact with each other. Subsequently, the superposed glass substrate 1 and the semiconductor substrate 51 are pressurized and heated, and the glass substrate 1 and the film 10 are bonded together by fusing each other. The details of the bonding method are the same as those in the step (9) in the first embodiment.
  • the alignment between the light receiving region 9 on the semiconductor substrate 51 and the lens portion 121a on the glass substrate 1 was performed by providing a marker on the rear surface 122 side of the glass substrate 1 and using a double-sided exposure machine. This can be easily performed based on the marker. Instead of adding a marker, the outer shape of the lens section 12 la may be used as a marker!
  • Steps (10) to (13) are the same as steps (10) to (13) in the first embodiment, and a description thereof will not be repeated.
  • steps (1) to (13) the semiconductor having the structure shown in FIG.
  • the photodetector PD2 is completed.
  • the mechanical strength of the multilayered structure LSI (the stacked high-concentration carrier layer 3, the light absorbing layer 5, and the cap layer 7) is the same as that of the first embodiment described above.
  • the miniaturization of the semiconductor photodetector PD2 is easy.
  • the semiconductor photodetector PD2 can be easily mounted.
  • the lens portion 121a is provided on the glass substrate 1, even when the light receiving area 9 is smaller than the irradiation range of the incident light, the incident light is efficiently received. As a result, a highly reliable semiconductor photodetector PD2 having an excellent SN ratio can be obtained.
  • the lens portion 121a is formed so as to be recessed from the highest portion 121b in the surface 121 of the glass substrate 1. For this reason, the glass substrate 1 on which the lens portion 121a is formed can be easily bonded to the multilayer structure LSI. In addition, since the lens portion 12 la can be removed before bonding, there is a high degree of freedom in lens design such as a lens shape that is less subject to processing methods.
  • the lens part 121a may be formed after the glass substrate 1 is bonded to the semiconductor substrate 51 on which the multilayer structure LSI and the film 10 are mounted. However, in consideration of the degree of freedom in lens design, it is preferable that the glass substrate 1 on which the lens portion 121a is formed in advance be bonded to the semiconductor substrate 51.
  • FIG. 18 is a schematic sectional view showing the configuration of the semiconductor photodetector according to the third embodiment.
  • the semiconductor photodetector PD3 according to the first embodiment is different from the semiconductor photodetector PD3 in that the semiconductor photodetector PD3 has a film made of silicon oxide (SiO 2) or resin instead of the glass substrate 1 and the film 10.
  • the semiconductor photodetector PD3 includes a multilayer structure LSI and a film 60.
  • the membrane 60 has two main surfaces facing each other, namely a front surface 131 and a back surface 132.
  • the multilayer structure LSI is provided on the back surface 132 of the film 60.
  • This semiconductor photodetector PD3 is a front-illuminated type photodetector in which light also enters the multilayer structure LSI with the force on the film 60 side.
  • the semiconductor photodetector PD3 is, for example, a photodetector for short-range optical communication in a wavelength band of 0.85 m.
  • a film 60 is formed on the surface 101 of the multilayer structure LSI so as to cover the light receiving region 9 and the first electrode 21 (the electrode portion 25a of the contact electrode 23 and the first wiring electrode 25).
  • the film 60 is made of silicon oxide or resin (for example, polyimide resin, PMMA, epoxy resin, etc.).
  • the film 60 has a thickness of about 50 m and is optically transparent to incident light.
  • FIGS. 19 and 20 are views for explaining this manufacturing method, and show vertical sections of the semiconductor photodetector PD3.
  • Steps (1) to (12) are sequentially performed. Steps (1) to (7) are the same as steps (1) to (7) in the first embodiment, and a description thereof will not be repeated.
  • a film 60 is formed on the surface 101 of the multilayer structure LSI so as to cover the light receiving region 9 and the first electrode 21 (see FIG. 19).
  • the film 60 may be formed, for example, by using TEOS (film forming gas) for forming a silicon oxidizing film (SiO 2).
  • a PCVD method using Tetraethylorthosilicate can be used. Further, when the film 60 has a high lubricating power, for example, a coating method can be used for forming the film 60.
  • the semiconductor substrate 51 is removed. After the formation of the film 60, the back surface 112 of the semiconductor substrate 51 located on the opposite side of the film 60 is exposed. In this step, the semiconductor substrate 51 and the buffer layer 53 are removed from the back surface 112 side of the semiconductor substrate 51 by etching (see FIG. 20).
  • the etching method of the semiconductor substrate 51 and the buffer layer 53 is the same as the etching method of the step (10) in the first embodiment.
  • Steps (10) to (12) are the same as steps (11) to (13) in the first embodiment, and a description thereof will not be repeated. Through these steps (1) to (12), the semiconductor photodetector PD3 having the structure shown in FIG. 18 is completed.
  • the mechanical strength of the multilayered structure LSI (the stacked high concentration carrier layer 3, light absorbing layer 5, and cap layer 7) is maintained by the film 60.
  • a semiconductor photodetector PD3 can be easily mounted.
  • FIG. 21 is a schematic sectional view showing the configuration of the semiconductor photodetector according to the fourth embodiment.
  • the semiconductor photodetector PD4 differs from the semiconductor photodetector PD3 according to the third embodiment in that a lens portion 131a is formed on the film 60.
  • the semiconductor photodetector PD4 includes a multilayer structure LSI and a film 60.
  • the semiconductor photodetector PD4 is a front-illuminated type photodetector in which light enters the multilayer structure LSI from the film 60 side.
  • the semiconductor photodetector PD4 is, for example, a photodetector for short-distance optical communication in a wavelength band of 0.85 m.
  • a lens portion 13la for condensing incident light is formed on the surface 131 of the film 60.
  • the lens portion 131a can be formed by wet etching. For example, as shown in FIG. 22, a resist film 63 having an opening 63a at a desired position is formed on the surface 131 of the film 60. Then, as shown in FIG. 23, the film 60 is wet-etched using the resist film 63 as a mask. In wet etching, since the etching proceeds isotropically, a lens portion 13 la having a lens effect is formed by properly aligning the opening 63 a of the resist film 63 with the light receiving region 9. .
  • the mechanical strength of the multilayered structure LSI (the stacked high-concentration carrier layer 3, light absorption layer 5, and cap layer 7) is maintained by the film 60.
  • the semiconductor photodetector PD4 can be easily mounted.
  • the lens portion 131a is formed on the film 60, even when the light receiving area 9 is smaller than the irradiation range of the incident light, the incident light is efficiently received. As a result, a highly reliable semiconductor photodetector PD4 having an excellent SN ratio can be obtained.
  • FIG. 24 is a schematic plan view showing a semiconductor photodetector according to the fifth embodiment.
  • FIG. 25 is a schematic sectional view taken along line XXV-XXV in FIG. In FIG. 24, illustration of the bump electrode 41 is omitted.
  • the semiconductor photodetector PD5 includes a multilayer structure LS2 and a glass substrate 1.
  • multilayer The structure LS2 is provided on the back surface 122 of the glass substrate 1.
  • the semiconductor photodetector PD5 is a front-illuminated photodetector in which light also enters the multilayer structure LS2 on the glass substrate 1 side.
  • the semiconductor photodetector PD5 is, for example, a short-range optical communication photodetector having a wavelength band of 0.85 m.
  • the multilayer structure LS2 includes an n-type (first conductivity type) high-concentration carrier layer 3, an n-type light absorption layer 5, and an n-type cap layer 7, which are sequentially stacked.
  • the multilayer structure LS2 has two main surfaces facing each other, that is, a front surface 103 and a back surface 104.
  • a p-type (second conductivity type) light receiving region 9 is formed on the cap layer 7a.
  • a nomination film 19 is formed on the surface 103 of the multilayer structure LS2.
  • the electric insulating film 20 is formed on the back surface 104 of the multilayer structure LS2.
  • a contact electrode 71 as a first electrode is disposed on the passivation film 19.
  • the contact electrode 71 is electrically connected to the light receiving region 9 through a contact hole 19a formed in the passivation film 19.
  • the contact electrode 71 is made of TiZPtZAu and has a thickness of about 1.5 ⁇ m.
  • a through hole TH extending from the front surface 103 to the back surface 104 is formed.
  • the electric insulating film 20 also extends on the wall surface of the multilayer structure LS2 defining the through hole TH.
  • a through wiring 73 is provided inside the electric insulating film 20 in the through hole TH.
  • One end 73a of the through wiring 73 is electrically connected to the contact electrode 71 through a contact hole 20a formed on the electric insulating film 20.
  • a first pad electrode 27 (second electrode) and a third electrode 81 are arranged on the back surface 104 of the multilayer structure LS2.
  • the first pad electrode 27 is formed so as to cover the through wiring 73, and is electrically connected to the end 73b of the through wiring 73 opposite to the end 73a.
  • a bump electrode 41 is arranged on the first pad electrode 27, arranged. The extraction of the electrode from the light receiving region 9 is realized by the contact electrode 71, the through wiring 73, the first pad electrode 27, and the bump electrode 41.
  • the third electrode 81 includes a contact electrode 83, a second pad electrode 33, and a second wiring electrode 35.
  • the contact electrode 83 is electrically connected to the high-concentration carrier layer 3 through a contact hole 20b formed in the electric insulating film 20.
  • the second pad electrode 33 and the second The line electrode 35 is formed so as to cover the contact electrode 83, and is electrically connected to the contact electrode 83.
  • the second pad electrode 33 has the same bump electrode as the first pad electrode 27.
  • the second wiring electrode 35 is formed below the back surface of the light receiving region 9 so as to cover the back surface, and functions as a light reflection film.
  • a light reflection film may be formed below the light receiving region 9 separately from the second wiring electrode 35.
  • a film 10 is formed on the upper surface 103 of the multilayer structure LS2 so as to cover the light receiving region 9 and the contact electrode 71.
  • the glass substrate 1 is bonded in contact with a surface 10a of the film 10 opposite to the multilayer structure LS2.
  • the glass substrate 1 has a thickness of about 0.3 mm and is optically transparent to incident light.
  • FIGS. 26 to 32 are views for explaining a method for manufacturing the semiconductor photodetector PD5, and show a longitudinal section of the semiconductor photodetector PD5.
  • the surface 103 of the cap layer 7 (multilayer structure LS2) is made of SiN by the PCVD method.
  • a nomination film 19 is formed (see FIG. 26).
  • a resist film (not shown) having an opening at a position corresponding to the contact electrode 71 is formed, and the passivation film 19 is removed using buffered hydrofluoric acid (BHF) using the resist film as a mask.
  • BHF buffered hydrofluoric acid
  • a contact hole 19a is formed in the passivation film 19 (see FIG. 27). Subsequently, the resist film is removed.
  • a resist film (not shown) having an opening at a position corresponding to contact hole 19a is formed again. Then, using this resist film as a mask, a contact electrode 71 made of TiZPtZAu is formed by vapor deposition and a lift-off method on a portion of the light receiving region 9 exposed by the contact hole 19a (see also FIG. 27). Then, the resist film Remove.
  • a film 10 is formed on the surface 103 side of the multilayer structure LS2 so as to cover the light receiving region 9 (passivation film 19) and the contact electrode 71, and is flattened (see FIG. 28).
  • the surface 10a of the film 10 located on the opposite side of the multilayer structure LS2 is flattened as the surface of the structure including the multilayer structure LS2 and the semiconductor substrate 51.
  • the method for forming the film 10 is the same as the method for forming the step (8) in the first embodiment.
  • the glass substrate 1 is bonded to the semiconductor substrate 51 on which the multilayer structure LS2, the etching stopper layer 2, and the film 10 are formed (see FIG. 29).
  • the bonding method of the glass substrate 1 is the same as the bonding method of the step (9) in the first embodiment.
  • the semiconductor substrate 51 is removed. After the glass substrate 1 and the semiconductor substrate 51 are bonded, the main surface (back surface) 112 of the semiconductor substrate 51 located on the opposite side of the glass substrate 1 is exposed. In this step, the force on the back surface 112 of the semiconductor substrate 51 is also etched to remove the semiconductor substrate 51, the buffer layer 53, and the etching stop layer 2 (see FIG. 30).
  • the semiconductor substrate 51 and the buffer layer 53 are removed using an etching solution having a low etching rate with respect to the etching stopper layer 2.
  • the etching stop layer 2 can be etched, and the etching stop layer 2 is removed using an etching solution having a low etching rate for the AlGaAs layer of the high-concentration carrier layer 3.
  • the glass substrate 1 on which the multilayer structure LS2 is mounted is obtained.
  • the glass substrate 1 on which the etching stop layer 2 and the multilayer structure LS2 are left is taken out of a mixed solution of NH 4 OH and H 2 O, and
  • H PO phosphoric acid
  • H O hydrogen peroxide
  • AlGaAs is a mixed solution of phosphoric acid, hydrogen peroxide and water.
  • the semiconductor substrate 51, the buffer layer 53, and the etching stopper layer 2 may be removed by mechanical polishing (CMP)!
  • a resist film (not shown) having an opening at a position where the through hole TH is to be formed is formed on the high concentration carrier layer 3. Then, using the resist film as a mask, the multilayer structure LS2 and the passivation film 19 are etched (dry-etched) until the contact electrode 71 is exposed. As a result, a through hole TH is formed (see FIG. 31). Subsequently, the resist film is removed. This dry etching is etching of about several / zm and can be performed very easily.
  • the electric insulating film 20 which also has SiN force is formed on the surface of the high concentration carrier layer 3 by the PCVD method.
  • the electric insulating film 20 is also formed on the wall surface of the multilayer structure LS2 that defines the through hole TH.
  • a resist film (not shown) having an opening at a position corresponding to the contact electrode 83 is formed on the electric insulating film 20. Then, using this resist film as a mask, the electrical insulating film 20 is removed by BHF, and a contact hole 20b is formed in the electrical insulating film 20 (see also FIG. 31). Subsequently, the resist film is removed.
  • a resist film (not shown) having an opening at a position corresponding to contact electrode 83 is formed. Then, using this resist film as a mask, a contact electrode 83 made of Ti / Pt / Au is formed by a lift-off method (see also FIG. 31). Subsequently, the resist film is removed.
  • a resist film (not shown) having an opening at a position corresponding to the through wiring 73 and the first pad electrode 27 is formed on the electric insulating film 20. Then, using this resist film as a mask, the electrical insulating film 20 is removed by BHF to form a contact hole 20a in the electrical insulating film 20 (see FIG. 32). As a result, the contact electrode 71 is exposed. Subsequently, the resist film is removed. Next, a resist film (not shown) having openings at positions corresponding to the first pad electrode 27 (through wiring 73), the second pad electrode 33, and the second wiring electrode 35 is formed.
  • the first pad electrode 27 (through wiring 73), the second pad electrode 33, and the second wiring electrode 35 which also have TiZPtZAu force are formed by lift-off method (see FIG. 32). .
  • the first pad electrode 27 and the through wiring 73 are formed integrally.
  • the second pad electrode 33 and the second wiring electrode 35 are formed integrally.
  • the resist film is removed. Thereafter, sintering is performed under an H atmosphere. Note that the first pad electrode 27
  • the through-hole 73 are integrally formed.
  • the present invention is not limited to this.
  • the present invention is not limited to this.
  • the mechanical strength of the multilayer structure LS2 (the stacked high-concentration carrier layer 3, light absorbing layer 5, and cap layer 7) is the same as that of the glass substrate 1 and the glass substrate 1.
  • the semiconductor photodetector PD5 can be easily miniaturized.
  • the semiconductor photodetector PD5 can be easily mounted.
  • the contact electrode 71 is electrically connected to the first pad electrode 27 via the through-hole 73 penetrating through the multilayer structure LS2.
  • the contact electrode 71 can be reliably conducted to the first pad electrode 27.
  • the second pad electrode 33 is electrically connected to the high-concentration carrier layer 3. Since the electrode is directly drawn out of the high-concentration carrier layer 3, the series resistance can be significantly reduced.
  • the etching stop layer 2 is removed by wet etching.
  • this wet etching only the etching stop layer 2 is selectively removed by using an etching liquid that can etch the etching stop layer 2 and cannot etch the high-concentration carrier layer 3. Therefore, the etching stop layer 2 can be reliably and easily removed while leaving the multilayer structure LS2.
  • FIG. 33 is a schematic sectional view showing the configuration of the semiconductor photodetector according to the sixth embodiment.
  • This semiconductor photodetector PD6 differs from the semiconductor photodetector PD5 according to the fifth embodiment in that a lens portion 121a is formed on the glass substrate 1.
  • the semiconductor photodetector PD6 includes the multilayer structure LS2 and the glass substrate 1. This semiconductor photodetector PD6 is a surface-incident type photodetector in which light also enters the multilayer structure LS2 on the glass substrate 1 side.
  • the semiconductor photodetector PD6 has, for example, a wavelength band of 0.
  • a lens portion 121a for condensing incident light is formed on the surface 121 of the glass substrate 1.
  • Another part 121b in the surface 121 is higher than the lens part 121a. That is, this lens section
  • 121a is more concave than the highest part 121b in the surface 121.
  • FIG. 4 is a view for explaining this manufacturing method, and shows a longitudinal section of the semiconductor photodetector PD6.
  • Steps (1) to (10) are sequentially performed. Steps (1) to (5) are the same as steps (1) to (5) in the fifth embodiment, and a description thereof will not be repeated.
  • the glass substrate 1 is bonded to the semiconductor substrate 51 on which the multilayer structure LS2, the etching stopper layer 2, and the film 10 are formed (see FIG. 34). Specifically, a glass substrate 1 having a lens portion 121a formed on a front surface 121 is prepared, and a rear surface 122 of the glass substrate 1 is cleaned. Next, the glass substrate 1 and the semiconductor substrate 51 are overlapped so that the purified rear surface 122 and the surface 10a of the film 10 farther from the multilayer structure LS2 are in contact with each other. Subsequently, the laminated glass substrate 1 and semiconductor substrate 51 are pressed and heated, and the glass substrate 1 and the film 10 are bonded to each other by fusing each other. The details of this bonding method are the same as step (9) in the first embodiment.
  • Steps (7) to (10) are the same as steps (7) to (13) in the fifth embodiment, and a description thereof will not be repeated.
  • steps (1) to (10) the semiconductor photodetector PD6 having the structure shown in FIG. 33 is completed.
  • the same multilayer structure LS2 (laminated high The mechanical strength of the concentration carrier layer 3, the light absorption layer 5, and the cap layer 7) is maintained by the glass substrate 1 and the film 10, and the semiconductor photodetector PD6 can be easily miniaturized. In addition, the semiconductor photodetector PD6 can be easily mounted.
  • lens portion 121a is provided on glass substrate 1, incident light can be efficiently received even when light receiving area 9 is smaller than the irradiation range of incident light. As a result, a highly reliable semiconductor photodetector PD6 having an excellent SN ratio can be obtained.
  • FIG. 35 is a schematic sectional view showing the configuration of the semiconductor photodetector according to the seventh embodiment.
  • the semiconductor photodetector PD7 according to the fifth embodiment is different from the semiconductor photodetector PD5 in that the semiconductor photodetector PD7 has a film made of silicon oxide (SiO 2) or resin instead of the glass substrate 1 and the film 10.
  • the semiconductor photodetector PD7 includes a multilayer structure LS2 and a film 60.
  • the membrane 60 has two main surfaces facing each other, a front surface 131 and a back surface 132.
  • the multilayer structure LSI is provided on the back surface 132 of the film 60.
  • the semiconductor photodetector PD7 is a front-illuminated photodetector in which light also enters the multilayer structure LS2 with a force on the film 60 side.
  • the semiconductor photodetector PD7 is, for example, a photodetector for short-range optical communication in a wavelength band of 0.85 m.
  • a film 60 is formed on the surface 103 of the multilayer structure LS2 so as to cover the light receiving region 9 and the contact electrode 71.
  • the film 60 is made of silicon oxide or resin (for example, polyimide resin, PMMA, epoxy resin, or the like).
  • the film 60 has a thickness of about 50 ⁇ m and is optically transparent to incident light.
  • FIGS. 36 and 37 are views for explaining this manufacturing method, and show vertical sections of the semiconductor photodetector PD7.
  • Steps (1) to (9) are sequentially performed.
  • Steps (1) to (4) are the same as steps (1) to (4) in the fifth embodiment, and a description thereof will not be repeated.
  • a multilayer structure is formed so as to cover the light receiving region 9 (passivation film 19) and the contact electrode 71.
  • the film 60 is formed on the surface 103 side of the structure LS2 (see FIG. 36).
  • the method for forming the film 60 is the same as the method for forming the step (8) in the third embodiment.
  • the semiconductor substrate 51 is removed.
  • the main surface of the semiconductor substrate 51 opposite to the film 60 that is, the back surface 112 is exposed.
  • the semiconductor substrate 51 and the etching stopper layer 2 are removed by etching from the back surface 112 side of the semiconductor substrate 51 (see FIG. 37).
  • the etching method of the semiconductor substrate 51 and the etching stopper layer 2 is the same as the etching method of the step (7) in the fifth embodiment described above.
  • Steps (7) to (9) are the same as steps (8) to (10) in the first embodiment, and a description thereof will not be repeated. Through these steps (1) to (9), the semiconductor photodetector PD7 having the structure shown in FIG. 35 is completed.
  • the mechanical strength of the multilayer structure LS2 (the stacked high-concentration carrier layer 3, the light absorption layer 5, and the cap layer 7) is maintained by the film 60.
  • the semiconductor photodetector PD7 can be easily mounted.
  • FIG. 38 is a schematic sectional view showing the configuration of the semiconductor photodetector according to the eighth embodiment.
  • the semiconductor photodetector PD8 differs from the semiconductor photodetector PD7 according to the seventh embodiment in that a lens portion 131a is formed on the film 60.
  • the semiconductor photodetector PD8 includes a multilayer structure LS2 and a film 60.
  • the semiconductor photodetector PD8 is a front-illuminated photodetector in which light enters the multilayer structure LS2 from the film 60 side.
  • the semiconductor photodetector PD8 is a photodetector for short-distance optical communication in a wavelength band of 0.85 m, for example.
  • a lens portion 13la for condensing incident light is formed on the surface 131 of the film 60.
  • the lens portion 131a can be formed by wet etching.
  • the wet etching for forming the lens portion 131a is the same as the wet etching method described in the fourth embodiment.
  • the multilayer structure LS2 (laminated The mechanical strength of the high-concentration carrier layer 3, the light absorbing layer 5, and the cap layer 7) is maintained by the film 60, and the size of the semiconductor photodetector PD8 is easily reduced. Further, the semiconductor photodetector PD8 can be easily mounted.
  • the lens portion 131a is formed on the film 60, the incident light is efficiently received even when the light receiving area 9 is smaller than the irradiation range of the incident light. As a result, a highly reliable semiconductor photodetector PD8 having an excellent SN ratio can be obtained.
  • These modified examples are semiconductor photodetector element arrays PDA1 and PDA2 in which a plurality of light receiving regions 9 are arranged in parallel. These photodetector element arrays PDA1 and PDA2 are so-called front-illuminated types.
  • the plurality of light receiving sections 11 and the light receiving areas 9 are arranged one-dimensionally or two-dimensionally. Further, in the photodetector array PDA2, as shown in FIG. 40, a plurality of light receiving regions 9 are arranged in a one-dimensional or two-dimensional direction.
  • the mechanical strength of the multilayered structure LSI (the stacked high-concentration carrier layer 3, the light absorption layer 5, and the cap layer 7) is the same as that of the first embodiment described above. Is kept by Further, since the pitch between the light receiving sections 11 and the pitch between the light receiving areas 9 can be reduced, the size of the photodetector array PDA1 can be easily reduced.
  • the mechanical strength of the multilayer structure LS2 (the stacked high-concentration carrier layer 3, the light absorption layer 5, and the cap layer 7) is the same as that of the fifth embodiment described above. Is kept by Further, since the pitch between the light receiving regions 9 can be narrowed, the photodetector array PDA2 can be easily reduced in size.
  • the above-described film 60 may be provided instead of providing the glass substrate 1 and the film 10. Further, lens portions (for example, the above-described lens portions 121a and 131a) may be formed corresponding to each light receiving region 9.
  • FIG. 41 is a schematic diagram showing the configuration of the optical interconnection system.
  • the optical interconnection system 151 is a system for transmitting an optical signal between a plurality of modules (for example, a CPU, an integrated circuit chip, and a memory) Ml and M2, and includes a semiconductor light emitting element 153, a drive circuit 155, an optical waveguide It includes a substrate 157, a semiconductor photodetector PD1, an amplifier circuit 159, and the like.
  • a vertical cavity surface emitting laser (VCSEL) of back emission type can be used as the semiconductor light emitting element 153.
  • the module Ml is electrically connected to the drive circuit 155 via a bump electrode.
  • the drive circuit 155 is electrically connected to the semiconductor light emitting device 103 via a bump electrode.
  • the semiconductor photodetector PD1 is electrically connected to the amplifier circuit 159 via the bump electrode 41.
  • the amplifier circuit 159 is electrically connected to the module M2 via a bump electrode.
  • the electric signal output from module Ml is sent to drive circuit 155, and is converted into an optical signal by semiconductor light emitting element 153.
  • the optical signal from the semiconductor light emitting device 153 passes through the optical waveguide 157a on the optical waveguide substrate 157 and enters the semiconductor photodetector PD1.
  • the optical signal is converted into an electric signal by the semiconductor photodetector PD1, sent to the amplifier circuit 109, and amplified.
  • the amplified electric signal is sent to the module M2. In this way, the electric signal output from the module Ml is transmitted to the module M2.
  • the semiconductor photodetector PD1 instead of the semiconductor photodetector PD1, a shift of the semiconductor photodetectors PD2 to PD8 or the semiconductor photodetector array PDA1 or PDA2 may be used.
  • the semiconductor photodetector arrays PDA1 and PDA2 are used, the semiconductor light emitting device 153, the drive circuit 155, the optical waveguide substrate 157, and the amplifier circuit 159 are also arranged to form an array.
  • the present invention has been described in detail based on the embodiments.
  • the present invention is not limited to the above embodiment.
  • the present invention can be variously modified without departing from the gist thereof.
  • the thickness, material, etc. of the semiconductor substrate 51, the high concentration carrier layer 3 (3a, 3b), the light absorbing layer 5 (5a, 5b), the cap layer 7 (7a, 7b), etc. are limited to those described above. Absent.
  • the material of the semiconductor substrate 51 Si, InP, InGaAs, InSb, or InAsSb may be used instead of GaAs described above.
  • the embodiments of the present invention may be modified in various ways. All such modifications are intended to be included within the scope of the following claims, as will be apparent to those skilled in the art, such modifications do not depart from the scope of the invention.
  • the present invention can provide a semiconductor photodetector having sufficient mechanical strength and capable of being miniaturized, and a method for manufacturing the same. Further, according to the present invention, the semiconductor photodetector can be easily mounted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　半導体光検出素子（ＰＤ１）は、多層構造体（ＬＳ１）と、入射光に対して光学的に透明なガラス基板（１）とを備える。多層構造体は、積層されたエッチング停止層（２）、ｎ型の高濃度キャリア層（３）、ｎ型の光吸収層（５）、及びｎ型のキャップ層（７）を含んでいる。多層構造体の第１の主面（１０１）付近には受光領域（９）が形成されており、第１の主面上には第１電極（２１）が設けられている。第２の主面（１０２）上には、第２電極（２７）及び第３電極（３１）が設けられている。第１の主面上には、受光領域及び第１電極を覆う膜（１０）が形成されている。この膜の表面（１０ａ）にはガラス基板（１）が固定されている。

Description

明 細 書
半導体光検出素子及びその製造方法
技術分野
[0001] 本発明は、半導体光検出素子と、その製造方法とに関する。
背景技術
[0002] 近年、 CPUの駆動周波数の高速化 (例えば、 10GHz以上）に伴い、システム装置 内及び装置間の信号を光で伝送する光インターコネクション技術が着目されている。 この光インターコネクション技術には、半導体光検出素子及び半導体発光素子とい つた光半導体素子が用いられる。
[0003] 光インターコネクション技術で用いられる半導体光検出素子では、外部基板への実 装性を考慮すると、光検出素子力 信号を取り出すための電極 (信号電極)が光入 射面とは反対側の面に配置されていることが好適である。このような半導体光検出素 子の例は、特開平 3— 104287号公報、特開平 6— 296035号公報、および特開 20 02— 353564号公報に開示されている。これらの公報は、半導体基板の一方の主面 側に複数の化合物半導体層が形成され、他方の主面側から光が入射する裏面入射 型の半導体光検出素子を開示している。
[0004] これらの裏面入射型の半導体光検出素子では、以下の目的で、受光部の下方に 位置する基板中の部分を部分的に薄化するとともに、当該部分を囲むように基板厚 みを維持した部分が形成されている。第 1の目的は、半導体基板の光吸収による光 信号劣化あるいは消失を防ぐことである。第 2の目的は、半導体光検出素子を外部 基板上にワイヤボンディングある ヽはバンプボンディングにより実装する際に、半導 体光検出素子がダメージを受ける、あるいは破損するのを防ぐことである。
[0005] し力しながら、上述した裏面入射型の半導体光検出素子では、機械的強度を保つ ため基板厚みを維持した部分が存在することから、半導体光検出素子の小型化には 限界がある。特に、複数の受光部を併設して半導体光検出素子のアレイを形成する 場合、受光部間のピッチを狭くすることが困難なため、光検出素子アレイのサイズが 大きくならざるを得ない。 発明の開示
[0006] 本発明は、十分な機械的強度を保ちつつ、小型化を図ることが可能な半導体光検 出素子及びその製造方法を提供することを目的とする。
[0007] 一つの側面において、本発明は、半導体光検出素子に関する。この光検出素子は 、積層された複数の化合物半導体層を含み、互いに対向する第 1及び第 2の主面を 有する多層構造体と、この多層構造体の内部において第 1の主面付近に形成された 受光領域と、多層構造体の第 1の主面上に配置され、受光領域に電気的に接続され た第 1電極と、多層構造体の第 2の主面上に配置され、第 1電極に電気的に接続さ れた第 2電極と、多層構造体の第 2の主面上に配置され、多層構造体のうち第 2の主 面付近の部分に電気的に接続された第 3電極と、多層構造体の第 1の主面上に配置 され、受光領域及び第 1電極を覆い、入射光に対して光学的に透明な光透過層とを 備えている。
[0008] この光検出素子では、多層構造体に含まれる複数の化合物半導体層を薄くしても 、多層構造体の機械的強度が光透過層により保たれる。また、上述した先行技術の ように、基板厚みを維持した部分を形成する必要はなぐ素子の小型化が容易である
[0009] また、この光検出素子では、出力信号を取り出すための第 2及び第 3電極が多層構 造体の第 2の主面上に配置されている。したがって、この光検出素子は、受光領域の 反対側に位置する第 2の主面を外部基板等の実装面に対向させた状態で実装する ことができる。この結果、光検出素子の実装を容易に行うことができる。
[0010] また、光透過層は、酸ィ匕シリコン力もなる膜と、ガラス基板とを含んでいてもよい。ガ ラス基板は、酸ィ匕シリコン力もなる膜を介して、多層構造体に固定されていてもよい。 酸ィ匕シリコンはガラスに融着させることができるので、多層構造体とガラス基板とを、 他に接着剤を用いることなく接着することができる。そのため、ガラス基板側から入射 した光は、接着剤により吸収されることなく多層構造体に到達し得る。
[0011] 光透過層は、ガラス基板を含まずに、酸ィ匕シリコンまたは榭脂からなる膜を含んで いてもよい。
[0012] 複数の化合物半導体層は、第 1の導電型の高濃度キャリア層、第 1の導電型の光 吸収層、及び第 1の導電型のキャップ層を含んでいてもよい。受光領域は、少なくとも キャップ層の一部を含む第 2の導電型の領域であってもよい。
[0013] 多層構造体は、受光領域の周囲に形成された窪みと、その窪みの中に配置された 配線電極とを更に有していてもよい。第 1電極は、配線電極を介して第 2電極に電気 的に接続されていてもよい。第 3電極は、高濃度キャリア層のうち受光領域の付近に 位置する部分に電気的に接続されて ヽてもよ ヽ。受光領域の周囲に形成された窪み によって、受光領域が少なくとも部分的に多層構造体の他の部分から分離されるの で、寄生容量をより一層低減することができる。また、この窪みの中に配置した配線電 極を、多層構造体を貫通する貫通電極として利用すれば、貫通電極の形成を極めて 容易に行うことができる。また、貫通電極を用いることで、受光部の高濃度キャリア層 カゝら電極が直接引き出されるので、直列抵抗を大幅に低減することができる。
[0014] 本発明の光検出素子は、多層構造体を貫通する貫通配線を更に備えていてもよい 。第 1電極は、貫通配線を介して第 2電極に電気的に接続されていてもよい。第 3電 極は、高濃度キャリア層に電気的に接続されていてもよい。この場合、貫通配線によ り、第 1電極と第 2電極との電気的な接続を確実に行うことができる。また、高濃度キヤ リア層から電極が直接引き出されるので、直列抵抗を大幅に低減することができる。
[0015] 第 2及び第 3電極は、それぞれパッド電極を含んでおり、これらのパッド電極の各々 の上にバンプ電極が配置されて 、てもよ 、。
[0016] 本発明に係る光検出素子は、多層構造体の第 2の主面上に設けられ、受光領域を 覆う光反射膜を更に備えていてもよい。吸収されずに多層構造体を通過した光が光 反射膜で反射され、もう一度多層構造体に入射するので、多層構造体で吸収される 光が増え、その結果、光感度をより一層向上することができる。
[0017] 光透過層は、入射光を集光するレンズ部を含んでいてもよい。この場合、入射光の 照射範囲に比べて受光領域が小さい場合であっても、効率よく入射光^^光するこ とができる。また、本発明に係る光検出素子は、並設された複数の上記受光領域を 備えていてもよい。
[0018] 本発明の別の側面は、半導体光検出素子の製造方法に関する。この方法は、半導 体基板を用意する工程と、半導体基板上に多層構造体を設ける工程であって、多層 構造体は、積層された複数の化合物半導体層を含み、互いに対向する第 1および第 2の主面を有しており、第 2の主面が半導体基板に向けられている工程と、多層構造 体の内部において第 1の主面付近に受光領域を形成する工程と、受光領域に電気 的に接続された第 1電極を、多層構造体の第 1の主面上に設ける工程と、入射光に 対して光学的に透明な光透過層を、受光領域及び第 1電極を覆うように、多層構造 体の第 1の主面上に形成する工程と、光透過層を形成した後に、半導体基板を除去 する工程と、半導体基板を除去した後に、第 1電極に電気的に接続された第 2電極を 、多層構造体の第 2の主面上に形成すると共に、多層構造体のうち第 2の主面付近 の部分に電気的に接続された第 3電極を第 2の主面上に形成する工程とを備えてい る。
[0019] 多層構造体の第 1の主面上に光透過層を形成した後に、半導体基板を除去するの で、出力信号を取り出すための第 2および第 3電極の反対側に光透過層が配置され た半導体光検出素子を容易に製造することができる。
[0020] また、半導体基板が除去された後も光透過層は残るので、多層構造体に含まれる 複数の化合物半導体層を薄くしても、多層構造体の機械的強度が光透過層により保 たれることとなる。上述した先行技術のように、基板厚みを維持した部分を残す必要 はなぐしたがって、素子の小型化が容易である。なお、光透過層を形成する前は、 半導体基板により機械的強度が保たれることとなる。
[0021] 光透過層を形成する工程は、受光領域及び第 1電極を覆うように、酸ィ匕シリコンから なる膜を形成する工程と、酸ィ匕シリコン力もなる膜に、入射光に対して光学的に透明 なガラス基板を固定する工程とを含んでいてもよい。酸ィ匕シリコンはガラスに融着させ ることができるので、多層構造体とガラス基板とを、他に接着剤を用いることなく接着 することができる。そのため、ガラス基板側から入射した光は、接着剤により吸収され ることなく多層構造体に到達し得る。
[0022] 光透過層を形成する工程は、受光領域及び第 1電極を覆うように、酸ィ匕シリコンまた は榭脂からなる膜を形成する工程を含んで 、てもよ 、。
[0023] 半導体基板を除去する工程は、半導体基板をウエットエッチングにより除去するェ 程を含んでいてもよい。多層構造体を形成する工程は、ウエットエッチングを停止させ るエッチング停止層を半導体基板と複数の化合物半導体層との間に形成する工程を 含んでいてもよい。半導体基板をエッチングでき、かつエッチング停止層をエツチン グできないエッチング液を用いることで、半導体基板を選択的に除去できる。そのた め、複数の化合物半導体層を残して半導体基板を確実かつ容易に除去できる。
[0024] 本発明に係る方法は、半導体基板を除去した後に、エッチング停止層をウエットェ ツチングにより除去する工程を更に備えて!/、てもよい。エッチング停止層をエッチング でき、かつ化合物半導体層をエッチングできないエッチング液を用いることで、エッチ ング停止層だけを選択的に除去できる。そのため、複数の化合物半導体層を残して エッチング停止層を確実かつ容易に除去できる。
[0025] 複数の化合物半導体層は、第 1の導電型の高濃度キャリア層、第 1の導電型の光 吸収層、及び第 1の導電型のキャップ層を含んでいてもよい。多層構造体を形成する 工程は、半導体基板上に高濃度キャリア層、光吸収層及びキャップ層を順次に積層 する工程を含んでいてもよい。受光領域を形成する工程は、当該受光領域として、少 なくともキャップ層の一部を含む第 2の導電型の領域を形成する工程を含んでいても よい。
[0026] この方法は、受光領域の周囲に窪みを形成する工程と、第 1電極を第 2電極に電気 的に接続する配線電極を窪みの中に設ける工程とを更に備えて 、てもよ 、。第 3電 極を形成する工程は、第 3電極が、高濃度キャリア層のうち受光領域の付近に位置 する部分に電気的に接続されるように第 3電極を形成する工程を含んで 、てもよ 、。 受光領域の周囲に形成された窪みによって、受光領域が少なくとも部分的に多層構 造体の他の部分から分離されるので、寄生容量をより一層低減することができる。ま た、この窪みの中に配置した配線電極を、多層構造体を貫通する貫通電極として利 用すれば、貫通電極の形成を極めて容易に行うことができる。
[0027] 第 2電極を形成する工程は、多層構造体を貫通する貫通配線を形成し、当該貫通 配線を介して第 1電極を第 2電極に電気的に接続する工程を含んでいてもよい。第 3 電極を形成する工程は、第 3電極が高濃度キャリア層に電気的に接続されるように第 3電極を形成する工程を含んでいてもよい。この場合、貫通配線により、第 1電極と第 2電極との電気的な接続を確実に行うことができる。また、高濃度キャリア層から電極 が直接引き出されるので、直列抵抗を大幅に低減することができる。
[0028] 本発明に係る方法は、多層構造体の第 2の主面上に、受光領域を覆う光反射膜を 形成する工程を更に備えていてもよい。この場合、吸収されずに多層構造体を通過 した光が光反射膜で反射され、もう一度光吸収層に入射するので、多層構造体で吸 収される光が増え、その結果、光感度を向上することができる。
[0029] 光透過層は、入射光を集光するレンズ部を含んで 、てもよ 、。この場合、入射光の 照射範囲に比べて受光領域が小さい場合であっても、効率よく入射光^^光するこ とがでさる。
[0030] 本発明の理解は、下記の詳細な説明と添付図面によって更に深まる。なお、添付 図面は例示に過ぎず、本発明の範囲を限定することを意図したものではない。 図面の簡単な説明
[0031] [図 1]第 1実施形態に係る半導体光検出素子を示す概略平面図である。
[図 2]図 1における II II線に沿った概略断面図である。
[図 3]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である。
[図 4]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である。
[図 5]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である。
[図 6]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である。
[図 7]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である。
[図 8]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である。
[図 9]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である。
[図 10]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 11]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 12]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 13]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である [図 14]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 15]第 1実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 16]第 2実施形態に係る半導体光検出素子を示す概略断面図である。
[図 17]第 2実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 18]第 3実施形態に係る半導体光検出素子を示す概略断面図である。
[図 19]第 3実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 20]第 3実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 21]第 4実施形態に係る半導体光検出素子を示す概略断面図である。
[図 22]第 4実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 23]第 4実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 24]第 5実施形態に係る半導体光検出素子を示す概略平面図である。
[図 25]図 24に示される半導体光検出素子の XXV— XXV線に沿った概略断面図であ る。
[図 26]第 5実施形態に係る半導体光検出素子の製造工程を示す概略断面図である [図 27]第 5実施形態に係る半導体光検出素子の製造工程を示す概略断面図である [図 28]第 5実施形態に係る半導体光検出素子の製造工程を示す概略断面図である [図 29]第 5実施形態に係る半導体光検出素子の製造工程を示す概略断面図である [図 30]第 5実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 31]第 5実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 32]第 5実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 33]第 6実施形態に係る半導体光検出素子の概略断面図である。
[図 34]第 6実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 35]第 7実施形態に係る半導体光検出素子の概略断面図である。
[図 36]第 7実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 37]第 7実施形態に係る半導体光検出素子の製造工程を示す概略断面図である
[図 38]第 8実施形態に係る半導体光検出素子の概略断面図である。
[図 39]実施形態に係る半導体光検出素子アレイの概略断面図である。
[図 40]実施形態に係る半導体光検出素子アレイの概略断面図である。
[図 41]実施形態に係る光インターコネクションシステムの構成を示す概略図である。 符号の説明
[0032] 1:ガラス基板、 121a:レンズ部、 2:エッチング停止層、 3 (3a)：高濃度キャリア層、 5 (5a)：光吸収層、 7 (7a)：キャップ層、 9:受光領域、 10:膜、 11:受光部、 12:窪み 、 17:コンタクト電極、 21:第 1電極、 23:コンタクト電極、 25:第 1配線電極、 27:第 1 パッド電極 (第 2電極）、 31:第 3電極、 33:第 2パッド電極、 35:第 2配線電極、 41:バ ンプ電極、 51:半導体基板、 60:膜、 131a:レンズ部、 71:コンタクト電極、 73:貫通 配線、 81:第 3電極、 83:コンタクト電極、 LSI, LS2:層構造体、 PD1〜PD8:半導 体光検出素子、 PDA1, PDA2:半導体光検出素子アレイ。
発明を実施するための最良の形態
[0033] 本発明の実施形態に係る半導体光検出素子について図面を参照して説明する。 なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いる こととし、重複する説明は省略する。
[0034] 第 1実施形態
図 1は、第 1実施形態に係る半導体光検出素子を示す概略平面図である。図 2は、 図 1における II II線に沿った概略断面図である。なお、図 1においては、バンプ電極 41の図示を省略している。
[0035] 半導体光検出素子 PD1は、多層構造体 LSIと、ガラス基板 1とを備えている。ガラ ス基板 1は、互いに対向する二つの主面、すなわち表面 121と裏面 122を有している 。多層構造体 LSIは、ガラス基板 1の裏面 122上に設けられている。この半導体光検 出素子 PD1は、光がガラス基板 1側力も多層構造体 LSIに入射する表面入射型の 光検出素子である。半導体光検出素子 PD1は、例えば波長帯 0. 85 mの近距離 光通信用光検出素子である。
[0036] 多層構造体 LSIは、順次に積層されたエッチング停止層 2、 n型 (第 1導電型)の高 濃度キャリア層 3、 n型の光吸収層 5、及び n型のキャップ層 7を含んでいる。多層構 造体 LSIは、互いに対向する二つの主面、すなわち表面 101および裏面 102を有し ている。表面 101上には、後述するパッシベーシヨン膜 19が形成されており、裏面 10 2上には、電気絶縁膜 (パッシベーシヨン膜) 20が形成されている。電気絶縁膜 20は 、例えば SiNからなり、厚みが 0. 2 m程度である。
X
[0037] 多層構造体 LSIは、受光部 11と、受光部 11を囲む窪み 12とを有している。受光部 11は、 n型の高濃度キャリア層 3a、 n型の光吸収層 5a及び n型のキャップ層 7aを含 んでおり、メサ状 (本実施形態においては、円錐台状）とされている。受光部 11は、 p 型 (第 2導電型)の受光領域 9を有している。この受光領域 9は、少なくともキャップ層 7aの一部を含んでいる。本実施形態では、キャップ層 7aおよび光吸収層 5の一部が 受光領域 9に含まれている。受光部 11の頂部、及び、受光領域 9は、光入射方向か ら見て、円形状になっている。
[0038] 受光部 11の頂部には、光入射方向から見て受光領域 9の外側に、窪み 13が形成 されている。窪み 13は、高濃度キャリア層 3aに達し、受光領域 9を囲むように溝状に 形成されている。このように、受光部 11は、受光領域 9を含むメサ状の内側部分 11a と、当該内側部分 11aを囲む外側部分 l ibとを含んでいる。窪み 13は、光入射方向 から見て、受光領域 9の縁に沿い、なおかつ受光部 11の頂部の一部を残すように C の字状に形成されている。
[0039] 窪み 13の底部には、コンタクト電極 17が配置されている。このコンタクト電極 17は、 高濃度キャリア層 3aと電気的に接続されている。コンタクト電極 17は Au— GeZNiZ
Auの積層体からなり、その厚みは lOOOnm程度である。コンタクト電極 17も、窪み 1
3と同様に、光入射方向から見て Cの字状に形成されている。
[0040] 受光部 11の表面、すなわち多層構造体 LSIの表面 101には、受光領域 9を覆うよ うにパッシベーシヨン膜 19が形成されている。パッシベーシヨン膜 19は、例えば SiN
X
力もなる。本実施形態において、ノ^シベーシヨン膜 19は反射防止膜として機能する 。このため、パッシベーシヨン膜 19の厚みは、パッシベーシヨン膜 19の屈折率を nとし 、受光波長を λとすると、 λ / (4η)に設定されて!、る。例えば、波長帯 0. 85 μ mの 近距離光通信用光検出素子の場合、ノッシベーシヨン膜 19の厚みは、 1000〜300 OAとなる。なお、ノ ッシベーシヨン膜 19とは別に、受光領域 9を覆うように反射防止 膜を形成してもよい。
[0041] 高濃度キャリア層 3および 3aは、化合物半導体層であって、例えばキャリア濃度が 1
X 1018Zcm3程度の AlGaAs (Al組成 0. 3)からなる。高濃度キャリア層 3および 3a の厚みは 2 μ m程度である。
[0042] 光吸収層 5および 5aは、化合物半導体層であり、例えばキャリア濃度が 1 X lo cm3程度の GaAsからなる。光吸収層 5および 5aの厚みは 3 μ m程度である。
[0043] キャップ層 7および 7aは、化合物半導体層であり、例えばキャリア濃度が 5 X 1015/ cm3程度の AlGaAs (Al組成比 0. 3)からなる。キャップ層 7および 7aの厚みは 0. 3 /z m程度である。キャップ層 7および 7aの A1組成比は 0. 3以上とするのが好ましい。 波長 0. 85 m以上の光を検出するのであれば A1糸且成比 Xは 0. 04あれば十分であ る力 より好適には、 A1組成比が 0. 3以上であることが好ましい。ただし、キャップ層 7 および 7aの A1組成比は、検出する光の波長に応じて適宜決定してよい。例えば、波 長 0. 65 mの短波長光を検出するのであれば、 A1糸且成比は 0. 4以上が必要となる [0044] 受光領域 9は、多層構造体 LS Iの表面 101に設けられている。この受光領域 9は、 キャップ層 7aの所望の領域に p型不純物（例えば、 Zn)を熱拡散させ、当該領域を p 型に反転させることにより形成される。受光領域 9の深さは、 0. 程度であり、受 光領域 9の径は、 5-200 μ ΐη φである。窪み（溝） 13の幅は、 5 μ m程度である。た だし、受光径は、光検出素子に求められる特性に依存し、： m〜： LOmmまでの広 い範囲で設計可能である。
[0045] 多層構造体 LS Iの表面 101上には、第 1電極 21が配置されている。第 1電極 21は 、コンタクト電極 23と、後述する電極部分 25aとを含んでいる。コンタクト電極 23は、 受光領域 9の表面上に環状に形成されており、受光領域 9と電気的に接続されてい る。コンタクト電極 23は TiZPtZAuからなり、その厚みは lOOOnm程度である。なお 、コンタクト電極 23は、図 2において、キャップ層 7a中の受光領域 9に埋め込まれるよ うに配置されている力 これに限られることなぐキャップ層 7aおよび受光領域 9上に 配置されていてもよい。
[0046] コンタクト電極 23には、第 1配線電極 25が電気的に接続されている。第 1配線電極 25は、受光部 11および窪み 12を部分的に覆い、ノ ッシベーシヨン膜 19の上に配置 されている。第 1配線電極 25は、受光部 11の頂部上に配置される電極部分 25aと、 窪み 12内に配置される電極部分 25bとを有している。第 1配線電極 25は Ti/PtZA uからなり、その厚みは 1. 程度である。受光部 11上に位置する電極部分 25a は、受光領域 9の少なくとも一部が露出するようにコンタクト電極 23上に配置され、環 状となっている。電極部分 25aは、ノッシベーシヨン膜 19に形成されたコンタクトホー ル 19aを通してコンタクト電極 23に接続されている。
[0047] 多層構造体 LS Iの裏面 102上には、第 2電極として、第 1パッド電極 27が配置され ている。第 1パッド電極 27は TiZPtZAuからなり、その厚みは 1. 5 m程度である。 第 1パッド電極 27は、電気絶縁膜 20、エッチング停止層 2及びパッシベーシヨン膜 1 9を貫通するコンタクトホール 29を介して第 1配線電極 25 (電極部分 25b)に電気的 に接続される。この結果、コンタクト電極 23は、第 1配線電極 25を介して第 1パッド電 極 27に電気的に接続されることとなる。第 1パッド電極 27には、バンプ電極 41が配 置される。 [0048] また、多層構造体 LSIの裏面 102上には、第 3電極 31が配置されている。第 3電極 31は、第 2パッド電極 33と、第 2配線電極 35とを含んでいる。第 2パッド電極 33及び 第 2配線電極 35は TiZPtZAu力 なり、その厚みは 1. 程度である。第 2パッ ド電極 33は、電気絶縁膜 20、エッチング停止層 2及び高濃度キャリア層 3を貫通する コンタクトホール 37を介して高濃度キャリア層 3a及びコンタクト電極 17に電気的に接 続される。第 2配線電極 35は、受光領域 9の裏面の下方において当該裏面を覆うよう に形成されており、光反射膜として機能する。なお、第 2配線電極 35とは別に、受光 領域 9の下方に光反射膜を形成してもよい。第 1パッド電極 27と同じぐ第 2パッド電 極 33上には、バンプ電極 41が配置される。
[0049] 受光領域 9からの電極の取り出しは、コンタクト電極 23、第 1配線電極 25、第 1パッ ド電極 27及びバンプ電極 41により実現される。高濃度キャリア層 3aからの電極の取 り出しは、コンタクト電極 17、第 2パッド電極 33及びバンプ電極 41により実現される。
[0050] 多層構造体 LSIの表面 101上には、受光領域 9及び第 1電極 21 (コンタクト電極 2 3及び第 1配線電極 25の電極部分 25a)を覆うように膜 10が形成されている。膜 10 は、酸化シリコン (SiO )からなり、入射光に対して光学的に透明である。膜 10のうち
2
多層構造体 LSIと反対側の面 10aは、平坦化されている。膜 10の厚みは、 3〜： LO /z m程度である。
[0051] ガラス基板 1は、膜 10の面 10aに接触して貼り合わされている。ガラス基板 1は、そ の厚みが 0. 3mm程度であり、入射光に対して光学的に透明である。
[0052] 以下では、図 3〜図 15を参照しながら、半導体光検出素子 PD1の製造方法を説明 する。図 3〜図 15は、この製造方法を説明するための図であり、半導体光検出素子 P D1の縦断面を示している。本製造方法では、以下の工程（1)〜（13)を順次に実行 する。
[0053] 工程（1)
まず、半導体基板 51を用意する。半導体基板 51は、例えば、その厚みが 300〜5 00 μ mであり、キャリア濃度が 1 X 1018Zcm3程度の n型 GaAsからなる。半導体基板 51の一方の主面 (表面） 111上に、ハイドライド気相成長法、クロライド気相成長法、 有機金属化学気相蒸着 (MOCVD)法又は分子線成長 (MBE)法等により、バッファ 層 53及びエッチング停止層 2を順次に成長させて、積層する（図 3参照)。その後、ェ ツチング停止層 2の上に、ハイドライド気相成長法、クロライド気相成長法、 MOCVD 法又は MBE法等により、 n型の高濃度キャリア層 3、 n型の光吸収層 5及び n型のキヤ ップ層 7を順次に成長させて、積層する（図 3参照)。
[0054] バッファ層 53は、ノンドープの GaAsからなり、その厚みは 0. 05 μ m程度である。
エッチング停止層 2は、ノンドープの AlGaAs (Al糸且成 0. 5)からなり、その厚みは 1. O /z m程度である。エッチング停止層 2は、半導体基板 51と高濃度キャリア層 3との間 に位置するよう〖こ形成されることとなる。エッチング停止層 2の A1組成比は 0. 4以上と するのが好ましい。 A1組成比が 0. 4以上の AlGaAsは、後述する GaAsをエッチング する際に使用されるエッチング液によってエッチングされにくいためである。
[0055] 上記工程（1)により、多層構造体 LSI及びバッファ層 53が半導体基板 51の表面 1 11上に形成されることとなる。
[0056] 工程（2)
次に、キャップ層 7上に、 SiO又は SiN力もなる膜 55を形成する。そして、膜 55を
2 X
ノターニングし、受光領域 9を形成する予定の位置に開口 55aを設ける（図 4参照)。 その後、パターユングされた膜 55をマスクとして使用して、キャップ層 7に不純物（例 えば、 Zn)を熱拡散させ、キャップ層 7の一部分の導電型を p型に反転する。このよう にして、多層構造体 LSIの内部において、半導体基板 51から遠い方の表面 101の 付近に受光領域 9が形成される（図 4参照)。この後、膜 55をバッファードフッ酸 (BH F)により除去する。
[0057] 工程（3)
次に、窪み 13を形成する予定の位置に開口 56aを有するレジスト膜 56をキャップ 層 7上に形成する。レジスト膜 56は、フォトリソグラフィ法を用いて形成することができ る。そして、レジスト膜 56をマスクとして使用し、 Brとメタノールとの混合液により高濃
2
度キャリア層 3が露出するまでエッチング (ウエットエッチング)を行う。これにより、窪み 13が形成されることとなる（図 5参照)。続いて、レジスト膜 56を除去する。
[0058] 工程（4)
次に、窪み 12を形成する予定の位置に開口 57aを有するレジスト膜 57をキャップ 層 7上に形成する。レジスト膜 57は、フォトリソグラフィ法を用いて形成することができ る。そして、レジスト膜 57をマスクとして使用して、 Brとメタノールとの混合液によりェ
2
ツチング停止層 2が露出するまでエッチング (ウエットエッチング)を行い、窪み 12を形 成する。これにより、受光部 11がメサ状に形成される（図 6参照)。すなわち、受光部 1 1が高濃度キャリア層 3a、光吸収層 5a及びキャップ層 7aを含むこととなる。このとき、 外側部分 libの上方にレジスト膜 57を配置することにより、深さ方向だけでなく横方 向へのエッチングの進行を適切に制御することができ、それにより、窪み 13の形成、 及び、受光部 11の形成を適切に行うことができる。この結果、半導体光検出素子 PD 1を製造する際の歩留まりを高くすることができる。この後、レジスト膜 57を除去する。
[0059] 工程（5)
次に、窪み 13に対応する位置に開口を有するレジスト膜（図示せず)を形成する。 そして、窪み 13の形成によって露出した高濃度キャリア層 3 (3a)上に、このレジスト 膜をマスクとして使用する蒸着とリフトオフ法とによって、 Au— GeZNiZAu力もなる コンタクト電極 17を形成する（図 7参照)。また、コンタクト電極 23を形成する予定の位 置に開口を有するようにレジスト膜を再度形成し直し、当該レジスト膜をマスクとして 使用して、蒸着とリフトオフ法とにより TiZPtZAu力もなるコンタクト電極 23を受光領 域 9に形成する（図 7参照)。続いて、上記レジスト膜を除去する。なお、コンタクト電 極 23は、図 7において、キャップ層 7a中の受光領域 9に埋め込まれるように形成され ているが、これに限られることなぐキャップ層 7aおよび受光領域 9の表面上に形成さ れてもよい。
[0060] 工程（6)
次に、 PCVD法により、多層構造体 LSIの表面 101上に SiNからなるパッシベー
X
シヨン膜 19を形成する。そして、コンタクト電極 17, 23の上方に位置する開口を有す るレジスト膜 (図示せず)を形成し、当該レジスト膜をマスクとして使用して、ノ ッシべ ーシヨン膜 19にコンタクトホール 19aを形成する（図 8参照）。続いて、レジスト膜を除 去する。
[0061] 工程（7)
次に、第 1配線電極 25に対応する位置に開口を有するレジスト膜 (図示せず)を形 成する。そして、このレジスト膜をマスクとして使用して、リフトオフ法により、 Ti/Pt/ Auからなる第 1配線電極 25を形成する（図 9参照)。上記工程 (6)及び (7)により、多 層構造体 LSIの表面 101側に第 1電極 21が形成されることとなる。続いて、レジスト 膜を除去する。その後、 H雰囲気下でシンタリングを行う。
2
[0062] 工程（8)
次に、受光領域 9及び第 1電極 21を覆うように、多層構造体 LSIの表面 101上に 膜 10を形成して平坦ィ匕する（図 10参照)。ここでは、膜 10のうち多層構造体 LSIの 反対側に位置する面 1 Oaが、多層構造体 LS 1及び半導体基板 51を含む構造体の 表面として、平坦化されることとなる。膜 10は、プラズマ化学気相蒸着 (Plasma Chemical Vapor Deposition : PCVD)法又は塗布法を用いて形成することができる。 なお、ここで言う「平坦」とは、必ずしも凹凸が全く存在しないことを意味するものでは ない。後述する工程 (9)において膜 10を介してガラス基板 1と半導体基板 51とを重 ね合わせ、両者を加圧及び加熱することにより、ガラス基板 1の表面と膜 10の面 10a とが互いに接触した状態でガラス基板 1と膜 10とが融着するのであれば、僅かな凹 凸が存在していてもよい。
[0063] 工程（9)
次に、多層構造体 LS1、バッファ層 53及び膜 10が形成された半導体基板 51にガ ラス基板 1を接着する（図 11参照)。まず、ガラス基板 1を用意し、当該ガラス基板 1の 一方の主面 (裏面） 122を清浄ィ匕する。次に、ガラス基板 1の清浄化された裏面 122 と膜 10の面 10aとが接触するように、ガラス基板 1と半導体基板 51とを重ね合わせる 。続いて、重ね合わせたガラス基板 1と半導体基板 51を加圧及び加熱し、ガラス基板 1と膜 10とを互いに融着させて貼り合わせる。
[0064] 具体的には、重ね合わせたガラス基板 1と半導体基板 51にカ卩える圧力は約 98kPa であり、加熱温度は 500〜700°Cが好ましい。半導体基板 51上の最上膜 10は酸ィ匕 シリコンより成るので、このような条件で加圧及び加熱を行うことにより、膜 10の面 10a がガラス基板 1の裏面 122に融着し、多層構造体 LS 1及び半導体基板 51がガラス 基板 1に固定される。
[0065] なお、この貼り合わせ工程を実施するに際しては、ガラス基板 1の裏面 122ば力りで はなぐ膜 10の面 10aも清浄であることが望ましい。そのためには、例えば、膜 10を 形成した PCVD装置力 半導体基板 51を取り出した直後に融着作業を行うなどのェ 夫をするとよい。
[0066] また、使用するガラス基板は、 GaAsの熱膨張係数に近 、熱膨張係数を有すること が好ましい。これにより、加熱後の冷却工程において、熱膨張係数の差により半導体 基板 51とガラス基板 1との間に生じる応力を極力、低減でき、応力に起因する接着強 度の低下及び結晶欠陥の発生を最小限に抑えることができる。
[0067] 工程（10)
次に、半導体基板 51を除去する。ガラス基板 1に多層構造体 LSI及び半導体基板 51が固定された後には、半導体基板 51のうちガラス基板 1の反対側に位置する主面 、すなわち裏面 112が露出している。この工程では、半導体基板 51の裏面 112側か らエッチングを行い、半導体基板 51及びバッファ層 53を除去する（図 12参照)。
[0068] 具体的には、エッチング停止層 2に対しエッチング速度の遅 、エッチング液を用い て、半導体基板 51及びバッファ層 53を除去する。これにより、多層構造体 LSIを搭 載するガラス基板 1が得られる。使用するエッチング液としては、アンモニア水 (NH
4
OH)と過酸化水素水（H O )との混合溶液 (NH OH :H O = 1 : 5)が好ましい。ま
2 2 4 2 2
ず、貼り合わされたガラス基板 1と半導体基板 51とを NH OHと H Oとの混合溶液
4 2 2
に浸す。これにより、半導体基板 51は裏面側よりエッチングされていく。エッチングが 進み、半導体基板 51及びバッファ層 53が除去されると、エッチング液中でエツチン グ停止層 2が露出する。エッチング停止層 2(A1 Ga As)は、このエッチング液に
0. 5 0. 5
対する耐性が高いので、エッチング速度が非常に遅くなる。したがって、エッチング 停止層 2が露出したときにエッチングは自動的に停止する。このようにして、半導体基 板 51及びバッファ層 53が除去される。なお、エッチングの代わりに、化学機械研磨（ CMP)によって半導体基板 51及びバッファ層 53を除去してもよ 、。
[0069] 工程（11)
次に、 PCVD法により、エッチング停止層 2の裏面 102上に、 SiNからなる電気絶
X
縁膜 20を形成する（図 13参照)。
[0070] 工程（12) 次に、コンタクトホール 37を形成する予定の位置に開口を有するレジスト膜（図示 せず)を電気絶縁膜 20の上に形成する。そして、このレジスト膜をマスクとして使用し て、コンタクト電極 17が露出するまで、電気絶縁膜 20、エッチング停止層 2及び高濃 度キャリア層 3をエッチング（ウエットエッチング）する。これにより、コンタクトホール 37 が形成される（図 14参照)。使用するエッチング液としては、電気絶縁膜 20に対して はバッファードフッ酸 (BHF)、エッチング停止層 2に対しては塩酸 (HC1)、高濃度キ ャリア層 3に対してはアンモニア水（NH OH)と過酸ィ匕水素水（H O )との混合溶液
4 2 2
(NH OH :H O = 1 : 5)が好ましい。続いて、レジスト膜を除去する。
4 2 2
[0071] 次に、コンタクトホール 29を形成する予定の位置に開口を有するレジスト膜（図示 せず)を電気絶縁膜 20の上に形成する。そして、このレジスト膜をマスクとして使用し て、第 1配線電極 25 (電極部分 25b)が露出するまで、電気絶縁膜 20、エッチング停 止層 2及びパッシベーシヨン膜 19をエッチング（ウエットエッチング）する。これにより、 コンタクトホール 29が形成される（図 14参照)。使用するエッチング液としては、電気 絶縁膜 20に対してはバッファードフッ酸 (BHF)、エッチング停止層 2に対しては塩酸 (HC1)、パッシベーシヨン膜 19に対してはバッファードフッ酸（BHF)が好ましい。続 いて、レジスト膜を除去する。
[0072] 工程（13)
次に、第 1パッド電極 27、第 2パッド電極 33、及び第 2配線電極 35に対応する位置 に開口を有するレジスト膜（図示せず)を形成する。そして、このレジスト膜をマスクと して使用して、リフトオフ法により、 TiZPtZAu力もなる第 1パッド電極 27、第 2パッド 電極 33、及び第 2配線電極 35を形成する（図 15参照）。このとき、第 2配線電極 35 は受光領域 9の裏面 (光入射面とは反対側の面)を覆うように形成される。ここで、第 2 ノ ッド電極 33と第 2配線電極 35とは一体に形成されることとなる。続いて、レジスト膜 を除去する。その後、 H雰囲気下でシンタリングを行う。なお、第 2パッド電極 33と第
2
2配線電極 35とを一体に形成しているが、これに限られることなぐそれぞれ別体に 形成するようにしてもよ ヽ。
[0073] これらの工程（1)〜（13)により、図 1及び図 2に示された構造の半導体光検出素子 PD1が完成する。 [0074] なお、バンプ電極 41は、メツキ法、半田ボール搭載法や印刷法で第 1パッド電極（ 第 2電極） 27及び第 2パッド電極 33に半田を形成し、リフローを行うことによって得る ことができる。また、バンプ電極 41は半田に限られるものではなぐ金バンプ、ニッケ ルバンプ、銅バンプでもよぐ導電性フイラ一等の金属を含む導電性榭脂バンプでも よい。
[0075] 本実施形態では、高濃度キャリア層 3、光吸収層 5、及びキャップ層 7を薄くした場 合でも、多層構造体 LSI (高濃度キャリア層 3、光吸収層 5、及びキャップ層 7等)の 機械的強度がガラス基板 1及び膜 10によって保たれる。また、従来の半導体光検出 素子のように、基板厚みを維持した部分を形成する必要はなぐしたがって、半導体 光検出素子 PD 1の小型化が容易である。
[0076] 多層構造体 LSIの裏面 102上に、出力信号を取り出すための第 1パッド電極 27及 び第 3電極 31 (第 2パッド電極 33及び第 2配線電極 35)が配置されているため、裏面 102 (受光領域 9が配置された表面 101の反対側の主面)を外部基板等の実装面に 対向させた状態で半導体光検出素子 PD1を実装することができる。したがって、半 導体光検出素子 PD1の実装を容易に行うことができる。
[0077] 多層構造体 LSIが膜 10を介してガラス基板 1に固定されるので、他に接着剤を用 いることなく多層構造体 LSIにガラス基板 1を接着することができる。膜 10を構成する 酸ィ匕シリコンは、ガラス基板 1と同様に、検出すべき光に対して光学的に透明である。 そのため、ガラス基板 1を通った入射光は、接着剤によって吸収されることなく多層構 造体 LSI (受光領域 9)に到達することができる。この結果、光検出感度が低下する のを防ぐことができる。
[0078] 受光部 11は、高濃度キャリア層 3a、光吸収層 5a、キャップ層 7a、及び受光領域 9 を含むメサ構造を有しており、それによつて周囲の半導体層力も分離されている。こ れにより、寄生容量をより一層低減することができる。
[0079] 第 1電極 21 (コンタクト電極 23、及び、第 1配線電極 25の電極部分 25a)は、受光 部 11を囲むように形成された窪み 12内に位置する第 1配線電極 25の電極部分 25b を介して第 1パッド電極 (第 2電極） 27と電気的に接続されている。また、第 3電極 31 ( 第 2パッド電極 33及び第 2配線電極 35)は、受光部 11に含まれる高濃度キャリア層 部分 3aに電気的に接続されている。これにより、窪み 12内の電極部分 25bを、多層 構造体 LSIを貫通する貫通電極の一部として利用することができるので、当該貫通 電極の形成を極めて容易に行うことができる。また、コンタクトホール 29を形成する手 法としてウエットエッチング技術を用いることにより、低コストで歩留まりよく半導体光検 出素子 PD1を製造することができる。
[0080] 本実施形態では、受光部 11の高濃度キャリア層 3aから電極が直接引き出されるの で、直列抵抗を大幅に低減することができる。
[0081] 多層構造体 LSIの裏面 102上には、受光領域 9を覆う第 2配線電極 35が形成され ている。このため、吸収されずに光吸収層 5aを通り抜けた光が第 2配線電極 35で反 射され、もう一度光吸収層 5aに入射して吸収されるので、光感度をより一層高めるこ とがでさる。
[0082] 本実施形態に係る製造方法では、受光領域 9及び第 1電極 21を覆う膜 10が多層 構造体 LSIの表面 101上に形成され、この膜 10の面 10aがガラス基板 1の裏面 122 と接触するようにして膜 10にガラス基板 1が貼り合わせられた後、半導体基板 51が除 去される。これにより、多層構造体 LSIの表面 101上に膜 10を介してガラス基板 1が 接着された構造を有する半導体光検出素子 PD1を容易に製造することができる。
[0083] また、半導体基板 51が除去された後もガラス基板 1及び膜 10は残るので、その後 の製造工程においても、多層構造体 LSIの機械的強度がガラス基板 1及び膜 10に よって保たれる。なお、ガラス基板 1を接着する前は、半導体基板 51によって多層構 造体 LSIの機械的強度が保たれる。
[0084] 多層構造体 LSIを形成する工程では、ウエットエッチングを停止させるエッチング 停止層 2を、半導体基板 51と高濃度キャリア層 3との間に形成する。したがって、エツ チング停止層 2をエッチングできな 、エッチング液を用いることで、半導体基板 51を 選択的に除去することができる。このため、高濃度キャリア層 3、光吸収層 5、及びキ ヤップ層 7を残して半導体基板 51を確実かつ容易に除去できる。
[0085] 第 2実施形態
図 16は、第 2実施形態に係る半導体光検出素子の構成を示す概略断面図である 。この半導体光検出素子 PD2は、ガラス基板 1にレンズ部 121aが形成されている点 で、第 1実施形態に係る半導体光検出素子 PD1と相違する。
[0086] 半導体光検出素子 PD2は、多層構造体 LSIと、ガラス基板 1とを備えている。この 半導体光検出素子 PD2は、光がガラス基板 1側力も多層構造体 LSIに入射する表 面入射型の光検出素子である。また、半導体光検出素子 PD2は、例えば波長帯 0.
85 μ mの近距離光通信用光検出素子である。
[0087] ガラス基板 1の表面 121には、入射光を集光するレンズ部 121aが形成されている。
表面 121中の他の部分 121bは、レンズ部 121aよりも高い。すなわち、このレンズ部
121aは、表面 121中の最も高い部分 121bよりも窪んでいる。
[0088] 次に、図 17を参照しながら、半導体光検出素子 PD2の製造方法を説明する。図 1
7は、この製造方法を説明するための図であり、半導体光検出素子 PD2の縦断面を 示している。
[0089] 本製造方法では、以下の工程（1)〜（13)を順次に実行する。工程（1)〜（8)は、 第 1実施形態における工程（1)〜（8)と同じであり、説明を省略する。
[0090] 工程（9)
次に、多層構造体 LS1、バッファ層 53及び膜 10が形成された半導体基板 51にガ ラス基板 1を接着する（図 17参照)。接着方法は、第 1実施形態における工程 (9)と 同様である。具体的には、表面 121にレンズ部 121aが形成されたガラス基板 1を用 意し、ガラス基板 1の裏面 122を清浄ィ匕する。次に、清浄化された裏面 122と、膜 10 のうち多層構造体 LSIから遠い側の面 10aとが接触するように、ガラス基板 1と半導 体基板 51とを重ね合わせる。続いて、重ね合わせたガラス基板 1と半導体基板 51を 加圧及び加熱し、ガラス基板 1と膜 10とを互いに融着させて貼り合わせる。この接着 方法の詳細は、第 1実施形態における工程 (9)と同じである。
[0091] 半導体基板 51上の受光領域 9とガラス基板 1上のレンズ部 121aとの位置合わせは 、ガラス基板 1の裏面 122側にマーカを付与し、両面露光機を用いることで、付与し たマーカを基準として容易に行うことができる。なお、マーカを付与する代わりに、レ ンズ部 12 laの外形をマーカとして利用してもよ!、。
[0092] 工程（10)〜（13)は、第 1実施形態における工程（10)〜（13)と同じであり、ここで の説明を省略する。これらの工程（1)〜（13)により、図 16に示される構造の半導体 光検出素子 PD2が完成する。
[0093] 本実施形態では、上述した第 1実施形態と同じぐ多層構造体 LSI (積層された高 濃度キャリア層 3、光吸収層 5及びキャップ層 7)の機械的強度がガラス基板 1及び膜 10により保たれると共に、半導体光検出素子 PD2の小型化が容易である。また、半 導体光検出素子 PD2の実装を容易に行うことができる。
[0094] また、ガラス基板 1にレンズ部 121aが設けられているので、入射光の照射範囲に比 ベて受光領域 9が小さい場合であっても、入射光が効率良く受光される。この結果、 SN比に優れ、信頼性の高い半導体光検出素子 PD2を得ることができる。
[0095] また、本実施形態において、レンズ部 121aは、ガラス基板 1の表面 121中の最も高 い部分 121bより窪んで形成されている。このため、レンズ部 121aが形成されたガラ ス基板 1を多層構造体 LSIに容易に接着することができる。また、接着前にレンズ部 12 laをカ卩ェできるので、加工方法に制限を受けることが少なぐレンズ形状等、レン ズ設計の自由度が高い。
[0096] なお、レンズ部 121aは、多層構造体 LSI及び膜 10を搭載する半導体基板 51にガ ラス基板 1を接着した後に形成してもよい。しカゝしながら、レンズ設計の自由度を考慮 すると、レンズ部 121aが予め形成されたガラス基板 1を半導体基板 51に接着するこ とが好ましい。
[0097] 第 3実施形態
図 18は、第 3実施形態に係る半導体光検出素子の構成を示す概略断面図である 。この半導体光検出素子 PD3は、ガラス基板 1及び膜 10の代わりに、酸ィ匕シリコン（ SiO )あるいは榭脂からなる膜を有する点で、第 1実施形態に係る半導体光検出素
2
子 PD1と相違する。
[0098] 半導体光検出素子 PD3は、多層構造体 LSIと、膜 60とを備えている。膜 60は、互 いに対向する二つの主面、すなわち表面 131と裏面 132を有している。多層構造体 LSIは、膜 60の裏面 132上に設けられている。この半導体光検出素子 PD3は、光 が膜 60側力も多層構造体 LSIに入射する表面入射型の光検出素子である。半導体 光検出素子 PD3は、例えば波長帯 0. 85 mの近距離光通信用光検出素子である [0099] 多層構造体 LSIの表面 101上には、受光領域 9及び第 1電極 21 (コンタクト電極 2 3及び第 1配線電極 25の電極部分 25a)を覆うように膜 60が形成されて 、る。膜 60 は、酸ィ匕シリコンあるいは榭脂（例えば、ポリイミド榭脂や、 PMMA、エポキシ榭脂等 )からなる。膜 60は、その厚みが 50 m程度であり、入射光に対して光学的に透明 である。
[0100] 次に、図 19及び図 20を参照しながら、半導体光検出素子 PD3の製造方法を説明 する。図 19及び図 20は、この製造方法を説明するための図であり、半導体光検出素 子 PD3の縦断面を示して!/、る。
[0101] 本製造方法では、以下の工程（1)〜（12)を順次に実行する。工程（1)〜（7)は、 第 1実施形態における工程（1)〜（7)と同じであり、説明を省略する。
[0102] 工程（8)
次に、受光領域 9及び第 1電極 21を覆うように多層構造体 LSIの表面 101側に膜 6 0を形成する（図 19参照)。膜 60が酸ィ匕シリコン力もなる場合、膜 60の形成には、例 えば、シリコン酸ィ匕膜 (SiO )を形成するための成膜ガスとして TEOS (
2
Tetraethylorthosilicate)を用いた PCVD法を用いることができる。また、膜 60が榭脂 力もなる場合、膜 60の形成には、例えば塗布法を用いることができる。
[0103] 工程（9)
次に、半導体基板 51を除去する。膜 60を形成した後には、半導体基板 51のうち膜 60の反対側に位置する裏面 112が露出している。この工程では、半導体基板 51の 裏面 112側から、半導体基板 51及びバッファ層 53をエッチングにより除去する（図 2 0参照)。半導体基板 51及びバッファ層 53のエッチング方法は、第 1実施形態にお ける工程（10)のエッチング方法と同じである。
[0104] 工程（10)〜（12)は、第 1実施形態における工程（11)〜（13)と同じであり、ここで の説明を省略する。これらの工程（1)〜（12)により、図 18に示される構造の半導体 光検出素子 PD3が完成する。
[0105] 本実施形態では、上述した第 1実施形態と同様に、多層構造体 LSI (積層された 高濃度キャリア層 3、光吸収層 5及びキャップ層 7)の機械的強度が膜 60により保たれ ると共に、半導体光検出素子 PD3の小型化が容易である。また、半導体光検出素子 PD3の実装を容易に行うことができる。
[0106] 第 4実施形態
図 21は、第 4実施形態に係る半導体光検出素子の構成を示す概略断面図である 。この半導体光検出素子 PD4は、膜 60にレンズ部 131aが形成されている点で、第 3 実施形態に係る半導体光検出素子 PD3と相違する。
[0107] 半導体光検出素子 PD4は、多層構造体 LSIと、膜 60とを備えている。この半導体 光検出素子 PD4は、光が膜 60側から多層構造体 LSIに入射する表面入射型の光 検出素子である。また、半導体光検出素子 PD4は、例えば波長帯 0. 85 mの近距 離光通信用光検出素子である。
[0108] 膜 60の表面 131には、入射光を集光するレンズ部 13 laが形成されている。このレ ンズ部 131aは、ウエットエッチングにより形成することができる。例えば、図 22に示さ れるように、膜 60の表面 131上に、所望の位置に開口 63aを有するレジスト膜 63を 形成する。そして、図 23に示されるように、レジスト膜 63をマスクとして使用して、膜 6 0をウエットエッチングする。ウエットエッチングでは、等方的にエッチングが進行する ため、レジスト膜 63の開口 63aと受光領域 9とを適切に位置合わせすることにより、レ ンズ効果を有するレンズ部 13 laが形成されることとなる。
[0109] 本実施形態では、上述した第 1実施形態と同様に、多層構造体 LSI (積層された 高濃度キャリア層 3、光吸収層 5及びキャップ層 7)の機械的強度が膜 60により保たれ ると共に、半導体光検出素子 PD4の小型化が容易である。また、半導体光検出素子 PD4の実装を容易に行うことができる。
[0110] 膜 60にはレンズ部 131aが形成されているので、入射光の照射範囲に比べて受光 領域 9が小さい場合であっても、入射光が効率良く受光される。この結果、 SN比に優 れ、信頼性の高い半導体光検出素子 PD4を得ることができる。
[0111] 第 5実施形態
図 24は、第 5実施形態に係る半導体光検出素子を示す概略平面図である。図 25 は、図 24における XXV— XXV線に沿った概略断面図である。なお、図 24において は、バンプ電極 41の図示を省略している。
[0112] 半導体光検出素子 PD5は、多層構造体 LS2と、ガラス基板 1とを備えている。多層 構造体 LS2は、ガラス基板 1の裏面 122上に設けられている。この半導体光検出素 子 PD5は、光がガラス基板 1側力も多層構造体 LS2に入射する表面入射型の光検 出素子である。半導体光検出素子 PD5は、例えば波長帯 0. 85 mの近距離光通 信用光検出素子である。
[0113] 多層構造体 LS2は、順次に積層された n型 (第 1導電型)の高濃度キャリア層 3、 n 型の光吸収層 5、及び n型のキャップ層 7を含んでいる。多層構造体 LS2は、互いに 対向する二つの主面、すなわち表面 103および裏面 104を有している。キャップ層 7 aには、 p型 (第 2導電型)の受光領域 9が形成されている。多層構造体 LS2の表面 1 03上には、ノッシベーシヨン膜 19が形成されている。多層構造体 LS2の裏面 104上 には、電気絶縁膜 20が形成されている。
[0114] 多層構造体 LS2の表面 103上には、第 1電極としてのコンタクト電極 71がパッシベ ーシヨン膜 19の上に配置されている。コンタクト電極 71は、パッシベーシヨン膜 19に 形成されたコンタクトホール 19aを通って、受光領域 9に電気的に接続されている。コ ンタクト電極 71は、 TiZPtZAuからなり、その厚みは 1. 5 μ m程度である。
[0115] 多層構造体 LS2には、表面 103から裏面 104まで延在する貫通孔 THが形成され ている。電気絶縁膜 20は、貫通孔 THを画成する多層構造体 LS2の壁面上にも延 在している。貫通孔 TH内において電気絶縁膜 20の内側には、貫通配線 73が設け られている。貫通配線 73の一端部 73aは、電気絶縁膜 20に形成されたコンタクトホ ール 20aを通って、コンタクト電極 71に電気的に接続されて!、る。
[0116] 多層構造体 LS2の裏面 104上には、第 1パッド電極 27 (第 2電極）と、第 3電極 81 が配置されている。第 1パッド電極 27は、貫通配線 73を覆うように形成されており、貫 通配線 73のうち端部 73aの反対側の端部 73bに電気的に接続されている。第 1パッ ド電極 27には、バンプ電極 41が配置される。受光領域 9からの電極の取り出しは、コ ンタクト電極 71、貫通配線 73、第 1パッド電極 27及びバンプ電極 41により実現され る。
[0117] 第 3電極 81は、コンタクト電極 83、第 2パッド電極 33、及び第 2配線電極 35を含ん でいる。コンタクト電極 83は、電気絶縁膜 20に形成されたコンタクトホール 20bを通 つて、高濃度キャリア層 3に電気的に接続されている。第 2パッド電極 33及び第 2配 線電極 35は、コンタクト電極 83を覆うように形成され、当該コンタクト電極 83に電気 的に接続されている。第 2パッド電極 33には、第 1パッド電極 27と同じぐバンプ電極
41が配置される。高濃度キャリア層 3からの電極の取り出しは、コンタクト電極 83、第
2パッド電極 33及びバンプ電極 41により実現される。
[0118] 第 2配線電極 35は、受光領域 9の裏面の下方において当該裏面を覆うように形成 されており、光反射膜として機能する。なお、第 2配線電極 35とは別に、受光領域 9 の下方に光反射膜を形成してもよい。
[0119] 多層構造体 LS2の表面 103上側には、受光領域 9及びコンタクト電極 71を覆うよう に膜 10が形成されている。ガラス基板 1は、膜 10のうち多層構造体 LS2と反対側の 面 10aに接触させて貼り合わされている。ガラス基板 1は、その厚みが 0. 3mm程度 であり、入射光に対して光学的に透明である。
[0120] 以下では、図 26〜図 32を参照しながら、半導体光検出素子 PD5の製造方法を説 明する。図 26〜図 32は、半導体光検出素子 PD5の製造方法を説明するための図 であり、半導体光検出素子 PD5の縦断面を示している。
[0121] 本製造方法では、以下の工程（1)〜（10)を順次に実行する。工程（1)及び (2)は
、第 1実施形態における工程（1)及び (2)と同じであり、説明を省略する。
[0122] 工程（3)
次に、 PCVD法により、キャップ層 7 (多層構造体 LS2)の表面 103に SiNからなる
X
ノ ッシベーシヨン膜 19を形成する（図 26参照)。
[0123] 工程（4)
次に、コンタクト電極 71に対応する位置に開口を有するレジスト膜（図示せず)を形 成し、そのレジスト膜をマスクとして使用してパッシベーシヨン膜 19をバッファードフッ 酸（BHF)により除去し、パッシベーシヨン膜 19にコンタクトホール 19aを形成する（図 27参照)。続いて、レジスト膜を除去する。
[0124] 次に、コンタクトホール 19aに対応する位置に開口を有するレジスト膜（図示せず） を再度形成する。そして、このレジスト膜をマスクとして使用して、受光領域 9のうちコ ンタクトホール 19aによって露出した部分の上に、蒸着とリフトオフ法によって、 TiZP tZAuからなるコンタクト電極 71を形成する（同じく図 27参照)。続いて、レジスト膜を 除去する。
[0125] 工程（5)
次に、受光領域 9 (パッシベーシヨン膜 19)及びコンタクト電極 71を覆うように多層構 造体 LS2の表面 103側に膜 10を形成して平坦ィ匕する（図 28参照)。ここでは、膜 10 のうち多層構造体 LS2の反対側に位置する面 10aが、多層構造体 LS2及び半導体 基板 51を含む構造体の表面として、平坦化されることとなる。膜 10の形成方法は、 第 1実施形態における工程 (8)の形成方法と同じである。
[0126] 工程 (6)
次に、多層構造体 LS2、エッチング停止層 2、及び膜 10が形成された半導体基板 51にガラス基板 1を接着する（図 29参照)。ガラス基板 1の接着方法は、第 1実施形 態における工程 (9)の接着方法と同じである。
[0127] 工程（7)
次に、半導体基板 51を除去する。ガラス基板 1と半導体基板 51とが接着された後 には、半導体基板 51のうちガラス基板 1の反対側に位置する主面 (裏面） 112が露出 されている。この工程では、半導体基板 51の裏面 112側力もエッチングを行い、半導 体基板 51、ノ ッファ層 53及びエッチング停止層 2を除去する（図 30参照)。
[0128] 具体的には、まず、エッチング停止層 2に対しエッチング速度の遅いエッチング液 を用いて、半導体基板 51及びバッファ層 53を除去する。続いて、エッチング停止層 2をエッチングすることができ、高濃度キャリア層 3の AlGaAs層に対してはエッチング 速度の遅いエッチング液を用いて、エッチング停止層 2を除去する。これにより、多層 構造体 LS2を搭載するガラス基板 1が得られる。
[0129] 半導体基板 51及びバッファ層 53のエッチング方法は、第 1実施形態における工程
(10)のエッチング方法と同じである。
半導体基板 51及びバッファ層 53のエッチングの後、エッチング停止層 2及び多層構 造体 LS2が残ったガラス基板 1は、 NH OHと H Oとの混合溶液から取り出され、水
4 2 2
洗、乾燥した後に、燐酸 (H PO )と過酸化水素水と水との混合溶液 (H PO ： H O :
3 4 3 4 2
H O =4 : 90 : 1)に浸される。 AlGaAsは、燐酸と過酸化水素水と水との混合溶液で
2 2
はほとんどエッチングされないので、エッチング停止層 2のみがエッチングされ、高濃 度キャリア層 3の AlGaAs層が露出したときにエッチングが自動的に停止する。このよ うにして、エッチング停止層 2が除去される。なお、半導体基板 51、ノ ッファ層 53及 びエッチング停止層 2をィ匕学機械研磨 (CMP)により除去してもよ!/、。
[0130] 工程（8)
次に、貫通孔 THを形成する予定の位置に開口を有するレジスト膜（図示せず)を 高濃度キャリア層 3上に形成する。そして、このレジスト膜をマスクとして使用して、コ ンタクト電極 71が露出するまで、多層構造体 LS2及びパッシベーシヨン膜 19をエツ チング (ドライエッチング)する。これにより、貫通孔 THが形成される（図 31参照)。続 いて、レジスト膜を除去する。このドライエッチングは、数/ z m程度のエッチングであり 、極めて容易に行うことができる。
[0131] 次に、 PCVD法により、高濃度キャリア層 3の表面に SiN力もなる電気絶縁膜 20を
X
形成する（図 31参照)。これにより、貫通孔 THを画成する多層構造体 LS2の壁面上 にも電気絶縁膜 20が形成されることとなる。
[0132] 工程（9)
次に、電気絶縁膜 20の上に、コンタクト電極 83に対応する位置に開口を有するレ ジスト膜 (図示せず)を形成する。そして、このレジスト膜をマスクとして使用して、電気 絶縁膜 20を BHFにより除去し、電気絶縁膜 20にコンタクトホール 20bを形成する（ 同じく図 31参照)。続いて、レジスト膜を除去する。
[0133] 次に、コンタクト電極 83に対応する位置に開口を有するレジスト膜（図示せず)を形 成する。そして、このレジスト膜をマスクとして使用して、リフトオフ法により、 Ti/Pt/ Auからなるコンタクト電極 83を形成する（同じく図 31参照)。続いて、レジスト膜を除 去する。
[0134] 工程（10)
次に、電気絶縁膜 20の上に、貫通配線 73及び第 1パッド電極 27に対応する位置 にそれぞれ開口を有するレジスト膜 (図示せず)を形成する。そして、このレジスト膜を マスクとして使用して、電気絶縁膜 20を BHFにより除去し、電気絶縁膜 20にコンタク トホール 20aを形成する（図 32参照)。これにより、コンタクト電極 71が露出することと なる。続いて、レジスト膜を除去する。 [0135] 次に、第 1パッド電極 27 (貫通配線 73)、第 2パッド電極 33、及び第 2配線電極 35 に対応する位置にそれぞれ開口を有するレジスト膜 (図示せず)を形成する。そして、 このレジスト膜をマスクとして使用して、リフトオフ法により、 TiZPtZAu力もなる第 1 パッド電極 27 (貫通配線 73)、第 2パッド電極 33、及び第 2配線電極 35を形成する（ 図 32参照)。第 1パッド電極 27と貫通配線 73とは一体に形成されることとなる。また、 第 2パッド電極 33と第 2配線電極 35とは一体に形成されることとなる。続いて、レジス ト膜を除去する。その後、 H雰囲気下でシンタリングを行う。なお、第 1パッド電極 27
2
と貫通配線 73とを一体に形成している力 これに限られることなぐそれぞれ別体に 形成するよう〖こしてもよい。同じぐ第 2パッド電極 33と第 2配線電極 35とを一体に形 成している力 これに限られることなぐそれぞれ別体に形成するようにしてもよい。
[0136] これらの工程（1)〜（10)により、図 24及び図 25に示された構造の半導体光検出 素子 PD5が完成する。
[0137] 本実施形態では、上述した第 1実施形態と同様に、多層構造体 LS2 (積層された 高濃度キャリア層 3、光吸収層 5及びキャップ層 7)の機械的強度がガラス基板 1及び 膜 10により保たれると共に、半導体光検出素子 PD5の小型化が容易である。また、 半導体光検出素子 PD5の実装を容易に行うことができる。
[0138] また、本実施形態では、コンタクト電極 71が、多層構造体 LS2を貫通する貫通配線 73を介して第 1パッド電極 27に電気的に接続されている。貫通配線 73を用いること により、コンタクト電極 71を第 1パッド電極 27に確実に導通させることができる。また、 第 2パッド電極 33が高濃度キャリア層 3に電気的に接続されて!、る。高濃度キャリア 層 3から電極が直接引き出されて!/ヽるので、直列抵抗を大幅に低減することができる
[0139] また、本実施形態に係る製造方法では、半導体基板 51を除去した後に、エツチン グ停止層 2をウエットエッチングにより除去している。このウエットエッチングでは、エツ チング停止層 2をエッチングでき、かつ、高濃度キャリア層 3をエッチングできないエツ チング液を用いることで、エッチング停止層 2だけを選択的に除去する。したがって、 多層構造体 LS 2を残してエッチング停止層 2を確実かつ容易に除去できる。
[0140] 第 6実施形態 図 33は、第 6実施形態に係る半導体光検出素子の構成を示す概略断面図である
。この半導体光検出素子 PD6は、ガラス基板 1にレンズ部 121aが形成されている点 で、第 5実施形態に係る半導体光検出素子 PD5と相違する。
[0141] 半導体光検出素子 PD6は、多層構造体 LS2と、ガラス基板 1とを備えている。この 半導体光検出素子 PD6は、光がガラス基板 1側力も多層構造体 LS2に入射する表 面入射型の光検出素子である。また、半導体光検出素子 PD6は、例えば波長帯 0.
85 μ mの近距離光通信用光検出素子である。
[0142] ガラス基板 1の表面 121には、入射光を集光するレンズ部 121aが形成されている。
表面 121中の他の部分 121bは、レンズ部 121aよりも高い。すなわち、このレンズ部
121aは、表面 121中の最も高い部分 121bよりも窪んでいる。
[0143] 次に、図 34を参照しながら、半導体光検出素子 PD6の製造方法を説明する。図 3
4は、この製造方法を説明するための図であり、半導体光検出素子 PD6の縦断面を 示している。
[0144] 本製造方法では、以下の工程（1)〜（10)を順次実行する。工程（1)〜（5)は、第 5 実施形態における工程（1)〜（5)と同じであり、説明を省略する。
[0145] 工程 (6)
次に、多層構造体 LS2、エッチング停止層 2、及び膜 10が形成された半導体基板 51にガラス基板 1を接着する（図 34参照)。具体的には、表面 121にレンズ部 121a が形成されたガラス基板 1を用意し、ガラス基板 1の裏面 122を清浄ィ匕する。次に、清 浄化された裏面 122と、膜 10のうち多層構造体 LS2から遠い側の面 10aとが接触す るように、ガラス基板 1と半導体基板 51とを重ね合わせる。続いて、重ね合わせたガラ ス基板 1と半導体基板 51を加圧及び加熱し、ガラス基板 1と膜 10とを互いに融着さ せて貼り合わせる。この接着方法の詳細は、第 1実施形態における工程 (9)と同じで ある。
[0146] 工程（7)〜（10)は、第 5実施形態における工程（7)〜（13)と同じであり、ここでの 説明を省略する。これらの工程（1)〜（10)により、図 33に示される構造の半導体光 検出素子 PD6が完成する。
[0147] 本実施形態では、上述した第 5実施形態と同じぐ多層構造体 LS2 (積層された高 濃度キャリア層 3、光吸収層 5及びキャップ層 7)の機械的強度がガラス基板 1及び膜 10により保たれると共に、半導体光検出素子 PD6の小型化が容易である。また、半 導体光検出素子 PD6の実装を容易に行うことができる。
[0148] また、ガラス基板 1にレンズ部 121aが設けられているので、入射光の照射範囲に比 ベて受光領域 9が小さい場合であっても、入射光が効率良く受光される。この結果、 SN比に優れ、信頼性の高い半導体光検出素子 PD6を得ることができる。
[0149] 第 7実施形態
図 35は、第 7実施形態に係る半導体光検出素子の構成を示す概略断面図である 。この半導体光検出素子 PD7は、ガラス基板 1及び膜 10の代わりに、酸化シリコン（ SiO )あるいは榭脂からなる膜を有する点で、第 5実施形態に係る半導体光検出素
2
子 PD5と相違する。
[0150] 半導体光検出素子 PD7は、多層構造体 LS2と、膜 60とを備えている。膜 60は、互 いに対向する二つの主面、すなわち表面 131と裏面 132を有している。多層構造体 LSIは、膜 60の裏面 132上に設けられている。この半導体光検出素子 PD7は、光 が膜 60側力も多層構造体 LS2に入射する表面入射型の光検出素子である。半導体 光検出素子 PD7は、例えば波長帯 0. 85 mの近距離光通信用光検出素子である
[0151] 多層構造体 LS2の表面 103上には、受光領域 9及びコンタクト電極 71を覆うように 膜 60が形成されている。膜 60は、酸ィ匕シリコンあるいは榭脂 (例えば、ポリイミド榭脂 や PMMA、エポキシ榭脂等）からなる。膜 60は、その厚みが 50 μ m程度であり、入 射光に対して光学的に透明である。
[0152] 次に、図 36及び図 37を参照しながら、半導体検出素子 PD7の製造方法を説明す る。図 36及び図 37は、この製造方法を説明するための図であり、半導体光検出素子 PD7の縦断面を示して!/、る。
[0153] 本製造方法では、以下の工程（1)〜（9)を順次に実行する。工程（1)〜(4)は、第 5実施形態における工程（1)〜(4)と同じであり、説明を省略する。
[0154] 工程（5)
次に、受光領域 9 (パッシベーシヨン膜 19)及びコンタクト電極 71を覆うように多層構 造体 LS2の表面 103側に膜 60を形成する（図 36参照)。膜 60の形成方法は、第 3 実施形態における工程 (8)の形成方法と同じである。
[0155] 工程（6)
次に、半導体基板 51を除去する。膜 60を形成した後には、半導体基板 51のうち膜 60の反対側に位置する主面、すなわち裏面 112が露出している。この工程では、半 導体基板 51の裏面 112側から、半導体基板 51及びエッチング停止層 2をエッチング により除去する（図 37参照)。半導体基板 51及びエッチング停止層 2のエッチング方 法は、上述の第 5実施形態における工程 (7)のエッチング方法と同じである。
[0156] 工程（7)〜（9)の工程は、第 1実施形態における工程 (8)〜（10)と同じであり、ここ での説明を省略する。これらの工程（1)〜（9)により、図 35に示される構造の半導体 光検出素子 PD7が完成する。
[0157] 本実施形態では、上述した第 5実施形態と同様に、多層構造体 LS2 (積層された 高濃度キャリア層 3、光吸収層 5及びキャップ層 7)の機械的強度が膜 60により保たれ ると共に、半導体光検出素子 PD7の小型化が容易である。また、半導体光検出素子 PD7の実装を容易に行うことができる。
[0158] 第 8実施形態
図 38は、第 8実施形態に係る半導体光検出素子の構成を示す概略断面図である 。この半導体光検出素子 PD8は、膜 60にレンズ部 131aが形成されている点で、第 7 実施形態に係る半導体光検出素子 PD7と相違する。
[0159] 半導体光検出素子 PD8は、多層構造体 LS2と、膜 60とを備えている。この半導体 光検出素子 PD8は、光が膜 60側から多層構造体 LS2に入射する表面入射型の光 検出素子である。また、半導体光検出素子 PD8は、例えば波長帯 0. 85 mの近距 離光通信用光検出素子である。
[0160] 膜 60の表面 131には、入射光を集光するレンズ部 13 laが形成されている。このレ ンズ部 131aは、ウエットエッチングにより形成することができる。レンズ部 131aを形成 するためのウエットエッチングは、上述の第 4実施形態にて説明したウエットエッチング 方法と同じである。
[0161] 本実施形態では、上述した第 5実施形態と同様に、多層構造体 LS2 (積層された 高濃度キャリア層 3、光吸収層 5及びキャップ層 7)の機械的強度が膜 60により保たれ ると共に、半導体光検出素子 PD8の小型化が容易である。また、半導体光検出素子 PD8の実装を容易に行うことができる。
[0162] 膜 60にはレンズ部 131aが形成されているので、入射光の照射範囲に比べて受光 領域 9が小さい場合であっても、入射光が効率良く受光される。この結果、 SN比に優 れ、信頼性の高い半導体光検出素子 PD8を得ることができる。
[0163] 次に、図 39及び図 40を参照しながら、本実施形態の変形例を説明する。これらの 変形例は、受光領域 9が複数並設された半導体光検出素子アレイ PDA1及び PDA 2である。これらの光検出素子アレイ PDA1及び PDA2は、いわゆる表面入射型であ る。
[0164] 光検出素子アレイ PDA1では、図 39に示されるように、複数の受光部 11および受 光領域 9が、 1次元または 2次元的に配列されている。また、光検出素子アレイ PDA 2では、図 40に示されるように、複数の受光領域 9が 1次元または 2次元方向に配列 されている。
[0165] 光検出素子アレイ PDA1では、上述した第 1実施形態と同じぐ多層構造体 LSI ( 積層された高濃度キャリア層 3、光吸収層 5及びキャップ層 7)の機械的強度がガラス 基板 1により保たれる。また、受光部 11間のピッチおよび受光領域 9間のピッチを狭く することができるので、光検出素子アレイ PDA1の小型化が容易である。
[0166] 光検出素子アレイ PDA2では、上述した第 5実施形態と同じぐ多層構造体 LS2 ( 積層された高濃度キャリア層 3、光吸収層 5及びキャップ層 7)の機械的強度がガラス 基板 1により保たれる。また、受光領域 9間のピッチを狭くすることができるので、光検 出素子アレイ PDA2の小型化が容易である。
[0167] なお、光検出素子アレイ PDA1及び PDA2において、ガラス基板 1及び膜 10を設 ける代わりに、上述した膜 60を設けてもよい。また、各受光領域 9に対応して、レンズ 部（例えば、上述したレンズ部 121a及び 131a)を形成してもよい。
[0168] 次に、図 41を参照して、上述した半導体光検出素子 (または光検出素子アレイ)を 用いた光インターコネクションシステムについて説明する。図 41は、光インターコネク シヨンシステムの構成を示す概略図である。 [0169] 光インターコネクションシステム 151は、複数のモジュール（例えば、 CPU、集積回 路チップ、メモリー） Ml及び M2間で光信号を伝送するシステムであり、半導体発光 素子 153、駆動回路 155、光導波路基板 157、半導体光検出素子 PD1、増幅回路 159等を含んでいる。半導体発光素子 153には、裏面出射型の垂直共振型面発光 レーザ（VCSEL : Vertical Cavity Surface Emitting Laser)を用いることができる。モジ ユール Mlは、バンプ電極を介して駆動回路 155に電気的に接続されている。駆動 回路 155は、バンプ電極を介して半導体発光素子 103に電気的に接続されている。 半導体光検出素子 PD 1は、バンプ電極 41を介して増幅回路 159に電気的に接続さ れている。増幅回路 159は、バンプ電極を介してモジュール M2に電気的に接続さ れている。
[0170] モジュール Mlから出力された電気信号は、駆動回路 155に送られ、半導体発光 素子 153によって光信号に変換される。半導体発光素子 153からの光信号は、光導 波路基板 157上の光導波路 157aを通り、半導体光検出素子 PD1に入射する。光信 号は、半導体光検出素子 PD1によって電気信号に変換され、増幅回路 109に送ら れて増幅される。増幅された電気信号は、モジュール M2に送られる。このようにして 、モジュール Mlから出力された電気信号力 モジュール M2に伝送されることとなる
[0171] なお、半導体光検出素子 PD1の代わりに、半導体光検出素子 PD2〜PD8あるい は半導体光検出素子アレイ PDA1または PDA2の 、ずれかを用いてもょ 、。半導体 光検出素子アレイ PDA1, PDA2を用いる場合、半導体発光素子 153、駆動回路 1 55、光導波路基板 157及び増幅回路 159もアレイを成すように配列されることとなる
[0172] 以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記 実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々 な変形が可能である。例えば、半導体基板 51、高濃度キャリア層 3 (3a, 3b)、光吸 収層 5 (5a, 5b)、キャップ層 7 (7a, 7b)等の厚み、材料等は、上述したものに限られ ない。具体的には、半導体基板 51の材料として、上述した GaAsの代わりに、 Si、 In P、 InGaAs, InSb、または InAsSbを用いてもよい。 [0173] 上述した発明から明らかなように、本発明の実施形態には様々な方法で変形をカロ えてもよい。このような変形は、本発明の範囲力も逸脱するものではなぐ当業者にと つては明らかなように、このような変形は、すべて下記の請求の範囲内に含まれるよう に意図されている。
産業上の利用可能性
[0174] 本発明は、十分な機械的強度を有し、小型化の可能な半導体光検出素子及びそ の製造方法を提供することができる。また、本発明によれば、半導体光検出素子の実 装を容易に行うことができる。

Claims

請求の範囲
[1] 積層された複数の化合物半導体層を含み、互いに対向する第 1及び第 2の主面を 有する多層構造体と、
前記多層構造体の内部において前記第 1の主面付近に形成された受光領域と、 前記多層構造体の前記第 1の主面上に配置され、前記受光領域に電気的に接続 された第 1電極と、
前記多層構造体の前記第 2の主面上に配置され、前記第 1電極に電気的に接続さ れた第 2電極と、
前記多層構造体の前記第 2の主面上に配置され、前記多層構造体のうち前記第 2 の主面付近の部分に電気的に接続された第 3電極と、
前記多層構造体の前記第 1の主面上に配置され、前記受光領域及び前記第 1電 極を覆い、入射光に対して光学的に透明な光透過層と、
を備える半導体光検出素子。
[2] 前記光透過層は、酸ィ匕シリコンカゝらなる膜と、ガラス基板とを含んでおり、
前記ガラス基板は、前記酸ィ匕シリコン力もなる膜を介して前記多層構造体に固定さ れている、請求項 1に記載の半導体光検出素子。
[3] 前記光透過層は、酸ィ匕シリコンまたは榭脂からなる膜を含んでいる、請求項 1に記 載の半導体光検出素子。
[4] 前記複数の化合物半導体層は、第 1の導電型の高濃度キャリア層、前記第 1の導 電型の光吸収層、及び前記第 1の導電型のキャップ層を含んでおり、
前記受光領域は、少なくとも前記キャップ層の一部を含む第 2の導電型の領域であ る、請求項 1〜3のいずれかに記載の半導体光検出素子。
[5] 前記多層構造体は、前記受光領域の周囲に形成された窪みと、その窪みの中に 配置された配線電極とを更に有しており、
前記第 1電極は、前記配線電極を介して前記第 2電極に電気的に接続されており、 前記第 3電極は、前記高濃度キャリア層のうち前記受光領域の付近に位置する部 分に電気的に接続されている、
請求項 4に記載の半導体光検出素子。
[6] 前記多層構造体を貫通する貫通配線を更に備え、
前記第 1電極は、前記貫通配線を介して前記第 2電極に電気的に接続されており、 前記第 3電極は、前記高濃度キャリア層に電気的に接続されて ヽる、
請求項 4に記載の半導体光検出素子。
[7] 前記第 2及び第 3電極は、それぞれパッド電極を含んでおり、これらのパッド電極の 各々の上にバンプ電極が配置されている、請求項 1〜6のいずれかに記載の半導体 光検出素子。
[8] 前記多層構造体の前記第 2の主面上に設けられ、前記受光領域を覆う光反射膜を 更に備える請求項 1〜7のいずれかに記載の半導体光検出素子。
[9] 並設された複数の前記受光領域を備える請求項 1〜8のいずれかに記載の半導体 光検出素子。
[10] 前記光透過層は、入射光を集光するレンズ部を含んでいる、請求項 1〜9のいずれ かに記載の半導体光検出素子。
[11] 半導体基板を用意する工程と、
前記半導体基板上に多層構造体を設ける工程であって、前記多層構造体は、積 層された複数の化合物半導体層を含み、互いに対向する第 1および第 2の主面を有 しており、前記第 2の主面が前記半導体基板に向けられており、
前記多層構造体の内部において前記第 1の主面付近に受光領域を形成する工程 と、
前記受光領域に電気的に接続された第 1電極を、前記多層構造体の前記第 1の主 面上に設ける工程と、
入射光に対して光学的に透明な光透過層を、前記受光領域及び前記第 1電極を 覆うように、前記多層構造体の前記第 1の主面上に形成する工程と、
前記光透過層を形成した後に、前記半導体基板を除去する工程と、
前記半導体基板を除去した後に、前記第 1電極に電気的に接続された第 2電極を 、前記多層構造体の前記第 2の主面上に形成すると共に、前記多層構造体のうち前 記第 2の主面付近の部分に電気的に接続された第 3電極を前記第 2の主面上に形 成する工程と、 を備える半導体光検出素子の製造方法。
[12] 前記光透過層を形成する前記工程は、
前記受光領域及び前記第 1電極を覆うように、酸化シリコンからなる膜を形成する 工程と、
前記酸ィ匕シリコン力 なる膜に、入射光に対して光学的に透明なガラス基板を固定 する工程と、
を含んで!/、る、請求項 11に記載の半導体光検出素子の製造方法。
[13] 前記光透過層を形成する前記工程は、前記受光領域及び前記第 1電極を覆うよう に、酸ィ匕シリコンまたは榭脂からなる膜を形成する工程を含んでいる、請求項 11に記 載の半導体光検出素子の製造方法。
[14] 前記半導体基板を除去する前記工程は、前記半導体基板をウエットエッチングによ り除去する工程を含んでおり、
前記多層構造体を形成する前記工程は、前記ウエットエッチングを停止させるエツ チング停止層を、前記半導体基板と前記複数の化合物半導体層との間に形成する 工程を含んで 、る、請求項 11〜 13の 、ずれかに記載の半導体光検出素子の製造 方法。
[15] 前記半導体基板を除去した後に、前記エッチング停止層をウエットエッチングにより 除去する工程を更に備える請求項 14に記載の半導体光検出素子の製造方法。
[16] 前記複数の化合物半導体層は、第 1の導電型の高濃度キャリア層、前記第 1の導 電型の光吸収層、及び前記第 1の導電型のキャップ層を含んでおり、
前記多層構造体を形成する前記工程は、前記半導体基板上に前記高濃度キヤリ ァ層、前記光吸収層及び前記キャップ層を順次に積層する工程を含んでおり、 前記受光領域を形成する前記工程は、当該受光領域として、少なくとも前記キヤッ プ層の一部を含む第 2の導電型の領域を形成する工程を含んでいる、請求項 11〜1 5のいずれかに記載の半導体光検出素子の製造方法。
[17] 前記受光領域の周囲に窪みを形成する工程と、
前記第 1電極を前記第 2電極に電気的に接続する配線電極を前記窪みの中に設 ける工程と、 を更に備え、
前記第 3電極を形成する前記工程は、前記第 3電極が、前記高濃度キャリア層のう ち前記受光領域の付近に位置する部分に電気的に接続されるように前記第 3電極を 形成する工程を含んでいる、請求項 16に記載の半導体光検出素子の製造方法。
[18] 前記第 2電極を形成する前記工程は、前記多層構造体を貫通する貫通配線を形 成し、当該貫通配線を介して前記第 1電極を前記第 2電極に電気的に接続する工程 を含んでおり、
前記第 3電極を形成する前記工程は、前記第 3電極が前記高濃度キャリア層に電 気的に接続されるように前記第 3電極を形成する工程を含んでいる、請求項 16に記 載の半導体光検出素子の製造方法。
[19] 前記多層構造体の前記第 2の主面上に、前記受光領域を覆う光反射膜を形成する 工程を更に備える請求項 11〜18のいずれかに記載の半導体光検出素子の製造方 法。
[20] 前記光透過層は、入射光を集光するレンズ部を含んでいる、請求項 11〜19のい ずれかに記載の半導体光検出素子の製造方法。
PCT/JP2005/005759 2004-03-29 2005-03-28 半導体光検出素子及びその製造方法 WO2005093857A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP05727554A EP1742276A1 (en) 2004-03-29 2005-03-28 Semiconductor light detecting element and manufacturing method thereof
US10/594,619 US7868408B2 (en) 2004-03-29 2005-03-28 Semiconductor light detecting element includes film which covers light receiving region near main surface of multilayer structure and electrode on main surface
KR1020067022520A KR101079919B1 (ko) 2004-03-29 2006-10-27 반도체 광검출 소자 및 그 제조 방법
US12/453,588 US7968429B2 (en) 2004-03-29 2009-05-15 Method of manufacturing a semiconductor photodetector device by removing the semiconductor substrate on one surface after forming the light-transmitting layer on the opposing surface

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-096060 2004-03-29
JP2004096060A JP4331033B2 (ja) 2004-03-29 2004-03-29 半導体光検出素子及びその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10/594,619 A-371-Of-International US7868408B2 (en) 2004-03-29 2005-03-28 Semiconductor light detecting element includes film which covers light receiving region near main surface of multilayer structure and electrode on main surface
US12/453,588 Division US7968429B2 (en) 2004-03-29 2009-05-15 Method of manufacturing a semiconductor photodetector device by removing the semiconductor substrate on one surface after forming the light-transmitting layer on the opposing surface

Publications (1)

Publication Number Publication Date
WO2005093857A1 true WO2005093857A1 (ja) 2005-10-06

Family

ID=35056491

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/005759 WO2005093857A1 (ja) 2004-03-29 2005-03-28 半導体光検出素子及びその製造方法

Country Status (7)

Country Link
US (2) US7868408B2 (ja)
EP (1) EP1742276A1 (ja)
JP (1) JP4331033B2 (ja)
KR (1) KR101079919B1 (ja)
CN (1) CN100477291C (ja)
TW (1) TWI363428B (ja)
WO (1) WO2005093857A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859073B2 (en) 2007-07-06 2010-12-28 Kabushiki Kaisha Toshiba Back-illuminated type solid-state image pickup device and camera module using the same
WO2023062846A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 光電変換素子及び撮像装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4331033B2 (ja) * 2004-03-29 2009-09-16 浜松ホトニクス株式会社 半導体光検出素子及びその製造方法
KR100821359B1 (ko) * 2006-09-14 2008-04-11 주식회사 와이텔포토닉스 광 조향 센서장치 및 이를 이용하는 광모듈
JP2009206357A (ja) * 2008-02-28 2009-09-10 Asahi Kasei Electronics Co Ltd 化合物半導体装置及び化合物半導体装置の製造方法
JP2010021451A (ja) * 2008-07-14 2010-01-28 Panasonic Corp 固体撮像装置およびその製造方法
JP5392458B2 (ja) * 2008-08-21 2014-01-22 株式会社ザイキューブ 半導体イメージセンサ
JP5352534B2 (ja) * 2010-05-31 2013-11-27 パナソニック株式会社 半導体装置及びその製造方法
JP2013191247A (ja) * 2010-07-09 2013-09-26 Panasonic Corp 光検出器とそれを用いた光学ヘッドおよび光情報装置
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
TWI528876B (zh) * 2012-03-22 2016-04-01 矽品精密工業股份有限公司 中介板及其電性測試方法
TWI604632B (zh) * 2013-04-25 2017-11-01 晶元光電股份有限公司 發光二極體裝置
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP6903896B2 (ja) * 2016-01-13 2021-07-14 ソニーグループ株式会社 受光素子の製造方法
JP2017175102A (ja) * 2016-03-16 2017-09-28 ソニー株式会社 光電変換素子及びその製造方法並びに撮像装置
CN115799286A (zh) * 2016-03-16 2023-03-14 索尼公司 光电转换元件及其制造方法和摄像装置
JP2018105925A (ja) * 2016-12-22 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6968553B2 (ja) * 2017-03-09 2021-11-17 キヤノン株式会社 電子部品及びその製造方法
CN111418074B (zh) * 2017-11-27 2023-06-23 三菱电机株式会社 光半导体装置
US10910415B2 (en) 2018-12-28 2021-02-02 Industry-Academic Cooperation Foundation, Yonsei University Three-dimensional photodetector and method of manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000502215A (ja) * 1995-12-21 2000-02-22 ドクトル ヨハネス ハイデンハイン ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電センサ素子
JP2001267592A (ja) * 2000-03-14 2001-09-28 Nikon Corp 半導体装置の製造方法、背面入射型受光装置の製造方法、半導体装置、及び背面入射型受光装置
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2002501679A (ja) * 1998-03-19 2002-01-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 放射感知半導体装置及びそれを製造する方法
WO2002039506A1 (fr) * 2000-11-10 2002-05-16 Hamamatsu Photonics K.K. Procede de fabrication d'un photodetecteur semi-conducteur
WO2003041174A1 (fr) * 2001-11-05 2003-05-15 Mitsumasa Koyanagi Capteur d'images a semi-conducteur et procede de fabrication associe
WO2003096427A1 (en) * 2002-05-10 2003-11-20 Hamamatsu Photonics K.K. Rear surface irradiation photodiode array and method for producing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US14321A (en) 1856-02-26 Improvement in horse-rakes
US291521A (en) 1884-01-08 Printing-machine
JPS59501033A (ja) 1982-06-07 1984-06-07 ヒユ−ズ・エアクラフト・カンパニ− 阻止された不純物帯を有する背面照射型の赤外線検出器
US4507674A (en) * 1982-06-07 1985-03-26 Hughes Aircraft Company Backside illuminated blocked impurity band infrared detector
JPH03104287A (ja) 1989-09-19 1991-05-01 Fujitsu Ltd 半導体受光素子の製造方法
US5602384A (en) * 1992-11-06 1997-02-11 Nippondenso Co., Ltd. Sunlight sensor that detects a distrubition and amount of thermal load
JP3003479B2 (ja) 1992-11-06 2000-01-31 株式会社デンソー 日射センサ
JPH06296035A (ja) 1993-04-07 1994-10-21 Nippon Telegr & Teleph Corp <Ntt> 光検出器及びその製造方法
JPH07162022A (ja) 1993-12-03 1995-06-23 Oki Electric Ind Co Ltd 半導体受光素子、その製造方法および半導体の加工方法
JP2001177142A (ja) 1999-12-16 2001-06-29 Hamamatsu Photonics Kk 受光素子
JP2002368334A (ja) 2001-03-26 2002-12-20 Seiko Epson Corp 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路
JP3956647B2 (ja) 2001-05-25 2007-08-08 セイコーエプソン株式会社 面発光レ−ザの製造方法
CN101714516A (zh) * 2001-08-24 2010-05-26 肖特股份公司 用于形成触点的方法及封装的集成电路组件
US6933489B2 (en) * 2002-05-10 2005-08-23 Hamamatsu Photonics K.K. Back illuminated photodiode array and method of manufacturing the same
JP4331033B2 (ja) * 2004-03-29 2009-09-16 浜松ホトニクス株式会社 半導体光検出素子及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000502215A (ja) * 1995-12-21 2000-02-22 ドクトル ヨハネス ハイデンハイン ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電センサ素子
JP2002501679A (ja) * 1998-03-19 2002-01-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 放射感知半導体装置及びそれを製造する方法
JP2001267592A (ja) * 2000-03-14 2001-09-28 Nikon Corp 半導体装置の製造方法、背面入射型受光装置の製造方法、半導体装置、及び背面入射型受光装置
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
WO2002039506A1 (fr) * 2000-11-10 2002-05-16 Hamamatsu Photonics K.K. Procede de fabrication d'un photodetecteur semi-conducteur
WO2003041174A1 (fr) * 2001-11-05 2003-05-15 Mitsumasa Koyanagi Capteur d'images a semi-conducteur et procede de fabrication associe
WO2003096427A1 (en) * 2002-05-10 2003-11-20 Hamamatsu Photonics K.K. Rear surface irradiation photodiode array and method for producing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859073B2 (en) 2007-07-06 2010-12-28 Kabushiki Kaisha Toshiba Back-illuminated type solid-state image pickup device and camera module using the same
WO2023062846A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 光電変換素子及び撮像装置
WO2023063252A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 光電変換素子及び撮像装置

Also Published As

Publication number Publication date
CN1938867A (zh) 2007-03-28
TW200537701A (en) 2005-11-16
US20080006894A1 (en) 2008-01-10
JP2005286004A (ja) 2005-10-13
US7968429B2 (en) 2011-06-28
US7868408B2 (en) 2011-01-11
KR101079919B1 (ko) 2011-11-04
TWI363428B (en) 2012-05-01
EP1742276A1 (en) 2007-01-10
CN100477291C (zh) 2009-04-08
US20090291521A1 (en) 2009-11-26
JP4331033B2 (ja) 2009-09-16
KR20070004918A (ko) 2007-01-09

Similar Documents

Publication Publication Date Title
WO2005093857A1 (ja) 半導体光検出素子及びその製造方法
EP1744417B1 (en) Semiconductor light emitting element and manufacturing method thereof
KR100642230B1 (ko) 면발광 레이저, 면발광 레이저의 제조 방법, 및 수광소자, 수광 소자의 제조 방법, 및 광전송 모듈
KR101240558B1 (ko) 광 연결 수단을 구비한 멀티칩
KR101004243B1 (ko) 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치
WO2005055327A1 (ja) 半導体受光素子及びその製造方法
TWI502725B (zh) Photodetector
WO2022061820A1 (zh) 一种接收芯片及其制备方法、测距装置、可移动平台
JPH05129638A (ja) 光半導体装置
JP2005129689A (ja) 半導体受光素子及び光受信モジュール
JP2004501502A (ja) 光学的な送信・受信装置を製造する方法、およびこれに基づいて製造された光学的な送信・受信装置
JP4279650B2 (ja) 半導体受光素子
JP4331258B2 (ja) 半導体光検出素子
TWI776195B (zh) 受光元件單元
KR100550417B1 (ko) 양방향 광통신용 소자 및 그의 제조 방법
US20070235877A1 (en) Integration scheme for semiconductor photodetectors on an integrated circuit chip
JP2005129776A (ja) 半導体受光素子
JP4438038B2 (ja) 面型受光素子、およびその製造方法
JPH10242506A (ja) 光学レンズ機能付き半導体デバイス
JP2009177031A (ja) 光半導体及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580010081.2

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWE Wipo information: entry into national phase

Ref document number: 2005727554

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067022520

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005727554

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10594619

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10594619

Country of ref document: US