JP5392458B2 - 半導体イメージセンサ - Google Patents

半導体イメージセンサ Download PDF

Info

Publication number
JP5392458B2
JP5392458B2 JP2008212773A JP2008212773A JP5392458B2 JP 5392458 B2 JP5392458 B2 JP 5392458B2 JP 2008212773 A JP2008212773 A JP 2008212773A JP 2008212773 A JP2008212773 A JP 2008212773A JP 5392458 B2 JP5392458 B2 JP 5392458B2
Authority
JP
Japan
Prior art keywords
image sensor
region
semiconductor
configuration
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008212773A
Other languages
English (en)
Other versions
JP2010050260A (ja
Inventor
真 元吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZyCube Co Ltd
Original Assignee
ZyCube Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZyCube Co Ltd filed Critical ZyCube Co Ltd
Priority to JP2008212773A priority Critical patent/JP5392458B2/ja
Publication of JP2010050260A publication Critical patent/JP2010050260A/ja
Application granted granted Critical
Publication of JP5392458B2 publication Critical patent/JP5392458B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、低背化された薄型の半導体イメージセンサに関するものである。
半導体技術を活用したイメージセンサは半導体技術の進歩を背景として多画素化・小型化が進み、多くの画像入力装置に広範に搭載されるようになった。中でも、デジタルカメラや携帯電話では、画像記録やスキャナとしての応用が広がり、イメージセンサの更なる多画素化・低背化を含む小型化、ひいては低価格化が強く要求されるに至っている。現在実用化されている半導体イメージセンサは、CMOS型、CCD型が主流であり、チップ分離、ワイヤボンディング、パッケージ封入といった周知の半導体技術で組立てられている。当該イメージセンサでは、Si半導体基板の第1主面に光感光性領域と信号読出し領域、信号処理/駆動領域などが集積化され、第1主面側から外部回路へ電気接続するワイヤボンディングが設けられている。
据置き型の画像入力装置では、装置が要求する解像度特性を満足する画素数を有する当該構造の半導体イメージセンサを搭載すれば実用的な装置を実現することが可能であった。しかし、携帯電話に代表される可搬型機器では、半導体イメージセンサへの小型化要求が強く、従来の当該構造では対処しきれなかった。特に、センサの厚みを小さくすること、すなわち、低背化や、パッケージの大きさをチップサイズに可能な限り近づけることなどが課題となっていた。
このような課題を解決するために、下記引用特許文献1では、貫通電極を採用してイメージセンサ裏面側から配線を取り出すことが提案されている。この構成によれば、従来困難であったイメージセンサの低背化や小型化が可能となる。
図18は、貫通電極を用い、カラーイメージセンサとして構成された半導体イメージセンサの構造を示している。同図において、1は周知の半導体工程で製造されたセンサ部分で、Siなどからなる半導体基板2、この半導体基板の第1主面(表面)近傍に設けられた感光素子である複数のフォトダイオード3、色分離のためのフィルタ4や集光効果を高めるマイクロレンズ5などから構成されている。6は表面保護機能を有するカバーガラスであり、接着層7により1と結合されている。フォトダイオードからの信号読出しのための配線層には外部回路への接続用としてのパッド領域8が含まれている。パッド領域8への電気的接続は半導体基板2の第2主面(裏面)側から貫通穴が形成され、そこに導電材料を充填して形成された貫通電極9と、ボールグリッドアレイ状の接続端子群10により第2主面側で実現されている。BGA(Ball Grid Array)構造とも呼ばれているこのような構造を採用することにより、従来多用されてきたボンディングワイヤによる半導体基板2の第1主面側からの接続手段と比較して、イメージセンサ面積と大略等しい面積で実装可能であり、高さも低くできる利点がある。かかる利点はイメージセンサの応用機器である携帯電話やカメラなどの小型化、薄型化に大きく寄与できる。
特開2007−67017号公報
しかしながら、より一層の低背化を追求する場合には、図18に例示した構造では限界が生じている。この限界要因については以下に詳述する。
図19は図18に示した半導体イメージセンサの画素部分を拡大表示した図であり、図18と同一番号は同一構成要素を示している。同図の20は入射光線の一例である。カバーガラス6を通過した20はマイクロレンズ5により効果的に集光され、カラーフィルタで色分離されてから、フォトダイオード3へ入射する。フォトダイオードでは光電変換されるが、全ての入射光エネルギが光電変換に寄与するのではなく、一部のエネルギはフォトダイオード3を通過して、基板2の深遠部で光電変換される。しかし、深遠部でも光電変換されなかったエネルギは半導体基板2の外部へ流出してしまう。半導体基板での光吸収率、すなわち、光電変換される入射光エネルギの率には入射光の波長依存性があることが知られている。この依存性は、長波長(赤色)になるほど吸収率が低く、フォトダイオードおよび半導体基板内で光電変換されるエネルギ量が少ないことが知られている。このため、半導体基板2の厚さを薄くしていくと、赤色光に対する光電変換の効率が下がり、赤感度の低下をもたらす。すなわち、図19で示したセンサ部分の厚さ21には下限が存在することになり、低背化の限界要因となる。
図20は図18に示した半導体イメージセンサの端部のみを表示した図であり、図18と同じ番号は同一構成要素を示している。同図において、30は電気的接続手段を構成しているボールグリッドアレイの1つである。ボールグリッドは半導体分野で多用される構成要素であり、その大きさは配列密度、接続数、製造方法などで決定される。一般には数100μmから数10μmの大きさであるため、同図の31で示した厚さ(高さ)もこの数値相当である。半導体分野での高密度化の趨勢は顕著であり、このボールグリッドの大きさを小さくすることへの努力もあるが、数μmもの極小サイズを実現することは、許容電流、信頼性などの面から限界がある。すなわち、半導体イメージセンサを低背化しようとしても、電気的接続手段の部分で31の下限が生じてしまい、低背化の限界要因となる。
図19と図20で概説したように、低背化は、(1)画素部分での赤色感度の低下、(2)電気的接続手段での大きさ(厚さ)の2つの要因で制限されてしまうことになる。
一方、半導体イメージセンサでは動作温度の上昇が再生画像の画質を劣化させるという好ましくない特性がある。これは、動作温度の上昇により暗電流と呼ばれる擬似的な信号が増大して光電変換信号に重畳されるからである。この暗電流は被写体の明るさとは無関係に発生する擬似的な信号成分であり、被写体の照度が低いと、ざらざらとした感じの再生画像となることが知られている。このため、半導体イメージセンサでは動作温度の上昇を抑えることも重要である。さらに、天体観測用の半導体イメージセンサなどでは極度に暗い被写体を撮像する必要があるので、動作周波数を低く設定し、さらに、半導体イメージセンサを低温度に冷却することも行われている。このように半導体イメージセンサを冷却する場合には、図18に示したような構造では、半導体基板を直接冷却することが困難である。具体的には、ボールグリッド10と、半導体基板2とボールグリッド10の中間に位置する電気的な絶縁層(図18では省略されている)を介して、半導体基板2を冷却することになる。このため、冷却効率が低くなるという欠点があった。この欠点を回避するためには、半導体基板2を直接冷却するような構造の開発が課題となっていた。
半導体イメージセンサの応用分野は多岐にわたっているが、携帯電話への応用は代表例である。携帯電話では、限られた空間に多くの機能を盛り込むことが要求されており、半導体イメージセンサの低背化はスペース確保という観点からも大きなニーズとなっている。しかし、撮像機能という観点からは、撮像レンズでの課題もある。例えば、狭い空間へ低価格のカメラ機能を搭載するには、一般のデジタルカメラで採用されている光学ズーム機能や複群複枚構成のレンズを適用できない。このため、非球面の単焦点プラスチックレンズ1枚で構成することが行われている。しかしながら、このような簡易なレンズ構成では、半導体イメージセンサの感光領域全域にわたって焦点を結ばせることはできず、周辺画像でのボケは避け難いのが現状である。低価格でも良質な再生画像が得られれば、ユーザニーズに合致して大きな市場を確保できる。この解決策の一つとして、当該感光領域を平面ではなく、曲面にして、感光領域全域にわたって焦点を結ばせることができるようなカメラ構成の実現が期待されており、このための半導体イメージセンサの実現が期待されていた。しかしながら、現状の半導体イメージセンサ技術では、センサ自身が固くて曲面に沿って曲げることは不可能であった。
(1)半導体基板の第1主面には感光領域と回路領域と接続領域が配置され、(2)前記第1主面と反対側の第2主面には前記半導体基板外部と電気接続する接続端子を配置する領域があり、(3)前記接続領域は、前記第1主面と前記第2主面とを電気接続する貫通電極と、前記貫通電極と前記回路領域とを電気接続するパッド領域とを含み、(4)前記貫通電極を介して、前記回路領域と前記接続端子を電気接続し、前記回路領域と前記半導体基板外部との間で信号を授受する電気的接続手段を有する半導体イメージセンサにおいて、前記第2主面側からのエッチングを含む薄膜化工程により形成された第1の平坦な溝を、前記接続端子を配置する領域とする。(5)或は、前記接続領域に接続端子を配置することもできる。
なお、前記第2主面側から加工して前記接続端子を配置する領域を薄く形成するには周知の技術が適用される。例えば、異方性エッチング液などを用いた湿式エッチング、反応性イオンエッチングなどの乾式エッチングなどがあるが、これらに限らない。
なお、第2主面での前記「接続端子を配置する領域」は第1主面での前記「接続領域」に大略相対した位置で、それらの領域の大きさも大略等しいことが多い
(1)半導体基板の第1主面には感光領域と回路領域と接続領域が配置され、(2)前記第1主面に配置された絶縁層には、前記半導体基板外部と前記感光領域と前記回路領域と前記接続領域の貫通電極を介して電気接続するパッド領域が内包されており、(3)前記第1主面と反対側の第2主面側からの前記エッチングを含む薄膜化工程により該絶縁層まで到達した第2の平坦な溝に、前記貫通電極と電気接続する接続端子を配置する領域を設けて、(4)該接続端子配置領域部に接続端子を配置し電気接続することもできる。
なお、前段落に記載した解決手段において、該接続端子を配置する領域から前記半導体基板が除去された結果、該領域での構造例は、第1主面側から
絶縁層 → 電極パッドと貫通電極 → ランドと接続端子
となる。さらに、前記感光領域と前記回路領域での構造例は、第1主面側から
マイクロレンズ → 絶縁層 → カラーフィルタ
→ 配線層を含む絶縁層 → フォトダイオード → 半導体基板
となる。
以上のように、前記接続領域の貫通電極が存在する前記半導体基板が除去された後の接続領域の構造例は次の1)から9)の接続順で概略構成化されて前記半導体基板の第1主面には感光領域と回路領域と接続領域が電気的に接続されて前記半導体基板外部と電気的接続が得られる。
1)前記半導体基板第1主面上の前記フォトダイオードが形成されている、2)前記半導体基板第1主面上の絶縁層には前記配線層が含まれ、3)前記配線層の一部である前記電極パッドが前記絶縁層に内包され、4)前記半導体基板部分の貫通電極は全部取り去られても、5)前記絶縁層に内包の前記電極パッドと繋がっている前記絶縁層部の前記貫通電極の一部が前記絶縁層に存在し、6)前記電極パッドと前記貫通電極がつながって電気的接続が得られ、7)従って、前記貫通電極は前記絶縁層に内包されて形成されており、8)前記電極パッドとは異なる方向で前記貫通電極は、前記接続領域の前記ランドと電気的接続し、9)前記ランドと前記接続端子が接続している。このような接続順で、前記回路領域の信号を前記半導体基板外部へ導く前記電気的接続手段が構造化されている。
前記感光領域及び前記回路領域に相対する第2主面側の領域のうち、前記接続端子を配置する領域に属する部分を除いた領域の表面が前記半導体イメージセンサを実装する基板表面に接触するようにすることが好ましい
以上述べた半導体イメージセンサを実装する基板表面の湾曲した構造に合わせて、この半導体イメージセンサを湾曲して実装することが好ましい。
本発明によれば、従来の構成で低背化を妨げていた2つの限界要因、すなわち、(1)画素部分での赤色感度低下、(2)電気的接続手段での大きさ(厚さ)の2要因を容易に排除でき、低背化された半導体イメージセンサが構成できる。
前記感光領域と前記回路領域にある前記半導体基板の前記第2主面を、前記半導体イメージセンサが実装される基板表面に接触させることができるため、半導体イメージセンサの特性劣化を引き起こす動作温度の上昇を防止できる。
前記接続端子を配置する領域を構成する前記半導体基板を完全に除去することにより、貫通電極が絶縁層に直接接しているため、一層の低背化が達成される。
低背化された前記半導体イメージセンサを歪曲した表面に沿って実装できるため、前記半導体イメージセンサを搭載したカメラの撮像特性を、撮像レンズの複雑化なしに改善できる。
本発明では、半導体イメージセンサの低背化、小型化を実現するという目的を、そのイメージセンサを構成する半導体基板の厚さを部分的に変化させることにより達成していることに主要な特徴がある。以下、本発明を具体的なイメージセンサ形態を説明することにより、本発明を明らかにする。
<第1のイメージセンサ形態>
図1は本発明をカラーイメージセンサに適用した図であり、図18と同一番号は同一構成要素を示している。同図において、40は感光領域と回路領域を示し、41は接続領域を示している。本明細書においては、
感光領域:感光素子であるフォトダイオード3、スイッチトランジスタ(明示せず)、
カラーフィルタ4、および、マイクロレンズ5などから成る画素が複数個配置されている領域。
回路領域:駆動パルス発生回路、バイアス供給回路、信号処理回路といった半導体イメージセンサの動作に関わる回路系が集積化された回路領域。
また、この領域には、半導体イメージセンサが搭載された応用機器内の回路系と信号を授受して当該半導体イメージセンサを制御する回路系が含まれることもある。
接続領域:半導体イメージセンサからの信号を外部へ供給したり、外部からの信号を受け取る電気的接続手段などが配置された領域。
端子を配置する領域:前記電気的接続手段を構成する接続端子(例えばボールグリッド)を配置する領域。当該領域に前記電気的接続手段を構成する貫通電極が配置されていることが多いとされている。
図1において、接続端子を配置する領域41aでの半導体基板43(厚さは「第1の厚さ」である)は、感光領域および回路領域40での半導体基板42(厚さは「第2の厚さ」である)よりも厚さが小さく、さらに、領域41aは、感光領域および回路領域が配置された第1主面と反対側の第2主面側からの薄膜化工程(詳細は後述)で厚さが小さくなるように加工されている。
この厚さの差についての格段の制限はないが、半導体基板42の厚さは半導体イメージセンサの光感度が著しく減少しない程度であり、半導体基板43の厚さはボールグリッド10の最も低い部分が42の下面(第2主面)とほぼ等しい位置になるように設定されるのが良いが、この限りではない。
例えば、前記イメージセンサをプリント基板などへ実装する際、ボールグリッド10は溶解して高さが減少しながら前記プリント基板との電気的接続が実現されるが、この状態で42の下面が前記プリント基板と接触するように、半導体基板42と半導体基板43の厚さの差が設定されるのが良い。
このような設定により、従来課題となっていた低背化の下限要因が2つとも解決されることになる。
図1の構成は、貫通電極を用いた従来の半導体イメージセンサと同様に、センサ部1が周知の半導体技術で作成されてから、カバーガラスを積層し、半導体基板を2段階で薄膜化することにより実現される。一般に貫通電極を用いたイメージセンサでは、貫通穴の加工容易性のために、裏面研磨(Back Grinding)と呼ばれる工程で半導体基板を薄膜化している。このイメージセンサ形態では、第1の薄膜化工程で半導体基板42の厚さまで薄膜化され、引き続いて第2の薄膜化工程で領域41aのみが半導体基板43の厚さまで部分的に薄膜化される。
図1の構成において、マイクロレンズ5の最頂部とカバーガラス6の下面とは接触している。この接触は次項の製造法欄で詳述するように、本発明の具現化にとっては重要な設計要項となっている。なお、この設計要項の詳細については、本発明と同一出願人から出願された特許〔特願2008−146979〕に記載されている。
<第1の薄膜化工程の詳細>
図2と図3は半導体イメージセンサにおける製造法を比較説明するための図であり、前記した第1の薄膜化工程を示している。図2はマイクロレンズ5の最頂部がカバーガラス6と離れて位置するような場合であり、図3はマイクロレンズ5の最頂部がカバーガラス下面に接触している場合である。これらの図には図1の構造体が一列に4個並んだ状態が示されており、一点鎖線50がそれぞれの構造体の境界である。なお、図1と同一番号は同一構成要素を示している。図2(a)において、半導体基板51の当初の厚さは半導体プロセスで使用するウェーハ直径に依存するが、大略数100μmである。同図(b)では、基板51は薄膜化され、厚さが薄い基板52へと加工される。この薄膜化工程では、51の第2主面(裏面)から力を印加すると同時に機械的、化学的に裏面表面が除去されていく。この技術においては、樹脂などからなる平板でカバーガラス6の表面を保護すると同時にウェーハ全体の強度を保持することが行われるが、同図では省略されている。この薄膜化工程で、大略100μm程度あるいはそれ以下の厚さまで基板51が加工される。しかしながら、基板の厚さが薄くなるにつれ、マイクロレンズやカラーフィルタなどが配列されているイメージセンサの主要領域が、カバーガラス側へ押し込まれる現象が発生し、基板の厚さが数10μm程度になると顕著となる。この現象は、カバーガラス6とセンサ部分1との間に空間が存在することに起因している。薄膜化工程が終了すると、51へ印加されていた力が除去されるので、イメージセンサの主要領域とカバーガラス間の距離は裏面研磨工程以前の距離まで復帰する。この結果、同図(b)に示すように、52の第2主面側は平坦ではなく、その主要領域が凸状態になる。すなわち、52の第2主面側には凹凸が発生し、本来平坦であるべき状態が維持されなくなり、以後の組立工程で不都合が多々発生する。かかる不都合の一例としては、前記した貫通穴および導電材料の表面が平面でないため、外部回路との接続手段であるボールグリッドアレイ状の接続端子群の表面が平面とならず、接続不良の発生や接続信頼性の低下などが挙げられる。さらに、これらの不都合がない場合においても、組立工程で52の第2主面側から突発的に印加された力により半導体イメージセンサが破壊される危険性も増大する。これらの危険性を低減するために、52の第2主面側にガラスなどからなる補強平板を貼り付けることも考えられるが、低背化を阻害するとともに、貫通穴形成の加工などが複雑となりコスト面からも不利となる。
さらに、前述の主要部分がカバーガラス側へ押し込まれる現象においては、この押し込まれる移動量は、時々刻々薄くなる半導体基板の厚さや接着層7の材質と幾何学的な寸法などに依存しており、その移動量を一義的に決定する機械的構造がない。このため、第2主面側の当該凹凸の状態は再現性に乏しく、ウェーハ間あるいはロット間で変動することになる。
一方、図3では、第1の薄膜化工程で基板の厚さが薄くなっても、マイクロレンズやカラーフィルタなどが配列されているイメージセンサの主要領域が、カバーガラス側へ押し込まれる現象が発生しない。これは、マイクロレンズ63の最頂部がカバーガラス6の下面と接触していて、センサの主要領域が上側へ変形することを阻止しているからである。この結果、当初の厚い基板61を薄膜化して薄い基板62へと加工しても、基板62の第2主面側の平坦性は維持されている。
図3で示したように、この第1のイメージセンサ形態では、マイクロレンズとカバーガラスとの接触が重要な設計要項となっており、半導体基板62の厚さが数10μm以下になっても第1の薄膜化工程を実施できることになる。
<第2の薄膜化工程の詳細>
図4は図1の半導体イメージセンサ構成を作成するための第2の薄膜化工程を示す図である。同図では図1の構造体が2個並んだ状態が示されており、一点鎖線70がそれぞれの構造体の境界である。なお、図1と同一番号は同一構成要素を示している。図4(a)は図3で示した第1の薄膜化工程が終了した状態を示しており、説明の便宜上表裏が反転した状態で描かれている。同図(a)の上側の面(第2主面であり、イメージセンサの裏面に相当)にはマスク層71が全面にわたって形成される。同図(b)では、71の上にフォトレジスト技術で作成されたマスクパターン72が形成される。このパターンは領域41a以外の部分を覆っており、領域41aの部分は開口となっている。なお厳密に記するならば当該開口は、前記した「接続端子を配置する領域」(41a)に相当しているが、後述するエッチングにより必ずしも41aと同じ大きさとは限らない。同図(c)では、フォトレジストによるパターン72をマスクとしてマスク層71が選択的にエッチング除去され、開口73が形成される。同図(d)では異方性エッチングと呼ばれる手法により基板62の一部がエッチングされ溝74が形成される。最後にマスク層71が全て除去される。このような第2の薄膜化工程により、領域40には厚い半導体基板42が残り、そして、溝74(領域41aに対応)には薄い半導体基板43が形成される。なお、プロセスの最終段階では、ウェーハから「それぞれの構造体」(チップ)が分離され個々のイメージセンサになる。この形態では、「溝74」はチップ周辺に形成された「平坦な溝」となっている。
<第2の薄膜化工程における湿式エッチング>
前項で記載した異方性エッチングには多くのエッチング液が利用される。例えば、EDP(エチレンジアミンピロカテコール)、KOH(水酸化カリウム)、ヒドラジン、TMA(トリメチルアルミニウム)などがある。いずれのエッチング液もSiの<111>結晶面でのエッチング速度が極度に遅いことを利用している。このため、図4(d)で例示した溝74は、溝の側面に<111>結晶面が露出した段階で横方向のエッチングが実質終了することになる。もし、半導体基板62の主面が<100>結晶面であると仮定するならば、この側面の成す角度は60.8度となる。同図(d)の状態では、厚い半導体基板42は四角推台の形状を有することになる。エッチング液の選定に際しては、エッチング速度を考慮することは製造技術面から必要であるが、マスク材質との関連も重要な選定要因となる。特定のエッチング液には特定のマスク材質が必要である。例えば、EDPに対しては窒化シリコン(Si3N4)が、ヒドラジンやTMAに対しては酸化シリコン(SiO2)が選定されなければならない。また、溝74の底部に、<111>結晶面で4面が構成されるマイクロピラミッドが発生すると、後述する貫通電極作成工程で不具合を発生させるので、このマイクロピラミッドが発生しないエッチング液とエッチング条件を設定することも必要である。
前項では第2の薄膜化工程で利用される湿式エッチングについて概説したが、周知の他のエッチング手法も適用できる。例えば、湿式の等方性エッチングや乾式の反応性イオンエッチング(RIE)などがある。湿式の等方性エッチングでは、溝74の側壁が一定角度を持った平面とはならずに、丸みを帯びた形状になるが、溝74の深さが浅いような場合などでは採用できる。
<電気的接続手段の形成法>
図5は図4で概説した第2の薄膜化工程後に行われる電気的接続手段の形成法を示す図である。同図は図4での境界70を中心とした部分が拡大表示されている。同図において、図1と同一番号は同一構成要素を示している。同図(a)において、80はセンサ部の第2主面(図では上側の面)に設けられパターニングされたマスク層である。このマスク層の開口から、薄い半導体基板43と絶縁層とがエッチングされ、パッド領域8にいたる貫通穴82が開けられる。この貫通穴の形状は縦方向に深さが大きいため、その形成には乾式エッチングである異方性RIEが利用されるが、この限りではない。また、貫通穴は縦方向に断面積が大きく変化しない円筒状が好ましい。同図(b)では、84に示す絶縁層が全面に設けられる。この時、貫通穴の側壁部にも絶縁層が形成されなければならない。また、貫通穴の底部にもこの絶縁層が付着するので、RIEなどで底部の絶縁層を除去する必要もある。同図(c)では、貫通穴に導電材料が充填され、さらに、貫通穴の表面にも一定の面積を有するランド85が形成される。この充填とランド形成は必ずしも1つの工程で実現するとは限らず、複数の工程を組み合わせることもある。たとえば、第1段階では蒸着などにより薄い導電膜が形成され、次に、電気めっきや電鋳で厚い導電膜が形成されて貫通穴が充填されても良い。同図(d)ではボールグリッド86がランド85上に形成され、電気的接続手段の形成が完了する。その後、境界70に沿って、各イメージセンサをチップに分離して製造工程を終了する。
なお、貫通穴への導電材料の充填に関しては、穴が完全に充填されている必要はない。この導電材料はパッド領域8とランド85とを電気的に接続していれば良いので、貫通穴の一部にのみ導電材料が充填され、残りの一部が空隙であったり、あるいは他の材料などで充填されていても構わない。本明細書では便宜上「充填」という語を用いているに過ぎず、「完全なる充填」という意味には限定されない。
ボールグリッド86の形成には各種の手法が利用される。例えば、予め球状に加工された金属塊をランド上に仮接着し、高温雰囲気で溶解、再凝固させても良い。この手法では、86の大きさには下限があり、サイズが数10μmのような微小グリッドの形成は困難である。一方、ボールグリッドの材料となる金属層を部分的に付着させ、溶解、再凝固させても良い。この手法では100μm以下の極小なボールグリッドも形成できる利点がある。
<接続領域41、回路領域および感光領域40、接続端子を配置する領域41aと半導体基板の厚さの関係>
図6は前述した接続領域、回路領域、感光領域、接続端子を配置する領域と、それぞれの領域での半導体基板の厚さの関係を示す図である。同図において、図1と同一番号は同一構成要素を示している。同図(a)は接続端子を配置する領域41aでの半導体基板43の厚さが、当該領域を含まない領域での半導体基板42の厚さよりも小さい場合が示されている。なお、この図6(a)は図1に対応している。一方、同図(b)では、接続端子を配置する領域41bが接続領域41よりも小さい構成例が示されている。さらに、同図(c)では、接続端子を配置する領域41cが、回路領域と感光領域40の一部まで広がっている構成例が示されている。図6で示したように、前記半導体イメージセンサを構成する接続端子を配置する領域41a、41b、41cは接続領域41と厳密に対応している必要はない。
<半導体イメージセンサの外観(底面)図>
図7はチップ分離が完了した半導体イメージセンサを底面側から見た外観図である。同図において、90は半導体イメージセンサのチップ、92は厚さが大きい領域、93は厚さが小さい領域を示している。領域93には10で代表される複数のボールグリッドが配列され、「接続端子を配置する領域」となっている。この第1のイメージセンサ形態では、半導体基板の厚さが薄い領域にのみボールグリッドを配列しなければならないので、同図では2列の配列として例示されている。半導体イメージセンサの電気的接続手段の端子数は、一般の論理ICや中央演算処理IC(CPU)とは異なり、端子数が比較的少ないので、このような構成でも配列に必要な面積を十分に確保できる。当然のことであるが、この配列はチップの4辺周辺に均等に配列する必要はなく、端子数やイメージセンサの搭載形態に応じて適宜決定できる。
<半導体イメージセンサの実装形態>
図8は図1に示した第1のイメージセンサ形態を実装した構造を示す図である。同図において、図1と同一番号は同一構成要素を示している。同図において、100はプリント基板などの実装基板、101は100の上に配列された配線パターンであり、ボールグリッド10を介して半導体イメージセンサの信号を伝播している。102は101と類似した配線パターンで、領域92と大略等しい面積と形状を有している金属膜で構成されている。同図では、基板厚が大きい領域42の底部がこの102に接触している状況が示されている。イメージセンサの電気的実装だけに限るならば、この接触は必ずしも必要ではない。しかしながら、イメージセンサの温度上昇に伴う特性劣化を防ぐため、この接触面を通してイメージセンサの発熱を基板側へ逃がすことができるので、同図は好ましい実装形態例であると言える。なお、特性劣化の例としては、暗電流の増加、ダイナミックレンジの減少など、特に暗い被写体に対して再生画質が劣化することが知られている。
図8に示した構成では、ボールグリッド10の溶解、再凝固により配線パターン101との電気的接続が実現される。この再凝固で基板42がパターン102へ強く押し付けられることが望ましい。このためには、再凝固後のボールグリッド10の大きさ(厚さ)と、半導体基板42と半導体基板43との厚さの差(段差)が適宜選択、設定されることが望ましい。放熱効果だけを考えると、基板42とパターン102とは金属相として両者が結合していることが望ましいが、これに限らない。また、基板42とパターン102とが単に接触している場合には、放熱効果を向上させるため、シリコーングリースなどの熱伝導体を両者の間に挟みこみ、空気層を無くすことが好ましい。この場合は、シリコン基板42→シリコーングリース→パターン102→プリント基板100の経路で放熱されることになる。
以上の概説により、図1から図8で示した第1のイメージセンサ形態が、従来の構成で低背化を妨げていた2つの限界要因を同時に排除でき、一層の低背化が達成できることが明らかとなった。
<第2のイメージセンサ形態>
図9は本発明を適用した第2の形態であり、図1および図8と同一番号は同一構成要素を示している。同図において、110は、厚い基板42の第2主面側で、感光領域の各画素毎に設けられた反射層である。この反射層は図5に概説した製造工程中、あるいは工程後に周知の技術で形成される。例えば、金属蒸着膜などから構成されている。同図では入射光111はマイクロレンズ5で効果的に集光され、カラーフィルタ4で色分離されてから、フォトダイオード3に到達するが、一部の入射エネルギは3を通過して反射層110まで達する。しかし、入射光111は110で反射され、再度フォトダイオード3に到達して光電変換に寄与できる。この第2のイメージセンサ形態は、基板42の厚さが極度に小さくなったときに特に有効である。この形態を採用することにより、課題で提起した光感度の低下を多大に防止できる利点がある。
図9の反射層110は各画素毎に配置されているが、必ずしもこの構成法に限らない。例えば、反射層の面積が前述した領域40の面積と大略等しく、1つの大きなパターンを形成していても良い。光の反射は鏡面反射に近い状態となるので、特定の画素直下の大面積反射層で反射しても、隣接画素のフォトダイオードへ混入する可能性は低い。また、このような感光領域全面にわたって1つの大きな反射層を形成した構成を、図8で例示した実装形態に適用させた場合には、半導体基板42とパターン102とを金属同士で接触させることができる。すなわち、シリコン基板42→反射層110→シリコーングリース(必要に応じて塗布)→パターン102→プリント基板100の経路で放熱されることになる。
<第3のイメージセンサ形態>
図10は本発明を適用した第3の形態であり、画素部分が拡大表示されている。同図において、図1と同一番号は同一構成要素を示している。同図において、120は感光領域の各画素毎に設けられた反射層である。図9との相違点は、120が鏡面ではなく、反射光が拡散されることである。121で示した入射光はマイクロレンズ5とカラーフィルタ4を通過してからフォトダイオード3に入射する。一部のエネルギは3で吸収しきれず、基板42まで到達し、120で反射される。この反射は鏡面反射ではないので、反射光は無指向性で全方向に拡散される。この拡散光の一部は再びフォトダイオード3へ入射するため、光電変換に寄与できる。特に、基板42の厚さが小さく、例えば、画素の配列ピッチ程度あるいはそれ以下であるような場合には、反射光が隣接画素へ混入する可能性は低くなる。この第3のイメージセンサ形態では、反射層の存在による反射光の利用効率が図9の場合よりも悪くなるが、反射層の利点は一部保有されているので、この形態も有効である。なお、120の作成方法には各種の方法が適用できる。例えば、反射層120を形成するに先立ち、基板42の第2主面に凹凸を作り、ここに金属蒸着膜を形成する方法がある。なお、第2主面に凹凸を作りこむ場合には、実効的な表面積が大きくなるので、基板42から下側の空間への放熱効果を高めることもできる。表面凹凸形状により、空気層への放熱効果を増大させる場合には、図8に例示した実装形態で、パターン102部分のプリント基板に開口を設け、基板42の第2主面を下側空間に露出させることが一構成例となる。さらに、図10では反射層120が基板42に埋没しているかのように描かれているが、42の表面に付着していても良い。
<第4のイメージセンサ形態>
図11は本発明を適用した第4の形態であり、画素部分が拡大表示されている。同図において、図1と同一番号は同一構成要素を示している。同図において、130は感光領域の各画素毎に設けられた凹面反射層である。この130は基板42を下側から曲面状に加工して、金属蒸着膜などから成る反射層を設けることにより作成される。131で示した入射光はマイクロレンズ5とカラーフィルタ4を通過してからフォトダイオード3に入射する。一部のエネルギは3で吸収しきれず、基板42まで到達し、130で反射集光されてから、再度フォトダイオード3へ到達する。なお、凹面反射層の形状は必ずしも球状や円弧状である必要はなく、多角形で近似された形状(複数の平面で構成される)であっても良い。図11の構成は図9と比べて構造が複雑である反面、反射光の利用効率を高めることができる利点がある。
<第5のイメージセンサ形態>
図12は本発明を適用した第5のイメージセンサ形態を示す図であり、図1と同一番号は同一構成要素を示している。同図において、132は基板42の下側に設けられ、表面に反射膜が形成された凸レンズ状の反射層である。この反射層は半導体イメージセンサの集光用マイクロレンズと同様の手法で形成される。例えば、基板42の下側にパターニングされた樹脂層を形成してから、高温雰囲気中で処理することにより、凸レンズ形状が作成され、さらに、その表面に蒸着などで金属薄膜が形成される。この金属薄膜は凸レンズ形状の部分だけではなく、基板42の下側の面全体にわたって形成されていても良い。同図において、133で示した入射光はマイクロレンズ5とカラーフィルタ4を通過してからフォトダイオード3に入射する。一部のエネルギは3で吸収しきれず、基板42まで到達し、132で反射集光されてから、再度フォトダイオード3へ到達する。なお、この場合の反射層の形状は必ずしも球状や円弧状である必要はなく、多角形で近似された形状(複数の平面で構成される)であっても良い。図12の構成では半導体イメージセンサの裏面が平坦でないため、実装する際には、実装基板の一部を切り抜いたり、溝部を形成したりすることもあり得る。あるいは、この裏面を平坦化するために、基板42の下側の面に周知の表面平坦化層を新たにに付加しても良い。
図9から図12には、基板の第2主面に反射層を設けた構造が示された。しかしながら、反射層の構成法は例示したものだけではなく、加工が複雑になるがコーナーキューブ構成などがある
<第6のイメージセンサ形態>
図13は本発明を適用した第6のイメージセンサ形態を示す図であり、図1と同一番号は同一構成要素を示している。同図において140は領域40にある半導体基板である。この形態では、接続端子を配置する領域41aには半導体基板は存在せず、電気的接続手段のみが存在している。このような構成は、図4で例示した第2の薄膜化工程で、溝74の形成時間を長くすることにより、領域41aの半導体基板を全て除去してしまうことにより実現される。すなわち、低背化をより一層推し進めた形態である。このような構成においても、図5に例示した貫通穴の形成と導電材料の充填は可能であり、図13は実現可能な構成と言える。しかしながら、図13の構成では、半導体基板140が電気的にフローティングの状態となり、イメージセンサの動作を不安定にする危険がある。
<第7のイメージセンサ形態>
図14は140の電位を固定して安定なイメージセンサ動作を達成するための構成例を示している。図1と同一番号は同一構成要素を示している。同図において、150は基板140の一部に形成された前述した回路領域を構成しているトランジスタである。151はトランジスタ150の近傍に設けられた基板140の電位固定用の電極である。153はパッド領域8と同じ配線層に設けられた第2のパッド領域であり、電極151とは層間配線152で接続されている。153は貫通電極を介してボールグリッド154に電気的に接続されている。このような構成により、基板140はボールグリッド154を介して外部から電位の固定が可能となり、イメージセンサの安定動作が可能となる。なお、電位固定用電極151は特別に設けなくても、通常の半導体ICでは既に配置されている場合が多いので、これを利用することは可能である。
<第8のイメージセンサ形態>
図15は基板140の電位固定の他の構成法を示す図であり、図14と同一番号は同一構成要素を示している。同図において、160は基板140の端部の傾斜部分に設けられ、基板140と電気的に接続されている配線層である。配線層160はボールグリッド161と接続されており、図14と同様に基板140の電位固定が可能となる。
図13から図15で示したイメージセンサ形態では、大幅な低背化が可能である。具体的には、基板140の厚さを数μmとし、ボールグリッドの高さを同じ程度にし、さらに、カバーガラスの厚さを100μm以下とし、イメージセンサ全体の厚さを100μm程度とした構成も可能となる。さらに、カバーガラスの材質を樹脂系材料に代替させることにより、イメージセンサに機械的な柔軟性を持たせることも可能となる。また、カバーガラスの材質がガラスである場合においても、その厚さを極度に薄くするとある程度の柔軟性を達成することが可能である。
<第9のイメージセンサ形態>
図16は機械的に柔軟な半導体イメージセンサの構成例を示す図である。同図(a)において、170は前述したような薄型(低背)の半導体イメージセンサ、171は170のボールグリッドに接続されたフレキシブルプリント基板などから成る配線手段、172はプリント基板である。175は撮像レンズであり単玉の場合が示されている。図16(a)の構成例では、イメージセンサ170の柔軟性を利用して、曲面形状の治具176に沿って170が実装されている。この曲面の形状は大略円弧状であり、曲面の全ての位置が撮像レンズの中心から等距離となるように設定されている。すなわち、イメージセンサの中央部までの距離(177で表示)と、端部までの距離(178で表示)は大略等しい。携帯電話などの小型民生機器では撮像レンズを複群複枚構成にすることは寸法的、価格的に困難であり、非球面のプラスチック単板レンズが採用される場合が多い。このような簡易で安価なレンズでは収差が大きく、イメージセンサの表面が平板状である場合には、中央部分と周辺部分とでは焦点位置が異なることになる。しかし、図16(a)のような曲面に沿った表面を有し、湾曲したイメージセンサでは、全ての感光領域に渡って焦点を結ばせることが可能となる。すなわち、本発明によるイメージセンサ形態では、簡易かつ安価な撮像レンズを用いても良好な画像を得ることができるという大きな利点がある。
図16(a)において、治具176の表面形状は必ずしも3次元的な球状であるとは限らない。例えば、同図(b)の179で示したような形状、すなわち、円筒に沿って曲げられたような形状にイメージセンサ170が実装されていても良い。この構成では、同図(b)内の矢印で示した方向が画像の長手方向になるようにすべきである。同図(b)での構成では、感光領域全域にわたって撮像レンズの焦点を結ばせることはできないが、長手方向には焦点が結ばれるので、一定の良好な画質が得られる。
<第10のイメージセンサ形態>
図17は本発明を適用した第10のイメージセンサ形態を示す図であり、図13と同一番号は同一構成要素を示している。同図は断面構造を概念的に示しているに過ぎず、縦横の縮尺は無視されている。同図において、180はプリント基板などの配線基板、181は180上に形成された配線パターンである。同図の構成は、(1)配線基板180上に図13で示した半導体イメージセンサを搭載、(2)ボールグリッド10を溶融、再凝固して配線パターン181と電気的に接続、(3)センサ部分1の下側とプリント基板180との間に樹脂を充填してアンダーフィル層182を形成、(4)この樹脂を処理して固化、(5)センサ部分1の表面を保護していたカバーガラスを除去、の手順により形成される。図17の構成による半導体イメージセンサは、領域40の半導体基板140と、このイメージセンサの内部に配置された配線層やカラーフィルタが埋め込まれた絶縁層185と、マイクロレンズ5と、ボールグリッド10を含む電気的接続手段が主要な構成要素となる。この結果、センサ部分1の厚さが数μmもの微小厚さで構成でき、究極の低背化事例とも言える。なお、図17では、半導体基板140とプリント基板180との間にもアンダーフィル層182が存在する場合が示されているが、この限りではない。すなわち、領域40で、半導体基板140がプリント基板180に密着、あるいは極度に近接しているような場合には、この部分にアンダーフィル層が形成されないことになるが、このような構成でも構わない。図17に示した構成では、機械的な強度はアンダーフィル層182と配線基板180とによって確保されるので、182と180の材料選定に当たっては、その強度や熱膨張係数といった物性値の十分な検討が重要である。さらに、図17の構成では、半導体イメージセンサの表面は何ら保護されていないので、実装工程でのゴミ不着などは他の手段で防止されなければならない。また、図17の構成は、レンズハウジングなど、装置を構成する他の部材と一体化され、全体が気密封止されているような形態に組立てられるのが好ましい。
なお、本明細書ではイメージセンサがカバーガラスで覆われる構成が記載されている。本明細書での「カバーガラス」なる用語をより厳密に記述するならば、「特定の光波長域で透明であるような特性を少なくとも備えた平板」となる。すなわち、カバーガラスは、単にイメージセンサを保護するために覆う機能だけではなく、各種の機能を合わせ有する構成もありうる。例えば、デジタルカメラへイメージセンサを応用する場合において、撮像効果に影響を与える近赤外光を光学的に除去する赤外遮断フィルタ機能が挙げられる。なお、白黒撮像用イメージセンサの場合は、見かけ上の光感度を増大させるため、入射光に含まれる近赤外光エネルギも積極的に利用する場合がある。かかる場合においては、カバーガラスは可視光から近赤外光までの波長域に対して透明である必要がある。また、イメージセンサを熱画像検出が目的の赤外撮像装置へ応用する場合において、撮像効果に影響を与える可視光を除去する赤外フィルタが挙げられる。これらの応用事例では、カバーガラスの表面あるいは裏面にこれらのフィルタが作成される。当該フィルタの構成には、金属や誘電体薄膜を多層積層した干渉フィルタを直接カバーガラス面に形成する手法や、多段に積層したプラスチック膜を引き伸ばしてからカバーガラス面に張る手法などがある。また、カバーガラスに付加した機能例としてマイクロレンズの搭載がある。その事例には、カバーガラスの表面あるいは裏面に画素ピッチと等しくマイクロレンズを形成することが挙げられる。かかる構成では、前記したセンサ部分のマイクロレンズが不要になる場合もあり得るし、さらには、半導体イメージセンサ部分のマイクロレンズとカバーガラスのマイクロレンズとが複群複枚(簡単な構成では2群2枚)のレンズ系を形成する場合もあり得る。また、カバーガラスに付加した別の機能例としてカラーフィルタの搭載がある。その事例には、カバーガラスの表面あるいは裏面に画素ピッチと等しくカラーフィルタアレイを形成することが挙げられる。かかる構成では、カバーガラス面に周知の手法でカラーフィルタアレイを直接作成しても良いし、あるいは、カバーガラスとは異なるガラス薄板にカラーフィルタアレイを形成してから当該カバーガラスに貼り付けても良い。本明細書における「カバーガラス」という用語には本項で例記したこれらの機能例が含まれており、前記した実施形態ではこれらの機能が含まれている場合もあり得ることとする。
本明細書ではカバーガラスはセンサ部に接着層7で固定する例が示されている。しかしながら、本発明はこの構成に限らず、より複雑な固定法であっても良い。例えば、過酷な動作環境でも高信頼性が得られるようなハーメチックシールされた固定法でも良い。
なお、本明細書では図1で示したように、標準的な構成と考えられるイメージセンサの構成が記載されている。しかしながら、イメージセンサの構成には多種あり、本発明はこれらの全てに適用できる。一例として挙げるならば、マイクロレンズが搭載されていない構成、画素領域のマイクロレンズが透明でなくカラーフィルタ機能を併せ有する構成、カラーフィルタが搭載されていない白黒撮像用イメージセンサの構成、マイクロレンズとカバーガラスとの間の空間が真空状態になっている構成、感度増大のためのいわゆる裏面照射型イメージセンサの構成、感度増大のために画素毎に増幅機能を持たせたりフォトダイオード自身が増幅機能を有すると言ったいわゆる増幅型イメージセンサの構成、水平垂直レジスタを介して画素からの信号読み出しを実行するCCD型イメージセンサ、さらには、イメージセンサ自体が積層構造をなしていて各層毎に撮像機能、信号処理機能、メモリ機能、入出力制御機能などが割り当てられているような3次元の構成などがある。かかる複数の構成例に対しても本発明は容易に適用される。
本発明は半導体イメージセンサへの適用以外にも、複数チップを積層化した3次元ICにも適用できる。この分野に適用することにより、積層チップ全体の低背化が達成され、装置の小型化などに大きく寄与できる。
本発明の半導体イメージセンサの構造を示す図である。 (第1のイメージセンサ形態) 第1の薄膜化工程を示す図である。 (マイクロレンズの上方に空間がある場合) 第1の薄膜化工程を示す図である。 (マイクロレンズの上方に空間がない場合) 第2の薄膜化工程を示す図である。 電気的接続手段を形成する工程を示す図である。 接続領域、回路領域、感光領域と半導体基板の厚さの関係を示す図である。 図1の半導体イメージセンサを底面側から見た外観図である。 図1の半導体イメージセンサの実装形態を示す図である。 本発明の半導体イメージセンサの構造を示す図である。 (裏面に反射層がある場合) (第2のイメージセンサ形態) 本発明の画素構造を示す図である。(裏面に拡散反射層がある場合) (第3のイメージセンサ形態) 本発明の画素構造を示す図である。(裏面に凹面反射層がある場合) (第4のイメージセンサ形態) 本発明の画素構造を示す図である。 (裏面に凸レンズ状の反射層がある場合) (第5のイメージセンサ形態) 本発明の半導体イメージセンサの構造を示す図である。 (第6のイメージセンサ形態) 本発明の半導体イメージセンサの構造を示す図である。 (基板電位の固定−1) (第7のイメージセンサ形態) 本発明の半導体イメージセンサの構造を示す図である。 (基板電位の固定−2) (第8のイメージセンサ形態) 本発明の半導体イメージセンサの構成を示す図である。 (柔軟性を利用した実装) (第9のイメージセンサ形態) 本発明の半導体イメージセンサの構成を示す図である。 (実装後にカバーガラスを除去) (第10のイメージセンサ形態) 貫通電極を採用した従来の半導体イメージセンサの構造を示す図である。 図18の画素構造を詳細に示す図である。 図18の端部のみを詳細に示す図である。
1 センサ部分
2、42、43、51、52、61、62、140 半導体基板
3 フォトダイオード
4 カラーフィルタ
5、63 マイクロレンズ
6 カバーガラス
7 接着層
8、153 パッド領域
9 貫通電極
10、30、86、154、161 接続端子(ボールグリッド)
20、111、121、131、133 入射光線
21、31 厚さ
40、92 感光領域と回路領域
41、93 接続領域
41a、41b、41c 接続端子を配置する領域
50、70 境界
71、80 マスク層
72 マスクパターン
73 開口
74 溝
82 貫通穴
84、185 絶縁層
85 ランド
90 センサチップ
100、172、180 プリント基板
101、102、181 配線パターン
110、120、130、132 反射層
150 トランジスタ
151 電極
152 層間配線
160 配線層
170 半導体イメージセンサ
171 配線手段
175 撮像レンズ
176 治具
177、178 距離
179 形状
182 アンダーフィル層

Claims (1)

  1. 半導体基板の第1主面には感光領域と回路領域と接続領域が配置され、
    前記第1主面と反対側の第2主面には前記半導体基板外部と電気接続する接続端子を配置する領域があり、
    前記接続領域は、前記第1主面と前記第2主面とを電気接続する貫通電極と、前記貫通電極と前記回路領域とを電気接続するパッド領域とを含み、
    前記貫通電極を介して、前記回路領域と前記接続端子を電気接続し、前記回路領域と前記半導体基板外部との間で信号を授受する電気的接続手段を有する半導体イメージセンサにおいて、
    前記第2主面側からの薄膜化により形成された第1の平坦な溝が、前記接続端子を配置する領域となる
    ことを特徴とする半導体イメージセンサ
JP2008212773A 2008-08-21 2008-08-21 半導体イメージセンサ Expired - Fee Related JP5392458B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008212773A JP5392458B2 (ja) 2008-08-21 2008-08-21 半導体イメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008212773A JP5392458B2 (ja) 2008-08-21 2008-08-21 半導体イメージセンサ

Publications (2)

Publication Number Publication Date
JP2010050260A JP2010050260A (ja) 2010-03-04
JP5392458B2 true JP5392458B2 (ja) 2014-01-22

Family

ID=42067115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008212773A Expired - Fee Related JP5392458B2 (ja) 2008-08-21 2008-08-21 半導体イメージセンサ

Country Status (1)

Country Link
JP (1) JP5392458B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044091A (ja) 2010-08-23 2012-03-01 Canon Inc 撮像装置、撮像モジュール及びカメラ
JP5721370B2 (ja) 2010-08-27 2015-05-20 キヤノン株式会社 光センサの製造方法、光センサ及びカメラ
US9093345B2 (en) 2012-10-26 2015-07-28 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
CN106793930B (zh) * 2015-06-16 2018-08-07 奥林巴斯株式会社 摄像模块、内窥镜系统以及摄像模块的制造方法
JP6038424B1 (ja) * 2015-06-16 2016-12-07 オリンパス株式会社 撮像モジュール、内視鏡システムおよび撮像モジュールの製造方法
JP6650721B2 (ja) * 2015-10-15 2020-02-19 キヤノン株式会社 積層型イメージセンサおよび撮像装置
JP6750862B2 (ja) * 2016-07-13 2020-09-02 キヤノン株式会社 撮像素子およびその実装基板
WO2019013018A1 (ja) * 2017-07-14 2019-01-17 パイオニア株式会社 電磁波検出装置
JP2020088066A (ja) * 2018-11-20 2020-06-04 キヤノン株式会社 電子部品および機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064060A (ja) * 2003-08-18 2005-03-10 Sony Corp 固体撮像素子、固体撮像素子の製造方法及び固体撮像装置
JP4542768B2 (ja) * 2003-11-25 2010-09-15 富士フイルム株式会社 固体撮像装置及びその製造方法
JP4331033B2 (ja) * 2004-03-29 2009-09-16 浜松ホトニクス株式会社 半導体光検出素子及びその製造方法
JP5114017B2 (ja) * 2006-05-11 2013-01-09 オリンパス株式会社 半導体装置、該半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010050260A (ja) 2010-03-04

Similar Documents

Publication Publication Date Title
JP5392458B2 (ja) 半導体イメージセンサ
US7859033B2 (en) Wafer level processing for backside illuminated sensors
US7923798B2 (en) Optical device and method for fabricating the same, camera module using optical device, and electronic equipment mounting camera module
US7518206B2 (en) Semiconductor device with a photoelectric converting portion and a light-shading means
KR102382364B1 (ko) 웨이퍼 레벨 이미지 센서 패키지
US7745834B2 (en) Semiconductor image sensor and method for fabricating the same
US12074180B2 (en) Imaging element and method of manufacturing imaging element
JP5721370B2 (ja) 光センサの製造方法、光センサ及びカメラ
JP2010161321A (ja) 光学デバイスおよびその製造方法
JP2010118412A (ja) 固体撮像装置及びその製造方法
JP2010040621A (ja) 固体撮像デバイス及びその製造方法
JP2010287619A (ja) 固体撮像装置
CN104284107A (zh) 摄像装置和电子设备
US10084003B2 (en) Semiconductor device, manufacturing method, and electronic apparatus
JP2010045082A (ja) 表示素子・電子素子モジュールおよびその製造方法、電子情報機器
US9312292B2 (en) Back side illumination image sensor and manufacturing method thereof
US20090001493A1 (en) Electronic imaging device
JP5520646B2 (ja) マイクロレンズ非搭載の光電変換膜積層型固体撮像素子及び撮像装置
US20050205898A1 (en) Electronic imaging device
JP5348405B2 (ja) 半導体イメージセンサの製造方法
JP2009295739A (ja) 半導体イメージセンサ
JP2009111130A (ja) 撮像装置及びその製造方法
TW202139449A (zh) 影像感測器封裝

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131001

R150 Certificate of patent or registration of utility model

Ref document number: 5392458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees