WO2005055327A1 - 半導体受光素子及びその製造方法 - Google Patents

半導体受光素子及びその製造方法 Download PDF

Info

Publication number
WO2005055327A1
WO2005055327A1 PCT/JP2004/017798 JP2004017798W WO2005055327A1 WO 2005055327 A1 WO2005055327 A1 WO 2005055327A1 JP 2004017798 W JP2004017798 W JP 2004017798W WO 2005055327 A1 WO2005055327 A1 WO 2005055327A1
Authority
WO
WIPO (PCT)
Prior art keywords
light receiving
layer
pad electrode
light
semiconductor
Prior art date
Application number
PCT/JP2004/017798
Other languages
English (en)
French (fr)
Inventor
Akimasa Tanaka
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to EP04819834A priority Critical patent/EP1693902A1/en
Priority to US10/581,081 priority patent/US7834413B2/en
Priority to KR1020067007768A priority patent/KR101092147B1/ko
Publication of WO2005055327A1 publication Critical patent/WO2005055327A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a semiconductor light receiving element, particularly a back illuminated semiconductor light receiving element, and a method for manufacturing the same.
  • a back-illuminated type semiconductor light-receiving element in which a semiconductor substrate is provided and a plurality of compound semiconductor layers are formed on the back surface opposite to the light incident surface of the semiconductor substrate is known.
  • Patent Documents 13 See, for example, Patent Documents 13).
  • the substrate portion corresponding to the light receiving section is partially thinned for the following purpose, and a thick portion is formed so as to surround the substrate portion.
  • a first object is to prevent optical signal deterioration or loss due to light absorption of a semiconductor substrate.
  • the second purpose is to prevent the semiconductor light receiving element from being damaged or damaged when the semiconductor light receiving element is mounted on an external substrate or the like by wire bonding or bump bonding.
  • Patent Document 1 JP-A-3-104287
  • Patent Document 2 JP-A-6-296035
  • Patent Document 3 Japanese Patent Application Laid-Open No. 2002-353564
  • the inventors of the present invention have studied the conventional semiconductor light receiving element, and have found the following problems. That is, the semiconductor light-receiving element described in Patent Documents 13 to 13 described above has a small thickness because a thick part exists around the thinned substrate part. There is a limit to conversion. In particular, when an array of semiconductor light receiving elements is to be formed, it is difficult to reduce the pitch, so that the element size must be increased (it is difficult to make the semiconductor light receiving elements compact).
  • the present invention has been made to solve the above-described problems, and has as its object to provide a semiconductor light receiving element that can be sufficiently miniaturized while maintaining mechanical strength, and a method of manufacturing the same.
  • a semiconductor light receiving element is a semiconductor light receiving element in which a plurality of compound semiconductor layers are stacked.
  • a glass substrate that is optically transparent to incident light is adhered to the light incident surface side of the layer structure including a plurality of compound semiconductor layers via an silicon oxide film. .
  • the mechanical strength of the layer structure is maintained by the glass substrate even when the plurality of compound semiconductor layers included in the layer structure are thinned. Become. Further, it is not necessary to form a thick portion around the thinned substrate portion corresponding to the light receiving portion as in the semiconductor light receiving device described in Patent Documents 13 to 13 described above. The size of the element can be easily reduced.
  • the layer structure is bonded to a glass substrate via an oxidized silicon film, and the layer structure and the glass substrate are bonded using an adhesive or the like. It becomes possible to adhere without using. Therefore, the light incident from the glass substrate side can reach the layer structure without being absorbed by the adhesive or the like.
  • the layer structure includes a first conductivity type high-concentration carrier layer, which is stacked in order from the light incident surface side as a plurality of compound semiconductor layers. It includes a conductive type light absorbing layer and a first conductive type cap layer. At least a light receiving region of the second conductivity type is formed in at least the cap layer, and the silicon oxide film is preferably formed on the high-concentration carrier layer side of the layer structure.
  • the layer structure preferably further includes an antireflection film provided between the silicon oxide film and the high-concentration carrier layer.
  • an antireflection film provided between the silicon oxide film and the high-concentration carrier layer.
  • the semiconductor light-receiving element according to the present invention may further include a cap layer side of the layer structure.
  • a light reflection film provided so as to cover the light receiving region.
  • light that has once passed through the light absorbing layer without being absorbed is reflected by the light reflecting film and reenters the light absorbing layer (the absorption probability in the light absorbing layer is improved), so that the light sensitivity is further improved.
  • the plurality of compound semiconductor layers include a light receiving portion, a first pad electrode disposing portion adjacent to the light receiving portion, and a second pad provided so as to sandwich the light receiving portion together with the first pad electrode disposing portion. It is composed of an electrode arrangement part.
  • the light receiving section includes a part of a cap layer including a periphery of a light receiving region, a part of a light absorbing layer adjacent to a part of the cap layer, and a high concentration carrier layer adjacent to a part of the light absorbing layer. It is a region formed in a mesa shape including the portion.
  • the first pad electrode disposition portion is a mesa-shaped region including a part of the cap layer, a part of the light absorption layer, and a part of the high-concentration carrier layer.
  • the second pad electrode arrangement portion is a mesa-shaped region including a part of the cap layer, a part of the light absorption layer, and a part of the high concentration carrier layer.
  • the light receiving section has a depression reaching the high concentration carrier layer.
  • the semiconductor light receiving element further includes a first pad electrode disposed on the first pad electrode disposition portion, and a first wiring electrode for electrically connecting the first pad electrode to the light receiving region.
  • the first wiring electrode is formed so that a part thereof extends along the side surface of the light receiving portion and the first pad electrode disposing portion over a portion between the light receiving portion and the first pad electrode disposing portion.
  • the second wiring electrode partially extends along the side surface of the concave portion, the light receiving portion, and the second pad electrode disposing portion over a portion between the concave portion of the light receiving portion and the second pad electrode disposing portion. Formed.
  • the parasitic capacitance can be further reduced.
  • the light receiving portion has a recessed portion reaching the high concentration carrier layer, and the high concentration carrier layer of the light receiving portion and the second pad electrode are electrically connected by the second wiring electrode through the recessed portion. .
  • the high-concentration carrier layer electrode of the light receiving section is directly drawn out, the series resistance can be greatly reduced. The As a result, a semiconductor light receiving element having excellent high-speed response characteristics is realized.
  • each of the first and second pad electrode arrangement portions includes a part of the high-concentration carrier layer, a part of the light absorption layer, and a part of the cap layer. It is also easy to arrange the first pad electrode and the second pad electrode at substantially the same height. Then, the semiconductor light receiving element can be mounted by bump bonding.
  • the second pad electrode disposition portion which is only the first pad electrode disposition portion, is also separated from the light receiving portion, the interval between the light receiving portion and the first pad electrode and the light receiving portion and the second pad electrode The interval between and is relatively wide.
  • the electrodes are directly drawn from the high-concentration carrier layer of the light receiving section as described above, the series resistance is greatly reduced even when the wiring length is long.
  • the recess is formed in a groove shape so as to surround the light receiving region.
  • the connection area between the high-concentration carrier layer of the light receiving section and the second wiring electrode increases, and the series resistance can be further reduced.
  • a bump electrode may be arranged on the first pad electrode and the second pad electrode.
  • the semiconductor light receiving element can be mounted without increasing the wiring resistance.
  • the semiconductor light receiving element according to the present invention may include one or more light receiving units having the same structure as the light receiving unit. In this case, these light receiving units are arranged in an array.
  • the glass substrate may be provided with a lens unit for condensing incident light.
  • the lens portion is formed closer to the layer structure than the outermost surface opposite to the surface of the glass substrate facing the layer structure.
  • the glass substrate on which the lens portion is formed can be easily bonded.
  • the degree of freedom in designing a lens shape and the like increases, so that there is little restriction on the processing method and the like.
  • a method for manufacturing a semiconductor light receiving element includes a first step of preparing a semiconductor substrate and a glass substrate that is optically transparent to incident light; A second step of forming a layer structure including a plurality of compound semiconductor layers, a third step of forming a silicon oxide film on the side opposite to the semiconductor substrate across the layer structure, A fourth step of adhering the glass substrate to the layer structure via the silicon oxide film so as to be in contact with one surface of the glass substrate, and a step performed after the fourth step. A fifth step of removing the semiconductor substrate in contact with the layer structure.
  • the layer structure is formed such that the silicon oxide film formed on the outermost surface side of the layer structure including the plurality of compound semiconductor layers is in contact with one surface of the glass substrate. After the semiconductor substrate and the glass substrate are bonded, the semiconductor substrate is removed. Therefore, a semiconductor light receiving element in which the glass substrate is bonded to the light incident surface side of the layer structure via the silicon oxide film can be easily obtained.
  • the layer structure Is maintained by the glass substrate.
  • the semiconductor light-receiving element obtained by the manufacturing method does not need to form a thick part around the thinned substrate part, as in the semiconductor light-receiving element described in Patent Documents 13 to 13. It is easy to reduce the size of the element. Before the glass substrate is bonded, the mechanical strength of the layer structure is maintained by the semiconductor substrate.
  • the layer structure is bonded to the glass substrate via the silicon oxide film
  • the laminated plurality of compound semiconductor layers use an adhesive or the like for the glass substrate. Glued without.
  • the light which also has a glass substrate side force, can reach a plurality of stacked compound semiconductor layers without being absorbed by the adhesive or the like.
  • the fifth step of removing the semiconductor substrate it is preferable to remove the semiconductor substrate by wet etching.
  • the manufacturing method according to the present invention is a step performed between the first step and the second step, wherein the wet etching method is provided between the semiconductor substrate and the layer structure.
  • etching of the semiconductor substrate becomes possible, and an etching solution that cannot etch the etching stop layer and an etching solution that cannot etch the etching stop layer.
  • an etchant that can etch but cannot etch the compound semiconductor layer only the etching stop layer can be removed after the semiconductor substrate is removed. Therefore, the semiconductor substrate can be reliably and easily removed while leaving the layer structure (a plurality of compound semiconductor layers).
  • the manufacturing method according to the present invention further includes a step performed between the first sub-step and the second step, wherein the step is located between the etching stop layer and the layer structure. It is preferable to include a second sub-step of forming a protective layer for protecting a plurality of compound semiconductor layers with an etchant. In this case, the layer structure (a plurality of compound semiconductor layers) is reliably prevented from being contaminated by the etchant.
  • the layer structure may include a first conductive type cap layer and a first conductive type cap layer, which are stacked in order of a side force facing the semiconductor substrate as a plurality of compound semiconductor layers. It is preferable to include a light absorption layer of one conductivity type and a high concentration carrier layer of the first conductivity type.
  • the manufacturing method according to the present invention is a step performed between the second step and the third step, wherein the step is performed so as to be located between the layer structure and the silicon oxide film.
  • a third sub-step of forming an antireflection film on the opposite side of the layer structure from the semiconductor substrate may be provided. In this case, the reflection of light entering the light absorbing layer is prevented, and the amount of light incident on the light absorbing layer increases, so that the light sensitivity is improved.
  • the manufacturing method according to the present invention is a step performed after the fifth step, further comprising: a seventh step of forming a light-receiving region of the second conductivity type in at least the cap layer; An eighth step of forming a depression extending from the cap layer to the high-concentration carrier layer; and a step performed after the seventh step, wherein the light-receiving section and the first
  • a twelfth step of forming along the side surface of the placement part, and The thirteenth wiring electrode is formed so that a part of the wiring electrode extends along the side surface of the concave portion, the light receiving portion, and the second pad electrode disposing portion over a portion between the concave portion of the light receiving portion and the second pad electrode disposing portion. Process You may get.
  • the first pad electrode arrangement section, the light receiving section, and the second pad electrode arrangement section are separated, so that the parasitic capacitance can be further reduced.
  • a depression reaching the high-concentration carrier layer is formed in the light-receiving portion, and the high-concentration carrier layer of the light-receiving portion is electrically connected to the second pad electrode via the depression through the second wiring electrode.
  • the high-concentration carrier layer electrode of the light receiving section is directly drawn out, and the series resistance is greatly reduced. As a result, a semiconductor light receiving element having excellent high-speed response characteristics can be obtained.
  • each of the first pad electrode arrangement section, the light receiving section, and the second pad electrode arrangement section has a part of the high concentration carrier layer, a part of the light absorption layer, and one part of the cap layer. Since the first pad electrode and the second pad electrode are included at the same height, it is easy to arrange them. Then, the semiconductor light receiving element can be mounted by bump bonding.
  • the second pad electrode disposition portion which is formed only by the first pad electrode disposition portion, is formed separately from the light receiving portion. Therefore, the distance between the light receiving portion and the first pad electrode and the light receiving portion and the second pad The distance between the electrodes is relatively wide. However, since the electrodes are directly drawn from the high-concentration carrier layer of the light receiving section as described above, the series resistance is greatly reduced even when the wiring length is long.
  • the manufacturing method according to the present invention may further include a fourteenth step of forming a light reflecting film so as to cover the light receiving region, which is a step performed after the seventh step.
  • a fourteenth step of forming a light reflecting film so as to cover the light receiving region, which is a step performed after the seventh step.
  • light that has once passed through the light absorbing layer without being absorbed is reflected by the light reflecting film and re-enters the light absorbing layer (the absorption probability in the light absorbing layer is improved), so that the light sensitivity is improved.
  • the glass substrate is provided with a lens unit that collects incident light.
  • the lens portion is formed closer to the layer structure than the outermost surface opposite to the surface of the glass substrate facing the layer structure.
  • the glass substrate on which the lens portion is formed can be easily bonded to the layer structure.
  • the degree of freedom in designing the lens shape and the like is increased without being limited by the processing method and the like.
  • the present invention it is possible to provide a semiconductor light receiving element capable of sufficiently miniaturizing while maintaining mechanical strength, and a method for manufacturing the same.
  • FIG. 1 is a plan view showing a schematic configuration of a first embodiment of a semiconductor light receiving element according to the present invention.
  • FIG. 2 is a view for explaining a cross-sectional structure of the semiconductor light receiving element shown in FIG. 1 along the line II-II.
  • FIG. 3 is a cross-sectional view for explaining a manufacturing process of the first embodiment of the semiconductor light receiving element according to the present invention (part 1).
  • FIG. 4 is a cross-sectional view for explaining a manufacturing step of the first embodiment of the semiconductor light receiving element according to the present invention (part 2).
  • FIG. 5 is a cross-sectional view for explaining the manufacturing process of the first embodiment of the semiconductor light receiving element according to the present invention (part 3).
  • FIG. 6 is a cross-sectional view for explaining the manufacturing process of the first embodiment of the semiconductor light receiving element according to the present invention (part 4).
  • FIG. 7 is a cross-sectional view for explaining the manufacturing process of the first embodiment of the semiconductor light receiving element according to the present invention (part 5).
  • FIG. 8 is a cross-sectional view for explaining the manufacturing process of the first embodiment of the semiconductor light receiving element according to the present invention (part 6).
  • FIG. 9 is a cross-sectional view for explaining the manufacturing process of the first embodiment of the semiconductor light receiving element according to the present invention (part 7).
  • FIG. 10 is a cross-sectional view for explaining the manufacturing process of the first embodiment of the semiconductor light receiving element according to the present invention (part 8).
  • FIG. 11 is a cross-sectional view for explaining the manufacturing process of the first embodiment of the semiconductor light receiving element according to the present invention (part 9).
  • FIG. 12 is a cross-sectional view for explaining the manufacturing process of the first embodiment of the semiconductor light receiving element according to the present invention (part 10).
  • FIG. 13 is a view for explaining a cross-sectional structure of a second embodiment of the semiconductor light receiving element according to the present invention.
  • FIG. 14 is a cross-sectional view for explaining a manufacturing process of the second embodiment of the semiconductor light receiving element according to the present invention (part 1).
  • FIG. 15 is a cross-sectional view for explaining a manufacturing step of the second embodiment of the semiconductor light receiving element according to the present invention (part 2).
  • FIG. 16 is a cross-sectional view for explaining a manufacturing step of the second embodiment of the semiconductor light receiving element according to the present invention (part 3).
  • FIG. 17 is a view for explaining a cross-sectional structure of a third embodiment (array structure) of the semiconductor light receiving element according to the present invention.
  • FIG. 18 is a view for explaining a cross-sectional structure of a fourth embodiment (array structure) of the semiconductor light receiving element according to the present invention.
  • FIG. 19 is a diagram showing a schematic configuration of an optical interconnection system to which the semiconductor device according to the present invention can be applied.
  • semiconductor base Board 52 ⁇ buffer layer, 53 ⁇ etching stop layer, 54 ⁇ protective layer, 101 ⁇ optical interconnection system, 103 ⁇ semiconductor light emitting device, 105 ⁇ drive circuit, 107 ⁇ optical waveguide substrate , 107a... Optical waveguide, 109 ⁇ Amplifier circuit, LS... Layer structure, ⁇ 1, ⁇ 2 ⁇ Module, PD1, PD2... Semiconductor light receiving element, PD3, ⁇ 4 ⁇ Semiconductor light receiving element array.
  • FIG. 1 is a plan view showing a schematic configuration of a first embodiment of a semiconductor light receiving element according to the present invention.
  • FIG. 2 is a diagram for explaining a cross-sectional structure of the semiconductor device according to the first embodiment, taken along line II-II in FIG. In FIG. 1, the bump electrode 41 is omitted.
  • the semiconductor light receiving element PD1 includes a layer structure LS and a glass substrate 1.
  • the semiconductor light receiving element PD1 is a back-illuminated semiconductor light receiving element in which light enters the layer structure LS from the glass substrate 1 side.
  • the semiconductor light receiving element PD1 is, for example, a light receiving element for short-range optical communication in a wavelength band of 0.85 m.
  • the layer structure LS includes an antireflection film 2, an n-type (first conductivity type) high-concentration carrier layer 3, an n-type light absorption layer 5, and an n-type cap layer 7, which are sequentially stacked. Contains.
  • the glass substrate 1 is bonded to the antireflection film 2 side of the layer structure LS via the film 10.
  • the glass substrate 1 has a thickness of about 0.3 mm and is optically transparent to incident light.
  • the film 10 is formed on the high-concentration carrier layer 3 (the antireflection film 2) side of the layer structure LS.
  • the film 10 is made of silicon oxide silicon))) and has a thickness of about 0.1 m.
  • the antireflection film 2 is located between the high-concentration carrier layer 3 and the silicon oxide film 10 and has, for example, a SiN force.
  • the thickness of the antireflection film 2 is defined as n, where n is the refractive index of the antireflection film 2, and
  • the thickness of the antireflection film 2 is 1000 to 3000 A.
  • the layer structure LS includes a light receiving unit 11, a first pad electrode arrangement unit 21, and a second pad electrode arrangement unit 3 Is formed with one.
  • the light receiving unit 11, the first pad electrode arrangement unit 21, and the second pad electrode arrangement unit 31 are arranged on the glass substrate 1 in a state where they are separated from each other.
  • the light receiving section 11 has a mesa shape (in this embodiment, a truncated cone) including the n-type high concentration carrier layer 3a, the n-type light absorption layer 5a, and the n-type cap layer 7a. .
  • a p-type (second conductivity type) light receiving region 9 is formed on the cap layer 7a.
  • the top of the light receiving section 11 and the light receiving area 9 have a circular shape when viewed from the light incident direction.
  • a recess 13 is formed at the top of the light receiving section 11 outside the light receiving area 9 when viewed from the light incident direction.
  • the depression 13 is formed in a groove shape so as to reach the high-concentration carrier layer 3 a and surround the light receiving region 9.
  • the light receiving section 11 is configured to include the inner portion 1 la in a mesa shape including the light receiving region 9 and the outer portion 1 lb positioned so as to surround the inner portion 1 la.
  • the concave portion 13 is formed in a C shape along the edge of the light receiving region 9 and leaving a part of the top of the light receiving portion 11 (a portion near the first pad electrode arrangement portion 21) as viewed from the light incident direction. Have been.
  • An annular contact electrode 15 is arranged on the front surface side of the light receiving region 9. This contact electrode 15 is electrically connected to the light receiving region 9.
  • the contact electrode 15 is made of Ti-Pt-Au and has a thickness of about 100Onm.
  • the contact electrode 15 is arranged so as to be embedded in the light receiving region 9 (cap layer 7a) .
  • the force is not limited to this, and may be disposed on the light receiving region 9 (cap layer 7a).
  • a contact electrode 17 is arranged. This contact electrode 17 is electrically connected to the high concentration carrier layer 3a.
  • the contact electrode 17 is made of a laminate of Au-GeZN iZAu and has a thickness of about 100Onm.
  • the contact electrode 17 is also formed in a C-shape when viewed from the light incident direction, similarly to the depression 13.
  • a passivation film 19 is formed on the front side of the light receiving section 11 so as to cover the light receiving area 9.
  • the first pad electrode disposing portion 21 and the second pad electrode disposing portion 31 have a mesa-like shape including an n-type high concentration carrier layer 3b, an n-type light absorbing layer 5b, and an n-type cap layer 7b. In the embodiment, the shape is a truncated cone.
  • the tops of the first pad electrode arrangement section 21 and the second pad electrode arrangement section 31 have a circular shape when viewed from the light incident direction.
  • a first pad electrode 23 is disposed on the top of the first pad electrode disposition portion 21 on the noise film 19.
  • a second pad electrode 33 is disposed on the nomination film 19.
  • the first pad electrode 23 and the second pad electrode 33 are made of Ti Pt Au and have a thickness of about 1.5 m.
  • the first pad electrode 23 and the second node electrode 33 have substantially the same height from the glass substrate 1 and have a circular shape when viewed from the light incident direction.
  • a bump electrode 41 is disposed on each of the first pad electrode 23 and the second pad electrode 33, as shown in FIG.
  • the high-concentration carrier layer 3 (3a, 3b) is a compound semiconductor layer and is made of, for example, AlGaAs (Al composition 0.3) having a carrier concentration of about 1 ⁇ 10 18 Zcm 3 .
  • the thickness of the high concentration carrier layer 3 (3a, 3b) is about 2 / zm.
  • the A1 composition ratio of the high-concentration carrier layer 3 is preferably set to 0.3 or more. If the light having a wavelength of 850 nm or more is received, the A1 yarn composition ratio X may be 0.04, but the more preferable high concentration carrier layer 3 has an A1 composition ratio of 0.3 or more. However, the A1 composition ratio of the high-concentration carrier layer 3 is appropriately determined depending on the wavelength of light to be received. For example, if short-wavelength light having a wavelength of 650 nm is received, the A1 composition ratio must be 0.4 or more. It becomes important.
  • the light absorbing layer 5 is a compound semiconductor layer and is made of, for example, GaAs having a carrier concentration of about 1 ⁇ 10 ′′ Zcm 3.
  • the light absorbing layer 5 (5a, 5b) has a thickness of 3 It is about ⁇ m.
  • the cap layer 7 (7a, 7b) is a compound semiconductor layer and has a carrier concentration of, for example, 5 ⁇ 10 1
  • AlGaAs Al composition 0.3
  • the thickness of the cap layer 7 (7a, 7b) is about 0.3 ⁇ m.
  • the light receiving region 9 is obtained by thermally diffusing a P-type impurity (for example, Zn) into a desired region of the cap layer 7a and inverting the region to a p-type, and has a depth of 0.4. m.
  • the diameter of the light receiving area 9 is 5 to 200 ⁇ .
  • the width of the recess 13 (groove) is about 5 ⁇ m.
  • the light receiving diameter depends on the characteristics required for the light receiving element, it can be designed in a wide range from 1 m to 10 mm.
  • the contact electrode 15 and the first pad electrode 23 are electrically connected by the first wiring electrode 43.
  • the first wiring electrode 43 is arranged on the passivation film 19 so as to extend between the light receiving section 11 and the first pad electrode arrangement section 21.
  • the first wiring electrode 43 is It extends along the side surface of the light receiving portion 11 and the side surface of the first pad electrode arrangement portion 21 over the region where the recessed portion 13 is not formed.
  • the first wiring electrode 43 is made of Ti Pt Au and has a thickness of about 1.5 m.
  • the portion of the first wiring electrode 43 located on the light receiving section 11 is located on the light receiving area 9 so as to cover the light receiving area 9 and has a circular shape.
  • the portion of the first wiring electrode 43 located on the light receiving section 11 functions as a light reflection film. It should be noted that the light reflecting film may be formed separately from the first wiring electrode 43! / ⁇ .
  • One end of the first wiring electrode 43 is connected to the contact electrode 15 through a contact hole 19 a formed in the passivation film 19, and the other end is connected to the first pad electrode 23.
  • the light receiving region 9 is electrically connected to the first nod electrode 23 (bump electrode 41) through the contact electrode 15 and the first wiring electrode 43. That is, the extraction of the electrode on the light receiving region 9 side is realized by the contact electrode 15, the first wiring electrode 43, the first pad electrode 23, and the bump electrode 41.
  • the contact electrode 17 and the second pad electrode 33 are electrically connected by the second wiring electrode 45.
  • the second wiring electrode 45 extends between the depression 13 of the light receiving section 11 and the second pad electrode arrangement section 31 and is arranged on the nomination film 19. A portion of the second wiring electrode 45 located on the light receiving portion 11 is formed in a C shape when viewed from the light incident direction so as not to contact the first wiring electrode 43.
  • the second wiring electrode 45 extends along the side surface of the recess 13, the side surface of the light receiving unit 11, and the side surface of the second pad electrode arrangement unit 31.
  • the second wiring electrode 45 is made of Ti Pt Au and has a thickness of about 1.5 ⁇ m.
  • One end of the second wiring electrode 45 is connected to the contact electrode 17 through a contact hole 19 a formed in the passivation film 19, and the other end is connected to the second pad electrode 33.
  • the high-concentration carrier layer 3a is electrically connected to the second pad electrode 33 (bump electrode 41) through the contact electrode 17 and the second wiring electrode 45. That is, the extraction of the electrode on the high-concentration carrier layer 3a side is realized by the contact electrode 17, the second wiring electrode 45, the second pad electrode 33, and the bump electrode 41.
  • FIGS. 3 to 12 show the semiconductor light receiving device according to the first embodiment.
  • FIG. 4 is an explanatory diagram for explaining the manufacturing method, and shows a vertical cross-sectional configuration of the semiconductor light receiving element.
  • a semiconductor substrate 51 and a glass substrate 1 are prepared.
  • the semiconductor substrate 51 is made of, for example, n-type GaAs having a thickness of 300 to 500 m and a carrier concentration of about IX 10 18 Zcm 3 .
  • the buffer layer 52 and the etching stop by hydride vapor phase epitaxy, chloride vapor phase epitaxy, metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), etc.
  • the layer 53 and the protective layer 54 are sequentially grown and laminated (see FIG. 3).
  • the n-type cap layer 7, the n-type light absorbing layer 5, and the n-type high-concentration carrier are formed on the protective layer 54 by hydride vapor phase epitaxy, chloride vapor phase epitaxy, MOCVD, MBE, or the like.
  • Layer 3 is grown sequentially and stacked (see Figure 3).
  • the buffer layer 52 is made of non-doped GaAs, and has a thickness of about 0.05 ⁇ m.
  • the etching stop layer 53 is made of non-doped AlGaAs (Al thread 0.4), and has a thickness of about 1.0 / zm.
  • the etching stop layer 53 is formed so as to be located between the semiconductor substrate 51 and the cap layer 7.
  • the A1 composition ratio of the etching stopper layer 53 is preferably set to 0.4 or more. This is because this Al Ga As is used when etching GaAs described later.
  • the protective layer 54 is made of non-doped GaAs and has a thickness of about 0.2 m.
  • the protection layer 54 is formed so as to be located between the etching stop layer 53 and the cap layer 7.
  • an antireflection film 2 and a film 10 are sequentially formed on the high-concentration carrier layer 3 by a plasma chemical vapor deposition (PCVD) method (see FIG. 3).
  • the antireflection film 2 is formed so as to be located between the film 10 and the high-concentration carrier layer 3.
  • the layer structure LS and the films 52-54, 10 are formed on the semiconductor substrate 51. Formed on
  • the semiconductor substrate 51 on which the layer structure LS and the films 52 to 54 and 10 are formed is bonded to the glass substrate 1 (see FIG. 4).
  • one surface (front surface) of the glass substrate 1 is cleaned.
  • the glass substrate 1 and the semiconductor substrate 51 are overlapped so that the cleaned surface of the glass substrate 1 and the outermost surface film 10 of the semiconductor substrate 51 are in contact with each other. Pressing and heating are performed in such a state of being superposed, and the two substrates 51 and 1 are bonded together by fusion.
  • the pressure applied between the superposed glass substrate 1 and the semiconductor substrate 51 is about 98 kPa, and the heating temperature at this time is preferably 500 to 700 ° C. Since the outermost surface film 10 on the semiconductor substrate 51 is made of silicon oxide, by applying pressure and heating under such conditions, the outermost surface film 10 and the surface of the glass substrate 1 are fused and the semiconductor substrate 51 is fused. 51 and the glass substrate 1 are bonded to each other.
  • the outermost surface film 10 on the semiconductor substrate 51 which is not the surface of the glass substrate 1 is also clean.
  • the power of the PCVD apparatus that has formed the outermost surface film 10 may be improved by performing fusion work immediately after the semiconductor substrate 51 is taken out.
  • the stress generated between the semiconductor substrate 51 and the glass substrate 1 due to the difference in the thermal expansion coefficient can be reduced as much as possible, and the reduction in the adhesive strength and the generation of crystal defects due to the stress can be minimized. Can be suppressed.
  • the semiconductor substrate 51 is removed. After the glass substrate 1 and the semiconductor substrate 51 are bonded to each other, the other surface (back surface) of the semiconductor substrate 51 is exposed on the opposite side of the glass substrate 1. In this step, the semiconductor substrate 51 and the buffer layer 52 are removed from the back side of the semiconductor substrate 51 by etching.
  • the semiconductor substrate 51 and the buffer layer 52 can be etched, the etching rate is reduced with respect to the etching stop layer 53, and the semiconductor substrate 51 and the buffer layer 52 are removed by using an etchant. .
  • the etching stopper layer 53 is etched.
  • the etching stop layer 53 is removed using an etching solution having a low etching rate for the protective layer 54. Thereby, the glass substrate 1 on which the layer structure LS and the like are stacked is obtained.
  • aqueous ammonia (NH OH) and hydrogen peroxide (H 2 O) are used as an etchant to be used.
  • the combined glass substrate 1 and semiconductor substrate 51 are immersed in a mixed solution of NH 4 OH and H 2 O.
  • the semiconductor substrate 51 is etched from the back side.
  • the buffer layer 52 GaAs
  • the buffer layer 52 is removed, and the etching stop layer 53 is exposed in the etching solution.
  • the etching stop layer 53 (A1 Ga As) has an extremely high etching rate with this etching solution.
  • the etching is automatically stopped when the etching stop layer 53 is exposed. Thus, first, the semiconductor substrate 51 and the buffer layer 52 are removed.
  • the etching stop layer 53 and the protective layer 54 are removed. Subsequent to the fifth step, the glass substrate 1 on which the etching stop layer 53, the protective layer 54, the layer structure LS, and the like are left is replaced with NH 4 OH.
  • the HC1 solution it is preferable to heat the HC1 solution to about 50 ° C in advance to increase the tuning speed. Since GaAs is hardly etched by HC1, only the etching stop layer 53 is etched, and the etching is automatically stopped when the protective layer 54 (GaAs) is exposed (see FIG. 5). Thus, the etching stop layer 53 is removed.
  • the protective layer 54 is removed (see FIG. 6).
  • the removal of the protective layer 54 is performed by combining NH OH and H 2 O.
  • the protective layer 54 is also made of GaAs, the cap layer exposed thereafter is made of an AlGaAs layer! /, So it cannot be etched with this etching solution! /.
  • a film 55 made of SiO or SiN is formed on the cap layer 7.
  • the film 55 existing at the position where the light receiving region 9 is to be formed is patterned and opened (see FIG. 7). Then, using the film 55 patterned on the cap layer 7 as a mask, impurities (eg, For example, Zn is thermally diffused, and a part of the cap layer 7 is inverted to p-type. Thus, the light receiving region 9 is formed (see FIG. 7). Then, the film 55 is removed by buffered hydrofluoric acid (BHF).
  • BHF buffered hydrofluoric acid
  • a resist film 56 having an opening at a position where the depression 13 is to be formed is formed on the cap layer 7.
  • Photolithography can be used to form the resist film 56.
  • a high concentration of the resist film 56 is formed on the cap layer 7.
  • a resist film 57 having an opening at a desired position is formed on the cap layer 7.
  • Photolithography can be used to form the resist film 57.
  • a mixture of Br and methanol is used to expose the anti-reflection film 2 until it is exposed.
  • the light receiving section 11, the first pad electrode arrangement section 21 and the second pad electrode arrangement section 31 are electrically separated from each other and formed in a mesa shape (see FIG. 9). That is, the light receiving section 11 includes the high concentration carrier layer 3a, the light absorption layer 5a, and the cap layer 7a, and the first pad electrode arrangement section 21 and the second pad electrode arrangement section 31 include the high concentration carrier layer 3b, the light absorption layer 5b, This will include the cap layer 7b.
  • the resist film 57 is made at a position corresponding to the outer portion lib, the progress of etching not only in the depth direction but also in the lateral direction can be appropriately controlled, and the formation of the recess 13 and Further, the light receiving section 11, the first pad electrode arrangement section 21, and the second pad electrode arrangement section 31 can be appropriately separated. As a result, the yield when manufacturing the semiconductor light receiving element PD1 can be increased. Subsequently, the resist film 57 is removed.
  • Steps 10-13 are shown below.
  • a resist film (not shown) having an opening at a position corresponding to the depression 13 is formed.
  • a contact electrode 17 made of Au-GeZNiZAu is formed on the high-concentration carrier layer 3 (3a) exposed by forming the depression 13 by vapor deposition and a lift-off method ( See Figure 10).
  • a resist film is formed again so as to have an opening at a position where the contact electrode 15 is to be formed.
  • the contact electrode made of Ti-Pt-Au is formed on the light receiving region 9 by vapor deposition and lift-off method. 15 (see also FIG. 10).
  • the resist film is removed.
  • the contact electrode 15 is formed on the surface of the light receiving region 9 (cap layer 7a), which is a force formed so as to be embedded in the light receiving region 9 (cap layer 7a). You can do it! ,.
  • a passivation film 19 having a SiN force is formed on the surface by the PCVD method.
  • a resist film (not shown) having openings at positions corresponding to the contact electrodes 15 and 17 is formed, and a contact hole 19a is formed in the passivation film 19 using the resist film as a mask (see FIG. 11). Subsequently, the resist film is removed.
  • a resist film (not shown) having openings at positions corresponding to the first pad electrode 23, the second pad electrode 33, the first wiring electrode 43, and the second wiring electrode 45 is formed. Then, using this resist film as a mask, a first pad electrode 23, a second pad electrode 33, a first wiring electrode 43, and a second wiring electrode 45 made of Ti Pt Au are formed by a lift-off method (FIG. 12). reference). At this time, the first wiring electrode 43 is formed so as to cover the light receiving region 9. Here, the first pad electrode 23 and the first wiring electrode 43 are formed integrally, and the second pad electrode 33 and the second wiring electrode 45 are formed integrally. Subsequently, the resist film is removed. Then sinter in H atmosphere.
  • the semiconductor photodetector PD 1 having the configuration shown in FIGS. 1 and 2 is completed by the first to thirteenth steps.
  • the bump electrode 41 can be obtained by forming a solder on the first pad electrode 23 and the second pad electrode 33 by a plating method, a solder ball mounting method, or a printing method, and performing reflow. Further, the bump electrode 41 is not limited to solder, but may be a conductive resin bump containing a metal such as a conductive bumper such as a gold bump, a nickel bump, or a copper bump.
  • the layer structure LS stacked The mechanical strength of the high-concentration carrier layer 3, the light absorbing layer 5 and the cap layer 7) thus obtained is maintained by the glass substrate 1.
  • the conventional semiconductor light receiving element As described above, it is possible to easily reduce the size of the semiconductor light receiving element PD1, which does not require the formation of a portion with the remaining substrate thickness.
  • the layer structure LS is bonded to the glass substrate 1 via the film 10
  • the layer structure LS and the glass substrate 1 are bonded to each other with an adhesive. Adhesion can be performed without using such a method. Therefore, the light that has also entered the glass substrate 1 side force can reach the layer structure LS without being absorbed by the adhesive or the like.
  • the antireflection film 2 is formed between the film 10 and the high concentration carrier layer 3 (3a). Thereby, reflection of light that is going to be incident on the light receiving region 9 is prevented, and light incident on the light absorbing layer is increased, so that light sensitivity can be improved.
  • the first wiring electrode 43 (light reflection film) is formed so as to cover the light receiving region 9, so that the light passes through the light absorption layer once without being absorbed.
  • the light reflected from the first wiring electrode 43 is also incident on the light absorbing layer 5a again and absorbed. Thereby, the light sensitivity can be improved.
  • the layer structure LS is formed in the light receiving section 11, the first pad electrode arrangement section 21, and the second pad electrode arrangement section 31.
  • a depression 13 reaching the high-concentration carrier layer 3a is formed, and the first wiring electrode 43 extends between the light receiving section 11 and the first pad electrode arrangement section 21 to form the light receiving section 11 and the first 1
  • the second wiring electrode 45 is formed along the side surface of the pad electrode disposition portion 21, and the second wiring electrode 45 extends between the depression portion 13 and the second pad electrode disposition portion 31, the concave portion 13 and the light receiving portion 11. And, it is formed along the side surface of the second pad electrode arrangement portion 31.
  • the high concentration carrier layer 3a of the light receiving section 11 and the second pad electrode 33 are electrically connected to the second pad electrode 33 through the recess 13 formed so as to reach the high concentration carrier layer 3a of the light receiving section 11.
  • the electrode is directly drawn out from the high-concentration carrier layer 3a of the light receiving section 11, and the series resistance can be significantly reduced.
  • a semiconductor light receiving element PD1 having excellent high-speed response characteristics can be realized.
  • the CR product which indicates the degree of signal transmission impairment, increases.
  • the series resistance is greatly reduced as described above, the CR product is reduced. For this reason, if the CR product is maintained at the same level, that is, the high-speed response characteristics are maintained at the same level, the area of the light receiving region 9 is increased by adopting the semiconductor light receiving element according to this embodiment. be able to.
  • each of the first pad electrode disposition portion 21 and the second pad electrode disposition portion 31 includes the high concentration carrier layer 3b, the light absorption layer 5b, and the cap layer. 7b, the first pad electrode 23 and the second pad electrode 33 can be easily arranged at the same height, and the semiconductor light receiving element PD1 can be mounted by bump bonding.
  • the second pad electrode arranging part 31 which is not limited to the first pad electrode arranging part 21 is also separated from the light receiving part 11, so that the light receiving part 11 (receiving The distance between the light region 9) and the first pad electrode 23 and the distance between the light receiving section 11 (light receiving region 9) and the second pad electrode 33 are relatively wide.
  • the electrodes are directly drawn from the high-concentration carrier layer 3a as described above, the series resistance is greatly reduced even when the wiring length is long.
  • the recess 13 is formed in a groove shape so as to surround the light receiving region 9. Thereby, the connection area between the high-concentration carrier layer 3a of the light receiving section 11 and the second wiring electrode 45 (contact electrode 17) is increased, and the series resistance can be further reduced.
  • the bump electrode 41 is disposed on the first pad electrode 23 and the second nod electrode 33. As a result, the semiconductor light receiving element PD1 that does not increase the wiring resistance can be mounted.
  • the silicon oxide film 10 formed on the outermost surface side of the layer structure LS is in contact with one surface of the glass substrate 1.
  • the semiconductor substrate 51 is removed, so that the glass substrate 1 is provided on the light incident surface side of the layer structure LS via the film 10.
  • the semiconductor light receiving element PD1 to which is adhered can be easily manufactured.
  • the glass substrate 1 exists even after the semiconductor substrate 51 has been removed. It will be held by the substrate 1. Before the glass substrate 1 is bonded, the mechanical strength of the layer structure LS is maintained by the semiconductor substrate 51.
  • the etching stop layer is performed before the step of forming the layer structure LS (the stacked high-concentration carrier layer 3, the light absorption layer 5, and the cap layer 7).
  • an etching solution that can etch the semiconductor substrate 51 and cannot etch the etching stop layer 53 and an etching solution that can etch the etching stop layer 53 and cannot etch the layer structure LS.
  • the semiconductor substrate 51 can be removed, and thereafter, only the etching stop layer 53 can be removed. Therefore, the semiconductor substrate 51 can be reliably and easily removed while leaving the layer structure LS.
  • the step of forming the protective layer 54 so as to be located between the etching stop layer 53 and the layer structure LS is performed after the step of forming the etching stop layer 53. It has.
  • the layer structure LS (the stacked high-concentration carrier layer 3, light-absorbing layer 5, and cap layer 7) can be reliably prevented from being contaminated by the etchant.
  • FIG. 13 is a view for explaining a sectional configuration of a second embodiment of the semiconductor light receiving element according to the present invention.
  • the semiconductor light receiving element PD2 according to the second embodiment differs from the semiconductor light receiving element PD1 according to the first embodiment in that a lens portion la is formed on the glass substrate 1.
  • the semiconductor light receiving element PD2 includes a layer structure LS and a glass substrate 1.
  • the semiconductor light receiving element PD2 is a back-illuminated semiconductor light receiving element in which light is incident on the glass substrate 1 side layered structure LS.
  • the semiconductor light receiving element PD2 is, for example, a light receiving element for short-range optical communication in a wavelength band of 0.85 m.
  • the glass substrate 1 is provided with a lens portion la for condensing incident light.
  • This lens part 1 a is formed to be depressed from the outermost surface lb of the glass substrate 1.
  • FIGS. FIG. 14 to FIG. 16 are explanatory views for explaining the method for manufacturing the semiconductor light receiving element according to the second embodiment, and show the longitudinal sectional structure of the semiconductor light receiving element.
  • first step to thirteenth step are sequentially performed.
  • first to third steps in the second embodiment are the same as the first to third steps in the above-described first embodiment, and a description thereof will be omitted.
  • the semiconductor substrate 51 on which the layer structure LS and the films 52 to 54 and 10 are formed is bonded to the glass substrate 1 (see FIG. 14).
  • a glass substrate 1 on which a lens portion la is formed is prepared, and one surface (front surface) of the glass substrate 1 is cleaned.
  • the glass substrate 1 and the semiconductor substrate 51 are overlapped so that the cleaned surface of the glass substrate 1 and the outermost surface film 10 are in contact with each other. Pressing and heating are performed in the state of being overlapped in this way, and both substrates 51 and 1 are bonded together by fusion.
  • the bonding method between the semiconductor substrate 51 and the glass substrate 1 is the same as the bonding method in the fourth step in the first embodiment.
  • the semiconductor substrate 51, the buffer layer 52, the etching stop layer 53, and the protective layer 54 are removed (see FIG. 15).
  • the method of removing the semiconductor substrate 51, the buffer layer 52, the etching stop layer 53, and the protective layer 54 is the same as the removal method in the fifth and sixth steps in the first embodiment.
  • a film 55 made of SiO or SiN is formed on the cap
  • the film 55 existing at the position where the film 9 is to be formed is patterned and opened (see FIG. 16).
  • a marker is provided on the front surface side of the glass substrate 1 and a double-sided exposure machine is used, so that the lens portion la and the position where the light receiving area 9 is to be formed can be easily matched with reference to the provided marker. be able to.
  • the outer shape of the lens section la may be used as a marker.
  • impurities for example, Z n
  • BHF buffered hydrofluoric acid
  • the eighth to thirteenth steps in the second embodiment are the same as the eighth to thirteenth steps in the first embodiment, and a description thereof will be omitted.
  • the semiconductor light receiving element PD2 having the configuration shown in FIG. 13 is completed.
  • the mechanical structure of the layer structure LS (the stacked high-concentration carrier layer 3, the light absorption layer 5, and the cap layer 7) is formed.
  • the mechanical strength is maintained by the glass substrate 1, and the size of the semiconductor light receiving element PD2 can be easily reduced.
  • the glass substrate 1 is provided with a lens portion la.
  • the incident light can be efficiently collected.
  • a semiconductor light receiving element PD2 having an excellent SN ratio and high reliability can be obtained.
  • the lens portion la is formed so as to be depressed from the outermost surface lb of the glass substrate 1.
  • the glass substrate 1 on which the lens portion la is formed can be easily bonded.
  • the degree of freedom in designing the lens shape and the like is increased without being limited by the processing method and the like.
  • the lens portion la may be formed after the semiconductor substrate 51 on which the layer structure LS and the films 52-54 and 10 are formed and the glass substrate 1 are bonded. While taking into account the degree of freedom in designing the lens shape and the like, it is preferable that the glass substrate 1 on which the lens portion la is formed in advance be bonded to the semiconductor substrate 51.
  • FIG. 17 is a view for explaining a cross-sectional structure of a third embodiment (array structure) of the semiconductor light receiving element according to the present invention.
  • FIG. 18 is a view showing a fourth embodiment of the semiconductor light receiving element according to the present invention.
  • FIG. 3 is a diagram for explaining a cross-sectional structure of (array structure).
  • the semiconductor light receiving element arrays PD3 and PD4 according to the third and fourth embodiments are so-called back illuminated semiconductor light receiving element arrays. As shown in FIG.
  • the semiconductor light-receiving element arrays PD3 and PD4 each have a plurality of light-receiving portions 11 arranged in a one-dimensional or two-dimensional direction and arranged in a plurality in an array. ing.
  • the first pad electrode arrangement part 21 and the second pad electrode arrangement part 31 respectively corresponding to the adjacent light receiving parts 11 are integrated and formed in a mesa shape. .
  • the second pad electrodes 33 are electrically connected to each other.
  • the mechanical structure of the layer structure LS (the stacked high-concentration carrier layer 3, the light absorption layer 5, and the cap layer 7) is used.
  • the mechanical strength is maintained by the glass substrate 1.
  • the pitch of the light receiving section 11 (light receiving area 9) can be narrowed, and the miniaturization (compactness) of the semiconductor light receiving element arrays PD3 and PD4 can be easily achieved.
  • FIG. 19 is a diagram showing a schematic configuration of an optical interconnection system to which the semiconductor light receiving element according to the present invention can be applied.
  • the optical interconnection system 101 is a system for transmitting a signal between a plurality of modules (for example, a CPU, an integrated circuit chip, and a memory) Ml and M2 by light, and includes a semiconductor light emitting element 103, a driving circuit 105 , An optical waveguide substrate 107, a semiconductor light receiving element PD1, an amplification circuit 109, and the like.
  • the semiconductor light emitting element 103 can use a vertical cavity surface emitting laser (VCSEL) of a back emission type.
  • the module Ml and the drive circuit 105 are electrically connected through bump electrodes and the like.
  • the semiconductor light emitting element 103 and the drive circuit 105 are electrically connected through a bump electrode.
  • the semiconductor light receiving element PD1 and the amplifier circuit 109 are electrically connected through the bump electrode 41.
  • the amplifier circuit 109 and the module M2 are electrically connected through bump electrodes and the like.
  • the electric signal output from the module Ml is sent to the drive circuit 105, converted into an optical signal by the semiconductor light emitting element 103, and output.
  • the optical signal output from the semiconductor light emitting element 103 passes through the optical waveguide 107a of the optical waveguide substrate 107 and enters the semiconductor light receiving element PD1. Power.
  • the optical signal input to the semiconductor light receiving element PD1 is converted into an electric signal, sent to the amplifier circuit 109, and amplified.
  • the amplified electric signal is sent to the module M2. As described above, the electric signal output from the module Ml is transmitted to the module M2.
  • the semiconductor light receiving element PD2 or the semiconductor light receiving element arrays PD3 and PD4 may be used instead of the semiconductor light receiving element PD1.
  • the semiconductor light emitting element 103, the drive circuit 105, the optical waveguide substrate 107, and the amplifier circuit 109 are also arrayed.
  • the present invention is not limited to the above embodiments.
  • the thickness of the semiconductor substrate 51, the high concentration carrier layer 3 (3a, 3b), the light absorption layer 5 (5a, 5b), the cap layer 7 (7a, 7b), etc., and the materials used are limited to those described above. Absent.
  • Si, InP, InGaAs, InSb, and InAsSb may be used instead of the above-mentioned GaAs.
  • the shape of the recess 13 is not limited to the above-described groove surrounding the light receiving region, but may be any shape having a depth reaching the high concentration carrier layer 3a. May be. Of course, the depression 13 need not be formed.
  • the force for integrally molding the first pad electrode 23 and the first wiring electrode 43 and for integrally molding the second pad electrode 33 and the second wiring electrode 45 is not limited to this. Each of them can be formed separately.
  • the light receiving unit 11 After forming the recess 13, the light receiving unit 11, the first pad electrode arrangement unit 21, and the second pad electrode arrangement unit 31 are separated. After separating the light receiving section 11, the first pad electrode arrangement section 21 and the second pad electrode arrangement section 31, the depression section 13 may be formed.
  • the semiconductor element according to the present invention transmits signals within a system device and between devices by light. Applicable to optical interconnection technology and the like.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　この発明は、機械的強度を保ちつつ、十分な小型化が可能な半導体受光素子等に関する。当該半導体受光素子は、層構造体と、ガラス基板とを備える。層構造体は、順次積層された、反射防止膜、ｎ型（第一導電型）の高濃度キャリア層、ｎ型の光吸収層及びｎ型のキャップ層により構成される。層構造体における反射防止膜側には、酸化シリコン膜を介してガラス基板が接着されている。ガラス基板は、入射光に対して光学的に透明である。

Description

明 細 書
半導体受光素子及びその製造方法
技術分野
[0001] この発明は、半導体受光素子、特に裏面入射型の半導体受光素子と、その製造方 法とに関するものである。
背景技術
[0002] 近年、 CPUの駆動周波数の高速化 (例えば、 10GHz以上）に伴い、システム装置 内及び装置間の信号伝送を光の授受により行う光インターコネクション技術が着目さ れている。この光インターコネクション技術には、半導体受光素子及び半導体発光素 子と 、つた光半導体素子が用いられる。
[0003] ところで、半導体受光素子として、半導体基板を備え、この半導体基板の光入射面 に対向する裏面側に複数の化合物半導体層が形成された裏面入射型の半導体受 光素子が知られている（例えば、特許文献 1一 3参照)。これら特許文献 1一 3に記載 された半導体受光素子では、下記の目的で、受光部に対応する基板部分を部分的 に薄化し、この基板部分を囲むように厚みのある部分が形成されている。第 1の目的 は、半導体基板の光吸収による光信号劣化あるいは消失を防ぐことである。第 2の目 的は、半導体受光素子を外部基板等にワイヤボンディングあるいはバンプボンディン グにより実装する際に、半導体受光素子がダメージを受ける、あるいは破損するのを 防ぐことである。
特許文献 1：特開平 3- 104287号公報
特許文献 2：特開平 6— 296035号公報
特許文献 3：特開 2002— 353564号公報
発明の開示
発明が解決しょうとする課題
[0004] 発明者らは、従来の半導体受光素子について検討した結果、以下のような課題を 発見した。すなわち、上述の特許文献 1一 3に記載された半導体受光素子は、薄化さ れた基板部分の周辺に厚みのある部分が存在することから、半導体受光素子の小型 化には限界がある。特に、半導体受光素子のアレイ化を図る場合、狭ピッチ化が困 難になるため、素子サイズが大きくならざるを得な力つた (半導体受光素子のコンパク ト化が困難)。
[0005] この発明は上述のような課題を解決するためになされたものであり、機械的強度を 保ちつつ、十分な小型化が可能な半導体受光素子及びその製造方法を提供するこ とを目的としている。
課題を解決するための手段
[0006] この発明に係る半導体受光素子は、複数の化合物半導体層が積層された半導体 受光素子である。そして、このような複数の化合物半導体層を含む層構造体の光入 射面側には、酸ィ匕シリコン膜を介して、入射光に対して光学的に透明なガラス基板が 接着されている。
[0007] この発明に係る半導体受光素子では、上記層構造体に含まれる複数の化合物半 導体層が薄膜化された場合でも、層構造体の機械的強度が上記ガラス基板により保 たれることになる。また、当該半導体受光素子は、上記特許文献 1一 3に記載された 半導体受光素子のように、受光部に対応する薄化された基板部分の周りに厚みのあ る部分を形成する必要はなぐ素子の小型化が容易になる。
[0008] また、この発明に係る半導体受光素子において、上記層構造体には酸ィ匕シリコン 膜を介してガラス基板に接着されており、層構造体とガラス基板とを接着剤等を用い ることなく接着することが可能になる。そのため、ガラス基板側カゝら入射した光は、上 記接着剤等により吸収されることなく層構造体に到達し得る。
[0009] この発明に係る半導体受光素子において、上記層構造体は、複数の化合物半導 体層として光入射面側カゝら順に積層された、第 1導電型の高濃度キャリア層、第 1導 電型の光吸収層及び第 1導電型のキャップ層を含む。少なくともキャップ層には、第 2 導電型の受光領域が形成されており、上記酸化シリコン膜は、層構造体における高 濃度キャリア層側に形成されることが好ましい。
[0010] この発明に係る半導体受光素子において、上記層構造体は、酸ィ匕シリコン膜と高 濃度キャリア層との間に設けられた反射防止膜をさらに含むのが好ましい。この場合 、受光領域に入射しょうとする光の反射が防止され、光吸収層への入射光量が増え るので、光感度が向上する。
[0011] この発明に係る半導体受光素子は、さらに、上記層構造体におけるキャップ層側に
、受光領域を覆うように設けられた光反射膜を備えてもよい。この場合、吸収されずに 光吸収層を一度通り抜けた光が光反射膜で反射され、再度光吸収層に入射するの で (光吸収層における吸収確率が向上する）、光感度がさらに向上する。
[0012] 上記複数の化合物半導体層は、受光部と、該受光部に隣接する第 1パッド電極配 置部と、該第 1パッド電極配置部とともに受光部を挟むように設けられた第 2パッド電 極配置部とにより構成される。上記受光部は、受光領域の周辺を含むキャップ層の 一部、該キャップ層の一部に隣接する光吸収層の一部、及び該光吸収層の一部に 隣接する高濃度キャリア層の一部を含んだ状態でメサ状に成形された領域である。 上記第 1パッド電極配置部は、キャップ層の一部、光吸収層の一部、及び高濃度キヤ リア層の一部を含んだ状態でメサ状に成形された領域である。上記第 2パッド電極配 置部は、キャップ層の一部、光吸収層の一部、及び高濃度キャリア層の一部を含ん だ状態でメサ状に成形された領域である。また、上記受光部は、高濃度キャリア層に 達する窪み部を有する。このような構成において、当該半導体受光素子は、さらに、 第 1パッド電極配置部上に配置された第 1パッド電極と、該第 1パッド電極と受光領域 とを電気的に接続する第 1配線電極と、第 2パッド電極配置部に配置される第 2パッド 電極と、該第 2パッド電極と受光部の高濃度キャリア層とを電気的に接続する第 2配 線電極とを備えるこが好ましい。なお、上記第 1配線電極は、その一部が受光部と第 1パッド電極配置部との間にわたって該受光部及び該第 1パッド電極配置部の側面 に沿うように形成される。また、上記第 2配線電極は、その一部が受光部の窪み部と 第 2パッド電極配置部との間にわたって該窪み部、該受光部及び該第 2パッド電極配 置部の側面に沿うように形成される。
[0013] 以上のように、上記第 1パッド電極配置部、受光部及び第 2パッド電極配置部は互 いに分離されているので、寄生容量がより一層低減され得る。また、受光部には高濃 度キャリア層に達する窪み部が形成され、該窪み部を介して受光部の高濃度キャリア 層と第 2パッド電極とが第 2配線電極により電気的に接続される。この場合、受光部の 高濃度キャリア層カゝら電極が直接引き出されるので、直列抵抗が大幅に低減され得 る。これらの結果、高速な応答特性に優れた半導体受光素子が実現される。
[0014] なお、上述の構成では、第 1及び第 2パッド電極配置部のそれぞれが高濃度キヤリ ァ層の一部、光吸収層の一部及びキャップ層の一部を含んでいるので、第 1パッド電 極と第 2パッド電極とを略同じ高さに配置することも容易になる。そして、当該半導体 受光素子の実装をバンプボンディングにより実現することも可能になる。
[0015] また、上記第 1パッド電極配置部だけでなぐ上記第 2パッド電極配置部も受光部と 分離されているので、受光部と第 1パッド電極との間隔及び受光部と第 2パッド電極と の間隔が比較的広くなる。しかしながら、上述のように受光部の高濃度キャリア層から 電極が直接引き出されていることから、配線長が長くなつても直列抵抗は大幅に低減 される。
[0016] この発明に係る半導体受光素子において、上記窪み部は、受光領域を囲むように 溝状に形成されるのが好ましい。この場合、受光部の高濃度キャリア層と第 2配線電 極との接続面積が大きくなり、直列抵抗がより一層低減され得る。
[0017] 上記第 1パッド電極及び第 2パッド電極には、バンプ電極が配置されてもよい。この 場合、配線抵抗が増加することなぐ当該半導体受光素子の実装が可能になる。
[0018] この発明に係る半導体受光素子は、上記受光部と同一構造の一又は複数の受光 部を備えてもよぐこの場合、これら受光部はアレイ状に並設される。
[0019] 上記ガラス基板には、入射光を集光するレンズ部が形成されてもょ ヽ。この場合、 入射光の照射範囲に比べて受光領域が小さい場合であっても、効率よく入射光を集 光することができる。また、上記レンズ部は、上記層構造体に対面するガラス基板の 面と反対側の最表面より層構造体側に形成されるのが好ましい。この場合、レンズ部 が形成されたガラス基板を容易に接着することができる。また、接着前にレンズ部が 加工されることになるので、加工方法等に制限を受けることが少なぐレンズ形状等の 設計の自由度が増加する。
[0020] この発明に係る半導体受光素子の製造方法は、半導体基板と、入射光に対して光 学的に透明なガラス基板とを準備する第 1工程と、該半導体基板の一方面側に、複 数の化合物半導体層を含む層構造体を形成する第 2工程と、該層構造体を挟んで 半導体基板とは逆側に、酸化シリコン膜を形成する第 3工程と、該酸化シリコン膜が ガラス基板の一方面と接触するように、該酸ィ匕シリコン膜を介して該ガラス基板を層 構造体に接着する第 4工程と、この第 4工程の後に実施される工程であって、上記層 構造体に接触している半導体基板を除去する第 5工程とを少なくとも備える。
[0021] この発明に係る製造方法では、複数の化合物半導体層を含む層構造体の最表面 側に形成された酸化シリコン膜がガラス基板の一方面と接触するように、層構造体が 形成された半導体基板とガラス基板とが接着された後に、半導体基板が除去される。 そのため、上記層構造体の光入射面側に酸ィ匕シリコン膜を介してガラス基板が接着 された半導体受光素子が容易に得られる。
[0022] この発明に係る製造方法では、半導体基板が除去された後もガラス基板が存在す るので、層構造体に含まれる複数の化合物半導体層が薄膜化された場合でも、層構 造体の機械的強度が上記ガラス基板により保たれることになる。また、当該製造方法 により得られた半導体受光素子は、上記特許文献 1一 3に記載された半導体受光素 子のように、薄化された基板部分の周りに厚みのある部分を形成する必要はなぐ素 子の小型化が容易に実現できる。なお、ガラス基板が接着される前は、半導体基板 により層構造体の機械的強度が保たれることになる。
[0023] この発明に係る製造方法において、上記層構造体は酸ィ匕シリコン膜を介してガラス 基板に接着されているので、積層された複数の化合物半導体層はガラス基板に接着 剤等を用いることなく接着される。そのため、ガラス基板側力も入射された光は、上記 接着剤等により吸収されるということなく積層された複数の化合物半導体層に到達し 得る。
[0024] 半導体基板を除去する上記第 5工程では、半導体基板をウエットエッチングにより 除去するのが好ましい。
[0025] この発明に係る製造方法は、さらに、上記第 1工程と上記第 2工程との間に実施さ れる工程であって、半導体基板と前記層構造体との間に位置する、上記ウエットエツ チングを停止させるためのエッチング停止層を形成する第 1サブ工程と、上記第 5ェ 程の後に実施される工程であって、上記エッチング停止層をウエットエッチングにより 除去する第 6工程を備えるのが好ましい。この場合、半導体基板のエッチングが可能 になり、エッチング停止層をエッチングできないエッチング液と、エッチング停止層の エッチングが可能である一方化合物半導体層のエッチングができないエッチング液と を適宜選択することで、半導体基板を除去した後に、エッチング停止層だけを除去で きる。そのため、層構造体 (複数の化合物半導体層）を残して半導体基板を確実かつ 容易に除去できる。
[0026] この発明に係る製造方法は、さらに、上記第 1サブ工程と上記第 2工程との間に実 施される工程であって、エッチング停止層と層構造体との間に位置する、複数の化合 物半導体層をエッチング液カゝら保護するための保護層を形成する第 2サブ工程を備 えるのが好ましい。この場合、層構造体 (複数の化合物半導体層）がエッチング液に より汚染されるのが確実に防止される。
[0027] また、この発明に係る製造方法にお!、て、上記層構造体は、複数の化合物半導体 層として半導体基板に対面する側力 順に積層された、第 1導電型のキャップ層、第 1導電型の光吸収層、及び第 1導電型の高濃度キャリア層を含むのが好ましい。
[0028] この発明に係る製造方法は、さらに、上記第 2工程と上記第 3工程との間に実施さ れる工程であって、層構造体と酸化シリコン膜との間に位置するよう、該層構造体を 挟んで半導体基板とは逆側に反射防止膜を形成する第 3サブ工程を備えてもよい。 この場合、光吸収層に入射しょうとする光の反射が防止され、光吸収層における入射 光量が増えるので、光感度が向上する。
[0029] この発明に係る製造方法は、さらに、上記第 5工程の後に実施される工程であって 、少なくともキャップ層に第 2導電型の受光領域を形成する第 7工程と、この第 7工程 の後に実施される工程であって、キャップ層から高濃度キャリア層まで達する窪み部 を形成する第 8工程と、上記第 7工程の後に実施される工程であって、上記受光部、 上記第 1パッド電極配置部及び上記第 2パッド電極配置部を、それぞれメサ状に成 形する第 9工程と、第 1パッド電極配置部上に第 1パッド電極を形成する第 10工程と 、第 2パッド電極配置部上に第 2パッド電極を形成する第 11工程と、上記第 1配線電 極を、その一部が受光部と第 1パッド電極配置部との間にわたって該受光部及び該 第 1パッド電極配置部の側面に沿うように形成する第 12工程と、上記第 2配線電極を 、その一部が受光部の窪み部と第 2パッド電極配置部との間にわたって該窪み部、 該受光部及び該第 2パッド電極配置部の側面に沿うように形成する第 13工程とを備 えてもよい。
[0030] この場合、上記第 1パッド電極配置部、受光部及び第 2パッド電極配置部が分離さ れるので、寄生容量がより一層低減され得る。また、受光部に高濃度キャリア層に達 する窪み部が形成され、この窪み部を介して受光部の高濃度キャリア層と第 2パッド 電極とが第 2配線電極により電気的に接続される。このように、受光部の高濃度キヤリ ァ層力 電極が直接引き出されることになり、直列抵抗が大幅に低減される。これら の結果、高速な応答特性に優れた半導体受光素子が得られる。
[0031] また、上述の構成において、第 1パッド電極配置部、受光部及び第 2パッド電極配 置部のそれぞれは、高濃度キャリア層の一部、光吸収層の一部及びキャップ層の一 部を含んでいるので、第 1パッド電極と第 2パッド電極とを略同じ高さに配置することも 容易になる。力 tlえて、当該半導体受光素子がバンプボンディングにより実装可能にな る。
[0032] さらに、第 1パッド電極配置部だけでなぐ第 2パッド電極配置部も受光部と分離さ れて形成されるので、受光部と第 1パッド電極との間隔及び受光部と第 2パッド電極と の間隔が比較的広くなる。しかしながら、上述のように受光部の高濃度キャリア層から 電極が直接引き出されていることから、配線長が長くなつても直列抵抗は大幅に低減 される。
[0033] この発明に係る製造方法は、さらに、上記第 7工程の後に実施される工程であって 、受光領域を覆うように光反射膜を形成する第 14工程を備えてもよい。この場合、吸 収されずに光吸収層を一度通り抜けた光が光反射膜で反射され、再度光吸収層に 入射するので (光吸収層における吸収確率が向上する）、光感度が向上する。
[0034] この発明に係る製造方法にお!ヽて、上記ガラス基板には、入射光を集光するレンズ 部が形成されることが好ましい。この場合、入射光の照射範囲に比べて受光領域が 小さい場合であっても、効率よく入射光を集光することができる。上記レンズ部は、層 構造体に対面するガラス基板の面と反対側の最表面より該層構造体側に形成される のが好ましい。この場合、レンズ部が形成されたガラス基板を層構造体に容易に接着 することができる。また、接着前にレンズ部が加工されるようになるので、加工方法等 に制限を受けることが少なぐレンズ形状等の設計の自由度が増加する。 [0035] なお、この発明に係る各実施例は、以下の詳細な説明及び添付図面によりさらに 十分に理解可能となる。これら実施例は単に例示のために示されるものであって、こ の発明を限定するものと考えるべきではない。
[0036] また、この発明のさらなる応用範囲は、以下の詳細な説明から明らかになる。しかし ながら、詳細な説明及び特定の事例はこの発明の好適な実施例を示すものではある 力 例示のためにのみ示されているものであって、この発明の思想及び範囲における 様々な変形および改良はこの詳細な説明から当業者には自明であることは明らかで ある。
発明の効果
[0037] この発明によれば、機械的強度を保ちつつ、十分に小型化を可能にする半導体受 光素子及びその製造方法を提供することができる。
図面の簡単な説明
[0038] [図 1]は、この発明に係る半導体受光素子の第 1実施例の概略構成を示す平面図で ある。
[図 2]は、図 1に示された半導体受光素子の、 II II線に沿った断面構造を説明するた めの図である。
[図 3]は、この発明に係る半導体受光素子の第 1実施例の製造工程を説明するため の断面図である（その 1)。
[図 4]は、この発明に係る半導体受光素子の第 1実施例の製造工程を説明するため の断面図である（その 2)。
[図 5]は、この発明に係る半導体受光素子の第 1実施例の製造工程を説明するため の断面図である（その 3)。
[図 6]は、この発明に係る半導体受光素子の第 1実施例の製造工程を説明するため の断面図である（その 4)。
[図 7]は、この発明に係る半導体受光素子の第 1実施例の製造工程を説明するため の断面図である（その 5)。
[図 8]は、この発明に係る半導体受光素子の第 1実施例の製造工程を説明するため の断面図である（その 6)。 [図 9]は、この発明に係る半導体受光素子の第 1実施例の製造工程を説明するため の断面図である（その 7)。
[図 10]は、この発明に係る半導体受光素子の第 1実施例の製造工程を説明するため の断面図である（その 8)。
[図 11]は、この発明に係る半導体受光素子の第 1実施例の製造工程を説明するため の断面図である（その 9)。
[図 12]は、この発明に係る半導体受光素子の第 1実施例の製造工程を説明するため の断面図である（その 10)。
[図 13]は、この発明に係る半導体受光素子の第 2実施例の断面構造を説明するため の図である。
[図 14]は、この発明に係る半導体受光素子の第 2実施例の製造工程を説明するため の断面図である（その 1)。
[図 15]は、この発明に係る半導体受光素子の第 2実施例の製造工程を説明するため の断面図である（その 2)。
[図 16]は、この発明に係る半導体受光素子の第 2実施例の製造工程を説明するため の断面図である（その 3)。
[図 17]は、この発明に係る半導体受光素子の第 3実施例 (アレイ構造)の断面構造を 説明するための図である。
[図 18]は、この発明に係る半導体受光素子の第 4実施例 (アレイ構造)の断面構造を 説明するための図である。
[図 19]は、この発明に係る半導体素子が適用可能な光インターコネクションシステム の概略構成を示す図である。
符号の説明
1…ガラス基板、 la…レンズ部、 lb…最表面、 2…反射防止膜、 3 (3a, 3b)…高濃 度キャリア層、 5 (5a, 5b)…光吸収層、 7 (7a, 7b)…キャップ層、 9…受光領域、 10 …酸化シリコン膜、 11 · · ·受光部、 13…窪み部、 19· · ·パッシベーシヨン膜、 21…第 1 ノッド電極配置部、 23…第 1パッド電極、 31 · · ·第 2パッド電極配置部、 33· · ·第 2パッ ド電極、 41 · · ·バンプ電極、 43…第 1配線電極、 45…第 2配線電極、 51…半導体基 板、 52· ··バッファ層、 53· ··エッチング停止層、 54· ··保護層、 101…光インターコネク シヨンシステム、 103…半導体発光素子、 105· ··駆動回路、 107…光導波路基板、 1 07a…光導波路、 109· ··増幅回路、 LS…層構造体、 Μ1、 Μ2· ··モジュール、 PD1、 PD2…半導体受光素子、 PD3、 Ρϋ4· ··半導体受光素子アレイ。
発明を実施するための最良の形態
[0040] 以下、この発明に係る半導体受光素子及びその製造方法の各実施例を、図 1〜図 1 9を用いて詳細に説明する。なお、図面の説明において、同一要素又は同一機能を 有する要素には、同一符号を用いることとし、重複する説明は省略する。
[0041] (第 1実施例）
図 1は、この発明に係る半導体受光素子の第 1実施例の概略構成を示す平面図で ある。図 2は、図 1における II II線に沿った、第 1実施例に係る半導体素子の断面構 造を説明するための図である。なお、図 1において、バンプ電極 41は省略されている
[0042] この第 1実施例に係る半導体受光素子 PD1は、層構造体 LSと、ガラス基板 1とを備 えている。この半導体受光素子 PD1は、光がガラス基板 1側から層構造体 LSに入射 する裏面入射型の半導体受光素子である。また、半導体受光素子 PD1は、例えば 波長帯 0. 85 mの近距離光通信用受光素子である。
[0043] 層構造体 LSは、順次積層された、反射防止膜 2、 n型 (第一導電型)の高濃度キヤ リア層 3、 n型の光吸収層 5及び n型のキャップ層 7を含んでいる。層構造体 LSにおけ る反射防止膜 2側には、膜 10を介してガラス基板 1が接着されている。ガラス基板 1 は、その厚みが 0. 3mm程度であり、入射光に対して光学的に透明である。膜 10は 、層構造体 LSの高濃度キャリア層 3 (反射防止膜 2)側に形成される。膜 10は、酸ィ匕 シリコン ば) )からなり、その厚みが 0. 1 m程度である。
2
[0044] 反射防止膜 2は、高濃度キャリア層 3と酸ィ匕シリコン膜 10との間に位置し、例えば Si N力 なる。反射防止膜 2の厚みは、当該反射防止膜 2の屈折率を nとし、受光波長
X
をえとすると、 λ Ζ4ηに設定されている。例えば、波長帯 0. 85 /z mの近距離光通信 用受光素子の場合、反射防止膜 2の厚みは、 1000— 3000Aとなる。
[0045] 層構造体 LSは、受光部 11と、第 1パッド電極配置部 21と、第 2パッド電極配置部 3 1とに形成されている。受光部 11、第 1パッド電極配置部 21及び第 2パッド電極配置 部 31は、ガラス基板 1の上に、互いに分離された状態で配置されることとなる。
[0046] 受光部 11は、 n型の高濃度キャリア層 3a、 n型の光吸収層 5a及び n型のキャップ層 7aを含んでメサ状 (この実施例では、円錐台状）とされている。キャップ層 7aには、 p 型 (第 2導電型)の受光領域 9が形成されている。受光部 11の頂部、及び、受光領域 9は、光入射方向から見て、円形状を呈している。
[0047] 受光部 11の頂部には、光入射方向から見て受光領域 9の外側に、窪み部 13が形 成されている。窪み部 13は、高濃度キャリア層 3aに達し、受光領域 9を囲むように溝 状に形成されている。これにより、受光部 11は、受光領域 9を含んでメサ状とされた 内側部分 1 laと、当該内側部分 1 laを囲むように位置する外側部分 1 lbとを含んで 構成されることとなる。窪み部 13は、光入射方向から見て、受光領域 9の縁に沿い且 っ受光部 11の頂部の一部（第 1パッド電極配置部 21近傍部分)を残すように Cの字 状に形成されている。
[0048] 受光領域 9の表面側には、環状のコンタクト電極 15が配置されている。このコンタク ト電極 15は、受光領域 9と電気的に接続されている。コンタクト電極 15は Ti-Pt-Au からなり、その厚みは lOOOnm程度である。なお、コンタクト電極 15は、図 2において 、受光領域 9 (キャップ層 7a)に埋め込まれるように配置されている力 これに限られる ことなく、受光領域 9 (キャップ層 7a)の上に配置するようにしてもよ!、。
[0049] 窪み部 13の底部には、コンタクト電極 17が配置されている。このコンタクト電極 17 は、高濃度キャリア層 3aと電気的に接続されている。コンタクト電極 17は Au-GeZN iZAuの積層体からなり、その厚みは lOOOnm程度である。コンタクト電極 17も、窪 み部 13と同様に、光入射方向から見て、 Cの字状〖こ形成されることとなる。
[0050] 受光部 11の表面側には、受光領域 9を覆うようにパッシベーシヨン膜 19が形成され ている。
[0051] 第 1パッド電極配置部 21及び第 2パッド電極配置部 31は、 n型の高濃度キャリア層 3b、 n型の光吸収層 5b及び n型のキャップ層 7bを含んでメサ状 (この実施例では、円 錐台状）とされている。第 1パッド電極配置部 21及び第 2パッド電極配置部 31の頂部 は、光入射方向から見て、円形状を呈している。 [0052] 第 1パッド電極配置部 21の頂部には、ノ ッシベーシヨン膜 19の上に第 1パッド電極 23が配置されている。第 2パッド電極配置部 31の頂部には、ノッシベーシヨン膜 19 の上に第 2パッド電極 33が配置されている。第 1パッド電極 23及び第 2パッド電極 33 は Ti Pt Auからなり、その厚みは 1. 5 m程度である。第 1パッド電極 23及び第 2 ノ ッド電極 33は、ガラス基板 1からの高さが略同じとされ、光入射方向から見て円形 状を呈している。第 1パッド電極 23及び第 2パッド電極 33のそれぞれには、図 2に示 されたように、バンプ電極 41が配置される。
[0053] 高濃度キャリア層 3 (3a、 3b)は、化合物半導体層であって、例えばキャリア濃度が l X 1018Zcm3程度の AlGaAs (Al組成 0. 3)からなる。高濃度キャリア層 3 (3a、 3b) の厚みは 2 /z m程度である。高濃度キャリア層 3の A1組成比は 0. 3以上とするのが好 ましい。波長 850nm以上の光を受光するのであれば A1糸且成比 Xは 0. 04であればよ いが、より好適な高濃度キャリア層 3としては A1組成比は 0. 3以上が好ましい。ただし 、高濃度キャリア層 3の A1組成比は、受光する光の波長により適宜決定されて良ぐ 例えば、波長 650nmの短波長光を受光するのであれば、 A1組成比は 0. 4以上が必 要となる。
[0054] 光吸収層 5 (5a、 5b)は、化合物半導体層であって、例えばキャリア濃度が 1 X 10" Zcm3程度の GaAsからなる。光吸収層 5 (5a、 5b)の厚みは 3 μ m程度である。
[0055] キャップ層 7 (7a、 7b)は、化合物半導体層であって、例えばキャリア濃度が 5 X 101
5Zcm3程度の AlGaAs (Al組成 0. 3)からなる。キャップ層 7 (7a、 7b)の厚みは 0. 3 μ m程度である。
[0056] 受光領域 9は、キャップ層 7aの所望の領域に P型不純物（例えば、 Zn)を熱拡散さ せ、当該領域を p型に反転させたものであり、その深さは 0. 4 m程度である。受光 領域 9の径は、 5— 200 μ ΐη φである。窪み部 13 (溝）の幅は、 5 μ m程度である。た だし、受光径は、受光素子に求められる特性に依存するので、 1 m— 10mmまで の広 、範囲で設計可能である。
[0057] コンタクト電極 15と第 1パッド電極 23とは、第 1配線電極 43により電気的に接続され ている。第 1配線電極 43は、受光部 11と第 1パッド電極配置部 21との間にわたり、パ ッシベーシヨン膜 19の上に配置されている。第 1配線電極 43は、受光部 11における 窪み部 13が形成されていない領域の上を通って、受光部 11の側面及び第 1パッド 電極配置部 21の側面に沿うように伸びて ヽる。第 1配線電極 43は Ti Pt Auからな り、その厚みは 1. 5 m程度である。
[0058] 第 1配線電極 43における受光部 11上に位置する部分は、受光領域 9を覆うように 当該受光領域 9上に位置し、円形状を呈している。この実施例において、第 1配線電 極 43における受光部 11上に位置する部分は、光反射膜として機能する。なお、第 1 配線電極 43とは別に光反射膜を形成するように構成してもよ!/ヽ。
[0059] 第 1配線電極 43は、その一端がパッシベーシヨン膜 19に形成されたコンタクトホー ル 19aを通してコンタクト電極 15に接続され、その他端が第 1パッド電極 23に接続さ れる。これにより、受光領域 9は、コンタクト電極 15及び第 1配線電極 43を通して第 1 ノッド電極 23 (バンプ電極 41)に電気的に接続される。即ち、受光領域 9側の電極の 取り出しは、コンタクト電極 15、第 1配線電極 43、第 1パッド電極 23及びバンプ電極 4 1により実現される。
[0060] コンタクト電極 17と第 2パッド電極 33とは、第 2配線電極 45により電気的に接続され ている。第 2配線電極 45は、受光部 11の窪み部 13と第 2パッド電極配置部 31との間 にわたり、ノッシベーシヨン膜 19の上に配置されている。第 2配線電極 45における受 光部 11上に位置する部分は、第 1配線電極 43と接触しないように、光入射方向から 見て Cの字状に形成されている。第 2配線電極 45は、窪み部 13を構成する側面、受 光部 11の側面及び第 2パッド電極配置部 31の側面に沿うように伸びて 、る。第 2配 線電極 45は Ti Pt Auからなり、その厚みは 1. 5 μ m程度である。
[0061] 第 2配線電極 45は、その一端がパッシベーシヨン膜 19に形成されたコンタクトホー ル 19aを通してコンタクト電極 17に接続され、その他端が第 2パッド電極 33に接続さ れる。これにより、高濃度キャリア層 3aは、コンタクト電極 17及び第 2配線電極 45を通 して第 2パッド電極 33 (バンプ電極 41)に電気的に接続される。即ち、高濃度キャリア 層 3a側の電極の取り出しは、コンタクト電極 17、第 2配線電極 45、第 2パッド電極 33 及びバンプ電極 41により実現される。
[0062] 次に、上述のような構造を有する半導体受光素子 PD1の製造方法について、図 3 一図 12を参照して説明する。図 3—図 12は、第 1実施例に係る半導体受光素子の 製造方法を説明するための説明図であり、当該半導体受光素子の縦断面構成を示 している。
[0063] この製造方法では、以下の第 1工程一第 11工程を順次実行する。
[0064] (第 1工程）
まず、半導体基板 51とガラス基板 1を用意する。
[0065] (第 2工程）
半導体基板 51は、例えば、その厚みが 300— 500 mであり、キャリア濃度が I X 1018Zcm3程度の n型 GaAsからなる。半導体基板 51の上に、ハイドライド気相成長 法、クロライド気相成長法、有機金属化学気相蒸着法 (MOCVD法)又は分子線成 長法 (MBE法)等により、ノ ッファ層 52、エッチング停止層 53及び保護層 54を順次 成長させて、積層する（図 3参照)。その後、保護層 54の上に、ハイドライド気相成長 法、クロライド気相成長法、 MOCVD法又は MBE法等により、 n型のキャップ層 7、 n 型の光吸収層 5及び n型の高濃度キャリア層 3を順次成長させて、積層する（図 3参 照)。
[0066] バッファ層 52は、ノンドープの GaAsからなり、その厚みは 0. 05 μ m程度である。
エッチング停止層 53は、ノンドープの AlGaAs (Al糸且成 0. 4)からなり、その厚みは 1 . O /z m程度である。エッチング停止層 53は、半導体基板 51とキャップ層 7との間に 位置するように形成されることとなる。エッチング停止層 53の A1組成比は 0. 4以上と するのが好ましい。これは、この Al Ga Asは、後述する GaAsをエッチングする際
0. 5 0. 5
に使用されるエッチング液によってエッチングされにくいためである。保護層 54は、ノ ンドープの GaAsからなり、その厚みは 0. 2 m程度である。保護層 54は、エツチン グ停止層 53とキャップ層 7との間に位置するように形成される。
[0067] (第 3工程）
第 3工程では、プラズマ化学気相蒸着（Plasma Chemical Vapor Deposition： PCVD )法により、高濃度キャリア層 3の上に反射防止膜 2及び膜 10を順次形成する（図 3参 照)。反射防止膜 2は、膜 10と高濃度キャリア層 3との間に位置するように形成される
[0068] 以上の第 1及び第 2工程により、層構造体 LS及び膜 52— 54、 10が半導体基板 51 の上に形成される。
[0069] (第 4工程）
第 4工程では、層構造体 LS及び膜 52— 54、 10が形成された半導体基板 51とガラ ス基板 1とを接着する（図 4参照)。まず、当該ガラス基板 1の一方面 (表面)を清浄ィ匕 する。次に、ガラス基板 1の清浄化された表面と半導体基板 51の最表面膜 10とが互 いに接触するように、ガラス基板 1と半導体基板 51とを重ね合わせる。このように重ね 合わせた状態で加圧及び加熱を行い、両基板 51、 1を融着により貼り合わせる。
[0070] 具体的には、重ね合わせたガラス基板 1と半導体基板 51との間に加える圧力は約 98kPaであり、このときの加熱温度としては 500— 700°Cが好ましい。半導体基板 51 上の最表面膜 10は酸ィ匕シリコンより成るので、このような条件で加圧及び加熱を行う ことにより、最表面膜 10とガラス基板 1の表面とが融着し、半導体基板 51とガラス基 板 1とが互いに接着される。
[0071] なお、この貼り合わせ工程を実施するに際しては、ガラス基板 1の表面ば力りではな ぐ半導体基板 51上の最表面膜 10も清浄であることが望ましい。そのためには、例え ば、最表面膜 10を形成した PCVD装置力も半導体基板 51を取り出した直後に融着 作業を行うなどの工夫をするとよい。
[0072] また、使用するガラス基板は、 GaAsの熱膨張係数に近いものを使用するのが好適 である。これにより、加熱後の冷却工程において、熱膨張係数の差により半導体基板 51とガラス基板 1との間に生じる応力を極力低減でき、応力に起因する接着強度の 低下および結晶欠陥の発生を最小限に抑えることができる。
[0073] (第 5工程）
第 5工程では、半導体基板 51を除去する。ガラス基板 1と半導体基板 51とが貼り合 わされた後には、ガラス基板 1の反対側において、半導体基板 51の他方面 (裏面）が 露出されている。この工程では、半導体基板 51の裏面側から、半導体基板 51とバッ ファ層 52をエッチングにより除去する。
[0074] まず、半導体基板 51とバッファ層 52とをエッチングすることができ、エッチング停止 層 53に対しエッチング速度の遅 、エッチング液を用 V、て、半導体基板 51とバッファ 層 52とを除去する。この後の第 6工程にて、エッチング停止層 53をエッチングするこ とができ、保護層 54に対しエッチング速度の遅いエッチング液を用いて、エッチング 停止層 53を除去する。これにより、層構造体 LS等が積層されたガラス基板 1が得ら れる。
[0075] 使用するエッチング液としては、アンモニア水 (NH OH)と過酸化水素（H O )との
4 2 2 混合溶液 (NH OH :H O = 1 : 5)、及び塩酸 (HC1)が好ましい。まず、互いに貼り
4 2 2
合わされたガラス基板 1と半導体基板 51とを NH OHと H Oとの混合溶液に浸す。
4 2 2
これにより、半導体基板 51は裏面側よりエッチングされていく。エッチングが進み、半 導体基板 51が除去されてしまうと、続いて半導体基板 51上に成長してあったバッフ ァ層 52 (GaAs)がエッチングされ始める。その後、エッチングが更に進むと、バッファ 層 52が除去され、エッチング液中でエッチング停止層 53が露出される。ここで、エツ チング停止層 53(A1 Ga As)は、このエッチング液ではエッチング速度が非常に
0. 5 0. 5
遅いので、エッチング停止層 53が露出されたときにエッチングが自動的に停止され る。このようにして、まず、半導体基板 51とバッファ層 52とが除去される。
[0076] (第 6工程）
第 6工程では、エッチング停止層 53と保護層 54を除去する。第 5工程に続いて、ェ ツチング停止層 53、保護層 54及び層構造体 LS等が残ったガラス基板 1を NH OH
4 と H Oとの混合溶液より取り出し、水洗、乾燥した後に、塩酸液に浸す。このとき、ェ
2 2
ツチング速度を速くするために HC1液を予め 50°C程度に加熱すると好ましい。 GaAs は HC1ではほとんどエッチングされないので、今度はエッチング停止層 53のみがエツ チングされ、保護層 54(GaAs)が露出されたときにエッチングが自動的に停止される ( 図 5参照）。このようにして、エッチング停止層 53が除去される。
[0077] 次に、保護層 54を除去する（図 6参照)。保護層 54の除去は、 NH OHと H Oとの
4 2 2 混合溶液により行うことができる。保護層 54はまた GaAsなので、この後に露出するキ ヤップ層は AlGaAs層でできて!/、るのでこのエッチング液ではエッチングされな!/、。
[0078] (第 7工程）
第 7工程では、キャップ層 7上に、 SiO又は SiNカゝらなる膜 55を形成する。そして
2 X
、受光領域 9を形成する予定位置に存在する膜 55をパターユングして開口する（図 7 参照)。その後、キャップ層 7上にパターンィ匕された膜 55をマスクとして、不純物（例え ば、 Zn等）を熱拡散させ、キャップ層 7の一部を p型に反転させる。これにより、受光 領域 9が形成されることとなる（図 7参照)。そして、膜 55をバッファドフッ酸 (BHF)に より除去する。
[0079] (第 8工程）
第 8工程では、キャップ層 7上に、窪み部 13を形成する予定位置に開口を有するレ ジスト膜 56を形成する。レジスト膜 56の形成は、フォトリソグラフィ法を用いることがで きる。そして、レジスト膜 56をマスクとして、 Brとメタノールとの混合液により高濃度キ
2
ャリア層 3が露出するまでエッチング (ウエットエッチング)する。これにより、窪み部 13 が形成されることとなる（図 8参照)。続いて、レジスト膜 56を除去 (リムーブ)する。
[0080] (第 9工程）
第 9工程では、キャップ層 7上に、所望の位置に開口を有するレジスト膜 57を形成 する。レジスト膜 57の形成は、フォトリソグラフィ法を用いることができる。そして、レジ スト膜 57をマスクとして、 Brとメタノールとの混合液により反射防止膜 2が露出するま
2
でエッチング (ウエットエッチング）し、窪み部を形成する。これにより、受光部 11、第 1 パッド電極配置部 21及び第 2パッド電極配置部 31が互いに電気的に分離されてメ サ状に形成される（図 9参照)。すなわち、受光部 11が高濃度キャリア層 3a、光吸収 層 5a及びキャップ層 7aを含み、第 1パッド電極配置部 21及び第 2パッド電極配置部 31が高濃度キャリア層 3b、光吸収層 5b及びキャップ層 7bを含むこととなる。このとき 、外側部分 libに対応する位置にレジスト膜 57を存在させておくことにより、深さ方向 だけでなく横方向へのエッチングの進行を適切に制御することができ、窪み部 13の 形成、及び、受光部 11と第 1パッド電極配置部 21と第 2パッド電極配置部 31との分 離を適切に行うことができる。この結果、半導体受光素子 PD1を製造する際の歩留ま りを高くすることができる。続いて、レジスト膜 57を除去する。
[0081] (第 10—第 13工程）
第 10—第 13工程を以下に示す。これら工程では、窪み部 13に対応する位置に開 口を有するレジスト膜 (図示せず)を形成する。そして、このレジスト膜をマスクとして、 窪み部 13が形成されることにより露出した高濃度キャリア層 3 (3a)上に、蒸着とリフト オフ法とにより Au-GeZNiZAuからなるコンタクト電極 17を形成する（図 10参照）。 また、コンタクト電極 15を形成する予定位置に開口を有するようにレジスト膜を再度 形成し直し、当該レジスト膜をマスクとして、受光領域 9に蒸着とリフトオフ法とにより Ti -Pt-Auからなるコンタクト電極 15を形成する（同じく図 10参照）。続いて、上記レジ スト膜を除去する。なお、コンタクト電極 15は、図 10において、受光領域 9 (キャップ 層 7a)に埋め込まれるように形成している力 これに限られることなぐ受光領域 9 (キ ヤップ層 7a)の表面上に形成するようにしてもよ！、。
[0082] PCVD法により、表面に SiN力もなるパッシベーシヨン膜 19を形成する。そして、コ
X
ンタクト電極 15、 17に対応する位置に開口を有するレジスト膜（図示せず)を形成し、 当該レジスト膜をマスクとして、パッシベーシヨン膜 19にコンタクトホール 19aを形成 する（図 11参照)。続いて、上記レジスト膜を除去する。
[0083] 続いて、第 1パッド電極 23、第 2パッド電極 33、第 1配線電極 43及び第 2配線電極 45に対応する位置に開口を有するレジスト膜（図示せず)を形成する。そして、このレ ジスト膜をマスクとして、リフトオフ法により、 Ti Pt Auカゝらなる第 1パッド電極 23、第 2パッド電極 33、第 1配線電極 43及び第 2配線電極 45を形成する（図 12参照）。この とき、第 1配線電極 43は受光領域 9を覆うように形成される。ここで、第 1パッド電極 2 3と第 1配線電極 43とは一体に形成されることとなり、第 2パッド電極 33と第 2配線電 極 45とは一体に形成されることとなる。続いて、上記レジスト膜を除去する。その後、 H雰囲気にてシンターする。
2
[0084] これら第 1一第 13工程により、図 1及び図 2に示された構成の半導体受光素子 PD 1が完成する。
[0085] なお、バンプ電極 41は、メツキ法、半田ボール搭載法や印刷法で第 1パッド電極 2 3及び第 2パッド電極 33に半田を形成し、リフローすること〖こよって得ることができる。 また、バンプ電極 41は半田に限られるものではなぐ金バンプ、ニッケルバンプ、銅 バンプでもよぐ導電性フイラ一等の金属を含む導電性榭脂バンプでもよい。
[0086] 以上のように、この第 1実施例に係る半導体受光素子 PD1において、高濃度キヤリ ァ層 3、光吸収層 5及びキャップ層 7等を薄膜化した場合でも、層構造体 LS (積層さ れた高濃度キャリア層 3、光吸収層 5及びキャップ層 7)の機械的強度がガラス基板 1 により保たれることとなる。また、本第 1実施例においては、従来の半導体受光素子の ように、基板厚みを残した部分を形成する必要はなぐ半導体受光素子 PD1の小型 化を容易に図ることができる。
[0087] また、この第 1実施例に係る半導体受光素子 PD1において、層構造体 LSは膜 10 を介してガラス基板 1に接着されているので、層構造体 LSとガラス基板 1とを接着剤 等を用いることなく接着することができる。そのため、ガラス基板 1側力も入射した光は 、上記接着剤等により吸収されるということなく層構造体 LSに到達し得る。
[0088] この第 1実施例に係る半導体受光素子 PD1において、膜 10と高濃度キャリア層 3 ( 3a)との間には、反射防止膜 2が形成されている。これにより、受光領域 9に入射しよ うとする光の反射が防止され、光吸収層に入射する光が増えるので、光感度を向上 することができる。
[0089] この第 1実施例に係る半導体受光素子 PD1において、受光領域 9を覆うように第 1 配線電極 43 (光反射膜)が形成されているので、吸収されずに光吸収層を一度通り 抜けた光が第 1配線電極 43にて反射された光ももう一度光吸収層 5aに入射して吸 収されることとなる。これにより、光感度を向上することができる。
[0090] この第 1実施例に係る半導体受光素子 PD1において、層構造体 LSは、受光部 11 と、第 1パッド電極配置部 21と、第 2パッド電極配置部 31とに形成され、受光部 11〖こ は、高濃度キャリア層 3aに達する窪み部 13が形成されており、第 1配線電極 43が受 光部 11と第 1パッド電極配置部 21との間にわたって当該受光部 11及び当該第 1パ ッド電極配置部 21の側面に沿うように形成され、第 2配線電極 45が、窪み部 13と第 2パッド電極配置部 31との間にわたつて当該窪み部 13、当該受光部 11及び当該第 2パッド電極配置部 31の側面に沿うように形成されている。これにより、第 1及び第 2 パッド電極配置部 21、 31と受光部 11とが分離されているので、寄生容量をより一層 低減することができる。また、受光部 11の高濃度キャリア層 3aに達するように形成さ れた窪み部 13を通して受光部 11の高濃度キャリア層 3aと第 2パッド電極 33とを第 2 配線電極 45により電気的に接続することにより、受光部 11の高濃度キャリア層 3aか ら電極が直接引き出されることとなり、直列抵抗を大幅に低減することができる。これ らの結果、高速な応答特性に優れた半導体受光素子 PD1を実現することができる。
[0091] ところで、受光領域 9の径 (面積)を大きくすると、素子容量も大きくなり、高周波信 号の伝達障害の度合いを示す CR積が大きくなつてしまう。し力しながら、この実施例 によれば、上述したように直列抵抗が大幅に低減されるので、 CR積が小さくなる。こ のため、 CR積を同程度に維持する、すなわち高速応答特性を同程度に維持するの であれば、この実施例に係る半導体受光素子を採用することで、受光領域 9の面積 を大きくすることができる。
[0092] この第 1実施例に係る半導体受光素子 PD1において、第 1パッド電極配置部 21及 び第 2パッド電極配置部 31のそれぞれが高濃度キャリア層 3b、光吸収層 5b及びキヤ ップ層 7bを含んでいるので、第 1パッド電極 23と第 2パッド電極 33とを同じ高さに配 置することも容易となり、半導体受光素子 PD1の実装をバンプボンディングにて行う ことが可能となる。
[0093] この第 1実施例に係る半導体受光素子 PD1において、第 1パッド電極配置部 21だ けでなぐ第 2パッド電極配置部 31も受光部 11と分離されているので、受光部 11 (受 光領域 9)と第 1パッド電極 23との間隔及び受光部 11 (受光領域 9)と第 2パッド電極 33との間隔が比較的広くなる。し力しながら、上述したように高濃度キャリア層 3aから 電極が直接引き出されていることから、配線長が長くなつても直列抵抗は大幅に低減 されている。
[0094] この第 1実施例に係る半導体受光素子 PD1において、窪み部 13は、受光領域 9を 囲むように溝状に形成されている。これにより、受光部 11の高濃度キャリア層 3aと第 2配線電極 45 (コンタクト電極 17)との接続面積が大きくなり、直列抵抗をより一層低 減することができる。
[0095] この第 1実施例に係る半導体受光素子 PD1において、第 1パッド電極 23及び第 2 ノッド電極 33には、バンプ電極 41が配置される。これにより、配線抵抗を増カロさせる ことなぐ半導体受光素子 PD1を実装することができる。
[0096] また、この第 1実施例に係る半導体受光素子 PD1の製造方法において、層構造体 LSの最表面側に形成された酸ィ匕シリコン膜 10がガラス基板 1の一方面と接触するよ うに、層構造体 LSが形成された半導体基板 51とガラス基板 1とが接着された後に、 半導体基板 51を除去するので、層構造体 LSの光入射面側に膜 10を介してガラス 基板 1が接着された半導体受光素子 PD1を容易に製造することができる。 [0097] 上記半導体受光素子 PD1の製造方法では、半導体基板 51が除去された後もガラ ス基板 1が存在するので、その後の製造工程においても、層構造体 LSの機械的強 度が上記ガラス基板 1により保たれることとなる。なお、ガラス基板 1を接着する前は、 半導体基板 51により層構造体 LSの機械的強度が保たれることとなる。
[0098] 上記半導体受光素子 PD1の製造方法において、層構造体 LS (積層された高濃度 キャリア層 3、光吸収層 5及びキャップ層 7)を形成する工程の前に実施され、エッチ ング停止層 53を半導体基板 51と層構造体 LSとの間に位置させるように形成するェ 程と、半導体基板 51を除去する工程の後に実施され、エッチング停止層 53をゥエツ トエッチングにより除去する工程とを備えている。これにより、半導体基板 51をエッチ ング可能であり、エッチング停止層 53をエッチング可能でないエッチング液と、エッチ ング停止層 53をエッチング可能であり、層構造体 LSをエッチング可能でな 、エッチ ング液とを適宜選択して用いることで、半導体基板 51を除去し、その後に、エツチン グ停止層 53だけを除去できる。そのため、層構造体 LSを残して半導体基板 51を確 実且つ容易に除去できる。
[0099] 上記半導体受光素子 PD1の製造方法において、エッチング停止層 53を形成する 工程の後に実施され、保護層 54をエッチング停止層 53と層構造体 LSとの間に位置 させるように形成する工程を備えている。これにより、層構造体 LS (積層された高濃 度キャリア層 3、光吸収層 5及びキャップ層 7)がエッチング液により汚染されるのを確 実に防ぐことができる。
[0100] (第 2実施例）
図 13は、この発明に係る半導体受光素子の第 2実施例の断面構成を説明するた めの図である。この第 2実施例に係る半導体受光素子 PD2は、ガラス基板 1にレンズ 部 laが形成されている点で第 1実施例に係る半導体受光素子 PD1と相違する。
[0101] 半導体受光素子 PD2は、層構造体 LSと、ガラス基板 1とを備えている。この半導体 受光素子 PD2は、光がガラス基板 1側力 層構造体 LSに入射する裏面入射型の半 導体受光素子である。また、半導体受光素子 PD2は、例えば波長帯 0. 85 mの近 距離光通信用受光素子である。
[0102] ガラス基板 1には、入射光を集光するレンズ部 laが形成されている。このレンズ部 1 aは、ガラス基板 1の最表面 lbより窪んで形成されている。
[0103] 次に、上述した構成の半導体受光素子 PD2の製造方法について、図 14一図 16を 参照して説明する。図 14一図 16は、第 2実施例に係る半導体受光素子の製造方法 を説明するための説明図であり、半導体受光素子の縦断面構成を示している。
[0104] この製造方法では、以下の第 1工程一第 13工程を順次実行する。まず、この第 2実 施例における第 1一第 3工程については、上述の第 1実施例における第 1一第 3工程 と同じであり、説明を省略する。
[0105] (第 4工程）
第 4工程では、層構造体 LS及び膜 52— 54、 10が形成された半導体基板 51とガラ ス基板 1とを接着する（図 14参照)。まず、レンズ部 laが形成されたガラス基板 1を用 意し、当該ガラス基板 1の一方面 (表面)を清浄ィ匕する。次に、ガラス基板 1の清浄ィ匕 された表面と最表面膜 10とが互いに接触するように、ガラス基板 1と半導体基板 51と を重ね合わせる。このように重ね合わせた状態で加圧及び加熱を行い、両基板 51、 1を融着により貼り合わせる。半導体基板 51とガラス基板 1との接着方法は、第 1実施 例における第 4工程における接着方法と同じである。
[0106] (第 5及び第 6工程）
第 5及び第 6工程では、半導体基板 51、ノ ッファ層 52、エッチング停止層 53及び 保護層 54を除去する（図 15参照)。半導体基板 51、ノ ッファ層 52、エッチング停止 層 53及び保護層 54の除去方法は、第 1実施例における第 5及び第 6工程における 除去方法と同じである。
[0107] (第 7工程）
第 7工程では、キャップ層 7上に、 SiO又は SiNカゝらなる膜 55を形成し、受光領域
2 X
9を形成する予定位置に存在する膜 55をパターユングして開口する（図 16参照)。こ のとき、ガラス基板 1の表面側にマーカを付与し且つ両面露光機を用いることで、付 与したマーカを基準としてレンズ部 laと受光領域 9を形成する予定位置とを容易に対 応させることができる。なお、マーカを付与する代わりに、レンズ部 laの外形をマーカ として利用してもよい。
[0108] その後、キャップ層 7上にパターンィ匕された膜 55をマスクとして、不純物（例えば、 Z n等）を熱拡散させ、キャップ層 7の一部を p型に反転させる。これにより、受光領域 9 が形成されることとなる（図 16参照)。そして、膜 55をバッファドフッ酸 (BHF)により除 去する。
[0109] この第 2実施例における第 8—第 13工程は、第 1実施例における第 8—第 13工程 と同じであり、ここでの説明を省略する。これら第 1一第 13工程により、図 13に示され た構成の半導体受光素子 PD2が完成する。
[0110] 以上のように、第 2実施例では、上述の第 1実施例と同様に、層構造体 LS (積層さ れた高濃度キャリア層 3、光吸収層 5及びキャップ層 7)の機械的強度がガラス基板 1 により保たれると共に、半導体受光素子 PD2の小型化を容易に図ることができる。
[0111] また、この第 2実施例に係る半導体受光素子 PD2において、ガラス基板 1には、レ ンズ部 laが形成されている。これにより、入射光の照射範囲に比べて受光領域 9が 小さい場合であっても、効率よく入射光を集光することができる。この結果、 SN比に 優れ、信頼性の高 、半導体受光素子 PD2を得ることができる。
[0112] また、本第 2実施例において、レンズ部 laは、ガラス基板 1の最表面 lbより窪んで 形成されている。これにより、レンズ部 laが形成されたガラス基板 1を容易に接着する ことができる。また、接着前にレンズ部 laが加工されることとなるので、加工方法等に 制限を受けることが少なぐレンズ形状等の設計の自由度が増加する。
[0113] なお、レンズ部 laは、層構造体 LS及び膜 52— 54、 10が形成された半導体基板 5 1とガラス基板 1とを接着した後に形成してもよい。しカゝしながら、レンズ形状等の設計 の自由度を考慮すると、レンズ部 laを予め形成したガラス基板 1を半導体基板 51に 接着することが好ましい。
[0114] 次に、この発明に係る半導体受光素子の第 3及び第 4実施例として、図 17及び図 1 8に基づいて、受光部 11が複数並設された半導体受光素子アレイ PD3、 PD4につ いて説明する。なお、図 17は、この発明に係る半導体受光素子の第 3実施例 (アレイ 構造)の断面構造を説明するための図であり、図 18は、この発明に係る半導体受光 素子の第 4実施例 (アレイ構造)の断面構造を説明するための図である。これら第 3及 び第 4実施例に係る半導体受光素子アレイ PD3、 PD4は、いわゆる裏面入射型の 半導体受光素子アレイである。 [0115] 半導体受光素子アレイ PD3、 PD4は、図 17及び図 18にそれぞれ示されたように、 複数の受光部 11が、 1次元もしくは 2次元方向に配列されてアレイ状に複数並設さ れている。半導体受光素子アレイ PD3、 PD4においては、隣接する受光部 11にそ れぞれ対応する第 1パッド電極配置部 21と第 2パッド電極配置部 31とが一体化され 、メサ状に形成している。なお、第 2パッド電極 33同士は互いに電気的に接続されて いる。
[0116] 半導体受光素子アレイ PD3、 PD4では、上述の第 1及び第 2実施例と同様に、層 構造体 LS (積層された高濃度キャリア層 3、光吸収層 5及びキャップ層 7)の機械的 強度がガラス基板 1により保たれる。また、受光部 11 (受光領域 9)の狭ピッチ化が可 能となり、半導体受光素子アレイ PD3、 PD4の小型化 (コンパクト化）を容易に図るこ とがでさる。
[0117] 次に、図 19を参照して、上記実施例に係る半導体受光素子（半導体受光素子ァレ ィ）を用いた光インターコネクションシステムについて説明する。図 19は、この発明に 係る半導体受光素子が適用可能な光インターコネクションシステムの概略構成を示 す図である。
[0118] 光インターコネクションシステム 101は、複数のモジュール（例えば、 CPU、集積回 路チップ、メモリー等) Ml、 M2間の信号を光で伝送するシステムであって、半導体 発光素子 103、駆動回路 105、光導波路基板 107、半導体受光素子 PD1、増幅回 路 109等を含んでいる。半導体発光素子 103は、裏面出射型の垂直共振型面発光 レーザ（VCSEL : Vertical Cavity Surface Emitting Laser)を用いることができる。モジ ユール Mlと駆動回路 105とは、バンプ電極等を通して電気的に接続されている。半 導体発光素子 103と駆動回路 105とは、バンプ電極を通して電気的に接続されてい る。半導体受光素子 PD1と増幅回路 109とは、バンプ電極 41を通して電気的に接 続されている。増幅回路 109とモジュール M2とは、バンプ電極等を通して電気的に 接続されている。
[0119] モジュール Mlから出力された電気信号は、駆動回路 105に送られ、半導体発光 素子 103にて光信号に変換されて出力される。半導体発光素子 103から出力された 光信号は、光導波路基板 107の光導波路 107aを通り、半導体受光素子 PD1に入 力する。半導体受光素子 PD1に入力した光信号は、電気信号に変換されて、増幅 回路 109に送られ、増幅される。増幅された電気信号は、モジュール M2に送られる 。以上により、モジュール Mlから出力された電気信号力 モジュール M2に伝送され ることとなる。
[0120] なお、半導体受光素子 PD1の代わりに、半導体受光素子 PD2あるいは半導体受 光素子アレイ PD3、 PD4を用いてもよい。半導体受光素子アレイ PD3、 PD4を用い る場合、半導体発光素子 103、駆動回路 105、光導波路基板 107及び増幅回路 10 9もアレイィ匕されることとなる。
[0121] この発明は、上述の実施例に限定されるものではない。例えば、半導体基板 51、 高濃度キャリア層 3 (3a、 3b)、光吸収層 5 (5a、 5b)、キャップ層 7 (7a、 7b)等の厚み 、用いる材料等は、上述したものに限られない。具体的には、半導体基板 51の材料 として、上述した GaAsの代わりに、 Si、 InP、 InGaAs、 InSb、 InAsSbを用いてもよ い。
[0122] 窪み部 13の形状は、上述した受光領域を囲むような溝状に限るものではなぐ高濃 度キャリア層 3aに達する深さを有するものであれば、どのような形状に形成してもよい 。もちろん、窪み部 13を形成しなくてもよい。
[0123] この実施例では、第 1パッド電極 23と第 1配線電極 43とを一体に成形し、第 2パッド 電極 33と第 2配線電極 45とを一体に成形している力 これに限られることなぐそれ ぞれ別体に形成するようにしてもょ ヽ。
[0124] また、この発明に係る半導体受光素子の製造方法では、窪み部 13を形成した後に 、受光部 11、第 1パッド電極配置部 21及び第 2パッド電極配置部 31を分離している 力 受光部 11、第 1パッド電極配置部 21及び第 2パッド電極配置部 31を分離した後 に、窪み部 13を形成するようにしてもよい。
[0125] 以上の本発明の説明から、本発明を様々に変形しうることは明らかである。そのよう な変形は、本発明の思想および範囲力 逸脱するものとは認めることはできず、すべ ての当業者にとって自明である改良は、以下の請求の範囲に含まれるものである。 産業上の利用可能性
[0126] この発明に係る半導体素子は、システム装置内及び装置間の信号を光で伝送する 光インターコネクション技術等に適用可能である。

Claims

請求の範囲
[1] 複数の化合物半導体層が積層された半導体受光素子であって、
前記複数の化合物半導体層を含む層構造体と、
前記層構造体の光入射面側に設けられた酸化シリコン膜と、
前記層構造体の光入射面側に、前記酸化シリコン膜を介して接着された、入射光 に対して光学的に透明なガラス基板を備えた半導体受光素子。
[2] 請求項 1記載の半導体受光素子において、
前記層構造体は、前記複数の化合物半導体層として前記光入射面側力 順に積 層された、第 1導電型の高濃度キャリア層、第 1導電型の光吸収層及び第 1導電型の キャップ層を含み、
少なくとも前記キャップ層には、第 2導電型の受光領域が形成されている。
[3] 請求項 2記載の半導体受光素子において、
前記層構造体は、前記高濃度キャリア層と前記酸ィ匕シリコン膜との間に設けられた 反射防止膜をさらに含む。
[4] 請求項 2記載の半導体受光素子は、さらに、
前記層構造体における前記キャップ層側に、前記受光領域を覆うように設けられた 光反射膜を備える。
[5] 請求項 2記載の半導体受光素子において、
前記複数の化合物半導体層は、
前記受光領域の周辺を含む前記キャップ層の一部、該キャップ層の一部に隣接す る前記光吸収層の一部、及び該光吸収層の一部に隣接する前記高濃度キャリア層 の一部を含んだ状態でメサ状に成形された受光部と、
前記受光部に隣接する第 1パッド電極配置部であって、前記キャップ層の一部、前 記光吸収層の一部、及び前記高濃度キャリア層の一部を含んだ状態でメサ状に成 形された第 1パッド電極配置部と、
前記第 1パッド電極配置部とともに前記受光部を挟むように設けられた第 2パッド電 極配置部であって、前記キャップ層の一部、前記光吸収層の一部、及び前記高濃度 キャリア層の一部を含んだ状態でメサ状に成形された第 2パッド電極配置部とにより 構成され、
前記受光部は、前記キャップ層の一部力 前記高濃度キャリア層に達する窪み部 を有し、
当該半導体受光素子は、さらに、
前記第 1パッド電極配置部上に配置された第 1パッド電極と、
前記第 1パッド電極と前記受光領域とを電気的に接続する第 1配線電極であって、 その一部が前記受光部と前記第 1パッド電極配置部との間にわたって該受光部及び 該第 1パッド電極配置部の側面に沿うように形成された第 1配線電極と、
前記第 2パッド電極配置部上に配置された第 2パッド電極と、
前記第 2パッド電極と前記受光部の前記高濃度キャリア層とを電気的に接続する第 2配線電極であって、その一部が前記受光部の前記窪み部と前記第 2パッド電極配 置部との間にわたつて該窪み部、該受光部及び該第 2パッド電極配置部の側面に沿 うように形成された第 2配線電極とを備える。
[6] 請求項 5記載の半導体受光素子において、
前記窪み部は、前記受光領域を取り囲むように溝状に形成されて 、る。
[7] 請求項 5記載の半導体受光素子は、さらに、
前記第 1パッド電極及び前記第 2パッド電極のそれぞれに接触したバンプ電極を備 える。
[8] 請求項 5記載の半導体受光素子は、さらに
前記受光部と同一構造を有する一又はそれ以上の受光部を備え、これら受光部が アレイ状に並設されている。
[9] 請求項 1記載の半導体受光素子において、
前記ガラス基板には、入射光を集光するレンズ部が形成されて!ヽる。
[10] 請求項 9記載の半導体受光素子において、
前記レンズ部は、前記層構造体に対面する前記ガラス基板の面と反対側の最表面 より前記層構造体側に形成されている。
[11] 複数の化合物半導体層が積層された半導体受光素子の製造方法であって、
半導体基板と、入射光に対して光学的に透明なガラス基板とを準備する第 1工程と 前記半導体基板の一方面側に、前記複数の化合物半導体層を含む層構造体を形 成する第 2工程と、
前記層構造体を挟んで前記半導体基板とは逆側に、酸ィ匕シリコン膜を形成する第 3工程と、
前記酸ィ匕シリコン膜が前記ガラス基板の一方面と接触するように、該酸ィ匕シリコン膜 を介して該ガラス基板を前記層構造体に接着する第 4工程と、
前記第 4工程の後に実施される工程であって、前記層構造体に接触している前記 半導体基板を除去する第 5工程を備えた半導体受光素子の製造方法。
[12] 請求項 11記載の製造方法において、
前記第 5工程では、前記半導体基板がウエットエッチングにより除去される。
[13] 請求項 12記載の製造方法は、さらに、
前記第 1工程と前記第 2工程との間に実施される工程であって、前記半導体基板と 前記層構造体との間に位置する、上記ウエットエッチングを停止させるためのエッチ ング停止層を形成する第 1サブ工程と、
前記第 5工程の後に実施される工程であって、前記エッチング停止層をウエットエツ チングにより除去する第 6工程を備える。
[14] 請求項 13記載の製造方法は、さらに、
前記第 1サブ工程と前記第 2工程との間に実施される工程であって、前記エツチン グ停止層と前記層構造体との間に位置する、前記複数の化合物半導体層をエツチン グ液カゝら保護するための保護層を形成する第 2サブ工程を備える。
[15] 請求項 11記載の製造方法において、
前記層構造体は、前記複数の化合物半導体層として前記半導体基板に対面する 側から順に積層された、第 1導電型のキャップ層、第 1導電型の光吸収層、及び第 1 導電型の高濃度キャリア層を含む。
[16] 請求項 11記載の製造方法は、さらに、
前記第 2工程と前記第 3工程との間に実施される工程であって、前記層構造体と前 記酸ィ匕シリコン膜との間に位置するよう、前記層構造体を挟んで前記半導体基板と は逆側に反射防止膜を形成する第 3サブ工程を備える。
[17] 請求項 16記載の製造方法は、さらに、
前記第 5工程の後に実施される工程であって、少なくとも前記キャップ層に第 2導電 型の受光領域を形成する第 7工程と、
前記第 7工程の後に実施される工程であって、前記キャップ層から前記高濃度キヤ リア層まで達する窪み部を形成する第 8工程と、
前記第 7工程の後に実施される工程であって、前記受光領域の周辺を含む前記キ ヤップ層の一部、該キャップ層の一部に隣接する前記光吸収層の一部、及び該光吸 収層の一部に隣接する前記高濃度キャリア層の一部を含んだ受光部と、前記受光部 に隣接する第 1パッド電極配置部であって、前記キャップ層の一部、前記光吸収層の 一部、及び前記高濃度キャリア層の一部を含んだ第 1パッド電極配置部と、前記第 1 ノ ッド電極配置部とともに前記受光部を挟むように設けられた第 2パッド電極配置部 であって、前記キャップ層の一部、前記光吸収層の一部、及び前記高濃度キャリア 層の一部を含んだ第 2パッド電極配置部を、それぞれメサ状に成形する第 9工程と、 前記第 1パッド電極配置部上に、第 1パッド電極を形成する第 10工程と、 前記第 2パッド電極配置部上に、第 2パッド電極を形成する第 11工程と、 前記受光領域と前記第 1パッド電極とを電気的に接続する第 1配線電極を、その一 部が前記受光部と前記第 1パッド電極配置部との間にわたって該受光部及び該第 1 ノッド電極配置部の側面に沿うように形成する第 12工程と、
前記受光部の前記高濃度キャリア層と前記第 2パッド電極とを電気的に接続する第 2配線電極を、その一部が前記受光部の前記窪み部と前記第 2パッド電極配置部と の間にわたって該窪み部、該受光部及び該第 2パッド電極配置部の側面に沿うよう に形成する第 13工程を備える。
[18] 請求項 17記載の製造方法は、さらに、
前記第 7工程の後に実施される工程であって、前記受光領域を覆うように光反射膜 を形成する第 14工程を備える。
[19] 請求項 11記載の製造方法において、
前記ガラス基板には、入射光を集光するレンズ部が形成されて!ヽる。 請求項 19記載の製造方法において、
前記レンズ部は、前記層構造体に対面する前記ガラス基板の面と反対側の最表面 より前記層構造体側に形成されて!、る。
PCT/JP2004/017798 2003-12-04 2004-11-30 半導体受光素子及びその製造方法 WO2005055327A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04819834A EP1693902A1 (en) 2003-12-04 2004-11-30 Semiconductor light-receiving device and method for manufacturing same
US10/581,081 US7834413B2 (en) 2003-12-04 2004-11-30 Semiconductor photodetector and method of manufacturing the same
KR1020067007768A KR101092147B1 (ko) 2003-12-04 2004-11-30 반도체 수광 소자 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-406396 2003-12-04
JP2003406396A JP2005167090A (ja) 2003-12-04 2003-12-04 半導体受光素子及びその製造方法

Publications (1)

Publication Number Publication Date
WO2005055327A1 true WO2005055327A1 (ja) 2005-06-16

Family

ID=34650252

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/017798 WO2005055327A1 (ja) 2003-12-04 2004-11-30 半導体受光素子及びその製造方法

Country Status (7)

Country Link
US (1) US7834413B2 (ja)
EP (1) EP1693902A1 (ja)
JP (1) JP2005167090A (ja)
KR (1) KR101092147B1 (ja)
CN (1) CN100466301C (ja)
TW (1) TWI363427B (ja)
WO (1) WO2005055327A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2895566A1 (fr) * 2005-12-23 2007-06-29 Atmel Grenoble Soc Par Actions Capteur d'image aminci a plots de contact isoles par tranchee

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2007016556A (es) * 2005-06-30 2008-03-07 Agc Flat Glass Na Inc Dispositivo y metodo para la percepcion monoltica de imagenes.
US8478081B2 (en) 2005-06-30 2013-07-02 Agc Flat Glass North America, Inc. Monolithic image perception device and method
JP5005227B2 (ja) * 2006-02-01 2012-08-22 浜松ホトニクス株式会社 光検出素子、及び光検出素子の製造方法
JP5386862B2 (ja) * 2008-06-18 2014-01-15 信越半導体株式会社 半導体装置の製造方法
JP2011165848A (ja) * 2010-02-09 2011-08-25 Hitachi Ltd 面入射型フォトダイオード
CN102779892B (zh) * 2011-05-10 2015-01-21 中国科学院上海微系统与信息技术研究所 基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器
US10790407B2 (en) * 2014-08-06 2020-09-29 The Boeing Company Fabrication of sensor chip assemblies with microoptics elements
FR3026891A1 (fr) * 2014-10-06 2016-04-08 St Microelectronics Crolles 2 Sas Dispositif d'imagerie integre a illumination face arriere avec routage d'interconnexion simplifie
JP6903896B2 (ja) * 2016-01-13 2021-07-14 ソニーグループ株式会社 受光素子の製造方法
JP6884948B2 (ja) * 2017-03-17 2021-06-09 国立研究開発法人情報通信研究機構 高速フォトディテクターアレー
JP7361490B2 (ja) * 2019-05-07 2023-10-16 日本ルメンタム株式会社 半導体受光素子及び半導体受光素子の製造方法
FR3100658A1 (fr) * 2019-09-10 2021-03-12 Stmicroelectronics (Crolles 2) Sas Dispositif électronique comprenant des composants optiques et électroniques intégrés et procédé de fabrication

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101929A (ja) * 1983-10-19 1985-06-06 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン 透明な半導体支持構体
JPS63161680A (ja) * 1986-12-25 1988-07-05 Mitsubishi Electric Corp 半導体受光素子
JPH0595130A (ja) * 1991-10-01 1993-04-16 Nippon Telegr & Teleph Corp <Ntt> 半導体受光装置
JPH05102513A (ja) * 1991-10-04 1993-04-23 Nikko Kyodo Co Ltd 半導体受光素子
JPH05267708A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 光半導体装置の電極構造
JPH05291604A (ja) * 1992-04-07 1993-11-05 Oki Electric Ind Co Ltd 半導体受光素子及びその製造方法
JPH0677518A (ja) * 1992-08-26 1994-03-18 Nec Corp 半導体受光素子
JP2002231992A (ja) * 2001-02-02 2002-08-16 Toshiba Corp 半導体受光素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104287A (ja) 1989-09-19 1991-05-01 Fujitsu Ltd 半導体受光素子の製造方法
JPH0537004A (ja) 1991-07-25 1993-02-12 Sumitomo Electric Ind Ltd 受光素子
JPH05152551A (ja) 1991-11-27 1993-06-18 Sanyo Electric Co Ltd 固体撮像素子の製造方法
JPH06296035A (ja) 1993-04-07 1994-10-21 Nippon Telegr & Teleph Corp <Ntt> 光検出器及びその製造方法
JPH06326293A (ja) 1993-05-12 1994-11-25 Hamamatsu Photonics Kk 光検出装置
ATE313857T1 (de) * 1995-05-19 2006-01-15 Heidenhain Gmbh Dr Johannes Strahlungsempfindliches detektorelement
JP3924352B2 (ja) 1997-06-05 2007-06-06 浜松ホトニクス株式会社 裏面照射型受光デバイス
JP3956647B2 (ja) 2001-05-25 2007-08-08 セイコーエプソン株式会社 面発光レ−ザの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101929A (ja) * 1983-10-19 1985-06-06 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン 透明な半導体支持構体
JPS63161680A (ja) * 1986-12-25 1988-07-05 Mitsubishi Electric Corp 半導体受光素子
JPH0595130A (ja) * 1991-10-01 1993-04-16 Nippon Telegr & Teleph Corp <Ntt> 半導体受光装置
JPH05102513A (ja) * 1991-10-04 1993-04-23 Nikko Kyodo Co Ltd 半導体受光素子
JPH05267708A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 光半導体装置の電極構造
JPH05291604A (ja) * 1992-04-07 1993-11-05 Oki Electric Ind Co Ltd 半導体受光素子及びその製造方法
JPH0677518A (ja) * 1992-08-26 1994-03-18 Nec Corp 半導体受光素子
JP2002231992A (ja) * 2001-02-02 2002-08-16 Toshiba Corp 半導体受光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2895566A1 (fr) * 2005-12-23 2007-06-29 Atmel Grenoble Soc Par Actions Capteur d'image aminci a plots de contact isoles par tranchee

Also Published As

Publication number Publication date
TW200531300A (en) 2005-09-16
US20070284685A1 (en) 2007-12-13
CN100466301C (zh) 2009-03-04
TWI363427B (en) 2012-05-01
KR20060115997A (ko) 2006-11-13
JP2005167090A (ja) 2005-06-23
CN1846314A (zh) 2006-10-11
US7834413B2 (en) 2010-11-16
KR101092147B1 (ko) 2011-12-12
EP1693902A1 (en) 2006-08-23

Similar Documents

Publication Publication Date Title
US7968429B2 (en) Method of manufacturing a semiconductor photodetector device by removing the semiconductor substrate on one surface after forming the light-transmitting layer on the opposing surface
EP1744417B1 (en) Semiconductor light emitting element and manufacturing method thereof
US7719017B2 (en) Semiconductor light-emitting device and its manufacturing method
US7991251B2 (en) Optical module mounted with WDM filter
JP4499385B2 (ja) 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
WO2005055327A1 (ja) 半導体受光素子及びその製造方法
US7649236B2 (en) Semiconductor photodetector and photodetecting device having layers with specific crystal orientations
KR101004243B1 (ko) 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치
US20100252902A1 (en) Semiconductor device and imaging device using the semiconductor device
JP4279650B2 (ja) 半導体受光素子
JP4331258B2 (ja) 半導体光検出素子
JP4438038B2 (ja) 面型受光素子、およびその製造方法
JP2002151732A (ja) 半導体光検出器の作製方法
JP2005129776A (ja) 半導体受光素子
JP5197436B2 (ja) センサーチップ及びその製造方法。
JP2000022285A (ja) 光電融合デバイス
JP2007227835A (ja) 薄型光素子及びその製造方法、デバイス製造方法、並びに電子機器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480025324.5

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020067007768

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004819834

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004819834

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067007768

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10581081

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10581081

Country of ref document: US