JP4331258B2 - 半導体光検出素子 - Google Patents
半導体光検出素子 Download PDFInfo
- Publication number
- JP4331258B2 JP4331258B2 JP2009009096A JP2009009096A JP4331258B2 JP 4331258 B2 JP4331258 B2 JP 4331258B2 JP 2009009096 A JP2009009096 A JP 2009009096A JP 2009009096 A JP2009009096 A JP 2009009096A JP 4331258 B2 JP4331258 B2 JP 4331258B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- electrode
- light
- layer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
本発明は、半導体光検出素子と、その製造方法とに関する。
近年、ＣＰＵの駆動周波数の高速化（例えば、１０ＧＨｚ以上）に伴い、システム装置内及び装置間の信号を光で伝送する光インターコネクション技術が着目されている。この光インターコネクション技術には、半導体光検出素子及び半導体発光素子といった光半導体素子が用いられる。
ところで、光インターコネクション技術に用いる半導体光検出素子としては、外部基板への実装性を考慮して、光検出素子から信号を取り出すための電極（信号電極）が光入射面とは反対側の面に配置されたものが好適である。信号電極が光入射面とは反対側の面に配置された半導体光検出素子として、半導体基板の光入射面の裏面側に複数の化合物半導体層が形成された裏面入射型の半導体光検出素子が知られている（例えば、特許文献１〜３参照）。
特許文献１〜３に記載された裏面入射型の半導体光検出素子では、下記の目的で、受光部に対応する基板部分を部分的に薄化し、部分的に薄化された基板部分を囲むように基板厚みを残した部分を形成している。第１の目的は、半導体基板の光吸収による光信号劣化あるいは消失を防ぐことである。第２の目的は、半導体光検出素子を外部基板等にワイヤボンディングあるいはバンプボンディングにより実装する際に、半導体光検出素子がダメージを受ける、あるいは破損するのを防ぐことである。
しかしながら、上述した特許文献１〜３に記載された裏面入射型の半導体光検出素子においては、基板厚みを残した部分が存在することから、半導体光検出素子の小型化には限界がある。特に、半導体光検出素子のアレイ化を図る場合、狭ピッチ化が困難なため、素子のサイズが大きくならざるを得ず、アレイ化した半導体光検出素子のコンパクト化ができなくなる。
本発明は上述の点に鑑みてなされたもので、機械的強度を保ちつつ、小型化を十分に図ることが可能な半導体光検出素子及びその製造方法を提供することを課題とする。
本発明に係る半導体光検出素子は、複数の化合物半導体層を含む層構造体を備え、当該層構造体の一方面側に受光領域が形成された半導体光検出素子であって、層構造体の一方面側に配置され、受光領域に電気的に接続された第１電極部と、層構造体の他方面側に配置され、第１電極部に電気的に接続された第２電極部と、層構造体の他方面側に配置され、層構造体の他方面側の領域に電気的に接続された第３電極部と、受光領域及び第１電極部を覆うように層構造体の一方面側に形成され、入射光に対して光学的に透明な光透過層と、を備えることを特徴とする。
本発明に係る半導体光検出素子では、層構造体に含まれる複数の化合物半導体層を薄膜化した場合でも、層構造体の機械的強度が上記光透過層により保たれることとなる。また、本発明においては、上記特許文献１〜３に記載された半導体光検出素子のように、基板厚みを残した部分を形成する必要はなく、素子の小型化を容易に図ることができる。
また、本発明に係る半導体光検出素子においては、層構造体の他方面側に第２電極部及び第３電極部が配置されており、当該光検出素子を受光領域が配置された一方面の裏面となる他方面側を外部基板等の実装面に対向させた状態で実装することができる。この結果、半導体光検出素子の実装を容易に行うことができる。
また、光透過層は、酸化シリコンからなる膜と、ガラス基板とを含み、ガラス基板は、酸化シリコンからなる膜を介して、層構造体の一方面側に接着されていることが好ましい。この場合、層構造体は酸化シリコンからなる膜を介してガラス基板に接着されているので、層構造体とガラス基板とを接着剤等を用いることなく接着することができる。そのため、ガラス基板側から入射した光は、上記接着剤等により吸収されることなく層構造体に到達し得る。
また、光透過層は、酸化シリコンあるいは樹脂からなる膜を含むことが好ましい。
また、複数の化合物半導体層として、第１導電型の高濃度キャリア層、第１導電型の光吸収層及び第１導電型のキャップ層を含み、受光領域として、少なくともキャップ層に第２導電型の領域が形成されていることが好ましい。
また、複数の化合物半導体層には、高濃度キャリア層、光吸収層及び受光領域が形成されたキャップ層部分を含んでメサ状とされた受光部が形成されており、第１電極部は、受光部を囲むように形成された窪み部に形成された配線電極を通して第２電極部と電気的に接続されており、第３電極部は、受光部に含まれる高濃度キャリア層部分に電気的に接続されていることが好ましい。この場合、受光部がメサ状とされて分離されるので、寄生容量をより一層低減することができる。また、受光部をメサ状に形成するための窪み部に形成した配線電極を、層構造体を貫通する貫通電極として利用することができ、貫通電極の形成を極めて容易に行うことができる。また、受光部の高濃度キャリア層から電極が直接引き出されることとなり、直列抵抗を大幅に低減することができる。
また、第１電極部は、層構造体を貫通する貫通配線を通して第２電極部と電気的に接続されており、第３電極部は、高濃度キャリア層に電気的に接続されていることが好ましい。この場合、貫通配線により、第１電極部と第２電極部との電気的な接続を確実に行うことができる。また、高濃度キャリア層から電極が直接引き出されることとなり、直列抵抗を大幅に低減することができる。
また、第２電極部及び第３電極部は、それぞれパッド電極を含んでおり、当該各パッド電極にバンプ電極が配置されることが好ましい。
また、層構造体における他方面側には、受光領域に対応して光反射膜が形成されていることが好ましい。この場合、吸収されずに光吸収層を一度通り抜けた光が光反射膜で反射し、もう一度光吸収層に入射して吸収されるので、光感度をより一層向上することができる。
また、受光領域がアレイ状に複数並設されていることが好ましい。
本発明に係る半導体光検出素子の製造方法は、複数の化合物半導体層を積層して形成する半導体光検出素子の製造方法であって、半導体基板を準備し、半導体基板の一方面側に、積層された複数の化合物半導体層を含む層構造体を形成する工程と、層構造体における半導体基板とは反対側に位置する一方面側に受光領域を形成する工程と、層構造体の一方面側に、受光領域に電気的に接続される第１電極部を形成する工程と、受光領域及び第１電極部を覆うように、層構造体の一方面側に入射光に対して光学的に透明な光透過層を形成する工程と、光透過層を形成する工程の後に、半導体基板を除去する工程と、半導体基板を除去する工程の後に、層構造体の他方面側に、第１電極部と電気的に接続する第２電極部を形成する工程と、半導体基板を除去する工程の後に、層構造体の他方面側に、層構造体の他方面側の領域に電気的に接続する第３電極部を形成する工程と、を備えることを特徴とする。
本発明に係る半導体光検出素子の製造方法では、複数の化合物半導体層を含む層構造体の一方面側に光透過層を形成した後に、半導体基板を除去するので、層構造体の一方面側に光透過層が形成された半導体光検出素子を容易に製造することができる。
また、本発明では、半導体基板が除去された後も光透過層が存在するので、層構造体に含まれる複数の化合物半導体層を薄膜化した場合でも、層構造体の機械的強度が上記光透過層により保たれることとなる。また、本発明においては、上記特許文献１〜３に記載された半導体光検出素子のように、基板厚みを残した部分を形成する必要はなく、素子の小型化を容易に図ることができる。なお、光透過層を形成する前は、半導体基板により機械的強度が保たれることとなる。
また、入射光に対して光学的に透明なガラス基板と、を更に準備し、光透過層を形成する工程は、受光領域及び第１電極部を覆うように、酸化シリコンからなる膜を形成して平坦化する工程と、酸化シリコンからなる膜における層構造体とは反対側の面とガラス基板の一方面とが接触するように、酸化シリコンからなる膜とガラス基板とを貼り合わせる工程と、を含むことが好ましい。この場合、層構造体は酸化シリコンからなる膜を介してガラス基板に接着されているので、積層された複数の化合物半導体層とガラス基板とを接着剤等を用いることなく接着することができる。そのため、ガラス基板側から入射した光は、上記接着剤等により吸収されるということなく積層された複数の化合物半導体層に到達し得る。
また、光透過層を形成する工程では、受光領域及び第１電極部を覆うように、酸化シリコンあるいは樹脂からなる膜を形成することが好ましい。
また、半導体基板を除去する工程では、半導体基板をウエットエッチングにより除去し、層構造体を形成する工程では、ウエットエッチングを停止させるエッチング停止層を半導体基板と複数の化合物半導体層との間に位置させるように形成することが好ましい。この場合、半導体基板をエッチング可能であり、エッチング停止層をエッチング可能でないエッチング液を用いることで、半導体基板を選択的に除去できる。そのため、複数の化合物半導体層を残して半導体基板を確実且つ容易に除去できる。
また、半導体基板を除去する工程の後に実施され、エッチング停止層をウエットエッチングにより除去する工程を更に備えることが好ましい。エッチング停止層をエッチング可能であり、化合物半導体層をエッチング可能でないエッチング液を用いることで、エッチング停止層だけを選択的に除去できる。そのため、層構造体（複数の化合物半導体層）を残してエッチング停止層を確実且つ容易に除去できる。
また、複数の化合物半導体層として、第１導電型の高濃度キャリア層、第１導電型の光吸収層及び第１導電型のキャップ層を含んでおり、層構造体を形成する工程では、半導体基板側から高濃度キャリア層、光吸収層及びキャップ層を順次積層し、受光領域を形成する工程では、当該受光領域として、少なくともキャップ層に第２導電型の領域を形成することが好ましい。
また、受光領域を形成する工程の後に、高濃度キャリア層、光吸収層及び受光領域が形成されたキャップ層部分を含む受光部をメサ状に形成する工程と、受光部を囲むように形成された窪み部に配線電極を形成し、当該配線電極を通して第１電極部と第２電極部と電気的に接続する工程と、を更に備え、第３電極部を形成する工程では、当該第３電極部を受光部に含まれる高濃度キャリア層部分に電気的に接続するように形成することが好ましい。この場合、受光部がメサ状とされて分離されるので、寄生容量をより一層低減することができる。また、受光部をメサ状に形成するための窪み部に形成した配線電極を、層構造体を貫通する貫通電極として利用することができ、貫通電極の形成を極めて容易に行うことができる。
また、第２電極部を形成する工程は、層構造体を貫通する貫通配線を形成し、当該貫通配線を通して第１電極部と第２電極部と電気的に接続する工程を含み、第３電極部を形成する工程では、当該第３電極部を高濃度キャリア層部分に電気的に接続するように形成することが好ましい。この場合、貫通配線により、第１電極部と第２電極部との電気的な接続を確実に行うことができる。また、高濃度キャリア層から電極が直接引き出されることとなり、直列抵抗を大幅に低減することができる。
また、層構造体における他方面側には、受光領域に対応して光反射膜を形成する工程を更に備えることが好ましい。この場合、吸収されずに光吸収層を通過した光が光反射膜で反射され、もう一度光吸収層に入射することにより、光吸収層で吸収される光が増えるので、光感度を向上することができる。
また、光透過層には、入射光を集光するレンズ部が形成されていることが好ましい。この場合、入射光の照射範囲に比べて受光領域が小さい場合であっても、効率よく入射光を集光することができる。
本発明によれば、機械的強度を保ちつつ、小型化を十分に図ることが可能な半導体光検出素子及びその製造方法を提供することができる。
また、本発明によれば、半導体光検出素子の実装を容易に行うことができる。
本発明の実施形態に係る半導体光検出素子について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体光検出素子を示す概略平面図である。図２は、図１におけるII−II線に沿った断面構成を説明するための模式図である。なお、図１においては、バンプ電極４１の図示を省略している。
図１は、第１実施形態に係る半導体光検出素子を示す概略平面図である。図２は、図１におけるII−II線に沿った断面構成を説明するための模式図である。なお、図１においては、バンプ電極４１の図示を省略している。
半導体光検出素子ＰＤ１は、層構造体ＬＳ１と、ガラス基板１とを備えている。この半導体光検出素子ＰＤ１は、光がガラス基板１側から層構造体ＬＳ１に入射する表面入射型の半導体光検出素子である。また、半導体光検出素子ＰＤ１は、例えば波長帯０．８５μｍの近距離光通信用光検出素子である。
層構造体ＬＳ１は、積層された、エッチング停止層２、ｎ型（第一導電型）の高濃度キャリア層３、ｎ型の光吸収層５、及びｎ型のキャップ層７を含んでいる。層構造体ＬＳ１の一方面側には、後述するパッシベーション膜１９が形成されている。層構造体ＬＳ１の他方面側には、電気絶縁膜（パッシベーション膜）２０が形成されている。電気絶縁膜２０は、例えばＳｉＮＸからなり、厚みが０．２μｍ程度である。
層構造体ＬＳ１には、受光部１１が形成されており、当該受光部１１を囲むように窪み部１２が形成されている。受光部１１は、ｎ型の高濃度キャリア層３ａ、ｎ型の光吸収層５ａ及びｎ型のキャップ層７ａを含んでメサ状（本実施形態においては、円錐台状）とされている。少なくともキャップ層７ａには、ｐ型（第２導電型）の受光領域９が形成されている。受光部１１の頂部、及び、受光領域９は、光入射方向から見て、円形状を呈している。
受光部１１の頂部には、光入射方向から見て受光領域９の外側に、窪み部１３が形成されている。窪み部１３は、高濃度キャリア層３ａに達し、受光領域９を囲むように溝状に形成されている。これにより、受光部１１は、受光領域９を含んでメサ状とされた内側部分１１ａと、当該内側部分１１ａを囲むように位置する外側部分１１ｂとを含んで構成されることとなる。窪み部１３は、光入射方向から見て、受光領域９の縁に沿い且つ受光部１１の頂部の一部を残すようにＣの字状に形成されている。
窪み部１３の底部には、コンタクト電極１７が配置されている。このコンタクト電極１７は、高濃度キャリア層３ａと電気的に接続されている。コンタクト電極１７はＡｕ−Ｇｅ／Ｎｉ／Ａｕの積層体からなり、その厚みは１０００ｎｍ程度である。コンタクト電極１７も、窪み部１３と同様に、光入射方向から見て、Ｃの字状に形成されることとなる。
受光部１１の表面側、すなわち層構造体ＬＳ１の一方面側には、受光領域９を覆うようにパッシベーション膜１９が形成されている。パッシベーション膜１９は、例えばＳｉＮＸからなる。本実施形態において、パッシベーション膜１９は反射防止膜として機能する。このため、パッシベーション膜１９の厚みは、パッシベーション膜１９の屈折率をｎとし、受光波長をλとすると、λ／４ｎに設定されている。例えば、波長帯０．８５μｍの近距離光通信用光検出素子の場合、パッシベーション膜１９の厚みは、１０００〜３０００Åとなる。なお、パッシベーション膜１９とは別に反射防止膜を形成するように構成してもよい。
高濃度キャリア層３（３ａ）は、化合物半導体層であって、例えばキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．３）からなる。高濃度キャリア層３（３ａ）の厚みは２μｍ程度である。高濃度キャリア層３のＡｌ組成比は０．３以上とするのが好ましい。波長０．８５μｍ以上の光を検出するのであればＡｌ組成比ｘは０．０４であればよいが、より好適な高濃度キャリア層３としてはＡｌ組成比は０．３以上が好ましい。ただし、高濃度キャリア層３のＡｌ組成比は、検出する光の波長により適宜決定されて良く、例えば、波長０．６５μｍの短波長光を検出するのであれば、Ａｌ組成比は０．４以上が必要となる。
光吸収層５（５ａ）は、化合物半導体層であって、例えばキャリア濃度が１×１０１４／ｃｍ３程度のＧａＡｓからなる。光吸収層５（５ａ）の厚みは３μｍ程度である。
キャップ層７（７ａ）は、化合物半導体層であって、例えばキャリア濃度が５×１０１５／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．３）からなる。キャップ層７（７ａ）の厚みは０．３μｍ程度である。
受光領域９は、層構造体ＬＳ１の一方面側に形成されている。この受光領域９は、キャップ層７ａの所望の領域にＰ型不純物（例えば、Ｚｎ）を熱拡散させ、当該領域をｐ型に反転させたものであり、その深さは０．４μｍ程度である。受光領域９の径は、５〜２００μｍφである。窪み部１３（溝）の幅は、５μｍ程度である。ただし、受光径は、光検出素子に求められる特性に依存するので、１μｍ〜１０ｍｍまでの広い範囲で設計可能である。
層構造体ＬＳ１の一方面側には、第１電極部２１が配置されている。第１電極部２１は、コンタクト電極２３と、後述する電極部分２５ａとを含んでいる。コンタクト電極２３は、受光領域９の表面側に環状に形成されており、受光領域９と電気的に接続されている。コンタクト電極２３はＴｉ／Ｐｔ／Ａｕからなり、その厚みは１０００ｎｍ程度である。なお、コンタクト電極２３は、図２において、受光領域９（キャップ層７ａ）に埋め込まれるように配置されているが、これに限られることなく、受光領域９（キャップ層７ａ）の上に配置するようにしてもよい。
コンタクト電極２３には、第１配線電極２５が電気的に接続されている。第１配線電極２５は、受光部１１と窪み部１２との間にわたり、パッシベーション膜１９の上に配置されている。第１配線電極２５は、受光部１１の頂部上に配置される電極部分２５ａと、窪み部１２に配置される電極部分２５ｂとを有している。第１配線電極２５はＴｉ／Ｐｔ／Ａｕからなり、その厚みは１．５μｍ程度である。第１配線電極２５における受光部１１上に位置する電極部分２５ａは、受光領域９を覆うことなくコンタクト電極２３上に位置し、環状とされている。第１配線電極２５の電極部分２５ａは、パッシベーション膜１９に形成されたコンタクトホール１９ａを通してコンタクト電極２３に接続されている。
層構造体ＬＳ１の他方面側には、第２電極部としての第１パッド電極２７が配置されている。第１パッド電極２７はＴｉ／Ｐｔ／Ａｕからなり、その厚みは１．５μｍ程度である。第１パッド電極２７は、電気絶縁膜２０、エッチング停止層２及びパッシベーション膜１９に形成されたコンタクトホール２９を通して第１配線電極２５（電極部分２５ｂ）に電気的に接続される。これにより、コンタクト電極２３は、第１配線電極２５を通して第１パッド電極２７に電気的に接続されることとなる。第１パッド電極２７には、バンプ電極４１が配置される。
また、層構造体ＬＳ１の他方面側には、第３電極部３１が配置されている。第３電極部３１は、第２パッド電極３３と、第２配線電極３５とを含んでいる。第２パッド電極３３及び第２配線電極３５はＴｉ／Ｐｔ／Ａｕからなり、その厚みは１．５μｍ程度である。第２パッド電極３３は、電気絶縁膜２０、エッチング停止層２及び高濃度キャリア層３に形成されたコンタクトホール３７を通して高濃度キャリア層３ａ及びコンタクト電極１７に電気的に接続される。第２配線電極３５は、受光領域９に対応して当該受光領域９の裏面側を覆うように形成されており、光反射膜として機能する。なお、第２配線電極３５とは別に光反射膜を形成するように構成してもよい。第２パッド電極３３には、第１パッド電極２７と同じく、バンプ電極４１が配置される。
受光領域９からの電極の取り出しは、コンタクト電極２３、第１配線電極２５、第１パッド電極２７及びバンプ電極４１により実現される。高濃度キャリア層３ａからの電極の取り出しは、コンタクト電極１７、第２パッド電極３３及びバンプ電極４１により実現される。
層構造体ＬＳ１の一方面側には、受光領域９及び第１電極部２１（コンタクト電極２３及び第１配線電極２５の電極部分２５ａ）を覆うように膜１０が形成されている。膜１０は、酸化シリコン（ＳｉＯ２）からなり、層構造体ＬＳ１とは反対側の面１０ａが平坦化されている。膜１０の厚みは、３〜１０μｍ程度である。
ガラス基板１は、膜１０における層構造体ＬＳ１とは反対側の面１０ａに接触して貼り合わされている。ガラス基板１は、その厚みが０．３ｍｍ程度であり、入射光に対して光学的に透明である。
次に、上述した構成の半導体光検出素子ＰＤ１の製造方法について、図３〜図１５を参照して説明する。図３〜図１５は、第１実施形態に係る半導体光検出素子の製造方法を説明するための説明図であり、半導体光検出素子の縦断面構成を示している。
本製造方法では、以下の工程（１）〜（１３）を順次実行する。
工程（１）
まず、半導体基板５１を用意する。半導体基板５１は、例えば、その厚みが３００〜５００μｍであり、キャリア濃度が１×１０１８／ｃｍ３程度のｎ型ＧａＡｓからなる。半導体基板５１の上に、ハイドライド気相成長法、クロライド気相成長法、有機金属化学気相蒸着法（ＭＯＣＶＤ法）又は分子線成長法（ＭＢＥ法）等により、バッファ層５３及びエッチング停止層２を順次成長させて、積層する（図３参照）。その後、エッチング停止層２の上に、ハイドライド気相成長法、クロライド気相成長法、ＭＯＣＶＤ法又はＭＢＥ法等により、ｎ型の高濃度キャリア層３、ｎ型の光吸収層５及びｎ型のキャップ層７を順次成長させて、積層する（図３参照）。
まず、半導体基板５１を用意する。半導体基板５１は、例えば、その厚みが３００〜５００μｍであり、キャリア濃度が１×１０１８／ｃｍ３程度のｎ型ＧａＡｓからなる。半導体基板５１の上に、ハイドライド気相成長法、クロライド気相成長法、有機金属化学気相蒸着法（ＭＯＣＶＤ法）又は分子線成長法（ＭＢＥ法）等により、バッファ層５３及びエッチング停止層２を順次成長させて、積層する（図３参照）。その後、エッチング停止層２の上に、ハイドライド気相成長法、クロライド気相成長法、ＭＯＣＶＤ法又はＭＢＥ法等により、ｎ型の高濃度キャリア層３、ｎ型の光吸収層５及びｎ型のキャップ層７を順次成長させて、積層する（図３参照）。
バッファ層５３は、ノンドープのＧａＡｓからなり、その厚みは０．０５μｍ程度である。エッチング停止層２は、ノンドープのＡｌＧａＡｓ（Ａｌ組成０．４）からなり、その厚みは１．０μｍ程度である。エッチング停止層２は、半導体基板５１と高濃度キャリア層３との間に位置するように形成されることとなる。エッチング停止層２のＡｌ組成比は０．４以上とするのが好ましい。これは、このＡｌ０．５Ｇａ０．５Ａｓは、後述するＧａＡｓをエッチングする際に使用されるエッチング液によってエッチングされにくいためである。
上記工程（１）により、層構造体ＬＳ１及びバッファ層５３が半導体基板５１の一方面側に形成されることとなる。
工程（２）
次に、キャップ層７上に、ＳｉＯ２又はＳｉＮＸからなる膜５５を形成する。そして、受光領域９を形成する予定位置に存在する膜５５をパターニングして開口する（図４参照）。その後、キャップ層７上にパターン化された膜５５をマスクとして、不純物（例えば、Ｚｎ等）を熱拡散させ、キャップ層７の一部をｐ型に反転させる。これにより、受光領域９が、層構造体ＬＳ１における半導体基板５１とは反対側に位置する一方面側に形成されることとなる（図４参照）。そして、膜５５をバッファドフッ酸（ＢＨＦ）により除去する。
次に、キャップ層７上に、ＳｉＯ２又はＳｉＮＸからなる膜５５を形成する。そして、受光領域９を形成する予定位置に存在する膜５５をパターニングして開口する（図４参照）。その後、キャップ層７上にパターン化された膜５５をマスクとして、不純物（例えば、Ｚｎ等）を熱拡散させ、キャップ層７の一部をｐ型に反転させる。これにより、受光領域９が、層構造体ＬＳ１における半導体基板５１とは反対側に位置する一方面側に形成されることとなる（図４参照）。そして、膜５５をバッファドフッ酸（ＢＨＦ）により除去する。
工程（３）
次に、キャップ層７上に、窪み部１３を形成する予定位置に開口を有するレジスト膜５６を形成する。レジスト膜５６の形成は、フォトリソグラフィ法を用いることができる。そして、レジスト膜５６をマスクとして、Ｂｒ２とメタノールとの混合液により高濃度キャリア層３が露出するまでエッチング（ウエットエッチング）する。これにより、窪み部１３が形成されることとなる（図５参照）。続いて、レジスト膜５６を除去（リムーブ）する。
次に、キャップ層７上に、窪み部１３を形成する予定位置に開口を有するレジスト膜５６を形成する。レジスト膜５６の形成は、フォトリソグラフィ法を用いることができる。そして、レジスト膜５６をマスクとして、Ｂｒ２とメタノールとの混合液により高濃度キャリア層３が露出するまでエッチング（ウエットエッチング）する。これにより、窪み部１３が形成されることとなる（図５参照）。続いて、レジスト膜５６を除去（リムーブ）する。
工程（４）
次に、キャップ層７上に、窪み部１２を形成する予定位置に開口を有するレジスト膜５７を形成する。レジスト膜５７の形成は、フォトリソグラフィ法を用いることができる。そして、レジスト膜５７をマスクとして、Ｂｒ２とメタノールとの混合液によりエッチング停止層２が露出するまでエッチング（ウエットエッチング）し、窪み部１２を形成する。これにより、受光部１１がメサ状に形成される（図６参照）。すなわち、受光部１１が高濃度キャリア層３ａ、光吸収層５ａ及びキャップ層７ａを含むこととなる。このとき、外側部分１１ｂに対応する位置にレジスト膜５７を存在させておくことにより、深さ方向だけでなく横方向へのエッチングの進行を適切に制御することができ、窪み部１３の形成、及び、受光部１１の形成を適切に行うことができる。この結果、半導体光検出素子ＰＤ１を製造する際の歩留まりを高くすることができる。続いて、レジスト膜５７を除去する。
次に、キャップ層７上に、窪み部１２を形成する予定位置に開口を有するレジスト膜５７を形成する。レジスト膜５７の形成は、フォトリソグラフィ法を用いることができる。そして、レジスト膜５７をマスクとして、Ｂｒ２とメタノールとの混合液によりエッチング停止層２が露出するまでエッチング（ウエットエッチング）し、窪み部１２を形成する。これにより、受光部１１がメサ状に形成される（図６参照）。すなわち、受光部１１が高濃度キャリア層３ａ、光吸収層５ａ及びキャップ層７ａを含むこととなる。このとき、外側部分１１ｂに対応する位置にレジスト膜５７を存在させておくことにより、深さ方向だけでなく横方向へのエッチングの進行を適切に制御することができ、窪み部１３の形成、及び、受光部１１の形成を適切に行うことができる。この結果、半導体光検出素子ＰＤ１を製造する際の歩留まりを高くすることができる。続いて、レジスト膜５７を除去する。
工程（５）
次に、窪み部１３に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、窪み部１３が形成されることにより露出した高濃度キャリア層３（３ａ）上に、蒸着とリフトオフ法とによりＡｕ−Ｇｅ／Ｎｉ／Ａｕからなるコンタクト電極１７を形成する（図７参照）。また、コンタクト電極２３を形成する予定位置に開口を有するようにレジスト膜を再度形成し直し、当該レジスト膜をマスクとして、受光領域９に蒸着とリフトオフ法とによりＴｉ／Ｐｔ／Ａｕからなるコンタクト電極２３を形成する（同じく図７参照）。続いて、上記レジスト膜を除去する。なお、コンタクト電極２３は、図７において、受光領域９（キャップ層７ａ）に埋め込まれるように形成しているが、これに限られることなく、受光領域９（キャップ層７ａ）の表面上に形成するようにしてもよい。
次に、窪み部１３に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、窪み部１３が形成されることにより露出した高濃度キャリア層３（３ａ）上に、蒸着とリフトオフ法とによりＡｕ−Ｇｅ／Ｎｉ／Ａｕからなるコンタクト電極１７を形成する（図７参照）。また、コンタクト電極２３を形成する予定位置に開口を有するようにレジスト膜を再度形成し直し、当該レジスト膜をマスクとして、受光領域９に蒸着とリフトオフ法とによりＴｉ／Ｐｔ／Ａｕからなるコンタクト電極２３を形成する（同じく図７参照）。続いて、上記レジスト膜を除去する。なお、コンタクト電極２３は、図７において、受光領域９（キャップ層７ａ）に埋め込まれるように形成しているが、これに限られることなく、受光領域９（キャップ層７ａ）の表面上に形成するようにしてもよい。
工程（６）
次に、ＰＣＶＤ法により、表面にＳｉＮＸからなるパッシベーション膜１９を形成する。そして、コンタクト電極１７，２３に対応する位置に開口を有するレジスト膜（図示せず）を形成し、当該レジスト膜をマスクとして、パッシベーション膜１９にコンタクトホール１９ａを形成する（図８参照）。続いて、上記レジスト膜を除去する。
次に、ＰＣＶＤ法により、表面にＳｉＮＸからなるパッシベーション膜１９を形成する。そして、コンタクト電極１７，２３に対応する位置に開口を有するレジスト膜（図示せず）を形成し、当該レジスト膜をマスクとして、パッシベーション膜１９にコンタクトホール１９ａを形成する（図８参照）。続いて、上記レジスト膜を除去する。
工程（７）
次に、第１配線電極２５に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕからなる第１配線電極２５を形成する（図９参照）。上記工程（６）及び（７）により、層構造体ＬＳ１の一方面側に第１電極部２１が形成されることとなる。続いて、上記レジスト膜を除去する。その後、Ｈ２雰囲気にてシンターする。
次に、第１配線電極２５に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕからなる第１配線電極２５を形成する（図９参照）。上記工程（６）及び（７）により、層構造体ＬＳ１の一方面側に第１電極部２１が形成されることとなる。続いて、上記レジスト膜を除去する。その後、Ｈ２雰囲気にてシンターする。
工程（８）
次に、受光領域９及び第１電極部２１を覆うように層構造体ＬＳ１の一方面側に膜１０を形成して平坦化する（図１０参照）。ここでは、膜１０における層構造体ＬＳ１とは反対側の面１０ａは、層構造体ＬＳ１及び半導体基板５１を含む構造体における層構造体ＬＳ１側の最表面として、平坦化されることとなる。膜１０の形成には、プラズマ化学気相蒸着（Plasma Chemical Vapor Deposition：ＰＣＶＤ）法又は塗布法等を用いることができる。なお、ここで言う「平坦」とは、必ずしも凹凸が全く存在しないことを表すものではない。後述する工程（９）において膜１０を介してガラス基板１と半導体基板５１とを重ね合わせて加圧及び加熱した際に、ガラス基板１の表面と膜１０の面１０ａとが互いに接触した状態でガラス基板１と膜１０とが融着するのであれば、僅かな凹凸が存在していてもよい。
次に、受光領域９及び第１電極部２１を覆うように層構造体ＬＳ１の一方面側に膜１０を形成して平坦化する（図１０参照）。ここでは、膜１０における層構造体ＬＳ１とは反対側の面１０ａは、層構造体ＬＳ１及び半導体基板５１を含む構造体における層構造体ＬＳ１側の最表面として、平坦化されることとなる。膜１０の形成には、プラズマ化学気相蒸着（Plasma Chemical Vapor Deposition：ＰＣＶＤ）法又は塗布法等を用いることができる。なお、ここで言う「平坦」とは、必ずしも凹凸が全く存在しないことを表すものではない。後述する工程（９）において膜１０を介してガラス基板１と半導体基板５１とを重ね合わせて加圧及び加熱した際に、ガラス基板１の表面と膜１０の面１０ａとが互いに接触した状態でガラス基板１と膜１０とが融着するのであれば、僅かな凹凸が存在していてもよい。
工程（９）
次に、層構造体ＬＳ１、バッファ層５３及び膜１０が形成された半導体基板５１とガラス基板１とを接着する（図１１参照）。まず、ガラス基板１を用意し、当該ガラス基板１の一方面（表面）を清浄化する。次に、ガラス基板１の清浄化された表面と膜１０における層構造体ＬＳ１とは反対側の面１０ａとが互いに接触するように、ガラス基板１と半導体基板５１とを重ね合わせる。このように重ね合わせた状態で加圧及び加熱を行い、ガラス基板１と膜１０とを融着により貼り合わせる。
次に、層構造体ＬＳ１、バッファ層５３及び膜１０が形成された半導体基板５１とガラス基板１とを接着する（図１１参照）。まず、ガラス基板１を用意し、当該ガラス基板１の一方面（表面）を清浄化する。次に、ガラス基板１の清浄化された表面と膜１０における層構造体ＬＳ１とは反対側の面１０ａとが互いに接触するように、ガラス基板１と半導体基板５１とを重ね合わせる。このように重ね合わせた状態で加圧及び加熱を行い、ガラス基板１と膜１０とを融着により貼り合わせる。
具体的には、重ね合わせたガラス基板１と半導体基板５１との間に加える圧力は約９８ｋＰａであり、このときの加熱温度としては５００〜７００℃が好ましい。半導体基板５１上の最表面側となる膜１０は酸化シリコンより成るので、このような条件で加圧及び加熱を行うことにより、膜１０における層構造体ＬＳ１とは反対側の面１０ａとガラス基板１の表面とが融着し、半導体基板５１とガラス基板１とが互いに接着される。
なお、この貼り合わせ工程を実施するに際しては、ガラス基板１の表面ばかりではなく、膜１０における層構造体ＬＳ１とは反対側の面１０ａも清浄であることが望ましい。そのためには、例えば、膜１０を形成したＰＣＶＤ装置から半導体基板５１を取り出した直後に融着作業を行うなどの工夫をするとよい。
また、使用するガラス基板は、ＧａＡｓの熱膨張係数に近いものを使用するのが好適である。これにより、加熱後の冷却工程において、熱膨張係数の差により半導体基板５１とガラス基板１との間に生じる応力を極力低減でき、応力に起因する接着強度の低下および結晶欠陥の発生を最小限に抑えることができる。
工程（１０）
次に、半導体基板５１を除去する。ガラス基板１と半導体基板５１とが接着された後には、ガラス基板１の反対側において、半導体基板５１の他方面（裏面）が露出されている。この工程では、半導体基板５１の裏面側から、半導体基板５１及びバッファ層５３をエッチングにより除去する（図１２参照）。
次に、半導体基板５１を除去する。ガラス基板１と半導体基板５１とが接着された後には、ガラス基板１の反対側において、半導体基板５１の他方面（裏面）が露出されている。この工程では、半導体基板５１の裏面側から、半導体基板５１及びバッファ層５３をエッチングにより除去する（図１２参照）。
半導体基板５１及びバッファ層５３をエッチングすることができ、エッチング停止層２に対しエッチング速度の遅いエッチング液を用いて、半導体基板５１及びバッファ層５３を除去する。これにより、層構造体ＬＳ１等が積層されたガラス基板１が得られる。使用するエッチング液としては、アンモニア水（ＮＨ４ＯＨ）と過酸化水素水（Ｈ２Ｏ２）との混合溶液（ＮＨ４ＯＨ：Ｈ２Ｏ２＝１：５）が好ましい。まず、互いに貼り合わされたガラス基板１と半導体基板５１とをＮＨ４ＯＨとＨ２Ｏ２との混合溶液に浸す。これにより、半導体基板５１は裏面側よりエッチングされていく。エッチングが進み、半導体基板５１及びバッファ層５３が除去されると、エッチング液中でエッチング停止層２が露出される。エッチング停止層２(Ａｌ０．５Ｇａ０．５Ａｓ)は、このエッチング液ではエッチング速度が非常に遅いので、エッチング停止層２が露出されたときにエッチングが自動的に停止される。このようにして、半導体基板５１及びバッファ層５３が除去される。なお、半導体基板５１及びバッファ層５３を化学機械研磨（ＣＭＰ）により除去してもよい。
工程（１１）
次に、ＰＣＶＤ法により、エッチング停止層２（層構造体ＬＳ１）の他方面にＳｉＮＸからなる電気絶縁膜２０を形成する（図１３参照）。
次に、ＰＣＶＤ法により、エッチング停止層２（層構造体ＬＳ１）の他方面にＳｉＮＸからなる電気絶縁膜２０を形成する（図１３参照）。
工程（１２）
次に、電気絶縁膜２０の上に、コンタクトホール３７を形成する予定位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、コンタクト電極１７が露出するまで、電気絶縁膜２０、エッチング停止層２及び高濃度キャリア層３をエッチング（ウエットエッチング）する。これにより、コンタクトホール３７が形成される（図１４参照）。使用するエッチング液としては、電気絶縁膜２０に対してはバッファドフッ酸（ＨＦ）、エッチング停止層２に対しては塩酸（ＨＣｌ）、高濃度キャリア層３はアンモニア水（ＮＨ４ＯＨ）と過酸化水素水（Ｈ２Ｏ２）との混合溶液（ＮＨ４ＯＨ：Ｈ２Ｏ２＝１：５）が好ましい。続いて、上記レジスト膜を除去する。
次に、電気絶縁膜２０の上に、コンタクトホール３７を形成する予定位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、コンタクト電極１７が露出するまで、電気絶縁膜２０、エッチング停止層２及び高濃度キャリア層３をエッチング（ウエットエッチング）する。これにより、コンタクトホール３７が形成される（図１４参照）。使用するエッチング液としては、電気絶縁膜２０に対してはバッファドフッ酸（ＨＦ）、エッチング停止層２に対しては塩酸（ＨＣｌ）、高濃度キャリア層３はアンモニア水（ＮＨ４ＯＨ）と過酸化水素水（Ｈ２Ｏ２）との混合溶液（ＮＨ４ＯＨ：Ｈ２Ｏ２＝１：５）が好ましい。続いて、上記レジスト膜を除去する。
次に、電気絶縁膜２０の上に、コンタクトホール２９を形成する予定位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、第１配線電極２５（電極部分２５ｂ）が露出するまで、電気絶縁膜２０、エッチング停止層２及びパッシベーション膜１９をエッチング（ウエットエッチング）する。これにより、コンタクトホール２９が形成される（同じく図１４参照）。使用するエッチング液としては、電気絶縁膜２０に対してはバッファドフッ酸（ＨＦ）、エッチング停止層２に対しては塩酸（ＨＣｌ）、パッシベーション膜１９にはバッファドフッ酸（ＨＦ）が好ましい。続いて、上記レジスト膜を除去する。
工程（１３）
次に、第１パッド電極２７、第２パッド電極３３、及び第２配線電極３５に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕからなる第１パッド電極２７、第２パッド電極３３、及び第２配線電極３５を形成する（図１５参照）。このとき、第２配線電極３５は受光領域９の裏面（光入射面とは反対側の面）側を覆うように形成される。ここで、第２パッド電極３３と第２配線電極３５とは一体に形成されることとなる。続いて、上記レジスト膜を除去する。その後、Ｈ２雰囲気にてシンターする。なお、第２パッド電極３３と第２配線電極３５とを一体に成形しているが、これに限られることなく、それぞれ別体に形成するようにしてもよい。
次に、第１パッド電極２７、第２パッド電極３３、及び第２配線電極３５に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕからなる第１パッド電極２７、第２パッド電極３３、及び第２配線電極３５を形成する（図１５参照）。このとき、第２配線電極３５は受光領域９の裏面（光入射面とは反対側の面）側を覆うように形成される。ここで、第２パッド電極３３と第２配線電極３５とは一体に形成されることとなる。続いて、上記レジスト膜を除去する。その後、Ｈ２雰囲気にてシンターする。なお、第２パッド電極３３と第２配線電極３５とを一体に成形しているが、これに限られることなく、それぞれ別体に形成するようにしてもよい。
これらの工程（１）〜（１３）により、図１及び図２に示された構成の半導体光検出素子ＰＤ１が完成する。
なお、バンプ電極４１は、メッキ法、半田ボール搭載法や印刷法で第１パッド電極（第２電極部）２７及び第２パッド電極３３に半田を形成し、リフローすることによって得ることができる。また、バンプ電極４１は半田に限られるものではなく、金バンプ、ニッケルバンプ、銅バンプでもよく、導電性フィラー等の金属を含む導電性樹脂バンプでもよい。
以上のように、本第１実施形態においては、高濃度キャリア層３、光吸収層５、及びキャップ層７等を薄膜化した場合でも、層構造体ＬＳ１（高濃度キャリア層３、光吸収層５、及びキャップ層７等）の機械的強度がガラス基板１及び膜１０により保たれることとなる。また、本第１実施形態においては、従来の半導体光検出素子のように、基板厚みを残した部分を形成する必要はなく、半導体光検出素子ＰＤ１の小型化を容易に図ることができる。
また、本第１実施形態においては、層構造体ＬＳ１の他方面側に第１パッド電極２７及び第３電極部３１（第２パッド電極３３及び第２配線電極３５）が配置されており、当該半導体光検出素子ＰＤ１を層構造体ＬＳ１の他方面（受光領域９が配置された一方面の裏面）側を外部基板等の実装面に対向させた状態で実装することができる。この結果、半導体光検出素子ＰＤ１の実装を容易に行うことができる。
また、本第１実施形態においては、層構造体ＬＳ１は膜１０を介してガラス基板１に接着されているので、層構造体ＬＳ１とガラス基板１とを接着剤等を用いることなく接着することができる。そのため、ガラス基板１側から入射した光は、上記接着剤等により吸収されることなく層構造体ＬＳ１（受光領域９）に到達し得る。この結果、光検出感度が低下するのを防ぐことができる。
また、本第１実施形態においては、高濃度キャリア層３ａ、光吸収層５ａ及び受光領域９が形成されたキャップ層部分７ａを含むように、受光部１１がメサ状とされて分離されている。これにより、寄生容量をより一層低減することができる。
また、本第１実施形態において、第１電極部２１（コンタクト電極２３、及び、第１配線電極２５の電極部分２５ａ）は、受光部１１を囲むように形成された窪み部１２に形成された第１配線電極２５の電極部分２５ｂを通して第１パッド電極（第２電極部）２７と電気的に接続されており、第３電極部３１（第２パッド電極３３及び第２配線電極３５）は、受光部１１に含まれる高濃度キャリア層部分３ａに電気的に接続されている。これにより、上記窪み部１２に形成した第１配線電極２５の電極部分２５ｂを、層構造体ＬＳ１を貫通する貫通電極の一部として利用することができ、当該貫通電極の形成を極めて容易に行うことができる。最終的に層構造体ＬＳ１を貫通させるコンタクトホール２９を形成する手法として、ウエットエッチング技術を用いることができ、低コストで歩留まりよく半導体光検出素子ＰＤ１を製造することができる。
また、本第１実施形態では、受光部１１の高濃度キャリア層３ａから電極が直接引き出されることとなり、直列抵抗を大幅に低減することができる。
また、層構造体ＬＳ１における他方面側には、受光領域９に対応して第２配線電極３５が形成されている。これにより、吸収されずに光吸収層５ａを一度通り抜けた光が第２配線電極３５で反射し、もう一度光吸収層５ａに入射して吸収されるので、光感度をより一層向上することができる。
また、本第１実施形態に係る製造方法においては、層構造体ＬＳ１の一方面側に受光領域９及び第１電極部２１を覆うように膜１０が形成され、この膜１０における層構造体ＬＳ１とは反対側の面１０ａがガラス基板１の一方面と接触するように、膜１０とガラス基板１とが貼り合わせられた後に、半導体基板５１が除去される。これにより、層構造体ＬＳ１の一方面側に膜１０を介してガラス基板１が接着された構成を有する半導体光検出素子ＰＤ１を容易に製造することができる。
また、本第１実施形態に係る製造方法では、半導体基板５１が除去された後もガラス基板１及び膜１０が存在するので、その後の製造工程においても、層構造体ＬＳ１の機械的強度が上記ガラス基板１及び膜１０により保たれることとなる。なお、ガラス基板１を接着する前は、半導体基板５１により層構造体ＬＳ１の機械的強度が保たれることとなる。
また、本第１実施形態に係る製造方法においては、半導体基板５１をウエットエッチングにより除去し、層構造体ＬＳ１を形成する工程では、ウエットエッチングを停止させるエッチング停止層２を半導体基板５１と高濃度キャリア層３との間に位置させるように形成している。これにより、半導体基板５１をエッチング可能であり、エッチング停止層２をエッチング可能でないエッチング液を用いることで、半導体基板５１を選択的に除去できる。そのため、高濃度キャリア層３、光吸収層５、及びキャップ層７を残して半導体基板５１を確実且つ容易に除去できる。
（第２実施形態）
図１６は、第２実施形態に係る半導体光検出素子の断面構成を説明するための模式図である。第２実施形態に係る半導体光検出素子ＰＤ２は、ガラス基板１にレンズ部１ａが形成されている点で第１実施形態に係る半導体光検出素子ＰＤ１と相違する。
図１６は、第２実施形態に係る半導体光検出素子の断面構成を説明するための模式図である。第２実施形態に係る半導体光検出素子ＰＤ２は、ガラス基板１にレンズ部１ａが形成されている点で第１実施形態に係る半導体光検出素子ＰＤ１と相違する。
半導体光検出素子ＰＤ２は、層構造体ＬＳ１と、ガラス基板１とを備えている。この半導体光検出素子ＰＤ２は、光がガラス基板１側から層構造体ＬＳ１に入射する表面入射型の半導体光検出素子である。また、半導体光検出素子ＰＤ２は、例えば波長帯０．８５μｍの近距離光通信用光検出素子である。
ガラス基板１には、入射光を集光するレンズ部１ａが形成されている。このレンズ部１ａは、ガラス基板１の最表面１ｂより窪んで形成されている。
次に、上述した構成の半導体光検出素子ＰＤ２の製造方法について、図１７を参照して説明する。図１７は、第２実施形態に係る半導体光検出素子の製造方法を説明するための説明図であり、半導体光検出素子の縦断面構成を示している。
本製造方法では、以下の工程（１）〜（１３）を順次実行する。まず、工程（１）〜（８）については、上述の第１実施形態における工程（１）〜（８）と同じであり、説明を省略する。
工程（９）
次に、層構造体ＬＳ１、バッファ層５３及び膜１０が形成された半導体基板５１とガラス基板１とを接着する（図１７参照）。まず、レンズ部１ａが形成されたガラス基板１を用意し、当該ガラス基板１の一方面（表面）を清浄化する。次に、ガラス基板１の清浄化された表面と膜１０における層構造体ＬＳ１とは反対側の面１０ａとが互いに接触するように、ガラス基板１と半導体基板５１とを重ね合わせる。このように重ね合わせた状態で加圧及び加熱を行い、ガラス基板１と膜１０とを融着により貼り合わせる。半導体基板５１とガラス基板１との接着方法は、第１実施形態における工程（９）における接着方法と同じである。
次に、層構造体ＬＳ１、バッファ層５３及び膜１０が形成された半導体基板５１とガラス基板１とを接着する（図１７参照）。まず、レンズ部１ａが形成されたガラス基板１を用意し、当該ガラス基板１の一方面（表面）を清浄化する。次に、ガラス基板１の清浄化された表面と膜１０における層構造体ＬＳ１とは反対側の面１０ａとが互いに接触するように、ガラス基板１と半導体基板５１とを重ね合わせる。このように重ね合わせた状態で加圧及び加熱を行い、ガラス基板１と膜１０とを融着により貼り合わせる。半導体基板５１とガラス基板１との接着方法は、第１実施形態における工程（９）における接着方法と同じである。
半導体基板５１（受光領域９）とガラス基板１（レンズ部１ａ）との位置合わせは、ガラス基板１の表面側にマーカを付与し且つ両面露光機を用いることで、付与したマーカを基準として容易に行うことができる。なお、マーカを付与する代わりに、レンズ部１ａの外形をマーカとして利用してもよい。
工程（１０）〜（１３）の工程は、第１実施形態における工程（１０）〜（１３）と同じであり、ここでの説明を省略する。これらの工程（１）〜（１３）により、図１６に示された構成の半導体光検出素子ＰＤ２が完成する。
以上のように、本第２実施形態においては、上述した第１実施形態と同じく、層構造体ＬＳ１（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）の機械的強度がガラス基板１及び膜１０により保たれると共に、半導体光検出素子ＰＤ２の小型化を容易に図ることができる。また、半導体光検出素子ＰＤ２の実装を容易に行うことができる。
また、本第２実施形態においては、ガラス基板１には、レンズ部１ａが形成されている。これにより、入射光の照射範囲に比べて受光領域９が小さい場合であっても、効率よく入射光を集光することができる。この結果、ＳＮ比に優れ、信頼性の高い半導体光検出素子ＰＤ２を得ることができる。
また、本第２実施形態において、レンズ部１ａは、ガラス基板１の最表面１ｂより窪んで形成されている。これにより、レンズ部１ａが形成されたガラス基板１を容易に接着することができる。また、接着前にレンズ部１ａが加工されることとなるので、加工方法等に制限を受けることが少なく、レンズ形状等の設計の自由度が増加する。
なお、レンズ部１ａは、層構造体ＬＳ１及び膜１０が形成された半導体基板５１とガラス基板１とを接着した後に形成してもよい。しかしながら、レンズ形状等の設計の自由度を考慮すると、レンズ部１ａを予め形成したガラス基板１を半導体基板５１に接着することが好ましい。
（第３実施形態）
図１８は、第３実施形態に係る半導体光検出素子の断面構成を説明するための模式図である。第３実施形態に係る半導体光検出素子ＰＤ３は、ガラス基板１及び膜１０の代わりに酸化シリコン（ＳｉＯ２）あるいは樹脂からなる膜が形成されている点で第１実施形態
に係る半導体光検出素子ＰＤ１と相違する。
図１８は、第３実施形態に係る半導体光検出素子の断面構成を説明するための模式図である。第３実施形態に係る半導体光検出素子ＰＤ３は、ガラス基板１及び膜１０の代わりに酸化シリコン（ＳｉＯ２）あるいは樹脂からなる膜が形成されている点で第１実施形態
に係る半導体光検出素子ＰＤ１と相違する。
半導体光検出素子ＰＤ３は、層構造体ＬＳ１と、膜６０とを備えている。この半導体光検出素子ＰＤ３は、光が膜６０側から層構造体ＬＳ１に入射する表面入射型の半導体光検出素子である。また、半導体光検出素子ＰＤ３は、例えば波長帯０．８５μｍの近距離光
通信用光検出素子である。
通信用光検出素子である。
層構造体ＬＳ１の一方面側には、受光領域９及び第１電極部２１（コンタクト電極２３及び第１配線電極２５の電極部分２５ａ）を覆うように膜６０が形成されている。膜６０は、酸化シリコンあるいは樹脂（例えば、ポリイミド樹脂や、ＰＭＭＡ、エポキシ樹脂等）からなる。膜６０は、その厚みが５０μｍ程度であり、入射光に対して光学的に透明である。
次に、上述した構成の半導体光検出素子ＰＤ３の製造方法について、図１９及び図２０を参照して説明する。図１９及び図２０は、第３実施形態に係る半導体光検出素子の製造方法を説明するための説明図であり、半導体光検出素子の縦断面構成を示している。
本製造方法では、以下の工程（１）〜（１２）を順次実行する。まず、工程（１）〜（７）については、上述の第１実施形態における工程（１）〜（７）と同じであり、説明を省略する。
工程（８）
次に、受光領域９及び第１電極部２１を覆うように層構造体ＬＳ１の一方面側に膜６０を形成する（図１９参照）。膜６０の形成には、膜６０が酸化シリコンからなる場合、シリコン酸化膜（ＳｉＯ2）を形成するための成膜ガスとしてＴＥＯＳ（Tetraethylorthosilicate）を用いたＰＣＶＤ法等を用いることができる。また、膜６０が樹脂からなる場合、膜６０の形成には、塗布法等を用いることができる。
次に、受光領域９及び第１電極部２１を覆うように層構造体ＬＳ１の一方面側に膜６０を形成する（図１９参照）。膜６０の形成には、膜６０が酸化シリコンからなる場合、シリコン酸化膜（ＳｉＯ2）を形成するための成膜ガスとしてＴＥＯＳ（Tetraethylorthosilicate）を用いたＰＣＶＤ法等を用いることができる。また、膜６０が樹脂からなる場合、膜６０の形成には、塗布法等を用いることができる。
工程（９）
次に、半導体基板５１を除去する。膜６０を形成した後には、膜６０の反対側において、半導体基板５１の他方面（裏面）が露出されている。この工程では、半導体基板５１の裏面側から、半導体基板５１及びバッファ層５３をエッチングにより除去する（図２０参照）。半導体基板５１及びバッファ層５３のエッチング方法は、第１実施形態における工程（１０）におけるエッチング方法と同じである。
次に、半導体基板５１を除去する。膜６０を形成した後には、膜６０の反対側において、半導体基板５１の他方面（裏面）が露出されている。この工程では、半導体基板５１の裏面側から、半導体基板５１及びバッファ層５３をエッチングにより除去する（図２０参照）。半導体基板５１及びバッファ層５３のエッチング方法は、第１実施形態における工程（１０）におけるエッチング方法と同じである。
工程（１０）〜（１２）の工程は、第１実施形態における工程（１１）〜（１３）と同じであり、ここでの説明を省略する。これらの工程（１）〜（１２）により、図１８に示された構成の半導体光検出素子ＰＤ３が完成する。
以上のように、本第３実施形態においては、上述した第１実施形態と同様に、層構造体ＬＳ１（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）の機械的強度が膜６０により保たれると共に、半導体光検出素子ＰＤ３の小型化を容易に図ることができる。また、半導体光検出素子ＰＤ３の実装を容易に行うことができる。
（第４実施形態）
図２１は、第４実施形態に係る半導体光検出素子の断面構成を説明するための模式図である。第４実施形態に係る半導体光検出素子ＰＤ４は、膜６０にレンズ部６０ａが形成されている点で第３実施形態に係る半導体光検出素子ＰＤ３と相違する。
図２１は、第４実施形態に係る半導体光検出素子の断面構成を説明するための模式図である。第４実施形態に係る半導体光検出素子ＰＤ４は、膜６０にレンズ部６０ａが形成されている点で第３実施形態に係る半導体光検出素子ＰＤ３と相違する。
半導体光検出素子ＰＤ４は、層構造体ＬＳ１と、膜６０とを備えている。この半導体光検出素子ＰＤ４は、光が膜６０側から層構造体ＬＳ１に入射する表面入射型の半導体光検出素子である。また、半導体光検出素子ＰＤ４は、例えば波長帯０．８５μｍの近距離光通信用光検出素子である。
膜６０には、入射光を集光するレンズ部６０ａが形成されている。このレンズ部６０ａは、ウエットエッチングにより形成することができる。例えば、図２２に示されるように、膜６０の上に、所望の位置に開口を有するレジスト膜６３を形成する。そして、図２３に示されるように、レジスト膜６３をマスクとして、膜６０をウエットエッチングする。ウエットエッチングでは、等方的にエッチングが進行するため、レジスト膜６３の開口と受光領域９との位置関係を適切に設定することにより、レンズ効果を有するレンズ部６０ａが形成されることとなる。
以上のように、本第４実施形態においては、上述した第１実施形態と同様に、層構造体ＬＳ１（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）の機械的強度が膜６０により保たれると共に、半導体光検出素子ＰＤ４の小型化を容易に図ることができる。また、半導体光検出素子ＰＤ４の実装を容易に行うことができる。
また、本第４実施形態においては、膜６０には、レンズ部６０ａが形成されている。これにより、入射光の照射範囲に比べて受光領域９が小さい場合であっても、効率よく入射光を集光することができる。この結果、ＳＮ比に優れ、信頼性の高い半導体光検出素子ＰＤ４を得ることができる。
（第５実施形態）
図２４は、第５実施形態に係る半導体光検出素子を示す概略平面図である。図２５は、図２４におけるXXV−XXV線に沿った断面構成を説明するための模式図である。なお、図２４においては、バンプ電極４１の図示を省略している。
図２４は、第５実施形態に係る半導体光検出素子を示す概略平面図である。図２５は、図２４におけるXXV−XXV線に沿った断面構成を説明するための模式図である。なお、図２４においては、バンプ電極４１の図示を省略している。
半導体光検出素子ＰＤ５は、層構造体ＬＳ２と、ガラス基板１とを備えている。この半導体光検出素子ＰＤ５は、光がガラス基板１側から層構造体ＬＳ２に入射する表面入射型の半導体光検出素子である。また、半導体光検出素子ＰＤ５は、例えば波長帯０．８５μｍの近距離光通信用光検出素子である。
層構造体ＬＳ２は、順次積層された、ｎ型（第一導電型）の高濃度キャリア層３、ｎ型の光吸収層５、及びｎ型のキャップ層７を含んでいる。キャップ層７ａには、ｐ型（第２導電型）の受光領域９が形成されている。層構造体ＬＳ２の一方面側には、パッシベーション膜１９が形成されている。層構造体ＬＳ２の他方面側には、電気絶縁膜２０が形成されている。
層構造体ＬＳ２の一方面側には、第１電極部としてのコンタクト電極７１がパッシベーション膜１９の上に配置されている。コンタクト電極７１は、パッシベーション膜１９に形成されたコンタクトホール１９ａを通して、受光領域９と電気的に接続されている。コンタクト電極７１は、Ｔｉ／Ｐｔ／Ａｕからなり、その厚みは１．５μｍ程度である。
層構造体ＬＳ２には、一方面側から他方面側に貫通する貫通孔ＴＨが形成されている。貫通孔ＴＨを画成する層構造体ＬＳ２の壁面上にも、電気絶縁膜２０が形成されている。貫通孔ＴＨ内には、電気絶縁膜２０の内側に貫通配線７３が設けられている。貫通配線７３の一端部は、電気絶縁膜２０に形成されたコンタクトホール２０ａを通して、コンタクト電極７１と電気的に接続されている。
層構造体ＬＳ２の他方面側には、第１パッド電極２７（第２電極部）と、第３電極部８１が配置されている。第１パッド電極２７は、貫通配線７３を覆うように形成され、当該貫通配線７３の他端部に電気的に接続されている。第１パッド電極２７には、バンプ電極４１が配置される。受光領域９からの電極の取り出しは、コンタクト電極７１、貫通配線７３、第１パッド電極２７及びバンプ電極４１により実現される。
第３電極部８１は、コンタクト電極８３、第２パッド電極３３、及び第２配線電極３５を含んでいる。コンタクト電極８３は、電気絶縁膜２０に形成されたコンタクトホール２０ｂを通して、高濃度キャリア層３と電気的に接続されている。第２パッド電極３３及び第２配線電極３５は、コンタクト電極８３を覆うように形成され、当該コンタクト電極８３と電気的に接続されている。第２パッド電極３３には、第１パッド電極２７と同じく、バンプ電極４１が配置される。高濃度キャリア層３からの電極の取り出しは、コンタクト電極８３、第２パッド電極３３及びバンプ電極４１により実現される。
第２配線電極３５は、受光領域９に対応して当該受光領域９の裏面側を覆うように形成されており、光反射膜として機能する。なお、第２配線電極３５とは別に光反射膜を形成するように構成してもよい。
層構造体ＬＳ２の一方面側には、受光領域９及びコンタクト電極７１を覆うように膜１０が形成されている。ガラス基板１は、膜１０における層構造体ＬＳ２とは反対側の面１０ａに接触して貼り合わされている。ガラス基板１は、その厚みが０．３ｍｍ程度であり
、入射光に対して光学的に透明である。
、入射光に対して光学的に透明である。
次に、上述した構成の半導体光検出素子ＰＤ５の製造方法について、図２６〜図３２を参照して説明する。図２６〜図３２は、第５実施形態に係る半導体光検出素子の製造方法を説明するための説明図であり、半導体光検出素子の縦断面構成を示している。
本製造方法では、以下の工程（１）〜（１０）を順次実行する。まず、工程（１）及び（２）については、上述の第１実施形態における工程（１）及び（２）と同じであり、説明を省略する。
工程（３）
次に、ＰＣＶＤ法により、キャップ層７（層構造体ＬＳ２）の表面にＳｉＮＸからなるパッシベーション膜１９を形成する（図２６参照）。
次に、ＰＣＶＤ法により、キャップ層７（層構造体ＬＳ２）の表面にＳｉＮＸからなるパッシベーション膜１９を形成する（図２６参照）。
工程（４）
次に、コンタクト電極７１に対応する位置に開口を有するレジスト膜（図示せず）を形成し、当該レジスト膜をマスクとしてパッシベーション膜１９をバッファドフッ酸（ＢＨＦ）により除去し、パッシベーション膜１９にコンタクトホール１９ａを形成する（図２７参照）。続いて、上記レジスト膜を除去する。
次に、コンタクト電極７１に対応する位置に開口を有するレジスト膜（図示せず）を形成し、当該レジスト膜をマスクとしてパッシベーション膜１９をバッファドフッ酸（ＢＨＦ）により除去し、パッシベーション膜１９にコンタクトホール１９ａを形成する（図２７参照）。続いて、上記レジスト膜を除去する。
次に、コンタクトホール１９ａに対応する位置に開口を有するレジスト膜（図示せず）を再度形成する。そして、このレジスト膜をマスクとして、コンタクトホール１９ａが形成されることにより露出した受光領域９上に、蒸着とリフトオフ法とによりＴｉ／Ｐｔ／Ａｕからなるコンタクト電極７１を形成する（同じく図２７参照）。続いて、上記レジスト膜を除去する。
工程（５）
次に、受光領域９（パッシベーション膜１９）及びコンタクト電極７１を覆うように層構造体ＬＳ２の一方面側に膜１０を形成して平坦化する（図２８参照）。ここでは、膜１０における層構造体ＬＳ２とは反対側の面１０ａは、層構造体ＬＳ２及び半導体基板５１を含む構造体における層構造体ＬＳ２側の最表面として、平坦化されることとなる。膜１０の形成方法は、第１実施形態における工程（８）における形成方法と同じである。
次に、受光領域９（パッシベーション膜１９）及びコンタクト電極７１を覆うように層構造体ＬＳ２の一方面側に膜１０を形成して平坦化する（図２８参照）。ここでは、膜１０における層構造体ＬＳ２とは反対側の面１０ａは、層構造体ＬＳ２及び半導体基板５１を含む構造体における層構造体ＬＳ２側の最表面として、平坦化されることとなる。膜１０の形成方法は、第１実施形態における工程（８）における形成方法と同じである。
工程（６）
次に、層構造体ＬＳ２、エッチング停止層２、及び膜１０が形成された半導体基板５１とガラス基板１とを接着する（図２９参照）。ガラス基板１の接着方法は、第１実施形態における工程（９）における接着方法と同じである。
次に、層構造体ＬＳ２、エッチング停止層２、及び膜１０が形成された半導体基板５１とガラス基板１とを接着する（図２９参照）。ガラス基板１の接着方法は、第１実施形態における工程（９）における接着方法と同じである。
工程（７）
次に、半導体基板５１を除去する。ガラス基板１と半導体基板５１とが接着された後には、ガラス基板１の反対側において、半導体基板５１の他方面（裏面）が露出されている。この工程では、半導体基板５１の裏面側から、半導体基板５１、バッファ層５３及びエッチング停止層２をエッチングにより除去する（図３０参照）。
次に、半導体基板５１を除去する。ガラス基板１と半導体基板５１とが接着された後には、ガラス基板１の反対側において、半導体基板５１の他方面（裏面）が露出されている。この工程では、半導体基板５１の裏面側から、半導体基板５１、バッファ層５３及びエッチング停止層２をエッチングにより除去する（図３０参照）。
まず、半導体基板５１及びバッファ層５３をエッチングすることができ、エッチング停止層２に対しエッチング速度の遅いエッチング液を用いて、半導体基板５１及びバッファ層５３を除去する。続けて、エッチング停止層２をエッチングすることができ、高濃度キャリア層３のＡｌＧａＡｓ層に対してエッチング速度の遅いエッチング液を用いて、エッチング停止層２を除去する。これにより、層構造体ＬＳ２等が積層されたガラス基板１が得られる。
半導体基板５１及びバッファ層５３のエッチング方法は、第１実施形態における工程（１０）におけるエッチング方法と同じである。
エッチング停止層２及び層構造体ＬＳ２等が残ったガラス基板１をＮＨ４ＯＨとＨ２Ｏ２との混合溶液より取り出し、水洗、乾燥した後に、燐酸（Ｈ３ＰＯ４）と過酸化水素水と水との混合溶液（Ｈ３ＰＯ４：Ｈ２Ｏ：Ｈ２Ｏ２＝４：９０：１）に浸す。ＡｌＧａＡｓは、燐酸と過酸化水素水と水との混合溶液ではほとんどエッチングされないので、今度はエッチング停止層２のみがエッチングされ、高濃度キャリア層３のＡｌＧａＡｓ層が露出されたときにエッチングが自動的に停止される。このようにして、エッチング停止層２が除去される。なお、半導体基板５１、バッファ層５３及びエッチング停止層２を化学機械研磨（ＣＭＰ）により除去してもよい。
工程（８）
次に、高濃度キャリア層３（層構造体ＬＳ２）上に、貫通孔ＴＨを形成する予定位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、コンタクト電極７１が露出するまで、層構造体ＬＳ２及びパッシベーション膜１９をエッチング（ドライエッチング）する。これにより、貫通孔ＴＨが形成される（図３１参照）。続いて、レジスト膜を除去する。このドライエッチングは、数μｍ程度のエッチングであり、極めて容易に行うことができる。
次に、高濃度キャリア層３（層構造体ＬＳ２）上に、貫通孔ＴＨを形成する予定位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、コンタクト電極７１が露出するまで、層構造体ＬＳ２及びパッシベーション膜１９をエッチング（ドライエッチング）する。これにより、貫通孔ＴＨが形成される（図３１参照）。続いて、レジスト膜を除去する。このドライエッチングは、数μｍ程度のエッチングであり、極めて容易に行うことができる。
次に、ＰＣＶＤ法により、高濃度キャリア層３（層構造体ＬＳ２）の表面にＳｉＮＸからなる電気絶縁膜２０を形成する（同じく図３１参照）。これにより、貫通孔ＴＨを画成する層構造体ＬＳ２の壁面上にも電気絶縁膜２０が形成されることとなる。
工程（９）
次に、電気絶縁膜２０の上に、コンタクト電極８３に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして電気絶縁膜２０をＢＨＦにより除去し、電気絶縁膜２０にコンタクトホール２０ｂを形成する（同じく図３１参照）。続いて、上記レジスト膜を除去する。
次に、電気絶縁膜２０の上に、コンタクト電極８３に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして電気絶縁膜２０をＢＨＦにより除去し、電気絶縁膜２０にコンタクトホール２０ｂを形成する（同じく図３１参照）。続いて、上記レジスト膜を除去する。
次に、コンタクト電極８３に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕからなるコンタクト電極８３を形成する（同じく図３１参照）。続いて、上記レジスト膜を除去する。
工程（１０）
次に、電気絶縁膜２０の上に、貫通配線７３及び第１パッド電極２７に対応する位置にそれぞれ開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして電気絶縁膜２０をＢＨＦにより除去し、電気絶縁膜２０にコンタクトホール２０ａを形成する（図３２参照）。これにより、コンタクト電極７１が露出することとなる。続いて、上記レジスト膜を除去する。
次に、電気絶縁膜２０の上に、貫通配線７３及び第１パッド電極２７に対応する位置にそれぞれ開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして電気絶縁膜２０をＢＨＦにより除去し、電気絶縁膜２０にコンタクトホール２０ａを形成する（図３２参照）。これにより、コンタクト電極７１が露出することとなる。続いて、上記レジスト膜を除去する。
次に、第１パッド電極２７（貫通配線７３）、第２パッド電極３３、及び第２配線電極３５に対応する位置にそれぞれ開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕからなる第１パッド電極２７（貫通配線７３）、第２パッド電極３３、及び第２配線電極３５を形成する（同じく図３２参照）。ここで、第１パッド電極２７と貫通配線７３とは一体に形成されることとなる。また、第２パッド電極３３と第２配線電極３５とは一体に形成されることとなる。続いて、上記レジスト膜を除去する。その後、Ｈ２雰囲気にてシンターする。なお、第１パッド電極２７と貫通配線７３とを一体に成形しているが、これに限られることなく、それぞれ別体に形成するようにしてもよい。同じく、第２パッド電極３３と第２配線電極３５とを一体に成形しているが、これに限られることなく、それぞれ別体に形成するようにしてもよい。
これらの工程（１）〜（１０）により、図２４及び図２５に示された構成の半導体光検出素子ＰＤ５が完成する。
以上のように、本第５実施形態においては、上述した第１実施形態と同様に、層構造体ＬＳ２（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）の機械的強度がガラス基板１及び膜１０により保たれると共に、半導体光検出素子ＰＤ５の小型化を容易に図ることができる。また、半導体光検出素子ＰＤ５の実装を容易に行うことができる。
また、本第５実施形態において、コンタクト電極７１は、層構造体ＬＳ２を貫通する貫通配線７３を通して第１パッド電極２７と電気的に接続されており、第２パッド電極３３は、高濃度キャリア層３に電気的に接続されている。これにより、コンタクト電極７１と第１パッド電極２７との電気的な接続を貫通配線７３にて確実に行うことができる。また、高濃度キャリア層３から電極が直接引き出されることとなり、直列抵抗を大幅に低減することができる。
また、本第５実施形態に係る製造方法においては、半導体基板５１を除去した後に、エッチング停止層２をウエットエッチングにより除去している。この場合、エッチング停止層２をエッチング可能であり、高濃度キャリア層３をエッチング可能でないエッチング液を用いることで、エッチング停止層２だけを選択的に除去できる。そのため、層構造体ＬＳ２を残してエッチング停止層２を確実且つ容易に除去できる。
（第６実施形態）
図３３は、第６実施形態に係る半導体光検出素子の断面構成を説明するための模式図である。第６実施形態に係る半導体光検出素子ＰＤ６は、ガラス基板１にレンズ部１ａが形成されている点で第５実施形態に係る半導体光検出素子ＰＤ５と相違する。
図３３は、第６実施形態に係る半導体光検出素子の断面構成を説明するための模式図である。第６実施形態に係る半導体光検出素子ＰＤ６は、ガラス基板１にレンズ部１ａが形成されている点で第５実施形態に係る半導体光検出素子ＰＤ５と相違する。
半導体光検出素子ＰＤ６は、層構造体ＬＳ２と、ガラス基板１とを備えている。この半導体光検出素子ＰＤ６は、光がガラス基板１側から層構造体ＬＳ２に入射する表面入射型の半導体光検出素子である。また、半導体光検出素子ＰＤ６は、例えば波長帯０．８５μｍの近距離光通信用光検出素子である。
ガラス基板１には、入射光を集光するレンズ部１ａが形成されている。このレンズ部１ａは、ガラス基板１の最表面１ｂより窪んで形成されている。
次に、上述した構成の半導体光検出素子ＰＤ６の製造方法について、図３４を参照して説明する。図３４は、第６実施形態に係る半導体光検出素子の製造方法を説明するための説明図であり、半導体光検出素子の縦断面構成を示している。
本製造方法では、以下の工程（１）〜（１０）を順次実行する。まず、工程（１）〜（５）については、上述の第５実施形態における工程（１）〜（５）と同じであり、説明を省略する。
工程（６）
次に、層構造体ＬＳ２、エッチング停止層２、及び膜１０が形成された半導体基板５１とガラス基板１とを接着する（図３４参照）。まず、レンズ部１ａが形成されたガラス基板１を用意し、当該ガラス基板１の一方面（表面）を清浄化する。次に、ガラス基板１の清浄化された表面と膜１０における層構造体ＬＳ２とは反対側の面１０ａとが互いに接触するように、ガラス基板１と半導体基板５１とを重ね合わせる。このように重ね合わせた状態で加圧及び加熱を行い、ガラス基板１と膜１０とを融着により貼り合わせる。レンズ部１ａが形成されたガラス基板１と、半導体基板５１との接着方法は、第２実施形態における工程（９）における接着方法と同じである。
次に、層構造体ＬＳ２、エッチング停止層２、及び膜１０が形成された半導体基板５１とガラス基板１とを接着する（図３４参照）。まず、レンズ部１ａが形成されたガラス基板１を用意し、当該ガラス基板１の一方面（表面）を清浄化する。次に、ガラス基板１の清浄化された表面と膜１０における層構造体ＬＳ２とは反対側の面１０ａとが互いに接触するように、ガラス基板１と半導体基板５１とを重ね合わせる。このように重ね合わせた状態で加圧及び加熱を行い、ガラス基板１と膜１０とを融着により貼り合わせる。レンズ部１ａが形成されたガラス基板１と、半導体基板５１との接着方法は、第２実施形態における工程（９）における接着方法と同じである。
工程（７）〜（１０）の工程は、第５実施形態における工程（７）〜（１３）と同じであり、ここでの説明を省略する。これらの工程（１）〜（１０）により、図３３に示された構成の半導体光検出素子ＰＤ６が完成する。
以上のように、本第６実施形態においては、上述した第５実施形態と同じく、層構造体ＬＳ２（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）の機械的強度がガラス基板１及び膜１０により保たれると共に、半導体光検出素子ＰＤ６の小型化を容易に図ることができる。また、半導体光検出素子ＰＤ６の実装を容易に行うことができる。
また、本第６実施形態においては、ガラス基板１には、レンズ部１ａが形成されている。これにより、入射光の照射範囲に比べて受光領域９が小さい場合であっても、効率よく入射光を集光することができる。この結果、ＳＮ比に優れ、信頼性の高い半導体光検出素子ＰＤ６を得ることができる。
（第７実施形態）
図３５は、第７実施形態に係る半導体光検出素子の断面構成を説明するための模式図である。第７実施形態に係る半導体光検出素子ＰＤ７は、ガラス基板１及び膜１０の代わりに酸化シリコン（ＳｉＯ２）あるいは樹脂からなる膜が形成されている点で第５実施形態
に係る半導体光検出素子ＰＤ５と相違する。
図３５は、第７実施形態に係る半導体光検出素子の断面構成を説明するための模式図である。第７実施形態に係る半導体光検出素子ＰＤ７は、ガラス基板１及び膜１０の代わりに酸化シリコン（ＳｉＯ２）あるいは樹脂からなる膜が形成されている点で第５実施形態
に係る半導体光検出素子ＰＤ５と相違する。
半導体光検出素子ＰＤ７は、層構造体ＬＳ２と、膜６０とを備えている。この半導体光検出素子ＰＤ７は、光が膜６０側から層構造体ＬＳ２に入射する表面入射型の半導体光検出素子である。また、半導体光検出素子ＰＤ７は、例えば波長帯０．８５μｍの近距離光通信用光検出素子である。
層構造体ＬＳ２の一方面側には、受光領域９及びコンタクト電極７１を覆うように膜６０が形成されている。膜６０は、酸化シリコンあるいは樹脂（例えば、ポリイミド樹脂やＰＭＭＡ、エポキシ樹脂等）からなる。膜６０は、その厚みが５０μｍ程度であり、入射光に対して光学的に透明である。
次に、上述した構成の半導体光検出素子ＰＤ７の製造方法について、図３６及び図３７を参照して説明する。図３６及び図３７は、第７実施形態に係る半導体光検出素子の製造方法を説明するための説明図であり、半導体光検出素子の縦断面構成を示している。
本製造方法では、以下の工程（１）〜（９）を順次実行する。まず、工程（１）〜（４）については、上述の第５実施形態における工程（１）〜（４）と同じであり、説明を省略する。
工程（５）
次に、受光領域９（パッシベーション膜１９）及びコンタクト電極７１を覆うように層構造体ＬＳ２の一方面側に膜６０を形成する（図３６参照）。膜６０の形成方法は、第３実施形態における工程（８）における形成方法と同じである。
次に、受光領域９（パッシベーション膜１９）及びコンタクト電極７１を覆うように層構造体ＬＳ２の一方面側に膜６０を形成する（図３６参照）。膜６０の形成方法は、第３実施形態における工程（８）における形成方法と同じである。
工程（６）
次に、半導体基板５１を除去する。膜６０を形成した後には、膜６０の反対側において、半導体基板５１の他方面（裏面）が露出している。この工程では、半導体基板５１の裏面側から、半導体基板５１及びエッチング停止層２をエッチングにより除去する（図３７参照）。半導体基板５１及びエッチング停止層２のエッチング方法は、上述の第５実施形態における工程（７）におけるエッチング方法と同じである。
次に、半導体基板５１を除去する。膜６０を形成した後には、膜６０の反対側において、半導体基板５１の他方面（裏面）が露出している。この工程では、半導体基板５１の裏面側から、半導体基板５１及びエッチング停止層２をエッチングにより除去する（図３７参照）。半導体基板５１及びエッチング停止層２のエッチング方法は、上述の第５実施形態における工程（７）におけるエッチング方法と同じである。
工程（７）〜（９）の工程は、第１実施形態における工程（８）〜（１０）と同じであり、ここでの説明を省略する。これらの工程（１）〜（９）により、図３５に示された構成の半導体光検出素子ＰＤ７が完成する。
以上のように、本第７実施形態においては、上述した第５実施形態と同様に、層構造体ＬＳ２（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）の機械的強度が膜６０により保たれると共に、半導体光検出素子ＰＤ７の小型化を容易に図ることができる。また、半導体光検出素子ＰＤ７の実装を容易に行うことができる。
（第８実施形態）
図３８は、第８実施形態に係る半導体光検出素子の断面構成を説明するための模式図である。第８実施形態に係る半導体光検出素子ＰＤ８は、膜６０にレンズ部６０ａが形成されている点で第７実施形態に係る半導体光検出素子ＰＤ７と相違する。
図３８は、第８実施形態に係る半導体光検出素子の断面構成を説明するための模式図である。第８実施形態に係る半導体光検出素子ＰＤ８は、膜６０にレンズ部６０ａが形成されている点で第７実施形態に係る半導体光検出素子ＰＤ７と相違する。
半導体光検出素子ＰＤ８は、層構造体ＬＳ２と、膜６０とを備えている。この半導体光検出素子ＰＤ８は、光が膜６０側から層構造体ＬＳ２に入射する表面入射型の半導体光検出素子である。また、半導体光検出素子ＰＤ８は、例えば波長帯０．８５μｍの近距離光通信用光検出素子である。
膜６０には、入射光を集光するレンズ部６０ａが形成されている。このレンズ部６０ａは、ウエットエッチングにより形成することができる。レンズ部６０ａを形成するためのウエットエッチングは、上述の第４実施形態にて記載したウエットエッチング方法と同じである。
以上のように、本第８実施形態においては、上述した第５実施形態と同様に、層構造体ＬＳ２（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）の機械的強度が膜６０により保たれると共に、半導体光検出素子ＰＤ８の小型化を容易に図ることができる。また、半導体光検出素子ＰＤ８の実装を容易に行うことができる。
また、本第８実施形態においては、膜６０には、レンズ部６０ａが形成されている。これにより、入射光の照射範囲に比べて受光領域９が小さい場合であっても、効率よく入射光を集光することができる。この結果、ＳＮ比に優れ、信頼性の高い半導体光検出素子ＰＤ８を得ることができる。
次に、本実施形態の変形例として、図３９及び図４０に基づいて、受光領域９が複数並設された半導体光検出素子アレイＰＤＡ１，ＰＤＡ２について説明する。半導体光検出素子アレイＰＤＡ１，ＰＤＡ２は、いわゆる表面入射型の半導体光検出素子アレイである。
半導体光検出素子アレイＰＤＡ１は、図３９に示されるように、複数の受光部１１（受光領域９）が、１次元もしくは２次元方向に配列されてアレイ状に複数並設されている。また、半導体光検出素子アレイＰＤＡ２は、図４０に示されるように、複数の受光領域９が、１次元もしくは２次元方向に配列されてアレイ状に複数並設されている。なお、第２パッド電極３３同士は互いに電気的に接続されている。
半導体光検出素子アレイＰＤＡ１においては、上述した第１実施形態と同じく、層構造体ＬＳ１（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）の機械的強度がガラス基板１により保たれる。また、受光部１１（受光領域９）の狭ピッチ化が可能となり、半導体光検出素子アレイＰＤＡ１の小型化（コンパクト化）を容易に図ることができる。
半導体光検出素子アレイＰＤＡ２においては、上述した第５実施形態と同じく、層構造体ＬＳ２（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）の機械的強度がガラス基板１により保たれる。また、受光領域９の狭ピッチ化が可能となり、半導体光検出素子アレイＰＤＡ２の小型化（コンパクト化）を容易に図ることができる。
なお、半導体光検出素子アレイＰＤＡ１，ＰＤＡ２において、ガラス基板１及び膜１０を設ける代わりに、膜６０を設けてもよい。また、各受光領域９に対応して、レンズ部を形成してもよい。
次に、図４１を参照して、上述した実施形態に係る半導体光検出素子（半導体光検出素子アレイ）を用いた光インターコネクションシステムについて説明する。図４１は、本実施形態に係る光インターコネクションシステムを示す概略構成図である。
光インターコネクションシステム１０１は、複数のモジュール（例えば、ＣＰＵ、集積回路チップ、メモリー等）Ｍ１，Ｍ２間の信号を光で伝送するシステムであって、半導体発光素子１０３、駆動回路１０５、光導波路基板１０７、半導体光検出素子ＰＤ１、増幅回路１０９等を含んでいる。半導体発光素子１０３は、裏面出射型の垂直共振型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）を用いることができる。モジュールＭ１と駆動回路１０５とは、バンプ電極等を通して電気的に接続されている。半導体発光素子１０３と駆動回路１０５とは、バンプ電極を通して電気的に接続されている。半導体光検出素子ＰＤ１と増幅回路１０９とは、バンプ電極４１を通して電気的に接続されている。増幅回路１０９とモジュールＭ２とは、バンプ電極等を通して電気的に接続されている。
モジュールＭ１から出力された電気信号は、駆動回路１０５に送られ、半導体発光素子１０３にて光信号に変換されて出力される。半導体発光素子１０３から出力された光信号は、光導波路基板１０７の光導波路１０７ａを通り、半導体光検出素子ＰＤ１に入力する。半導体光検出素子ＰＤ１に入力した光信号は、電気信号に変換されて、増幅回路１０９に送られ、増幅される。増幅された電気信号は、モジュールＭ２に送られる。以上により、モジュールＭ１から出力された電気信号が、モジュールＭ２に伝送されることとなる。
なお、半導体光検出素子ＰＤ１の代わりに、半導体光検出素子ＰＤ２〜ＰＤ８あるいは半導体光検出素子アレイＰＤＡ１，ＰＤＡ２を用いてもよい。半導体光検出素子アレイＰＤＡ１，ＰＤＡ２を用いる場合、半導体発光素子１０３、駆動回路１０５、光導波路基板１０７及び増幅回路１０９等もアレイ化されることとなる。
本発明は、前述した実施形態に限定されるものではない。例えば、半導体基板５１、高濃度キャリア層３（３ａ，３ｂ）、光吸収層５（５ａ，５ｂ）、キャップ層７（７ａ，７ｂ）等の厚み、用いる材料等は、上述したものに限られない。具体的には、半導体基板５１の材料として、上述したＧａＡｓの代わりに、Ｓｉ、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＡｓＳｂを用いてもよい。
１…ガラス基板、１ａ…レンズ部、２…エッチング停止層、３（３ａ）…高濃度キャリア層、５（５ａ）…光吸収層、７（７ａ）…キャップ層、９…受光領域、１０…膜、１１…受光部、１２…窪み部、１７…コンタクト電極、２１…第１電極部、２３…コンタクト電極、２５…第１配線電極、２７…第１パッド電極（第２電極部）、３１…第３電極部、３３…第２パッド電極、３５…第２配線電極、４１…バンプ電極、５１…半導体基板、６０…膜、６０ａ…レンズ部、７１…コンタクト電極、７３…貫通配線、８１…第３電極部、８３…コンタクト電極、ＬＳ１，ＬＳ２…層構造体、ＰＤ１〜ＰＤ８…半導体光検出素子、ＰＤＡ１，ＰＤＡ２…半導体光検出素子アレイ。
Claims (8)
- 複数の化合物半導体層を含む層構造体を備え、当該層構造体の一方面側に受光領域が形成された半導体光検出素子であって、
前記層構造体の前記一方面側に配置され、前記受光領域に電気的に接続された第１電極部と、
前記層構造体の他方面側に配置され、前記第１電極部に電気的に接続された第２電極部と、
前記層構造体の前記他方面側に配置され、前記層構造体の前記他方面側の領域に電気的に接続された第３電極部と、
前記受光領域及び前記第１電極部を覆うように前記層構造体の前記一方面側に形成され、入射光に対して光学的に透明な光透過層と、を備え、
前記複数の化合物半導体層として、第１導電型の高濃度キャリア層、第１導電型の光吸収層及び第１導電型のキャップ層を含み、
前記受光領域として、少なくとも前記キャップ層に第２導電型の領域が形成され、
前記第３電極部は、前記高濃度キャリア層に接触して前記高濃度キャリア層と電気的に接続されたコンタクト電極と、前記コンタクト電極を覆うように形成され前記コンタクト電極と電気的に接続された配線電極と、を含み、
前記第１電極部は、前記層構造体を貫通する貫通配線を通して前記第２電極部と電気的に接続されており、
前記コンタクト電極は、光入射方向から見て、前記第２導電型の領域と重なる位置に形成されていることを特徴とする半導体光検出素子。 - 前記光透過層は、酸化シリコンからなる膜と、ガラス基板とを含み、
前記ガラス基板は、前記酸化シリコンからなる膜を介して、前記層構造体の前記一方面側に接着されていることを特徴とする請求項１に記載の半導体光検出素子。 - 前記光透過層は、酸化シリコンからなる膜を含むことを特徴とする請求項１に記載の半導体光検出素子。
- 前記光透過層は、樹脂からなる膜を含むことを特徴とする請求項１に記載の半導体光検出素子。
- 前記第２電極部及び前記第３電極部は、それぞれパッド電極を含んでおり、当該各パッド電極にバンプ電極が配置され、
前記第２電極部に配置される前記パッド電極は、前記貫通配線からずれた位置に形成されていることを特徴とする請求項１に記載の半導体光検出素子。 - 前記層構造体における前記他方面側には、前記受光領域に対応して光反射膜が形成されていることを特徴とする請求項１に記載の半導体光検出素子。
- 前記受光領域がアレイ状に複数並設されていることを特徴とする請求項１に記載の半導体光検出素子。
- 前記光透過層には、入射光を集光するレンズ部が形成されていることを特徴とする請求項１に記載の半導体光検出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009009096A JP4331258B2 (ja) | 2009-01-19 | 2009-01-19 | 半導体光検出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009009096A JP4331258B2 (ja) | 2009-01-19 | 2009-01-19 | 半導体光検出素子 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004096060A Division JP4331033B2 (ja) | 2004-03-29 | 2004-03-29 | 半導体光検出素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009081471A JP2009081471A (ja) | 2009-04-16 |
| JP4331258B2 true JP4331258B2 (ja) | 2009-09-16 |
Family
ID=40655936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009009096A Expired - Fee Related JP4331258B2 (ja) | 2009-01-19 | 2009-01-19 | 半導体光検出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4331258B2 (ja) |
-
2009
- 2009-01-19 JP JP2009009096A patent/JP4331258B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009081471A (ja) | 2009-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4331033B2 (ja) | 半導体光検出素子及びその製造方法 | |
| EP1744417B1 (en) | Semiconductor light emitting element and manufacturing method thereof | |
| JP4499386B2 (ja) | 裏面入射型光検出素子の製造方法 | |
| JP4499385B2 (ja) | 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法 | |
| JP5425207B2 (ja) | 赤外線撮像素子 | |
| US7649236B2 (en) | Semiconductor photodetector and photodetecting device having layers with specific crystal orientations | |
| KR101004243B1 (ko) | 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치 | |
| WO2005055327A1 (ja) | 半導体受光素子及びその製造方法 | |
| WO2004082024A1 (ja) | ホトダイオードアレイおよびその製造方法並びに放射線検出器 | |
| TWI502725B (zh) | Photodetector | |
| WO2022061820A1 (zh) | 一种接收芯片及其制备方法、测距装置、可移动平台 | |
| JP2010245121A (ja) | 半導体装置 | |
| JP4279650B2 (ja) | 半導体受光素子 | |
| JP4331258B2 (ja) | 半導体光検出素子 | |
| JP2005129689A (ja) | 半導体受光素子及び光受信モジュール | |
| TWI776195B (zh) | 受光元件單元 | |
| JP4438038B2 (ja) | 面型受光素子、およびその製造方法 | |
| JP2005129776A (ja) | 半導体受光素子 | |
| JP5197436B2 (ja) | センサーチップ及びその製造方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090617 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140626 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |