TWI363428B - Semiconductor light detecting device and manufacturing method thereof - Google Patents

Semiconductor light detecting device and manufacturing method thereof Download PDF

Info

Publication number
TWI363428B
TWI363428B TW094109689A TW94109689A TWI363428B TW I363428 B TWI363428 B TW I363428B TW 094109689 A TW094109689 A TW 094109689A TW 94109689 A TW94109689 A TW 94109689A TW I363428 B TWI363428 B TW I363428B
Authority
TW
Taiwan
Prior art keywords
electrode
light
semiconductor
multilayer structure
layer
Prior art date
Application number
TW094109689A
Other languages
English (en)
Other versions
TW200537701A (en
Inventor
Akimasa Tanaka
Original Assignee
Hamamatsu Photonics Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics Kk filed Critical Hamamatsu Photonics Kk
Publication of TW200537701A publication Critical patent/TW200537701A/zh
Application granted granted Critical
Publication of TWI363428B publication Critical patent/TWI363428B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

1363428 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體光檢出元件及其製造方法。 【先前技術】 近年來，隨著CPU驅動頻率高速化（例如10GHz以上）， 以光傳送系統裝置內及裝置間的信號之光互連技術受到矚 目。於該光互連技術採用所謂半導體光檢出元件及半導體發 光元件之半導體元件。 光互連技術所使用的半導體光檢出元件於考慮對外部 基板的安裝性時，將用於從光檢出元件取出信號的電極（信 號電極）配置在與光射入面相反側之面較佳。此種半導體光 檢出元件之例，係掲式在日本專利特開平3-104287號公報、 曰本專利特開平 6-296035號公報及日本專利特開 2002-3 535 64號公報。該等公報係掲示一種背面射入型半導 體光檢出元件，在半導體基板一方的主面側形成多數化合物 半導體層，而從另一方主側面射入光。 該等背面射入型半導體光檢出元件係爲了以下的目 的，而將位於受光部下方的基板中的部分局部地薄化，並以 圍繞該部分的方式形成有維持基板厚度的部分。第1目的在 於防止半導體基板的光吸收造成光信號劣化或消失。第2目 的在於防止藉由連線焊接或突起焊接將半導體光檢出元件 安裝在外部基板上時，損傷或破壞半導體光檢出元件。 但是，上述的背面射入型半導體光檢出元件，爲了保持 機械性強度而存在維持基板厚度的部分，因此半導體光檢出 1363428 % ' 元件的小型化有限。尤其，並設多數受光部而形成半導體光 檢出元件陣列時，因爲要將受光部間的間距窄化有困難，故 光檢出元件陣列的尺寸不得不較大。 【發明內容】 本發明的目的在於提供一種可保持充分的機械性強 度’同時謀求小型化的半導體光檢出元件及其製造方法^ —方面，本發明係關於半導體光檢出元件。該光檢出元 件包含：多層構造體，包含積層的多數化合物半導體層，且 φ 具有互相地對向的第1及第2主面；受光區域，在該多層構 造體內部形成在第1主面附近；第1電極，配置在多層構造 體的第1主面上，以電性方式連接在受光區域；第2電極， 配置在多層構造體中的第2主面上，以電性方式連接在第1 電極：第3電極，配置在多層構造體的第2主面上，以電性 方式連接在多層構造體中的第2主面附近部分·，及光透過 層，對射入光光學性地透明，配置在多層構造體的第1主面 上，且覆蓋受光區域及第1電極。 φ 於該光檢出元件，即使使包含在多層構造體的多數化合 物半導體層較薄，多層構造體的機械性強度仍藉由光透過層 保持。且，不必如上述之先行技術般形成維持基板厚度的部 分，元件小型化較容易。 且，於該光檢出元件，用於取出輸出信號的第2及第3 電極係配置在多層構造體的第2主面上。因而，該光檢出元 件可在使位於受光區域相反側的第2主面與外部基板等的 安裝面對向的狀態安裝。其結果可容易地進行光檢出元件之 1363428 * 安裝。 ‘ 且，光透過層亦可包含由氧化矽構成的膜和玻璃基板。 玻璃基板亦可介置氧化矽構成的膜而固定在多層構造體。由 於可使氧化矽熔接在玻璃，故可將多層構造體和玻璃基板不 另外使用接合劑而接合。因此，從玻璃基板射入的光不會被 接合劑吸收且可到達多層構造體。 光透過層亦可不包含玻璃基板，而包含由氧化矽或樹脂 構成的膜。 | 多數的化合物半導體層亦可包含第1導電型高濃度載 體層、第1導電型光吸收層及第1導電型蓋層。受光區域亦 可以是至少包含蓋層局部的第2導電型區域。 '多層構造體亦可進而具有形成在受光區域周圍的凹 部，和配置在該凹部中的配線電極。第1電極亦可介置配線 電極，以電性方式連接在第2電極。第3電極亦可以電性方 式連接在位於高濃度載體層中的受光區域附近部分》藉由形 成在受光區域周圍的凹部，將受光區域至少局部地從多層構 φ 造體的其他部分分離，因此可更進一步減低寄生電容。且， 若利用將配置在該凹部中的配線電極，當作貫通多層構造體 的貫通電極，則可極爲容易地形成貫通電極β且，利用貫通 電極，可從受光部的高濃度載體層直接拉出電極，因此大幅 地減低串聯電阻。 本發明的光檢出元件亦可進而具備貫通多層構造體的 貫通配線。第1電極亦可經由貫通配線以電性方式連接在第 2電極。第3電極亦可以電性方式連接在高濃度載體層。該 1363428 ' 情形可藉由貫通配線確實地進行第1電極和第2電極的電性 方式之連接》且，由於從高濃度載體層直接拉出電極，故可 大幅地減低串聯電阻。 第2及第3電極亦可各自包含焊墊電極，且將突起電極 配置在該等焊墊電極各自上。 本發明的光檢出元件亦可進而具備光反射膜，設於多層 構造體的第2主面上，且覆蓋受光區域。不被吸收且通過多 層構造體的光係以反射膜反射，再度射入多層構造體，因此 φ 在多層構造體被吸收的光增加，其結果可更進而提高光感 度。 光透過層亦可包含將射入光聚光的透鏡部。該情形即使 受光區域比射入光的照射範圍小時，仍可有效地將射入光聚 光。且’本發明的光檢出元件亦可具備並設的多數之上述受 光區域。 本發明的另一方面係關於半導體光檢出元件的製造方 法。該方法具備：準備半導體基板的步驟；在半導體基板上 φ 裝設多層構造體的步驟，多層構造體係包含積層的多數化合 物半導體層，且具有互相地對向之第1及第2主面，第2主 面係朝向半導體基板的步驟；在多層構造體內部，於第1主 面附近形成受光區域的步驟；將以電性方式連接在受光區域 的第1電極，設於多層構造體的第1主面上的步驟；將對射 入光光學性地透明之光透過層，形成在多層構造體的第1主 面上，且覆蓋受光區域及第1電極的步驟；於形成光透過層 之後，除去半導體基板的步驟；及在除去半導體基板之後， 1363428 * 將以電性方式連接在第1電極的第2電極，形成在多層構造 體的第2主面上，並將以電性方式連接在多層構造體中的第 2主面附近部分的第3電極，形成在第2主面上的步驟。 由於在多層構造體的第1主面上形成光透過層之後，除 去半導體基板，因此可容易地製造在用於取出輸出信號的第 2及第3電極的相反側，配置有光透過層的半導體光檢出元 件。 且，由於除去半導體基板之後仍留下光透過層，即使使 φ 包含在多層構造體的多數化合物半導體層較薄，多層構造體 的機械性強度仍藉由光透過層保持。不須如上述之先行技術 般留下維持基板厚度的部分，因而元件小型化較容易。此 ' 外，形成光透過層之前係藉由半導體基板保持機械性強度。 形成光透過層的步驟亦可包含：形成由氧化矽構成的 膜，且覆蓋受光區域及第1電極的步驟；及將對射入光光學 性地透明之玻璃基板，固定在由氧化矽構成的膜的步驟。由 於氧化矽可熔接在玻璃基板，因此可將多層構造體和玻璃基 φ 板不另外使用接合劑而接合。因此，從玻璃基板側射入的光 可不被接合劑吸收且到達多層構造體。 形成光透過層的步驟亦可包含形成由氧化矽或樹脂構 成的膜，且覆蓋受光區域及第1電極的步驟。 除去半導體基板的步驟亦可包含藉由濕蝕刻除去半導 體基板的步驟。形成多層構造體的步驟亦可包含將停止濕蝕 刻的蝕刻停止層，形成在半導體基板和多數化合物半導體層 之間的步驟。利用可將半導體基板蝕刻，且無法將蝕刻停止 -10- 1363428 * 層蝕刻的的蝕刻液，可選擇性地除去半導體基板。因此，可 留下多數化合物半導體層而確實且容易地除去半導體基板。 本發明的方法亦可進而具備在除去半導體基板之後，藉 由濕鈾刻除去鈾刻停止層的步驟》利用可將蝕刻停止層蝕 刻，且無法將化合物半導體層蝕刻的蝕刻液，可選擇性地僅 除去蝕刻停止層。因此，可留下多數化合物半導體層而確實 且容易地除去蝕刻停止層。 多數化合物半導體層亦可包含第1導電型高濃度載體 # 層、第1導電型光吸收層及第1導電型蓋層。形成多層構造 體的步驟亦可包含在半導體基板上，將高濃度載體層、光吸 收層及蓋層順序地積層的步驟。形成受光區域的步驟亦可包 ： 含形成包含至少蓋層局部的第2導電型區域，當作該受光區 域的步驟。 此方法亦可進而具備：在受光區域周圍形成凹部的步 驟；及將配線電極設於凹部中的步驟，該配線電極係使第1 ^ 電極以電性方式連接在第2電極。形成第3電極的步驟亦可 包含形成第3電極，且將第3電極以電性方式連接在位於高 濃度載體層中的受光區域附近部分的步驟。藉由形成在受光 區域周圍的凹部，將受光區域至少局部地從多層構造體的其 他部分分離，因此可更進一步減低寄生電容。且，若利用配 置在該凹部中的配線電極，當作貫通多層構造體的貫通電 極，則可極爲容易地進行貫通電極之形成。 形成第2電極的步驟亦可包含形成貫通多層構造體的 -11- 1363428 * 貫通配線，且經由該貫通配線將第1電極以電性方式連接在 第2電極的步驟。形成第3電極的步驟亦可包含形成第3電 極，且將第3電極以電性方式連接在高濃度載體層的步驟。 該情形可藉由貫通配線而確實地進行第1電極和第2電極之 電性方式之連接。且，由於從高濃度載體層直接拉出電極， 而可大幅地減低串聯電阻。 本發明的方法亦可進而具備在多層構造體的第2主面 上，形成覆蓋受光區域的光反射膜的步驟。該情形由於可使 φ 不被吸收且通過多層構造體的光在光反射膜反射，再度射入 光吸收層，因此在多層構造體吸收的光增加，其結果可提高 光感度。 光透過層亦可包含將射入光聚光的透鏡部。該情形即使 受光區域比射入光的照射範圍小時，仍可有效地將射入光聚 光。 本發明藉由下述之詳細說明和附圖可更深地理解。此 外，附圖不過是例示，並非意圖限定本發明之範圍者。 • 【實施方式】 參照圖式說明關於本發明的實施形態的半導體光檢出 元件。此外，說明中就同一要素或具有同依功能的要素，採 用同一符號而省略重複說明。 第1實施形態 第1圖係表示第1實施形態的半導體光檢出元件的槪略 俯視圖。第2圖係表示沿第1圖中的Π - Π線的槪略剖視圖。 此外，第1圖中省略突起電極41的圖示。 -12- 1363428 * 半導體光檢出元件PD1具備多層構造體LSI和玻璃基 板1。玻璃基板1具有互相地對向的二個主面，即表面121 和背面122。多層構造體LSI係設於玻璃基板1的背面122 上。該半導體光檢出元件PD 1係光從玻璃基板1側射入多 層構造體LSI的表面射入型光檢出元件。半導體光檢出元 件PD1係例如波長帶〇.85μπι的近距離光通信用光檢出元 件。 多層構造體LSI包含順序地積層的鈾刻停止層2、η型 Β (第1導電型）高濃度載體層3、η型光吸收層5及η型蓋 層7。多層構造體LSI具有互相地對向的二個主面，即表面 101即背面1〇2。於表面101上形成有後述的鈍化膜19,在 背面102上形成有電性絕緣膜（鈍化膜）20。電性絕緣膜 20係例如由Si Nx構成，厚度爲大約0.2μπι。 多層構造體LSI具有受光部11和圍繞受光部11的凹 部12。受光部11包含η型高濃度載體層3a、η型光吸收層 5a及η型蓋層7a，且形成平台狀（本實施形態中爲圓錐梯 φ 形）。受光部11具有P型（第2導電型）受光區域9。該 受光區域9包含至少蓋層7a的局部。於本實施形態，蓋層 7a及光吸收層5的局部係包含在受光區域9。受光部11的 頂部及受光區域9從光射入方向所見爲圓形。 於受光部11的頂部，從光射入方向所見，在受光區域 9的外側形成有凹部1 3。凹部1 3到達高濃度載體層3 a，且 形成槽狀而圍繞受光區域9。如此地，受光部11包含：包 含受光區域9的平台狀內側部分1 1 a，和圍繞該內側部分i i a -13- 1363428 . 的外側部分lib。凹部13從光射入方向所見係形成C字形， 沿著受光區域9的緣且留下受光部11頂部的局部。 於凹部13的底部配置有接觸電極17。該接觸電極17 與高濃度載體層3a係以電性方式連接。接觸電極17係由 Au-Ge/Ni/Au的積層體構成，其厚度爲大約lOOOnm。接觸 電極17亦與凹部13同樣地，從光射入方向所見形成C字 形。 於受光部11的表面，即多層構造體LSI的表面101， φ 形成有鈍化膜19以覆蓋受光區域9。鈍化膜19係例如由 SiNx構成。本實施形態中，鈍化膜19係當做反射防止膜之 功能。因此，鈍化膜1 9的厚度係於鈍化膜1 9的折射率爲η， 受光波長爲λ時，設定成λ/ (4η)。例如波長帶0.85 μιη的 近距離光通信用光檢出元件時，鈍化膜19的厚度爲1000〜 3 000Α。此外，亦可形成與鈍化膜19不同的反射防止膜以 覆蓋受光區域9。 高濃度載體層3及3a係化合物半導體層，例如由載體 • 濃度爲大約lx l〇18/cm 3的AlGaAs ( A1組成0.3 )構成。高濃 度載體層3及3a的厚度爲大約2μπι。 光吸收層5及5 a係化合物半導體層，例如由載體濃度 爲大約1χ1014/αη3的GaAs構成。光吸收層5及5a的厚度爲 大約3μιη。 蓋層7及7 a係化合物半導體層，例如由載體濃度爲大 約5xl015/era 3的AlGaAs (A1組成比0.3)構成。蓋層7及 7a的厚度爲大約〇.3μιη。蓋層7及7a的AI組成比爲0.3以 -14- 1363428 •. 上較佳°若要檢出波長〇.85μιη以上的光，則A1組成比χ ， 爲0.04即足夠，但更適當爲乂組成比爲〇3以上較佳。但 是，蓋層7及7a的A1組成比係對應檢出的光波長而適當決 定即可。例如’若檢出波長0.65 μηι的短波長光，則A1組成 比必須爲0.4以上。 受光區域9係設於多層構造體LSI的表面101。於蓋層 7a的所要區域將p型雜質（例如zn)熱擴散，藉由使該區 域反轉成p型而形成該受光區域9。受光區域9的深度爲大 • 約0·4μιη，受光區域9的徑爲5〜2ΟΟμιη0。凹部（槽）13 的寬度爲大約5μπι。但是，受光徑依存於光檢出元件所要求 的特性，可設計在Ιμιη〜10麵的寬大範圍內。 於多層構造體LSI的表面101上配置有第1電極21。 第1電極21包含接觸電極23和後述的電極部分25a。接觸 電極23係於受光區域9的表面上形成環狀，與受光區域9 以電性方式連接。接觸電極23係由Ti/Pt/Au構成，其厚度 爲大約lOOOnm。此外，第2圖中，接觸電極23係配置成埋 入蓋層7a中的受光區域9，但不限於此，亦可配置在蓋層 7a及受光區域9上。 於接觸層23以電性方式連接有第1配線電極25。第1 配線電極25係將受光部11及凹部12局部地覆蓋，且配置 在鈍化膜19上。第1配線電極25具有配置在受光部11的 頂部上之電極部分25a，和配置在凹部12內的電極部分 25b。第1配線電極25係由Ti/Pt/Au構成，其厚度爲大約 1_5μηι。位於受光部1 1上的電極部分25a係以受光區域9 -15- 1363428 • 的至少局部露出的方式，配置在接觸電極23上且形成環 狀。電極部分25a係通過形成在鈍化膜19的接觸孔19a而 連接在接觸電極23。 於多層構造體LSI的背面102上，配置有第1焊墊電 極27當作第2電極。第1焊墊電極27係由Ti/Pt/Au構成， 其厚度爲大約1.5 μιη。第1焊墊電極27係經由貫通電性絕 緣膜20、蝕刻停止層2及鈍化膜19的接觸孔29,以電性方 式連接在第1配線電極25(電極部分25b)。其結果將接觸 φ 電極23介置第1配線電極25,以電性方式連接在第1焊墊 電極27。於第1焊墊電極27配置突起電極41。 且，於多層構造體LSI的背面102上，配置有第3電 極31。第3電極31包含第2焊墊電極33和第2配線電極 35。第2焊墊電極33及第2配線電極35係由Ti/Pt/Au構 成，其厚度爲大約1.5 μιη。第2焊墊電極33係經由貫通電 性絕緣膜20、蝕刻停止層2及高濃度載體層3的接觸孔37， 以電性方式連接在高濃度載體層3a及接觸電極17。第2配 # 線電極35係於受光區域9背面的下方形成覆蓋該背面，且 當作光反射膜的功能。此外，亦可在受光區域9的下方形成 與第2配線電極35不同的光反射膜。與第1焊墊電極27 同樣地，在第2焊墊電極33上配置突起電極41。 電極從受光區域9之取出係藉由接觸電極23、第1配 線電極25、第1焊墊電極27及突起電極41而實現。電極 從高濃度載體層3a之取出係藉由接觸電極17、第2焊墊電 極33及突起電極41而實現。 -16- 1363428 • 於多層構造體LSI的表面101上，形成膜10且覆蓋受 光區域9及第1電極21(接觸電極23及第1配線電極25 的電極部分25a)。膜1〇係由氧化矽（Si02)構成，對射 入光光學性地透明。膜10中的與多層構造體LSI相反側的 面l〇a已平坦化。膜1〇的厚度爲大約3〜10μιη。 玻璃基板1係接觸在膜10的面l〇a而貼合。玻璃基板 1其厚度爲大約0.3 mm，對射入光光學性地透明。 以下一面參照第3圖〜第15圖，一面說明半導體光檢 0 出元件PD1的製造方法》第3圖〜第15圖係該製造方法的 說明圖’表示半導體光檢出元件PD1的縱剖面。於本製造 方法，順序地實行以下的步驟（1 )〜（1 3 ) 步驟（1 ) 首先’準備半導體基板51。半導體基板51係例如其厚 度爲300〜500μιη，由載體濃度爲大約lxl〇i8/cm3的η型GaAs 構成。於半導體基板51的一方主面（表面）111上，藉由 氫化物氣相磊晶法、氯化物氣相磊晶法、有機金屬化學氣相 • 蒸鍍（MOCVD)法或分子束磊晶（MBE)法等，使緩衝層 53及蝕刻停止層2順序地成長、積層（參照第3圖）。然 後’在蝕刻停止層2上，藉由氫化物氣相磊晶法、氯化物氣 相磊晶法、MOCVD法或MB E法等，使η型高濃度載體層3、 η型光吸收層5及η型蓋層7順序地成長、積層（參照第3 圖）。 緩衝層53係由無摻雜的GaAs構成，其厚度爲大約 0.0 5μπι，蝕刻停止層2係由無摻雜的AlGaAs構成（A1組成 -17- 1363428 〇·5 )，其厚度爲大約Ι.Ομιη。蝕刻停止層2係形成位於半 導體基板51和高濃度載體層3之間。蝕刻停止層2的Α1 組成比以在0.4以上較佳。因爲後述的GaAs蝕刻時使用的 蝕刻液，不易將A1組成比爲0.4以上的A1G a As蝕刻。 藉由上述步驟（1)，將多層構造體LSI及緩衝層53 形成在半導體基板51的表面111上β 步驟（2) 接著，於蓋層7上形成由Si02或SiNx構成的膜55。 φ 然後，將膜55形成圖案，且在形成受光區域9的預定位置 裝設開口 55a(參照第4圖）。然後，使用已形成圖案的膜 55當作遮罩，在蓋層7將雜質（例如Ζιι)熱擴散，使蓋層 7局部的導電型反轉成P型。如此地，在多層構造體LSI內 部，於距離半導體基板51較遠的表面101附近，形成受光 區域9(參照第4圖）。然後’藉由緩衝氫氟酸（BHF)除 去膜55。 步驟（3 ) φ 接著，在形成凹部13的預定位置，將具有開口 56a的 抗蝕膜56形成在蓋層7上。抗蝕膜56可利用光微影法形 成。然後’使用抗蝕膜56當作遮罩’藉由Br2和甲醇的混 合液進行蝕刻（濕蝕刻）至露出高濃度載體層3。藉此，形 成凹部13(參照第5圖）。接著’除去抗蝕膜56。 步驟（〇 接著，在形成凹部12的預定位置，將具有開口 57a的 抗蝕膜27形成在蓋層7上。抗蝕膜57可利用光微影法形 -18- 1363428 • 成。然後，使用抗蝕膜57當作遮罩，藉由Br2和甲醇的混 合液進行蝕刻（濕蝕刻）至露出蝕刻停止層2，而形成凹部 12。藉此，將受光部11形成平台狀（參照第6圖）。即’ 受光部11成爲包含高濃度載體層3a、光吸收層5a及蓋層 7a。此時，藉由在外側部分lib上方配置抗蝕膜57，可適 當地控制不僅深度方向且對橫方向的蝕刻進行，藉此，可適 當地進行凹部13的形成及受光部11的形成。其結果可提高 製造半導體檢出元件PD1時的良品率。然後，除去抗蝕膜 _ 57 ° 步驟（5) 接著，在對應凹部13的位置形成具有開口的抗蝕膜（不 圖示）。然後，在藉由凹部13的形成而露出的高濃度載體 層3(3〇上，藉由將該抗蝕膜當作遮罩使用的蒸鍍和光微 影法，形成由Au-Ge/Ni/Au構成的接觸電極17(參照第7 圖）。且，在形成接觸電極23的預定位置，再度重新形成 抗蝕膜且具有開口，使用該抗蝕膜當作遮罩，藉由蒸鍍和光 φ 微影法將由Ti/Pt/Au構成的接觸電極23形成在受光區域9 (參照第7圖）。接著，除去上述抗蝕膜。此外，第7圖中， 將接觸電極23形成埋入蓋層7a中的受光區域9，但不限於 此，亦可形成在蓋層7a及受光區域9的表面上。 步驟（6) 接著，藉由PCVD法在多層構造體LSI的表面101上， 形成由SiNx構成的鈍化膜19。然後，形成抗蝕膜，具有位 於接觸電極17、23上方的開口（不圖示），使用該抗蝕膜 -19- 1363428 - 當作遮罩，在鈍化膜19形成接觸孔19a(參照第8圖）。 接著，除去抗触膜。 步驟（7 ) 接著，在對應第1配線電極25的位置，形成具有開口 的抗蝕膜（不圖示）。然後，使用該抗蝕膜當作遮罩，藉由 剝落法形成由Ti/Pt/Au構成的第1配線電極25(參照第9 圖）。藉由上述步驟（6)及（7)，在多層構造體LSI的 表面101側形成第1電極21。接著，除去抗蝕膜。然後， φ 在H2氣體環境下進行燒結（sintering)。 步驟（8) 接著，在多層構造體LSI的表面101上形成膜10且平 坦化，且覆蓋受光區域9及第1電極21(參照第10圖）》 於此，將膜10中位於與多層構造體LSI相反側的面10a平 坦化，當作包含多層構造體LSI及半導體基板51的構造體 之表面。可利用電漿化學氣相蒸鍍（Plasma Chemical Vapor Deposition:PCVD)法或塗布法形成膜1 0。此外，此處所謂 φ 的「平坦」，並非意味必須完全不存在凹凸者。於後述的步 驟（9)，若介置膜10使玻璃基板1和半導體基板51疊合， 藉由將兩者加壓及加熱，在玻璃基板1的表面和膜10的面 10a互相地接觸之狀態熔接玻璃基板1和膜10，則亦可存在 略微的凹凸。 步驟（9) 接著，在形成有多層構造體LSI、緩衝層53及膜1〇的 半導體基板51接合玻璃基板1(參照第11圖）。首先，準 -20- 1363428 ' 備玻璃基板1，且將該玻璃基板1 —方的主面（背面）122 潔淨化。接著，使玻璃基板1和半導體基板51疊合，且使 玻璃基板1已潔淨化的背面122和膜10的面l〇a接觸。接 著，將已疊合的玻璃基板1和半導體基板51加壓及加熱， 且使玻璃基板1和膜10互相地熔接而貼合。 具體而言，施加在已疊合的玻璃基板1和半導體基板 51的壓力爲大約98kPa，加熱溫度爲500〜700°C較佳。半 導體基板51上的最上膜10係藉由氧化矽構成，因此藉由以 • 此種條件進行加壓及加熱，膜10的面l〇a熔接在玻璃基板 1的背面122’而使多層構造體LSI及半導體基板51固定 在玻璃基板1。 此外’實施該貼合步驟時，不僅玻璃基板1的背面122, 膜10的面10a亦爲潔淨較佳。因此，例如亦可從形成有膜 10的PCVD裝置取出半導體基板51之後，即進行熔接作業 等工夫。 且，使用的玻璃基板具有接近於G a As的熱膨脹係數之 Φ 熱膨脹係數較佳。藉此，在加熱後的冷卻步驟，可將因爲熱 膨脹係數差而在半導體基板51和玻璃基板1之間產生的應 力極力減低，而可抑制起因於應力的接合強度低下及將結晶 缺陷的產生抑制在最小限度。 步驟（10) 接著’除去半導體基板51。於將多層構造體LSI及半 導體基板51固定在玻璃基板1後，露出半導體基板51中位 於玻璃基板1相反側的主面，即背面112。於該步驟，從半 -21 - 1363428 • 導體基板5 1的背面1 1 2側進行蝕刻，除去半導體基板5 1 及緩衝層53(參照第12圖）。 具體而言，對蝕刻停止層2採用蝕刻速度較慢的蝕刻 液，而除去半導體基板51及緩衝層53。藉此，獲得搭載多 層構造體LSI的玻璃基板卜使用的蝕刻液以氨水（NH4〇H) 和過氧化氫水（H202)的混合溶液（NH40H:H202 = 1:5)較 佳。首先，將已貼合的玻璃基板1和半導體基板51浸在 NH40H和H20 2的混合溶液。藉此，將半導體基板51從背 φ 面側蝕刻。蝕刻進行，除去半導體基板5 1和緩衝層5 3時， 蝕刻停止層2露出在蝕刻液中。由於蝕刻停止層 2 (A10.5GaO.5As )對該蝕刻液的耐性較高，因此蝕刻速度變 成非常慢。因而，露出蝕刻停止層2時自動地停止蝕刻。如 此地，除去半導體基板51及緩衝層53。此外，亦可藉由化 學機械硏磨（CMP)除去半導體基板51及緩衝層53,以取 代蝕刻。 步驟（1 1 ) φ 接著，藉由PCVD法在蝕刻停止層2的背面102上’形 成由SiNx構成的電性絕緣膜20(參照第13圖）。 步驟（12) 接著，在形成接觸孔37的預定位置，將具有開口的抗 蝕膜（不圖示）形成在電性絕緣膜20上。然後’使用該抗 蝕膜當作遮罩’將電性絕緣膜20、蝕刻停止層2及高濃度 載體層3蝕刻（濕蝕刻），至露出接觸電極17。藉此’形 成接觸孔3 7 (參照第1 4圖）。触刻液較佳爲對電性絕緣膜 -22 - 1363428 • 20使用緩衝酸（BHF)，對蝕刻停止層2使用鹽酸（HC1 )、 對高濃度載體層3使用氨水（NH40H )和過氧化氫水（H2〇2 ) 的混合溶液（NH40H:H202=1:5 )。接著，除去抗蝕膜。 接著，在形成接觸孔29的預定位置，將具有開口的抗 蝕膜（不圖示）形成在電性絕緣膜20上。然後，使用該抗 蝕膜當作遮罩，將電性絕緣膜20、蝕刻停止層2及鈍化膜 19蝕刻（濕蝕刻），至露出第1配線電極25(電極部分25b )。 藉此，形成接觸孔29 (參照第14圖）。蝕刻液較佳爲對電 φ 性絕緣膜20使用緩衝氫氟酸（BHF )，對蝕刻停止層2使 用鹽酸（HC1)，對鈍化膜19使用緩衝氫氟酸（BHF)。接 著，除去抗蝕膜。 步驟（13 ) 接著，在對應第1焊墊電極27、第2焊墊電極33及第 2配線電極35的位置，形成具有開口的抗蝕膜（不圖示）。 然後，使用該抗蝕膜當作遮罩，藉由剝落法形成由Ti/Pt/Au 構成的第1焊墊電極27、第2焊墊電極33及第2配線電極 # 35(參照第15圖）。此時，第2配線電極35係形成覆蓋受 光區域9的背面（與光入射面相反側的面）。此處，將第2 焊墊電極33及第2配線電極35 —體地形成。接著，除去抗 蝕膜。然後，在H2氣體環境下進行燒結。此外，將第2焊 墊電極33和第2配線電極35 —體地形成，但不限於此，亦 可各自個別地形成。 藉由該等步驟（1)〜（13)，完成第1圖及第2圖所 示的構造之半導體光檢出元件PD1。 -23 - 1363428 4 * 此外，突起電極41係以電鍍法、銲錫球搭載法或印刷 法，在第1焊墊電極（第2電極）27及第2焊塾電極33形 成銲錫，且藉由進行熱平坦化處理而可獲得。且，突起電極 41並非限於銲錫者，金突起、鎳突起、銅突起亦可，包含 導電性塡料等金屬的導電性樹脂突起亦可。 於本實施形態，即使將高濃度載體層3、光吸收層5及 蓋層7形成較薄時，多層構造體LSI (高濃度載體層3、光 吸收層5及載體層7等）的機械性強度亦藉由玻璃基板i φ 及膜1〇而保持。且，不須如先前的半導體光檢出元件般形 成維持基板厚度的部分，因而，半導體光檢出元件PD1較 容易小型化。 多層構造體LSI的背面102上，配置有第1焊墊電極 27及第3電極31(第2焊墊電極33及第2配線電極35)， 用於取出輸出信號，因此可於使背面102(配置有受光區域 9的表面101相反側的主面）與外部基板等的安裝面對向之 狀態，安裝半導體光檢出元件PD1»因而，可容易安裝半導 _ 體光檢出元件PD1。 多層構造體LSI係介置膜10而固定在玻璃基板1，因 此不另外使用接合劑即可將玻璃基板1接合在多層構造體 LSI。構成膜10的氧化矽與玻璃基板1同樣地，對必須檢 出的光光學性地透明。因此，通過玻璃基板1的射入光不會 被接合劑吸收且可到達多層構造體LS 1 (受光區域9 )。其 結果可防止光檢出感度低下。 受光部11具有平台形構造，包含高濃度載體層3a、光 -24- 1363428 • 吸收層5a、蓋層7a及受光區域9，藉此而從周圍的半導體 層分離。因此，可更進一步減低寄生容量。 第1電極21(接觸電極23及第1配線電極25的電極 部分25a)，係經由位於凹部12內的第1配線電極25的電 極部分25b’該凹部12係形成圍繞受光部11，而以電性方 式連接在第1焊墊電極（第2電極）27。且，第3電極31 (第2焊墊電極33及第2配線電極35)係以電性方式連接 在包含在受光部11的高濃度載體層部分3a。藉此，可利用 φ 凹部12內的電極部分25b，當作貫通多層體構造LSI的貫 通電極的局部，因此可極爲容易地進行該貫通電極之形成。 且’形成接觸孔29的手法係藉由利用濕蝕刻技術，而可以 低成本且良品率較佳地製造半導體光檢出元件PD1。 於本實施形態，由於從受光部11的高濃度載體層3a直 接拉出電極，因此可大幅地減低串聯電阻。 於多層構造體LSI的背面102上，形成有覆蓋受光區 域9的第2配線電極35。因此，不被吸收而穿通光吸收層 # 5a的光在第2配線電極35反射，再度射入光吸收層5a而 被吸收，因此可更進一步更提高光感度。 於本實施形態的製造方法，將覆蓋受光區域9及第1 電極21的膜1〇，形成在多層構造體LSI的表面101上，使 該膜10的面10a和玻璃基板1的背面122接觸，而使玻璃 基板1貼合在膜10後，除去半導體基板51»藉此，可容易 地製造具有將玻璃基板1介置膜10而接合在多層構造體 LSI的表面1〇1上的構造之半導體光檢出元件pdi。 -25- 1363428 - 且，除去半導體基板51後仍留下玻璃基板1及膜10, 因此在其後的製造步驟，多層構造體LSI的機械性強度仍 藉由玻璃基板1及膜10保持。此外，接合玻璃基板1之前， 係藉由半導體基板51保持多層構造體LSI的機械性強度》 於形成多層構造體LSI的步驟，將使濕蝕刻停止的蝕 刻停止層2形成在半導體基板51和高濃度載體層3之間。 因而，利用無法將蝕刻停止層2蝕刻的蝕刻液，可選擇性地 除去半導體基板51。因此，可確實且容易地除去半導體基 φ 板51而留下高濃度載體層3、光吸收層5及蓋層7。 第2實施形態 第16圖係表示第2實施形態的半導體光檢出元件的構 造的槪略剖視圖。該半導體光檢出元件PD2係於玻璃基板1 形成有透鏡部121a之處，與第1實施形態的半導體光檢出 元件PD1相異。 半導體光檢出元件PD2具備多層構造體LSI和玻璃基 板1。該半導體光檢出元件PD2係光從玻璃基板1側射入多 • 層構造體LSI的表面射入型光檢出元件。且，半導體光檢 出元件PD2係例如波長帶〇·85μπι的近距離光通信用光檢出 元件。 於玻璃基板1的表面121，形成有將射入光聚光的透鏡 部121a。表面121中的其他部分121b比透鏡部121a高。 即，該透鏡部121a比表面121中最高的部分121b凹陷。 接著，一面參照第17圖，一面說明半導體光檢出元件 PD2的製造方法。第17圖係該製造方法之說明圖，表示半 -26 - 1363428 • 導體光檢出元件PD2的縱剖面。 於本製造方法，順序地實行以下的步驟（Ο〜（13)。 步驟（1)〜（8)與第1實施形態中的步驟（1)〜（8)相 同而省略說明。 步驟（9) 接著，在形成有多層構造體LSI、緩衝層53及膜10的 半導體基板51接合玻璃基板1(參照第17圖）。接合方法 與第1實施形態中的步驟（9)同樣。具體而言，準備表面 • 121形成有透鏡部121a的玻璃基板1，且將玻璃基板1的背 面122潔淨化。接著，使玻璃基板1和半導體基板51疊合， 而使已潔淨化的背面122和膜10中距離多層構造體LSI較 遠側的面10a接觸。接著，將已疊合的玻璃基板1和半導體 基板51加壓及加熱，使玻璃基板1和膜1〇互相地熔接貼 合。該接合方法之詳細與第1實施形態中的步驟（9)相同。 半導體基板51上的受光區域9和玻璃基板1上的透鏡 部12 1a之對位，係於玻璃基板1的背面122側賦予標記 Φ ( marker )，且利用兩面露光機，以賦予的標記當作基準而 可容易地進行。此外，亦可利用透鏡部121a的外形當作標 記，以取代賦予標記。 步驟（10)〜（13)與第1實施形態中的步驟（10)〜 (13)相同而省略在此說明。藉由該等步驟（1)〜（13)， 完成第16圖所示的構造之半導體光檢出元件PD2。 於本實施形態，與上述之第1實施形態同樣地，多層構 造體LSI (積層的高濃度載體層3、光吸收層5及蓋層7) -27 - 1363428 • 的機械性強度，係藉由玻璃基板1及膜10保持，且半導體 光檢出元件PD2容易小型化。且’可容易地進行半導體光 檢出元件PD2之安裝。 且，由於在玻璃基板1設有透鏡部121a，即使受光區 域9比射入光的照射範圍小時，仍效率良好地接收射入光。 其結果可獲得SN比優良’可靠性高的半導體光檢出元件 PD2。 且，於本實施形態，透鏡部121a較玻璃基板1的表面 φ 121中最高的部分121b形成凹陷。因此，可將成有透鏡部 121a的玻璃基板1，容易地接合在多層構造體LSI。且，接 合前可將透鏡部1 2 1 a加工，較少受到加工方法限制，透鏡 形狀等透鏡設計的自由度較高。 此外，透鏡部121a亦可形成在將玻璃基板丨接合在搭 載多層構造體LSI及膜10的半導體基板51之後》然而， 若考慮透鏡設計的自由度’則將預先形成有透鏡部121a的 玻璃基板1接合在半導體基板51較佳。 # 第3實施形態 第18圖係第3實施形態的半導體光檢出元件的構造之 槪略剖視圖。該半導體光檢出元件P D 3係於具有由氧化矽 (Si02 )或樹脂構成的膜’以取代玻璃基板！及膜1〇之處， 與第1實施形態的半導體光檢出元件PD1相異。 半導體光檢出元件PD3具備多層構造體LS 1和膜60。 膜60具有互相地對向之二個主面，即表面ι31和背面132。 多層構造體LSI係設於膜60的背面132上。該半導體光檢 -28 - 1363428 ’ 出元件PD3係光從膜60側射入多層構造體LS 1的表面射入 型光檢出元件。半導體光檢出元件PD3係例如波長帶〇 85μιη 的近距離光通信用光檢出元件。 於多層構造體LSI的表面ΐ(Η上形成有膜60，且覆蓋 受光區域9及第1電極21(接觸電極23及第1配線電極25 的電極部分25a )。膜60係由氧化矽或樹脂（例如聚醯亞 胺樹脂、PMM A或環氧樹脂等）構成。膜60係其厚度爲大 約50μιη，對射入光光學性地透明。 φ 接著’―面參照第19圖及第20圖，一面說明半導體光 檢出元件PD3的製造方法。第19圖及第20圖係該製造方 法之說明圖’表示半導體光檢出元件PD3的縱剖面。 於本製造方法’順序地實行以下的步驟（1 )〜（1 2 )。 步驟（1 )〜（7 )與第1實施形態中的步驟（1 )〜（7 )相 同而省略說明。 步驟（8 ) 接著，在多層構造體LSI的表面101側形成膜60，且 • 覆蓋受光區域9及第1電極21(參照第19圖）。膜60係 由氧化矽構成時，於膜60的形成，可採用PCVD法，其係 利用 TEOS ( Tetraethylortheosilicate :四乙基正矽酸鹽）當 作用於形成氧化矽膜（SiO 2 )的成膜氣體。且，膜60係由 樹脂構成時，於膜60的形成，例如可採用塗布法。 步驟（9) 接著’除去半導體基板51。於形成膜60後，露出半導 體基板5 1中位於膜60相反側的背面1 1 2。於該步驟，從半 -29 - 1363428 • 導體基板51的背面112,藉由蝕刻除去半導體基板51及緩 衝層53 (參照第20圖）。半導體基板51及緩衝層53的蝕 刻方法與第1實施形態中的步驟（1 0 )的蝕刻方法相同 步驟（10)〜（12)與第1實施形態中的步驟（Η)〜 (13)相同，省略在此之說明。藉由該等步驟（1)〜（12) ’ 完成第18圖所示的構造的半導體光檢出元件PD3。 於本實施形態，與上述第1實施形態同樣地’藉由膜 60保持多層構造體LS1(積層的高濃度載體層3、光吸收層 φ 5及蓋層7)的機械性強度，且半導體光檢出元件PD3較容 易小型化。且，可容易地進行半導體光檢出元件PD3之安 裝》 第4實施形態 第21圖係表示第4實施形態的半導體光檢出元件的構 造之槪略剖視圖。該半導體光檢出元件PD4係於膜60形成 有透鏡部131a之處，與第3實施形態的半導體光檢出元件 PD3相異。 • 半導體光檢出元件PD4具備多層構造體LS 1和膜60。 該半導體光檢出元件PD4係光從膜60側射入多層構造體 LSI的表面射入型光檢出元件。且，半導體光檢出元件PD4 係例如波長帶〇·85μιη的近距離光通信用光檢出元件。 於膜60的表面131，形成有將射入光聚光的透鏡部 13 1a。可藉由濕蝕刻形成該透鏡部131a。例如，如第22圖 所示，在膜60的表面131上，於所要的位置形成具有開口 63a的抗蝕膜63。然後，如第23圖所示，使用抗蝕膜63當 -30- 1363428 ' 作遮罩，將膜60濕蝕刻。於濕蝕刻爲了以各向同性進行蝕 刻，藉由將抗蝕膜63的開口 63a和受光區域9適當地對位， 而形成具有透鏡效果的透鏡部131a。 於本實施形態，與上述第1實施形態同樣地，藉由膜 60保持多層構造體LS1(積層的高濃度載體層3、光吸收層 5及蓋層7)的機械性強度，且半導體光檢出元件PD4較容 易小型化。且，可容易地進行半導體光檢出元件PD4之安 裝。 φ 於膜60形成有透鏡部131a，因此受光區域9比射入光 的照射範圍小時，仍效率良好地接收射入光。其結果SN比 優良，可獲得可靠性較高的半導體光檢出元件PD4。 第5實施形態 第24圖係表示第5實施形態的半導體光檢出元件的槪 略俯視圖。第25圖係沿第24圖中的XXV-XXV線的槪 略剖視圖。此外，第24圖中省略突起電極41之圖示。 半導體光檢出元件PD5具備多層構造體LS2和玻璃基 # 板1。多層構造體LS2係設於玻璃基板1的背面122上。該 半導體光檢出元件PD5係光從玻璃基板1側射入多層構造 體LS2的表面射入型光檢出元件。半導體光檢出元件PD5 係例如波長帶〇.85μιη的近距離光通信用光檢出元件。 多層構造體LS2包含順序地積層的η型（第1導電型） 高濃度載體層3' η型光吸收層5及η型蓋層7。多層構造 體LS2具有互相地對向的二個主面，即表面103及背面 104。於蓋層7a形成有ρ型（第2導電型）受光區域9。於 1363428 ' 多層構造體LS 2的表面103上，形成有鈍化膜19。於多層 構造體LS2的背面1〇4上，形成有電性絕緣膜20。 於多層構造體LS2的表面103上，將當作第1電極的 接觸電極71配置在鈍化膜19上。接觸電極71通過形成在 鈍化膜19的接觸孔19a，而連接在受光區域9。接觸電極 71係由Ti/Pt/Au構成，其厚度爲大約1.5μιη。 於多層構造體LS2形成有從表面103延伸到胃面104 的貫通孔ΤΗ »電性絕緣膜20亦延伸到隔成貫通孔ΤΗ的多 φ 層構造體LS2的壁面上。在貫通孔ΤΗ內，於電性絕緣膜20 內側設有貫通配線73。貫通配線73的一端部73a係通過形 成在電性絕緣膜20的接觸孔2 0a，以電性方式連接在接觸 電極7 1。 於多層構造體LS2的背面104上，配置有第1焊墊電 極27(第2電極）和第3電極81。第1焊墊電極27係形成 覆蓋貫通配線73，且以電性方式連接在貫通配線73中的端 部73a相反側的端部73b。於第1焊墊電極27配置突起電 # 極41。藉由接觸電極71、貫通配線73、第1焊墊電極27 及突起電極41，實現電極從受光區域9之取出。 第3電極81包含接觸電極83、第2焊墊電極33及第2 配線電極35。接觸電極83係通過形成在電性絕緣膜20的 接觸孔20b，以電性方式連接在高濃度載體層3。第2焊墊 電極33及第2配線電極35係形成覆蓋接觸電極83,且以 電性方式連接在該接觸電極83。於第2焊墊電極33,與第 1焊墊電極27同樣地配置突起電極41。藉由接觸電極83、 -32 -
1363428 第2焊墊電極33及突起電極41，實現電極從 3之取出。 第2配線電極35係於受光區域9背面的 蓋該背面，且當作光反射膜的功能。此外，亦 9的下方形成與第2配線電極35不同的光反丨 於多層構造體LS2的表面103上側，形月 受光區域9及接觸電極71。玻璃基板1係接: 中與多層構造體LS2相反側的面l〇a。玻璃基 爲大約0.3mm，對射入光光學性地透明。 以下一面參照'第26圖〜第32圖，一面說 出元件PD5的製造方法。第26圖〜第32圖 出元件PD5的製造方法之說明圖，表示半導 P D 5的縱剖面。 於本製造方法，順序地實行以下的步驟（ 步驟（1)及（2)與第1實施形態中的步驟（ 同而省略說明。 接著，藉由PC VD法在蓋層7(多層構造 面MS，形成由SiNx構成的鈍化膜19(參照 步驟（4) 接著’在對應接觸電極71的位置形成具 膜（不圖示），使用該抗蝕膜當作遮罩，藉 (BHF )除去鈍化膜19，且在鈍化膜μ形成| 照第27圖）。接著，除去抗鈾膜。 高濃度載體層 下方，形成覆 可在受光區域 讨膜。 它膜10且覆蓋 獨貼合在膜1 0 板1係其厚度 明半導體光檢 係半導體光檢 體光檢出元件 1 )〜（1 0 )。 1 )及（2 )相 體LS2 )的表 第26圖）。 有開口的抗蝕 由緩衝氫氟酸 穿觸孔1 9 a (參 -33- 1363428 ' 接著，在對應接觸孔19a的位置再度形成具有開口的抗 蝕膜（不圖示）。然後，使用該抗蝕膜當作遮罩，在受光區 域9中藉由接觸孔19a露出的部分上，藉由蒸鍍和剝落法形 成由Ti/Pt/Au構成的接觸電極71(同樣參照第27圖）。接 著，除去抗蝕膜。 步驟（5 ) 接著，在多層構造體LS2的表面103側形成膜10且平 坦化，且覆蓋受光區域9(鈍化膜19)及接觸電極71(參 φ 照第28圖）。於此，將膜1〇中位於多層構造體LS2相反 側的面10a平坦化，當作包含多層構造體LS2及半導體基板 51的構造體之表面。膜10的形成方法與第1實施形態中的 步驟（8)的形成方法相同。 步驟（6) 接著，在形成有多層構造體LS2、蝕刻停止層2及膜 10的半導體基板51，接合玻璃基板1(參照第29圖）。玻 璃基板1的接合方法與第1實施形態中的步驟（9)的接合 φ 方法相同。 步驟（7) 接著，除去半導體基板51。於接合玻璃基板1和半導 體基板51後，露出半導體基板51中位於玻璃基板1相反側 的主面（背面）112。於該步驟，從半導體基板51的背面 1 1 2側進行蝕刻，除去半導體基板5 1、緩衝層5 3及蝕刻停 止層2(參照第30圖）。 具體而言，首先，對蝕刻停止層2使用蝕刻速度較慢的 -34- 1363428 蝕刻液，除去半導體基板51及緩衝層53。接著，使用可將 蝕刻停止層2蝕刻’對咼濃度載體層3的AlGaAs層蝕刻速 度較慢的蝕刻液’除去蝕刻停止層2。藉此，獲得搭載多層 構造體LS2的玻璃基板1。 半導體基板51及緩衝層53的蝕刻方法，與第1實施形 態中的步驟（10)的蝕刻方法相同。 半導體基板51及緩衝層53蝕刻後，從NH4OH和H202 的混合溶液，取出留下蝕刻停止層2及多層構造體LS 2的 玻璃基板1，於水洗、乾燥後，浸在磷酸（h3po4 )、過氧 化氫水和水的混合溶液（H3P〇4 : H2〇 : Η2〇2 = 4·90 : 1 )。 由於AlGaAs在磷酸、過氧化氫水和水的混合溶液中幾乎不 會被蝕刻，故僅將蝕刻停止層2蝕刻，於露出高濃度載體層 3的AlGaAs層時自動停止蝕刻。如此地，除去蝕刻停止層 2。此外，亦可藉由化學機械硏磨（CMP )除去半導體基板 51、緩衝層53及蝕刻停止層2。 步驟（8) 接著，在形成貫通孔TH的預定位置，將具有開口的抗 蝕膜（不圖示）形成在高濃度載體層3上。然後，使用該抗 鈾膜當作遮罩，將多層構造體LS2及鈍化膜19蝕刻（乾蝕 刻），至露出接觸電極71。藉此，形成貫通孔TH(參照第 31圖）。接著，除去抗鈾膜。該乾蝕刻係大約數μπι的蝕刻， 可極爲容易地進行。 接著’藉由PC VD法在高濃度載體層3的表面形成由 SiNx構成的電性絕緣膜2〇(參照第31圖）。藉此，於隔成 -35- 1363428 • 貫通孔ΤΗ的多層構造體LS 2的壁面上亦形成電性絕緣膜 20 〇 步驟（9) 接著，在電性絕緣膜20上，於對應接觸電極83的位置 形成具有開口的抗蝕膜（不圖示）。然後，使用該抗蝕膜當 作遮罩，藉由BHF除去電性絕緣膜20,且在電性絕緣膜20 形成接觸孔20b (同樣參照第31圖）。接著，除去抗蝕膜。 接著，在對應接觸電極83的位置形成具有開口的抗蝕 φ 膜（不圖示）。然後，使用該抗蝕膜當作遮罩，藉由剝落法 形成由Ti/Pt/Au構成的接觸電極83(同樣參照第31圖）。 接著，除去抗蝕膜。 步驟（10) 接著，在電性絕緣膜20上，於對應貫通配線73及第1 焊墊電極27的位置，各自形成具有開口的抗蝕膜（不圖 示）。然後，使用該抗蝕膜當作遮罩，藉由BHF除去電性 絕緣膜20，而在電性絕緣膜20形成接觸孔20a (參照第32 # 圖）。藉此，露出接觸電極71。接著，除去抗蝕膜。 接著，在對應第1焊墊電極27(貫通配線73)、第2 焊墊電極33及第2配線電極35的位置，各自形成具有開口 的抗蝕膜（不圖示）。然後，使用該抗蝕膜當作遮罩，藉由 剝落法形成由Ti/Pt/Au構成的第1焊墊電極27 (貫通配線 73)、第2焊墊電極33及第2配線電極35(參照第32圖）。 第1焊墊電極27和貫通配線73係一體地形成。且，第2 焊墊電極3.. 3和第2配線電極3 5係一體地形成。接著，除去 -36- 1363428 • 抗鈾膜。然後，在H2氣體環境下進行燒結。此外，將第·1 焊墊電極27和貫通配線73 —體地形成，但不限於此，亦可 各自個別地形成。同樣地，將第2焊墊電極33和第2配線 電極35 —體地形成，但不限於此，亦可各自個別地形成。 藉由該等步驟（1)〜（10)，完成第24圖及第25圖 所示的構造之半導體光檢出元件PD 5。 於本實施形態，與上述第1實施形.態同樣地，藉由玻璃 基板1及膜10保持多層構造體LS2 (積層的高濃度載體層 φ 3、光吸收層5及蓋層7)的機械性強度，且半導體光檢出 元件PD5較容易小型化。且，可容易地進行半導體光檢出 元件PD5之安裝。 且，於本實施形態，接觸電極7 1係經由貫通多層構造 體LS2的貫通配線73,以電性方式連接在第1焊墊電極27。 藉由利用貫通配線73，可將接觸電極71確實地導通在第1 焊墊電極27。且，第2焊墊電極33係以電性方式連接在高 濃度載體層3。由於從高濃度載體層3直接拉出電極，故可 φ 大幅地減低串聯電阻》 且。於本實施形態的製造方法，在除去半導體基板51 後，藉由濕蝕刻除去飩刻停止層2。於該濕飩刻，利用可將 蝕刻停止層2蝕刻，且無法將高濃度載體層3蝕刻的蝕刻 液，選擇性地僅除去鈾刻停止層2。因而，可留下多層構造 體LS2而確實且容易地除去蝕刻停止層2。 第6實施形態 第33圖係第6實施形態的半導體光檢出元件的構造之 -37 - 1363428 * 槪略剖視圖。該半導體光檢出元件PD6係於玻璃基板1形 成有透鏡部12 1a處，與第5實施形態的半導體光檢出元件 PD5相異。 半導體光檢出元件PD6具備多層構造體LS2和玻璃基 板1。該半導體光檢出元件PD 6係光從玻璃基板1射入多層 構造體LS 2的表面射入型光檢出元件。且，半導體光檢出 元件PD6係例如波長帶0·85μιη的近距離光通信用光檢出元 件。 # 於玻璃基板1的表面121，形成有將射入光聚光的透鏡 部121a。表面121中的其他部分121b比透鏡部121a高。 即，該透鏡部121a較表面121中最高的部分121b凹陷。 接著’一面參照第34圖，一面說明半導體光檢出元件 PD6的製造方法。第34圖係該製造方法之說明圖，表示半 導體光檢出元件PD6的縱剖面。 於本製造方法，順序實行以下的步驟（1 )〜（10 )。 步驟（1 )〜（5 )與第5實施形態中的步驟（1 )〜（5 )相 φ 同而省略說明。 步驟（6) 接著’於形成有多層構造體LS2、餽刻停止層2及膜 10的半導體基板51，接合玻璃基板1(參照第34圖）。具 體而言，準備於表面121形成有透鏡部121a的玻璃基板1， 且將玻璃基板1的背面122潔淨化。接著。將玻璃基板1 和半導體基板51疊合，且使已潔淨化的背面122和膜10 中距離多層構造體LS2較遠側的面10a接觸。接著，將已疊 -38- 1363428 合的玻璃基板1和半導體基板51加壓及加熱，使玻璃基板 1和膜10互相地熔接貼合。該接合方法的詳細與第1實施 形態中的步驟（9 )相同。 步驟（7)〜（10)與第5實施形態中的步驟（7)〜（13) 相同而省略於此說明。藉由該等步驟（1)〜（10)，完成 第33圖所示的構造之半導體光檢出元件PD6。 於本實施形態，與上述第5實施形態相同地，藉由玻璃 基板1及膜1〇保持多層構造體LS2(積層的高濃度載體層 φ 3、光吸收層5及蓋層7)的機械性強度，且，半導體光檢 出元件PD6較容易小型化。且，可容易地進行半導體光檢 出元件PD6之安裝。 且，由於在玻璃基板1設有透鏡部121a，即使受光區 域9比射入光的照射範圍小時，仍效率良好地接收射入光。 其結果可獲得SN比優良、可靠性高的半導體光檢出元件 PD6。 第7實施形態 • 第35圖係表示第7實施形態的半導體光檢出元件的構 造之槪略剖視圖。該半導體光檢出元件PD7係於具有由氧 化矽（Si02)或樹脂構成的膜，以取代玻璃基板t及膜1〇 之處，與第5實施形態的半導體光檢出元件Pd5相異。 半導體光檢出元件PD7具備多層構造體LS2和膜60。 膜60據有互相地對向之二個主面，即表面ι31和背面132β 多層構造體LS 2係設於膜60的背面132上。該半導體光檢 出元件PD7係光從膜60側射入多層構造體LS 2的表面射入 -39- 1363428 * 型光檢出元件。半導體光檢出元件PD7係例如波長帶〇.85μιη 的近距離光通信用檢出元件。 於多層構造體LS2的表面103上，形成膜60且覆蓋受 光區域9及接觸電極71。膜60係由氧化矽或樹脂（例如聚 醯亞胺樹脂、ΡΜΜ Α或環氧樹脂等）構成。膜60係其厚度 爲大約50μιη，對射入光光學性地透明。 接著，一面參照第36圖及第37圖，一面說明半導體光 檢出元件PD7的製造方法。第36圖及第37圖係該製造方 φ 法之說明圖，表示半導體光檢出元件PD7的縱剖面。 於本製造方法，順序地實行以下的步驟（1)〜（9)。 步驟（1)〜（4)與第5實施形態中的步驟（1)〜（4)相 同而省略說明。 步驟（5) 接著，在多層構造體LS2的表面103側形成膜60，且 覆蓋受光區域9(鈍化膜19)及接觸電極71(參照第36圖）。 膜60的形成方法與第3實施形態中的步驟（8)的形成方法 φ 相同。 步驟（6) 接著，除去半導體基板51。於形成膜60後，露出半導 體基板5 1中位於膜60相反側的主面，即背面1 1 2。於該步 驟，從半導體基板5 1的背面1 1 2側，藉由蝕刻除去半導體 基板51和蝕刻停止層2(參照第37圖）。半導體基板51 及蝕刻停止層2的蝕刻方法與上述第5實施形態中的步驟 (7 )的蝕刻方法相同。 -40 - 1363428 步驟（7)〜（9)的步驟與第1實施形態中的步驟 〜（1〇)相同而省略於此說明。藉由該等步驟（1)〜（ 兀成第35圖所不的構造之半導體光檢出元件pD7。 於本實施形態，與上述第5實施形態同樣地，藉 6〇保持多層構造體LS2(積層的高濃度載體層3、光吸 5及蓋層7)的機械性強度，且半導體光檢出元件PD7 易小型化。且，可容易地進行半導體光檢出元件PD7 裝。 > 第8實施形態 第38圖係表示第8實施形態的半導體光檢出元件 造之槪略剖視圖。該半導體光檢出元件PD8係於膜60 有透鏡部13 1a之處，與第7實施形態的半導體光檢出 PD7相異。 半導體光檢出元件PD8具備多層構造體LS2和膜 該半導體光檢出元件PD8係光從膜60側射入多層構 LS 2的表面射入型光檢出元件。且，半導體光檢出元件 # 係例如波長帶〇.85μπι的近距離光通信用光檢出元件。 於膜60的表面131，形成有將射入光聚光的透 1 3 1 a。該透鏡部1 3 1 a可藉由濕蝕刻而形成。用於形成 部1 3 1 a的濕蝕刻，與上述第4實施形態中說明的濕蝕 法相同。 於本實施形態，與上述第5實施形態同樣地’藉 60保持多層構造體LS2(積層的高濃度載體層3、光吸 5及蓋層7)的機械性強度，且半導體光檢出元件PD 8 (8) 9)， 由膜 收層 較容 之安 的構 形成 元件 60 » 造體 PD8 鏡部 透鏡 刻方 由膜 收層 較容 -41- 1363428 * 易小型化。且，可容易地進行半導體光檢出元件PD8之安 裝。 且，由於在膜60形成有透鏡部131a，即使受光區域9 比射入光的照射範圍小時，仍效率良好地接收射入光。其結 果可獲得SN比優良、可靠性高的半導體光檢出元件PD8。 接著，一面參照第39圖及第40圖，一面說明本實施形 態的變形例。該等變形例係並設有多數受光區域9的半導體 光檢出元件陣列PDA1及PDA2。該等光檢出元件陣列PDA1 φ 及PDA2係所謂的表面射入型。 如第39圖所示，在光檢出元件陣列PDA1將多數的受 光部11及受光區域9排列成成1次元或2次元。且，如第 40圖所示，在光檢出元件陣列PDA2將多數的受光區域9 排列在1次元或2次元方向。 與上述第1實施形態相同地，在光檢出元件陣列 PDA1，藉由玻璃基板1保持多層構造體LSI (積層的高濃 度載體層3、光吸收層5及蓋層7)的機械性強度。且，可 # 使受光部1 1間的間距及受光區域9間的間距較窄，因此光 檢出元件陣列P D A 1較容易小型化。 與上述第5實施形態相同地，在光檢出元件陣列 PDA2，藉由玻璃基板1保持多層構造體LS2(積層的高濃 度載體層3、光吸收層5及蓋層7)的機械性強度。且’可 使受光區域9間的間距較窄，因此光檢出元件陣列PDA2較 容易小型化。 在光檢出元件陣列PDA1及PDA2，亦可裝設上述的膜 -42 - 1363428 60取代玻璃基板1及膜10。且亦可對應各受光區域9形成 透鏡部（例如，上述的透鏡部121a及131a)。 接著，參照第41圖，說明關於利用上述的半導體光檢 出元件（或光檢出元件陣列）的光互連系統。第41圖係表 示光互連系統的構造的槪略圖。 光互連系統1 5 1係於多數模組（例如CPU、積體電路晶 片、記億體）Ml及M2間傳送光信號的系統，包含半導體 發光元件153、驅動電路155、光導波路基板157、半導體 光檢出元件PD1、放大電路159等。於半導體發光元件153 可使用背面射出型的垂直共振型面發光雷射（VCSEL : Vertical Cavity Surface Emitting Laser)。模組 Ml 係介置 突起電極以電性方式連接在驅動電路155。驅動電路155係 介置突起電極以電性方式連接在半導體發光元件103。半導 體光檢出元件PD1係介置突起電極41以電性方式連接在放 大電路159。放大電路159係介置突起電極以電性方式連接 在模組M2。 從模組Ml輸出的電氣信號係傳送到驅動電路155，藉 由半導體發光元件153轉換成光信號。來自半導體發光元件 153的光信號，係通過光導波路基板157上的光導波路 I5 7a，射入半導體光檢出元件PD1。光信號係藉由半導體光 檢出元件PD1轉換成電氣信號，傳送到放大電路109而放 大。已放大的電氣信號係傳送到模組M2。如此地，將從模 組Μ1輸出的電氣信號傳送到模組Μ2 » 此外，亦可利用半導體光檢出元件PD2〜PD8或半導體 -43- 1363428 • 光檢出兀件陣列PDA1或PDA2之任一種，以取代半導體光 檢出元件PD1。利用半導體光檢出元件陣列PDA1、pDA2 時，亦將半導體發光元件153、驅動電路155、光導波路基 板157及放大電路159排列形成陣列。 以上，已將本發明根據其實施形態詳細地說明、但是， 本發明並非限定於上述實施形態者。本發明在不超出其要旨 的範圍內，可做各種變更。例如，半導體基板51、高濃度 載體層3(3a、3b)、光吸收層5(5a、5b)，蓋層7(7a、 ^ 7b)等的厚度、材料等，並非限於上述者。具體而言，半導 體基板51的材料亦可採用Si、InP、InGaAs、InSb或InAsSb， 以取代上述之GaAs。 從上述發明即可理解於本發明的實施形態亦可以各種 方法加以變形。如此之變形並非超出本發明之範圍者，同業 者即可理解’如此之變形均意圖包含在下述的申請專利範圍 內。 【產業上的可利用性】 Φ 本發明可提供一種具有充分的機械性強度，且可小型化 的半導體光檢出元件及其製造方法。且，根據本發明，可容 易地進行半導體光檢出元件之安裝。 【圖式簡單說明】 第1圖係表示第1實施形態的半導體光檢出元件的槪略 俯視圖。 第2圖係表示沿第1圖中的π - π線的槪略剖視圖。 第3圖係表示第1實施形態的半導體光檢出元件製造步 -44 - 1363428 - 驟的槪略剖視圖。 第4圖係表不第1實施形態的半導體光檢出元件製造步 驟的槪略剖視圖。 第5圖係表示第1實施形態的半導體光檢出元件製造步 驟的槪略剖視圖。 第6圖係表示第1實施形態的半導體光檢出元件製造步 驟的槪略剖視圖。 第7圖係表示第1實施形態的半導體光檢出元件製造步 φ 驟的槪略剖視圖。 第8圖係表示第1實施形態的半導體光檢出元件製造步 驟的槪略剖視圖。 第9圖係表示第1實施形態的半導體光檢出元件製造步 驟的槪略剖視圖。 第10圖係表示第1實施形態的半導體光檢出元件製造 步驟的槪略剖視圖。 第11圖係表示第1實施形態的半導體光檢出元件製造 Φ 步驟的槪略剖視圖。 第12圖係表示第1實施形態的半導體光檢出元件製造 步驟的槪略剖視圖。 第13圖係表示第1實施形態的半導體光檢出元件製造 步驟的槪略剖視圖。 第14圖係表示第1實施形態的半導體光檢出元件製造 步驟的槪略剖視圖。 第15圖係表示第1實施形態的半導體光檢出元件製造 -45- 1363428 . 步驟的槪略剖視圖。 第圖係表示第2實施形態的半導體光檢出元件的槪 略剖視圖。 第17圖係表示第2實施形態的半導體光檢出元件製造 步驟的槪略剖視圖。 第18圖係表示第3實施形態的半導體光檢出元件的槪 略剖視圖。 第19圖係表示第3實施形態的半導體光檢出元件製造 p 步驟的槪略剖視圖。 第20圖係表示第3實施形態的半導體光檢出元件製造 步驟的槪略剖視圖。 第21圖係表示第4實施形態的半導體光檢出元件的槪 略剖視圖。 第22圖係表示第4實施形態的半導體光檢出元件製造 步騾的槪略剖視圖。 第23圖係表示第4實施形態的半導體光檢出元件製造 Φ 步驟的槪略剖視圖。 第24圖係表示第5實施形態的半導體光檢出元件的槪 略俯視圖。 第25圖係沿第24圖所示的半導體光檢出元件的 X X V - X X V線的槪略剖視圖。 第26圖係表示第5實施形態的半導體光檢出元件製造 步驟的槪略剖視圖。 第27圖係表示第5實施形態的半導體光檢出元件製造 -46 - 1363428 * 步驟的槪略剖視圖。 第28圖係表示第5實施形態的半導體光檢出元件製造 步驟的槪略剖視圖。 第29圖係表示第5實施形態的半導體光檢出元件製造 步驟的槪略剖視圖》 第30圖係表示第5實施形態的半導體光檢出元件製造 步驟的槪略剖視圖。 第31圖係表示第5實施形態的半導體光檢出元件製造 φ 步驟的槪略剖視圖。 第32圖係表示第5實施形態的半導體光檢出元件製造 步驟的槪略剖視圖。 第33圖係第6實施形態的半導體光檢出元件的的槪略 剖視圖。 第34圖係表示第6實施形態的半導體光檢出元件的製 造步驟的槪略剖視圖。 第35圖係第7實施形態的半導體光檢出元件的槪略剖 春視圖。 第36圖係表示第7實施形態的半導體光檢出元件製造 步驟的槪略剖視圖。 第37圖係表示第7實施形態的半導體光檢出元件製造 步驟的槪略剖視圖。 第3 8圖係第8實施形態的半導體光檢出元件的槪略剖 視圖。 第39圖係實施形態的半導體光檢出元件陣列件槪略剖 -47 - 1363428 視圖。 第40圖係實施形態的半導體光檢出元件陣列的槪略剖 視圖。 第41圖係表示實施形態的光互連系統的構造的槪 略剖視圖。 【主要元件符號說明】 1 玻璃基板 2 餓刻停止層 3 ' 3a 高濃度載體層 5 ' 5a 光吸收層 Ί、7 a 蓋層 9 受光區域 10、60 膜 11 受光部 12 凹部 121a、 131a 透鏡部 17、7 1 接觸電極 2 1 第1電極 23、83 接觸電極 25 第1配線電極 27 第1焊墊電極（第2電極） 3 1 ' 8 1 第3電極 33 第2焊墊電極 35 第2配線電極 -48 - 1363428 41 突起電極 5 1 半導體基板 73 貫通配線 LSI、 LS2 層構造體 PD 1〜PD8 半導體光檢出元件子 PDA1 、 PDA2 半導體光檢出元件陣列 -49 -

Claims (1)

1363428 . 十、申請專利範圍： 1. 一種半導體光檢出元件，具備： 多層構造體，包含積層的多數化合物半導體層，且具有 互相地對向的第1及第2主面； 受光區域，在前述多層構造體內部形成在前述第1主面 附近； 第1電極，配置在前述多層構造體的前述第1主面上， 且以電性方式連接在前述受光區域； B 第2電極，配置在前述多層構造體的前述第2主面上， 且以電性方式連接在前述第1電極； 第3電極，配置在前述多層構造體的前述第2主面上， 且以電性方式連接在前述多層構造體中的前述第2主面附 近部分：及 光透過層，對射入光光學性地透明，配置在前述多層構 造體的前述第1主面上，且覆蓋前述受光區域及前述第1 電極。 # 2.如申請專利範圍第1項之半導體光檢出元件，其中前述光 透過層包含由氧化矽所構成的膜和玻璃基板。 前述玻璃基板係介置由前述氧化矽構成的膜，而固定在 前述多層構造體。 3. 如申請專利範圍第1項之半導體光檢出元件，其中前述光 透過層包含由氧化矽或樹脂構成的膜。 4. 如申請專利範圍第1~3項中任一項之半導體光檢出元件， 其中前述多數的化合物半導體層包含第1導電型高濃度載 -50 - 1363428 體層、前述第1導電型光吸收層及前述第1導電型蓋層， 前述受光區域係包含至少前述蓋層局部的第2導電型區 域。 5. 如申請專利範圍第4項之半導體光檢出元件，其中前述多 層構造體進而具有形成在前述受光區域周圍的凹部，和配 置在該凹部中的配線電極， 前述第1電極係介置前述配線電極，以電性方式連接在 前述第2電極， 前述第3電極係以電性方式，連接在前述高濃度載體層 中位於前述受光區域附近的部分。 6. 如申請專利範圍第4項之半導體光檢出元件，其中進而具 備貫通前述多層構造體的貫通配線， 前述第1電極係經由前述貫通配線，以電性方式連接在 前述第2電極， 前述第3電極係以電性方式，連接在前述高濃度載體層。 7. 如申請專利範圍第1項之半導體光檢出元件，其中前述第 2及第3電極係各自包含焊墊電極，該等焊墊電極各自之 上配置有突起電極。 8. 如申請專利範圍第丨項之半導體光檢出元件，其中進而具 備光反射膜’設於前述多層構造體的前述第2主面上，且 覆蓋前述受光區域。 9. 如申請專利範圍第丨項之半導體光檢出元件，其中具備並 設的多數之前述受光區域。 10·如申請專利範圍第1項之半導體光檢出元件，其中前述光 1363428 透過層包含將射入光聚光的透鏡部。 11. 一種半導體光檢出元件的製造方法，具備： 準備半導體基板的步驟； 在前述半導體基板上裝設多層構造體的步驟，前述多層 構造體係包含積層的多數化合物半導體層，且具有互相地 對向之第1及第2主面，前述第2主面係朝向前述半導體 基板； 在前述多層構造體內部，於前述第1主面附近形成受光 區域的步驟； 將以電性方式連接在前述受光區域的第1電極，設於前 述多層構造體的前述第1主面上的步驟； 將對射入光化學性地透明之光透過層，形成在前述多層 構造體的前述第1主面上，且覆蓋前述受光區域及前述第 1電極的步驟； 形成前述光透過層之後，除去前述半導體基板的步驟； 及 在除去前述半導體基板之後，將以電性方式連接在前述 第1電極的第2電極，形成在前述多層構造體的前述第2 主面上，並將第3電極形成在前述第2主面上，該第3電 極係以電性方式連接在前述多層構造體中的前述第2主面 附近部分。 12. 如申請專利範圍第11項之半導體光檢出元件的製造方 法，其中包含： 形成前述光透過層的前述步驟； -52 - 1363428 ' 形成由氧化矽所構成的膜，且覆蓋前述受光區域及前述 第1電極的步驟；及 在由前述氧化矽構成的膜，固定對射入光光學性地透明 的玻璃基板的步驟。 13.如申請專利範圍第11項之半導體光檢出元件的製造方 法，其中形成前述光透過層的前述步驟，係形成由氧化矽 或樹脂構成的膜，且覆蓋前述受光區域及前述第1電極的 步驟。 φ I4.如申請專利範圍第11項之半導體光檢出元件的製造方 法，其中除去前述半導體基板的前述步驟，係包含藉由濕 蝕刻除去前述半導體基板的步驟， 形成前述多層構造體的前述步驟，係包含將停止前述濕 蝕刻的蝕刻停止層，形成在前述半導體基板和前述多數化 合物半導體層之間的步驟。 15. 如申請專利範圍第14項之半導體光檢出元件的製造方 法，其中進而具備在除去前述半導體基板後，藉由濕蝕刻 • 除去前述蝕刻停止層的步驟。 16. 如申請專利範圍第11〜15項中任一項之半導體光檢出元件 的製造方法，其中前述多數化合物半導體層包含第1導電 型高濃度載體層、前述第1導電型光吸收層及前述第1導 電型蓋層， 形成前述多層構造體的前述步驟，係包含在前述半導體 基板上將前述高濃度載體層、前述光吸收層及前述蓋層順 序地積層的步驟， -53- 1363428 形成前述受光區域的前述步驟係包含形成第2導電型區 域的步驟，該第2導電型區域係包含至少前述蓋層的局 部，當作該受光區域。 17. 如申請專利範圍第16項中之半導體光檢出元件的製造方 法，其中進而具備： 在前述受光區域周圍形成凹部的步驟；及 將配線電極設於前述凹部中的步驟，該配線電極係將前 述第1電極以電性方式連接在前述第2電極·，且 形成前述第3電極的前述步驟係包含形成前述第3電 極，且使前述第3電極以電性方式，連接在前述高濃度載 體層中位於前述受光區域附近部分的步驟。 18. 如申請專利範圍第16項中之半導體光檢出元件的製造方 法，其中形成前述第2電極的前述步驟係包含形成貫通前 述多層構造體的貫通配線，且藉由該貫通配線將前述第1 電極以電性方式連接在前述第2電極的步驟。 形成前述第3電極的前述步驟係包含形成前述第3電 極，且將前述第3電極以電性方式連接在前述高濃度載體 層的步驟。 19. 如申請專利範圍第11項中之半導體光檢出元件的製造方 法，其中進而具備在前述多層構造體的前述第2主面上， 形成覆蓋前述受光區域的光反射膜的步驟。 2 0.如申請專利範圍第11項中之半導體光檢出元件的製造方 法，其中前述光透過層包含將射入光聚光的步驟。 -54-
TW094109689A 2004-03-29 2005-03-29 Semiconductor light detecting device and manufacturing method thereof TWI363428B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004096060A JP4331033B2 (ja) 2004-03-29 2004-03-29 半導体光検出素子及びその製造方法

Publications (2)

Publication Number Publication Date
TW200537701A TW200537701A (en) 2005-11-16
TWI363428B true TWI363428B (en) 2012-05-01

Family

ID=35056491

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094109689A TWI363428B (en) 2004-03-29 2005-03-29 Semiconductor light detecting device and manufacturing method thereof

Country Status (7)

Country Link
US (2) US7868408B2 (zh)
EP (1) EP1742276A1 (zh)
JP (1) JP4331033B2 (zh)
KR (1) KR101079919B1 (zh)
CN (1) CN100477291C (zh)
TW (1) TWI363428B (zh)
WO (1) WO2005093857A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4331033B2 (ja) * 2004-03-29 2009-09-16 浜松ホトニクス株式会社 半導体光検出素子及びその製造方法
KR100821359B1 (ko) * 2006-09-14 2008-04-11 주식회사 와이텔포토닉스 광 조향 센서장치 및 이를 이용하는 광모듈
JP5159192B2 (ja) 2007-07-06 2013-03-06 株式会社東芝 半導体装置の製造方法
JP2009206357A (ja) * 2008-02-28 2009-09-10 Asahi Kasei Electronics Co Ltd 化合物半導体装置及び化合物半導体装置の製造方法
JP2010021451A (ja) * 2008-07-14 2010-01-28 Panasonic Corp 固体撮像装置およびその製造方法
JP5392458B2 (ja) * 2008-08-21 2014-01-22 株式会社ザイキューブ 半導体イメージセンサ
JP5352534B2 (ja) * 2010-05-31 2013-11-27 パナソニック株式会社 半導体装置及びその製造方法
JP2013191247A (ja) * 2010-07-09 2013-09-26 Panasonic Corp 光検出器とそれを用いた光学ヘッドおよび光情報装置
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
TWI528876B (zh) * 2012-03-22 2016-04-01 矽品精密工業股份有限公司 中介板及其電性測試方法
TWI604632B (zh) * 2013-04-25 2017-11-01 晶元光電股份有限公司 發光二極體裝置
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP6903896B2 (ja) * 2016-01-13 2021-07-14 ソニーグループ株式会社 受光素子の製造方法
CN115799286A (zh) * 2016-03-16 2023-03-14 索尼公司 光电转换元件及其制造方法和摄像装置
JP2017175102A (ja) 2016-03-16 2017-09-28 ソニー株式会社 光電変換素子及びその製造方法並びに撮像装置
JP2018105925A (ja) * 2016-12-22 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6968553B2 (ja) * 2017-03-09 2021-11-17 キヤノン株式会社 電子部品及びその製造方法
US11081602B2 (en) * 2017-11-27 2021-08-03 Mitsubishi Electric Corporation Optical semiconductor device
US10910415B2 (en) 2018-12-28 2021-02-02 Industry-Academic Cooperation Foundation, Yonsei University Three-dimensional photodetector and method of manufacturing the same
WO2023062846A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 光電変換素子及び撮像装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US291521A (en) 1884-01-08 Printing-machine
US14321A (en) 1856-02-26 Improvement in horse-rakes
US4507674A (en) 1982-06-07 1985-03-26 Hughes Aircraft Company Backside illuminated blocked impurity band infrared detector
JPS59501033A (ja) 1982-06-07 1984-06-07 ヒユ−ズ・エアクラフト・カンパニ− 阻止された不純物帯を有する背面照射型の赤外線検出器
JPH03104287A (ja) 1989-09-19 1991-05-01 Fujitsu Ltd 半導体受光素子の製造方法
DE69323618T3 (de) * 1992-11-06 2005-02-03 Denso Corp., Kariya Pyrheliometrischer sensor
JP3003479B2 (ja) 1992-11-06 2000-01-31 株式会社デンソー 日射センサ
JPH06296035A (ja) 1993-04-07 1994-10-21 Nippon Telegr & Teleph Corp <Ntt> 光検出器及びその製造方法
JPH07162022A (ja) 1993-12-03 1995-06-23 Oki Electric Ind Co Ltd 半導体受光素子、その製造方法および半導体の加工方法
DE19549228A1 (de) 1995-12-21 1997-06-26 Heidenhain Gmbh Dr Johannes Optoelektronisches Sensor-Bauelement
JP2002501679A (ja) 1998-03-19 2002-01-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 放射感知半導体装置及びそれを製造する方法
JP2001177142A (ja) 1999-12-16 2001-06-29 Hamamatsu Photonics Kk 受光素子
JP2001267592A (ja) 2000-03-14 2001-09-28 Nikon Corp 半導体装置の製造方法、背面入射型受光装置の製造方法、半導体装置、及び背面入射型受光装置
JP3713418B2 (ja) 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP4574833B2 (ja) * 2000-11-10 2010-11-04 浜松ホトニクス株式会社 半導体光検出器の作製方法
JP2002368334A (ja) 2001-03-26 2002-12-20 Seiko Epson Corp 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路
JP3956647B2 (ja) 2001-05-25 2007-08-08 セイコーエプソン株式会社 面発光レ−ザの製造方法
WO2003019653A2 (de) 2001-08-24 2003-03-06 Schott Glas Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
JP5105695B2 (ja) 2001-11-05 2012-12-26 カミヤチョウ アイピー ホールディングス 固体イメージセンサおよびその製造方法
AU2003235925A1 (en) * 2002-05-10 2003-11-11 Hamamatsu Photonics K.K. Rear surface irradiation photodiode array and method for producing the same
US6933489B2 (en) * 2002-05-10 2005-08-23 Hamamatsu Photonics K.K. Back illuminated photodiode array and method of manufacturing the same
JP4331033B2 (ja) * 2004-03-29 2009-09-16 浜松ホトニクス株式会社 半導体光検出素子及びその製造方法

Also Published As

Publication number Publication date
JP4331033B2 (ja) 2009-09-16
JP2005286004A (ja) 2005-10-13
KR20070004918A (ko) 2007-01-09
TW200537701A (en) 2005-11-16
CN100477291C (zh) 2009-04-08
EP1742276A1 (en) 2007-01-10
CN1938867A (zh) 2007-03-28
US7868408B2 (en) 2011-01-11
KR101079919B1 (ko) 2011-11-04
WO2005093857A1 (ja) 2005-10-06
US20080006894A1 (en) 2008-01-10
US7968429B2 (en) 2011-06-28
US20090291521A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
TWI363428B (en) Semiconductor light detecting device and manufacturing method thereof
TWI358179B (en) Semiconductor luminous element and process for pro
KR101195311B1 (ko) 반도체 발광 소자 및 그 제조 방법
US8466529B2 (en) Imaging device, imaging module and method for manufacturing imaging device
US20070133642A1 (en) Vertical cavity surface emitting laser module having monitoring photodiode and method of fabricating the same
US7649236B2 (en) Semiconductor photodetector and photodetecting device having layers with specific crystal orientations
TWI363427B (en) A semiconductor photodetecting device and the fabrication method thereof
KR101004243B1 (ko) 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치
WO2007077740A1 (ja) 半導体光素子
WO2004082024A1 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4765663B2 (ja) 赤外線通信用モジュールの製造方法
JP4279650B2 (ja) 半導体受光素子
JP5369196B2 (ja) 赤外線撮像素子及びその製造方法
JP4331258B2 (ja) 半導体光検出素子
JP4438038B2 (ja) 面型受光素子、およびその製造方法
TW202107723A (zh) 受光元件單元
JP6890857B2 (ja) 受光素子ユニット
JP2005217188A (ja) 半導体光検出装置及び製造方法
JP2005175142A (ja) 受光装置および製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees