KR102498387B1 - 반도체 장치 및 제조 방법, 고체 촬상 소자 및 전자 기기 - Google Patents

반도체 장치 및 제조 방법, 고체 촬상 소자 및 전자 기기 Download PDF

Info

Publication number
KR102498387B1
KR102498387B1 KR1020197019747A KR20197019747A KR102498387B1 KR 102498387 B1 KR102498387 B1 KR 102498387B1 KR 1020197019747 A KR1020197019747 A KR 1020197019747A KR 20197019747 A KR20197019747 A KR 20197019747A KR 102498387 B1 KR102498387 B1 KR 102498387B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
hole
electrode
insulating film
type
Prior art date
Application number
KR1020197019747A
Other languages
English (en)
Other versions
KR20190107667A (ko
Inventor
히로시 타카하시
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20190107667A publication Critical patent/KR20190107667A/ko
Application granted granted Critical
Publication of KR102498387B1 publication Critical patent/KR102498387B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 기술은, 차지 데미지에 의한 측벽 절연막의 파괴를 억제하여 반도체 기판과 관통전극 사이에 생길 수 있었던 단락을 억제할 수 있도록 하는 반도체 장치 및 제조 방법, 고체 촬상 소자 및 전자 기기에 관한 것이다. 본 기술의 한 측면인 반도체 장치는, 소정의 회로가 형성되어 있는 제1 반도체 기판과, 상기 제1 반도체 기판과 접합된 제2 반도체 기판과, 상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을 구비하고, 상기 관통전극은, 상기 제1 반도체 기판 내에 형성되어 있는 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내측에 전극재가 충전되어 형성되어 있다. 본 기술은, 예를 들면, CMOS 이미지 센서에 적용할 수 있다.

Description

반도체 장치 및 제조 방법, 고체 촬상 소자 및 전자 기기
본 기술은, 반도체 장치 및 제조 방법, 고체 촬상 소자 및 전자 기기에 관한 것으로, 특히, 적층한 반도체 기판 사이를 관통전극에 의해 전기적으로 접속하는 경우에 이용하기 알맞은 반도체 장치 및 제조 방법, 고체 촬상 소자 및 전자 기기에 관한 것이다.
종래, 복수의 반도체 기판을 적층하여 구성하는 전자 기기로서, CMOS(Complementary Metal Oxide Semiconductor) 등의 MOS형 이미지 센서로 대표되는 증폭형 고체 촬상 소자나, 다층 적층형 메모리 등이 알려져 있다(예를 들면, 특허 문헌 1 참조).
도 1은, 복수의 반도체 기판을 적층하여 구성하는 전자 기기의 종래 구성의 한 예를 도시하는 단면도이다.
그 전자 기기는, 제1 반도체 기판(11)과 제2 반도체 기판(12)을 적층하고, 2장의 반도체 기판을 관통하는 스루홀(관통구멍)에 전극재(예를 들면, Cu 등의 금속재료)를 충전한 관통전극(13)을 형성함에 의해, 상층의 제1 반도체 기판(11)의 배선과 하층의 제2 반도체 기판(12)의 배선을 전기적으로 접속함에 의해 형성되어 있다.
도 2는, 관통전극(13)이 형성된 제1 반도체 기판(11)의 단면을 도시하는 확대도이다. Si 기판으로 대표되는 제1 반도체 기판(11)(이하, Si 기판(11)이라고도 칭한다)에 관통전극(13)을 형성하는 경우에는, 도전성이 있는 Si 기판(11)의 내부와 관통전극(13)을 전기적으로 분리할 필요가 있고, 일반적으로는, 스루홀을 형성한 Si 기판(11)의 측벽에 SiO2막이나 SiN막으로 대표되는 절연막(이하, 측벽 절연막이라고 칭한다)(23)을 퇴적한 후, 전극재(24)를 충전하여 관통전극(13)을 형성한다.
측벽 절연막(23)은, 두꺼울수록 절연 내성이 향상되지만, 스루풋이나 미세 가공의 관점에서 한계가 있어서, 적절한 두께로 제어되는 것이 바람직하다.
그런데, Si 기판(11)에 대해 드라이 에칭에 의해 스루홀을 개구하면, 드라이 에칭에 기인하여 생기는 플라즈마 데미지에 의해 Si 기판(11)의 Pwell 영역(22)에 전하가 축적되는 것이 일반적으로 알려져 있다. 그리고, 이들의 차지 데미지가 MOS 트랜지스터의 게이트 전극에 직접 접속되면 게이트 절연막이 파괴되어 버리는 것이 알려져 있다.
또한, 본 발명자에 의해, 차지 데미지에 기인하여 MOS의 게이트 절연막 이외에도 파괴를 발생시키는 현상이 확인되었다.
즉, Si 기판(11)의 Pwell 영역(22)에 스루홀을 개구하고, 측벽 절연막(23)을 퇴적한 후, 전극재(24)를 충전함에 의해 관통전극(13)을 형성하면, 도 2에 ×표로 도시되는 바와 같이, Pwell 영역(22)과 절연막 층(이하, STI(Shallow Trench Isolation)라고 칭한다)(21)의 경계에 축적된 전하가 측벽 절연막(23)을 파괴하여 리크 전류 불량의 원인이 되어 버리는 것이 확인되었다.
특허 문헌 1 : 일본 특개2011-204915호 공보
측벽 절연막(23)의 파괴 현상의 원인에 관해, 도 3 및 도 4를 참조하여 상세히 기술한다.
측벽 절연막(23)의 파괴 현상은, 스루홀(31)이 Pwell 영역(22)을 관통한 후에 STI(21)에 도달하면, 드라이 에칭에 의한 개구시의 플라즈마 데미지에 기인하는 전하가, 도 3에 ×표로 도시되는 바와 같이, Pwell 영역(22)을 통하여 STI(21) 내에 주입되어, 고정 전하로서 축적되는 것에 기인한다.
스루홀 내에 축적되는 전하는 단독으로는 절연 파괴를 일으킬만큼 강력한 것이 아니다. 그렇지만, 드라이 에칭에 의해 Pwell 영역(22)에 복수의 스루홀(31)이 개구되는 경우에 생기는 플라즈마 데미지에 의한 전하는, 스루홀(31)이 STI(21)에 도달할 때까지는 Pwell 영역(22) 내를 자유롭게 돌아다닐 수 있고, 스루홀(31)이 STI(21)에 도달하면, Pwell 영역(22) 내를 돌아다니고 있던 대량의 전하가 STI(21)에 트랩되기 때문에, 차지 데미지가 축적되게 된다.
Si 기판(11)에 복수의 스루홀(31)을 개구하는 경우, 가공 속도나 Si 기판(11)의 두께가 일양하지 않기 때문에, 최초에 STI(21)에 도달한 스루홀(31)과, 최후에 절연막층에 도달한 스루홀(31)에서는 에칭에 노출되어 있는 시간이 다르다. 이 때문에, 최초에 STI(21)에 달한 스루홀(31)에 많은 전하가 집중하여 축적되게 되고, 축적된 전하는 스루홀 형성 프로세스 완료 후까지 잔류한다.
또한, 도 4에 도시되는 바와 같이, Pwell 영역(22)에 형성한 스루홀(31)에 측벽 절연막(23)이 퇴적되고 전극재(24)가 충전되면 관통전극(13)의 전위가 고정되기 때문에, Pwell 영역(22)과 STI(21)의 경계 부근에 축적한 전하가 고정 전하가 되고, 충전된 전극재(24)를 향하여 국소적인 강력한 전계가 가하여지게 된다. 이 때문에, 동 도면에 파선 둥근 표시로 도시하는 위치 등의 측벽 절연막(23)이 파괴되어 전극재(24)의 일부가 Pwell 영역(22)을 향하여 측벽 절연막(23)의 내부에 침입하는 파괴 현상이 보여지게 된다. 이에 의해 Pwell 영역(22)과 전극재료(24)의 사이에서 단락이 생겨, 리크 전류로 되어 버리는 일이 있다.
본 기술은 이와 같은 상황을 감안하여 이루어진 것으로, 차지 데미지에 의한 측벽 절연막의 파괴를 억제하여 반도체 기판과 관통전극 사이에 생길 수 있었던 단락을 억제할 수 있도록 하는 것이다.
본 기술의 제1의 측면인 반도체 장치는, 소정의 회로가 형성되어 있는 제1 반도체 기판과, 상기 제1 반도체 기판과 접합된 제2 반도체 기판과, 상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을 구비하고, 상기 관통전극은, 상기 제1 반도체 기판 내에 형성되어 있는 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내측에 전극재가 충전되어 형성되어 있다.
상기 관통전극은, 상기 제1 반도체 기판에 형성되어 있는 P형 또는 N형의 일방의 웰 영역과, 상기 웰 영역에 적층하여 형성되어 있는 상기 P형 또는 N형의 타방의 확산층으로 이루어지는 상기 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내에 전극재가 충전되어 형성할 수 있다.
상기 보호 다이오드 구조는, 상기 관통전극마다 형성할 수 있다.
상기 웰 영역에 적층하여 형성되어 있는 상기 P형 또는 N형의 타방의 확산층은, 상기 관통전극마다 개별적으로 마련된 STI의 오목형상 부분에 형성할 수 있다.
본 기술의 제1의 측면인 제조 방법은, 소정의 회로가 형성되어 있는 제1 반도체 기판과, 상기 제1 반도체 기판과 접합된 제2 반도체 기판과, 상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을 구비하는 반도체 장치의 제조 방법에 있어서, 상기 제1 반도체 기판에 P형 또는 N형의 일방의 확산층을 형성하고, 상기 확산층의 상층에 상기 P형 또는 N형의 타방의 웰 영역을 적층함에 의해 보호 다이오드 구조를 형성하고, 상기 보호 다이오드 구조가 형성된 상기 제1 반도체 기판과 상기 제2 반도체 기판을 접합하고, 상기 제1 반도체 기판측부터 상기 보호 다이오드 구조를 관통하여 스루홀을 개구하고, 개구된 상기 스루홀의 측벽에 절연막을 퇴적하고, 상기 절연막이 퇴적된 상기 스루홀 내측에 전극재를 충전함에 의해 상기 관통전극을 형성한다.
본 기술의 제2의 측면인 고체 촬상 소자는, 광전 변환 소자 및 화소 트랜지스터가 적어도 형성되어 있는 제1 반도체 기판과, 상기 제1 반도체 기판과 접합된 제2 반도체 기판과, 상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을 구비하고, 상기 관통전극은, 상기 제1 반도체 기판 내에 형성되어 있는 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내측에 전극재가 충전되어 형성되어 있다.
본 기술의 제3의 측면인 전자 기기는, 반도체 장치가 탑재되어 있는 전자 기기에 있어서, 상기 반도체 장치가, 소정의 회로가 형성되어 있는 제1 반도체 기판과, 상기 제1 반도체 기판과 접합된 제2 반도체 기판과, 상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을 구비하고, 상기 관통전극은, 상기 제1 반도체 기판 내에 형성되어 있는 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내측에 전극재가 충전되어 형성되어 있다.
본 기술의 제1내지 제3의 측면에 의하면, 제1 반도체 기판과 관통전극 사이에 생길 수 있었던 단락을 억제할 수 있다.
도 1은 복수의 반도체 기판을 적층하여 구성하는 전자 기기의 종래 구성의 한 예를 도시하는 단면도.
도 2는 관통전극이 형성된 제1 반도체 기판의 단면을 도시하는 확대도.
도 3은 Si 기판의 측벽 절연막의 파괴 현상의 원인을 설명하기 위한 도면.
도 4는 Si 기판의 측벽 절연막의 파괴 현상의 원인을 설명하기 위한 도면.
도 5는 복수의 반도체 기판을 적층하여 구성하는 전자 기기의 본 기술을 적용한 구성례를 도시하는 단면도.
도 6은 도 5에 도시된 전자 기기의 제조 공정을 설명하기 위한 도면.
도 7은 도 5에 도시된 전자 기기의 제조 공정을 설명하기 위한 도면.
도 8은 도 5에 도시된 전자 기기의 제조 공정을 설명하기 위한 도면.
도 9는 도 5에 도시된 전자 기기의 제조 공정을 설명하기 위한 도면.
도 10은 도 5에 도시된 전자 기기의 제조 공정을 설명하기 위한 도면.
도 11은 본 기술을 적용한 고체 촬상 소자의 제1의 구성례를 도시하는 도면.
도 12는 본 기술을 적용한 반도체 장치의 구성례를 도시하는 도면.
도 13은 본 기술을 적용한 고체 촬상 소자의 제2의 구성례를 도시하는 도면.
도 14는 본 기술을 적용한 고체 촬상 소자의 제3의 구성례를 도시하는 도면.
도 15는 체내 정보 취득 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 16은 차량 제어 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 17은 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 도시하는 설명도.
이하, 본 기술을 실시하기 위한 최선의 형태(이하, 실시의 형태라고 칭한다)에 관해, 도면을 참조하면서 상세히 설명한다.
<본 기술의 실시의 형태인 전자 기기의 구성례>
도 5는, 본 기술의 실시의 형태인 전자 기기의 구성례를 도시하고 있다. 또한, 도 1에 도시된 종래 구성과 공통되는 구성 요소에 관해서는 동일한 부호를 붙이고 있기 때문에, 그 설명은 적절히 생략한다.
그 전자 기기는, 제1 반도체 기판(이하, Si 기판이라고도 칭한다)(51)과 제2 반도체 기판(부도시)을 적층하고, 2장의 반도체 기판을 관통하는 관통전극(52)에 의해, 상층의 제1 반도체 기판(51)의 배선과 하층의 제2 반도체 기판의 배선을 전기적으로 접속함에 의해 형성되어 있다.
도 2에 도시된 종래 구성과 도 5에 도시되는 본 실시의 형태를 비교하여 분명한 바와 같이, 본 실시의 형태에서는, 관통전극이 형성되는 STI(21)의 상층에, Pwell 영역(22)과는 도전성이 역타입으로서 전위가 고정되지 않는 플로팅 상태의 N+확산층(41)을 마련함에 의해 Pwell 영역(22)과 N+확산층(41)으로 이루어지는 보호 다이오드 구조가 형성되어 있다.
그 보호 다이오드 구조를 가짐에 의해, 종래 구성에서 Pwell 영역(22)과 STI(21)의 경계 부근에 고정된 전하는 N+확산층(41) 내에 고이게 된다. 따라서 Pwell 영역(22)과 STI(21)의 경계 부근에서 전극재(24)를 향하는 전계 집중도 생기지 않기 때문에, 측벽 절연막(23)이 파괴되는 것이 억제될 수 있다. 또한, 그 보호 다이오드 구조는, 제1 반도체 기판(51)에 Nwell 영역과 P+확산층으로 구성하도록 하여도 좋다.
<본 기술의 실시의 형태인 전자 기기의 제조 방법>
다음에, 도 5에 도시된 본 기술의 실시의 형태인 전자 기기의 제조 방법에 관해, 도 6 내지 도 10을 참조하여 설명한다.
도 6은, 관통전극(52)을 형성하기 위한 스루홀(61)을 개구하기 전의 제1 반도체 기판(51)의 단면도를 도시하고 있다.
처음에, 동 도면에 도시되는 바와 같이, 스루홀(61)을 개구하기 전에, 제1 반도체 기판(51)에 대해 MOS 트랜지스터 형성 프로세스 중에서 형성 가능한 보호 다이오드 구조를 형성한다.
즉, 제1 반도체 기판(51)의 각 관통전극(52)이 형성되는 위치가 개별적으로 오목형상으로 가공된 STI(21)를 형성하고, STI(21)의 각 오목형상 부분에 N+확산층(41)을 형성한다.
또한, STI(21)의 각 오목형상 부분은, 각 관통전극(53)의 주위에 배치되게 되는 N+확산층(41)끼리를 분리하기 위해 충분한 깊이로 가공되기 때문에, 각 관통전극(53)의 주위에 형성되게 되는 보호 다이오드 구조는 서로 분리한 상태로 유지된다.
또한, STI(21)의 오목형상 부분의 단면 형상은, 그곳에 형성되는 관통전극(52)의 단면 형상에 맞추어서 형성된다. 예를 들면, 관통전극(52)의 단면 형상이 원형인 경우, 도 7에 도시되는 바와 같이, STI(21)의 오목형상 부분과 N+확산층(41)도 원형으로 형성된다.
이 후, STI(21) 및 N+확산층(41)의 상층에 Pwell 영역(22)을 형성한다. 이에 의해, 각 관통전극(52)이 형성되는 위치에는, STI(21)의 오목형상 부분에 의해 관통전극(52)마다 분리, 독립된 보호 다이오드 구조가 형성된다.
다음에, 보호 다이오드 구조가 형성된 제1 반도체 기판(51)과 그것에 적층되는 제2 반도체 기판(부도시)이 회로면끼리를 마주보게 하여 접합한다.
이 후, 도 8에 도시되는 바와 같이, 제1 반도체 기판(51)의 Pwell 영역(22)을 소망하는 두께까지 박육화하고 나서, 각 관통전극(52)의 위치에 드라이 에칭에 의해, 제1 반도체 기판(51)의 Pwell 영역(22) 및 N+확산층(41)부터 제2 반도체 기판까지 관동된 스루홀(61)을 개구한다.
다음에, 도 9에 도시되는 바와 같이, 개구된 스루홀(61)의 측벽에 SiO2막이나 SiN막 등의 측벽 절연막(23)을 퇴적시키고나서 전극재(24)를 충전하여 관통전극(52)을 형성한다.
도 10은, 제1 반도체 기판(51)에 형성된 관통전극(52)의 STI(21)의 오목형상 부분에서의 단면도이다. 동 도면에 도시되는 바와 같이, 관통전극(52)을 형성하는 전극재(24)의 주위에는 차례로 측벽 절연막(23), N+확산층(41) 및 STI(21)가 형성되어 있다. 즉, 측벽 절연막(23)과 STI(21)의 사이에 N+확산층(41)에 의한 접합 전위 장벽이 존재하게 되어, 종래 구성에서 스루홀 개구시에 생기고 있던 Pwell 영역(22)으로부터 STI(21)로의 전하의 이동이 억제된다.
또한, 각 관통전극(52)의 주위의 N+확산층(41)은, STI(21)의 오목형상 부분에 의해 서로 전기적으로 분리되어 있기 때문에, 복수 형성된 스루홀이 STI(21)에 도달하는 타이밍에 편차가 있다고 하여도, Pwell 영역(22) 내에 분산되어 있던 전하가 최초에 STI(22)에 도달한 스루홀에 집중하는 일 없이, 분산된 상태가 유지된다.
이 때문에, 측벽 절연막(23)에 과잉한 차지 데미지에 의한 전계가 가하여지는 일이 없기 때문에, 측벽 절연막(23)의 파괴를 억제할 수 있고, 제1 반도체 기판과 관통전극 사이에 생길 수 있었던 단락을 억제할 수 있다.
<본 기술의 실시의 형태인 고체 촬상 소자의 구체례>
다음에, 도 11은, 본 기술의 실시의 형태인 고체 촬상 소자의 제1의 구성례의 단면도를 도시하고 있다.
그 고체 촬상 소자는, PD(포토 다이오드) 및 화소 트랜지스터 등으로 이루어지는 CMOS 이미지 센서가 형성되고, 보호 다이오드 구조를 갖는 제1 반도체 기판(51)과, 각종의 신호 처리 회로 등으로 이루어지는 제2 반도체 기판(12)이 접합되어 적층되고, 제1 반도체 기판(51)의 이면측(도면 중 상측)부터 스루홀이 개구되어 관통전극(52)이 형성된다.
이 후, 제1 반도체 기판(51)의 이면측에 컬러 필터, 온 칩 렌즈, 패드 전극 등을 형성하여 칩으로서 개편화하면, 본 기술의 실시의 형태인 고체 촬상 소자의 제1의 구성례가 완성된다.
도 12는, 본 기술의 실시의 형태인 반도체 장치의 구성례의 단면도를 도시하고 있다.
그 반도체 장치는, DRAM으로 대표되는 반도체 메모리가 형성되고, 보호 다이오드 구조를 갖는 제1 반도체 기판(51)과, 각종의 신호 처리 회로 등으로 이루어지는 제2 반도체 기판(12)이 적층되고, 제1 반도체 기판(51)의 이면측(도면 중 상측)부터 스루홀이 개구되어 관통전극(52)이 형성된다.
이 후, 제1 반도체 기판(51)의 이면측에 패드 전극 등을 형성하여 칩으로서 개편화하면, 본 기술의 실시의 형태인 적층형의 반도체 장치가 완성된다.
도 13은, 본 기술의 실시의 형태인 고체 촬상 소자의 제2의 구성례의 단면도를 도시하고 있다.
그 고체 촬상 소자는, PD 및 화소 트랜지스터 등으로 이루어지는 CMOS 이미지 센서 기판(71)과, 보호 다이오드 구조를 갖는 회로 기판(72)(제1의 반도체 기판(11)에 상당)이 접합되어 적층되고, 회로 기판(72)의 CMOS 이미지 센서 기판(71)이 적층되지 않은 측부터 스루홀이 개구되어 관통전극(52)이 형성된다.
이 후, 회로 기판(72)의 CMOS 이미지 센서 기판(71)이 적층되지 않은 측에, 관통전극(52)과의 접속 패드가 노출되어 있는 회로 기판(73)이 접합된다.
이 후, CMOS 이미지 센서 기판(71)의 이면측(도면 중 상측)에 컬러 필터, 온 칩 렌즈, 패드 전극 등을 형성하여 칩으로서 개편화하면, 본 기술의 실시의 형태인 고체 촬상 소자의 제2의 구성례가 완성된다.
도 14는, 본 기술의 실시의 형태인 고체 촬상 소자의 제3의 구성례의 단면도를 도시하고 있다.
그 고체 촬상 소자는, PD 및 화소 트랜지스터 등으로 이루어지는 CMOS 이미지 센서 기판(81)과, 보호 다이오드 구조를 갖는 회로 기판(82)(제1의 반도체 기판(11)에 상당)이 접합되어 적층되고, 회로 기판(82)의 CMOS 이미지 센서 기판(81)이 적층되지 않은 측부터 스루홀이 개구되어 관통전극(52)이 형성된다.
이 후, 회로 기판(82)의 CMOS 이미지 센서 기판(81)이 적층되지 않은 측에, 관통전극(52)과의 접속 패드가 노출되어 있는 회로 기판 칩(83)이 접합된다.
이 후, CMOS 이미지 센서 기판(81)의 이면측(도면 중 상측)에 컬러 필터, 온 칩 렌즈, 패드 전극 등을 형성하여 칩으로서 개편화하면, 본 기술의 실시의 형태인 고체 촬상 소자의 제3의 구성례가 완성된다.
<체내 정보 취득 시스템에의 응용례>
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 내시경 수술 시스템에 적용되어도 좋다.
도 15는, 본 개시에 관한 기술(본 기술)이 적용될 수 있는, 캡슐형상 내시경을 이용한 환자의 체내 정보 취득 시스템의 개략적인 구성의 한 예를 도시하는 블록도이다.
체내 정보 취득 시스템(10001)은, 캡슐형상 내시경(10100)과, 외부 제어 장치(10200)로 구성된다.
캡슐형상 내시경(10100)은, 검사시에, 환자에 의해 삼켜진다. 캡슐형상 내시경(10100)은, 촬상 기능 및 무선 통신 기능을 가지며, 환자로부터 자연 배출될 때까지의 사이, 위나 장 등의 장기의 내부를 연동운동 등에 의해 이동하면서, 당해 장기의 내부의 화상(이하, 체내 화상이라고도 한다)을 소정의 간격으로 순차적으로 촬상하고, 그 체내 화상에 관한 정보를 체외의 외부 제어 장치(10200)에 순차적으로 무선 송신한다.
외부 제어 장치(10200)는, 체내 정보 취득 시스템(10001)의 동작을 통괄적으로 제어한다. 또한, 외부 제어 장치(10200)는, 캡슐형상 내시경(10100)으로부터 송신되고 오는 체내 화상에 관한 정보를 수신하고, 수신한 체내 화상에 관한 정보에 의거하여, 표시 장치(도시 생략)에 당해 체내 화상을 표시하기 위한 화상 데이터를 생성한다.
체내 정보 취득 시스템(10001)에서는, 이와 같이 하여, 캡슐형상 내시경(10100)이 삼켜지고 나서 배출될 때까지의 사이, 환자의 체내의 양상을 촬상한 체내 화상을 수시로 얻을 수 있다.
캡슐형상 내시경(10100)과 외부 제어 장치(10200)의 구성 및 기능에 관해 보다 상세히 설명한다.
캡슐형상 내시경(10100)는, 캡슐형의 몸체(10101)를 가지며, 그 몸체(10101) 내에는, 광원부(10111), 촬상부(10112), 화상 처리부(10113), 무선 통신부(10114), 급전부(10115), 전원부(10116) 및 제어부(10117)가 수납되어 있다.
광원부(10111)는, 예를 들면 LED(light emitting diode) 등의 광원으로 구성되고, 촬상부(10112)의 촬상 시야에 대해 광을 조사한다.
촬상부(10112)는, 촬상 소자 및 당해 촬상 소자의 전단에 마련되는 복수의 렌즈로 이루어지는 광학계로 구성된다. 관찰 대상인 체 조직에 조사된 광의 반사광(이하, 관찰광이라고 한다)은, 당해 광학계에 의해 집광되어, 당해 촬상 소자에 입사한다. 촬상부(10112)에서는, 촬상 소자에서, 그곳에 입사한 관찰광이 광전 변환되고, 그 관찰광에 대응하는 화상 신호가 생성된다. 촬상부(10112)에 의해 생성된 화상 신호는, 화상 처리부(10113)에 제공된다.
화상 처리부(10113)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등의 프로세서에 의해 구성되고, 촬상부(10112)에 의해 생성된 화상 신호에 대해 각종의 신호 처리를 행한다. 화상 처리부(10113)는, 신호 처리를 시행한 화상 신호를, RAW 데이터로서 무선 통신부(10114)에 제공한다.
무선 통신부(10114)는, 화상 처리부(10113)에 의해 신호 처리가 시행된 화상 신호에 대해 변조 처리 등의 소정의 처리를 행하고, 그 화상 신호를, 안테나(10114A)를 통하여 외부 제어 장치(10200)에 송신한다. 또한, 무선 통신부(10114)는, 외부 제어 장치(10200)로부터, 캡슐형상 내시경(10100)의 구동 제어에 관한 제어 신호를, 안테나 안테나(10114A)를 통하여 수신한다. 무선 통신부(10114)는, 외부 제어 장치(10200)로부터 수신한 제어 신호를 제어부(10117)에 제공한다.
급전부(10115)는, 수전용의 안테나 코일, 당해 안테나 코일에 발생한 전류로부터 전력을 재생하는 전력 재생 회로 및 승압 회로 등으로 구성된다. 급전부(10115)에서는, 이른바 비접촉 충전의 원리를 이용하여 전력이 생성된다.
전원부(10116)는, 2차전지에 의해 구성되고, 급전부(10115)에 의해 생성된 전력을 축전한다. 도 15에서는, 도면이 복잡해지는 것을 피하기 위해, 전원부(10116)로부터의 전력의 공급처를 나타내는 화살표 등의 도시를 생략하고 있지만, 전원부(10116)에 축전된 전력은, 광원부(10111), 촬상부(10112), 화상 처리부(10113), 무선 통신부(10114) 및 제어부(10117)에 공급되어, 이들의 구동에 이용될 수 있다.
제어부(10117)는, CPU 등의 프로세서에 의해 구성되고, 광원부(10111), 촬상부(10112), 화상 처리부(10113), 무선 통신부(10114) 및, 급전부(10115)의 구동을, 외부 제어 장치(10200)로부터 송신되는 제어 신호에 따라 적절히 제어한다.
외부 제어 장치(10200)는, CPU, GPU 등의 프로세서, 또는 프로세서와 메모리 등의 기억 소자가 혼재된 마이크로 컴퓨터 또는 제어 기판 등으로 구성된다. 외부 제어 장치(10200)는, 캡슐형상 내시경(10100)의 제어부(10117)에 대해 제어 신호를, 안테나(10200A)를 통하여 송신함에 의해, 캡슐형상 내시경(10100)의 동작을 제어한다. 캡슐형상 내시경(10100)에서는, 예를 들면, 외부 제어 장치(10200)로부터의 제어 신호에 의해, 광원부(10111)에서 관찰 대상에 대한 광의 조사 조건이 변경될 수 있다. 또한, 외부 제어 장치(10200)로부터의 제어 신호에 의해, 촬상 조건(예를 들면, 촬상부(10112)에서의 프레임 레이트, 노출치 등)이 변경될 수 있다. 또한, 외부 제어 장치(10200)로부터의 제어 신호에 의해, 화상 처리부(10113)에서의 처리의 내용이나, 무선 통신부(10114)가 화상 신호를 송신한 조건(예를 들면, 송신 간격, 송신 화상수 등)이 변경되어도 좋다.
또한, 외부 제어 장치(10200)는, 캡슐형상 내시경(10100)으로부터 송신되는 화상 신호에 대해, 각종의 화상 처리를 시행하고, 촬상된 체내 화상을 표시 장치에 표시하기 위한 화상 데이터를 생성한다. 당해 화상 처리로서는, 예를 들면 현상 처리(디모자이크 처리), 고화질화 처리(대역 강조 처리, 초해상 처리, NR(Noise reduction) 처리 및/또는 손떨림 보정 처리 등) 및/또는 확대 처리(전자 줌 처리) 등, 각종의 신호 처리를 행할 수가 있다. 외부 제어 장치(10200)는, 표시 장치의 구동을 제어하여, 생성한 화상 데이터에 의거하여 촬상된 체내 화상을 표시시킨다. 또는, 외부 제어 장치(10200)는, 생성한 화상 데이터를 기록 장치(도시 생략)에 기록시키거나, 인쇄 장치(도시 생략)에 인쇄 출력시켜도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 체내 정보 취득 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(10112)에 적용될 수 있다.
<이동체에의 응용례>
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 16은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 16에 도시한 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052) 및 차량탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은, 이들의 전파 또는 신호의 입력을 접수하여, 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행하여도 좋다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 거리측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력된 검출 정보에 의거하여, 운전자의 피로 정도 또는 집중 정도를 산출하여도 좋고, 운전자가 앉아서 졸고 있지 않는지를 판별하여도 좋다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 의거하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 근거하지 않고서 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득된 차외의 정보에 의거하여, 바디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 방현(防眩)을 도모하는 것을 목적으로 한 협조 제어를 행할 수가 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 16의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 17은, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 17에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실내의 프론트유리의 상부 등의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실내의 프론트유리의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실내의 프론트유리의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 17에는, 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(12111)는, 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)은, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 중합됨에 의해, 차량(12100)을 상방에서 본 부감 화상을 얻을 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해, 특히 차량(12100)의 진행로상에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0㎞/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차의 내차와의 사이에 미리 확보하여야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수가 있다. 이와 같이 운전자의 조작에 근거하지 않고서 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황인 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써로, 충돌 회피를 위한 운전 지원을 행할 수가 있다.
촬상부(12101 내지 12104)
의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행하여진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어하여도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다.
또한, 본 기술의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 소정의 회로가 형성되어 있는 제1 반도체 기판과,
상기 제1 반도체 기판과 접합된 제2 반도체 기판과,
상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을 구비하고,
상기 관통전극은, 상기 제1 반도체 기판 내에 형성되어 있는 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내측에 전극재가 충전되어 형성되어 있는 반도체 장치.
(2) 상기 관통전극은, 상기 제1 반도체 기판에 형성되어 있는 P형 또는 N형의 일방의 웰 영역과, 상기 웰 영역에 적층하여 형성되어 있는 상기 P형 또는 N형의 타방의 확산층으로 이루어지는 상기 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내에 전극재가 충전되어 형성되어 있는 상기 (1)에 기재된 반도체 장치.
(3) 상기 보호 다이오드 구조는, 상기 관통전극마다 형성되어 있는 상기 (1) 또는 (2)에 기재된 반도체 장치.
(4) 상기 웰 영역에 적층하여 형성되어 있는 상기 P형 또는 N형의 타방의 확산층은, 상기 관통전극마다 개별적으로 마련된 STI의 오목형상 부분에 형성되어 있는 상기 (2) 또는 (3)에 기재된 반도체 장치.
(5) 소정의 회로가 형성되어 있는 제1 반도체 기판과,
상기 제1 반도체 기판과 접합된 제2 반도체 기판과,
상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을 구비하는 반도체 장치의 제조 방법에 있어서,
상기 제1 반도체 기판에 P형 또는 N형의 일방의 확산층을 형성하고, 상기 확산층의 상층에 상기 P형 또는 N형의 타방의 웰 영역을 적층함에 의해 보호 다이오드 구조를 형성하고,
상기 보호 다이오드 구조가 형성된 상기 제1 반도체 기판과 상기 제2 반도체 기판을 접합하고,
상기 제1 반도체 기판측부터 상기 보호 다이오드 구조를 관통하여 스루홀을 개구하고,
개구된 상기 스루홀의 측벽에 절연막을 퇴적하고,
상기 절연막이 퇴적된 상기 스루홀 내측에 전극재를 충전함에 의해 상기 관통전극을 형성하는 제조 방법.
(6) 광전 변환 소자 및 화소 트랜지스터가 적어도 형성되어 있는 제1 반도체 기판과,
상기 제1 반도체 기판과 접합된 제2 반도체 기판과,
상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을 구비하고,
상기 관통전극은, 상기 제1 반도체 기판 내에 형성되어 있는 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내측에 전극재가 충전되어 형성되어 있는 고체 촬상 소자.
(7) 반도체 장치가 탑재되어 있는 전자 기기에 있어서,
상기 반도체 장치는,
소정의 회로가 형성되어 있는 제1 반도체 기판과,
상기 제1 반도체 기판과 접합된 제2 반도체 기판과,
상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을 구비하고,
상기 관통전극은, 상기 제1 반도체 기판 내에 형성되어 있는 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내측에 전극재가 충전되어 형성되어 있는 전자 기기.
11 : 제1 반도체 기판 12 : 제2 반도체 기판
13 : 관통전극 21 : STI
22 : Pwell 영역 23 : 측벽 절연막
24 : 전극재 31 : 스루홀
41 : N+확산층 51 : 제1 반도체 기판
52 : 관통전극 61 : 스루홀

Claims (7)

  1. 소정의 회로가 형성되어 있는 제1 반도체 기판과,
    상기 제1 반도체 기판과 접합된 제2 반도체 기판과,
    상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을 구비하고,
    상기 관통전극은, 상기 제1 반도체 기판 내에 형성되어 있는 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내측에 전극재가 충전되어 형성되며,
    상기 관통전극은, 상기 제1 반도체 기판에 형성되어 있는 P형 또는 N형의 일방의 웰 영역과, 상기 웰 영역에 적층하여 형성되어 있는 상기 P형 또는 N형의 타방의 확산층으로 이루어지는 상기 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내에 전극재가 충전되어 형성되며,
    상기 웰 영역에 적층하여 형성되어 있는 상기 P형 또는 N형의 타방의 확산층은, 상기 관통전극마다 개별적으로 마련된 STI의 오목형상 부분에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 보호 다이오드 구조는, 상기 관통전극마다 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 소정의 회로가 형성되어 있는 제1 반도체 기판과,
    상기 제1 반도체 기판과 접합된 제2 반도체 기판과,
    상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을
    구비하는 반도체 장치의 제조 방법에 있어서,
    상기 제1 반도체 기판에 P형 또는 N형의 일방의 확산층을 형성하고, 상기 확산층의 상층에 상기 P형 또는 N형의 타방의 웰 영역을 적층함에 의해 보호 다이오드 구조를 형성하고,
    상기 보호 다이오드 구조가 형성된 상기 제1 반도체 기판과 상기 제2 반도체 기판을 접합하고,
    상기 제1 반도체 기판측부터 상기 보호 다이오드 구조를 관통하여 스루홀을 개구하고,
    개구된 상기 스루홀의 측벽에 절연막을 퇴적하고,
    상기 절연막이 퇴적된 상기 스루홀 내측에 전극재를 충전함에 의해 상기 관통전극을 형성하며,
    상기 관통전극은, 상기 제1 반도체 기판에 형성되어 있는 P형 또는 N형의 일방의 웰 영역과, 상기 웰 영역에 적층하여 형성되어 있는 상기 P형 또는 N형의 타방의 확산층으로 이루어지는 상기 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내에 전극재가 충전되어 형성되며,
    상기 웰 영역에 적층하여 형성되어 있는 상기 P형 또는 N형의 타방의 확산층은, 상기 관통전극마다 개별적으로 마련된 STI의 오목형상 부분에 형성되어 있는 것을 특징으로 하는 제조 방법.
  4. 광전 변환 소자 및 화소 트랜지스터가 적어도 형성되어 있는 제1 반도체 기판과,
    상기 제1 반도체 기판과 접합된 제2 반도체 기판과,
    상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을 구비하고,
    상기 관통전극은, 상기 제1 반도체 기판 내에 형성되어 있는 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내측에 전극재가 충전되어 형성되며,
    상기 관통전극은, 상기 제1 반도체 기판에 형성되어 있는 P형 또는 N형의 일방의 웰 영역과, 상기 웰 영역에 적층하여 형성되어 있는 상기 P형 또는 N형의 타방의 확산층으로 이루어지는 상기 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내에 전극재가 충전되어 형성되며,
    상기 웰 영역에 적층하여 형성되어 있는 상기 P형 또는 N형의 타방의 확산층은, 상기 관통전극마다 개별적으로 마련된 STI의 오목형상 부분에 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.
  5. 반도체 장치가 탑재되어 있는 전자 기기에 있어서,
    상기 반도체 장치는,
    소정의 회로가 형성되어 있는 제1 반도체 기판과,
    상기 제1 반도체 기판과 접합된 제2 반도체 기판과,
    상기 제1 반도체 기판과 상기 제2 반도체 기판을 전기적으로 접속하는 관통전극을 구비하고,
    상기 관통전극은, 상기 제1 반도체 기판 내에 형성되어 있는 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내측에 전극재가 충전되어 형성되며,
    상기 관통전극은, 상기 제1 반도체 기판에 형성되어 있는 P형 또는 N형의 일방의 웰 영역과, 상기 웰 영역에 적층하여 형성되어 있는 상기 P형 또는 N형의 타방의 확산층으로 이루어지는 상기 보호 다이오드 구조를 관통하여 스루홀이 개구되고, 상기 스루홀의 측벽에 절연막이 퇴적되고, 상기 절연막이 퇴적되어 있는 상기 스루홀 내에 전극재가 충전되어 형성되며,
    상기 웰 영역에 적층하여 형성되어 있는 상기 P형 또는 N형의 타방의 확산층은, 상기 관통전극마다 개별적으로 마련된 STI의 오목형상 부분에 형성되어 있는 것을 특징으로 하는 전자 기기.
  6. 삭제
  7. 삭제
KR1020197019747A 2017-01-24 2018-01-10 반도체 장치 및 제조 방법, 고체 촬상 소자 및 전자 기기 KR102498387B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-010053 2017-01-24
JP2017010053 2017-01-24
PCT/JP2018/000232 WO2018139188A1 (ja) 2017-01-24 2018-01-10 半導体装置および製造方法、固体撮像素子、並びに電子機器

Publications (2)

Publication Number Publication Date
KR20190107667A KR20190107667A (ko) 2019-09-20
KR102498387B1 true KR102498387B1 (ko) 2023-02-13

Family

ID=62979346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197019747A KR102498387B1 (ko) 2017-01-24 2018-01-10 반도체 장치 및 제조 방법, 고체 촬상 소자 및 전자 기기

Country Status (6)

Country Link
US (2) US10916538B2 (ko)
EP (1) EP3576151A4 (ko)
JP (1) JP7123813B2 (ko)
KR (1) KR102498387B1 (ko)
CN (1) CN110199392B (ko)
WO (1) WO2018139188A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018139188A1 (ja) * 2017-01-24 2018-08-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置および製造方法、固体撮像素子、並びに電子機器
JP2021068737A (ja) * 2019-10-17 2021-04-30 本田技研工業株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016009943A1 (ja) * 2014-07-15 2016-01-21 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP2007250561A (ja) 2004-04-12 2007-09-27 Japan Science & Technology Agency 半導体素子および半導体システム
KR101024770B1 (ko) * 2008-09-30 2011-03-24 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR101046798B1 (ko) * 2008-09-30 2011-07-05 주식회사 동부하이텍 이미지센서 및 그 제조방법
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
TWI372457B (en) * 2009-03-20 2012-09-11 Ind Tech Res Inst Esd structure for 3d ic tsv device
TWI420662B (zh) * 2009-12-25 2013-12-21 Sony Corp 半導體元件及其製造方法，及電子裝置
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US8441104B1 (en) * 2011-11-16 2013-05-14 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (TSV)
JP2013157422A (ja) * 2012-01-30 2013-08-15 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP6012262B2 (ja) * 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
KR102013770B1 (ko) * 2012-08-30 2019-08-23 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
EP3063968A1 (en) 2013-11-01 2016-09-07 Sony Corporation Distribution of network status and information in wlan networks for self-optimization/organization
TWI706550B (zh) 2013-11-06 2020-10-01 日商新力股份有限公司 固體攝像裝置及其製造方法、及電子機器
US10658296B2 (en) * 2016-09-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric film for semiconductor fabrication
WO2018139188A1 (ja) * 2017-01-24 2018-08-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置および製造方法、固体撮像素子、並びに電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016009943A1 (ja) * 2014-07-15 2016-01-21 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器

Also Published As

Publication number Publication date
KR20190107667A (ko) 2019-09-20
EP3576151A4 (en) 2020-06-03
CN110199392B (zh) 2023-05-12
EP3576151A1 (en) 2019-12-04
US20210125978A1 (en) 2021-04-29
US20200126969A1 (en) 2020-04-23
JP7123813B2 (ja) 2022-08-23
US10916538B2 (en) 2021-02-09
CN110199392A (zh) 2019-09-03
WO2018139188A1 (ja) 2018-08-02
US11605625B2 (en) 2023-03-14
JPWO2018139188A1 (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
JP6855287B2 (ja) 固体撮像装置、および電子機器
US11798968B2 (en) Image pickup device and electronic apparatus
US11240452B2 (en) Solid-state imaging device and electronic device including light-shielding film for suppression of light leakage to memory
US11742366B2 (en) Solid-state imaging element and electronic equipment
CN110785849B (zh) 摄像装置和电子设备
KR102515681B1 (ko) 고체 촬상 장치 및 전자 기기
US10880506B2 (en) Solid-state imaging device, electronic apparatus, and driving method
US11605625B2 (en) Semiconductor device and manufacturing method therefor, solid-state imaging element, and electronic equipment
US20210375976A1 (en) Imaging device and electronic apparatus
US20210399032A1 (en) Light reception element and electronic apparatus

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant