JP7123813B2 - 半導体装置、固体撮像素子、並びに電子機器 - Google Patents

半導体装置、固体撮像素子、並びに電子機器 Download PDF

Info

Publication number
JP7123813B2
JP7123813B2 JP2018564457A JP2018564457A JP7123813B2 JP 7123813 B2 JP7123813 B2 JP 7123813B2 JP 2018564457 A JP2018564457 A JP 2018564457A JP 2018564457 A JP2018564457 A JP 2018564457A JP 7123813 B2 JP7123813 B2 JP 7123813B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
insulating film
electrode
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018564457A
Other languages
English (en)
Other versions
JPWO2018139188A1 (ja
Inventor
洋 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2018139188A1 publication Critical patent/JPWO2018139188A1/ja
Application granted granted Critical
Publication of JP7123813B2 publication Critical patent/JP7123813B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本技術は、半導体装置、固体撮像素子、並びに電子機器に関し、特に、積層した半導体基板間を貫通電極によって電気的に接続する場合に用いて好適な半導体装置、固体撮像素子、並びに電子機器に関する。
従来、複数の半導体基板を積層して構成する電子機器として、CMOS（Complementary Metal Oxide Semiconductor）等のMOS型イメージセンサに代表される増幅型固体撮像素子や、多層積層型メモリ等が知られている（例えば、特許文献１参照）。
図１は、複数の半導体基板を積層して構成する電子機器の従来構成の一例を示す断面図である。
該電子機器は、第１半導体基板１１と第２半導体基板１２を積層し、２枚の半導体基板を貫くスルーホール（貫通孔）に電極材（例えば、Ｃｕ等の金属材料）を充填した貫通電極１３を形成することにより、上層の第１半導体基板１１の配線と下層の第２半導体基板１２の配線を電気的に接続することによって形成されている。
図２は、貫通電極１３が形成された第１半導体基板１１の断面を示す拡大図である。Ｓｉ基板に代表される第１半導体基板１１（以下、Ｓｉ基板１１とも称する）に貫通電極１３を形成する場合には、導電性があるＳｉ基板１１の内部と貫通電極１３とを電気的に分離する必要があり、一般的には、スルーホールを形成したＳｉ基板１１の側壁にＳｉＯ２膜やＳｉＮ膜に代表される絶縁膜（以下、側壁絶縁膜と称する）２３を堆積した後、電極材２４を充填して貫通電極１３を形成する。
側壁絶縁膜２３は、厚いほど絶縁耐性が向上するが、スループットや微細加工の観点で限界があり、適切な厚さに制御されることが望ましい。
ところで、Ｓｉ基板１１に対してドライエッチングによりスルーホールを開口すると、ドライエッチングに起因して生じるプラズマダメージによりＳｉ基板１１のPwell領域２２に電荷が蓄積されることが一般的に知られている。そして、これらのチャージダメージがMOSトランジスタのゲート電極に直接接続されるとゲート絶縁膜が破壊されてしまうことが知られている。
さらに、本発明者により、チャージダメージに起因してMOSのゲート絶縁膜以外にも破壊を生じさせる現象が確認された。
すなわち、Ｓｉ基板１１のPwell領域２２にスルーホールを開口し、側壁絶縁膜２３を堆積した後、電極材２４を充填することにより貫通電極１３を形成すると、図２に×印で示されるように、Pwell領域２２と絶縁膜層（以下、STI(Shallow Trench Isolation)と称する）２１の境界に蓄積された電荷が側壁絶縁膜２３を破壊してリーク電流不良の原因となってしまうことが確認された。
特開２０１１－２０４９１５号公報
側壁絶縁膜２３の破壊現象の原因について、図３および図４を参照して詳述する。
側壁絶縁膜２３の破壊現象は、スルーホール３１がPwell領域２２を貫通した後にSTI２１に到達すると、ドライエッチングによる開口時のプラズマダメージに起因する電荷が、図３に×印で示されるように、Pwell領域２２を介してSTI２１内に注入され、固定電荷として蓄積されることに起因する。
スルーホール内に蓄積される電荷は単独では絶縁破壊を起こすほど強力なものではない。しかしながら、ドライエッチングによってPwell領域２２に複数のスルーホール３１が開口される場合において生じるプラズマダメージによる電荷は、スルーホール３１がSTI２１に到達するまではPwell領域２２内を自由に動き回ることができ、スルーホール３１がSTI２１に到達すると、Pwell領域２２内を動き回っていた大量の電荷がSTI２１にトラップされるため、チャージダメージが蓄積されるようになる。
Ｓｉ基板１１に複数のスルーホール３１を開口する場合、加工速度やＳｉ基板１１の厚さが一様ではないので、最初にSTI２１に到達するスルーホール３１と、最後に絶縁膜層に到達するスルーホール３１ではエッチングにさらされている時間が異なる。このため、最初にSTI２１に達したスルーホール３１に多くの電荷が集中して蓄積されることになり、蓄積された電荷はスルーホール形成プロセス完了後まで残留する。
さらに、図４に示されるように、Pwell領域２２に形成したスルーホール３１に側壁絶縁膜２３が堆積されて電極材２４が充填されると貫通電極１３の電位が固定されるため、Pwell領域２２とSTI２１の境界付近に蓄積した電荷が固定電荷となり、充填された電極材２４に向かって局所的な強力な電界が加わるようになる。このため、同図に破線丸印で示す位置等の側壁絶縁膜２３が破壊されて電極材２４の一部がPwell領域２２に向かって側壁絶縁膜２３の内部に侵入するような破壊現象が見られるようになる。これによりPwell領域２２と電極材料２４の間で短絡が生じ、リーク電流となってしまうことがある。
本技術はこのような状況に鑑みてなされたものであり、チャージダメージによる側壁絶縁膜の破壊を抑えて半導体基板と貫通電極間に生じ得ていた短絡を抑止できるようにするものである。
本技術の第１の側面である半導体装置は、所定の回路が形成されている第１半導体基板と、前記第１半導体基板と貼り合わされた第２半導体基板と、前記第１半導体基板と前記第２半導体基板とを電気的に接続し、前記第１半導体基板内に設けられている配線と接続されている貫通電極とを備え、前記第１半導体基板は、前記配線と、前記配線を含む絶縁膜層と、前記絶縁膜層に積層されている第１不純物の第１の層と、前記第１の層と前記絶縁膜層との間に位置し、かつ前記絶縁膜層と前記貫通電極との間に位置し、前記第１不純物と導電性が逆タイプの第２不純物の第２の層とを備え、前記貫通電極は、前記第１の層と前記第２の層を貫通し、前記絶縁膜層の前記配線まで設けられ、前記第２の層は、電位が固定されないフローティング状態である。
本技術の第２の側面である固体撮像素子は、光電変換素子および画素トランジスタが少なくとも形成されている第１半導体基板と、前記第１半導体基板と貼り合わされた第２半導体基板と、前記第１半導体基板と前記第２半導体基板とを電気的に接続し、前記第１半導体基板内に設けられている配線と接続されている貫通電極とを備え、前記第１半導体基板は、前記配線と、前記配線を含む絶縁膜層と、前記絶縁膜層に積層されている第１不純物の第１の層と、前記第１の層と前記絶縁膜層との間に位置し、かつ前記絶縁膜層と前記貫通電極との間に位置し、前記第１不純物と導電性が逆タイプの第２不純物の第２の層とを備え、前記貫通電極は、前記第１の層と前記第２の層を貫通し、前記絶縁膜層の前記配線まで設けられ、前記第２の層は、電位が固定されないフローティング状態である。
本技術の第３の側面である電子機器は、半導体装置が搭載されている電子機器において、前記半導体装置は、所定の回路が形成されている第１半導体基板と、前記第１半導体基板と貼り合わされた第２半導体基板と、前記第１半導体基板と前記第２半導体基板とを電気的に接続し、前記第１半導体基板内に設けられている配線と接続されている貫通電極とを備え、前記第１半導体基板は、前記配線と、前記配線を含む絶縁膜層と、前記絶縁膜層に積層されている第１不純物の第１の層と、前記第１の層と前記絶縁膜層との間に位置し、かつ前記絶縁膜層と前記貫通電極との間に位置し、前記第１不純物と導電性が逆タイプの第２不純物の第２の層とを備え、前記貫通電極は、前記第１の層と前記第２の層を貫通し、前記絶縁膜層の前記配線まで設けられ、前記第２の層は、電位が固定されないフローティング状態である。
本技術の第１乃至第３の側面によれば、第１半導体基板と貫通電極間に生じ得ていた短絡を抑止することができる。
複数の半導体基板を積層して構成する電子機器の従来構成の一例を示す断面図である。 貫通電極が形成された第１半導体基板の断面を示す拡大図である。 Ｓｉ基板の側壁絶縁膜の破壊現象の原因を説明するための図である。 Ｓｉ基板の側壁絶縁膜の破壊現象の原因を説明するための図である。 複数の半導体基板を積層して構成する電子機器の本技術を適用した構成例を示す断面図である。 図５に示された電子機器の製造工程を説明するための図である。 図５に示された電子機器の製造工程を説明するための図である。 図５に示された電子機器の製造工程を説明するための図である。 図５に示された電子機器の製造工程を説明するための図である。 図５に示された電子機器の製造工程を説明するための図である。 本技術を適用した固体撮像素子の第１の構成例を示す図である。 本技術を適用した半導体装置の構成例を示す図である。 本技術を適用した固体撮像素子の第２の構成例を示す図である。 本技術を適用した固体撮像素子の第３の構成例を示す図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
＜本技術の実施の形態である電子機器の構成例＞
図５は、本技術の実施の形態である電子機器の構成例を示している。なお、図１に示された従来構成と共通する構成要素については同一の符号を付しているので、その説明は適宜省略する。
該電子機器は、第１半導体基板（以下、Ｓｉ基板とも称する）５１と第２半導体基板（不図示）を積層し、２枚の半導体基板を貫通する貫通電極５２により、上層の第１半導体基板５１の配線と下層の第２半導体基板の配線を電気的に接続することによって形成されている。
図２に示された従来構成と図５に示される本実施の形態を比較して明らかなように、本実施の形態では、貫通電極が形成されるSTI２１の上層に、Pwell領域２２とは導電性が逆タイプであって電位が固定されないフローティング状態のＮ＋拡散層４１を設けることによってPwell領域２２とＮ＋拡散層４１から成る保護ダイオード構造が形成されている。
該保護ダイオード構造を有することにより、従来構成においてPwell領域２２とSTI２１の境界付近に固定された電荷はＮ＋拡散層４１内に溜まることとなる。したがって、Pwell領域２２とSTI２１の境界付近から電極材２４に向かう電界集中も生じないので、側壁絶縁膜２３が破壊されることが抑止できる。なお、該保護ダイオード構造は、第１半導体基板５１にNwell領域とＰ＋拡散層から構成するようにしてもよい。
＜本技術の実施の形態である電子機器の製造方法＞
次に、図５に示された本技術の実施の形態である電子機器の製造方法について、図６乃至図１０を参照して説明する。
図６は、貫通電極５２を形成するためのスルーホール６１を開口する前の第１半導体基板５１の断面図を示している。
始めに、同図に示されるように、スルーホール６１を開口する前に、第１半導体基板５１に対してMOSトランジスタ形成プロセス中で形成可能な保護ダイオード構造を形成する。
すなわち、第１半導体基板５１の各貫通電極５２が形成される位置が個別に凹状に加工されたSTI２１を形成し、STI２１の各凹状部分にＮ＋拡散層４１を形成する。
なお、STI２１の各凹状部分は、各貫通電極５３の周囲に配置されることになるＮ＋拡散層４１どうしを分離するために十分な深さで加工されるため、各貫通電極５３の周囲に形成されることになる保護ダイオード構造は互いに分離した状態で維持される。
また、STI２１の凹状部分の断面形状は、そこに形成される貫通電極５２の断面形状に合わせて形成される。例えば、貫通電極５２の断面形状が円形である場合、図７に示されるように、STI２１の凹状部分とＮ＋拡散層４１も円形に形成される。
この後、STI２１およびＮ＋拡散層４１の上層にPwell領域２２を形成する。これにより、各貫通電極５２が形成される位置には、STI２１の凹状部分により貫通電極５２毎に分離、独立された保護ダイオード構造が形成される。
次に、保護ダイオード構造が形成された第１半導体基板５１とそれに積層される第２半導体基板（不図示）が回路面どうしを向かい合わせて貼り合せる。
この後、図８に示されるように、第１半導体基板５１のPwell領域２２を所望の厚さまで薄肉化してから、各貫通電極５２の位置にドライエッチングによって、第１半導体基板５１のPwell領域２２およびＮ＋拡散層４１から第２半導体基板まで貫かれたスルーホール６１を開口する。
次に、図９に示されるように、開口されたスルーホール６１の側壁にＳｉＯ２膜やＳｉＮ膜等の側壁絶縁膜２３を堆積させてから電極材２４を充填して貫通電極５２を形成する。
図１０は、第１半導体基板５１に形成された貫通電極５２のSTI２１の凹状部分における断面図である。同図に示されるように、貫通電極５２を形成する電極材２４の周囲には順に側壁絶縁膜２３、Ｎ＋拡散層４１、およびSTI２１が形成されている。すなわち、側壁絶縁膜２３とSTI２１の間にＮ＋拡散層４１による接合電位障壁が存在することになり、従来構成においてスルーホール開口時に生じていたPwell領域２２からSTI２１への電荷の移動が抑止される。
また、各貫通電極５２の周囲のＮ＋拡散層４１は、STI２１の凹状部分によって互いに電気的に分離されているので、複数形成されるスルーホールがSTI２１に到達するタイミングにばらつきがあったとしても、Pwell領域２２内に分散していた電荷が最初にSTI２２に到達したスルーホールに集中することなく、分散した状態が維持される。
このため、側壁絶縁膜２３に過剰なチャージダメージによる電界が加わることがないので、側壁絶縁膜２３の破壊を抑えることができ、第１半導体基板と貫通電極間に生じ得ていた短絡を抑止することができる。
＜本技術の実施の形態である固体撮像素子の具体例＞
次に、図１１は、本技術の実施の形態である固体撮像素子の第１の構成例の断面図を示している。
該固体撮像素子は、ＰＤ（フォトダイオード）、および画素トランジスタ等から成るCMOSイメージセンサが形成され、保護ダイオード構造を有する第１半導体基板５１と、各種の信号処理回路等から成る第２半導体基板１２とが貼り合わされて積層され、第１半導体基板５１の裏面側（図中上側）からスルーホールが開口されて貫通電極５２が形成される。
この後、第１半導体基板５１の裏面側にカラーフィルタ、オンチップレンズ、パッド電極等を形成してチップとして個片化すれば、本技術の実施の形態である固体撮像素子の第１の構成例が完成する。
図１２は、本技術の実施の形態である半導体装置の構成例の断面図を示している。
該半導体装置は、DRAMに体表される半導体メモリが形成され、保護ダイオード構造を有する第１半導体基板５１と、各種の信号処理回路等から成る第２半導体基板１２とが積層され、第１半導体基板５１の裏面側（図中上側）からスルーホールが開口されて貫通電極５２が形成される。
この後、第１半導体基板５１の裏面側にパッド電極等を形成してチップとして個片化すれば、本技術の実施の形態である積層型の半導体装置が完成する。
図１３は、本技術の実施の形態である固体撮像素子の第２の構成例の断面図を示している。
該固体撮像素子は、ＰＤ、および画素トランジスタ等から成るCMOSイメージセンサ基板７１と、保護ダイオード構造を有する回路基板７２（第１の半導体基板１１に相当）が貼り合わされて積層され、回路基板７２のCMOSイメージセンサ基板７１が積層されていない側からスルーホールが開口されて貫通電極５２が形成される。
この後、回路基板７２のCMOSイメージセンサ基板７１が積層されていない側に、貫通電極５２との接続パッドが露出されている回路基板７３が貼り合わされる。
この後、CMOSイメージセンサ基板７１の裏面側（図中上側）にカラーフィルタ、オンチップレンズ、パッド電極等を形成してチップとして個片化すれば、本技術の実施の形態である固体撮像素子の第２の構成例が完成する。
図１４は、本技術の実施の形態である固体撮像素子の第３の構成例の断面図を示している。
該固体撮像素子は、ＰＤ、および画素トランジスタ等から成るCMOSイメージセンサ基板８１と、保護ダイオード構造を有する回路基板８２（第１の半導体基板１１に相当）が貼り合わされて積層され、回路基板８２のCMOSイメージセンサ基板８１が積層されていない側からスルーホールが開口されて貫通電極５２が形成される。
この後、回路基板８２のCMOSイメージセンサ基板８１が積層されていない側に、貫通電極５２との接続パッドが露出されている回路基板チップ８３が貼り合わされる。
この後、CMOSイメージセンサ基板８１の裏面側（図中上側）にカラーフィルタ、オンチップレンズ、パッド電極等を形成してチップとして個片化すれば、本技術の実施の形態である固体撮像素子の第３の構成例が完成する。
＜体内情報取得システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図１５は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
カプセル型内視鏡１０１００と外部制御装置１０２００の構成及び機能についてより詳細に説明する。
カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、及び制御部１０１１７が収納されている。
光源部１０１１１は、例えばＬＥＤ（light emitting diode）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
撮像部１０１１２は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
画像処理部１０１１３は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナアンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図１５では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び制御部１０１１７に供給され、これらの駆動に用いられ得る。
制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
外部制御装置１０２００は、ＣＰＵ、ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ(Noise reduction)処理及び／又は手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１０１１２に適用され得る。
＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１７は、撮像部１２０３１の設置位置の例を示す図である。
図１７では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
本技術は以下のような構成も取ることができる。
（１）
所定の回路が形成されている第１半導体基板と、
前記第１半導体基板と貼り合わされた第２半導体基板と、
前記第１半導体基板と前記第２半導体基板とを電気的に接続する貫通電極と
を備え、
前記貫通電極は、前記第１半導体基板内に形成されている保護ダイオード構造を貫いてスルーホールが開口され、前記スルーホールの側壁に絶縁膜が堆積され、前記絶縁膜が堆積されている前記スルーホール内側に電極材が充填されて形成されている
半導体装置。
（２）
前記貫通電極は、前記第１半導体基板に形成されているＰ型またはＮ型の一方のウェル領域と、前記ウェル領域に積層して形成されている前記Ｐ型またはＮ型の他方の拡散層とから成る前記保護ダイオード構造を貫いてスルーホールが開口され、前記スルーホールの側壁に絶縁膜が堆積され、前記絶縁膜が堆積されている前記スルーホール内に電極材が充填されて形成されている
前記（１）に記載の半導体装置。
（３）
前記保護ダイオード構造は、前記貫通電極毎に形成されている
前記（１）または（２）に記載の半導体装置。
（４）
前記ウェル領域に積層して形成されている前記Ｐ型またはＮ型の他方の拡散層は、前記貫通電極毎に個別に設けられたSTIの凹状部分に形成されている
前記（２）または（３）に記載の半導体装置。
（５）
所定の回路が形成されている第１半導体基板と、
前記第１半導体基板と貼り合わされた第２半導体基板と、
前記第１半導体基板と前記第２半導体基板とを電気的に接続する貫通電極と
を備える半導体装置の製造方法において、
前記第１半導体基板にＰ型またはＮ型の一方の拡散層を形成し、前記拡散層の上層に前記Ｐ型またはＮ型の他方のウェル領域を積層することによって保護ダイオード構造を形成し、
前記保護ダイオード構造が形成された前記第１半導体基板と前記第２半導体基板とを貼り合わせ、
前記第１半導体基板側から前記保護ダイオード構造を貫いてスルーホールを開口し、
開口された前記スルーホールの側壁に絶縁膜を堆積し、
前記絶縁膜が堆積された前記スルーホール内側に電極材を充填することにより前記貫通電極を形成する
製造方法。
（６）
光電変換素子および画素トランジスタが少なくとも形成されている第１半導体基板と、
前記第１半導体基板と貼り合わされた第２半導体基板と、
前記第１半導体基板と前記第２半導体基板とを電気的に接続する貫通電極と
を備え、
前記貫通電極は、前記第１半導体基板内に形成されている保護ダイオード構造を貫いてスルーホールが開口され、前記スルーホールの側壁に絶縁膜が堆積され、前記絶縁膜が堆積されている前記スルーホール内側に電極材が充填されて形成されている
固体撮像素子。
（７）
半導体装置が搭載されている電子機器において、
前記半導体装置は、
所定の回路が形成されている第１半導体基板と、
前記第１半導体基板と貼り合わされた第２半導体基板と、
前記第１半導体基板と前記第２半導体基板とを電気的に接続する貫通電極と
を備え、
前記貫通電極は、前記第１半導体基板内に形成されている保護ダイオード構造を貫いてスルーホールが開口され、前記スルーホールの側壁に絶縁膜が堆積され、前記絶縁膜が堆積されている前記スルーホール内側に電極材が充填されて形成されている
電子機器。
１１ 第１半導体基板， １２ 第２半導体基板， １３ 貫通電極， ２１ STI， ２２ Pwell領域， ２３ 側壁絶縁膜， ２４ 電極材， ３１ スルーホール，４１ Ｎ＋拡散層， ５１ 第１半導体基板， ５２ 貫通電極，６１ スルーホール

Claims (5)

  1. 所定の回路が形成されている第１半導体基板と、
    前記第１半導体基板と貼り合わされた第２半導体基板と、
    前記第１半導体基板と前記第２半導体基板とを電気的に接続し、前記第１半導体基板内に設けられている配線と接続されている貫通電極と
    を備え、
    前記第１半導体基板は、
    前記配線と、
    前記配線を含む絶縁膜層と、
    前記絶縁膜層に積層されている第１不純物の第１の層と、
    前記第１の層と前記絶縁膜層との間に位置し、かつ前記絶縁膜層と前記貫通電極との間に位置し、前記第１不純物と導電性が逆タイプの第２不純物の第２の層と
    を備え、
    前記貫通電極は、前記第１の層と前記第２の層を貫通し、前記絶縁膜層の前記配線まで設けられ、
    前記第２の層は、電位が固定されないフローティング状態である
    半導体装置。
  2. 前記第１半導体基板に対して、前記第１不純物は、Ｎ型の不純物であり、前記第２不純物は、Ｐ型の不純物であるか、または前記第１不純物は、Ｐ型の不純物であり、前記第２不純物は、Ｎ型の不純物である
    請求項１に記載の半導体装置。
  3. 前記貫通電極は、側壁に絶縁膜が堆積され、前記絶縁膜内に電極材が充填されている
    請求項１に記載の半導体装置。
  4. 光電変換素子および画素トランジスタが少なくとも形成されている第１半導体基板と、
    前記第１半導体基板と貼り合わされた第２半導体基板と、
    前記第１半導体基板と前記第２半導体基板とを電気的に接続し、前記第１半導体基板内に設けられている配線と接続されている貫通電極と
    を備え、
    前記第１半導体基板は、
    前記配線と、
    前記配線を含む絶縁膜層と、
    前記絶縁膜層に積層されている第１不純物の第１の層と、
    前記第１の層と前記絶縁膜層との間に位置し、かつ前記絶縁膜層と前記貫通電極との間に位置し、前記第１不純物と導電性が逆タイプの第２不純物の第２の層と
    を備え、
    前記貫通電極は、前記第１の層と前記第２の層を貫通し、前記絶縁膜層の前記配線まで設けられ、
    前記第２の層は、電位が固定されないフローティング状態である
    固体撮像素子。
  5. 半導体装置が搭載されている電子機器において、
    前記半導体装置は、
    所定の回路が形成されている第１半導体基板と、
    前記第１半導体基板と貼り合わされた第２半導体基板と、
    前記第１半導体基板と前記第２半導体基板とを電気的に接続し、前記第１半導体基板内に設けられている配線と接続されている貫通電極と
    を備え、
    前記第１半導体基板は、
    前記配線と、
    前記配線を含む絶縁膜層と、
    前記絶縁膜層に積層されている第１不純物の第１の層と、
    前記第１の層と前記絶縁膜層との間に位置し、かつ前記絶縁膜層と前記貫通電極との間に位置し、前記第１不純物と導電性が逆タイプの第２不純物の第２の層と
    を備え、
    前記貫通電極は、前記第１の層と前記第２の層を貫通し、前記絶縁膜層の前記配線まで設けられ、
    前記第２の層は、電位が固定されないフローティング状態である
    電子機器。
JP2018564457A 2017-01-24 2018-01-10 半導体装置、固体撮像素子、並びに電子機器 Active JP7123813B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017010053 2017-01-24
JP2017010053 2017-01-24
PCT/JP2018/000232 WO2018139188A1 (ja) 2017-01-24 2018-01-10 半導体装置および製造方法、固体撮像素子、並びに電子機器

Publications (2)

Publication Number Publication Date
JPWO2018139188A1 JPWO2018139188A1 (ja) 2019-11-14
JP7123813B2 true JP7123813B2 (ja) 2022-08-23

Family

ID=62979346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018564457A Active JP7123813B2 (ja) 2017-01-24 2018-01-10 半導体装置、固体撮像素子、並びに電子機器

Country Status (6)

Country Link
US (2) US10916538B2 (ja)
EP (1) EP3576151B1 (ja)
JP (1) JP7123813B2 (ja)
KR (1) KR102498387B1 (ja)
CN (1) CN110199392B (ja)
WO (1) WO2018139188A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3576151B1 (en) * 2017-01-24 2024-11-06 Sony Semiconductor Solutions Corporation Semiconductor device, method for manufacturing same, solid-state image pickup element, and electronic apparatus
JP2021068737A (ja) * 2019-10-17 2021-04-30 本田技研工業株式会社 半導体装置
JP7510820B2 (ja) * 2020-08-31 2024-07-04 シャープ福山レーザー株式会社 画像表示素子
JP7434118B2 (ja) 2020-09-11 2024-02-20 ルネサスエレクトロニクス株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101475A1 (ja) 2004-04-12 2005-10-27 Japan Science And Technology Agency 半導体素子及び半導体システム
US20100079638A1 (en) 2008-09-30 2010-04-01 Joon Hwang Image Sensor and Method For Manufacturing the Same
JP2011204915A (ja) 2010-03-25 2011-10-13 Sony Corp 半導体装置、半導体装置の製造方法、半導体装置の設計方法、及び電子機器
US20130119502A1 (en) 2011-11-16 2013-05-16 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (tsv)
JP2013251391A (ja) 2012-05-31 2013-12-12 Canon Inc 半導体装置の製造方法
US20140061874A1 (en) 2012-08-30 2014-03-06 SK Hynix Inc. Semiconductor device and method for fabricating the same
WO2015068588A1 (ja) 2013-11-06 2015-05-14 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
WO2016009943A1 (ja) 2014-07-15 2016-01-21 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
KR101046798B1 (ko) * 2008-09-30 2011-07-05 주식회사 동부하이텍 이미지센서 및 그 제조방법
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
TWI372457B (en) * 2009-03-20 2012-09-11 Ind Tech Res Inst Esd structure for 3d ic tsv device
TWI420662B (zh) * 2009-12-25 2013-12-21 Sony Corp 半導體元件及其製造方法，及電子裝置
JP2013157422A (ja) * 2012-01-30 2013-08-15 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
US20150257023A1 (en) 2013-11-01 2015-09-10 Sony Corporation Distribution of network status and information in wlan networks for self-optimization/organization
US10658296B2 (en) * 2016-09-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric film for semiconductor fabrication
EP3576151B1 (en) * 2017-01-24 2024-11-06 Sony Semiconductor Solutions Corporation Semiconductor device, method for manufacturing same, solid-state image pickup element, and electronic apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101475A1 (ja) 2004-04-12 2005-10-27 Japan Science And Technology Agency 半導体素子及び半導体システム
US20100079638A1 (en) 2008-09-30 2010-04-01 Joon Hwang Image Sensor and Method For Manufacturing the Same
JP2011204915A (ja) 2010-03-25 2011-10-13 Sony Corp 半導体装置、半導体装置の製造方法、半導体装置の設計方法、及び電子機器
US20130119502A1 (en) 2011-11-16 2013-05-16 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (tsv)
JP2013251391A (ja) 2012-05-31 2013-12-12 Canon Inc 半導体装置の製造方法
US20140061874A1 (en) 2012-08-30 2014-03-06 SK Hynix Inc. Semiconductor device and method for fabricating the same
WO2015068588A1 (ja) 2013-11-06 2015-05-14 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
WO2016009943A1 (ja) 2014-07-15 2016-01-21 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器

Also Published As

Publication number Publication date
EP3576151B1 (en) 2024-11-06
US11605625B2 (en) 2023-03-14
EP3576151A1 (en) 2019-12-04
WO2018139188A1 (ja) 2018-08-02
CN110199392B (zh) 2023-05-12
EP3576151A4 (en) 2020-06-03
JPWO2018139188A1 (ja) 2019-11-14
CN110199392A (zh) 2019-09-03
US20200126969A1 (en) 2020-04-23
US10916538B2 (en) 2021-02-09
US20210125978A1 (en) 2021-04-29
KR102498387B1 (ko) 2023-02-13
KR20190107667A (ko) 2019-09-20

Similar Documents

Publication Publication Date Title
JP6855287B2 (ja) 固体撮像装置、および電子機器
US20240405034A1 (en) Solid-state imaging element and electronic equipment
US11798968B2 (en) Image pickup device and electronic apparatus
US11605625B2 (en) Semiconductor device and manufacturing method therefor, solid-state imaging element, and electronic equipment
WO2018180574A1 (ja) 固体撮像装置、および電子機器
US10880506B2 (en) Solid-state imaging device, electronic apparatus, and driving method
JP2019004090A (ja) 固体撮像装置および電子機器
US20220392936A1 (en) Solid-state imaging device and method of producing the same
WO2020045142A1 (ja) 撮像装置および電子機器
US10991723B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
WO2020100520A1 (ja) 撮像装置および電子機器
WO2023007797A1 (ja) 固体撮像素子、撮像装置、および電子機器
TWI810326B (zh) 光電轉換元件
US11769784B2 (en) Imaging device, electronic apparatus, and method of manufacturing imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220810

R150 Certificate of patent or registration of utility model

Ref document number: 7123813

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150