JP2009105309A - 受光素子アレイおよび撮像装置 - Google Patents

Abstract

【課題】蓄積されたキャリアのスィープアウトを短時間で可能にし、滑らかな動画像を得ることができる受光素子アレイおよび撮像装置を提供する。
【解決手段】複数のフォトダイオードＰＤが、受光層３を含む１つの半導体積層体に配列された受光素子アレイであって、フォトダイオードの所定数に１つの割合で受光素子アレイ１０に位置する電荷スイープ部Ｓ_Ｑを備え、フォトダイオードおよび電荷スイープ部は、それぞれ、半導体積層体の一方の面である表面から受光層に届くように位置するｐ型領域１６と、当該ｐ型領域にオーミック接触する電極１１と、を持つことを特徴とする。
【選択図】図２

Description

本発明は、受光素子アレイおよび撮像装置に関し、より具体的には、長波長側が近赤外域にまで受光感度を有する受光素子アレイおよび撮像装置に関するものである。

近赤外域の波長域またはそれより長波長に対応するバンドギャップエネルギを持つ化合物半導体として、ＩＩＩ−Ｖ族化合物半導体が注目され、研究開発が進行している。たとえばＩｎＰに格子整合するＩｎＧａＡｓを受光層に持つ受光素子を、上記ＩｎＰ基板上に配列した受光素子アレイを用いて、宇宙からの自然光を受光する暗視カメラが開示されている（非特許文献１）。これにより、夜間、雨天にかかわらず人工照明を用いることなく、自然光により撮像することが可能となる。
Marshall J.Cohen and Gregory H.Olsen "Near-IR imaging cameras operate at room temperature", LASERFOCUS WORLD, June 1993, pp.109-113

上記のカメラを用いた場合、しかしながら、滑らかな動画像を得ることが難しい。なぜなら上記のカメラの駆動回路が製作されるシリコンＩＣ（Integrated Circuit）では、設けることができる容量は限られており、蓄積されたキャリアのスィープアウトに時間がかかるためである。すなわち単位時間当たりの画像形成信号の出力回数が限定されるため滑らかな動画像を得ることができない。

本発明は、蓄積されたキャリアのスィープアウトを短時間で可能にし、滑らかな動画像を得ることができる受光素子アレイおよび撮像装置を提供することを目的とする。

本発明の受光素子アレイは、第１導電型半導体層および該第１導電型半導体層上に位置する受光層を含む１つの半導体積層体に、複数の受光素子が配列された受光素子アレイである。この受光素子アレイは、受光素子の所定数に１つの割合で受光素子アレイに位置する電荷スイープ部を備え、受光素子および電荷スイープ部は、それぞれ、半導体積層体の一方の面である表面から受光層に届くように位置する第２導電型領域と、当該第２導電型領域にオーミック接触する電極と、を持つことを特徴とする。ここで、「第１導電型半導体層上に位置する受光層」とは、第１導電型半導体層から見て表面側に受光層が位置することをいい、該受光層が第１導電型半導体層に接していてもよいし、接していなくてもよい。半導体積層体に半導体基板を含んでもよく、上記第１導電型半導体層が半導体基板であってもよい。また受光層の導電型は問わず、第１導電型でもイントリンシックでもよい。

上記の構成によって、電荷スイープ部に、画像形成タイミングに一定の関係で同期させて逆バイアスを印加し、空乏層を拡げて、各受光素子のｐｎ接合部に蓄積されたキャリアを除去することができる。このため、キャリア除去に要する時間を短縮化することができる。この結果、画像更新を短時間で行うことが可能になり、単位時間当りの画像形成回数を高めて、滑らかな動画像を得ることが可能になる。

上記の受光素子４つに１つの割合で電荷スイープ部を備え、平面的に見て該４つの受光素子の中央部に該電荷スイープ部が位置する構造をとることができる。これによって、電荷スイープ部から等距離に４つの受光素子を配置して、空乏層をこれら受光素子に接して電荷を除去するという簡単な機構により、４つの受光素子から電荷を迅速に除去することができる。このため、直ぐに、次の画像形成に移行することができるので、単位時間当りの画像形成回数を高めることができる。

上記の受光素子をｐｉｎ型フォトダイオードとすることができる。これによって、低い逆バイアス電圧により、広い空乏層を受光素子および電荷スィープ部に形成することができ、受光感度および電荷除去動作速度を高めることができる。

上記の半導体積層体をＩＩＩ−Ｖ族化合物半導体で形成し、第２導電型不純物をＺｎとすることができる。これによって、これまで実績のあるＺｎを半導体積層体内に選択拡散して、受光層にｐｎ接合を形成することを容易化する。

本発明の撮像装置は、上記のいずれかの受光素子アレイと、該受光素子アレイを駆動する駆動回路とを備え、該駆動回路において、受光素子の駆動タイミングに一定の関係で同期させて、電荷スイープ部に逆バイアス電圧をパルス状に印加して電荷スイープ部の第２導電型領域から受光層に広がる空乏層により受光素子に蓄積された電荷をスィープすることを特徴とする。

上記の構成により、駆動回路内の制御部では、受光素子アレイの電荷スイープ部に画像形成タイミングに同期させて逆バイアスを印加し、電荷スイープから空乏層を拡げて、各受光素子のｐｎ接合部に蓄積されたキャリアを除去することができる。この結果、撮像装置では、駆動回路を用いて、キャリア除去に要する時間を短縮化することができ、動画像の画像更新を短時間で行うことが可能になり、滑らかな動画像を得ることが可能になる。なお、撮像装置は、複数の受光素子からの受光信号に基づき、各位置の受光信号の解析を行う装置であれば何でもよく、カメラの他、各種センサまたは光検出装置であってもよい。

本発明の受光素子アレイおよび撮像装置によれば、受光素子に蓄積されたキャリアのスイープアウトを短時間で可能にし、滑らかな動画像を得ることができる。

図１は、本発明の実施の形態における受光素子アレイ１０の上面図である。受光素子アレイ１０は、平面的には、周期的に配置される受光素子であるフォトダイードＰＤと、４つのフォトダイオードＰＤ当り１つの割合で位置する電荷スイープ部Ｓ_Ｑとで構成される。電荷スイープ部Ｓ_Ｑは、平面的に見て、４つのフォトダイードＰＤに囲まれ、その中心に位置する。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。図２において、受光素子アレイ１０は、１つの半導体積層体（ＩｎＰ基板１／ｎ型（第１導電型）ＩｎＰバッファ層２／ＧａＩｎＮＡｓ受光層３／ＩｎＰ窓層４）を備える。ＧａＩｎＮＡｓ受光層３は、近赤外域の長波長側に受光感度を有するものであるが、Ｓｂおよび／またはＰを含有してもよい。Ｓｂは結晶性の向上のために添加する。また、近赤外域の長波長側の受光感度がそれほど必要ない場合には、Ｎを含まずＧａＩｎＡｓ受光層としてもよい。窓層４についてもＩｎＰ以外に、受光層３と格子整合し、受光層３よりもバンドギャップが大きいものであれば何でもよい。

図２において、不純物拡散用マスクパターン５はＳｉＮで形成され、フォトダイオードＰＤおよび電荷スイープ部Ｓ_Ｑに開口部を持つように、ＩｎＰ窓層４上にわたって位置している。フォトダイオードＰＤおよび電荷スイープ部Ｓ_Ｑともに、マスクパターン５の開口部から拡散導入されたＺｎが分布するｐ型（第２導電型）領域１６が形成されている。図１および図２に示すように、電荷スイープ部Ｓ_Ｑの面積はフォトダイオードＰＤの面積より小さく形成されているが、空乏層の広がりは逆バイアス電圧で調節できるので、同じ面積であってもよいし、大きい面積であってもよい。電荷スイープ部Ｓ_Ｑの面積をフォトダイオードＰＤのそれより小さくすることにより、周期配列のフォトダイオードＰＤの間に、フォトダイオードＰＤより大きな周期で、電荷スイープ部Ｓ_Ｑを周期的に配置するのが容易になるという利点を生じる。

図３は、受光素子アレイとマルチプレクサとを組み合わせた撮像装置５０を示す平面図であり、フォトダイオードＰＤおよび電荷スイープ部Ｓ_Ｑを実線で示している。図３に示すように、電荷スイープ部Ｓ_Ｑは、４つのフォトダイオードＰＤに１つの割合で、４つのフォトダイオードの中心に位置している。これは、図１に示すように、１つの電荷スイープ部Ｓ_Ｑから拡がる空乏層Ｄeが、周囲の４つのｐｎ接合またはｐｎ接合の生じる空乏層から等距離にあって、４つに同じように接するようにするためである。図３には、１つのフォトダイードＰＤが位置する領域を示す単位受光素子領域、および１つの電荷スイープ部Ｓ_Ｑが分担する領域を表示してある。

図４は、図３中のＩＶ−ＩＶ線に沿う断面図である。各フォトダイオードＰＤのｐ部電極１１はそれぞれマルチプレクサ５１の入力端子５６に、図示しないはんだバンプ等を用いて電気的に接続され、また共通の接地電位が印加されるｎ部電極（図示せず）は、マルチプレクサ５１の接地電位用端子（図示せず）に、同様に、電気的に接続される。マルチプレクサ５１にはＣＭＯＳマルチプレクサを用いるのがよい。

電荷スイープ部Ｓ_Ｑのｐ部電極１１は、マルチプレクサ５１の電荷スイープ駆動端子５９に、図示しないはんだバンプ等を用いて電気的に接続される。マルチプレクサ５１には、駆動回路が設けられ、フォトダイオードＰＤによる画像形成のための駆動を行っているが、この画像形成の駆動タイミングから少し遅れるタイミングで電荷スイープ部Ｓ_Ｑに逆バイアス電圧を印加して、空乏層Ｄeを拡げてフォトダイオードＰＤのｐｎ接合の空乏層Ｄeに接触させる。この接触によりフォトダイードＰＤに蓄積された電荷は電荷スイープ部Ｓ_Ｑから、そのｐ部電極１１を経て除去される。電荷が除去されたフォトダイオードＰＤでは、直ちに新たな受光を行うことができる。

上記の駆動は、つぎのような動作の繰り返しである。本実施の形態における駆動パターン：（受光）→（電荷蓄積）→（電荷スイープ部Ｓ_Ｑによる電荷スイープ）→（受光）→・・・
従来は、上記の（電荷蓄積）された電荷の除去の時間短縮に効果的な方策がなく、（電荷蓄積）から次の（受光）動作までの時間が長くかかっていた。本発明の実施の形態では、電荷スイープ部Ｓ_Ｑに逆バイアス電圧を印加して空乏層を拡げることにより、周囲のフォトダイオードＰＤから電荷を、迅速に除去することができる。この結果、（受光）から次の（受光）までの時間間隔を短縮して、単位時間当りの画像形成回数を向上することができ、滑らかな動画像を得ることができる。

図４において、フォトダイオードＰＤの空乏層は表示していないが、当然、フォトダイオードＰＤにも空乏層は生じており、その空乏層に電荷が蓄積されている。空乏層の厚みは薄いほうが容量は大きく、より多くの電荷を蓄積することになる。フォトダイオードＰＤには逆バイアス電圧を印加しなくてもよいし、印加してもよい。ｐｎ接合には自然に空乏層が生じ、フォトダイオードＰＤでは、ＧａＩｎＮＡｓ受光層３はノンドープか、または不純物濃度を低くするので、ｐ部領域１６側よりはＧａＩｎＮＡｓ受光層３側に大きな空乏層の広がりを持つ。電荷スイープ部Ｓ_Ｑから広がる空乏層Ｄeは、上記フォトダイオードＰＤの空乏層に接し、電荷を除去することになる。

次に、上記の受光素子アレイ１０および撮像装置５０の製造方法について説明する。まず、ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層２を形成する。ｎ型ＩｎＰ基板１およびｎ型ＩｎＰバッファ層２は、ｎ型不純物Ｓｉをドープして、キャリア濃度３×１０^１８ｃｍ^−３の高濃度となるようにするのがよい。ｎ型ＩｎＰ基板１は、Ｆｅをドープしたものであってもよい。ｎ型ＩｎＰバッファ層２の成膜法は、ＭＢＥ（Molecular Beam Epitaxy）法、ＯＭＶＰＥ(Organo Metallic Vapor Phase Epitaxy)法など周知の方法を用いることができる。ただし、ＯＭＶＰＥ法など水素濃度が高くなる成膜法を用いた場合には、脱水素のための熱処理を行なうのがよい。

次いで、ｎ型ＩｎＰバッファ層２上に、ＧａＩｎＮＡｓ受光層３を成長する。不純物はとくに添加しなくてもよいが、ｎ型不純物のＳｉを、キャリア濃度３×１０^１５ｃｍ^−３程度となるように添加してもよい。水素濃度を低くする点からはＭＢＥ法で成長するのがよいが、ＯＭＶＰＥ法等で成長して、水素濃度が高い場合には熱処理で脱水素処理をしてもよい。ＧａＩｎＮＡｓ受光層３は、結晶性を向上するためにＳｂを含んだものでもよい。ＧａＩｎＮＡｓ受光層３に接してＩｎＰ窓層４を成長させる。ＧａＩｎＮＡｓ受光層３は、近赤外域の長波長側に受光感度を有するものであるが、Ｓｂおよび／またはＰを含有してもよい。Ｓｂは結晶性の向上のために添加する。また、近赤外域の長波長側の受光感度がそれほど必要ない場合には、Ｎを含まずＧａＩｎＡｓ受光層としてもよい。窓層４についてもＩｎＰ以外に、受光層３と格子整合し、受光層３よりもバンドギャップが大きいものであれば何でもよい。上記の半導体積層体は、つぎのような化合物半導体層で形成されている。
半導体積層体：（ＩｎＰ基板１／ｎ^＋ＩｎＧａＡｓバッファ層２／ＧａＩｎＮＡｓ受光層３／ＩｎＰ窓層４）
各層の厚みは、大雑把に、ＩｎＧａＡｓバッファ層２は１μｍ〜２μｍ程度、ＧａＩｎＮＡｓ受光層３は２μｍ〜３μｍ、ＩｎＰ窓層４は０．５μｍ〜１．５μｍである。ＩｎＰ窓層４上に、センシング部Ｓおよびモニタ受光部Ｍに開口部を有するマスクパターン５をＳｉＮで形成し、ｐ型不純物のＺｎを各開口部からＩｎＰ窓層４を通して導入してｐ型領域１６を形成する。ｐ型領域１６は、ＧａＩｎＮＡｓ受光層３に届いており、先端部にｐｎ接合またはｐｉｎ接合を形成する。その後、ＩｎＰ窓層４のｐ型領域１６上にオーミック接触のｐ部電極１１をＰｔＴｉ等により、またＩｎＰ基板１またはＩｎＧａＡｓバッファ層２の周縁部にオーミック接続するｎ部電極（図示せず）をＡｕＧｅＮｉ等により、それぞれ形成する。

また、マルチプレクサ５１は、圧倒的な実績のシリコンＩＣに形成されたものを用いることができ、容量の限定があっても上記の電荷スイープ機構によって対処できるので、問題ない。フォトダイオードＰＤの各々を駆動しながら、電荷スイープ部Ｓ_Ｑに逆バイアス電圧を印加する駆動回路等については、常用されている駆動方式および制御方式を用いることができる。

上記の受光素子アレイおよびこれを用いた撮像装置によれば、受光によってフォトダイオードＰＤに蓄積された電荷を速やかに除去できるので、直ぐに次の受光を行うことができる。この結果、単位時間当りの画像形成回数を高め、滑らかな動画像を得ることができる。

上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。

本発明の受光素子アレイおよび撮像装置によって、簡単な構成によって、容量が限定されるシリコンＩＣ上に駆動回路を構成した場合でも、フォトダイオードに蓄積された電荷を短時間で除去できる。このため、単位時間当りの画像形成回数を高め、滑らかな動画像を得ることができる。

本発明の実施の形態における受光素子アレイの部分断面図である。 本発明の実施の形態における受光素子アレイの上面図である。 本発明の実施の形態における撮像装置の上面図である。 図３のＩＶ−ＩＶ線に沿う断面図である。

符号の説明

１ ＩｎＰ基板、２ ｎ型ＩｎＰバッファ層、３ ＧａＩｎＮＡｓ受光層、４ ＩｎＰ窓層、５ マスクパターン、１０ 受光素子アレイ、１１ ｐ部電極、１６ ｐ型領域、５０ 撮像装置、５１ マルチプレクサ、５６ マルチプレクサ入力端子、５９ 電荷スイープ用端子、Ｄe 空乏層、ＰＤ フォトダイオード（受光素子）、Ｓ_Ｑ 電荷スイープ部。

Claims (5)

1. 第１導電型半導体層および該第１導電型半導体層上に位置する受光層を含む１つの半導体積層体に、複数の受光素子が配列された受光素子アレイであって、
   前記受光素子の所定数に１つの割合で前記受光素子アレイに位置する電荷スイープ部を備え、
   前記受光素子および前記電荷スイープ部は、それぞれ、前記半導体積層体の一方の面である表面から前記受光層に届くように位置する第２導電型領域と、当該第２導電型領域にオーミック接触する電極と、を持つことを特徴とする、受光素子アレイ。
2. 前記受光素子４つに１つの割合で前記電荷スイープ部を備え、平面的に見て該４つの受光素子の中央部に該電荷スイープ部が位置することを特徴とする、請求項１に記載の受光素子アレイ。
3. 前記受光素子がｐｉｎ型フォトダイオードであることを特徴とする、請求項１または２に記載の受光素子アレイ。
4. 前記半導体積層体がＩＩＩ−Ｖ族化合物半導体から形成され、前記第２導電型不純物がＺｎであることを特徴とする、請求項１〜３のいずれかに記載の受光素子アレイ。
5. 請求項１〜４のいずれかに記載の受光素子アレイと、該受光素子アレイを駆動する駆動回路とを備え、該駆動回路において、前記受光素子の駆動タイミングに一定の関係で同期させて、前記電荷スイープ部に逆バイアス電圧をパルス状に印加して前記電荷スイープ部の第２導電型領域から受光層に広がる空乏層により前記受光素子に蓄積された電荷をスィープすることを特徴とする、撮像装置。
   
   

Images