JP2013234106A - ｐ型半導体材料および半導体装置 - Google Patents

ｐ型半導体材料および半導体装置 Download PDF

Info

Publication number
JP2013234106A
JP2013234106A JP2013025334A JP2013025334A JP2013234106A JP 2013234106 A JP2013234106 A JP 2013234106A JP 2013025334 A JP2013025334 A JP 2013025334A JP 2013025334 A JP2013025334 A JP 2013025334A JP 2013234106 A JP2013234106 A JP 2013234106A
Authority
JP
Japan
Prior art keywords
semiconductor layer
silicon
silicon substrate
oxide
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013025334A
Other languages
English (en)
Other versions
JP6108858B2 (ja
JP2013234106A5 (ja
Inventor
Yoshinobu Asami
良信 浅見
Riho Kataishi
李甫 堅石
Erumu Kikuchi
彫 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013025334A priority Critical patent/JP6108858B2/ja
Publication of JP2013234106A publication Critical patent/JP2013234106A/ja
Publication of JP2013234106A5 publication Critical patent/JP2013234106A5/ja
Application granted granted Critical
Publication of JP6108858B2 publication Critical patent/JP6108858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0328—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/074—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a heterojunction with an element of Group IV of the Periodic Table, e.g. ITO/Si, GaAs/Si or CdTe/Si solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

【課題】ｐ型の導電型を有する酸化物半導体材料、および該酸化物半導体材料を用いた半導体装置を提供する。
【解決手段】二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））が含有されている酸化モリブデン材料を用いて、ｐ型の導電型を有する酸化物半導体材料を形成することができる。例えば、三酸化モリブデン（ＭｏＯ３）を主成分とし、４％以上のＭｏＯｙ（２＜ｙ＜３）を含んだ酸化モリブデン材料を用い、半導体装置を形成する。
【選択図】図１

Description

本発明は、物、方法、製造方法、プロセス、マシーン、マニュファクチャー、または、組成物（コンポジション オブ マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、例えば、半導体材料および該半導体材料を用いた半導体装置に関する。
なお、本明細書において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、トランジスタ、ダイオード、光電変換装置、電気光学装置、発光表示装置、記憶装置、撮像装置、半導体回路および電子機器は全て半導体装置である。
半導体薄膜を用いて光電変換装置やトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような半導体電子デバイスに広く応用されている。光電変換装置やトランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、Ｚｎ−Ｏ系酸化物、またはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製する技術が開示されている（特許文献１および特許文献２参照）。
多くの酸化物半導体は、ｎ型の導電型を有することが知られている。例えば、ＺｎＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＧａＯ、ＴｅＯ、ＧｅＯ２、ＷＯ３、ＭｏＯ３などの材料がある。
一方、ｐ型の導電型を有する酸化物半導体としては、ＺｎＯ、ＣｕＡｌＯ２、ＮｉＯ、ＩｒＯなどの材料が知られている。
また、地球温暖化対策として発電時に二酸化炭素の排出の無く、有害な排出物を伴わないクリーンな光電変換装置が注目されている。その代表例としては、単結晶シリコンや多結晶シリコンなどを用いたシリコン（Ｓｉ）太陽電池をはじめとする光電変換装置が知られ、盛んに研究開発が行われている。
シリコン基板を用いた太陽電池としては、ｐ−ｎホモ接合を有する構成が一般に広く用いられている。ｐ−ｎホモ接合の構成は、シリコン基板の導電型とは逆の導電型を付与する不純物を一方の面側に拡散させて形成される。
一方で、発電時の出力電圧を向上するため、窓層として設けたワイドギャップ半導体材料と光電変換層のシリコン基板を組み合わせたｐ−ｎヘテロ接合を有する太陽電池の構成も知られている（非特許文献１参照）。ｐ−ｎヘテロ接合は、シリコン基板の一方の面に、該シリコン基板とはバンドギャップおよび導電型の異なるワイドギャップ半導体を成膜して形成される。
また、薄膜の絶縁膜を介してｐ−ｎヘテロ接合が形成されるＳＩＳ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有するシリコン太陽電池の構成も知られている（非特許文献２参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
Ｃ．Ｏｓｔｅｒｗａｌｄ，Ｇ．Ｃｈｅｅｋ，ａｎｄ Ｊ．Ｂ．ＤｕＢｏｗ，Ｖ．Ｒ．Ｐａｉ Ｖｅｒｎｅｒｋｅｒ，"Ｍｏｌｙｂｄｅｎｕｍ Ｔｒｉｏｘｉｄｅ（ＭｏＯ３）／Ｓｉｌｉｃｏｎ Ｐｈｏｔｏｄｉｏｄｅｓ"，Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．，Ｖｏｌ．３５，Ｎｏ．１０，１５ Ｎｏｖｅｍｂｅｒ １９７９ Ｊ．Ｓｈｅｗｃｈｕｎ，Ｊ．Ｄｕｂｏｗ，Ｃ．Ｗ．Ｗｉｌｍｓｅｎ，Ｒ．Ｓｉｎｇｈ，Ｄ．Ｂｕｒｋ，Ｊ．Ｆ．Ｗａｇｅｒ，"Ｔｈｅ Ｏｐｅｒａｔｉｏｎ ｏｆ Ｔｈｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｏｌａｒ Ｃｅｌｌ：Ｅｘｐｅｒｉｍｅｎｔ"，Ｊ．Ａｐｐｌ． Ｐｈｙｓ．，Ｖｏｌ．５０，Ｎｏ．４，Ａｐｒｉｌ １９７９
上述のように、酸化物半導体材料はｎ型の導電型のみを有する材料が多く、ｐ型の導電型を有する材料、またはｎ型およびｐ型の両方の導電型を有する材料として知られているものは非常に少ない。酸化物半導体材料は一般的にワイドギャップであり、シリコン系半導体材料とは異なる光学特性や電気特性を有するため、その特性を活かした半導体装置を形成するには、新たなｐ型の酸化物半導体材料が望まれている。
また、上述したｐ−ｎヘテロ接合を有する光電変換装置の構成では、窓層のワイドギャップ半導体と光電変換層のシリコン基板を組み合わせることで、理論上では発電時の出力電圧を向上させることができる。また、窓層に用いるワイドギャップ半導体の光学バンドギャップが大きいほど該窓層での光吸収損失が低減するため、発電時の出力電流も高くすることができる。
しかし、実際には、ヘテロ接合の場合、バンドギャップの異なる材料を接合させるために、伝導帯側、価電子帯側ともにワイドギャップ半導体により電位障壁ができることがあり、光キャリアの伝導において、電位障壁無しにｐ−ｎ接合が形成されないことがある。その場合には、その障壁により光キャリアの伝導が阻害されるため、当該光キャリアの取り出しが困難となり、逆に出力電流が減少してしまうことがある。そのため、発電時の出力電流が光吸収損失を低減しても理論値ほどには得られない問題がある。また、作製工程上、ｐ−ｎヘテロ接合界面を良好に形成することは難しく、接合界面にてキャリアが再結合しやすくなるため、発電時の出力電圧も理論どおりに高い値を得ることは困難であった。
また、ワイドギャップ半導体材料とシリコン半導体材料を組み合わせたｐ−ｎヘテロ接合を有する光電変換装置の構成において、一般的にｐ型の導電型を有するワイドギャップ半導体材料はｎ型の導電型を有するシリコン半導体材料に比べてバンドギャップあるいは仕事関数が高いため、伝導帯側に高い電位障壁を得ることができる。この電位障壁により、高い内蔵電位が得られるとともに、電子の拡散電流あるいは熱放出電流を抑制することができる。一方、ホールの電位障壁はｐ−ｎホモ接合と変わらないため、ホールの拡散電流もｐ−ｎホモ接合とおおむね変わらない。
上記、電子の拡散電流あるいは熱放出電流、およびホールの拡散電流からなるダイオード電流を抑制することで、光電流が一定ならば、一般的に高い開放電圧を得ることができ、変換効率向上も可能となる。
したがって、本発明の一態様では、ｐ型の導電型を有する酸化物半導体材料を提供することを目的の一つとする。または、該酸化物半導体材料を用いた半導体装置を提供することを目的の一つとする。または、窓層の光吸収損失が少なく、光電流のキャリア取り出しが良好な半導体装置を提供することを目的の一つとする。または、ｐ−ｎヘテロ接合界面が良好で、接合界面のキャリア再結合が抑制された半導体装置を提供することを目的の一つとする。または、電子の拡散電流あるいは熱放出電流とホールの拡散電流からなるダイオード電流を抑制し、開放電圧および変換効率を向上させた半導体装置を提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本明細書に開示する本発明の一態様は、ｐ型半導体材料、および、当該ｐ型半導体材料を含む半導体装置に関する。
本明細書に開示する本発明の一態様は、三酸化モリブデンと、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））とが混合されていることを特徴とするｐ型半導体材料である。
上記ｐ型半導体材料において、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））を含有する割合は、４％以上であることが好ましい。
また、本明細書に開示する本発明の一態様は、一対の電極間に、ｎ型の導電型を有するシリコン基板と、シリコン基板の一方の面に形成されたｐ型の導電型を有する酸化物半導体層と、酸化物半導体層上に形成された透光性導電膜と、シリコン基板の他方の面に形成されたｎ型の導電型を有し、シリコン基板よりもキャリア濃度の高い不純物領域と、を有し、酸化物半導体層は、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））が含有された酸化モリブデン膜であることを特徴とする半導体装置である。
上記不純物領域と上記電極の一方との間に、開口部を有する絶縁層が形成され、該開口部において不純物領域と電極の一方が接していてもよい。
また、上記シリコン基板と上記酸化物半導体層との間に、シリコン酸化物層が形成されていてもよい。
また、本明細書に開示する本発明の他の一態様は、一対の電極間に、ｎ型の導電型を有するシリコン基板と、シリコン基板の一方の面に形成された、ｉ型またはｐ型の導電型を有する第１のシリコン半導体層と、第１のシリコン半導体層上に形成された、ｐ型の導電型を有する酸化物半導体層と、酸化物半導体層上に形成された透光性導電膜と、シリコン基板の他方の面に形成された、ｉ型またはｎ型の導電型を有する第２のシリコン半導体層と、第２のシリコン半導体層上に形成された、ｎ型の導電型を有する第３のシリコン半導体層と、を有し、酸化物半導体層は、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））が含有された酸化モリブデン膜であることを特徴とする半導体装置である。
なお、本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、順序や数を限定するものではないことを付記する。
第２のシリコン半導体層は、シリコン基板よりもキャリア濃度が低く、第３のシリコン半導体層は、シリコン基板よりもキャリア濃度が高いことが好ましい。
また、酸化物半導体層のキャリア濃度は、第１のシリコン半導体層よりもキャリア濃度が高いことが好ましい。
上記構成の半導体装置においては、第１のシリコン半導体層と酸化物半導体層との間に、シリコン酸化物層が形成されていてもよい。
また、上記半導体装置の構成において、第１のシリコン半導体層が省かれた構造であってもよい。また、該構造の半導体装置では、シリコン基板と酸化物半導体層との間に、シリコン酸化物層が形成されていてもよい。
また、上記酸化物半導体層は、三酸化モリブデンを含む酸化モリブデン膜であることが好ましい。
また、上記酸化物半導体層は、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））を含有する割合が４％以上の酸化モリブデン膜であることが好ましい。
また、本明細書に開示する本発明の他の一態様は、ｎ型の導電型を有するシリコン基板と、シリコン基板の一方の面に形成された、仕事関数が前記シリコン基板よりも大きく、ｐ型の伝導性を有する酸化物半導体層と、酸化物半導体層上に形成された透光性導電膜と、透光性導電膜上に形成された第１の電極と、シリコン基板の他方の面に形成された第２の電極と、を有し、第２の電極は、仕事関数がシリコン基板よりも小さい材料で形成されていることを特徴とする半導体装置である。
また、本明細書に開示する本発明の他の一態様は、ｎ型の導電型を有するシリコン基板と、シリコン基板の一方の面に形成された、仕事関数が前記シリコン基板よりも大きく、ｐ型の伝導性を有する酸化物半導体層と、酸化物半導体層上に形成された透光性導電膜と、透光性導電膜上に形成された第１の電極と、シリコン基板の他方の面に形成された、ｉ型またはｎ型の導電型を有する第２のシリコン半導体層と、第２のシリコン半導体層上に形成された第２の電極と、を有し、第２の電極は、仕事関数がシリコン基板よりも小さい材料で形成されていることを特徴とする半導体装置である。
上記第２の電極の仕事関数がシリコン基板よりも小さい材料で形成されていることを特徴とする半導体装置においては、シリコン基板と酸化物半導体層との間にシリコン酸化物層が形成されていてもよい。
また、上記第２の電極の仕事関数がシリコン基板よりも小さい材料で形成されていることを特徴とする半導体装置においては、シリコン基板と第２の電極との間に、開口部を有する絶縁層が形成され、該開口部においてシリコン基板と第２の電極が接している構造であってもよい。
また、本明細書に開示する本発明の他の一態様は、ｎ型の導電型を有するシリコン基板と、シリコン基板の一方の面に形成された、ｉ型またはｐ型の導電型を有する第１のシリコン半導体層と、第１のシリコン半導体層上に形成された、仕事関数が前記シリコン基板よりも大きく、ｐ型の伝導性を有する酸化物半導体層と、酸化物半導体層上に形成された透光性導電膜と、透光性導電膜上に形成された第１の電極と、シリコン基板の他方の面に形成された、ｉ型またはｎ型の導電型を有する第２のシリコン半導体層と、第２のシリコン半導体層上に形成された第２の電極と、を有し、第２の電極は、仕事関数がシリコン基板よりも小さい材料で形成されていることを特徴とする半導体装置である。
上記第１のシリコン半導体層と酸化物半導体層との間には、シリコン酸化物層が形成されていてもよい。
また、上記第１のシリコン半導体層および上記第２のシリコン半導体層は、シリコン基板よりもキャリア濃度が低いことが好ましい。
また、上記第２の電極の仕事関数がシリコン基板よりも小さい材料で形成されていることを特徴とする半導体装置においては、酸化物半導体層は、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））が含有された酸化モリブデン膜であることが好ましい。
また、上記第２の電極の仕事関数がシリコン基板よりも小さい材料で形成されていることを特徴とする半導体装置においては、第２の電極は、仕事関数が４．２ｅＶ以下の材料で形成されていることが好ましい。
また、上記第２の電極の仕事関数がシリコン基板よりも小さい材料で形成されていることを特徴とする半導体装置においては、第２の電極は、Ｍｇ、ＭｇＯ、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＢａＯ、ＳｒＯ、ＣａＯ、ＧｄＢ、ＹＢ６、ＬａＢ６、Ｙ、Ｈｆ、Ｎｄ、Ｌａ、Ｃｅ、Ｓｍ、Ｃａ、Ｇｄから選ばれた１つ以上の材料を含むことが好ましい。
また、上記酸化物半導体層を用いることによって、シリコン系半導体材料を用いた場合とは異なる光学特性および／または電気特性を有する半導体装置を形成することができる。
本発明の一態様を用いることにより、ｐ型の導電型を有する酸化物半導体材料を提供することができる。または、該酸化物半導体材料を用いた半導体装置を提供することができる。例えば、該半導体装置としては、トランジスタ、ダイオード、光電変換装置、電気光学装置、発光表示装置、記憶装置、撮像装置、半導体回路および電子機器などが挙げられる。または、窓層の光吸収損失が少なく、光電流のキャリア取り出しが良好な半導体装置を提供することができる。または、ｐ−ｎヘテロ接合界面が良好で、接合界面のキャリア再結合が抑制された半導体装置を提供することができる。または、電子の拡散電流あるいは熱放出電流とホールの拡散電流からなるダイオード電流を抑制し、開放電圧および変換効率を向上させた半導体装置を提供することができる。
酸化モリブデンの内殻準位Ｍｏ３ｄ付近のＸＰＳスペクトル。 酸化モリブデンの価電子帯付近のＸＰＳスペクトル。 酸化モリブデンの組成とギャップ準位の相関図。 酸化モリブデンとシリコン基板を接合したダイオード特性。 酸化モリブデン膜と非晶質シリコン膜との光吸収係数の比較。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置の作製方法を説明する工程断面図。 本発明の一態様である光電変換装置の作製方法を説明する工程断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置の作製方法を説明する工程断面図。 本発明の一態様である光電変換装置の作製方法を説明する工程断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置のバンド構造図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置を説明する断面図。 光電変換装置のバンド構造図。 光電変換装置のバンド構造図。 光電変換装置を説明する断面図。 光電変換装置のバンド構造図。 光電変換装置のバンド構造図。 光電変換装置を説明する断面図。 光電変換装置を説明する断面図。 光電変換装置を説明する断面図。 電子機器を説明する図。 セルＡ、セルＢおよびセルＣのＩ−Ｖ特性の比較。 光電変換装置を説明する断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある。
（実施の形態１）
本実施の形態は、開示する発明の一態様である酸化物半導体材料について、図１乃至図３および図５を参照して説明する。
本発明の一態様における酸化物半導体材料としては、酸化モリブデンを用いることができる。酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。また、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化タングステン、酸化マンガン、酸化レニウムなど元素周期表における第４族乃至第８族に属する金属の酸化物を用いることもできる。
上記酸化物半導体材料の酸化モリブデンとしては、三酸化モリブデン（以下、ＭｏＯ３）と、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（以下、ＭｏＯｙ（２＜ｙ＜３））とが混合された材料（以下、ＭｏＯ３＋ＭｏＯｙ（２＜ｙ＜３））を用いることが好ましい。
ＭｏＯ３＋ＭｏＯｙ（２＜ｙ＜３）は、導電型をｐ型にすることができる。高濃度のキャリアを有するｐ型の半導体材料とするには、ＭｏＯ３＋ＭｏＯｙ（２＜ｙ＜３）の組成におけるＭｏＯｙ（２＜ｙ＜３）の混合比率を４％以上とすることが好ましい。
なお、本明細書におけるｐ型の導電型を有する材料とは、フェルミ準位が伝導帯より価電子帯に近い材料、あるいはｐ型の導電型のキャリアであるホールを移動することができることを指す材料以外に、ｎ型の導電型を有する材料と接続した際に生じる仕事関数の差によるバンドベンディングによって、電流−電圧（Ｉ−Ｖ）特性が整流性を示す材料を含むこととする。
上記のＭｏＯｙ（２＜ｙ＜３）には、例えば、Ｍｏ２Ｏ５，Ｍｏ３Ｏ８、Ｍｏ８Ｏ２３、Ｍｏ９Ｏ２６、Ｍｏ４Ｏ１１、Ｍｏ１７Ｏ４７、Ｍｏ５Ｏ１４などや、ＭｏＯ３中の一部の酸素原子が欠損してＭｏＯ２とＭｏＯ３の中間的な組成となったものを用いることができる。
ＭｏＯ３＋ＭｏＯｙ（２＜ｙ＜３）膜は、蒸着法、スパッタ法、またはイオンプレーティング法などの気相法により成膜することができる。蒸着法では、酸化モリブデン材料単体の蒸着、または酸化モリブデン材料と導電型を付与する不純物を共蒸着する方法を用いればよい。共蒸着とは、一つの処理室内で複数の蒸発源から同時に蒸着を行う蒸着法である。また、スパッタ法では、酸化モリブデン、モリブデン、またはそれらに導電型を付与する不純物を含む材料をターゲットとし、酸素、または酸素とアルゴンなどの希ガスとの混合ガスをスパッタガスとする方法を用いればよい。また、イオンプレーティング法では、上記スパッタ法と同様の材料を用いて、酸素を含むプラズマ中で膜を形成すればよい。
本実施の形態では、ｐ型の導電型を有するＭｏＯ３＋ＭｏＯｙ（２＜ｙ＜３）膜を形成するために、酸化モリブデン材料単体を蒸着する方法を用いる。蒸着源としては、酸化モリブデン粉末を用いることができる。該酸化モリブデン粉末の純度は、９９．９９％（４Ｎ）〜９９．９９９９％（６Ｎ）であることが好ましい。成膜は高真空下で行うことが好ましく、真空度が５×１０−３Ｐａ以下、より好ましくは１×１０−４Ｐａ以下で行う。
例えば、高純度化学研究所社製三酸化モリブデン粉末（４Ｎ ＭＯＯ０３ＰＢ）をフルウチ化学社製タングステンボート（ＢＢ−３）に入れ、１×１０−４Ｐａ以下の真空下で、０．２ｎｍ／秒の成膜速度でシリコン基板上に抵抗加熱蒸着を行うと、ＭｏＯ３が約９０％、ＭｏＯｙ（２＜ｙ＜３）が約１０％含まれる混合組成のｐ型の導電型を有するＭｏＯ３＋ＭｏＯｙ（２＜ｙ＜３）膜を得ることができる。該膜は、電気伝導度１×１０−６〜３．８×１０−３Ｓ／ｃｍ（暗伝導度）、屈折率１．６〜２．２（波長５５０ｎｍ）、消衰係数６×１０−４〜３×１０−３（波長５５０ｎｍ）、Ｔａｕｃプロットから求めた光学バンドギャップが２．８〜３ｅＶであり、イオン化ポテンシャルは、約６．４ｅＶである。
また、ＭｏＯ３＋ＭｏＯｙ（２＜ｙ＜３）膜はパッシベーション効果が高く、シリコン表面の欠陥を低減させることができ、キャリアのライフタイムを向上させることができる。
例えば、ＭｏＯ３＋ＭｏＯｙ（２＜ｙ＜３）膜を抵抗率約９Ω・ｃｍのｎ型の単結晶シリコン基板の両面に成膜し、パッシベーション膜としたときのμＰＣＤ（ｍｉｃｒｏｗａｖｅ ｄｅｔｅｃｔｅｄ ｐｈｏｔｏｃｏｎｄｕｃｔｉｖｉｔｙ ｄｅｃａｙ）法測定による実効ライフタイムは、約４００μｓｅｃであることが確かめられている。また、単結晶シリコン基板のバルクライフタイムを指すヨウ素アルコール溶液によるケミカルパッシベーションを行った際のｎ型の単結晶シリコン基板のライフタイムも約４００μｓｅｃである。なお、パッシベーション膜を形成しない場合のｎ型単結晶シリコン基板の実効ライフタイムは、約４０μｓｅｃである。
また、図５は、上記蒸着法でガラス基板上に形成したＭｏＯ３＋ＭｏＯｙ（２＜ｙ＜３）膜および比較例であるプラズマＣＶＤ法で形成した非晶質シリコン膜の光吸収係数の比較である。ＭｏＯ３＋ＭｏＯｙ（２＜ｙ＜３）膜は、広い波長範囲で光吸収係数が小さくなるため、透光性が高いことがわかる。
ＭｏＯ３＋ＭｏＯｙ（２＜ｙ＜３）に含まれるＭｏＯ３と、ＭｏＯｙ（２＜ｙ＜３）との割合は、例えば、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて、内殻準位Ｍｏ３ｄを調べることで判明する。ここで割合とは、ＭｏＯ３の結合を有するＭｏ元素と、ＭｏＯｙ（２＜ｙ＜３）の結合を有するＭｏ元素との比率を意味する。
図１は、成膜条件が異なる酸化モリブデン膜を個々にシリコン基板上に成膜したサンプルＡ乃至サンプルＤについて、入射エネルギー１４８６．６ｅＶ（Ｘ線源 単色化Ａｌ）、取出角４５°で測定した内殻準位Ｍｏ３ｄ付近のＸＰＳスペクトルである。
モリブデンの内殻準位Ｍｏ３ｄ５／２の束縛エネルギーのピーク位置が約２２７．９ｅＶ、二酸化モリブデン（ＭｏＯ２）のＭｏ３ｄ５／２が約２２９．６ｅＶ、三酸化モリブデン（ＭｏＯ３）のＭｏ３ｄ５／２が約２３２．８ｅＶであることが知られている。したがって、ＸＰＳのＭｏ３ｄ５／２のピーク位置（ケミカルシフト）により酸化モリブデン膜の組成を特定することができる。
図１に示した全てのサンプルのＸＰＳスペクトルにおいて、Ｍｏ３ｄ５／２のピーク位置は２３２．８ｅＶほどのところにあり、該サンプル全ての主成分は三酸化モリブデン（ＭｏＯ３）であることがわかる。
また、各サンプルの酸化モリブデン膜には、ＸＰＳピーク形状から三酸化モリブデン（ＭｏＯ３）以外の成分が含まれていることがわかる。各サンプルのスペクトルのピーク分離により、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））の成分が含まれていることが判明している。なお、二酸化モリブデン（ＭｏＯ２）の成分はほとんど含まれず、約１％以下である。
ＸＰＳのピーク強度は、組成、元素密度に比例する。したがって、酸化モリブデン膜に含まれるＭｏＯ３と、ＭｏＯｙ（２＜ｙ＜３）との割合は、ＭｏＯ３成分を示すピークの積分値とＭｏＯｙ（２＜ｙ＜３）成分を示すピークの積分値の割合を調べることによって特定することができる。サンプルＡのＸＰＳスペクトルから読み取れるＭｏＯｙ（２＜ｙ＜３）の割合は約２６％、サンプルＢでは約１０％、サンプルＣでは約４％、サンプルＤでは約３％以下である。
酸化モリブデン膜のｐ型化には、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））が含まれることが寄与する。図２にＸＰＳにて測定した、サンプルＡ乃至サンプルＤの価電子帯の状態を表すスペクトルを示す。図２のＸＰＳスペクトルは、入射エネルギー１４８６．６ｅＶ（Ｘ線源 単色化Ａｌ）、取出角４５°で測定した価電子帯付近のスペクトルであり、束縛エネルギーはフェルミ準位（ＥＦ）を基準としたエネルギーである。なお、エネルギー軸はＣ１ｓのピークを２８４．６ｅＶに合わせる一般的な補正方法を用いた。
価電子帯のＸＰＳスペクトルは、価電子帯の状態密度に比例したピーク強度を有する。図２に示した束縛エネルギー１．７ｅＶ付近のピーク１１２は、ギャップ準位のピークである。また、束縛エネルギー３．５ｅＶ以上にみられるピーク１１３は、ＭｏＯ３を主とするバルクからのピークである。
図２に示したように、酸化モリブデン膜中に含まれるＭｏＯｙ（２＜ｙ＜３）の割合が増加するほど、ギャップ準位のピーク強度が高くなることがわかる。また、ＭｏＯｙ（２＜ｙ＜３）の割合が高いほど、ギャップ準位で構成されるエネルギーバンドとフェルミ準位（ＥＦ）間のエネルギーが近づき、よりｐ型の導電型を有しやすくなることがわかる。
ギャップ準位は、ＸＰＳで観測されることから電子で満たされているといえる。図２中に示されていない伝導帯は、電子が詰まっていないためＸＰＳでは観測されない。しかし、フェルミ準位（ＥＦ）は、伝導帯と電子の詰まったギャップ準位間に存在している。伝導帯とギャップ準位間で、熱的に、または光照射下の平衡状態において同数のキャリアが励起されていれば、ギャップ準位よりバルクの準位である伝導帯の状態密度が高いことから、フェルミ準位（ＥＦ）は、ギャップ準位側に近づいていることになるといえる。また、ギャップ準位は、ＸＰＳで観測されるほど状態密度が高く、これがホールを移動する価電子帯のエネルギーバンドの一つとして振る舞うことで、ｐ型の導電型を有することができる。したがって、ギャップ準位の状態密度を増やすことに寄与するＭｏＯｙ（２＜ｙ＜３）を含有する酸化モリブデン膜はｐ型の導電型を示すことができる。
また、酸化モリブデンがｐ型である他の理由として次が挙げられる。例えば、ＭｏＯｙ（２＜ｙ＜３）を含有する割合が約１０％のものに関して、価電子帯ＸＰＳスペクトルを示した図２中のピーク１１２の価電子帯トップにあたるエネルギー（Ｅｖ）とフェルミ準位（ＥＦ）間のエネルギー差は、約０．３〜０．７ｅＶとなっていることがわかる。それに加えて、温度変化に対する電気伝導度より求めた価電子帯トップのエネルギー（Ｅｖ）とフェルミ準位（ＥＦ）間のエネルギー差に該当する活性化エネルギーは、ＸＰＳスペクトルからもとめた値と対応する約０．４１ｅＶとなっている。酸化モリブデン膜の光学バンドギャップが約３．２ｅＶであることから、その半分のミッドギャップ（Ｅｉ）とフェルミ準位（ＥＦ）間のエネルギー差は約１．６ｅＶである。また、価電子帯トップ（Ｅｖ）とフェルミ準位（ＥＦ）間のエネルギー差では約０．３〜０．７ｅＶであり、価電子帯トップ（Ｅｖ）とフェルミ準位（ＥＦ）間のエネルギー差の方が小さいことから、ｐ型の酸化モリブデンとなっていることがいえる。なお、酸化モリブデン膜では、パーセントレベルの検出感度であるＸＰＳによってもピーク１１２が観測されるほどの状態密度を持つため、光学バンドギャップはピーク１１２の価電子帯トップにあたるエネルギー近傍からの光学遷移によって測定できる。
図１に示した酸化モリブデン膜中に含まれるＭｏＯｙ（２＜ｙ＜３）の成分割合と、図２に示した価電子帯中の束縛エネルギー１．７ｅＶ付近のギャップ準位のＸＰＳピーク強度の積分値は、図３のような相関関係を有している。また、ＭｏＯ３およびＭｏＯｙ（２＜ｙ＜３）を含む酸化モリブデン膜がｐ型の導電型を有するには、素子の整流性確認実験よりＭｏＯｙ（２＜ｙ＜３）を含有する割合を４％以上とすることが好ましいことがわかっている。
なお、三酸化モリブデン（ＭｏＯ３）はｎ型の導電型を有することが知られている。したがって、ｐ型の導電型を有する酸化モリブデンを用いた半導体装置だけでなく、ｎ型の導電型を有する酸化モリブデンを用いた半導体装置を複合化した半導体装置を形成することも可能となる。
本実施の形態は、他の実施の形態、および実施例と自由に組み合わすことができる。
（実施の形態２）
本実施の形態は、開示する発明の一態様である光電変換装置の構成およびその作製方法について、図６乃至図９を参照して説明する。
先ず、本発明の一態様である光電変換装置の構成について説明する。
図６（ａ）には、本発明の一態様における光電変換装置の断面模式図の例を示す。該光電変換装置は、シリコン基板１００、該シリコン基板の一方の面に形成された酸化物半導体層１１０、該シリコン基板の他方の面に形成された不純物領域１３０、酸化物半導体層１１０上に形成された透光性導電膜１５０、該透光性導電膜と接する第１の電極１７０、および不純物領域１３０と接する第２の電極１９０を含んで構成される。なお、第１の電極１７０はグリッド電極であり、第１の電極１７０側が受光面となる。
シリコン基板１００は一導電型を有し、酸化物半導体層１１０は、シリコン基板１００の導電型とは逆の導電型を有する半導体層である。したがって、シリコン基板１００と酸化物半導体層１１０との間には、ｐ−ｎ接合が形成される。
ここで、本発明の一態様における光電変換装置では、酸化物半導体層１１０にｐ型の導電型を有する半導体層を用いるため、シリコン基板１００にはｎ型の導電型を有するシリコン基板を用いる。
酸化物半導体層１１０上には透光性導電膜１５０を形成することが好ましい。透光性導電膜１５０を設けることによって、酸化物半導体層１１０と第１の電極１７０との間における抵抗損失を低減させることができる。ただし、酸化物半導体層１１０の抵抗が十分に低い場合や、作製する光電変換装置が抵抗損失を無視できる低電流用途で用いられる場合は、図６（ｂ）に示すような、透光性導電膜１５０を設けない構造としてもよい。
不純物領域１３０は、ＢＳＦ（Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）層であり、シリコン基板１００と同じ導電型を有し、かつシリコン基板１００よりも高濃度のキャリアを有する領域である。ＢＳＦ層を設けることにより、ｎ−ｎ＋接合またはｐ−ｐ＋接合が形成され、バンドベンディングによる電位障壁により第２の電極１９０近傍での少数キャリアの再結合を防止することができる。
なお、本明細書では、同じ導電型でキャリア濃度の異なる材料を区別する必要がある場合には、ｎ型またはｐ型シリコン基板に対して、相対的にキャリア濃度の高い材料の導電型をｎ＋型またはｐ＋型と呼称するのに対し、相対的にキャリア濃度の低い材料の導電型をｎ−型またはｐ−型と呼称する。
また、図６（ａ）、（ｂ）中には図示していないが、図９（ｃ）に示した例のように、シリコン基板１００に凹凸加工を施したテクスチャ構造としてもよい。受光面側に設けたテクスチャ構造は、入射光が多重反射することで表面反射損失を低減することができる。また、テクスチャ構造では、屈折率の高い光電変換領域のシリコン基板と屈折率の低い入射側媒質である空気との屈折率差により光電変換領域内を光が斜めに入射されることから光路長が増大し、光電変換領域内の裏面と表面で反射を繰り返すことで、所謂光閉じ込め効果を起こさせることもできる。シリコン基板中に入射された光は、入射媒質である空気と屈折率の高いシリコン基板との間においてスネルの法則により、シリコン基板表面凹凸形状に対して法線方向近傍となる方向に進行する。そのため、テクスチャ構造によりシリコン基板表面に凹凸形状を設けて角度をつけておくことにより、角度のついたテクスチャ構造表面に対して法線方向近傍に屈折して、入射光は進行する。このことによりシリコン基板の厚さ方向に対して斜めに入射光が進行し、入射光の光路長を増加させることができる。テクスチャ構造は、図９（ｃ）のように表裏両面、あるいは、表面のみ、裏面のみに設けてもよい。
また、本発明の一態様における光電変換装置は、図７（ａ）、（ｂ）に示す構造としてもよい。図７（ａ）（ｂ）に示す光電変換装置は、一導電型を有するシリコン基板１００、該シリコン基板の一方の面に形成された該シリコン基板とは逆の導電型を有する酸化物半導体層１１０、酸化物半導体層１１０上に形成された透光性導電膜１５０、該透光性導電膜と接する第１の電極１７０、該シリコン基板の他方の面に形成された該シリコン基板と同じ導電型を有し、該シリコン基板よりもキャリア濃度の高い不純物領域１３０、およびパッシベーション層１８０、不純物領域１３０と接する第２の電極１９０を含んで構成される。
パッシベーション層１８０には、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン（ＳｉＮｘＯｙ（ｘ＞ｙ＞０））膜、酸化窒化シリコン（ＳｉＯｘＮｙ（ｘ＞ｙ＞０））膜、酸化アルミニウム膜などを用いることができる。パッシベーション層１８０を設けることで、シリコン基板１００の裏面側における少数キャリアの再結合を低減させることができ、光電変換装置の発電出力電圧を向上させることができる。また、シリコン基板よりも屈折率が小さい材料で形成された膜をパッシベーション層１８０として用いることで、シリコン基板裏面での反射率を上げることができ、光電変換装置の発電時の出力電流の向上にも寄与することができる。
図７（ａ）に示す光電変換装置の構造は、シリコン基板裏面全面に不純物領域１３０を設け、パッシベーション層１８０に設けた開口部で不純物領域１３０と第２の電極１９０を接する構造である。また、図７（ｂ）に示す光電変換装置の構造は、パッシベーション層１８０の開口部付近のみに不純物領域１３０を設け、該開口部で不純物領域１３０と第２の電極１９０を接する構造である。パッシベーション層１８０を設けることで少数キャリア密度を低減できる一方、不純物領域１３０とパッシベーション層１８０の表面再結合速度は速くなるトレードオフの関係にある。
したがって、パッシベーション層１８０の品質、すなわちパッシベーション層１８０とシリコン基板界面での表面再結合速度を考慮して、より良好な電気特性が得られるように実施者が構造を決定すればよい。例えば、パッシベーション層１８０の品質が低く、表面再結合速度が速い場合は、不純物領域１３０をシリコン基板裏面全面に設けた方がシリコン基板裏面において再結合を起こす少数キャリア密度自体を下げられ、シリコン基板裏面での再結合を抑制することができる。逆に、パッシベーション層１８０の品質が高く、表面再結合速度が遅い場合は、不純物領域１３０を該開口部付近だけに設けた方が表面再結合速度の低下要因である不純物領域１３０とパッシベーション層１８０接触界面を減らすことができ、シリコン基板裏面全体での再結合を抑制することができる。
なお、図６（ａ）、（ｂ）図７（ａ）、（ｂ）に示したそれぞれの構成、および凹凸加工を施したテクスチャ構造を任意に複合した構成の光電変換装置としてもよい。
本発明の一態様における酸化物半導体層１１０には、酸化モリブデンを用いることができる。酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。
上記酸化物半導体層１１０は、複数の酸化物を混合することにより、導電型を変化させることができる。例えば、酸化モリブデンでは、三酸化モリブデン（ＭｏＯ３）と、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））とを含む混合組成物とすることで、ｐ型の導電型を付与することができる。上記混合組成物においては、ＭｏＯｙ（２＜ｙ＜３）を４％以上含む組成とすることで、高濃度のキャリアを有するｐ型半導体とすることができる。なお、ここで言うｐ型の導電型とは、フェルミ順位が伝導帯より価電子帯に近いこと、あるいはｐ型の導電型のキャリアであるホールを移動することができることを指す以外に、逆の導電型であるｎ型の導電性を有する材料と接続した際に仕事関数の差によるバンドベンディングによっても、ｎ型の導電型を有する半導体材料との接合した素子の電流−電圧（Ｉ−Ｖ）特性が整流性を示すものを含むこととする。
また、上記酸化物半導体層に不純物を添加することにより、導電型を変化させることができる。また、上記酸化物半導体層は、故意に不純物を添加しない場合においても、酸化物半導体中の欠陥や成膜工程中に取り込まれた微量の不純物がドナー準位またはアクセプタ準位を形成するため、ｎ型またはｐ型の導電性を示すことがある。
また、図５に示したように、酸化モリブデン膜は、広い波長範囲で光吸収係数が小さくなるため、透光性が高い。したがって、光電変換装置の窓層として酸化モリブデン膜のような透光性を有する金属酸化物を用いることにより、窓層での光吸収損失が低減し、光吸収領域において効率良く光電変換を行うことできるようになる。また、上述したように、該金属酸化物は、シリコン表面のパッシベーション効果が非常に高い。したがって、光電変換装置の電気特性を向上させることができる。
次に、図６に示した光電変換装置の作製方法について、図８および図９を用いて説明する。
本発明の一態様に用いることのできるシリコン基板１００には、単結晶シリコン基板や多結晶シリコン基板を用いることができる。これらのシリコン基板の製造方法は、特に限定されない。本実施の形態においては、ＭＣＺ（Ｍａｇｎｅｔｉｃ Ｃｚｏｃｈｒａｌｓｋｉ）法で製造された（１００）面を表面に有するｎ型の単結晶シリコン基板を用いる例を説明する。
初期の単結晶シリコン基板がスライス加工のみである基板の場合は、単結晶シリコン基板の表面から１０〜２０μｍに残留するダメージ層をウエットエッチング工程にて取り除く。エッチング液には、比較的高濃度のアルカリ溶液、例えば、１０〜５０％の水酸化ナトリウム水溶液、または同濃度の水酸化カリウム水溶液を用いることができる。または、フッ酸と硝酸を混合した混酸や、それらに酢酸を混合した混酸を用いても良い。
次に、ダメージ層除去後の単結晶シリコン基板表面に付着している不純物を酸洗浄で取り除く。酸としては、例えば、０．５％フッ酸と１％過酸化水素水の混合液（ＦＰＭ）などを用いることができる。またはＲＣＡ洗浄などを行っても良い。なお、この酸洗浄工程は省いても良い。
シリコン基板１００における表面の多重反射による反射損失低減、光路長増加のための光閉じ込めを行うために、ここでは、シリコン基板１００に凹凸加工を施したテクスチャ構造を形成する例を説明する。上述したように（１００）面を表面に有する単結晶シリコン基板を用いる場合は、アルカリ溶液による面方位に対するエッチングレートが異なることを利用した異方性エッチングによりピラミッド形状のテクスチャ構造を形成することができる。
（１００）面を表面に有する単結晶シリコン基板にピラミッド形状のテクスチャ構造を形成するエッチング液には、水酸化ナトリウム水溶液、または水酸化カリウム水溶液のアルカリ溶液を用いることができる。例えば、１〜５％の水酸化ナトリウム水溶液、または同濃度の水酸化カリウム水溶液を用いることができ、好ましくは、数％のイソプロピルアルコールを添加する。エッチング液の温度は７０〜９０℃とし、３０〜６０分間、単結晶シリコン基板をエッチング液に浸漬する。この処理により、単結晶シリコン基板表面に、微細な略四角錐状の複数の凸部、および隣接する凸部間で構成される凹部からなるピラミッド形状の凹凸を形成することができる。
なお、シリコン基板１００として、（１００）面を表面に有する単結晶シリコン以外の単結晶シリコン基板、または多結晶シリコン基板などを用いる場合は、ドライエッチング法や、銀などの金属触媒を利用したウエットエッチングなどを用いて凹凸加工を行えばよい。
次に、上述の凹凸を形成するためのエッチング工程では、シリコンの表層に不均一な酸化層が形成されるため、該酸化層を取り除く。また、該酸化層にはアルカリ溶液の成分が残存しやすいため、それを取り除く目的もある。アルカリ金属、例えばＮａイオンやＫイオンがシリコン中に侵入するとライフタイムが劣化するため、光電変換装置の電気特性が著しく低下してしまう。なお、この酸化層を除去するには、１〜５％の希フッ酸を用いれば良い。
次に、フッ酸と硝酸を混合した混酸、または、それらに酢酸を混合した混酸を用いて単結晶シリコン基板の表面をエッチングし、金属成分などの不純物を除去することが好ましい。酢酸を混合することで、硝酸の酸化力を維持し、エッチング工程を安定にする効果、およびエッチングレートを調整する効果が得られる。例えば、各酸の体積比率は、フッ酸：硝酸：酢酸＝１：（１．５〜３）：（２〜４）とすることができる。なお、本明細書では、フッ酸、硝酸および酢酸の混酸液をフッ硝酢酸と呼ぶ。なお、このフッ硝酢酸を用いたエッチングを行う場合は、上述の希フッ酸を用いた酸化層の除去工程を省くこともできる。これらの工程により、シリコン基板１００の表面に凹凸形状のテクスチャ構造を形成することができる（図８（ａ）参照）。
次いで、シリコン基板１００と同じ導電型を付与する不純物をシリコン基板１００の受光面とは逆側となる裏面の表層に拡散させて、不純物領域１３０を形成する（図８（ｂ）参照）。ｎ型の導電型を有するシリコン基板１００を用いた場合、ｎ型を付与する不純物としては、リン、ヒ素、アンチモンなどがあり、例えば、シリコン基板１００をオキシ塩化リン雰囲気中で８００℃以上９００℃以下の温度で熱処理することにより、リンをシリコン基板の表面から０．５μｍ程度の深さに拡散させることができる。
不純物領域１３０の形成は、受光面とは逆の裏面にのみ形成する。このため、受光面側に不純物を拡散させないようにするには、公知の方法を用いて、受光面側を無機絶縁膜などの耐熱性材料でマスクし、不純物領域１３０形成後に該マスクを取り除く工程を行えばよい。または、表面、裏面ともに不純物を拡散させて不純物領域を形成して、裏面側をマスクし、受光面側の不純物層をエッチング処理して取り除いてもよい。
次いで、適切な洗浄の後、受光面となるシリコン基板１００の面上にシリコン基板１００とは逆の導電型である酸化物半導体層１１０を形成する（図８（ｃ）参照）。ここでは、酸化物半導体層１１０として、酸化モリブデン膜を用いる。
酸化モリブデン膜は、蒸着法、スパッタ法、またはイオンプレーティング法などの気相法により成膜することができる。蒸着法では、酸化モリブデン材料単体の蒸着、または酸化モリブデン材料と導電型を付与する不純物を共蒸着する方法を用いればよい。共蒸着とは、一つの処理室内で複数の蒸発源から同時に蒸着を行う蒸着法である。また、スパッタ法では、酸化モリブデン、モリブデン、またはそれらに導電型を付与する不純物を含む材料をターゲットとし、酸素、または酸素とアルゴンなどの希ガスとの混合ガスをスパッタガスとする方法を用いればよい。また、イオンプレーティング法では、上記スパッタ法と同様の材料を用いて、酸素を含むプラズマ中で膜を形成すればよい。
本実施の形態では、ｐ型の導電型を有する酸化モリブデン膜を形成するために、酸化モリブデン粉末を蒸着源とした蒸着法を用いる。また、酸化モリブデン粉末にモリブデンなどを添加する共蒸着法を用いてもよい。本実施の形態に用いることのできる酸化モリブデン膜は、例えば、三酸化モリブデン（ＭｏＯ３）と、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））とを含む混合組成物である。なお、上記酸化モリブデン膜のキャリア濃度を高めるには、ＭｏＯｙ（２＜ｙ＜３）を４％以上含むことが好ましい。また、酸化モリブデン粉末の純度は、９９．９９％（４Ｎ）〜９９．９９９９％（６Ｎ）であることが好ましい。成膜は高真空下で行うことが好ましく、真空度が５×１０−３Ｐａ以下、より好ましくは１×１０−４Ｐａ以下で行う。
次に、不純物領域１３０上に第２の電極１９０を形成する（図９（ａ）参照）。第２の電極１９０には、銀、アルミニウム、銅などの低抵抗金属や、インジウム錫酸化物、珪素を含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等の導電性膜を、単層または積層して用いることができる。成膜方法は、スパッタ法や真空蒸着法などを用いることができる。または、スクリーン印刷法を用いて、銀ペーストや、銅ペースト、アルミニウムペーストなどの導電性樹脂を供給し、焼成して形成してもよい。
次に、酸化物半導体層１１０上に透光性導電膜１５０を形成する（図９（ｂ）参照）。該透光性導電膜には、例えば、インジウム錫酸化物、珪素を含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、該透光性導電膜は単層に限らず、異なる膜の積層でもよい。例えば、インジウム錫酸化物とアンチモンを含む酸化錫の積層や、インジウム錫酸化物とフッ素を含む酸化錫の積層などを用いることができる。該透光性導電膜はスパッタ法などを用いて形成することができる。膜厚は総厚で１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。例えば、透光性導電膜１５０としてインジウム錫酸化物を用い、光学反射率を下げるために、膜厚は７０ｎｍとする。
次に、透光性導電膜１５０上に第１の電極１７０を形成する（図９（Ｃ）参照）。第１の電極１７０はグリッド電極であり、銀ペースト、銅ペースト、ニッケルペースト、モリブデンペースト、アルミニウムペーストなどの導電性樹脂を用いて、スクリーン印刷法で供給し、焼成して形成することが好ましい。また、第１の電極１７０は、銀ペーストと銅ペーストを積層するなど、異なる材料の積層であっても良い。また、導電性樹脂の供給は、ディスペンス法やインクジェット法を用いてもよい。
また、図６（ｂ）の構成の光電変換装置を形成するには、透光性導電膜１５０の形成工程を省けばよい。
また、図７の構成の光電変換装置を形成するには、図８（ａ）を説明する工程と図８（ｂ）を説明する工程との間に、開口部を有するパッシベーション層１８０として酸化シリコン膜や窒化シリコン膜を設ける工程を行えばよい。パッシベーション層１８０は、熱酸化法や、プラズマＣＶＤ法等で形成することができる。
なお、図８および図９に示した工程順序は、適宜変更してもよい。
以上により、本発明の一態様である光電変換装置を作製することができる。
本実施の形態は、他の実施の形態、および実施例と自由に組み合わすことができる。
（実施の形態３）
本実施の形態では、実施の形態２とは異なる構造の光電変換装置、およびその作製方法について図１０乃至図１５を参照して説明する。なお、実施の形態２と共通する内容については、その詳細を省略する。
図１０は、本発明の一態様における光電変換装置の断面図である。該光電変換装置は、シリコン基板２００、該シリコン基板の一方の面上に形成された第１のシリコン半導体層２０１、酸化物半導体層２１０、透光性導電膜２５０、および第１の電極２７０、並びに、該シリコン基板の他方の面上に形成された第２のシリコン半導体層２０２、第３のシリコン半導体層２０３、および第２の電極２９０を含んで構成される。なお、第１の電極２７０はグリッド電極であり、第１の電極２７０側が受光面となる。
なお、酸化物半導体層２１０には、実施の形態１、２に示したｐ型の導電性を有する酸化物半導体層１１０と同じ材料を用いることができる。例えば、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））を含有する酸化物半導体を用いればよい。
従来の光電変換装置では、シリコン材料を窓層としていたため、窓層における光吸収は大きな損失となっていた。本発明の一態様では、光電変換装置の窓層として透光性を有する金属酸化物を用いることにより、窓層での光吸収損失が低減し、光吸収領域において効率良く光電変換を行うことできるようになる。
また、図１０では、シリコン基板２００の表裏に凹凸加工を施したテクスチャ構造の例を示している。テクスチャ構造に加工された面では入射光が多重反射し、光電変換領域内には光が斜めに進行することから光路長が増大する。また、裏面からの反射光が表面で全反射する、所謂光閉じ込め効果を起こさせることもできる。
なお、図１１に例示したように、シリコン基板２００の表裏のどちらか一方のみに凹凸加工を施した構成であっても良い。凹凸加工によってシリコン基板の表面積が増大するため、上記光学的効果が得られる一方で、表面欠陥の絶対量が増大してしまう。したがって、光学的効果と表面欠陥量のバランスを考慮し、より良好な電気特性が得られるように実施者が構造を決定すればよい。
また、図１２に示すように、第２の電極２９０もグリッド電極とし、第３のシリコン半導体層２０３と第２の電極２９０との間に透光性導電膜２８０を形成して両面を受光面とする構造としてもよい。
また、図１３に示すように、第１のシリコン半導体層２０１を設けずに、シリコン基板２００と酸化物半導体層２１０が直接接する構造としてもよい。実施の形態１で説明したように、本発明の一態様の光電変換装置に用いることのできる酸化物半導体層は、シリコン表面のパッシベーション効果が高く、シリコン基板２００と良好な接合を形成することができる。
なお、図１０、図１１、図１２および図１３のそれぞれの構成を任意に複合した構成としてもよい。
第１のシリコン半導体層２０１および第２のシリコン半導体層２０２には、水素を含む欠陥の少ない半導体層を用いることができ、シリコン基板２００の表面の欠陥を終端することができる。該半導体層には、非晶質シリコン半導体を用いることが好ましい。
第１のシリコン半導体層２０１および第２のシリコン半導体層２０２には、例えば、ｉ型のシリコン半導体層を用いることができる。また、本実施の形態においては、シリコン基板２００にｎ型のシリコン基板を用いるため、第１のシリコン半導体層２０１および第２のシリコン半導体層２０２にはｐ型のシリコン半導体層を用いることもできる。
なお、本明細書において、ｉ型の半導体とは、フェルミ準位がバンドギャップの中央に位置する所謂真性半導体の他、半導体に含まれるｐ型若しくはｎ型を付与する不純物が１×１０１８ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が高い半導体を指す。
また、第１のシリコン半導体層２０１および第２のシリコン半導体層２０２にｐ型のシリコン半導体層を用いる場合には、ｐ−型のシリコン半導体層を用いることが好ましい。ｐ−型シリコン半導体を用いる場合には、該半導体層の暗伝導度を１×１０−１０Ｓ／ｃｍ〜１×１０−５Ｓ／ｃｍ、好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−６Ｓ／ｃｍ、さらに好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−７Ｓ／ｃｍとする。
本実施の形態において、シリコン基板２００の導電型はｎ型であり、酸化物半導体層２１０の導電型はｐ型である。したがって、シリコン基板２００と酸化物半導体層２１０との間には、第１のシリコン半導体層２０１を介したｐ−ｎ接合が形成される。
また、裏面側に設けられる第３のシリコン半導体層２０３は、シリコン基板２００と同じ導電型で、該シリコン基板よりもキャリア濃度が高い半導体層である。したがって、シリコン基板２００と第３のシリコン半導体層２０３との間には、第２のシリコン半導体層２０２を介してｎ−ｎ＋接合が形成される。つまり、第３のシリコン半導体層２０３は、ＢＳＦ層として作用する。ＢＳＦ層を設けることにより、ｎ−ｎ＋接合のバンドベンディングによる電位障壁により第２の電極２９０近傍での少数キャリアの再結合を防止することができる。
なお、第３のシリコン半導体層２０３の代替として、導電型がｎ型の透光性導電膜を用いてもよい。該透光性導電膜には、例えば、インジウム錫酸化物、珪素を含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電膜は単層に限らず、異なる膜の積層でも良い。該透光性導電膜は、電界形成層として作用するだけでなく、第２の電極２９０に到達した光の反射を助長させる効果も有する。
次に、図１０に示した光電変換装置の作製方法について、図１４および図１５を用いて説明する。
本発明の一態様に用いることのできるシリコン基板２００には、単結晶シリコン基板や多結晶シリコン基板を用いることができる。これらのシリコン基板の製造方法は特に限定されない。本実施の形態においては、ＭＣＺ法で製造された（１００）面を表面に有するｎ型の単結晶シリコン基板を用いる例を説明する。
次に、シリコン基板２００の表裏にテクスチャ構造を形成するため加工を行う（図１４（ａ）参照）。凹凸加工の方法については、実施の形態２に示した図８（ａ）のシリコン基板１００を凹凸加工する工程の説明を参照することができる。
次に、適切な洗浄の後、受光面とは逆側となるシリコン基板２００の面上にプラズマＣＶＤ法を用いて第２のシリコン半導体層２０２を形成する。第２のシリコン半導体層２０２の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第２のシリコン半導体層２０２はｉ型の非晶質シリコンであり、膜厚は５ｎｍとする。なお、第２のシリコン半導体層２０２としては、微結晶シリコンを用いてもよい。また、導電型はｉ型に限らず、ｎ−型であってもよい。
第２のシリコン半導体層２０２の成膜条件としては、例えば、反応室に流量５ｓｃｃｍ以上２００ｓｃｃｍ以下のモノシランを導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下、電極間隔を１０ｍｍ以上４０ｍｍ以下、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上１２０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下とすればよい。
次に、第２のシリコン半導体層２０２上に第３のシリコン半導体層２０３を形成する（図１４（ｂ）参照）。第３のシリコン半導体層２０３の厚さは３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第３のシリコン半導体層２０３はｎ＋型の微結晶シリコンまたは非晶質シリコンであり、膜厚は１０ｎｍとする。
第３のシリコン半導体層２０３の成膜条件としては、例えば、反応室にモノシランおよび水素ベースのホスフィン（０．５％）を１：（１〜１５）の流量比率で導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下とし、電極間隔を１０ｍｍ以上４０ｍｍ以下とし、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上１２０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下するとすればよい。
次に、受光面側となるシリコン基板２００の面上にプラズマＣＶＤ法を用いて第１のシリコン半導体層２０１を形成する（図１４（ｃ）参照）。第１のシリコン半導体層２０１の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましく、本実施の形態において、第１のシリコン半導体層２０１はｉ型の非晶質シリコンであり、膜厚は５ｎｍとする。なお、第１のシリコン半導体層２０１としては、微結晶シリコンを用いてもよい。また、導電型はｉ型に限らず、ｐ−型であってもよい。なお、第１のシリコン半導体層２０１は、第３のシリコン半導体層２０３と同様の成膜条件にて形成することができる。
なお、第１のシリコン半導体層２０１に、ｐ−型のシリコン半導体層を用いる場合の成膜条件は、例えば、反応室にモノシラン：水素ベースのジボラン（０．１％）を１：（０．０１〜１未満）の流量比率で導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下、電極間隔を１０ｍｍ以上４０ｍｍ以下、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上１２０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下とすればよい。
なお、本実施の形態において、第１のシリコン半導体層２０１、第２のシリコン半導体層２０２、および第３のシリコン半導体層２０３の成膜に用いる電源には周波数１３．５６ＭＨｚのＲＦ電源を用いるが、２７．１２ＭＨｚ、６０ＭＨｚ、または１００ＭＨｚのＲＦ電源を用いても良い。また、連続放電だけでなく、パルス放電にて成膜を行っても良い。パルス放電を行うことで、膜質の向上や気相中で発生するパーティクルを低減することができる。
次に、第１のシリコン半導体層２０１上に酸化物半導体層２１０を形成する（図１５（ａ）参照）。酸化物半導体層２１０の形成方法については、実施の形態２において、図９（ａ）に示した酸化物半導体層１１０を形成する工程の説明を参照することができる。本実施の形態において、酸化物半導体層２１０には、ｐ型の酸化モリブデン膜を用い、膜厚は１〜１００ｎｍとする。なお、酸化物半導体層２１０は、第１のシリコン半導体層２０１よりもキャリア濃度が高くなるように形成する。
次に、酸化物半導体層２１０上に透光性導電膜２５０を形成する（図１５（ｂ）参照）。透光性導電膜２５０の厚さは１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。透光性導電膜２５０については、実施の形態２に示した図９（ｂ）の透光性導電膜１５０を形成する工程の説明を参照することができる。例えば、透光性導電膜２５０としてインジウム錫酸化物を用い、光学反射率を下げるため、膜厚は７０ｎｍとする。
なお、シリコン基板２００の表裏に設ける膜の形成順序は、上記の方法に限らず、図１５（ｂ）に示した構造が形成できればよい。例えば、第２のシリコン半導体層２０２を形成し、その次に第１のシリコン半導体層２０１を形成してもよい。
次に、第３のシリコン半導体層２０３上に第２の電極２９０を形成する。第２の電極２９０には、銀、アルミニウム、銅などの低抵抗金属を用いることができ、スパッタ法や真空蒸着法などで形成することができる。または、スクリーン印刷法を用いて、銀ペーストや、銅ペーストなどの導電性樹脂で形成しても良い。
次に、透光性導電膜２５０上に第１の電極２７０を形成する（図１５（ｃ）参照）。第１の電極２７０はグリッド電極であり、銀ペースト、銅ペースト、ニッケルペースト、モリブデンペーストなどの導電性樹脂を用いて、スクリーン印刷法で形成することが好ましい。また、第１の電極２７０は、銀ペーストと銅ペーストを積層するなど、異なる材料の積層であっても良い。
なお、図１１の構成の光電変換装置を形成するには、凹凸加工工程前に凹凸を形成しない面にマスクなどを設ければよい。
また、図１２の構成の光電変換装置を形成するには、図１５（ｂ）の工程において、透光性導電膜２８０を第３のシリコン半導体層２０３上にも形成し、その後、透光性導電膜２５０、２８０上にグリッド状の電極として、第１の電極２７０および第２の電極２９０を設ければよい。
また、図１３の構成の光電変換装置を形成するには、図１４（ｃ）の工程において、第１のシリコン半導体層２０１を設けない構成とすればよい。
以上により、本発明の一態様である酸化物半導体層を窓層に用いた光電変換装置を作製することができる。
本実施の形態は、他の実施の形態、および実施例と自由に組み合わすことができる。
（実施の形態４）
本実施の形態では、実施の形態２、３とは異なる構造の光電変換装置について図１６乃至図１８を参照して説明する。なお、実施の形態２、３と共通する内容については、その詳細を省略する。
図１６（ａ）には、本発明の一態様における光電変換装置の断面模式図の例を示す。該光電変換装置は、シリコン基板３００、該シリコン基板の一方の面に形成されたシリコン酸化物層３１１上に形成された酸化物半導体層３１０、酸化物半導体層３１０上に形成された透光性導電膜３５０、該透光性導電膜と接する第１の電極３７０、該シリコン基板の他方の面に形成された不純物領域３３０、および不純物領域３３０と接する第２の電極３９０を含んで構成される。なお、第１の電極３７０はグリッド電極であり、第１の電極３７０側が受光面となる。
酸化物半導体層３１０には、他の実施の形態で説明した二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））を含有するｐ型の導電性を有する酸化物半導体を用いることができる。例えば、三酸化モリブデン（ＭｏＯ３）と、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））を含有する酸化モリブデンを用いる。酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。
本実施の形態において、シリコン基板３００にはｎ型の導電型を有するシリコン基板を用いる。また、上述したように、酸化物半導体層３１０は、ｐ型の導電型を有する。したがって、シリコン基板３００と酸化物半導体層３１０との間には、ＳＩＳ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有するｐ−ｎ接合が形成される。
酸化物半導体層３１０上には透光性導電膜３５０を形成することが好ましい。透光性導電膜３５０を設けることによって、酸化物半導体層３１０と第１の電極３７０との間における抵抗損失を低減させることができる。ただし、酸化物半導体層３１０の抵抗が十分に低い場合や、作製する光電変換装置が抵抗損失を無視できる低電流用途で用いられる場合は、透光性導電膜３５０を設けない構造としてもよい。
透光性導電膜３５０としては、実施の形態１で説明した透光性導電膜１５０と同じ材料を用いることができる。
不純物領域３３０は、ＢＳＦ層であり、シリコン基板３００と同じ導電型を有し、かつシリコン基板３００よりも高濃度のキャリアを有する領域である。ＢＳＦ層を設けることにより、ｎ−ｎ＋接合が形成され、バンドベンディングによる電位障壁により第２の電極３９０近傍での少数キャリアの再結合を防止することができる。
また、図１６（ｂ）に図示したように、シリコン基板３００に凹凸加工を施したテクスチャ構造としてもよい。受光面側に設けたテクスチャ構造は、入射光が多重反射することで表面反射損失を低減することができる。また、テクスチャ構造は、光電変換領域のシリコン基板の屈折率により光電変換領域内を光が斜めに入射されることから光路長が増大し、光電変換領域内の裏面と表面で反射を繰り返すことで、所謂光閉じ込め効果を起こさせることもできる。テクスチャ構造は、図１６（ｂ）のように表裏両面、あるいは、表面のみ、裏面のみに設けてもよい。
シリコン酸化物層３１１には、二酸化シリコン（ＳｉＯ２）、一酸化シリコン（ＳｉＯ）、二酸化シリコンとシリコンの組成が混合された酸化シリコンなどの酸化シリコン（ＳｉＯｘ（ｘ＞０））、ならびに、シリコン、酸素および酸化物半導体層３１０を構成する金属の化合物を用いることができる。シリコン酸化物層３１１の形成方法としては、電気炉、プラズマＣＶＤ装置、プラズマ酸化処理装置などで酸化または成膜することで形成することができる。また、シリコン基板３００と酸化物半導体層３１０を熱、赤外線、または酸化物半導体層３１０の成膜時のエネルギーなどで反応させることにより形成することもできる。なお、シリコン酸化物層３１１は半導体レベルの抵抗を有していてもよい。
シリコン酸化物層３１１の膜厚は、０．５〜１０ｎｍとすることができる。より好ましくは、０．５〜５ｎｍにする。シリコン酸化物層３１１は、上記シリコン基板３００と酸化物半導体層３１０との間に形成されたｐ−ｎ接合間に介在するため、シリコン酸化物層３１１はトンネル電流が流れる極薄膜とすることが好ましい。また、シリコン酸化物層３１１は、シリコン基板３００と酸化物半導体層３１０の接合における格子ミスマッチの緩衝層としての作用も有する。
図１７は、図１６（ａ）中のＡ−Ｂ方向のエネルギーバンド構造の模式図の例である。ここでは、シリコン基板３００としてｎ型の導電型の単結晶シリコン、酸化物半導体層３１０としてＭｏＯ３およびＭｏＯｙ（２＜ｙ＜３）を含むｐ型の導電型を有する酸化モリブデン、シリコン酸化物層３１１として酸化シリコン（ＳｉＯｘ（ｘ＞０））、不純物領域３３０として高濃度の不純物リンを添加したｎ＋型の単結晶シリコンを用いた例を示す。図１７中、酸化物半導体層３１０のバンドギャップ中のエネルギー準位３１２は、図２に示したＸＰＳスペクトルのピーク１１２として検出されるギャップ準位と同様のものである。
図１７（ａ）に示すように、シリコン酸化物層３１１がｐ型の酸化物半導体層３１０とｎ型のシリコン基板３００のｐ−ｎ接合間に介在することにより、電子が移動する伝導帯側、ホールが移動する価電子帯側ともに電位障壁ができる。ｎ型のシリコン基板３００中における多数キャリアである電子にとっての伝導帯側の電位障壁は、ｎ型のシリコン基板３００の空乏層領域におけるバンドベンディングによる電位障壁であり、、ｐ−ｎ接合間のダイオードとしての拡散電流、熱放出電流を低減することができ、光電変換装置の出力電圧を向上させることに寄与することができる。
他方、図１７（ａ）中、シリコン酸化物層３１１によるｎ型のシリコン基板３００中における少数キャリアであるホールにとっての価電子帯側の電位障壁は、光電変換層であるｎ型のシリコン基板３００中で光吸収して励起された電子、ホール対ができた際に、そのホールを移動する際に電位障壁となって光電流を得るのを妨げるように作用することになる。しかし、シリコン酸化物層３１１は、極薄膜で形成するため、トンネル電流、または漏れ電流が発生することができる。これにより、シリコン酸化物層３１１による伝導帯側の電位障壁があっても、光電変換層であるｎ型のシリコン基板３００中で光吸収して励起された電子、ホール対ができた際に、そのホールは、電位障壁をトンネル電流、または漏れ電流により流れることができ、電流として取り出すことができる。また、シリコン酸化物層３１１の電位障壁に流れるトンネル電流がデバイスの動作機構である場合、、トンネル電流の温度依存性が少ないことから、日射や気温上昇による光電変換装置の温度上昇による出力低下を抑制することができる。
酸化物半導体層３１０のエネルギーバンドギャップ中のエネルギー準位３１２によって、ホールをキャリアとする電流を流すことができる。また、エネルギー準位３１２は、酸化物半導体層３１０の価電子帯としてのエネルギーバンドとして振る舞うことでｐ型の導電型を付与することができる。
また、図１７（ｂ）は、シリコン酸化物層３１１を酸化シリコン（ＳｉＯｘ（ｘ＞０））で形成する場合のバンド図である。図示したように、シリコン酸化物層３１１のバンドギャップ中にエネルギー準位を形成し、電流を取り出しやすくすることもできる。
次に、図１６（ａ）、（ｂ）に示した光電変換装置の作製方法について説明する。図１６（ａ）、（ｂ）に示した光電変換装置は、実施の形態２で説明した図８および図９の要領で作製し、図８（ｃ）で説明した酸化物半導体層１１０を設ける前、あるいは同時にシリコン酸化物層３１１を設ければよい。または、図８（ｃ）の後で、酸化物半導体層１１０とシリコン基板１００の界面で反応させてシリコン酸化物層３１１を形成すればよい。
また、本発明の一態様における光電変換装置は、図１８（ａ）、（ｂ）に示す構造としてもよい。図１８（ａ）、（ｂ）に示す光電変換装置は、シリコン基板３００、該シリコン基板の一方の面に形成されたシリコン酸化物層３１１、該シリコン酸化物層上に形成された酸化物半導体層３１０、、該酸化物半導体層上に形成された透光性導電膜３５０、該透光性導電膜と接する第１の電極３７０、該シリコン基板の他方面に形成された該シリコン基板と同じ導電型を有する不純物領域３３０およびパッシベーション層３８０該不純物領域と接する第２の電極３９０を含んで構成される。
パッシベーション層３８０には、酸化シリコン、窒化シリコン、窒化酸化シリコン（ＳｉＮｘＯｙ（ｘ＞ｙ＞０））、酸化窒化シリコン（ＳｉＯｘＮｙ（ｘ＞ｙ＞０））、酸化アルミニウムなどを用いることができる。パッシベーション層３８０を設けることで、シリコン基板３００の裏面側における少数キャリアの再結合を低減させることができ、光電変換装置の発電出力電圧を向上させることができる。また、シリコン基板よりも屈折率の小さい材料をパッシベーション層３８０として用いることで、シリコン基板裏面の反射率を上げることができ、光電変換装置の発電出力電流の向上にも寄与することができる。
不純物領域３３０は、図１８（ａ）に示したようにシリコン基板裏面全面に設けた構造、または、図１８（ｂ）に示したようにパッシベーション層３８０の開口部付近のみに不純物領域３３０を設けた構造とすることができる。不純物領域３３０を設けることで少数キャリア密度を低減できる一方で、不純物領域３３０とパッシベーション層３８０界面での表面再結合速度は速くなるトレードオフの関係にある。したがって、作製工程に依るパッシベーション層３８０の表面再結合速度を考慮して、より良好な電気特性が得られるように実施者が構造を決定すればよい。
なお、図１６（ａ）、（ｂ）、および図１８（ａ）、（ｂ）の構成を任意に複合した構成の光電変換装置としてもよい。
本実施の形態は、他の実施の形態、および実施例と自由に組み合わすことができる。
（実施の形態５）
本実施の形態では、実施の形態２、３、４とは異なる構造の光電変換装置について図１９、２０を参照して説明する。なお、実施の形態２、３、４と共通する内容については、その詳細を省略する。
図１９（ａ）、（ｂ）は、本発明の一態様における光電変換装置の断面図である。該光電変換装置は、シリコン基板４００、該シリコン基板の一方の面に形成されたシリコン酸化物層４１１、該シリコン基板の一方の面に該シリコン酸化物層を介して形成された酸化物半導体層４１０、透光性導電膜４５０、および第１の電極４７０、並びに、該シリコン基板の他方の面上に形成された第１のシリコン半導体層４０２、第２のシリコン半導体層４０３、および第２の電極４９０を含んで構成される。なお、第１の電極４７０はグリッド電極であり、第１の電極４７０側が受光面となる。
また、図１９（ｂ）では、シリコン基板４００の表裏に凹凸加工を施したテクスチャ構造の例を示している。テクスチャ構造に加工された面では入射光が多重反射し、光電変換領域内には光が斜めに進行することから光路長が増大する。また、裏面からの反射光が表面で全反射する、所謂光閉じ込め効果を起こさせることもできる。テクスチャ構造はシリコン基板４００の表裏両面、あるいは、表面のみ、裏面のみに設けてもよい。
本発明の一態様における酸化物半導体層４１０には、他の実施の形態で説明した二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））を含有する酸化物半導体を用いることができる。
シリコン酸化物層４１１には、実施の形態４で説明したシリコン酸化物層３１１と同じ材料を用いることができる。シリコン酸化物層４１１の膜厚は、好ましくは０．５〜１０ｎｍとし、より好ましくは、０．５〜５ｎｍとする。シリコン酸化物層４１１は、ｐ−ｎ接合間に介在するため、トンネル電流が流れる極薄膜とすることが好ましい。また、シリコン酸化物層４１１は、シリコン基板４００と酸化物半導体層４１０の接合における格子ミスマッチの緩衝層としての作用も有する。
第１のシリコン半導体層４０２および第２のシリコン半導体層４０３には、実施の形態３で説明した第１のシリコン半導体層３０２および第２のシリコン半導体層３０３のそれぞれと同じ材料を用いることができる。例えば、ｉ型のシリコン半導体層、またはシリコン基板４００とは逆の導電性を有するシリコン半導体層を用いればよい。
従来の光電変換装置では、シリコン材料を窓層としていたため、窓層における光吸収は大きな損失となっていた。本発明の一態様では、光電変換装置の窓層として透光性を有する金属酸化物を用いることにより、窓層での光吸収損失が低減し、光吸収領域において効率良く光電変換を行うことできるようになる。
また、本発明の一態様における光電変換装置は、図２０に示す構造としてもよい。図２０に示す光電変換装置は、シリコン基板４００、該シリコン基板の一方の面に形成された第３のシリコン半導体層４０１、該第３のシリコン半導体層４０１上に形成されたシリコン酸化物層４１１、該シリコン酸化物層上に形成された酸化物半導体層４１０、透光性導電膜４５０、および第１の電極４７０、並びに、該シリコン基板の他方の面上に形成された第１のシリコン半導体層４０２、第２のシリコン半導体層４０３、および第２の電極４９０を含んで構成される。
第３のシリコン半導体層４０１は、実施の形態３で説明した第１のシリコン半導体層２０１と同様の水素を含む欠陥の少ない半導体層を用いることができ、シリコン基板４００の表面の欠陥を終端することができる。該半導体層には、非晶質シリコン半導体を用いることが好ましい。
なお、図１９（ｂ）に示した光電変換装置は、実施の形態４で説明した図１７、１８の要領で作製することができ、図１７（ｃ）で説明した第１のシリコン半導体層２０１の代わりにシリコン酸化物層４１１を設ければよい。
また、図２０（ｂ）に示した光電変換装置は、実施の形態４で説明した図１７、１８の要領で作製するこができ、図１８（ａ）で説明した酸化物半導体層２１０を設ける前、あるいは同時にシリコン酸化物層４１１を設ければよい。または、酸化物半導体層４１０を形成した後で、酸化物半導体層４１０とシリコン基板４００の界面で反応させてシリコン酸化物層４１１を形成してもよい。
なお、図１９（ａ）、（ｂ）、図２０（ａ）、（ｂ）のそれぞれの構成を任意に複合した構成の光電変換装置としてもよい。
本実施の形態は、他の実施の形態、および実施例と自由に組み合わすことができる。
（実施の形態６）
本実施の形態では、実施の形態２、３、４、５とは異なる構造の光電変換装置について図２１、２２を参照して説明する。なお、実施の形態２、３、４、５と共通する内容については、その詳細を省略する。
図２１（ａ）は、本発明の一態様における光電変換装置の断面図である。該光電変換装置は、シリコン基板５００、該シリコン基板の一方の面に形成された酸化物半導体層５１０、透光性薄膜５５１、並びに、該シリコン基板の他方の面上に形成された第１の不純物領域５２０、第２の不純物領域５３０、第１の電極５７０、および第２の電極５９０を含んで構成される。すなわち、裏面にのみに電極、および不純物領域を設けたバックコンタクト構造である。なお、シリコン基板５００の導電型はｐ型、ｎ型のどちらであってもよい。また、透光性薄膜５５１は反射防止膜として機能し、必要に応じて設ければよい。
シリコン基板５００の表面に設けられた酸化物半導体層５１０は、該シリコン基板と接続された付近のバンドをベンディングすることや、酸化物半導体層５１０自体の電位障壁により、キャリアの再結合を抑制するパッシベーション効果を持つことができる。また、図２１（ｂ）に示したように、酸化物半導体層５１０とシリコン基板５００の界面を反応させてシリコン酸化膜層５１１を設けてもよい。シリコン酸化膜層５１１が界面に介在することにより、より高い電位障壁ができ、パッシベーション効果を向上させることができる。したがって、酸化物半導体層５１０は、バックコンタクト構造の光電変換装置の表面側のパッシベーション膜として用いることができる。
透光性薄膜５５１は、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン（ＳｉＮｘＯｙ（ｘ＞ｙ＞０））膜、酸化窒化シリコン（ＳｉＯｘＮｙ（ｘ＞ｙ＞０））膜、酸化チタン膜、硫化亜鉛、フッ化マグネシウムなどを単層または積層して用いることができる。形成膜厚は、反射防止膜として機能させるため、光学反射率が下げられるように構成すればよい。
また、図２２（ａ）の光電変換装置は、一導電型を有するシリコン基板５００と、該シリコン基板の一方の面に形成された逆の導電型を有する酸化物半導体層５１０と、酸化物半導体層５１０上に形成された透光性薄膜５５１と、シリコン基板５００と同じ導電型を有し、該シリコン基板よりもキャリア濃度が高く、該シリコン基板の他方の面に形成された不純物領域５４０と、及び該シリコン基板を貫通する開口部の壁面に形成されたパッシベーション層５６０と、シリコン基板５００を貫通する開口部を通じて酸化物半導体層５１０と接する第１の電極５７０と、不純物領域５４０に接する第２の電極５９０を含んで構成される。
図２２の構成において、酸化物半導体層５１０は、図２１の構成と同様にシリコン基板５００の表面においてキャリアの再結合を抑制するパッシベーション効果を有するとともに、シリコン基板５００との間で接合を形成する接合層としても作用する。また、図２２（ｂ）に示したように、酸化物半導体層５１０とシリコン基板５００の界面を反応させてシリコン酸化膜層５１１を設けてもよい。
なお、図２１（ａ）、（ｂ）、図２２（ａ）、（ｂ）のそれぞれの構成を任意に複合した構成の光電変換装置としてもよい。
本実施の形態は、他の実施の形態、および実施例と自由に組み合わすことができる。
（実施の形態７）
本実施の形態は、本発明の一態様である光電変換装置およびその作製方法について説明する。
実施の形態４で説明した図１６に示す光電変換装置では、バンド図（図２３参照）で示されるように、シリコン基板３００よりも仕事関数が大きく、ｐ型の伝導性を有する酸化物半導体層３１０である酸化モリブデン膜がｎ型のシリコン基板３００とのｐ−ｎ接合を有する。また、電子が移動する伝導帯側にバンドベンディングによる電位障壁ができ、また、そのｐ−ｎ接合間にシリコン酸化物層３１１介在することにより、電子が移動する伝導帯側、ホールが移動する価電子帯側ともに電位障壁ができる。シリコン酸化物層３１１は、シリコン基板３００と酸化物半導体層３１０の接合における格子ミスマッチの緩衝層としての作用を有する。また、シリコン酸化物層３１１は、光電流のホール電流を取り出す側の価電子帯側に電位障壁が生じるため、トンネル電流として伝導させる極薄膜とするか、絶縁性が低く、半導体レベルの導電性を有していることが好ましい。シリコン酸化物層３１１の絶縁性が低い場合は、図示したようにバンドギャップ中に多くのエネルギー準位３１３が形成されているため、該エネルギー準位を介した伝導により光電流が取り出しやすくなる。
酸化モリブデン膜のエネルギーバンドギャップ中のエネルギー準位３１２は、ホールを移動することができる。また、エネルギー準位３１２が酸化物半導体層１１０の価電子帯としてのエネルギーバンドとして振る舞うため、酸化モリブデン膜はｐ型の伝導性を有することができる。
また、例えば、三酸化モリブデン（ＭｏＯ３）と、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））を約１０％含有する酸化モリブデン膜のイオン化ポテンシャルは約６．４ｅＶであり、仕事関数としては５．７ｅＶ〜６．１ｅＶ程度である。このため、上述したように、伝導帯側に高い電位障壁３０１ａを形成することができる。上記構成の酸化モリブデンと、抵抗率が１Ω・ｃｍ程度のｎ型シリコン基板を用いた場合の平衡状態における電位障壁３０１ａは、１．４ｅＶ〜１．８ｅＶ程度であり、最大空乏層容量を考慮した有効な障壁高さは０．６６ｅＶ程度となり、図２４に示すようなダイオード電流成分となる電子の熱放出電流３０２ａは流れにくい。一方、価電子帯側の電位障壁３０１ｂは、０．１９ｅＶ〜０．５９ｅＶ程度であり、ホールの拡散電流３０２ｂが流れやすい。
一般的に、ダイオード電流を抑制することで、理論上、高い開放電圧（Ｖｏｃ）を得ることができる。ダイオード電流と開放電圧（Ｖｏｃ）の関係は、簡単には式（１）で与えられる。ここで、ｋ：ボルツマン定数、Ｔ：温度、ｑ：素電荷、ＩＬ：光電流、Ｉｄｏ：ダイオード電流における飽和電流（あるいは基本電流と呼ばれる）である。
したがって、図１６に示す構造の光電変換装置では、ダイオード電流成分であるホールの拡散電流が多くなるため、開放電圧を高めるにはホールの拡散電流を抑制することが課題となる。
図２５（ａ）は本発明の一態様における光電変換装置の断面図である。該光電変換装置は、ｎ型のシリコン基板６００、該シリコン基板の一方の面に形成されたシリコン酸化物層６１１、該シリコン酸化物層上に形成されたｐ型の伝導性を有する酸化物半導体層６１０、該酸化物半導体層上に形成された透光性導電膜６５０、該透光性導電膜上に形成された第１の電極６７０、および該シリコン基板の他方の面に形成された第２の電極６９１を含んで構成される。第１の電極６７０はグリッド電極であり、第１の電極６７０側が受光面となる。なお、シリコン酸化物層６１１を設けない構成としてもよい。
図２５（ａ）の光電変換装置は、図１６の光電変換装置がＢＳＦ層として有する不純物領域を有さない。また、図１６の光電変換装置の第２の電極３９０と図２５（ａ）の光電変換装置第２の電極６９１とは材料が異なる。その他においては、図２５（ａ）の光電変換装置は、図１６の光電変換装置と同じであってよい。
第２の電極６９１には、シリコンよりも仕事関数の小さい材料を用いることができる。また、第２の電極６９１の仕事関数は４．６ｅＶ以下が好ましく、４．２ｅＶ以下がより好ましい。例えば、Ｍｇ、ＭｇＯ、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＢａＯ、ＳｒＯ、ＣａＯ、ＧｄＢ、ＹＢ６、ＬａＢ６、Ｙ、Ｈｆ、Ｎｄ、Ｌａ、Ｃｅ、Ｓｍ、Ｃａ、Ｇｄから選ばれた１つ以上の導体あるいは半導体材料を含むことが好ましい。また、ＡｌやＡｇなどの低抵抗金属と積層する構造であってもよい。また、仕事関数の小さい材料としては、他に、Ｋ、Ｒｂ、Ｓｒ、Ｂａ、Ｅｕ、Ｌｕ、Ｔｈ、Ｕなどがある。
このような材料を第２の電極６９１に用いると、図２６に示すようなバンド構造を得ることができる。シリコン酸化物層６１１との界面に形成される電位障壁６０１ａ、６０１ｂ以外に、第２の電極６９１との界面にもバンドベンディングによりホールの電位障壁６０１ｃを形成することができ、電位障壁６０１ｂと電位障壁６０１ｃによるホールに対する高い電位障壁を得ることができる。したがって、図２７に示すようにホールの拡散電流６０２ｂを抑制することができる。つまり、電子の熱放出電流６０２ａとホールの拡散電流６０２ｂの和であるダイオード電流を抑制することができ、高い開放電圧を得ることができる。なお、ホールの電位障壁６０１ｃは、ダイオード電流と逆向きに流れる光電流が第１の電極６７０、第２の電極６９１で電流として取り出せる際の妨げとはならない向きにバンドベンディングされた電位障壁である。また、図２６に示すエネルギー準位６１２、６１３は図２３に示すエネルギー準位３１２、３１３にそれぞれ相当する。
また、図３３のように、第２の電極６９１とシリコン基板６００の間に、シリコンよりも仕事関数の小さい半導体領域６９２を設けてもよい。半導体領域６９２の仕事関数は４．６ｅＶ以下が好ましく、４．２ｅＶ以下がより好ましい。例えば、ＭｇＯ、ＢａＯ、ＳｒＯ、ＣａＯなどから選ばれた１つ以上の半導体材料で形成することができる。このとき第２の電極は、同上の述べた低仕事関数材料の導体で構成されることが好ましいが、低仕事関数材料でなく、ＡｌやＡｇなどの低抵抗金属としてもよい。
図１６の光電変換装置のような一般のダイオードにおけるホールの拡散電流（Ｉｄ，ｐ）は、理論的には下式（２）、（３）で表される。
また、図２５（ａ）の光電変換装置におけるホールの拡散電流は、下式（４）のようになる。
ここで、Ｉｄ，ｐ：ホールの拡散電流、Ｉｄ０，ｐ：ホールの拡散電流における飽和電流、ｑ：素電荷、Ａ：面積、Ｄｐ：ホール拡散係数、Ｌｐ：ホール拡散長、ｐｎ０：平衡時のｎ型シリコン基板中ホール密度、Ｗｎ：ｎ型シリコン基板厚さ、ＬＢ：裏面バンドベンディング幅、Ｉｎ→ｍ：シリコン基板裏面における価電子帯障壁通過ホール電流、Ｖ：酸化物半導体層とシリコン基板間の電位差、ｋ：ボルツマン定数、Ｔ：温度、である。
式（４）は、シリコン基板裏面側における価電子帯のホール障壁を越えるホール電流６０２ｃ（図２７参照）をＩｎ→ｍとした境界条件を設けて、電流連続の方程式を解くことで導くことができる。
式（４）中のホール電流６０２ｃであるＩｎ→ｍは、厳密な解をもとめることは容易でないが、ある程度の近似のもとで求めることができる。Ｉｎ→ｍは、式（５）のように、ｎ型シリコン基板の少数キャリアであるホールの熱放出的な電流Ｉｎ→ｍ Ｔｈｅｒｍｏｎｉｃと裏面バンドベンディングによる価電子帯の電位障壁をトンネルする電流Ｉｎ→ｍ Ｔｕｎｎｅｌにおける、平衡状態からの変化量の和と考えることができる。
ホールの熱放出的な電流Ｉｎ→ｍ Ｔｈｅｒｍｏｎｉｃ（Ｐｎ，ＶＢ）は、シリコン基板裏面付近のホールの分布をＭａｘｗｅｌｌ−Ｂｏｌｚｍａｎ速度分布とホールの速度を掛けて、裏面バンドベンディングによるホール障壁を越えることができるホールの速度以上で積分することで求められ、式（６）のように表すことができる。
また、裏面バンドベンディングによる価電子帯の電位障壁をホールがトンネルする電流Ｉｎ→ｍ Ｔｕｎｎｅｌ（Ｐｎ，ＶＢ）は、ホールの熱放出電流に価電子帯の電位障壁をトンネルする確率を掛けて積分することで式（７）のように求めることができる。裏面バンドベンディングによる曲がった価電子帯バンドの電位障壁のトンネル確率を解析的にもとめることは困難であるため、バンドの曲がりを一次関数で近似した三角ポテンシャルとし、ＷＫＢ（Ｗｅｎｔｚｅｌ−Ｋｒａｍｅｒｓ−Ｂｒｉｌｌｏｕｉｎ）近似を用いて計算すれば、トンネル確率の近似解である式（７）を得ることができる。
ここで、Ｉｎ→ｍ Ｔｈｅｒｍｏｎｉｃ（Ｐｎ，ＶＢ）：ホールキャリア密度Ｐｎと電位ＶＢ時の価電子帯障壁を通過するホールの熱放出電流、Ｉｎ→ｍ Ｔｕｎｎｅｌ（Ｐｎ，ＶＢ）：ホールキャリア密度Ｐｎと電位ＶＢ時の価電子帯障壁をトンネルするホール電流、ｍｈ ＊：シリコン基板のホール有効質量、ＶＢ：シリコン基板と第２の電極間の電位差、φｎ−ｍ：シリコン基板と第２の電極との仕事関数差、ｘ：シリコン基板の膜厚方向での位置、である。
一方、上で述べた式（４）の右辺第二項はＩｄ０，ｐ１を下げる項であり、式（４）の右辺第一項は式（８）の大小関係が成立するため、式（３）のＩｄ０，ｐ２よりも小さい電流値となることがいえる。
よって、式（３）よりも式（４）の飽和電流値が小さい関係Ｉｄ０，ｐ１≦Ｉｄ０，ｐ２が成立する。したがって、本発明の一態様である図２５の光電変換装置を用いることで、図１６の光電変換装置よりもホールの拡散電流を抑制することができ、式（１）から開放電圧を向上させることができるといえる。
本発明の一態様である光電変換装置は、ホールの拡散電流を抑制すること、および受光面に加えて他方の面での電圧生成により、開放電圧を向上させることができる。
また、本発明の一態様における光電変換装置は、図２５（ｂ）に示す構造であってもよい。該光電変換装置は、図２５（ａ）の構成に不純物半導体領域６６０が加えられた構成である。不純物半導体領域６６０を加えることにより、バンドベンディング幅を広げ、ホールの電位障壁６０１ｃを高くすることでき、ホールの拡散電流６０２ｂを抑制しやすくなる。
なお、不純物半導体領域６６０は、シリコン基板６００よりもキャリア濃度の低い領域としてもよい。例えば、不純物半導体領域６６０は、シリコン基板６００とは逆の導電型を付与する不純物を添加することにより形成することができる。また、シリコン基板６００よりもキャリア濃度の低いシリコン膜を成膜することにより形成してもよい。不純物半導体領域６６０の厚さは、バンドベンディングの空乏層幅よりも薄くすることが望ましい。不純物半導体領域６６０の幅すべてがバンドベンディングされていれば、光電流の取り出しの妨げとはならず好ましい。
なお、不純物半導体領域６６０は、ＢＳＦ（Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）層として、シリコン基板６００と同じ導電型を有し、かつシリコン基板６００よりも高濃度のキャリアを有する領域としてもよい。ＢＳＦ層を設けることにより、ｎ−ｎ＋接合またはｐ−ｐ＋接合が形成される。それにより、バンドベンディングによる電位障壁ができる。また、それに加えて、低仕事関数材料で構成された第２の電極６９１によるバンドベンディングの電位障壁も得られ、第２の電極６９１近傍での少数キャリアの再結合の抑制効果が得られることで、ホールの拡散電流を抑制することができる。
また、本発明の一態様における光電変換装置は、図２８（ａ）、（ｂ）、（ｃ）に示す構造としてもよい。図２８（ａ）、（ｂ）、（ｃ）に示す光電変換装置は、ｎ型のシリコン基板６００、該シリコン基板の一方の面に形成されたｐ型の伝導性を有する酸化物半導体層６１０、該酸化物半導体層上に形成された透光性導電膜６５０、該透光性導電膜上に形成された第１の電極６７０、シリコン基板６００の他方の面に形成されたパッシベーション層６８０、該シリコン基板と接する第２の電極６９１を含んで構成される。
パッシベーション層６８０には、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン（ＳｉＮｘＯｙ（ｘ＞ｙ＞０））膜、酸化窒化シリコン（ＳｉＯｘＮｙ（ｘ＞ｙ＞０））膜、酸化アルミニウム膜などの絶縁膜を用いることができる。パッシベーション層６８０を設けることで、シリコン基板６００の裏面側における少数キャリアの再結合を低減させることができ、光電変換装置の発電出力電圧を向上させることができる。また、シリコン基板よりも屈折率が小さい材料で形成された膜をパッシベーション層６８０として用いることで、シリコン基板裏面での反射率を上げることができる。したがって、前述した光電変換装置の開放電圧を向上させる効果のほか、発電出力電流を向上させることもできる。
図２８（ａ）に示す光電変換装置の構造は、パッシベーション層６８０に設けた開口部でシリコン基板６００と第２の電極６９１とが接する構造である。また、図２８（ｂ）に示す光電変換装置の構造は、パッシベーション層６８０の開口部付近のみに不純物半導体領域６６０を設け、該開口部で不純物半導体領域６６０と第２の電極６９１とが接する構造である。図２８（ｂ）の構造の光電変換装置では、図２５（ｂ）の光電変換装置と同様に、不純物半導体領域６６０を設けることによりホールの拡散電流６０２ｂを抑制しやすくなる。また、図２８（ｃ）に示す光電変換装置の構造は、シリコン基板６００の受光面の他方の面に不純物半導体領域６６０を設け、該開口部で不純物半導体領域６６０と第２の電極６９１とが接する構造である。図２８（ｃ）の構造の光電変換装置では、図２５（ｃ）の光電変換装置と同様に、不純物半導体領域６６０を設けることによりパッシベーション層６８０を介して、シリコン基板６００および不純物半導体領域６６０にバンドベンディングが得られ、ホールの拡散電流６０２ｂを抑制しやすくなる。
また、図２５（ａ）および図２８（ａ）の構造の光電変換装置においては、シリコン基板６００の導電型をｎ型ではなく、ｉ型としてもよい。光電変換層のシリコン基板自体のキャリアを低濃度化させることで、表面側の電子の電位障壁が下がるものの、裏面側のホールの電位障壁およびバンドベンディング幅が得られやすくなる。また、ｉ型のシリコン基板を用いるため、キャリア濃度が極めて低いことにより拡散長を長くすることができる。それにより、電子の熱放出電流とホールの拡散電流で構成される総合的なダイオード電流の低減が可能、および、酸化物半導体層６１０とシリコン基板６００の接合間に加えてシリコン基板６００と第２の電極６９１接合間の両方で光起電力による電圧生成をすることができる。
酸化物半導体層６１０は、複数の酸化物を混合することにより、導電型を変化させることができる。例えば、酸化モリブデンでは、三酸化モリブデン（ＭｏＯ３）と、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））とを含む混合組成物とすることで、ｐ型の伝導性を付与することができる。上記混合組成物においては、ＭｏＯｙ（２＜ｙ＜３）を４％以上含む組成とすることで、高濃度のキャリアを有するｐ型半導体として振る舞うことができる。ここで、ｐ型の伝導性とは、フェルミ準位が伝導帯より価電子帯に近いこと、あるいはｐ型のキャリアであるホールを移動することができることを指す以外に、逆の導電型であるｎ型の伝導性を有する材料と接続した際に仕事関数の差によるバンドベンディングによっても、ｎ型の伝導性を有する半導体材料との接合した素子の電流−電圧（Ｉ−Ｖ）特性が整流性を示すものを含むこととする。
上記の二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））には、例えば、Ｍｏ２Ｏ５、Ｍｏ３Ｏ８、Ｍｏ８Ｏ２３、Ｍｏ９Ｏ２６、Ｍｏ４Ｏ１１、Ｍｏ１７Ｏ４７、Ｍｏ５Ｏ１４などや、ＭｏＯ３中の一部の酸素原子が欠損してＭｏＯ２とＭｏＯ３の中間的な組成となったものを用いることができる。これらは、ＭｏＯ３を原料として、その一部を還元することにより形成することができる。
また、酸化モリブデン膜はパッシベーション効果が高く、シリコン表面の欠陥を低減させることができ、キャリアのライフタイムを向上させることができる。
また、本発明の一態様における光電変換装置は、図２９（ａ）、（ｂ）、図３０（ａ）、（ｂ）、（ｃ）に示すように、シリコン酸化物層６１１を有さない構造としてもよい。シリコン酸化物層６１１を有さず、かつシリコン基板６００と酸化物半導体層６１０の界面再結合が少なければ、シリコン酸化物層６１１の抵抗による電圧降下が低減でき、出力を向上させることができる。
次に、図２５（ａ）に示した光電変換装置の作製方法については、実施の形態４で説明した図１６の光電変換装置の作製方法を参照することができる。なお、シリコン基板６００の他方の面上に形成する第２の電極６９１としては、Ｍｇ、ＭｇＯ、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＢａＯ、ＳｒＯ、ＣａＯ、ＧｄＢ、ＹＢ６、ＬａＢ６、Ｙ、Ｈｆ、Ｎｄ、Ｌａ、Ｃｅ、Ｓｍ、Ｃａ、Ｇｄから選ばれた１つ以上の材料を含むことが好ましい。これらの材料を用いた第２の電極６９１は、スパッタ法や蒸着法などで形成することができる。また、上記材料とＡｌやＡｇなどの低抵抗金属、または銀ペーストなどの導電性樹脂を積層した構成としてもよい。
また、図３３（ａ）の構成の光電変換装置を形成するには、第２の電極６９１を形成する工程の前に、半導体領域６９２を形成すればよい。半導体領域６９２として、例えば、ＭｇＯ、ＢａＯ、ＳｒＯ、ＣａＯなどから選ばれた１つ以上の半導体材料で形成することができる。このとき第２の電極６９１は、Ａｌ、Ａｇ、Ｍｇ、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＧｄＢ、ＹＢ６、ＬａＢ６、Ｙ、Ｈｆ、Ｎｄ、Ｌａ、Ｃｅ、Ｓｍ、Ｃａ、Ｇｄから選ばれた１つ以上の導体で形成することができる。
また、図３３（ｂ）の構成の光電変換装置を形成するには、第２の電極６９１を形成する工程の前に、シリコン基板６００とは逆の導電型を付与する不純物をシリコン基板６００の他方の面に拡散させて、不純物半導体領域６６０し、半導体領域６９２を形成すればよい。不純物半導体領域６６０は、例えば、ホウ素、アルミニウム、ガリウムなどを拡散させる。また、プラズマＣＶＤ法などにより、ｎ−型またはｐ−型の非晶質シリコン膜や微結晶シリコン膜をシリコン基板６００の他方の面上に成膜して不純物半導体領域６６０を形成してもよい。また、不純物半導体領域６６０の代替として、ｉ型の非晶質シリコン膜や微結晶シリコン膜を用いてもよい。また、半導体領域６９２は、例えば、ＭｇＯ、ＢａＯ、ＳｒＯ、ＣａＯなどから選ばれた１つ以上の半導体材料で形成することができる。このとき第２の電極１９１は、Ａｌ、Ａｇ、Ｍｇ、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＧｄＢ、ＹＢ６、ＬａＢ６、Ｙ、Ｈｆ、Ｎｄ、Ｌａ、Ｃｅ、Ｓｍ、Ｃａ、Ｇｄから選ばれた１つ以上の導体で形成することができる。
本実施の形態は、他の実施の形態と自由に組み合わすことができる。
（実施の形態８）
上述の酸化物半導体材料は、金属、ｉ型半導体材料、またはｎ型半導体材料などと接合を形成することにより、トランジスタ、ダイオード、光電変換装置、電気光学装置、発光表示装置、記憶装置、撮像装置、半導体回路および電子機器などの様々な半導体装置に適用することができる。例えば、トランジスタのチャネル領域に用いることにより、ｐチャネル型のトランジスタを形成することができる。また、ｉ型半導体層、および／またはｎ型半導体層との組み合わせにより、ｐ−ｉ接合デバイス、ｐ−ｉ−ｎ接合デバイス、ｐ−ｎ接合デバイスなどを形成することができる。該酸化物半導体材料を用いることにより、シリコン系半導体材料を用いた場合とは異なる光学特性および／または電気特性を有する半導体装置を形成することができ、半導体装置の電気特性の向上、信頼性の向上、低消費電力化など様々な利点を得ることができる。本実施の形態では、上該半導体装置を電子機器に適用する場合について、図３１を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、該半導体装置を適用する場合について説明する。
図３１（Ａ）は、ノート型のパーソナルコンピュータであり、筐体１７０１、筐体１７０２、表示部１７０３、キーボード１７０４などによって構成されている。筐体１７０１と筐体１７０２内に設けられた少なくとも一つ以上の半導体装置は、本発明の一態様である酸化物半導体材料を用いて形成することができる。
図３１（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体１７１１には、表示部１７１３と、外部インターフェース１７１５と、操作ボタン１７１４等が設けられている。また、携帯情報端末を操作するスタイラス１７１２などを備えている。本体１７１１内に設けられた半導体装置は、本発明の一態様である酸化物半導体材料を用いて形成することができる。
図３１（Ｃ）は、電子ペーパーを実装した電子書籍である、電子書籍１７２０は、筐体１７２１と筐体１７２３の２つの筐体で構成されている。筐体１７２１および筐体１７２３には、それぞれ表示部１７２５および表示部１７２７が設けられている。筐体１７２１と筐体１７２３は、軸部１７３７により接続されており、該軸部１７３７を軸として開閉動作を行うことができる。また、筐体１７２１は、電源１７３１、操作キー１７３３、スピーカー１７３５などを備えている。筐体１７２１および筐体１７２３内に設けられた少なくとも一つ以上の半導体装置は、本発明の一態様である酸化物半導体材料を用いて形成することができる。
図３１（Ｄ）は、携帯電話機であり、筐体１７４０と筐体１７４１の２つの筐体で構成されている。さらに、筐体１７４０と筐体１７４１は、スライドし、図３１（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。また、筐体１７４１は、表示パネル１７４２、スピーカー１７４３、マイクロフォン１７４４、タッチパネル１７４５、ポインティングデバイス１７４６、カメラ１７４７、外部接続端子１７４８などを備えている。また、筐体１７４０は、携帯電話機の充電を行う太陽電池１７４９、外部メモリスロット１７５０などを備えている。また、アンテナは、筐体１７４１に内蔵されている。筐体１７４０および筐体１７４１内に設けられた少なくとも一つ以上の半導体装置は、本発明の一態様である酸化物半導体材料を用いて形成することができる。
図３１（Ｅ）は、デジタルカメラであり、本体１７６１、表示部１７６７、接眼部１７６３、操作スイッチ１７６４、表示部１７６５、バッテリー１７６６などによって構成されている。本体１７６１内に設けられた少なくとも一つ以上の半導体装置は、本発明の一態様である酸化物半導体材料を用いて形成することができる。
図３１（Ｆ）は、テレビジョン装置であり、筐体１７７１、表示部１７７３、スタンド１７７５などで構成されている。テレビジョン装置１７７０の操作は、筐体１７７１が備えるスイッチや、リモートコントローラ１７８０により行うことができる。筐体１７７１およびリモートコントローラ内に設けられた少なくとも一つ以上の半導体装置は、本発明の一態様である酸化物半導体材料を用いて形成することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、本発明の一態様である酸化モリブデン膜（ＭｏＯ３＋ＭｏＯｙ（２＜ｙ＜３））を用いて作製したダイオード素子の電気特性に関して説明する。
実施の形態１において詳細を説明したＭｏＯ３およびＭｏＯｙ（２＜ｙ＜３）を含む酸化モリブデン膜を用いてダイオードを作製し、電気特性を評価した。酸化モリブデン膜の導電型は、導電型やキャリア濃度の異なるシリコン基板との接続によって形成されたダイオードの電流−電圧（Ｉ−Ｖ）特性から判断することができる。
作製したダイオードの素子は、一導電型を有する単結晶シリコン基板と、該単結晶シリコン基板の一方の面に成膜された酸化モリブデン膜と、該単結晶シリコン基板の他方の面に成膜された該単結晶シリコン基板と同じ導電型を有する非晶質シリコン膜と、該酸化モリブデン膜上に成膜されたアルミニウム電極と、該非晶質シリコン膜上に成膜されたアルミニウム電極で構成される。
単結晶シリコン基板には、ｎ型の導電型を付与する不純物としてリン（Ｐ）を添加したｎ型の単結晶シリコン、あるいはｐ型の導電型を付与する不純物としてホウ素（Ｂ）を添加したｐ型の単結晶シリコンの２種類を用いた。
酸化モリブデン膜の膜厚は５０ｎｍとし、実施の形態１で説明した方法で形成した。
非晶質シリコン膜は、プラズマＣＶＤ法にて形成した。ｎ型の単結晶シリコン基板を用いた場合は、ｎ型の非晶質シリコンを形成し、ｐ型の単結晶シリコン基板を用いた場合は、ｐ型の非晶質シリコンを成膜した。ｎ型の非晶質シリコンは、モノシラン（ＳｉＨ４）と水素希釈されたホスフィン（ＰＨ３）を混合したガスをプラズマ励起させて成膜した。ｐ型の非晶質シリコンは、モノシラン（ＳｉＨ４）と水素希釈されたジボランガス（Ｂ２Ｈ６）を混合したガスをプラズマ励起させて成膜した。なお、非晶質シリコン膜は、作製するダイオード素子において単結晶シリコンと金属電極との間でショットキー接合が形成されることを防止し、オーミックな接合を形成するために上記単結晶シリコン基板よりもキャリア濃度が高くなるように形成した。したがって、非晶質シリコン膜を成膜する以外に、単結晶シリコン基板にシリコン基板と同じ導電型を付与する不純物を熱拡散させた領域を設けてもよい。ここでは、シリコン基板と同じ導電型を有する非晶質シリコン膜を用い、膜厚は１０ｎｍとした。
該酸化モリブデン膜上に成膜されたアルミニウム電極、および該非晶質シリコン膜上に成膜されたアルミニウム電極は、抵抗加熱による蒸着法にて形成した。
以上の方法で、酸化モリブデン膜と単結晶シリコン基板を接合させてダイオードを作製した。作製したダイオードの電気特性は、単結晶シリコン側の電極をグランドとして、酸化モリブデン側の電極に電圧を印加して、Ｉ−Ｖ特性を測定した。
図４（ａ）はｎ型のシリコン基板上に、図４（ｂ）はｐ型のシリコン基板上に、それぞれ酸化モリブデン膜を形成した素子のＩ−Ｖ特性である。該酸化モリブデン膜は、ＭｏＯ３およびＭｏＯｙ（２＜ｙ＜３）を含む混合組成物である。
ＭｏＯｙ（２＜ｙ＜３）を含有する割合が約３％以下の酸化モリブデン膜を用いた素子では、図４（ａ）、４（ｂ）とも整流性を示している。一方、ＭｏＯｙ（２＜ｙ＜３）を含有する割合が約４％以上の酸化モリブデン膜を用いた素子では、図４（ａ）では整流性を示し、図４（ｂ）ではオーム性を示している。
したがって、ＭｏＯｙ（２＜ｙ＜３）を約４％以上含む酸化モリブデン膜を用いた場合、ｎ型シリコン基板との接合時にはｐ−ｎ接合、ｐ型シリコン基板との接合時にｐ−ｐ接合が形成されているといえる。
また、ＭｏＯｙ（２＜ｙ＜３）を含有する割合が約４％以上の酸化モリブデン膜は、ヘテロ接合でもｎ型のシリコン基板との接合時のみ整流性を示すことから高濃度のキャリアを有するｐ型の導電型であることがわかる。
なお、ＭｏＯｙ（２＜ｙ＜３）が約３％以下の酸化モリブデン膜では、バンドギャップの異なるヘテロ接合のため、ｎ型のシリコン基板を用いた素子、ｐ型のシリコン基板を用いた素子ともに整流性を示す。そのため、フェルミ準位が価電子帯側に近いか、伝導帯側に近いか、特定が困難である。すなわち、ＭｏＯｙ（２＜ｙ＜３）が約３％以下では、ｎ型の導電型、ｉ型の導電型、ｐ型の導電型とも特定されない。
上記の実験により、ＭｏＯ３およびＭｏＯｙ（２＜ｙ＜３）の混合組成物からなる酸化モリブデン膜において、ＭｏＯｙ（２＜ｙ＜３）を約４％以上含む酸化モリブデン膜は、ｐ型の導電型を有する酸化物半導体材料であることが示された。
本実施例は、実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、本発明の一態様の光電変換装置に関する実験結果を説明する。
実施の形態１で詳細を説明した、三酸化モリブデン（ＭｏＯ３）と、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））を含む酸化モリブデン膜を酸化物半導体層として用いた光電変換装置の電気特性を評価した。
作製した光電変換装置には、実施の形態５の図１９（ｂ）に示した構造を用いた。酸化物半導体層４１０には上記酸化モリブデン膜を用い、ＭｏＯｙ（２＜ｙ＜３）を含有する割合を約２２％として作製した光電変換装置をセルＡ、ＭｏＯｙ（２＜ｙ＜３）を含有する割合を約１０％として作製した光電変換装置をセルＢ、ＭｏＯｙ（２＜ｙ＜３）を含有する割合を約３％として作製した光電変換装置をセルＣとした。
なお、本発明の一態様の光電変換装置の構成を有するセルＡ、およびセルＢにおける酸化物半導体層４１０は、実施の形態１で説明した蒸着法で成膜した酸化モリブデンで形成し、シリコン酸化物層４１１は、その成膜時におけるシリコン基板４００との界面での反応により二酸化シリコン膜とシリコン膜の混合物で形成した。セルＣの酸化物半導体層４１０は、スパッタ法で成膜した酸化モリブデンで形成し、シリコン酸化物層４１１は、その成膜時におけるシリコン基板４００との界面での反応により形成した。
セルＡ、セルＢ、セルＣともにシリコン基板４００には、ｎ型単結晶シリコン基板を用いた。セルＡ、Ｃの酸化物半導体層４１０の膜厚は約３〜１０ｎｍ、セルＢの酸化物半導体層４１０の膜厚は約４７〜５０ｎｍとした。また、シリコン基板４００と酸化物半導体層４１０の界面に形成したシリコン酸化物層３１１の膜厚は約４〜７ｎｍであった。セル面積は、セルＡ、セルＢ、セルＣともに１００ｃｍ２とした。
図３２は、作製したセルＡ、セルＢ、セルＣのＩ−Ｖ特性である。測定は、ソーラーシミュレータにより発生させた疑似太陽光（ＡＭ１．５Ｇ、照射強度は１００ｍＷ／ｃｍ２）を用い、温度２５℃環境下で行った。それぞれ、短絡電流密度（Ｊｓｃ）は、セルＡが３２．８ｍＡ／ｃｍ２、セルＢが２９．４ｍＡ／ｃｍ２、セルＣが０．０１ｍＡ／ｃｍ２であり、開放電圧（Ｖｏｃ）は、セルＡが０．６４２Ｖ、セルＢが０．６３５Ｖ、セルＣが０．０２８Ｖとなり、セルＡ、セルＢが高い電気特性を示し、またセルＡが最も高い電気特性結果となった。
上記の結果より、セルＡ、セルＢが、良好なｐ型の導電型を有する酸化物半導体層を有しているといえる。また、セルＡ、セルＢは、酸化物半導体層中をｐ型の伝導キャリアであるホールを移動することができるため、光吸収して励起されたホールを酸化物半導体層側の電極で収集することができる。したがって、本発明の一態様の光電変換装置の構成を有するセルＡ、およびセルＢは、大きな短絡電流密度（Ｊｓｃ）を得ることができる。
本実施例は、実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１００ シリコン基板
１１０ 酸化物半導体層
１１２ ピーク
１１３ ピーク
１３０ 不純物領域
１５０ 透光性導電膜
１７０ 電極
１８０ パッシベーション層
１９０ 電極
１９１ 電極
２００ シリコン基板
２０１ シリコン半導体層
２０２ シリコン半導体層
２０３ シリコン半導体層
２１０ 酸化物半導体層
２５０ 透光性導電膜
２７０ 電極
２８０ 透光性導電膜
２９０ 電極
３００ シリコン基板
３０１ａ 電位障壁
３０１ｂ 電位障壁
３０２ シリコン半導体層
３０２ａ 熱放出電流
３０２ｂ 拡散電流
３０３ シリコン半導体層
３１０ 酸化物半導体層
３１１ シリコン酸化物層
３１２ エネルギー準位
３１３ エネルギー準位
３３０ 不純物領域
３５０ 透光性導電膜
３７０ 電極
３８０ パッシベーション層
３９０ 電極
４００ シリコン基板
４０１ シリコン半導体層
４０２ シリコン半導体層
４０３ シリコン半導体層
４１０ 酸化物半導体層
４１１ シリコン酸化物層
４５０ 透光性導電膜
４７０ 電極
４９０ 電極
５００ シリコン基板
５１０ 酸化物半導体層
５１１ シリコン酸化膜層
５２０ 不純物領域
５３０ 不純物領域
５４０ 不純物領域
５５１ 透光性薄膜
５６０ パッシベーション層
５７０ 電極
５９０ 電極
６００ シリコン基板
６０１ａ 電位障壁
６０１ｂ 電位障壁
６０１ｃ 電位障壁
６０２ａ 熱放出電流
６０２ｂ 拡散電流
６０２ｃ ホール電流
６１０ 酸化物半導体層
６１１ シリコン酸化物層
６１２ エネルギー準位
６１３ エネルギー準位
６５０ 透光性導電膜
６６０ 不純物半導体領域
６７０ 電極
６８０ パッシベーション層
６９１ 電極
６９２ 半導体領域
１４８６ 入射エネルギー
１７０１ 筐体
１７０２ 筐体
１７０３ 表示部
１７０４ キーボード
１７１１ 本体
１７１２ スタイラス
１７１３ 表示部
１７１４ 操作ボタン
１７１５ 外部インターフェース
１７２０ 電子書籍
１７２１ 筐体
１７２３ 筐体
１７２５ 表示部
１７２７ 表示部
１７３１ 電源
１７３３ 操作キー
１７３５ スピーカー
１７３７ 軸部
１７４０ 筐体
１７４１ 筐体
１７４２ 表示パネル
１７４３ スピーカー
１７４４ マイクロフォン
１７４５ タッチパネル
１７４６ ポインティングデバイス
１７４７ カメラ
１７４８ 外部接続端子
１７４９ 太陽電池
１７５０ 外部メモリスロット
１７６１ 本体
１７６３ 接眼部
１７６４ 操作スイッチ
１７６５ 表示部
１７６６ バッテリー
１７６７ 表示部
１７７０ テレビジョン装置
１７７１ 筐体
１７７３ 表示部
１７７５ スタンド
１７８０ リモートコントローラ

Claims (24)

  1. 二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））が含有されていることを特徴とするｐ型半導体材料。
  2. 三酸化モリブデンと、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））とが混合されていることを特徴とするｐ型半導体材料。
  3. 請求項１または２において、前記二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））を含有する割合は、４％以上であることを特徴とするｐ型半導体材料。
  4. 一対の電極間に、
    ｎ型の導電型を有するシリコン基板と、
    前記シリコン基板の一方の面に形成されたｐ型の導電型を有する酸化物半導体層と、
    前記酸化物半導体層上に形成された透光性導電膜と、
    前記シリコン基板の他方の面に形成されたｎ型の導電型を有し、前記シリコン基板よりもキャリア濃度の高い不純物領域と、
    を有し、
    前記酸化物半導体層は、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））が含有された酸化モリブデン膜であることを特徴とする半導体装置。
  5. 請求項４において、前記不純物領域と前記電極の一方との間に、開口部を有する絶縁層が形成され、前記開口部において前記不純物領域と前記電極の一方が接していることを特徴する半導体装置。
  6. 請求項４乃至６のいずれか一項において、前記シリコン基板と前記酸化物半導体層との間に、シリコン酸化物層が形成されていることを特徴とする半導体装置。
  7. 一対の電極間に、
    ｎ型の導電型を有するシリコン基板と、
    前記シリコン基板の一方の面に形成された、ｉ型またはｐ型の導電型を有する第１のシリコン半導体層と、
    前記第１のシリコン半導体層上に形成された、ｐ型の導電型を有する酸化物半導体層と、
    前記酸化物半導体層上に形成された透光性導電膜と、
    前記シリコン基板の他方の面に形成された、ｉ型またはｎ型の導電型を有する第２のシリコン半導体層と、
    前記第２のシリコン半導体層上に形成された、ｎ型の導電型を有する第３のシリコン半導体層と、
    を有し、
    前記酸化物半導体層は、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））が含有された酸化モリブデン膜であることを特徴とする半導体装置。
  8. 請求項７において、前記第２のシリコン半導体層は、前記シリコン基板よりもキャリア濃度が低く、前記第３のシリコン半導体層は、前記シリコン基板よりもキャリア濃度が高いことを特徴とする半導体装置。
  9. 請求項７または８において、前記酸化物半導体層のキャリア濃度は、前記第１のシリコン半導体層よりもキャリア濃度が高いことを特徴とする半導体装置。
  10. 請求項７乃至９のいずれか一項において、前記第１のシリコン半導体層と酸化物半導体層との間に、シリコン酸化物層が形成されていることを特徴とする半導体装置。
  11. 請求項７または８において、前記第１のシリコン半導体層が省かれた構造であることを特徴とする半導体装置。
  12. 請求項１１において、前記シリコン基板と前記酸化物半導体層との間に、シリコン酸化物層が形成されていることを特徴とする半導体装置。
  13. 請求項４乃至１２のいずれか一項において、前記酸化物半導体層は、三酸化モリブデンを含む酸化モリブデン膜であることを特徴とする半導体装置。
  14. 請求項４乃至１３のいずれか一項において、前記酸化物半導体層は、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））を含有する割合が４％以上の酸化モリブデン膜であることを特徴とする半導体装置。
  15. ｎ型の導電型を有するシリコン基板と、
    前記シリコン基板の一方の面上に形成された、仕事関数が前記シリコン基板よりも大きく、ｐ型の伝導性を有する酸化物半導体層と、
    前記酸化物半導体層上に形成された透光性導電膜と、
    前記透光性導電膜上に形成された第１の電極と、
    前記シリコン基板の他方の面に形成された第２の電極と、
    を有し、
    前記第２の電極は、仕事関数が前記シリコン基板よりも小さい材料で形成されていることを特徴とする半導体装置。
  16. ｎ型の導電型を有するシリコン基板と、
    前記シリコン基板の一方の面に形成された、仕事関数が前記シリコン基板よりも大きく、ｐ型の伝導性を有する酸化物半導体層と、
    前記酸化物半導体層上に形成された透光性導電膜と、
    前記透光性導電膜上に形成された第１の電極と、
    前記シリコン基板の他方の面に形成された、ｉ型またはｎ型の導電型を有する第２のシリコン半導体層と、
    前記第２のシリコン半導体層上に形成された第２の電極と、
    を有し、
    前記第２の電極は、仕事関数が前記シリコン基板よりも小さい材料で形成されていることを特徴とする半導体装置。
  17. 請求項１５または１６において、前記シリコン基板と前記酸化物半導体層との間にシリコン酸化物層が形成されていることを特徴とする半導体装置。
  18. 請求項１５乃至１７のいずれか一項において、前記シリコン基板と前記第２の電極との間に、開口部を有する絶縁層が形成され、前記開口部において前記シリコン基板または第２のシリコン半導体層と前記第２の電極が接していることを特徴する半導体装置。
  19. ｎ型の導電型を有するシリコン基板と、
    前記シリコン基板の一方の面に形成された、ｉ型またはｐ型の導電型を有する第１のシリコン半導体層と、
    前記第１のシリコン半導体層上に形成された、仕事関数が前記シリコン基板よりも大きく、ｐ型の伝導性を有する酸化物半導体層と、
    前記酸化物半導体層上に形成された透光性導電膜と、
    前記透光性導電膜上に形成された第１の電極と、
    前記シリコン基板の他方の面に形成された、ｉ型またはｎ型の導電型を有する第２のシリコン半導体層と、
    前記第２のシリコン半導体層上に形成された第２の電極と、
    を有し、
    前記第２の電極は、仕事関数が前記シリコン基板よりも小さい材料で形成されていることを特徴とする半導体装置。
  20. 請求項１９において、前記第１のシリコン半導体層と前記酸化物半導体層との間にシリコン酸化物層が形成されていることを特徴とする半導体装置。
  21. 請求項１９または２０において、前記第１のシリコン半導体層および前記第２のシリコン半導体層は、前記シリコン基板よりもキャリア濃度が低いことを特徴とする半導体装置。
  22. 請求項１５乃至２１のいずれか一項において、前記酸化物半導体層は、二酸化モリブデンおよび三酸化モリブデンの中間組成を有する酸化モリブデン（ＭｏＯｙ（２＜ｙ＜３））が含有された酸化モリブデン膜であることを特徴とする半導体装置。
  23. 請求項１５乃至２２のいずれか一項において、前記第２の電極は、仕事関数が４．２ｅＶ以下の材料で形成されていることを特徴とする半導体装置。
  24. 請求項１５乃至２３のいずれか一項において、前記第２の電極は、Ｍｇ、ＭｇＯ、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＢａＯ、ＳｒＯ、ＣａＯ、ＧｄＢ、ＹＢ６、ＬａＢ６、Ｙ、Ｈｆ、Ｎｄ、Ｌａ、Ｃｅ、Ｓｍ、Ｃａ、Ｇｄから選ばれた１つ以上の材料を含むことを特徴とする半導体装置。
JP2013025334A 2012-02-17 2013-02-13 ｐ型半導体材料および半導体装置 Active JP6108858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013025334A JP6108858B2 (ja) 2012-02-17 2013-02-13 ｐ型半導体材料および半導体装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012032659 2012-02-17
JP2012032644 2012-02-17
JP2012032644 2012-02-17
JP2012032659 2012-02-17
JP2012092002 2012-04-13
JP2012092002 2012-04-13
JP2013025334A JP6108858B2 (ja) 2012-02-17 2013-02-13 ｐ型半導体材料および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017042612A Division JP6329660B2 (ja) 2012-02-17 2017-03-07 光電変換装置

Publications (3)

Publication Number Publication Date
JP2013234106A true JP2013234106A (ja) 2013-11-21
JP2013234106A5 JP2013234106A5 (ja) 2016-02-25
JP6108858B2 JP6108858B2 (ja) 2017-04-05

Family

ID=48915409

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013025334A Active JP6108858B2 (ja) 2012-02-17 2013-02-13 ｐ型半導体材料および半導体装置
JP2017042612A Expired - Fee Related JP6329660B2 (ja) 2012-02-17 2017-03-07 光電変換装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017042612A Expired - Fee Related JP6329660B2 (ja) 2012-02-17 2017-03-07 光電変換装置

Country Status (3)

Country Link
US (2) US8772770B2 (ja)
JP (2) JP6108858B2 (ja)
DE (1) DE102013202518A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211397A (ja) * 2012-03-30 2013-10-10 Semiconductor Energy Lab Co Ltd ｐ型半導体材料、および光電変換装置の作製方法
JP2016174154A (ja) * 2015-03-17 2016-09-29 エルジー エレクトロニクス インコーポレイティド 太陽電池
JP2017069567A (ja) * 2015-10-01 2017-04-06 エルジー エレクトロニクス インコーポレイティド 太陽電池
WO2018043503A1 (ja) * 2016-08-31 2018-03-08 株式会社Flosfia ｐ型酸化物半導体及びその製造方法
JP2018117125A (ja) * 2017-01-20 2018-07-26 エルジー エレクトロニクス インコーポレイティド 異種接合太陽電池及びその製造方法
JP2020098929A (ja) * 2017-05-19 2020-06-25 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
WO2023062846A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 光電変換素子及び撮像装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179444A1 (ja) * 2012-05-31 2013-12-05 三洋電機株式会社 テクスチャサイズの測定装置、太陽電池の製造システム、及び太陽電池の製造方法
KR101458566B1 (ko) * 2013-05-21 2014-11-07 재단법인대구경북과학기술원 정류소자 및 그의 제조 방법
KR101457812B1 (ko) * 2013-08-19 2014-11-05 포항공과대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
CN109273549A (zh) * 2013-11-04 2019-01-25 哥伦布光伏有限责任公司 光伏电池
KR20160052270A (ko) * 2014-11-04 2016-05-12 엘지전자 주식회사 태양 전지
US20160351733A1 (en) * 2015-06-01 2016-12-01 International Business Machines Corporation Dry etch method for texturing silicon and device
WO2018078666A1 (ja) * 2016-10-25 2018-05-03 信越化学工業株式会社 高光電変換効率太陽電池及び高光電変換効率太陽電池の製造方法
KR102581702B1 (ko) * 2016-10-25 2023-09-22 신에쓰 가가꾸 고교 가부시끼가이샤 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조방법
KR101995833B1 (ko) * 2016-11-14 2019-07-03 엘지전자 주식회사 태양 전지 및 이의 제조 방법
WO2019159236A1 (ja) * 2018-02-13 2019-08-22 シャープ株式会社 発光素子、発光デバイス、発光素子の製造装置
CN108389929A (zh) * 2018-04-11 2018-08-10 浙江师范大学 一种选择性接触晶体硅异质结太阳能电池及其制备方法
CN108878570B (zh) * 2018-06-01 2020-06-26 上海大学 空穴选择型MoOx/SiOx(Mo)/n-Si异质结、太阳电池器件及其制备方法
WO2019242761A1 (zh) * 2018-06-22 2019-12-26 晶澳太阳能有限公司 晶体硅太阳能电池及其制备方法、光伏组件
CN113193062A (zh) * 2021-04-13 2021-07-30 Tcl华星光电技术有限公司 光电传感器及其制作方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005359A (ja) * 2003-06-10 2005-01-06 Takashi Katoda 半導体を用いた電子デバイス
JP2006128154A (ja) * 2004-10-26 2006-05-18 Takashi Katoda 基板上に形成された金属酸化物層とその作製方法
JP2007500661A (ja) * 2003-07-22 2007-01-18 ハー ツェー シュタルク インコーポレイテッド ＭｏＯ２粉末の製造法、ＭｏＯ２粉末から製造された製品、ＭｏＯ２薄膜の付着およびこのような材料の使用方法
JP2009231610A (ja) * 2008-03-24 2009-10-08 Pioneer Electronic Corp 有機太陽電池及び有機太陽電池の製造方法
JP2012507175A (ja) * 2008-10-28 2012-03-22 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン 赤色、緑色、および青色の副要素を有する積層白色ｏｌｅｄ

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795603B2 (ja) 1990-09-20 1995-10-11 三洋電機株式会社 光起電力装置
JP3106810B2 (ja) 1993-11-04 2000-11-06 富士電機株式会社 非晶質酸化シリコン薄膜の生成方法
ES2188665T3 (es) 1994-06-02 2003-07-01 Forssmann Wolf Georg Procedimiento para la preparacion de fragmentos de cardiodilatina, fragmentos de cardiodilatina muy purificados y productos intermedios para su preparacion.
JP3469729B2 (ja) 1996-10-31 2003-11-25 三洋電機株式会社 太陽電池素子
JP4662616B2 (ja) 2000-10-18 2011-03-30 パナソニック株式会社 太陽電池
JP2004214300A (ja) 2002-12-27 2004-07-29 National Institute Of Advanced Industrial & Technology ヘテロ接合を有する太陽電池
JP2004342678A (ja) 2003-05-13 2004-12-02 Rikogaku Shinkokai Ｃｕ（Ｉｎ１−ｘＧａｘ）Ｓｅ２膜の製造方法及び太陽電池
JP4519423B2 (ja) * 2003-05-30 2010-08-04 創世理工株式会社 半導体を用いた光デバイス
JP4169671B2 (ja) * 2003-09-24 2008-10-22 三洋電機株式会社 光起電力素子の製造方法
JP2005109360A (ja) 2003-10-01 2005-04-21 National Institute Of Advanced Industrial & Technology ヘテロ接合太陽電池
JP2005243378A (ja) * 2004-02-26 2005-09-08 Kyocera Corp 光電変換装置
JP2006013028A (ja) 2004-06-24 2006-01-12 National Institute Of Advanced Industrial & Technology 化合物太陽電池及びその製造方法
US7989694B2 (en) 2004-12-06 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element, solar battery, and photo sensor
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US20070277874A1 (en) 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
US20070277875A1 (en) 2006-05-31 2007-12-06 Kishor Purushottam Gadkaree Thin film photovoltaic structure
US20090139558A1 (en) 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
EP2075850A3 (en) 2007-12-28 2011-08-24 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and manufacturing method thereof
US8222516B2 (en) * 2008-02-20 2012-07-17 Sunpower Corporation Front contact solar cell with formed emitter
JP4829926B2 (ja) * 2008-05-29 2011-12-07 本田技研工業株式会社 太陽電池及び太陽電池の製造方法
JP5760334B2 (ja) * 2009-06-19 2015-08-05 大日本印刷株式会社 有機電子デバイス及びその製造方法
JP2011009419A (ja) * 2009-06-25 2011-01-13 Konica Minolta Holdings Inc 太陽電池ユニットとその製造方法
US9214576B2 (en) * 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
JP5894379B2 (ja) 2010-06-18 2016-03-30 株式会社半導体エネルギー研究所 光電変換装置
JP2012023343A (ja) 2010-06-18 2012-02-02 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP2012032644A (ja) 2010-07-30 2012-02-16 Fujifilm Corp 放射線撮影装置
JP5729935B2 (ja) 2010-07-30 2015-06-03 キヤノン株式会社 画像形成装置
JP2012092002A (ja) 2010-09-29 2012-05-17 Sekisui Chem Co Ltd スラリー組成物の製造方法
US20120211065A1 (en) 2011-02-21 2012-08-23 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
KR20120095786A (ko) 2011-02-21 2012-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치
KR20120095790A (ko) 2011-02-21 2012-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치
US20120234392A1 (en) 2011-03-17 2012-09-20 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US9159939B2 (en) 2011-07-21 2015-10-13 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005359A (ja) * 2003-06-10 2005-01-06 Takashi Katoda 半導体を用いた電子デバイス
JP2007500661A (ja) * 2003-07-22 2007-01-18 ハー ツェー シュタルク インコーポレイテッド ＭｏＯ２粉末の製造法、ＭｏＯ２粉末から製造された製品、ＭｏＯ２薄膜の付着およびこのような材料の使用方法
JP2006128154A (ja) * 2004-10-26 2006-05-18 Takashi Katoda 基板上に形成された金属酸化物層とその作製方法
JP2009231610A (ja) * 2008-03-24 2009-10-08 Pioneer Electronic Corp 有機太陽電池及び有機太陽電池の製造方法
JP2012507175A (ja) * 2008-10-28 2012-03-22 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン 赤色、緑色、および青色の副要素を有する積層白色ｏｌｅｄ

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211397A (ja) * 2012-03-30 2013-10-10 Semiconductor Energy Lab Co Ltd ｐ型半導体材料、および光電変換装置の作製方法
JP2016174154A (ja) * 2015-03-17 2016-09-29 エルジー エレクトロニクス インコーポレイティド 太陽電池
JP2017135421A (ja) * 2015-03-17 2017-08-03 エルジー エレクトロニクス インコーポレイティド 太陽電池
US10566483B2 (en) 2015-03-17 2020-02-18 Lg Electronics Inc. Solar cell
JP2017069567A (ja) * 2015-10-01 2017-04-06 エルジー エレクトロニクス インコーポレイティド 太陽電池
JPWO2018043503A1 (ja) * 2016-08-31 2019-07-04 株式会社Flosfia ｐ型酸化物半導体及びその製造方法
CN109643660A (zh) * 2016-08-31 2019-04-16 流慧株式会社 p-型氧化物半导体及其制造方法
WO2018043503A1 (ja) * 2016-08-31 2018-03-08 株式会社Flosfia ｐ型酸化物半導体及びその製造方法
US11087977B2 (en) 2016-08-31 2021-08-10 Flosfia Inc P-type oxide semiconductor and method for manufacturing same
CN109643660B (zh) * 2016-08-31 2024-03-05 株式会社Flosfia p-型氧化物半导体及其制造方法
US10249776B2 (en) 2017-01-20 2019-04-02 Lg Electronics Inc. Heterojunction solar cell and manufacturing method thereof
JP2018117125A (ja) * 2017-01-20 2018-07-26 エルジー エレクトロニクス インコーポレイティド 異種接合太陽電池及びその製造方法
JP2020098929A (ja) * 2017-05-19 2020-06-25 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
JP7185818B2 (ja) 2017-05-19 2022-12-08 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
WO2023062846A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 光電変換素子及び撮像装置
WO2023063252A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 光電変換素子及び撮像装置

Also Published As

Publication number Publication date
US20130214271A1 (en) 2013-08-22
DE102013202518A1 (de) 2013-08-22
US8772770B2 (en) 2014-07-08
JP6108858B2 (ja) 2017-04-05
JP2017143279A (ja) 2017-08-17
JP6329660B2 (ja) 2018-05-23
US9159793B2 (en) 2015-10-13
US20150001535A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
JP6329660B2 (ja) 光電変換装置
US9508875B2 (en) Solar cell and method for manufacturing the same
JP4257332B2 (ja) シリコン系薄膜太陽電池
Du et al. Preparation of ITO/SiOx/n-Si solar cells with non-decline potential field and hole tunneling by magnetron sputtering
TWI435454B (zh) 太陽能電池
JP2009164544A (ja) 太陽電池のパッシベーション層構造およびその製造方法
WO2020059053A1 (ja) 太陽電池、多接合型太陽電池、太陽電池モジュール及び太陽光発電システム
US20100200059A1 (en) Dual-side light-absorbing thin film solar cell
JP5826094B2 (ja) ｐ型半導体材料、および光電変換装置の作製方法
Zhang et al. Efficient photovoltaic devices based on p-ZnSe/n-CdS core–shell heterojunctions with high open-circuit voltage
US20130180577A1 (en) Photoelectric conversion device
KR101886832B1 (ko) 전하 선택 접합 실리콘 태양 전지 제조 방법
US20220262964A1 (en) Semiconductor device and solar cell and production method for semiconductor device
Montgomery et al. Development of ZnO-InP heterojunction solar cells for thin film photovoltaics
JP2012209518A (ja) 光電素子及び太陽電池
KR101172188B1 (ko) 알칼리 안티몬 화합물로 이루어진 ｐｎ 접합소자, 이의 제조 방법 및 이를 이용한 태양광소자
KR101195040B1 (ko) 태양전지 및 태양전지 제조방법
US20200091365A1 (en) Solar cell, multi-junction solar cell, solar cell module, and solar power generation system
Bullock et al. Proof-of-concept p-type silicon solar cells with molybdenum oxide partial rear contacts
Bag et al. Interlayer thickness dependence of photovoltaic properties of polycrystalline p-β-FeSi2 (Al)/n-Si (100) heterojunctions
Chowdhury et al. p-type heterojunction bifacial solar cell with rear side carrier selective contact
JP5980059B2 (ja) 太陽電池
TW201801339A (zh) 光發電元件
US20230207718A1 (en) Solar cell, method for manufacturing solar cell, multi-junction solar cell, solar cell module, and photovoltaic power generation system
JP2011091249A (ja) 太陽電池

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170307

R150 Certificate of patent or registration of utility model

Ref document number: 6108858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250