JP2012191005A - 固体撮像素子、固体撮像素子の製造方法および撮像装置 - Google Patents

固体撮像素子、固体撮像素子の製造方法および撮像装置 Download PDF

Info

Publication number
JP2012191005A
JP2012191005A JP2011053237A JP2011053237A JP2012191005A JP 2012191005 A JP2012191005 A JP 2012191005A JP 2011053237 A JP2011053237 A JP 2011053237A JP 2011053237 A JP2011053237 A JP 2011053237A JP 2012191005 A JP2012191005 A JP 2012191005A
Authority
JP
Japan
Prior art keywords
film
layer
solid
imaging device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2011053237A
Other languages
English (en)
Other versions
JP2012191005A5 (ja
Inventor
Kai Yoshiji
快 吉次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011053237A priority Critical patent/JP2012191005A/ja
Priority to TW101104780A priority patent/TW201242000A/zh
Priority to KR1020120016885A priority patent/KR20120103448A/ko
Priority to US13/402,257 priority patent/US8729450B2/en
Priority to CN201210051688.7A priority patent/CN102683361B/zh
Publication of JP2012191005A publication Critical patent/JP2012191005A/ja
Priority to US14/246,654 priority patent/US9653502B2/en
Publication of JP2012191005A5 publication Critical patent/JP2012191005A5/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】暗電流を抑制することができる固体撮像素子を提供する。
【解決手段】固体撮像素子は、光電変換が行われるフォトダイオードが形成された有効領域と、遮光膜により遮光された光学的黒領域とが形成された半導体基板と、前記有効領域上であって、負の固定電荷を有する層が少なくとも１層以上積層された第１の膜と、前記遮光領域上であって、負の固定電荷を有する層が少なくとも１層以上積層された第２の膜と、を備え、前記第１の膜が有する層の数が前記第２の膜が有する層の数と異なる。
【選択図】図１

Description

本開示は、固体撮像素子、固体撮像素子の製造方法および撮像装置に関する。
ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の固体撮像素子では、フォトダイオードにおける結晶欠陥や、半導体基板に形成された受光部とその上の絶縁層との界面における界面準位が、暗電流の原因となることが知られている。
そこで、暗電流の発生を抑制する技術として、半導体基板の全面、例えば、受光画素領域(以下、「有効領域」という)および光学的黒領域（以下、「ＯＢ領域」という）上に、負の固定電荷を持つ膜を形成する技術が提案されている。この技術では、半導体基板上に負の固定電荷を持つ膜を形成し、受光部と絶縁層との界面付近に正電荷（ホール）を蓄積することで、界面準位に起因する暗電流の発生を抑制している。
特開２０１０−２３９１１６号公報
しかしながら、界面準位に起因する暗電流は、有効領域とＯＢ領域とでは、その案電流量が異なる。従って、上述した負の固定電荷を有する膜を半導体基板の全面に形成する場合には、全体的な暗電流量は低減するものの、有効領域とＯＢ領域との暗電流差が発生し、いわゆるＯＢ段差が発生することが問題となっている。
かかる問題に鑑みて、本発明は、有効領域における暗電流と光学的黒領域における暗電流との差を小さくすることができ、いわゆるＯＢ段差を改善することができる固体撮像素子、固体撮像素子の製造方法および撮像装置を提供するものである。
そこで、本開示の固体撮像素子は、光電変換が行われるフォトダイオードが形成された有効領域と、遮光膜により遮光された光学的黒領域とが形成された半導体基板と、前記有効領域上であって、負の固定電荷を有する層が少なくとも１層以上積層された第１の膜と、前記遮光領域上であって、負の固定電荷を有する層が少なくとも１層以上積層された第２の膜と、を備え、前記第１の膜が有する層の数が前記第２の膜が有する層の数と異なるものである。
また、本開示の固体撮像素子においては、前記第１の膜は、前記半導体基板上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第１層と、前記第１層上に、前記原子層蒸着法または前記有機金属化学的気相成長法を用いて形成された第２層と、前記第２層上に、物理的気相成長を用いて形成された第３層と、を有し、前記第２の膜は、前記半導体基板上に、前記原子層蒸着法または前記有機金属化学的気相成長法を用いて形成された第１層と、前記第１層上に、前記物理的気相成長を用いて形成された第２層と、を有するものである。
また、本開示の固体撮像素子においては、前記第１の膜は、前記半導体基板上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第１層と、前記第１層上に、物理的気相成長を用いて形成された第２層と、有し、前記第２の膜は、前記半導体基板上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第１層と、前記第１層上に、物理的気相成長を用いて形成された第２層と、前記第２層上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第３層と、を有するものである。
また、本開示の固体撮像素子においては、前記第１の膜は、前記半導体基板上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第１層と、前記第１層上に、物理的気相成長を用いて形成された第２層と、前記第２層上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第３層と、を有し、前記第２の膜は、前記半導体基板上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第１層を有するものである。
また、本開示の固体撮像素子においては、前記第１の膜および前記第２の膜を構成する層は、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜からなるものである。
また、本開示の固体撮像素子の製造方法は、半導体基板に、光電変換が行われるフォトダイオードが形成された有効領域および遮光膜により遮光された光学的黒領域を形成する工程と、前記有効領域上に負の固定電荷を有する層が少なくとも１層以上積層された第１の膜を形成する工程と、前記遮光領域上に、負の固定電荷を有する層が少なくとも１層以上積層され、前記第１の膜が有する層の数とは異なる数の層を有する第２の膜を形成する工程と、を有するものである。
また、本開示の撮像装置は、前記固体撮像素子と、前記固体撮像素子に被写体像を結像する光学系と、前記固体撮像素子を駆動させる駆動パルスを生成する駆動部と、前記固体撮像素子の出力画像信号を処理する信号処理回路と、を備えるものである。
本開示によれば、有効領域における暗電流と光学的黒領域における暗電流との差を小さくすることができ、いわゆるＯＢ段差を改善することができる。
本開示の実施形態に係る固体撮像素子の断面構造を示す図である。 負の固定電荷を有する膜の膜厚と暗電流量との関係図である。 本開示の実施形態に係る固体撮像素子の製造方法を示す図である。 本開示の実施形態に係る固体撮像素子を備えた撮像装置の構成を示す図である。 変形例１係る固体撮像素子の断面構造を示す図である。 変形例１係る固体撮像素子の製造方法を示す図である。 負の固定電荷を有する膜の膜厚と暗電流量との関係図である。 変形例２係る固体撮像素子の断面構造を示す図である。 変形例２係る固体撮像素子の製造方法を示す図である。 負の固定電荷を有する膜の膜厚と暗電流量との関係図である。
本開示に係る固体撮像素子では、固体撮像素子の半導体基板におけるフォトダイオードが形成された有効領域上に、負の固定電荷を有する第１の膜（以下、「第１の膜」という）を形成し、遮光膜により遮光された光学的黒領域上に、第１の膜とは積層される層の数が異なる負の固定電荷を有する第２の膜（以下、「第２の膜」という）を形成する。
第１の膜は、例えば、半導体基板上に形成された第１層と、この第１層上に形成された第２層と、この第２層上に形成された第３層とにより構成される。
第１の膜を構成する第１層および第２層は、ＡＬＤ（Atomic Layer Deposition；原子層蒸着）法またはＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition；有機金属化学的気相成長）法を用いて形成する。また、第１の膜を構成する第３層は、ＰＶＤ（Physical Vapor Deposition；物理的気相成長）法により形成する。
また、第２の膜は、例えば、半導体基板上に形成された第１層と、この第１層上に形成された第２層とにより構成される。第２の膜を構成する第１層は、ＡＬＤ法またはＭＯＣＶＤ法を用いて形成する。また、第２の膜を構成する第２層は、ＰＶＤ法により形成する。
第１の膜および第２の膜を構成する層の材料としては、例えば、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコン（ＺｒＯ2）、酸化タンタル（Ｔａ2Ｏ5）および酸化チタン（ＴｉＯ2）等の酸化物が挙げられる。これらの酸化物の層は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があるため、形成方法が確立されており、容易に形成することができる。
また、これらの材料のうち、特に、屈折率の比較的高い、酸化ハフニウム（屈折率２．０５）、酸化タンタル（屈折率２．１６）、酸化チタン（屈折率２．２０）等を形成した場合には、反射防止効果をも得ることも可能になる。
上記以外の材料としては、例えば、希土類元素の酸化物が挙げられる。即ち、ランタン、プラセオジム、セリウム、ネオジム、プロメチウム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム、イットリウムの各酸化物が挙げられる。
さらにまた、窒化ハフニウム、窒化アルミニウム、酸窒化ハフニウム、酸窒化アルミニウムを使用することも可能である。
負の固定電荷を有する第１層、第２層、第３層に、絶縁性を損なわない範囲で、層中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その場合、シリコンや窒素の濃度は、層の絶縁性が損なわれない範囲で適宜決定される。このように、シリコンや窒素が添加されることによって、各層の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。
第１の膜を構成する第１層および第２層、および第２の膜を構成する第１層は、上述のとおり、ＡＬＤ法またはＭＯＣＶＤ法を用いて形成する。ＡＬＤ法により第１の膜を形成する場合には、例えば、基板温度が２００〜５００℃、プリカーサの流量が１０〜５００ｓｃｃｍ、プリカーサの照射時間が１〜１５秒、Ｏ3の流量が５〜５０ｓｃｃｍの条件とする。また、ＭＯＣＶＤ法により第１の膜を形成する場合には、例えば、基板温度が２００〜６００℃の条件とする。
なお、半導体基板がシリコン層であり、その上に第１の膜を構成する第１層や第２の膜を構成する第１層をＡＬＤ法により形成した場合には、同時に、シリコン層の表面に界面準位を低減する酸化シリコン膜を厚さ１ｎｍ程度形成することが可能になる。
第１の膜を構成する第２層は、上述のとおり、ＡＬＤ法またはＭＯＣＶＤ法を用いて形成する。ＡＬＤ法により、第１の膜を構成する第２層を形成する場合には、例えば、基板温度が２００〜５００℃、プリカーサの流量が１０〜５００ｓｃｃｍ、プリカーサの照射時間が１〜１５秒、Ｏ3の流量が５〜５０ｓｃｃｍの条件とする。また、ＭＯＣＶＤ法により、第１の膜を構成する第２層を形成する場合には、例えば、基板温度が２００〜６００℃の条件とする。
また、第１の膜を構成する第３層および第２の膜を構成する第２層は、上述のとおり、ＰＶＤ法を用いて形成する。ＰＶＤ法により、第１の膜を構成する第３層、および第２の膜を構成する第２層を形成する際には、例えば、圧力が０．０１〜５０Ｐａ、パワーが５００〜２０００Ｗ、Ａｒの流量が５〜５０ｓｃｃｍ、Ｏ2の流量が５〜５０ｓｃｃｍの条件とする。
ＰＶＤ法により、第１の膜を構成する第３層、および第２の膜を構成する第２層を形成するので、ＡＬＤ法やＭＯＣＶＤ法と比較して形成速度が速くなり、比較的短い時間で、ある程度厚い膜を形成することが可能になる。
第１の膜を構成する第２層の膜厚、および第２の膜を構成する第１層の膜厚は、特に限定されないが、第１の膜を構成する第３層、および第２の膜を構成する第２層をＰＶＤ法により形成する際に半導体基板にダメージを与えることがないように、第１の膜を構成する第２層、および第２の膜を構成する第１層にはある程度以上の厚さが必要である。好ましくは、第１の膜の膜厚を１ｎｍ以上とする。
また、第１の膜を構成する第２層、および第２の膜を構成する第１層は、ＡＬＤ法またはＭＯＣＶＤ法によって形成するため、厚く形成するには時間がかかる。そのため、第１の膜を構成する第２層および第２の膜を構成する第１層の厚さは、５ｎｍ程度以下とすることが好ましい。
本開示に係る固体撮像素子では、有効領域上にて第１層上に第２層を形成し、さらに、第２層上に第３層を形成する第１の膜を備えているため、３つの層を合わせて、充分な負バイアス効果が得られる。また、ＯＢ領域上にて第１層上に第２層を形成する第２の膜を備えているため、２つの層を合わせて、充分な負バイアス効果が得られる。
特に、有効領域における第１の膜と、ＯＢ領域における第２の膜との膜構造を異なるようにしたため、有効領域における暗電流とＯＢ領域における暗電流の差を小さくして、いわゆるＯＢ段差を改善することができる。また、暗電流量の負の固定電荷を有する膜厚依存性により、各固体撮像素子の暗電流量に合わせて膜厚を調整することでＯＢ段差を調整することもできる。
また、有効領域における第１の膜とＯＢ領域における第２の膜の膜厚を個別に変更することができるため、第１の膜側から受光する場合では、受光画素部は負の固定電荷を有する膜を反射防止膜としての最適膜厚を選択できる。
また、ＯＢ領域においては、光の入射を考慮する必要がないため反射防止膜的な効果から離れ暗電流改善のみで第２の膜の膜厚を調整することができる。
また、第１の膜を構成する第２層および第２の膜を構成する第１層をＡＬＤ法またはＭＯＣＶＤ法を用いて形成するので、第１の膜を構成する第２層および第２の膜を構成する第１層を形成する際に半導体基板にダメージを与えないようにすることができる。
上述したように、本開示によれば、第１の膜の膜厚と、第２の膜の膜厚とを個別に調整することができる。これにより、第１の膜の膜厚を、反射防止膜としての機能を発揮する最適な膜厚にすることができる。
さらに、光学的黒領域には光が入射しないため、第２の膜が反射防止膜としての機能を有する必要がないため、暗電流を改善するための最適な膜厚にすることができる。
以下に、本開示の実施形態に係る固体撮像素子について、図面を参照して説明する。各図において、同一の構成要素には同一の符号を付してある。なお、説明は以下の順序で行う。
１．固体撮像素子の構成
２．固体撮像素子の製造方法
３．撮像装置の構成等
４．その他の固体撮像素子の構成及び製造方法
〔１．固体撮像素子の構成〕
まず、本実施形態に係る固体撮像素子１の構成について、図１を参照して説明する。図１は、本実施形態に係る固体撮像素子の断面構造を示す図である。なお、本実施形態では、本発明を、いわゆる裏面照射型のＣＭＯＳ固体撮像素子（ＣＭＯＳイメージセンサ）に適用した例について説明する。
固体撮像素子１は、半導体基板２における有効領域２１およびＯＢ領域２２に、入射光を光電変換する受光部として、フォトダイオードとなる電荷蓄積領域４が、Ｎ型の不純物領域によって形成されている。この電荷蓄積領域４の表面には、正電荷蓄積領域５が形成されており、これら電荷蓄積領域４および正電荷蓄積領域５によって、ＨＡＤ（Hole-Accumulation Diode sensor）構造が構成されている。なお、それぞれの電荷蓄積領域４および正電荷蓄積領域５は、素子分離領域３により分離されている。
半導体基板２の表面側においては、半導体基板２の電荷蓄積領域４の下方に、ＭＯＳトランジスタＴｒのゲート電極１１が形成され、さらに下方に金属配線による配線層１２が形成されている。
ゲート電極１１および各層の配線層１２の間は、層間の絶縁層１３によって絶縁されている。なお、絶縁層１３は、図示しないが、下方に設けられる支持基板等によって支持されている。
電荷蓄積領域４を有するフォトダイオードによって、それぞれの画素が構成される。各画素には、図示のＭＯＳトランジスタ（この場合は、電荷蓄積領域４に蓄積した電荷を読み出し・転送する転送トランジスタ）Ｔｒを含む、１個以上のトランジスタを有して構成される。
各画素の電荷蓄積領域４の間は、Ｐ型の素子分離領域３により分離されている。なお、図示しないが、電荷蓄積領域４のＭＯＳトランジスタＴｒのゲート電極１１側の界面に、ｐ＋半導体領域を形成して、絶縁層１３との界面における暗電流の発生を抑制することが好ましい。
半導体基板２の裏面側において、有効領域２１の上層には、負の固定電荷を有する第１の膜（以下、「第１の膜」という）３１が形成されている。この第１の膜３１は、半導体基板２上に形成された第１層３１ａと、この第１層３１ａ上に形成された第２層３１ｂと、この第２層３１ｂ上に形成された第３層３１ｃとが積層された構成を有する。
第１層３１ａは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜を有し、ＡＬＤ法またはＭＯＣＶＤ法により形成される。
また、第２層３１ｂは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜を有し、ＡＬＤ法またはＭＯＣＶＤ法により形成される。
第１層３１ａ、第２層３１ｂは、いずれもＡＬＤ法又はＭＯＣＶＤ法で形成されるため、第１層３１ａ、第２層３１ｂをあわせてＡＬＤ層とも称する。
また、第３層３１ｃは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜を有し、ＰＶＤ法により形成される。従って、第３層３１ｃをＰＶＤ層とも称する。
このように、有効領域２１の上層に負の固定電荷を有する第１層３１ａ、第２層３１ｂ、第３層３１ｃが積層された第１の膜３１を形成している。第１の膜３１の中の負の固定電荷によって、電荷蓄積領域４の表面に電界が加わり、電荷蓄積領域４の表面に正電荷蓄積領域５が形成される。これにより、電荷蓄積領域４の表面にイオン注入をしなくても、正電荷蓄積領域５を形成することが可能になる。
第１の膜３１上には、例えば酸化シリコン（ＳｉＯ2）膜からなる絶縁膜６ａが形成されており、この絶縁膜６ａの上には、平坦化膜８ａが形成されている。また、平坦化膜８ａの上には、画素毎に、対応する色（赤Ｒ、緑Ｇ、青Ｂ）のカラーフィルタ９が形成されており、各カラーフィルタ９の上には、それぞれ、集光のためのオンチップレンズ１０が設けられている。
ＯＢ領域２２の上層には、負の固定電荷を有する第２の膜（以下、「第２の膜」という）３２が形成されている。この第２の膜３２は、半導体基板２上に形成された第１層３２ｂと、この第１層３２ｂ上に形成された第２層３２ｃとが積層された構成を有する。
第１層３２ｂは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜を有し、ＡＬＤ法またはＭＯＣＶＤ法により形成される。従って、第１層３２ｂをＡＬＤ層とも称する。
第２層３２ｃは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜を有し、ＰＶＤ法により形成される。従って、第２層３２ｃをＰＶＤ層とも称する。
このように、ＯＢ領域２２の上層に、負の固定電荷を有する第１層３２ｂ及び第２層３２ｃが積層された第２の膜３２を形成しているため、この第２の膜３２の中の負の固定電荷によって、電荷蓄積領域４の表面に電界が加わり、電荷蓄積領域４の表面に正電荷蓄積領域５が形成される。これにより、電荷蓄積領域４の表面にイオン注入をしなくても、正電荷蓄積領域５を形成することが可能になる。
第２の膜３２上には、例えば酸化シリコン膜からなる絶縁膜６ｂが形成されており、この絶縁膜６ｂの上には、ＯＢ領域２２を覆うように、遮光膜７が形成されている。この遮光膜７によって、フォトダイオードに光が入らない領域（図示しないオプティカルブラック領域）を作り、そのフォトダイオードの出力によって画像での黒レベルを決定することができる。
上述したように、第１の膜３１は３層の積層構造であり、第２の膜３２は２層の積層構造である。このように、固体撮像素子１は、第１の膜３１が有する層の数が第２の膜３２が有する層の数と異なる。本実施形態では、第１の膜３１が有する層の数は、第２の膜３２が有する層の数より多く、第１の膜３１の膜厚が第２の膜３２の膜厚より厚くなっている。ただし、第１の膜３１の膜厚と第２の膜３２の膜厚の差（段差）は数ｎｍ程度である。この程度の段差は、後述するように第１の膜３１及び第２の膜３２上に絶縁膜６や平坦化膜８を形成することで吸収することができるため、固体撮像素子１のカラーフィルタ９などを平らな膜上に形成することができる。
絶縁膜６ｂおよび遮光膜７を覆って、平坦化膜８ｂが形成されている。
本実施の形態の固体撮像素子１は、図１の上方から光が入射されると、フォトダイオードの電荷蓄積領域４において光を信号電荷に変換する光電変換が生じるため、入射光を受光検出することができる。そして、固体撮像素子１は、フォトダイオードが形成された半導体基板２から見て、下層にある配線層１２の側（表面側）とは反対側（裏面側）の上層から光を入射させる、いわゆる裏面照射型構造となっている。
特に、固体撮像素子１では、有効領域２１上に第１の膜３１を形成し、ＯＢ領域２２上に第２の膜３２を形成しているため、有効領域２１における暗電流の低減と、ＯＢ領域２２における暗電流の低減を個別に行うことができる。これにより、図７に示すように、有効領域２１とＯＢ領域２２における暗電流量差を低減することができ、いわゆるＯＢ段差の発生を抑制することができる。
本実施の形態の固体撮像素子１においては、特に、有効領域２１における第１の膜３１が、第１層３１ａと、その上の第２層３１ｂと、その上の第３層３１ｃとの３層の積層構造となっている。また、ＯＢ領域２２における第２の膜３２が、第１層３２ｂと、その上の第２層３２ｃとの２層の積層構造となっている。
第１の膜３１では、第１層３１ａおよび第２層３１ｂはＡＬＤ法またはＭＯＣＶＤ法により形成し、第３層３１ｃはＰＶＤ法により形成する。また、第２の膜３２では、第１層３２ｂはＡＬＤ法またはＭＯＣＶＤ法により形成し、第２層３２ｃはＰＶＤ法により形成する。
これら第１の膜３１を構成する第１層３１ａ、第２層３１ｂおよび第３層３１ｃの材料としては、例えば、酸化ハフニウム、酸化アルミニウム、酸化ジルコン、酸化タンタルおよび酸化チタンのうちいずれか一つの酸化物を使用することが可能である。また、上述した、窒化物や酸窒化物、希土類元素の酸化物等も、使用することが可能である。
また、第２の膜３２を構成する第１層３２ｂおよび第２層３２ｃの材料としては、例えば、酸化ハフニウム、酸化アルミニウム、酸化ジルコン、酸化タンタルおよび酸化チタンのうちいずれか１つの酸化物を使用することが可能である。また、上述した、窒化物や酸窒化物、希土類元素の酸化物等も、使用することが可能である。
半導体基板２の上層に、第１の膜３１および第２の膜３２を設けたことにより、界面付近に正電荷（ホール）が蓄積されるようにすることができる。なお、特に、第１の膜３１として、屈折率の比較的高い、酸化ハフニウム膜、酸化タンタル膜および酸化チタン等の酸化膜を形成した場合には、反射防止効果を得ることも可能になる。
図２に上述した負の固定電荷を有する膜３１，３２の膜厚に対する暗電流量の関係を示す。図２（ａ）は、ＡＬＤ層の厚さと暗電流量の関係を示す図であり、図２（ｂ）、（ｃ）は、ＰＶＤ層の厚さと暗電流量の関係を示す図である。図２（ｂ）、（ｃ）に示すように暗電流量は、ＰＶＤ層の膜厚には大きく依存せず、図２（ａ）に示すように、暗電流量は、ＡＬＤ層の厚さに依存する。
図２（ａ）に示すように、有効領域における暗電流量は、ＯＢ領域における暗電流量よりも大きい。また、第１の膜３１および第２の膜３２ともにＡＬＤ層の厚さを薄くすることで、暗電流量は減少する。これまでの固体撮像素子は、有効領域及びＯＢ領域のＡＬＤ層の厚さが等しくなるように半導体基板２上に膜が形成されていた。従って、有効領域とＯＢ領域の暗電流量の差（ＯＢ段差）は一定以上発生し、膜厚が大きくなるほどその差が大きくなっていた。
一方、本実施形態の固体撮像素子１は、暗電流量が大きい有効領域のＡＬＤ層の厚さを、ＯＢ領域のＡＬＤ層より厚くしている。そのため、有効領域における暗電流量と、ＯＢ領域における暗電流量との暗電流量差が減少する。
〔２．固体撮像素子の製造方法〕
次に、本実施の形態の固体撮像素子１の製造方法について説明する。図３は固体撮像素子１の製造方法を示す図である。なお、以下の説明は、有効領域２１の半導体基板２内に電荷蓄積領域４が形成されており、ＭＯＳトランジスタＴｒのゲート電極１１および配線層１２が形成されている状態から始めることとする。
まず、図３（ａ）に示すように、ＡＬＤ法またはＭＯＣＶＤ法により、半導体基板２の有効領域２１およびＯＢ領域２２上に、負の固定電荷を有する膜３３として酸化ハフニウム膜を形成する。なお、負の固定電荷を有する膜３３ａの材料としては、上述した酸化ハフニウム以外にも、例えば、酸化アルミニウム、酸化ジルコン、酸化タンタルおよび酸化チタンのうちいずれか１つの酸化物を用いることができる。
ＡＬＤ法で形成する場合の形成条件は、例えば、形成基板温度２００〜５００℃、プリカーサ流量が１０〜５００ｓｃｃｍ、照射時間１〜１５秒、Ｏ3流量１０〜５００ｓｃｃｍ、とする。また、負の固定電荷を有する膜３３ａの膜厚は、好ましくは１ｎｍ以上である。
次に、図３（ｂ）に示すように、有効領域２１における負の固定電荷を有する膜３３ａ上にレジスト４０を形成した後、ウェットエッチングによりレジスト４０および露出している負の固定電荷を有する膜３３ａを除去する。これにより、図３（ｃ）に示すように、半導体基板２の有効領域２１上に、第１の膜３１を構成する第１層３１ａを形成する。
次に、図３（ｄ）に示すように、ＡＬＤ法またはＭＯＣＶＤ法により、第１層３１ａおよびＯＢ領域２２上に、負の固定電荷を有する膜３４として酸化ハフニウム膜を形成する。これにより、第１層３１ａ上に第２層３１ｂを形成し、ＯＢ領域２２上に第２の膜３２の第１層３２ｂを形成する。なお、負の固定電荷を有する膜３４の材料としては、上述した酸化ハフニウム以外にも、例えば、酸化アルミニウム、酸化ジルコン、酸化タンタルおよび酸化チタンのうちいずれか１つの酸化物を用いることができる。
なお、ＡＬＤ法で形成する場合の形成条件は、例えば、形成基板温度２００〜５００℃、プリカーサ流量が１０〜５００ｓｃｃｍ、照射時間１〜１５秒、Ｏ3流量１０〜５００ｓｃｃｍ、とする。
次に、図３（ｅ）に示すように、ＰＶＤ法により、第１の膜３１の第２層３１ｂおよび第２の膜３２の第１層３２ｂ上に、負の固定電荷を有する膜３５として酸化タンタル膜を形成する。これにより、第２層３１ｂ上に第３層３１ｃを形成し、第１層３２ｂ上に第２層３２ｃを形成する。なお、負の固定電荷を有する膜３５の材料としては、上述した酸化タンタル以外にも、例えば、酸化ハフニウム、酸化アルミニウム、酸化ジルコンおよび酸化チタンのうちいずれか１つの酸化物を用いることができる。
なお、ＰＶＤ法で形成する際の形成条件は、例えば、圧力０．０１〜５０Ｐａ、ＤＣパワー５００〜２０００Ｗ、Ａｒ流量５〜５０ｓｃｃｍ、Ｏ2流量５〜５０ｓｃｃｍとする。
上述した図３（ａ）〜図３（ｅ）に示す工程により、本実施形態の固体撮像素子１の特徴的な構成である第１の膜３１および第２の膜３２を形成する。このように、第１の膜３１の第２層３１ｂと第２の膜３２の第１層３２ｂは、膜３４を形成することで一体として形成される。また第１の膜３１の第３層３１ｃと第２の膜３２の第２層３２ｃは、膜３５を形成することで一体として形成される。
次に、図示を省略するが、ＰＶＤ法により、第１の膜３１および第２の膜３２上に酸化シリコンからなる絶縁膜６を形成する。具体的には、第１の膜３１の第３層３１ｃ上に絶縁膜６ａを形成し、第２の膜３２の第２層３２ｃ上に絶縁膜６ｂを形成する。
なお、ＯＢ領域２２において、絶縁膜６ｂを形成することにより、後の遮光膜７のエッチングの際に、第２の膜３２の第２層３２ｃの表面を直接エッチングに晒すことを防ぐことが可能になる。また、第２の膜３２の第２層３２ｃと遮光膜７を直接接触させることに起因した、第２の膜３２の第２層３２ｃと遮光膜７との反応を、抑制することが可能になる。
次に、図示を省略するが、絶縁膜６ｂ上に遮光膜７を形成する。具体的には、ＰＶＤ法により、絶縁膜６（６ａ，６ｂ）上に遮光膜７となる金属膜を形成する。続いて、絶縁膜６ａ上の金属膜上にレジストを形成した後、エッチングによりレジストおよび露出している金属膜を除去する。これにより、絶縁膜６ｂ上に遮光膜７を形成する。
次に、図示を省略するが、塗布法により、絶縁膜６ａおよび遮光膜７を覆うように平坦化膜８としての酸化シリコン膜を形成する。この平坦化膜８を充分な厚さに形成することにより、遮光膜７による段差をなくして、表面を平坦化することができる。
最後に、図示を省略するが、有効領域２１における平坦化膜８上、すなわち、各画素のフォトダイオードの上方に、カラーフィルタ９およびオンチップレンズ１０を順次形成する。なお、カラーフィルタ９とオンチップレンズ１０との間に、レンズ加工の際のカラーフィルタ９への加工ダメージを防止するために、光透過性の絶縁膜（図示せず）を形成してもよい。
上述した工程により、図１に示した固体撮像素子１が製造される。このように、本実施形態の固体撮像素子の製造方法では、有効領域２１上に第１の膜３１を形成することで有効領域２１における電荷蓄積領域４の表面に正電荷蓄積領域５ａが形成される。この正電荷蓄積領域５ａにより、有効領域２１における電荷蓄積領域４の表面における暗電流の発生が抑制される。
また、ＯＢ領域２２上に第２の膜３２を形成することでＯＢ領域２２における電荷蓄積領域４の表面に正電荷蓄積領域５ｂが形成される。この正電荷蓄積領域５ｂにより、ＯＢ領域２２における電荷蓄積領域４の表面における暗電流の発生が抑制される。
しかも、固体撮像素子１では、第１の膜３１および第２の膜３２を個別に形成し、互いに異なる膜構成および膜厚としているため、有効領域２１とＯＢ領域２２において異なる暗電流量の差を小さくすることができる。これにより、いわゆるＯＢ段差を改善することができる。
さらに、第１の膜３１および第２の膜３２を個別に形成することで、有効領域における第１の膜を反射防止膜としての最適な膜構造および膜厚とすることができる。また、ＯＢ領域においては光の入射を考慮する必要がないため、第２の膜３２を暗電流改善に特化した膜構成とすることができる。
第１の膜３１は、第１層３１ａ、第２層３１ｂおよび第３層３１ｃの３つの膜を合わせて充分な負バイアス効果が得られる。また、第２の膜３２は、第１層３２ｂおよび第２層３２ｃの２つの膜を合わせて充分な負バイアス効果が得られる。これらの膜の負の固定電荷によって、界面付近に正電荷蓄積領域５ａを形成して、正電荷（ホール）が蓄積されるようにして、界面準位に起因する暗電流の発生を抑制することができる。
従って、本実施の形態により、充分な大きさの負バイアス効果により、界面準位に起因する暗電流の発生を抑制することができ、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子１を実現することができる。
上述の実施の形態では、ＣＭＯＳ固体撮像素子に本発明を適用した場合であったが、本発明は、その他の構成の固体撮像素子にも適用することができる。例えば、ＣＣＤ固体撮像素子においても、本発明を適用して、受光部上に、プラズマを用いて形成した酸化シリコン膜および負の固定電荷を有する膜を形成することにより、界面準位に起因する暗電流の発生を抑制することができる。
また、上述の実施の形態では、裏面照射型構造の固体撮像素子に本発明を適用した場合であった。本発明は、フォトダイオードが形成された半導体基板における光が入射する側に配線層や転送電極を形成した、いわゆる表面照射型構造の固体撮像素子にも適用することが可能である。
〔３．撮像装置の構成等〕
以下、このように構成された固体撮像素子１を備えた撮像装置について説明する。図４は上記固体撮像素子１を備えた撮像装置の構成を示す図である。なお、この撮像装置９０としては、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等が挙げられる。
図４に示すように、撮像装置９０は、光学ブロック９１、固体撮像素子１、Ａ／Ｄ（アナログ／デジタル）変換回路９２、信号処理回路９３，制御部であるシステムコントローラ９４、入力部９５を具備する。また、この撮像装置９０には、光学ブロック９１内の機構を駆動するためのドライバ９６、固体撮像素子１を駆動させる駆動パルスを生成する駆動部としてのタイミングジェネレータ（以下、「ＴＧ」という）９７などが設けられる。
光学ブロック９１は、被写体からの光を固体撮像素子１へ集光するためのレンズ、レンズを移動させてフォーカス合わせやズーミングを行うための駆動機構、メカシャッタ、絞りなどを具備している。ドライバ９６は、システムコントローラ９４からの制御信号に応じて、光学ブロック９１内の機構の駆動を制御する。
固体撮像素子１は、ＴＧ９７により生成された駆動パルスに基づいて駆動され、被写体からの入射光を電気信号に変換する。ＴＧ９７は、システムコントローラ９４の制御の下で駆動パルスを生成する。
Ａ／Ｄ変換回路９２は、固体撮像素子１から出力された画像信号をＡ／Ｄ変換してデジタル画像信号を出力する。
信号処理回路９３は、Ａ／Ｄ変換回路９２からのデジタル画像信号に対するＡＦ（Auto Focus）、ＡＥ（Auto Exposure）、欠陥画素の補間処理などの各種カメラ信号処理を実行する。
システムコントローラ９４は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などから構成される。ＣＰＵはＲＯＭなどに記憶されたプログラムを実行することにより、この撮像装置の各部を統括的に制御し、また、その制御のための各種演算を実行する。入力部９５は、ユーザの操作入力を受け付ける操作キー、ダイアル、レバーなどを含み、操作入力に応じた制御信号をシステムコントローラ９４に出力する。
この撮像装置９０では、固体撮像素子１で受光され、光電変換された信号電荷に応じた画像信号が、順次Ａ／Ｄ変換回路９２に供給されてデジタル信号に変換され、信号処理回路９３により画質補正処理され、最終的に輝度信号と色差信号とに変換して出力される。信号処理回路９３から出力された画像データは、図示しないグラフィックインタフェース回路に供給されて表示用の画像信号に変換され、これにより図示しないモニタにカメラスルー画像が表示される。
〔４．その他の固体撮像素子の構成及び製造方法〕
以下、固体撮像素子の変形例について説明する。
（変形例１）
まず、第１変形例に係る固体撮像素子１Ａについて図５を参照して説明する。図５は、変形例１係る固体撮像素子１Ａの断面構造を示す図である。本変形例に係る固体撮像素子１Ａは、上述した固体撮像素子１に対して負の固定電荷を有する第１の膜および第２の膜の膜構成を異ならせたものである。なお、以下の説明では、図１に示した固体撮像素子１と同一の構成要素については、同一の符号を付して説明する。
図５に示すように、固体撮像素子１Ａは、半導体基板２の有効領域２１上に第１の膜５１が形成され、ＯＢ領域２２上に第２の膜５２が形成されている。
第１の膜５１は、半導体基板２上に形成された第１層５１ａと、この第１層５１ａ上に形成された第２層５１ｂとが積層された構成を有する。
第１層５１ａは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜からなり、ＰＶＤ法により形成される。
また、第２層５１ｂは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜からなり、ＡＬＤ法またはＭＯＣＶＤ法により形成される。
また、第２の膜５２は、半導体基板２上に形成された第１層５２ｃと、第１層５１ｃ上に形成された第２層５２ａと、第２層５１ａ上に形成された第３層５２ｂとが積層された構成を有する。
第１層５２ｃは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜からなり、ＡＬＤ法またはＭＯＣＶＤ法により形成される。
また、第２層５２ａは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜からなり、ＰＶＤ法により形成される。
また、第３層５２ｂは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜からなり、ＡＬＤ法またはＭＯＣＶＤ法により形成される。
上述したように、第１の膜５１は２層の積層構造であり、第２の膜５２は３層の積層構造である。このように、固体撮像素子１Ａは、第１の膜５１が有する層の数が第２の膜５２が有する層の数と異なる。本実施形態では、第１の膜５１が有する層の数は、第２の膜５２が有する層の数より少なくなっている。
次に、本実施の形態の固体撮像素子１Ａの製造方法について説明する。図６は固体撮像素子１Ａの製造方法を示す図である。ここでは、本変形例の固体撮像素子１Ａの製造方法の特徴的な構成である、第１の膜５１および第２の膜５２を形成する工程について説明し、その他の構成については同一符号を付して説明を省略する。
まず、図６（ａ）に示すように、ＡＬＤ法またはＭＯＣＶＤ法により、半導体基板２の有効領域２１およびＯＢ領域２２上に、負の固定電荷を有する膜５３ａを形成する。この負の固定電荷を有する膜５３ａの材料としては、例えば、酸化ハフニウム、酸化アルミニウム、酸化ジルコン、酸化タンタルおよび酸化チタンのうちいずれか１つの酸化物が挙げられる。
次に、図６（ｂ）に示すように、ＯＢ領域２２上に形成された負の固定電荷を有する膜５３ａ上にレジスト４０を形成した後、ウェットエッチングする。これにより、図６（ｃ）に示すように、有効領域２１上に形成された負の固定電荷を有する膜５３を選択的に除去し、ＯＢ領域２２上に第２の膜５２の第１層５２ｃを形成する。
次に、図６（ｄ）に示すように、ＰＶＤ法により、有効領域２１における半導体基板２および第２の膜５２の第１層５２ｃ上に、負の固定電荷を有する膜５４を形成する。これにより、有効領域２１における半導体基板２上に第１の膜５１の第１層５１ａを形成し、第２の膜５２の第１層５２ｃ上に第２層５２ａを形成する。負の固定電荷を有する膜５４の材料としては、例えば、酸化ハフニウム、酸化アルミニウム、酸化ジルコン、酸化タンタルおよび酸化チタンのうちいずれか１つの酸化物が挙げられる。
なお、ＰＶＤ法で形成する際の形成条件は、例えば、圧力０．０１〜５０Ｐａ、ＤＣパワー５００〜２０００Ｗ、Ａｒ流量５〜５０ｓｃｃｍ、Ｏ2流量５〜５０ｓｃｃｍとする。
次に、図６（ｅ）に示すように、ＡＬＤ法またはＭＯＣＶＤ法により、負の固定電荷を有する膜５４上に、負の固定電荷を有する膜５５を形成する。これにより、第１の膜５１の第１層５１ａ上に第２層５１ｂを形成し、第２の膜５２の第２層５２ａ上に第３層５２ｂを形成する。負の固定電荷を有する膜５５の材料としては、例えば、酸化ハフニウム、酸化アルミニウム、酸化ジルコン、酸化タンタルおよび酸化チタンのうちいずれか１つの酸化物が挙げられる。
ＡＬＤ法で形成する場合の形成条件は、例えば、形成基板温度２００〜５００℃、プリカーサ流量が１０〜５００ｓｃｃｍ、照射時間１〜１５秒、Ｏ3流量１０〜５００ｓｃｃｍ、とする。第１の膜の膜厚は、好ましくは１ｎｍ以上である。なお、第１の膜をＡＬＤ法により形成した場合には、同時に、半導体基板２の表面に、酸化シリコン膜（厚さ１ｎｍ程度）が形成されることがある。
第１層５１ａ上に第２層５１ｂを形成することによって、２層５１ａ，５１ｂが積層された第１の膜５１が構成される。この第１の膜５１によって、有効領域２１における電荷蓄積領域４の表面に正電荷蓄積領域５ａが形成される。
また、第１層５２ｃ上に第２層５２ａを形成し、この第２層５２ｂ上に第３層５２ｂを形成することによって、３層５２ｃ，５２ａ，５２ｂが積層された第２の膜５２が構成される。この第２の膜５２によって、ＯＢ領域２２における電荷蓄積領域４の表面に正電荷蓄積領域５ｂが形成される。
第１の膜５１の第１層３１ａと第２の膜５２の第２層５２ａは、膜５４を形成することで一体として形成される。また第１の膜５１の第２層５１ｂと第２の膜５２の第３層５２ｂは、膜５５を形成することで一体として形成される。
次に、上述した工程と同様の工程により、絶縁膜６、遮光膜７、平坦化膜８、カラーフィルタ９およびオンチップレンズ１０を形成し、図５に示した固体撮像素子１Ａを製造することができる。
図７に第２の膜５２を第１層５２ｃと第２層５２ｂで形成した場合、及び第２の膜５２を本実施形態のように第１乃至第３層５２ｃ〜５２ａで形成した場合の、第２の膜５２に対する暗電流量を示す。図７に示すように、第２の膜５２を第１乃至第３層５２ｃ〜５２ａの３層で形成した方が、ＯＢ領域における暗電流量が少ないことがわかる。
一方、有効領域では、半導体基板２とＰＶＤ法により成膜した第１層５１ａとが接しているため、第１の膜５１をＡＬＤ法などで成膜した層の上にＰＶＤ法により成膜した層を積層する場合に比べ暗電流量が増加する。これは、ＡＬＤ法などで成膜した層に比べＰＶＤ法で成膜した層は緻密さに劣るため、負の固定電荷を阻害する物質、例えば水素などが侵入しやすいからである。有効領域では、ＰＶＤ法で成膜した層が半導体基板２の界面に近いところに形成されるため、半導体基板２上にＡＬＤ法で成膜した層を積層する場合に比べて暗電流量が増加する。
有効領域に比べＯＢ領域では暗電流が多く発生する。そこで本変形例の固体撮像素子１Ａでは、第１の膜５１を形成することで有効領域に発生する暗電流量を増やし、第２の膜５２を形成することでＯＢ領域に発生する暗電流量を減らしている。これにより、有効領域とＯＢ領域とで発生する暗電流量の差（ＯＢ段差）を小さくすることができる。
また、ＰＶＤ法で成膜された第１の膜５１の第１層５１ａ及び第２の膜５２の第２層５２ｂ上に、第１の膜５１の第２層５２ｂ及び第２の膜５２の第３層５２ａをＡＬＤ法などで成膜することで、外部から水素などの負の固定電荷を阻害する物質の侵入を抑制することができる。これは、上述したようにＡＬＤ法などで成膜された層は、ＰＶＤ法で成膜された層より緻密であり、外部から物質が侵入しにくいためである。
なお、本変形例の第１の膜５１の第１層５１ａと第２層５１ｂとを入れ替えてもよい。この場合、半導体基板２上にＡＬＤ法またはＭＯＣＶＤ法により第２層５１ｂを成膜し、第２層５１ｂ上にＰＶＤ法により第１層５１ａを成膜する。第２層５１ｂは、第２の膜５２の第１層５２ｃと一体で形成してもよい。
（変形例２）
次に、第２変形例の固体撮像素子１Ｂについて説明する。図８は、第３の実施形態に係る固体撮像素子の構成を示す図である。本実施形態に係る固体撮像素子１Ｂは、上述した固体撮像素子１Ｂの負の固定電荷を有する膜の膜構成を変えたものであり、その他の構成については同一符号を付して説明を省略する。
図８に示すように、固体撮像素子１Ｂは、半導体基板２の有効領域２１上に第１の膜６１を備え、ＯＢ領域２２上に第２の膜６２を備えている。
第１の膜６１は、半導体基板２上に形成された第１層６１ａと、この第１層６１ａ上に形成された第２層６１ｂと、この第２層６１ｂ上に形成された第３層６１ｃとが積層された構成を有する。
第１層６１ａは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜からなり、ＡＬＤ法またはＭＯＣＶＤ法により形成される。
また、第２層６１ｂは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜からなり、ＰＶＤ法により形成される。
また、第３層６１ｃは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜からなり、ＡＬＤ法またはＭＯＣＶＤ法により形成される。
上第２の膜６２は、半導体基板２上に形成された第１層６２ｃを有する。この第１層６２ｃは、例えば、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜からなり、ＡＬＤ法またはＭＯＣＶＤ法により形成される。
次に、図９を参照して上記固体撮像素子１Ｂの製造方法について説明する。ここでは、本変形例の固体撮像素子１Ｂの特徴的な構成である第１の膜６１および第２の膜６２を形成する工程について説明し、その他の工程については説明を省略する。
まず、図９（ａ）に示すように、ＡＬＤ法またはＭＯＣＶＤ法により、半導体基板２の有効領域２１およびＯＢ領域２２上に、負の固定電荷を有する膜６３を形成する。この負の固定電荷を有する膜６３の材料としては、例えば、酸化ハフニウム、酸化アルミニウム、酸化ジルコン、酸化タンタルおよび酸化チタンのうちいずれか１つの酸化物が挙げられる。
ＡＬＤ法で形成する場合の形成条件は、例えば、形成基板温度２００〜５００℃、プリカーサ流量が１０〜５００ｓｃｃｍ、照射時間１〜１５秒、Ｏ3流量１０〜５００ｓｃｃｍ、とする。第１の膜の膜厚は、好ましくは１ｎｍ以上である。なお、第１の膜をＡＬＤ法により形成した場合には、同時に、半導体基板２の表面に、酸化シリコン膜（厚さ１ｎｍ程度）が形成されることがある。
次に、図９（ｂ）に示すように、ＰＶＤ法により、負の固定電荷を有する膜６３上に負の固定電荷を有する膜６４を形成する。負の固定電荷を有する膜６４の材料としては、例えば、酸化ハフニウム、酸化アルミニウム、酸化ジルコン、酸化タンタルおよび酸化チタンのうちいずれか１つの酸化物が挙げられる。
なお、ＰＶＤ法で形成する際の形成条件は、例えば、圧力０．０１〜５０Ｐａ、ＤＣパワー５００〜２０００Ｗ、Ａｒ流量５〜５０ｓｃｃｍ、Ｏ2流量５〜５０ｓｃｃｍとする。
次に、図９（ｃ）に示すように、有効領域２１上に形成された負の固定電荷を有する膜６４上にレジスト４０を形成した後、ウェットエッチングすることにより、ＯＢ領域２２上に形成された２層の負の固定電荷を有する膜６３，６４を選択的に除去し、有効領域２１上に第１の膜６１の第１層６１ａおよび第２層６１ｂを形成する。
次に、図９（ｃ）に示すように、ＡＬＤ法またはＭＯＣＶＤ法により、第１の膜６１の第２層６１ｂ上、およびＯＢ領域２２における半導体基板２上に、負の固定電荷を有する膜６５を形成する。これにより、第１の膜６１の第３層６１ｃを形成するとともに、半導体基板２のＯＢ領域２２上に、第２の膜６２の第１層６２ｃを形成する。第１の膜６１の第３層６１ｃおよび第２の膜６２の第１層６２ｃの材料としては、例えば、酸化ハフニウム、酸化アルミニウム、酸化ジルコン、酸化タンタルおよび酸化チタンのうちいずれか１つの酸化物が挙げられる。
なお、ＡＬＤ法で形成する場合の形成条件は、例えば、形成基板温度２００〜５００℃、プリカーサ流量が１０〜５００ｓｃｃｍ、照射時間１〜１５秒、Ｏ3流量１０〜５００ｓｃｃｍとする。
第１層６１ａ上に第２層６１ｂを形成し、第２層６１ｂ上に第３層６１ｃを形成することによって、３層６１ａ，６１ｂ，６１ｃが積層された第１の膜６１が構成される。この第１の膜６１によって、有効領域２１における電荷蓄積領域４の表面に正電荷蓄積領域５ａが形成される。
また、第１層６２ｃにより構成された第２の膜６２によって、ＯＢ領域２２における電荷蓄積領域４の表面に正電荷蓄積領域５ｂが形成される。
第１の膜６１の第３層６１ｃと第２の膜６２の第１層６２ｃは、膜５５を形成することで一体として形成される。
次に、上述した工程と同様の工程により、絶縁膜６、遮光膜７、平坦化膜８、カラーフィルタ９およびオンチップレンズ１０を形成し、図８に示す固体撮像素子１Ｂが製造される。
図１０は、固体撮像素子１Ｂの第２の膜６２を、ＡＬＤ法などで成膜した層とＰＶＤ法で成膜した層との２層の積層構造とした場合と、ＡＬＤ法などで成膜した第１層６２ｃの１層とした場合の暗電流量を示す図である。図１０に示すように、第２の膜６２を２層とするより、本変形例のように１層（単層）とした方がＯＢ領域における暗電流量が低減する。
ＰＶＤ法で成膜した層は、ＡＬＤ法で成膜した層に比べて緻密でないため負の固定電荷を阻害する水素などを含みやすい。本変形例のように、第２の膜６２をＰＶＤ法で成膜した層を含まないＡＬＤ法などで成膜した層の構造としたことで、水素などの負の固定電荷を阻害する物質が侵入しにくくなる。これにより、固体撮像素子１Ｂの第２の膜６２中の負の固定電荷密度を高くすることができ、負バイアス効果が増加して暗電流が改善すると考えられる。
このように、有効領域より暗電流が多く発生するＯＢ領域に形成する第２の膜６２の暗電流量を減らすことで、有効領域の暗電流量とＯＢ領域の暗電流量との差（ＯＢ段差）を小さくすることができる。
上述の構成を有する固体撮像素子１Ａによれば、ＯＢ段差の温度特性が改善される。すなわち、半導体基板の温度が上昇した場合でも、ＯＢ段差の悪化が抑制される。
最後に、上述した各実施形態の説明は本発明の一例であり、本発明は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
１ 固体撮像素子
２ 半導体基板
３ 素子分離領域
４ 電荷蓄積領域
５，５ａ，５ｂ 正電荷蓄積領域
６，６ａ，６ｂ，１３ 絶縁膜
７ 遮光膜
８，８ａ，８ｂ 平坦化膜
９ カラーフィルタ
１０ オンチップレンズ
１１ ゲート電極
１２ 配線層
２１ 有効領域
２２ ＯＢ領域
３１ 第１の膜
３１ａ 第１層
３１ｂ 第２層
３１ｃ 第３層
３２ 第２の膜
３２ｂ 第１層
３２ｃ 第２層
３３，３４，３５ 負の固定電荷を有する膜

Claims (7)

  1. 光電変換が行われるフォトダイオードが形成された有効領域、および遮光膜により遮光された光学的黒領域が形成された半導体基板と、
    前記有効領域上であって、負の固定電荷を有する層が少なくとも１層以上積層された第１の膜と、
    前記遮光領域上であって、負の固定電荷を有する層が少なくとも１層以上積層された第２の膜と、を備え、
    前記第１の膜が有する層の数が前記第２の膜が有する層の数と異なる
    固体撮像素子。
  2. 前記第１の膜は、
    前記半導体基板上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第１層と、
    前記第１層上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第２層と、
    前記第２層上に、物理的気相成長を用いて形成された第３層と、を有し、
    前記第２の膜は、
    前記半導体基板上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第１層と、
    前記第１層上に、物理的気相成長を用いて形成された第２層と、を有する
    請求項１に記載の固体撮像素子。
  3. 前記第１の膜は、
    前記半導体基板上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第１層と、
    前記第１層上に、物理的気相成長を用いて形成された第２層と、有し、
    前記第２の膜は、
    前記半導体基板上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第１層と、
    前記第１層上に、物理的気相成長を用いて形成された第２層と、
    前記第２層上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第３層と、を有する
    請求項１に記載の固体撮像素子。
  4. 前記第１の膜は、
    前記半導体基板上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第１層と、
    前記第１層上に、物理的気相成長を用いて形成された第２層と、
    前記第２層上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第３層と、を有し、
    前記第２の膜は、
    前記半導体基板上に、原子層蒸着法または有機金属化学的気相成長法を用いて形成された第１層を有する
    請求項１に記載の固体撮像素子。
  5. 前記第１の膜および前記第２の膜を構成する層は、酸化ハフニウム膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜および酸化チタン膜のうちいずれかの１つの膜からなる
    請求項１〜４のいずれか１項に記載の固体撮像素子。
  6. 半導体基板に、光電変換が行われるフォトダイオードが形成された有効領域および遮光膜により遮光された光学的黒領域を形成する工程と、
    前記有効領域上に負の固定電荷を有する層が少なくとも１層以上積層された第１の膜を形成する工程と、
    前記遮光領域上に、負の固定電荷を有する層が少なくとも１層以上積層され、前記第１の膜が有する層の数とは異なる数の層を有する第２の膜を形成する工程と、を有する
    固体撮像素子の製造方法。
  7. 請求項１〜５のいずれか１項に記載の固体撮像素子と、
    前記固体撮像素子に被写体像を結像する光学系と、
    前記固体撮像素子を駆動させる駆動パルスを生成する駆動部と、
    前記固体撮像素子の出力画像信号を処理する信号処理回路と、を備える
    撮像装置。
JP2011053237A 2011-03-10 2011-03-10 固体撮像素子、固体撮像素子の製造方法および撮像装置 Abandoned JP2012191005A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011053237A JP2012191005A (ja) 2011-03-10 2011-03-10 固体撮像素子、固体撮像素子の製造方法および撮像装置
TW101104780A TW201242000A (en) 2011-03-10 2012-02-14 Solid-state imaging device, method of manufacturing solid-state imaging device, and imaging apparatus
KR1020120016885A KR20120103448A (ko) 2011-03-10 2012-02-20 고체 촬상 소자, 고체 촬상 소자의 제조 방법 및 촬상 장치
US13/402,257 US8729450B2 (en) 2011-03-10 2012-02-22 Solid-state imaging device, method of manufacturing solid-state imaging device, and imaging apparatus
CN201210051688.7A CN102683361B (zh) 2011-03-10 2012-03-01 固体摄像器件、固体摄像器件的制造方法和摄像装置
US14/246,654 US9653502B2 (en) 2011-03-10 2014-04-07 Solid-state imaging device, method of manufacturing solid-state imaging device, and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011053237A JP2012191005A (ja) 2011-03-10 2011-03-10 固体撮像素子、固体撮像素子の製造方法および撮像装置

Publications (2)

Publication Number Publication Date
JP2012191005A true JP2012191005A (ja) 2012-10-04
JP2012191005A5 JP2012191005A5 (ja) 2014-04-10

Family

ID=46794659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011053237A Abandoned JP2012191005A (ja) 2011-03-10 2011-03-10 固体撮像素子、固体撮像素子の製造方法および撮像装置

Country Status (5)

Country Link
US (2) US8729450B2 (ja)
JP (1) JP2012191005A (ja)
KR (1) KR20120103448A (ja)
CN (1) CN102683361B (ja)
TW (1) TW201242000A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070070A (ja) * 2013-09-27 2015-04-13 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
US10224359B2 (en) 2012-03-22 2019-03-05 Sionyx, Llc Pixel isolation elements, devices and associated methods
US10229951B2 (en) 2010-04-21 2019-03-12 Sionyx, Llc Photosensitive imaging devices and associated methods
US10269861B2 (en) 2011-06-09 2019-04-23 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US10347682B2 (en) 2013-06-29 2019-07-09 Sionyx, Llc Shallow trench textured regions and associated methods
US10374109B2 (en) 2001-05-25 2019-08-06 President And Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US10505054B2 (en) 2010-06-18 2019-12-10 Sionyx, Llc High speed photosensitive devices and associated methods
US10741399B2 (en) 2004-09-24 2020-08-11 President And Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
JP2020145397A (ja) * 2018-10-17 2020-09-10 キヤノン株式会社 光電変換装置、および、それを含む機器
JP2021086979A (ja) * 2019-11-29 2021-06-03 キヤノン株式会社 光電変換装置、光電変換装置の製造方法
US11121160B2 (en) 2018-10-17 2021-09-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region
US11244978B2 (en) 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
WO2023090053A1 (ja) * 2021-11-16 2023-05-25 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
US11990490B2 (en) 2020-04-07 2024-05-21 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5418049B2 (ja) * 2009-08-03 2014-02-19 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
KR102350138B1 (ko) * 2013-03-29 2022-01-14 소니그룹주식회사 촬상 소자 및 촬상 장치
JP2015012303A (ja) * 2013-06-26 2015-01-19 ソニー株式会社 固体撮像装置および電子機器
JP6257525B2 (ja) * 2014-01-27 2018-01-10 ルネサスエレクトロニクス株式会社 半導体装置
US9888198B2 (en) * 2014-06-03 2018-02-06 Semiconductor Components Industries, Llc Imaging systems having image sensor pixel arrays with sub-pixel resolution capabilities
KR102201594B1 (ko) * 2014-09-18 2021-01-11 에스케이하이닉스 주식회사 반사방지층을 갖는 이미지 센서 및 그 제조 방법
KR20160100569A (ko) 2015-02-16 2016-08-24 삼성전자주식회사 이미지 센서 및 이미지 센서를 포함하는 촬상 장치
CN107924929B (zh) * 2015-09-17 2022-10-18 索尼半导体解决方案公司 固体摄像器件、电子设备以及固体摄像器件的制造方法
KR102666073B1 (ko) 2016-12-28 2024-05-17 삼성전자주식회사 이미지 센서
KR102495573B1 (ko) 2017-07-21 2023-02-03 삼성전자주식회사 이미지 센서
KR102534249B1 (ko) 2018-01-12 2023-05-18 삼성전자주식회사 이미지 센서
WO2020220155A1 (zh) * 2019-04-28 2020-11-05 深圳市大疆创新科技有限公司 图像传感器芯片、制造方法、图像传感器及拍摄装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4311419B2 (ja) * 2006-08-02 2009-08-12 ソニー株式会社 固体撮像装置
TWI426602B (zh) * 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
JP2009070912A (ja) * 2007-09-11 2009-04-02 Fujifilm Corp 固体撮像素子及び撮像装置
JP5151375B2 (ja) * 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
US8003428B2 (en) * 2008-03-27 2011-08-23 International Business Machines Corporation Method of forming an inverted lens in a semiconductor structure
JP5347999B2 (ja) 2009-03-12 2013-11-20 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
JP5418049B2 (ja) * 2009-08-03 2014-02-19 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374109B2 (en) 2001-05-25 2019-08-06 President And Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US10741399B2 (en) 2004-09-24 2020-08-11 President And Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US10229951B2 (en) 2010-04-21 2019-03-12 Sionyx, Llc Photosensitive imaging devices and associated methods
US10505054B2 (en) 2010-06-18 2019-12-10 Sionyx, Llc High speed photosensitive devices and associated methods
US10269861B2 (en) 2011-06-09 2019-04-23 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US10224359B2 (en) 2012-03-22 2019-03-05 Sionyx, Llc Pixel isolation elements, devices and associated methods
US10347682B2 (en) 2013-06-29 2019-07-09 Sionyx, Llc Shallow trench textured regions and associated methods
US11069737B2 (en) 2013-06-29 2021-07-20 Sionyx, Llc Shallow trench textured regions and associated methods
US10950644B2 (en) 2013-09-27 2021-03-16 Sony Corporation Image pickup element, method of manufacturing image pickup element, and electronic apparatus
KR102311825B1 (ko) 2013-09-27 2021-10-13 소니그룹주식회사 촬상 소자 및 그 제조 방법 및 전자 기기
US10461110B2 (en) 2013-09-27 2019-10-29 Sony Corporation Image pickup element, method of manufacturing image pickup element, and electronic apparatus
US9893105B2 (en) 2013-09-27 2018-02-13 Sony Corporation Image pickup element, method of manufacturing image pickup element, and electronic apparatus
KR20180004061A (ko) * 2013-09-27 2018-01-10 소니 주식회사 촬상 소자 및 그 제조 방법 및 전자 기기
KR102664494B1 (ko) 2013-09-27 2024-05-10 소니그룹주식회사 촬상 소자 및 그 제조 방법 및 전자 기기
KR20200123064A (ko) * 2013-09-27 2020-10-28 소니 주식회사 촬상 소자 및 그 제조 방법 및 전자 기기
KR102183352B1 (ko) * 2013-09-27 2020-11-26 소니 주식회사 촬상 소자 및 그 제조 방법 및 전자 기기
JP2015070070A (ja) * 2013-09-27 2015-04-13 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
US11862652B2 (en) 2013-09-27 2024-01-02 Sony Group Corporation Image pickup element, method of manufacturing image pickup element, and electronic apparatus
CN106206635A (zh) * 2013-09-27 2016-12-07 索尼公司 摄像装置和电子设备
KR20210112279A (ko) * 2013-09-27 2021-09-14 소니그룹주식회사 촬상 소자 및 그 제조 방법 및 전자 기기
KR102490635B1 (ko) 2013-09-27 2023-01-20 소니그룹주식회사 촬상 소자 및 그 제조 방법 및 전자 기기
CN106206635B (zh) * 2013-09-27 2018-04-17 索尼公司 摄像装置和电子设备
KR20230010801A (ko) * 2013-09-27 2023-01-19 소니그룹주식회사 촬상 소자 및 그 제조 방법 및 전자 기기
US11557623B2 (en) 2013-09-27 2023-01-17 Sony Corporation Image pickup element, method of manufacturing image pickup element, and electronic apparatus
JP2022051782A (ja) * 2018-10-17 2022-04-01 キヤノン株式会社 光電変換装置、および、それを含む機器
US11244978B2 (en) 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
US11121160B2 (en) 2018-10-17 2021-09-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region
US11682686B2 (en) 2018-10-17 2023-06-20 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
JP2020145397A (ja) * 2018-10-17 2020-09-10 キヤノン株式会社 光電変換装置、および、それを含む機器
JP2021086979A (ja) * 2019-11-29 2021-06-03 キヤノン株式会社 光電変換装置、光電変換装置の製造方法
JP7414492B2 (ja) 2019-11-29 2024-01-16 キヤノン株式会社 光電変換装置、光電変換装置の製造方法
US11978750B2 (en) 2019-11-29 2024-05-07 Canon Kabushiki Kaisha Photoelectric conversion device and method of manufacturing photoelectric conversion device
US11990490B2 (en) 2020-04-07 2024-05-21 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment
JP7520558B2 (ja) 2020-04-07 2024-07-23 キヤノン株式会社 光電変換装置および機器
WO2023090053A1 (ja) * 2021-11-16 2023-05-25 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Also Published As

Publication number Publication date
CN102683361A (zh) 2012-09-19
TW201242000A (en) 2012-10-16
US20140218574A1 (en) 2014-08-07
CN102683361B (zh) 2016-03-23
US8729450B2 (en) 2014-05-20
US20120228473A1 (en) 2012-09-13
US9653502B2 (en) 2017-05-16
KR20120103448A (ko) 2012-09-19

Similar Documents

Publication Publication Date Title
US9653502B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and imaging apparatus
KR102664494B1 (ko) 촬상 소자 및 그 제조 방법 및 전자 기기
JP5347999B2 (ja) 固体撮像素子及びその製造方法、撮像装置
JP5418049B2 (ja) 固体撮像素子及びその製造方法、撮像装置
US8709958B2 (en) Solid-state image pickup element, method of manufacturing the same, and image pickup apparatus including the same
JP2011071247A (ja) 固体撮像装置の製造方法
JP2006228949A (ja) 固体撮像装置の製造方法、固体撮像装置およびカメラ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20150403