JP7414492B2 - 光電変換装置、光電変換装置の製造方法 - Google Patents

光電変換装置、光電変換装置の製造方法 Download PDF

Info

Publication number
JP7414492B2
JP7414492B2 JP2019216673A JP2019216673A JP7414492B2 JP 7414492 B2 JP7414492 B2 JP 7414492B2 JP 2019216673 A JP2019216673 A JP 2019216673A JP 2019216673 A JP2019216673 A JP 2019216673A JP 7414492 B2 JP7414492 B2 JP 7414492B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
light
photoelectric conversion
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019216673A
Other languages
English (en)
Other versions
JP2021086979A (ja
Inventor
英明 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019216673A priority Critical patent/JP7414492B2/ja
Priority to US17/096,353 priority patent/US11978750B2/en
Publication of JP2021086979A publication Critical patent/JP2021086979A/ja
Application granted granted Critical
Publication of JP7414492B2 publication Critical patent/JP7414492B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、光電変換装置、光電変換装置の製造方法に関する。
裏面照射型の固体撮像素子（光電変換装置）には、受光画素領域と遮光画素（以下、ＯＢ画素）領域が設けられている。受光画素領域とは、入射した光が画素（フォトダイオード）まで届くような領域であり、ＯＢ画素領域とは、入射した光が画素まで届く前に遮光される領域である。そして、この２つの画素が取得したデータの差分によりダークノイズを除くことによって、高精度な撮影を可能としている。
また、裏面照射型の固体撮像素子では、半導体基板において光電変換部が形成された面と反対の面が光入射面である。光入射面は、半導体基板とその他材料との界面であるため、暗電流（光を当てないでも流れる電流）の発生源となる。このような光入射面において発生する暗電流を低減するための技術として、光入射面において高密度な固定電荷を有する金属酸化物層を形成して、金属酸化物層によるチャージ蓄積効果によって暗電流源を不活化する方法が知られている。ここで、信号電荷として電子を用いる場合には、固定電荷の極性は負がよく、正極性のチャージを蓄積することで、暗電流源を不活化できる。金属酸化物層には、酸化ハフニウム層、酸化アルミニウム層、酸化タンタル層が用いられている。
しかし、暗電流低減の機能を有する金属酸化物層（金属酸化物膜）を画素領域全域にわたり形成しても、受光画素領域に対してＯＢ画素領域の暗電流レベルが高くなる現象（いわゆるＯＢ段差）が発生してしまい、画素性能が劣化する。そこで、特許文献１では、受光画素領域よりもＯＢ画素領域の方における金属酸化物層を厚く形成することによって、２つの領域のＯＢ段差を抑制する技術が記載されている。
特開２０１２－１９１００５号公報
一方、周辺回路領域におけるトランジスタの誤動作防止の観点から、固定電荷を有する金属酸化物層の影響は小さくした方がよい。そこで、水素を含有する絶縁層（水素含有絶縁層）をＯＢ画素領域に配置して、水素含有絶縁層の水素によって暗電流源そのものを不活化する方法が考えられる。ここで、水素含有絶縁層の中にはプラズマＣＶＤで形成した窒化シリコン層、酸窒化シリコン層、酸化シリコン層のように正の固定電荷を持つものがある。そのような正の固定電荷を持つ水素含有絶縁層もまたチャージ蓄積効果を有する。しかし、負極性のチャージを蓄積するため、金属酸化物層によりチャージ蓄積効果を打ち消す方向に作用する。よって、このような水素含有絶縁層をＯＢ画素領域に配置することはＯＢ段差の低減、つまり画素性能の劣化の抑制という観点から望ましくない。
そこで、本発明は、光電変換装置において、画素性能の劣化を抑制することを目的とする。
本発明の１つの態様は、
受光画素領域と、遮光画素領域とを有する光電変換装置であって、
第１面と、前記第１面とは反対の第２面とを有する半導体層と、
前記受光画素領域において前記半導体層の前記第１面上に配置された第１積層構造であって、絶縁層と、前記半導体層と前記絶縁層との間に配置された金属酸化物層と、が少なくとも積層された第１積層構造と、
前記遮光画素領域において前記半導体層の前記第１面上に配置された第２積層構造であって、遮光層と、前記半導体層と前記遮光層との間に配置された金属酸化物層と、前記金属酸化物層と前記遮光層との間に配置された第１絶縁層と、前記第１絶縁層と前記遮光層との間に配置されており水素を含有する第２絶縁層と、が少なくとも積層された第２積層構造と、を含み、
前記第２絶縁層は、前記金属酸化物層よりも厚く、
前記第１絶縁層は、前記第２絶縁層よりも厚く、
前記遮光層は、前記第１絶縁層よりも厚い、
ことを特徴とする光電変換装置である。
本発明の１つの態様は、
受光画素領域と、遮光画素領域とを有する光電変換装置であって、
第１面と、前記第１面とは反対の第２面とを有する半導体層と、
前記受光画素領域において前記半導体層の前記第１面上に配置された第１積層構造であって、絶縁層と、前記半導体層と前記絶縁層との間に配置された金属酸化物層と、が少なくとも積層された第１積層構造と、
前記遮光画素領域において前記半導体層の前記第１面上に配置された第２積層構造であって、遮光層と、前記半導体層と前記遮光層との間に配置された金属酸化物層と、前記金属酸化物層と前記遮光層との間に配置された第１絶縁層と、前記第１絶縁層と前記遮光層との間に配置されており水素を含有する第２絶縁層と、が少なくとも積層された第２積層構造と、を含み、
前記金属酸化物層は、５ｎｍ以上、かつ、２０ｎｍ以下の厚さであり、
前記第１絶縁層は、７０ｎｍ以上、かつ、２８０ｎｍ以下の厚さであり、
前記第２絶縁層は、２５ｎｍ以上、かつ、１００ｎｍ以下の厚さであり、
前記遮光層は、１００ｎｍ以上、かつ、４００ｎｍ以下の厚さである、
ことを特徴とする光電変換装置である。
本発明の１つの態様は、
受光画素領域と、遮光画素領域とを有する光電変換装置であって、
第１面と、前記第１面とは反対の第２面とを有する半導体層と、
前記受光画素領域において前記半導体層の前記第１面上に配置された第１積層構造であって、絶縁層と、前記半導体層と前記絶縁層との間に配置された金属酸化物層と、が少なくとも積層された第１積層構造と、
前記遮光画素領域において前記半導体層の前記第１面上に配置された第２積層構造であって、遮光層と、前記半導体層と前記遮光層との間に配置された金属酸化物層と、前記金属酸化物層と前記遮光層との間に配置された第１絶縁層と、前記第１絶縁層と前記遮光層との間に配置されており水素を含有する第２絶縁層と、が少なくとも積層された第２積層
構造と、を含み、
前記半導体層の前記第２面側に、さらに基板を含み、
前記半導体層と前記基板との間には、複数の絶縁層および複数の配線層が配置されており、
前記第１面と前記遮光層との距離は、前記複数の配線層のうち前記第２面に最も近接する配線層と前記第２面との距離より短い、
ことを特徴とする光電変換装置である。

本発明の１つの態様は、
受光画素領域と、遮光画素領域とを有する光電変換装置の製造方法であって、
前記光電変換装置は、
第１面と、前記第１面とは反対の第２面とを有する半導体層と、
前記受光画素領域において前記半導体層の前記第１面上に配置された第１積層構造であって、絶縁層と、前記半導体層と前記絶縁層との間に配置された金属酸化物層と、が少なくとも積層された第１積層構造と、
前記遮光画素領域において前記半導体層の前記第１面上に配置された第２積層構造であって、遮光層と、前記半導体層と前記遮光層との間に配置された金属酸化物層と、前記金属酸化物層と前記遮光層との間に配置された第１絶縁層と、前記第１絶縁層と前記遮光層との間に配置されており水素を含有する第２絶縁層と、が少なくとも積層された第２積層構造と、を有し、
前記第２絶縁層は、前記金属酸化物層よりも厚く、
前記第１絶縁層は、前記第２絶縁層よりも厚く、
前記遮光層は、前記第１絶縁層よりも厚く、
前記第１絶縁層を、ＰＥＣＶＤ（Ｐｌａｓｍａ－Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成するステップを含むことを特徴とする製造方法である。
本発明の１つの態様は、
受光画素領域と、遮光画素領域とを有する光電変換装置の製造方法であって、
前記光電変換装置は、
第１面と、前記第１面とは反対の第２面とを有する半導体層と、
前記受光画素領域において前記半導体層の前記第１面上に配置された第１積層構造であって、絶縁層と、前記半導体層と前記絶縁層との間に配置された金属酸化物層と、が少なくとも積層された第１積層構造と、
前記遮光画素領域において前記半導体層の前記第１面上に配置された第２積層構造であって、遮光層と、前記半導体層と前記遮光層との間に配置された金属酸化物層と、前記金属酸化物層と前記遮光層との間に配置された第１絶縁層と、前記第１絶縁層と前記遮光層との間に配置されており水素を含有する第２絶縁層と、が少なくとも積層された第２積層構造と、を有し、
前記金属酸化物層は、５ｎｍ以上、かつ、２０ｎｍ以下の厚さであり、
前記第１絶縁層は、７０ｎｍ以上、かつ、２８０ｎｍ以下の厚さであり、
前記第２絶縁層は、２５ｎｍ以上、かつ、１００ｎｍ以下の厚さであり、
前記遮光層は、１００ｎｍ以上、かつ、４００ｎｍ以下の厚さであり、
前記第１絶縁層を、ＰＥＣＶＤ（Ｐｌａｓｍａ－Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成するステップを含むことを特徴とする製造方法である。
本発明の１つの態様は、
受光画素領域と、遮光画素領域とを有する光電変換装置の製造方法であって、
前記光電変換装置は、
第１面と、前記第１面とは反対の第２面とを有する半導体層と、
前記受光画素領域において前記半導体層の前記第１面上に配置された第１積層構造であって、絶縁層と、前記半導体層と前記絶縁層との間に配置された金属酸化物層と、が少なくとも積層された第１積層構造と、
前記遮光画素領域において前記半導体層の前記第１面上に配置された第２積層構造であって、遮光層と、前記半導体層と前記遮光層との間に配置された金属酸化物層と、前記金属酸化物層と前記遮光層との間に配置された第１絶縁層と、前記第１絶縁層と前記遮光層との間に配置されており水素を含有する第２絶縁層と、が少なくとも積層された第２積層構造と、を有し、
前記半導体層の前記第２面側に、さらに基板を有し、
前記半導体層と前記基板との間には、複数の絶縁層および複数の配線層が配置されており、
前記第１面と前記遮光層との距離は、前記複数の配線層のうち前記第２面に最も近接する配線層と前記第２面との距離より短く、
前記第１絶縁層を、ＰＥＣＶＤ（Ｐｌａｓｍａ－Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成するステップを含むことを特徴とする製造方法である。
本発明によれば、光電変換装置において画素性能の劣化を抑制するうえで有利な技術を提供することができる。
実施形態１に係る半導体装置を示す模式図である。 実施形態１に係る固体撮像素子の断面図である。 実施形態２に係る固体撮像素子の断面図である。 実施形態２に係るその他の固体撮像素子の断面図である。
以下、図面を参照して、本発明を実施するための実施形態を説明する。なお、以下の説明および図面において、複数の図面にわたって共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
＜実施形態１＞
図１は、本実施形態に係る半導体装置ＡＰＲを説明する模式図である。半導体装置ＡＰＲは、第１半導体基板１００および第２半導体基板２００を含む半導体デバイスＩＣのほかに、半導体デバイスＩＣを実装するためのパッケージＰＫＧを含む。本実施形態では、
半導体装置ＡＰＲは、固体撮像素子（光電変換装置）である。半導体デバイスＩＣは、画素回路ＰＸＣがマトリックス配列された画素領域ＰＸとその周辺の周辺領域ＰＲを有する。周辺領域ＰＲには、周辺回路を設けることができる。
また、半導体装置ＡＰＲは、機器ＥＱＰに備えられている。ここで、機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹおよび機械装置ＭＣＨＮの少なくともいずれかを備え得る。機器ＥＱＰについては、後述にて詳細に説明する。
図２は、実施形態１に係る半導体装置ＡＰＲの一例である固体撮像素子（光電変換装置）の模式的断面図である。固体撮像素子は、第１半導体基板１００（第１半導体層）と第２半導体基板２００（第２半導体層）を含んでいる。第１半導体基板１００と第２半導体基板２００との間には、複数の絶縁層および複数の配線層が配置されている。なお、以下では、特別な説明がない限り、絶縁層は、酸化シリコン層、窒化シリコン層、酸窒化シリコン層、炭素含有酸化シリコン層、フッ素含有酸化シリコン層などである。以下では、第２半導体基板２００に対して第１半導体基板１００が存在する方向（位置）を「上」と称する。本実施形態では、第１半導体基板１００に対して上から光が入射する。
（第１半導体基板の内部の構成）
第１半導体基板１００では、界面００１’’（第１面）が光入射面であり、界面００１’’の反対側の（対をなす）界面００３’（第２面）において画素１０５が設けられる。第１半導体基板１００の界面００３’側（第２面側）に第２半導体基板２００が配置されている。
画素１０５は、素子分離１０１、フォトダイオード１０２、転送電極１０３、拡散層１０４、その他トランジスタ（不図示）を含む。
素子分離１０１は、ＳＴＩ構造を有し、第１半導体基板１００の素子領域（活性領域）を画定する。フォトダイオード１０２は、光を電荷に変換する光電変換部である。転送電極１０３は、フォトダイオード１０２の電荷を、拡散層１０４に転送する。
なお、第１半導体基板１００には、図２に示した素子以外の素子をあわせて設けることも可能である。例えば、図２に示した素子以外の素子とは、信号処理を担う周辺回路領域を構成するトランジスタ、キャパシタ、抵抗などである。
なお、受光画素領域０１０は画素に光が入射する領域であり、受光画素領域０１０に属する画素１０５は光が入射する受光画素である。一方、遮光画素領域０１０’は画素への光の入射が遮られる領域であり、遮光画素領域０１０’に属する画素１０５は、後述する遮光層によって光が遮られる遮光画素である。
（第１半導体基板よりも下部の構成）
第１半導体基板１００の界面００３’の下には、第１層間絶縁層１０６、コンタクトプラグ１０７、第１配線層１０８が設けられる。第１層間絶縁層１０６の下には、第２層間絶縁層１０９、第２配線層１１０、第１配線層１０８と第２配線層１１０を接続するプラグ１１１が設けられる。さらに第２層間絶縁層１０９の下には、第３層間絶縁層１１２、第３配線層１１３、第２配線層１１０と第３配線層１１３を接続するプラグ１１４が設けられる。さらに、第３層間絶縁層１１２の下には、絶縁層１１５が設けられる。絶縁層１１５は、第２半導体基板２００上に設けられた絶縁層２０１と接合している。
このような複数の絶縁層を介して接合することにより、第１半導体基板１００と第２半
導体基板２００は一体化している。なお、本実施形態では、第１配線層１０８と第２配線層１１０と第３配線層１１３との３層の配線層が形成されているものとしているが、これに限らずに必要に応じて配線層の追加、または削除することが可能である。また、各配線層や各プラグは、アルミニウムなどの導電体によって形成することができる。
また、本実施形態では、第２半導体基板２００において素子が設けられていないが、素子が設けてられていてもよい。この場合、第１半導体基板１００の素子と第２半導体基板２００の素子との間で電気信号の通信を行うための相互接続配線を設ける。相互接続配線の一部をなす構造体として、ハイブリットボンディング構造体、ＴＳＶ構造体などがある。ハイブリットボンディング構造体の場合は、絶縁層１１５および絶縁層２０１のそれぞれに電極パッドが設けられており、絶縁層１１５と絶縁層２０１の接合面に加えて電極パッド同士も接合面をなす。また、第２半導体基板２００において素子を形成しない場合には、第２半導体基板２００の代わりに、単なる支持基板であるガラス基板などを用いてもよい。
（第１半導体基板よりも上部の構成）
また、界面００１’’上（第１面上）には、受光画素領域０１０において第１積層構造００２が設けられ、遮光画素領域０１０’において第２積層構造００２’が設けられる。また、第１積層構造００２および第２積層構造００２’は、絶縁層３０７をさらに含み、絶縁層３０７の上には光学構造３０８が設けられている。
第１積層構造００２は、金属酸化物層３０１、誘電体層３０２、絶縁層３０３、絶縁層３０５を含む。第２積層構造００２’は、金属酸化物層３０１、誘電体層３０２、絶縁層３０３、絶縁層３０４’、絶縁層３０５、遮光層３０６’を含む。ここで、第１積層構造００２と第２積層構造００２’は共通化された、金属酸化物層３０１と絶縁層３０３と絶縁層３０５を含む。
金属酸化物層３０１は、光入射面である界面００１’’上に設けられている。金属酸化物層３０１は、負の固定電荷を有する固定電荷層として機能する。このため、金属酸化物層３０１は、界面００１’’における暗電流を低減する。金属酸化物層３０１は、受光画素領域０１０および遮光画素領域０１０’の両方に跨る。金属酸化物層３０１は、例えば、酸化ハフニウム層、酸化アルミニウム層などである。また、金属酸化物層３０１が酸化アルミニウム層である場合には、金属酸化物層３０１における水素濃度は１０２１ａｔｏｍｓ／ｃｍ３に近い値である。なお、金属酸化物層３０１は、絶縁層としても機能し得る。
誘電体層３０２は、金属酸化物層３０１の上に設けられる。誘電体層３０２は、反射防止層として機能する。誘電体層３０２には、金属酸化物層３０１より屈折率が高い層が選択される。この層は、例えば、酸化化合物である酸化タンタル層などである。誘電体層３０２が酸化タンタル層である場合は、誘電体層３０２自体も負の固定電荷を持つ固定電荷層としても機能する。また、誘電体層３０２は、絶縁層でもある。誘電体層３０２は、受光画素領域０１０および遮光画素領域０１０’の両方に跨る。また、誘電体層３０２の厚さは、金属酸化物層３０１よりも厚い。なお、誘電体層３０２は必須の構成ではなく、形成されていなくともよい。
絶縁層３０３は、誘電体層３０２の上に設けられる。絶縁層３０３は、誘電体層でもある。絶縁層３０３は、受光画素領域０１０および遮光画素領域０１０’の両方に跨る。絶縁層３０３は、例えば、酸化化合物であり、シリコン化合物である、酸化シリコン層である。
絶縁層３０４’は、水素を含有する絶縁層であり、遮光画素領域０１０’において、絶縁層３０３の上に設けられる。絶縁層３０４’の水素によって暗電流源は不活化する。絶縁層３０４’は、酸化化合物、窒化化合物、シリコン化合物などであり得る。具体的には、絶縁層３０４’は、水素を含有する酸化シリコン層、窒素化シリコン層、酸窒化シリコン層、酸化アルミ二ウム層のいずれかであり得る。また、金属酸化物層３０１、誘電体層３０２および絶縁層３０３はいずれも水素を含有し得るが、絶縁層３０４’における水素濃度は、これらの３つの層における水素濃度よりは高く（大きく）、好ましくは１０２１ａｔｏｍｓ／ｃｍ３以上である。なお、金属酸化物層３０１が酸化アルミニウム層である場合には、金属酸化物層３０１よりも水素濃度を高くするために、絶縁層３０４’の水素濃度は１０２２ａｔｏｍｓ／ｃｍ３以上であるとよい。
絶縁層３０５は、受光画素領域０１０の絶縁層３０３および絶縁層３０４’の上に設けられている。絶縁層３０５は、受光画素領域０１０と遮光画素領域０１０’の両方に跨る。
遮光層３０６’は、遮光画素領域０１０’において絶縁層３０５の上に設けられており、入射する光が画素に到達することを遮る。遮光層３０６’は、例えば、タングステン層、窒化チタン層、アルミ系合金層などである。
なお、遮光画素領域０１０’における界面００１’’に迷光などの光が入射することを抑制するためには、遮光層３０６’の界面００１’’からの距離（間隔；最短距離）は短い方がよい。具体的には、遮光層３０６’の界面００１’’からの距離をＤ１とし、界面００３’から第１配線層１０８までの距離をＤ２とすると、Ｄ１はＤ２よりも短いことが目安になる。ここで、第１配線層１０８は、第１半導体基板１００と第２半導体基板２００との間に配置された複数の配線層のうち界面００３’に最も近接する配線層である。
絶縁層３０７は、受光画素領域０１０の絶縁層３０５および遮光層３０６’の上に設けられる。絶縁層３０７は、受光画素領域０１０および遮光画素領域０１０’の両方に跨る。
光学構造３０８は、絶縁層３０７の上に設けられており、入射光を各画素に導く。光学構造３０８は、層内レンズ、カラーフィルタ、マイクロレンズなどを含むが、詳細は省略する。
ここで、第１積層構造００２と第２積層構造００２’とを比較する。第２積層構造００２’は、第１積層構造００２が含まない絶縁層３０４’を１層含んでいる。また、金属酸化物層３０１および誘電体層３０２と、絶縁層３０４’との間に絶縁層３０３が設けられている。ここで、誘電体層３０２は、材質によっては金属酸化物層としても機能し得る。なお、金属酸化物層３０１と絶縁層３０４’との間に配置される絶縁層は、１層である必要はなく、複数層であってもよい。
このように、本実施形態では、金属酸化物層３０１と絶縁層３０４’との間に絶縁層３０３が存在する。このことによって、金属酸化物層３０１および絶縁層３０４’の固定電荷が異なる極性（逆極性）であったとしても、絶縁層３０３によって絶縁層３０４’と界面００１”との距離が離れるため、絶縁層３０４’によるチャージ蓄積効果が緩和される。従って、水素含有絶縁層の固定電荷の極性によらずに、遮光画素領域に水素含有絶縁層を配置でき、ＯＢ段差の低減が実現できるため、画素性能の劣化を抑制することができる。なお、絶縁層３０３自体も、多少なりとも固定電荷を有する。絶縁層３０３が酸化シリコン層の場合には、絶縁層３０３は正の固定電荷を有することが多い。その場合、絶縁層３０３の固定電荷密度は可能な限り低い方がよく、望ましくは金属酸化物層３０１の固定
電荷密度と比較して１桁以上低い方がよい。
［機器ＥＱＰについて］
以下、図１が示す、半導体装置ＡＰＲを備える機器ＥＱＰについて詳細に説明する。ここで、半導体装置ＡＰＲは、上述のように、第１半導体基板１００を有する半導体デバイスＩＣのほかに、半導体デバイスＩＣを収容するパッケージＰＫＧを含むことができる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラスなどの蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプなどの接続部材と、を含むことができる。
機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹの少なくともいずれかを備えることができる。光学系ＯＰＴは、半導体装置ＡＰＲに結像するものであり、例えばレンズやシャッター、ミラーである。制御装置ＣＴＲＬは、半導体装置ＡＰＲを制御するものであり、例えばＡＳＩＣなどの光電変換装置である。
処理装置ＰＲＣＳは、半導体装置ＡＰＲから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの光電変換装置である。表示装置ＤＳＰＬは、半導体装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、半導体装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。
機械装置ＭＣＨＮは、モーターやエンジンなどの可動部あるいは推進部を有する。機器ＥＱＰでは、半導体装置ＡＰＲから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、半導体装置ＡＰＲが有する記憶回路や演算回路とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳをさらに備えることが好ましい。機械装置ＭＣＨＮは、半導体装置ＡＰＲから出力され信号に基づいて制御されてもよい。
また、機器ＥＱＰは、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッター動作のために光学系ＯＰＴの部品を駆動することができる。
また、機器ＥＱＰは、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置ＭＣＨＮは移動装置として用いられ得る。輸送機器としての機器ＥＱＰは、半導体装置ＡＰＲを輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置ＰＲＣＳは、半導体装置ＡＰＲで得られた情報に基づいて移動装置としての機械装置ＭＣＨＮを操作するための処理を行うことができる。あるいは、機器ＥＱＰは内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器であってもよい。
従って、本実施形態に係る半導体装置（固体撮像素子）を用いれば、半導体装置の高性能化が可能である。そのため、例えば、半導体装置を輸送機器に搭載して、輸送機器の外部の撮影や外部環境の測定を行う際に優れた画質や測定精度を得ることができる。よって、輸送機器の製造、販売を行う上で、本実施形態に係る半導体装置を輸送機器に搭載することを決定することは、輸送機器自体の性能を高める上で有利である。
＜実施形態２＞
以下では、実施形態１に係る半導体装置ＡＰＲの一例である固体撮像素子における第１積層構造００２と第２積層構造００２’の構成のみを変更した実施形態２に係る固体撮像素子（光電変換装置）を説明する。
図３は、実施形態２に係る固体撮像素子の模式的断面図である。なお、本実施形態に係る固体撮像素子における第１半導体基板１００の内部および第１半導体基板１００よりも下部の構成については、実施形態１に係る固体撮像素子と同様であるため説明は省略する。また、実施形態１と同様の構成には、本実施形態においても同じ符号を付している。
本実施形態では、界面００１’’上には、受光画素領域０１０において第１積層構造００６が設けられ、遮光画素領域０１０’において第２積層構造００６’が設けられる。また、第１積層構造００６および第２積層構造００６’の絶縁層３０７の上部には、光学構造３０８が設けられている。
第１積層構造００６は、金属酸化物層３０１、誘電体層３０２、絶縁層３０３を含む。第２積層構造００６’は、金属酸化物層３０１、誘電体層３０２、絶縁層３０３、絶縁層３０４’、遮光層３０６’を含む。つまり、本実施形態では、実施形態１とは異なり、絶縁層３０５がいずれの積層構造にも設けられていない。また、第１積層構造００６および第２積層構造００６’が含む金属酸化物層３０１と絶縁層３０３は共通である。
絶縁層３０３は、誘電体層３０２の上に設けられる。本実施形態では、絶縁層３０３は、受光画素領域０１０および遮光画素領域０１０’の両方に跨る。
絶縁層３０４’は、遮光画素領域０１０’において、絶縁層３０３の上に設けられる。なお、受光画素領域０１０には、絶縁層３０４’は設けられない。遮光層３０６’は、絶縁層３０４’の上に、絶縁層３０４’と接するように設けられている。
なお、遮光層３０６’の界面００１’’からの距離をＤ３とし、界面００３’から第１配線層１０８までの距離をＤ４とすると、遮光画素領域０１０’における界面００１’’への光の入射を抑制するために、Ｄ３はＤ４よりも短いとよい。
ここで、第１積層構造００６と第２積層構造００６’とを比較する。第２積層構造００６’は、第１積層構造００６が含まない絶縁層３０４’を１層含んでいる。また、絶縁層３０４’と遮光層３０６’が接する構造となっている。また、金属酸化物層３０１と絶縁層３０４’との間に絶縁層３０３が設けられている。このような構成にすることで、絶縁層３０４’と界面００１“との距離を離すことができる。これにより、絶縁層３０４’によるチャージ蓄積効果が緩和されるので、金属酸化物層３０１および絶縁層３０４’の固定電荷が異なる極性（逆極性）であったとしても、画素性能の劣化を抑制できる。
また、いっそうの電界緩和効果を持たせるためには、絶縁層３０３の厚さを厚くすることが望ましいが、絶縁層３０３を厚くする場合には光入射面である界面００１’’から遮光層３０６’までの距離が増えてしまい、迷光の問題が生じえる。本実施形態では、絶縁層３０４’と遮光層３０６’が接する構造であるために、界面００１’’から遮光層３０６’までの距離の増加を抑制しつつ、絶縁層３０３の厚さを厚くすることができる。このように、迷光を抑えつつ、水素含有絶縁層の固定電荷の極性によらずに遮光画素領域に水素含有絶縁層を配置でき、ＯＢ段差の低減が実現できるので、画素性能の劣化をさらに抑制することができる。
ここで、本実施形態に係る第１半導体基板１００よりも上部の構成について、さらに具
体的な例を説明する。上述に説明したように、第１半導体基板１００の界面００１’’上に配置された第１積層構造００６では、界面００１’’から順に金属酸化物層３０１、誘電体層３０２、絶縁層３０３が積層されており、その上部にさらに絶縁層３０７が形成されている。また、第２積層構造００６’では、界面００１’’から順に金属酸化物層３０１、誘電体層３０２、絶縁層３０３、絶縁層３０４’、遮光層３０６が積層されている。第２積層構造００６’の遮光層３０６の上部にさらに絶縁層３０７が形成されている。
つまり、第１積層構造００６において、絶縁層３０３は誘電体層３０２よりも界面００１’’から離れた位置の層にあり、誘電体層３０２は金属酸化物層３０１よりも界面００１’’から離れた位置の層にある。また、第２積層構造００６’において、遮光層３０６は絶縁層３０４’よりも界面００１’’から離れた位置の層にあり、絶縁層３０４’は絶縁層３０３よりも界面００１’’から離れた位置の層にある。第２積層構造００６’において、絶縁層３０３は誘電体層３０２よりも界面００１’’から離れた位置の層にあり、誘電体層３０２は金属酸化物層３０１よりも界面００１’’から離れた位置の層にある。
また、他の言い方をすれば、第１積層構造００６において、絶縁層３０３と、第１半導体基板１００と絶縁層３０３との間に配置された金属酸化物層３０１とが、少なくとも積層されている。第２積層構造００６’において、遮光層３０６と、第１半導体基板１００と遮光層３０６との間に配置された金属酸化物層３０１と、金属酸化物層３０１と遮光層３０６との間に配置された絶縁層３０３と、とが少なくとも積層されている。また、第２積層構造００６’において、絶縁層３０３と遮光層３０６との間に配置された絶縁層３０４’とが少なくとも積層されている。なお、第１積層構造００６における絶縁層３０３と、第２積層構造００６’における絶縁層３０３とは、共通（一体）にされている必要はなく、異なる絶縁層であってもよい。
なお、層の厚さについては、遮光層３０６＞絶縁層３０３＞絶縁層３０４’≒誘電体層３０２＞金属酸化物層３０１の関係が成立することが望ましい。
金属酸化物層３０１は、厚さ５～２０ｎｍ（５ｎｍ以上かつ２０ｎｍ以下）、好ましくは１０ｎｍのＡｌ２Ｏ３によって形成（構成）される。誘電体層３０２は、厚さ２５～１００ｎｍ（２５ｎｍ以上かつ１００ｎｍ以下）、好ましくは５０ｎｍのＴａ２Ｏ５によって形成（構成）される。絶縁層３０３は、厚さ７０～２８０ｎｍ（７０ｎｍ以上かつ２８０ｎｍ以下）、好ましくは１４０ｎｍのＰ－ＳｉＯ（ＰＥＣＶＤで形成された酸化シリコン）によって形成（構成）される。なお、絶縁層３０３は、第１積層構造００６では絶縁層３０４’の形成の際に行われるエッチングによって削られるため、第２積層構造００６の絶縁層３０３よりも第１積層構造００６’の絶縁層３０３の方の厚さが薄い。つまり、第２積層構造００６’における絶縁層３０３は好ましくは厚さ１４０ｎｍであり、第１積層構造００２における絶縁層３０３は好ましくは厚さ１４０ｎｍ未満である。絶縁層３０４’は、水素を含有する、厚さ２５～１００ｎｍ（２５ｎｍ以上１００ｎｍ以下）、好ましくは５０ｎｍのＰ－ＳｉＮ（ＰＥＣＶＤ法で形成された窒化シリコン）によって形成（構成）される。遮光層３０６は、厚さ１００～４００ｎｍ（１００ｎｍ以上かつ４００ｎｍ以下）、好ましくは２００ｎｍのＡｌＣｕによって形成（構成）される。ここで、遮光層３０６にはＷ（タングステン）を用いてもよく、また遮光層３０６の上下にＴｉ／ＴｉＮ構造があってもよい。また、絶縁層３０７は、Ｐ－ＳｉＯによって形成（構成）される。
従って、半導体装置ＡＲＰを製造する場合には、製造方法として、Ａｌ２Ｏ３によって金属酸化物層３０１を形成するステップ、Ｔａ２Ｏ５によって誘電体層３０２を形成するステップ、Ｐ－ＳｉＯによって絶縁層３０３を形成するステップが含まれ得る。さらに、製造方法として、Ｐ－ＳｉＮによって絶縁層３０４’を形成するステップ、ＡｌＣｕによ
って遮光層３０６を形成するステップ、Ｐ－ＳｉＯによって絶縁層３０７を形成するステップが含まれ得る。
なお、絶縁層３０３は、製造過程において、ＰＥＣＶＤ（Ｐｌａｓｍａ－Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成されている。ＰＥＣＶＤによって形成されることによれば、絶縁層３０３における固定電荷密度を１０１０ｃｍ－２に近い、十分に低い数値にすることが可能である。このため、画素性能の劣化の抑制に適する半導体装置ＡＰＲを形成（製造）可能である。
なお、絶縁層３０４’は、水素を含有する、Ｐ－ＳｉＯＮによって形成されていてもよい。また、絶縁層３０３は、常圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）または準常圧ＣＶＤによって形成されてもよい。このように形成した場合には、ＰＥＣＶＤによって絶縁層３０３を形成した場合と同様に、固定電荷密度を十分に低い数値にすることが可能である。
また、図４に示すように、受光画素領域０１０における画素間（素子分離１０１の上部）に、第２積層構造００６’と同様の積層構造００６’’がグリッド状に配置されていてもよい。このとき、積層構造００６’’の幅は、素子分離１０１と同程度の幅で構成されているとよい。なお、実施形態１についても同様に、この構成を適用することが可能である。
以上、説明した実施形態および変形例は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、実施形態および変形例の開示内容は、本明細書に明記したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。
０１０：受光画素領域、０１０’：遮光画素領域、
００１’’：界面、００３’：界面、１０２：フォトダイオード、
００２：第１積層構造、００２’：第２積層構造、３０１：金属酸化物層、
３０３，３０５：絶縁層、３０４’：絶縁層、３０６’：遮光層

Claims (24)

  1. 受光画素領域と、遮光画素領域とを有する光電変換装置であって、
    第１面と、前記第１面とは反対の第２面とを有する半導体層と、
    前記受光画素領域において前記半導体層の前記第１面上に配置された第１積層構造であって、絶縁層と、前記半導体層と前記絶縁層との間に配置された金属酸化物層と、が少なくとも積層された第１積層構造と、
    前記遮光画素領域において前記半導体層の前記第１面上に配置された第２積層構造であって、遮光層と、前記半導体層と前記遮光層との間に配置された金属酸化物層と、前記金属酸化物層と前記遮光層との間に配置された第１絶縁層と、前記第１絶縁層と前記遮光層との間に配置されており水素を含有する第２絶縁層と、が少なくとも積層された第２積層構造と、を含み、
    前記第２絶縁層は、前記金属酸化物層よりも厚く、
    前記第１絶縁層は、前記第２絶縁層よりも厚く、
    前記遮光層は、前記第１絶縁層よりも厚い、
    ことを特徴とする光電変換装置。
  2. 前記金属酸化物層は、５ｎｍ以上、かつ、２０ｎｍ以下の厚さであり、
    前記第１絶縁層は、７０ｎｍ以上、かつ、２８０ｎｍ以下の厚さであり、
    前記第２絶縁層は、２５ｎｍ以上、かつ、１００ｎｍ以下の厚さであり、
    前記遮光層は、１００ｎｍ以上、かつ、４００ｎｍ以下の厚さである、
    ことを特徴とする請求項１に記載の光電変換装置。
  3. 前記半導体層の前記第２面側に、さらに基板を含み、
    前記半導体層と前記基板との間には、複数の絶縁層および複数の配線層が配置されており、
    前記第１面と前記遮光層との距離は、前記複数の配線層のうち前記第２面に最も近接する配線層と前記第２面との距離より短い、
    ことを特徴とする請求項１または２に記載の光電変換装置。
  4. 受光画素領域と、遮光画素領域とを有する光電変換装置であって、
    第１面と、前記第１面とは反対の第２面とを有する半導体層と、
    前記受光画素領域において前記半導体層の前記第１面上に配置された第１積層構造であって、絶縁層と、前記半導体層と前記絶縁層との間に配置された金属酸化物層と、が少なくとも積層された第１積層構造と、
    前記遮光画素領域において前記半導体層の前記第１面上に配置された第２積層構造であって、遮光層と、前記半導体層と前記遮光層との間に配置された金属酸化物層と、前記金属酸化物層と前記遮光層との間に配置された第１絶縁層と、前記第１絶縁層と前記遮光層との間に配置されており水素を含有する第２絶縁層と、が少なくとも積層された第２積層構造と、を含み、
    前記金属酸化物層は、５ｎｍ以上、かつ、２０ｎｍ以下の厚さであり、
    前記第１絶縁層は、７０ｎｍ以上、かつ、２８０ｎｍ以下の厚さであり、
    前記第２絶縁層は、２５ｎｍ以上、かつ、１００ｎｍ以下の厚さであり、
    前記遮光層は、１００ｎｍ以上、かつ、４００ｎｍ以下の厚さである、
    ことを特徴とする光電変換装置。
  5. 前記半導体層の前記第２面側に、さらに基板を含み、
    前記半導体層と前記基板との間には、複数の絶縁層および複数の配線層が配置されており、
    前記第１面と前記遮光層との距離は、前記複数の配線層のうち前記第２面に最も近接する配線層と前記第２面との距離より短い、
    ことを特徴とする請求項４に記載の光電変換装置。
  6. 受光画素領域と、遮光画素領域とを有する光電変換装置であって、
    第１面と、前記第１面とは反対の第２面とを有する半導体層と、
    前記受光画素領域において前記半導体層の前記第１面上に配置された第１積層構造であって、絶縁層と、前記半導体層と前記絶縁層との間に配置された金属酸化物層と、が少なくとも積層された第１積層構造と、
    前記遮光画素領域において前記半導体層の前記第１面上に配置された第２積層構造であって、遮光層と、前記半導体層と前記遮光層との間に配置された金属酸化物層と、前記金属酸化物層と前記遮光層との間に配置された第１絶縁層と、前記第１絶縁層と前記遮光層との間に配置されており水素を含有する第２絶縁層と、が少なくとも積層された第２積層構造と、を含み、
    前記半導体層の前記第２面側に、さらに基板を含み、
    前記半導体層と前記基板との間には、複数の絶縁層および複数の配線層が配置されており、
    前記第１面と前記遮光層との距離は、前記複数の配線層のうち前記第２面に最も近接する配線層と前記第２面との距離より短い、
    ことを特徴とする光電変換装置。
  7. 前記第１積層構造は、前記第２絶縁層を含まない、
    ことを特徴とする請求項１から６のいずれか１項に記載の光電変換装置。
  8. 前記第２積層構造において、前記第２絶縁層と前記遮光層が接している、
    ことを特徴とする請求項１から７のいずれか１項に記載の光電変換装置。
  9. 前記第２積層構造において、前記第２絶縁層と前記遮光層との間には、絶縁層が配置されている、
    ことを特徴とする請求項１から７のいずれか１項に記載の光電変換装置。
  10. 前記金属酸化物層は、固定電荷層として機能する、
    ことを特徴とする請求項１から９のいずれか１項に記載の光電変換装置。
  11. 前記第２絶縁層における水素濃度は、前記第１絶縁層および前記金属酸化物層における水素濃度よりも高い、
    ことを特徴とする請求項１から１０のいずれか１項に記載の光電変換装置。
  12. 前記第２絶縁層における水素濃度は１０２１ａｔｏｍｓ／ｃｍ３以上である、
    ことを特徴とする請求項１から１１のいずれか１項に記載の光電変換装置。
  13. 前記第２絶縁層における水素濃度は１０２２ａｔｏｍｓ／ｃｍ３以上である、
    ことを特徴とする請求項１２に記載の光電変換装置。
  14. 前記金属酸化物層は、酸化アルミニウムによって構成されており、
    前記第１絶縁層は、酸化シリコンによって構成されている、
    ことを特徴とする請求項１から１３のいずれか１項に記載の光電変換装置。
  15. 前記第２絶縁層は、シリコン化合物である、
    ことを特徴とする請求項１から１４のいずれか１項に記載の光電変換装置。
  16. 前記第２絶縁層は、窒化シリコンまたは酸窒化シリコンによって構成されている、
    ことを特徴とする請求項１５に記載の光電変換装置。
  17. 前記遮光層は、アルミニウムまたはタングステンによって構成されている、
    ことを特徴とする請求項１から１６のいずれか１項に記載の光電変換装置。
  18. 前記金属酸化物層と前記第１絶縁層との間には、誘電体層が配置されている、
    ことを特徴とする請求項１から１７のいずれか１項に記載の光電変換装置。
  19. 前記誘電体層は、前記金属酸化物層よりも厚い、
    ことを特徴とする請求項１８に記載の光電変換装置。
  20. 前記誘電体層は、酸化タンタルによって構成されている、
    ことを特徴とする請求項１８または１９に記載の光電変換装置。
  21. 請求項１から２０のいずれか１項に記載の光電変換装置と、
    前記光電変換装置に結像する光学系、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置が得る情報を表示する表示装置、
    前記光電変換装置が得る情報を記憶する記憶装置、
    可動部または推進部を有する機械装置、
    の６つのうち少なくともいずれかと、
    を備える機器。
  22. 受光画素領域と、遮光画素領域とを有する光電変換装置の製造方法であって、
    前記光電変換装置は、
    第１面と、前記第１面とは反対の第２面とを有する半導体層と、
    前記受光画素領域において前記半導体層の前記第１面上に配置された第１積層構造であって、絶縁層と、前記半導体層と前記絶縁層との間に配置された金属酸化物層と、が少な
    くとも積層された第１積層構造と、
    前記遮光画素領域において前記半導体層の前記第１面上に配置された第２積層構造であって、遮光層と、前記半導体層と前記遮光層との間に配置された金属酸化物層と、前記金属酸化物層と前記遮光層との間に配置された第１絶縁層と、前記第１絶縁層と前記遮光層との間に配置されており水素を含有する第２絶縁層と、が少なくとも積層された第２積層構造と、を有し、
    前記第２絶縁層は、前記金属酸化物層よりも厚く、
    前記第１絶縁層は、前記第２絶縁層よりも厚く、
    前記遮光層は、前記第１絶縁層よりも厚く、
    前記第１絶縁層を、ＰＥＣＶＤ（Ｐｌａｓｍａ－Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ
    Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成するステップを含むことを特徴とする製造方法。
  23. 受光画素領域と、遮光画素領域とを有する光電変換装置の製造方法であって、
    前記光電変換装置は、
    第１面と、前記第１面とは反対の第２面とを有する半導体層と、
    前記受光画素領域において前記半導体層の前記第１面上に配置された第１積層構造であって、絶縁層と、前記半導体層と前記絶縁層との間に配置された金属酸化物層と、が少なくとも積層された第１積層構造と、
    前記遮光画素領域において前記半導体層の前記第１面上に配置された第２積層構造であって、遮光層と、前記半導体層と前記遮光層との間に配置された金属酸化物層と、前記金属酸化物層と前記遮光層との間に配置された第１絶縁層と、前記第１絶縁層と前記遮光層との間に配置されており水素を含有する第２絶縁層と、が少なくとも積層された第２積層構造と、を有し、
    前記金属酸化物層は、５ｎｍ以上、かつ、２０ｎｍ以下の厚さであり、
    前記第１絶縁層は、７０ｎｍ以上、かつ、２８０ｎｍ以下の厚さであり、
    前記第２絶縁層は、２５ｎｍ以上、かつ、１００ｎｍ以下の厚さであり、
    前記遮光層は、１００ｎｍ以上、かつ、４００ｎｍ以下の厚さであり、
    前記第１絶縁層を、ＰＥＣＶＤ（Ｐｌａｓｍａ－Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ
    Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成するステップを含むことを特徴とする製造方法。
  24. 受光画素領域と、遮光画素領域とを有する光電変換装置の製造方法であって、
    前記光電変換装置は、
    第１面と、前記第１面とは反対の第２面とを有する半導体層と、
    前記受光画素領域において前記半導体層の前記第１面上に配置された第１積層構造であって、絶縁層と、前記半導体層と前記絶縁層との間に配置された金属酸化物層と、が少なくとも積層された第１積層構造と、
    前記遮光画素領域において前記半導体層の前記第１面上に配置された第２積層構造であって、遮光層と、前記半導体層と前記遮光層との間に配置された金属酸化物層と、前記金属酸化物層と前記遮光層との間に配置された第１絶縁層と、前記第１絶縁層と前記遮光層との間に配置されており水素を含有する第２絶縁層と、が少なくとも積層された第２積層構造と、を有し、
    前記半導体層の前記第２面側に、さらに基板を有し、
    前記半導体層と前記基板との間には、複数の絶縁層および複数の配線層が配置されており、
    前記第１面と前記遮光層との距離は、前記複数の配線層のうち前記第２面に最も近接する配線層と前記第２面との距離より短く、
    前記第１絶縁層を、ＰＥＣＶＤ（Ｐｌａｓｍａ－Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ
    Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成するステップを含むことを特徴とす
    る製造方法。
JP2019216673A 2019-11-29 2019-11-29 光電変換装置、光電変換装置の製造方法 Active JP7414492B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019216673A JP7414492B2 (ja) 2019-11-29 2019-11-29 光電変換装置、光電変換装置の製造方法
US17/096,353 US11978750B2 (en) 2019-11-29 2020-11-12 Photoelectric conversion device and method of manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019216673A JP7414492B2 (ja) 2019-11-29 2019-11-29 光電変換装置、光電変換装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021086979A JP2021086979A (ja) 2021-06-03
JP7414492B2 true JP7414492B2 (ja) 2024-01-16

Family

ID=76088455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019216673A Active JP7414492B2 (ja) 2019-11-29 2019-11-29 光電変換装置、光電変換装置の製造方法

Country Status (2)

Country Link
US (1) US11978750B2 (ja)
JP (1) JP7414492B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7414492B2 (ja) * 2019-11-29 2024-01-16 キヤノン株式会社 光電変換装置、光電変換装置の製造方法
JP7604244B2 (ja) * 2021-01-20 2024-12-23 キヤノン株式会社 光電変換装置および機器
JP2022187526A (ja) * 2021-06-08 2022-12-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子パッケージおよび電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035204A (ja) 2009-08-03 2011-02-17 Sony Corp 固体撮像素子及びその製造方法、撮像装置
JP2012191005A (ja) 2011-03-10 2012-10-04 Sony Corp 固体撮像素子、固体撮像素子の製造方法および撮像装置
JP2016018859A (ja) 2014-07-07 2016-02-01 キヤノン株式会社 固体撮像装置及びその製造方法
JP2018006415A (ja) 2016-06-28 2018-01-11 富士通株式会社 赤外線検知素子、赤外線検知素子アレイ及び赤外線検知素子を用いて赤外線を検知する方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140616A (ja) * 1992-10-27 1994-05-20 Olympus Optical Co Ltd 固体撮像装置
JP3496888B2 (ja) * 1993-03-05 2004-02-16 ソニー株式会社 固体撮像素子
TWI426602B (zh) * 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
JP5151375B2 (ja) * 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
KR101476367B1 (ko) * 2008-01-29 2014-12-26 삼성전자주식회사 이미지 센서의 제조 방법
JP2010016128A (ja) 2008-07-02 2010-01-21 Canon Inc 固体撮像装置及びその製造方法
US9998691B2 (en) * 2015-03-11 2018-06-12 Canon Kabushiki Kaisha Pixel, a solid-state imaging device, and an imaging apparatus having barrier region between photoelectric conversion portions in parallel
JP2017183388A (ja) * 2016-03-29 2017-10-05 ソニー株式会社 固体撮像装置
CN117133784A (zh) * 2017-07-25 2023-11-28 索尼半导体解决方案公司 固态摄像装置
JP7214373B2 (ja) * 2018-06-04 2023-01-30 キヤノン株式会社 固体撮像素子及び固体撮像素子の製造方法、撮像システム
JP7414492B2 (ja) * 2019-11-29 2024-01-16 キヤノン株式会社 光電変換装置、光電変換装置の製造方法
JP7520558B2 (ja) * 2020-04-07 2024-07-23 キヤノン株式会社 光電変換装置および機器
JP2023037417A (ja) * 2021-09-03 2023-03-15 キヤノン株式会社 光電変換装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035204A (ja) 2009-08-03 2011-02-17 Sony Corp 固体撮像素子及びその製造方法、撮像装置
JP2012191005A (ja) 2011-03-10 2012-10-04 Sony Corp 固体撮像素子、固体撮像素子の製造方法および撮像装置
JP2016018859A (ja) 2014-07-07 2016-02-01 キヤノン株式会社 固体撮像装置及びその製造方法
JP2018006415A (ja) 2016-06-28 2018-01-11 富士通株式会社 赤外線検知素子、赤外線検知素子アレイ及び赤外線検知素子を用いて赤外線を検知する方法

Also Published As

Publication number Publication date
US20210167109A1 (en) 2021-06-03
US11978750B2 (en) 2024-05-07
JP2021086979A (ja) 2021-06-03

Similar Documents

Publication Publication Date Title
US10991741B2 (en) Photoelectric conversion apparatus and equipment
JP6779929B2 (ja) 光電変換装置および機器
JP5659707B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP7414492B2 (ja) 光電変換装置、光電変換装置の製造方法
CN102446933A (zh) 固体摄像装置及其制造方法和电子设备
US8981439B2 (en) Solid-state imaging device and image capturing system
CN104284107A (zh) 摄像装置和电子设备
JP2021027276A (ja) 光電変換装置および機器
US11276723B2 (en) Semiconductor device, apparatus, and method for producing semiconductor device
JP7301530B2 (ja) 光学装置および機器
JP6650898B2 (ja) 光電変換装置、電子機器および輸送機器
JP2022108493A (ja) 半導体装置、電子機器、及び半導体装置の製造方法
JP7328176B2 (ja) 光電変換装置および機器
CN110098218B (zh) 摄像装置
US20230187466A1 (en) Photoelectric conversion apparatus, equipment, and method of manufacturing photoelectric conversion apparatus
US20240088190A1 (en) Photoelectric conversion apparatus, device, and method for manufacturing photoelectric conversion apparatus
US20230317749A1 (en) Photoelectric conversion device and equipment
US10784299B2 (en) Photoelectric conversion apparatus and equipment
US20210159260A1 (en) Photoelectric conversion apparatus, method for manufacturing photoelectric conversion apparatus, and equipment
JP2024132859A (ja) 光電変換装置、光電変換システム、および移動体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231228

R151 Written notification of patent or utility model registration

Ref document number: 7414492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151